CN103314446A - 薄膜晶体管基板及其制造方法 - Google Patents

薄膜晶体管基板及其制造方法 Download PDF

Info

Publication number
CN103314446A
CN103314446A CN201280005434XA CN201280005434A CN103314446A CN 103314446 A CN103314446 A CN 103314446A CN 201280005434X A CN201280005434X A CN 201280005434XA CN 201280005434 A CN201280005434 A CN 201280005434A CN 103314446 A CN103314446 A CN 103314446A
Authority
CN
China
Prior art keywords
film
oxide semiconductor
base plate
protective layer
transistor base
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201280005434XA
Other languages
English (en)
Other versions
CN103314446B (zh
Inventor
加藤纯男
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Publication of CN103314446A publication Critical patent/CN103314446A/zh
Application granted granted Critical
Publication of CN103314446B publication Critical patent/CN103314446B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H01L29/78693—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate the semiconducting oxide being amorphous

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Nonlinear Science (AREA)
  • Thin Film Transistor (AREA)
  • Mathematical Physics (AREA)
  • Optics & Photonics (AREA)
  • Liquid Crystal (AREA)

Abstract

本发明防止在高温下对设置有沟道保护层的薄膜晶体管进行退火处理时在源极电极和漏极电极中产生小丘(凹凸)。具有以覆盖氧化物半导体膜(14)的沟道部的方式岛状地设置的沟道保护层(15a)的薄膜晶体管基板中，源极电极(16S)和漏极电极(16D)由铝合金膜或包含铝合金膜的层叠膜构成。

Description

薄膜晶体管基板及其制造方法
技术领域
本发明涉及具有氧化物半导体膜的薄膜晶体管的薄膜晶体管基板、显示装置和薄膜晶体管基板的制造方法。
背景技术
一般而言，作为有源矩阵基板，在作为图像的最小单位的每个像素中设置有薄膜晶体管(Thin Film Transistor，以下也称为“TFT”)作为开关元件的薄膜晶体管基板(以下也称为“TFT基板”)被广泛使用。
通常结构的TFT例如具有：设置在绝缘基板上的栅极电极；以覆盖栅极电极的方式设置的栅极绝缘膜；在栅极绝缘膜上以与栅极电极重叠的方式设置成岛状的半导体层；和在半导体层上以互相相对的方式设置的源极电极和漏极电极。
TFT基板具有如下结构：在基板上矩阵状地设置有多个TFT，而且，以覆盖它们的方式设置有绝缘膜，表面被平坦化，而且在该绝缘膜上与各TFT对应地形成有多个像素电极。另外，液晶显示面板具有如下结构：以与TFT基板相对的方式配置有对置基板，在TFT基板与对置基板之间设置有液晶层。
在TFT基板中，作为各像素的TFT，近年来提出了：使用含有氧化物半导体的半导体膜(以下称为“氧化物半导体膜”)替代含有非晶硅(a-Si)的半导体层的TFT，其中，各像素为图像的最小单位。氧化物半导体膜与a-Si半导体膜相比，在开关特性高且显示出良好的截止电流值、电子迁移率大、能够进行低温工艺等方面优秀。特别是由于开关特性高且显示出良好的截止电流值，所以因辅助电容的布局能够紧凑化、开口率高而能期待TFT的低耗电化、高精细化。
然而，已知氧化物半导体的电特性很大程度依赖于氧浓度。因此，存在例如因热处理而使氧化物半导体膜的周围的氧浓度发生变化，由此氧化物半导体膜的电特性劣化的问题。
专利文献1中公开有如下结构的氧化物半导体TFT：在栅极电极上，设置有覆盖从源极电极和漏极电极露出的半导体层的侧面的至少一部分的沟道保护层。在此，源极电极和漏极电极，例如形成为Mo膜、Al膜和Mo膜的层叠体。而且记载有：通过像这样设置有沟道保护层，即使进行用于形成钝化膜等的热处理，也能够抑制半导体层中包含的氧浓度发生变化，抑制电特性的劣化。还记载有：当为了恢复半导体层劣化的电特性而在350℃以上的高温下进行热处理时，存在半导体层与源极电极和漏极电极反应而在源极电极和漏极电极产生小丘(凹凸)的问题，但由于即使进行用于形成钝化膜等的热处理也能够抑制半导体层的电特性的劣化，所以在形成源极电极和漏极电极之后不进行350℃的热处理。
现有技术文献
专利文献
专利文献1：日本特开2010-123748号公报
发明内容
发明要解决的技术问题
但是，即使是如专利文献1所述设置有沟道保护层的结构，通过形成钝化膜等的热处理也不能完全避免半导体层的电特性发生劣化，期望使由于在350℃程度的高温下进行退火处理而劣化的半导体层的电特性恢复。
本发明的目的在于，通过得到电特性优秀的氧化物半导体TFT，使具有该TFT的TFT基板实现低耗电化、高精细化。
解决技术问题的技术方案
本发明的液晶显示装置，包括：
基板；
设置在基板上的栅极电极；
设置在基板上、覆盖栅极电极的栅极绝缘膜；
设置在栅极绝缘膜上，在与栅极电极相对的位置形成有沟道部的氧化物半导体膜；
设置在氧化物半导体膜上，岛状地覆盖沟道部的沟道保护层；
设置在氧化物半导体膜上，隔着沟道部和沟道保护层互相分离地设置的源极电极和漏极电极；和
设置在源极电极和漏极电极的上层的层间绝缘膜，
该液晶显示装置的特征在于：
源极电极和漏极电极由铝合金膜或包含铝合金膜的层叠膜构成。
根据上述结构，以覆盖氧化物半导体膜的沟道部的方式岛状地设置有沟道保护层，所以能够抑制氧化物半导体膜的沟道部暴露于高温而使电特性劣化。
另外，根据上述结构，源极电极和漏极电极由铝合金膜、或包含铝合金膜的层叠膜构成，所以源极电极和漏极电极具有优秀的耐热性。因此，在比形成源极电极和漏极电极的工序靠后的工序中，即使以350℃程度的高温进行热处理，也不必担心在源极电极和漏极电极的表面形成小丘(凹凸)，或者氧化物半导体膜与源极电极及漏极电极反应而使氧化物半导体膜的电特性劣化。因此，例如在形成层间绝缘膜后，为了使氧化物半导体膜的电特性恢复，可以在350℃程度的高温下进行退火处理，能够得到电特性优秀的TFT。而且，TFT具有优秀的电特性，所以TFT基板中TFT等的布局能够紧凑化，伴随开口率提高而能够实现低耗电化和高精细化。
本发明的薄膜晶体管基板，优选沟道保护层具有遮光性。
另外，根据上述结构，沟道保护层具有遮光性，所以能够抑制氧化物半导体膜被光照射而使电特性发生变化。另外，由于沟道保护层岛状地设置，所以在氧化物半导体膜中，沟道部以外的区域未被遮光。因此，能够抑制沟道部以外的区域被遮光而导致的开口率的降低。
上述沟道保护层可以由包含具有遮光性的感光性树脂膜的多个膜的层叠体形成，也可以由包含具有遮光性的金属膜的多个膜的层叠体形成。
在沟道保护层由包含具有遮光性的感光性树脂膜的多个膜的层叠体形成的情况下，构成层叠体的多个膜，可以为绝缘性树脂膜、绝缘性树脂膜的上层的氧化物半导体膜和氧化物半导体膜的上层的遮光性感光性树脂膜。
另外，在沟道保护层由包含具有遮光性的感光性树脂膜的多个膜的层叠体形成的情况下，构成层叠体的多个膜，可以为绝缘性树脂膜、绝缘性树脂膜的上层的遮光性金属膜和遮光性金属膜的上层的感光性绝缘膜。
本发明的薄膜晶体管，优选构成源极电极和漏极电极的铝合金膜，具有350℃以上的耐热性。作为具有350℃以上的耐热性的铝合金膜，可以列举包含合金的合金膜，该合金的主成分为铝、副成分为选自硅(Si)、钕(Nd)、铜(Cu)、镍(Ni)和镧(La)中的至少一种。
本发明的显示装置的特征在于，包括：本发明的薄膜晶体管基板；与该薄膜晶体管基板相对配置的对置基板；和在该薄膜晶体管基板与该对置基板之间设置的显示介质层。
本发明的显示装置，优选显示介质层为液晶层。
本发明的薄膜晶体管基板的制造方法，该薄膜晶体管基板包括：基板；设置在基板上的栅极电极；设置在基板上、覆盖栅极电极的栅极绝缘膜；设置在栅极绝缘膜上，在与栅极电极相对的位置形成有沟道部的氧化物半导体膜；设置在氧化物半导体膜上，岛状地覆盖沟道部的沟道保护层；设置在氧化物半导体膜上，隔着沟道部和沟道保护层互相分离地设置的源极电极和漏极电极；和设置在源极电极和漏极电极的上层的层间绝缘膜，所述薄膜晶体管基板的制造方法的特征在于：
在基板上形成栅极电极，
在栅极电极上形成栅极绝缘膜，
在栅极绝缘膜上形成氧化物半导体膜，
以覆盖氧化物半导体膜的沟道部的方式岛状地形成沟道保护层，
在氧化物半导体膜和沟道保护层上，由铝合金膜或包含铝合金膜的层叠膜形成源极电极和漏极电极，
在源极电极和漏极电极上形成层间绝缘膜，
然后，在200～350℃对层间绝缘膜进行退火。
根据上述方法，以覆盖氧化物半导体膜的沟道部的方式岛状地设置有沟道保护层，所以能够抑制氧化物半导体膜的沟道部暴露于高温而使电特性劣化。
另外，根据上述方法，源极电极和漏极电极由铝合金膜、或包含铝合金膜的层叠膜形成，所以源极电极和漏极电极具有优秀的耐热性。因此，在比形成源极电极和漏极电极的工序靠后的工序中，即使以350℃程度的高温进行热处理，也不必担心在源极电极和漏极电极的表面形成小丘(凹凸)，或者氧化物半导体膜与源极电极及漏极电极反应而使氧化物半导体膜的电特性劣化。因此，例如在形成层间绝缘膜后，为了使氧化物半导体膜的电特性恢复，可以在350℃程度的高温下进行退火处理，能够得到电特性优秀的TFT。而且，TFT具有优秀的电特性，所以TFT基板中TFT等的布局能够紧凑化，伴随开口率提高而能够实现低耗电化和高精细化。
本发明的薄膜晶体管基板的制造方法，优选沟道保护层由具有遮光性的材料形成。
根据上述方法，沟道保护层由具有遮光性的材料形成，所以能够抑制氧化物半导体膜被光照射而使电特性发生变化。另外，由于沟道保护层岛状地设置，所以在氧化物半导体膜中，沟道部以外的区域未被遮光。因此，能够抑制沟道部以外的区域被遮光而导致的开口率的降低。
本发明的薄膜晶体管基板的制造方法，可以通过使包含具有遮光性的感光性树脂膜的多个膜层叠而形成沟道保护层，也可以通过使包含具有遮光性的金属膜的多个膜层叠而形成。
在通过使包含具有遮光性的感光性树脂膜的多个膜层叠而形成沟道保护层的情况下，作为沟道保护层层叠的多个膜，可以为绝缘性树脂膜、绝缘性树脂膜的上层的氧化物半导体膜和氧化物半导体膜的上层的遮光性感光性树脂膜。
在通过使包含具有遮光性的金属膜的多个膜层叠而形成沟道保护层的情况下，作为沟道保护层层叠的多个膜，可以为绝缘性树脂膜、该绝缘性树脂膜的上层的遮光性金属膜和该遮光性金属膜的上层的感光性绝缘膜。
本发明的薄膜晶体管基板的制造方法，优选构成源极电极和漏极电极的铝合金膜，具有350℃以上的耐热性。作为具有350℃以上的耐热性的铝合金膜，可以列举包含合金的合金膜，该合金的主成分为铝、副成分为选自硅(Si)、钕(Nd)、铜(Cu)、镍(Ni)和镧(La)中的至少一种。
发明效果
根据本发明，以覆盖氧化物半导体膜的沟道部的方式岛状地设置有沟道保护层，所以能够抑制氧化物半导体膜的沟道部暴露于高温而使TFT的电特性劣化。另外，根据本发明，源极电极和漏极电极由铝合金膜或包含铝合金膜的层叠膜构成，所以源极电极和漏极电极具有优秀的耐热性。因此，在比形成源极电极和漏极电极的工序靠后的工序中，即使以350℃程度的高温进行热处理，也不必担心在源极电极和漏极电极的表面形成小丘(凹凸)，或者氧化物半导体膜与源极电极和漏极电极反应而使氧化物半导体膜的电特性劣化。因此，例如在形成层间绝缘膜后，为了使氧化物半导体膜的电特性恢复，可以在350℃程度的高温下进行退火处理，能够得到电特性优秀的TFT。而且，由于TFT具有优秀的电特性，所以TFT基板中TFT等的布局能够紧凑化，伴随开口率提高而能够实现低耗电化和高精细化。
附图说明
图1是液晶显示装置的概略俯视图。
图2是图1的II-II线的剖视图。
图3是将TFT基板的重要部位放大表示的俯视图。
图4是实施方式1的TFT的放大俯视图。
图5是图4的V-V线的剖视图。
图6(a)～(c)是表示实施方式1的TFT基板的制造方法的说明图。
图7(a)和(b)是表示实施方式1的TFT基板的制造方法的说明图。
图8是关于实施例(A1)和比较例(B1)的TFT，表示栅极电压与漏极电流的关系的图。
图9是关于实施例(A2和A3)和比较例(B2和B3)的TFT，表示沟道长度与S值的关系的图。
图10是实施方式2的TFT的放大俯视图。
图11是图10的XI-XI线的剖视图。
图12(a)～(c)是表示实施方式2的TFT基板的制造方法的说明图。
图13(a)～(b)是表示实施方式2的TFT基板的制造方法的说明图。
图14是实施方式2的变形例的TFT的放大俯视图。
图15是图14的XV-XV线的剖视图。
图16(a)～(c)是表示实施方式2的变形例的TFT基板的制造方法的说明图。
图17是现有结构的TFT的放大俯视图。
图18是图17的XVIII-XVIII线的剖视图。
具体实施方式
以下，参照附图详细说明本发明的实施方式。另外，本发明并不限定于以下的实施方式。
《实施方式1》
(液晶显示装置的结构)
-TFT基板-
图1是具有本实施方式1的薄膜晶体管的TFT基板10的液晶显示装置1的俯视图，图2是图1的II-II线的剖视图。另外，图3是将具有本实施方式的TFT的TFT基板10的显示区域D放大的俯视图，图4是TFT基板10的显示区域D的TFT的放大俯视图，图5是图4的V-V线的TFT的剖视图。
液晶显示装置1以TFT基板10与对置基板20相相对的方式配置，利用设置于基板外周缘部的密封材料40将两者粘着。而且，在被密封材料40包围的区域，设置有液晶层30作为显示介质层。
另外，在液晶显示装置1中，在密封材料40的内侧的部分形成有进行图像显示的显示区域D，在从TFT基板10的对置基板20突出的部分形成有端子区域T。
如图3所示，TFT基板10在显示区域D中具有：以互相并行地延伸的方式设置的多个栅极信号线12GL；以在与各栅极信号线12GL正交的方向上互相并行地延伸的方式设置的多个源极信号线16SL；和在各栅极信号线12GL和各源极信号线16SL的每个交叉部分、即每个像素分别设置的多个TFT。另外，各栅极信号线12GL之间以互相并行地延伸的方式设置有多个保持电容配线12CsL。
另外，关于层叠结构，TFT基板10具有如下结构，即，在基板11上层叠有：包含栅极电极12G、栅极信号线12GL等的导电膜；包含栅极绝缘膜13、氧化物半导体膜14、沟道保护层15a、栅极保护层15b的绝缘膜；包含源极电极16S、漏极电极16D、源极信号线16SL等的导电膜；包括钝化膜17和平坦化膜18的层间绝缘膜；像素电极；和取向膜。
如图4和5所示，在TFT中设置有从栅极信号线12GL突出的栅极电极12G，隔着以覆盖栅极电极12G的方式设置的栅极绝缘膜13在栅极电极12G的上层设置有氧化物半导体膜14。另外，在氧化物半导体膜14中的与栅极电极12G相对的位置形成有沟道部。沟道部被在其上层岛状地设置的沟道保护层15a覆盖。另外，在氧化物半导体膜14的上层隔着沟道部互相分离地设置有源极电极16S和漏极电极16D。而且，以覆盖它们的方式，层叠有钝化膜17和平坦化膜18作为层间绝缘膜。
栅极电极12G由公知的材料构成，例如由Ti膜(厚1～10nm程度)、Al膜(厚50～400nm程度)和Ti膜(厚50～300nm程度)的层叠膜形成。
栅极绝缘膜13由公知的材料构成，例如由厚20～100nm程度的SiO2膜形成。
氧化物半导体膜14例如由IGZO(In-Ga-Zn-O)类的金属氧化物形成，例如厚20～200nm程度。IGZO(In-Ga-Zn-O)类的金属氧化物即使为非晶态，迁移率也高，所以作为高迁移率、低截止电流的薄膜晶体管能够获得良好的特性。另外，在此氧化物半导体膜14由IGZO(In-Ga-Zn-O)类的金属氧化物形成，但也可以由包含例如In、Ga和Zn中任一种的金属氧化物形成。这些金属氧化物，即使是非晶态，迁移率也高，所以能够形成导通电流大的薄膜晶体管。
沟道保护层15a例如由SiO2膜等绝缘性材料形成。沟道保护层以与氧化物半导体膜14的沟道区域对应的方式覆盖沟道部而图案形成为岛状。沟道保护层15a以覆盖氧化物半导体膜14的沟道部的方式设置，所以能够抑制沟道部在热处理工序中被直接加热，能够抑制沟道部低电阻化而使氧化物半导体膜14的电特性劣化。沟道保护层15a例如为厚50～400nm程度。
源极电极16S和漏极电极16D由包含Al合金膜的层叠膜形成。具体而言，源极电极16S和漏极电极16D由Ti膜、Al合金膜和Ti膜的层叠膜形成。作为Al合金膜，适用电阻率低且具有350℃以上的耐热性的材料，可以列举主成分为Al、副成分为选自硅(Si)、钕(Nd)、铜(Cu)、镍(Ni)和镧(La)中的至少一种的合金(即，Al-Si、Al-Nd、Al-Cu、Al-Ni、Al-La)。另外，作为构成源极电极16S和漏极电极16D的层叠膜，除了上述以外，也可以为Mo膜、Al合金膜和Mo膜的层叠膜。另外，源极电极16S和漏极电极16D除了由包含Al合金膜的层叠膜形成以外，也可以由Al合金膜的单层膜形成。
钝化膜17由公知的材料构成，例如由厚50～500nm程度的SiO2膜形成。另外，平坦化膜18由感光性树脂等公知的材料构成。钝化膜17和平坦化膜18，作为层间绝缘膜形成，但也可以两者一体地构成层间绝缘膜。
像素电极19由公知的材料构成，例如由厚20～300nm程度的ITO膜形成。
-对置基板-
对置基板20未图示，例如在基板上设置有具有遮光层和着色层的彩色滤光片层，以覆盖彩色滤光片层的方式设置有共用电极，进一步以覆盖共用电极的方式设置有取向膜。
-液晶层-
液晶层30由例如具有电光学特性的向列型液晶材料等构成。
-液晶显示装置的动作-
在上述结构的液晶显示装置1中，在各像素中，栅极信号从栅极驱动器经栅极信号线12GL被送到栅极电极12G，当显示区域D的TFT变为导通状态时，在TFT中，来自源极驱动器的源极信号经源极信号线16SL被送到源极电极16S，经氧化物半导体膜14和漏极电极16D对像素电极19写入规定的电荷。此时，在TFT基板10的各像素电极19与对置基板20的共用电极之间产生电位差，对液晶层30即各像素的液晶电容和与该液晶电容并联连接的保持电容元件施加规定的电压。而且，在液晶显示装置1中，各像素中根据施加到液晶层30的电压的大小改变液晶层30的取向状态，由此调整液晶层30的光透射率来显示图像。
(TFT基板的制造方法)
以下，用图6和图7对本实施方式的TFT基板10的制造方法进行说明。
-第一导电膜～栅极绝缘膜的形成-
首先，在基板11上依次连续地形成例如Ti膜(厚1～10nm程度)、Al膜(厚50～400nm程度)和Ti膜(厚50～300nm程度)从而形成第一导电膜，之后，进行图案形成，使得形成栅极电极12G、栅极信号线12GL、保持电容线12CsL、引出线12c等。然后，如图6(a)所示，在对第一导电膜进行图案形成后形成的栅极电极12G、栅极信号线12GL、保持电容线12CsL、引出线12c等的上层，将厚100～500nm程度的SiN膜和厚20～100nm程度的SiO2膜层叠而形成栅极绝缘膜13。
-氧化物半导体膜的形成-
接着，形成例如厚20～200nm程度的氧化物半导体膜14，如图6(b)所示，以分别与形成TFT的区域对应的方式进行图案形成。
另外，此时，也可以图案形成为：在保持电容元件的区域也设置氧化物半导体膜14。
-沟道保护层的形成-
接着，通过在形成例如厚50～400nm程度的SiO2膜后进行图案形成，如图6(c)所示，形成沟道保护层15a和栅极保护层15b。然后，在形成沟道保护层15a和栅极保护层15b后，例如在大气气氛下以200～350℃和0.5～10小时的条件进行退火处理。
-第二导电膜的形成-
接着，例如依次连续地形成例如Ti膜(厚1～10nm程度)、Al膜(厚50～400nm程度)和Ti膜(厚50～300nm程度)从而形成第二导电膜，之后，如图7(a)所示，进行第二导电膜的图案形成，使得形成源极电极16S、漏极电极16D、源极信号线16SL。
-层间绝缘膜的形成-
接着，如图7(b)所示，在基板11整个面形成例如厚50～500nm程度的SiO2膜作为钝化膜17后，例如在大气气氛下以200～350℃和0.5～10小时的条件进行退火处理。
接着，作为平坦化膜18形成例如感光性树脂膜。然后，对感光性树脂膜进行曝光和显影，进而实施脱色处理后，例如在大气气氛下以200～250℃和0.5～5小时的条件进行烘培。
-第三导电膜的形成-
接着，在保持电容元件的区域，形成从平坦化膜18的表面至漏极电极16D的接触孔CCs，并且在栅极源极接触部形成使源极信号线16SL和引出线12c露出到表面的接触孔Cc。
接着，例如由厚20～300nm程度的ITO膜形成第三导电膜，之后，在覆盖各像素电极19和栅极源极接触部的接触孔Cc的区域进行图案形成。然后，在形成像素电极19等后，例如在大气气氛下以200～250℃和0.5～1小时的条件烘培。
最后，以覆盖显示区域D的方式形成取向膜(未图示)，完成TFT基板10。
例如通过密封材料40将该TFT基板10与另外用公知的方法制作的对置基板20贴合，并且在两基板间设置液晶层30，由此能够形成液晶显示装置1。
(实施方式1的效果)
根据上述结构，以覆盖氧化物半导体膜14的沟道部的方式岛状地设置有沟道保护层15a，所以能够抑制氧化物半导体膜14的沟道部暴露于高温而使电特性劣化。
另外，根据上述结构，源极电极16S和漏极电极16D由包含铝合金膜的层叠膜构成，所以源极电极16S和漏极电极16D具有优秀的耐热性。因此，在比形成源极电极16S和漏极电极16D的工序靠后的工序中，即使以350℃程度的高温进行热处理，也不必担心在源极电极16S和漏极电极16D的表面形成小丘(凹凸)或者氧化物半导体膜14与源极电极16S及漏极电极16D反应而使氧化物半导体膜14的电特性劣化。因此，例如在形成钝化膜17后，为了使氧化物半导体膜14的电特性恢复，可以在350℃程度的高温下进行退火处理，由此能够得到电特性优秀的TFT。而且，TFT具有优秀的电特性，所以TFT基板10中TFT等的布局能够紧凑化，伴随开口率提高能够实现低耗电化和高精细化。
本实施方式的TFT基板10，如上所述，具有优秀的电特性，因高开关特性而能够高速充电，所以能够实现高帧频化。因此，本实施方式的TFT基板10适用于构成3D显示器的液晶面板的情况。
另外，本实施方式的TFT基板10具有优秀的电特性，高开关特性且截止电流良好，所以能够停歇驱动，能够实现低耗电化。因此，本实施方式的TFT基板10也适用于构成电子书的液晶面板的情况。
另外，对在栅极信号线12GL与源极信号线16SL的交叉部分设置有栅极保护膜15b的情况进行了说明，但也可以不设置栅极保护膜15b。
另外，在此对与显示区域D的各像素对应地设置的TFT进行了说明，但上述说明的结构的TFT也可以设置于端子区域T。在将本实施方式的TFT设置于端子区域T的情况下，TFT也具有优秀的电特性，所以能够实现低耗电化和高精细化。在这种情况下，由于端子区域T的TFT的高精细化，所以能够缩小边框区域的面积。因此，该TFT基板适用于构成移动设备的液晶面板的情况。
(实施例)
对图4和图5所示的实施方式1的结构的TFT(实施例)以及图17和图18所示的现有结构的TFT(比较例)，进行用于评价各自的电特性的测定。作为定量地表示TFT的电特性的参数，使用S值(阈下摆幅(Subthreshold swing)值)。S值为阈值电压以下的区域中的漏极电流相对于栅极电压的变化率，能够通过计测TFT的Id-Vg特性的斜率(S＝ΔId/ΔVg)来求得。
图8是针对实施例(A1)和比较例(B1)的TFT，表示栅极电压与漏极电流的关系的图。根据该图，实施例A1的TFT与比较例B1的TFT相比，S值小，可知具有优秀的电特性。
图9是对实施例(A2和A3)和比较例(B2和B3)的TFT，表示沟道长度(7～54μm)与S值的关系的图。在此，实施例A2为沟道宽度为9μm的TFT。实施例A3是沟道宽度为24μm的TFT。比较例B2是沟道宽度为5μm的TFT。比较例B3为沟道宽度为20μm的TFT。根据该图，与沟道长度和沟道宽度的大小无关地，实施例A2、A3的TFT与比较例B2、B3的TFT相比，S值小，可知具有优秀的电特性。
《实施方式2》
接着，对实施方式2的液晶显示装置进行说明。
-TFT基板-
液晶显示装置1与实施方式1同样地，以TFT基板10与对置基板20互相相对的方式配置，利用设置于基板外周缘部的密封材料40将两者粘着。而且，在被密封材料40包围的区域，作为显示介质层设置有液晶层30。
另外，在液晶显示装置1中，在密封材料40的内侧的部分形成有进行图像显示的显示区域D，在从TFT基板10的对置基板20突出的部分形成有端子区域T。
TFT基板10，如图10所示，在显示区域D中具有：以互相并行地延伸的方式设置的多个栅极信号线12GL；以在与各栅极信号线12GL正交的方向上互相并行地延伸的方式设置的多个源极信号线16SL；和在各栅极信号线12GL和各源极信号线16SL的每个交叉部分、即每个像素分别设置的多个TFT。另外，各栅极信号线12GL之间以互相并行地延伸的方式设置有多个保持电容配线12CsL。
另外，关于层叠结构，TFT基板10具有如下结构，即，在基板11上层叠有：包含栅极电极12G、栅极信号线12GL等的导电膜；包含栅极绝缘膜13、氧化物半导体膜14、沟道保护层15a或栅极保护层15b的绝缘膜；包含源极电极16S、漏极电极16D、源极信号线16SL等的导电膜；包括钝化膜17和平坦化膜18的层间绝缘膜；像素电极19；和取向膜。
如图10和11所示，在TFT中设置有从栅极信号线12GL突出的栅极电极12G，隔着以覆盖栅极电极12G的方式设置的栅极绝缘膜13在栅极电极12G的上层设置有氧化物半导体膜14。另外，在氧化物半导体膜14中的与栅极电极12G相对的位置形成有沟道部。沟道部由在其上层岛状地设置的沟道保护层15a覆盖。另外，在氧化物半导体膜14的上层隔着沟道部互相分离地设置有源极电极16S和漏极电极16D。而且，以覆盖它们的方式，作为层间绝缘膜层叠有钝化膜17和平坦化膜18。
栅极电极12G由公知的材料构成，例如由Ti膜(厚1～10nm程度)、Al膜(厚50～400nm程度)和Ti膜(厚50～300nm程度)的层叠膜形成。
栅极绝缘膜13由公知的材料构成，例如由厚20～100nm程度的SiO2膜形成。
氧化物半导体膜14例如由IGZO(In-Ga-Zn-O)类的金属氧化物形成，例如厚20～200nm程度。IGZO(In-Ga-Zn-O)类的金属氧化物即使为非晶态，迁移率也高，所以作为高迁移率、低截止电流的薄膜晶体管能够获得良好的特性。另外，在此氧化物半导体膜14由IGZO(In-Ga-Zn-O)类的金属氧化物形成，但也可以由包含例如In、Ga和Zn中任一种的金属氧化物形成。这些金属氧化物，即使是非晶态，迁移率也高，所以能够形成导通电流大的薄膜晶体管。
沟道保护层15a如由多个膜的层叠体形成。沟道保护层15a从下到上依次层叠有绝缘性树脂膜51a、氧化物半导体膜52a和遮光性感光性树脂膜53a，整体具有遮光性。沟道保护层15a以与氧化物半导体膜14的沟道区域对应的方式覆盖沟道部而图案形成为岛状地设置。沟道保护层15a以覆盖氧化物半导体膜14的沟道部的方式设置，所以能够抑制沟道部在热处理工序中被直接加热，能够抑制沟道部低电阻化而使氧化物半导体膜14的电特性劣化。
关于构成沟道保护层15a的多个膜中的各个膜，绝缘性树脂膜51a例如由厚10～500nm程度的SiO2膜形成。氧化物半导体膜52a例如由厚10～200nm程度的IGZO(In-Ga-Zn-O)类的金属氧化物形成。遮光性感光性树脂膜53a例如由厚100～3000nm程度的黑矩阵形成用含量分散型向列型光致抗蚀剂(例如，东京应化工业(株)制的“CFPRBK”系列等)等形成。
源极电极16S和漏极电极16D由包含Al合金膜的层叠膜形成。具体而言，源极电极16S和漏极电极16D由Ti膜、Al合金膜和Ti膜的层叠膜形成。作为Al合金膜，适用电阻率低且具有350℃以上的耐热性的材料，可以列举主成分为Al、副成分为选自硅(Si)、钕(Nd)、铜(Cu)、镍(Ni)和镧(La)中的至少一种的合金(即，Al-Si、Al-Nd、Al-Cu、Al-Ni、Al-La)。另外，作为构成源极电极16S和漏极电极16D的层叠膜，除了上述以外，例如也可以为Mo膜、Al合金膜和Mo膜的层叠膜。另外，除了源极电极16S和漏极电极16D为包含Al合金膜的层叠膜以外，也可以由Al合金膜的单层膜形成。
钝化膜17由公知的材料构成，例如由厚50～500nm程度的SiO2膜形成。另外，平坦化膜18由感光性树脂等公知的材料构成。钝化膜17和平坦化膜18，作为层间绝缘膜形成，但也可以两者一体地构成层间绝缘膜。
像素电极19由公知的材料构成，例如由厚20～300nm程度的ITO膜形成。
-对置基板-
对置基板20未图示，在基板上设置有具有遮光层和着色层的彩色滤光片层，以覆盖彩色滤光片层的方式设置有共用电极，而且以覆盖共用电极的方式设置有取向膜。
-液晶层-
液晶层30例如由具有电光学特性的向列型液晶材料等构成。
-液晶显示装置的动作-
在上述结构的液晶显示装置1中，在各像素中，从栅极驱动器将栅极信号经栅极信号线12GL送到栅极电极12G，当显示区域D的TFT变为导通状态时，在TFT中，将来自源极驱动器的源极信号经源极信号线16SL送到源极电极16S，经氧化物半导体膜14和漏极电极16D对像素电极19写入规定的电荷。此时，在TFT基板10的各像素电极19与对置基板20的共用电极之间产生电位差，对液晶层30即各像素的液晶电容和与该液晶电容并联连接的保持电容元件施加规定的电压。而且，在液晶显示装置1中，各像素中根据施加到液晶层30的电压的大小改变液晶层30的取向状态，由此调整液晶层30的光透射率来显示图像。
(TFT基板的制造方法)
以下，用图12～13对本实施方式的TFT基板10的制造方法进行说明。
-第一导电膜～栅极绝缘膜的形成-
首先，在基板11上依次连续地形成Ti膜(厚1～10nm程度)、Al膜(厚50～400nm程度)和Ti膜(厚50～300nm程度)形成第一导电膜，之后，以形成栅极电极12G、栅极信号线12GL、保持电容线12CsL、引出线12c等的方式进行图案形成。然后，如图6(a)所示，在对第一导电膜进行图案形成后形成的栅极电极12G、栅极信号线12GL、保持电容线12CsL、引出线12c等的上层，将厚100～500nm程度的SiN膜和厚20～100nm程度的SiO2膜层叠而形成栅极绝缘膜13。
-氧化物半导体膜的形成-
接着，形成例如厚20～200nm程度的氧化物半导体膜14，如图12(b)所示，以分别与形成TFT的区域对应的方式进行图案形成。
另外，此时，也可以图案形成为：在保持电容元件的区域也设置有氧化物半导体膜14。
-沟道保护层的形成-
接着，连续形成SiO2膜、氧化物半导体膜和遮光性感光性树脂膜之后，对遮光性感光性树脂膜进行图案形成，形成与沟道保护层15a和栅极保护层15b对应的遮光性感光性树脂膜53a、53b。然后，将遮光性感光性树脂膜53a、53b作为掩模进行湿式蚀刻，如图12(c)所示，对氧化物半导体膜进行蚀刻形成氧化物半导体膜52a、53b后，对SiO2膜进行蚀刻形成绝缘性树脂膜51a、51b。然后，如图13(a)所示，进行热处理使遮光性感光性树脂膜53a固化，由此使遮光性感光性树脂膜53a、53b回流，以覆盖氧化物半导体膜52a、52b。
-第二导电膜的形成-
接着，例如依次连续地形成例如Ti膜(厚1～10nm程度)、Al膜(厚50～400nm程度)和Ti膜(厚50～300nm程度)形成第二导电膜，之后，如图13(b)所示，进行图案形成，形成源极电极16S、漏极电极16D、源极信号线16SL。
-层间绝缘膜的形成-
接着，如图13(b)所示，在基板11整个面作为钝化膜17形成例如厚50～500nm程度的SiO2膜后，例如在大气气氛下以200～350℃和0.5～10小时的条件进行退火处理。
接着，作为平坦化膜18例如形成感光性树脂膜。然后，对感光性树脂膜进行曝光和显影，进而实施脱色处理后，例如在大气气氛下以200～250℃和0.5～5小时的条件进行烘培。
-第三导电膜的形成-
接着，在保持电容元件的区域，形成从平坦化膜18的表面到达漏极电极16D的接触孔CCs，并且在栅极源极接触部形成源极信号线16SL和引出线12c露出到表面的接触孔Cc。
接着，例如由厚20～300nm程度的ITO膜形成第三导电膜，之后，在覆盖各像素电极19和栅极源极接触部的接触孔Cc的区域进行图案形成。然后，在形成像素电极19等后，例如在大气气氛下以200～250℃和0.5～5小时的条件烘培。
最后，以覆盖显示区域D的方式形成取向膜(未图示)，完成TFT基板10。
例如通过密封材料40将该TFT基板10与另外用公知的方法制作的对置基板20贴合，并且在两基板间设置液晶层30，由此能够形成液晶显示装置1。
(实施方式2的效果)
根据上述结构，以覆盖氧化物半导体膜14的沟道部的方式岛状地设置有沟道保护层15a，所以能够抑制氧化物半导体膜14的沟道部暴露于高温而使电特性劣化。
另外，根据上述结构，源极电极16S和漏极电极16D由包含铝合金膜的层叠膜构成，所以源极电极16S和漏极电极16D具有优秀的耐热性。因此，在比形成源极电极16S和漏极电极16D的工序靠后的工序中，即使以350℃程度的高温进行热处理，也不必担心在源极电极16S和漏极电极16D的表面形成小丘(凹凸)或者氧化物半导体膜14与源极电极16S和漏极电极16D反应而使氧化物半导体膜14的电特性劣化。因此，例如在形成钝化膜17后，为了使氧化物半导体膜14的电特性恢复，可以以350℃程度的高温进行退火处理，从而能够得到电特性优秀的TFT。而且，TFT具有优秀的电特性，所以TFT基板10中TFT等的布局能够紧凑化，伴随开口率的提高能够实现低耗电化和高精细化。
本实施方式的TFT基板10，如上所述，具有优秀的电特性，因高开关特性而能够高速充电，所以能够实现高帧频化。因此，本实施方式的TFT基板10适用于构成3D显示器的液晶面板的情况。
另外，本实施方式的TFT基板10具有优秀的电特性，高开关特性且截止电流良好，所以能够停歇驱动，从而能够实现低耗电化。因此，本实施方式的TFT基板10适用于构成电子书的液晶面板的情况。
另外，作为在栅极信号线12GL与源极信号线16SL的交叉部分设置有栅极保护膜15b进行了说明，但也可以不设置栅极保护膜15b。
另外，在此对与显示区域D的各像素对应地设置的TFT进行了说明，但也可以将上述说明的结构的TFT设置于端子区域T。在将本实施方式的TFT设置于端子区域T的情况下，TFT也具有优秀的电特性，所以能够实现低耗电化和高精细化。在这种情况下，通过端子区域T的TFT的高精细化能够缩小边框区域的面积。因此，该TFT基板适用于构成移动设备的液晶面板的情况。
另外，根据上述结构，沟道保护层15a具有遮光性，所以能够抑制氧化物半导体膜14被光照射而使电特性发生变化。而且，由于沟道保护层15a岛状地设置，所以在氧化物半导体膜14中，沟道部以外的区域未被遮光。因此，能够抑制沟道部以外的区域被遮光而导致的开口率的降低。
另外，在此对与显示区域D内的各像素对应地设置的TFT进行了说明，但也可以将上述说明的结构的TFT设置于端子区域T。在将本实施方式的TFT设置于端子区域T的情况下，TFT具有优秀的电特性，所以能够实现低耗电化和高精细化。
《实施方式2的变形例》
在上述说明过的实施方式2的TFT基板中，对沟道保护层15a由包括绝缘性树脂膜51a、氧化物半导体膜52a和遮光性感光性树脂膜53a的层叠体形成，且沟道保护层具有遮光性的情况进行了说明，但沟道保护层15a也可以通过具有其它结构而具有遮光性。以下对沟道保护层15a的结构与实施方式2不同的情况的变形实施例进行说明。
图14和15表示实施方式2的变形例的TFT。该TFT除沟道保护层15a的结构以外具有与实施方式2相同的结构。
沟道保护层15a由多个膜的层叠体形成。沟道保护层15a从下到上依次层叠有绝缘性树脂膜61a、遮光性金属膜62a和感光性绝缘膜63a，整体具有遮光性。沟道保护层15a以与氧化物半导体膜14的沟道区域对应的方式覆盖沟道部而图案形成为岛状地设置。沟道保护层15a以覆盖氧化物半导体膜14的沟道部的方式设置，所以能够抑制沟道部在热处理工序中被直接加热，能够抑制沟道部低电阻化而使氧化物半导体膜14的电特性劣化。
关于构成沟道保护层15a的多个膜的各个膜，绝缘性树脂膜61a例如由厚10～500nm程度的SiO2膜形成。遮光性金属膜62a例如由Al膜、Mo膜、W膜、Ta膜、Ti膜等的金属膜、或以这些金属为主成分的合金膜等形成，例如为厚40～200nm程度。感光性绝缘膜63a例如由厚100～3000nm程度的耐热透明感光型保护膜(例如，JSR(株)制的“Optomer PC”系列等)等形成。
接着，关于该沟道保护层15a的制造方法，在连续形成SiO2膜、遮光性金属膜和感光性绝缘膜之后，对感光性绝缘膜进行图案形成，形成与沟道保护层15a和栅极保护层15b对应的感光性绝缘膜63a、63b。然后，将感光性绝缘膜63a、63b作为掩模进行湿式蚀刻，如图16(a)所示，对氧化物半导体膜进行蚀刻形成遮光性金属膜62a、63b后，对SiO2膜进行蚀刻形成绝缘性树脂膜61a、61b。然后，如图16(b)所示，进行热处理使遮光性感光性树脂膜63a固化，由此使感光性绝缘膜63a、63b回流以覆盖遮光性金属膜62a、62b。
另外，通过这样的方式得到的沟道保护层15a，与实施方式2的TFT同样地具有遮光性，所以能够抑制氧化物半导体膜14被光照射而使电特性发生变化。
产业上的利用可能性
本发明对具有氧化物半导体膜的TFT的TFT基板、显示装置和TFT基板的制造方法是有用的。
符号说明
1    液晶显示装置
10   TFT基板
11   基板
12G  栅极电极
13   栅极绝缘膜
14   氧化物半导体膜
15a  沟道保护层
16S  源极电极
16D  漏极电极
17   钝化膜(层间绝缘膜)
18   平坦化膜(层间绝缘膜)
51a  绝缘性树脂膜
52a  氧化物半导体膜
53a  遮光性感光性树脂膜
61a  绝缘性树脂膜
62a  遮光性金属膜
63a  感光性绝缘膜

Claims (18)

1.一种薄膜晶体管基板，包括：
基板；
设置在所述基板上的栅极电极；
设置在所述基板上、覆盖所述栅极电极的栅极绝缘膜；
设置在所述栅极绝缘膜上，在与所述栅极电极相对的位置形成有沟道部的氧化物半导体膜；
设置在所述氧化物半导体膜上，岛状地覆盖所述沟道部的沟道保护层；
设置在所述氧化物半导体膜上，隔着所述沟道部和沟道保护层互相分离地设置的源极电极和漏极电极；和
设置在所述源极电极和漏极电极的上层的层间绝缘膜，
所述薄膜晶体管基板的特征在于：
所述源极电极和漏极电极由铝合金膜或包含铝合金膜的层叠膜构成。
2.如权利要求1所述的薄膜晶体管基板，其特征在于：
所述沟道保护层具有遮光性。
3.如权利要求2所述的薄膜晶体管基板，其特征在于：
所述沟道保护层由包含具有遮光性的感光性树脂膜的多个膜的层叠体形成。
4.如权利要求3所述的薄膜晶体管基板，其特征在于：
构成所述层叠体的多个膜，为绝缘性树脂膜、该绝缘性树脂膜的上层的氧化物半导体膜和该氧化物半导体膜的上层的所述遮光性感光性树脂膜。
5.如权利要求2所述的薄膜晶体管基板，其特征在于：
所述沟道保护层由包含具有遮光性的金属膜的多个膜的层叠体形成。
6.如权利要求5所述的薄膜晶体管基板，其特征在于：
构成所述层叠体的多个膜，为绝缘性树脂膜、该绝缘性树脂膜的上层的所述遮光性金属膜和该遮光性金属膜的上层的感光性绝缘膜。
7.如权利要求1～6中任一项所述的薄膜晶体管基板，其特征在于：
构成所述源极电极和漏极电极的铝合金膜，具有350℃以上的耐热性。
8.如权利要求7所述的薄膜晶体管基板，其特征在于：
所述铝合金膜包含合金，该合金的主成分为铝、副成分为选自硅(Si)、钕(Nd)、铜(Cu)、镍(Ni)和镧(La)中的至少一种。
9.一种显示装置，其特征在于，包括：
权利要求1～8中任一项所述的薄膜晶体管基板；与该薄膜晶体管基板相对配置的对置基板；和在该薄膜晶体管基板与该对置基板之间设置的显示介质层。
10.如权利要求9所述的显示装置，其特征在于：
所述显示介质层为液晶层。
11.一种薄膜晶体管基板的制造方法，该薄膜晶体管基板包括：基板；设置在该基板上的栅极电极；设置在该基板上、覆盖该栅极电极的栅极绝缘膜；设置在该栅极绝缘膜上，在与该栅极电极相对的位置形成有沟道部的氧化物半导体膜；设置在该氧化物半导体膜上，岛状地覆盖该沟道部的沟道保护层；设置在该氧化物半导体膜上，隔着该沟道部和沟道保护层互相分离地设置的源极电极和漏极电极；和设置在该源极电极和漏极电极的上层的层间绝缘膜，所述薄膜晶体管基板的制造方法的特征在于：
在基板上形成栅极电极，
在所述栅极电极上形成栅极绝缘膜，
在所述栅极绝缘膜上形成氧化物半导体膜，
以覆盖所述氧化物半导体膜的沟道部的方式岛状地形成沟道保护层，
在所述氧化物半导体膜和所述沟道保护层上，由铝合金膜或包含铝合金膜的层叠膜形成源极电极和漏极电极，
在所述源极电极和漏极电极上形成层间绝缘膜，
然后，在200～350℃对所述层间绝缘膜进行退火。
12.如权利要求11所述的薄膜晶体管基板的制造方法，其特征在于：
所述沟道保护层由具有遮光性的材料形成。
13.如权利要求12所述的薄膜晶体管基板的制造方法，其特征在于：
使包含具有遮光性的感光性树脂膜的多个膜层叠而形成所述沟道保护层。
14.如权利要求13所述的薄膜晶体管基板的制造方法，其特征在于：
作为所述沟道保护层层叠的多个膜，为绝缘性树脂膜、该绝缘性树脂膜的上层的氧化物半导体膜和该氧化物半导体膜的上层的所述遮光性感光性树脂膜。
15.如权利要求12所述的薄膜晶体管基板的制造方法，其特征在于：
使包含具有遮光性的金属膜的多个膜层叠而形成所述沟道保护层。
16.如权利要求15所述的薄膜晶体管基板的制造方法，其特征在于：
作为所述沟道保护层层叠的多个膜，为绝缘性树脂膜、该绝缘性树脂膜的上层的所述遮光性金属膜和该遮光性金属膜的上层的感光性绝缘膜。
17.如权利要求11～16中任一项所述的薄膜晶体管基板的制造方法，其特征在于：
构成所述源极电极和漏极电极的铝合金膜，具有350℃以上的耐热性。
18.如权利要求17所述的薄膜晶体管基板的制造方法，其特征在于：
所述铝合金膜包含合金，该合金的主成分为铝、副成分为选自硅(Si)、钕(Nd)、铜(Cu)、镍(Ni)和镧(La)中的至少一种。
CN201280005434.XA 2011-01-13 2012-01-10 薄膜晶体管基板及其制造方法 Active CN103314446B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2011004723 2011-01-13
JP2011-004723 2011-01-13
PCT/JP2012/000093 WO2012096154A1 (ja) 2011-01-13 2012-01-10 薄膜トランジスタ基板及び製造方法

Publications (2)

Publication Number Publication Date
CN103314446A true CN103314446A (zh) 2013-09-18
CN103314446B CN103314446B (zh) 2016-04-20

Family

ID=46507063

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201280005434.XA Active CN103314446B (zh) 2011-01-13 2012-01-10 薄膜晶体管基板及其制造方法

Country Status (5)

Country Link
US (1) US9171940B2 (zh)
JP (1) JP5357342B2 (zh)
KR (1) KR101604895B1 (zh)
CN (1) CN103314446B (zh)
WO (1) WO2012096154A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104377247A (zh) * 2014-11-24 2015-02-25 深圳市华星光电技术有限公司 薄膜晶体管、显示装置及薄膜晶体管的制造方法

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103337497A (zh) 2013-06-28 2013-10-02 北京京东方光电科技有限公司 一种阵列基板及其制造方法、显示装置
KR102207941B1 (ko) * 2013-12-04 2021-01-26 엘지디스플레이 주식회사 어레이기판
US20150179801A1 (en) * 2013-12-25 2015-06-25 Shenzhen China Star Optoelectronics Technology Co. Ltd. Thin film transistor and method for manufacturing the same
JP6260326B2 (ja) * 2014-02-14 2018-01-17 凸版印刷株式会社 薄膜トランジスタ装置及びその製造方法
WO2017146058A1 (ja) * 2016-02-22 2017-08-31 シャープ株式会社 半導体装置および半導体装置の製造方法
KR101897345B1 (ko) * 2016-09-21 2018-09-10 고려대학교 산학협력단 박막 트랜지스터
CN107664889B (zh) * 2017-09-14 2020-05-22 深圳市华星光电半导体显示技术有限公司 一种tft器件及液晶显示面板的静电保护电路
KR20200024382A (ko) 2018-08-27 2020-03-09 삼성디스플레이 주식회사 표시 장치 및 이의 제조 방법

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009081425A (ja) * 2007-09-07 2009-04-16 Semiconductor Energy Lab Co Ltd 表示装置及び表示装置の作製方法
CN101685835A (zh) * 2008-07-31 2010-03-31 株式会社半导体能源研究所 半导体装置及其制造方法
US20100244029A1 (en) * 2009-03-27 2010-09-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05109769A (ja) * 1991-10-18 1993-04-30 Fuji Xerox Co Ltd 薄膜トランジスタの製造方法
JP3918642B2 (ja) * 2002-06-07 2007-05-23 カシオ計算機株式会社 表示装置及びその駆動方法
JP4892830B2 (ja) * 2004-11-19 2012-03-07 カシオ計算機株式会社 薄膜トランジスタの製造方法
WO2009020168A1 (en) * 2007-08-07 2009-02-12 Semiconductor Energy Laboratory Co., Ltd. Display device and electronic device having the display device, and method for manufacturing thereof
JP5123141B2 (ja) 2008-11-19 2013-01-16 株式会社東芝 表示装置
JP5615540B2 (ja) * 2008-12-19 2014-10-29 株式会社半導体エネルギー研究所 半導体装置の作製方法
US20130001546A1 (en) * 2010-03-26 2013-01-03 Tsuyoshi Kamada Display device and method for producing array substrate for display device
JP5523896B2 (ja) * 2010-03-31 2014-06-18 富士フイルム株式会社 薄膜トランジスタおよびその製造方法
JP6175740B2 (ja) * 2012-03-30 2017-08-09 株式会社Ｊｏｌｅｄ 薄膜トランジスタおよびその製造方法並びに表示装置および電子機器

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009081425A (ja) * 2007-09-07 2009-04-16 Semiconductor Energy Lab Co Ltd 表示装置及び表示装置の作製方法
CN101685835A (zh) * 2008-07-31 2010-03-31 株式会社半导体能源研究所 半导体装置及其制造方法
US20100244029A1 (en) * 2009-03-27 2010-09-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104377247A (zh) * 2014-11-24 2015-02-25 深圳市华星光电技术有限公司 薄膜晶体管、显示装置及薄膜晶体管的制造方法
US10084013B2 (en) 2014-11-24 2018-09-25 Shenzhen China Star Optoelectronics Technology Co., Ltd Thin-film transistor, display device, and method for manufacturing thin-film transistor

Also Published As

Publication number Publication date
KR20140003506A (ko) 2014-01-09
US20130292682A1 (en) 2013-11-07
JPWO2012096154A1 (ja) 2014-06-09
JP5357342B2 (ja) 2013-12-04
KR101604895B1 (ko) 2016-03-18
WO2012096154A1 (ja) 2012-07-19
CN103314446B (zh) 2016-04-20
US9171940B2 (en) 2015-10-27

Similar Documents

Publication Publication Date Title
CN103314446A (zh) 薄膜晶体管基板及其制造方法
JP6600761B1 (ja) 表示装置
KR101969290B1 (ko) 반도체 장치의 제작 방법
CN103081108B (zh) 薄膜晶体管基板及其制造方法、显示装置
KR101610819B1 (ko) 반도체 장치 및 반도체 장치의 제작 방법
JP2024041759A (ja) 半導体装置及び表示装置
JP5468657B2 (ja) 表示装置
RU2501117C2 (ru) Полупроводниковое устройство
EP1041641B1 (en) A method for manufacturing an electrooptical device
KR101803720B1 (ko) 표시 장치
CN101794819B (zh) 薄膜晶体管、其制备方法和包括它的平板显示装置
CN105612608A (zh) 半导体装置及其制造方法
CN104508808A (zh) 半导体装置及其制造方法
CN105765729A (zh) 半导体装置
US10121883B2 (en) Manufacturing method of top gate thin-film transistor
CN110730984B (zh) 有源矩阵基板和显示装置
CN106415801A (zh) 半导体装置及其制造方法
WO2011151955A1 (ja) 半導体素子、薄膜トランジスタ基板及び表示装置
CN110246900A (zh) 半导体装置及其制造方法
CN104335332A (zh) 半导体装置及其制造方法
CN104247031A (zh) 半导体装置及其制造方法
JP7495538B2 (ja) 表示装置
US20140252355A1 (en) Semiconductor device and method for producing same

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant