JP3748738B2 - ディスプレイ装置及びディスプレイパネルの駆動回路 - Google Patents
ディスプレイ装置及びディスプレイパネルの駆動回路 Download PDFInfo
- Publication number
- JP3748738B2 JP3748738B2 JP21978199A JP21978199A JP3748738B2 JP 3748738 B2 JP3748738 B2 JP 3748738B2 JP 21978199 A JP21978199 A JP 21978199A JP 21978199 A JP21978199 A JP 21978199A JP 3748738 B2 JP3748738 B2 JP 3748738B2
- Authority
- JP
- Japan
- Prior art keywords
- light emission
- drive current
- drive circuit
- emission drive
- electrode lines
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Control Of El Displays (AREA)
Description
【０００１】
【発明が属する技術分野】
本発明は、有機エレクトロルミネセンス素子等の自発光素子からなるディスプレイパネルを用いたディスプレイ装置、及びその駆動回路に関する。
【０００２】
【従来の技術】
薄型で低消費電力なディスプレイ装置を実現する為の自発光素子として、有機エレクトロルミネッセンス(以下、ＥＬと称する)素子が知られている。
図１は、かかるＥＬ素子の概略構成を示す図である。
図１に示されるように、ＥＬ素子は、透明電極１０１が形成されたガラス板等からなる透明基板１００上に、電子輸送層、発光層、正孔輸送層等からなる少なくとも１層の有機機能層１０２、及び金属電極１０３が積層されたものである。
【０００３】
図２は、かかるＥＬ素子の特性を電気的に示す等価回路である。
図２に示されるように、ＥＬ素子は、容量成分Ｃと、該容量成分に並列に結合するダイオード特性の成分Ｅとによって置き換えることができる。
ここで、透明電極１０１の陽極にプラス、金属電極１０３の陰極にマイナスの電圧を加えて透明電極及び金属電極間に直流を印加すると、容量成分Ｃに電荷が蓄積される。この際、ＥＬ素子固有の障壁電圧または発光閾値電圧を越えると、電極（ダイオード成分Ｅの陽極側）から発光層を担う有機機能層に電流が流れ始め、この電流に比例した強度で有機機能層１０２が発光する。
【０００４】
図３は、複数の上記ＥＬ素子をマトリクス状に配列してなるＥＬディスプレイパネルを用いて画像表示を行うＥＬディスプレイ装置の概略構成を示す図である。
図３において、ＥＬディスプレイパネルとしてのＥＬＤＰ１０には、第１表示ライン〜第ｎ表示ライン各々を担う陰極線(金属電極)Ｂ1〜Ｂnと、これら陰極線Ｂ1〜Ｂn各々に交叉して配列されたｍ個の陽極線(透明電極)Ａ1〜Ａmが形成されている。これら陰極線Ｂ1〜Ｂn及び陽極線Ａ1〜Ａmの交差した部分の各々(ｎ×ｍ個)に、上述した如き構造を有するＥＬ素子Ｅ11〜Ｅnmが形成されている。尚、これらＥＬ素子Ｅ11〜Ｅnm各々は、ＥＬＤＰ１０としての１画素を担うものである。
【０００５】
発光制御回路１は、入力された１画面分(ｎ行、ｍ列)の画像データを、ＥＬＤＰ１０の各画素、すなわち上記ＥＬ素子Ｅ11〜Ｅnmの各々に対応した画素データ群Ｄ11〜Ｄnmに変換し、これらを図４に示されるが如く、１行分毎に順次、陽極線ドライブ回路２に供給して行く。
例えば、画素データＤ11〜Ｄ1mとは、ＥＬＤＰ１０の第１表示ラインに属するＥＬ素子Ｅ11〜Ｅ1m各々に対して発光を実施させるか否かを指定するｍ個のデータビットであり、夫々、論理レベル"１"である場合には"発光"、論理レベル"０"である場合には"非発光"を示す。
【０００６】
又、発光制御回路１は、図４に示されるが如き１行分毎の画素データの供給タイミングに同期して、ＥＬＤＰ１０の第１表示ライン〜第ｎ表示ライン各々を順次走査すべき走査線選択制御信号を陰極線走査回路３に供給する。
陽極線ドライブ回路２は、先ず、上記画素データ群におけるｍ個のデータビットの内から、"発光"を指定する論理レベル"１"のデータビットを全て抽出する。次に、この抽出したデータビット各々に対応した"列"に属する陽極線を陽極線Ａ1〜Ａmの内から全て選択し、この選択した陽極線のみに定電流源を接続し、所定の画素駆動電流ｉを供給する。
【０００７】
陰極線走査回路３は、上記陰極線Ｂ1〜Ｂnの内から、上記走査線選択制御信号で示される表示ラインに対応した陰極線を択一的に選択してこの陰極線をアース電位に設定すると共に、その他の陰極線の各々に所定の高電位ＶCCを夫々印加する。尚、かかる高電位ＶCCは、ＥＬ素子が所望の輝度で発光しているときの両端電圧(寄生容量Ｃへの充電量に基づいて決定する電圧)とほぼ同一値に設定される。
【０００８】
この際、上記陽極線ドライブ回路２によって上記定電流源が接続された"列"と、上記陰極線走査回路３にてアース電位に設定された表示ラインとの間には発光駆動電流が流れ、かかる表示ライン及び"列"に交叉して形成されているＥＬ素子は、この発光駆動電流に応じて発光する。一方、上記陰極線走査回路３によって高電位ＶCCに設定された表示ラインと、上記定電流源が接続された"列"との間には電流が流れ込まないので、かかる表示ライン及び"列"に交叉して形成されているＥＬ素子は非発光のままである。
【０００９】
以上の如き動作が、画素データ群Ｄ11〜Ｄ1m、Ｄ21〜Ｄ2m、・・・・、Ｄn1〜Ｄnm各々に基づいて実施されると、ＥＬＤＰ１０の画面上には、入力された画像データに応じた１フィールド分の発光パターン、つまり画像が表示されるのである。
ここで、近年、ディスプレイパネルの大画面化を実現するにあたり、表示ライン、つまり上記陰極線Ｂの本数を増加すると共に、陽極線Ａの本数を増加して画面の高精細化を行う必要が生じてきた。従って、これら陽極線Ａ及び陰極線Ｂ各々の本数の増加につれ、陽極線ドライブ回路２及び陰極線走査回路３各々の回路規模も増大するので、両者をＩＣ化するにあたり、チップ面積の増大に伴う歩留まりの悪化が懸念される。そこで、これら陽極線ドライブ回路２及び陰極線走査回路３各々を、夫々複数のＩＣチップで構築することが考えられた。
【００１０】
ところが、陽極線ドライブ回路２を複数のＩＣチップで構築すると、製造上のバラツキ等により、各ＩＣチップ間で、上記陽極線に供給すべき発光駆動電流の値に格差が生じる場合がある。よって、かかる発光駆動電流の違いによりＥＬＤＰ１０の画面上には互いに輝度の異なる領域ができてしまい、特に、その境界上での輝度段差が画質を損ねてしまうという問題があった。
【００１１】
【発明が解決しようとする課題】
本発明は、かかる問題を解決せんとして為されたものであり、陽極線ドライブ回路を複数のＩＣチップで構築した際における画質劣化を抑制することが出来るディスプレイ装置及びそのディスプレイパネルの駆動回路を提供することである。
【００１２】
【課題を解決するための手段】
本発明によるディスプレイ装置は、複数の第１電極線と前記第１電極線各々に交叉して配列された複数の第２電極線との各交叉部に発光素子が形成されてなるディスプレイパネルと、前記発光素子各々を発光駆動せしめる発光駆動電流を前記第１電極線の各々に供給する駆動回路と、を備えたディスプレイ装置であって、前記駆動回路は、前記第１電極線各々の内の少なくとも１の第１電極線に前記発光駆動電流の（ｎ−ｍ）／ｎ｛ｎ＞ｍ：ｎ、ｍは自然数｝の電流量の分割発光駆動電流を供給すると共に前記１の前記第１電極線の一方の側に隣接して配列されている複数の第１電極線の各々に前記発光駆動電流を供給する第１駆動回路と、前記１の前記第１電極線に前記発光駆動電流のｍ／ｎ｛ｎ＞ｍ：ｎ、ｍは自然数｝の電流量の分割発光駆動電流を供給すると共に前記１の前記第１電極線の他方の側に隣接して配列されている第１電極線の各々に前記発光駆動電流を供給する第２駆動回路とからなり、前記１の前記第１電極線には、前記第１及び前記第２駆動回路各々の出力線が共通に接続されている。
【００１３】
又、本発明によるディスプレイパネルの駆動回路は、複数の第１電極線と前記第１電極線各々に交叉して配列された複数の第２電極線との各交叉部に発光素子が形成されてなるディスプレイパネルを発光駆動せしめる駆動回路であって、前記第１電極線各々の内の一部の第１電極線群に属する第１電極線各々に対応して設けられた複数の第１出力線を介して前記第１電極線群に属する第１電極線各々に前記発光素子を発光せしめる発光駆動電流を個別に供給する発光駆動電流源と、前記第１電極線群に隣接する少なくとも１の前記第１電極線に対応して設けられた第２出力線を介して前記１の前記第１電極線に前記発光駆動電流の（ｎ−ｍ）／ｎ｛ｎ＞ｍ：ｎ、ｍは自然数｝の電流量の分割発光駆動電流を供給する分割発光駆動電流源とを備える。
【００１４】
【発明の実施の形態】
以下、本発明の実施例を図面を参照しつつ詳細に説明する。
図５は、本発明によるＥＬディスプレイ装置の概略構成を示す図である。
図５において、ＥＬディスプレイパネルとしてのＥＬＤＰ１０’には、第１表示ライン〜第ｎ表示ライン各々を担う陰極線(金属電極)Ｂ1〜Ｂnと、これら陰極線Ｂ1〜Ｂn各々に交叉して配列された２ｍ−１個の陽極線(透明電極)Ａ1〜Ａ2m-1が形成されている。これら陰極線Ｂ1〜Ｂn及び陽極線Ａ1〜Ａ2m-1の交差した部分の各々に、上述した如き構造を有するＥＬ素子Ｅ1,1〜Ｅn,2m-1が形成されている。尚、これらＥＬ素子Ｅ1,1〜Ｅn,2m-1各々は、ＥＬＤＰ１０’としての１画素を担うものである。
【００１５】
発光制御回路１’は、図６に示されるように、上記ＥＬＤＰ１０’の第１表示ライン〜第ｎ表示ライン各々を順次走査すべき走査線選択制御信号を陰極線走査回路３０に供給する。
陰極線走査回路３０は、上記走査線選択制御信号で示される表示ラインに対応した陰極線を上記ＥＬＤＰ１０’の陰極線Ｂ1〜Ｂnの内から択一的に選択してこれをアース電位に接地すると共に、その他の陰極線各々に所定の高電位ＶCCを夫々印加する。
【００１６】
又、発光制御回路１’は、入力された１画面分(ｎ行、２ｍ−１列)の画像データをＥＬＤＰ１０’の各画素、すなわち上記ＥＬ素子Ｅ1,1〜Ｅn,2m-1各々に対応した画素データＤ1,1〜Ｄn,2m-1に変換し、これを第１列〜第ｍ列に属するものと、第ｍ列〜第２ｍ−１列に属するものとに分割する。この際、上記第１列〜第ｍ列に属する画素データを１表示ライン毎にグループ化した画素データＤ1,1〜Ｄ1,m、Ｄ2,1〜Ｄ2,m、Ｄ3,1〜Ｄ2,m、・・・・、及びＤn,1〜Ｄn,m各々を、図６に示されるが如き第１駆動データＧＡ1 − mとして、順次、第１陽極線ドライブ回路２１に供給する。これと同時に、発光制御回路１’は、上記第ｍ列〜第２ｍ−１列に属する画素データを１表示ライン毎にグループ化した画素データＤ1,m〜Ｄ1,2m-1、Ｄ2,m〜Ｄ2,2m-1、Ｄ3,m〜Ｄ3,2m-1、・・・・、及びＤn,m〜Ｄn,2m-1各々を、図６に示されるが如き第２駆動データＧＢ1 − mとして、順次、第２陽極線ドライブ回路２２に供給する。尚、これら第１駆動データＧＡ1 − m及び第２駆動データＧＢ1 − mの各々は、図６に示されるように、上記走査線選択制御信号に同期して順次、第１陽極線ドライブ回路２１及び第２陽極線ドライブ回路２２の各々に供給される。この際、上記第１駆動データ群ＧＡ1 − mとは、ＥＬＤＰ１０’の各表示ラインの第１列〜第ｍ列各々に属するｍ個のＥＬ素子の各々に対して、発光を実施させるか否かを指定するｍ個のデータビットである。又、上記第２駆動データ群ＧＢ1 − mとは、ＥＬＤＰ１０’の各表示ラインの第ｍ列〜第２ｍ−１列各々に属するｍ個のＥＬ素子の各々に対して、発光を実施させるか否かを指定するｍ個のデータビットである。
【００１７】
図７は、本発明による駆動回路としての上記第１陽極線ドライブ回路２１及び第２陽極線ドライブ回路２２各々の内部構成を示す図である。尚、上記第１陽極線ドライブ回路２１及び第２陽極線ドライブ回路２２の各々は、互いに異なる２つのＩＣチップ内に夫々構築される。
図７に示されるように、第１陽極線ドライブ回路２１及び第２陽極線ドライブ回路２２各々は、基準電流制御回路ＲＣ、スイッチブロックＳＢ、ｍ個の電流駆動源としてのトランジスタＱ1〜Ｑm及び抵抗Ｒ1〜Ｒmから構成される。
【００１８】
基準電流制御回路ＲＣにおけるトランジスタＱbのエミッタには抵抗Ｒ0を介して所定電圧ＶBEが接続されており、そのベース及びコレクタにはトランジスタＱaのコレクタが接続されている。演算増幅器ＯＰには所定の基準電位ＶREFと、トランジスタＱaのエミッタ電位が入力されており、その出力電位は、トランジスタＱaのベースに入力される。トランジスタＱaのエミッタは、抵抗ＲPを介してアース電位に接地されている。以上の如き構成により、トランジスタＱaのコレクタ−エミッタ間には基準電流ＩREF(＝ＶREF／ＲP)が流れることになる。
【００１９】
トランジスタＱ1〜Ｑm各々のエミッタには、抵抗Ｒ1〜Ｒm各々を介して所定電位ＶBEが印加されており、更に、夫々のベースには上記トランジスタＱbのベースが接続されている。
この際、上記抵抗Ｒ0、及びＲ1〜Ｒm各々の抵抗値は、
Ｒ0＝Ｒ1＝Ｒ2・・・・＝Ｒm-1
Ｒm＝２・Ｒ1
なる関係を有する。
【００２０】
要するに、抵抗Ｒ0、及びＲ1〜Ｒmの内、抵抗Ｒ0、及びＲ1〜Ｒm-1の各々は全て同一の抵抗値であり、抵抗Ｒmのみが、それらの２倍の抵抗値を有するのである。
又、上記トランジスタＱ1〜Ｑmの各々は、上記トランジスタＱa及びＱbと同一特性を有するものである。
【００２１】
よって、上記基準電流制御回路ＲＣと、トランジスタＱ1〜Ｑmとは電流ミラー回路を構成することになり、トランジスタＱ1〜Ｑm-1各々のエミッタ・コレクタ間には、上記基準電流ＩREFと同一の電流値を有する発光駆動電流ｉが流れることになる。
一方、トランジスタＱmのエミッタ・コレクタ間には、抵抗Ｒmが抵抗Ｒ1〜Ｒm-1の抵抗値の２倍であることから、上記基準電流ＩREFの１／２の電流である発光駆動電流ｉ／２が流れることになる。
【００２２】
スイッチブロックＳＢには、上記トランジスタＱ1〜Ｑm各々からの発光駆動電流を夫々、出力端Ｘ1〜Ｘmの各々に導出するｍ個のスイッチング素子Ｓ1〜Ｓmが設けられている。
この際、第１陽極線ドライブ回路２１のスイッチブロックＳＢでは、上記発光制御回路１’から供給された第１駆動データＧＡ1〜ＧＡm各々の論理レベルに応じて、上記スイッチング素子Ｓ1〜Ｓm各々が独立してオン／オフ制御される。例えば、第１駆動データＧＡ1が論理レベル"０"のときには、第１陽極線ドライブ回路２１のスイッチブロックＳＢにおけるスイッチング素子Ｓ1はオフ状態となる一方、かかる第１駆動データＧＡ1が論理レベル"１"のときには、オン状態となってトランジスタＱ1から供給された発光駆動電流ｉを出力端Ｘ1に導出する。又、第１駆動データＧＡmが論理レベル"０"のときには、第１陽極線ドライブ回路２１のスイッチブロックＳＢにおけるスイッチング素子Ｓmはオフ状態となる一方、論理レベル"１"である場合にはオン状態となってトランジスタＱmから供給された発光駆動電流ｉ／２を出力端Ｘmに導出する。
【００２３】
一方、第２陽極線ドライブ回路２２のスイッチブロックＳＢでは、上記発光制御回路１’から供給された第２駆動データＧＢm〜ＧＢ1各々の論理レベルに応じて、スイッチング素子Ｓ1〜Ｓm各々が独立してオン／オフ制御される。例えば、第２駆動データＧＢmが論理レベル"０"のときには、第２陽極線ドライブ回路２２のスイッチブロックＳＢにおけるスイッチング素子Ｓ1はオフ状態となる一方、かかる第２駆動データＧＢmが論理レベル"１"のときにはオン状態となってトランジスタＱ1から供給された発光駆動電流ｉを出力端Ｘ1に導出する。又、第２駆動データＧＢ1が論理レベル"０"のときには、第２陽極線ドライブ回路２２のスイッチブロックＳＢにおけるスイッチング素子Ｓmはオフ状態となる一方、論理レベル"１"である場合にはオン状態となってトランジスタＱmから供給された発光駆動電流ｉ／２を出力端Ｘmに導出する。
【００２４】
ここで、第１陽極線ドライブ回路２１の出力端Ｘ1〜Ｘmは、実際のＩＣチップ上においても図５又は図７に示されるが如き形態にて配置され、ＥＬＤＰ１０’の陽極線Ａ1〜Ａmの各々に発光駆動電流を導出する。一方、第２陽極線ドライブ回路２２の出力端Ｘm〜Ｘ1の各々も、図５又は図７に示されるが如き形態にて実際のＩＣチップ上に配置されており、ＥＬＤＰ１０’の陽極線Ａm〜Ａ2m-1の各々に発光駆動電流を導出する。この際、第１陽極線ドライブ回路２１の出力端Ｘmと、第２陽極線ドライブ回路２２の出力端Ｘmは、その他の出力端群(Ｘ1〜Ｘm-1)の端に配置されており、又、第２陽極線ドライブ回路２２の出力端Ｘmは、その他の出力端群(Ｘm-1〜Ｘ1)の端に配置されていて、夫々ＥＬＤＰ１０’の陽極線Ａmに共通接続されている。
【００２５】
すなわち、ＥＬＤＰ１０’の陽極線Ａ1〜Ａ2m-1の内、陽極線Ａ1〜Ａm-1の各々は第１陽極線ドライブ回路２１、陽極線Ａm+1〜Ａ2m-1の各々は第２陽極線ドライブ回路２２によって駆動され、夫々発光駆動電流ｉの供給を受ける。
ところが、ＥＬＤＰ１０’の画面内において陽極線Ａ1〜Ａm-1が担う画面領域ＤＥLと、陽極線Ａm+1〜Ａ2m-1が担う画面領域ＤＥRとの境界上に位置する陽極線Ａmは、第１陽極線ドライブ回路２１及び第２陽極線ドライブ回路２２の双方から駆動される。つまり、抵抗Ｒm、トランジスタＱm、及びスイッチング素子Ｓmを介して第１陽極線ドライブ回路２１及び第２陽極線ドライブ回路２２各々の出力端Ｘmから導出された発光駆動電流ｉ／２は、夫々図７に示されるが如きワイヤード接続によって加算され、結果として発光駆動電流ｉが陽極線Ａmに供給されるのである。
【００２６】
図８は、ＥＬＤＰ１０’の全てのＥＬ素子Ｅ1,1〜Ｅn,2m-1を発光させた場合における画面上での輝度状態の一例を示す図である。
尚、図８においては、第２陽極線ドライブ回路２２の電流駆動能力が第１陽極線ドライブ回路２１の９８％しかない場合を想定している。すなわち、第１陽極線ドライブ回路２１が出力する発光駆動電流ｉに対して、第２陽極線ドライブ回路２２が出力する発光駆動電流は、0.98・ｉである。
【００２７】
この際、かかる発光駆動電流とＥＬ素子の発光輝度とは比例する。よって、図８に示されるように、第１陽極線ドライブ回路２１にて駆動される陽極線Ａ1〜Ａm-1が担う画面領域ＤＥLでの発光輝度を"１００"とすると、第２陽極線ドライブ回路２２にて駆動される陽極線Ａm+1〜Ａ2m-1が担う画面領域ＤＥRの発光輝度は"９８"となる。
【００２８】
一方、かかる画面領域ＤＥLと、画面領域ＤＥRとの境界上に位置する陽極線Ａmには、第１陽極線ドライブ回路２１からの発光駆動電流(ｉ／２)と、第２陽極線ドライブ回路２２からの発光駆動電流(0.98・ｉ／２)とを加算した電流、すなわち、
(0.99・ｉ／２)＝(ｉ／２)＋(0.98・ｉ／２)
が供給される。
【００２９】
よって、図８に示されるように、陽極線Ａmが担う画面領域、すなわち画面領域ＤＥLと画面領域ＤＥRとの境界領域での発光輝度は、上記画面領域ＤＥL、及び画面領域ＤＥR各々での輝度の中間の輝度"９９"となる。
従って、第１陽極線ドライブ回路２１及び第２陽極線ドライブ回路２２各々を独立したＩＣチップで構築したが故に両者の電流駆動能力に格差が生じ、画面領域ＤＥLと、画面領域ＤＥRとで輝度差が出来てしまっても、その境界領域での輝度が上記領域ＤＥLと、ＤＥRとの中間輝度となるので、画面上での輝度段差が緩やかなものとなる。
【００３０】
尚、上記実施例においては、駆動対象となるＥＬＤＰ１０’の陽極線の本数が奇数個(Ａ1〜Ａ2m-1)である場合について述べたが、陽極線の数は偶数であっても同様に適用可能である。又、上記実施例においては、画面領域ＤＥLと画面領域ＤＥRとの境界領域を担う陽極線の数を１本(陽極線Ａm)としているが、複数であっても構わない。
【００３１】
図９は、かかる点に鑑みて為された第１陽極線ドライブ回路２１及び第２陽極線ドライブ回路２２、並びに、これらドライブ回路とＥＬＤＰ１０’との接続状態を示す図である。
図９に示される第１陽極線ドライブ回路２１及び第２陽極線ドライブ回路２２各々は、抵抗Ｒm-1の抵抗値が図７に示される構成と異なる点を除いて同一である。
【００３２】
すなわち、図９に示される第１陽極線ドライブ回路２１及び第２陽極線ドライブ回路２２における抵抗Ｒ0、及びＲ1〜Ｒm各々の抵抗値は、
Ｒ0＝Ｒ1＝Ｒ2・・・・＝Ｒm-2
Ｒm-1＝Ｒm＝２・Ｒ1
なる関係を有する。
【００３３】
要するに、抵抗Ｒ0、及びＲ1〜Ｒmの内、抵抗Ｒ0、及びＲ1〜Ｒm-2の各々は全て同一の抵抗値であり、抵抗ＲmとＲm-1とが、それらの２倍の抵抗値を有するのである。
よって、トランジスタＱ1〜Ｑm-2各々のエミッタ・コレクタ間には、上記基準電流ＩREFと同一の電流値を有する発光駆動電流ｉが流れる一方、トランジスタＱm-1及びＱmのエミッタ・コレクタ間には、夫々、上記基準電流ＩREFの１／２の電流である発光駆動電流ｉ／２が流れるのである。
【００３４】
ここで、図９に示されるように、第１陽極線ドライブ回路２１の出力端Ｘ1〜Ｘmは、ＥＬＤＰ１０’の陽極線Ａ1〜Ａmの各々に接続されている。一方、第２陽極線ドライブ回路２２の出力端Ｘm〜Ｘ1は、図９に示されるように、ＥＬＤＰ１０’の陽極線Ａm〜Ａ2m-2の各々に接続されている。この際、第１陽極線ドライブ回路２１の出力端Ｘm-1と、第２陽極線ドライブ回路２２の出力端Ｘmとは、ＥＬＤＰ１０’の陽極線Ａm-1に共通接続されている。更に、第１陽極線ドライブ回路２１の出力端Ｘmと、第２陽極線ドライブ回路２２の出力端Ｘm-1とは、ＥＬＤＰ１０’の陽極線Ａmに共通接続されている。
【００３５】
すなわち、ＥＬＤＰ１０’の陽極線Ａ1〜Ａ2m-2の内、陽極線Ａ1〜Ａm-2の各々は第１陽極線ドライブ回路２１、陽極線Ａm+1〜Ａ2m-2の各々は第２陽極線ドライブ回路２２によって駆動され、夫々発光駆動電流ｉの供給を受ける。
ところが、ＥＬＤＰ１０’の画面内において陽極線Ａ1〜Ａm-2が担う画面領域ＤＥLと、陽極線Ａm+1〜Ａ2m-2が担う画面領域ＤＥRとの境界上に位置する陽極線Ａm-1及びＡmは、第１陽極線ドライブ回路２１及び第２陽極線ドライブ回路２２の双方から駆動される。つまり、抵抗Ｒm、トランジスタＱm、及びスイッチング素子Ｓmを介して第１陽極線ドライブ回路２１の出力端Ｘmから導出された発光駆動電流ｉ/2と、抵抗Ｒm-1、トランジスタＱm-1、及びスイッチング素子Ｓm-1を介して第２陽極線ドライブ回路２２の出力端Ｘm-1から導出された発光駆動電流ｉ/2とが加算された発光駆動電流ｉが陽極線Ａmに供給される。更に、抵抗Ｒm-1、トランジスタＱm-1、及びスイッチング素子Ｓm-1を介して第１陽極線ドライブ回路２１の出力端Ｘm-1から導出された発光駆動電流ｉ／２と、抵抗Ｒm、トランジスタＱm、及びスイッチング素子Ｓmを介して第２陽極線ドライブ回路２２の出力端Ｘmから導出された発光駆動電流ｉ／２とが加算された発光駆動電流ｉが陽極線Ａm-1に供給されるのである。
【００３６】
かかる構成によれば、画面領域ＤＥLと画面領域ＤＥRとの境界領域を担う陽極線の数が２本(Ａm-1、Ａm)となるので、画面上における画面領域ＤＥLと、画面領域ＤＥRとの輝度段差が図７の場合に比して、より緩やかなものになる。
尚、上記図９に示される実施例においては、第１陽極線ドライブ回路２１及び第２陽極線ドライブ回路２２各々の出力端Ｘm及びＸm-1から夫々同一の発光駆動電流ｉ／２を導出するようにしているが、互いに同一の発光駆動電流である必要はない。
【００３７】
例えば、第１陽極線ドライブ回路２１及び第２陽極線ドライブ回路２２各々を互いに異なるパッケージでＩＣ化した際に、ＩＣ1(第１陽極線ドライブ回路２１)とＩＣ2(第２陽極線ドライブ回路２２)との平均消費電流の関係が、
ＩＣ1＞ＩＣ2
である場合には、図１０に示されるが如く、第１陽極線ドライブ回路２１及び第２陽極線ドライブ回路２２各々の出力端Ｘm-1からは夫々発光駆動電流2i/3、出力端Ｘmからは夫々発光駆動電流i/3を導出する。この際、第１陽極線ドライブ回路２１の出力端Ｘm-1から導出された発光駆動電流２ｉ／３と、第２陽極線ドライブ回路２２の出力端Ｘmから導出された発光駆動電流ｉ／３とを加算して得た発光駆動電流iをＥＬＤＰ１０’の陽極線Ａm-1に供給する。又、第１陽極線ドライブ回路２１の出力端Ｘmから導出された発光駆動電流ｉ／３と、第２陽極線ドライブ回路２２の出力端Ｘm-1から導出された発光駆動電流２ｉ／３とを加算して得た発光駆動電流ｉを陽極線Ａmに供給する。
【００３８】
このように、図１０に示される実施例においては、ＩＣ1及びＩＣ2各々が発生した発光駆動電流を加算してＥＬＤＰ１０’の陽極線Ａm-1及びＡmに夫々供給するにあたり、平均消費電流が大なるＩＣ1側の陽極線Ａm-1には、この平均消費電流が大なるＩＣ1側の出力端Ｘm-1からの発光駆動電流の加算比率を大(2/3)にしている。
【００３９】
かかる構成によれば、図１１に示されるが如き、第１陽極線ドライブ回路２１で駆動される陽極線Ａ1〜Ａm-1が担う画面領域ＤＥLと、第２陽極線ドライブ回路２２で駆動される陽極線Ａm+1〜Ａ2m-1が担う画面領域ＤＥRとの境界領域では、その発光輝度が図の如く２段階にて緩やかに変化することになる。
又、上記実施例においては、発光駆動電流源であるトランジスタＱ1〜Ｑmとして、バイポーラ型のトランジスタを用いて説明したが、ＭＯＳ(Metal Oxide Semiconductor)トランジスタで実現するようにしても良い。この際、図７及び図９に示される抵抗Ｒ1〜Ｒmを省くと共に、トランジスタＱ1〜Ｑm各々の構造、すなわちチャンネル長(又はチャンネル幅)を変更することにより、前述した如き発光駆動電流ｉを出力するトランジスタと、発光駆動電流ｉ／２を出力するトランジスタとを構築するのである。例えば、発光駆動電流ｉを出力するトランジスタＱ1のチャンネル幅をＷ1、チャンネル長をＬ1とした際に、発光駆動電流ｉ／２を出力させる為には、トランジスタＱmのチャンネル幅Ｗ2及びチャンネル長Ｌ2各々を、
Ｗ2／Ｌ2＝(１／２)・(Ｗ1／Ｌ1)
なる関係を満たす構造にするのである。
【００４０】
【発明の効果】
以上の如く、本発明によれば、陽極線ドライブ回路を複数のＩＣチップで構築した際に、各ＩＣチップ間の電流駆動能力の格差によってディスプレイ上に互いに輝度の異なる２つの表示領域が形成されてしまっても、その領域境界での輝度は上記表示領域各々の中間輝度となる。よって、視覚上、その輝度段差は緩やかなものとなり、画質の劣化が抑制されるのである。
【図面の簡単な説明】
【図１】有機エレクトロルミネセンス素子の断面図である。
【図２】有機エレクトロルミネセンス素子の等価回路を示す図である。
【図３】ＥＬディスプレイ装置の概略構成を示す図である。
【図４】発光制御回路１による画素データ、及び走査線選択制御信号の供給タイミングを示す図である。
【図５】本発明によるＥＬディスプレイ装置の概略構成を示す図である。
【図６】発光制御回路１’による画素データ、及び走査線選択制御信号の供給タイミングを示す図である。
【図７】本発明による駆動回路としての第１陽極線ドライブ回路２１及び第２陽極線ドライブ回路２２の内部構成と、これらドライブ回路各々とＥＬＤＰ１０’の陽極線Ａとの接続を示す図である。
【図８】ＥＬＤＰ１０’の画面上における輝度状態を示す図である。
【図９】第１陽極線ドライブ回路２１及び第２陽極線ドライブ回路２２と、ＥＬＤＰ１０’の陽極線Ａとの接続の他の例を示す図である。
【図１０】第１陽極線ドライブ回路２１及び第２陽極線ドライブ回路２２と、ＥＬＤＰ１０’の陽極線Ａとの接続の他の例を示す図である。
【図１１】図１０に示される実施例によるＥＬＤＰ１０’の画面上における輝度状態を示す図である。
【符号の説明】
１’ 発光制御回路
１０’ ＥＬＤＰ
２１ 第１陽極線ドライブ回路
２２ 第２陽極線ドライブ回路
３０ 陰極線走査回路
Ａ1 〜Ａm 陽極線
Ｂ1 〜Ｂn 陰極線
Ｑ1 〜Ｑm トランジスタ
Ｒ1 〜Ｒm 抵抗
ＲＣ 基準電流制御回路
【発明が属する技術分野】
本発明は、有機エレクトロルミネセンス素子等の自発光素子からなるディスプレイパネルを用いたディスプレイ装置、及びその駆動回路に関する。
【０００２】
【従来の技術】
薄型で低消費電力なディスプレイ装置を実現する為の自発光素子として、有機エレクトロルミネッセンス(以下、ＥＬと称する)素子が知られている。
図１は、かかるＥＬ素子の概略構成を示す図である。
図１に示されるように、ＥＬ素子は、透明電極１０１が形成されたガラス板等からなる透明基板１００上に、電子輸送層、発光層、正孔輸送層等からなる少なくとも１層の有機機能層１０２、及び金属電極１０３が積層されたものである。
【０００３】
図２は、かかるＥＬ素子の特性を電気的に示す等価回路である。
図２に示されるように、ＥＬ素子は、容量成分Ｃと、該容量成分に並列に結合するダイオード特性の成分Ｅとによって置き換えることができる。
ここで、透明電極１０１の陽極にプラス、金属電極１０３の陰極にマイナスの電圧を加えて透明電極及び金属電極間に直流を印加すると、容量成分Ｃに電荷が蓄積される。この際、ＥＬ素子固有の障壁電圧または発光閾値電圧を越えると、電極（ダイオード成分Ｅの陽極側）から発光層を担う有機機能層に電流が流れ始め、この電流に比例した強度で有機機能層１０２が発光する。
【０００４】
図３は、複数の上記ＥＬ素子をマトリクス状に配列してなるＥＬディスプレイパネルを用いて画像表示を行うＥＬディスプレイ装置の概略構成を示す図である。
図３において、ＥＬディスプレイパネルとしてのＥＬＤＰ１０には、第１表示ライン〜第ｎ表示ライン各々を担う陰極線(金属電極)Ｂ1〜Ｂnと、これら陰極線Ｂ1〜Ｂn各々に交叉して配列されたｍ個の陽極線(透明電極)Ａ1〜Ａmが形成されている。これら陰極線Ｂ1〜Ｂn及び陽極線Ａ1〜Ａmの交差した部分の各々(ｎ×ｍ個)に、上述した如き構造を有するＥＬ素子Ｅ11〜Ｅnmが形成されている。尚、これらＥＬ素子Ｅ11〜Ｅnm各々は、ＥＬＤＰ１０としての１画素を担うものである。
【０００５】
発光制御回路１は、入力された１画面分(ｎ行、ｍ列)の画像データを、ＥＬＤＰ１０の各画素、すなわち上記ＥＬ素子Ｅ11〜Ｅnmの各々に対応した画素データ群Ｄ11〜Ｄnmに変換し、これらを図４に示されるが如く、１行分毎に順次、陽極線ドライブ回路２に供給して行く。
例えば、画素データＤ11〜Ｄ1mとは、ＥＬＤＰ１０の第１表示ラインに属するＥＬ素子Ｅ11〜Ｅ1m各々に対して発光を実施させるか否かを指定するｍ個のデータビットであり、夫々、論理レベル"１"である場合には"発光"、論理レベル"０"である場合には"非発光"を示す。
【０００６】
又、発光制御回路１は、図４に示されるが如き１行分毎の画素データの供給タイミングに同期して、ＥＬＤＰ１０の第１表示ライン〜第ｎ表示ライン各々を順次走査すべき走査線選択制御信号を陰極線走査回路３に供給する。
陽極線ドライブ回路２は、先ず、上記画素データ群におけるｍ個のデータビットの内から、"発光"を指定する論理レベル"１"のデータビットを全て抽出する。次に、この抽出したデータビット各々に対応した"列"に属する陽極線を陽極線Ａ1〜Ａmの内から全て選択し、この選択した陽極線のみに定電流源を接続し、所定の画素駆動電流ｉを供給する。
【０００７】
陰極線走査回路３は、上記陰極線Ｂ1〜Ｂnの内から、上記走査線選択制御信号で示される表示ラインに対応した陰極線を択一的に選択してこの陰極線をアース電位に設定すると共に、その他の陰極線の各々に所定の高電位ＶCCを夫々印加する。尚、かかる高電位ＶCCは、ＥＬ素子が所望の輝度で発光しているときの両端電圧(寄生容量Ｃへの充電量に基づいて決定する電圧)とほぼ同一値に設定される。
【０００８】
この際、上記陽極線ドライブ回路２によって上記定電流源が接続された"列"と、上記陰極線走査回路３にてアース電位に設定された表示ラインとの間には発光駆動電流が流れ、かかる表示ライン及び"列"に交叉して形成されているＥＬ素子は、この発光駆動電流に応じて発光する。一方、上記陰極線走査回路３によって高電位ＶCCに設定された表示ラインと、上記定電流源が接続された"列"との間には電流が流れ込まないので、かかる表示ライン及び"列"に交叉して形成されているＥＬ素子は非発光のままである。
【０００９】
以上の如き動作が、画素データ群Ｄ11〜Ｄ1m、Ｄ21〜Ｄ2m、・・・・、Ｄn1〜Ｄnm各々に基づいて実施されると、ＥＬＤＰ１０の画面上には、入力された画像データに応じた１フィールド分の発光パターン、つまり画像が表示されるのである。
ここで、近年、ディスプレイパネルの大画面化を実現するにあたり、表示ライン、つまり上記陰極線Ｂの本数を増加すると共に、陽極線Ａの本数を増加して画面の高精細化を行う必要が生じてきた。従って、これら陽極線Ａ及び陰極線Ｂ各々の本数の増加につれ、陽極線ドライブ回路２及び陰極線走査回路３各々の回路規模も増大するので、両者をＩＣ化するにあたり、チップ面積の増大に伴う歩留まりの悪化が懸念される。そこで、これら陽極線ドライブ回路２及び陰極線走査回路３各々を、夫々複数のＩＣチップで構築することが考えられた。
【００１０】
ところが、陽極線ドライブ回路２を複数のＩＣチップで構築すると、製造上のバラツキ等により、各ＩＣチップ間で、上記陽極線に供給すべき発光駆動電流の値に格差が生じる場合がある。よって、かかる発光駆動電流の違いによりＥＬＤＰ１０の画面上には互いに輝度の異なる領域ができてしまい、特に、その境界上での輝度段差が画質を損ねてしまうという問題があった。
【００１１】
【発明が解決しようとする課題】
本発明は、かかる問題を解決せんとして為されたものであり、陽極線ドライブ回路を複数のＩＣチップで構築した際における画質劣化を抑制することが出来るディスプレイ装置及びそのディスプレイパネルの駆動回路を提供することである。
【００１２】
【課題を解決するための手段】
本発明によるディスプレイ装置は、複数の第１電極線と前記第１電極線各々に交叉して配列された複数の第２電極線との各交叉部に発光素子が形成されてなるディスプレイパネルと、前記発光素子各々を発光駆動せしめる発光駆動電流を前記第１電極線の各々に供給する駆動回路と、を備えたディスプレイ装置であって、前記駆動回路は、前記第１電極線各々の内の少なくとも１の第１電極線に前記発光駆動電流の（ｎ−ｍ）／ｎ｛ｎ＞ｍ：ｎ、ｍは自然数｝の電流量の分割発光駆動電流を供給すると共に前記１の前記第１電極線の一方の側に隣接して配列されている複数の第１電極線の各々に前記発光駆動電流を供給する第１駆動回路と、前記１の前記第１電極線に前記発光駆動電流のｍ／ｎ｛ｎ＞ｍ：ｎ、ｍは自然数｝の電流量の分割発光駆動電流を供給すると共に前記１の前記第１電極線の他方の側に隣接して配列されている第１電極線の各々に前記発光駆動電流を供給する第２駆動回路とからなり、前記１の前記第１電極線には、前記第１及び前記第２駆動回路各々の出力線が共通に接続されている。
【００１３】
又、本発明によるディスプレイパネルの駆動回路は、複数の第１電極線と前記第１電極線各々に交叉して配列された複数の第２電極線との各交叉部に発光素子が形成されてなるディスプレイパネルを発光駆動せしめる駆動回路であって、前記第１電極線各々の内の一部の第１電極線群に属する第１電極線各々に対応して設けられた複数の第１出力線を介して前記第１電極線群に属する第１電極線各々に前記発光素子を発光せしめる発光駆動電流を個別に供給する発光駆動電流源と、前記第１電極線群に隣接する少なくとも１の前記第１電極線に対応して設けられた第２出力線を介して前記１の前記第１電極線に前記発光駆動電流の（ｎ−ｍ）／ｎ｛ｎ＞ｍ：ｎ、ｍは自然数｝の電流量の分割発光駆動電流を供給する分割発光駆動電流源とを備える。
【００１４】
【発明の実施の形態】
以下、本発明の実施例を図面を参照しつつ詳細に説明する。
図５は、本発明によるＥＬディスプレイ装置の概略構成を示す図である。
図５において、ＥＬディスプレイパネルとしてのＥＬＤＰ１０’には、第１表示ライン〜第ｎ表示ライン各々を担う陰極線(金属電極)Ｂ1〜Ｂnと、これら陰極線Ｂ1〜Ｂn各々に交叉して配列された２ｍ−１個の陽極線(透明電極)Ａ1〜Ａ2m-1が形成されている。これら陰極線Ｂ1〜Ｂn及び陽極線Ａ1〜Ａ2m-1の交差した部分の各々に、上述した如き構造を有するＥＬ素子Ｅ1,1〜Ｅn,2m-1が形成されている。尚、これらＥＬ素子Ｅ1,1〜Ｅn,2m-1各々は、ＥＬＤＰ１０’としての１画素を担うものである。
【００１５】
発光制御回路１’は、図６に示されるように、上記ＥＬＤＰ１０’の第１表示ライン〜第ｎ表示ライン各々を順次走査すべき走査線選択制御信号を陰極線走査回路３０に供給する。
陰極線走査回路３０は、上記走査線選択制御信号で示される表示ラインに対応した陰極線を上記ＥＬＤＰ１０’の陰極線Ｂ1〜Ｂnの内から択一的に選択してこれをアース電位に接地すると共に、その他の陰極線各々に所定の高電位ＶCCを夫々印加する。
【００１６】
又、発光制御回路１’は、入力された１画面分(ｎ行、２ｍ−１列)の画像データをＥＬＤＰ１０’の各画素、すなわち上記ＥＬ素子Ｅ1,1〜Ｅn,2m-1各々に対応した画素データＤ1,1〜Ｄn,2m-1に変換し、これを第１列〜第ｍ列に属するものと、第ｍ列〜第２ｍ−１列に属するものとに分割する。この際、上記第１列〜第ｍ列に属する画素データを１表示ライン毎にグループ化した画素データＤ1,1〜Ｄ1,m、Ｄ2,1〜Ｄ2,m、Ｄ3,1〜Ｄ2,m、・・・・、及びＤn,1〜Ｄn,m各々を、図６に示されるが如き第１駆動データＧＡ1 − mとして、順次、第１陽極線ドライブ回路２１に供給する。これと同時に、発光制御回路１’は、上記第ｍ列〜第２ｍ−１列に属する画素データを１表示ライン毎にグループ化した画素データＤ1,m〜Ｄ1,2m-1、Ｄ2,m〜Ｄ2,2m-1、Ｄ3,m〜Ｄ3,2m-1、・・・・、及びＤn,m〜Ｄn,2m-1各々を、図６に示されるが如き第２駆動データＧＢ1 − mとして、順次、第２陽極線ドライブ回路２２に供給する。尚、これら第１駆動データＧＡ1 − m及び第２駆動データＧＢ1 − mの各々は、図６に示されるように、上記走査線選択制御信号に同期して順次、第１陽極線ドライブ回路２１及び第２陽極線ドライブ回路２２の各々に供給される。この際、上記第１駆動データ群ＧＡ1 − mとは、ＥＬＤＰ１０’の各表示ラインの第１列〜第ｍ列各々に属するｍ個のＥＬ素子の各々に対して、発光を実施させるか否かを指定するｍ個のデータビットである。又、上記第２駆動データ群ＧＢ1 − mとは、ＥＬＤＰ１０’の各表示ラインの第ｍ列〜第２ｍ−１列各々に属するｍ個のＥＬ素子の各々に対して、発光を実施させるか否かを指定するｍ個のデータビットである。
【００１７】
図７は、本発明による駆動回路としての上記第１陽極線ドライブ回路２１及び第２陽極線ドライブ回路２２各々の内部構成を示す図である。尚、上記第１陽極線ドライブ回路２１及び第２陽極線ドライブ回路２２の各々は、互いに異なる２つのＩＣチップ内に夫々構築される。
図７に示されるように、第１陽極線ドライブ回路２１及び第２陽極線ドライブ回路２２各々は、基準電流制御回路ＲＣ、スイッチブロックＳＢ、ｍ個の電流駆動源としてのトランジスタＱ1〜Ｑm及び抵抗Ｒ1〜Ｒmから構成される。
【００１８】
基準電流制御回路ＲＣにおけるトランジスタＱbのエミッタには抵抗Ｒ0を介して所定電圧ＶBEが接続されており、そのベース及びコレクタにはトランジスタＱaのコレクタが接続されている。演算増幅器ＯＰには所定の基準電位ＶREFと、トランジスタＱaのエミッタ電位が入力されており、その出力電位は、トランジスタＱaのベースに入力される。トランジスタＱaのエミッタは、抵抗ＲPを介してアース電位に接地されている。以上の如き構成により、トランジスタＱaのコレクタ−エミッタ間には基準電流ＩREF(＝ＶREF／ＲP)が流れることになる。
【００１９】
トランジスタＱ1〜Ｑm各々のエミッタには、抵抗Ｒ1〜Ｒm各々を介して所定電位ＶBEが印加されており、更に、夫々のベースには上記トランジスタＱbのベースが接続されている。
この際、上記抵抗Ｒ0、及びＲ1〜Ｒm各々の抵抗値は、
Ｒ0＝Ｒ1＝Ｒ2・・・・＝Ｒm-1
Ｒm＝２・Ｒ1
なる関係を有する。
【００２０】
要するに、抵抗Ｒ0、及びＲ1〜Ｒmの内、抵抗Ｒ0、及びＲ1〜Ｒm-1の各々は全て同一の抵抗値であり、抵抗Ｒmのみが、それらの２倍の抵抗値を有するのである。
又、上記トランジスタＱ1〜Ｑmの各々は、上記トランジスタＱa及びＱbと同一特性を有するものである。
【００２１】
よって、上記基準電流制御回路ＲＣと、トランジスタＱ1〜Ｑmとは電流ミラー回路を構成することになり、トランジスタＱ1〜Ｑm-1各々のエミッタ・コレクタ間には、上記基準電流ＩREFと同一の電流値を有する発光駆動電流ｉが流れることになる。
一方、トランジスタＱmのエミッタ・コレクタ間には、抵抗Ｒmが抵抗Ｒ1〜Ｒm-1の抵抗値の２倍であることから、上記基準電流ＩREFの１／２の電流である発光駆動電流ｉ／２が流れることになる。
【００２２】
スイッチブロックＳＢには、上記トランジスタＱ1〜Ｑm各々からの発光駆動電流を夫々、出力端Ｘ1〜Ｘmの各々に導出するｍ個のスイッチング素子Ｓ1〜Ｓmが設けられている。
この際、第１陽極線ドライブ回路２１のスイッチブロックＳＢでは、上記発光制御回路１’から供給された第１駆動データＧＡ1〜ＧＡm各々の論理レベルに応じて、上記スイッチング素子Ｓ1〜Ｓm各々が独立してオン／オフ制御される。例えば、第１駆動データＧＡ1が論理レベル"０"のときには、第１陽極線ドライブ回路２１のスイッチブロックＳＢにおけるスイッチング素子Ｓ1はオフ状態となる一方、かかる第１駆動データＧＡ1が論理レベル"１"のときには、オン状態となってトランジスタＱ1から供給された発光駆動電流ｉを出力端Ｘ1に導出する。又、第１駆動データＧＡmが論理レベル"０"のときには、第１陽極線ドライブ回路２１のスイッチブロックＳＢにおけるスイッチング素子Ｓmはオフ状態となる一方、論理レベル"１"である場合にはオン状態となってトランジスタＱmから供給された発光駆動電流ｉ／２を出力端Ｘmに導出する。
【００２３】
一方、第２陽極線ドライブ回路２２のスイッチブロックＳＢでは、上記発光制御回路１’から供給された第２駆動データＧＢm〜ＧＢ1各々の論理レベルに応じて、スイッチング素子Ｓ1〜Ｓm各々が独立してオン／オフ制御される。例えば、第２駆動データＧＢmが論理レベル"０"のときには、第２陽極線ドライブ回路２２のスイッチブロックＳＢにおけるスイッチング素子Ｓ1はオフ状態となる一方、かかる第２駆動データＧＢmが論理レベル"１"のときにはオン状態となってトランジスタＱ1から供給された発光駆動電流ｉを出力端Ｘ1に導出する。又、第２駆動データＧＢ1が論理レベル"０"のときには、第２陽極線ドライブ回路２２のスイッチブロックＳＢにおけるスイッチング素子Ｓmはオフ状態となる一方、論理レベル"１"である場合にはオン状態となってトランジスタＱmから供給された発光駆動電流ｉ／２を出力端Ｘmに導出する。
【００２４】
ここで、第１陽極線ドライブ回路２１の出力端Ｘ1〜Ｘmは、実際のＩＣチップ上においても図５又は図７に示されるが如き形態にて配置され、ＥＬＤＰ１０’の陽極線Ａ1〜Ａmの各々に発光駆動電流を導出する。一方、第２陽極線ドライブ回路２２の出力端Ｘm〜Ｘ1の各々も、図５又は図７に示されるが如き形態にて実際のＩＣチップ上に配置されており、ＥＬＤＰ１０’の陽極線Ａm〜Ａ2m-1の各々に発光駆動電流を導出する。この際、第１陽極線ドライブ回路２１の出力端Ｘmと、第２陽極線ドライブ回路２２の出力端Ｘmは、その他の出力端群(Ｘ1〜Ｘm-1)の端に配置されており、又、第２陽極線ドライブ回路２２の出力端Ｘmは、その他の出力端群(Ｘm-1〜Ｘ1)の端に配置されていて、夫々ＥＬＤＰ１０’の陽極線Ａmに共通接続されている。
【００２５】
すなわち、ＥＬＤＰ１０’の陽極線Ａ1〜Ａ2m-1の内、陽極線Ａ1〜Ａm-1の各々は第１陽極線ドライブ回路２１、陽極線Ａm+1〜Ａ2m-1の各々は第２陽極線ドライブ回路２２によって駆動され、夫々発光駆動電流ｉの供給を受ける。
ところが、ＥＬＤＰ１０’の画面内において陽極線Ａ1〜Ａm-1が担う画面領域ＤＥLと、陽極線Ａm+1〜Ａ2m-1が担う画面領域ＤＥRとの境界上に位置する陽極線Ａmは、第１陽極線ドライブ回路２１及び第２陽極線ドライブ回路２２の双方から駆動される。つまり、抵抗Ｒm、トランジスタＱm、及びスイッチング素子Ｓmを介して第１陽極線ドライブ回路２１及び第２陽極線ドライブ回路２２各々の出力端Ｘmから導出された発光駆動電流ｉ／２は、夫々図７に示されるが如きワイヤード接続によって加算され、結果として発光駆動電流ｉが陽極線Ａmに供給されるのである。
【００２６】
図８は、ＥＬＤＰ１０’の全てのＥＬ素子Ｅ1,1〜Ｅn,2m-1を発光させた場合における画面上での輝度状態の一例を示す図である。
尚、図８においては、第２陽極線ドライブ回路２２の電流駆動能力が第１陽極線ドライブ回路２１の９８％しかない場合を想定している。すなわち、第１陽極線ドライブ回路２１が出力する発光駆動電流ｉに対して、第２陽極線ドライブ回路２２が出力する発光駆動電流は、0.98・ｉである。
【００２７】
この際、かかる発光駆動電流とＥＬ素子の発光輝度とは比例する。よって、図８に示されるように、第１陽極線ドライブ回路２１にて駆動される陽極線Ａ1〜Ａm-1が担う画面領域ＤＥLでの発光輝度を"１００"とすると、第２陽極線ドライブ回路２２にて駆動される陽極線Ａm+1〜Ａ2m-1が担う画面領域ＤＥRの発光輝度は"９８"となる。
【００２８】
一方、かかる画面領域ＤＥLと、画面領域ＤＥRとの境界上に位置する陽極線Ａmには、第１陽極線ドライブ回路２１からの発光駆動電流(ｉ／２)と、第２陽極線ドライブ回路２２からの発光駆動電流(0.98・ｉ／２)とを加算した電流、すなわち、
(0.99・ｉ／２)＝(ｉ／２)＋(0.98・ｉ／２)
が供給される。
【００２９】
よって、図８に示されるように、陽極線Ａmが担う画面領域、すなわち画面領域ＤＥLと画面領域ＤＥRとの境界領域での発光輝度は、上記画面領域ＤＥL、及び画面領域ＤＥR各々での輝度の中間の輝度"９９"となる。
従って、第１陽極線ドライブ回路２１及び第２陽極線ドライブ回路２２各々を独立したＩＣチップで構築したが故に両者の電流駆動能力に格差が生じ、画面領域ＤＥLと、画面領域ＤＥRとで輝度差が出来てしまっても、その境界領域での輝度が上記領域ＤＥLと、ＤＥRとの中間輝度となるので、画面上での輝度段差が緩やかなものとなる。
【００３０】
尚、上記実施例においては、駆動対象となるＥＬＤＰ１０’の陽極線の本数が奇数個(Ａ1〜Ａ2m-1)である場合について述べたが、陽極線の数は偶数であっても同様に適用可能である。又、上記実施例においては、画面領域ＤＥLと画面領域ＤＥRとの境界領域を担う陽極線の数を１本(陽極線Ａm)としているが、複数であっても構わない。
【００３１】
図９は、かかる点に鑑みて為された第１陽極線ドライブ回路２１及び第２陽極線ドライブ回路２２、並びに、これらドライブ回路とＥＬＤＰ１０’との接続状態を示す図である。
図９に示される第１陽極線ドライブ回路２１及び第２陽極線ドライブ回路２２各々は、抵抗Ｒm-1の抵抗値が図７に示される構成と異なる点を除いて同一である。
【００３２】
すなわち、図９に示される第１陽極線ドライブ回路２１及び第２陽極線ドライブ回路２２における抵抗Ｒ0、及びＲ1〜Ｒm各々の抵抗値は、
Ｒ0＝Ｒ1＝Ｒ2・・・・＝Ｒm-2
Ｒm-1＝Ｒm＝２・Ｒ1
なる関係を有する。
【００３３】
要するに、抵抗Ｒ0、及びＲ1〜Ｒmの内、抵抗Ｒ0、及びＲ1〜Ｒm-2の各々は全て同一の抵抗値であり、抵抗ＲmとＲm-1とが、それらの２倍の抵抗値を有するのである。
よって、トランジスタＱ1〜Ｑm-2各々のエミッタ・コレクタ間には、上記基準電流ＩREFと同一の電流値を有する発光駆動電流ｉが流れる一方、トランジスタＱm-1及びＱmのエミッタ・コレクタ間には、夫々、上記基準電流ＩREFの１／２の電流である発光駆動電流ｉ／２が流れるのである。
【００３４】
ここで、図９に示されるように、第１陽極線ドライブ回路２１の出力端Ｘ1〜Ｘmは、ＥＬＤＰ１０’の陽極線Ａ1〜Ａmの各々に接続されている。一方、第２陽極線ドライブ回路２２の出力端Ｘm〜Ｘ1は、図９に示されるように、ＥＬＤＰ１０’の陽極線Ａm〜Ａ2m-2の各々に接続されている。この際、第１陽極線ドライブ回路２１の出力端Ｘm-1と、第２陽極線ドライブ回路２２の出力端Ｘmとは、ＥＬＤＰ１０’の陽極線Ａm-1に共通接続されている。更に、第１陽極線ドライブ回路２１の出力端Ｘmと、第２陽極線ドライブ回路２２の出力端Ｘm-1とは、ＥＬＤＰ１０’の陽極線Ａmに共通接続されている。
【００３５】
すなわち、ＥＬＤＰ１０’の陽極線Ａ1〜Ａ2m-2の内、陽極線Ａ1〜Ａm-2の各々は第１陽極線ドライブ回路２１、陽極線Ａm+1〜Ａ2m-2の各々は第２陽極線ドライブ回路２２によって駆動され、夫々発光駆動電流ｉの供給を受ける。
ところが、ＥＬＤＰ１０’の画面内において陽極線Ａ1〜Ａm-2が担う画面領域ＤＥLと、陽極線Ａm+1〜Ａ2m-2が担う画面領域ＤＥRとの境界上に位置する陽極線Ａm-1及びＡmは、第１陽極線ドライブ回路２１及び第２陽極線ドライブ回路２２の双方から駆動される。つまり、抵抗Ｒm、トランジスタＱm、及びスイッチング素子Ｓmを介して第１陽極線ドライブ回路２１の出力端Ｘmから導出された発光駆動電流ｉ/2と、抵抗Ｒm-1、トランジスタＱm-1、及びスイッチング素子Ｓm-1を介して第２陽極線ドライブ回路２２の出力端Ｘm-1から導出された発光駆動電流ｉ/2とが加算された発光駆動電流ｉが陽極線Ａmに供給される。更に、抵抗Ｒm-1、トランジスタＱm-1、及びスイッチング素子Ｓm-1を介して第１陽極線ドライブ回路２１の出力端Ｘm-1から導出された発光駆動電流ｉ／２と、抵抗Ｒm、トランジスタＱm、及びスイッチング素子Ｓmを介して第２陽極線ドライブ回路２２の出力端Ｘmから導出された発光駆動電流ｉ／２とが加算された発光駆動電流ｉが陽極線Ａm-1に供給されるのである。
【００３６】
かかる構成によれば、画面領域ＤＥLと画面領域ＤＥRとの境界領域を担う陽極線の数が２本(Ａm-1、Ａm)となるので、画面上における画面領域ＤＥLと、画面領域ＤＥRとの輝度段差が図７の場合に比して、より緩やかなものになる。
尚、上記図９に示される実施例においては、第１陽極線ドライブ回路２１及び第２陽極線ドライブ回路２２各々の出力端Ｘm及びＸm-1から夫々同一の発光駆動電流ｉ／２を導出するようにしているが、互いに同一の発光駆動電流である必要はない。
【００３７】
例えば、第１陽極線ドライブ回路２１及び第２陽極線ドライブ回路２２各々を互いに異なるパッケージでＩＣ化した際に、ＩＣ1(第１陽極線ドライブ回路２１)とＩＣ2(第２陽極線ドライブ回路２２)との平均消費電流の関係が、
ＩＣ1＞ＩＣ2
である場合には、図１０に示されるが如く、第１陽極線ドライブ回路２１及び第２陽極線ドライブ回路２２各々の出力端Ｘm-1からは夫々発光駆動電流2i/3、出力端Ｘmからは夫々発光駆動電流i/3を導出する。この際、第１陽極線ドライブ回路２１の出力端Ｘm-1から導出された発光駆動電流２ｉ／３と、第２陽極線ドライブ回路２２の出力端Ｘmから導出された発光駆動電流ｉ／３とを加算して得た発光駆動電流iをＥＬＤＰ１０’の陽極線Ａm-1に供給する。又、第１陽極線ドライブ回路２１の出力端Ｘmから導出された発光駆動電流ｉ／３と、第２陽極線ドライブ回路２２の出力端Ｘm-1から導出された発光駆動電流２ｉ／３とを加算して得た発光駆動電流ｉを陽極線Ａmに供給する。
【００３８】
このように、図１０に示される実施例においては、ＩＣ1及びＩＣ2各々が発生した発光駆動電流を加算してＥＬＤＰ１０’の陽極線Ａm-1及びＡmに夫々供給するにあたり、平均消費電流が大なるＩＣ1側の陽極線Ａm-1には、この平均消費電流が大なるＩＣ1側の出力端Ｘm-1からの発光駆動電流の加算比率を大(2/3)にしている。
【００３９】
かかる構成によれば、図１１に示されるが如き、第１陽極線ドライブ回路２１で駆動される陽極線Ａ1〜Ａm-1が担う画面領域ＤＥLと、第２陽極線ドライブ回路２２で駆動される陽極線Ａm+1〜Ａ2m-1が担う画面領域ＤＥRとの境界領域では、その発光輝度が図の如く２段階にて緩やかに変化することになる。
又、上記実施例においては、発光駆動電流源であるトランジスタＱ1〜Ｑmとして、バイポーラ型のトランジスタを用いて説明したが、ＭＯＳ(Metal Oxide Semiconductor)トランジスタで実現するようにしても良い。この際、図７及び図９に示される抵抗Ｒ1〜Ｒmを省くと共に、トランジスタＱ1〜Ｑm各々の構造、すなわちチャンネル長(又はチャンネル幅)を変更することにより、前述した如き発光駆動電流ｉを出力するトランジスタと、発光駆動電流ｉ／２を出力するトランジスタとを構築するのである。例えば、発光駆動電流ｉを出力するトランジスタＱ1のチャンネル幅をＷ1、チャンネル長をＬ1とした際に、発光駆動電流ｉ／２を出力させる為には、トランジスタＱmのチャンネル幅Ｗ2及びチャンネル長Ｌ2各々を、
Ｗ2／Ｌ2＝(１／２)・(Ｗ1／Ｌ1)
なる関係を満たす構造にするのである。
【００４０】
【発明の効果】
以上の如く、本発明によれば、陽極線ドライブ回路を複数のＩＣチップで構築した際に、各ＩＣチップ間の電流駆動能力の格差によってディスプレイ上に互いに輝度の異なる２つの表示領域が形成されてしまっても、その領域境界での輝度は上記表示領域各々の中間輝度となる。よって、視覚上、その輝度段差は緩やかなものとなり、画質の劣化が抑制されるのである。
【図面の簡単な説明】
【図１】有機エレクトロルミネセンス素子の断面図である。
【図２】有機エレクトロルミネセンス素子の等価回路を示す図である。
【図３】ＥＬディスプレイ装置の概略構成を示す図である。
【図４】発光制御回路１による画素データ、及び走査線選択制御信号の供給タイミングを示す図である。
【図５】本発明によるＥＬディスプレイ装置の概略構成を示す図である。
【図６】発光制御回路１’による画素データ、及び走査線選択制御信号の供給タイミングを示す図である。
【図７】本発明による駆動回路としての第１陽極線ドライブ回路２１及び第２陽極線ドライブ回路２２の内部構成と、これらドライブ回路各々とＥＬＤＰ１０’の陽極線Ａとの接続を示す図である。
【図８】ＥＬＤＰ１０’の画面上における輝度状態を示す図である。
【図９】第１陽極線ドライブ回路２１及び第２陽極線ドライブ回路２２と、ＥＬＤＰ１０’の陽極線Ａとの接続の他の例を示す図である。
【図１０】第１陽極線ドライブ回路２１及び第２陽極線ドライブ回路２２と、ＥＬＤＰ１０’の陽極線Ａとの接続の他の例を示す図である。
【図１１】図１０に示される実施例によるＥＬＤＰ１０’の画面上における輝度状態を示す図である。
【符号の説明】
１’ 発光制御回路
１０’ ＥＬＤＰ
２１ 第１陽極線ドライブ回路
２２ 第２陽極線ドライブ回路
３０ 陰極線走査回路
Ａ1 〜Ａm 陽極線
Ｂ1 〜Ｂn 陰極線
Ｑ1 〜Ｑm トランジスタ
Ｒ1 〜Ｒm 抵抗
ＲＣ 基準電流制御回路
Claims (12)
- 複数の第１電極線と前記第１電極線各々に交叉して配列された複数の第２電極線との各交叉部に発光素子が形成されてなるディスプレイパネルと、前記発光素子各々を発光駆動せしめる発光駆動電流を前記第１電極線の各々に供給する駆動回路と、を備えたディスプレイ装置であって、
前記駆動回路は、
前記第１電極線各々の内の少なくとも１の第１電極線に前記発光駆動電流の（ｎ−ｍ）／ｎ｛ｎ＞ｍ：ｎ、ｍは自然数｝の電流量の分割発光駆動電流を供給すると共に前記１の前記第１電極線の一方の側に隣接して配列されている複数の第１電極線の各々に前記発光駆動電流を供給する第１駆動回路と、
前記１の前記第１電極線に前記発光駆動電流のｍ／ｎ｛ｎ＞ｍ：ｎ、ｍは自然数｝の電流量の分割発光駆動電流を供給すると共に前記１の前記第１電極線の他方の側に隣接して配列されている第１電極線の各々に前記発光駆動電流を供給する第２駆動回路と、からなり、
前記１の前記第１電極線には、前記第１及び前記第２駆動回路各々の出力線が共通に接続されていることを特徴とするディスプレイ装置。 - 前記発光素子の各々は、有機エレクトロルミネッセンス素子であることを特徴とする請求項１記載のディスプレイ装置。
- 前記第１駆動回路及び前記第２駆動回路の各々は、前記発光駆動電流を発生する複数の発光駆動電流源と、前記分割発光駆動電流を発生する少なくとも１の分割発光駆動電流源と、を有することを特徴とする請求項１記載のディスプレイ装置。
- 前記発光駆動電流源及び前記分割発光駆動電流源の各々は、ＭＯＳトランジスタからなることを特徴とする請求項３記載のディスプレイ装置。
- 前記発光駆動電流源としての前記ＭＯＳトランジスタのチャンネル幅Ｗ1及びチャンネル長Ｌ1と、前記分割発光駆動電流源としての前記ＭＯＳトランジスタのチャンネル幅Ｗ2及びチャンネル長Ｌ2は、
Ｗ2／Ｌ2＝(１／２)・(Ｗ1／Ｌ1)
なる関係を満たすことを特徴とする請求項４記載のディスプレイ装置。 - 前記第２電極線の各々に順次アース電位を印加して行くと共に前記アース電位の印加されていない他の前記第２電極線の全てに所定の高電位を印加する走査回路を備えたことを特徴とする請求項１記載のディスプレイ装置。
- 前記第１駆動回路及び前記第２駆動回路の各々は、互いに異なる２つのＩＣチップ内に夫々構築されることを特徴とする請求項１記載のディスプレイ装置。
- 複数の第１電極線と前記第１電極線各々に交叉して配列された複数の第２電極線との各交叉部に発光素子が形成されてなるディスプレイパネルを発光駆動せしめる駆動回路であって、
前記第１電極線各々の内の一部の第１電極線群に属する第１電極線各々に対応して設けられた複数の第１出力線を介して前記第１電極線群に属する第１電極線各々に前記発光素子を発光せしめる発光駆動電流を個別に供給する発光駆動電流源と、
前記第１電極線群に隣接する少なくとも１の前記第１電極線に対応して設けられた第２出力線を介して前記１の前記第１電極線に前記発光駆動電流の（ｎ−ｍ）／ｎ｛ｎ＞ｍ：ｎ、ｍは自然数｝の電流量の分割発光駆動電流を供給する分割発光駆動電流源と、を備えたことを特徴とするディスプレイパネルの駆動回路。 - 前記発光素子の各々は、有機エレクトロルミネッセンス素子であることを特徴とする請求項８記載の駆動回路。
- 前記発光駆動電流源及び前記分割発光駆動電流源の各々は、ＭＯＳトランジスタからなることを特徴とする請求項８記載の駆動回路。
- 前記発光駆動電流源としての前記ＭＯＳトランジスタのチャンネル幅Ｗ1及びチャンネル長Ｌ1と、前記分割発光駆動電流源としての前記ＭＯＳトランジスタのチャンネル幅Ｗ2及びチャンネル長Ｌ2は、
Ｗ2／Ｌ2＝(１／２)・(Ｗ1／Ｌ1)
なる関係を満たすことを特徴とする請求項８記載の駆動回路。 - 前記駆動回路は１チップのＩＣチップ内に構築されており、前記分割発光駆動電流を前記第１電極線に導出するための出力端は、前記発光駆動電流を前記第１電極線群に導出する為の出力端群の両端の内の少なくともいずれか一端に配置されていることを特徴とする請求項８記載の駆動回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21978199A JP3748738B2 (ja) | 1999-08-03 | 1999-08-03 | ディスプレイ装置及びディスプレイパネルの駆動回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21978199A JP3748738B2 (ja) | 1999-08-03 | 1999-08-03 | ディスプレイ装置及びディスプレイパネルの駆動回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001042821A JP2001042821A (ja) | 2001-02-16 |
| JP3748738B2 true JP3748738B2 (ja) | 2006-02-22 |
Family
ID=16740915
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP21978199A Expired - Fee Related JP3748738B2 (ja) | 1999-08-03 | 1999-08-03 | ディスプレイ装置及びディスプレイパネルの駆動回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3748738B2 (ja) |
Families Citing this family (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5226920B2 (ja) * | 2001-08-24 | 2013-07-03 | 旭化成エレクトロニクス株式会社 | ディスプレイパネル駆動回路 |
| JP5102418B2 (ja) * | 2001-08-22 | 2012-12-19 | 旭化成エレクトロニクス株式会社 | ディスプレイパネル駆動回路 |
| JP2003271097A (ja) * | 2002-03-19 | 2003-09-25 | Asahi Kasei Microsystems Kk | ディスプレイパネル駆動回路 |
| JP5076042B2 (ja) * | 2001-08-22 | 2012-11-21 | 旭化成エレクトロニクス株式会社 | ディスプレイパネル駆動回路 |
| JP5108187B2 (ja) * | 2001-08-22 | 2012-12-26 | 旭化成エレクトロニクス株式会社 | ディスプレイパネル駆動回路 |
| DE10295686B4 (de) * | 2001-08-22 | 2009-08-06 | Asahi Kasei Microsystems Co., Ltd. | Anzeigefeld-Ansteuerschaltung |
| KR100674542B1 (ko) * | 2002-04-26 | 2007-01-26 | 도시바 마쯔시따 디스플레이 테크놀로지 컴퍼니, 리미티드 | 전류 구동형 표시 장치의 구동용 반도체 회로군, 표시 장치 |
| JP3918642B2 (ja) * | 2002-06-07 | 2007-05-23 | カシオ計算機株式会社 | 表示装置及びその駆動方法 |
| KR100432651B1 (ko) * | 2002-06-18 | 2004-05-22 | 삼성에스디아이 주식회사 | 화상 표시 장치 |
| KR100511788B1 (ko) * | 2002-08-28 | 2005-09-02 | 엘지.필립스 엘시디 주식회사 | 일렉트로-루미네센스 표시패널의 데이터 구동장치 |
| JP2005037915A (ja) * | 2003-06-25 | 2005-02-10 | Rohm Co Ltd | 有機ｅｌ駆動回路およびこれを用いる有機ｅｌ表示装置 |
| KR100530659B1 (ko) * | 2003-11-21 | 2005-11-22 | 리디스 테크놀로지 인코포레이티드 | 유기 전계 발광 디스플레이 픽셀 구동회로 |
| JP4036210B2 (ja) | 2004-05-24 | 2008-01-23 | セイコーエプソン株式会社 | 電流供給回路、電流供給装置、電圧供給回路、電圧供給装置、電気光学装置、及び電子機器 |
-
1999
- 1999-08-03 JP JP21978199A patent/JP3748738B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2001042821A (ja) | 2001-02-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6756951B1 (en) | Display apparatus and driving circuit of display panel | |
| US6633270B2 (en) | Display device | |
| US6809710B2 (en) | Gray scale pixel driver for electronic display and method of operation therefor | |
| KR100829286B1 (ko) | 화상 표시 장치 | |
| US7180513B2 (en) | Semiconductor circuits for driving current-driven display and display | |
| US7271785B2 (en) | Organic electroluminescence display panel and display apparatus using thereof | |
| JP5108187B2 (ja) | ディスプレイパネル駆動回路 | |
| US7248255B2 (en) | Active drive type light emitting display device and drive control method thereof | |
| US11430381B2 (en) | Image display device | |
| JP3748738B2 (ja) | ディスプレイ装置及びディスプレイパネルの駆動回路 | |
| US7417606B2 (en) | Display apparatus and driving method for display apparatus | |
| JP2007520039A (ja) | ディスプレイ装置 | |
| JP5226920B2 (ja) | ディスプレイパネル駆動回路 | |
| JP5102418B2 (ja) | ディスプレイパネル駆動回路 | |
| KR20050050545A (ko) | 자체 발광 표시 패널의 구동 장치 및 구동 방법 | |
| JP5076042B2 (ja) | ディスプレイパネル駆動回路 | |
| JP3329326B2 (ja) | 有機ｅｌディスプレイの駆動方法及び駆動回路 | |
| TWI775812B (zh) | 次像素電路及具有前者之顯示系統與電子裝置 | |
| JP4486335B2 (ja) | 表示装置及び表示パネルの駆動方法 | |
| JP2000305521A (ja) | 表示装置の駆動方法及び表示装置 | |
| KR100882636B1 (ko) | 평판 표시 소자 및 그 구동 방법 | |
| JP2004302273A (ja) | ディスプレイ装置およびディスプレイパネルの駆動方法 | |
| JP2002328650A (ja) | 有機電界発光素子の駆動回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040914 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050518 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20050808 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20051006 |
|
| A911 | Transfer of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20051021 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20051124 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20051129 |
|
| R150 | Certificate of patent (=grant) or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081209 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091209 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101209 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101209 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111209 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121209 Year of fee payment: 7 |
|
| LAPS | Cancellation because of no payment of annual fees |