JP5015887B2 - 画像表示装置 - Google Patents
画像表示装置 Download PDFInfo
- Publication number
- JP5015887B2 JP5015887B2 JP2008235865A JP2008235865A JP5015887B2 JP 5015887 B2 JP5015887 B2 JP 5015887B2 JP 2008235865 A JP2008235865 A JP 2008235865A JP 2008235865 A JP2008235865 A JP 2008235865A JP 5015887 B2 JP5015887 B2 JP 5015887B2
- Authority
- JP
- Japan
- Prior art keywords
- tft
- input
- line
- voltage
- wiring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000003990 capacitor Substances 0.000 claims description 50
- 239000000758 substrate Substances 0.000 claims description 11
- 239000004065 semiconductor Substances 0.000 claims 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 46
- 238000010586 diagram Methods 0.000 description 21
- 239000002184 metal Substances 0.000 description 8
- 238000000034 method Methods 0.000 description 7
- 230000002093 peripheral effect Effects 0.000 description 7
- 239000011159 matrix material Substances 0.000 description 6
- 238000012545 processing Methods 0.000 description 6
- 238000006243 chemical reaction Methods 0.000 description 4
- 238000007796 conventional method Methods 0.000 description 4
- 230000006870 function Effects 0.000 description 4
- 239000011521 glass Substances 0.000 description 4
- 230000000630 rising effect Effects 0.000 description 4
- 239000000872 buffer Substances 0.000 description 3
- 230000008859 change Effects 0.000 description 3
- 239000003086 colorant Substances 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 230000008569 process Effects 0.000 description 2
- 230000009467 reduction Effects 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000012937 correction Methods 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 229910021419 crystalline silicon Inorganic materials 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 229910010272 inorganic material Inorganic materials 0.000 description 1
- 239000011147 inorganic material Substances 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- 229920003023 plastic Polymers 0.000 description 1
- 239000010453 quartz Substances 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 230000000007 visual effect Effects 0.000 description 1
Images
Classifications
-
- Y02B20/346—
Landscapes
- Electroluminescent Light Sources (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Control Of El Displays (AREA)
Description
ばらつきが十分に小さい画像表示装置に関する。
図16は従来の技術を用いた、発光表示デバイスの構成図である。画素発光体としての有機EL(Organic Electro-luminescent)素子204を有する画素205が表示部にマトリクス状に配置され、画素205はゲートライン206、ソースライン207、電源線208等を介して外部の駆動回路に接続されている。各画素205においては、ソースライン207は論理TFT(Thin-Film-Transistor)201を介して電力TFT203のゲート及び記憶コンデンサ202に接続されており、電力TFT203の一端と記憶コンデンサ202の他端とは共通に電源線208に接続されている。また電力TFT203の他端は有機EL素子204を介して共通電源端子に接続されている。
以下、本第一の従来例の動作を説明する。ゲートライン206が所定の画素行の論理TFT201を開閉することによって、外部の駆動回路からソースライン207に入力されていた信号電圧は電力TFT203のゲート及び記憶コンデンサ202に入力、保持される。電力TFT203は、上記信号電圧に応じた駆動電流を有機EL素子204に入力し、これによって有機EL素子204は上記信号電圧に対応して発光する。
このような従来技術に関しては、例えば公開特許広報/特開平8-241048等に詳しく記載されている。
次に図17及び図18を用いて、他の従来の技術を説明する。
図17は第二の従来の技術を用いた発光表示デバイスの構成図である。画素発光体としての有機発光ダイオード(OLED, Organic Light Emitting Diode)素子214を有する画素215が、表示部にマトリクス状に配置されている。但し図17では図面の簡略化のため、単一の画素のみを記載している。画素215は選択線216、データ線217、電源線218等を介して外部の駆動回路に接続されている。各画素215においては、データ線217は入力TFT211を介してキャンセルコンデンサ210に接続されており、キャンセルコンデンサ210の他端は駆動TFT213のゲート、記憶コンデンサ212、オートゼロスイッチ221の一端に入力されている。記憶コンデンサ212の他端と駆動TFT213の一端は共通に電源線218に接続されている。また駆動TFT213とオートゼロスイッチ221の他端とは、共通にELスイッチ223の一端に接続され、ELスイッチ223の他端はOLED素子214を介して共通電源端子に接続されている。なおここで、オートゼロスイッチ221とELスイッチ223はTFTで構成されており、これらのゲートはそれぞれオートゼロ入力線(AZ)222とEL入力線(AZB)224に接続されている。
以下、本第二の従来例の動作を図18を用いて説明する。ここで図18には、画素への表示信号入力時におけるデータ線217、オートゼロ入力線(AZ)222、EL入力線(AZB)224、選択線216の駆動波形が示されている。なお本画素はpチャネルのTFTで構成されているため、図18の駆動波形は、上(高電圧側)がTFTのオフ、下(低電圧側)がTFTのオンに対応する。
これによってデータ線217に入力されていたオフレベルの信号電圧がキャンセルコンデンサ210の一端に入力されると同時に、オートゼロスイッチ221がオンすることによってダイオード接続された駆動TFT213のゲート・ソース間電圧は、(電源線218の電圧+Vth)にリセットされる。ここでVthは駆動TFT213のしきい値電圧である。この動作によって、画素はオフレベルの信号電圧が入力した場合に、駆動TFT213のゲートが丁度しきい値電圧にオートゼロバイアスされることになる。
このような従来技術に関しては、例えばDigest of Technical Papers, SID98,
pp.11-14等に詳しく記載されている。
これに対して図17、図18を用いて説明した第二の従来例は、キャンセルコンデンサ210とオートゼロスイッチ221の導入によって、上記問題点の解決を図っている。即ち本従来例は、駆動TFT213のVthばらつきをキャンセルコンデンサ210の両端電圧に吸収することによって、OLED素子214における輝度むらの発生回避を狙ったものである。しかしながら本従来例でも、Vth以外の駆動TFT213の特性ばらつきによって、OLED素子214の階調発光精度は低下してしまう。本従来例ではOLED素子214の駆動電流は、駆動TFT213の電流出力によって得られている。このことは例え駆動TFT213のVthばらつきをキャンセルすることができたとしても、駆動TFT213に移動度ばらつき等に起因する電流駆動能力のばらつきがあれば、同様に画素毎に利得ばらつき様の輝度むらを生じてしまうことを意味している。前述のように一般にTFTは個々の素子間ばらつきが大きく、特に画素のように多数のTFTをつくり込んだ場合は、各素子間のばらつきを抑えることは非常に困難である。例えば低温多結晶Si TFTの場合、数十%単位で移動度のばらつきが生じてしまうことが知られている。このため本従来例を持ってしても、このような輝度むらの発生に起因する画素間の表示特性ばらつきを、十分に小さくすることは困難であった。なお以上のような画素間の表示特性ばらつきを解決する方法として、「入力信号の振幅をパルス幅変調に変換する」ための「PWM(Pulse Width Modulation)信号変換回路」を各画素に集積するという方法が公開特許公報「特開2000-235370」に開示されている。この方法ではOLED素子の駆動はオンとオフのみで制御されるため、表示画面が低温多結晶Si TFTの特性ばらつきに影響されることはない、という考え方である。しかしながら本公知例には以下のような問題点がある。1つ目は「PWM信号変換回路」もまた、低温多結晶Si TFTで構成することが低コスト化のためには望ましいが、その場合には低温多結晶Si TFTの特性ばらつきのため、今度は「PWM信号変換回路」の出力であるパルス幅変調特性がばらついてしまうという問題である。2つ目は従来知られている「PWM表示方式」では、「擬似輪郭」ノイズに起因する画質劣化が生じることである。これはプラズマディスプレイで問題となった現象であり、表示期間がフレーム中で時間的に片寄ってしまうと、動画像に輪郭状のノイズが生じるという問題である。プラズマディスプレイではこれを変調パルス幅の信号処理によって対策しているが、画素内に設けられた「PWM信号変換回路」でそのような高度な信号処理機能を実現することは現実的ではない。
以下図1〜図8を用いて、本発明の第一の実施例に関して説明する。
始めに図1を用いて、本実施例の全体構成に関して述べる。
図である。画素発光体としてのOLED素子4を有する画素5が表示部にマトリクス状に配置され、画素5はゲート線6、信号線7、リセット線10等を介して所定の駆動回路に接続されている。なおここでゲート線6及びリセット線10はゲート駆動回路22に、信号線7は信号駆動回路21及び三角波入力回路20に接続されており、画素5、ゲート駆動回路22、信号駆動回路21及び三角波入力回路20は全て、多結晶Si TFTを用いてガラス基板上に構成されている。各画素5においては、信号線7は入力TFT 1を介して記憶コンデンサ2に接続されており、記憶コンデンサ2の他端はリセットTFT 9の一端とインバータ回路 3の入力端子に接続されている。リセットTFT 9の他端とインバータ回路 3の出力端子は共通に、OLED素子4を介して共通接地端子に接地されている。
ここで既に述べたように、nチャネル低温多結晶Si TFT 32及びpチャネル低温多結晶Si TFT 31のソースはそれぞれnチャネルソース線 24及びpチャネルソース線 23に接続されており、nチャネル低温多結晶Si TFT 32及びpチャネル低温多結晶Si TFT 31のドレインは共通にOLED素子4に入力している。またこのドレイン端子は同時に、リセット線10でゲートが構成されているリセットTFT 9の一端にも接続されており、リセットTFT 9の他端は前述の記憶コンデンサ2の対向電極に接続されている。なおここでOLED素子4における共通接地端子は、各画素間で共通に接続されかつ接地されているが、図面の簡略化のために図7では省略した。
さて以上に述べた本実施例においては、本発明の主旨を損なわない範囲でいくつもの変更が可能である。例えば本実施例ではTFT基板としてガラス基板33を用いたが、これを石英基板や透明プラスチック基板等の他の透明絶縁基板に変更することも可能であるし、またOLED素子4の発光を上面に取り出すようにすれば、不透明基板を用いることも可能である。
或いは各TFTに関しても本実施例では入力TFT 1やリセットTFTにnチャネルを用いたが、駆動波形を適宜変更すれば、これらをpチャネルやCMOSスイッチに変更することも可能である。インバータ回路 3に関しても、ここで用いたようなCMOSインバータに限る必要はなく、例えばnチャネルTFTを定電流源回路に変更する等の変形が可能であることは言うまでもない。
また本実施例においては、先に述べたように記憶コンデンサ2の構造をTFTゲート構造と同一のプロセスで形成することによって、製造プロセスの簡略化による低コスト化を実現している。しかしながら本発明の目的とする効果を得るためには、必ずしもこれらの各構成要素の共通化を図る必要はなく、記憶コンデンサ2のゲート下に高濃度不純物を導入したりすることや、或いは記憶コンデンサ2の構造をゲート層と配線層で形成する等の変更も可能である。
また本実施例の説明においては、画素数やパネルサイズ等に関しては敢えて言及していない。これは本発明が特にこれらのスペックないしフォーマットに制限されるものではないためである。また今回は表示信号電圧を64階調(6bit)のディスクリートな階調電圧としているが、これを例えばアナログ電圧にすることも容易であり、或いは信号電圧階調数も特に特定の値に制限されるものではない。
またOLED素子4における共通端子の電圧を接地電圧としているが、この電圧値も所定の条件の下で変更可能であることは言うまでもない。
以上の種々の変更等は、本実施例に限らず以下のその他の実施例においても、基本的に同様に適用可能である。
(第二の実施例)
以下図9を用いて、本発明の第二の実施例に関して説明する。
本実施例の構成及び動作は、第一の実施例では図5に示した信号線7の動作波形が異なっていることを除けば、基本的に第一の実施例のそれと同一である。従ってここでは構成及びその動作の記載は省略し、本実施例の特徴である信号線7の動作波形に関して以下説明する。
第9は、本第二の実施例における信号線7の動作波形を示したものである。ここで第一の実施例では駆動期間中の画素駆動電圧掃引波形は、水平期間毎に同一波形の繰返しであったが、本第二の実施例では、画素駆動電圧掃引波形は3つの部分に分割されており、三水平期間を合せて一回の三角波を構成している。
これによって本実施例においては三角波の駆動周波数が低減されるため、三角波入力回路20の出力インピーダンスをより大きく設計することができ、駆動消費電力の低減が可能となっている。
なお本実施例では三角波の掃引周波数を水平期間の3倍としたが、これは一般的には任意のn倍とすることが可能であり、全画素の書換え期間に相当するフレーム周波数としたり、さらにフレーム周波数の任意のm倍とすること、或いは三角波の掃引周波数を表示画像の内容(静止画か動画か、など)やその他の使い方によって可変とすることも可能である。但し三角波の掃引周波数をあまり遅くしすぎた場合、或いは水平期間の自然数倍から外した場合には、視覚上でフリッカとなってしまうことがあるので注意が必要である。
(第三の実施例)
以下図10を用いて、本発明の第三の実施例に関して説明する。
本実施例の構成及び動作は、第一の実施例では図5に示した信号線7の動作波形が異なっていることを除けば、基本的に第一の実施例のそれと同一である。従ってここでも構成及びその動作の記載は省略し、本実施例の特徴である信号線7の動作波形に関して以下説明する。
第10は、本第三の実施例における信号線7の動作波形を示したものである。ここで第一の実施例では駆動期間中の画素駆動電圧掃引波形は連続して変化する三角波であったが、本第三の実施例では書込み信号は4階調(2bit)であると同時に、画素駆動電圧掃引波形も4階調の階段波形となっている。なおここでは特に、4階調の各書込み信号電圧レベルは、画素駆動電圧掃引波形における階段波形の各階段電圧レベルの丁度中間値になるように設定されている。
これによって本実施例においては、雑音等に起因する微妙な信号線電圧の変化がOLED素子4の発光に反映されることが殆んど無くなるため、よりS/Nの良い表示を得ることができる。4階調の各書込み信号電圧レベルは、画素駆動電圧掃引波形における階段波形の各階段電圧レベルの丁度中間値になるように設定されているため、各階段電圧レベルの半分以下の雑音では、対応する電圧レベルがずれてしまうことはないからである。
なお本実施例では書込み信号及び画素駆動電圧掃引波形を4階調(2bit)としたが、明らかに本発明はその信号階調数を制限するものではない。例えば同様の考え方から64階調(6bit)等、任意の階調表示が実現可能である。但し先程のS/Nの考え方からは、各階調間の電圧差が小さくなるほど雑音に対しては弱くなるため注意が必要である。
(第四の実施例)
以下図11を用いて、本発明の第四の実施例に関して説明する。
本実施例の構成及び動作は、第一の実施例では図6に示した画素構造が異なっていることを除けば、基本的に第一の実施例のそれと同一である。従ってここでも全体の構成及びその動作の記載は省略し、本実施例の特徴である画素構造に関して以下説明する。
図11は第四の実施例における一画素の構成図である。
画素発光体としてのOLED素子44を有する画素45は、ゲート線46、信号線47、リセット線50、pチャネルソース線 54を介して周辺の駆動回路に接続されている。
信号線47はゲート線46で制御される入力TFT 41を介して記憶コンデンサ42に接続されており、記憶コンデンサ42の他端はリセット線50で制御されるリセットTFT 49の一端とpチャネル多結晶Si TFT 51のゲート端子に接続されている。リセットTFT 49の他端とpチャネル多結晶Si TFT 51の一端は共通に、OLED素子44を介して共通接地端子に接地されている。またpチャネル多結晶Si TFT 51のゲートは補助容量40を介してpチャネル多結晶Si TFT 51のソースに接続されており、pチャネル多結晶Si TFT 51のソースはpチャネルソース線 54に接続されている。また本実施例でも縦方向配線を低抵抗メタルで、横方向配線をゲートメタルで構成したため、信号線47とpチャネルソース線 54はより低抵抗な縦方向配線で実現されている。ここで本第四の実施例においては、第一の実施例におけるインバータ回路 3は等価的に、OLED素子44を負荷としたpチャネル多結晶Si TFT 51で構成されていることになる。なお補助容量40は、OLED素子44を負荷としたpチャネル多結晶Si TFT 51で構成されるインバータ回路の入力容量値を安定化させるために付加されたものである。但し等価インバータ回路の立上り特性が安定していれば、補助容量40はなくとも構わない。
本第四の実施例の画素部の動作は、基本的には第一の実施例のそれと同様である
。但し本実施例においては入力TFT 41とリセットTFT 49はnチャネルではなくpチャネル低温多結晶Si TFTで構成されているため、ゲート線46とリセット線50の駆動波形が第一の実施例とは反転していることに注意が必要である。
本実施例においては、画素45を構成するTFTの数が減っており、より高歩留りで低価格の表示パネルを提供することが可能である。また更に画素にnチャネル多結晶Si TFTが存在しないことから、周辺回路を外付けLSIで構成したり、或いは同様にnチャネル多結晶Si TFTを用いずにpチャネルの回路のみで構成すれば、nチャネル多結晶Si TFTを形成せずに表示パネルを製造することも可能である。
この場合はnチャネル形成工程が不要になるため、より低価格な表示パネルを実現することができる。
(第五の実施例)
以下図12を用いて、本発明の第五の実施例に関して説明する。
本実施例の構成及び動作は、第一の実施例では図6に示した画素構造が異なっていることを除けば、基本的に第一の実施例のそれと同一である。従ってここでも全体の構成及びその動作の記載は省略し、本実施例の特徴である画素構造に関して以下に説明する。
図12は第五の実施例における一画素の構成図である。
画素発光体としてのOLED素子64を有する画素65は、ゲート線66、信号線67、リセット線70、nチャネルソース線 73及びpチャネルソース線 74を介して周辺の駆動回路に接続されている。信号線67はゲート線66で制御される入力TFT 61を介して記憶コンデンサ62に接続されており、記憶コンデンサ62の他端はリセット線70で制御されるリセットTFT 69の一端とpチャネル多結晶Si TFT 71及びnチャネル多結晶Si TFT 72のゲート端子に接続されている。リセットTFT 69の他端とpチャネル多結晶Si TFT 71及びnチャネル多結晶Si TFT 72のドレインは共通に、OLED駆動TFT70のゲートに入力し、OLED駆動TFT70のドレインはOLED素子64を介して共通接地端子に接地されている。またpチャネル多結晶Si TFT 71及びOLED駆動TFT70のソースは共にpチャネルソース線 74に接続され、nチャネル多結晶Si TFT 72のソースはnチャネルソース線 73に接続されている。また本実施例でも縦方向配線を低抵抗メタルで、横方向配線をゲートメタルで構成したため、、信号線67とnチャネルソース線 73及びpチャネルソース線 74はより低抵抗な縦方向配線で実現されている。ここで本第五の実施例においては、第一の実施例におけるインバータ回路 3は等価的に、OLED駆動TFT70をバッファとして有していることになる。
本第五の実施例の画素部の動作は、基本的には第一の実施例のそれと同様であるので、ここでは説明は省略する。本実施例においては、pチャネル多結晶Si TFT 71及びnチャネル多結晶Si TFT 72で構成されるインバータ回路とOLED素子64とは、OLED駆動TFT70によるバッファで隔てられているため、インバータ回路はOLED素子64の特性とは無関係に駆動される。従ってインバータ回路の動作安定性が増してより立上り特性の良いインバータ回路を実現することができ、その結果画素間の発光特性のばらつきをより低減することができる。
(第六の実施例)
以下図13、図14を用いて、本発明の第六の実施例に関して説明する。
本実施例の構成及び動作は、第一の実施例では図6に示した画素構造が異なっていることを除けば、基本的に第一の実施例のそれと同一である。従ってここでも全体の構成及びその動作の記載は省略し、本実施例の特徴である画素構造に関して以下説明する。
図13は第六の実施例における一画素の構成図である。
画素発光体としてのOLED素子84を有する画素85は、ゲート線86、信号線87、リット線90、pチャネルソース線 94、駆動信号線96、駆動ゲート線97を介して周辺の駆動回路に接続されている。信号駆動回路21(図示せず)から伸びる信号線87はゲート線86で制御される入力TFT 81を介して記憶コンデンサ82に接続されており、同時に三角波入力回路20(図示せず)から伸びる駆動信号線96も駆動ゲート線97で制御される駆動入力TFT 98を介して同様に記憶コンデンサ82に接続されている。記憶コンデンサ82の他端はリセット線90で制御されるリセットTFT 89の一端とpチャネル多結晶Si TFT 91のゲート端子に接続されている。リセットTFT 89の他端とpチャネル多結晶Si TFT 91の一端は共通に、OLED素子84を介して共通接地端子に接地されている。またpチャネル多結晶Si TFT 91のソースはpチャネルソース線 94に接続されている。また本実施例でも縦方向配線を低抵抗メタルで、横方向配線をゲートメタルで構成したため、信号線87、駆動信号線96、pチャネルソース線 94はより低抵抗な縦方向配線で実現されている。ここで本第六の実施例においては、第一の実施例におけるインバータ回路 3が等価的に、OLED素子84を負荷としたpチャネル多結晶Si TFT 91で構成されていることは、第四の実施例と同様である。
本第六の実施例の画素部の動作は、基本的には第一の実施例のそれと同様である。但し本実施例においては記憶コンデンサ82への入力経路は、信号線87を経由するものと駆動信号線96を経由するものの二通りが使い分けられている。以下これに関して図14を用いて説明する。
図14は信号線87及び駆動信号線96の駆動波形である。選択された画素行では、「書込み期間」に選択された行のゲート線86がオンし、信号線87と入力TFT 81を経由して表示信号電圧が書込まれる。一方選択されていないその他の画素行では、常に全ての駆動ゲート線97がオンし、駆動信号線96と駆動入力TFT 98を経由して三角波である画素駆動電圧が入力し、各画素に予め書込まれていた表示信号に対応してOLED素子84が発光する。
(第七の実施例)
以下図15を用いて、本発明における第七の実施例に関して説明する。
図15は第七の実施例である画像表示端末(PDA:Personal Digital Assistants)100の構成図である。
無線インターフェース(I/F)回路101には、圧縮された画像データ等が外部からbluetooth規格に基づく無線データとして入力し、無線I/F回路101の出力はI/O(Input/Output)回路102を介してデータバス103に接続される。データバス103にはこの他にマイクロプロセサ104、表示パネルコントローラ105、フレームメモリ106等が接続されている。更に表示パネルコントローラ105の出力はOLED表示パネル110に入力しており、OLED表示パネル110には画素マトリクス111、ゲート駆動回路22、信号駆動回路21等が設けられている。なお画像表示端末100には更に、三角波発生回路112、電源107が設けられており、三角波発生回路112の出力はOLED表示パネル110に入力している。なおここでOLED表示パネル110は、パネル内に三角波入力回路20が設けられていないことを除けば、先に延べた第一の実施例と同一の構成および動作を有しているので、その内部の構成及び動作の記載はここでは省略する。
以下に本第七の実施例の動作を説明する。始めに無線I/F回路101は命令に応じて圧縮された画像データを外部から取り込み、この画像データをI/O回路102を介してマイクロプロセサ104及びフレームメモリ106に転送する。マイクロプロセサ104はユーザからの命令操作を受けて、必要に応じて画像表示端末100を駆動し、圧縮された画像データのデコードや信号処理、情報表示を行う。ここで信号処理された画像データは、フレームメモリ106に一時的に蓄積される。
ここでマイクロプロセサ104が表示命令を出した場合には、その指示に従ってフ
レームメモリ106から表示パネルコントローラ105を介してOLED表示パネル110に画像データが入力され、画素マトリクス111は入力された画像データをリアルタイムで表示する。このとき表示パネルコントローラ105は、同時に画像を表示するために必要な所定のタイミングパルスを出力し、これと同期して三角波発生回路112は三角波状の画素駆動電圧を出力する。なおOLED表示パネル110がこれらの信号を用いて、画素マトリクス111に6ビット画像データから生成された表示データをリアルタイムで表示することに関しては、第一の実施例で述べたとおりである。なおここで電源107には二次電池が含まれており、これらの画像表示端末100全体を駆動する電力を供給する。
本実施例によれば、多階調表示が可能であり、かつまた画素間での表示特性ばらつきが十分に小さい画像表示端末100を提供することができる。
なお本実施例では画像表示デバイスとして、第一の実施例で説明したOLED表示パネルと類似のパネルを用いたが、これ以外のその他の本発明の実施例に記載されたような種々の表示パネルを用いることが可能であることは明らかである。
Claims (8)
- 複数の画素を備えた有機EL表示装置において、
基板上に、表示信号電圧を供給する第1配線(信号線)と、電流を供給する第2配線(電源線)と、第1選択信号が供給される第3配線(リセット線)と、第2選択信号が供給される第4配線(ゲート線)と、を備え、
前記画素は、OLED素子と、第1TFT(駆動TFT)と、容量と、第2TFT(リセットTFT)と、第3TFT(入力TFT)と、を備え、
前記第3TFT(入力TFT)のゲートに前記第4配線(ゲート線)が接続され、前記第3TFT(入力TFT)は前記第1配線(信号線)と前記容量の間に接続され、
前記容量は、前記第3TFT(入力TFT)と前記第1TFT(駆動TFT)のゲートとの間に接続され、
前記第2配線(電源線)は、前記第1TFT(駆動TFT)のソースに接続され、
前記OLED素子は、前記第1TFT(駆動TFT)のドレインに接続され、前記第3配線(リセット線)は、前記第2TFT(リセットTFT)のゲートに接続され、
前記第2TFT(リセットTFT)のソースとドレインは前記第1TFT(駆動TFT)のゲートとドレインとの間に接続され、
書込み期間において、前記第2TFT(リセットTFT)と前記第3TFT(入力TFT)はともにオンされて、前記第1配線(信号線)に印加される電圧に応じて前記容量に表示信号電圧が書き込まれ、
駆動期間において、前記第1配線(信号線)に印加される画素駆動電圧を変化させることにより、前記画素駆動電圧と前記表示信号電圧との差によって、前記第2配線(電源線)より前記OLED素子に入力される駆動電流が制御される、
ことを特徴とする画像表示装置。 - 請求項1において、
前記OLED素子は画素毎に主発光波長の異なる複数の種類を有し、電流を供給する前記第2配線(電源線)には、主発光波長の異なる複数のOLED素子の種類毎に対応して、それぞれ異なる電源電圧が印加する構造を有することを特徴とする画像表示装置。 - 請求項1において、
前記第1TFT(駆動TFT51)と、前記第2TFT(リセットTFT40)と、前記第3TFT(入力TFT41)とが同一の半導体極性を有することを特徴とする画像表示装置。 - 請求項1において、
第3選択信号が供給される第5配線(駆動ゲート線97)と、
第6配線(駆動信号線96)と、
ゲートに前記第5配線(駆動ゲート線97)が接続され、前記第6配線(駆動信号線96)と前記容量の間に接続された前記第4TFT(駆動入力TFT98)と、
をさらに備えることを特徴とする画像表示装置。 - 請求項4において、
前記第2TFT(リセットTFT)と前記第4TFT(駆動入力TFT98)とが同時にオンとなる状態はないことを特徴とする画像表示装置。 - 請求項1において、
前記第1TFT(駆動TFT51)のゲートとソースとの間に、第2の容量(補助容量40)を備えることを特徴とする画像表示装置。 - 請求項1乃至6のいずれかにおいて、
前記駆動期間において、前記画素駆動電圧は、時間の経過とともに連続的に三角波形に変化する、
ことを特徴とする画像表示装置。 - 請求項1乃至6のいずれかにおいて、
前記駆動期間において、前記画素駆動電圧は、時間の経過とともに階段波形に変化する、
ことを特徴とする画像表示装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008235865A JP5015887B2 (ja) | 2008-09-16 | 2008-09-16 | 画像表示装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008235865A JP5015887B2 (ja) | 2008-09-16 | 2008-09-16 | 画像表示装置 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2001187478A Division JP4982014B2 (ja) | 2001-06-21 | 2001-06-21 | 画像表示装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2009048202A JP2009048202A (ja) | 2009-03-05 |
JP5015887B2 true JP5015887B2 (ja) | 2012-08-29 |
Family
ID=40500403
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008235865A Expired - Fee Related JP5015887B2 (ja) | 2008-09-16 | 2008-09-16 | 画像表示装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5015887B2 (ja) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5655371B2 (ja) * | 2010-05-26 | 2015-01-21 | セイコーエプソン株式会社 | 電子装置およびその駆動方法 |
JP5565098B2 (ja) | 2010-05-26 | 2014-08-06 | セイコーエプソン株式会社 | 電気光学装置および電子機器 |
JP5565097B2 (ja) | 2010-05-26 | 2014-08-06 | セイコーエプソン株式会社 | 電気光学装置および電子機器 |
CN111656430B (zh) * | 2018-02-01 | 2022-07-26 | 株式会社半导体能源研究所 | 显示装置及电子设备 |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5170155A (en) * | 1990-10-19 | 1992-12-08 | Thomson S.A. | System for applying brightness signals to a display device and comparator therefore |
US5952789A (en) * | 1997-04-14 | 1999-09-14 | Sarnoff Corporation | Active matrix organic light emitting diode (amoled) display pixel structure and data load/illuminate circuit therefor |
KR100559078B1 (ko) * | 1997-04-23 | 2006-03-13 | 트랜스퍼시픽 아이피 리미티드 | 능동 매트릭스 발광 다이오드 화소 구조물 및 이를 동작시키는 방법 |
-
2008
- 2008-09-16 JP JP2008235865A patent/JP5015887B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2009048202A (ja) | 2009-03-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4982014B2 (ja) | 画像表示装置 | |
KR101060017B1 (ko) | 화상 표시 장치 | |
US9837023B2 (en) | Color display device with pixel circuits including two capacitors | |
KR102570824B1 (ko) | 게이트 구동부 및 이를 포함한 전계발광 표시장치 | |
KR101005646B1 (ko) | 화상표시장치 | |
KR100535286B1 (ko) | 표시 장치 및 그 구동 방법 | |
KR20030089404A (ko) | 화상 표시 장치 | |
JP6999382B2 (ja) | 表示装置 | |
KR102588103B1 (ko) | 표시 장치 | |
CN110875010B (zh) | 栅极驱动器、有机发光显示装置及控制栅极驱动器的方法 | |
US20160232843A1 (en) | Display device | |
WO2004054114A1 (ja) | 半導体装置、デジタル・アナログ変換回路及びそれらを用いた表示装置 | |
JP2014182345A (ja) | 階調電圧発生回路及び表示装置 | |
JP5015887B2 (ja) | 画像表示装置 | |
JP5646925B2 (ja) | 画像表示装置およびその駆動方法 | |
WO2021064902A1 (ja) | 表示装置 | |
US8633878B2 (en) | Image display | |
WO2013065596A1 (ja) | 画素回路、それを備える表示装置、および画素回路の制御方法 | |
JP4788819B2 (ja) | 電気光学装置および電子機器 | |
KR20190064267A (ko) | 전계발광 표시장치 | |
KR20190064265A (ko) | 전계발광 표시장치 | |
WO2021161677A1 (ja) | 表示装置 | |
KR102485956B1 (ko) | 표시 장치 | |
KR20070101545A (ko) | 표시 장치 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20100127 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20100222 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20111220 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120216 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120508 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120607 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150615 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |