JP5021884B2 - 表示駆動回路及びそれを用いた表示装置 - Google Patents

Description

本発明は表示駆動回路及びそれを用いた表示装置に関し、特に有機及び無機ＥＬ（エレクトロルミネッセンス）やＬＥＤ（発光ダイオード）等のような発光輝度が素子を流れる電流により制御される電流制御型発光素子の駆動回路及びそれを用いた表示装置に関するものである。

走査線及びデータ線によりマトリクスを形成し、その各交点に有機ＥＬ、無機ＥＬ等のような発光素子（画素）を配置して、画像情報の表示を行う表示装置が開発されている。これらの表示装置は、素子自体が発光するため、液晶表示装置（ＬＣＤ）とは異なり、照明用のバックライトを必要とせず、また視野角依存性がない等の特徴を有している。特に、マトリクス状の各画素として、有機ＥＬ素子とトランジスタ回路とを配置したアクティブ駆動型表示装置は、発光素子のみで構成するパッシブ駆動型表示装置に対して、低消費電力、高精細、高輝度が得られるため、近年特に注目され、ＬＣＤに代わる表示装置として期待されている。

このようなアクティブ駆動型表示装置の駆動回路としては、階調電圧を各画素に供給する電圧駆動型や、階調電流を供給する電流駆動型、発光素子の発光期間を制御するディジタル駆動型等が提案されている。電流駆動型の駆動回路としては、非特許文献１に開示されているものがある。この駆動回路は、低温ポリシリコン（ｐｏｌｙ−Ｓｉ）薄膜トランジスタによって作ることが可能であり、そのために、表示部と同じガラス基板上に回路を形成する特徴を持つ。

図１３が非特許文献１に開示された駆動回路を含む表示装置のブロック図であり、基準電流回路１０１と電流ドライバ１０２とにより、表示部１０３の駆動をなす駆動回路が構成されている。電流ドライバ１０２は外部からディジタル値として入力されるディジタル画像信号５２を電流に変換する。なお、図５に電流ドライバ１０２を構成する回路ブロックを示しており、シフトレジスタ３ａ、データレジスタ３ｂ、ラッチ回路３ｃから構成されるロジック回路部より、外部からシリアル入力されるディジタル画像信号５２を順々に取り込んで、電流ドライバ出力数分のディジタル画像信号を展開した後ラッチする。Ｄ／Ｉ変換器３ｄはラッチされたディジタル画像信号を電流に変換し、データ線を通して有機ＥＬ表示部１０３の画素回路に電流を供給する。

Ｄ／Ｉ変換器３ｄは図７に示す構成であり、基本的に図６に示すカレントコピア回路３１により構成されている。Ｄ／Ｉ変換器３ｄは複数の１ビットＤ／Ｉ変換回路から構成され、６ビット階調表示の場合であれば、６個の１ビットＤ／Ｉ変換回路で構成される。図６において、１ビット毎に２個のカレントコピア回路があるのは、カレントコピア回路が基準電流の記憶と、記憶した基準電流を出力する２つの動作を実行するからである。

つまり、Ｄ／Ｉ変換器３ｄは、基準電流回路１０１から出力される基準電流を記憶して、記憶した基準電流を画素回路へ出力する機能を持つので、基準電流回路１０１から画素回路への橋渡しの役割を担っていると言える。従って、画素回路に供給される電流のもとになる基準電流は基準電流回路１０１で生成される。なお、これら図６，７の構成については、本発明の実施の形態と同等であるために、後述する。

図１４に、６ビット階調の電流を生成する一般的な基準電流回路１０１を示す。基準電流回路１０１はＮチャネルのトランジスタからなる電流設定トランジスタ部２ｂと、Ｐチャネルのトランジスタからなるカレントミラー回路部２ｃとからなる。基準電流ｉ１〜ｉ６の電流値の比を、１：２：４：８：１６：３２に設定するために、電流設定トランジスタのＮチャネルトランジスタのチャネル幅を１：２：４：８：１６：３２の比で設定するか、もしくはＮチャネルトランジスタを１：２：４：８：１６：３２の比で並列に接続する。

特開２００１−３２４９５５号公報 特開２００２−２２９５１３号公報 ＳＩＤ０２ ＤＩＧＥＳＴ（Ｅｕｒｏ Ｄｉｓｐｌａｙ０２）、ｐｐ．２７９〜２８２

しかし、駆動回路をガラス基板上に形成するための薄膜トランジスタは、シリコン基板上に形成されるトランジスタに比べて、桁違いにトランジスタ間のばらつきが大きい。このために、電流設定トランジスタ部２ｂでの電流ばらつき、カレントミラー回路部２ｃでの電流ばらつきによって、基準電流回路１０１から出力される基準電流値の精度が悪く、設計値である１：２：４：８：１６：３２の比が得られない。従って、本来必要とされる階調表示ができない問題がある。

そこで、この問題を回避するため、基準電流回路１０１をガラス基板上の外に出し、シリコン基板上に作成することも考えられる。しかし、この方法では基準電流出力線が延びることによって、出力線に付く寄生容量が大きくなり、低電流側すなわち低ビット側の電流を正確に電流ドライバ１０２へ供給することができず、十分な階調表示が得られない。また、図１５に示すように、それぞれのゲート電圧を外部から調整抵抗部１０１ｃで調整すれば、基準電流値の精度は得られるが、これでは表示装置ごとに特別な調整が必要となるため著しく生産性が低下する。

ここで、上記特許文献１を参照すると、温度変化や経時変化などに対する表示素子の輝度の変動を抑制するために、表示素子に流れる電流と基準電流とを比較してその結果に基づいて、表示素子に与える電圧を制御するというものである。また、特許文献２では、温度変化や経時変化などによる表示素子のＶ／Ｉ（抵抗）特性変化を測定して輝度変化を抑制するものであり、そのために、表示素子に低電流を流して電圧を測定し、表示素子への電圧の補正制御を行うというものである。

しかしながら、これら特許文献１，２の技術においても、上述した基準電流値の精度を十分に得ることはできないことは明白である。
本発明の目的は、トランジスタ間の特性にばらつきがあっても高精度に基準電流を生成し、鮮明な階調表示を実現する表示駆動回路及びそれを用いた表示装置を提供することである。

本発明の他の目的は、基準電流調整によって生産性が低下しない表示駆動回路及びそれを用いた表示装置を提供することにある。

本発明による表示駆動回路は、
発光輝度が駆動電流により制御される電流駆動型の複数の発光素子を駆動する表示駆動回路であって、
互いに異なる値のｎ個の基準電流の値の組み合わせにより前記発光輝度を２のｎ乗の階調表示とすべく、前記ｎ個の基準電流を生成するよう構成されており、かつ予め設定された所定の発光輝度に対応した基準電流を発生すると共に、制御信号により前記基準電流が調整可能な基準電流発生手段と、
画像信号に応じた階調表示とすべく前記基準電流を組み合わせた電流を前記複数の発光素子へ駆動電流として供給する駆動手段と、
前記基準電流発生手段の基準電流を目標値に等しくなるよう調整する調整手段とを含み、
前記調整手段は、
前記ｎ個の基準電流のうちのそれぞれ一つを選択して、この選択した基準電流を前記複数の発光素子の全てに供給してこれら発光素子に流れる電流の合計を検出し、この検出された電流値と前記基準電流を調整するための目標となる目標値とを比較してこの比較結果に応じた前記制御信号を生成し、この制御信号によって前記選択した基準電流を、前記目標値に等しくなるよう調整するよう構成されていることを特徴する。

本発明による他の表示駆動回路は、
発光輝度が駆動電流により制御される電流駆動型の発光素子を駆動する表示駆動回路であって、
互いに異なる値のｎ個の基準電流の値の組み合わせにより前記発光輝度を２のｎ乗の階調表示とすべく、前記ｎ個の基準電流を生成するよう構成されており、かつ予め設定された所定の発光輝度に対応した基準電流を発生すると共に、制御信号により前記基準電流が調整可能な基準電流発生手段と、
画像信号に応じた階調表示とすべく前記基準電流を組み合わせた電流を前記発光素子へ駆動電流として供給する駆動手段と、
前記基準電流発生手段の基準電流を目標値に等しくなるよう調整する調整手段とを含み、
前記調整手段は、
前記基準電流を調整するための目標となる目標値に前記基準電流が等しくなるような調整値である制御信号を予め検出しておきそれを格納した記憶手段を有しており、
電源投入に応答して、前記記憶手段に格納されている調整値である制御信号を読取ってこの制御信号により前記基準電流発生手段の基準電流を調整するよう構成されていることを特徴とする。
本発明の表示装置は、上述の表示駆動回路を含むことを特徴とする。

本発明によれば、電流駆動方式の表示素子へ供給する駆動電流を生成する基準電流の調整を、クローズドループ構成を用いて行うようにしたので、基準電流回路を構成する個々のトランジスタがばらついても、高精度に基準電流の調整ができ、よって、鮮明な階調表示が可能な表示装置を得ることができるという効果がある。また、高精度の基準電流回路をガラス基板上に作成できるようになるので、電流ドライバの近くにこの基準電流回路を配置でき、よって基準電流回路の出力線に寄生する寄生容量を小さくすることができ、小さい電流でも正確に電流ドライバへ供給することが可能となるという効果がある。

更に、本願発明によれば、外部に基準電流を調整するための可変抵抗を用いることなく、高精度な基準電流の調整が可能となるために、生産性の向上が図れ、よって低価格な表示装置を得ることができるという効果もある。

以下に、図面を参照して本発明の実施の形態について詳述する。図１は本発明の実施の形態の全体ブロック図であ。図１を参照すると、本発明の表示装置は、電流調整制御回路１と、基準電流回路２と、電流ドライバ３と、複数の有機ＥＬ素子に流れる電流を、電流出力線５５から導入して抵抗Ｒ１により検出する電流検出回路５と、有機ＥＬ素子を含む画素回路がマトリクス状に配置された表示部４から構成される。なお、本例は、ＲＧＢ各色６４階調の階調数を持ち、カラー表示で２６万色表示の性能を持った有機ＥＬ表示装置であるものとする。なお、電流検出回路５のスイッチＳＷ１は電流出力線５５を、アース（ＧＮＤ）側と抵抗Ｒ１側とに切替えるものであり、電流調整制御回路１により切替え制御されるものとする。

電流調整制御回路１は、有機ＥＬ素子に流れている電流の検出結果に基づき、基準電流の調整信号（電流調整電圧５１）を出力する。基準電流回路２は、電流調整電圧５１によって各色６本からなる基準電流を生成し、基準電流信号５３として電流ドライバ３に出力する。電流ドライバ３は、基準電流信号５３を使用して、外部から入力されるディジタル画像信号５２のディジタル値を電流（データ信号５４）に変換し、表示部４に出力する。表示部４を構成する画素回路は、電流ドライバ３から出力されるデータ信号５４を記憶し、データ信号５４に等しい電流を有機ＥＬ素子に出力する。この結果、有機ＥＬ素子は、データ信号５４によって決まる輝度で発光することになる。

図２は、図１に示した基準電流回路２の回路図を示している。この図は、ＲＧＢの内、１色に対応した回路として示してあるので、基準電流回路２全体では、この回路を３回路持つことになる。６４階調表示のため、各色６本の基準電流信号５３（ｉ１〜ｉ６）に対応した６個の回路ブロック（回路ブロックを２ａで示す）によって構成され、全体では１８本の基準電流信号を持ち１８個の回路ブロックで構成される。１回路ブロック２ａは、Ｎチャネルトランジスタからなる電流設定トランジスタ部２ｂと、同じチャネル長、チャネル幅をもった２個のＰチャネルトランジスタからなるカレントミラー回路部２ｃとにより構成される。

電流設定トランジスタのゲート電圧を変更することで、カレントミラー回路の電流が決まるので、電流調整電圧５１の電圧を変えることにより、基準電流信号５３の電流値を変更できる。ＲＧＢ各色とも６本の信号の電流比は、ｉ１：ｉ２：ｉ３：ｉ４：ｉ５：ｉ６＝１：２：４：８：１６：３２に設定され、ＲＧＢ各色の有機ＥＬ素子の特性に応じて、ＲＧＢ間の電流値は異なる値に設定されることになる。

図３は図１に示した電流調整制御回路１の内部ブロック図を示している。電流調整制御回路１は、設定値記憶回路１ａ、基準値記憶回路１ｂ、比較・演算回路１ｃ、ＤＡ変換器１ｄ、ＡＤ変換器１ｅ、選択回路１ｆ、調整画像発生器１ｇ、スイッチ１ｈで構成される。

選択回路１ｆは、基準電流回路２の回路ブロックを選択するための選択信号６１を出力する。また、選択信号６１は設定値記憶回路１ａ、基準値記憶回路１ｂ、ＤＡ変換器１ｄ、調整画像発生器１ｇにも出力され、それぞれの回路において基準電流回路２の回路ブロックに対応する回路あるいは信号が選択される。

調整画像発生器１ｇは基準電流の調整時に電流ドライバ３へ送る画像信号を出力する。出力される画像信号は、基準電流回路２の回路ブロック毎に用意され、選択信号６１によって選択される。例として、Ｒｅｄ（赤）の基準電流信号５３（ｉ１）を調整する場合、出力するＲｅｄの６ビット画像信号は２進表示で＃000001、その他のＧｒｅｅｎ（緑）及びＢｌｕｅ（青）の６ビット画像信号は＃000000となる。この結果、基準電流信号５３（ｉ１）の値がＲｅｄすべての有機ＥＬ素子に供給され、調整が行われることになる。

次に、Ｒｅｄの基準電流信号５３（ｉ２）を調整する場合、Ｇｒｅｅｎ及びＢｌｕｅの６ビット画像信号は＃000000のまま変更せず、Ｒｅｄの６ビット画像信号は２進表示で＃000010となる。つまり、ＲＧＢ合わせて１８ビットある情報のうち、１ビット分だけ“１”となるデータを１８種類持ち、選択信号６１によって出力されて、調整が行われる。

基準値記憶回路１ｂは基準電流回路２の回路ブロック毎に電流の目標値を格納した回路であり、選択信号６１によって目標値が選択されて出力される。また、目標値は、ＲＧＢのサブ画素を持った画素が４００００個ある表示装置である場合、設定したい基準電流を、４００００倍した値を目標値とする。従って、目標値は、各色ｉ１〜ｉ６がｉ１：ｉ２：ｉ３：ｉ４：ｉ５：ｉ６＝１：２：４：８：１６：３２の比をもち、４００００倍された値が格納されている。

比較演算回路１ｃは、基準値記憶回路１ｂから出力される基準電流調整の目標値と、実際に有機ＥＬ素子に流れている電流値とを比較し、目標値の方が大きければディジタル調整信号６２を大きい値に、逆に有機ＥＬ素子に流れている電流値の方が大きければディジタル調整信号６２を小さい値に、それぞれ変更して出力する。実際に有機ＥＬ素子に流れている電流値は、ＡＤ変換器１ｅによってディジタル電流検出信号６３に変換され、比較演算回路１ｃに入力される。

設定値記憶回路１ａは、基準電流調整の目標値と実際に有機ＥＬ素子に流れている電流値が等しくなった時のディジタル調整信号６２が示すディジタル値を記憶する回路である。また、調整がまだ行われていないときは、あらかじめ決められた初期値が格納されていて、調整が終了した段階で、調整済みの値に更新される。格納されるデータは、基準電流回路２の回路ブロック毎に存在し、格納先は選択信号６１によって決められる。

ＤＡ変換器１ｄは、比較演算回路１ｃから出力されるディジタル調整信号６２をアナログ信号に変換し、図２に示した基準電流回路２に電流調整用の電流調整電圧５１を出力する回路である。ＤＡ変換器１ｄは複数のＤＡ変換器を有しており、図４に、ＤＡ変換器１ｄの内部回路を示している。ＤＡ変換器１ｄは、基準電流回路２の回路ブロック毎に用意された１８個のＤＡ変換器（Ｒ１〜Ｒ６、Ｇ１〜Ｇ６、Ｂ１〜Ｂ６）で構成される。また、ディジタル調整信号６２を選択信号６１により選択されたＤＡ変換器（Ｒ１〜Ｒ６、Ｇ１〜Ｇ６、Ｂ１〜Ｂ６）に送るためのスイッチ１１ｄを有している。

図５は図１に示した電流ドライバ３の内部ブロック図である。電流ドライバ３は、シフトレジスタ３ａ、データレジスタ３ｂ、ラッチ回路３ｃ、Ｄ／Ｉ変換器３ｄから構成されている。シフトレジスタ３ａは、１８本の信号からなる画像信号５２を順次データレジスタ３ｂに取り込むための信号を生成するものである。データレジスタ３ｂは、シフトレジスタ３ａの出力によって画像信号５２を順次ラッチするものである。

データレジスタ３ｂにおいて、電流ドライバ３の出力数に相当する画像信号５２を取り込み終えると、ラッチ回路３ｃは、データレジスタ３ｂの出力をラッチし、Ｄ／Ｉ変換器３ｄに出力する。例として、１ライン２００画素を持つ表示装置で、電流ドライバ出力が２００×３（ＲＧＢ）＝６００本ある場合、シフトレジスタ３ａは、２００本の出力を持つ回路になり、データレジスタ３ｂ及びラッチ回路３ｃは、２００画素×６ビット×３（ＲＧＢ）＝３６００ビットを取り込む回路になる。

また、Ｄ／Ｉ変換器３ｄは２００画素×３（ＲＧＢ）＝６００個の回路ブロックから構成され、ラッチ回路３ｃからＤ／Ｉ変換器３ｄの回路ブロック毎に出力される６ビットのディジタル画像信号を電流に変換し、データ線を通して画素回路へ出力するものである。

図６はＤ／Ｉ変換器３ｄを構成するカレントコピア回路を示している。図６に示す回路は１本（１ビット）の画像信号に対応した回路になっており、各色６ビットの画像信号５２に対応するため、この回路６個でＤ／Ｉ変換器３ｄが構成される。図に示すように、カレントコピア回路は、カレントコピアセルａ及びｂのペア回路で構成される。カレントコピアセルａは電流記憶及び出力を行うトランジスタＴｒ１０１、ゲート電圧を保持するための静電容量Ｃ１０１、３個のトランジスタスイッチＳＷ１０１〜１０３で構成され、カレントコピアセルｂは、同じくトランジスタＴｒ１０２、Ｃ１０２、トランジスタスイッチＳＷ１０４〜１０６で構成される。

ペアの回路構成になるのは、カレントコピア回路が電流の記憶動作と、電流出力動作の２種類の動作を行うためである。つまり、片方（カレントコピアセルａ）が基準電流信号ｉ１を記憶しているとき、もう一方（カレントコピアセルｂ）は、基準電流信号５３（ｉ１）に等しい電流を出力している。電流記憶時、静電容量Ｃ１０１（あるいはＣ１０２）の両端電圧はトランジスタＴｒ１０１（あるいはＴｒ１０２）が基準電流信号５３（ｉ１）を流すために必要な電圧に充電され、電流出力時はその電圧が保持される。スイッチＳＷ１０１、ＳＷ１０２及びＳＷ１０４、ＳＷ１０５は、記憶動作に使用するトランジスタスイッチであり、電流記憶信号ａ及びｂによって記憶動作時の時は閉じた状態となり、電流出力動作の時は開いた状態になる。

スイッチＳＷ１０３及びＳＷ１０６は、電流出力動作に使用するトランジスタスイッチであり、画像信号５２がハイ（Ｈｉｇｈ）レベルであれば記憶した電流を出力し、ロー（Ｌｏｗ）レベルであれば出力しない。画像信号５２は、フレーム周期で切り替わる信号によって画像信号５２−ａ、画像信号５２−ｂに分けられてカレントコピアセルに入力される。これは、出力動作を行っているカレントコピアセルだけに画像信号５２を入力するためであり、記憶動作を行っているカレントコピアセル側には、ローレベルが入力されるようになっている。

図７は図５に示したＤ／Ｉ変換器３ｄの内部ブロック図である。記憶用シフトレジスタ３１ｄは電流記憶信号を生成し、生成された信号はスイッチを経て１８個（各色６個）のカレントコピア回路に入力される。記憶用シフトレジスタ３１ｄの出力によって、１８個（各色６個）のカレントコピア回路が１フレームの期間内で順次基準電流を記憶していき、１フレームの期間内で、すべての回路ブロックに電流が記憶される動作となる。

また、図中のカレントコピア回路は図６に示した回路である。この中で、スイッチは外部から入力されるフレーム毎に切り替わるフレーム周期信号によって動作する。スイッチによって、記憶用シフトレジスタ３１ｄの出力は電流記憶信号ａあるいはｂとして切り替えられ、記憶側のカレントコピアセルにのみ電流記憶信号が送られるようになっている。カレントコピア回路はＲＧＢ各色６本（計１８本）からなる基準電流信号５３にそれぞれ対応していて、１８本の基準電流信号５３をそれぞれの回路で記憶する。

また、カレントコピア回路はＲＧＢ各色６ｂｉｔの画像信号５２それぞれに対応していて、画像信号５２が示すディジタル値によって、各色とも、ｉ１：ｉ２：ｉ３：ｉ４：ｉ５：ｉ６＝１：２：４：８：１６：３２の比を持ったｉ１〜ｉ６の組み合わせによって、６４種類の電流を出力する。

以上、図７及び図６の構成からなるＤ／Ｉ変換器３ｄによって、ディジタル画像信号５３が示す６４階調表示のディジタル値に応じた電流が生成され、データ信号５４として画素回路に出力される。

図８は表示部４を構成する画素回路の回路図である。画素回路もカレントコピア回路で構成されており、電流の記憶と出力を行うトランジスタＴｒ２０１と、ゲート電圧を保持するための静電容量Ｃ２０１と、記憶用スイッチＳＷ２０１、ＳＷ２０２と、電流出力用スイッチＳＷ２０３と、有機ＥＬ素子Ｄ１とにより構成される。

有機ＥＬ素子Ｄ１のカソードは全ての画素に共通に接続されて電流出力線５５となっている。この電流出力線５５は、通常動作時には、スイッチＳＷ１（図１参照）によりアース（ＧＮＤ）に接続されており、電流調整動作時には、スイッチＳＷ１により電流検出抵抗Ｒ１に接続されるようになっている。このスイッチＳＷ１の切替え用の制御信号は、電流調整制御回路１より出力される。この抵抗Ｒ１で発生する電圧が電流検出信号５６となる。この抵抗は、検出可能な範囲で極力小さい値の抵抗とするのが良く、よって複数の抵抗を用いて検出する電流値によって使用する抵抗を適宜選択することが望ましい。

スイッチＳＷ２０１〜ＳＷ２０３を制御する走査信号は、外部に設けられた図示せぬゲートドライバ回路から出力される。そして、記憶動作と電流出力動作を区別するため、記憶動作時、スイッチＳＷ２０１とＳＷ２０２が閉じた状態の時、スイッチＳＷ２０３は開いた状態に、電流出力時、スイッチＳＷ２０３が閉じた状態の時、スイッチＳＷ２０１とＳＷ２０２は開いた状態になる。この結果、記憶動作時はＤ／Ｉ変換器３ｄから出力される６４階調に対応した電流がトランジスタＴｒ２０１に記憶され、電流出力時は記憶された電流が有機ＥＬ素子Ｄ１に流れ、有機ＥＬ素子Ｄ１は６４階調つまり６４段階の明るさで発光するのである。

以下、本実施の形態の動作について説明する。本表示装置において画像表示を行う前に、階調電流の調整を実施する。調整は、表示装置を出荷する前に、あらかじめ行っておくことが望ましい。以下、この調整方法について説明する。

この階調電流の調整は、三原色であるＲ（赤）、Ｇ（緑）、Ｂ（青）の順とし、各色とも電流の小さい方からｉ１、ｉ２、ｉ３、ｉ４、ｉ５、ｉ６の順に行うこととする。先ず、電流調整制御回路１のスイッチ１ｈによって、調整用画像信号発生器１ｇ出力側に切り替える。次に、選択回路１ｆは、Ｒの基準電流ｉ１を調整するための選択信号６１を出力する。選択信号６１によって、調整用画像信号発生器１ｇは、２進表示で＃000001のＲの６ビット画像信号と、＃000000のＧ及びＢの６ビット画像信号を、画像信号５２として電流ドライバ３に出力する。

これと同時に、設定値記憶回路１ａはＲの基準電流ｉ１を調整するために、予め決められた初期ディジタル調整信号６２を比較・演算回路１ｃに出力し、比較・演算回路１ｃは、この初期ディジタル調整信号６２を、そのままスイッチ１１ｄを通してＤＡ変換器１ｄへ出力する。この初期ディジタル調整信号６２はＤＡ変換器Ｒ１に入力され、ＤＡ変換器Ｒ１でアナログ信号に変換された後、電流調整電圧５１として基準電流回路２のＲのｉ１に対応する回路ブロックへ出力される。

基準電流回路２は、この電流調整電圧５１に応じた基準電流信号５３（ｉ１−Ｒ）の電流を生成し、電流ドライバ３に出力する。電流ドライバ３は、この基準電流信号５３（ｉ１−Ｒ）の電流をカレントコピア回路ｉ１−Ｒで記憶、そして出力し、画素回路に送る。このとき、カレントコピア回路ｉ１−Ｒに入力されるディジタル画像信号５３（ｉ１−Ｒ）は、調整用の画像信号５２によって、すべてのカレントコピア回路ｉ１−Ｒにおいてハイレベルになっているので、表示部４の全画素回路に基準電流信号５３（ｉ１−Ｒ）に等しい電流が書きこまれ、Ｒの有機ＥＬ素子すべてに基準電流信号５３（ｉ１−Ｒ）に等しい電流が流れる。このときの電流を電流検出回路５にて測定し、測定結果を電流検出信号５６として電流調整制御回路１に出力する。

電流調整制御回路１では、電流検出信号５６をＡＤ変換器１ｅでディジタル値に変換し、比較・演算回路１ｃにおいて、このディジタル値と基準値記憶回路１ｂから出力される目標値と比較する。比較の結果、目標値の方が大きければ、ディジタル調整信号６２を大きな値に変更し、逆に小さければ、ディジタル調整信号６２を小さな値に変更し、再度ＤＡ変換器１ｄに出力する。この動作は、ディジタル電流検出信号６３が基準値記憶回路１ｂから出力される目標値と等しくなるまで繰り返される。

ディジタル電流検出信号６３と目標値が等しくなった時点で、比較・演算回路１ｃは、そのとき出力していたディジタル調整信号６２のディジタル値を設定値記憶回路１ａに出力し、設定値記憶回路１ａはこのディジタル値をＲのｉ１調整値として保存する。続いて、選択回路１ｆは、Ｒの基準電流ｉ２用の選択信号６１に出力を変更し、同様の手順によってＲの基準電流ｉ２の調整が行われる。

以上の調整は、ＲＧＢ各色６個の計１８個の基準電流回路ブロックに対して行われ、調整が全て完了すると、ＲＧＢそれぞれにおいて、基準電流信号５３の電流比はｉ１：ｉ２：ｉ３：ｉ４：ｉ５：ｉ６＝１：２：４：８：１６：３２に設定され、また、設定値記憶回路１ａには１８個の調整値が保存されている。ＲＧＢ毎に基準値記憶回路１ｂに記憶する目標値を変えることで、ＲＧＢ各色の素子特性に応じた調整も可能である。

出荷前に、調整を完了した本発明の表示装置を実際に使用するときは、電源が表示装置に入った後、最初に設定値記憶回路１ａに格納されている１８個の調整値を比較・演算回路１ｃが順次読みとり、ＤＡ変換器１ｄにディジタル調整信号６２として出力する。ＤＡ変換器１ｄは、ディジタル調整信号６２をアナログ信号（電流調整電圧５１）に変換し基準電流回路２に出力する。この結果、基準電流回路２は、調整時と同じ基準電流信号５３を電流ドライバ３に出力することになり、表示部４において正確な６４階調表示が実行される。

以上が、出荷前に調整を行った場合の動作である。次に、出荷前ではなく、電源が投入される度に、調整を実施する方法について説明する。図９が電源投入後に調整を実施する場合の電流調整制御回路１の内部ブロック図である。出荷前に調整を実施する場合は、設定値記憶回路１ａ（図３参照）に調整値を記憶させておく必要があったが、電源投入後に調整を実施する場合は、その必要がないので、設定値記憶回路１ａは削除されている。その他の回路については、出荷前に調整を行う場合と同じである。

電源が投入されると、まず、電流の調整が行われる。調整の順番は出荷前に調整を行うときと同様である。最初に、電流調整制御回路１のスイッチ１ｈによって、調整用画像信号発生器１ｇ出力側に切り替える。また、ＤＡ変換器１ｄ内部のＤＡ変換器はすべて、電源投入と同時に初期化され、電圧出力は０Ｖの状態になっている。

次に、選択回路１ｆは、Ｒの基準電流ｉ１を調整するための選択信号６１を出力する。選択信号６１によって、調整用画像信号発生器１ｇは、２進表示で＃000001のＲの６ビット画像信号と、＃000000のＧ及びＢの６ビット画像信号を画像信号５２として電流ドライバ３に出力する。

基準電流回路２は、ＤＡ変換器１ｄが出力する電流調整電圧が０Ｖのため、電流設定トランジスタはオフ状態にあり、電流はまだ出力されていない状態である。したがって、電流ドライバ３にも、電流は供給されず、画素回路へも電流は供給されないので、有機ＥＬ素子には電流が流れず、電流検出結果はゼロとなる。

比較・演算回路１ｃでは、基準値記憶回路１ｂから出力されるＲの基準電流ｉ１の目標値と比較する。比較の結果、目標値の方が大きいので、比較・演算回路１ｃはディジタル調整信号６２を大きな値に変更し、ＤＡ変換器１ｄに出力する。この動作を繰り返すことで、ＡＤ変換器１ｅが出力するディジタル電流検出信号６３は増加を続け、基準値記憶回路１ｂから出力される目標値と等しくなった時点で、Ｒの基準電流ｉ１の調整が完了する。ＤＡ変換器Ｒ１は電源がオフされるまで、この状態を保持し続ける。続いて、選択回路１ｆは、Ｒの基準電流ｉ２用の選択信号６１に出力を変更し、同様の手順によってＲの基準電流ｉ２の調整が行われる。

以上の調整は、ＲＧＢ各色６個の計１８個の基準電流回路ブロックに対して行われ、調整が全て完了すると、ＤＡ変換器１ｄの１８個の出力は調整済みの出力状態となり、またＲＧＢそれぞれにおいて、基準電流信号５３の電流比はｉ１：ｉ２：ｉ３：ｉ４：ｉ５：ｉ６＝１：２：４：８：１６：３２に設定される。調整が完了すると、電流調整制御回路１のスイッチ１ｈによって、外部から入力されるディジタル画像信号５０の側に切り替えられ、表示部４において正確な６４階調の表示が実行される。

まず、図１０は図１で示した電流調整制御回路１の他の例を示している。図３で示した電流調整制御回路１は、ＡＤ変換器１ｅと基準値記憶回路１ｂと比較・演算回路１ｃによって、ディジタル的に基準値と電流検出結果の比較を行っていたが、図１０に示す電流調整制御回路１は、基準電圧発生器１ｊと比較器１ｋを使用してアナログ的に比較を行うように変更されている。しかし、調整の方法は変わらない。演算回路１ｉは、比較器１ｋの出力の状態によってディジタル調整信号６２を調整し、基準値に等しくなったときのディジタル調整信号６２のディジタル値を設定値記憶回路１ａに保存する。この方法は、ＡＤ変換器を使用しないため、表示装置のコストを下げる効果がある。

図１０の構成は出荷前に調整を行う場合に対応したものになっている。電源投入後に調整を行う場合の電流調整制御回路１の回路ブロック図は、図１１となる。図３、図９の構成の場合と同様に、電源投入後に調整を実施する場合は、設定値記憶回路１ａに調整値を記憶させておく必要がないので、設定値記憶回路１ａは削除されている。設定値記憶回路１ａ以外の回路の動作は、図１０のそれと同じである。

図１２は、図３で示したＤＡ変換器１ｄの内部回路を示している。図４で示したＤＡ変換器１ｄは、ＲＧＢ毎に６個の計１８個のＤＡ変換回路で構成されていたが、図１２に示すＤＡ変換器１ｄは、ＤＡ変換回路１のみで構成されている。この場合、電流調整電圧５１の電圧を保持するために、電圧保持容量１５ｄをそれぞれの電流調整電圧５１の信号線に接続する。図４に示したＤＡ変換器１ｄでは、電源投入後に一度ディジタル調整信号６２を出力するだけであったが、この場合は、電流調整電圧５１の各信号線の電圧がリーク電流によって変化しない程度の間隔で、再書き込みを行うことが望ましい。この方法は、ＤＡ変換器の数を１／１８にすることができるので、表示装置のコストを下げることができる。

以上のように、基準電流回路の電流設定トランジスタにばらつきがあっても、高精度に基準電流を生成できるので、基準電流回路を表示部が形成されているガラス基板と同一基板上に形成できることになり、電流ドライバの近くにこの基準電流回路を配置することが可能となり、発明の課題が達成されるのである。

なお、出荷前に調整を行う場合、電流調整制御回路１を構成する図３に示した回路のうち、当該調整時のみに必要な回路である選択回路１ｆ、基準値記憶回路１ｂ、比較・演算回路１ｃ、ＡＤ変換器１ｅ、スイッチ１ｈは、製品出荷時には必要ないために、削除することが可能である。製品出荷後の電源投入後に調整により得られた設定値を、設定値記憶回路１ａからＤＡ変換器１ｄへ出力して、基準電流の設定が行われることになる。図１０の構成の場合も同様である。

また、温度が変化した時を考えると、基準電流回路２を構成する電流設定トランジスタ（２ｂ：図２参照）の温度特性により、基準電流信号５３に誤差が生じることが考えられる。この影響を抑制するためには、温度センサを設けて、出荷前の調整時に温度に応じた設定値を設定値記憶回路１ａに複数格納しておき、温度センサの出力に応じてＤＡ変換器１ｄへの出力を変更することにより、補正することができる。一方、電源が投入される度に調整を行う場合に、温度センサの出力に応じて調整をし直すことにより、補正が可能となる。

また、本発明によれば、基準電流回路２の誤差だけでなく、電流ドライバや画素回路回路で誤差が発生した場合でも、その誤差を含めて補正することができる。また、本発明の実施の形態として、ＲＧＢそれぞれに異なる有機ＥＬ素子を用いた表示装置を例にとり説明したが、カラーフィルタ方式や色変換方式など１種類以上の有機ＥＬ素子を用いた表示装置に対しても、適用可能である。また、電流調整のために、表示部を構成する有機ＥＬ素子を使用したが、表示領域以外に形成した有機ＥＬ素子を用いて調整を行っても良い。

本発明の実施の形態の構成を示す全体の回路ブロック図である。 図１で示した基準電流回路２の例を示す回路図である。 図１で示した電流調整制御回路１の例を示すブロック図である。 図３で示したＤＡ変換器１ｄの内部を示す回路図である。 図１で示した電流ドライバ３の内部を示す回路ブロック図である。 図５で示したＤ／Ｉ変換器３ｄを構成するカレントコピア回路を示す回路図である。 図５で示したＤ／Ｉ変換器３ｄの内部を示す回路ブロック図である 図１で示した表示部４にマトリクス状に配置された画素回路４ａを示す回路である。 図１に示した電流調整制御回路１を示す他のブロック図である。 図１に示した電流調整制御回路１を示す更に他のブロック図である。 図１に示した電流調整制御回路１を示す別のブロック図である。 図３で示したＤＡ変換器１ｄの内部の他の例を示す回路図である。 従来の表示装置の構成を示す全体の回路ブロック図である。 従来の基準電流回路の一例を示す回路図である。 従来の基準電流回路の他の例を示す回路図である。

符号の説明

１ 電流調整制御回路
２ 基準電流回路
３ 電流ドライバ
４ 表示部
５ 電流検出回路
１ａ 設定値記憶回路
１ｂ 基準値記憶回路
１ｃ 比較・演算回路
１ｄ ＤＡ変換器
１ｅ ＡＤ変換器
１ｆ 選択回路
１ｇ 調整画像発生器
１ｆ 選択回路
１ｈ スイッチ

Claims (8)

1. 発光輝度が駆動電流により制御される電流駆動型の複数の発光素子を駆動する表示駆動回路であって、
   互いに異なる値のｎ個の基準電流の値の組み合わせにより前記発光輝度を２のｎ乗の階調表示とすべく、前記ｎ個の基準電流を生成するよう構成されており、かつ予め設定された所定の発光輝度に対応した基準電流を発生すると共に、制御信号により前記基準電流が調整可能な基準電流発生手段と、
   画像信号に応じた階調表示とすべく前記基準電流を組み合わせた電流を前記複数の発光素子へ駆動電流として供給する駆動手段と、
   前記基準電流発生手段の基準電流を目標値に等しくなるよう調整する調整手段とを含み、
   前記調整手段は、
   前記ｎ個の基準電流のうちのそれぞれ一つを選択して、この選択した基準電流を前記複数の発光素子の全てに供給してこれら発光素子に流れる電流の合計を検出し、この検出された電流値と前記基準電流を調整するための目標となる目標値とを比較してこの比較結果に応じた前記制御信号を生成し、この制御信号によって前記選択した基準電流を、前記目標値に等しくなるよう調整するよう構成されていることを特徴する表示駆動回路。
2. 前記基準電流発生手段は、電圧制御型電流発生回路を有し、
   前記調整手段は、前記比較結果に応じた前記制御信号である制御電圧を生成してこの制御電圧により前記電圧制御型電流発生回路を制御して前記基準電流を調整することを特徴とする請求項１記載の表示駆動回路。
3. 前記調整手段は、前記調整後の制御電圧を記憶する記憶手段を、更に含み、電源投入に応答して、前記記憶手段に記憶されている制御電圧を読取って、前記基準電流を調整するようにしたこと特徴とする請求項２記載の表示駆動回路。
4. 発光輝度が駆動電流により制御される電流駆動型の発光素子を駆動する表示駆動回路であって、
   互いに異なる値のｎ個の基準電流の値の組み合わせにより前記発光輝度を２のｎ乗の階調表示とすべく、前記ｎ個の基準電流を生成するよう構成されており、かつ予め設定された所定の発光輝度に対応した基準電流を発生すると共に、制御信号により前記基準電流が調整可能な基準電流発生手段と、
   画像信号に応じた階調表示とすべく前記基準電流を組み合わせた電流を前記発光素子へ駆動電流として供給する駆動手段と、
   前記基準電流発生手段の基準電流を目標値に等しくなるよう調整する調整手段とを含み、
   前記調整手段は、
   前記ｎ個の基準電流の各々に対して前記基準電流を調整するための目標となる目標値に前記基準電流が等しくなるような調整値である制御信号を予め検出しておきそれを格納した記憶手段を有しており、
   電源投入に応答して、前記記憶手段に格納されている、前記ｎ個の基準電流の各々に対する調整値である制御信号を読取ってこの制御信号により前記基準電流を調整するよう構成されていることを特徴とする表示駆動回路。
5. 前記記憶手段は、周囲温度に応じた複数の調整値を予め格納していることを特徴とする請求項４記載の表示駆動回路。
6. 前記調整手段は、周囲温度に応じた調整値を前記記憶手段から読取って調整をなすことを特徴とする請求項５記載の表示駆動回路。
7. 前記発光素子が形成されている基板と同一基板上に形成されていることを特徴とする請求項１〜６いずれか記載の表示駆動回路。
8. 請求項１〜７いずれか記載の表示駆動回路を含むことを特徴とする表示装置。

Images