JP4151263B2 - 表示装置 - Google Patents
表示装置 Download PDFInfo
- Publication number
- JP4151263B2 JP4151263B2 JP2001370903A JP2001370903A JP4151263B2 JP 4151263 B2 JP4151263 B2 JP 4151263B2 JP 2001370903 A JP2001370903 A JP 2001370903A JP 2001370903 A JP2001370903 A JP 2001370903A JP 4151263 B2 JP4151263 B2 JP 4151263B2
- Authority
- JP
- Japan
- Prior art keywords
- light
- light emitting
- emitting element
- display device
- detection unit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000001514 detection method Methods 0.000 claims description 50
- 239000010408 film Substances 0.000 description 27
- 239000010410 layer Substances 0.000 description 20
- 239000000758 substrate Substances 0.000 description 15
- 239000003990 capacitor Substances 0.000 description 11
- 230000006866 deterioration Effects 0.000 description 9
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 description 7
- 238000000034 method Methods 0.000 description 7
- 239000011159 matrix material Substances 0.000 description 6
- 238000010586 diagram Methods 0.000 description 5
- 230000007423 decrease Effects 0.000 description 4
- 238000012360 testing method Methods 0.000 description 4
- 238000012937 correction Methods 0.000 description 3
- 230000007774 longterm Effects 0.000 description 3
- 239000011368 organic material Substances 0.000 description 3
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 3
- 229920005591 polysilicon Polymers 0.000 description 3
- 230000001681 protective effect Effects 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 230000002238 attenuated effect Effects 0.000 description 2
- 239000004020 conductor Substances 0.000 description 2
- 230000003111 delayed effect Effects 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- 241000483376 Noctua comes Species 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 206010047571 Visual impairment Diseases 0.000 description 1
- 239000012790 adhesive layer Substances 0.000 description 1
- 238000013459 approach Methods 0.000 description 1
- 238000003491 array Methods 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000007772 electrode material Substances 0.000 description 1
- 238000005401 electroluminescence Methods 0.000 description 1
- 230000005525 hole transport Effects 0.000 description 1
- 238000010030 laminating Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 239000003973 paint Substances 0.000 description 1
- 238000005215 recombination Methods 0.000 description 1
- 230000006798 recombination Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
Images
Landscapes
- Control Of El Displays (AREA)
- Electroluminescent Light Sources (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Description
【発明の属する技術分野】
本発明は表示装置に関し、特には発光素子を配列形成してなる表示装置に好適な表示装置に関する。
【0002】
【従来の技術】
有機材料のエレクトロルミネッセンス(Electroluminescence :以下ELと記す)を利用した有機EL素子は、陽極と陰極との間に、有機正孔輸送層や有機発光層を積層させてなる有機材料層を挟持している。このような構成の有機EL素子は、陽極と陰極との間に電圧を印加することにより、陰極から注入された電子と陽極から注入された正孔とが有機発光層で再結合することで発光が生じる自発光素子であることが知られており、10V以下の駆動電圧で、数100〜数1000cd/m2 の輝度が得られる。このため、この有機EL素子を発光素子として用いた表示装置(すなわち有機ELディスプレイ)は、次世代フラットパネルディスプレイ(Flat Panel Display:以下FPDと記す)として有望視されている。
【0003】
ところが、このような有機EL素子は、自発光型であるため、発光効率の経時的な低下は避けられない。特に、このような発光素子を各画素に配列形成してなる表示装置においては、それぞれの発光素子の劣化は各発光素子の発光履歴によってばらつくため、表示輝度が低下するだけではなく、表示画面にムラが生じる。特に、パーソナルコンピュータ等の情報端末のモニターとして、このような表示装置を用いた場合、静止画を長時間表示するといった駆動方法がなされるため、画像を切り換えた場合であっても、長時間表示されていた静止画が残像として見えるといった、「焼き付き」現象が生じ安くなる。
【0004】
このような「焼き付き」の防止を目的として、特願平11−26055には、連続して固定的に表示される画像を、所定の周期で反転させて表示する方法、さらにはこの画像を所定の周期でずらして表示する方法が開示されている。
【0005】
また、特願平10−531361には、画素毎に駆動素子を設けて発光素子の駆動を制御するアクティブマトリックス型の表示装置において、発光素子での発光量が所定基準値に近付くように、駆動素子に印加される電圧を制御する表示装置が記載されている。この表示装置には、各発光素子での発光量を測定するための発光量測定部が各画素に設けられており、これらの発光量測定部で測定した発光量に基づいて各駆動素子に印加される電圧を制御する電圧制御部が設けられている。
【0006】
【発明が解決しようとする課題】
ところが、上述したような表示装置やその駆動方法には次のような課題があった。
すなわち、特願平11−26055のような表示方法のうち、表示画像を所定の周期で反転させる表示方法は、モノクロ表示に対しては有効であるものの、カラー表示においては反転画像が全く異質な画像となるため、カラー表示を行う表示装置への適用が困難である。さらに表示画像を所定の周期でずらす表示方法では、表示位置にずれが生じるため、静止画の表示には不向きであった。
【0007】
そして、特願平10−531361に記載のような表示装置では、各画素部に、発光素子での発光量を測定するための発光量測定部が設けられているが、各画素は、発光素子での発光光を最大限に取り出すために広く開口している。このため、これらの画素部に設けられた発光量測定部には外光が入り易く、発光素子での発光量を正確に測定することが困難であった。したがって、これらの発光量測定部で測定された発光量に基づいて駆動素子の電圧を制御しても、発光素子での発光量を高精度に補正することはできなかった。
【0008】
そこで本発明は、複数配列形成された各発光素子の劣化による表示ムラを高精度に防止し、長期の安定した画像表示が可能な表示装置を提供することを目的とする。
【0009】
【課題を解決するための手段】
このような目的を達成するための本発明は、各画素に発光素子を設けてなる表示装置において、各発光素子での発光光を受光する光検出部、この光検出部で検出された各発光素子での発光量に基づいて各発光素子に流す電流値を制御する制御部、および光検出部への外光の侵入を防止するための遮光膜を備えている。
【0010】
このような構成の表示装置においては、遮光膜によって光検出部への外光の侵入が防止されるため、光検出部では発光素子からの発光光のみが検出される。したがって、より正確に発光素子での発光量が検知され、正確に検知された発光量に基づいて、各発光素子に流す電流量が制御される。
【0011】
【発明の実施の形態】
以下、本発明の実施の形態を図面に基づいて詳細に説明する。ここでは、有機EL素子を発光素子として用いた表示装置(いわゆる有機ELディスプレイ)に本発明を適用した各実施の形態を説明する。しかし、本発明は、発光素子として有機EL素子を用いたものに限定されることはなく、無機EL素子やLEDのような発光素子を用いた表示装置にも同様に適用可能である。
【0012】
(第1実施形態)
図1は、本発明の第1実施形態の表示装置を説明するためのブロック図である。この図に示す表示装置1は、その表示パネル1a上に、表示領域3を備えている。また、ここでの図示は省略したが、この表示領域3には、複数の画素がマトリックス状に配列され、これらの画素毎に発光素子が設けられている。
【0013】
この表示領域3には、各発光素子に発光光を生じさせるための信号を供給するドライブ回路5が接続されている。このドライブ回路5には、ドライブ回路5による信号の供給を制御する階調制御回路7が接続されている。
【0014】
また、この表示装置1には、表示領域3の各発光素子で生じた発光光を検知するための光検出部11が設けられている。この光検出部5は、例えばシリコンフォトダイオードからなり、表示パネル1a上における表示領域3の周囲に配置され、ここでは表示領域3の周囲を囲むように4つの光検出部11が配置されていることとする。
【0015】
図2には、図1中における表示パネル1a部分のA−A’部の拡大断面図を示す。この拡大断面図に示すように、表示パネル1aは、例えば透明基板21の一主面側に表示領域3と光検出部11とを備えており、表示領域3に設けられた各発光素子で生じた発光光hが、透明基板21側から放出される様に構成されている。また、透明基板21の他主面側には、発光領域3の周縁を取り囲む状態で遮光膜22が設けられており、この遮光膜22の下方に透明基板21を挟んで光検出部11が配置されていた構成になっている。
【0016】
ここで、遮光膜22の下方における光検出部11の配置位置は、透明基板21側から表示パネル1aに入射される外光Hが、遮光膜22に遮られて光検出部11に入射することの無い位置であることとする。具体的には、透明基板21側から照射された外光Hが表示パネル1a内に入射される臨界角をθc、遮光膜22から光検出部11までの間隔(ここでは透明基板21の膜厚に対応)をtとした場合、下記式(1)に示すような遮光膜22の端縁からの距離d1よりも内側に光検出部11が配置されることとする。
d1=t×tanθc…(1)
【0017】
また、図2中の二点差線で示すように、光検出部11’は、透明基板21における、表示領域3と反対側の面に設けても良い。この場合、透明基板21上の光検出部11’は、遮光膜22で覆われた状態で配置されることになる。そして、この場合における光検出部11’の具体的な配置位置は、透明基板21側から照射された外光Hが表示パネル1a内に入射される臨界角をθc、外光Hの反射面から光検出部11’までの間隔(ここでは透明基板21の膜厚に対応)をtとした場合、下記式(2)に示すような遮光膜22の端縁からの距離d2よりも内側に光検出部11が配置されることとする。
d2=2t×tanθc…(2)
【0018】
以上のように光検出部11(11’)を配置することで、光検出部11(11’)に対する外光Hの入射を防止し、表示領域3で生じた発光光hのみを光検出部11(11’)に入射させる。尚、遮光膜22は、黒色の有機材料やレジスト材料からなり、特に導電性に問題の無い場合には黒色の導電性材料で構成されていても良い。
【0019】
ここで再び図1に戻り、以上のように遮光膜(図2参照)と共に表示パネル1aに設けられた光検出部11には、各光検出部11で光検出を行うための検出回路13が接続されている。この検出回路13には、4つの光検出部11が並列に接続されており、これにより各光検出部11で検出された発光量が合算されて検出されることになる。また、この検出回路13には、光検出を制御する信号発生回路15と、記憶回路17とが接続されている。
【0020】
信号発生回路15は、上述した階調制御回路7にも接続されており、例えば、この信号発生回路15に対して外部から表示装置1をオフする信号(オフ信号)Soffが入力された場合に、表示領域3に設けられた全ての発光素子を順次発光させるテスト発光が行われるように、階調制御回路7を介してドライブ回路5を制御すると共に、この際に各発光素子において順次発生させた発光光の各発光量を光検出部11で順次検出するように検出回路13を制御する。つまり、この信号発生回路15は、各発光素子を順次発光させ、かつ順次発光光を検出させるための駆動制御部として設けられている。尚、このテスト発光の際には、各発光素子は、予め設定された一定の電圧によって駆動されることとする。
【0021】
一方、記憶回路17は、検出回路13で検出された各発光素子での発光光の発光量を、各発光素子に対応させて記憶するための記憶部として設けられている。この記憶回路17は、階調制御回路7にも接続されている。
【0022】
ここで、階調制御回路7は、上述したように、信号発生回路15からの指示によって、発光素子を順次発光させるようにドライブ回路5よる発光素子への信号の供給を制御するだけではなく、外部から画像信号Sgが入力された場合には、この画像信号Sgが表示領域3の各発光素子に供給されるようにドライブ回路5を制御する。
【0023】
この際、特に、この階調制御回路7は、各発光素子に対して画像信号Sgに対応する電流が流されるように、記憶回路17に記憶された各発光素子の発光量に基づいて、ドライブ回路5から発光素子に供給される信号を補正するための制御部でもある。つまり、表示領域3に設けられた全ての発光素子に対して、一定の輝度の発光が行われるような画像信号Sgが入力された場合に、記憶回路17に記憶された各発光素子の発光量に基づいて、全ての発光素子に一定の電流が流れるように、ドライブ回路5から各発光素子に供給される信号量を補正するのである。
【0024】
尚、表示領域3に配置された各発光素子は、光検出器11との距離がそれぞれ個別であるため、発光量が同一であっても、この距離の違いによって光検出器11で検出される発光量に「差」が生じる。このため、この「差」を補正するためのデータを予め採取しておき、この「差」によって信号量の補正を調整することが好ましい。
【0025】
また、光検回路13で検出される発光量には、光検出部11における暗電流出力もある。このため、階調制御回路7には、発光素子を非発光状態とした場合の出力を測定しておき、これをバックグラウンドとして信号量を補正するような演算機能を持たせても良い。
【0026】
さらに、光検出部11における光検出が温度依存性の高いものである場合、当該光検出部11での発光光の検出量は、発光素子の発光による発熱に影響される。このため、光検出部11の近くに温度センサを配置し、この温度センサで検出された温度に基づいて、補正量を調整するようにしても良い。
【0027】
ここで、表示領域3の各発光素子に供給される信号量の補正は、次のように行われることとする。先ず、この表示装置1が、パッシブマトリックス型の表示装置である場合、有機EL素子からなる発光素子の陰極と陽極に印加される電圧を補正することで、発光素子に対して画像信号Sに対応する電流が流されるようにする。一方、この表示装置がアクティブマトリックス型の表示装置である場合、表示領域3の各画素には、有機EL素子からなる発光素子とこれを駆動する画素回路が設けられているため、発光素子及び画素回路に印加される電圧を補正することで、発光素子に対して画像信号Sに対応する電流が流されるようにする。
【0028】
以上説明した構成の表示装置1では、表示装置1の電源をオフするためのオフ信号Soffが信号発生回路15に入力されると、表示領域3に配置された各発光素子に順次一定の電圧が印加され、この電圧印加による発光光が光検出部11で検出されて、記憶回路17に記憶される。尚、表示装置1の電源は、この一連の動作の後に、実質的にオフとなる。一方、表示装置1の電源をオンすることで、階調制御回路7に画像信号Sgが入力されると、記憶回路17に記憶された各発光素子の発光量に基づいて、この画像信号Sgに対応する電流が各発光素子に流されるように、ドライブ回路5から各発光素子に供給される信号量が補正される。
【0029】
したがって、各発光素子が、それぞれの発光履歴に従って劣化し、供給される信号量に対する発光量が個別に低下した場合であっても、各発光素子に供給される信号量が、それぞれの発光素子の劣化状態に対応して個別に補正される。
【0030】
特に、本実施形態の表示装置1は、図2を用いて説明したように、遮光膜22を設けたことで、発光素子の劣化状態を検知するための光検出部11に外光Hが入射されることを防止したため、正確に各発光素子の発光量を検知して劣化状態を把握できる。
【0031】
この結果、長期の使用に際しても、「焼き付き」のような表示ムラを完全に防止することができ、良好な画質を確実に保った表示を行うことが可能になる。
【0032】
また、各発光素子の発光量を検出するためのテスト発光も、電源をオフする際に各発光素子を1回ずつ順次点灯させるだけなので、表示画面に対して影響を及ぼすことなく行うことができる。
【0033】
尚、上述した第1実施形態においては、電源をオフする際にテスト発光が行われるようにしたが、本発明はこれに限定さえることはなく、例えば電源をオンにした直後で画像表示を行う前に、テスト発光を行う様にしても良い。
【0034】
(第2実施形態)
本第2実施形態は、アクティブマトリックス型の表示装置に本発明を適用した実施の形態を説明する。図3は、本第2実施形態の表示装置における1画素分の回路図である。尚、本発明はこの回路構成に限定されることはない。
【0035】
先ず、この表示装置における各画素の回路構成を図3に基づいて説明する。この表示装置の表示領域には、各画素に表示信号を送信するための走査線Xと信号線Yとが行列状に配線されており、これらの交わる部分に各画素が設けられている。
【0036】
各画素には、スイッチング用のn型トランジスタTr1(以下、スイッチングトランジスタTr1と記す)、電流制御用のp型トランジスタTr2(以下、電流制御トランジスタTr2と記す)、保持容量C、およびフォトダイオードDからなる画素回路と、発光素子(すなわち有機EL素子)ELとで構成されている。尚、スイッチングトランジスタTr1、電流制御トランジスタTr2は、共に薄膜トランジスタであることとする。
【0037】
スイッチングトランジスタTr1は、走査線Xにゲートを接続させると共に、ソースを信号線Yに接続させている。また、このスイッチングトランジスタTr1のドレインは、保持容量Cを介してプラス電源V+に接続している。フォトダイオードDは、アノードをプラス電源V+に接続させ、カソードをスイッチングトランジスタTr1のドレイン側に接続させた状態で、保持容量Cと並列に設けられている。さらに、スイッチングトランジスタTr1のドレインは、電流制御トランジスタTr2のゲートに接続している。そして、電流制御トランジスタTr2のソースはプラス電源V+に、ドレインは発光素子ELのアノードに接続され、発光素子ELのカソードは、全画素共通のマイナス電源V−に接続されている。回路の接地は、プラス電源V+、マイナス電源V−のどちらであっても良く、また、これらとは別の電位であっても良い。
【0038】
次に、輝度を一定するする動作原理を、上記図3および図4を用いて説明する。先ず、表示装置のある走査線Xが選択されると、その走査線Xに接続された画素のスイッチングTr1がON状態になり、電流制御トランジスタTr2に輝度信号が加えられる。この輝度信号は、プラス電源V+を基準とした負出力として加えられる。このとき、保持容量Cが充電され、また発光素子ELが発光を開始する。一方、保持容量Cに並列に接続されたフォトダイオードDが発光素子ELの光を受けて抵抗が下がり、保持容量Cを徐々に放電させるため、電流制御トランジスタTr2の電位が徐々に上がり、発光素子ELに流れる電流が減る。ここで、図4に示すように、同じ輝度信号が与えられていても、発光素子ELの発光強度が高いと(▲1▼)、フォトダイオードDの低抵抗化が大きいため、保持容量Cの放電が早くなり、発光素子ELを流れる電流も早く減衰し、発光素子ELの発光も早く減衰する。また、発光素子ELの発光強度が低い場合には(▲2▼)、フォトダイオードDの低抵抗化が小さいため、保持容量Cの放電が遅くなり、発光素子ELを流れる電流の減衰も遅くなり、発光素子ELの発光減衰も遅くなる。ここで、電流制御トランジスタTr2の電圧電流変換が概ね直線であれば、輝度信号により保持容量Cに保持される電荷量と、発光素子ELの発光量の積算値とは概ね比例する。このため、発光素子ELの発光効率、すなわち流した電流に対する輝度の比が異なる素子であっても、輝度信号出力と発光素子ELの1フィールド間での発光量(積算値)とは概ね比例することになる。したがって、発光素子ELが劣化して発光効率が低下しても、輝度への影響を解消することができる。
【0039】
次に、図5を用いて、この表示装置の画素構造を説明する。
この図に示すように、表示装置31は、基板32上の各画素に、画素駆動用の画素回路33、これを覆う平坦化絶縁膜34、平坦化絶縁膜34上に形成された発光素子EL、これを覆う保護膜36、この上部に形成された遮光膜37、および接着層38を介して基板32と対向して配置された対向基板39を積層してなる。
【0040】
ここで、基板32上に設けられた画素回路33は、上述したような回路構成でであり、ここでは、スイッチングトランジスタ(Tr1)の図示を省略し、電流制御トランジスタTr2、保持容量C、および光検出部としてのフォトダイオードDを図示した。
【0041】
そして、スイッチングトランジスタおよび電流制御トランジスタTr2は、ゲート電極311と、これを覆う状態で設けられた酸化シリコン312からなるゲート絶縁膜と、さらにこの上部に形成されたポリシリコン層313部分からなるソース・ドレインとで構成されている。この電流制御トランジスタTr2のソース・ドレインには、第1電源(V1)からの電源線314が接続されている。
【0042】
また、保持容量Cは、ゲート電極311と同一層のゲート電極層311aを下部電極とし、酸化シリコン312を介して配置されたポリシリコン層313を上部電極として構成されている。さらに、フォトダイオードDは、ゲート電極311と同一層のゲート電極層311a上に形成されており、このゲート電極層311上に設けられた半導体層315と、その上部のポリシリコン層313部分とで構成されている。尚、保持容量Cの下部電極を構成するゲート電極層311aと、フォトダイオードDに接続されたゲート電極層311aとは、電流制御トランジスタTr2のゲート電極311と電気的に接続されていることとする。
【0043】
そして特に、フォトダイオードDは、隣接する画素の発光素子ELでの発光光が入射することのない位置、例えば発光素子ELの中央部下方に配置されていることとする。
【0044】
また、発光素子ELは、反射性電極351と、この上部に積層された有機EL層352と、この有機EL層352上に積層された光透過電極353とで構成されている。この発光素子ELは、反射性電極351によって、電流制御トランジスタTr2のソース・ドレインに接続され、このソース・ドレイン間に流れる電流が反射性電極351に供給される。また、光透過電極353は、各画素の共通電極として設けられ第2電源(V2)に接続される。
【0045】
そして特に、この反射性電極351には、発光素子ELの有機EL層352での発光光をフォトダイオードDに供給するための開口部Aが形成されているところが、ポイントになる。
【0046】
さらに、この発光素子EL上に保護膜36を介して設けられた遮光膜37は、対向基板39側から入射する外光Hが、フォトダイオードDに入射することを防止する位置に配置されることとし、これによってフォトダイオードDには、当該画素に配置された発光素子ELでの発光光hのみを入射させる構成とする。この遮光膜37は、黒色の有機塗料または黒色のレジスト等によって構成されることとする。また、保護膜36によって発光素子ELとの間の絶縁性が確実な場合には、この遮光膜37は遮光性を有していれば導電性材料を用いて構成されていても良い。
【0047】
このような構成の表示装置31では、画素回路33内に上述したようにフォトダイオードDを設けたことにより、各発光素子ELが、それぞれの発光履歴に従って劣化し、供給される信号量に対する発光量が個別に低下した場合であっても、フォトダイオードDの抵抗値の変化により、電流制御トランジスタを流れる電流量が制御されて発光量が一定になるように各発光素子ELにフィードバックが掛かる。したがって、それぞれの発光素子ELの劣化状態に対応して、各発光素子ELに流れる電流値が個別に補正される。
【0048】
また、特に、本実施形態の表示装置31は、図5を用いて説明したように、遮光膜37を設けたことで、発光素子ELの劣化状態を検知するためのフォトダイオードDに外光Hが入射されることを防止したため、正確に各発光素子ELの発光量を検知して劣化状態を把握できる。
【0049】
この結果、第1実施形態の表示装置と同様に、長期の使用に際しても、「焼き付き」のような表示ムラを完全に防止することができ、良好な画質を確実に保った表示を行うことが可能になる。
【0050】
尚、第2実施形態の表示装置においては、発光素子ELを構成するの反射性電極351に形成した開口部A部分に重ねて透明電極材料を形成することで、この開口部A上においても発光が生じるようになる。このため、フォトダイオードDにより多くの発光光hを入射させることが可能になり、検出能力の向上を図ることが可能になる。
【0051】
【発明の効果】
以上説明したように本発明の表示装置によれば、遮光膜によって外光から遮られた位置に光検出部を設けたことで、複数の発光素子の発光量を正確に検知してこれらの劣化状態を正確に把握できるため、長期の使用に際しても、「焼き付き」のような表示ムラを完全に防止することができ、確実に良好な画質を保った表示を行うことが可能になる。
【図面の簡単な説明】
【図1】第1実施形態の表示装置のブロック図である。
【図2】第1実施形態の表示装置の要部断面図である。
【図3】第2実施形態の表示装置の1画素分の回路図である。
【図4】第2実施形態の表示装置の動作原理を説明する図である。
【図5】第2実施形態の表示装置の1画素分の断面図である。
【符号の説明】
1,31…表示装置、3…表示領域、7…階調制御回路(制御部)、11…光検出部、15…信号発生回路(駆動制御部)、17…記憶回路、22,37…遮光膜、33…画素回路、Tr2…電流制御トランジスタ、D…フォトダイオード、EL…発光素子、h…発光光、H…外光、V1…第1電源、V2…第2電源
Claims (3)
- 表示領域に複数の発光素子を配列してなる表示装置において、
前記各発光素子での発光光を受光する光検出部と、
前記光検出部で検出された前記各発光素子での発光量と共に当該各発光素子と光検出器との距離の違いによって当該光検出器で検出される発光量の差に基づいて、当該各発光素子に流す電流値を制御する制御部と、
前記光検出部への外光の侵入を防止するための遮光膜とを備えた
ことを特徴とする表示装置。 - 請求項1記載の表示装置において、
前記光検出部は、前記表示領域の周囲に配置されている
ことを特徴とする表示装置。 - 請求項2記載の表示装置において、
前記各発光素子を順次発光させる駆動制御部と、
前記検出部で検出された前記各発光素子の発光量を記憶する記憶部とを備え、
前記駆動制御部は、前記記憶部に記憶された前記各発光素子の発光量に基づいて、当該各発光素子に流す電流値を制御する
ことを特徴とする表示装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001370903A JP4151263B2 (ja) | 2001-12-05 | 2001-12-05 | 表示装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001370903A JP4151263B2 (ja) | 2001-12-05 | 2001-12-05 | 表示装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2003173869A JP2003173869A (ja) | 2003-06-20 |
JP4151263B2 true JP4151263B2 (ja) | 2008-09-17 |
Family
ID=19180052
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2001370903A Expired - Fee Related JP4151263B2 (ja) | 2001-12-05 | 2001-12-05 | 表示装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4151263B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2020087435A1 (en) | 2018-11-01 | 2020-05-07 | Boe Technology Group Co., Ltd. | Light emitting diode and fabrication method thereof, array substrate and display panel |
Families Citing this family (28)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6933532B2 (en) * | 2003-03-28 | 2005-08-23 | Eastman Kodak Company | OLED display with photosensor |
JP2005062485A (ja) * | 2003-08-12 | 2005-03-10 | Toshiba Matsushita Display Technology Co Ltd | 有機el表示装置およびその駆動方法 |
JP5021884B2 (ja) * | 2003-08-06 | 2012-09-12 | 日本電気株式会社 | 表示駆動回路及びそれを用いた表示装置 |
GB0406540D0 (en) * | 2004-03-24 | 2004-04-28 | Koninkl Philips Electronics Nv | Electroluminescent display devices |
JP2006091462A (ja) * | 2004-09-24 | 2006-04-06 | Semiconductor Energy Lab Co Ltd | 表示装置 |
JP2006106122A (ja) * | 2004-09-30 | 2006-04-20 | Toshiba Corp | 映像表示装置 |
EP1720149A3 (en) * | 2005-05-02 | 2007-06-27 | Semiconductor Energy Laboratory Co., Ltd. | Display device |
JP4876710B2 (ja) * | 2005-09-06 | 2012-02-15 | セイコーエプソン株式会社 | 発光装置および画像形成装置 |
KR101324756B1 (ko) | 2005-10-18 | 2013-11-05 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 표시장치 및 그의 구동방법 |
EP1971975B1 (en) * | 2006-01-09 | 2015-10-21 | Ignis Innovation Inc. | Method and system for driving an active matrix display circuit |
JP2007242830A (ja) * | 2006-03-08 | 2007-09-20 | Sony Corp | 表示装置及び表示装置の製造方法 |
US20070236429A1 (en) * | 2006-03-28 | 2007-10-11 | Toppoly Optoelectronics Corp. | Organic electroluminescent device and fabrication methods thereof |
KR100762682B1 (ko) * | 2006-05-03 | 2007-10-01 | 삼성에스디아이 주식회사 | 유기 전계 발광표시장치 및 그의 제조방법 |
JP5355904B2 (ja) * | 2008-02-26 | 2013-11-27 | パナソニック株式会社 | 照明装置 |
JP2009212164A (ja) * | 2008-02-29 | 2009-09-17 | Univ Of Tokyo | 電子素子、ディスプレイ装置、記憶素子、光センサ、ガスセンサ及び電子素子製造方法 |
JP4992771B2 (ja) * | 2008-03-11 | 2012-08-08 | コニカミノルタホールディングス株式会社 | 照明装置 |
JP2009238833A (ja) * | 2008-03-26 | 2009-10-15 | Sony Corp | 画像表示装置 |
JP5195071B2 (ja) * | 2008-06-25 | 2013-05-08 | セイコーエプソン株式会社 | 発光装置および電子機器 |
JP2010078853A (ja) * | 2008-09-25 | 2010-04-08 | Sony Corp | マトリックス型表示装置及びマトリックス型表示装置の表示方法 |
JP5217859B2 (ja) * | 2008-09-30 | 2013-06-19 | カシオ計算機株式会社 | 発光装置、発光装置の製造方法及び画像形成装置 |
JP5403322B2 (ja) * | 2008-10-15 | 2014-01-29 | ソニー株式会社 | 表示装置 |
JP5239773B2 (ja) * | 2008-11-17 | 2013-07-17 | ソニー株式会社 | 表示装置 |
JP5509589B2 (ja) * | 2008-12-17 | 2014-06-04 | ソニー株式会社 | 表示装置および電子機器 |
JP5302915B2 (ja) | 2009-03-18 | 2013-10-02 | パナソニック株式会社 | 有機el表示装置及び制御方法 |
JP5481902B2 (ja) | 2009-03-27 | 2014-04-23 | ソニー株式会社 | 表示パネルおよび表示装置 |
JP5636657B2 (ja) * | 2009-09-25 | 2014-12-10 | ソニー株式会社 | 表示装置 |
JP5927477B2 (ja) * | 2013-05-07 | 2016-06-01 | 株式会社Joled | 表示パネルおよび表示装置 |
CN207924309U (zh) * | 2018-01-19 | 2018-09-28 | 昆山国显光电有限公司 | 显示装置 |
-
2001
- 2001-12-05 JP JP2001370903A patent/JP4151263B2/ja not_active Expired - Fee Related
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2020087435A1 (en) | 2018-11-01 | 2020-05-07 | Boe Technology Group Co., Ltd. | Light emitting diode and fabrication method thereof, array substrate and display panel |
EP3874546A4 (en) * | 2018-11-01 | 2022-06-22 | Boe Technology Group Co., Ltd. | LIGHT EMITTING DIODE AND METHOD FOR MAKING IT, MATRIX SUBSTRATE AND DISPLAY PANEL |
Also Published As
Publication number | Publication date |
---|---|
JP2003173869A (ja) | 2003-06-20 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4151263B2 (ja) | 表示装置 | |
CN107464529B (zh) | 显示基板及其制备方法、显示面板及其驱动方法 | |
KR100816176B1 (ko) | 이미지 디스플레이 | |
TWI496279B (zh) | 具有光回授補償之主動矩陣式有機發光二極體顯示器 | |
KR101449629B1 (ko) | 입력 기능을 갖는 유기 el 장치 및 전자 기기 | |
US7859189B2 (en) | Electroluminescent display having a drive transistor controlled by a light sensitive device and a light blocking structure to prevent cross talk | |
KR100957585B1 (ko) | 광 감지부를 갖는 전자 디스플레이 장치 | |
KR100614168B1 (ko) | El 표시 장치 및 그 제조 방법 | |
US6852965B2 (en) | Image sensor apparatus having additional display device function | |
US20070205420A1 (en) | Electroluminescent display devices | |
TW573144B (en) | Self light emitting type display device | |
US8599116B2 (en) | Light-emitting device, method for driving the same, and electronic apparatus | |
US20120062135A1 (en) | Display apparatus and method of driving pixel thereof | |
JP7332624B2 (ja) | 表示パネルおよびその駆動方法 | |
JP6111455B2 (ja) | 表示パネル、表示装置および電子機器 | |
US6144162A (en) | Controlling polymer displays | |
CN108807495B (zh) | 阵列基板、显示面板及其测光方法和控制方法 | |
JP4816379B2 (ja) | 有機エレクトロルミネッセンス装置 | |
JP7088596B2 (ja) | 画像スキャン機能を有するamoledディスプレイパネル | |
KR20080082174A (ko) | 유기 발광 표시 장치 및 이의 제조 방법 | |
JP2009500650A (ja) | 電界発光ディスプレイ装置 | |
US20200243620A1 (en) | Display device | |
JP2003330383A (ja) | 有機el表示装置 | |
JP2005513734A6 (ja) | 二重機能エレクトロルミネッセントデバイス及び該デバイスを駆動するための方法 | |
JP2005513734A (ja) | 二重機能エレクトロルミネッセントデバイス及び該デバイスを駆動するための方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20041119 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070109 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070116 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070319 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070911 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071109 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080610 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080623 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110711 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120711 Year of fee payment: 4 |
|
LAPS | Cancellation because of no payment of annual fees |