JP5636657B2 - 表示装置 - Google Patents

Description

本発明は、例えば有機エレクトロルミネッセンス素子（有機ＥＬ素子）を用いた表示装置に関する。

有機エレクトロルミネッセンス（ＥＬ：Electroluminescence）発光素子を画素に用いたアクティブマトリクス方式の表示装置では、各画素回路内部の発光素子に流れる電流を、画素回路内部に設けた能動素子（一般には薄膜トランジスタ：ＴＦＴ）によって制御する。即ち有機ＥＬは電流発光素子のため、ＥＬ素子に流れる電流量をコントロールすることで発色の階調を得ている。

図１６（ａ）に有機ＥＬ素子を用いた画素回路の例を示す。
なお、ここでは１つの画素回路しか示していないが、実際の表示装置では、図示するような画素回路がマトリクス状に配列され、各画素回路が水平セレクタ１１、ライトスキャナ１３により選択されて駆動される。

この画素回路は、ｎチャネルＴＦＴ(Thin Film Transistor)によるサンプリングトランジスタＴｓ、保持容量Ｃｓ、ｐチャネルＴＦＴによる駆動トランジスタＴｄ、有機ＥＬ素子１を有する。この画素回路は、信号線ＤＴＬと書込制御線ＷＳＬとの交差部に配され、信号線ＤＴＬはサンプリングトランジスタＴｓの一端に接続され、書込制御線ＷＳＬはサンプリングトランジスタＴｓのゲートに接続されている。
駆動トランジスタＴｄ及び有機ＥＬ素子１は、電源Vccと接地電位との間に直列に接続される。またサンプリングトランジスタＴｓ及び保持容量Ｃｓは、駆動トランジスタＴｄのゲートに接続されている。駆動トランジスタＴｄのゲート・ソース間電圧をVgsで表わしている。

この画素回路では、書込制御線ＷＳＬを選択状態とし、信号線ＤＴＬに輝度信号に応じた信号値を印加すると、サンプリングトランジスタＴｓが導通して信号値が保持容量Ｃｓに書き込まれる。保持容量Ｃｓに書き込まれた信号値電位が駆動トランジスタＴｄのゲート電位となる。
書込制御線ＷＳＬを非選択状態とすると、信号線ＤＴＬと駆動トランジスタＴｄとは電気的に切り離されるが、駆動トランジスタＴｄのゲート電位は保持容量Ｃｓによって安定に保持される。そして電源電位Vccから接地電位に向かって駆動電流Idsが駆動トランジスタＴｄ及び有機ＥＬ素子１に流れる。
このとき電流Idsは、駆動トランジスタＴｄのゲート・ソース間電圧Vgsに応じた値となり、有機ＥＬ素子１はその電流Idsのレベル値に応じた輝度で発光する。
つまりこの画素回路の場合、保持容量Ｃｓに信号線ＤＴＬからの信号値電位を書き込むことによって駆動トランジスタＴｄのゲート電圧を変化させ、これにより有機ＥＬ素子１に流れる電流値をコントロールして階調を得る。

ｐチャネルＴＦＴによる駆動トランジスタＴｄのソースは電源Vccに接続されており、常に飽和領域で動作するように設定される。このためには、例えば駆動トランジスタＴｄの閾値電圧をVth、駆動トランジスタＴｄのゲート−ソース間電圧をVgs、駆動トランジスタＴｄのドレイン−ソース間電圧をVdsとして、Vgs - Vth < Vds が成立するようにして設定する。
このとき、駆動トランジスタＴｄのドレイン・ソース間に流れる電流Idsは、下記の式により表される。なお下記の式において［＾2］ は２のべき乗を示す。

Ids＝(1/2)・μ・(W/L)・Cox・(Vgs−Vgh)＾2・・・（式１）

飽和領域では、ゲート−ソース間電圧Vgsが一定の条件であれば、ドレイン−ソース間電圧Vdsの変化にかかわらず、電流Idsは変化しない。つまり、ゲート−ソース間電圧Vgsが一定の条件では、駆動トランジスタＴｄは、定電流源としてみることができる。
そのうえで、飽和領域であっても、電流Idsはゲート・ソース間電圧Vgsに応じてはリニアに変化する。つまり、駆動トランジスタＴｄは、これを飽和領域で動作させた上で、ゲート・ソース間電圧Vgsを可変することにより、任意のレベルの電流Idsを安定して流すようにして制御できる。つまり、ゲート・ソース間電圧Vgsの制御により、有機ＥＬ素子１を所望の輝度で安定して発光させることができる。

ここで図１６（ｂ）に、有機ＥＬ素子の電流−電圧（Ｉ−Ｖ）特性の経時変化を示す。実線で示す曲線が初期状態時の特性を示し、破線で示す曲線が経時変化後の特性を示している。一般的に、有機ＥＬ素子のＩ−Ｖ特性は、図示するように時間が経過すると劣化する。つまり、同じ電圧Vをかけているとしても、時間が経過すると、有機ＥＬ素子に流れる電流が少なくなる。これは、有機ＥＬ素子の発光効率が時間経過とともに低下、劣化することを意味している。

上記有機ＥＬ素子の劣化は、例えば下記のような焼き付きの原因となる。
例えば図１７（ａ）のように、或る時間長にわたって黒表示に白い窓形状を表示させ、この後、再び全白の表示に戻したとする。すると、窓形状を表示した部分の輝度が低下して周囲の白色部分よりも暗く見えるようにして表示ムラが生じる。

例えば特許文献１，２には、上記した焼き付きを軽減、補正しようとする技術が記載されている。

特開２００７−１７１５０７号公報 特開２００７−７２３０５号公報

本願発明も、有機ＥＬ素子の劣化による焼き付きを補正しようとするものであり、より高い焼き付き補正効果が得られるようにすることをその課題とする。

そこで本発明は上記した課題を考慮して、表示装置として次のように構成する。
つまり、発光素子が形成され、この発光素子にて発生した光が放出されるための構造を有する画素部を、所定の配列パターンによりマトリクス状に配置した画素アレイと、受光に応じた電流を流すもので、上記画素部の構造において、上記発光素子を形成する発光層の領域内に対応して位置するように設けられる光検出素子と、上記画素部において設けられる、上記発光素子にて発生した光が上記光検出素子に対して入射されるための光入射構造と、を備え、上記画素部として赤色の光を放出するＲ画素部と、緑色の光を放出するＧ画素部と、青色の光を放出するＢ画素部が設けられ、上記青色の光を遮断するＢ光遮断部が上記Ｒ画素部及び上記Ｇ画素部に設けられた光検出素子に対してのみ設けられ、上記光検出素子及び上記Ｂ光遮断部は、上記発光層に対して、放出された光を取り出すために設けられる発光素子開口部の反対側に位置し、上記Ｂ光遮断部は上記Ｒ画素部及び上記Ｇ画素部に設けられたそれぞれの光検出素子の上部であってかつ上記Ｂ画素部の発光素子から出射し上記それぞれの光検出素子に向かう青色の光の光路上に配置されることとした。

上記構成による表示装置は、発光素子にて発生した光を放出させる構造を有する画素部をマトリクス状に配置した画素アレイを有して成る。
そのうえで、画素部には光検出素子を設けることとし、この光検出素子は、上下位置関係として、発光層の領域内に位置するように配置する。また、光検出素子に対して、発光素子にて発生した光が入射されるための構造を画素部に与えることとしている。これにより、光検出素子は、同じ画素部にて発生する光を最も強く受光できることになる。

このようにして、光検出素子が、同じ画素部にて発生する光を強く受光可能となることで、光検出素子を利用した、例えば焼き付き補正などの効果を向上させることができる。

本実施形態の有機ＥＬ表示装置の構成例を示す図である。 実施形態の画素回路についての第１例の構成を示す図である。 実施形態の画素回路についての第２例の構成を示す図である。 光入射構造の第１例を示す図である。 光入射構造の第２例を示す図である。 光入射構造の第３例を示す図である。 光入射構造の第４例を示す図である。 光入射構造の第５例を示す図である。 本実施形態のＥＬ層の厚み設定を説明するための図である。 Ｂ光遮断構成の第１例としての有機ＥＬパネル構造例を示す図である。 Ｂ光遮断構成の第２例としての有機ＥＬパネル構造例を示す図である。 Ｂ光遮断構成の第３例としての有機ＥＬパネル構造例を示す図である。 本実施形態の変形例として、有機ＥＬ表示装置の他の構成例を示す図である。 図１３に示す画素回路の構成例を示す図である。 光検出素子配置の一態様例に応じた有機ＥＬパネル構造例を示す図である。 有機ＥＬ表示装置の一般的な構成例とＥＬ素子のI-V特性を示す図である。 有機ＥＬ表示パネルの焼き付きについて説明するための図である。

以下、本願発明を実施するための形態（実施形態ともいう）について、下記の順により説明する。

＜１．表示装置の構成＞
＜２．画素回路の構成＞
［２−１．画素回路（第１例）］
［２−２．画素回路（第２例）］
＜３．光検出素子配置の態様例＞
＜４．実施形態の光検出素子配置＞
［４−１．実施形態の光検出素子配置に対応する画素部の構造］
［４−２．光入射構造(第１例)］
［４−３．光入射構造(第２例)］
［４−４．光入射構造(第３例)］
［４−５．光入射構造(第４例)］
［４−６．光入射構造(第５例)］
＜５．ＥＬ層の厚み設定＞
＜６．Ｂ光遮断構成＞
［６−１．Ｂ光遮断構成(第１例)］
［６−２．Ｂ光遮断構成(第２例)］
［６−３．Ｂ光遮断構成(第３例)］
＜７．表示装置の構成(変形例)＞

＜１．表示装置の構成＞
図１に本実施形態の有機ＥＬ表示装置の構成例を示す。
この有機ＥＬ表示装置は、有機ＥＬ素子を発光素子とする画素回路１０についてアクティブマトリクス方式で発光駆動を行う構成である。

図示のように、有機ＥＬ表示装置は、多数の画素回路１０が列方向と行方向（ｍ行×ｎ列）にマトリクス状に配列された画素アレイ２０を有する。なお、画素回路１０のそれぞれは、Ｒ（赤）、Ｇ（緑）、Ｂ（青）のいずれかの発光画素となり、各色の画素回路１０が所定規則で配列されてカラー表示装置が構成される。

各画素回路１０を発光駆動するための構成として、ここでは水平セレクタ１１、ライトスキャナ１３を備える。
また水平セレクタ１１により選択され、表示データとしての輝度信号の信号値（階調値）に応じた電圧を画素回路１０に供給する信号線ＤＴＬ１、ＤＴＬ２・・・が、画素アレイ上で列方向に配されている。信号線ＤＴＬ１、ＤＴＬ２・・・は、画素アレイ２０においてマトリクス配置された画素回路１０の列数分だけ配される。

また画素アレイ２０上において、行方向に書込制御線ＷＳＬ１，ＷＳＬ２・・・が配されている。書込制御線ＷＳＬは、それぞれ、画素アレイ２０においてマトリクス配置された画素回路１０の行数分だけ配される。
書込制御線ＷＳＬ（ＷＳＬ１，ＷＳＬ２・・・）はライトスキャナ１３により駆動される。ライトスキャナ１３は、設定された所定のタイミングで、行状に配設された各書込制御線ＷＳＬ１，ＷＳＬ２・・・に順次、走査パルスＷＳ（ＷＳ１，ＷＳ２・・・）を供給して、画素回路１０を行単位で線順次走査する。
なおライトスキャナ１３は、クロックｃｋ及びスタートパルスｓｐに基づいて、走査パルスＷＳを設定する。
水平セレクタ１１は、ライトスキャナ１３による線順次走査に合わせて、列方向に配された信号線ＤＴＬ１、ＤＴＬ２・・・に対して、画素単位の表示データ(階調値)に対応する信号電圧を出力する。

画素回路１０の基本的な構成としては、例えば先に図１６（ａ）に示したものを挙げることができる。
つまり、画素回路１０の基本構成としては、ｎチャネルＴＦＴによるサンプリングトランジスタＴｓ、保持容量Ｃｓ、ｐチャネルＴＦＴによる駆動トランジスタＴｄ、有機ＥＬ素子１を有する。
例えば、この場合のサンプリングトランジスタＴｓはｎチャネルＴＦＴ(Thin Film Transistor)であり、駆動トランジスタＴｄはｐチャネルＴＦＴであるが、いずれも、ｎチャネルＴＦＴを用いてもよい。また、ＺｎＯ、ＩＧＺＯなどのような酸化物をトランジスタのチャネル材料に用いてもよい。

サンプリングトランジスタＴｓのゲートは、ライトスキャナ１３からの書込制御線ＷＳＬが接続される。サンプリングトランジスタＴｓのドレイン−ソースは、信号線ＤＴＬと、駆動トランジスタＴｄのゲートとの間に接続される。
駆動トランジスタＴｄのソース−ドレインは、電源Vccと有機ＥＬ素子１のアノードとの間に接続される。有機ＥＬ素子１のカソードはアースに接続される。ここでの有機ＥＬ素子１はダイオード構造を有するもので、上記のようにアノードとカソードを備える。

また、保持容量Ｃｓは、駆動トランジスタＴｄ(ソース)と電源Vccとの接続点と、駆動トランジスタＴｄのゲートとの間に挿入される。

有機ＥＬ素子１の発光駆動は、基本的には次のようになる。
信号線ＤＴＬに信号電圧が印加されたタイミングで、サンプリングトランジスタＴｓが書込制御線ＷＳＬ経由でライトスキャナ１３から与えられる走査パルスＷＳによって導通される。これにより信号線ＤＴＬからの信号電圧が保持容量Ｃｓに書き込まれ、保持容量Ｃｓはこれを保持する。
保持容量Ｃｓが信号電圧を保持することで、駆動トランジスタＴｄには、保持容量Ｃｓの両端電圧、即ち信号電圧に応じたゲート−ソース間電圧Vgsが生じる。これに応じて、駆動トランジスタＴｄはゲート−ソース間電圧Vgsに応じた電流Idsを有機ＥＬ素子１に流す。つまり、有機ＥＬ素子１には信号電圧に応じた電流Idsが流れ、有機ＥＬ素子１は、電流Idsに応じた階調の輝度で発光する。
例えば上記の画素駆動がフレーム期間ごとに１水平ラインを順次走査するようにして行われることで画像が表示されることになる。また、画素回路１０を含む画素構造の各々は、その位置に応じてＲ，Ｇ，Ｂの何れかの光を出射するようにされており、これによってカラー画像の表示が行われる。

＜２．画素回路の構成＞
［２−１．画素回路（第１例）］

先に、図１６（ｂ）を参照して説明したように、有機ＥＬ素子１は、時間変化によりその発光効率が低下するようにして劣化する。つまり時間が経過するのに応じて、一定電圧Ｖに対する電流量（Ids）が小さくなり、それだけ発光量が低下することになる。このことが図１７（ａ）にて説明したようにして焼き付きの原因となる。
そこで、本実施形態としては、上記の焼き付きが補正されるようにして、画素回路１０について、図２のようにして構成することにした。なお、図２に示される画素回路１０の構成は、第１例となる。
図２（ａ）に示される画素回路１０は、図１６（ａ）に示される基本構成と同様にして、ｎチャネルＴＦＴによるサンプリングトランジスタＴｓ、保持容量Ｃｓ、ｐチャネルＴＦＴによる駆動トランジスタＴｄ、有機ＥＬ素子１を有する。これらの素子についての材料、構造は、上記の画素回路１０の基本構成における説明と同様のものを用いればよい。また、これらの素子の接続態様も、上記の画素回路１０の基本構成の場合と同様となっている。
ただし、この図では、光検出素子Ｄ１のカソードは、アース電位ではなく、所定のカソード電位Vcatと接続している。

そのうえで、図２（ａ）に示す画素回路１０においては、光検出素子Ｄ１が備えられる。この光検出素子Ｄ１は、例えばダイオードなどとしての構造を有する。光検出素子Ｄ１は、例えばそのアノードが駆動トランジスタＴｄのゲート側と接続され、カソードが電源Vccと接続されるようにして、保持容量Ｃｓに対して並列に接続される。

この場合の光検出素子Ｄ１は、逆方向バイアスが与えられた状態で光を検出すると電流を発生し、その電流量は検出した光量が多くなるのに応じて増加するという特性を有する。そして、この光検出素子Ｄ１は、有機ＥＬ素子１から発生する光を受けて検出できるようにして設けられる。
なお、光検出素子Ｄ１は、一般的にはPINダイオードやアモルファスシリコンを利用して作成できるが、これら以外にも、入射光量に応じて流れる電流量が変化するような素子であれば特に限定されるものではない。

図２（ａ）は、光検出素子Ｄ１を備える本実施形態の画素回路１０の動作として、有機ＥＬ素子１の劣化が進行していないとしたときを示している。
このときには、有機ＥＬ素子１が発光して得られる光量は相応に大きなものとなる。すると、光検出素子Ｄ１も大きな光量を検出することになり、相応に大きな電流を流すことになる。このようにして、保持容量Ｃｓと並列な経路に電流が流れることに応じては、保持容量Ｃｓ//光検出素子Ｄ１の並列回路の両端電圧、つまり、駆動トランジスタＴｄのゲート−ソース間電圧Vgsが低下する。これにより、有機ＥＬ素子１に流れる電流は、その分少なくなるようにして制御されることになる。

次に、例えば図２（ａ）のときから或る時間を経過して有機ＥＬ素子１の劣化が進行したときの動作を、図２（ｂ）に示す。
有機ＥＬ素子１の劣化が進行している図２（ｂ）のときには、図２（ａ）と同じ電源Vcc及び信号電圧の条件では、有機ＥＬ素子１の発光輝度は小さくなる。
このために光検出素子Ｄ１は、図２（ａ）のときよりも少ない光量を検出することになって、これに応じたより少ない電流を流すことになる。すると、駆動トランジスタＴｄのゲート−ソース間電圧Vgsの低下の度合いは、図２（ａ）のときよりも小さくなるので、ゲート−ソース間電圧Vgsとしては高くなるようにして制御される。これにより、駆動トランジスタＴｄは、ゲート−ソース間電圧Vgsの上昇分に応じて増加した電流Idsを流そうとすることになる。この結果、有機ＥＬ素子１に流れる電流も増加し、有機ＥＬ素子１の発光輝度も高くなる。

このようにして、図２に示す画素回路１０は、有機ＥＬ素子１の劣化が進行して発光効率が低下するのに応じて、強制的に駆動トランジスタＴｄから有機ＥＬ素子１に流す電流量が増加するようにして制御する。これにより、有機ＥＬ素子１の劣化による発光輝度の変化が抑制されることになる。例えば、図１７（ａ）と同様の時間経過に応じた表示を行ったとしても、図２の画素回路１０を備えていれば、図１７（ｂ）に示すようにして、窓形状を表示した部分の輝度が周囲の白色部分とほぼ同等になる。つまり、焼き付き補正が行われる。

［２−２．画素回路（第２例）］

図３は、本実施形態の画素回路１０としての第２例の構成を示している。なお、この図において図２と同一部分には同一符号を付して説明を省略する。
図３における光検出素子Ｄ１は、そのカソードがVccに接続され、アノードがトランジスタＴｄｔのドレイン−ソースを介して検出ＤＥＬに対して接続される。検出線ＤＥＬは、検出ドライバ６０から引き出されている。

この図に示す構成では、例えば設定された検出タイミングに応じてトランジスタＴｄｔがオンとなるようにして駆動される。このトランジスタＴｄｔのオン期間において、光検出素子Ｄ１が検出している光量に応じた電流が検出線ＤＥＬから検出ドライバ６０に入力される。

検出ドライバ６０は、入力される電流を検出すると、この電流値と、信号線ＤＴＬから印加した信号電圧とを比較する。この比較により、信号電圧に対応して得られるべき正しい電流値と、実際に入力した電流値との誤差を判定できる。そこで、検出ドライバは、誤差に応じて補正した信号電圧値を、水平セレクタ１１に対して命令する。水平セレクタ１１は、この信号電圧値を出力する。第２例の画素回路１０の構成に対応しては、このような検出ドライバ６０と水平セレクタ１１をその制御系に含む帰還制御によって、焼き付き補正を行う。

＜３．光検出素子配置の態様例＞

ここで、表示パネルにおける、１つの画素回路１０に対応する物理的な部分について、画素部ということにする。
有機ＥＬ表示装置によりＲ（赤），Ｇ（緑）、Ｂ（青）の三原色によるカラー画像表示を行う場合には、表示パネルとして、所定の配列パターンによって、Ｒ画素部、Ｇ画素部、及びＢ画素部を配列して形成する。Ｒ画素部は、赤色光（Ｒ光）を放出する画素部であり、Ｇ画素部は緑色光（Ｇ光）を放出する画素部である。Ｂ画素部は、青色光（Ｂ光）を放出する画素部である。

図１５は、光検出素子配置に対応する１組のＲ画素部１０Ａ−Ｒ、Ｇ画素部１０Ａ−Ｇ、Ｂ画素部１０Ａ−Ｂから成る表示パネル部位の構造として考え得る一態様例を示している。
ここでは、例えばカラー表現が可能な１組の画素群を成すＲ画素部１０Ａ−Ｒ、Ｇ画素部１０Ａ−Ｇ、Ｂ画素部１０Ａ−Ｂが水平方向に沿って並んで配置される例としている。また、この図に示す構造は、ＴＦＴ基板の上側から有機分子の光を取り出すトップエミッションといわれる方式のものとなる。トップエミッション構造は、例えば、ＴＦＴ基板の下側から光を取り出すボトムエミッション構造と比較して光利用効率が高くなるという利点を有している。

図１５（ａ）は、一組のＲ画素部１０Ａ−Ｒ、Ｇ画素部１０Ａ−Ｇ、Ｂ画素部１０Ａ−Ｂについての平面図を示す、図１５（ｂ）は、図１５（ａ）のA1-A2矢視による断面図を示し、図１５（ｃ）は、図１５（ａ）のB1-B2矢視による断面図を示す。
なお、以降の説明にあたりＲ画素部１０Ａ−Ｒ、Ｇ画素部１０Ａ−Ｇ、Ｂ画素部１０Ａ−Ｂとで特に画素部を区別する必要の無いときは、画素部１０Ａと表記する場合がある。

先ず、これらのＲ，Ｇ，Ｂ画素部１０Ａとしての部位は、その基本的な層構造として、図１５（ｂ）（ｃ）に示されるように、図の下から上にかけて、ゲート絶縁層３１、層間絶縁膜３２、平坦化膜（ＰＬＮＲ）３３を積層している。そのうえで、図１５（ｂ）に示すように、Ｒ画素部１０Ａ−Ｒ、Ｇ画素部１０Ａ−Ｇごとに、平坦化膜３３の上にアノードメタル３４を形成し、さらにその上からウィンドウ層３７を形成するようにしている。例えばこのように、アノードメタル３４の形成後にウィンドウ層３７を形成していることで、アノードメタル３４の縁部は、ウィンドウ層３７により上側が覆われた状態となっている。また、図１５（ａ）には、形成されたアノードメタル３４の平面部分がアノードメタル平面部３４ａとして示されている。
アノードコンタクト４０は、有機ＥＬ素子１のアノード（アノードメタル３４）と駆動トランジスタＴｄとを接続するための配線の接続端子になる。

ウィンドウ層３７は、図１５（ａ）（ｂ）に示されるＥＬ開口部３８に対応する部分についてはくり抜かれるようになっており、くり抜かれた部分においては、アノードメタル３４が露出することになる。

次に、ＥＬ開口部３８のアノードメタル３４が露出している部分を覆うようにして、ＥＬ層３５（発光層）を形成し、さらにＥＬ層３５の上に、カソード３６を形成する。アノードメタル３４、ＥＬ層３５、及びカソード３６から成る部位が、有機ＥＬ素子１に相当する。

なお、上記の構造によるＲ画素部１０Ａ−Ｒ、Ｇ画素部１０Ａ−Ｇ、Ｂ画素部１０Ａ−Ｂは、所定の方式により、それぞれ、Ｒ光、Ｇ光、Ｂ光のみを放出するようにされている。Ｒ光、Ｇ光、Ｂ光を選択して放出させる方式、構成は、いくつか知られているが、本実施形態としては、これらのうちの何れが採用されてもよい。
また、上記の各色光は、Ｒ画素部１０Ａ−Ｒ、Ｇ画素部１０Ａ−Ｇ、Ｂ画素部１０Ａ−Ｂの各ＥＬ開口部３８から外部に放出される。

ここで、図１５（ｂ）に示す層構造において、ゲート絶縁層３１、層間絶縁膜３２、平坦化膜（ＰＬＮＲ）３３、及びウィンドウ層３７などは、例えば材質、機能等は異なるものの、何れも絶縁性を有しているので絶縁層としてみることができる。これに対して、アノードメタル３４、カソード３６などは導電層となる。

ここでの光検出素子Ｄ１の配置態様として、先ず、その平面的な位置については、図１５（ａ）に示すようにして、Ｒ画素部１０Ａ−Ｒ、Ｇ画素部１０Ａ−Ｇ、Ｂ画素部１０Ａ−Ｂのそれぞれについて、周囲部４５に該当する部位に位置させることとしている。
周囲部４５は、画素部１０Ａにおいて、ＥＬ開口部３８、アノードメタル平面部３４ａより外側の部位となる。そのうえで、この場合には、光検出素子Ｄ１を、紙面において周囲部４５の右下に位置させている。

また、画素部１０Ａの層構造における光検出素子Ｄ１の位置については、図１５（ｃ）に示されるようにして、ゲート絶縁層３１、層間絶縁膜３２、平坦化膜３３、及びカソード３６から成る４層の部分に形成することとしている。
光検出素子Ｄ１は、図２、図３においてダイオードのシンボルにより示されているが、その端子の実際は、図６などに示されるように、物理的には、ゲートメタル、ソースメタルとして形成される。光検出素子Ｄ１としてのダイオードのアノード若しくはカソードの一方の極がゲートメタルに対応し、他方の極がソースメタルに対応する。

上記層構造において少なくともウィンドウ層３７、平坦化膜３３、そしてカソード３６は、光透過性を有している。カソード３６は、例えばMgAg等の金属により形成されるが、非常に薄いことから、光透過性を有する。
このために、上記のようにして配置される光検出素子Ｄ１には、ＥＬ開口部３８から放出されて下層側に回り込んで漏れてきた光が、カソード３６、ウィンドウ層３７から平坦化膜３３を介して受光されることになる。

上記図１５に示す構造とされたうえで、先に図２若しくは図３に示した画素駆動回路の構成を採る場合、理想的には、Ｒ画素部１０Ａ−Ｒに設けられる光検出素子Ｄ１は、同じＲ画素部１０Ａ−ＲのＥＬ開口部３８から放出される光のみを受光すべきことになる。同様に、Ｇ画素部１０Ａ−Ｇに設けられる光検出素子Ｄ１は、同じＧ画素部１０Ａ−ＧのＥＬ開口部３８から放出される光のみを受光し、Ｂ画素部１０Ａ−Ｂに設けられる光検出素子Ｄ１は、同じＢ画素部１０Ａ−ＢのＥＬ開口部３８から放出される光のみを受光すべきことになる。例えば、或る画素部１０Ａにおける光検出素子Ｄ１に対して、他の画素部１０Ａからの放出光も入射されてしまうと、これによる電流値の変化が生じるために、適切な補正輝度が得られなくなるからである。

しかし、例えば図１５に示されるように周囲部４５に対応する位置に光検出素子Ｄ１を配置している状態では、自身が設けられている画素部１０Ａから放出される光だけではなく、これ以外の近辺に配されている画素部１０Ａからも、相当量の光が光検出素子Ｄ１に対して入射してしまう。これは、光検出素子Ｄ１が、本来検出対象とする色光だけではなく、これ以外の色光の成分も受光して検出してしまうことを意味するものであり、適正な焼き付き補正効果を得ることの妨げとなる。

＜４．実施形態の光検出素子配置＞
［４−１．実施形態の光検出素子配置に対応する画素部の構造］

本実施形態としては、光検出素子Ｄ１において検出対象としない色光が受光されることをできるかぎり排除して、検出対象とする色光が支配的に受光されるようにすることで、より最適な焼き付き補正結果を得ようとするものである。以降、このための構成について説明する。

ここで、先に図１５に示した光検出素子配置の例では、光検出素子Ｄ１は、平面的には、ＥＬ開口部３８よりも外側の周囲部４５に対応する位置に配置されていた。
これに対して、本実施形態の光検出素子配置では、図４に示すようにして光検出素子Ｄ１を配置する。なお、図４には、１つの画素部１０Ａが抜き出されて示されている。この図に示される画素部１０Ａは、図１５に示したＲ画素部１０Ａ−Ｒ、Ｇ画素部１０Ａ−Ｇ、Ｂ画素部１０Ａ−Ｂの何れにも該当する。また、この図において図１５と同一とされる部分については同一符号を付して説明を省略する。これらの点については、図５〜図８により後述する第２例〜第５例の光入射構造の場合にも同様である。

本実施形態としては、図４（ａ）の平面図に示すようにして、光検出素子Ｄ１は、平面から見た場合にはＥＬ開口部３８内に在るようにして配置される。図４（ａ）においては、略長方形のＥＬ開口部３８のほぼ中央に光検出素子Ｄ１が在るようにして配置した態様を示している。

また、有機ＥＬパネルの厚み方向における光検出素子Ｄ１の配置位置としては、図４（ｂ）のA1-A2矢視による断面図に示される。つまり、図１５に示した光検出素子配置の第１例と同じく、ゲート絶縁層３１、層間絶縁膜３２、平坦化膜３３から成る３層の部分に形成することとしている。
この配置位置とすることで、光検出素子Ｄ１は、平面的にはＥＬ層３５が占有する領域内に位置することになる。つまり、光検出素子Ｄ１は、ＥＬ層３５から発せられる光を真上側から受けることのできる位置に在ることになる。

ただし、この配置において光検出素子Ｄ１が有効にＥＬ層３５から発せられる光を受光できるためには、ＥＬ開口部３８に対応する少なくとも一部について、ＥＬ層３５にて発生した光を、上側だけではなく、下側の層にまで入射される構造により形成することが必要になる。この光入射構造については、第１例〜第５例を挙げて後述する。
そして、ＥＬ層３５にて発生した光が下側層にまで入射される構造とすることで、光検出素子Ｄ１に対しては、同じ画素部１０ＡのＥＬ層３５にて発生した光が、非常に近距離で、かつ、直接的に入射される。このとき、光検出素子Ｄ１は、ＥＬ層３５にて発生した光が非常に強いエネルギーを持つ状態で受光できる。つまり、光検出素子Ｄ１は、本来受光すべき色光を支配的に受光できる。
このようにして本実施形態の光検出素子配置では、光検出素子Ｄ１の配置の工夫によって、光検出素子Ｄ１が本来受光すべき色光をより効率的に受光できるようにしている。

［４−２．光入射構造(第１例)］

次に、ＥＬ層３５にて発生した光を下層側にまで入射させるための構造（光入射構造）についての第１例〜第５例を説明していくこととし、先ず、光入射構造の第１例を説明する。
上記の光検出素子配置を説明した図４には、光入射構造の第１例も示されている。
この図に示される第１例の光入射構造の場合、アノードメタル３４は光透過性を有さない材質により形成されていることを前提とする。そのうえで、図４（ｂ）のA1-A2矢視断面図に示すようにして、アノードメタル３４一部分において孔部を形成するようにしてアノードメタル開口部３９を設けることとしている。
このアノードメタル開口部３９は、例えば、平面から見た場合には、図４（ａ）の平面図に示すように、光検出素子Ｄ１とほぼ同じとなる位置に形成する。

このような構造とすることで、ＥＬ層３５にて発生した光は、アノードメタル開口部３９からその下層側にも放出できることになる。そして、アノードメタル開口部３９の真下に在るようにされている光検出素子Ｄ１に対して、下層側に放出された光をより直接的に入射させることができる。

なお、この図においては、アノードメタル開口部３９は、光検出素子１の平面サイズよりも若干小さいサイズで、その形状としては長方形としているが、これはあくまでも一例である。アノードメタル開口部３９のサイズは、例えば光検出素子Ｄ１よりも大きくても良いし、また、形状も、長方形などの方形に限定されず、例えば円形、楕円形などとされてもよい。

［４−３．光入射構造(第２例)］

図５は、光入射構造の第２例を示している。
光入射構造の第２例としては、図５（ｂ）のA1-A2矢視断面図に示すように、光を透過しないアノードメタル３４に代えて、光を透過する材質による透明アノードメタル３４Ａを設けることとしている。なお、この場合には、透明アノードメタル３４Ａには開口部は形成せずにベタのパターンにより形成している。このようにしてベタのパターンとして形成できるので、例えばプロセスとしては簡単なものとすることができる。

この構造では、ＥＬ層３５にて発生した光は、透明アノードメタル３４Ａを透過してこれより下層にも放出され、この結果、光検出素子Ｄ１に対しても有効に入射されることになる。

［４−４．光入射構造(第３例)］

図６は、光入射構造の第３例を示している。
光入射構造の第３例としては、図６（ａ）の平面図、及び図６（ｂ）のA1-A2矢視断面図に示すように、アノードメタルについて、図４のアノードメタル開口部３９に相当する部位については透明アノードメタル３４Ａとし、残る周囲の部分は光を透過しないアノードメタル３４として形成するものである。
この場合にも、ＥＬ層３５にて発生した光は、透明アノードメタル３４Ａを透過してこれより下層に放出されて、検出素子Ｄ１に入射される。第１例でもいえることであるが、この場合には、下層側に光を透過する部分が、アノードメタル３４よりも小さい限定されたサイズの領域となるので、例えば外光の影響を受けにくいという利点がある。

なお、この場合においても、透明アノードメタル３４Ａが対応する領域の平面形状及びサイズについては特に限定されない。

［４−５．光入射構造(第４例)］

光入射構造の第４例としては、図７（ａ）の平面図及び図７（ｂ）のA1-A2矢視断面図に示すように、先ずは、図４の第１例と同様にアノードメタル開口部３９を形成する。これとともに、平面方向においてアノードメタル開口部３９に対応する位置の上側において、透明ウィンドウ層３７Ｂを設ける。この場合、ＥＬ層３５及びカソード３６は、透明ウィンドウ層３７Ｂの上側に対して形成されることになる。

この構造では、ＥＬ層３５にて発生した光は、透明ウィンドウ層３７Ｂからアノードメタル開口部３９を介して平坦化膜３３（若しくはＢ光遮断平坦化膜３３Ａ）より下層に対しても放出され、光検出素子Ｄ１に入射される。

なお、この場合の透明ウィンドウ層３７Ｂの形状、サイズについても特に限定されるものではない。
また、この光入射構造の第４例の変形例としては、例えば光入射構造の第２例に準じて、アノードメタルについて、ベタの透明アノードメタル３４Ａとすることが考えられる。また、図６に示した光入射構造の第３例のように、アノードメタル３４の開口部に透明アノードメタル３４Ａを形成した構造と組み合わせることもできる。
なお、後述するＢ光遮断構成として、第２例若しくは第３例を採用する場合には、この図に示されるウィンドウ層３７及び透明ウィンドウ層３７Ｂを、それぞれＢ光遮断ウィンドウ層３７Ａとしての材質により形成することになる。

［４−６．光入射構造(第５例)］

第５例の光入射構造では、図８の断面図に示すようにして、ブラックマトリクス４２が設けられるパネル構造を前提とする。なお、この図に示す断面図も、例えば図４（ｂ）〜図７（ｂ）と同様に、A1-A2矢視に対応する位置の断面を示す。

ブラックマトリクス４２は、画素部１０Ａの配列面にわたって形成されるもので、例えばＥＬ開口部３８（発光素子開口部）に対応する部分がくり抜かれるようにされた黒色パターンとされる。また、このブラックマトリクス４２は、有機ＥＬ素子１よりも上の層として形成される。ブラックマトリクス４２においてＥＬ開口部３８に対応してくり抜かれた部分がブラックマトリクス開口部４３となる。この場合にはカソード３６の上に透明の保護層４１を形成しておる、ブラックマトリクス４２は、この保護層４１の上面に対して形成されている。

ブラックマトリクス４２が設けられることで、各色の画素部１０Ａの境界部分には、黒色による光を透過しない部分が形成されることになる。これにより、例えば表示される画像のコントラストが向上する。

そのうえで、光入射構造の第５例としては、図示するようにして、アノードメタル開口部３９を、ブラックマトリクス４２の下側となる位置に設けるようにする。また、光検出素子Ｄ１の平面方向における位置としても、同じブラックマトリクス４２の下側となる位置にて、アノードメタル開口部３９の直下となるようにして設けるようにする。
このようにしてアノードメタル開口部３９をブラックマトリクス４２の下側に設けることで、例えばブラックマトリクス開口部４３から光検出素子Ｄ１に対して入射してくる外光の影響を小さくできる。

なお、この第５例に関しては、図４〜図７により説明した光入射構造の第１例〜第４例の何れとも組み合わせることができる。

＜５．ＥＬ層の厚み設定＞

また、本実施形態の光検出素子配置の構成を採る場合におけるＥＬ層３５の厚みについて、本実施形態としては、次のようにして設定することとしている。
なお、本実施形態でのＥＬ層３５の厚み設定に関しては、前述した光入射構造の第１例、及び第３例〜第５例の何れにも適用可能である。また、後述するＢ光遮断構成の第１例〜第３例にも有効に適用できる。

先ず、本実施形態の有機ＥＬ素子１には、図９、及びこれまでの図４〜図８などの構造図（断面図）にも表されているように、キャビティ構造を与えている。つまり、ＥＬ層３５（発光層）の上側のカソード３６については半透過膜（半反射膜）とし、下側のアノードメタル３４については反射膜として形成する。これにより、EL層３５にて発生した光は、カソード３６とアノードメタル３４との電極間で反射、干渉を繰り返しながら、カソード３６を介して放出されることになる。

図９における発光中心とは、例えばＥＬ層３５において最も発光強度が高いとする断面高さ方向における位置を示している。すると、発光中心にて発生して上側に放出される光は、２つの経路によるものがあることになる。つまり、図の右側において示されるように、先ず、経路Ｐ１によって上側に直接放出される光と、経路Ｐ２によって一旦、下側に向かってアノードメタル３４にて反射してから上方向に向かって放出される光とがあることになる。
この場合において、ＥＬ層３５の全体の厚さに対応する、カソード３６の下面からアノードメタル３４の上面までの距離L0において、発光中心からカソード３６の下面までのＥＬ層３５の距離をL1、発光中心からアノードメタル３４の上面までの距離をL2とする（L0＝L1+L2）。また、ＥＬ層３５から放出させるべき色光のスペクトルピーク波長をλとする。そして、距離L1、L2をλの整数倍に設定する、つまり、光路Ｐ１、Ｐ２の何れもが、λの整数倍の距離を持つようにして設定する。光路Ｐ１は、距離L1と同じ長さであり、光路Ｐ２の長さは、L1＋2*L2により表される。このようにして、直接の光路Ｐ１と反射光路Ｐ２との各光路長についてλの整数倍に設定すると、反射による干渉効果によって、カソード３６を介して取り出せる光のスペクトルは急峻なものとなって、例えばカラー表示に際しては色純度が向上するなどの効果が得られる。

そして、上記のようにして距離L1、L2をλの整数倍に設定した場合には、下層側に取り出される光としても、同じく、急峻なスペクトルを得ることができる。
つまり、図９の左側に示す直接の光路Ｐ３は発光中心からアノードメタル３４の上面までの距離であるが、これは、距離L2と同じであり、従って光路Ｐ３の長さはλの整数倍となる。また、図９の左側に示す反射光路Ｐ４は2*L1＋L2で表されるものとなり、従って、λの整数倍の光路長を有することになる。すると、例えばここでは図示していないが、カソード３６とアノードメタル３４との間で反射を繰り返してアノードメタル開口部３９から出て行く光としても、急峻なスペクトルを有していることになる。ここで、放出される光のスペクトルが急峻になるということは、放出光が強められることを意味する。つまり、上記のようにしてＥＬ層３５の厚み(L1，L2)を設定することによっては、上層側に放出させる光だけではなく、下層側において光検出素子Ｄ１に入射させる光についても強めることができる。本実施形態では、このようなＥＬ層３５の構成によっても、同じ画素部１０Ａにて発生する光を、さらに効率よく、ＥＬ層３５より下層側の光検出素子Ｄ１に対しても入射させることとしている。

＜６．Ｂ光遮断構成＞
［６−１．Ｂ光遮断構成(第１例)］

ところで、Ｒ画素部１０Ａ−Ｒから放出されるＲ光、Ｇ画素部１０Ａ−Ｇから放出されるＧ光、及びＢ画素部１０Ａ−Ｂから放出されるＢ光のうちで、最も波長が短いものはＢ光となる。このために、Ｂ光は、Ｒ光、Ｇ光よりもエネルギーが強くなる。例えば、実際においては、光検出素子Ｄ１によっては或る程度弱い光までも効率的に検出できるように、感度を高く設定することが行われる。この輝度設定に応じて、実際には、Ｒ光、Ｇ光に対して短い波長のＢ光のエネルギーが極端に強くなる。このために、光検出素子Ｄ１への入射光のクロストークに関して、特に現実においては、Ｂ光が他の色（Ｒ，Ｇ）に対応する画素部１０Ａに入射してしまうことが問題になる。逆に言えば、Ｒ画素部１０Ａ−Ｒ及びＧ画素部１０Ａ−Ｇの各光検出素子Ｄ１に対するＢ光の入射光量が有効に抑制されれば、非常に良好な焼き付き補正を実現できることになる。
そこで、本実施形態では、有機ＥＬ表示装置として上記図４〜図９により説明した構成に加えて、さらに、以降説明するＢ光遮断の構成も与えることとした。

Ｂ光遮断構成としては、第１例〜第３例を挙げることとする。
図１０（ａ）（ｂ）は、第１例のＢ光遮断構造を示している。
なお、この図１０における各部の構造、配置については、図１５と同じになるので、図１５と同一部分には同一符号を付して説明を省略する。また、この図では、アノードメタル３４がベタで形成された状態を示しているので、光入射構造としては第２例が対応することになるが、ここで説明するＢ光遮断構造については、他の光入射構造の例にも同様に適用できる。これらの点については、後述する第２例、第３例のＢ光遮断構成に対応する図１１、図１２についても同様である。

第１例としては、図１０（ｂ）に示されるように、Ｒ画素部１０Ａ−Ｒ及びＧ画素部１０Ａ−Ｇにおける平坦化膜については、Ｂ光遮断平坦化膜３３Ａを採用する。Ｂ光遮断平坦化膜３３Ａは、波長選択によりＢ光は遮断し、Ｒ光、Ｇ光は透過する性質を有している。なお、ここでの「遮断」とは、光検出素子Ｄ１においてＢ光が有効に受光されないとみなされる程度にまでＢ光の透過率が低いことを指す。つまり、Ｂ光遮断平坦化膜３３Ａは、Ｒ光、Ｇ光の透過率よりも、Ｂ光の透過率が低いという性質を有する層となる。
また、残るＢ画素部１０Ａ−Ｂについては、少なくともＢ光を透過する（Ｂ光遮断平坦化膜３３ＡよりもＢ光の透過率が高い）平坦化膜３３を採用する。
上記のようにＢ光を遮断するＢ光遮断平坦化膜３３Ａとしての材質には、例えば、ノボラックを採用できる。図１０に示す構造ではＲ画素部１０Ａ−Ｒ及びＧ画素部１０Ａ−Ｇを隣接させているので、Ｂ光遮断平坦化膜３３Ａについては、Ｒ画素部１０Ａ−ＲとＧ画素部１０Ａ−Ｇとにわたって共通に形成することができる。
また、Ｂ光を透過する平坦化膜３３としての材質にはポリイミドを採用できる。

光検出素子Ｄ１は、平坦化膜と、これより下の層から成る積層部において形成されている。これは、平坦化膜は、ＥＬ開口部３８から放出された光が回り込むようにして下層側に入射し、光検出素子Ｄ１に到達するまでの経路において存在しているものとしてみることができる。
従って、上記のようにしてＢ光遮断平坦化膜３３Ａを設けることとすれば、Ｒ画素部１０Ａ−Ｒ及びＧ画素部１０Ａ−Ｇの各光検出素子Ｄ１に対し入射されるＢ光は遮断されることになる、若しくは入射光量が非常に少なくなる。
この結果、Ｒ画素部１０Ａ−Ｒ及びＧ画素部１０Ａ−Ｇの各光検出素子Ｄ１にて受光される光としては、それぞれＲ光、Ｇ光が支配的となる。これにより、Ｒ画素部１０Ａ−Ｒ及びＧ画素部１０Ａ−Ｇのそれぞれにおいて、ＥＬ層３５の劣化状態に応じた適切な焼き付き補正の動作が得られる。また、Ｂ画素部１０Ａ−Ｂについては、Ｂ光を透過する平坦化膜３３を備えることで、光検出素子Ｄ１はＢ光が支配的に入射されるようになっているので、そのＥＬ層３５の劣化状態に応じた適切な焼き付き補正の動作が得られる。

［６−２．Ｂ光遮断構成(第２例)］

図１１（ａ）（ｂ）は、Ｂ光遮断構成の第２例を示している。
この図の場合には、Ｒ画素部１０Ａ−Ｒ及びＧ画素部１０Ａ−Ｇのウィンドウ層３７Ａについて、波長選択によりＢ光は遮断しＲ光、Ｇ光は透過する材質を用いることとしている。また、Ｂ画素部１０Ａ−Ｂについては、少なくともＢ光を透過するウィンドウ層３７としている。
このような構成によっても、Ｒ画素部１０Ａ−Ｒ及びＧ画素部１０Ａ−Ｇの各光検出素子Ｄ１にまで入射されるＢ光が弱まって、それぞれ、Ｒ光、Ｇ光の入射が支配的になり、また、Ｂ画素部１０Ａ−ＢについてはＢ光の入射が支配的になる。これにより、各色の画素部１０Ａにおいて、そのＥＬ層３５の劣化状態に応じた適切な焼き付き補正の動作が得られる。

なお、図１１に示す構造においてもＲ画素部１０Ａ−Ｒ及びＧ画素部１０Ａ−Ｇを隣接させているので、Ｂ光遮断ウィンドウ層３７Ａについては、Ｒ画素部１０Ａ−ＲとＧ画素部１０Ａ−Ｇとにわたって共通に形成できる。

さらに、この場合には、Ｒ画素部１０Ａ−Ｒ及びＧ画素部１０Ａ−Ｇに対応するＢ光遮断ウィンドウ層３７Ａと、Ｂ画素部１０Ａ−Ｂに対応するウィンドウ層３７とは、それぞれ材質が異なり、プロセスも異なることになる。
そこで、この場合には、図１１（ｂ）に表されているように、先ずＢ光遮断ウィンドウ層３７Ａを形成してから、ウィンドウ層３７を形成することで、ウィンドウ層３７について、Ｂ光遮断ウィンドウ層３７Ａの上側に覆い被さるようにされた部位である、オーバーラップ部分３７ａを形成する。

このようにしてオーバーラップ部分３７ａが形成された部分については、これまでよりもアノードメタル３４からウィンドウ層上面までの距離が長く取れることになる。これにより、有機ＥＬ素子１としての層を形成するための蒸着の際に、蒸着マスクや転写基板などが、ＥＬ開口部３８において露出するアノードメタル３４に接触する可能性、確率を低くできる。蒸着マスクや転写基板がアノードメタル３４と接触すると滅点による点状欠陥が生じる。つまり、オーバーラップ部分３７ａを形成することで点状欠陥が発生する確率が低下し、これにより、有機ＥＬパネルの歩留まりが向上し、また、点状欠陥の少ない高品質の有機ＥＬパネルを得ることができる。
図１１の場合、Ｂ画素部１０Ａ−Ｂのウィンドウ層３７についてオーバーラップ部分３７ａを形成しているので、上記の効果は、Ｂ画素部１０Ａ−Ｂにおいて最も顕著に得られる。しかし、Ｒ画素部１０Ａ−Ｒ及びＧ画素部１０Ａ−Ｇについては、図１１（ｂ）に示されるように、これら２つの画素部が連なる部位を１つの画素部としてみれば、その両縁において、オーバーラップ部分３７ａが在るものとしてみることができる。従って、Ｒ画素部１０Ａ−Ｒ及びＧ画素部１０Ａ−Ｇにおいても、蒸着マスクや転写基板がアノードメタル３４と接触する可能性、確率は充分に低くできる。
なお、Ｂ画素部１０Ａ−Ｂのウィンドウ層３７を形成した後に、Ｒ画素部１０Ａ−Ｒ及びＧ画素部１０Ａ−ＧのＢ光遮断ウィンドウ層３７Ａを形成することとして、Ｂ光遮断ウィンドウ層３７Ａ側についてオーバーラップ部分を形成するようにしても上記と同様の効果が得られる。

［６−３．Ｂ光遮断構成(第３例)］

図１２（ａ）（ｂ）はＢ光遮断構成としての第３例を示している。
この図に示す第３例は、上記図１０及び図１１に示した第１例及び第２例の構成を組みあわせている。
つまり、Ｒ画素部１０Ａ−Ｒ及びＧ画素部１０Ａ−Ｇには、Ｂ光遮断平坦化膜３３Ａ及びＢ光遮断ウィンドウ層３７Ａを形成する。Ｂ画素部１０−Ｂについては、少なくともＢ光を透過する平坦化膜３３及びウィンドウ層３７を形成する。
このようにして、有機ＥＬパネルにおける２層についてＢ光遮断平坦化膜３３Ａ及びＢ光遮断ウィンドウ層３７Ａを採用することで、Ｒ画素部１０Ａ−Ｒ及びＧ画素部１０Ａ−Ｇに入射されるＢ光をさらに弱いものとすることが可能になり、より適切な焼き付き補正の動作を期待できる。

また、図１２（ｂ）から分かるように、この第３例についても、第２例と同様に、ウィンドウ層３７についてはオーバーラップ部分３７ａを形成することにより、滅点の低減が図られている。

＜７．表示装置の構成(変形例)＞

図１３は、本実施形態の変形例として、有機ＥＬ表示装置としての他の構成例を示している。なお、この図において図１と同一部分には同一符号を付して説明を省略する。
図１３に示す有機ＥＬ表示装置では、ドライブスキャナ１２が追加して設けられている。

ドライブスキャナ１２は、電源制御線ＤＳＬ（ＤＳＬ１，ＤＳＬ２・・・）と接続される。電源制御線ＤＳＬ（ＤＳＬ１，ＤＳＬ２・・・）は、書込制御線ＷＳＬ（ＷＳＬ１，ＷＳＬ２・・・）と同様に、行単位ごとに、１水平ラインを形成する画素回路１０に対して共通に接続されている。

図１４は、上記図１３の画素回路１０の構成例を示している。なお、この図においては、水平セレクタ１１，ドライブスキャナ１２、及びライトスキャナ１３がともに示されている。また、図２に示される画素回路１０と同一部分には同一符号を付して説明を省略する。
図１４に示される画素回路１０の構成要素と、これら構成要素の接続態様については、図２と同様となる。ただし、図１４においては、ドライブスキャナ１２により駆動される電源制御線ＤＳＬが、駆動トランジスタＴｄの電源として接続されている。

ドライブスキャナ１２は、クロックｃｋ及びスタートパルスｓｐに基づいて、しかるべきタイミングにより、電源制御線ＤＳＬに対して駆動電圧Vccと初期電圧Vssを交互に印加する。
例えばドライブスキャナ１２は、先ず電源制御線ＤＳＬに初期電圧Vssを印加し、駆動トランジスタＴｄのソース電位を初期化しておく。次に、水平セレクタ１１により信号線ＤＴＬに基準値電圧（Vofs）が与えられている期間に、ライトスキャナ１３がサンプリングトランジスタＴｓを導通させて駆動トランジスタＴｄのゲート電位を基準値に固定する。その状態でドライブスキャナ１２によって、駆動電圧Vccを印加することで、保持容量Ｃｓに駆動トランジスタＴｄの閾値電圧Vthを保持させる。これは、駆動トランジスタＴｄの閾値電圧の補正動作となる。
その後、水平セレクタ１１により信号線ＤＴＬに信号電圧(Vsig)が印加される期間に、ライトスキャナ１３の制御によりサンプリングトランジスタＴｓを導通させ、信号値を保持容量Ｃｓに書き込ませる。このとき、駆動トランジスタＴｄの移動度補正も行われる。
その後、保持容量Ｃｓに書き込まれた信号値に応じた電流が有機ＥＬ素子１に流れることで、信号値に応じた輝度による発光が行われる。
この動作により、駆動トランジスタＴｄの閾値や移動度など、駆動トランジスタＴｄの特性のバラツキの影響がキャンセルされる。また駆動トランジスタＴｄのゲート・ソース間電圧は一定値に保たれているので有機ＥＬ素子１に流れる電流も変動しない。

なお、これまでの説明では、光検出素子Ｄ１は、画素アレイ２０を形成する画素回路１０ごとに設けられるものとしている。
しかし、焼き付きに相当する有機ＥＬ素子の劣化は、実際的なこととして、同等の劣化が在る程度の広い画素領域に分布するような状態となることが多い。このことに基づき、所定の水平画素部数×垂直画素部数からなる領域部分に対応させて１つの光検出素子Ｄ１を設けるような光検出素子のレイアウトとすることを考えることができる。この場合には、例えば図３に示した第２例としての画素回路の構成を採るほうが適している。
この構成の場合には、検出ドライバ６０が、光検出素子Ｄ１にて検出される光量（電流レベル）に応じて、その光検出素子Ｄ１が対応する領域部分を形成する画素回路の補正信号電圧を設定することになる。
そして、この構成は、例えばＲ，Ｇ，Ｂの色別に行う場合にも適用できる。つまり、所定の水平画素部数×垂直画素部数からなる領域部分ごとに、Ｒ光，Ｇ光，Ｂ光ごとに１つの光検出素子Ｄ１を設ける。このような場合において、Ｒ光，Ｇ光に対応する光検出素子Ｄ１が設けられる画素部に対して、本実施形態のＢ光遮断構造を適用することで、これまでに説明したのと同等の効果が得られる。

また、これまでの説明では、Ｒ画素部１０Ａ−Ｒ及びＧ画素部１０Ａ−ＧにおいてＢ光遮断のための共通の構成、構造を適用している。
しかし、例えば、材質が有りさえすれば、Ｒ画素部１０Ａ−Ｒ、Ｇ画素部１０Ａ−Ｇ、Ｂ画素部１０Ａ−Ｂごとに異なる光遮断の構成を適用することも考えられる。例えば、Ｒ画素部１０Ａ−Ｒには、Ｒ光のみを透過し、Ｇ光及びＢ光を遮断する材質による平坦化膜及び／又はウィンドウ層を形成する。同様に、Ｇ画素部１０Ａ−Ｇには、Ｇ光のみを透過し、Ｒ光及びＢ光を遮断する材質による平坦化膜及び／又はウィンドウ層を形成し、Ｂ画素部１０Ａ−Ｂには、Ｂ光のみを透過し、Ｒ光及びＧ光を遮断する材質による平坦化膜及び／又はウィンドウ層を形成する、というものである。
つまり、本発明は、複数の異なる色光を放出する画素部が設けられる場合において、少なくとも、１つの特定の色光を遮断、減衰できる絶縁層を、上記１つの特定の色光以外を放出する画素部に設けるものである。

また、有機ＥＬパネルとして取り得る層構造は、これまでに図示したものには限定されるものではなく、従って、１つの特定の色光を遮断、減衰する絶縁層としても、これまでに例示した平坦化膜、ウィンドウ層には限定されるものではない。

１１ 水平セレクタ、１３ ライトスキャナ、画素回路１０、画素部１０Ａ（１０Ａ−Ｒ，Ｇ，Ｂ）、３１ ゲート絶縁層、３２ 相関絶縁膜、３３ 平坦化膜、３３Ａ Ｂ光遮断平坦化膜、３４ アノードメタル、３４Ａ 透明アノードメタル、３５ ＥＬ層、３６ カソード、３７ ウィンドウ層、３７Ａ Ｂ光遮断ウィンドウ層、３７Ｂ 透明ウィンドウ層、３７ａ オーバーラップ部分、３８ ＥＬ開口部（発光素子開口部）、３９ アノードメタル開口部、Ｄ１ 光検出素子

Claims (6)

1. 発光素子が形成され、この発光素子にて発生した光が放出されるための構造を有する画素部を、所定の配列パターンによりマトリクス状に配置した画素アレイと、
   受光に応じた電流を流すもので、上記画素部の構造において、上記発光素子を形成する発光層の領域内に対応して位置するように設けられる光検出素子と、
   上記画素部において設けられる、上記発光素子にて発生した光が上記光検出素子に対して入射されるための光入射構造と、を備え、
   上記画素部として赤色の光を放出するＲ画素部と、緑色の光を放出するＧ画素部と、青色の光を放出するＢ画素部が設けられ、
   上記青色の光を遮断するＢ光遮断部が上記Ｒ画素部及び上記Ｇ画素部に設けられた光検出素子に対してのみ設けられ、
   上記光検出素子及び上記Ｂ光遮断部は、上記発光層に対して、放出された光を取り出すために設けられる発光素子開口部の反対側に位置し、
   上記Ｂ光遮断部は上記Ｒ画素部及び上記Ｇ画素部に設けられたそれぞれの光検出素子の上部であってかつ上記Ｂ画素部の発光素子から出射し上記それぞれの光検出素子に向かう青色の光の光路上に配置された
   表示装置。
2. 上記光入射構造は、上記発光素子を形成する発光層の下に形成される反射膜である光透過性を有さないアノードメタルの上記光検出素子に対応する位置において形成した開口部を備える、
   請求項１に記載の表示装置。
3. 上記光入射構造は、上記発光素子を形成する発光層の下に形成される反射膜として、光透過性を有するベタのアノードメタルを備える、
   請求項１に記載の表示装置。
4. 上記光入射構造は、上記発光素子を形成する発光層の下に形成されるアノードメタルとして、上記光検出素子に対応する位置に対応させて形成した光透過性を有する透明アノードメタルを備える、
   請求項１に記載の表示装置。
5. 上記光入射構造は、さらに発光素子を形成する発光層の下に、光透過性を有するウィンドウ層を備える、
   請求項１乃至請求項４のいずれかに記載の表示装置。
6. 上記発光素子の上側に対して設けられ、上記発光素子開口部に対応した部分がくり抜かれるようにされた黒色パターンとして形成されるブラックマトリクスをさらに備え、
   上記光検出素子は、ブラックマトリクスの下に位置するようにして配置される、
   請求項１乃至請求項５のいずれかに記載の表示装置。

Images