JP3219185B2 - 電子発生装置、画像表示装置およびそれらの駆動回路、駆動方法 - Google Patents

電子発生装置、画像表示装置およびそれらの駆動回路、駆動方法

Info

Publication number
JP3219185B2
JP3219185B2 JP20966796A JP20966796A JP3219185B2 JP 3219185 B2 JP3219185 B2 JP 3219185B2 JP 20966796 A JP20966796 A JP 20966796A JP 20966796 A JP20966796 A JP 20966796A JP 3219185 B2 JP3219185 B2 JP 3219185B2
Authority
JP
Japan
Prior art keywords
voltage
electron
surface conduction
vns
wiring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP20966796A
Other languages
English (en)
Other versions
JPH09120268A (ja
Inventor
泰之 外處
英俊 鱸
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP20966796A priority Critical patent/JP3219185B2/ja
Priority to US08/689,658 priority patent/US6339414B1/en
Priority to CA002183828A priority patent/CA2183828C/en
Priority to AU64208/96A priority patent/AU715254B2/en
Priority to EP96306142A priority patent/EP0762372B1/en
Priority to KR1019960034823A priority patent/KR100248034B1/ko
Priority to DE69637963T priority patent/DE69637963D1/de
Priority to CN96111409A priority patent/CN1106631C/zh
Publication of JPH09120268A publication Critical patent/JPH09120268A/ja
Application granted granted Critical
Publication of JP3219185B2 publication Critical patent/JP3219185B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2007—Display of intermediate tones
    • G09G3/2011—Display of intermediate tones by amplitude modulation
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J1/00—Details of electrodes, of magnetic control means, of screens, or of the mounting or spacing thereof, common to two or more basic types of discharge tubes or lamps
    • H01J1/02—Main electrodes
    • H01J1/30—Cold cathodes, e.g. field-emissive cathode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J1/00—Details of electrodes, of magnetic control means, of screens, or of the mounting or spacing thereof, common to two or more basic types of discharge tubes or lamps
    • H01J1/02—Main electrodes
    • H01J1/30—Cold cathodes, e.g. field-emissive cathode
    • H01J1/304—Field-emissive cathodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/027—Details of drivers for data electrodes, the drivers handling digital grey scale data, e.g. use of D/A converters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0275—Details of drivers for data electrodes, other than drivers for liquid crystal, plasma or OLED displays, not related to handling digital grey scale data or to communication of data to the pixels by means of a current
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0223—Compensation for problems related to R-C delay and attenuation in electrodes of matrix panels, e.g. in gate electrodes or on-substrate video signal electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2007—Display of intermediate tones
    • G09G3/2014—Display of intermediate tones by modulation of the duration of a single pulse during which the logic level remains constant
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2201/00—Electrodes common to discharge tubes
    • H01J2201/30—Cold cathodes
    • H01J2201/304—Field emission cathodes
    • H01J2201/30403—Field emission cathodes characterised by the emitter shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2201/00—Electrodes common to discharge tubes
    • H01J2201/30—Cold cathodes
    • H01J2201/316—Cold cathodes having an electric field parallel to the surface thereof, e.g. thin film cathodes
    • H01J2201/3165—Surface conduction emission type cathodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2329/00—Electron emission display panels, e.g. field emission display panels

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Nanotechnology (AREA)
  • Mathematical Physics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Cold Cathode And The Manufacture (AREA)

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、電子発生装置、画
像表示装置、及びそれらの駆動回路、駆動方法に関し、
より詳しくは表面伝導型放出素子を多数個備える画像表
示装置に関する。
【０００２】
【従来の技術】従来から、電子放出素子として熱陰極素
子と冷陰極素子の２種類が知られている。このうち冷陰
極素子では、たとえば電界放出型素子（以下ＦＥ型と記
す）や、金属／絶縁層／金属型放出素子（以下ＭＩＭ型
と記す）や、表面伝導型放出素子などが知られている。
【０００３】ＦＥ型の例としては、たとえば、W.P. Dyk
e & W.W.Dolan,"Field emission",Advance in Electron
Physics,8,89(1956)や、あるいは、C.A. Spindt,"Phys
ical Properties of thin-film field emission cathod
es withmolybdenium cones",J.Appl.Phys.,47,5248(197
6)などが知られている。図３８は、Ｃ．Ａ．Ｓｐｉｎｄ
ｔらによる素子の断面図である。同図において、３０１
０は基板で、３０１１は導電材料よりなるエミッタ配
線、３０１２はエミッタコーン、３０１３は絶縁層、３
０１４はゲート電極である。本素子はエミッタコーン３
０１２とゲート電極３０１４の間に適宜の電圧を印可す
ることにより、エミッタコーン３０１２の先端部より電
界を放出させるものである。
【０００４】また、ＭＩＭ型の例としては、たとえば、
C.A. Mead,"Operationof tunnel-emission Devices,J.A
ppl.Phys.,32,646(1961)などが知られている。図３９
は、ＭＩＭ型の断面図であり、図において、３０２０は
基板で、３０２１は金属よりなる下電極、３０２２は厚
さ、１００オングストローム程度の薄い絶縁層、３０２
３は厚さ８０〜３００オングストローム程度の金属より
なる上電極である。ＭＩＭ型は、上電極３０２３と下電
極３０２１の間に適宜の電圧を印可することにより、上
電極３０２３の表面より電子を放出させるものである。
【０００５】また、表面伝導型放出素子としては、たと
えば、M.I. Elinson, Radio Eng.Electron Phys.,10,12
90,(1965)や、後述する他の例が知られている。表面伝
導型放出素子は、基板上に形成された小面積の薄膜に、
膜面に平行に電流を流すことにより電子放出が生ずる現
象を利用するものである。この表面伝導型放出素子とし
ては、前記エリンソン等によるＳｎＯ2薄膜を用いたも
のの他に、Ａｕ薄膜によるもの[G. Dittmer:"Thin Soli
d Films", 9,317(1972)]や、Ｉｎ2Ｏ3 /ＳｎＯ2 薄膜に
よるもの[M.Hartwell and C.G.Fonstad:"IEEE Trans.ED
Conf.",519(1975)]や、カーボン薄膜によるもの［荒木
久 他：真空、第２６巻、第１号、22(1983)]等が報告
されている。
【０００６】これらの表面伝導型放出素子の素子構成の
典型的な例として、図３７に前述のM. Hartwellらによ
る素子の平面図を示す。同図において、３００１は基板
で、３００４はスパッタで形成された金属酸化物よりな
る導電性薄膜である。導電性薄膜３００４は図示のよう
にＨ字形の平面形状に形成されている。該導電性薄膜３
００４に後述の通電フォーミングと呼ばれる通電処理を
施すことにより、電子放出部３００５が形成される。図
中の間隔Ｌは、０．５〜１［ｍｍ］，Ｗは、０．１［ｍ
ｍ］で設定されている。尚、図示の便宜から、電子放出
部３００５は導電性薄膜３００４の中央に矩形の形状で
示したが、これは模式的なものであり、実際の電子放出
部の位置や形状を忠実に表現しているわけではない。
【０００７】M.Hartwellらによる素子をはじめとして上
述の表面伝導型放出素子においては、電子放出を行う前
に導電性薄膜３００４に通電フォーミングと呼ばれる通
電処理を施すことにより電子放出部３００５を形成する
のが一般的であった。すなわち、通電フォーミングと
は、前記導電性薄膜３００４の両端に一定の直流電圧、
もしくは、例えば１Ｖ／分程度の非常にゆっくりとした
レートで昇圧する直流電圧を印加して通電し、導電性薄
膜３００４を局所的に破壊もしくは変形もしくは変質せ
しめ、電気的に高抵抗な状態の電子放出部３００５を形
成することである。尚、局所的に破壊もしくは変形もし
くは変質した導電性薄膜３００４の一部には、亀裂が発
生する。通電フォーミング後に導電性薄膜３００４に適
宜の電圧を印加した場合には、前記亀裂付近において電
子放出が行われる。
【０００８】上述の表面伝導型放出素子は、構造が単純
で製造も容易であることから、大面積にわたり多数の素
子を形成できる利点がある。そこで、たとえば本出願人
による特開昭６４−３１３３２号において開示されるよ
うに、多数の素子を配列して駆動するための方法が研究
されている。また、表面伝導型放出素子の応用について
は、たとえば、画像表示装置、画像記録装置などの画像
形成装置や、荷電ビーム源、等が研究されている。
【０００９】特に、画像表示装置への応用としては、た
とえば本出願人によるＵＳＰ5,066,883や特開平2-25755
1号において開示されているように、表面伝導型放出素
子と電子ビームの照射により発光する蛍光体とを組み合
わせて用いた画像表示装置が研究されている。表面伝導
型放出素子と蛍光体とを組み合わせて用いた画像表示装
置は、従来の他の方式の画像表示装置よりも優れた特性
が期待されている。たとえば、近年普及してきた液晶表
示装置と比較しても、自発光型であるためバックライト
を必要としない点や、視野角が広い点が優れていると言
える。
【００１０】
【発明が解決しようとする課題】発明者らは、上記従来
技術に記載したものをはじめとして、さまざまな材料、
製法、構造の表面伝導型放出素子を試みてきた。さら
に、多数の表面伝導型放出素子を配列したマルチ電子
源、ならびにこのマルチ電子源を応用した画像表示装置
について研究を行ってきた。
【００１１】発明者らは、たとえば図４０に示す電気的
な配線方法によるマルチ電子源を試みてきた。すなわ
ち、表面伝導型放出素子を２次元的に多数個配列し、こ
れらの素子を図示のようにマトリックス状に配線したマ
ルチ電子源である。図中、１００２は表面伝導型放出素
子を模式的に示したもの、１００３は行配線、１００４
は列配線である。行配線１００３および列配線１００４
は、実際には有限の電気抵抗を有するものであるが、図
においては配線抵抗４００４および４００５として示さ
れている。上述のような配線方法を、単純マトリックス
配線と呼ぶ。
【００１２】なお、図示の便宜上、６ｘ６のマトリック
スで示しているが、マトリックスの規模はむろんこれに
限ったわけではなく、たとえば画像表示装置用のマルチ
電子源の場合には、所望の画像表示を行うのに足りるだ
けの素子を配列し配線するものである。表面伝導型放出
素子を単純マトリックス配線したマルチ電子源において
は、所望の電子ビームを出力させるため、行配線１００
３および列配線１００４に適宜の電気信号を印加する。
たとえば、マトリックスの中の任意の１行の表面伝導型
放出素子を駆動するには、選択する行の行配線１００３
には選択電圧Ｖｓを印加し、同時に非選択の行の行配線
１００３には非選択電圧Ｖｎｓを印加する。これと同期
して列配線１００４に電子ビームを出力するための駆動
電圧Ｖｅを印加する。この方法によれば、配線抵抗４０
０４および４００５による電圧降下を無視すれば、選択
する行の表面伝導型放出素子には、Ｖｅ−Ｖｓの電圧が
印加され、また非選択行の表面伝導型放出素子にはＶｅ
−Ｖｎｓの電圧が印加される。Ｖｅ，Ｖｓ，Ｖｎｓを適
宜の大きさの電圧にすれば選択する行の表面伝導型放出
素子だけから所望の強度の電子ビームが出力されるはず
であり、また列方向配線の各々に異なる駆動電圧Ｖｅを
印加すれば、選択する行の素子の各々から異なる強度の
電子ビームが出力されるはずである。また、表面伝導型
放出素子の応答速度は高速であるため、駆動電圧Ｖｅを
印加する時間の長さを変えれば、電子ビームが出力され
る時間の長さも変えることができるはずである。
【００１３】したがって、表面伝導型放出素子を単純マ
トリックス配線したマルチ電子源にはいろいろな用途が
考えられており、例えば、画像情報に応じた電圧信号を
適宜印加すれば、画像表示装置用の電子源として応用で
きるものと期待される。しかしながら、実際に電圧源を
マルチ電子源に接続し前記の電圧印加方法で駆動した場
合には、配線抵抗で電圧降下が発生するために各表面伝
導型放出素子に実効的に印加される電圧がばらつくとい
う問題が発生していた。
【００１４】各素子に印加される電圧がばらつく原因と
して、まず第一に、単純マトリックス配線では各表面伝
導型放出素子ごとに配線長が異なる（すなわち、配線抵
抗の大きさが素子ごとに異なる）ことが挙げられる。第
二に、行配線の各部分の配線抵抗４００４で発生する電
圧降下の大きさが一様でないことが挙げられる。これ
は、選択する行の行配線から当該行に接続された各表面
伝導型放出素子に電流が分岐して流れるため、配線抵抗
４００４の各々に流れる電流の大きさが一様でないため
に起きるものである。
【００１５】第三に、駆動するパターン（画像表示装置
の場合には表示する画像パターン）によって配線抵抗で
生じる電圧降下の大きさが変化することが挙げられる。
これは、駆動するパターンによって、配線抵抗に流れる
電流が変化するために起きるものである。以上のような
原因により、各表面伝導型放出素子に印加される電圧に
ばらつきが発生すると、各表面伝導型放出素子から出力
される電子ビーム強度が所望の値からずれる琴似なり、
応用上不都合であった。例えば、画像表示装置に応用し
た場合には、表示画像の輝度が不均一になったり、表示
画像パターンによって輝度が変動したりした。
【００１６】また、電圧のばらつきは単純マトリックス
の規模が大きくなるほど顕著になる傾向がある為、画像
表示装置の場合には画素数を制限する要因ともなった。
このような点に鑑みて鋭意研究した結果、本発明者らは
上記の電圧印加方法とは異なる駆動方法をすでに試みて
いる。すなわち、表面伝導型放出素子を単純マトリック
ス配線したマルチ電子を駆動する際、列方向配線には駆
動電圧Ｖｅを印加するための電圧源を接続するのではな
く、所望の電子ビームを出力するのに必要な電流を供給
するための電流源を接続して駆動する方法である。この
方法は、表面伝導型放出素子に流れる電流（以下、素子
電流Ｉｆと記す）と放出される電子ビーム（以下、放出
電流Ｉｅと記す）との間の強い相関関係に着目した結果
考案された方法であり、素子電流Ｉｆの大きさを制限す
ることにより放出電流Ｉｅの大きさを制御するものであ
る。
【００１７】つまり、表面伝導型放出素子の（素子電流
Ｉｆ）対（放出電流Ｉｅ）特性を参照して各表面伝導型
放出素子に流す素子電流Ｉｆの大きさを決定し、列方向
配線に接続した電流源からこれを供給するのである。具
体的には、（素子電流Ｉｆ）対（放出電流Ｉｅ）特性を
記憶させたメモリや、流すべき素子電流Ｉｆを決定する
ための演算器や、制御電流源などの電気回路を組み合わ
せることにより駆動回路を構成すればよい。このうち制
御電流源には、流すべき素子電流Ｉｆの大きさを一旦電
圧信号にした後、電圧／電流変換回路で電流に変換する
ような回路形式を用いてもよい。
【００１８】この方法によれば、前述の電圧源を接続し
て駆動する方法と比較して、配線抵抗で電圧降下が発生
したとしてもその影響を受けにくいため、出力される電
子ビーム強度のバラツキや変動を低減するのに大きな効
果が認められた。しかしながら、電流源を接続して駆動
する方法には全く問題がないわけではなく、以下に述べ
るような問題が発生していた。
【００１９】図４１並びに図４２を参照して、この問題
点について説明する。図４１は、従来行われていた駆動
方法を説明するための図であり、マトリックスう配線さ
れた複数の電子放出素子３０１と、駆動回路が示されて
いる。図は、複数の電子放出素子のうち第Ｍ行目の電子
放出素子を駆動して電子放出させる場合を例示したもの
である。なお、以後の説明では、駆動すべき電子放出素
子を選択素子、駆動しない電子放出素子を半選択素子と
呼ぶ。
【００２０】図示のように、Ｍ行目を駆動する場合に
は、Ｍ行目の行配線には電圧源Ｖｓ（例えば、出力電圧
が−７ボルトとする）が接続され、他の行配線にはグラ
ンドレベル（即ち、０ボルト）が接続される。電圧源Ｖ
ｓの極性から容易に判るように、駆動すべきＭ行目の行
配線は、０ボルトよりも低い電圧（−７ボルト）に保持
される。
【００２１】また、各列配線にはそれぞれ個別に制御電
流源３０２（controlled currentsource）が接続されて
おり、選択素子には制御電流源３０２から駆動電流が供
給される。図４２は、静電電流源をより具体的に示した
回路図で、カレントミラー方式の電圧／電流変換回路で
ある。図中の３１１はオペアンプ、３１２はＲオームの
抵抗値をもつ抵抗、３１３と３１５はｐｎｐトランジス
タ、３１３はｎｐｎトランジスタ、３１６は列配線と接
続するための端子である。本回路の出力電流Ｉｏｕｔと
入力電圧Ｖｉｎの間には、下記の関係が成立する。
【００２２】Ｉｏｕｔ＝Ｖｉｎ／Ｒ 即ち、入力電圧Ｖｉｎの大きさを変えることにより、出
力電流Ｉｏｕｔの大きさを制御することが可能である。
そこで、電子放出素子から所望の放出電流Ｉｅを得るの
に必要な電子電流Ｉｆｏの値を、予め電子放出素子の放
出電流Ｉｅ／素子電流Ｉｆ特性に基づいて決定し、この
決定した素子電流Ｉｆｏの値になるように制御電流現の
出力電流Ｉｏｕｔを制御していた。
【００２３】しかしながら、制御電流の出力電流Ｉｏｕ
ｔの一部が、半選択素子に分流してしまうという問題が
生じていた。これは、制御電流源がＩｆｏの電流を出力
する際には、端子３１６の電圧が実効的にはグランドレ
ベルよりも大きな値となることに起因する。図４１に示
すように、Ｉｏｕｔの一部は各半選択素子に分流してし
まい、選択素子に流れる駆動電流Ｉｓが実効的にはＩｏ
ｕｔよりもかなり小さくなってしまう。マトリックス配
線されている電子放出素子の数が多ければ多いほど、半
選択素子に分流する電流も大きくなり、問題はより顕著
になる。例えば、Ｉｏｕｔが１．５ｍＡだとして、半選
択素子に流れる電流Ｉｈｓが１素子あたり０．００１ｍ
Ａ打とすると、１０００行のマトリックスであったなら
Ｉｈｓの総和は約１ｍＡとなり、選択素子にはわずかＩ
ｓ＝０．５ｍＡしか供給できないのである。 （Ｉｏｕｔ＝Ｉｓ＋ΣＩｈｆ） このため、例えば画像表示装置にこの駆動方法を適用す
る場合、表示画像の輝度の正確性を確保するために、制
御電流源の出力電流Ｉｏｕｔの大きさを、半選択素子に
流れてしまう電流とＩｆｏとを加算した値に補正してお
く必要があった。このための補正回路を付加することに
より、装置が大型化し、製造コストが増大するという問
題が生じていた。
【００２４】また、電子を放出していない半選択素子に
電流が流れるため、無効に電力を消費するという問題も
あった。一方、上記の駆動回路のうち、列配線に接続す
る制御電流を制御電圧源に置き換え、いわゆる電圧駆動
を行った場合にも、半選択素子に電流が流れると配線部
分で大きな電圧降下が発生していた。このため選択素子
に供給されるくづ電圧が低下し、表示画像の輝度が損な
われていた。そこで、制御電圧源には補正回路を付加す
る必要があり、装置が大型化するとともに製造コストが
増大するという問題が発生していた。また、半選択素子
においては、無効に電力を消費していた。
【００２５】本発明は、上記従来の問題点に鑑みてなさ
れたもので、その目的は、多数の電子放出素子をマトリ
ックス配線したマルチ電子源において、複雑な補正手段
を要せずとも所望の強度の電子ビームを正確に出力する
ことが可能で、しかも半選択素子の消費電力を低減しう
るような駆動方法を達成することである。言い換えれ
ば、出力の正確性に優れ、消費電力が小さな駆動回路を
用いた画像表示装置を低いコストで提供することであ
る。
【００２６】さらには、上記電子源を画像表示装置に適
用することも本発明の範疇である。即ち、複雑な補正手
段を要せずとも形成画像の輝度が正確に保たれ、消費電
力が小さく、安価な画像表示装置を提供することも本発
明の目的である。
【００２７】
【課題を解決するための手段】以上の課題を解決するた
めに、本発明者が鋭意努力した結果、以下の発明を得
た。即ち、本発明の電子発生装置または画像表示装置の
駆動回路は、複数の電子放出素子を複数のデータ配線と
複数の走査配線でマトリックス配線したマルチ電子源を
駆動する駆動回路において、電子放出させる電子放出素
子が接続されている走査配線に第１の電圧（Ｖｓ）を印
加し、電子放出させない電子放出素子が接続されている
走査配線に第２の電圧（Ｖｎｓ）を印加する第１の駆動
手段と、電子放出させる電子放出素子が接続されている
データ配線に第３の電圧（Ｖｅ）を印加し、電子放出さ
せない電子放出素子が接続されているデータ配線に第４
の電圧（Ｖｇ）を印加する第２の駆動手段とを備え、前
記第２の電圧（Ｖｎｓ）を、前記第３の電圧（Ｖｅ）と
おおむね等しいことを特徴とする。ここで、前記おおむ
ねの範囲は、前記第３の電圧（Ｖｅ）のデータ配線ごと
のばらつきの上限と下限の範囲内であるといい。また、
前記走査配線に印加される前記第１の電圧（Ｖｓ）と前
記第２の電圧（Ｖｎｓ）は、各行を選択する走査信号に
基づくといい。更に、映像信号を変調して変調信号を生
成する変調手段をさらに備えるといい。また、前記デー
タ配線に印加される前記第３の電圧（Ｖｅ）と前記第４
の電圧（Ｖｇ）は、各列に接続された電子放出素子を駆
動するための変調信号に基づくといい。また、前記変調
は、パルス幅変調であっても、振幅変調であってもい
い。また、前記電子放出素子は、一対の素子電極に印加
される電圧と対応して放出される電子量との関係におい
て、電子放出-非電子放出の境界点である閾値電圧点Ｖt
hを含む非線形特性を有する表面伝導型放出素子である
といい。また、前記第２の電圧（Ｖｎｓ）と前記第４の
電圧（Ｖｇ）間の電位差と、前記第４の電圧（Ｖｇ）と
前記第１の電圧（Ｖｓ）間の電位差とが、共に前記閾値
電圧点Ｖthより小さいといい。また、前記第１の電圧
（Ｖｓ）と前記第２の電圧（Ｖｎｓ）を、プッシュプル
構造によって発生させるといい。また、第２の駆動手段
はさらに、前記電子放出素子に流れる素子電流と前記電
子放出素子の入出力効率のばらつきを補正する補正値を
格納する格納手段と、前記格納手段に格納された補正値
と前記変調信号に基づいて、前記第３の電圧（Ｖｅ）と
前記第４の電圧（Ｖｇ）を生成することもできる。ま
た、前記第２の駆動手段は、前記データ配線に接続され
た制御電流源を有し、前記マルチ電子源を電流駆動する
といい。本発明の画像表示装置とは、複数の電子放出素
子を複数のデータ配線と複数の走査線マトリックス配線
したマルチ電子源から放出された電子によって発光する
発光手段とを有するものである。
【００２８】本発明は、電子発生装置と画像表示装置の
駆動方法をも包含する。即ち、本発明の電子発生装置の
駆動方法は、複数の電子放出素子を複数のデータ配線と
複数の走査配線でマトリックス配線したマルチ電子源
と、前記マルチ電子源を駆動する駆動回路を有する電子
発生装置の駆動方法において、電子放出させる電子放出
素子が接続されている走査配線に第１の電圧（Ｖｓ）を
印加し、電子放出させない電子放出素子が接続されてい
る走査配線に第２の電圧（Ｖｎｓ）を印加し、電子放出
させる電子放出素子が接続されているデータ配線に第３
の電圧（Ｖｅ）を印加し、電子放出させない電子放出素
子が接続されているデータ配線に第４の電圧（Ｖｇ）を
印加し、前記第２の電圧（Ｖｎｓ）を前記第３の電圧
（Ｖｅ）とおおむね等しいことを特徴とする。ここで、
前記おおむねのはには、前記第３の電圧（Ｖｅ）のデー
タ配線ごとのばらつきの上限と下限の範囲内であるのが
いい。また、前記走査線配線に印加される前記第１の電
圧（Ｖｓ）と前記第２の電圧（Ｖｎｓ）は、各行を選択
する走査信号に基づくといい。また、映像信号を変調し
て変調信号を生成する手段をさらに備えるといい。ま
た、前記データ配線に印加される前記第３の電圧（Ｖ
ｅ）と前記第４の電圧（Ｖｇ）は、各列に接続された電
子放出素子を駆動するための変調信号に基づくといい。
また、前記変調は、パルス幅変調であっても振幅変調で
あってもいい。本発明の画像表示装置の駆動方法は、電
子発生装置から放出された電子によって発光するする発
光手段を有する画像表示装置に、前記電子発生装置の駆
動方法を使用することを特徴とする。
【００２９】
【発明の実施の形態】本発明の根本思想は、多数の電子
放出素子をマトリックス配線したマルチ電子源を駆動す
る際に、選択素子と同じ列の半選択素子に流れる半選択
電流を大幅に低減させることで問題の解決を図るという
ことである。半選択素子に流れる電流を実質的には無視
し得る小ささ（望ましくはゼロ）にまで低減すること
で、列配線に接続された駆動回路から供給される駆動信
号を殆ど（望ましくは全く）損失なく選択素子に印加し
ようとするものである。
【００３０】その為に、半選択素子が接続されている行
配線に印可する電圧Ｖｎｓを、電子放出させる列配線に
印可する電圧Ｖｅとおおむね等しく設定する。基本的に
はＶｎｓをＶｅと等しく設定するのであるが、ここで
「おおむね等しい」と表現したのは、「全く等しい」と
いう定義では場合によっては不適切な場合があるからで
ある。
【００３１】例えば、マトリックス配線された多数の電
子放出素子の特性が均一で、しかもマトリックス配線の
電気抵抗が極めて小さな場合には、どの列配線に対して
も等しいＶｅを印加すればよい。この場合には、Ｖｎｓ
をＶｅと全く等しく設定できる。しかし、各電子放出素
子の素子電圧Ｖｇ対放出電流Ｉｅの特性間にばらつきが
大きかったり、あるいは配線の電気抵抗が比較的大きな
場合には、列配線毎にＶｅの大きさを変えた方が電子放
出量の正確性が増す。この場合には、列敗戦後とにＶｅ
が異なるわけで、そうした時にどのようにしてＶｎｓを
定めるかという問題が生ずる。こうした場合には、全列
配線のＶｅの相加平均値や相乗平均値と等しい大きさに
Ｖｎｓを定めたり、最も行配線の駆動回路に近い位置に
ある列のＶｅ（即ち、Ｖｅの最小値）と等しい大きさに
Ｖｎｓを定めることになる。何れの場合にも、着目する
列によってはＶｅの値とＶｎｓの値は、正確に言えば若
干の差があることになる。「おおむね等しい」と表現し
たのは、本発明がそのような実施形態も含んでいるため
である。また列配線に制御電流源を接続する定電流駆動
の場合各列配線のＶｅが自然に変わりうる。このＶｅの
ばらつきのなかでも、前記のようにして、または、別の
方法でＶｎｓを定めることができる。つまり、前記のよ
うに、全列配線のＶｅの平均値やＶｅの最小値にＶｎｓ
を定める以外にも、Ｖｎｓを推定のＶｅ付近で適当に動
かし、表示画像の特性を見ながら、Ｖｎｓの電圧値を設
定することもできる。電流駆動の場合、配線列に印可す
る電圧Ｖｅは、どの行を走査しているかなど時間によっ
て変わりうるため、前記の様にＶｎｓを推定のＶｅ付近
で動かし表示特性のよいところで設定する方法も有効で
ある。
【００３２】本発明は、列配線に輝度に応じた時間幅で
定電流や定電圧を出力して画像表示をするパルス幅変調
を行うのが望ましいが、輝度の大きさの電流や電圧を出
力する振幅変調を行ってもよい。振幅変調の場合もＶｎ
ｓを変調するＶｅの平均値に合わせたり、ＶｇとＶｅの
最大値の間で適当に定めることができる。また、上述の
ように、各電子放出素子のＶｇ−Ｉｅ特性間のばらつき
が大きかったり、あるいは配線の電気抵抗が比較的大き
な場合には、選択する行を変えるごとにＶｅの大きさを
変えた方が電子放出量の正確性が増す場合がある。この
場合には、選択する行を切り替える毎に、選択中の行の
Ｖｅに合わせてＶｎｓを変更することができる。
【００３３】以上をまとめると、Ｖｎｓを設定する際に
は、以下の４つの方法のいずれかを用いて設定するのが
望ましい。第１の方法は、電気回路の特性を数値解析し
てＶｅの大きさを推定し、その推定値に基づいてＶｎｓ
の電圧値を設定する方法である。第２の方法は、列配線
の電圧Ｖｅをモニタする手段を設けておくとともに、Ｖ
ｎｓの電圧源を出力制御可能な可変電圧源を用い、実際
の駆動時にＶｅを測定しながらＶｅの測定値とＶｎｓの
出力電圧が一致するようにフィードバックをかける方法
である。
【００３４】第３の方法は、試験的に電子源を駆動さ
せ、その状態で列配線の電圧Ｖｅを測定して、測定値に
基づいてＶｎｓの電圧値を設定する方法である。第４の
方法は、表示画像を見ながら、Ｖｎｓの電圧値を推定の
Ｖｅ付近に適当に動かし、表示画像の原画像信号に対す
る忠実性のちょうど良い所にＶｎｓの電圧値を設定する
方法である。
【００３５】本発明は、列配線に制御電流源を接続する
定電流駆動、または、列配線に制御電圧源を接続する定
電圧駆動のいずれにも適用できる。また、本発明に用い
る電子放出素子は、望ましくは、表面伝導型放出素子で
あるが、図３８を使って説明したＦＥ型放出素子や図３
９を使って説明したＭＩＭ型放出素子などでもいい。後
に述べる全ての実施形態で、駆動回路は列配線をデータ
配線として変調信号を出力し、行配線を走査配線として
走査信号を出力している。しかし、本発明は列配線を走
査配線として走査信号を出力し、行配線をデータ配線と
して変調信号を出力する形態も含む。
【００３６】また、後に述べる全ての実施形態では、変
調回路を正極性に走査回路を負極性にして、変調回路か
ら電子放出素子に電流を流している。しかし、本発明
は、変調回路を負極性に走査回路を正極性にして、走査
回路から素子に電流を流してもいい。 ［実施形態１］本実施形態のマルチ電子源の駆動方法と
それを用いた画像表示装置は、例えば図１に示すように
以下の構成を備える。図は、マトリックス配線された多
数の電子放出素子のうち、５行目の２列目と３列目と５
Ｒつ目の素子（図中、白抜きで示す）から、電子放出さ
せる場合を例示している。
【００３７】即ち行、列方向の配線の交点付近で、表面
伝導型放出素子の一対の素子電極をそれぞれ結線した行
配線と列配線に単純マトリックス構成のマルチ電子源６
０１と、変調信号に基づいて所定の電流信号を生成し、
列配線を通じて表面伝導型放出素子を駆動する変調回路
６０２を備える。また走査信号Ｔｓｃａｎに基づいて行
方向配線を順次選択する走査回路６０３を備える。走査
回路６０３は、選択した行配線（図中Ｄｘ５）に電位Ｖ
ｓを印加し、非選択の行配線（図中Ｄｘ５以外）に電位
Ｖｎｓを印加する。ここで変調回路６０２は、電子を放
出させない素子と接続された列配線（図中Ｄｙ１，Ｄｙ
４，Ｄｙ６）の電位をＶｇに固定し、電子を放出させる
素子と接続された列配線（図中Ｄｙ２，Ｄｙ３，Ｄｙ
５）には定電流駆動でＶｅを印加する。ここで、Ｖｅと
Ｖｓの電位差は素子から所望の電子放出量が得られる電
位差であり、ＶｎｓとＶｇの電位差及びＶｇとＶｓの電
位差が、ともに素子の電子放出が起こる閾値Ｖｔｈより
も小さくなる電位差である。かつ、本発明では、Ｖｎｓ
がＶｅと等しくなるように設定する。
【００３８】なお、図では便宜的に６×６素子のマトリ
ックスを示しているが、本実施形態では５０行１００列
のマトリックスを作製した。なお、Ｖｎｓを供給するた
めの電圧源には、可変電圧を用いると、電圧の微調整が
行なえるため、好適である。この構成によれば、電子放
出させる素子のある列配線に接続された素子のうち、選
択された走査信号を印加した配線上の素子（図中（ａ）
の素子）にはＶｅ−Ｖｓの電位が印加されるが、半選択
素子、即ち走査信号を印加していない配線上の素子（同
（ｂ））への印加電圧はＶｅ−Ｖｎｓ即ち０となる。よ
って、２列目、３列目、５列目においては、列配線に注
入された電流は全て電子放出させる素子に流れ、半選択
素子に分流することがない。よって、半選択素子に分流
する電流分の補正を行なわなくても良いので、簡単な回
路で各素子を定電流で駆動できることが本実施形態の一
つのポイントである。
【００３９】次に本発明の実施形態である画像表示装置
の駆動方法について詳細に説明する。まず、図２を参照
して、表面伝導型放出素子を含む画像表示装置の構成に
ついて説明する。図中１０１は表示パネルで、端子Ｄｘ
１からＤｘ５０及びＤｙ１からＤｙ１００を介して外部
の電気回路と接続されている。またフェースプレート上
の高圧端子は外部の高圧電源５１３に接続され高電圧Ｖ
ａを印加して放出電子を加速するようになっている。こ
のうち、端子Ｄｘ１からＤｘ５０には前述のパネル内に
設けられているマルチ電子源、即ち５０行１００列の行
列状にマトリックス配線された表面伝導型放出素子群を
１行ずつ順次駆動してゆくための走査信号が印加され
る。
【００４０】一方、端子Ｄｙ１からＤｙ１００には前記
走査信号により選択された一行の表面伝導型放出素子の
各素子の出力電子ビームを制御するための変調信号が印
加される。次に、走査回路１０２について説明する。同
回路は、内部に５０個のスイッチング素子を備えるもの
で、各スイッチング素子は、不図示の直流電圧源の２つ
の出力電圧ＶｓもしくはＶｎｓのいずれか一方を選択
し、表示パネル１０１の端子Ｄｘ１ないしＤｘ５０と電
気的に接続するものである。各スイッチング素子は、タ
イミング信号発生回路１０４（後述）が出力する制御信
号Ｔｓｃａｎに基づいて動作するものだが、実際には例
えばＦＥＴのようなスイッチング素子を組み合わせるこ
とにより、例えば図３のようなｐｕｓｈ−ｐｕｌｌ構成
で容易に実現できる。図４に示すように、制御信号Ｔｓ
ｃａｎから生成された各行配線に対応するタイミング信
号Ｔｘｍに同期して、出力Ｖｘｍが電位ＶｓとＶｎｓの
２値間で切り換えられる。
【００４１】尚、前記直流電源電圧Ｖｓは、本実施形態
の場合には後述する図１６で例示した表面伝導型放出素
子の特性（電子放出しきい値電圧が８［Ｖ］）に基づき
−７［Ｖ］とした。また所望の電子放出電流が１μＡと
すると、その時素子に流す電流Ｉｓは０．５ｍＡとな
る。ある列配線に注目すると、各駆動電源と列配線の等
価回路は図５となる。制御電流６０４からの出力電流Ｉ
ｔｏｔは Ｉｔｏｔ＝Ｉｓ＋Ｉ１ …（１） となる。ここでＩ１は選択していない素子に流れる電流
である。また、 Ｖｅ＝Ｖｓ＋Ｉｓ・Ｒｓ ＝Ｖｎｓ＋Ｉ１・Ｒｎｓ …（２） となる。ここでＲｎｓは選択されていない素子の並列抵
抗値である。本例ではＩｔｏｔ＝Ｉｓ、即ち、（１）式
でＩ１＝０となるようにＶｎｓを決定するので、（２）
式から、 Ｖｎｓ＝Ｖｓ＋Ｉｓ・Ｒｓ …（３） となる。ここでＶｓは−７［Ｖ］、素子の抵抗Ｒｓは２
９［ｋΩ］、Ｉｓは０．５ｍＡであるのでＶｎｓは７．
５［Ｖ］となる。これにより選択した素子には１４．５
［Ｖ］が印加されるようになる。これらの設定により選
択された素子のある列配線上の選択されていない素子へ
の印加電圧は０［Ｖ］となり、選択された素子のない列
配線上の素子への印加電圧は７［Ｖ］あるいは７．５
［Ｖ］となりどれも電子放出しきい値電圧以下となる。
次に、図２で入力された画像信号の流れについて説明す
る。入力されたコンポジット画像信号をデコーダで３原
色の輝度信号及び水平、垂直同期信号（ＨＳＹＮＣ，Ｖ
ＳＹＮＣ）に分離する。タイミング信号発生回路１０４
では、ＨＳＹＮＣ，ＶＳＹＮＣ信号に同期した各種タイ
ミング信号を発生させる。ＲＧＢ輝度信号はＳ／Ｈ回路
等で適当なタイミングでサンプリングされ保持される。
保持された信号は、シフトレジスタ回路１０６で画像形
成パネルの各蛍光体のならびに対応した順番に並んだ一
行ごとのパラレル画像信号に変換され、ラッチ回路１０
５により記憶される。
【００４２】続いて、パルス幅変調回路１１１で画像信
号に強度に対応したパルス幅を持つパルス信号に変換さ
れる。パルス信号は電圧／電流変換回路１１２により電
圧量から電流量に変換される。画像形成時には、電流出
力は表示パネルの端子Ｄｙ１ないしＤｙ１００を通じて
表示パネル１０１内の表面伝導型放出素子に通電され
る。電流出力パルスが供給されたパネルでは、走査回路
１０２が選択した行に接続された表面伝導型放出素子の
みが、供給されたパルス幅に応じた期間だけ電子を放出
し、蛍光体が発光する。走査回路１０２が選択する行を
順次走査することで、２次元画像が形成される。
【００４３】次に、電圧／電流変換回路１１２について
説明する。電圧／電流変換回路は入力された電圧信号の
振幅に応じて表面伝導型放出素子に流す電流を制御する
回路である。電圧／電流変換回路１１２は、列配線の本
数分の入力する信号に対して、それぞれ電圧／電流変換
器を備え、その出力はそれぞれ表示パネルの端子Ｄｙ
１、Ｄｙ２、Ｄｙ３、・・・Ｄｙ１００に接続されてい
る。各電圧／電流変換回路１１２は、例えば、図６のよ
うなカレントミラー回路による定電流回路で構成されて
いる。図において、２００１はオペアンプ、２００２は
ＮＰＮトランジスタ、２００３はＰＮＰトランジスタ、
２００６はＭＯＳＦＥＴ、２００４は抵抗（抵抗値Ｒ）
である。図中電源電圧Ｖは想定される列配線に印加され
る電圧の最大値にトランジスタ２００３のＶｃｅを加え
た電位とする。本実施形態では、Ｖ＝１０［Ｖ］とし
た。図６の回路によれば入力する電圧信号Ｖｉｎの振幅
に応じて出力する電流Ｉｏｕｔが決定され、 Ｉｏｕｔ＝Ｖｉｎ／Ｒ …（４） なる関係が成立する。そこで、電圧／電流変換回路の設
計パラメータを適当な値にすることで電圧信号に応じて
表面伝導型放出素子に流すＩｏｕｔを制御できる。
【００４４】また、図６の回路では入電圧がＶｒｅｆ以
下の場合、ＦＥＴ２００６がｏｎとなり出力電圧がＶｇ
すなわちグランドとなるようにしたある。これにより、
電子放出をさせない列の素子は、選択行、非選択行に関
わらず半選択状態となる。尚、本実施形態では上述のよ
うに電子放出させない列の列配線に印加する電圧Ｖｇを
グランドレベル（０ボルト）に設定したが、一般にはＶ
ｇはＶｓとＶｎｓのほぼ中間の電圧を設定すれば良い。
【００４５】次に、実際の変調回路からの入力波形がど
のような電流波形に変換されるかを示したのが図７であ
る。表示パネルの列配線Ｄｙ１に注目し、行配線Ｄｘ
１，Ｄｘ２，Ｄｘ３，Ｄｘ４，…に接続された素子を駆
動するために、図６の回路に時間と共に図７（ａ）に示
すような電圧Ｖｉｎの入力が行われたとする。この電圧
パルスの各パルス幅は輝度データを反映し、波高値は先
の式（１）から出力電流Ｉｏｕｔが０．５ｍＡとなる電
圧となっている。この時の電圧／電流変換回路出力Ｉｏ
ｕｔの波形は（ｂ）のように波高値が０．５ｍＡとな
る。ここで図のａはパネルの持つ容量成分によるリンギ
ングであるがこれは素子に流れる電流とはならない。さ
らに電圧／電流変換回路の出力電圧Ｖｏｕｔは（ｃ）の
ようになる。パネル容量成分のために立ち上がり、立ち
下がりなまった波形となり、さらに誘導成分のために図
中Ｂのようなリンギングが発生するがパルスの最終波高
値の平均はＶｅ即ち７．５［Ｖ］となる。電圧波形のな
まりやリンギングは本例の主旨とは関連しないので、以
降無視する。さらにこれら条件で駆動した際の放出電流
Ｉｅの様子を（ｄ）に示す。どの素子からの放出電流も
１μＡにそろっている。
【００４６】本実施形態によれば、半選択素子へ分流す
る電流をなくすことができ、変調回路からの出力電流と
選択した素子を流れる電流を一致させることができるた
め表示画面全体に渡って原画像信号に対して極めて忠実
な輝度で画像を表示できる。また、半選択素子で消費さ
れる電力も低減できる。尚、本実施形態において、電圧
／電流変換回路は一実施形態として図６の構成のものを
説明したが、回路構成はこれに限られず、入力信号に応
じて表面伝導型放出素子に流す電流を変調できるもので
あればよい。たとえば、大きな出力電流が必要な場合
は、トランジスタの部分にダーリントン接続しても良
い。 （表示パネルの構成と製造法）次に、本実施形態を適用
した画像表示装置の表示パネルの構成と製造法につい
て、具体的な例を示して説明する。
【００４７】図８は、本実施形態に用いた表示パネルの
斜視図であり、内部構造を示すためにパネルの１部を切
り欠いて示している。図中、１００５はリアプレート、
１００６は側壁、１００７はフェースプレートであり、
１００５〜１００７により表示パネルの内部を真空に維
持するための気密容器を形成している。気密容器を組み
立てるにあたっては、各部材の接合部に十分な強度と気
密性を保持させるため封着する必要があるが、たとえ
ば、フリットガラスを接合部に塗布し、大気中あるいは
窒素雰囲気中で、摂氏４００〜５００度で１０分以上焼
成することにより封着を達成した。気密容器内部を真空
に排気する方法については後述する。
【００４８】リアプレート１００５には、基板１００１
が固定されているが、該基板上には表面伝導型放出素子
１００２がＮｘＭ個形成されている。（Ｎ，Ｍは２以上
の正の整数であり、目的とする表示画素数に応じて適宜
設定される。たとえば、高品位テレビジョンの表示を目
的とした表示装置においては、Ｎ＝３０００，Ｍ＝１０
００以上の数を設定することが望ましい。）前記ＮｘＭ
個の表面伝導型放出素子は、Ｍ本の行配線１００３とＮ
本の列配線１００４により単純マトリックス配線されて
いる。前記、１００１〜１００４によって構成される部
分をマルチ電子源と呼ぶ。なお、マルチ電子源の製造方
法や構造については、後で詳しく述べる。
【００４９】本実施形態においては、気密容器のリアプ
レート１００５にマルチ電子源の基板１００１を固定す
る構成としたが、マルチ電子源の基板１００１が十分な
強度を有するものである場合には、気密容器のリアプレ
ートとしてマルチ電子源の基板１００１自体を用いても
よい。また、フェースプレート１００７の下面には、蛍
光膜１００８が形成されている。本実施形態はカラー表
示装置であるため、蛍光膜１００８の部分にはＣＲＴの
分野で用いられる赤、緑、青、の３原色の蛍光体が塗り
分けられている。各色の蛍光体は、たとえば図９Ａに示
すようにストライプ状に塗り分けられ、蛍光体のストラ
イプの間には黒色の導電体１０１０が設けてある。黒色
の導電体１０１０を設ける目的は、電子ビームの照射位
置に多少のずれがあっても表示色にずれが生じないよう
にする事や、外光の反射を防止して表示コントラストの
低下を防ぐ事、電子ビームによる蛍光膜のチャージアッ
プを防止する事などである。黒色の導電体１０１０に
は、黒鉛を主成分として用いたが、上記の目的に適する
ものであればこれ以外の材料を用いても良い。
【００５０】また、３原色の蛍光体の塗り分け方は前記
図９Ａに示したストライプ状の配列に限られるものでは
なく、たとえば図９Ｂに示すようなデルタ状配列や、そ
れ以外の配列であってもよい。なお、モノクロームの表
示パネルを作成する場合には、単色の蛍光体材料を蛍光
膜１００８に用いればよく、また黒色導電材料は必ずし
も用いなくともよい。
【００５１】また、蛍光膜１００８のリアプレート側の
面には、ＣＲＴの分野では公知のメタルバック１００９
を設けてある。メタルバック１００９を設けた目的は、
蛍光膜１００８が発する光の一部を鏡面反射して光利用
率を向上させる事や、負イオンの衝突から蛍光膜１００
８を保護する事や、電子ビーム加速電圧を印加するため
の電極として作用させる事や、蛍光膜１００８を励起し
た電子の導電路として作用させる事などである。メタル
バック１００９は、蛍光膜１００８をフェースプレート
基板１００７上に形成した後、蛍光膜表面を平滑化処理
し、その上にＡｌを真空蒸着する方法により形成した。
なお、蛍光膜１００８に低電圧用の蛍光体材料を用いた
場合には、メタルバック１００９は用いない。
【００５２】また、本実施形態では用いなかったが、加
速電圧の印加用や蛍光膜の導電性向上を目的として、フ
ェースプレート基板１００７と蛍光膜１００８との間
に、たとえばＩＴＯを材料とする透明電極を設けてもよ
い。また、Ｄx1〜ＤxmおよびＤy1〜ＤynおよびＨｖは、
当該表示パネルと不図示の電気回路とを電気的に接続す
るために設けた気密構造の電気接続用端子である。Ｄx1
〜Ｄxmはマルチ電子源の行方向配線１００３と、Ｄy1〜
Ｄynはマルチ電子源の列方向配線１００４と、Ｈｖはフ
ェースプレートのメタルバック１００９と電気的に接続
している。
【００５３】また、気密容器内部を真空に排気するに
は、気密容器を組み立てた後、不図示の排気管と真空ポ
ンプとを接続し、気密容器内を１０のマイナス７乗［Ｔ
ｏｒｒ］程度の真空度まで排気する。その後、排気管を
封止するが、気密容器内の真空度を維持するために、封
止の直前あるいは封止後に気密容器内の所定の位置にゲ
ッター膜（不図示）を形成する。ゲッター膜とは、たと
えばＢａを主成分とするゲッター材料をヒーター、もし
くは高周波加熱により加熱し蒸着して形成した膜であ
り、該ゲッター膜の吸着作用により気密容器内は１ｘ１
０マイナス５乗ないしは１ｘ１０マイナス７乗［Ｔｏｒ
ｒ］の真空度に維持される。
【００５４】以上、本実施形態の表示パネルの基本構成
と製法を説明した。次に、前記実施形態の表示パネルに
用いたマルチ電子源の製造方法について説明する。本発
明の画像表示装置に用いるマルチ電子源は、表面伝導型
放出素子を単純マトリックス配線した電子源であれば、
表面伝導型放出素子の材料や形状あるいは製法に制限は
ない。しかしながら、発明者らは、表面伝導型放出素子
の中では、電子放出部もしくはその周辺部を微粒子膜か
ら形成したものが電子放出特性に優れ、しかも製造が容
易に行えることを見いだしている。したがって、高輝度
で大画面の画像表示装置のマルチ電子源に用いるには、
最も好適であると言える。そこで、上記実施形態の表示
パネルにおいては、電子放出部もしくはその周辺部を微
粒子膜から形成した表面伝導型放出素子を用いた。そこ
で、まず好適な表面伝導型放出素子について基本的な構
成と製法および特性を説明し、その後で多数の素子を単
純マトリックス配線したマルチ電子源の構造について述
べる。 （表面伝導型放出素子の好適な素子構成と製法）電子放
出部もしくはその周辺部を微粒子膜から形成する表面伝
導型放出素子の代表的な構成には、平面型と垂直型の２
種類があげられる。 （平面型の表面伝導型放出素子）まず最初に、平面型の
表面伝導型放出素子の素子構成と製法について説明す
る。図１０Ａ，１０Ｂに示すのは、平面型の表面伝導型
放出素子の構成を説明するための平面図（図１０Ａ）お
よび断面図（図１０Ｂ）である。図中、１１０１は基
板、１１０２と１１０３は素子電極、１１０４は導電性
薄膜、１１０５は通電フォーミング処理により形成した
電子放出部、１１１３は通電活性化処理により形成した
薄膜である。
【００５５】基板１１０１としては、たとえば、石英ガ
ラスや青板ガラスをはじめとする各種ガラス基板や、ア
ルミナをはじめとする各種セラミクス基板、あるいは上
述の各種基板上にたとえばＳｉＯ2を材料とする絶縁層
を積層した基板などを用いることができる。また、基板
１１０１上に基板面と平行に対向して設けられた素子電
極１１０２と１１０３は、導電性を有する材料によって
形成されている。たとえば、Ｎｉ，Ｃｒ，Ａｕ，Ｍｏ，
Ｗ，Ｐｔ，Ｔｉ，Ｃｕ，Ｐｄ，Ａｇ等をはじめとする金
属、あるいはこれらの金属の合金、あるいはＩｎ2Ｏ3
−ＳｎＯ2をはじめとする金属酸化物、ポリシリコンな
どの半導体、などの中から適宜材料を選択して用いれば
よい。電極を形成するには、たとえば真空蒸着などの製
膜技術とフォトリソグラフィー、エッチングなどのパタ
ーニング技術を組み合わせて用いれば容易に形成できる
が、それ以外の方法（たとえば印刷技術）を用いて形成
してもさしつかえない。
【００５６】素子電極１１０２と１１０３の形状は、当
該電子放出素子の応用目的に合わせて適宜設計される。
一般的には、電極間隔Ｌは通常は数百オングストローム
から数百マイクロメーターの範囲から適当な数値を選ん
で設計されるが、なかでも表示装置に応用するために好
ましいのは数マイクロメーターより数十マイクロメータ
ーの範囲である。また、素子電極の厚さｄについては、
通常は数百オングストロームから数マイクロメーターの
範囲から適当な数値が選ばれる。
【００５７】また、導電性薄膜１１０４の部分には、微
粒子膜を用いる。ここで述べた微粒子膜とは、構成要素
として多数の微粒子を含んだ膜（島状の集合体も含む）
のことをさす。微粒子膜を微視的に調べれば、通常は、
個々の微粒子が離間して配置された構造か、あるいは微
粒子が互いに隣接した構造か、あるいは微粒子が互いに
重なり合った構造が観測される。
【００５８】微粒子膜に用いた微粒子の粒径は、数オン
グストロームから数千オングストロームの範囲に含まれ
るものであるが、なかでも好ましいのは１０オングスト
ロームから２００オングストロームの範囲のものであ
る。また、微粒子膜の膜厚は、以下に述べるような諸条
件を考慮して適宜設定される。すなわち、素子電極１１
０２あるいは１１０３と電気的に良好に接続するのに必
要な条件、後述する通電フォーミングを良好に行うのに
必要な条件、微粒子膜自身の電気抵抗を後述する適宜の
値にするために必要な条件、などである。
【００５９】具体的には、数オングストロームから数千
オングストロームの範囲のなかで設定するが、なかでも
好ましいのは１０オングストロームから５００オングス
トロームの間である。また、微粒子膜を形成するのに用
いられうる材料としては、たとえば、Ｐｄ，Ｐｔ，Ｒ
ｕ，Ａｇ，Ａｕ，Ｔｉ，Ｉｎ，Ｃｕ，Ｃｒ，Ｆｅ，Ｚ
ｎ，Ｓｎ，Ｔａ，Ｗ，Ｐｂ，などをはじめとする金属
や、ＰｄＯ，ＳｎＯ2 ，Ｉｎ2Ｏ3 ，ＰｂＯ，Ｓｂ2Ｏ3
などをはじめとする酸化物や、ＨｆＢ2 ，ＺｒＢ2 ，Ｌ
ａＢ6 ，ＣｅＢ6 ，ＹＢ4 ，ＧｄＢ4 などをはじめとす
る硼化物や、ＴｉＣ，ＺｒＣ，ＨｆＣ，ＴａＣ，Ｓｉ
Ｃ，ＷＣなどをはじめとする炭化物や、ＴｉＮ，Ｚｒ
Ｎ，ＨｆＮなどをはじめとする窒化物や、Ｓｉ，Ｇｅな
どをはじめとする半導体や、カーボン、などがあげら
れ、これらの中から適宜選択される。
【００６０】以上述べたように、導電性薄膜１１０４を
微粒子膜で形成したが、そのシート抵抗値については、
１０の３乗から１０の７乗［オーム／ｓｑ］の範囲に含
まれるよう設定した。なお、導電性薄膜１１０４と素子
電極１１０２および１１０３とは、電気的に良好に接続
されるのが望ましいため、互いの一部が重なりあうよう
な構造をとっている。その重なり方は、図１０Ａ，１０
Ｂの例においては、下から、基板、素子電極、導電性薄
膜の順序で積層したが、場合によっては下から基板、導
電性薄膜、素子電極、の順序で積層してもさしつかえな
い。
【００６１】また、電子放出部１１０５は、導電性薄膜
１１０４の一部に形成された亀裂状の部分であり、電気
的には周囲の導電性薄膜よりも高抵抗な性質を有してい
る。亀裂は、導電性薄膜１１０４に対して、後述する通
電フォーミングの処理を行うことにより形成する。亀裂
内には、数オングストロームから数百オングストローム
の粒径の微粒子を配置する場合がある。なお、実際の電
子放出部の位置や形状を精密かつ正確に図示するのは困
難なため、図１０Ａ，１０Ｂにおいては模式的に示し
た。
【００６２】また、薄膜１１１３は、炭素もしくは炭素
化合物よりなる薄膜で、電子放出部１１０５およびその
近傍を被覆している。薄膜１１１３は、通電フォーミン
グ処理後に、後述する通電活性化の処理を行うことによ
り形成する。薄膜１１１３は、単結晶グラファイト、多
結晶グラファイト、非晶質カーボン、のいずれかか、も
しくはその混合物であり、膜厚は５００［オングストロ
ーム］以下とするが、３００［オングストローム］以下
とするのがさらに好ましい。
【００６３】なお、実際の薄膜１１１３の位置や形状を
精密に図示するのは困難なため、図１０Ａ，１０Ｂにお
いては模式的に示した。また、平面図（図１０Ａ）にお
いては、薄膜１１１３の一部を除去した素子を図示し
た。以上、好ましい素子の基本構成を述べたが、本実施
形態においては以下のような素子を用いた。
【００６４】すなわち、基板１１０１には青板ガラスを
用い、素子電極１１０２と１１０３にはＮｉ薄膜を用い
た。素子電極の厚さｄは１０００［オングストロー
ム］、電極間隔Ｌは２［マイクロメーター］とした。微
粒子膜の主要材料としてＰｄもしくはＰｄＯを用い、微
粒子膜の厚さは約１００［オングストローム］、幅Ｗは
１００［マイクロメータ］とした。
【００６５】次に、好適な平面型の表面伝導型放出素子
の製造方法について説明する。図１１Ａ−１１Ｅは、表
面伝導型放出素子の製造工程を説明するための断面図
で、各部材の表記は前記図１０Ａと同一である。 １）まず、図１１Ａに示すように、基板１１０１上に素
子電極１１０２および１１０３を形成する。
【００６６】形成するにあたっては、あらかじめ基板１
１０１を洗剤、純水、有機溶剤を用いて十分に洗浄後、
素子電極の材料を堆積させる。（堆積する方法として
は、たとえば、蒸着法やスパッタ法などの真空成膜技術
を用ればよい。）その後、堆積した電極材料を、フォト
リソグラフィー・エッチング技術を用いてパターニング
し、図１１Ａに示した一対の素子電極（１１０２と１１
０３）を形成する。
【００６７】２）次に、図１１Ｂに示すように、導電性
薄膜１１０４を形成する。形成するにあたっては、まず
図１１Ａの基板に有機金属溶液を塗布して乾燥し、加熱
焼成処理して微粒子膜を成膜した後、フォトリソグラフ
ィー・エッチングにより所定の形状にパターニングす
る。ここで、有機金属溶液とは、導電性薄膜に用いる微
粒子の材料を主要元素とする有機金属化合物の溶液であ
る。（具体的には、本実施形態では主要元素としてＰｄ
を用いた。また、本実施形態では塗布方法として、ディ
ッピング法を用いたが、それ以外のたとえばスピンナー
法やスプレー法を用いてもよい。） また、微粒子膜で作られる導電性薄膜の成膜方法として
は、本実施形態で用いた有機金属溶液の塗布による方法
以外の、たとえば真空蒸着法やスパッタ法、あるいは化
学的気相堆積法などを用いる場合もある。
【００６８】３）次に、図１１Ｃに示すように、フォー
ミング用電源１１１０から素子電極１１０２と１１０３
の間に適宜の電圧を印加し、通電フォーミング処理を行
って、電子放出部１１０５を形成する。通電フォーミン
グ処理とは、微粒子膜で作られた導電性薄膜１１０４に
通電を行って、その一部を適宜に破壊、変形、もしくは
変質せしめ、電子放出を行うのに好適な構造に変化させ
る処理のことである。微粒子膜で作られた導電性薄膜の
うち電子放出を行うのに好適な構造に変化した部分（す
なわち電子放出部１１０５）においては、薄膜に適当な
亀裂が形成されている。なお、電子放出部１１０５が形
成される前と比較すると、形成された後は素子電極１１
０２と１１０３の間で計測される電気抵抗は大幅に増加
する。
【００６９】通電方法をより詳しく説明するために、図
１２に、フォーミング用電源１１１０から印加する適宜
の電圧波形の一例を示す。微粒子膜で作られた導電性薄
膜をフォーミングする場合には、パルス状の電圧が好ま
しく、本実施形態の場合には同図に示したようにパルス
幅Ｔ１の三角波パルスをパルス間隔Ｔ２で連続的に印加
した。その際には、三角波パルスの波高値Ｖｐｆを、順
次昇圧した。また、電子放出部１１０５の形成状況をモ
ニターするためのモニターパルスＰｍを適宜の間隔で三
角波パルスの間に挿入し、その際に流れる電流を電流計
１１１１で計測した。
【００７０】実施形態においては、たとえば１０のマイ
ナス５乗［ｔｏｒｒ］程度の真空雰囲気下において、た
とえばパルス幅Ｔ１を１［ミリ秒］、パルス間隔Ｔ２を
１０［ミリ秒］とし、波高値Ｖｐｆを１パルスごとに
０．１［Ｖ］ずつ昇圧した。そして、三角波を５パルス
印加するたびに１回の割りで、モニターパルスＰｍを挿
入した。フォーミング処理に悪影響を及ぼすことがない
ように、モニターパルスの電圧Ｖｐｍは０．１［Ｖ］に
設定した。そして、素子電極１１０２と１１０３の間の
電気抵抗が１ｘ１０の６乗［オーム］になった段階、す
なわちモニターパルス印加時に電流計１１１１で計測さ
れる電流が１ｘ１０のマイナス７乗［Ａ］以下になった
段階で、フォーミング処理にかかわる通電を終了した。
【００７１】なお、上記の方法は、本実施形態の表面伝
導型放出素子に関する好ましい方法であり、たとえば微
粒子膜の材料や膜厚、あるいは素子電極間隔Ｌなど表面
伝導型放出素子の設計を変更した場合には、それに応じ
て通電の条件を適宜変更するのが望ましい。 ４）次に、図１１Ｄに示すように、活性化用電源１１１
２から素子電極１１０２と１１０３の間に適宜の電圧を
印加し、通電活性化処理を行って、電子放出特性の改善
を行う。
【００７２】通電活性化処理とは、前記通電フォーミン
グ処理により形成された電子放出部１１０５に適宜の条
件で通電を行って、その近傍に炭素もしくは炭素化合物
を堆積せしめる処理のことである。（図においては、炭
素もしくは炭素化合物よりなる堆積物を部材１１１３と
して模式的に示した。）なお、通電活性化処理を行うこ
とにより、行う前と比較して、同じ印加電圧における放
出電流を典型的には１００倍以上に増加させることがで
きる。
【００７３】具体的には、１０のマイナス４乗ないし１
０のマイナス５乗［ｔｏｒｒ］の範囲内の真空雰囲気中
で、電圧パルスを定期的に印加することにより、真空雰
囲気中に存在する有機化合物を起源とする炭素もしくは
炭素化合物を堆積させる。堆積物１１１３は、単結晶グ
ラファイト、多結晶グラファイト、非晶質カーボン、の
いずれかか、もしくはその混合物であり、膜厚は５００
［オングストローム］以下、より好ましくは３００［オ
ングストローム］以下である。
【００７４】通電方法をより詳しく説明するために、図
１３Ａに、活性化用電源１１１２から印加する適宜の電
圧波形の一例を示す。本実施形態においては、一定電圧
の矩形波を定期的に印加して通電活性化処理を行った
が、具体的には，矩形波の電圧Ｖａｃは１４［Ｖ］，パ
ルス幅Ｔ３は，１［ミリ秒］，パルス間隔Ｔ４は１０
［ミリ秒］とした。
【００７５】なお、上述の通電条件は、本実施形態の表
面伝導型放出素子に関する好ましい条件であり、表面伝
導型放出素子の設計を変更した場合には、それに応じて
条件を適宜変更するのが望ましい。図１１Ｄに示す１１
１４は，該表面伝導型放出素子から放出される放出電流
Ｉｅを捕捉するためのアノード電極で、直流高電圧電源
１１１５および電流計１１１６が接続されている。（な
お、基板１１０１を、表示パネルの中に組み込んでから
活性化処理を行う場合には、表示パネルの蛍光面をアノ
ード電極１１１４として用いる。）活性化用電源１１１
２から電圧を印加する間、電流計１１１６で放出電流Ｉ
ｅを計測して通電活性化処理の進行状況をモニターし、
活性化用電源１１１２の動作を制御する。電流計１１１
６で計測された放出電流Ｉｅの一例を図１３Ｂに示す
が、活性化電源１１１２からパルス電圧を印加しはじめ
ると、時間の経過とともに放出電流Ｉｅは増加するが、
やがて飽和してほとんど増加しなくなる。このように、
放出電流Ｉｅがほぼ飽和した時点で活性化用電源１１１
２からの電圧印加を停止し、通電活性化処理を終了す
る。
【００７６】なお、上述の通電条件は、本実施形態の表
面伝導型放出素子に関する好ましい条件であり、表面伝
導型放出素子の設計を変更した場合には、それに応じて
条件を適宜変更するのが望ましい。以上のようにして、
図１１Ｅに示す平面型の表面伝導型放出素子を製造し
た。 （垂直型の表面伝導型放出素子）次に、電子放出部もし
くはその周辺を微粒子膜から形成した表面伝導型放出素
子のもうひとつの代表的な構成、すなわち垂直型の表面
伝導型放出素子の構成について説明する。
【００７７】図１４は、垂直型の基本構成を説明するた
めの模式的な断面図であり、図中の１２０１は基板、１
２０２と１２０３は素子電極、１２０６は段差形成部
材、１２０４は微粒子膜を用いた導電性薄膜、１２０５
は通電フォーミング処理により形成した電子放出部、１
２１３は通電活性化処理により形成した薄膜、である。
垂直型が先に説明した平面型と異なる点は、素子電極の
うちの片方（１２０２）が段差形成部材１２０６上に設
けられており、導電性薄膜１２０４が段差形成部材１２
０６の側面を被覆している点にある。したがって、図１
０Ａ−Ｂの平面型における素子電極間隔Ｌは、垂直型に
おいては段差形成部材１２０６の段差高Ｌｓとして設定
される。なお、基板１２０１、素子電極１２０２および
１２０３、微粒子膜を用いた導電性薄膜１２０４、につ
いては、前記平面型の説明中に列挙した材料を同様に用
いることが可能である。また、段差形成部材１２０６に
は、たとえばＳｉＯ2 のような電気的に絶縁性の材料を
用いる。
【００７８】次に、垂直型の表面伝導型放出素子の製法
について説明する。図１５Ａ〜Ｆは、製造工程を説明す
るための断面図で、各部材の表記は図１４と同一であ
る。 １）まず、図１５Ａに示すように、基板１２０１上に素
子電極１２０３を形成する。 ２）次に、図１５Ｂに示すように、段差形成部材を形成
するための絶縁層を積層する。絶縁層は、たとえばＳｉ
Ｏ2をスパッタ法で積層すればよいが、たとえば真空蒸
着法や印刷法などの他の成膜方法を用いてもよい。
【００７９】３）次に、図１５Ｃに示すように、絶縁層
の上に素子電極１２０２を形成する。 ４）次に、図１５Ｄに示すように、絶縁層の一部を、た
とえばエッチング法を用いて除去し、素子電極１２０３
を露出させる。 ５）次に、図１５Ｅに示すように、微粒子膜を用いた導
電性薄膜１２０４を形成する。形成するには、前記平面
型の場合と同じく、たとえば塗布法などの成膜技術を用
いればよい。
【００８０】６）次に、前記平面型の場合と同じく、通
電フォーミング処理を行い、電子放出部を形成する。
（図１１Ｃを用いて説明した平面型の通電フォーミング
処理と同様の処理を行えばよい。） ７）次に、前記平面型の場合と同じく、通電活性化処理
を行い、電子放出部近傍に炭素もしくは炭素化合物を堆
積させる。（図１１Ｄを用いて説明した平面型の通電活
性化処理と同様の処理を行えばよい。） 以上のようにして、図１５Ｆに示す垂直型の表面伝導型
放出素子を製造した。 （表示装置に用いた表面伝導型放出素子の特性）以上、
平面型と垂直型の表面伝導型放出素子について素子構成
と製法を説明したが、次に表示装置に用いた素子の特性
について述べる。
【００８１】図１６に、表示装置に用いた素子の、（放
出電流Ｉｅ）対（素子印加電圧Ｖｆ）特性、および（素
子電流Ｉｆ）対（素子印加電圧Ｖｆ）特性の典型的な例
を示す。なお、放出電流Ｉｅは素子電流Ｉｆに比べて著
しく小さく、同一尺度で図示するのが困難であるうえ、
これらの特性は素子の大きさや形状等の設計パラメータ
を変更することにより変化するものであるため、２本の
グラフは各々任意単位で図示した。
【００８２】表示装置に用いた素子は、放出電流Ｉｅに
関して以下に述べる３つの特性を有している。第一に、
ある電圧（これを閾値電圧Ｖｔｈと呼ぶ）以上の大きさ
の電圧を素子に印加すると急激に放出電流Ｉｅが増加す
るが、一方、閾値電圧Ｖｔｈ未満の電圧では放出電流Ｉ
ｅはほとんど検出されない。
【００８３】すなわち、放出電流Ｉｅに関して、明確な
閾値電圧Ｖｔｈを持った非線形素子である。第二に、放
出電流Ｉｅは素子に印加する電圧Ｖｆに依存して変化す
るため、電圧Ｖｆで放出電流Ｉｅの大きさを制御でき
る。第三に、素子に印加する電圧Ｖｆに対して素子から
放出される電流Ｉｅの応答速度が速いため、電圧Ｖｆを
印加する時間の長さによって素子から放出される電子の
電荷量を制御できる。
【００８４】以上のような特性を有するため、表面伝導
型放出素子を表示装置に好適に用いることができた。た
とえば，多数の素子を表示画面の画素に対応して設けた
表示装置において、第一の特性を利用すれば、表示画面
を順次走査して表示を行うことが可能である。すなわ
ち、駆動中の素子には所望の発光輝度に応じて閾値電圧
Ｖｔｈ以上の電圧を適宜印加し、非選択状態の素子には
閾値電圧Ｖｔｈ未満の電圧を印加する。駆動する素子を
順次切り替えてゆくことにより、表示画面を順次走査し
て表示を行うことが可能である。
【００８５】また、第二の特性かまたは第三の特性を利
用することにより、発光輝度を制御することができるた
め、諧調表示を行うことが可能である。 （多数素子を単純マトリックス配線したマルチ電子源の
構造）次に、上述の表面伝導型放出素子を基板上に配列
して単純マトリックス配線したマルチ電子源の構造につ
いて述べる。
【００８６】図１７に示すのは、図８の表示パネルに用
いたマルチ電子源の平面図である。基板上には、図１０
Ａ−Ｂで示したものと同様な表面伝導型放出素子が配列
され、これらの素子は行配線電極１００３と列配線電極
１００４により単純マトリックス状に配線されている。
行配線電極１００３と列配線電極１００４の交差する部
分には、電極間に絶縁層（不図示）が形成されており、
電気的な絶縁が保たれている。
【００８７】図１７のＡ−Ａ’に沿った断面を、図１８
に示す。なお、このような構造のマルチ電子源は、あら
かじめ基板上に行配線電極１００３、列配線電極１００
４、電極間絶縁層（不図示）、および表面伝導型放出素
子の素子電極と導電性薄膜を形成した後、行配線電極１
００３および列配線電極１００４を介して各素子に給電
して通電フォーミング処理と通電活性化処理を行うこと
により製造した。 ［実施形態２］本発明に係わる実施形態２について説明
する。
【００８８】本実施の形態のマルチ電子源の駆動方法と
それを用いた画像表示装置は、図１９に示すように以下
の構成を備える。すなわち実施形態１と同様の表面伝導
型放出素子を行列状に構成した単純マトリックス構成の
マルチ電子源６０５と、電流信号を生成して列配線を通
じて表面伝導型放出素子を駆動する変調回路６０６と、
行配線を順次選択する走査回路６０７を備える。走査回
路６０７は、選択した行配線（図中Ｄｘ５）に電位Ｖｓ
を固定し、非選択の行配線（図中Ｄｘ５以外）に電位Ｖ
ｎｓを固定する。変調回路６０６は、電子を放出させな
い素子に対する列配線（図中Ｄｙ１，Ｄｙ４，Ｄｙ６）
の駆動電位をＶｇに固定し、電子を放出させる素子に対
する変調信号を印加する列配線（図中Ｄｙ２，Ｄｙ３，
Ｄｙ５）にはＶｅを印加する。図では６×６素子のマト
リックスしか示していないが、本実施形態では５００×
１０００素子のマトリックスを構成した。本実施形態で
は、配線抵抗が高いために、それによる電圧降下が無視
できなくなる。即ち選択した行配線上の全素子から電子
放出させる場合、選択した行配線の電圧Ｖｓｌの分布は
図２０のようになる。電流信号駆動回路の出力電圧Ｖｅ
は、選択された各素子にかかる電圧が所望の電子放出量
１μＡが得られる電圧で一定となるように列配線ごとに
変化する。即ち走査回路６７に近い列配線即ちＤｙ１に
印加されるＶｅよりも遠い列配線即ちＤｙ１０００に印
加されるＶｅの方が高くなる。また同時に選択される素
子数によっても同じ列配線に印加される電圧Ｖｅは変化
する。ここでＶｎｓとＶｇの電位差及びＶｇとＶｓの電
位差が、ともに素子の電子放出が起こる閾値よりも小さ
くなるようにする。かつＶｎｓをＶｅの最小値Ｖｅｍｉ
ｎと等しくなるように設定する。
【００８９】この構成によれば、電子放出させる素子の
ある列配線に接続された素子のうち、選択された走査信
号を印加した行配線上の素子にはＶｅ−Ｖｓｌの電位が
印加されるが、選択されていない、即ち走査信号を印加
していない行配線上の素子への印加電圧はＶｅ−Ｖｎｓ
即ち０に近い値となり、その素子に流れる電流は無視で
きる値となる。よって各表面伝導型放出素子を駆動する
ために列配線に注入された電流は全て電子放出させる素
子に流れ、半選択素子に分流することがない。よって半
選択素子に分流する分についての補正を行う必要がない
ため、簡単な回路で各素子を定電流で駆動できることが
本実施形態の一つのポイントである。
【００９０】次に画像表示装置の駆動方法について詳細
に説明する。まず、図２１を参照して、表面伝導型放出
素子を含む画像表示装置の構成について説明する。図中
４０１は表示パネルで、端子Ｄｘ１からＤｘ５０及びＤ
ｙ１からＤｙ１００を介して外部の電気回路と接続され
ている。またフェースプレート上の高圧端子は外部の高
圧電源５１３に接続され高電圧Ｖａが印加されて放出電
子を加速するようになっている。このうち、端子Ｄｘ１
からＤｘ５００には前述のパネル内に設けられているマ
ルチ電子源、即ち５００行１０００列の行列状にマトリ
ックス配線された表面伝導型放出素子群を１行ずつ順次
駆動してゆくための走査信号が印加される。
【００９１】一方、端子Ｄｙ１からＤｙ１０００には前
記走査信号により選択された一行の表面伝導型放出素子
の各素子の出力電子ビームを制御するための変調信号が
印加される。次に、走査回路４０２について説明する。
同回路は、内部に５００個のスイッチング素子を備える
もので、各スイッチング素子は、不図示の電圧源の出力
電圧ＶｓもしくはＶｎｓ発生回路４１４からの出力電圧
Ｖｎｓのいずれか一方を選択し、表示パネル４０１の端
子Ｄｘ１ないしＤｘ５００と電気的に接続するものであ
る。各スイッチング素子は、先の実施形態１と同様の図
３に示した回路で、図４に示すように、制御信号Ｔｓｃ
ａｎから生成された各行配線に対応するタイミング信号
Ｔｘｍに同期して、出力Ｖｘｍが電位ＶｓとＶｎｓの２
値間で切り換えられる。Ｖｅ選択回路４１３は、Ｖｅを
印加されている列配線のうち走査回路４０２に一番近い
列配線を選択して、その電位をＶｅｍｉｎとしてＶｎｓ
発生回路４１４に送る。Ｖｅ選択回路４１３は、具体的
には図２２のように各列配線ＦＥＴによるアナログスイ
ッチ５０２が接続されていて、各ＦＥＴのゲートはＶｅ
を印加されている列配線で走査回路に一番近い列に対応
するスイッチのみがｏｎとなるプライオリティー回路５
０１に接続されている。また全ての列配線にＶｇが印加
された場合は０［Ｖ］が出力されるようになっている。
Ｖｎｓ発生回路４１４はＶｅｍｉｎと等しい電位をＶｎ
ｓとして走査回路４０２に送る。即ち、本実施形態では
電子放出させる列の列配線電位のうち、最小の値を実際
にモニタし、それに基づいてＶｎｓの電圧値を設定し
た。
【００９２】本実施形態では、前記直流電源電圧Ｖｓを
−７．５［Ｖ］とした。先に述べた行配線の電圧降下が
あるため、図２３に示すように選択した行配線中の電位
Ｖｓｌは選択した素子数によって様々に変化する。また
実施形態１と同じく所望の電子放出電流が１μＡのとき
各素子への印加電圧は１４．５［Ｖ］で一定となるの
で、列配線への印加電圧Ｖｅは、走査駆動回路４０２に
近い側では７．０［Ｖ］、遠い側では選択された素子数
が少ない場合には７．０［Ｖ］、多い場合には８［Ｖ］
と変化する。選択されていない行配線への印加電圧Ｖｎ
ｓ、即ち行配線に印加される電位Ｖｅの最小値Ｖｅｍｉ
ｎは選択された素子数や位置によって変化する。本実施
形態では７．０［Ｖ］から７．５［Ｖ］の範囲で変化し
た。
【００９３】これらの設定により選択された素子のある
列配線上の半選択素子への印加電圧は０［Ｖ］から０．
５［Ｖ］となり、選択された素子のない列配線上の素子
への印加電圧は７［Ｖ］ないし７．５［Ｖ］の間とな
り、ともに電子放出しきい値電圧Ｖｔｈ以下となる。こ
こで素子に０．５［Ｖ］を印加した場合に流れる電流は
１素子当たり数十ｎＡと非常に少なく、半選択状態の素
子の電流の総和をＩｆｎもわずか数十μＡであり、選択
素子の電流０．５ｍＡと比較して充分小さく、補正の必
要はない。
【００９４】次に、入力された画像信号の流れについて
説明する。入力されたコンポジット画像信号強度に対応
したパルス幅を持つパルス信号に変換し、さらに電流信
号に変換する方法は実施形態１と同様である。実際の変
調回路からの入力波形がどのような電流波形に変換され
るかを示したのが図２４である。表示パネルの列配線Ｄ
ｙ１およびＤｙ１０００に注目し、行配線Ｄｘ１，Ｄｘ
２，Ｄｘ３，Ｄｘ４，…に接続された素子を駆動するた
めに、図６の回路に時間とともに図２４（ａ）に示すよ
うな電圧Ｖｉｎの入力が行われたとする。この電圧パル
スの各パルス幅は輝度データを反映し、波高値は出力電
流Ｉｏｕｔが０．５ｍＡとなる電圧であり、電圧／電流
変換回路出力Ｉｏｕｔの波形は（ｂ）のように波高値が
０．５ｍＡで揃っている。このとき電圧／電流変換回路
はの出力電圧Ｖｏｕｔは（ｃ）のようになる。行配線の
抵抗による電圧降下のために電圧波高値は走査回路から
遠いほど、即ちＤｙ１よりもＤｙ１０００への印加電圧
のほうが高くなる。また列配線の抵抗による電圧降下の
ために極わずかであるが、列配線の駆動回路から遠いほ
ど、即ちＤｘ１を選択したときよりもＤｘ５００を選択
したときの方が駆動電圧が高くなる。また、同じ行配線
上でも各素子への印加パルスの幅が異なるので、１つの
パルス内でも同時に選択されている素子数が時間ととも
に減るために、印加電圧は図２４（ｃ）のＡのように１
つのパルス内で段々と低くなる。さらにこれら条件で駆
動した際の放出電流Ｉｅの様子を（ｄ）に示す。どの素
子からの放出電流も１μＡに揃っている。
【００９５】本実施形態によれば、半選択素子への回り
込み電流をほとんどなくすことができ、変調回路からの
出力電流と選択した素子を流れる電流を一致させること
ができるため表示画面全体に渡って原画像信号に対して
極めて忠実な輝度で画像を表示できる。尚、本実施形態
においては選択していない行配線への印加電圧Ｖｎｓを
列配線への印加電圧Ｖｅの最低値となるように走査駆動
回路に一番近いＶｅの電位を選択した。これは必ずしも
最低値に限るものではなく、Ｖｅの変化する範囲内の値
であれば、半選択素子に流れる電流をほとんどなくすこ
とができる。また、列方向配線に印加される電圧を測定
することなく、電気回路の計算機シミュレーションで算
出した印加電圧Ｖｅの最低値、例えば本実施形態では７
［Ｖ］に固定しても効果が得られた。 ［実施形態３］本発明に係わる実施形態３について説明
する。本実施の形態のマルチ電子源の駆動方法とそれを
用いた画像表示装置は、図２５に示すように以下の構成
を備える。
【００９６】すなわち実施形態１と同様に、表面伝導型
放出素子を行列状に構成した単純マトリックス構成のマ
ルチ電子源６０１と、電流信号を生成して列配線を通じ
て表面伝導型放出素子を駆動する変調回路６０２と、行
配線を順次選択する走査回路６０３を備える。走査回路
６０３は、選択した行配線（図中Ｄｘ５）に電位Ｖｓを
固定し、非選択の行配線（図中Ｄｘ５以外）に電位Ｖｎ
ｓに固定する。さらに変調回路６０２は、電子を放出さ
せない素子に対する列配線（図中Ｄｙ１，Ｄｙ４，Ｄｙ
６）の駆動電位をＶｇに固定し、電子を放出させる素子
に対する変調信号を印加する列配線（図Ｄｙ２，Ｄｙ
３，Ｄｙ５）にはＶｅを印加する。図では６×６素子の
マトリックスしか示していないが、本実施形態では５０
行１００列のマトリックスを構成した。また本実施形態
で表面伝導型放出素子は電流放出効率が素子毎にばらつ
いている、即ち素子に通電する電流量と、素子から高圧
が印加されたフェースプレートへ放出される電流量との
比が素子毎に異なっている。よって電流信号駆動回路の
出力電圧Ｖｅは、選択された各素子にかかる電圧が所望
の電子放出量１μＡが得られる電圧となるように各列配
線毎に自動的に変化する。
【００９７】またＶｎｓとＶｇの電位差及びＶｇとＶｓ
の電位差が、ともに素子の電子放出が起こる閾値Ｖｔｈ
よりも小さくなるようにする。かつＶｎｓが各列毎に異
なるＶｅの相加平均値Ｖｅａｖｅと等しくなるように設
定する。この構成によれば、電子放出させる素子のある
列配線に接続された素子のうち、電子放出させる素子に
はＶｅ−Ｖｓの電位が印加されるが、半選択素子への印
加電圧はＶｅ−Ｖｅａｖｅ即ち０に近い値となり、その
素子に流れる電流は無視できる値となる。よって各表面
伝導型放出素子を駆動するために列配線に注入された電
流は全て電子放出させる素子に流れ、半選択素子に分流
することがない。よって半選択素子に分流する電流分の
補正を行わなくても良いので、簡単な回路で各素子を定
電流で駆動できることが本実施形態の一つのポイントで
ある。
【００９８】次に画像表示装置の駆動方法について詳細
に説明する。まず、図２６を参照して、表面伝導型放出
素子を含む画像表示装置の構成について説明する。図中
６０１は表示パネルで、端子Ｄｘ１からＤｘ５０及びＤ
ｙ１からＤｙ１００を介して外部の電気回路と接続され
ている。またフェースプレート上の高圧端子は外部の高
圧電源５１３に接続され高電圧Ｖａが印加されて放出電
子を加速するようになっている。このうち、端子Ｄｘ１
からＤｘ５００には前述のパネル内に設けられているマ
ルチ電子源、即ち５０行１００列の行列状にマトリック
ス配線された表面伝導型放出素子群を１行ずつ順次駆動
してゆくための走査信号が印加される。
【００９９】一方、端子Ｄｙ１からＤｙ１００には前記
走査信号により選択された一行の表面伝導型放出素子の
各素子の出力電子ビームを制御するための変調信号が印
加される。次に、走査回路４０２について説明する。同
回路は、内部に５０個のスイッチング素子を備えるもの
で、各スイッチング素子は、不図示の電圧源の出力電圧
ＶｓもしくはＶｎｓ発生回路４１５からの出力電圧Ｖｎ
ｓのいずれか一方を選択し、表示パネル４０１の端子Ｄ
ｘ１ないしＤｘ５０と電気的に接続するものである。各
スイッチング素子は、先の実施形態１と同様の図３に示
した回路である。走査回路４０２は、図６Ｂに示すよう
に、制御信号Ｔｓｃａｎから生成された各行配線に対応
するタイミング信号Ｔｘｍに同期して、選択行にはＶｓ
を、非選択行にはＶｎｓを出力する。Ｖｎｓ発生回路４
１５は後述する方法で取得した行毎に異なるＶｎｓ接地
値を、制御信号Ｔｓｃｓｎに基づいてメモリから順次読
み出し、対応する電位Ｖｎｓを発生させて走査回路４０
２に送る。
【０１００】即ち本実施形態では、選択する行を切り替
える毎に、Ｖｎｓを最適な値に変更することができる。
次に、入力された画像信号の流れについて説明する。入
力されたコンポジット画像信号を画像信号強度に対応し
たパルス幅を持つパルス信号に変換する方法は実施形態
１と同様である。
【０１０１】得られたパルス信号から効率補正回路１０
８で、後述の方法で取得した各素子の効率ばらつきデー
タに基づき、効率をパルスの波高値に反映させたドライ
ブパルスが生成される。ドライブパルスは電圧／電流変
換回路１１２により電圧量から電流量に変換され、表示
パネルの端子Ｄｙ１ないしＤｙ１００を通じて表示パネ
ル５０１内の表面伝導型放出素子に通電される。
【０１０２】本実施形態では、前記直流電源電圧Ｖｓを
−７．５［Ｖ］とした。また所望の電子放出電流が１μ
Ａのとき各素子への印加電圧は１４［Ｖ］から１５
［Ｖ］の間でばらつく。よって列方向配線への印加電圧
Ｖｅは図２７のように６．５［Ｖ］から７．５［Ｖ］の
間でばらつく。選択する行ごとのＶｅの平均値Ｖｅａｖ
ｅも図のようにばらつく。
【０１０３】ここで各素子の放出電流量／通電電流量の
効率ばらつきデータの取得方法、及びそのばらつきデー
タから各行毎に設定されるＶｎｓについて述べる。デー
タ取得系を図２８に示す。表示パネル５１１のフェース
プレートには、各素子からの放出電流量を計測する電流
計５１４を通して高圧電源５１３で高電圧を印加してあ
り、測定した電流量を制御装置５１１に送るようになっ
ている。制御装置５１１からの信号に基づいて端から１
素子ずつ選択する。即ち行配線Ｄｘ１ないしＤｘ５０に
は電位ＶｎｓとＶｓを切り換えて印加するが、図２９の
ように端から順次１つの行方向配線を選択してＶｓを印
加する。また列配線ＤｙないしＤｙ１００にはそれぞれ
上記電圧／電流変換回路図２５と同じ回路を接続し、特
定の出力電流を注入する動作と電位Ｖｇを印加する動作
を切り換えている。図のように端から順次１つの列配線
を選択して特定の電流を注入すべく電位Ｖｅを印加す
る。これによりマトリックス状に構成された素子を端か
ら１素子ずつ選択して駆動することができる。ここで標
準的な素子では１μＡの放出電子量を得るためには０．
５［ｍＡ］の素子電流が必要であり、その時の素子への
印加電圧は１４．５［Ｖ］であるので、１素子選択して
駆動する際、注入電流Ｉｆの初期値を０．５［ｍＡ］と
し、電位Ｖｓは−７．５［Ｖ］で固定し、電位Ｖｎｓの
初期値を７［Ｖ］とした。これら設定値で選択した素子
を駆動してその列配線への印加電圧ＶｅをＶｅ計測回路
５１５を用いて測定し、その電位と同じ電位となるよう
に電位Ｖｎｓを変更する。さらに選択した素子から放出
された電流Ｉｅを電流計５１４で測定する。測定したＩ
ｅが所望の電流値１［μＡ］に達していない場合、設定
電流Ｉｆを設定電流刻み０．１［ｍＡ］だけ上げ、Ｖｅ
を測定し、Ｖｎｓを設定して、Ｉｅを計測する。Ｉｅが
所望の電流を越えていた場合は設定電流を刻み幅だけ下
げて同様にしてＩｅを測定する。設定電流の刻み幅を繰
り返し毎に半分減らし、これらの一連の処理をＩｅが所
望の電流値１［μＡ］±０．０１［μＡ］に収束するま
で繰り返す。そして収束したときの（設定電流Ｉｆ）を
補正データとして効率補正用のＬＵＴ１（Ｌｏｏｋ Ｕ
ｐ Ｔａｂｌｅ１）メモリに書き込む、またそのときの
ＶｅをそのアドレスのＶｅとして一時記憶しておく。
【０１０４】ここで所望のＩｅに収束せずにＶｅが設定
可能範囲（本実施形態では６［Ｖ］ないし８［Ｖ］以
内）を越えてしまった場合、そのアドレスの素子は異常
素子として効率補正用のＬＵＴ１には０を書き込み、Ｖ
ｅの一時記憶値として標準値７［Ｖ］を書き込んでお
く。１つの選択素子の設定値が決定した後、順次隣の素
子を選択していき同様の処理でそのアドレスの補正用デ
ータとＶｅの一時記憶を繰り返す。
【０１０５】１つの行についての上記一連の処理が終了
した後に、一時記憶しておいた各Ｖｅの平均値Ｖｅａｖ
ｅを計算し、その値をその行のＶｎｓ設定値としてＶｎ
ｓ発生回路中のＬＵＴ２に書き込む。以上一連のフロー
チャートを図３０に示す。このようにして表示パネル内
の全素子に対する効率補正値と各行のＶｎｓ瀬って位置
を取得する。
【０１０６】これらの設定により選択された素子のある
列配線上の選択されていない素子への印加電圧は０
［Ｖ］から０．５［Ｖ］となり、選択された素子のない
列配線上の素子への印加電圧は７［Ｖ］ないし７．５
［Ｖ］の間となり電子放出しきい値電圧以下となる。素
子に０．５［Ｖ］を印加した場合に流れる電流は１素子
当たり数十ｎＡと非常に少ないため、半選択素子の電流
の総和Ｉｆｎもわずか数十μＡであり、選択素子の電流
０．５ｍＡと比較して充分小さく、補正の必要はない。
【０１０７】次に実際の変調回路からの入力波形がどの
ような電流波形に変換されるかを示したのが図３１であ
る。表示パネルの列配線Ｄｙ１およびＤｙ１００に注目
し、行配線Ｄｘ１，Ｄｘ２，Ｄｘ３，Ｄｘ４，…に接続
された素子を駆動するために、図６の回路に時間ととも
に図３１（ａ）に示すような電圧Ｖｉｎの入力が行われ
たとする。この電圧パルスの各パルス幅は輝度データを
反映し、波高値は出力電流Ｉｏｕｔが上述の方法で取得
したＬＵＴ１の補正値に基づいて各素子に注入する電流
値となる電圧であり、電圧／電流変換回路出力Ｉｏｕｔ
の波形は（ｂ）のように波高値がＬＵＴ１の補正値に一
致している。このとき電圧／電流変換回路はの出力電圧
は（ｃ）のようになる。各列配線毎に異なる値となる。
【０１０８】さらにこれら条件で駆動した際の放出電流
Ｉｅの様子を（ｄ）に示す。どの素子からの放出電流も
１［μＡ］±０．０１［μＡ］以内に揃っている。本実
施形態によれば、半選択素子への回り込み電流をなくす
ことができ、変調回路からの出力電流と選択した素子を
流れる電流を一致させることができるため表示画面全体
に渡って原画像信号に対して極めて忠実な輝度で画像を
表示できる。
【０１０９】尚、本実施形態においては選択していない
行方向配線への印加電圧Ｖｎｓを、列方向配線への印加
電圧Ｖｅの１行分の平均値に設定したが、１行の平均で
はなく全行に対しての平均に設定しても効果が得られ
る。また必ずしも最低値に限るものではなく、Ｖｅの変
化する範囲内の値、たとえば変化する範囲内の値、例え
ば最小値としても半選択素子に流れる電流に低減する効
果が得られる。 ［実施形態４］本発明に係わる実施形態４について説明
する。本実施形態のマルチ電子源の駆動方法とそれを用
いた画像表示装置は、図３２に示すように以下の構成を
備える。
【０１１０】すなわち実施形態１と同様の行列状に電子
源を構成した単純マトリックス構成の表面伝導型放出素
子６０１と、行方向配線を順次選択する走査駆動部６０
３を備え、選択した行方向配線に電位Ｖｓを印加し、非
選択の行方向配線に電位Ｖｎｓに印加する。また、列方
向配線を通じて表面伝導型放出素子に変調信号を印加す
べく電圧駆動部６１０を備える。電圧駆動部は電子を放
出させない素子の列方向配線の電位をＶｇに固定し、電
子を放出させる素子の列方向配線には変調電圧パルス信
号Ｖｅを印加する。即ち、本実施形態の場合には、変調
回路はＶ／Ｉ変換回路を持たない。
【０１１１】図では６×６素子のマトリックスしか示し
ていないが、本実施形態では１０００行１００列のマト
リックスを構成した。本実施形態の場合列方向配線の抵
抗が大きい。ここでＶｎｓとＶｇの電位差及びＶｇとＶ
ｓの電位差が、ともに素子の電子放出が起こる閾値より
も小さくなるようにする。かつＶｎｓが各列配線への印
加電圧Ｖｅと等しくなるように設定する。
【０１１２】この構成によれば、電子放出させる素子の
ある列配線に接続された素子のうち、選択された行配線
上の素子にはＶｅ−Ｖｓの電位が印加されるが、非選択
の行配線上の素子への印加電圧はＶｅ−Ｖｎｓ即ち０と
なり、その素子に流れる電流は無視できる。よって各表
面伝導型放出素子を駆動するために列配線に注入された
電流は全て電子放出させる素子に流れ、半選択素子に回
り込むことがない。よって半選択素子に流れる電流によ
る電圧降下を補正する必要がなく、簡単な回路で各素子
を定電流で駆動できることが本実施形態の一つのポイン
トである。
【０１１３】次に画像表示装置の駆動方法について詳細
に説明する。まず、図３３を参照して、表面伝導型放出
素子を含む画像表示装置の構成について説明する。図中
６０１は表示パネルで、端子Ｄｘ１からＤｘ１０００及
びＤｙ１からＤｙ１００を介して外部の電気回路と接続
されている。またフェースプレート上の高圧端子は外部
の高圧電源５１３に接続され高電圧Ｖａが印加されて放
出電子を加速するようになっている。このうち、端子Ｄ
ｘ１からＤｘ１０００には前述のパネル内に設けられて
いるマルチ電子源、即ち１０００行１００列の行列状に
マトリックス配線された表面伝導型放出素子群を１行ず
つ順次駆動してゆくための走査信号が印加される。
【０１１４】一方、端子Ｄｙ１からＤｙ１００には前記
走査信号により選択された一行の表面伝導型放出素子の
各素子の出力電子ビームを制御するための変調信号が印
加される。次に、走査回路４０２について説明する。同
回路は、内部に１０００個のスイッチング素子を備える
もので、各スイッチング素子は、不図示の電圧源の出力
電圧Ｖｓ、もしくはＶｎｓすなわち列配線への印加電圧
Ｖｅに等しい電位のいずれか一方を選択し、表示パネル
６０１の端子Ｄｘ１ないしＤｘ１０００と電気的に接続
するものである。各スイッチング素子は、先の実施形態
１と同様の図３に示した回路である。走査回路４０２
は、図４に示すように、制御信号Ｔｓｃａｎから生成さ
れた各行配線に対応するタイミング信号Ｔｘｍに同期し
て、出力ＶｘｍをＶｓかＶｎｓのいずれかに切り換え
る。
【０１１５】本実施形態では、前記直流電源電圧Ｖｓを
−７．５［Ｖ］とした。また実施形態１と同じく所望の
電子放出電流が１［μＡ］のとき各素子への印加電圧は
１４．５［Ｖ］で一定となるので、行配線への印加電圧
Ｖｅは７．０［Ｖ］とした。よって選択されていない行
配線への印加電圧Ｖｎｓも同じく７．０［Ｖ］とした。
【０１１６】これらの設定により半選択素子への印加電
圧は０［Ｖ］となる。の間でばらつく。選択する行ごと
のＶｅの平均値Ｖｅａｖｅも図のようにばらつく。次
に、入力された画像信号の流れについて説明する。入力
されたコンポジット画像信号を画像信号強度に対応した
パルス幅を持つパルス信号に変換する方法は実施形態１
と同様である。
【０１１７】このパルス信号を受けて駆動電圧発生回路
６１２から波高値がＶｅ即ち７．０［Ｖ］となるパルス
を発生され、この出力を表示パネルの列配線Ｄｙ１ない
しＤｙ１００に接続した。本実施形態で用いた表示パネ
ルは、列方向配線の抵抗が高いために従来技術で述べた
電圧印加方法で駆動した場合、それによる電圧降下が無
視できなくなる。すなわち列方向につながる素子のうち
選択されていない素子に流れる半選択電流による電圧降
下が大きくなり、列配線駆動部に近い素子を選択した場
合と、遠い素子を駆動した場合では列配線に印加される
変調信号の電圧は同じでも、素子への印加電圧が異なっ
てしまう。即ち、駆動部に近い素子に印加される電圧の
方が、遠い素子に印加される電圧よりも高くなってしま
う。しかし、本例の方法によれば、選択されていない素
子に流れる半選択流量が無くなり、駆動部からの遠近に
かかわらず均一の駆動が可能となり、表示画面全体に渡
って原画像信号に対して極めて忠実な輝度で画像を表現
できる。 （実施形態５）以上、実施形態１〜実施形態４でマルチ
電子源並びに表示パネルについて説明したが、これらが
内蔵する表面伝導型放出素子を他の種類の電子放出素子
で代用して実施した場合にも本発明の駆動方法は有効で
あった。
【０１１８】発明者等は、電子放出素子としてＦＥ素子
を用いたマルチ電子源ならびに表示パネルに対して前記
実施形態１〜前記実施形態４の駆動方法を実施したとこ
ろ、半選択素子に流れる電流を大幅に低減できた。たと
えば、図３４Ａあるいは図３４Ｂあるいは図３４Ｃに例
示するような横形ＦＥ素子を表面伝導型放出素子の代わ
りに用いた。図３４Ａ〜図３４Ｃにおいて、１１０１は
ガラス基板、７０１は電子放出部、７０２は負電極、７
０３はゲート（正電極）、である。これらの横形ＦＥ素
子はいずれも負電極７０２とゲート７１３の間に適宜の
駆動電圧を印可することで、電子放出部７０１より電子
ビームを放出されるものである。
【０１１９】図３５に、前記図３４Ａに示した横形ＦＥ
素子をマトリックス配線したマルチ電子源の平面図を例
として示す。図中、７０４は横形ＦＥ素子の負電極７０
２どうしを共通接続するための行配線、７０５は横形Ｆ
Ｅ素子のゲート同士を共通接続するための列配線であ
る。ここに例示したマルチ電子源並びに該マルチ電子源
を備えた画像表示装置に対しても、本発明の駆動方法を
適用すれば複雑な補償回路を設けなくても所望強度の電
子ビームを正確に出力させることが可能であった。ま
た、半選択素子で消費される電力も低減できた。
【０１２０】さらには、上述の例とは異なる他の電子放
出素子を用いた電子源や画像形成装置に対しても本発明
は有効であった。たとえば、Spindt型電界放出素子やMI
M型放出素子に対しても、もちろん有効であった。 （実施形態６）図３６は、前記説明による表面伝導型放
出素子をマルチ電子源として用いたディスプレイパネル
に、例えばテレビジョン放送をはじめとする種々の画像
情報源より提供される画像情報を表示できるように構成
した多機能表示装置の一応用例を示すための図である。
【０１２１】図中、２１００はディスプレイパネル、２
１０１はディスプレイパネルの駆動回路、２１０２はデ
ィスプレイコントローラ、２１０３はマルチプレクサ、
２１０４はデコーダ、２１０５は入出力インターフェー
ス回路、２１０６はＣＰＵ、２１０７は画像生成回路、
２１０８および２１０９および２１１０は画像メモリイ
ンターフェース回路、２１１１は画像入力インターフェ
ース回路、２１１２および２１１３はＴＶ信号受信回
路、２１１４は入力部である。
【０１２２】なお、本表示装置は、例えばテレビジョン
信号のように映像情報と音声情報の両方を含む信号を受
信する場合には、当然映像の表示と同時に音声を再生す
るものであるが、本発明に係る実施の形態の特徴と直接
関係しない音声情報の受信，分離，再生，処理，記憶な
どに関する回路やスピーカなどについては説明を省略す
る。
【０１２３】以下、画像信号の流れに沿って各部の機能
を説明してゆく。まず、ＴＶ信号受信回路２１１３は、
例えば、電波や空間光通信などのような無線伝送系を用
いて伝送されるＴＶ画像信号を受信するための回路であ
る。受信するＴＶ信号の方式は特に限られるものではな
く、例えば、ＮＴＳＣ方式、ＰＡＬ方式、ＳＥＣＡＭ方
式などの方式でもよい。また、これらよりさらに多数の
走査線よりなるＴＶ信号（例えば、ＭＵＳＥ方式をはじ
めとするいわゆる高品位ＴＶ）は、大面積化や大画素数
化に適した前記ディスプレイパネルの利点を生かすのに
好適な信号源である。ＴＶ信号受信回路２１１３で受信
されたＴＶ信号は、デコーダ２１０４に出力される。
【０１２４】また、ＴＶ信号受信回路２１１２は、例え
ば同軸ケーブルや光ファイバーなどのような有線伝送系
を用いて伝送されるＴＶ画像信号を受信するための回路
である。前記ＴＶ信号受信回路２１１３と同様に、受信
するＴＶ信号の方式は特に限られるものではなく、また
本回路で受信されたＴＶ信号もデコーダ２１０４に出力
される。
【０１２５】また、画像入力インターフェース回路２１
１１は、例えばＴＶカメラや画像読み取りスキャナなど
の画像入力装置から供給される画像信号を取り込むため
の回路で、取り込まれた画像信号はデコーダ２１０４に
出力される。また、画像メモリインターフェース回路２
１１０は、ビデオテープレコーダ（以下ＶＴＲと略す）
に記憶されている画像信号を取り込むための回路で、取
り込まれた画像信号はデコーダ２１０４に出力される。
【０１２６】また、画像メモリインターフェース回路２
１０９は、ビデオディスクに記憶されている画像信号を
取り込むための回路で、取り込まれた画像信号はデコー
ダ２１０４に出力される。また、画像メモリインターフ
ェース回路２１０８は、いわゆる静止画ディスクのよう
に、静止画像データを記憶している装置から画像信号を
取り込むための回路で、取り込まれた静止画像データは
デコーダ２１０４に出力される。
【０１２７】また、入出力インターフェース回路２１０
５は、本表示装置と、外部のコンピュータもしくはコン
ピュータネットワークもしくはプリンタなどの出力装置
とを接続するための回路である。画像データや文字デー
タ・図形情報の入出力を行うのはもちろんのこと、場合
によっては本表示装置の備えるＣＰＵ２１０６と外部と
の間で制御信号や数値データの入出力などを行うことも
可能である。
【０１２８】また、画像生成回路２１０７は、前記入出
力インターフェース回路２１０５を介して外部から入力
される画像データや文字・図形情報や、あるいはＣＰＵ
２１０６より出力される画像データや文字・図形情報に
基づき表示用画像データを生成するための回路である。
本回路の内部には、例えば、画像データや文字・図形情
報を蓄積するための書き換え可能メモリや、文字コード
に対応する画像パターンが記憶されている読みだし専用
メモリや、画像処理を行うためのプロセッサなどをはじ
めとして画像の生成に必要な回路が組み込まれている。
【０１２９】本回路により生成された表示用画像データ
は、デコーダ２１０４に出力されるが、場合によっては
前記入出力インターフェース回路２１０５を介して外部
のコンピュータネットワークやプリンタ入出力すること
も可能である。また、ＣＰＵ２１０６は、主として本表
示装置の動作制御や、表示画像の生成や選択や編集に関
わる作業を行う。
【０１３０】例えば、マルチプレクサ２１０３に制御信
号を出力し、ディスプレイパネルに表示する画像信号を
適宜選択したり組み合わせたりする。また、その際には
表示する画像信号に応じてディスプレイパネルコントロ
ーラ２１０２に対して制御信号を発生し、画面表示周波
数や走査方法（例えば、インターレースかノンインター
レースか）や一画面の走査線の数など表示装置の動作を
適宜制御する。
【０１３１】また、前記画像生成回路２１０７に対して
画像データや文字・図形情報を直接出力したり、あるい
は、前記入出力インターフェース回路２１０５を介して
外部のコンピュータやメモリをアクセスして画像データ
や文字・図形情報を入力する。なお、ＣＰＵ２１０６
は、むろんこれ以外の目的の作業にも関わるものであっ
ても良い。例えば、パーソナルコンピュータやワードプ
ロセッサなどのように、情報を生成したり処理する機能
に直接関わっても良い。
【０１３２】あるいは、前述したように入出力インター
フェース回路２１０５を介して外部のコンピュータネッ
トワークと接続し、例えば数値計算などの作業を外部機
器と協同して行っても良い。また、入力部２１１４は、
前記ＣＰＵ２１０６に使用者が命令やプログラム、ある
いはデータなどを入力するためのものであり、例えばキ
ーボードやマウスのほか、ジョイスティック，バーコー
ドリーダー，音声認識装置など多様な入力機器を用いる
事が可能である。
【０１３３】また、デコーダ２１０４は、前記２１０７
ないし２１１３より入力される種々の画像信号を３原色
信号、または輝度信号とＩ信号，Ｑ信号に逆変換するた
めの回路である。なお、同図中に点線で示すように、デ
コーダ２１０４は内部に画像メモリを備えるのが望まし
い。これは、例えばＭＵＳＥ方式をはじめとして、逆変
換するに際して画像メモリを必要とするようなテレビ信
号を扱うためである。また、画像メモリを備えることに
より、静止画の表示が容易になる、あるいは前記画像生
成回路２１０７およびＣＰＵ２１０６と協同してがぞの
間引き，補間，拡大，縮小，合成をはじめとする画像処
理や編集が容易に行えるようになるという利点が生まれ
るからである。
【０１３４】また、マルチプレクサ２１０３は、前記Ｃ
ＰＵ２１０６より入力される制御信号に基づき表示画像
を適宜選択するものである。すなわち、マルチプレクサ
２１０３はデコーダ２１０４から入力される逆変換され
た画像信号のうちから所望の画像信号を選択して駆動回
路２１０１に出力する。その場合には、一画面表示時間
内で画像信号を切り替えて選択することにより、いわゆ
る多画面テレビのように、一画面を複数の領域に分けて
領域によって異なる画像を表示することも可能である。
【０１３５】また、ディスプレイパネルコントローラ２
１０２は、前記ＣＰＵ２１０６より入力される制御信号
に基づき駆動回路２１０１の動作を制御するための回路
である。まず、ディスプレイパネルの基本的な動作にか
かわるものとして、例えばディスプレイパネルの駆動用
電源（不図示）の動作シーケンスを制御するための信号
を駆動回路２１０１に対して出力する。
【０１３６】また、ディスプレイパネルの駆動方法に関
わるものとして、例えば画面表示周波数や走査方法（例
えば、インターレースかノンインターレースか）を制御
するための信号を駆動回路２１０１に対して出力する。
また、場合によっては表示画像の輝度やコントラストや
色調やシャープネスといった画質の調整に関わる制御信
号を駆動回路２１０１に対して出力する場合もある。
【０１３７】また、駆動回路２１０１は、ディスプレイ
パネル２１００に印加する駆動信号を発生するための回
路であり、前記マルチプレクサ２１０３から入力される
画像信号と、前記ディスプレイパネルコントローラ２１
０２より入力される制御信号に基づいて動作するもので
ある。以上、各部の機能を説明したが、図３６に例示し
た構成により、本表示装置においては多様な画像情報源
より入力される画像情報をディスプレイパネル２１００
に表示する事が可能である。
【０１３８】すなわち、テレビジョン放送をはじめとす
る各種の画像信号はデコーダ２１０４において逆変換さ
れた後、マルチプレクサ２１０３において適宜選択さ
れ、駆動回路２１０１に入力される。一方、ディスプレ
イコントローラ２１０２は、表示する画像信号に応じて
駆動回路２１０１の動作を制御するための制御信号を発
生する。駆動回路２１０１は、上記画像信号と制御信号
に基づいてディスプレイパネル２１００に駆動信号を印
加する。
【０１３９】これにより、ディスプレイパネル２１００
において画像が表示される。これらの一連の動作は、Ｃ
ＰＵ２１０６により統括的に制御される。また、本表示
装置においては、前記デコーダ２１０４に内蔵する画像
メモリや、画像生成回路２１０７およびＣＰＵ２１０６
が関与することにより、単に複数の画像情報の中から選
択したものを表示するだけでなく、表示する画像情報に
対して、例えば拡大，縮小，回転，移動，エッジ強調，
間引き，補間，色変換，画像の縦横比変換などをはじめ
とする画像処理や、合成，消去，接続，入れ換え，はめ
込みなどをはじめとする画像編集を行う事も可能であ
る。また、本実施形態の説明では特に触れなかったが、
上記画像処理や画像編集と同様に、音声情報に関しても
処理や編集を行うための専用回路を設けても良い。
【０１４０】したがって、本表示装置は、テレビジョン
放送の表示機器，テレビ会議の端末機器，静止画像およ
び動画像を扱う画像編集機器，コンピュータの端末機
器，ワードプロセッサをはじめとする事務用端末機器，
ゲーム機などの機能を一台で兼ね備える事が可能で、産
業用あるいは民生用として極めて応用範囲が広い。な
お、上記図３６は、表面伝導型放出素子を電子ビーム源
とするディスプレイパネルを用いた表示装置の構成の一
例を示したにすぎず、これのみに限定されるものではな
い事は言うまでもない。例えば、図３６の構成要素のう
ち、使用目的上必要のない機能に関わる回路は省いても
差し支えない。また、これとは逆に、使用目的によって
はさらに構成要素を追加しても良い。例えば、本表示装
置をテレビ電話機として応用する場合には、テレビカメ
ラ，音声マイク，照明機，モデムを含む送受信回路など
を構成要素に追加するのが好適である。
【０１４１】本表示装置においては、とりわけ表面伝導
型放出素子をマルチ電子源とするディスプレイパネルが
容易に薄形化できるため、表示装置全体の奥行きを小さ
くすることが可能である。それに加えて、表面伝導型放
出素子をマルチ電子源とするディスプレイパネルは大画
面化が容易で輝度が高く視野角特性にも優れるため、本
表示装置は臨場感あふれ迫力に富んだ画像を視認性良く
表示する事が可能である。
【０１４２】尚、本発明は、複数の機器から構成される
システムに適用しても、１つの機器から成る装置に適用
しても良い。また、本発明はシステム或は装置にプログ
ラムを供給することによって達成される場合にも適用で
きることはいうまでもない。以上説明したように本実施
形態によれば、表面伝導型放出素子をマトリックス状に
配線し、配線上で生じる電圧分布に起因する電子放出分
布を補償することが出来る駆動方法において、配線への
印加電圧の組み合わせを工夫することにより、非選択素
子への回り込み電流を低減できる。
【０１４３】これにより、非常に低コストで、マルチ電
子源全体にわたって、源信号のレベルを極めて忠実に反
映した電子放出量での駆動が可能である。
【０１４４】
【発明の効果】以上説明したように、本発明によれば、
多数の電子放出素子をマトリックス配線したマルチ電子
源において、駆動すべき電子放出素子と同じ列にある他
の電子放出素子（すなわち半選択素子）に流れる電流を
大幅に低減できる。このため、列配線を通じて供給され
る変調信号は、ほとんど損失なく駆動すべき電子放出素
子に印加される。従って、半選択素子に流れる電流分を
補償するために従来のような複雑な補正回路を設けなく
ても、簡単に所望の強度の電子ビームを正確に出力する
ことが可能である。しかも半選択素子の消費電力が低減
された。言い換えれば、出力の正確性に優れ、消費電力
が小さな電子源装置を低いコストで低減することが出来
た。
【０１４５】さらには、上記マルチ電子源を画像表示装
置に適用した結果、複雑な補正回路を要せずとも形成画
像の輝度が正確に保たれ、消費電力が小さく、安価な画
像表示装置を提供することも出来た。
【図面の簡単な説明】
【図１】実施形態１のマルチ電子源と駆動回路を表す図
である。
【図２】実施形態１の画像表示装置の駆動回路図であ
る。
【図３】走査回路の内部構造を表す図である。
【図４】図３の回路の入出力特性を表すタイムチャート
である。
【図５】電流の流れを示す等価回路図である。
【図６】実施形態１に用いた変調回路の構成図である。
【図７】信号波形を示すタイムチャートである。
【図８】表示パネルの構成を示す図である。
【図９Ａ】蛍光体の構成を示す図である。
【図９Ｂ】蛍光体の構成を示す図である。
【図１０Ａ】平面型の表面伝導型放出素子の構成を示す
平面図である。
【図１０Ｂ】平面型の表面伝導型放出素子の構成を示す
断面図である。
【図１１Ａ】表面伝導型放出素子の製造工程を示す図で
ある。
【図１１Ｂ】表面伝導型放出素子の製造工程を示す図で
ある。
【図１１Ｃ】表面伝導型放出素子の製造工程を示す図で
ある。
【図１１Ｄ】表面伝導型放出素子の製造工程を示す図で
ある。
【図１１Ｅ】表面伝導型放出素子の製造工程を示す図で
ある。
【図１２】フォーミング電圧波形を示す図である。
【図１３Ａ】通電活性化処理での印加電圧波形を示す図
である。
【図１３Ｂ】通電活性化処理で計測された放出電流波形
を示す図である。
【図１４】垂直型の表面伝導型放出素子の構成を示す断
面図である。
【図１５Ａ】垂直型の表面伝導型放出素子の製造工程を
示す図である。
【図１５Ｂ】垂直型の表面伝導型放出素子の製造工程を
示す図である。
【図１５Ｃ】垂直型の表面伝導型放出素子の製造工程を
示す図である。
【図１５Ｄ】垂直型の表面伝導型放出素子の製造工程を
示す図である。
【図１５Ｅ】垂直型の表面伝導型放出素子の製造工程を
示す図である。
【図１５Ｆ】垂直型の表面伝導型放出素子の製造工程を
示す図である。
【図１６】表面伝導型放出素子の入出力特性を示す図で
ある。
【図１７】表示パネルに用いたマルチ電子源の平面図で
ある。
【図１８】図１８のＡ−Ａ’に沿った断面図である。
【図１９】実施形態２の電子源の駆動回路図である。
【図２０】各列の電子放出素子に印加される電圧を示す
グラフである。
【図２１】第２実施形態の画像表示装置の駆動回路図で
ある。
【図２２】Ｖｅの最小値を検知するための回路である。
【図２３】駆動パターンの違いによる印加電圧の差を示
すためのグラフである。
【図２４】実施形態２の信号波形を示すタイムチャート
である。
【図２５】実施形態３の電子源の駆動回路図である。
【図２６】実施形態３の画像表示装置の駆動回路図であ
る。
【図２７】変調信号の電圧平均値Ｖｅａｖｅを示すグラ
フである。
【図２８】Ｖｅ測定回路を備えた電子源の駆動回路図で
ある。
【図２９】１行ずつＶｅを測定する手順を示す図であ
る。
【図３０】各素子の特性を計測するとともに、各行毎に
Ｖｅａｖｅを定めるための手順を示すフローチャートで
ある。
【図３１】実施形態３の信号波形を示すフローチャート
である。
【図３２】実施形態４である電圧駆動による電子源の駆
動回路図である。
【図３３】実施形態４である電圧駆動による画像表示装
置の駆動回路図である。
【図３４Ａ】横型ＦＥの斜視図である。
【図３４Ｂ】横型ＦＥの斜視図である。
【図３４Ｃ】横型ＦＥの斜視図である。
【図３５】横型ＦＥを使ったマルチ電子源の斜視図であ
る。
【図３６】マルチ画像表示装置の構成図である。
【図３７】従来の表面伝導型放出素子の斜視図である。
【図３８】従来のＦＥ型放出素子の断面図である。
【図３９】従来のＭＩＭ型放出素子の断面図である。
【図４０】単純マトリックス配線したマルチ電子源の等
価回路図である。
【図４１】マルチ電子源の電流の流れを表す図である。
【図４２】従来のＶ／Ｉ変換回路図である。
【符号の説明】
１０２，４０２，６０３，６０７ 走査回路 ６０２，６０６ 変調回路 ６０１，６０５ マルチ電子源
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ Ｈ０１Ｊ 1/316 Ｈ０１Ｊ 1/30 Ｅ (56)参考文献 特開 平６−289814（ＪＰ，Ａ) 特開 平６−301355（ＪＰ，Ａ) 特開 昭56−138792（ＪＰ，Ａ) 特開 昭59−181880（ＪＰ，Ａ) 特開 平６−67621（ＪＰ，Ａ) 特開 平６−342636（ＪＰ，Ａ) 特開 平２−61697（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) G09G 3/00 - 3/38 H01J 1/316 H01J 29/98 H01J 31/12 H04N 5/66 - 5/74

Claims (21)

    (57)【特許請求の範囲】
  1. 【請求項１】 それぞれが一対の素子電極に印加される
    電圧と対応して放出される電子量との関係において、電
    子放出−非電子放出の境界点である閾値電圧点Ｖthを含
    む非線形特性を有する複数の表面伝導型放出素子を複数
    のデータ配線と複数の走査配線でマトリクス配線したマ
    ルチ電子源と前記マルチ電子源を駆動する駆動回路とを
    有する電子発生装置において、 前記駆動回路は、電子放出させる表面伝導型放出素子が
    接続されている走査配線に第１の電圧（Ｖｓ）を印加
    し、電子放出させない表面伝導型放出素子が接続されて
    いる走査配線に第２の電圧（Ｖｎｓ）を印加する第１の
    駆動手段と、 電子放出させる表面伝導型放出素子が接続されているデ
    ータ配線に第３の電圧（Ｖｅ）を印加し、電子放出させ
    ない表面伝導型放出素子が接続されているデータ配線に
    第４の電圧（Ｖｇ）を印加する第２の駆動手段とを備
    え、 前記第２の電圧（Ｖｎｓ）は、前記第３の電圧（Ｖｅ）
    のデータ配線ごとのばらつきの上限と下限の範囲内であ
    り、前記第２の電圧（Ｖｎｓ）と前記第４の電圧（Ｖ
    ｇ）間の電位差と、前記第４の電圧（Ｖｇ）と前記第１
    の電圧（Ｖｓ）間との電位差が、共に前記閾値電圧点Ｖ
    thより小さいことを特徴とする電子発生装置。
  2. 【請求項２】 前記走査配線に印加される前記第１の電
    圧（Ｖｓ）と前記第２の電圧（Ｖｎｓ）は、各行を選択
    する走査信号に基づくことを特徴とする請求項１に記載
    の電子発生装置。
  3. 【請求項３】 映像信号を変調して変調信号を生成する
    変調手段をさらに備えることを特徴とする請求項１に記
    載の電子発生装置。
  4. 【請求項４】 前記データ配線に印加される前記第３の
    電圧（Ｖｅ）と前記第４の電圧（Ｖｇ）は、各列に接続
    された表面伝導型放出素子を駆動するための変調信号に
    基づくことを特徴とする請求項３に記載の電子発生装
    置。
  5. 【請求項５】 前記変調は、パルス幅変調であることを
    特徴とする請求項３に記載の電子発生装置。
  6. 【請求項６】 前記変調は、振幅変調であることを特徴
    とする請求項３に記載の電子発生装置。
  7. 【請求項７】 前記駆動回路は、前記第１の電圧（Ｖ
    ｓ）と前記第２の電圧（Ｖｎｓ）を、プッシュプル構造
    によって発生させることを特徴とする請求項１に記載の
    電子発生装置。
  8. 【請求項８】 前記第２の駆動手段はさらに、 前記表面伝導型放出素子に流れる素子電流と前記電子放
    出素子の入出力効率のばらつきを測定する測定手段と、 前記測定手段で測定された入出力効率のばらつきを補正
    する補正値を格納する格納手段と、 前記格納手段に格納された補正値と変調信号に基づい
    て、前記第３の電圧（Ｖｅ）と前記第４の電圧（Ｖｇ）
    を生成することを特徴とする請求項１に記載の電子発生
    装置。
  9. 【請求項９】 請求項１から８のいずれか１項に記載の
    電子発生装置と、 前記電子発生装置から放出された電子によって発光する
    発光手段とを有することを特徴とする画像表示装置。
  10. 【請求項１０】 それぞれが一対の素子電極に印加され
    る電圧と対応して放出される電子量との関係において、
    電子放出−非電子放出の境界点である閾値電圧点Ｖthを
    含む非線形特性を有する複数の表面伝導型放出素子を複
    数のデータ配線と複数の走査配線でマトリクス配線した
    マルチ電子源を駆動する駆動回路において、 電子放出させる表面伝導型放出素子が接続されている走
    査配線に第１の電圧（Ｖｓ）を印加し、電子放出させな
    い表面伝導型放出素子が接続されている走査配線に第２
    の電圧（Ｖｎｓ）を印加する第１の駆動手段と、 電子放出させる表面伝導型放出素子が接続されているデ
    ータ配線に第３の電圧（Ｖｅ）を印加し、電子放出させ
    ない表面伝導型放出素子が接続されているデータ配線に
    第４の電圧（Ｖｇ）を印加する第２の駆動手段とを備
    え、 前記第２の電圧（Ｖｎｓ）は、前記第３の電圧（Ｖｅ）
    のデータ配線ごとのばらつきの上限と下限の範囲内であ
    り、前記第２の電圧（Ｖｎｓ）と前記第４の電圧（Ｖ
    ｇ）間の電位差と、前記第４の電圧（Ｖｇ）と前記第１
    の電圧（Ｖｓ）間との電位差が、共に前記閾値電圧点Ｖ
    thより小さいことを特徴とする駆動回路。
  11. 【請求項１１】 前記走査配線に印加される前記第１の
    電圧（Ｖｓ）と前記第２の電圧（Ｖｎｓ）は、各行を選
    択する走査信号に基づくことを特徴とする請求項１０に
    記載の駆動回路。
  12. 【請求項１２】 映像信号を変調して変調信号を生成す
    る変調手段をさらに備えることを特徴とする請求項１０
    に記載の駆動回路。
  13. 【請求項１３】 前記データ配線に印加される前記第３
    の電圧（Ｖｅ）と前記第４の電圧（Ｖｇ）は、各列に接
    続された表面伝導型放出素子を駆動するための変調信号
    に基づくことを特徴とする請求項１２に記載の駆動回
    路。
  14. 【請求項１４】 前記変調は、パルス幅変調であること
    を特徴とする請求項１２に記載の駆動回路。
  15. 【請求項１５】 前記変調は、振幅変調であることを特
    徴とする請求項１２に記載の駆動回路。
  16. 【請求項１６】 それぞれが一対の素子電極に印加され
    る電圧と対応して放出される電子量との関係において、
    電子放出−非電子放出の境界点である閾値電圧点Ｖthを
    含む非線形特性を有する複数の表面伝導型放出素子を複
    数のデータ配線と複数の走査配線でマトリクス配線した
    マルチ電子源と前記マルチ電子源を駆動する駆動回路と
    を有する電子発生装置の駆動方法であって、 電子放出させる表面伝導型放出素子が接続されている走
    査配線に第１の電圧（Ｖｓ）を印加し、 電子放出させない表面伝導型放出素子が接続されている
    走査配線に第２の電圧（Ｖｎｓ）を印加し、 電子放出させる表面伝導型放出素子が接続されているデ
    ータ配線に第３の電圧（Ｖｅ）を印加し、 電子放出させない表面伝導型放出素子が接続されている
    データ配線に第４の電圧（Ｖｇ）を印加し、 前記第２の電圧（Ｖｎｓ）は、前記第３の電圧（Ｖｅ）
    のデータ配線ごとのばらつきの上限と下限の範囲内であ
    り、前記第２の電圧（Ｖｎｓ）と前記第４の電圧（Ｖ
    ｇ）間の電位差と、前記第４の電圧（Ｖｇ）と前記第１
    の電圧（Ｖｓ）間との電位差が、共に前記閾値電圧点Ｖ
    thより小さいことを特徴とする駆動方法。
  17. 【請求項１７】 前記走査配線に印加される前記第１の
    電圧（Ｖｓ）と前記第２の電圧（Ｖｎｓ）は、各行を選
    択する走査信号に基づくことを特徴とする請求項１６に
    記載の駆動方法。
  18. 【請求項１８】 映像信号を変調して変調信号を生成す
    る変調工程をさらに備えることを特徴とする請求項１６
    に記載の駆動方法。
  19. 【請求項１９】 前記データ配線に印加される前記第３
    の電圧（Ｖｅ）と前記第４の電圧（Ｖｇ）は、各列に接
    続された表面伝導型放出素子を駆動するための変調信号
    に基づくことを特徴とする請求項１８に記載の駆動方
    法。
  20. 【請求項２０】 前記変調は、パルス幅変調であること
    を特徴とする請求項１８に記載の駆動方法。
  21. 【請求項２１】 前記変調は、振幅変調であることを特
    徴とする請求項１８に記載の駆動方法。
JP20966796A 1995-08-23 1996-08-08 電子発生装置、画像表示装置およびそれらの駆動回路、駆動方法 Expired - Fee Related JP3219185B2 (ja)

Priority Applications (8)

Application Number Priority Date Filing Date Title
JP20966796A JP3219185B2 (ja) 1995-08-23 1996-08-08 電子発生装置、画像表示装置およびそれらの駆動回路、駆動方法
US08/689,658 US6339414B1 (en) 1995-08-23 1996-08-13 Electron generating device, image display apparatus, driving circuit therefor, and driving method
CA002183828A CA2183828C (en) 1995-08-23 1996-08-21 Electron generating device, image display apparatus, driving circuit therefor, and driving method
EP96306142A EP0762372B1 (en) 1995-08-23 1996-08-22 Driving circuit for a display having a multi-electron source
AU64208/96A AU715254B2 (en) 1995-08-23 1996-08-22 Electron generating device, image display apparatus, driving circuit therefor, and driving method
KR1019960034823A KR100248034B1 (ko) 1995-08-23 1996-08-22 전자 발생 장치, 화상 표시 장치, 구동 회로 및 구동 방법
DE69637963T DE69637963D1 (de) 1995-08-23 1996-08-22 Treiberschaltung für eine Anzeige mit mehreren Elektronenquellen
CN96111409A CN1106631C (zh) 1995-08-23 1996-08-23 电子产生器件及其驱动电路和驱动方法

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP21455595 1995-08-23
JP7-214555 1995-08-23
JP20966796A JP3219185B2 (ja) 1995-08-23 1996-08-08 電子発生装置、画像表示装置およびそれらの駆動回路、駆動方法

Publications (2)

Publication Number Publication Date
JPH09120268A JPH09120268A (ja) 1997-05-06
JP3219185B2 true JP3219185B2 (ja) 2001-10-15

Family

ID=26517591

Family Applications (1)

Application Number Title Priority Date Filing Date
JP20966796A Expired - Fee Related JP3219185B2 (ja) 1995-08-23 1996-08-08 電子発生装置、画像表示装置およびそれらの駆動回路、駆動方法

Country Status (8)

Country Link
US (1) US6339414B1 (ja)
EP (1) EP0762372B1 (ja)
JP (1) JP3219185B2 (ja)
KR (1) KR100248034B1 (ja)
CN (1) CN1106631C (ja)
AU (1) AU715254B2 (ja)
CA (1) CA2183828C (ja)
DE (1) DE69637963D1 (ja)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8887655B2 (en) 2012-01-25 2014-11-18 Honeywell International Inc. Valve actuator with position indicator extension
USD728071S1 (en) 2013-12-27 2015-04-28 Honeywell International Inc. HVAC actuator
US9423143B2 (en) 2013-12-18 2016-08-23 Honeywell International Inc. HVAC actuator with light indicator
US9568207B2 (en) 2013-12-18 2017-02-14 Honeywell International Inc. HVAC actuator with removable wire blocking tab
US9623523B2 (en) 2013-12-18 2017-04-18 Honeywell International Inc. HVAC actuator with taping flange
US9664409B2 (en) 2012-06-14 2017-05-30 Honeywell International Inc. HVAC damper system
US9732980B2 (en) 2013-12-18 2017-08-15 Honeywell International Inc. HVAC actuator with range adjustment
US10119721B2 (en) 2012-06-14 2018-11-06 Honeywell International Inc. Standoff for use with an insulated HVAC duct
US10302207B2 (en) 2012-06-14 2019-05-28 Honeywell International Inc. Spring loaded HVAC damper

Families Citing this family (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3025249B2 (ja) * 1997-12-03 2000-03-27 キヤノン株式会社 素子の駆動装置及び素子の駆動方法及び画像形成装置
JP3049061B1 (ja) * 1999-02-26 2000-06-05 キヤノン株式会社 画像表示装置及び画像表示方法
US6476783B2 (en) 1998-02-17 2002-11-05 Sarnoff Corporation Contrast enhancement for an electronic display device by using a black matrix and lens array on outer surface of display
US6897855B1 (en) 1998-02-17 2005-05-24 Sarnoff Corporation Tiled electronic display structure
JP2000056730A (ja) 1998-06-05 2000-02-25 Canon Inc 画像形成装置及び画像形成方法
US6498592B1 (en) * 1999-02-16 2002-12-24 Sarnoff Corp. Display tile structure using organic light emitting materials
WO2000060569A1 (fr) 1999-04-05 2000-10-12 Canon Kabushiki Kaisha Source d'electrons et dispositif de formation d'images
WO2000060568A1 (fr) * 1999-04-05 2000-10-12 Canon Kabushiki Kaisha Source d'électrons et dispositif de formation d'images
JP3969981B2 (ja) * 2000-09-22 2007-09-05 キヤノン株式会社 電子源の駆動方法、駆動回路、電子源および画像形成装置
JP3969985B2 (ja) 2000-10-04 2007-09-05 キヤノン株式会社 電子源及び画像形成装置の駆動方法、並びに画像形成装置
TWI221268B (en) * 2001-09-07 2004-09-21 Semiconductor Energy Lab Light emitting device and method of driving the same
CN102290005B (zh) * 2001-09-21 2017-06-20 株式会社半导体能源研究所 有机发光二极管显示装置的驱动方法
US7224333B2 (en) * 2002-01-18 2007-05-29 Semiconductor Energy Laboratory Co. Ltd. Display device and driving method thereof
JP3854173B2 (ja) * 2002-02-27 2006-12-06 東北パイオニア株式会社 発光表示パネルの駆動方法および有機ｅｌ表示装置
JP4115330B2 (ja) * 2002-05-08 2008-07-09 キヤノン株式会社 画像形成装置の製造方法
US7184034B2 (en) * 2002-05-17 2007-02-27 Semiconductor Energy Laboratory Co., Ltd. Display device
TWI360098B (en) * 2002-05-17 2012-03-11 Semiconductor Energy Lab Display apparatus and driving method thereof
US7170479B2 (en) * 2002-05-17 2007-01-30 Semiconductor Energy Laboratory Co., Ltd. Display device and driving method thereof
US7474285B2 (en) * 2002-05-17 2009-01-06 Semiconductor Energy Laboratory Co., Ltd. Display apparatus and driving method thereof
SG119186A1 (en) * 2002-05-17 2006-02-28 Semiconductor Energy Lab Display apparatus and driving method thereof
JP2004170774A (ja) * 2002-11-21 2004-06-17 Canon Inc 表示装置及びその駆動制御方法
JP5021884B2 (ja) * 2003-08-06 2012-09-12 日本電気株式会社 表示駆動回路及びそれを用いた表示装置
US7202842B2 (en) * 2003-09-17 2007-04-10 Hitachi Displays, Ltd. Display apparatus
KR100997477B1 (ko) * 2004-04-29 2010-11-30 삼성에스디아이 주식회사 가변의 계조 표현력을 가진 전계 방출 디스플레이 장치
KR101022658B1 (ko) * 2004-05-31 2011-03-22 삼성에스디아이 주식회사 신호 지연 저감형 전자 방출 장치 구동방법
KR100724157B1 (ko) * 2004-09-09 2007-06-04 (주)케이디티 절연막 패터닝에 의한 유기 전계 발광 소자의 제작 방법
CN103941935B (zh) * 2013-11-14 2018-12-11 上海中航光电子有限公司 一种电容触摸屏及其驱动方法、显示装置
US9818338B2 (en) * 2015-03-04 2017-11-14 Texas Instruments Incorporated Pre-charge driver for light emitting devices (LEDs)
JP7253332B2 (ja) * 2018-06-26 2023-04-06 ラピスセミコンダクタ株式会社 表示装置及び表示コントローラ

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3936815A (en) 1973-08-06 1976-02-03 Nippon Telegraph And Telephone Public Corporation Apparatus and method for writing storable images into a matrix-addressed image-storing liquid crystal display device
JPS56138792A (en) 1980-03-31 1981-10-29 Matsushita Electric Ind Co Ltd Display unit
JPS56162794A (en) 1980-05-19 1981-12-14 Tokyo Shibaura Electric Co Liquid crystal display unit
JPS59181880A (ja) 1983-03-31 1984-10-16 Toshiba Electric Equip Corp 映像表示装置
JPS63150387A (ja) 1986-12-12 1988-06-23 東レ株式会社 界面活性剤
DE3853744T2 (de) 1987-07-15 1996-01-25 Canon Kk Elektronenemittierende Vorrichtung.
JPS6431332A (en) 1987-07-28 1989-02-01 Canon Kk Electron beam generating apparatus and its driving method
JPH0748142B2 (ja) 1988-08-26 1995-05-24 シャープ株式会社 表示装置の駆動方法
JPH02257551A (ja) 1989-03-30 1990-10-18 Canon Inc 画像形成装置
US5157309A (en) 1990-09-13 1992-10-20 Motorola Inc. Cold-cathode field emission device employing a current source means
US5300862A (en) 1992-06-11 1994-04-05 Motorola, Inc. Row activating method for fed cathodoluminescent display assembly
JP3167072B2 (ja) 1992-12-29 2001-05-14 キヤノン株式会社 画像形成装置
CA2112431C (en) 1992-12-29 2000-05-09 Masato Yamanobe Electron source, and image-forming apparatus and method of driving the same
US5455597A (en) 1992-12-29 1995-10-03 Canon Kabushiki Kaisha Image-forming apparatus, and designation of electron beam diameter at image-forming member in image-forming apparatus
CA2112733C (en) 1993-01-07 1999-03-30 Naoto Nakamura Electron beam-generating apparatus, image-forming apparatus, and driving methods thereof
US5313140A (en) 1993-01-22 1994-05-17 Motorola, Inc. Field emission device with integral charge storage element and method for operation
JPH06289814A (ja) 1993-04-05 1994-10-18 Canon Inc 電子源及びこれを用いた画像形成装置の駆動方法
JP3063453B2 (ja) 1993-04-16 2000-07-12 凸版印刷株式会社 有機薄膜ｅｌ素子の駆動方法
US6121942A (en) 1993-12-22 2000-09-19 Canon Kabushiki Kaisha Image-forming apparatus with correction in accordance with positional deviations between electron-emitting devices and image-forming members
CA2138363C (en) 1993-12-22 1999-06-22 Yasuyuki Todokoro Electron beam generating apparatus, image display apparatus, and method of driving the apparatuses

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8887655B2 (en) 2012-01-25 2014-11-18 Honeywell International Inc. Valve actuator with position indicator extension
US9664409B2 (en) 2012-06-14 2017-05-30 Honeywell International Inc. HVAC damper system
US10119721B2 (en) 2012-06-14 2018-11-06 Honeywell International Inc. Standoff for use with an insulated HVAC duct
US10302207B2 (en) 2012-06-14 2019-05-28 Honeywell International Inc. Spring loaded HVAC damper
US9423143B2 (en) 2013-12-18 2016-08-23 Honeywell International Inc. HVAC actuator with light indicator
US9568207B2 (en) 2013-12-18 2017-02-14 Honeywell International Inc. HVAC actuator with removable wire blocking tab
US9623523B2 (en) 2013-12-18 2017-04-18 Honeywell International Inc. HVAC actuator with taping flange
US9732980B2 (en) 2013-12-18 2017-08-15 Honeywell International Inc. HVAC actuator with range adjustment
USD728071S1 (en) 2013-12-27 2015-04-28 Honeywell International Inc. HVAC actuator

Also Published As

Publication number Publication date
AU715254B2 (en) 2000-01-20
EP0762372B1 (en) 2009-07-08
CA2183828A1 (en) 1997-02-24
KR970012902A (ko) 1997-03-29
KR100248034B1 (ko) 2000-03-15
DE69637963D1 (de) 2009-08-20
CN1150700A (zh) 1997-05-28
CA2183828C (en) 2002-01-01
CN1106631C (zh) 2003-04-23
AU6420896A (en) 1997-02-27
JPH09120268A (ja) 1997-05-06
EP0762372A3 (en) 1997-07-30
US6339414B1 (en) 2002-01-15
EP0762372A2 (en) 1997-03-12

Similar Documents

Publication Publication Date Title
JP3219185B2 (ja) 電子発生装置、画像表示装置およびそれらの駆動回路、駆動方法
JP3311246B2 (ja) 電子発生装置、画像表示装置およびそれらの駆動回路、駆動方法
US6445367B1 (en) Electron-beam generating device having plurality of cold cathode elements, method of driving said device and image forming apparatus applying same
JP3581581B2 (ja) 画像表示装置
JP2000066633A (ja) 電子発生装置及びその駆動方法及び画像形成装置
JP2000250478A (ja) 電子源駆動装置と方法及び画像形成装置
JPH1031450A (ja) 画像表示方法及び装置及び前記装置における表示補正データの作成方法
JP3472016B2 (ja) マルチ電子ビーム源の駆動回路及びそれを用いた画像形成装置
JPH09251276A (ja) 画像形成装置及びその電子放出特性の補正方法
JPH11288246A (ja) 画像表示装置及び該装置における表示制御方法
JPH11352923A (ja) 画像表示方法及び装置
JP4194176B2 (ja) 画像表示装置及び画像表示方法
JP2000250471A (ja) マルチ電子源の駆動装置と方法及び画像形成装置
JP3423600B2 (ja) 画像表示方法及び装置
JP3372741B2 (ja) 画像形成装置
JPH09258687A (ja) 画像形成装置及びその発光特性の変化防止方法
JPH11338413A (ja) 電子発生装置およびその駆動方法
JPH09297556A (ja) 画像形成装置及びその駆動回路及び電子ビーム発生装置及びその電子放出源の駆動方法
JP3236465B2 (ja) 表示装置
JPH11109913A (ja) 画像形成方法及び装置
JPH09134147A (ja) マルチ電子ビーム源及びそれを用いた表示装置
JP3392050B2 (ja) 画像表示装置
JP2000066634A (ja) 電子源駆動装置及び画像形成装置及び電子源の駆動方法
JPH09134144A (ja) マルチ電子ビーム源及びそれを用いた表示装置
JP2000214817A (ja) 画像表示装置

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20010706

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20070810

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080810

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080810

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090810

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090810

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100810

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110810

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120810

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120810

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130810

Year of fee payment: 12

LAPS Cancellation because of no payment of annual fees