KR100924739B1 - 표시장치 및 그 구동방법 - Google Patents

표시장치 및 그 구동방법 Download PDF

Info

Publication number
KR100924739B1
KR100924739B1 KR1020047004178A KR20047004178A KR100924739B1 KR 100924739 B1 KR100924739 B1 KR 100924739B1 KR 1020047004178 A KR1020047004178 A KR 1020047004178A KR 20047004178 A KR20047004178 A KR 20047004178A KR 100924739 B1 KR100924739 B1 KR 100924739B1
Authority
KR
South Korea
Prior art keywords
current
transistor
pixel
current source
terminal
Prior art date
Application number
KR1020047004178A
Other languages
English (en)
Other versions
KR20040039395A (ko
Inventor
키무라하지메
Original Assignee
가부시키가이샤 한도오따이 에네루기 켄큐쇼
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 한도오따이 에네루기 켄큐쇼 filed Critical 가부시키가이샤 한도오따이 에네루기 켄큐쇼
Publication of KR20040039395A publication Critical patent/KR20040039395A/ko
Application granted granted Critical
Publication of KR100924739B1 publication Critical patent/KR100924739B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/36—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the display of a graphic pattern, e.g. using an all-points-addressable [APA] memory
    • G09G5/39—Control of the bit-mapped memory
    • G09G5/399—Control of the bit-mapped memory using two or more bit-mapped memories, the operations of which are switched in time, e.g. ping-pong buffers
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • G09G3/3241—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element the current through the light-emitting element being set using a data current provided by the data driver, e.g. by using a two-transistor current mirror
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3266—Details of drivers for scan electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3275—Details of drivers for data electrodes
    • G09G3/3283—Details of drivers for data electrodes in which the data driver supplies a variable data current for setting the current through, or the voltage across, the light-emitting elements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/003—Details of a display terminal, the details relating to the control arrangement of the display terminal and to the interfaces thereto
    • G09G5/006—Details of the interface to the display terminal
    • G09G5/008—Clock recovery
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0861—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor with additional control of the display period without amending the charge stored in a pixel memory, e.g. by means of additional select electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2360/00—Aspects of the architecture of display systems
    • G09G2360/18—Use of a frame buffer in a display terminal, inclusive of the display panel
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2007—Display of intermediate tones
    • G09G3/2018—Display of intermediate tones by time modulation using two or more time intervals
    • G09G3/2022—Display of intermediate tones by time modulation using two or more time intervals using sub-frames

Abstract

표시장치의 각 화소는 각각, 전류원회로와, 스위치부와, 발광소자를 갖는다. 발광소자와, 전류원회로와, 스위치부와는, 전원기준선과, 전원선의 사이에 직렬로 접속되어 있다. 디지털의 영상신호를 사용함으로써, 스위치부의 온·오프를 전환할 수 있다. 또한, 전류원회로를 흐르는 일정전류의 크기는, 화소 외부로부터 입력되는 제어신호에 의해 정해진다. 스위치부가 온상태인 경우는, 발광소자에는, 전류원회로에 의해 정해지는 일정전류가 흐르게 되어 발광한다. 그 결과, 발광소자를, 열화 등에 의한 전류특성의 변화에 의하지 않고 일정한 휘도로 발광시키는 것이 가능하고, 또한, 각 화소에의 신호의 기록속도가 빠르고, 정확한 계조가 표현가능하고, 또한, 저비용이고, 소형화가능한 표시장치 및 그 구동방법을 제공하는 것을 과제로 한다.
표시장치, 구동방법, 화소, 발광, 시야각, 매트릭스, 소자, 소스, 게이트, 드레인

Description

표시장치 및 그 구동방법{DISPLAY APPARATUS AND ITS DRIVING METHOD}
본 발명은, 표시장치 및 그 구동방법에 관한 것이다. 특히, 화소마다 트랜지스터가 설치되고, 화소의 발광을 제어하는 액티브 매트릭스형의 표시장치 및 그 구동방법에 관한 것이다.
화소마다 발광소자 및 발광소자의 발광을 제어하는 트랜지스터를 배치한 액티브 매트릭스형의 표시장치가 제안되어 있다. 발광소자란, 제1 전극과, 제2 전극을 갖고, 제1 전극과 제2 전극의 사이에 흐르는 전류량에 의해 휘도가 제어되는 소자를 나타낸다. 발광소자로서 OLED(Organic Light Emitting Diode) 소자를 사용한 표시장치(이하, OLED 표시장치라 표기함)가 주목되고 있다. OLED 표시장치는, 응답성에 뛰어나고, 저전압으로 동작하여, 또한 시야각이 넓은 등의 이점을 가지기 때문에, 차세대의 플랫패널 디스플레이로서 주목되고 있다.
액티브 매트릭스형의 OLED 표시장치에 있어서, 각 화소에의 휘도정보의 기록을 전압신호로 행하는 수법과, 전류신호로 행하는 수법이 있다. 전자를 전압기록형, 후자를 전류기록형 아날로그 방식이라 부른다. 이들 구동방법에 대하여, 이하 에 예를 들어 설명한다.
종래의 전압기록형의 OLED 표시장치의 화소의 구성예를 도 30에 나타낸다. 도 30에서, 각 화소 각각에 2개의 TFT(제1 TFT 및 제2 TFT)와, 용량소자와, OLED가 배치된다. 제1 TFT(이하, 선택 TFT라 표기함)(3001)의 게이트전극은, 게이트 신호선(3002)에 접속되고, 소스단자와 드레인단자의 한쪽의 단자는, 소스신호선(3003)에 접속되어 있다. 선택 TFT(3001)의 소스단자와 드레인단자의 다른쪽은, 제2 TFT(이하, 구동 TFT라 표기함)(3004)의 게이트전극 및 용량소자(이하, 유지용량이라 표기함)(3007)의 한쪽의 전극에 접속되어 있다. 유지용량(3007)의 다른쪽의 전극은, 전원선(3005)에 접속되어 있다. 구동 TFT(3004)의 소스단자와 드레인단자의 한쪽은, 전원선(3005)에 접속되고, 다른쪽은, OLED(3006)의 제1 전극(3006a)에 접속되어 있다. OLED(3006)의 제2 전극(3006b)은, 일정한 전위가 공급되어 있다. 여기서, OLED(3006)의 구동 TFT(3004)와 접속되어 있는 측의 전극, 요컨대 제1 전극(3006a)을 화소전극이라 부르고, 제2 전극(3006b)을 대향전극이라 부른다.
도 30에서, 선택 TFT(3001)를 n채널형 TFT, 구동 TFT(3004)를 p채널형 TFT, OLED의 제1 전극(3006a)을 양극, 제2 전극(3006b)을 음극으로 하고, 제2 전극(3006b)의 전위를 0(V)으로 한 경우의 구동방법에 대하여 이하에 설명한다.
게이트 신호선(3002)에 신호가 입력되고, 도통상태가 된 선택 TFT3001에서, 소스신호선(3003)보다 신호전압이 입력된다. 소스신호선(3003)에 입력되는 신호전압에 의해, 유지용량(3007)에 전하가 축적된다. 유지용량(3007)에 유지된 전압에 따라, 전원선(3005)으로부터 구동 TFT(3004)의 소스·드레인 사이를 통해, OLED(3006)에 전류가 흘러 발광한다.
도 30에 나타낸 구성의 화소를 갖는 전압기록형의 표시장치에는, 아날로그 방식과, 디지털방식의 2개의 구동방법이 있다. 이하, 이 2개의 방식을, 전압기록형 아날로그방식, 전압기록형 디지털방식이라 부른다.
전압기록형 아날로그방식의 구동방법에서는, 각 화소의 구동 TFT(3004)의 게이트전압(게이트·소스 사이 전압)을 변화시킴으로써, 구동 TFT(3004)의 드레인전류를 변화시킨다. 이렇게 해서, OLED(3006)를 흐르는 전류를 변화시켜 휘도를 변화시키는 방식이다. 중간조를 표현하기 위해서는, 게이트전압에 대하여, 드레인전류의 변화가 큰 영역에서 구동 TFT(3004)를 동작시킨다.
전술한 전압기록형 아날로그 방식의 경우, 각 화소에 동일한 전위를 갖는 신호를 소스신호선(3003)으로부터 입력한 경우에, 구동 TFT(3004)의 전류특성의 변동에 의한 드레인전류의 변동을 수신하여, OLED(3006)를 흐르는 전류가 크게 변동한다는 문제가 있다. 구동 TFT(3004)의 전류특성의 변동은, 임계치전압이나 캐리어 이동도 등의 파라미터에 영향을 끼치고 있다. 그 일례로서 도 31을 사용하여, 구동 TFT(3004)의 임계치전압의 변동에 의한, 전류특성의 변동에 대하여 설명한다.
도 31a는, 도 30에서의 구동 TFT(3004)와 OLED(3006)만을 나타낸 도면이다. 구동 TFT(3004)의 소스단자가 전원선(3005)에 접속되어 있다. 구동 TFT(3004)의 게이트전압을 도면에서 Vgs로 나타낸다. 또한, 구동 TFT(3004)의 드레인전류를 도면에서 화살표 Id로 나타낸다. 도 31b는, 구동 TFT(3004)의 게이트전압의 절대값 │Vgs│과 드레인전류 ld의 관계(전류특성)를 나타낸다. 3101a는, 구동 TFT(3004) 의 임계치전압의 절대값이 Vth1인 경우의, 게이트전압과 드레인전류의 관계를 나타내는 곡선이다. 한편, 3101b는, 구동 TFT의 임계치전압의 절대값이 Vth2인 경우의, 게이트전압과 드레인전류의 관계를 나타내는 곡선이다. 여기서, Vth1> Vth2이다. 도면에서 나타내는 동작영역(1)이, 전압기록형 아날로그 방식인 경우의 구동 TFT(3004)의 동작영역에 해당한다. 동작영역(1)에서 구동 TFT(3004)의 임계치가 변동하면, 게이트전압이 같은 Vgs1이어도 드레인전류가 ld1과 ld2로 되어 크게 다르다. 여기서, OLED(3006)의 휘도는, OLED(3006)를 흐르는 전류량에 비례하기 때문에, 임계치전압의 변동에 의해, OLED(3006)의 휘도는 변동한다.
전술한 구동 TFT(3004)의 전류특성의 변동의 영향을 감소하기 위해, 전압기록형 디지털방식의 구동방법이 제안되어 있다. 전압기록형 디지털방식의 구동방법에서는, 각 화소의 OLED(3006)는 일정한 휘도로 발광/비발광의 2개의 상태가 선택된다. 이때, 도 30에서의 구동 TFT(3004)는, 각 화소의 전원선(3005)과 OLED(3006)의 화소전극(3006a)의 접속을 선택하는 스위치로서 동작한다. 전압기록형 디지털방식에 있어서, OLED(3006)가 발광하고 있을 때, 구동 TFT(3004)는, 소스·드레인 사이 전압 Vds의 절대값이 게이트전압 Vgs에서 임계치전압 Vth를 뺀 전압 Vgs_Vth의 절대값보다 작은 동작영역인 선형영역, 특히, 게이트전압의 절대값이 큰 영역에서 동작한다.
도 31b에서, 전압기록형 디지털방식에서의 구동 TFT(3004)의 동작영역을 동작영역(2)으로 나타낸다. 동작영역(2)은, 선형영역으로, 이 영역에서 동작하는 구동 TFT(3004)는, 같은 게이트전압 Vgs2가 인가되어 있는 경우에, 임계치전압 등의 변동에 의한 드레인전류의 변동은 작고, 거의 일정한 전류 Id3을 흐르게 한다. 이 때문에, OLED(3006)를 흐르는 전류의 변동을 억제하고, 발광휘도의 변동을 억제할 수 있다.
선형영역에서 동작하는 구동 TFT(3004)와, OLED(3006)와 각각 인가되는 전압의 관계를, 도 32를 사용하여 설명한다. 도 32a는, 설명을 위해, 도 30에서의 구동 TFT(3004)과 OLED(3006)만을 나타낸 도면이다. 여기서는, 구동 TFT(3004)의 소스단자가 전원선(3005)에 접속되어 있다. 구동 TFT(3004)의 소스·드레인 사이 전압을 Vds로 나타낸다. OLED(3006)의 음극과 양극 사이의 전압을 VOLED로 나타낸다. OLED(3006)를 흐르는 전류를 IOLED로 나타낸다. 전류 IOLED는, 구동 TFT(3004)의 드레인전류 Id와 같다. 전원선(3005)의 전위를 Vdd로 나타낸다. OLED(3006)의 대향전극의 전위는 0V로 한다. 도 32b에서, 3202a는, OLED(3006)의 VOLED와 IOLED의 관계를 나타내는 곡선이다. 또한, 3201은, 도 31b에서의 게이트전압이 Vgs2인 경우의 구동 TFT(3004)의 소스·드레인 사이 전압 Vds와 드레인전류 Id(IOLED)의 관계를 나타내는 곡선이다. 구동 TFT(3004) 및 OLED(3006)의 동작조건(동작점)은, 이 2개의 곡선의 교점에 의해 정해진다. 이때, 구동 TFT(3004)는 선형영역에서 동작하고 있기 때문에, 도면에서 나타내는 선형영역에서의 곡선 3201과 곡선 3202a의 교점 3203a가 동작점이 된다. 요컨대, OLED(3006)의 양극과 음극의 사이의 전압은 VA1로 전류는 IOLED1이 된다.
한편, 전류기록형 아날로그 방식의 화소를 갖는 표시장치에서는, 각 화소에 신호선(소스신호선)보다 신호전류가 입력된다. 여기서 신호전류는, 비디오신호의 휘도정보에 선형에 대응하는 전류신호이다. 입력된 신호전류를 드레인전류로 하는 TFT의 게이트전압이, 용량부에 유지된다. 이렇게 해서 화소에는, 소스신호선보다 신호전류가 입력되어 없어진 후에도, 용량부에 의해 기억된 전류를 OLED에 계속 흐르게 한다. 이와 같이 소스신호선에 입력하는 신호전류를 변하게 하는 것으로 OLED에 흐르는 전류를 변화시켜, OLED의 발광휘도를 제어하여 계조를 표현한다.
전류기록형 아날로그 방식의 화소의 예로서, 도 33에 「IDW 'OO p235:Active matrix Poly LED Displays」에 개시되어 있는 화소구조를 나타내고, 그 구동방법을 설명한다. 도 33에서, 화소는 OLED(3306), 선택 TFT(3301), 구동 TFT(3303), 용량소자(유지용량)(3305), 유지 TFT(3302), 발광 TFT(3304), 소스신호선(3307), 제1 게이트 신호선(3308), 제2 게이트 신호선(3309), 제3 게이트 신호선(3310), 전원선(3311)에 의해 구성된다.
선택 TFT(3301)의 게이트전극은, 제1 게이트 신호선(3308)에 접속되어 있다. 선택 TFT(3301)의 소스단자와 드레인단자는, 한쪽은 소스신호선(3307)에 접속되고, 다른쪽은, 구동 TFT(3303)의 소스단자 또는 드레인단자, 유지 TFT(3302)의 소스단자 또는 드레인단자 및 발광 TFT(3304)의 소스단자 또는 드레인단자에 접속되어 있다. 유지 TFT(3302)의 소스단자와 드레인단자에서, 선택 TFT(3301)와 접속되어 있지 않은 측은, 유지용량(3305)의 한쪽의 전극 및 구동 TFT(3303)의 게이트전극에 접속되어 있다. 유지용량(3005)의 유지 TFT(3302)와 접속되어 있지 않은 측은, 전 원선(3311)에 접속되어 있다. 유지 TFT(3302)의 게이트전극은, 제2 게이트 신호선(3309)에 접속되어 있다. 구동 TFT(3303)의 소스단자와 드레인단자로, 선택 TFT(3301)과 접속되어 있지 않은 측은, 전원선(3311)에 접속되어 있다. 발광 TFT(3304)의 소스단자와 드레인단자에서, 선택 TFT(3301)와 접속되어 있지 않은 측은, OLED(3306)의 한쪽의 전극(3306a)과 접속되어 있다. 발광 TFT(3304)의 게이트전극은, 제3 게이트 신호선(3310)에 접속되어 있다. OLED(3306)의 다른쪽의 전극(3306b)은, 일정한 전위로 유지되고 있다. 이때 OLED(3306)의 2개의 전극 3306a 및 3306b 중, 발광 TFT(3304)에 접속되어 있는 측의 전극(3306a)을 화소전극이라 부르고, 다른쪽의 전극(3306b)을 대향전극이라 부른다.
도 33에 나타내는 구성의 화소에 있어서, 소스신호선에 입력하는 신호전류의 전류값은, 비디오 신호 입력전류원(3312)에 의해 제어되는 구성으로 한다. 이때 실제로는, 복수의 화소열에 대응하는 복수의 비디오 신호 입력전류원(3312)은, 소스신호선 구동회로의 일부에 해당한다. 여기서는, 선택TFT(3301), 유지 TFT(3302) 및 발광 TFT(3304)를 n채널형 TFT로 하고, 구동 TFT(3303)를 p채널형 TFT로 하며, 화소전극(3306a)을 양극으로 한 구성의 화소를 예로 나타낸다.
도 33의 구성의 화소의 구동방법을 도 34 및 도 35를 사용하여 설명한다. 이때, 도 34에서 선택TFT(3301), 유지 TFT(3302) 및 발광 TFT(3304)는, 도통상태·비도통상태가 알기 쉽도록, 스위치로 표기하였다. 또한, (TA1)∼(TA4) 각각의 화소의 상태는, 도 35의 타이밍 차트에서의 기간 TA1∼TA4의 상태에 대응하고 있다.
도 35에서, G_1, G_2, G_3은 각각, 제1 게이트 신호선(3308), 제2 게이트 신호선(3309), 제3 게이트 신호선(3310)의 전위를 나타낸다. 또한, │Vgs│는, 구동 TFT(3303)의 게이트전압(게이트·소스 사이 전압)의 절대값이다. IOLED는, OLED(3306)를 흐르는 전류이다. IVideo는, 비디오 신호 입력전류원(3312)에 따라 정해진 전류값이다.
기간 TA1에서, 제1 게이트 신호선(3308)에 입력된 신호에 의해, 선택 TFT(3301)가 도통상태가 되고, 또한 제2 게이트 신호선(3309)에 입력된 신호에 의해, 유지 TFT(3302)가 도통상태가 되면, 전원선(3311)이 구동 TFT(3303) 및 선택 TFT(3301)를 통해, 소스신호선(3307)과 접속된다. 소스신호선(3307)에는, 비디오 입력전류원(3312)에 의해 정해진 전류량 IVideo가 흐르기 때문에, 충분히 시간이 경과하여 정상상태가 되면, 구동 TFT(3303)의 드레인전류는 IVideo가 되고, 드레인전류 IVideo에 대응하는 게이트전압이, 유지용량(3005)에 유지된다. 이때, 발광 TFT(3304)는 비도통상태이다. 유지용량(3005)에 전압이 유지되고, 구동 TFT(3303)의 드레인전류가 IVideo에 정해진 후, 기간 TA2에서, 제2 게이트 신호선(3309)의 신호가 변화되고, 유지 TFT(3302)가 비도통상태가 된다.
다음에 기간 TA3에서, 제1 게이트 신호선(3308)의 신호가 변화되고, 선택 TFT(3301)가 비도통상태가 된다. 또한 기간 TA4에서, 제3 게이트 신호선(3310)에 입력된 신호에 의해, 발광 TFT(3304)가 도통상태로 하면, 신호전류 IVideo가 전원선(3311)보다 구동 TFT(3303)의 소스·드레인 사이를 통해 OLED(3306)에 입력 된다. 이렇게 해서, OLED(3306)는, 신호전류 IVideo에 따른 휘도로 발광한다.
기간 TA1∼TA4의 일련의 동작을 신호전류 IVideo의 기록동작이라 부른다. 그 때, 신호전류 IVideo를 아날로그적으로 변화시킴으로써, OLED(3306)의 휘도를 변화시켜, 계조를 표현한다.
이때 도 35의 타이밍 차트에 있어서, 기간 TA1에서는 구동용 TFT(3303)의 게이트전압의 절대값 │vgs│은, 시간의 경과와 동시에 증가하여, 드레인전류 IVideo에 대응하는 게이트전압을 유지하는 동작을 나타내고 있다. 이것은, 유지용량(3305)에 전하가 유지되어 있지 않은 상태로부터의 기록동작을 행하는 경우나, 직전의 기록동작에 있어서 유지된 구동 TFT(3303)의 게이트전압의 절대값 │vgs│이, 다음 기록동작에서, 비디오 신호 입력전류원(3312)에 의해 정해지는 소정의 드레인전류를 흐르게 할 때의 구동 TFT(3303)의 게이트전압의 절대값 │vgs│보다 작은 경우에 해당한다.
이것에 한정되지 않고, 직전의 기록동작에서 유지된 구동 TFT(3303)의 게이트전압의 절대값 │Vgs│이, 다음 기록동작에서 비디오 신호 입력전류원(3312)에 의해 정해지는 소정의 드레인전류를 흐르게 할 때의 구동 TFT(3303)의 게이트전압의 절대값 │Vgs│보다 큰 경우는, 기간 TA1에서는 구동용 TFT(3303)의 게이트전압의 절대값 │Vgs│은, 시간의 경과와 동시에 감소하여, 드레인전류 IVideo에 대응하는 게이트전압을 유지하는 동작이 된다.
상기한 바와 같이, 전류기록형 아날로그 방식의 표시장치로서는, 구동 TF T(3303)는 포화영역에서 동작한다. 구동 TFT(3303)의 드레인전류는, 소스신호선(3307)으로부터 입력되는 신호전류에 의해 정해지고 있다. 요컨대, 구동 TFT(3303)는, 임계치전압이나 이동도 등의 변동이 있어도, 일정한 드레인전류를 계속 흐르게 하도록 게이트전압이 자동적으로 변화된다.
다음에, 전류기록형 아날로그 방식의 화소의 다른 예로서, 도 29에 일본 특허공개 2001_147659 공보에 기재되어 있는 화소구조를 나타내고, 그 구동방법을 상세하게 설명한다. 도 29에서, 화소는 OLED(2906), 선택 TFT(2901), 구동 TFT(2903), 커렌트 TFT(2904), 용량소자(유지용량)(2905), 유지 TFT(2902), 소스신호선(2907), 제1 게이트 신호선(2908), 제2 게이트 신호선(2909), 전원선(2911)에 의해 구성된다. 선택 TFT(2901)의 게이트전극은, 제1 게이트 신호선(2908)에 접속되어 있다.
선택 TFT(2901)의 소스단자와 드레인단자는, 한쪽은 소스신호선(2907)에 접속되고, 다른쪽은, 커렌트 TFT(2904)의 소스단자 또는 드레인단자 및 유지 TFT(2902)의 소스단자 또는 드레인단자에 접속되어 있다. 커렌트 TFT(2904)의 소스단자와 드레인단자에서 선택 TFT(2901)와 접속되어 있지 않은 측은, 전원선(2911)에 접속되어 있다. 유지 TFT(2902)의 소스단자와 드레인단자에서, 선택 TFT(2901)와 접속되어 있지 않은 측은, 유지용량(2905)의 한쪽의 전극 및 구동 TFT(2903)의 게이트전극에 접속되어 있다. 유지용량(2905)의 다른쪽의 측은 전원선(2911)에 접속되어 있다. 유지 TFT(2902)의 게이트전극은, 제2 게이트 신호선(2909)에 접속되어 있다. 구동 TFT(2903)의 소스단자와 드레인단자의 한쪽은, 전원선(2911)에 접속 되고, 다른쪽은 OLED(2906)의 한쪽의 전극(2906a)과 접속되어 있다. LED(2906)의 다른쪽의 전극(2906b)은, 일정한 전위로 유지되어 있다. 이때, OLED(2906)의 구동 TFT(2903)에 접속되어 있는 측의 전극(2906a)을 화소전극이라 부르고, 다른쪽의 전극(2906b)을 대향전극이라 부른다.
도 29에 나타내는 구성의 화소에서, 소스신호선(2907)에 입력하는 신호전류의 전류값은, 비디오 신호 입력전류원(2912)에 의해 제어되는 구성으로 한다. 이때 실제로는, 복수의 화소열에 대응하는 복수의 비디오 신호 입력전류원(2912)은, 소스신호선 구동회로의 일부에 해당한다.
도 29에서는, 선택 TFT(2901), 유지 TFT(2902)를 n채널형 TFT로 하고, 구동 TFT(2903), 커렌트 TFT(2904)를 p채널형 TFT로 구성하며, 화소전극(2906a)을 양극으로 한 구성의 화소를 예로 나타낸다. 여기서 간단화를 위해, 구동 TFT(2903)의 전류특성은, 커렌트 TFT(2904)의 전류특성과 같은 것으로 하여 생각한다. 도 29의 구성의 화소의 구동방법을 도 28 및 도 29를 사용하여 설명한다. 이때, 도 28에서 선택 TFT(2901) 및 유지 TFT(2902)는, 도통상태·비도통상태가 알기 쉽도록, 스위치로 표기하였다. 또한, (TA1)∼(TA3) 각각의 화소의 상태는, 도 27의 타이밍 차트에서의 기간 TA1∼TA3의 상태에 대응하고 있다.
도 27에서, G_1, G_2는 각각, 제1 게이트 신호선(2908), 제2 게이트 신호선(2909)의 전위를 나타낸다. 또한, │vgs│는, 구동 TFT(2903)의 게이트전압(게이트·소스 사이 전압)의 절대값이다. IOLED는, OLED(2906)를 흐르는 전류를 나타 낸다. IVideo는, 비디오 신호 입력전류원(2912)에 의해 정해진 전류값이다.
기간 TA1에서, 제1 게이트 신호선(2908)에 입력된 신호에 의해, 선택 TFT(2901)가 도통상태가 되고, 또한 제2 게이트 신호선(2909)에 입력된 신호에 의해 유지 TFT(2902)가 도통상태가 되면, 전원선(2911)이, 커렌트 TFT(2904), 유지 TFT(2902) 및 선택 TFT(2901)를 통해, 소스신호선(2907)과 접속된다. 소스신호선(2907)에는, 비디오 신호 입력전류원(2912)에 의해 정해진 전류량 IVideo가 흐르기 때문에, 정상상태로 하면 커렌트 TFT(2904)의 드레인전류는 IVideo가 되고, 그것에 대응하는 게이트전압이 유지용량(2905)에 유지된다.
유지용량(2905)에 전압이 유지되고, 커렌트 TFT(2904)의 드레인전류가 IVideo로 정해진 후, 기간 TA2에서, 제2 게이트 신호선(2909)의 신호가 변화되고, 유지 TFT(2902)가 비도통상태가 된다. 이때, 구동 TFT(2903)에는 IVideo의 드레인전류가 흐르고 있다. 이렇게 해서 신호전류 IVideo가, 전원선(2911)으로부터 구동 TFT(2903)를 통해 OLED(2906)에 입력된다. OLED(2906)는 신호전류 IVideo에 따른 휘도로 발광한다.
다음에 기간 TA3에서, 제1 게이트 신호선(2908)의 신호가 변화되고, 선택 TFT(2901)가 비도통상태가 된다. 선택TFT(2901)가 비도통상태가 된 후에도, 신호전류 IVideo는 전원선(2911)으로부터 구동 TFT(2903)을 통해 OLED(2906)에 공급되어 OLED(2906)는 발광을 계속한다.
기간 TA1∼TA3의 일련의 동작을 신호전류 IVideo의 기록동작이라 부른다. 그 때, 신호전류 IVideo를 아날로그적으로 변화시킴으로써, OLED(2906)의 휘도를 변화시켜, 계조를 표현한다.
상기한 바와 같은, 전류기록형 아날로그 방식의 표시장치에서는, 구동 TFT(2903)는 포화영역에서 동작한다. 구동 TFT(2903)의 드레인전류는, 소스신호선(2907)으로부터 입력되는 신호전류에 의해 정해지고 있다. 요컨대, 같은 화소 내의 구동 TFT(2903)와 커렌트 TFT(2904)의 전류특성이 갖추어져 있으면, 구동 TFT(2903)는, 임계치전압이나 이동도 등의 변동이 있어도, 일정한 드레인전류를 계속 흐르게 하도록 게이트전압이 자동적으로 변화된다.
OLED에 인가하는 전압과 흐르는 전류량의 관계(I-V 특성)는, 주위의 환경온도나, OLED의 열화 등의 영향에 따라 변화된다. 그 때문에, 종래의 전압기록형의 디지털방식으로 대표되는 구동 TFT를 선형영역에서 동작시키는 표시장치로서는, OLED의 양전극 사이에 일정한 전압을 인가하고 있는 경우라도, 실제로 흐르는 전류가 변화되는 것이 문제가 된다.
도 36에, 종래의 전압기록형으로 디지털방식의 구동방법을 사용하는 표시장치에 있어서, OLED의 I-V 특성이 열화 등에 의해 변화된 경우의 동작점의 변화에 대하여 나타낸다.
도 36a는, 도 30에서의 구동 TFT(3004)와 OLED(3006)만을 나타낸 도면이다. 여기서는, 구동 TFT(3004)의 소스단자가 전원선(3005)에 접속되어 있다. 구동 TFT(3004)의 소스·드레인 사이 전압을 Vds로 나타낸다. OLED(3006)의 음극과 양극 사이의 전압을 VOLED로 나타내고, 전류를 IOLED로 나타낸다. 전류 IOLED는, 구동 TFT(3004)의 드레인전류 Id와 같다. 전원선(3005)의 전위를 Vdd로 나타낸다. 또한, OLED(3006)의 대향전극의 전위는 0V로 한다.
도 36b에서, 곡선 3202a는 열화 전의 OLED(3006)의 I-V 특성을 나타내고, 곡선 3202b는 열화 후의 I-V 특성을 나타낸다. 열화 전의 구동 TFT(3004) 및 OLED(3006)의 동작조건은, 곡선 3202a와 곡선 3201의 교점 3203a에서 정해진다. 열화 후의 구동 TFT(3004) 및 OLED(3006)의 동작조건은, 곡선 3202b와 곡선 3201의 교점 3203b에서 정해진다.
발광상태를 선택된 화소에서 구동 TFT(3004)는, 도통상태가 되는 게이트전위가 입력되어 있다. 이때 OLED(3006)의 양전극 사이의 전압은 VA1이다. OLED(3006)가 열화하여, 그 I-V 특성이 변화되면, 동일한 게이트전압이 입력되어 있어도 동작점이 변화되어, OLED(3006)의 양전극 사이의 전압이 VA1과 거의 동일해도, 흐르는 전류가 IOLED로부터 IOLED2로 변화된다. 이렇게 해서, 각 화소의 OLED(3006)의 열화의 정도에 따라, OLED(3006)의 발광휘도가 변화된다.
한편, 도 33이나 도 29에 나타낸 바와 같은 화소구성을 갖는, 종래의 전류기록형 아날로그 방식의 구동방법을 사용하는 표시장치에 있어서는, 일정전류를 OLED에 흐르게 함으로써 휘도를 표현한다. 이때의 OLED의 I-V 특성이, 열화 등에 의해 변화된 경우의 영향에 대하여 도 37을 사용하여 설명한다. 또, 도 33과 동일한 부 분은 동일한 부호를 사용하여 나타내고, 설명은 생략한다. 또한 도 33에서는, 발광TFT(3304)는 간단히 스위치라고 생각하여, 그 소스·드레인 사이 전압은 무시한다.
도 37a는, 도 33에서의 구동 TFT(3303)와 OLED(3306)만을 나타낸 도면이다. 여기서는, 구동 TFT(3303)의 소스단자가 전원선(3305)에 접속되어 있다. 구동 TFT(3303)의 소스·드레인 사이 전압을 Vds로 나타낸다. OLED(3306)의 음극과 양극 사이의 전압을 VOLED로 나타낸다. OLED(3306)를 흐르는 전류를 IOLED로 나타낸다. 전류 IOLED는, 구동 TFT(3303)의 드레인전류 Id와 같다. 전원선(3305)의 전위를 Vdd로 나타낸다. 또한, OLED(3306)의 대향전극의 전위는, OV로 한다.
도 37b에서, 3701은, 구동 TFT(3303)의 소스·드레인 사이 전압과 드레인전류의 관계를 나타내는 곡선이다. 3702a는 열화하기 전의 OLED(3306)의 I-V 특성을 나타내는 곡선으로 하고, 3702b는 열화 후의 OLED(3306)의 I-V 특성으로 나타내는 곡선으로 한다. 열화 전의 구동 TFT(3303) 및 OLED(3306)의 동작조건은, 곡선 3702a와 곡선 3701의 교점 3203a에서 정해진다. 열화 후의 구동 TFT(3303) 및 OLED(3306)의 동작조건은, 곡선 3702b와 곡선 3701의 교점 3703b에서 정해진다.
전류기록형 아날로그 방식의 화소에서는, 구동 TFT(3303)는 포화영역에서 동작하고 있다. OLED(3306)의 열화 전후에 있어서, OLED(3306)의 양전극 사이의 전압은 VB1로부터 VB2로 변화되지만, OLED(3306)를 흐르는 전류는 거의 일정한 IOLED1 로 유지된다. 여기서 나타낸 OLED의 I-V 특성의 변화에 대응하는 구동 TFT 및 OLED의 동작조건의 변화는, 도 29에 나타낸 화소구성에서의, 구동 TFT(2903)와 OLED(2906)에 대해서도 동일하다.
그러나, 전류기록형 아날로그 방식의 구동방법에서는, 각 화소로 표시를 행할 때마다, 신호전류에 따른 전하를 각 화소의 용량부(유지용량)에 유지하여 바로잡을 필요가 있다. 이때, 신호전류가 작은 경우일 수록 배선의 교차용량 등이 원인이 되어, 화소에 신호를 기록할 때에, 유지용량에 소정의 전하를 유지하기 위한 시간이 길게 할 필요가 있기 때문에, 신호전류의 민첩한 기록이 곤란하다.
또한, 신호전류가 작은 경우는, 신호전류의 기입이 행해지는 화소 이외의, 동일한 소스신호선에 접속된 복수의 화소에 의한 누설전류 등의 노이즈의 영향이 크고, 정확한 휘도로 화소를 발광시킬 수 없는 위험성이 높다.
또한, 도 29에 나타낸 바와 같은 화소로 대표되는 커렌트미러회로를 갖는 화소구성에서는, 커렌트미러회로에서 게이트전극이 접속되는 1쌍의 TFT의 전류특성이 가지런하게 하지 않으면 안된다. 그러나 실제로는, 이들 쌍이 되는 TFT의 전류특성을 완전히 가지런히 하는 것은 어렵고 변동이 생긴다.
여기서, 도 29에서 구동 TFT(2903)와 커렌트 TFT(2904)의 임계치를 각각 Vtha, Vthb로 한다. 이들 임계치가 변동하고, Vtha의 절대값 │Vtha│가 Vthb의 절대값 │Vthb│보다 작을 때, 블랙표시를 행하는 경우를 고찰한다. 커렌트 TFT(2903)를 흐르는 드레인전류는, 비디오 신호 입력전류원(2912)에 의해 정해진 전류값 IVIDEO에 해당하여 제로(0)이라고 한다. 그러나, 커렌트 TFT(2903)에 드레인전류가 흐르지 않아도, 유지용량(2905)에는, │Vthb│보다 약간 작은 정도의 전압 이 유지되어 있을 가능성이 있다. 여기서, │Vthb│>│Vtha│이기 때문에, 구동 TFT(2903)의 드레인전류는 제로가 아닐 가능성이 있다. 이렇게 해서, 블랙표시를 행하는 경우에 있어서도, 구동 TFT(2903)에 드레인전류가 흐르고, OLED(2906)가 발광해 버린다. 그 때문에, 콘트라스트가 저하한다고 하는 문제가 있다.
더욱이, 종래의 전류기록형 아날로그 방식의 표시장치에 있어서, 각 화소에 신호전류를 입력하는 비디오 신호 입력전류원은 각 화소열마다 설치되지만, 그것들 모든 전류특성을 가지런히 하고, 또한, 아날로그적으로 정확히 전류값을 변화시켜 제어해야 한다. 그 때문에, 다결정 반도체 박막을 사용한 트랜지스터로는, 전류특성이 갖추어진 비디오 신호 입력전류원을 제작하는 것은 곤란하다. 따라서, 비디오 신호 입력전류원은, IC 칩으로 제작된다. 한편, 화소가 형성되는 기판은, 비용 등의 면에서, 유리 등의 절연기판(절연표면을 갖는 기판) 상에 제작되는 것이 일반적이다. 그래서, IC 칩은 유리 등의 절연기판에 접착할 필요가 있다. 그 때문에 접착할 때에 필요하게 되는 면적이 크게 화소영역 주변의 테두리의 면적을 작게 할 수 없다는 문제가 있다.
그래서 본 발명은, 상기를 감안하여 제안된 것으로, 발광소자를, 열화 등에 의한 전류특성의 변화에 상관없이 일정한 휘도로 발광시키는 것이 가능하고, 또한, 각 화소에의 신호의 기록속도가 빠르고, 정확한 계조가 표현가능하며, 또한, 저비용으로, 소형화 가능한 표시장치 및 그 구동방법을 제공하는 것을 목적으로 한다.
(발명의 개시)
본 발명에 관한 표시장치는, 화소를 포함하고, 제1 전류를 전압으로 변환하는 수단과, 변환된 상기 전압을 유지하는 수단과, 유지된 상기 전압을 제2 전류로 변환하는 수단과, 디지털의 영상신호에 의해, 상기 제2 전류를 발광소자에 흐르게 하는 수단을 갖는 것으로 이루어진다.
상기 유지된 상기 전압을 제2 전류로 변환하는 수단은, 상기 제1 전류와 전류값이 동일한 제2 전류, 또는, 상기 제1 전류와 전류값이 비례하는 제2 전류로 변환하는 수단인 것을 포함한다.
본 발명에 관한 표시장치는, 상기 디지털의 영상신호와는 다른 신호에 의해, 상기 제2 전류를 상기 발광소자에 흐르게 하지 않도록 하는 수단을 갖는 것을 포함한다.
또한, 본 발명은, 일정전류를 흐르게 하는 전류원회로와, 디지털의 영상신호에 의해 온·오프가 전환되는 스위치부를 갖는 화소를 포함하고, 발광소자의 발광을 제어하는 표시장치에 있어서, 상기 스위치부와 상기 전류원회로와 발광소자가 직렬로 접속되어 있는 것을 포함한다.
더욱이, 본 발명의 표시장치는, 제1 단자와 제2 단자를 갖고 상기 제1 단자와 상기 제2 단자 사이를 흐르는 전류를 일정하게 정하는 전류원회로와, 제3 단자와 제4 단자를 갖고 디지털의 영상신호에 의해 상기 제3 단자와 상기 제4 단자 사이의 도통상태·비도통상태를 전환하는 스위치부와, 전원선과, 전원기준선을 갖는 화소를 포함하고, 상기 제3 단자와 상기 제4 단자 사이의 도통상태가 선택되었을 때, 상기 제1 단자와 상기 제2 단자 사이를 흐르는 전류가 발광소자의 양극과 음극 사이에 흐르도록, 상기 전원선과 상기 전원기준선의 사이에, 상기 전류원회로, 상기 스위치부 및 상기 발광소자가 접속되어 있는 것을 포함한다.
또한, 본 발명에 관한 표시장치는, 화소를 포함하고, 제1 전류를 제1 트랜지스터의 드레인전류로 하는 수단과, 상기 제1 트랜지스터의 게이트전압을 유지하는 수단과, 상기 게이트전압을 상기 제1 트랜지스터와 극성이 같은 제2 트랜지스터의 게이트전압으로 하는 수단과, 디지털의 영상신호에 의해, 상기 제2 트랜지스터의 드레인전류를 발광소자에 흐르게 하는 수단을 갖는 것으로 이루어진다.
상기 표시장치에 있어서, 상기 제1 트랜지스터의 게이트 길이와 게이트 폭의 비는, 상기 제2 트랜지스터의 게이트 길이와 게이트 폭의 비와 다른 것과 동시에, 상기 제1 트랜지스터의 게이트전극과 드레인단자를 전기적으로 접속하는 수단을 갖는 것을 포함한다.
또한, 상기 표시장치는, 상기 디지털의 영상신호와는 다른 신호에 의해, 상기 제2 트랜지스터의 드레인전류를 상기 발광소자에 흐르게 하지 않도록 하는 수단을 갖는 것을 포함한다.
본 발명에 관한 표시장치는, 화소를 포함하고, 제1 전류를 트랜지스터에 입력하여 상기 트랜지스터의 드레인전류로 하는 수단과, 상기 트랜지스터의 게이트전압을 유지하는 수단과, 디지털의 영상신호에 의해 상기 트랜지스터의 소스·드레인단자 사이에 전압을 인가하여, 유지된 상기 게이트전압에 의해 정해지는 상기 트랜지스터의 드레인전류를 발광소자에 흐르게 하는 수단을 갖는 것으로 이루어진다.
상기 표시장치는, 또한, 상기 트랜지스터의 게이트전극과 드레인단자를 전기 적으로 접속하는 수단을 갖는 것을 포함함과 동시에, 상기 디지털의 영상신호와는 다른 신호에 의해, 상기 트랜지스터의 드레인전류를 상기 발광소자에 흐르게 하지 않도록 하는 수단을 갖는 것을 포함한다.
상기 표시장치에 있어서, 상기 제1 전류는, 상기 디지털의 영상신호에 의해 변화하지 않는 것을 포함한다.
상기 표시장치에 있어서, 상기 화소는, 해당 화소에의 상기 디지털의 영상신호의 입력을 선택하는 수단과, 상기 디지털의 영상신호를 유지하는 수단을 갖는 것을 포함한다.
또한, 상기 표시장치는, 상기 화소를 복수 갖고, 상기 제1 전류의 전류값은, 복수의 상기 화소의 적어도 일부에서 동일한 것을 포함한다.
더욱이, 본 발명의 표시장치는, 상기 화소에 일정한 전류를 입력하는 구동회로를 갖는 것을 포함한다.
본 발명에 관한 표시장치의 구동방법은, 화소에 있어서, 입력된 제1 전류를 전압으로 변환하여, 변환된 상기 전압을 유지하는 제1 동작과, 입력된 디지털의 영상신호에 의해, 유지된 상기 전압을 제2 전류로 변환하고, 상기 제2 전류를 발광소자에 흐르게 하는 제2 동작을 행하는 것을 포함한다.
상기 구동방법에 있어서, 상기 제2 동작은, 상기 화소에의 상기 디지털의 영상신호의 입력을 선택하고, 입력된 상기 디지털의 영상신호를 유지하는 동작을 포함하며, 상기 제1 동작과 상기 제2 동작과는 독립적으로 행해지는 것을 포함한다.
상기 구동방법에 있어서, 1프레임기간에서의 상기 발광소자에 상기 제2 전류 가 흐르는 기간의 비율을 변화시킴으로써, 계조를 표현하는 것을 포함한다.
또한, 상기 구동방법은, 1프레임기간을 복수의 서브프레임기간으로 분할하고, 상기 복수의 서브프레임기간의 각각에 있어서, 상기 제2 동작을 행하고, 계조를 표현하는 것을 포함하며, 상기 복수의 서브프레임기간의 적어도 하나에 있어서, 상기 디지털의 영상신호와는 다른 신호에 의해 상기 제2 전류를 상기 발광소자에 흐르게 하지 않도록 한다, 비표시기간을 설치하는 것을 포함하고, 상기 비표시기간에 있어서 상기 제1 동작을 행하는 것을 포함한다.
다음에, 상기에 개시한 본 발명에 관한 표시장치 및 그 구동장치를 도 1을 사용하여 설명한다.
도 1은, 본 발명의 표시장치의 화소의 구성을 나타내는 모식도이다. 본 발명의 표시장치의 각 화소는 전류원회로와 스위치부와 발광소자를 갖는다. 발광소자와 전류원회로와 스위치부와는, 전원기준선과 전원선의 사이에 직렬로 접속되어 있다. 이때, 전류원회로와는, 정해진 일정전류를 흐르게 하는 회로이라고 한다. 또한, 발광소자는 전류나 전압 등에 의해 상태를 제어하는 소자이면 어느 것이든 된다. 예로서는 EL 소자(특히, 유기재료를 사용한 것을 OLED 등이라 부름)나 FE(Field Emission) 소자 등을 들 수 있다. 이들 이외에도, 전류나 전압 등에 의해 상태를 제어하는 소자이면 본 발명에 적용하는 것이 가능하다.
OLED는, 양극과 음극과, 그 사이에 끼워진 유기화합물층 등을 갖는 구성이다. 양극과 음극이 각각 제1 전극 및 제2 전극에 대응하여, 이들 전극 사이에 전압을 인가함으로써 OLED는 발광한다. 유기화합물층은, 통상적 층구조이다. 대표적으 로는, 「정공수송층/발광층/전자수송층」이라 하는 적층구조를 들 수 있다. 그 밖에도, 양극 상에 정공주입층/정공수송층/발광층/전자수송층, 또는 정공주입층/정공수송층/발광층/전자수송층/전자주입층의 순서대로 적층하는 구조이어도 된다. 발광층에 대하여 형광성색소 등을 도핑해도 된다. 음극과 양극의 사이에 설치되는 모든 층을 총칭하여 유기화합물층이라 부른다. 따라서 전술한 정공주입층, 정공수송층, 발광층, 전자수송층, 전자주입층 등은, 모두 유기화합물층에 포함된다. 상기 구조가 되는 유기화합물층에, 1쌍의 전극(양극 및 음극)으로부터 소정의 전압을 걸면, 발광층에서 캐리어의 재결합이 발생하여 발광한다. 이때, OLED는, 일중항여기자로부터의 발광(형광)을 이용하는 것이나, 3중항여기자로부터의 발광(인광)을 이용하는 것이나, 어느 쪽이어도 된다.
도 1에서는, 전원기준선과 전원선과의 사이에, 발광소자, 스위치, 전류원회로의 순서대로 직렬로 접속된 구성을 대표로 나타낸다. 본 발명은 이것에 한정되지 않고, 예를 들면, 발광소자, 전류원회로, 스위치부의 순서대로 전원기준선과 전원선과의 사이에 직렬로 접속된 구성이어도 상관없다. 요컨대, 발광소자, 전류원회로, 스위치부는, 전원기준선과 전원선과의 사이에 직렬로 어떠한 순서대로 접속되어 있어도 된다. 더욱이, 스위치부는 복수설치되어도 된다. 예를 들면, 전원기준선과 전원선과의 사이에, 발광소자와, 제1 스위치부와 제2 스위치부와 전류원회로와가 직렬로 접속된 구성으로 할 수 있다. 또한, 스위치부는, 전류원회로와 그 일부를 공유한 구성이어도 된다. 요컨대, 전류원회로를 구성하는 소자의 일부를 스위치부로서 이용하는 구성이어도 된다.
디지털의 영상신호를 사용함으로써, 스위치부의 온·오프(도통·비도통)를 전환한다. 또한, 전류원회로를 흐르는 일정전류의 크기는, 화소 외부로부터 입력되는 제어신호에 의해 정해진다. 스위치부가 온상태인 경우는, 발광소자에는, 전류원회로에 의해 정해지는 일정전류가 흘러 발광한다. 스위치부가 오프상태인 경우, 발광소자에는 전류가 흐르지 않고 발광하지 않는다. 이와 같이, 스위치부의 온·오프를 영상신호에 의해 제어하여 계조를 표현한다.
복수의 스위치부를 설치한 경우, 그것들 복수의 스위치부 각각의 온·오프를 전환하는 신호는, 영상신호이어도, 그 밖의 임의의 신호이어도, 또한, 영상신호와 그 밖의 임의의 신호의 양쪽이어도 된다. 단, 복수의 스위치부 중 적어도 하나의 스위치부는, 영상신호에 의해 온·오프가 전환될 필요가 있다. 예를 들면, 전원기준선과 전원선과의 사이에, 발광소자와, 제1 스위치부와 제2 스위치부와 전류원회로와가 직렬로 접속된 구성인 경우, 제1 스위치부는, 영상신호에 의해 온·오프를 전환하고, 제2 스위치부는, 영상신호와는 다른 신호에 의해 온·오프가 전환되는 구성으로 할 수 있다. 또는, 제1 스위치부, 제2 스위치부가 모두, 영상신호에 의해 온·오프가 전환되는 구성으로 하는 것도 할 수 있다.
본 발명의 표시장치에서는, 스위치부를 구동하는 영상신호와는 별도로, 전류원회로를 흐르는 일정전류를 정하기 위한 제어신호를 입력한다. 제어신호로서는, 전압신호라도 전류신호라도 어느 쪽이어도 된다. 또한, 전류원회로에 제어신호를 입력하는 타이밍은, 임의로 정할 수 있다. 전류원회로로의 제어신호의 입력은, 스위치부에의 영상신호의 입력에 동기시켜 행해도 되고 비동기로 행해도 된다.
본 발명의 표시장치에서는, 화상표시를 행할 때에 발광소자에 흐르는 전류는 일정히 유지되기 때문에, 발광소자를 열화 등에 의한 전류특성의 변화에 상관없이 일정한 휘도로 발광시키는 것이 가능하다.
본 발명의 표시장치에서는, 각 화소에 배치한 전류원회로를 흐르는 전류의 크기는, 영상신호와는 다른 신호에 의해 제어되고, 항상 일정하다. 또한, 디지털의 영상신호를 사용하여 스위치부를 구동하고, 발광소자에 일정전류를 흐르거나 흐르게 하지 않는지를 선택하여, 발광상태·비발광상태를 전환하고, 디지털방식으로 계조를 표현하는 점에 특징을 갖는다.
본 발명의 표시장치의 화소구성에서는, 영상신호에 의해 발광상태가 선택되지 않았던 화소에 있어서는, 스위치부에 의해 발광소자에 입력되는 전류는 완전히 차단되므로, 정확한 계조표현이 가능하다. 요컨대, 블랙을 표시시키고 싶은 데, 약간 발광해 버린다는 것을 피할 수 있다. 그 때문에, 콘트라스트 저하를 억제할 수 있다. 또한, 디지털의 영상신호로 스위치부의 온·오프상태를 선택함으로써, 각 화소의 발광상태 또는 비발광상태를 선택하기 위해, 화소에의 영상신호의 기록을 빠르게 할 수 있다.
종래의 전류기록형 아날로그 방식의 화소구성에서는, 화소에 입력하는 전류를 휘도에 따라 작게 해야 하고, 노이즈의 영향이 크다고 하는 문제가 있었다.
한편, 본 발명의 표시장치의 화소구성에서는, 전류원회로를 흐르는 일정전류의 전류값을 어느 정도 크게 설정하면, 노이즈의 영향을 감소할 수 있다.
또한, 종래의 전류기록형 아날로그 방식의 화소인 경우, 영상신호가 전류이 었다. 그 때문에, 영상정보를 재기록하기 위해서는, 반드시, 그 휘도에 맞춘 전류값으로, 화소가 유지하고 있는 영상정보를 재기록할 필요가 있었다. 그 경우, 프레임기간은 1/60초이므로, 그 시간 내에서 매프레임마다, 전체 화소의 영상정보를 재기록할 필요가 있었다. 그 때문에, 표시장치의 사양(예를 들면, 화소수 등)이 결정되면, 1화소당 결정된 시간 내에, 영상정보를 재기록하지 않으면 안되었다. 따라서, 특히 신호전류의 값이 작을 때, 배선의 부하(교차용량이나 배선저항 등)의 영향에 의해, 결정된 시간 내에 정확히 영상정보를 재기록하는 것이 곤란하게 되어 온다.
그러나, 본 발명에서는, 영상신호와는 별도로 제어신호를 입력하여, 화소의 전류원회로를 흐르는 전류값을 정한다. 그리고, 제어신호를 입력하는 타이밍이나, 입력하는 기간이나, 입력하는 주기는, 임의이다. 따라서, 종래의 경우와 같은 상태가 되는 것을 피하는 것을 할 수 있다.
더욱이, 종래의 전류기록형 아날로그 방식의 표시장치에서는, 각 화소에 배치된 전류원회로에 영상신호에 대응한 아날로그의 신호전류를 입력하기 위한 구동회로를 필요로 하였다. 이 구동회로는, 각 화소에 대하여 정확히 아날로그의 신호전류를 출력하는 것이 바람직하기 때문에, IC 칩으로 제작할 필요가 있었다. 그 때문에, 비용이 높고, 소형화가 어렵다고 한 문제가 있었다. 한편, 본 발명의 표시장치에서는 각 화소에 배치한 전류원회로를 흐르는 전류의 값을 영상신호를 만나 변화시키기 위한 구동회로를 필요로 하지 않는다. 요컨대, IC 칩으로 제작된 외부부착의 구동회로가 필요한 있어 구성이기 때문에, 저비용 및 소형화를 실현할 수 있 다.
이렇게 해서, 발광소자를 열화 등에 의한 전류특성의 변화에 상관없이 일정한 휘도로 발광시키는 것이 가능하고, 또한, 각 화소에의 신호의 기록 속도가 빠르고, 정확한 계조가 표현가능하며, 또한, 저비용으로, 소형화가능한 표시장치 및 그 구동방법을 제공할 수 있다.
도 1은, 본 발명의 표시장치의 화소의 구동방법을 나타내는 모식도이다.
도 2는, 본 발명의 표시장치를 사용한 표시시스템을 나타내는 도면이다.
도 3은, 본 발명의 표시장치의 화소의 구성을 나타내는 블록도이다.
도 4는, 본 발명의 표시장치의 전류원회로의 회로도이다.
도 5는, 본 발명의 표시장치의 화소부의 회로도이다.
도 6은, 본 발명의 표시장치의 화소의 설정동작의 타이밍 차트를 나타내는 도면이다.
도 7은, 본 발명의 표시장치의 화상표시동작의 타이밍 차트를 나타내는 도면이다.
도 8은, 본 발명의 표시장치의 기준전류 입력회로의 구성을 나타내는 블록도이다.
도 9는, 본 발명의 표시장치의 기준전류 입력회로의 구성을 나타내는 회로도이다.
도 10은, 본 발명의 표시장치의 기준전류 입력회로의 동작을 나타내는 타이밍 차트를 나타내는 도면이다.
도 11은, 본 발명의 표시장치의 기준전류 입력회로의 동작방법을 나타내는 도면이다.
도 12는, 본 발명의 표시장치의 전류원회로의 회로도이다.
도 13은, 본 발명의 표시장치의 스위치부의 회로도이다.
도 14는, 본 발명의 표시장치의 화소부의 회로도이다.
도 15는, 본 발명의 표시장치의 화소의 설정동작의 타이밍 차트를 나타내는 도면이다.
도 16은, 본 발명의 표시장치의 화상표시동작 및 그 타이밍 차트를 나타내는 도면이다.
도 17은, 본 발명의 표시장치의 전류원회로의 회로도이다.
도 18은, 본 발명의 표시장치의 화소부의 회로도이다.
도 19는, 본 발명의 표시장치의 화소의 설정동작의 타이밍 차트를 나타내는 도면이다.
도 20은, 본 발명의 표시장치의 참조전류원회로의 전환회로의 구성을 나타내는 도면이다.
도 21은, 발명의 표시장치의 전류원회로의 회로도이다.
도 22는, 본 발명의 표시장치의 화소부의 회로도이다.
도 23은, 본 발명의 표시장치의 전류원회로의 회로도이다.
도 24는, 본 발명의 표시장치의 전류원회로의 회로도이다.
도 25는, 본 발명의 표시장치의 전류원회로의 회로도이다.
도 26은, 본 발명의 표시장치의 화소부의 회로도이다.
도 27은, 종래의 표시장치의 구동방법의 타이밍 차트를 나타내는 도면이다.
도 28은, 종래의 표시장치의 구동방법을 나타내는 도면이다.
도 29는, 종래의 표시장치의 화소의 회로도이다.
도 30은, 종래의 표시장치의 화소의 회로도이다.
도 31은, 종래의 표시장치의 구동트랜지스터의 동작영역을 나타내는 도면이다.
도 32는, 종래의 표시장치의 구동트랜지스터의 동작점을 나타내는 도면이다.
도 33은, 종래의 표시장치의 화소의 회로도이다.
도 34는, 종래의 표시장치의 구동방법을 나타내는 도면이다.
도 35는, 종래의 표시장치의 구동방법의 타이밍 차트를 나타내는 도면이다.
도 36은, 종래의 표시장치의 발광소자의 열화에 의한 구동트랜지스터의 동작점의 변화를 나타내는 도면이다.
도 37은, 종래의 표시장치의 발광소자의 열화에 의한 구동트랜지스터의 동작점의 변화를 나타내는 도면이다.
도 38은, 본 발명의 표시장치의 전류원회로의 구성을 나타내는 도면이다.
도 39는, 본 발명의 표시장치의 화소부의 구성을 나타내는 도면이다.
도 40은, 본 발명의 표시장치의 화상표시동작 및 그 타이밍 차트를 나타내는 도면이다.
도 41은, 본 발명의 표시장치의 전류원회로의 구성을 나타내는 도면이다.
도 42는, 본 발명의 표시장치의 화소부의 구성을 나타내는 도면이다.
도 43은, 본 발명의 표시장치의 화소의 스위치부의 회로도이다.
도 44는, 본 발명의 표시장치의 전류원회로의 구성을 나타내는 도면이다.
도 45는, 발명의 표시장치의 화소부의 구성을 나타내는 도면이다.
도 46은, 본 발명의 표시장치를 응용한 전자기기를 나타내는 도면이다.
도 47은, 본 발명의 표시장치의 전류원회로의 구성을 나타내는 도면이다.
도 48은, 본 발명의 표시장치의 화소부의 구성을 나타내는 도면이다.
도 49는, 본 발명의 표시장치의 구동방법의 타이밍 차트를 나타내는 도면이다.
도 50은, 본 발명의 표시장치의 화소부의 구성을 나타내는 도면이다.
도 51은, 본 발명의 표시장치의 화소부의 구성을 나타내는 도면이다.
도 52는, 본 발명의 표시장치의 화소부의 구성을 나타내는 도면이다.
도 53은, 본 발명의 표시장치의 화소부의 구성을 나타내는 도면이다.
도 54는, 본 발명의 표시장치의 신호선 구동회로의 구성을 나타내는 블록도이다.
도 55는, 본 발명의 표시장치의 신호선 구동회로의 구성을 나타내는 도면이다.
도 56은, 본 발명의 표시장치의 주사선 구동회로의 구성을 나타내는 도면이 다.
도 57은, 본 발명의 표시장치의 전류원회로의 구성을 나타내는 도면이다.
도 58은, 본 발명의 표시장치의 전류원회로의 구성을 나타내는 도면이다.
도 59는, 본 발명의 표시장치의 화소의 설정동작을 나타내는 타이밍 차트를 나타내는 도면이다.
도 60은, 본 발명의 표시장치의 주사선 구동회로의 구성을 나타내는 도면이다.
도 61은, 본 발명의 표시장치의 화소의 상태를 나타내는 모식도이다.
도 62는, 본 발명의 표시장치의 화소의 상태를 나타내는 모식도이다.
도 63은, 본 발명의 표시장치의 화소의 상태를 나타내는 모식도이다.
도 64는, 본 발명의 표시장치의 화소의 상태를 나타내는 모식도이다.
도 65는, 본 발명의 표시장치의 화소의 상태를 나타내는 모식도이다.
도 66은, 본 발명의 표시장치의 화소의 상태를 나타내는 모식도이다.
도 67은, 본 발명의 표시장치의 화소의 전류원회로의 회로도이다.
도 68은, 본 발명의 표시장치의 화소의 전류원회로의 회로도이다.
도 69는, 본 발명의 표시장치의 화소의 전류원회로의 회로도이다.
도 70은, 본 발명의 표시장치의 화소의 전류원회로의 회로도이다.
도 71은, 본 발명의 표시장치의 화소의 전류원회로의 회로도이다.
도 72는, 본 발명의 표시장치의 화소의 전류원회로의 회로도이다.
도 73은, 본 발명의 표시장치의 화소의 구성을 나타내는 회로도이다.
도 74는, 본 발명의 표시장치의 화소의 구성을 나타내는 회로도이다.
도 75는, 본 발명의 표시장치의 화소의 구성을 나타내는 회로도이다.
도 76은, 본 발명의 표시장치의 화소의 구성을 나타내는 회로도이다.
도 77은, 본 발명의 표시장치의 화소의 구성을 나타내는 회로도이다.
도 78은, 본 발명의 표시장치의 화소의 구성을 나타내는 평면도 78a와 회로도 78b이다.
도 79는, 본 발명의 표시장치의 화소의 구성을 나타내는 평면도 79a와 회로도 79b이다.
(발명을 실시하기 위한 최선의 형태)
도 3a에, 본 발명의 표시장치의 화소의 구성의 모식도를 나타낸다. 도 3a에서, 각 화소(100)는, 주사선 G, 영상신호 입력선 S, 전원선 W, 스위치부(101), 전류원회로(102) 및 발광소자(106)에 의해 구성된다.
각 화소(100)에 있어서, 스위치부(101)는 단자 C 및 단자 D를 갖는다. 발광소자(106)의 화소전극(106a)은, 스위치부의 단자 D와 접속된다. 스위치부의 단자 C는, 전류원회로(102)의 단자 B와 접속된다. 전류원회로(102)의 단자 A는 전원선 W와 접속되어 있다. 전류원회로(102)는, 원 속에 화살표를 배치한 기호에 의해 모식적으로 나타낸다. 전류원회로(102)는 이 기호의 화살표의 방향, 요컨대 단자 A에서 단자 B의 방향에, 양(+)의 일정전류를 흐르게 하는 회로라고 한다. 단자 A 또는 단 자 B의 한쪽을 전류원회로(102)의 입력단자, 다른쪽을 전류원회로(102)의 출력단자라 부른다.
발광상태를 선택하는 신호가 영상신호 입력선 S로부터 입력된 화소(100)에서는, 스위치부(101)의 단자 C와 단자 D 사이가 도통상태가 된다. 이렇게 해서, 스위치부(101)의 단자 C와 단자 D 사이 및 전류원회로(102)의 단자 A와 단자 B 사이를 통해, 발광소자(106)의 화소전극(106a)과 전원선 w가 접속된다.
스위치부(101)는, 주사선 G로부터 입력되는 신호에 의해 영상신호 입력선 S 상의 영상신호의 화소에의 입력을 전환하는 제1 스위치와, 화소에 입력된 영상신호에 의해 온·오프가 전환되는 제2 스위치를 갖는다. 제2 스위치의 온·오프를 전환함으로써, 스위치부의 단자 C와 단자 D의 사이의 도통 및 비도통상태가 전환된다. 단자 C 또는 단자 D의 한쪽을 스위치부(101)의 입력단자, 다른쪽을 스위치부(101)의 출력단자라 부른다.
발광소자(106)는, 화소전극(106a)에서 대향전극(106b)에, 또는 그 반대의 방향으로 전류를 흐르게 하고, 그 전류에 따라 휘도가 변화되는 소자를 나타낸다.
도 3a에서는, 전류원회로(102)의 단자 A가 전원선 W에 접속되고, 단자 B가 스위치부(101)의 단자 C와 단자 D 사이를 통해, 발광소자(106)의 화소전극(106a)에 접속되어 있으므로, 발광소자(106)의 화소전극(106a)은 양극이 되고, 대향전극(106b)은 음극이 된다. 이때, 발광소자(106)의 대향전극(106b)에 공급되어 있는 전위 Vcom은, 전원선 W의 전위보다 낮게 설정되어 있다. 전위 Vcom은, 전원기준선(도시하지 않음)에 의해 공급되어 있다.
한편, 전류원회로(102)의 단자 A가, 스위치부(101)의 단자 C에 접속되고, 단자 B가 전원선 W에 접속되는 구조로 해도 된다. 이때, 발광소자(106)의 화소전극(106a)은 음극이 되고, 대향전극(106b)은 양극이 된다. 발광소자(106)의 대향전극(106b)에 공급되어 있는 전위 Vcom은, 전원선 W의 전위보다 높게 설정되어 있다.
또한, 전류원회로(102)와 스위치부(101)와 발광소자(106)의 접속순서는 임의로 해도 되므로, 예를 들면, 전류원회로(102)는, 스위치부(101)와 발광소자(106)의 사이에 배치되어 있어도 된다. 요컨대, 전류원회로(102)의 단자 B가 발광소자(106)의 화소전극(106a)과 접속되고, 전류원회로(102)의 단자 A가 스위치부(101)의 단자 D와 접속되며, 스위치부(101)의 단자 C가 전원선 W에 접속된 구조이어도 된다. 더욱이, 전류원회로(102)의 단자 A와 단자 B가 반전한 구조이어도 된다. 요컨대, 전류원회로(102)의 단자 A가 발광소자(106)의 화소전극(106a)과 접속되고, 전류원회로(102)의 단자 B가 스위치부(101)의 단자 D와 접속되며, 스위치부(101)의 단자 C가 전원선 W와 접속된 구성이어도 된다. 이 경우, 발광소자(106)의 화소전극(106a)은 음극이 되고, 대향전극은 106b는 양극이 된다. 이때, 발광소자(106)의 대향전극(106b)에 공급되어 있는 전위 Vcom은, 전원선 W의 전위보다 높게 설정되어 있다.
스위치부(101)에서, 단자 C와 단자 D의 사이가 도통상태로 된 화소(100)에서는, 전류원회로(102)에 의해 정해지는 일정전류가 발광소자(106)에 입력되고, 발광 소자(106)는 발광한다.
전류원회로(102)의 기본구조의 예를 도 3b 및 도 3c에 나타낸다. 각 화소의 전류원회로를 흐르는 일정전류가, 전류신호에 의해 정해지는 전류원회로의 예를 든다. 이러한 구성의 전류원회로를, 전류제어형 전류원회로라 부른다. 도 3b 및 도 3c에서 단자 A 및 단자 B는, 도 3a에서, 단자 A 및 단자 B에 대응한다.
도 3b 및 도 3c에서, 전류원회로(102)는 트랜지스터(전류원 트랜지스터)(112)와 용량소자(전류원용량)(111)를 갖는다. 포화영역에서 동작하는 전류원 트랜지스터(112)의 드레인전류가, 화소의 외부로부터 입력된 일정전류(이하, 기준전류와 표기함)에 대응하는 일정전류(이하, 화소기준전류라 표기함)가 된다. 요컨대, 화소의 외부로부터 일정전류(기준전류)가 입력된다. 이때의 게이트전압 Vgs(이하, 화소대응 기준전압이라 표기함)가, 전류원용량(111)에 의해 유지되면, 전류원 트랜지스터(112)가 포화영역에서 동작하는 경우에는, 기준전류에 대응한 일정전류(화소기준전류)가 드레인전류로서 전류원 트랜지스터(112) 및 발광소자(106)에 흐른다. 이렇게 해서, 외부의 전류원보다 기준전류가 입력되어 없어진 후에도, 전류원 트랜지스터(112)는 소스·드레인 사이에 전압이 인가되면, 전류원용량(111)에 유지된 화소에 따라 기준전압에 따라 화소기준전류를 흐르게 한다. 이때, 전류원용량(111)은, 다른 트랜지스터의 게이트용량 등을 이용함으로써 생략하는 것도 가능하다.
각 화소에 배치된 전류원용량(111)에 있어서, 전류원 트랜지스터(112)가 화소기준전류를 흐르게 하는 데 필요한 게이트전압을 취득하여 유지하는 동작을, 화 소의 설정동작이라 부른다. 이때, 본 발명에서의 트랜지스터로서는, 박막트랜지스터(TFT)이어도, 단결정 트랜지스터 등의 트랜지스터이어도 어느 쪽이어도 된다.
또한, 유기물을 이용한 트랜지스터이어도 된다. 예를 들면, 단결정 트랜지스터로서는, SOI 기술을 사용하여 형성된 트랜지스터로 할 수 있다. 박막트랜지스터로서는, 활성층으로서 다결정 반도체를 사용한 것이어도, 비정질 반도체를 사용한 것이어도 된다. 예를 들면, 폴리실리콘을 사용한 TFT나, 아모르퍼스 실리콘을 사용한 TFT로 할 수 있다.
전류원회로(102)에 있어서, 전류원 트랜지스터(112)에 드레인전류가 흐르는 경우, 전류원용량(111)의 한쪽의 전극은 전류원 트랜지스터(112)의 게이트전극과 접속되고, 다른쪽(도면에서, 단자 A'로 나타냄)은 일정전위가 공급된다. 전류원용량(111)에 유지된 전하에 의해, 전류원 트랜지스터(112)의 게이트전극의 전위(게이트전위)가 보존된다. 여기서, 단자 A'의 전위와 전류원 트랜지스터(112)의 소스단자의 전위와는, 동일해도 되고 달라도 되지만, 전류원 트랜지스터에 화소기준전류가 흐를 때는 언제나, 각각의 단자의 사이의 전위차는, 같다고 한다. 이렇게 해서, 전류원 트랜지스터(112)에 화소기준전류가 흐를 때의 게이트전압 Vgs(화소대응 기준전압)는 유지된다. 포화영역에서 동작하는 트랜지스터에서는, 게이트전압 Vgs에 따라 드레인전류도 변화된다. 따라서, 소스단자의 전위가 변화되어도, 게이트전압 Vgs는 일정하도록, 단자 A'는 소스단자에 접속되어 있는 것이 바람직하다. 이때, 도 3b와 도 3c에서는, 전류원 트랜지스터(112)의 극성이 다르다. 도 3b에서는, 전류원 트랜지스터(112)는, p채널형으로, 도 3c에서는 n채널형이다.
도 3a와 같이 접속되어 있는 경우에는, 전류원 트랜지스터(112)가 p채널형인 경우, 전류원 트랜지스터(112)는 소스단자로부터 드레인단자에 전류를 흐르게 한다. 또한, 전류원 트랜지스터(112)가 n채널형인 경우, 전류원 트랜지스터(112)의 드레인단자로부터 소스단자로 전류를 흐르게 한다. 따라서, 전류원 트랜지스터(112)가 p채널형인 경우, 전류원 트랜지스터(112)의 소스단자는 단자 A에 접속되고, 드레인단자는 단자 B에 접속된다. 한편, 전류원 트랜지스터(112)가 n채널형인 경우, 전류원 트랜지스터(112)의 드레인단자는 단자 A에 접속되고, 소스단자는 단자 B에 접속된다.
화소기준전류를, 화소 외부로부터 입력되는 전류신호(기준전류)에 의해 제어하는 수단으로서는, 크게 나누어 2개의 방법이 있다.
하나는, 커렌트미러방식이라 명명한 방식이다. 커렌트미러회로는, 게이트전극이 전기적으로 접속된 1쌍의 트랜지스터를 갖고, 한쪽의 트랜지스터의 게이트전극과 드레인단자가 전기적으로 접속된 구성을 갖는다. 커렌트미러방식에서는, 커렌트미러회로를 구성하는 1쌍의 트랜지스터 중, 한쪽의 트랜지스터를 전류원 트랜지스터(112)로 하고, 다른쪽의 트랜지스터를 커렌트 트랜지스터로 한다. 커렌트 트랜지스터의 드레인단자와 게이트전극을 전기적으로 접속하여, 그 소스·드레인 사이에 기준전류를 입력하는 수법이다.
이미 하나는, 동일 트랜지스터방식이라 명명한 방식이다. 동일 트랜지스터방식은, 드레인단자와 게이트전극이 전기적으로 접속된 전류원 트랜지스터(112)의 소스·드레인 사이에, 기준전류를 직접입력하는 수법이다. 이때, 동일. 트랜지스터방 식의 변형으로서, 멀티게이트방식이라 부르는 것도 있다.
커렌트미러방식을 사용하는 전류원회로를, 커렌트미러방식의 전류원회로라 부르고, 동일 트랜지스터방식을 사용하는 전류원회로를, 동일 트랜지스터방식의 전류원회로와 부르며, 멀티게이트방식을 사용하는 전류회로를 멀티게이트방식의 전류원회로라 부른다. 전류원회로(102)는, 일단, 기준전류를 입력하여 화소대응 기준전압을 전류원용량(111)으로 유지한다, 화소의 설정동작을 행한 후에는, 전류원용량(111)에 유지된 전하가 방전하지 않는 한, 다시 기준전류를 입력하는 동작을 필요로 하지 않는다.
전류원용량(111)에 유지된 전하는, 실제로는, 누설전류의 영향이나 여러가지 노이즈에 의해 시간이 경과하면 변화해 버린다. 그래서, 정기적으로, 화소의 설정동작을 반복할 필요가 있다. 그러나, 일단, 화소의 설정동작을 행한 후에, 정기적으로 행하는 화소의 설정동작에서는, 누설전류에 의해 전류원용량(111)에 유지된 전하가 변화된 만큼만, 전하를 유지하여 바로 잡으면 된다. 그 때문에, 처음의 화소의 설정동작과 비교하여, 그 후 정기적으로 행하는 화소의 설정동작에 요하는 시간은 짧게 끝난다.
(실시형태 1)
본 발명의 표시장치의 화소구성의 일예를 나타낸다. 각 화소에 배치한 전류원회로의 구성예를 도 4에 나타낸다. 이때, 도 4에서, 도 3과 동일한 부분은 동일한 부호를 사용하여 나타낸다. 도 4에서는 커렌트미러방식의 전류원회로의 예를 나타낸다. 전류원회로(102)는, 전류원용량(111), 전류원 트랜지스터(112), 커렌트 트 랜지스터(1405), 전류입력 트랜지스터(1403), 전류유지 트랜지스터(1404), 전류선 CL, 신호선 GN, 신호선 GH에 의해 구성된다. 전류원 트랜지스터(112)와 커렌트 트랜지스터(1405)는 1쌍으로 커렌트미러회로를 구성하므로, 극성은 같게 되어서는 안된다. 또한, 동일화소 내의 이들 2개의 트랜지스터의 전류특성은 같은 것이 바람직하다. 여기서 본 실시형태 1에서는, 간단화를 위해, 전류원 트랜지스터(112)와 커렌트 트랜지스터(1405)의 전류특성은 같다고 한다.
도 4에서, 전류원 트랜지스터(112) 및 커렌트 트랜지스터(1405)를, p채널형으로 한 예를 나타낸다. 이때, 전류원 트랜지스터(112) 및 커렌트 트랜지스터(1405)를 n채널형으로 하는 경우도, 도 3c에 나타낸 구조에 따라, 용이하게 응용할 수 있다. 그 경우의 예를 도 23에 나타낸다. 도 23에서 도 4와 동일한 부분은 동일한 부호를 사용하여 나타낸다. 도 23에서, 추가 트랜지스터 1801 및 1803은, 화소의 설정동작시에 전류원 트랜지스터(112)에 전류가 흐르는 것을 막기 위해 설치다. 요컨대, 화소의 설정동작시에는, 추가 트랜지스터 1801 및 1803은 비도통상태이다. 한편, 화상표시를 행할 때는 도통상태가 된다. 또한, 추가 트랜지스터 1802는, 화상표시를 행할 때에 커렌트 트랜지스터(1405)에 전류가 흐르는 것을 막기 위해 설치된다. 요컨대, 화소의 설정동작시에는, 추가 트랜지스터 1802는 도통상태이다. 한편, 화상표시를 행할 때는 비도통상태가 된다.
이하, 도 4를 예로 설명한다. 전류입력 트랜지스터(1403), 전류유지 트랜지스터(1404)는 n채널형으로 하지만, 단순한 스위치로서 동작하기 때문에 p채널형으로 해도 상관없다.
전류원 트랜지스터(112)의 게이트전극과 커렌트 트랜지스터(1405)의 게이트전극 및, 전류원용량(111)의 한쪽의 전극은 접속되어 있다. 또한, 전류원용량(111)의 다른쪽의 전극은, 전류원 트랜지스터(112)의 소스단자 및 커렌트 트랜지스터(1405)의 소스단자와 접속되고, 전류원회로(102)의 단자 A에 접속되어 있다. 커렌트 트랜지스터(1405)의 게이트전극과 드레인단자는, 전류유지 트랜지스터(1404)의 소스·드레인단자 사이를 통해, 접속되어 있다. 전류유지 트랜지스터(1404)의 게이트전극은, 신호선 GH에 접속되어 있다. 커렌트 트랜지스터(1405)의 드레인단자와 전류선 CL은, 전류입력 트랜지스터(1403)의 소스·드레인단자 사이를 통해 접속되어 있다. 전류입력 트랜지스터(1403)의 게이트전극은 신호선 GN에 접속되어 있다. 또한, 전류원 트랜지스터(112)의 드레인단자는 단자 B에 접속되어 있다.
이때 상기 구성에서, 전류입력 트랜지스터(1403)를, 커렌트 트랜지스터(1405)와 단자 A의 사이에 배치해도 된다. 요컨대, 커렌트 트랜지스터(1405)의 소스단자가 전류입력 트랜지스터(1403)의 소스·드레인단자 사이를 통해 단자 A에 접속되고, 커렌트 트랜지스터(1405)의 드레인단자가 전류선 CL에 접속된 구성이어도 된다.
또한, 상기 구성에서, 커렌트 트랜지스터(1405) 및 전류원 트랜지스터(112)의 게이트전극은, 전류입력 트랜지스터(1403)의 소스·드레인단자 사이를 통하지 않고, 전류선 CL에 접속되어 있어도 된다. 요컨대, 전류유지 트랜지스터(1404)의 소스단자 및 드레인단자의, 커렌트 트랜지스터(1405) 및 전류원 트랜지스터(112)의 게이트전극과 접속되어 있지 않은 측이, 전류선 CL에 직접접속되어 있는 구성이어도 된다. 그 경우, 전류선 CL의 전위를 조정함으로써, 전류유지 트랜지스터(1404)의 소스·드레인 사이 전압을 작게 할 수 있다. 그 결과, 전류유지 트랜지스터(1404)가 비도통상태일 때에, 전류유지 트랜지스터(1404)의 누설전류를 작게 할 수 있다. 이것에 한정되지 않고, 전류유지 트랜지스터(1404)는, 도통상태가 되었을 때에, 커렌트 트랜지스터(1405)의 게이트전극의 전위를 전류선 CL의 전위와 같게 하도록 접속되어 있으면 된다. 요컨대, 화소의 설정동작시에는 도 61a와 같이 되어, 발광시에는 도 61b와 같이 되어 있으면 된다. 요컨대, 그와 같이, 배선이나 스위치가 접속되어 있으면 된다. 따라서 도 67과 같이 되어 있어도 된다. 이때, 도 67에서, 도 4와 동일한 부분은 동일한 부호를 사용하여 나타내고, 설명은 생략한다.
다음에, 도 3a에서의 스위치부의 구성예를, 도 13에 나타낸다. 이때, 도 13에서, 도 3과 동일한 부분은 동일한 부호를 사용하여 나타낸다. 도 13에서, 스위치부(101)는 3개의 트랜지스터(선택 트랜지스터(301), 구동트랜지스터(302), 소거트랜지스터(304))와, 하나의 용량소자(유지용량(303))에 의해 구성된다. 유지용량(303)은, 트랜지스터의 게이트용량 등을 이용함으로써 생략하는 것도 가능하다.
도 13에서는, 구동트랜지스터(302)를 p채널형으로 하고, 선택 트랜지스터(301) 및 소거트랜지스터(304)를 n채널형으로 하지만, 이 구성에 한정되지 않는다. 단순한 스위치로서 동작하므로, 선택트랜지스터(301), 구동트랜지스터(302), 소거트랜지스터(304)는, 각각 n채널형이어도 p채널형이어도 어느 쪽이어도 상관없다.
이때, 구동트랜지스터(302)는, 포화영역에서 동작시켜도 된다. 구동트랜지스터(302)를 포화영역에서 동작시킴으로써, 구동트랜지스터(302)와, 직렬로 접속된 전류원회로의 전류원 트랜지스터(112)의 포화영역특성을 보충하는 것이 가능하다. 포화영역특성이란, 소스·드레인 사이 전압에 대하여 드레인전류가 일정히 유지되는 특성을 나타내는 것이다. 또한, 포화영역특성을 보충한다는 것은, 포화영역에서 동작하는 전류원 트랜지스터(112)에서도, 소스·드레인 사이 전압이 증가함에 따라 드레인전류가 증가하는 것을 억제하는 것을 의미한다. 이때, 상기 효과를 얻기 위해서는, 구동트랜지스터(302)와 전류원 트랜지스터(112)는 동극성이 아니면 안된다.
상기한 포화영역특성을 보충하는 효과에 대하여 이하에 설명한다. 예를 들면, 전류원 트랜지스터(112)의 소스·드레인 사이 전압이 증가하는 경우에 주목한다. 전류원 트랜지스터(112)와 구동트랜지스터(302)는 직렬로 접속되어 있다. 따라서, 전류원 트랜지스터(112)의 소스·드레인 사이 전압의 변화에 의해, 구동트랜지스터(302)의 소스단자의 전위가 변화된다. 이렇게 해서 구동트랜지스터(302)의 소스·게이트 사이 전압의 절대값은 작아지면, 구동트랜지스터(302)의 I-V 곡선이 변화된다. 이 변화의 방향은 드레인전류가 감소하는 방향이다. 이렇게 해서, 구동트랜지스터(302)에 직렬로 접속된 전류원 트랜지스터(112)의 드레인전류는 감소한다. 마찬가지로, 전류원 트랜지스터(112)의 소스·드레인 사이 전압이 감소하면, 전류 원 트랜지스터(112)의 드레인전류는 증가한다. 이와 같이 하여, 전류원 트랜지스터(112)를 흐르는 전류를 일정히 유지하는 효과를 얻을 수 있다.
도 13의 스위치부의 구성에 대하여 이하에 상세히 설명한다. 선택 트랜지스터(301)의 게이트전극은, 주사선 G에 접속되어 있다. 선택 트랜지스터(301)의 소스단자와 드레인단자는, 한쪽은 영상신호 입력선 S에 접속되고, 다른쪽은, 구동트랜지스터(302)의 게이트전극에 접속되어 있다. 구동트랜지스터(302)의 소스단자와 드레인단자는, 한쪽은 단자 D에 접속되고, 다른쪽은 단자 C에 접속된다. 유지용량(303)의 한쪽의 전극은 구동트랜지스터(302)의 게이트전극에 접속되고, 다른쪽의 전극은 배선 Wco에 접속되어 있다. 소거트랜지스터(304)의 소스단자와 드레인단자는, 한쪽은 구동트랜지스터(302)의 게이트전극과 접속되고, 다른쪽은, 배선 Wco에 접속되어 있다. 소거트랜지스터(304)의 게이트전극은 소거용 신호선 RG에 접속되어 있다.
이때, 소거트랜지스터(304)의 소스단자 및 드레인단자는, 상기 접속구조에 한정되지 않는다. 소거트랜지스터(304)를 도통상태로 함으로써, 유지용량(303)에 유지된 전하가 방출되도록 여러가지 접속구조로 하는 것이 가능하다. 요컨대, 소거트랜지스터(304)를 도통 또는 비도통시킴으로써, 구동트랜지스터(302)가 비도통이 되는 접속구조로 하면 된다.
이어서, 도 13에 나타낸 스위치부와, 소거트랜지스터(304)의 배치의 방식이 다른 구성에 대하여 설명한다. 도 43a에 스위치부의 일례를 나타낸다. 도 13과 동 일한 부분은 동일한 부호를 사용하여 나타내고 설명은 생략한다. 도 43a에서는, 소거트랜지스터(304)를 발광소자에 입력되는 전류의 경로 상에 직렬로 배치하고, 소거트랜지스터(304)를 비도통상태로 함으로써, 강제적으로 발광소자에 전류가 흐르지 않도록 한다. 이 조건을 만족하면, 소거트랜지스터(304)는 어디에 배치해도 된다. 소거트랜지스터(304)를 비도통상태로 함으로써, 화소를 일률적으로 비발광의 상태로 할 수 있다.
도 43b에, 스위치부(101)의 다른 구성을 나타낸다. 도 43b에서는, 소거트랜지스터(304)의 소스·드레인단자 사이를 통해 구동트랜지스터(302)의 게이트전극에 소정의 전압을 인가하고, 구동트랜지스터(302)를 비도통상태로 하는 수법이다. 도 13과 동일한 부분은 동일한 부호를 사용하여 나타내고 설명은 생략한다. 이 예에서는, 소거트랜지스터(304)의 소스단자 또는 드레인단자의 한쪽은, 구동트랜지스터(302)의 게이트전극에 접속되고, 다른쪽은 배선 Wr에 접속된다. 배선 Wr의 전위를 적당히 정한다. 이렇게 해서, 배선 Wr의 전위가 소거트랜지스터(304)를 통해 구동트랜지스터(302)의 게이트전극에 입력되었을 때에, 구동트랜지스터(302)가 비도통상태가 되도록 한다.
또한, 도 43b에 나타내는 구성에서, 소거트랜지스터(304) 대신에 다이오드를 사용해도 된다. 이 구성을 도 43c에 나타낸다. 배선 Wr의 전위를 변화시켜, 다이오드(3040)의 2개의 전극 중, 구동트랜지스터(302)의 게이트전극에 접속되어 있지 않은 측의 전극의 전위를 변화시킨다. 이것에 의해, 구동트랜지스터(302)의 게이트전압을 변화시켜, 구동트랜지스터(302)를 비도통상태로 할 수 있다. 이때, 다이오드(3040)는 다이오드접속(게이트전극과 드레인단자와 전기적으로 접속)한 트랜지스터를 사용해도 된다. 이때, 트랜지스터로서는 n채널형이어도 p채널형이어도 된다. 이때, 배선 Wr 대신에 주사선 G를 사용해도 된다. 도 43d에, 도 43b에서 배선 Wr 대신에 주사선 G를 사용한 구성을 나타낸다. 이 경우, 주사선 G의 전위를 고려하여, 선택 트랜지스터(301)의 극성에 주의해야 한다.
전술한 구성의 전류원회로 및 스위치부를 갖는 화소에 대하여, 이하에 설명한다. 도 4에 나타내는 구성의 전류원회로(102)와, 도 13에 나타내는 구성의 스위치부(101)를 갖는 화소(100)가, x열 y행의 매트릭스형으로 배치한 화소영역의 일부의 회로도를 도 5에 나타낸다. 도 5에서, 제i(i는 자연수)행 j(j는 자연수)열, 제(i+1)행 j열, 제i행(j+1)열, 제(i+1)행 (j+1)열의 4화소만을 대표적으로 나타낸다. 도 4 및 도 13과 동일한 부분은 동일한 부호를 사용하여 나타내고 설명은 생략한다.
이때, 제i행, 제(i+1)행 각각의 화소행에 대응하는, 주사선 G를 Gi, Gi+1, 소거용 신호선을 RGi, RGi+1, 신호선 GN을 GNi, GNi+1, 신호선 GH를 GHi, GHi+1이라 표기한다. 또한, 제j열, 제(j+1)열 각각의 화소열에 대응하는, 영상신호 입력선 S를 Sj, Sj+1, 전원선 W를 Wj, Wj+1, 전류선 CL을 CLj, CL j+1, 배선 Wco를 Wcoj, Wcoj+1이라 표기한다. 전류선 CLj, CLj+1에는, 화소영역 외부로부터 기준전류가 입력된다.
도 5에서는, 발광소자의 화소전극을 양극으로 하여, 대향전극을 음극으로 한 구성에 관해서 나타냈다. 요컨대, 전류원회로의 단자 A가 전원선 W에 접속되고, 단 자 B가 스위치부(101)의 단자 C에 접속된 구성을 나타냈다. 그러나, 발광소자(106)의 화소전극을 음극으로 하고, 대향전극을 양극으로 한 구성의 표시장치에도, 본 실시형태 1의 구성을 용이하게 응용하는 것도 할 수 있다. 이하에 도 5에 나타낸 구성의 화소에서, 발광소자(106)의 화소전극을 음극으로 하고, 대향전극을 양극으로 바꾼 예를 도 26에 나타낸다. 이와 같이, 트랜지스터의 극성을 바꾸는 것만으로 용이하게 대응할 수 있다. 도 26에서, 도 5와 동일한 부분은 동일한 부호를 사용하여 나타내고, 설명은 생략한다. 도 5에서는 전류원 트랜지스터(112) 및 커렌트 트랜지스터(1405)는 p채널형으로 하였다. 한편 도 26에서는, 전류원 트랜지스터(112) 및 커렌트 트랜지스터(1405)를 n채널형으로 한다. 이렇게 해서, 흐르는 전류의 방향을 반대의 방향으로 할 수 있다. 이때, 도 26에서의 단자 A는 스위치부의 단자 C와 접속되고, 단자 B는 전원선 W와 접속된다.
또한 도 5 및 도 26에서, 구동트랜지스터(302)는, 단순한 스위치로서 기능하므로, n채널형이어도 p채널형이어도 어느 쪽이어도 된다. 단, 구동트랜지스터(302)는, 그 소스단자의 전위가 고정된 상태로 동작하는 것이 바람직하다. 그 때문에, 도 5에 나타내는 바와 같은 발광소자(106)의 화소전극을 양극으로 하고, 대향전극을 음극으로 한 구성으로서는, 구동트랜지스터(302)는 p채널형인 쪽이 바람직하다. 한편, 도 26에 나타내는 바와 같은, 발광소자(106)의 화소전극을 음극으로 하고, 대향전극을 양극으로 한 구성에서는, 구동트랜지스터(302)는 n채널형인 쪽이 바람직하다.
이때, 도 5에서, 각 화소의 배선 Wco와 전원선 W와는, 동일한 전위로 유지되 어 있어도 되기 때문에, 공용할 수 있다. 또한, 다른 화소 사이의 배선 Wco끼리, 전원선 W끼리, 배선 Wco와 전원선 W도 공용할 수 있다. GNi와 GHi도 공용할 수 있다. 더욱이, 배선 Wco나 배선 Wj 대신에 다른 화소행의 주사선을 사용해도 된다. 이것은, 영상신호의 기록을 행하고 있지 않은 동안, 주사선의 전위가 일정한 전위로 유지되는 것을 이용하고 있다. 예를 들면 전원선 대신에, 1개 전의 화소행의 주사선 Gi-1을 사용해도 된다. 단지 이 경우, 주사선 G의 전위를 고려하여, 선택트랜지스터(301)의 극성에 주의해야 한다.
도 5에서는 도시하지 않지만, 주사선 G에 신호를 입력하는 구동회로(이하, 주사선 구동회로와 표기함)나, 소거용 신호선 RG에 신호를 입력하는 구동회로(이하, 소거용 신호선 구동회로와 표기함) 및 영상신호 입력선 S에 신호를 입력하는 구동회로(이하, 신호선 구동회로와 표기함)는, 공지한 구성의 전압신호 출력형의 구동회로를 자유롭게 사용할 수 있다. 또한, 그 밖의 신호선에 신호를 입력하는 구동회로도, 공지한 구성의 전압신호 출력형의 구동회로를 자유롭게 사용할 수 있다.
전류선 CLj, CLj+1에 흐르는 기준전류를 정하기 위해서 기준전류 출력회로의 외부에 설치된 전류원회로(이하, 참조전류원회로라 표기함)를 모식적으로 404로 나타낸다. 하나의 참조전류원회로(404)로부터의 출력전류를 사용하여, 복수의 전류선 CL에 흐르는 기준전류를 정할 수 있다. 이렇게 해서, 각 전류선을 흐르는 전류의 변동을 억제하고, 모든 전류선을 흐르는 전류를 정확히 기준전류로 정할 수 있다.
이때 본 실시형태 1에서는, 모든 전류선 CL1∼CLx에 흐르는 기준전류를 정하는 참조전류원회로(404)를 공유한 예에 대하여 나타낸다. 참조전류원회로(404)에 의해 정해지는 전류를 사용하여, 각 전류선 CL1∼CLx에 기준전류를 출력하기 위한 회로를, 기준전류 출력회로라 부르고 도 5에서 405로 나타낸다.
기준전류 출력회로(405)의 구성을 도 8에 나타낸다. 기준전류 출력회로(405)는, 시프트 레지스터 등의 펄스출력회로(711)를 갖는다. 펄스출력회로(711)로부터의 샘플링펄스가 입력되는 샘플링 펄스선(710_710x)이, 각 전류선(CL1∼CLx)에 대응하여 설치된다. 어떤 1개의 전류선 CLj에 대응하는 구성을 대표적으로 설명한다. 샘플링 펄스선 710_j의 신호가 입력되는 전류입력 스위치 701_j 및 전류원회로 700_j와, 샘플링 펄스선 710_j의 신호가 인버터 703_j를 통해 입력되는 전류출력 스위치 702_j가 설치된다. 전류원회로 700_j는, 전류입력 스위치 701_j를 통해 참조전류원회로(404)와 접속되고, 전류출력 스위치 702_j를 통해 전류선 CLj와 접속된다.
도 8에 나타내는 기준전류 출력회로(405)에서, 전류원회로(700_1∼700_x)의 구성을 구체적으로 나타낸 예를 도 9에 나타낸다. 도 9에서, 도 8과 동일한 부분은, 동일한 부호를 사용하여 나타낸다. 이때, 기준전류 출력회로(405)는, 도 8, 도 9와 같은 회로에는 한정되지 않는다. 전류원회로(700_1∼700_x)는 각각, 전류원 트랜지스터 720_j와, 전류원용량 721_j와, 전류유지 스위치 722_j를 갖는다. 전류원 트랜지스터 720_j는, 게이트전극과 소스단자가, 전류원용량 721_j를 통해 접속되고, 게이트전극과 드레인단자가, 전류입력 스위치 722_j를 통해 접속된다. 전류입 력 스위치 722_j에는, 샘플링 펄스선 710_j의 신호가 입력되어 있다. 전류원 트랜지스터 720_j의 소스단자는, 일정한 전위로 유지되고, 드레인단자는, 전류입력 스위치 701_j를 통해 참조전류원회로(404)와 접속되며, 또한, 전류출력 스위치 702_j를 통해 전류선 CLj와 접속되어 있다.
이때, 전류원용량 721_j의 전극의 한쪽이, 일정한 전위로 유지되고, 다른쪽이, 전류입력 스위치 701_j를 통해 참조전류원회로(404)와 접속되며, 또한, 전류출력 스위치 702_j를 통해 전류선 CLj와 접속된 구성이어도 된다.
이때 도 9에서 전류원 트랜지스터 720_j는, n채널형이어도 p채널형이어도 어느 쪽이나 상관없다. 단, 전류원 트랜지스터 720_j는, 소스단자의 전위가 고정된 상태로 동작하는 것이 바람직하다. 그 때문에, 전류원회로 700_j에서 전류선 CLj쪽으로 전류가 흘러가는 경우는 전류원 트랜지스터 720_j는 p채널형인 것이 바람직하고, 전류선 CLj에서 전류원회로 700_j 쪽으로 전류가 흘러가는 경우는 전류원 트랜지스터 720_j는 n채널형이 바람직하다. 어느쪽의 극성이어도, 게이트·소스 사이에 전류원용량 721_j가 접속되어 있는 것이 바람직하다.
도 9에 나타낸 구성의 기준전류 출력회로(405)의 구동방법에 대하여, 도 10 및 도 11을 사용하여 설명한다. 도 10은, 기준전류 출력회로(405)의 구동방법을 나타내는 타이밍 차트이다. 또한, 도 11은, 기준전류 출력회로(405)의 구동방법을 모식적으로 나타낸 도면이다. 이때, 도 10에서, 기간 TD1, 기간 TD2 각각일 때의 기준전류 출력회로(405)에서의 각 스위치(전류입력 스위치, 전류출력 스위치, 전류유지 스위치)의 온·오프의 상태를 모식적으로 나타낸 도면이, 도 11(TD1), 도 11(TD2)이다.
기간 TD1에서, 펄스출력회로(711)로부터 샘플링 펄스선 710_1에 펄스가 출력되면, 전류입력 스위치 701_1 및 전류유지 스위치 722_1이 온상태가 된다. 한쪽 전류출력 스위치 702_1은, 샘플링 펄스선 710_1에 출력된 신호가 인버터 703_1을 통해 입력되고, 오프의 상태이다. 이때, 참조전류원회로(404)에 의해 정해지는 기준전류가, 전류입력 스위치 701_1 및 전류유지 스위치 722_1을 통해, 전류원회로 700_1의 전류원용량 721_1에 입력된다. 또한, 이때 다른 샘플링 펄스선 710_2∼ 710_x에는, 펄스가 출력되어 있지 않다. 그 때문에, 전류입력 스위치 701_2∼701_x 및 전류유지 스위치 722_2∼722_x는, 오프의 상태이다. 한편, 전류출력 스위치 702_2∼702_x는, 온의 상태이다. 시간이 경과하면, 전류원회로 700_1의 전류원용량 721_1에 전하가 유지되고, 전류원 트랜지스터 720_1에, 기준전류가 흐른다. 도 10에서, 전류원용량 721_1의 양전극 사이에 유지된 전하량 즉 전압의 변화를 나타낸다.
이 후 기간 TD2가 시작된다. 기간 TD2에서 펄스출력회로(711)의 출력이 변화되고, 샘플링 펄스선 710_1에 펄스가 출력되어 없어진다. 그렇게 하면, 전류유지 스위치 722_1 및 전류입력 스위치 701_1이 오프의 상태가 되어, 전류출력 스위치 702_1이 온의 상태가 된다. 이렇게 해서, 전류선 CL1에는, 전류원 트랜지스터 720_1의 드레인전류가 흐르는 상태가 된다. 여기서 전류원 트랜지스터 720_1의 드레인전 류는, 전류원용량 721_1에 유지된 전하에 의해 정해진다. 따라서, 전류선 CL1을 흐르는 전류가 기준전류로 정해진다. 도 10에서, CL1∼CLx는, 전류선 CL1∼CL x를 흐르는 전류를 나타낸다. 동시에 샘플링 펄스선 710_2에 펄스가 출력된다. 이렇게 해서, 전류원회로 700_2를 흐르는 전류를 기준전류로 정하는 동작이 시작된다. 동일한 동작을, 모든 샘플링 펄스선 710_1∼710_x에 대응하는 전류원회로 700_1∼700_x 에 대하여 행하고, 기간 TD1∼TDx가 종료한다. 이렇게 해서, 모든 전류선 CL1 ∼CLx에 흐르는 전류가, 참조전류원회로(404)에 의해 결정된 기준전류로 정해진다.
여기서, 기준전류 출력회로(405)에 전류를 입력하고, 각 전류선 CL1∼CLx에 흐르는 전류를 기준전류에 정하는 동작을, 기준전류 출력회로(405)의 설정동작이라 부른다.
도 9에 나타낸 구성의 기준전류 출력회로(405)의 구성에서는, 일단, 참조전류원회로(404)에 의해, 각 전류원회로 700_1∼700_x에 흐르는 전류를 기준전류로 정한 후에는, 전류원용량 721_1∼721_x에 유지된 전하가 방전하지 않은 한, 각 전류원회로 700_1∼ 700_x를 흐르는 전류는 기준전류로 유지된다. 이때, 도 9와 같이 전류원회로 700의 부분이 동일 트랜지스터방식의 전류원회로인 경우는, 참조전류원회로(404)로부터 입력한 전류와, 각 전류선 CL을 흐르는 기준전류로는 크기가 같게 된다. 만약에 전류원회로 700의 부분이 커렌트미러방식이나 멀티게이트방식의 전류원인 경우는, 참조전류원회로(404)로부터 입력한 전류와 CL에 흐르는 기준전류로는 크기를 다르게 할 수 있다.
이때 도 10에서는, 전류원용량 721_1∼721_x에 전하가 유지되어 있지 않은 상태로부터, 기간 TD1∼TDx의 동작을 반복함으로써, 전류원 트랜지스터. 720_1∼720_x가 기준전류를 흐르게 하도록, 소정의 전하를 각 전류원용량 721_1~721_x에 유지시키는 수법을 나타냈다. 이 수법을 일괄기록방식이라 부른다.
한편, 전류원용량 721_1∼721_x에 전하가 유지되어 있지 않은 상태로부터, 기간 TD1∼TDx까지의 동작을 반복하여, 조금씩 전류원용량 72_1∼721_x에 전하를 유지시키는 수법을 사용하는 것도 할 수 있다. 이 수법에서는, 기간 TD1∼TDx까지의 동작을 복수회 반복한 후, 처음으로, 전류원 트랜지스터 720_1∼ 720_x가 기준전류를 흐르게 하도록, 소정의 전하가 각 전류원용량 721_1∼721_x에 유지된다. 이 수법은 분할기록 방식이라 부른다. 분할기록 방식에 있어서, 각 전류원용량 721_1∼721_x가 전하를 유지하지 않은 상태로부터, 소정의 전하를 유지할 때까지, 기간 TD1∼TDx를 반복한 회수를 분할기록 방식의 분할수라 부른다.
분할기록 방식인 경우의 기간 TD1∼TDx에 각각에서의 각 스위치(전류입력 스위치 701_1∼701_x, 전류출력 스위치 702_1∼702_x, 전류유지 스위치 722_1∼722_x)의 상태는, 일괄기록 방식과 동일하다. 그러나, 분할기록 방식에 있어서 기간 TD1∼TDx를 1회 행하는 데 요하는 시간은, 일괄기록방식에 있어서 기간 TD1∼TDx를 행하는 데 요하는 시간과 비교하여 짧게 할 수 있다.
이때, 기준전류 출력회로(405)의 설정동작은, 1프레임 기간에 몇번이라도 행 해도 되고, 수프레임 기간에서 1회 행해도 된다. 또한, 1수평기간에서 몇번이라도 행해도 되고, 몇번인지 수평기간을 반복할때 마다 1회 행해도 된다. 기준전류 출력회로(405)의 설정동작을 반복하는 간격은, 기준전류 출력회로가 갖는 전류원용량이 전하를 유지하기를 계속하는 능력에 따라, 임의로 선택할 수 있다.
이때, 기준전류 출력회로(405)에 입력하는 기준전류는, 도 5, 도 8, 도 9, 도 11에 나타낸 바와 같이 참조전류원회로(404)로부터 입력하는 구성이어도 되고, 참조전류원회로(404)는 설치하지 않고, 표시장치의 외부로부터 입력한 일정전류를 전류로서 입력하는 구성이어도 된다. 혹은, 도 8이나 도 9의 전류원회로 700에 해당하는 전류원회로가 표시장치의 외부에 있어도 된다. 또한, 트랜지스터의 변동이 작은 경우는 기준전류 출력회로(405)에서의 각각의 전류근원회로 700에, 반드시 설정동작을 행하지 않아도 된다. 그러나 설정동작을 행하는 쪽이, 보다 정확한 전류값을 출력할 수 있다.
다음에, 도 5에 나타낸 구성의 화소를 갖는 표시장치의 구동방법을 설명한다. 여기서, 실시형태 1의 구성의 화소에서는, 화상표시동작(스위치부의 구동동작)과, 전류원회로의 설정동작(화소의 설정동작)은, 비동기로 행할 수 있다. 요컨대, 스위치부의 단자 C와 단자 D가 도통·비도통상태에 상관없이, 화소의 설정동작을 행할 수 있다.
또한, 기준전류 출력회로(405)의 설정동작도, 화상표시동작이나 화소의 설정동작과 동기하여 행하는 것도 할 수 있고, 비동기로 행하는 것도 할 수 있다. 단, 도 9에 나타낸 바와 같은 기준전류 출력회로(405)의 설정동작은, 화소의 설정동작 을 행하고 있지 않은 기간에 행하는 것이 바람직하다. 왜냐하면, 도 9와 같은 기준전류 출력회로(405)로서는, 그 설정동작을 행하고 있는 한창 중에는, 전류선 CLj에 전류를 출력할 수 없기 때문이다. 그래서, 각 전류선 CLj에, 전류원회로 700을 2개 배치하면, 한쪽의 전류원회로가 전류선 CLj에 전류를 출력하는 동안에, 다른쪽의 전류원회로에 대하여 기준전류 출력회로(405)의 설정동작을 행할 수 있다. 그 때문에, 기준전류 출력회로(405)의 설정동작과 화소의 설정동작을 동시에 행할 수 있다. 혹은, 전류원회로 700_j의 회로로서, 커렌트미러회로를 사용하여, 커렌트미러회로를 구성하는 1쌍의 트랜지스터의 한쪽의 트랜지스터가 전류선 CLj에 전류를 출력하여, 이미 한쪽의 트랜지스터가 기준전류 출력회로(405)의 설정동작을 행하면, 기준전류 출력회로(405)의 설정동작과 화소의 설정동작을 동시에 행할 수 있다.
간단화를 위해, 우선 화소의 설정동작과 화상표시동작을 따로따로 설명한다. 화상표시동작에 대하여, 도 7a, 도 7b의 타이밍 차트 및 도 5의 회로도를 사용하여 설명한다. 주사선 Gi에 신호가 입력되고, 제i행의 화소의 선택 트랜지스터(301)가 도통상태가 된다. 이때, 영상신호 입력선 S1∼Sx에 영상신호가 입력되고, 제i행의 각 화소에 영상신호가 입력된다. 그리고, 영상신호에 의해 구동트랜지스터(302)가 도통상태가 된 화소에 있어서, 단자 D와 단자 C가 도통상태가 된다. 구동트랜지스터(302)의 게이트전압은 유지용량(303)에 의해 유지된다. 요컨대, 구동트랜지스터(302)의 도통 또는 비도통상태는 유지된다. 또한 이때, 소거트랜지스터(304)는 비도통상태라고 한다. 이렇게 해서, 스위치부(101)의 단자 D와 단자 C 가 도통상태가 된 화소에 있어서는, 전류원회로(102)보다 화소기준전류가 발광소자(106)에 입력되어 발광한다.
이와 같이, 각 화소의 발광상태 및 비발광상태를 선택하고, 디지털방식에 의해 계조를 표현한다. 다계조화의 방법으로서는, 일정기간마다, 각 화소의 발광 또는 비발광상태가 선택되는 기간을 복수설정하고, 발광상태가 선택된 시간의 누계를 제어하는 계조방식(시간계조방식)이나, 1화소를 복수의 서브화소로 분할하고, 발광상태가 선택된 서브화소의 면적의 누계를 제어하는 계조방식(면적계조방식) 등을 사용할 수 있다. 또한, 공지의 수법을 사용할 수 있다. 여기서는, 다계조화의 수법으로서는 시간계조방식을 사용한다.
여기서, 소거트랜지스터(304)를 도통상태로 함으로써, 유지용량(303)의 양전극의 전위를 같게 하고, 유지용량(303)에 유지된 전하를 방전함으로써, 구동트랜지스터(302)를 일률적으로 비도통상태로 할 수 있다. 이에 따라, 어떤 행의 화소에 영상신호를 입력하고 있는 한창 중이어도, 다른 행의 화소를 비발광상태로 할 수 있다. 이렇게 해서, 각 행의 화소의 발광기간을 임의로 설정할 수 있다.
도 13에서 나타낸 구성의 스위치부는, 제1 스위치로서, 선택트랜지스터(301), 제2 스위치로서, 구동트랜지스터(302)를 갖고, 그 밖에 소거트랜지스터(304)를 갖는 구성이다. 소거트랜지스터(304)의 게이트전극은, 영상신호 입력선 S 및 주사선 G와는 다른 배선, 소거용 신호선 RG에 접속되어 있다. 이렇게 해서, 소거트랜지스터(304)는, 선택트랜지스터(301)나 구동트랜지스터(302)에 입력되는 신호에 상관없이, 소거용 신호선 RG에 입력된 신호에 따라, 도통·비도통상태 가 전환된다. 이렇게 해서, 제1 스위치나 제2 스위치의 상태에 상관없이, 스위치부의 단자 C와 단자 D 사이를 비도통상태로 할 수 있다. 이상이, 기본적인 화상표시동작이다.
다음에, 도 7에어서, 계조표시방법의 구체예로서, 시분할계조방식을 사용한 경우의 구동방법의 일례를 나타낸다. 1화면 분량의 화상을 표시하는 기간을, 1프레임기간 F라 부른다. 1프레임기간 F를 복수의 서브프레임기간 SF1∼SFn(n은 자연수)으로 분할한다.
제1 서브프레임기간 SF1에서, 제1행의 주사선 G1이 선택되고, 주사선 G1에 게이트전극이 접속된 선택트랜지스터(301)는 도통상태가 된다. 여기서, 영상신호 입력선 S1∼Sx에 일제히 신호가 입력된다. 또한 이때, 소거트랜지스터(304)는, 비도통상태이다. 영상신호 입력선 S1∼Sx에 입력된 신호에 의해, 제1행의 각 화소의 구동트랜지스터(302)의 도통·비도통상태가 선택되고, 각 화소의 발광·비발광상태가 선택된다. 또한, 구동트랜지스터(302)의 게이트전압은, 유지용량(303)에 의해 유지된다. 여기서, 각 화소의 구동트랜지스터(302)의 도통·비도통상태를 선택하기 위해, 영상신호를 입력하는 것을, 화소에 영상신호를 기록한다고 표현하는 것으로 한다.
도통상태를 선택된 구동트랜지스터(302)는, 영상신호 입력선 S로부터 새로운 신호가 구동트랜지스터(302)의 게이트전극에 입력될 때까지, 또는, 유지용량(303)의 전하가 소거트랜지스터(304)에 의해 방전될 때까지, 도통상태가 유지된다. 발광 상태가 선택된 화소에 있어서, 스위치부의 단자 C와 단자 D의 사이가 도통상태가 되어, 전류원회로(102)로부터 화소기준전류가 발광소자(106)에 입력되어 발광한다. 그리고, 제1행의 화소의 영상신호의 기록동작이 종료하면 즉시, 제2행의 화소에 대응하는 주사선 G2가 선택되고, 제2행에 대응하는 화소에의 영상신호의 기록동작이 시작된다. 화소에의 영상신호의 기록동작은, 제1행의 화소의 동작과 동일하다.
상기 동작을 모든 주사선 G1∼Gy에 대하여 반복하고, 모든 화소에 영상신호를 기록한다. 모든 화소에 영상신호를 기록하는 기간을, 어드레스 기간 Ta라 표기한다. 제m(m은, n 이하의 자연수)의 서브프레임기간 SFm에 대응하는 어드레스 기간을 Tam이라 표기한다.
영상신호가 기록된 화소행은, 각각 발광 또는 비발광상태가 선택되어 있다. 기록된 영상신호에 따라, 각 화소행의 각 화소가 발광 또는 비발광하는 기간을 표시기간 Ts라 표기한다. 동일한 서브프레임기간에 있어서, 각 화소행의 표시기간 Ts는, 타이밍은 다르지만 그 길이는 모두 동일하다. 제m(m은, n 이하의 자연수)의 서브프레임기간 SFm에 대응하는 표시기간을 Tsm이라 표기한다.
제1 서브프레임기간 SF1로부터 제k-1(k는 n보다 작은 자연수)의 서브프레임기간 SFk-1까지는, 표시기간 Ts는 어드레스기간 Ta보다 길게 설정되어 있다고 한다. 소정의 길이의 표시기간 Ts1 후, 제2 서브프레임기간 SF2가 시작된다. 이 후, 제2 서브프레임기간 SF2로부터 제k-1의 서브프레임기간 SFk-1에 대해서도, 제1 서브프레 임기간 SF1과 같이, 표시장치는 동작한다. 여기서, 복수의 화소행에 동시에 영상신호의 기록을 행할 수 없기 때문에, 각 서브프레임기간의 어드레스기간 Ta는 각각 중복하지 않도록 설정되어 있다.
한편, 제k의 서브프레임기간 SFk로부터 제n의 서브프레임기간 SFn은, 표시기간 Ts가 어드레스기간 Ta보다 짧게 설정되어 있다고 한다. 이하에, 제k의 서브프레임기간 SFk로부터 제n의 서브프레임기간 SFn까지의 표시장치의 구동방법을 상세히 설명한다.
제k의 서브프레임기간 SFk에서, 제1행의 주사선 G1이 선택되고, 주사선 G1에 게이트전극이 접속된 선택 트랜지스터(301)는 도통상태가 된다. 여기서, 영상신호 입력선 S1~Sx에 일제히 신호가 입력된다. 또한 이때, 소거트랜지스터(304)는, 비도통상태이다. 영상신호 입력선 S1∼Sx에 입력된 신호에 의해, 제1행의 각 화소의 구동트랜지스터(302)의 도통·비도통상태가 선택되고, 각 화소의 발광·비발광상태가 선택된다. 또한, 구동트랜지스터(302)의 게이트전압은, 유지용량(303)에 의해 유지된다. 발광상태가 선택된 화소에 있어서, 스위치부의 단자 C와 단자 D의 사이가 도통상태가 되어, 전류원회로(102)로부터 화소기준전류가 발광소자(106)에 입력되고, 발광소자(106)는 발광한다. 제1행의 화소의 영상신호의 기록동작이 종료하면, 다음에 제2행의 화소에 대응하는 주사선 G2가 선택되고, 제2행에 대응하는 화소에의 영상신호의 기록동작이 시작된다. 화소에의 영상신호의 기록동작은, 제1행의 화소의 동작과 동일하다.
상기 동작을 모든 주사선 G1∼Gy에 대하여 반복하여, 모든 화소에 영상신호를 기록어드레스 기간 Tak가 종료한다.
상기한 제k의 서브프레임기간 SFk의 어드레스기간 Tak의 동작방법은, 제1 서브프레임기간 SF1로부터 제k-1의 서브프레임기간 SFk-1과 동일하다. 다른 것은, 어드레스기간 Tak가 종료하기 전에, 소거용 신호선 RG1 등의, 선택이 시작되는 것이다. 요컨대, 주사선 G1이 선택되고 나서, 소정의 기간(이 기간이 표시기간 Tsk에 해당함)이 경과한 후, 소거용 신호선 RG1이 선택된다. 그리고, 소거용 신호선 RG1∼RGy를 순서대로 선택하고, 각 화소행의 소거트랜지스터(304)를 순서대로 도통상태로 하여, 각 행의 화소를 순서대로 일률적으로 비발광상태로 한다. 모든 화소의 소거트랜지스터(304)를 도통상태로 하는 기간을, 리셋트기간 Tr이라 표기한다. 특히, 제p(p는, k 이상 n 이하의 자연수)의 서브프레임기간 SFp에 대응하는 리셋트기간을 Trp라 표기한다.
이와 같이, 어떤 행의 화소에 영상신호를 입력하고 있는 한창 중에도, 다른 행의 화소를 일률적으로 비발광상태로 할 수 있다. 이렇게 해서, 표시기간 Ts의 길이를 자유롭게 제어할 수 있다. 여기서, 어드레스기간 Tap의 길이와 리셋트기간 Trp의 길이는 동일한 것으로 한다. 요컨대, 영상신호를 기록할 때에 각 행을 순서대로 선택하는 속도와, 각 행의 화소를 순서대로 일률적으로 비발광체 상태로 할 때의 속도와는, 동일한 것으로 한다. 따라서, 동일한 서브프레임기간에 있어서, 각 행의 화소의 표시기간 Ts가 시작되는 타이밍은 다르지만, 그 길이는 전부 동일하다.
각 화소행의 소거트랜지스터(304)를 도통상태로 함으로써, 각 화소행의 화소를 일률적으로 비발광상태로 하는 기간을, 비표시기간 Tus라 표기한다. 동일한 서브프레임기간에 있어서, 각 화소행의 비표시기간 Tus는, 타이밍은 다르지만 그 길이는 모두 동일하다. 특히, 제p의 서브프레임기간 SFp에 대응하는 비표시기간을 Tusp라 표기한다.
소정의 길이의 비표시기간을 Tusk 후, 제k+1의 서브프레임기간 SFk+1이 시작된다. 제k+1의 서브프레임기간 SFk+1로부터 제n의 서브프레임기간 SFn에 대하여, 제k의 서브프레임기간 SFk와 동일한 동작을 반복하고, 1프레임기간 F1이 종료한다. 여기서, 서브프레임기간 SF1∼SFn의, 어드레스기간 Ta1∼Tan의 길이는 모두 동일하다. 이상과 같이 표시장치를 동작시켜, 각 서브프레임기간 SF1∼SFn의 표시기간 Ts1 ∼Tsn의 길이를 적당히 정함으로써, 계조를 표현한다.
다음에, 표시기간 Ts1∼Tsn의 길이의 설정의 방식에 대하여 기술한다. 예를 들면, Ts1:TS2:····:Tsn-1:Tsn을 20:2-1 :····2-(n-2):2-(n-1)로 설정하면 2n 계조를 표현할 수 있다. 구체예로서 n=3인 경우에, 3비트의 영상신호를 입력하고, 8계조를 표현하는 예를 든다. 1프레임기간 F는, 3개의 서브프레임기간 SF1∼SF3으로 분할된다. 각각의 서브프레임기간의 표시기간의 길이의 비 Ts1:Ts2:Ts3은, 4:2:1로 할 수 있다. 어떤 화소에 있어서, 모든 서브프레임기간 SF1∼SF3으로 발광상태가 선택된 경우의 휘도를 100%로 하면, 제1 서브프레임기간 SF1만큼 발광상태가 선택된 경우는, 약 57%의 휘도가 표현된다. 한편, 제2 서브프레임기간 SF2만큼 발광상태가 선택된 경우는, 약 29%의 휘도가 표현된다.
이때 상기한 바와 같이, 1프레임기간 동안에, 영상신호의 비트수와 동일한 수의 서브프레임기간을 설치하고, 계조를 표현하는 수법에 한정되지 않는다. 예를 들면, 1프레임기간 중에, 영상신호가 있는 비트에 대응하는 신호에 따라, 발광상태·비발광상태가 선택되는 서브프레임기간을 복수설치할 수 있다. 요컨대, 1비트에 대응하는 표시기간을 복수의 서브프레임기간의 표시기간의 누계로 표현한다.
특히, 영상신호의 상위비트에 대응하는 표시기간을, 복수의 서브프레임기간이 각각 갖는 표시기간의 누계로 표현하고, 그것들의 서브프레임기간을 불연속적으로 출현시킴으로써, 의사윤곽의 발생을 억제할 수 있다. 이때, 각 서브프레임기간의 표시기간 Ts의 길이의 설정의 방식은, 상기한 것에 한정되지 않고 공지의 모든 수법을 사용할 수 있다.
도 7에서는, 제1 서브프레임기간 SF1로부터 제n의 서브프레임기간 SFn이 순서대로 출현하는 구성으로 하였지만, 이것에 한정되지 않는다. 각 서브프레임기간 의 출현하는 순서는 임의로 정할 수 있다. 또한, 시분할계조방식 뿐만 아니라, 면적계조방식에 의해, 또한, 시분할계조방식과 면적계조방식과의 조합에 의해, 계조를 표현하는 것도 할 수 있다.
본 실시형태 1에서는, 표시기간 Ts를 어드레스기간 Ta보다 짧게 설정하는 서브프레임기간에 있어서만, 리셋트기간 Tr 및 비표시기간 Tus를 설치하는 구동방법을 나타내었지만 이것에 한정되지 않는다. 표시기간 Ts를 어드레스기간 Ta보다 길게 설정하는 서브프레임기간에서도, 리셋트기간 Tr 및 비표시기간 Tus를 설치하는 구동방법으로 하는 것도 할 수 있다.
또한, 도 13에서는, 소거트랜지스터(304)를 도통상태로 함으로써, 유지용량(303)의 전하를 방전하는 구성을 나타내었지만, 이것에 한정되지 않는다. 소거트랜지스터(304)를 도통상태로 함으로써 유지용량(303)의 구동트랜지스터(302)의 게이트전극과 접속된 측의 전위를, 상승시키거나 또는 하강시키거나 하여, 구동트랜지스터(302)가 비도통상태가 되는 구성이면 된다. 요컨대, 소거트랜지스터(304)를 통해, 구동트랜지스터(302)의 게이트전극을, 구동트랜지스터(302)가 비도통상태가 되는 전위의 신호가 입력되는 배선과 접속한 구성이어도 된다.
또한, 전술한 바와 같이 소거트랜지스터(304)를 도통상태로 함으로써, 유지용량(303)의 구동트랜지스터(302)의 게이트전극과 접속된 측의 전위를 변화시키는 타입의 구성이 아니라, 소거트랜지스터(304)를 구동트랜지스터(302)와 직렬로 접속하여, 소거트랜지스터(304)를 비도통상태로 함으로써 스위치부(101)의 단자 C와 단 자 D 사이를 비도통상태로 하고, 비표시기간으로 하는 구성이어도 된다.
그 밖에, 도 43을 사용하여 설명한 스위치부를 오프하는 수법을 자유롭게 사용하여, 화소를 일률적으로 비발광의 상태로 하는 리셋트기간 및 비표시기간을 설치할 수 있다.
이때, 소거트랜지스터를 설치하지 않고, 화소를 일률적으로 비발광의 상태로 하는 리셋트기간 및 비표시기간을 설치하는 수법을 사용해도 된다.
그 제1 수법은, 유지용량의 구동트랜지스터의 게이트전극과 접속되어 있지 않은 측의 전극의 전위를 변화시킴으로써, 구동트랜지스터를 비도통상태로 하는 수법이다. 이 구성을 도 49에 나타낸다. 유지용량(303)의 구동트랜지스터(302)의 게이트전극과 접속되어 있지 않은 측의 전극은, 배선 Wco에 접속되어 있다. 배선 Wco의 신호를 변화시켜, 유지용량(303)의 한쪽의 전극의 전위를 변화시킨다. 그렇게 하면 유지용량(303)에 유지된 전하는 보존되기 때문에, 유지용량(303)의 다른쪽의 전극의 전위도 변화된다. 이렇게 해서, 구동트랜지스터(302)의 게이트전극의 전위를 변화시켜, 구동트랜지스터(302)를 비도통상태로 하는 것을 할 수 있다.
제2 수법은, 1개의 주사선이 선택되는 기간을 전반과 후반으로 분할한다. 전반(게이트 선택기간 전반이라 표기)에는, 영상신호를 입력하고, 후반(게이트 선택기간 후반이라 표기)에는, 소거신호를 입력하는 것을 특징으로 한다. 여기서, 소거신호와는, 구동트랜지스터의 게이트전극에 입력되었을 때에, 구동트랜지스터를 비도통상태로 하는 신호이라고 한다. 이렇게 해서, 기록기간보다 짧은 표시기간을 설정하는 것이 가능해진다. 이 수법의 상세에서, 표시장치 전체의 구성에 대하여 도 49b를 참조하여 설명한다. 표시장치는 매트릭스형으로 배치된 복수의 화소를 갖는 화소부(901)와, 화소부(901)에 신호를 입력하는 영상상신호 입력선 구동회로(902)와, 제1 주사선 구동회로(903A)와, 제2 주사선 구동회로(903B)와, 전환회로 904A와, 전환회로 904B를 갖는다. 제1 주사선 구동회로(903A)는, 게이트 선택기간 전반에 각 주사선 G에 신호를 출력하는 회로이다. 또한, 제2 주사선 구동회로(903B)는, 게이트 선택기간 후반에 각 주사선 G에 신호를 출력하는 회로이다. 전환회로 904A와 전환회로 904B에 의해, 제1 주사선 구동회로(903A)와 각 화소의 주사선 G와의 접속 또는, 제2 주사선 구동회로(903B)와 각 화소의 주사선 G와의 접속이 선택된다. 영상신호 입력선 구동회로(902)는, 게이트 선택기간 전반으로서는 영상신호를 출력한다. 한편, 게이트 선택기간 후반에서는 소거신호를 출력한다.
이어서, 상기 구성의 표시장치의 구동방법에 대하여 도 49c를 참조하여 설명한다. 이때, 도 7과 동일한 부분은 동일한 부호를 사용하여 나타내고 설명은 생략한다. 도 49c에서, 게이트 선택기간(991)은, 게이트 선택기간 전반(991A)과 게이트 선택기간 후반(991B)으로 분할된다. 903A에서, 제1 주사선 구동회로에 의해 각 주사선이 선택되고, 디지털의 영상신호가 입력된다. 903A의 조작을 행하는 기간은, 기록기간 Ta에 해당한다. 한편, 903B에서, 제2 주사선 구동회로에 의해 각 주사선이 선택되고, 소거신호가 입력된다. 903B의 조작을 행하는 기간은, 리셋트기간 Tr에 해당한다. 이렇게 해서, 어드레스기간 Ta보다 짧은 표시기간 Ts를 설정할 수 있다. 이때, 여기서는 게이트 선택기간 후반에 소거신호가 입력되어 있지만, 그 대신에 다음 서브프레임기간의 디지털의 영상신호를 입력해도 된다.
제3 수법은, 발광소자의 대향전극의 전위를 변화시킴으로써, 비표시기간을 설치하는 수법이다. 요컨대, 표시기간은, 대향전극의 전위를 전원선의 전위와의 사이에 소정의 전위를 갖도록 설정한다. 한편, 비표시기간에서는, 대향전극의 전위를 전원선의 전위와 거의 동일한 전위로 설정한다. 그리고, 비표시기간에 전체 화소에 디지털의 영상신호를 입력한다. 요컨대, 그 때에 어드레스기간을 설치한다. 이렇게 해서, 화소에 입력된 디지털의 영상신호에 상관없이, 화소를 비발광의 상태로 할 수 있다.
예를 들면, 대향전극이 모든 화소에 있어서 전기적으로 접속되어 있던 경우, 표시기간 Ts가 시작되는 것 타이밍 및 끝나는 타이밍은, 모든 화소에 있어서 동일하다. 소정의 길이의 표시기간 Ts 후, 발광소자(106)의 대향전극의 전위를 다시 전원선 W의 전위와 거의 같게 변화시킴으로써, 모든 화소를 일제히 비발광의 상태로 할 수 있다. 이렇게 해서, 비표시기간 Tus를 설치할 수 있다. 비표시기간 Tus의 타이밍은, 모든 화소에 있어서 동일하다. 이때, 다계조화가 그 정도 요구되지 않은 경우는(어드레스기간 Ta보다 짧은 표시기간 Ts가 필요하지 않은 경우), 모든 서브프레임기간에 있어서, 비표시기간 Tus를 설치하지 않은 구동방법이어도 된다. 이 구동방법을 사용하는 경우는, 소거트랜지스터는 필요하지 않다.
또한, 유지용량(303) 대신에, 구동트랜지스터(302)의 게이트전극의 기생용량을 적극적으로 이용하는 것도 가능하다. 마찬가지로, 전류원용량(111)을 배치하지 않고, 전류원 트랜지스터(112)나 커렌트 트랜지스터(1405)의 게이트전극의 기생용량을 이용해도 된다.
다음에 화소의 설정동작에 대하여 이하의 2개의 수법을 설명한다.
제1 수법에 대하여 도 6을 사용하여 설명한다. 도 6은, 도 5에 나타내는 각 화소에 배치된 전류원회로(102)의 설정동작(화소의 설정동작)을 나타내는 타이밍 차트이다. 여기서는, 표시장치의 전원을 넣은 후의 최초의 화소의 설정동작에 대하여 설명한다.
이때 화소의 설정동작을, 도 8 등에 나타내는 기준전류 출력회로(405)의 설정동작과 동기시켜 행하는 경우의 예를 든다. 여기서는, 기준전류 출력회로(405)는, 도 9에 나타낸 구성을 사용하여, 도 10에 나타낸 타이밍 차트를 참고로, 분할기록방식을 사용하여 동작시키는 경우를 예로 든다. 또한 간단화를 위해, 분할기록 방식의 분할수가, 2인 경우의 예를 나타낸다. 설명을 위해, 도 10에 나타낸 타이밍 차트와 동일한 동작을 하는 부분은, 동일한 부호를 사용하여 나타내고 설명은 생략한다.
도 6에서, 제i행의 화소의 설정동작을 행하는 기간을 SETi로 나타낸다. SETi에서, 제i행의 1열번째로부터 x열번째의 화소의 설정동작이 행해진다. 제i행의 1열번째로부터 x열번째의 화소의 설정동작을, 도 6에서, SETi의 (1) 및 (2)의 기간으로 나누어 설명한다.
처음에, SET1의 기간 (1)에서, 신호선 GN1 및 신호선 GH1에 입력된 신호에 의해, 도 5에 나타내는 제1행의 화소의 전류입력 트랜지스터(1403) 및 전류유지 트랜지스터(1404)가 도통상태가 된다. 이때, 기준전류 출력회로(405)는, 도 10에서 기간 TD1∼TDx에 나타낸 동작을 순서대로 행하고, 각 전류선 CL1∼CLx 에 흐르는 전류가 순서대로 정해진다. 이때, 전류 I0'이, 각 전류선 CL1∼CLx를 흐르도록 정해지는 것으로 한다. 이때 여기서는, 기준전류 출력회로(405)는, 분할기록 방식을 사용하여 설정동작이 행해진다고 하였다. 그 때문에, 기간 TD1∼TDx에 나타낸 동작을 1회 행하였던 것만으로, 충분히 설정동작이 행해지지 않는다. 그 때문에, 기준전류를 I0으로 하면, 전류값은 I0'<10이다.
다음에, 각 전류선 CL1∼CLx에 전류 I0'이 흐르게 된 후의, 각 화소의 전류원회로(102)의 동작에 대하여 설명한다. 예를 들면, 제1행 제j열의 화소인 경우, 기간 TDj가 종료하면, 전류선 CLj에 전류 I0'이 흐르도록 설정된다. 이렇게 해서, 제j열의 화소의 커렌트 트랜지스터(1405)에 전류 I0'이 흐른다. 여기서, 제1행의 화소의 커렌트 트랜지스터(1405)의 게이트전극과 드레인단자와는, 도통상태가 된 전류유지 트랜지스터(1404)를 통해 접속되어 있다. 그 때문에, 커렌트 트랜지스터(1405)는, 게이트·소스 사이 전압(게이트전압)과, 소스·드레인 사이 전압이 동일한 상태, 요컨대 포화영역에서 동작하여, 드레인전류를 흐르게 한다. 제1행 j열의 화소의 커렌트 트랜지스터(1405)를 흐르는 드레인전류는, 전류선 CLj를 흐르는 전류 I0'으로 정해진다. 이렇게 해서 전류원용량(111)은, 커렌트 트랜지스터(1405)가 전류 I0'을 흐르게 할 때의 게이트전압을 유지한다.
기간 TD1∼TDx까지 종료하고, 전류선 CL에 흐르는 전류 I0'에 대응한 전하를 전류원용량 721_x가 유지하기가 끝나면, 기간 (2)로 들어간다. 기간 (2)에서, 신호선 GH1의 신호가 변화되고, 전류유지 트랜지스터(1404)가 비도통상태가 된다. 이에 따라, 제1행의 화소의 전류원용량(111)에, 전하가 유지된다.
이때, 도면에서 TQ1로 나타내는 기간은, 전류선 CLx로부터 제1행 x열의 화소의 전류원회로(102)의 커렌트 트랜지스터(1405)에 전류 I0'를 입력하고, 전류원용량(111)에 전하를 유지시키는 기간에 해당한다. 도면에서 TQ1로 나타내는 기간이, 커렌트 트랜지스터(1405)를 흐르는 전류가 정상상태가 되기 위해 요하는 시간보다 짧은 경우, 전류원용량(111)에 충분히 전하가 유지되지 않는다. 그러나, 여기서는 간단화를 위해, TQ1이 충분한 길이로 설정되어 있다고 한다.
이렇게 하여, 제1행의 각 화소의 설정동작이 행해진다. 여기서, 각 화소의 전류원회로(102)에서, 커렌트 트랜지스터(1405) 및 전류원 트랜지스터(112)의 게이트전극의 전위가 같다. 커렌트 트랜지스터(1405) 및 전류원 트랜지스터(112)의 소스단자의 전위가 같다. 또한, 커렌트 트랜지스터(1405)와 전류원 트랜지스터(112)의 전류특성이 같은 것이 바람직하다. 간단화를 위해, 여기서는, 커렌트 트랜지스터(1405)와 전류원 트랜지스터(112)의 전류특성이 같다고 한다. 그 때문에, 전류원회로(102)의 단자 A와 단자 B의 사이에 전압이 인가되면, 전류원 트랜지스터(112)에는, 커렌트 트랜지스터(1405)를 흐르는 전류 I0'에 따른 일정전류가 흐른다.
분할기록 방식의 기준전류 출력회로(405)를 사용하는 표시장치에서는, 표시장치의 전원을 넣은 후의 처음의 SET1에서의 전류선 CL1∼CLx를 흐르는 전류 I0 '은 기준전류에 만족하지 않는 값이다. 그 때문에 이 SET1 기간에서의 화소의 설정동작은 충분히 행해지지 않는다. 요컨대, 표시장치의 전원을 넣은 직후의 제1행의 화소의 설정동작으로서는, 제1행의 화소가 각각 갖는 전류원회로(102)의 전류원용량(111)에는, 기준전류에 대응하는 전압(화소대응 기준전압)을 유지할 수 없다.
다음에, SET2의 기간 (1)에서, 신호선 GN2 및 신호선 GH2에 입력된 신호에 의해, 제2행의 화소의 전류입력 트랜지스터(1403) 및 전류유지 트랜지스터(1404)가 도통상태가 된다. 이때 동시에 신호선 GN1에 입력되는 신호가 변화되고, 제1행의 화소의 전류입력 트랜지스터(1403)가 비도통상태가 된다. 이렇게 해서, 제1행의 화소의 커렌트 트랜지스터(1405) 및 전류원 트랜지스터(112)의 게이트전압은 유지된 채로, 전류선 CL1과 커렌트 트랜지스터(1405)의 접속이 절단된다.
SET2의 기간 (1)에서, 기준전류 출력회로(405)는, 도 10에서 기간 TD1∼기간 TDx에 나타낸 동작을 순서대로 행하고, 각 전류선 CL1∼CLx에 흐르는 전류가 순서대로 정해진다. 이때, 먼저 SET1 기간의 기간 TD1∼TDx에서 행한 동작에 의해, 기준전류 출력회로(711)의 전류원용량 721_1∼ 721_x에는, 이미 어느 정도의 전하가 유지되어 있다. SET2의 기간 TD1∼TDx 하나의 동작을 행하면, 표시장치의 전원을 넣은 후, 기간 TD1∼TDx의 동작을 2회 반복하게 된다.
여기서는, 분할기록 방식의 분할수를 2라고 생각하고 있으므로, SET2에서의 기간 TD1∼TDx가 종료하면, 기준전류 출력회로(405)의 전류원용량 721_1∼721_x에는, 전류원 트랜지스터 720_1∼720_x가 기준전류 I0을 흐르게 하는 전하가 유지된다. 이렇게 해서, 각 전류선 CL1∼CLx를 흐르는 전류가 기준전류 I0으로 정해진다.
이렇게 해서, 표시장치의 전원을 넣은 후의 처음의 SET2에서, 기준전류 출력회로(405)에 의해 정해지는 전류선 CL1∼CLx를 흐르는 전류값이 기준전류 I0로 설정된다. 요컨대, 표시장치의 전원을 넣은 후의 처음의 SET2에서, 기준전류 출력회로(405)의 설정동작이 충분히 행해진다.
다음에, 각 전류선 CL1∼CLx에 기준전류 I0이 흐르게 된 후의 각 화소의 전류원회로의 동작에 대하여 설명한다. 예를 들면, 제2행 제j열의 화소인 경우, 기간 TDj가 종료하면, 전류선 CLj에 기준전류 I0이 흐르도록 설정된다. 이렇게 해서, 제j열의 화소의 커렌트 트랜지스터(1405)에 기준전류 I0이 흐른다. 제2행의 화소의 커렌트 트랜지스터(1405)의 게이트전극과 드레인단자는, 도통상태가 된 전류유지 트랜지스터(1404)를 통해 접속되어 있다.
그 때문에, 커렌트 트랜지스터(1405)는, 게이트·소스 사이 전압(게이트전압)과, 소스·드레인 사이 전압이 같은 상태, 요컨대 포화영역에서 동작하여 드레인전류를 흐르게 한다. 제2행 j열의 화소의 커렌트 트랜지스터(1405)를 흐르는 드 레인전류는, 전류선 CLj를 흐르는 기준전류 I0으로 정해진다. 이렇게 해서, 전류원용량(111)은, 커렌트 트랜지스터(1405)가 기준전류 I0을 흐르게 할 때의 게이트전압을 유지한다.
기간 TD1∼TDx까지 종료하여, 전류선 CL에 흐르는 기준전류 I0에 대응한 전하를 전류원용량 721_x가 유지하기가 끝나면, 기간 (2)으로 들어간다. 기간 (2)에서, 신호선 GH2의 신호가 변화되고, 전류유지 트랜지스터(1404)가 비도통상태가 된다. 이에 따라, 제2행의 화소의 전류원용량(111)에 전하가 유지된다.
이때, 도면에서 TQ2로 나타내는 기간은, 전류선 CLx로부터 제2행 x열의 화소의 전류원회로(102)의 커렌트 트랜지스터(1405)에 기준전류를 입력하고, 전류원용량(111)에 전하를 유지시키는 기간에 해당한다. 도면에서 TQ2로 나타내는 기간이, 커렌트 트랜지스터(1405)를 흐르는 전류가 정상상태가 되기 위해 요하는 시간보다 짧은 경우, 전류원용량(111)에 충분히 전하가 유지되지 않는다. 요컨대, 화소의 설정동작이 충분히 행해지지 않는다. 여기서는 간단화를 위해, TQ2가 충분한 길이로 설정되어 있는 것으로 한다.
이렇게 하여, 제2행의 각 화소의 설정동작이 행해진다. 각 화소의 전류원회로(102)에서, 커렌트 트랜지스터(1405) 및 전류원 트랜지스터(112)의 게이트전극의 전위가 같다. 커렌트 트랜지스터(1405) 및 전류원 트랜지스터(112)의 소스단자의 전위가 같다. 또한, 커렌트 트랜지스터(1405)와 전류원 트랜지스터(112)의 전류특 성이 같은 것이 요망된다. 간단화를 위해, 커렌트 트랜지스터(1405)와 전류원 트랜지스터(112)의 전류특성이 같다고 한다. 그 때문에, 전류원회로(102)의 단자 A와 단자 B의 사이에 전압이 인가되면, 전류원 트랜지스터(112)의 소스·드레인 사이에는, 커렌트 트랜지스터(1405)를 흐르는 기준전류 I0에 따른 일정전류(화소기준전류)가 흐른다.
SET2가 종료하면, 신호선 GN2에 입력되는 신호가 변화되고, 제2행의 화소의 전류입력 트랜지스터(1403)가 비도통상태가 된다. 이렇게 해서, 제2행의 화소의 커렌트 트랜지스터(1405) 및 전류원 트랜지스터(112)의 게이트전압은 유지된 채로, 전류선 CL2와 커렌트 트랜지스터(1405)의 접속이 절단된다.
SET2와 동일한 동작을 모든 행에 대하여 반복한다. 단, 기준전류 출력회로(405)의 설정동작은, SET2에서 이미 종료하고 있다. 따라서, SET3 이후의 동작에서는, SETi의 기간 (1) 동안 계속적으로 전류선 CL1∼CLx 모두에 거의 기준전류와 동일한 전류가 흐르고 있다. 일단, 기준전류 출력회로(405)의 설정동작이 종료한 후에는, SETi의 기간 (1)이 시작되면 즉시, 제i행의 모든 화소의 전류원용량(111)에서 동시에, 화소대응 기준전압을 유지하는 동작이 행해진다.
이와 같이, SET2가 종료한 시점에서, 기준전류 출력회로(405)가 갖는 각 전류원용량 721_1∼ 721_x에는, 각 전류선 CL1∼CLx에 기준전류를 흐르게 하기 위한 전하가 유지되어 있다. 그 때문에, SET3 이후의 기간 TD1∼TDx에서는, 전류원용량 721_1∼721_x의 전하가 방전한 분량을 유지하여 바로 잡는 동작이 행해진다. SET2 이후는, 각 전류선 CL1∼CLx에 흐르는 전류는, 거의 기준전류로 정해지고, 화소의 설정동작은 충분히 행해진다(완료함).
SET1∼SETy의 동작을 행하면, 화소설정의 제1 프레임기간이 종료한다. 또, 신호선 GN1∼GNy 및 신호선 GH1∼GHy를 모두 1회씩 선택하고, 모든 화소의 설정동작을 1가지 행하는 기간을, 화소설정의 1프레임기간이라 부른다.
화소설정의 제1 프레임기간이 종료한 후, 화소설정의 제2 프레임기간이 시작된다. 화소설정의 제2 프레임기간에서도, 화소설정의 제1 프레임기간과 동일한 동작을 반복한다. 화소설정의 제1 프레임기간에서는, 제1행의 화소의 설정동작은 충분히 행해지지 않았다. 그러나, 화소설정의 제2 프레임기간에서는, 기준전류 출력회로(405)의 설정동작이 완료되어 있다. 그 때문에, 화소설정의 제2 프레임기간에서 SET1의 동작을 행함으로써, 제1행의 화소의 설정동작도 충분히 행할 수 있다. 이와 같이 하여, 모든 화소의 설정동작이 충분히 행해진다(완료함).
이때, 도 6의 타이밍 차트에서는, 기준전류 출력회로(405)의 분할수는 2로 설정하였지만, 이것에 한정되지 않고, 임의의 수로 할 수 있다. 가령 분할수가 표시장치가 갖는 화소행의 수보다 큰 경우, 표시장치의 전원을 넣은 후 1회째(화소설정의 제1 프레임기간)의 화소의 설정동작은, 모든 화소행에서 충분히 행해지지 않는다. 그러나, 화소의 설정동작을 복수회 반복함으로써, 충분히 화소의 설정동작을 행할 수 있다. 또한, 화소설정의 제1 프레임기간에서는, 어떤 화소의 설정동작도 충분히 행해지지 않고, 화소설정의 제2 프레임기간 이후에서, 모든 화소의 설정동 작이 완료하도록 해도 된다.
예를 들면, 각 설정기간 SETi의 기간 (1)의 길이를 짧게 설정하고, SET1∼SETy의 동작을 복수회 행함으로써, 서서히 화소의 설정동작을 행하는 수법을 사용할 수 있다. 이때, 표시장치의 전원을 넣은 직후의 기준전류 출력회로(405)의 설정동작 및 화소의 설정동작은, 동시에 시작하는 예를 나타냈지만, 기준전류 출력회로(405)의 설정동작을 충분히 행한 후에 화소의 설정동작을 행해도 된다.
일단, 화소의 설정동작을 완료한 후에는, 누설전류 등에 의해 전류원용량(111)에 유지된 전하가 감소한 분량을 충전하여 바로 잡기 위해, 화소의 설정동작을 행한다. 그 타이밍은, 전류원용량(111)의 방전의 속도 등에 의해 여러가지 형태가 생각된다. 이때, 일단, 화소의 설정동작을 완료한 후에 다시 행하는 화소의 설정동작에서는, 전류원용량(111)에 유지된 전하가 방전한 분량만큼 충전하면 되므로, 시작의 화소의 설정동작에 대하여, 그 이후의 화소의 설정동작은, 각 화소에 기준전류를 입력한 후, 정상상태가 되기까지의 시간이 짧게 끝난다. 따라서, 1회째의 화소의 설정동작에 대하여, 그 이후의 화소의 설정동작은, 신호선 GN, 신호선 GH에 신호를 입력하는 구동회로 및 기준전류 출력회로(405)의 구동주파수를 높게 설정하는 것도 가능하다.
이어서, 화소의 설정동작의 제2 수법에 대하여, 도 15를 사용하여 설명한다. 도 15는, 도 5에 나타내는 각 화소에 배치된 전류원회로(102)의 설정동작(화소의 설정동작)을 나타내는 타이밍 차트이다. 도 15a에는, 화소의 설정동작과, 도 8 등에 나타내는 기준전류 출력회로(405)의 설정동작을, 1프레임기간의 전반과 후반에 서 행하는 경우의 예로 든다. 여기서는, 기준전류 출력회로(405)는, 도 9에 나타낸 구성을 사용하고, 도 10에 나타낸 타이밍 차트를 참고로 동작시키는 경우를 예로 든다. 이때, 도 10에 나타낸 타이밍 차트와 동일한 동작을 하는 부분은, 동일한 부호를 사용하여 나타내고 설명은 생략한다.
우선, 1프레임기간의 전반에서 기준전류 출력회로(405)는, 도 10에서 기간 TD1∼TDx에 나타낸 동작을 순서대로 행하고, 각 전류선 CL1∼CLx에 흐르는 전류가 순서대로 정해진다. 다음에, 1프레임기간의 후반에서의, 각 화소의 전류원회로(102)의 동작에 대하여, 제1행의 화소의 경우를 설명한다. 기준전류 출력회로(405)의 설정동작에 의해, 모든 전류선 CL은 기준전류가 흐르도록 설정되어 있다. 여기서, 제1행의 화소의 커렌트 트랜지스터(1405)의 게이트전극과 드레인단자와는, 도통상태가 된 전류유지 트랜지스터(1404)를 통해 접속되어 있다. 그 때문에, 커렌트 트랜지스터(1405)는, 게이트·소스 사이 전압(게이트전압)과, 소스·드레인 사이 전압이 같은 상태(포화영역)에서 동작하고, 드레인전류를 흐르게 한다. 제1행 j열의 화소의 커렌트 트랜지스터(1405)를 흐르는 드레인전류는, 전류선 CLj를 흐르는 기준전류로 정해진다. 이렇게 해서 전류원용량(111)은, 커렌트 트랜지스터(1405)가 기준전류를 흐르게 할 때의 게이트전압을 유지한다. 다음에, 신호선 GH1의 신호가 변화되고, 전류유지 트랜지스터(1404)가 비도통상태가 된다. 이에 따라, 제1행의 화소의 전류원용량(111)에 전하가 유지된다.
이렇게 하여, 제1행의 각 화소의 설정동작이 행해진다. 각 화소의 전류원회 로(102)에서, 커렌트 트랜지스터(1405) 및 전류원 트랜지스터(112)의 게이트전극의 전위가 같고, 커렌트 트랜지스터(1405) 및 전류원 트랜지스터(112)의 소스단자의 전위가 같게 되어 있다. 또한, 커렌트 트랜지스터(1405)와 전류원 트랜지스터(112)의 전류특성이 같은 것이 요망된다. 간단화를 위해, 커렌트 트랜지스터(1405)와 전류원 트랜지스터(112)의 전류특성이 같다고 가정한다. 그 때문에, 전류원회로(102)의 단자 A와 단자 B의 사이에 전압이 인가되면, 전류원 트랜지스터(112)에는, 커렌트 트랜지스터(1405)에 흐른 기준전류에 따른 일정전류가 흐른다.
다음에, 신호선 GN2 및 신호선 GH2에 입력된 신호에 의해, 제2행의 화소의 전류입력 트랜지스터(1403) 및 전류유지 트랜지스터(1404)가 도통상태가 된다. 이때 동시에 신호선 GN1에 입력되는 신호가 변화되고, 제1행의 화소의 전류입력 트랜지스터(1403)가 비도통상태가 된다. 이렇게 해서, 제1행의 화소의 커렌트 트랜지스터(1405) 및 전류원 트랜지스터(112)의 게이트전압은 유지된 채로, 전류선 CL1과 커렌트 트랜지스터(1405)의 접속이 절단된다.
제2행의 화소에서도, 제1행일 때와 마찬가지로 화소의 설정동작이 행해진다. 그 다음에 제3행의 화소, 제4행의 화소와 순차 동일한 동작을 반복해 간다. 모든 행에서, 화소의 설정동작이 종료하면, 1프레임기간이 종료한다. 다음 프레임기간으로 들어가면, 마찬가지로 전반에 기준전류 출력회로(405)의 설정동작이 행해지고, 후반에 화소의 설정동작이 행해진다. 일단 화소의 설정동작을 완료한 후에는, 누설전류 등에 의해 전류원용량(111)에 유지된 전하가 감소한 분량을 충전하여 바로 잡 기 위해, 화소의 설정동작을 행한다. 그 타이밍은, 전류원용량(111)의 방전의 속도 등에 의해 여러가지 형태가 생각된다.
마찬가지로, 일단, 기준전류 출력회로(405)의 설정동작이 행해진 후에는, 용량(721)에 유지된 전하가 감소한 분량을 충전하여 바로 잡기 위해 설정동작을 행한다. 타이밍은 여러가지로, 화소 및 기준전류 출력회로(405)의 설정동작은, 화상의 표시동작과는 완전히 무관계하게 동작시킬 수 있다. 도 7에서의 어드레스기간 Ta나 표시기간 Ts, 비표시기간 Tus와는 완전히 무관계하게 동작시킬 수 있다. 그 이유는, 화소 및 기준전류 출력회로(405)의 설정동작과 화상의 표시동작과는 서로의 동작에 영향을 주지 않기 때문이다. 따라서 도 15a 대신에, 도 15b와 같이 하여 설정동작을 행해도 된다. 도 15b에서는, 신호선 구동회로가 동작하고 있지 않은 기간에 기준전류 출력회로(405)의 설정동작을 행하고, 나머지 기간에 화소의 설정동작을 행하고 있다. 이와 같이, 완전히 임의의 회수와 타이밍으로 설정동작을 행하면 된다. 화소의 설정동작도 1행씩 순서대로 행할 필요는 없고, 기준전류 출력회로(405)의 설정동작도 1열씩 순서대로 행할 필요는 없다.
이때, 전류유지 트랜지스터(1404)의 소스단자 및 드레인단자의 커렌트 트랜지스터(1405) 및 전류원 트랜지스터(112)의 게이트전극과 접속되어 있지 않은 측이 전류선 CL에 직접접속되어 있는 구성에서는, 모든 화소의 전류입력 트랜지스터(1403)가 비도통상태가 되었을 때의 전류선 CL에는, 일정전위가 얻어지는 구성으로 한다. 이 일정전위를, 표시장치가 갖는 복수의 화소에서, 그것들의 전류원용량(111)에 화소대응 기준전압을 유지하였을 때의 커렌트 트랜지스터(1405)의 게이트전위의 평균 정도로 설정한다. 이렇게 해서, 전류유지 트랜지스터(1404)의 소스·드레인단자 사이의 전압을 작게 하고, 전류유지 트랜지스터(1404)의 누설전류에 의한, 전류원용량(111)에 축적된 전하의 방전을 억제할 수 있다. 전류선 CL에 일정전위를 공급하는지 또는 기준전류를 흐르게 하는지의 전환은, 기준전류 출력회로(405)에서 행하는 구성으로 해도 된다.
또한, 커렌트 트랜지스터(1405)의 게이트길이와 게이트 폭의 비에 대하여, 전류원 트랜지스터(112)의 게이트 길이와 게이트 폭의 비를 변화시킴으로써, 기준전류의 값에 대하여 화소기준전류의 값을 변화시키는 것도 가능하다. 예를 들면, 화소기준전류에 대하여 기준전류를 크게 설정하면, 화소의 설정동작에서 전류원용량(111)이 화소대응 기준전압을 유지할 때까지 필요한 시간을 단축할 수 있어, 노이즈의 영향을 감소할 수 있다.
전류선 CL1∼CLx에 대응하는 각 화소의 발광소자의 특성에 맞추어, 복수의 다른 전류값의 기준전류를 정할 수 있다. 예를 들면, 적색발광, 녹색발광, 및 청색발광의 발광색이 다른 발광소자가 설치된 각 화소의 각각의 전류선 CL에 흐르는 기준전류의 전류값을 변경하여 설정하는 것도 할 수 있다. 이에 따라, 3색의 발광소자의 발광휘도의 밸런스를 잡을 수 있다. 3색의 발광휘도의 밸런스의 취득 쪽은, 점등기간의 길이를 전환함으로써 행해도 되고, 각 색에 대응한 화소에 입력하는 기준전류의 전류값을 전환하는 것과 조합해도 된다. 혹은 커렌트 트랜지스터(1405)와 전류원 트랜지스터(112)로, 게이트 길이와 게이트 폭의 비를, 색마다 변경해도 된다.
이어서, 화상표시동작과 화소의 설정동작의 관련에 대하여 설명한다. 화상표시동작과 화소의 설정동작을 시작하는 타이밍은, 여러가지 형태가 생각된다.
하나는, 표시장치의 전원을 넣은 후의 최초의 화상표시동작을, 일단, 모든 화소의 설정동작이 충분히 종료한 후에 행하는 수법이다. 이 경우, 처음의 화상표시동작으로부터, 영상신호에 의해 발광상태가 선택된 화소의 발광소자는, 소정의 휘도로 발광한다.
다른 수법은, 표시장치의 전원을 넣은 후의 최초의 화상표시동작을, 화소의 설정동작을 행하면서, 동시에 행하는 수법이다. 이 경우, 화소의 설정동작이 완료하기까지의 기간에 행해진 화상표시동작으로서는, 영상신호에 의해 발광상태가 선택된 화소의 발광소자의 발광휘도는, 소정의 휘도에 도달하지 않는다. 그 때문에, 정확한 계조표시는, 모든 화소의 설정동작이 충분히 행해진 후부터, 시작된다.
이때, 도 5에서 나타낸 화소부의 구성에서, 신호선 GN, 신호선 GH, 주사선 G, 소거용 신호선 RG 등은, 구동의 타이밍 등을 고려하여, 공유할 수 있다. 예를 들면, 신호선 GHi와 신호선 GNi를 공유할 수 있다. 이때, 전류유지 트랜지스터(1404)를 비도통상태로 하는 타이밍과 전류입력 트랜지스터(1403)를 비도통상태로 하는 타이밍이 완전히 동일하고, 화소의 설정동작 상 문제없다.
(실시형태 2)
본 실시형태에서는, 동일 트랜지스터방식의 전류원회로의 구성예를 도 12에. 나타낸다. 이때, 여기서는 실시형태 1과 다른 부분에 대하여 주로 설명하고, 중복하는 부분은 설명을 생략한다. 따라서, 도 12에서 도 3과 동일한 부분은 동일한 부 호를 사용하여 나타낸다.
도 12에서, 전류원회로(102)는, 전류원용량(111), 전류원 트랜지스터(112), 전류입력 트랜지스터(203), 전류유지 트랜지스터(204), 전류정지 트랜지스터(205), 전류선 CL, 신호선 GN, 신호선 GH, 신호선 GS에 의해 구성된다. 전류원 트랜지스터(112)를 p채널형으로 한 예를 나타낸다. 이때, 전류원 트랜지스터(112)를 n채널형으로 하는 경우도, 도 3c에 나타낸 구조에 따라 용이하게 응용할 수 있다. 그 경우의 예를 도 24에 나타낸다. 이때, 도 12와 동일한 부분은 동일한 부호를 사용하여 나타낸다.
또한, 도 12에서 전류입력 트랜지스터(203), 전류유지 트랜지스터(204), 전류정지 트랜지스터(205)는 n채널형으로 하지만, 단순한 스위치로서 동작하기 위해 p채널형이어도 상관없다. 단, 도 12에서, 전류유지 트랜지스터(204)가 전류원 트랜지스터(112)의 게이트와 드레인 사이에 접속되어 있는 경우는, 전류유지 트랜지스터(204)는 p채널형이 바람직하다. 그 이유는, n채널형으로 한 경우 단자 B의 전위가 대단히 낮아지는 경우를 생각할 수 있어, 그 때 전류유지 트랜지스터(204)의 소스전위도 낮아진다. 그 결과 전류유지 트랜지스터(204)가 비도통상태가 되기 어렵게 될 가능성이 있다. 이것에 대하여 전류유지 트랜지스터(204)를 p채널형으로 해 놓으면 그 염려는 없다.
전류원 트랜지스터(112)의 게이트전극과 전류원용량(111)의 한쪽의 전극은 접속되어 있다. 또한, 전류원용량(111)의 다른쪽의 전극은, 전류원 트랜지스터(112)의 소스단자와 접속되어 있다. 전류원 트랜지스터(112)의 소스단자 가 전류원회로(102)의 단자 A에 접속되어 있다. 전류원 트랜지스터(112)의 게이트전극과 드레인단자는, 전류유지 트랜지스터(204)의 소스·드레인단자 사이를 통해, 접속되어 있다. 전류유지 트랜지스터(204)의 게이트전극은, 신호선 GH에 접속되어 있다. 전류원 트랜지스터(112)의 드레인단자와 전류선 CL은, 전류입력 트랜지스터(203)의 소스·드레인단자 사이를 통해 접속되어 있다. 전류입력 트랜지스터(203)의 게이트전극은, 신호선 GN에 접속되어 있다. 또한, 전류원 트랜지스터(112)의 드레인단자는, 전류정지 트랜지스터(205)의 소스·드레인단자 사이를 통해 단자 B에 접속되어 있다. 전류정지 트랜지스터(205)의 게이트전극은, 신호선 GS에 접속되어 있다.
또한, 상기 구성에서, 전류원 트랜지스터(112)의 게이트전극은, 전류입력 트랜지스터(203)의 소스·드레인단자 사이를 통하지 않고, 전류선 CL에 접속되어 있어도 된다. 요컨대, 전류유지 트랜지스터(204)의 소스단자 및 드레인단자의, 전류원 트랜지스터(112)의 게이트전극과 접속되어 있지 않은 측이, 전류선 CL에 직접접속되어 있는 구성이어도 된다. 그 경우, 전류선 CL의 전위를 조정함으로써, 전류유지 트랜지스터(204)의 소스·드레인 사이 전압을 작게 할 수 있다. 그 결과, 전류유지 트랜지스터(204)가 비도통상태일 때에, 전류유지 트랜지스터(204)의 누설전류를 작게 할 수 있다. 이때, 이것에 한정되지 않고, 전류유지 트랜지스터(204)는, 도통상태가 되었을 때에, 전류원 트랜지스터(112)의 게이트전극의 전위를 전류선 CL의 전위와 같이 하도록 접속되어 있으면 된다. 요컨대, 화소의 설정동작시에는, 도 62a와 같이 되어, 발광시에는, 도 62b와 같이 되어 있으면 된다. 그와 같이, 배 선이나 스위치가 접속되어 있으면 된다. 따라서 전류원회로의 구성은, 도 72와 같이 되어 있어도 된다.
이때, 전류유지 트랜지스터(204)의 소스단자 및 드레인단자의, 전류원 트랜지스터(112)의 게이트전극과 접속되어 있지 않은 측이, 전류선 CL에 직접접속되어 있는 구성에서는, 모든 화소의 전류입력 트랜지스터(203)가 비도통상태로 되었을 때의 전류선 CL에는, 일정전위가 공급되는 구성으로 한다. 이 일정전위를, 표시장치가 갖는 복수의 화소에 있어서, 그것들의 전류원용량(111)에 화소대응 기준전압을 유지하였을 때의, 전류원 트랜지스터(112)의 게이트전위의 평균정도로 설정한다. 이렇게 해서, 전류유지 트랜지스터(204)의 소스·드레인단자 사이의 전압을 작게 하여, 전류유지 트랜지스터(204)의 누설전류에 의한 전류원용량(111)에 축적된 전하의 방전을 억제할 수 있다.
전류선 CL에, 일정전위를 공급하는지 또는 기준전류를 흐르게 하는지의 전환은, 기준전류 출력회로(405)에서 행하는 구성으로 해도 된다. 이때, 전류유지 트랜지스터(204)를 전류원 트랜지스터(112)의 게이트와 전류선 CL의 사이에서 접속하는 경우는, 전류유지 트랜지스터(204)의 극성은 어느 것이어도 된다. 전류유지 트랜지스터(204)를 n채널형으로 해도 전류선 CL의 전위가 너무 낮아지는 것은 없기 때문에, 전류유지 트랜지스터(204)가 비도통상태가 되기 어렵게 되는 것도 없다.
스위치부의 구성으로서는, 실시형태 1에서 설명한 것과 동일하고, 여러가지 구성을 사용할 수 있다. 일례로서는, 도 13에 나타낸 것과 동일한 구성으로 하여 설명은 생략한다.
도 12에 나타낸 구성의 전류원회로(102)와, 도 13에 나타낸 구성의 스위치부(101)를 갖는 화소(100)가, 매트릭스형으로 배치한 화소영역의 일부의 회로도를, 도 14에 나타낸다. 도 14에서, 제i행 j열, 제(i+1)행 j열, 제i행 (j+1)열, 제(i+1)행 (j+1)열의 4화소만을 대표적으로 나타낸다. 도 12 및 도 13과 동일한 부분은, 동일한 부호를 사용하여 나타내고, 설명은 생략한다. 이때, 제i행, 제(i+1)행 각각의 화소행에 대응하는, 주사선을 Gi, Gi+1, 소거용 신호선을 RGi, RGi+1, 신호선 GN을 GNi, GNi+1, 신호선 GH를 GHi, GHi+1, 신호선 GS를 GSi, GSi+1이라 표기한다. 또한, 제j열, 제(j+1)열 각각의 화소열에 대응하는, 영상신호 입력선 S를 Sj, Sj+1, 전원선 W를 Wj, Wj+1, 전류선 CL을 CLj, CLj+1, 배선 Wco 를 Wcoj, Wcoj+1이라 표기한다. 전류선 CLj, CLj+1에는, 화소영역 외부로부터 기준전류가 입력된다.
발광소자(106)의 화소전극은 단자 D에 접속되고, 대향전극은 대향전위가 공급되어 있다. 도 14에서는, 발광소자의 화소전극을 양극으로 하고, 대향전극을 음극으로 한 구성에 대하여 나타냈다. 요컨대, 전류원회로의 단자 A가 전원선 W에 접속되고, 단자 B가 스위치부(101)의 단자 C에 접속된 구성을 나타냈다. 그러나, 발광소자(106)의 화소전극을 음극으로 하고, 대향전극을 양극으로 한 구성의 표시장치에도, 본 실시형태 2의 구성을 용이하게 응용하는 것도 할 수 있다. 이하에 도 14에 나타낸 구성의 화소에서, 발광소자(106)의 화소전극을 음극으로 하고, 대향전극을 양극에 바꾼 예를 도 50에 나타낸다. 도 50에서, 도 14와 동일한 부분은 동일한 부호를 사용하여 나타내고, 설명은 생략한다.
도 14에서는 전류원 트랜지스터(112)는 p채널형으로 하였다. 한편 도 50에서는, 전류원 트랜지스터(112)를 n채널형으로 한다. 이렇게 해서, 흐르는 전류의 방향을 반대의 방향으로 할 수 있다. 이때, 도 50에서의 단자 A는 스위치부의 단자 C와 접속되고, 단자 B는 전원선 W와 접속된다.
또한 도 14 및 도 50에서, 구동트랜지스터(302)는, 단순한 스위치로서 기능하므로, n채널형이어도 p채널형이어도 어느 쪽이어도 된다. 단, 구동트랜지스터(302)는, 그 소스단자의 전위가 고정된 상태로 동작하는 것이 바람직하다. 그 때문에, 도 14에 나타내는 바와 같은 발광소자(106)의 화소전극을 양극으로 하고, 대향전극을 음극으로 한 구성에서는, 구동트랜지스터(302)는 p채널형인 쪽이 바람직하다. 한편, 도 50에 나타내는 바와 같은 발광소자(106)의 화소전극을 음극으로 하고, 대향전극을 양극으로 한 구성에서는, 구동트랜지스터(302)는 n채널형인 쪽이 바람직하다. 이때, 도 14에서, 각 화소의 배선 Wco와 전원선 W와는, 동일한 전위로 유지되어 있어도 되므로, 공용할 수 있다. 또한, 다른 화소 사이의 배선 Wco끼리, 전원선 W끼리, 배선 Wco와 전원선 W도 공용할 수 있다.
도 14에서 나타낸 화소부의 구성에서, 신호선 GN, 신호선 GH, 신호선 GS, 주사선 G, 소거용 신호선 RG 등은, 구동의 타이밍 등을 고려하여, 공유할 수 있다. 예를 들면, 신호선 GHi와 신호선 GNi를 공유할 수 있다. 이 경우, 전류입력 트랜지스터(203)를 비도통상태가 되는 타이밍과 전류유지 트랜지스터(204)를 비도통상태로 하는 타이밍이 완전히 동일하고, 화소의 설정동작 상, 문제없다. 다른 예로서 는, 신호선 GSj와 신호선 GNj를 공유할 수 있다. 이 경우, 전류입력 트랜지스터(203)의 극성과 다른 극성의 전류정지 트랜지스터(205)를 사용한다. 이렇게 해서, 전류입력 트랜지스터(203)의 게이트전극과 전류정지 트랜지스터(205)의 게이트전극에 동일한 신호를 입력하였을 때에, 한쪽의 트랜지스터를 도통상태로 하고, 다른쪽의 트랜지스터를 비도통상태로 할 수 있다. 더욱이, 소거용 신호선 RG와 신호선 GS도 공유할 수 있다.
더욱이, 배선 Wco나 배선 Wj 대신에 다른 화소행의 주사선을 사용해도 된다. 이것은, 영상신호의 기록을 행하고 있지 않은 동안, 주사선의 전위가 일정한 전위로 유지되는 것을 이용하고 있다. 예를 들면 전원선 대신에, 1개 전의 화소행의 주사선 Gi-1을 사용하고 있다. 단지 이 경우, 주사선 G의 전위를 고려하여, 선택 트랜지스터(301)의 극성에 주의해야 한다.
또한, 전류정지 트랜지스터(205)와 소거트랜지스터(304)를 하나로 정리하여, 어느 쪽인지 하나를 생략해도 된다. 화소의 설정동작일 때에는, 구동트랜지스터(302)나 발광소자(106)에 전류가 누설되어 버리면, 정확한 설정을 할 수 없다. 따라서, 화소의 설정동작일 때는, 전류정지 트랜지스터(205)를 비도통상태로 하는지, 구동트랜지스터(302)가 비도통상태가 되도록 소거트랜지스터(304)를 도통상태로 하는지 어느 쪽인지 하나를 행하면 된다. 물론 양쪽 행해도 된다. 한편, 비표시기간에서도 마찬가지로, 전류정지 트랜지스터(205)를 비도통상태로 하는지, 소거트랜지스터(304)를 도통상태로 하면 된다. 이상으로 것으로부터, 전류정 지 트랜지스터(205)가 소거트랜지스터(304)의 어느 쪽인지를 생략할 수 있다.
이때, 전술한 구성의 스위치부나 전류원회로를 갖는 화소에 있어서, 각 배선을 공유하는 구체예를 도 73에 나타낸다. 도 73a∼73f에서, 신호선 GN과 신호선 GH는 공유되고, 배선 Wco와 전원선 W는 공유되어 있다. 또한, 전류정지 트랜지스터(205)를 생략한 구성이다. 특히, 도 73a에서는, 전류유지 트랜지스터(204)의 소스단자 또는 드레인단자로, 전류원용량(111)의 한쪽의 전극과 접속되어 있지 않은 측은, 전류선 CL에 직접접속되어 있다. 또한, 도 73b에서는, 소거트랜지스터(304)가 전류원 트랜지스터(112) 및 구동트랜지스터(302)와 직렬로 접속되어 있다. 도 73d에서는, 전원선 W가 스위치부(101)의 구동트랜지스터(302), 전류원회로(102)의 전류원 트랜지스터(112)를 순서대로 통해 발광소자(106)와 접속되는 구성이다. 이 구성에서는, 추가 트랜지스터(290)가 설치된다. 추가 트랜지스터(290)에 의해, 스위치부가 오프의 상태, 요컨대, 구동트랜지스터(302)가 비도통상태로 화소의 설정동작을 행할 수 있도록, 전원선 W와 전류원 트랜지스터(112)의 소스단자와가 접속된다. 도 73e에서는, 전류원 트랜지스터(112)를 n채널형으로 한 구성이다. 이때, 전류유지 트랜지스터(204)의 소스단자 또는 드레인단자로, 전류원용량(111)의 한쪽의 전극과 접속되어 있지 않은 측은, 전원선 W와 직접접속되어 있다. 도 73f에서는, 도 73d에서, 전류원 트랜지스터(112)를 n채널형으로 한 구성예이다. 이와 같이, 배선의 공유, 트랜지스터의 공유나 극성이나 위치, 스위치부와 전류원회로의 위치, 스위치부나 전류원회로 중의 구성 등을 여러가지로 변경하여, 더욱이, 그 조합하는 방법을 전환함으로써 용이하게 여러가지 회로를 실현할 수 있 다.
도 14에 나타낸 구성의 화소를 갖는 표시장치의 구동방법을 설명한다. 설명으로는 도 16을 사용한다. 이때, 기준전류 출력회로(405)나 참조전류원회로(404)의 구성 및 동작에 대해서는, 실시형태 1에서 설명한 것과 동일하다. 따라서, 설명은 생략한다.
우선 화상표시동작에 대해서는, 실시형태 1에서, 도 7을 사용하여 설명한 것과 동일하다. 다른 것은, 전류정지 트랜지스터(205)에 대한 동작이다. 만약에 전류정지 트랜지스터(205)가 존재하는 경우, 점등기간 동안에는, 전류정지 트랜지스터(205)는 도통상태로 되어 있지 않으면 안된다. 만약에 전류정지 트랜지스터(205)가 비도통상태로 되어 있으면, 가령 구동트랜지스터(302)가 도통상태이어도 발광소자에 전류가 흐르지 않게 되어 버리기 때문이다. 따라서 점등기간 동안은, 전류정지 트랜지스터(205)는 도통상태로 해 놓을 필요가 있다. 비점등기간 동안은 어느 쪽이어도 된다. 이상의 점을 제외하면 실시형태의 1과 동일하다. 따라서 자세한 설명은 생략한다.
다음에 화소의 설정동작에 대하여 기술한다. 실시형태 1에서 나타낸 바와 같이, 도 5에서 나타낸 구성의 표시장치, 요컨대 화소의 전류원회로로서 커렌트미러방식을 사용한 경우로서는, 화상표시동작과 화소의 설정동작은 비동기로 행할 수 있었다. 한편, 본 실시형태 2에서 도 14에서 나타낸 구성의 표시장치, 요컨대 화소의 전류원회로로서, 동일 트랜지스터방식을 사용한 경우에는, 화상표시동작과 화소의 설정동작과는 동기시켜 행하는 쪽이 바람직하다.
각 화소에 있어서 화소의 설정동작을 행할 때, 전류원용량(111)에 화소대응 기준전압을 유지하기 위해, 전류선 CL을 흐르는 기준전류가, 전류원 트랜지스터(112)의 드레인전류가 되는 상태를 설정해야 하였다. 따라서, 만약에 화소의 설정동작을 행하고 있는 동안에, 전류원 트랜지스터(112)를 흐르는 전류의 일부가 전류원회로(102)로부터 발광소자(106)에 흐르면, 전류원 트랜지스터(112)의 드레인전류가 전류선 CL을 흐르는 기준전류와는 다른 값이 되어, 정확하게 전류원용량(111)에 화소대응 기준전압을 유지할 수 없다. 이것을 막기 위해, 화소의 설정동작을 행하고 있는 동안은, 그 화소의 발광소자에 전류를 흐르게 하지 않도록 해야 한다.
그 때문에, 화소의 설정동작을 행하고 있는 동안은, 화상의 표시를 행할 수 없다. 따라서, 화소의 설정동작은, 화상표시동작을 행하고 있지 않은 기간이나, 화상표시동작 중에 화상의 표시를 행하고 있지 않은 기간 등을 설정하여, 그 기간 동안에 행할 필요가 있다. 따라서, 화상표시동작과 화소의 설정동작은, 동기시켜 행하는 쪽이 바람직하다.
도 14에서 나타낸 구성의 표시장치에서는, 각 화소에 있어서, 전류원 트랜지스터(112)를 전류선 CL과 전기적으로 접속하고 있는 동안은, 전류정지 트랜지스터(205)가 비도통상태가 되도록 한다. 이렇게 해서, 스위치부의 단자 C와 단자 D 사이가 도통상태이어도, 발광소자(106)에는 전류가 입력되지 않은 상태로서, 정확하게 화소의 설정동작을 행하고 있다.
또는, 도 14에서 나타낸 구성의 표시장치에 있어서, 각 화소의 스위치부의 단자 C와 단자 D의 사이가, 요컨대 구동트랜지스터(302)가 비도통상태일 때만, 그 화소의 설정동작을 행해도 된다. 이 경우는, 전류정지 트랜지스터(205)를 설치할 필요는 없다. 요컨대, 전류원 트랜지스터(112)의 드레인단자가 직접, 단자 B에 접속되는 구성으로 좋다. 구동트랜지스터(302)를 비도통상태로 하기 위해서는, 소거트랜지스터(304)를 도통상태로 하는 등 하면 된다. 요컨대, 비점등기간 동안에만, 화소의 설정동작을 행하는 경우는, 전류정지 트랜지스터(205)를 설치할 필요는 없다.
다음에, 화소의 설정동작을 언제 행하는지에 대하여, 예를 나타낸다. 크게 나누어, 2개 있다. 하나는, 표시기간 동안에 화소설정동작을 행하는 경우이다. 단 이 경우, 화소설정동작 중에는, 발광시키는 것은 할 수 없다. 따라서, 표시기간 동안에, 발광하지 않는 기간을 삽입하는 형태가 된다. 화소설정동작이 끝나도, 도 13의 유지용량(303)의 용량에 유지되어 있는 신호에 변화가 없으면, 신속하게, 표시동작을 재개시킬 수 있다. 이미 하나는, 화상표시동작에서의 비표시기간 Tus 중에, 화소의 설정동작을 행하는 수법이다. 이 경우는, 발광소자는 발광하고 있지 않으므로, 용이하게 화소설정동작을 행할 수 있다. 다음에, 화소설정동작에 관해서, 어느 정도의 기간에서 모든 화소의 설정동작을 완성시키는지에 대하여 기술한다. 예로서, 2개의 경우에 대하여 기술한다. 하나는, 1프레임기간 동안에, 모든 화소의 설정동작을 끝내는 경우이다. 이미 하나는, 1프레임기간 동안에, 1행 분량의 화소의 설정동작을 끝내는 경우이다. 이 경우는, 복수클레임 기간이 걸려 겨우 모든 화소의 설정동작을 끝내게 된다. 우선, 1개째인 경우에 대하여 자세히 기술한다.
설명에는, 도 16의 타이밍 차트를 사용한다. 이때, 도 7의 타이밍 차트와 동일한 동작을 하는 기간은, 동일한 부호를 사용하여 나타낸다. 이때 간단화를 위해, 1프레임기간은 3개의 서브프레임기간 SF1∼SF3으로 분할되는 예를 사용한다. 또한, 서브프레임기간 SF3에서는, 어드레스기간 Ta3보다도 짧은 표시기간 Ts3을 설정할 필요가 있는 것으로 하고, 리셋트기간 Tr3 및 비표시기간 Tus3을 설치하는 구동방법을 예로 한다. 그리고, 비표시기간 Tus3에서, 화소의 설정동작을 행하는 것으로 한다.
도 16a에서, 제1 서브프레임기간 SF1 및 제2 서브프레임기간 SF2에서는, 비표시기간 Tus가 설치되어 있지 않기 때문에, 화소의 설정동작은 행해지지 않는다. 한편, 제3 서브프레임기간 SF3의 리셋트기간 Tr3이 시작되면 동시에, 제1행의 화소의 설정동작이 행해진다. 이때, k행번째의 화소의 설정동작을 행하는 기간을 SETk로 나타내는 것으로 한다. 그리고, SET1이 종료하면 SET가 시작되어, 제2행의 화소의 설정동작이 행해진다. SET1∼SETy가 종료하면, 화소의 설정동작이 모든 화소에 대하여 종료한다. 이렇게 해서, SET1∼SETy의 동작이 리셋트기간 Tr3 동안에 행해진다. 이후의 프레임기간이라도, 같은 동작을 반복해 가면 된다. 단, 매프레임기간마다 화소의 설정동작을 행할 필요는 없다. 화소의 전류원용량의 유지능력에 따라 결정하면 된다.
도 16b는, 도 16a에서의 제3 서브프레임기간 SF3의 리셋트기간의 동작을 상세히 나타낸 타이밍 차트이다. 도 16b의 화상표시동작에 나타내는 바와 같이, 리셋 트기간 Tr3에서의 소거용 신호선 RG1∼RGy의 주사에 동기하여, SET1∼SETy를 행할 수 있다. 이와 같이, 소거용 신호선 RG1∼RGy의 주사에 동기하여 SET1∼SETy를 행하는 경우, 도 14에 나타내는 신호선 GN1∼GNy, 신호선 GH1∼GHy 및 신호선 GS1∼GSy의 주파수를, 소거용 신호선 RG1∼RGy의 신호의 주파수를 같게 할 수 있다. 따라서, 이들 신호선(소거용 신호선 RG1∼RGy, 신호선 GN1∼GNy, 신호선 GH1∼GHy 및 신호선 GS1∼GSy)에 신호를 입력하는 구동회로의 모두 또는 일부를 공유하는 것이 가능해진다.
여기서 도 16b에 나타낸 바와 같이, 소거용 신호선 RG1∼RGy의 주사에 동기하여 SET1∼SETy를 행하는 경우, 펄스출력회로 711이 출력하는 샘플링펄스의 주파수를, 화소의 영상신호 입력선 S1∼Sx에 신호를 입력하는 신호선 구동회로의 주파수와 같게 하는 것이 가능해진다. 이렇게 해서, 신호선 구동회로와 기준전류 출력회로(405)를, 일부 공유할 수 있다.
다음에, 1프레임기간 동안에, 1행 분량의 화소에 있어서, 화소의 설정동작을 행하는 경우에 대하여 설명한다. 설명에는, 도 40을 사용한다. 이때, 도 7의 타이밍 차트와 동일한 동작을 하는 기간은, 동일부호를 사용하여 나타낸다. 도 40a는, 제1 프레임기간 F1의 동작을 나타내는 타이밍 차트이다. 또한, 도 40b는, 제i 프레임기간 Fi의 동작을 나타내는 타이밍 차트이다.
도 40a에서, 제1 서브프레임기간 SF1 및 제2 서브프레임기간 SF2에서는, 비표시기간 Tus가 설치되어 있지 않기 때문에, 화소의 설정동작은 행해지지 않는다. 한편, 제3 서브프레임기간 SF3의 리셋트기간 Tr3이 시작되면 동시에, SET1이 시작되고, 제1행의 화소의 설정동작이 행해진다. 이렇게 해서, SET1의 동작이 제1행의 화소의 비표시기간 Tus1 중에 Tus1의 기간의 모두를 사용하여 행할 수 있다. 다음에, 제2 프레임기간 F2가 시작되고, 제2행의 화소의 설정동작이 행해진다. 이후, 마찬가지의 동작이 행해진다.
예를 들면, 제i행의 화소의 화소의 설정동작을 행할 때의 동작을, 도 40b를 사용하여 설명한다. 제i행의 화소의 설정동작은, 제i의 프레임기간 Fi에서 행해진다. 제i의 프레임기간 Fi에서도 마찬가지로, 제1 서브프레임기간 SF1 및 제2 서브프레임기간 SF2에는, 비표시기간 Tus가 설치되지 않기 때문에, 화소의 설정동작은 행해지지 않는다. 한편, 제3 서브프레임기간 SF3의 리셋트기간 Tr3이 시작되고, 제i행의 화소의 비표시기간 Tusi가 시작되면 동시에, SETi가 시작되고, 제i행의 화소의 설정동작이 행해진다. 이렇게 해서, SETi의 동작이 제i행의 화소의 비표시기간 Tusi 중에 Tusi의 기간의 모두를 사용하여 행해진다. 제1 프레임기간 F1∼제y의 프레임기간 Fy가 종료하면, 모든 화소에 대하여, 화소의 설정동작이 끝난 것으로 된다. 이후의 프레임기간에서도, 동일한 동작을 반복해 가면 된다. 단, 매프레임기간마다 화소의 설정동작을 행할 필요는 없다. 화소의 전류원용량의 유지능력에 따라 결정하면 된다.
이와 같이, 1프레임기간에 1행 분량의 화소의 설정동작을 행하는 경우, 화소 의 설정동작을 정확히 행할 수 있다는 장점이 있다. 요컨대, 화소의 설정동작을 행하는 기간이 길기 때문에, 충분히 설정동작을 행할 수 있다. 그 때문에, 기준전류의 크기가 작아도 정확히 설정동작을 행할 수 있다. 통상, 기준전류의 크기가 작으면, 배선의 교차용량 등을 충전하는 데 시간이 걸리기 때문에, 정확히 설정동작을 행하는 것이 어렵다. 그러나, 설정동작의 기간을 길게 하면, 정확히 설정동작을 행할 수 있게 된다. 만약에 1프레임기간에, 모든 행의 화소에 대하여 설정동작을 행하지 않으면 안되는 경우는, 1행 분량의 화소의 설정기간 짧아져 버린다. 따라서 정확히 설정하기 어렵게 된다. 만약에 실시형태 1과 같이, 화소의 전류원회로가 커렌트미러방식인 경우는, 기준전류의 크기를 크게 할 수 있으므로, 화소의 설정기간이 짧아도, 정확히 설정하기 쉽다. 한편, 본 실시형태와 같이, 화소의 전류원회로가 동일 트랜지스터방식인 경우는, 기준전류의 크기를 크게 할 수 없기 때문에, 정확히 설정하기 어렵다. 따라서 설정기간을 길게 하는 것은 유효하다. 이와 같이, 도 16이나 도 40에 나타낸 구동방법에 의해, 화소의 설정동작과 화상표시동작을 동기하여 행할 수 있다.
이때, 도 16이나 도 40에서는, 1프레임기간의 하나의 서브프레임기간에 있어서만, 비표시기간을 설치할 때의 구동방법을 나타내었지만, 본 발명의 표시장치의 구동방법은 이것에 한정되지 않는다. 1프레임기간의 복수의 서브프레임기간에서 비표시기간을 설치할 때의 구동방법에 대해서도 응용할 수 있다. 이 경우, 1프레임기간의 복수의 서브프레임기간 모든 비표시기간 Tus에서, 화소의 설정동작을 행하는 구동방법이어도 된다. 또한, 1프레임기간의 복수의 서브프레임기간 중의 어느 하나 의 비표시기간 Tus에서만, 화소의 설정동작을 행하는 구동방법이어도 된다.
모든 화소의 설정동작이 일단 완료한 후의, 화소의 설정동작을 반복하는 타이밍은, 화소의 전류원회로가 갖는 전류원용량의 전하유지능력에 의해, 임의로 정할 수 있다. 요컨대, 수프레임기간 동안, 설정동작을 완전히 행하지 않는 기간이 있어도 된다.
여기서, 어떤 행의 화소의 설정동작의 수법에 대하여 간단히 기술한다. 예로서, 1행번째의 화소에 주목한다. 우선, 신호선 GN1 및 신호선 GH1에 입력된 신호에 의해, 도 14에 나타내는 제1행의 화소의 전류입력 트랜지스터(203) 및 전류유지 트랜지스터(204)가 도통상태가 된다. 이때, 신호선 GS1의 신호에 의해, 제1행의 화소의 전류정지 트랜지스터(205)는 비도통상태로 되어 있다. 이때, 만약에 전류정지 트랜지스터(205)가 없는 경우는, 소거트랜지스터(304)를 도통상태로 하는 것 등에 의해 구동트랜지스터(302)가 비도통상태가 되도록 해 두면 된다.
그리고, 전류선 CL에 기준전류가 흐른다. 이렇게 해서, 화소의 전류원 트랜지스터(112)에 기준전류가 흐른다. 여기서, 제1행의 화소의 전류원 트랜지스터(112)의 게이트전극과 드레인단자와는, 도통상태가 된 전류유지 트랜지스터(204)를 통해 접속되어 있다. 그 때문에, 전류원 트랜지스터(112)는, 게이트·소스 사이 전압(게이트전압)과, 소스·드레인 사이 전압이 같은 상태, 요컨대, 포화영역에서 동작하여, 드레인전류를 흐르게 한다. 제1행의 화소의 전류원 트랜지스터(112)를 흐르는 드레인전류는, 전류선 CL을 흐르는 기준전류로 정해진다. 이렇게 해서 전류원용량(111)은, 전류원 트랜지스터(112)가 기준전류를 흐르게 할 때의 게이트전압을 유지한다. 이 동안, 전류정지 트랜지스터(205)는 비도통상태이다. 따라서 기준전류가 누설되어 버리는 것은 없다.
다음에 신호선 GH1의 신호가 변화되고, 전류유지 트랜지스터(204)가 비도통상태가 된다. 이에 따라, 제1행의 화소의 전류원용량(111)에, 전하가 유지된다. 이후, 신호선 GN1의 신호가 변화되어, 제1행의 화소의 전류입력 트랜지스터(203)가 비도통상태가 된다. 이렇게 해서, 제1행의 화소의 전류원 트랜지스터(112)는, 게이트전압이 유지된 채로, 전류선 CL1과의 접속이 절단된다. 이때, 그 후, 신호선 GS1의 신호가 변화되고, 전류정지 트랜지스터(205)는 도통상태가 되어도 되고 비도통상태 그대로도 된다. 점등기간 동안에 도통상태이면 된다.
이렇게 하여, 제1행의 각 화소의 설정동작이 행해진다. 이에 따라, 이후, 각 화소의 전류원회로(102)에 있어서, 단자 A와 단자 B의 사이에 전압이 인가되면, 전류원 트랜지스터(112)의 소스·드레인 사이에는, 기준전류와 동일한 크기의 전류가 흐르게 된다.
(실시형태 3)
본 실시형태에서는 멀티게이트방식의 전류원회로에 대하여 설명한다. 이때, 여기서는 실시형태 1이나 실시형태 2와 다른 부분에 대하여 주로 설명하여 공통하는 부분의 설명은 생략한다.
멀티게이트방식 1의 전류원회로의 구성에 관해서 도 57을 사용하여 설명한 다. 이때, 도 3과 동일한 부분은 동일한 부호를 사용하여 나타낸다. 멀티게이트방식 1의 전류원회로는, 전류원 트랜지스터(112)와 전류정지 트랜지스터(805)를 갖는다. 또한, 스위치로서 기능하는 전류입력 트랜지스터(803), 전류유지 트랜지스터(804)를 갖는다. 여기서, 전류원 트랜지스터(112), 전류정지 트랜지스터(805), 전류입력 트랜지스터(803), 전류유지 트랜지스터(804)는, p채널형이어도 n채널형이어도 된다. 단, 전류원 트랜지스터(112)와 전류정지 트랜지스터(805)는, 동일한 극성일 필요가 있다. 여기서는, 전류원 트랜지스터(112) 및 전류정지 트랜지스터(805)가 p채널형의 예를 나타낸다. 또한, 전류원 트랜지스터(112)와 전류정지 트랜지스터(805)는, 전류특성이 동일한 것이 요망된다. 더욱이, 전류원 트랜지스터(112)의 게이트전위를 유지하는 전류원용량(111)을 갖는다. 또한, 전류입력 트랜지스터(803)의 게이트전극에 신호를 입력하는 신호선 GN과, 전류유지 트랜지스터(804)의 게이트전극에 신호를 입력하는 신호선 GH를 갖는다. 더욱이, 제어신호가 입력되는 전류선 CL을 갖는다. 이때, 전류원용량(111)은, 트랜지스터의 게이트용량 등을 이용함으로써, 생략하는 것이 가능하다.
전류원 트랜지스터(112)의 소스단자는, 단자 A와 접속되어 있다. 전류원 트랜지스터(112)의 게이트전극과 소스단자는, 전류원용량(111)을 통해 접속되어 있다. 전류원 트랜지스터(112)의 게이트전극은, 전류정지 트랜지스터(805)의 게이트전극과 접속되고, 전류유지 트랜지스터(804)를 통해 전류선 CL과 접속되어 있다. 전류원 트랜지스터(112)의 드레인단자는, 전류정지 트랜지스터(805)의 소스단자와 접속되고, 전류입력 트랜지스터(803)를 통해, 전류선 CL에 접속되어 있다. 전류정지 트랜지스터(805)의 드레인단자는, 단자 B에 접속되어 있다.
이때, 도 57a에서, 전류유지 트랜지스터(804)의 배치를 변경하여, 도 57b에 나타내는 바와 같은 회로구성으로 해도 된다. 도 57b에서는, 전류유지 트랜지스터(804)는, 전류원 트랜지스터(112)의 게이트전극과 드레인단자의 사이에 접속되어 있다.
이어서 상기 멀티게이트방식 1의 전류원회로의 설정방법에 대하여 설명한다. 이때, 도 57a와 도 57b에서는, 그 설정동작은 동일하다. 여기서는 도 57a에 나타내는 회로를 예로, 그 설정동작에 대하여 설명한다. 설명에는 도 57c∼도 57f를 사용한다. 멀티게이트방식 1의 전류원회로에서는, 도 57c∼도 57f의 상태를 순서대로 거쳐 설정동작이 행해진다. 설명에서는 간단화를 위해, 전류입력 트랜지스터(803), 전류유지 트랜지스터(804)를 스위치로서 표기하였다. 여기서, 전류원회로를 설정하는 제어신호는 제어전류인 예를 나타낸다.
도 57c에 나타내는 기간 TD1에서, 전류입력 트랜지스터(803) 및 전류유지 트랜지스터(804)를 도통상태로 한다. 이때, 전류정지 트랜지스터(805)는 비도통상태이다. 이것은, 도통상태가 된 전류유지 트랜지스터(804) 및 전류입력 트랜지스터(803)에 의해, 전류정지 트랜지스터(805)의 소스단자와 게이트전극의 전위가 같게 유지되고 있기 때문이다. 요컨대 소스·게이트 사이 전압이 제로일 때에 비도통상태가 되는 트랜지스터를 전류정지 트랜지스터(805)에 사용하면, 기간 TD1에서 전류정지 트랜지스터(805)를 자동적으로 비도통상태로 할 수 있다. 이렇게 해 서, 도시한 경로로부터 전류가 흐르게 되어, 전류원용량(111)에 전하가 유지된다.
도 57d에 나타내는 기간 TD2에서, 유지된 전하에 의해 전류원 트랜지스터(112)의 게이트·소스 사이 전압이 임계치전압 이상이 된다. 그렇게 하면, 전류원 트랜지스터(112)에 드레인전류가 흐른다.
도 57e에 나타내는 기간 TD3에서, 충분히 시간이 경과하여 정상상태가 되면, 전류원 트랜지스터(112)의 드레인전류가 제어전류로 정해진다. 이렇게 해서, 제어전류를 드레인전류로 할 때의 게이트전압이 전류원용량(111)에 유지된다. 그 후, 전류유지 트랜지스터(804)가 비도통상태가 된다. 그렇게 하면, 전류원용량(111)에 유지된 전하가 전류정지 트랜지스터(805)의 게이트전극에도 분배된다. 이렇게 해서, 전류유지 트랜지스터(804)가 비도통상태가 됨과 동시에, 자동적으로 전류정지 트랜지스터(805)가 도통상태가 된다.
도 57f에 나타내는 기간 TD4에서, 전류입력 트랜지스터(803)가 비도통상태가 된다. 이렇게 해서, 화소에 제어전류가 입력되어 없어진다. 이때, 전류유지 트랜지스터(804)를 비도통상태로 하는 타이밍은, 전류입력 트랜지스터(803)를 비도통상태로 하는 타이밍에 대하여, 빠르거나 또는 동시인 것이 바람직하다. 이것은, 전류원용량(111)에 유지된 전하를 방전시키지 않도록 하기 위해서이다. 기간 TD4 후, 단자 A와 단자 B의 사이에 전압이 인가되어 있는 경우, 전류원 트랜지스터(112) 및 전류정지 트랜지스터(805)를 통해, 일정한 전류가 출력된다. 요컨대, 전류원회로(102)가 제어전류를 출력할 때는, 전류원 트랜지스터(112)와 전류정지 트랜지스터(805)가, 하나의 멀티게이트형 트랜지스터와 같이 기능한다. 그 때문에, 입력하는 제어전류 즉 기준전류에 대하여, 출력하는 일정전류의 값을 작게 설정할 수 있다. 따라서, 기준전류를 크게 할 수 있기 때문에, 전류원회로의 설정동작을 빠르게 할 수 있다. 그 때문에, 전류정지 트랜지스터(805)와 전류원 트랜지스터(112)의 극성은 같다고 해야 한다. 또한, 전류정지 트랜지스터(805)와 전류원 트랜지스터(112)의 전류특성은 같다고 하는 것이 바람직하다. 이것은, 멀티게이트방식 1을 갖는 각 전류원회로(102)에서, 전류정지 트랜지스터(805)와 전류원 트랜지스터(112)의 특성이 다 같이 없는 경우, 출력전류에 변동을 생기기 위해서이다.
이때, 멀티게이트방식 1의 전류원회로에서는, 전류정지 트랜지스터(805)뿐만 아니라, 제어전류가 입력되어 대응하는 게이트전압으로 변환하는 트랜지스터(전류원 트랜지스터(112))도 사용하여 전류원회로(102)로부터의 전류를 출력하고 있다. 한편, 실시형태 1에서 나타낸 커렌트미러방식의 전류원회로에서는, 제어전류가 입력되어 대응하는 게이트전압으로 변환하는 트랜지스터(커렌트 트랜지스터)와, 그 게이트전압을 드레인전류로 변환하는 트랜지스터(전류원 트랜지스터(112))가 완전히 별도이었다. 따라서, 커렌트미러방식의 전류원회로보다는, 멀티게이트방식 1의 전류원회로쪽이 트랜지스터의 전류특성변동이 전류원회로(102)의 출력전류에 주는 영향을 감소할 수 있다.
멀티게이트방식 1의 전류원회로의 각 신호선은, 공유할 수 있다. 예를 들면, 전류입력 트랜지스터(803)와 전류유지 트랜지스터(804)는, 같은 타이밍으로 도통상태·비도통상태가 전환되면 동작상 문제없다. 그 때문에, 전류입력 트랜지스터(803)와 전류유지 트랜지스터(804)의 극성을 같다고 하고, 신호선 GH와 신호선 GN을 공유할 수 있다.
멀티게이트방식 1에서, 전류원회로의 부분은 화소의 설정동작시에는, 도 63a와 같이 되어, 발광시에는 도 63b와 같이 되어 있으면 된다. 요컨대, 그와 같이, 배선이나 스위치가 접속되어 있으면 된다. 예를 들면, 도 68과 같이 접속되어 있어도 된다.
이때, 전술한 구성의 스위치부나 전류원회로를 갖는 화소에 있어서, 각 배선을 공유하는 구체예를 도 74에 나타낸다. 도 74a∼74d에서, 신호선 GN과 신호선 GH는 공유되고, 배선 Wco와 전원선 W는 공유되어 있다. 특히, 도 74a에서는, 전류유지 트랜지스터(804)의 소스단자 또는 드레인단자로, 전류원용량(111)의 한쪽의 전극과 접속되어 있지 않은 측은 전류선 CL에 직접접속되어 있다. 또한, 소거트랜지스터(304)가 전류원 트랜지스터(112) 및 구동트랜지스터(302)와 직렬로 접속되어 있다. 도 74b에서는, 전류원 트랜지스터(112)의 소스단자와 전원선 W와의 접속을 선택하는 위치에, 소거트랜지스터(304)가 접속되어 있다. 도 74c에서는, 전원선 W가 스위치부(101), 전류원회로(102)를 순서대로 통해 발광소자(106)와 접속되는 구성이다. 이 구성으로서는 추가 트랜지스터(390)가 설치된다. 추가 트랜지스터(390)에 의해, 스위치부가 오프인 상태, 요컨대, 구동트랜지스터(302)가 비도통상태에 화소의 설정동작을 행할 수 있도록, 전원선 W와 전류원 트랜지스터(112)의 소스단자와가 접속된다. 도 74d에서는, 전류유지 트랜지스터(804)가, 전류원 트랜지스터(112)의 게이트·드레인 사이에서 접속되어 있다. 그리고, 소거트랜지스터(304)가, 유지용량(303)과 병렬로 접속되어 있다. 화소의 설정동작시에는, 구동트랜지스터(302)가 어떠한 상태에 있어도, 구동트랜지스터(302)쪽으로는 전류가 흐르지 않는다. 그것은, 전류정지 트랜지스터(805)의 게이트·소스 사이의 전압이 0이 되어, 자동적으로 전류정지 트랜지스터(805)가 오프상태로 되기 때문이다.
실시형태 1에서 나타내는 커렌트미러방식의 전류원회로에서는, 발광소자에 입력되는 신호는, 화소에 입력되는 제어전류를 소정의 배율로 증감한 전류이다. 그 때문에, 제어전류를 어느 정도 크게 설정하는 것이 가능해져, 각 화소의 전류원회로의 설정동작을 빠르게 행할 수 있다. 그러나, 전류원회로가 갖는 커렌트미러회로를 구성하는 트랜지스터의 전류특성이 변동하면, 화상표시가 변동하는 문제가 있다. 한편, 동일 트랜지스터방식의 전류원회로에서는, 발광소자에 입력되는 신호는, 화소에 입력되는 제어전류의 전류값과 같다. 여기서, 동일 트랜지스터방식의 전류원회로에서는, 제어전류가 입력되는 트랜지스터와, 발광소자에 전류를 출력하는 트랜지스터가 동일하다. 그 때문에, 트랜지스터의 전류특성의 변동에 의한 화상얼룩은 감소된다.
이것에 대하여 멀티게이트방식의 전류원회로에서는, 발광소자에 입력되는 신호는, 화소에 입력되는 제어전류를 소정의 배율로 증감한 전류이다. 그 때문에, 제어전류를 어느 정도 크게 설정하는 것이 가능해진다. 따라서, 각 화소의 전류원회로의 설정동작을 빠르게 행하는 것이 가능하다. 또한, 제어전류가 입력되는 트랜지스터와, 발광소자에 전류를 출력하는 트랜지스터의 일부를 공유하고 있기 때문에, 트랜지스터의 전류특성의 변동에 의한 화상얼룩은, 커렌트미러방식의 전류원회로와 비교하여 감소된다.
이어서, 멀티게이트방식의 전류원회로의 경우의 설정동작과, 스위치부의 동작과의 관련을 이하에 나타낸다. 멀티게이트방식의 전류원회로인 경우, 제어전류가 입력되는 동안은, 일정전류를 출력할 수 없다. 그 때문에, 스위치부의 동작과 전류원회로의 설정동작을 동기시켜 행할 필요가 생긴다. 예를 들면, 스위치부가 오프 상태일 때만, 전류원회로의 설정동작을 행하는 것이 가능하다. 요컨대, 동일 트랜지스터방식과 거의 동일하다. 따라서, 화상표시동작(스위치부의 구동동작)과, 전류원회로의 설정동작(화소의 설정동작)도, 동일 트랜지스터방식과 거의 동일하기 때문에, 설명은 생략한다.
다음에 본 발명의 실시예를 기술하지만, 본 발명은 하기 실시예에 한정되는 것은 아니다.
(실시예 1)
본 실시예에서는, 커렌트미러방식의 전류원회로를 갖는 화소구성으로서, 실시예 1에서, 도 4에서 나타낸 구성의 전류원회로와 다른 구성의 전류원회로를 사용한 화소구성의 예를 든다.
각 화소에 배치한 전류원회로의 구성예를 도 17에 나타낸다. 이때, 도 17에서, 도 4와 동일한 부분은 동일한 부호를 사용하여 나타내고 설명은 생략한다. 도 17에서, 전류원회로(102)는, 전류원용량(111), 전류원 트랜지스터(112), 커렌트 트랜지스터(1405), 전류입력 트랜지스터(1403), 전류유지 트랜지스터(1404), 전류선 CL, 신호선 GN, 신호선 GH의 외에, 점순차 트랜지스터(2404)와 점순차선 CLP을 갖는다. 도 4와는, 점순차 트랜지스터(2404)를 추가한 부분이 다르다. 이때, 점순차 트랜지스터(2404)는 n채널형으로 하지만 단순한 스위치로서 동작하기 때문에 p채널형이어도 상관없다.
전류원 트랜지스터(112)의 게이트전극과 커렌트 트랜지스터(1405)의 게이트전극 및 전류원용량(111)의 한쪽의 전극은 접속되어 있다. 또한, 전류원용량(111)의 다른쪽의 전극은, 전류원 트랜지스터(112)의 소스단자 및 커렌트 트랜지스터(1405)의 소스단자와 접속되고, 전류원회로(102)의 단자 A에 접속되어 있다. 커렌트 트랜지스터(1405)의 게이트전극은, 그 드레인단자와 전류유지 트랜지스터(1404)의 소스·드레인단자 사이 및 점순차 트랜지스터(2404)의 소스·드레인단자 사이를 순서대로 통해 접속되어 있다. 전류유지 트랜지스터(1404)의 게이트전극은, 신호선 GH에 접속되어 있다. 점순차 트랜지스터(2404)의 게이트전극은 점순차선 CLP에 접속되어 있다. 커렌트 트랜지스터(1405)의 드레인단자와 전류선 CL은, 전류입력 트랜지스터(1403)의 소스·드레인단자 사이를 통해 접속되어 있다. 전류입력 트랜지스터(1403)의 게이트전극은, 신호선 GN에 접속되어 있다. 또한, 전류원 트랜지스터(112)의 드레인단자는, 단자 B에 접속되어 있다.
상기 구성에서, 전류입력 트랜지스터(1403)를 커렌트 트랜지스터(1405)와 단자 A의 사이에 배치해도 된다. 요컨대, 커렌트 트랜지스터(1405)의 소스단자가 전류입력 트랜지스터(1403)의 소스·드레인단자 사이를 통해 단자 A에 접속되고, 커렌트 트랜지스터(1405)의 드레인단자가 전류선 CL에 접속된 구성이어도 된다. 어떻 게 해도, 전류원회로의 부분은 화소의 설정동작시에는, 도 61a와 같이 되어, 발광시에는 도 61b와 같이 되어 있으면 된다.
상기 구성에서, 커렌트 트랜지스터(1405) 및 전류원 트랜지스터(112)의 게이트전극은, 전류입력 트랜지스터(1403)의 소스·드레인단자 사이를 통하지 않고, 전류선 CL에 접속되어 있어도 된다. 요컨대, 점순차 트랜지스터(2404)의 소스단자 및 드레인단자의, 전류유지 트랜지스터(1404)의 소스단자 또는 드레인단자와 접속되어 있지 않은 측이, 전류선 CL에 직접접속되어 있는 구성이어도 된다. 물론, 이것에 한정되지 않고 전류유지 트랜지스터(1404) 및 점순차 트랜지스터(2404)는, 그 양쪽 모두가 도통상태가 되었을 때에 커렌트 트랜지스터(1405)의 게이트전극의 전위를 전류선 CL의 전위와 같게 하도록 접속되어 있으면 된다.
또한, 전류유지 트랜지스터(1404)와 점순차 트랜지스터(2404)의 배치를 교체해도 된다. 요컨대, 커렌트 트랜지스터(1405)의 게이트전극은, 그 드레인단자와 전류유지 트랜지스터(1404)의 소스·드레인단자 사이 및 점순차 트랜지스터(2404)의 소스·드레인단자 사이를 순서대로 통해 접속되어 있는 구성이어도 되고, 커렌트 트랜지스터(1405)의 게이트전극은, 그 드레인단자와, 점순차 트랜지스터(2404)의 소스·드레인단자 사이 및 전류유지 트랜지스터(1404)의 소스·드레인단자 사이를 순서대로 통해 접속되어 있는 구성이어도 된다.
도 17에서는 도 4에 대하여 점순차 트랜지스터(2404)를 추가하고 있어, 점순차 트랜지스터(2404)는, 전류유지 트랜지스터(1404)와 직렬로 접속된다. 이 구성에 의해, 전류원용량(111)은, 전류유지 트랜지스터(1404)와 점순차 트랜지스터(2404) 의 양쪽이 도통상태가 되지 않는 한 전하를 유지하게 된다. 이와 같이, 점순차 트랜지스터(2404)를 추가함으로써, 화소의 설정동작을 도 4의 선순차가 아니라 점순차로 할 수 있게 된다. 도 17에 나타내는 구성의 전류원회로(102)와, 도 13에 나타내는 구성의 스위치부(101)를 갖는 화소(100)가, x열 y행의 매트릭스형으로 배치한 화소영역의 일부의 회로도를 도 18에 나타낸다.
도 18에서, 제i(i는 자연수)행 j(j는 자연수)열, 제(i+1)행 j열, 제i행 (j+1)열, 제(i+1)행 (j+1)열의 4화소만을 대표적으로 나타낸다. 도 17 및 도 13과 동일한 부분은, 동일한 부호를 사용하여 나타내고 설명은 생략한다. 이때, 제i행, 제(i+1)행 각각의 화소행에 대응하는, 주사선 G를 Gi, Gi+1, 소거용 신호선을 RGi , RGi+1, 신호선 GN을 GNi, GNi+1, 신호선 GH를 GHi, GHi+1 이라 표기한다. 또한, 제j열, 제(j+1)열 각각의 화소열에 대응하는, 영상신호 입력선 S를 Sj, Sj+1, 전원선 W를 Wj, Wj+1, 전류선 CL을 CLj, CLj+1, 배선 Wco를 Wcoj, Wcoj+1, 점순차선 CLP를 CLPj, CLPj+1이라 표기한다. 전류선 CLj, CLj+1에는 화소영역 외부로부터 기준전류가 입력된다.
발광소자(106)의 화소전극은 단자 D에 접속되고, 대향전극은 대향전위가 공급되어 있다. 도 18에서는 발광소자의 화소전극을 양극으로 하고, 대향전극을 음극으로 한 구성에 대하여 나타냈다. 요컨대, 전류원회로의 단자 A가 전원선 W에 접속되고, 단자 B가 스위치부(101)의 단자 C에 접속된 구성을 나타냈다. 그러나, 발광소자(106)의 화소전극을 음극으로 하고, 대향전극을 양극으로 한 구성의 표시장치에도 본 실시예의 구성을 용이하게 응용하는 것도 할 수 있다.
전류선 CLj, CLj+1에 흐르는 기준전류를 정하기 위해 화소영역 외부에 설치된 전류원(이하, 참조전류원회로라 표기함)을 모식적으로 404로 나타낸다. 하나의 참조전류원회로(404)로부터의 출력전류를 사용하여, 각각의 전류선 CL에 기준전류가 흐르도록 할 수 있다. 이렇게 해서, 각 전류선을 흐르는 전류의 변동을 억제하여, 모든 전류선을 흐르는 전류를 정확히 기준전류로 정할 수 있다.
참조전류원회로(404)에 의해 정해지는 기준전류를, 각 전류선 CL1∼CLx에 입력하는 회로를, 전환회로라 부르고, 도 18에서 2405로 나타낸다. 전환회로 2405의 구성예를, 도 20에 나타낸다. 전환회로(2405)는, 펄스출력회로(2711)와, 샘플링 펄스선(2710_1∼2710_x)과, 스위치(2701_1∼2701_x)를 갖는다.
펄스출력회로(2711)로부터 출력되는 펄스(샘플링펄스)는, 샘플링 펄스선(2710_1∼2710_x)에 입력된다. 샘플링 펄스선(2710_1∼2710_x)에 입력된 신호에 의해, 스위치(2701_1∼2701_x)가 순서대로 온의 상태가 된다. 온의 상태의 스위치(2701_1∼2701_x)를 통해, 참조전류원회로(404)가 각 전류선 CL1~CLx와 접속된다. 이때 동시에, 샘플링펄스는 점순차선 CLP1∼CLPx에도 입력된다. 예를 들면, 제j의 샘플링 펄스선 2710_j에 입력된 샘플링펄스에 의해, 전류선 CLj와 참조전류원회로(404)가 접속되고, 동시에, 점순차선 CLPj에는, 샘플링펄스가 출력되어 있다.
여기서, 점순차선 CLPj에 점순차 트랜지스터(2404)가 접속되어 있는 화소에서는, 점순차 트랜지스터(2404)가 도통상태일 때, 어떤 행의 신호선 GN과 GH에 입 력된 신호에 의해, 그 신호선 GN과 GH에 접속되어 있는 전류입력 트랜지스터(1403)와 전류유지 트랜지스터(1404)가 도통상태로 한다. 그렇게 하면, 전류유지 트랜지스터(1404)와 점순차 트랜지스터(2404)의 양쪽이 도통상태로 되어 있는 화소만큼, 전류원용량(111)에 신호를 입력할 수 있다. 이에 따라, 점순차에 의한 화소의 설정동작을 행할 수 있다.
도 19는, 도 18에 나타내는 각 화소에 배치된 전류원회로(102)의 설정동작(화소의 설정동작)을 나타내는 타이밍 차트이다. 도 19에서, 제i행의 화소의 설정동작을 행하는 기간을 SETi에서 나타낸다. SETi에서, 제i행의 1열번째로부터 x열번째의 화소의 설정동작이 행해진다. 그래서, 제i행의 1열번째로부터 x열번째의 화소의 설정동작을, 도 19에서, SETi의 (1) 및 (2)의 기간으로 나누어 설명한다.
SETi의 기간 (1)에서, 신호선 GNi 및 신호선 GHi에 입력된 신호에 의해, 도 18에 나타내는 제i행의 화소의 전류입력 트랜지스터(1403) 및 전류유지 트랜지스터(1404)가 도통상태가 된다. 그 후, 각 열의 CLP와 스위치(2701)가 1열씩 순차 선택되어 간다. 일례로서 j행번째, 요컨대, 제i행 j열의 화소의 설정동작을 설명한다. 여기서, SETi의 기간 (1)에서, 제i행 j열의 화소의 설정동작을 행하는 기간을 SET(i, j)로 나타낸다. SET(i, j)에서 전환회로(2405)에 의해, 전류선 CLi가 참조전류원회로(404)와 접속된다. 이렇게 해서 기준전류가 전류선 CLi를 흐른다. 동시에 전환회로(2405)로부터, 점순차선 CLPj에 입력된 신호에 의해, 점순차 트랜지스터(2404)는 도통상태가 된다. 도 19의 타이밍 차트에서, CLj로 나타내는 기간은, 전 류선 CLj와 참조전류원회로(404)가 접속되어 있는 기간을 나타내는 것으로 한다. 이렇게 해서, SET(i, j)에서는, 제i행 j열의 화소의 전류유지 트랜지스터(1404), 점순차 트랜지스터(2404), 전류입력 트랜지스터(1403)가 도통상태가 된다. 그 때문에, 제i행 j열의 화소의 커렌트 트랜지스터(1405)는, 게이트·소스 사이 전압(게이트전압)과, 소스·드레인 사이 전압이 같은 상태, 요컨대, 포화영역에서 동작하여 드레인전류를 흐르게 한다. 충분히 시간이 경과하여 정상상태로 하면, 전류원용량(111)에 신호가 축적되어 커렌트 트랜지스터(1405)를 흐르는 드레인전류는, 전류선 CLj를 흐르는 기준전류로 정해진다.
그 후, SET(i, j)가 종료하면, 제i행 j열의 화소의 점순차 트랜지스터는 비도통상태가 된다. 이렇게 해서 제i행 j열의 화소의 전류원용량(111)은, 커렌트 트랜지스터(1405)가 기준전류를 흐르게 할 때의 게이트전압을 유지한다. 이상의 동작을 1열씩 반복해 간다.
SET(i, 1)∼SET(i, x)까지 종료하면, 제i행의 모든 화소의 전류원용량(111)에는, 전류선 CL에 흐르는 기준전류에 대응한 전하가 유지된다. 그 후, 기간 (2)으로 들어간다. 기간 (2)가 종료하면, 신호선 GNi 및 신호선 GHi의 신호가 변화되고, 제i행의 화소의 전류입력 트랜지스터(1403) 및 전류유지 트랜지스터(1404)가 비도통상태가 된다. 이때, 도 18에 나타낸 화소구성의 표시장치에 있어서, 전류유지 트랜지스터(1404)와 점순차 트랜지스터(2404)의 배치를 교체해도 된다고 하였다. 그러나, 도 18에 나타낸 화소구성의 표시장치를, 도 19에 나타낸 타이밍 차트에 따라 구동시키는 경우, 각 화소의 점순차 트랜지스터(2404)는, 전류유지 트랜지스터(1404)보다도 많이, 도통상태·비도통상태의 전환이 행해진다. 따라서, 전류원용량(111)에 유지된 전하에 영향을 주지 않도록, 도통상태·비도통상태의 전환이 적은 전류유지 트랜지스터(1404)쪽이, 전류원용량(111)과 접속되어 있는 구성이 바람직하다.
(실시예 2)
본 실시예에서는, 동일 트랜지스터 방식의 전류원회로를 갖는 화소구성으로서, 실시형태 2에서, 도 12에서 나타낸 구성의 전류원회로와는 다른 구성의 전류원회로를 사용한 화소구성의 예를 든다.
처음에, 본 실시예의 전류원회로의 구성예를 도 21에 나타낸다. 이때, 도 21에서, 도 12와 동일한 부분은, 동일한 부호를 사용하여 나타낸다. 본 실시예도 실시예 1과 마찬가지로 점순차에 의한 화소의 설정동작을 행할 수 있도록 한 경우의 것이다.
도 21에서, 전류원회로(102)는, 전류원용량(111), 전류원 트랜지스터(112), 전류입력 트랜지스터(203), 전류유지 트랜지스터(204), 전류정지 트랜지스터(205), 전류선 CL, 신호선 GN, 신호선 GH, 신호선 GS의 외에, 점순차 트랜지스터(208)와 점순차선 CLP를 갖는다. 도 12와는, 점순차 트랜지스터(208)를 추가한 부분이 다르다. 또한, 점순차 트랜지스터(208)는 n채널형으로 하지만, 단순한 스위치로서 동작하기 때문에 p채널형이어도 상관없다.
전류원 트랜지스터(112)의 게이트전극과, 전류원용량(111)의 한쪽의 전극은 접속되어 있다. 또한, 전류원용량(111)의 다른쪽의 전극은, 전류원 트랜지스터(112)의 소스단자와 접속되어 있다. 전류원 트랜지스터(112)의 소스단자가 전류원회로(102)의 단자 A에 접속되어 있다.
전류원 트랜지스터(112)의 게이트전극은, 그 드레인단자와, 전류유지 트랜지스터(204)의 소스·드레인단자 사이 및 점순차 트랜지스터(208)의 소스·드레인단자 사이를 순서대로 통해, 접속되어 있다. 전류유지 트랜지스터(204)의 게이트전극은, 신호선 GH에 접속되어 있다. 점순차 트랜지스터(208)의 게이트전극은, 점순차선 CLP에 접속되어 있다. 전류원 트랜지스터(112)의 드레인단자와 전류선 CL은, 전류입력 트랜지스터(203)의 소스·드레인단자 사이를 통해 접속되어 있다. 전류입력 트랜지스터(203)의 게이트전극은, 신호선 GN에 접속되어 있다. 또한, 전류원 트랜지스터(112)의 드레인단자는, 전류정지 트랜지스터(205)의 소스·드레인단자 사이를 통해 단자 B에 접속되어 있다. 전류정지 트랜지스터(205)의 게이트전극은, 신호선 GS에 접속되어 있다.
또한, 상기 구성에서, 전류원 트랜지스터(112)의 게이트전극은, 전류입력 트랜지스터(203)의 소스·드레인단자 사이를 통하지 않고, 전류선 CL에 접속되어 있어도 된다. 요컨대, 점순차 트랜지스터(208)의 소스단자 및 드레인단자의, 전류유지 트랜지스터(204)의 소스 및 드레인단자와 접속되어 있지 않은 측이, 전류선 CL에 직접접속되어 있는 구성이어도 된다. 이때, 이것에 한정되지 않고, 전류유지 트랜지스터(204) 및 점순차 트랜지스터(208)는, 그 양쪽 모두가 도통상태가 되었을 때, 전류원 트랜지스터(112)의 게이트전극의 전위를 전류선 CL의 전위와 같이 하도 록 접속되어 있어도 된다.
여기서, 전류유지 트랜지스터(204)와 점순차 트랜지스터(208)의 배치를 교체해도 된다. 전류원 트랜지스터(112)의 게이트전극은, 그 드레인단자와, 전류유지 트랜지스터(204)의 소스·드레인단자 사이 및 점순차 트랜지스터(208)의 소스·드레인단자 사이를 순서대로 통하여, 접속되어 있는 구성이어도 되고, 전류원 트랜지스터(112)의 게이트전극과 드레인단자가, 점순차 트랜지스터(208)의 소스·드레인단자 사이 및 전류유지 트랜지스터(204)의 소스·드레인단자 사이를 순서대로 통해, 접속되어 있는 구성이어도 된다.
요컨대, 도 21에서는, 도 12에 대하여 점순차 트랜지스터(208)를 추가하고 있고, 그것은, 전류유지 트랜지스터(204)와 직렬로 접속된다. 이와 같이 함으로써, 전류원용량(111)은, 전류유지 트랜지스터(204)와 점순차 트랜지스터(208)의 양쪽이 도통상태가 되지 않은 한 전하는 유지되게 된다. 이와 같이, 점순차 트랜지스터(208)를 추가함으로써, 화소의 설정동작을 도 12의 선순차가 아니라 점순차로 행할 수 있게 된다.
도 21에 나타내는 구성의 전류원회로(102)와, 도 13에 나타내는 구성의 스위치부(101)를 갖는 화소(100)가, x열 y행의 매트릭스형으로 배치한 화소영역의 일부의 회로도를, 도 22에 나타낸다. 도 22에서, 제i행 j열, 제(i+1)행 j열, 제i행 (j+1)열, 제(i+1)행 (j+1)열의 4화소만을 대표적으로 나타낸다. 도 21 및 도 13과 동일한 부분은, 동일한 부호를 사용하여 나타내고 설명은 생략한다.
이때, 제i행, 제(i+1)행 각각의 화소행에 대응하는, 주사선을 Gi, Gi+1, 소거 용 신호선을 RGi, RGi+1, 신호선 GN을 GNi, GNi+1, 신호선 GH를 GHi, GHi+1, 신호선 GS를 GSi, GSi+1이라 표기한다. 또한, 제j열, 제(j+1)열 각각의 화소열에 대응하는, 영상신호 입력선 S를 Sj, Sj+1, 전원선 W를 Wj, Wj+1, 전류선 CL을 CLj, CLj+1, 배선 Wco를 Wcoj, Wcoj+1, 점순차선 CLP를 CLPj, CLPj+1이라 표기한다. 전류선 CLj, CLj+1에는, 화소영역 외부로부터 기준전류가 입력된다.
발광소자(106)의 화소전극은 단자 D에 접속되고, 대향전극은 대향전위가 공급되어 있다. 도 22에서는, 발광소자의 화소전극을 양극으로 하고, 대향전극을 음극으로 한 구성에 대하여 나타냈다. 요컨대, 전류원회로의 단자 A가 전원선 W에 접속되고, 단자 B가 스위치부(101)의 단자 C에 접속된 구성을 나타냈다. 그러나, 발광소자(106)의 화소전극을 음극으로 하여 대향전극을 양극으로 한 구성의 표시장치에도, 본 실시예의 구성을 용이하게 응용하는 것도 할 수 있다.
전류선 CLj, CLj+1에 흐르는 기준전류를 정하기 위해 화소영역 외부에 설치된 전류원(이하, 참조전류원회로라 표기함)을, 모식적으로 404로 나타낸다. 1개의 참조전류원회로(404)로부터의 출력전류를 사용하여, 각각의 전류선 CL에 기준전류가 흐르도록 할 수 있다. 이렇게 해서, 각 전류선을 흐르는 전류의 변동을 억제하여, 모든 전류선을 흐르는 전류를 정확히 기준전류로 정할 수 있다. 참조전류원회로(404)에 의해 정해지는 기준전류를, 각 전류선 CL1∼CLx에 입력하는 회로를, 전환회로라 부르고, 도 22에서 2405로 나타낸다. 전환회로(2405)의 구성예 는, 실시예 1에서 도 20에 나타낸 것과 같은 구성으로 할 수 있다. 따라서, 전환회로(2405)의 구성 및 그 설정동작에 관한 설명은 생략한다.
이때, 도 22에 나타낸 화소구성의 표시장치에서, 전류유지 트랜지스터(204)와 점순차 트랜지스터(208)의 배치를 교체해도 된다. 그러나, 각 화소의 점순차 트랜지스터(208)는, 전류유지 트랜지스터(204)보다도 대부분, 도통상태·비도통상태의 전환이 행해지는 경우가 많다. 그 때는, 전류원용량(111)에 유지된 전하에 영향을 주지 않도록, 도통상태·비도통상태의 전환이 적은 전류유지 트랜지스터(204)쪽이, 전류원용량(111)과 접속되어 있는 구성이 바람직하다. 이때, 본 실시예에서는, 동일 트랜지스터방식의 전류원회로의 구성예를 나타냈지만, 멀티게이트방식의 전류원회로에도 적용할 수 있다. 즉, 도 57a, 57b에서, 전류유지 트랜지스터(804)와 직렬로, 점순차 트랜지스터를 배치하면 된다.
(실시예 3)
본 실시예에서는, 실시형태 2에서 도 14에서 나타낸 화소구성에 있어서, 전류선 CL과 신호선 S를 공유한 예를 나타낸다.
도 51은, 도 14에서 각 화소마다 전류선 CL과 신호선 S를 공유한 구성을 나타내는 회로도이다. 도 51에서, 도 14와 동일한 부분은 동일부호를 사용하여 나타내고, 설명은 생략한다. 도 51에서는 도 14와 다르고, 전류입력 트랜지스터(203)가, 신호선 및 전류선(도면에서, Sj, CLj라 표기함)과, 전류원 트랜지스터(112)의 드레인단자와의 사이에 접속되어 있다. 또한, 신호선 및 전류선(Sj, CLj)은, 기준전 류 출력회로(405)와, 신호선 구동회로(도시하지 않음)로부터 신호가 입력되어 있다. 신호선 및 전류선(Sj, CLj)과 기준전류 출력회로(405)와의 접속과, 신호선 및 전류선(Sj, CLj)과 신호선 구동회로와의 접속과는 전환된다.
도 51의 화소구성을 갖는 표시장치의 구동방법(화상표시동작 및 화소의 설정동작)은, 기본적으로는 실시예 2에서, 도 7, 도 16 및 도 40의 타이밍 차트를 사용하여 나타낸 방법과 동일하다.
그러나, 도 51에 나타내는 화소구성에서는, 각 화소마다 신호선 S와 전류선 CL을 공유하고 있기 때문에, 화소에 영상신호를 입력하고 있는 동안, 요컨대, 어드레스기간 Ta 동안은, 어떤 행의 화소의 설정동작도 행할 수 없다. 따라서, 본 실시예의 표시장치는, 어드레스기간 Ta보다 긴 표시기간 Ts를 갖는 서브프레임기간 SF 에서도, 비표시기간 Tus를 설치하는 구동방법을 사용한다. 그리고, 어드레스기간 Ta와 겹치지 않은 비표시기간 Tus에서, 화소의 설정동작을 행한다.
본 실시예에서 나타내는 도 51의 구성의 표시장치에서는, 각 화소마다 신호선과 전류선을 정리하여 1개로 할 수 있다. 이렇게 해서, 실시예 2에서 나타낸 도 14의 구성의 표시장치와 비교하여, 화소가 갖는 배선의 수를 감소하여 표시장치의 개구율을 상승시킬 수 있다. 이와 같이, 신호선 S와 전류선 CL을 하나로 합치는 것은, 다른 실시형태나 실시예에서도 적용할 수 있다.
(실시예 4)
본 실시예에서는, 커렌트미러방식의 전류원회로를 갖는 화소구성으로서, 실 시형태 1이나, 실시예 1에서 나타낸 구성의 전류원회로와는 다른 구성의 전류원회로를 사용한 화소구성의 예를 든다. 따라서 도 4와는 다른 부분에 대하여 주로 설명한다. 동일한 부분은 설명을 생략한다.
각 화소에 배치한 전류원회로의 구성예를, 도 38에 나타낸다. 이때, 도 38에서, 도 3과 동일한 부분은, 동일한 부호를 사용하여 나타낸다. 도 38에서, 전류원회로(102)는, 전류원용량(111), 전류원 트랜지스터(112), 커렌트 트랜지스터(1445), 전류입력 트랜지스터(1443), 전류유지 트랜지스터(1444), 전류선 CL, 신호선 GN, 신호선 GH에 의해 구성된다.
전류원 트랜지스터(112)의 게이트전극은, 전류유지 트랜지스터(1444)의 소스·드레인단자 사이를 통해 커렌트 트랜지스터(1445)의 게이트전극과 접속되어 있다. 전류원 트랜지스터(112)의 게이트전극은, 전류원용량(111)의 한쪽의 전극과 접속되어 있다. 전류원용량(111)의 다른쪽의 전극은, 전류원 트랜지스터(112)의 소스단자 및 커렌트 트랜지스터(1445)의 소스단자와 접속되고, 전류원회로(102)의 단자 A에 접속되어 있다. 또한, 커렌트 트랜지스터(1445)의 게이트전극과 드레인단자와는 접속되어 있다. 전류유지 트랜지스터(1444)의 게이트전극은, 신호선 GH에 접속되어 있다. 커렌트 트랜지스터(1445)의 드레인단자와 전류선 CL은, 전류입력 트랜지스터(1443)의 소스·드레인단자 사이를 통해 접속되어 있다. 전류입력 트랜지스터(1443)의 게이트전극은, 신호선 GN에 접속되어 있다. 또한, 전류원 트랜지스터(112)의 드레인단자는 단자 B에 접속되어 있다.
이때, 상기 구성에서, 전류입력 트랜지스터(1443)를, 커렌트 트랜지스터(1445)와 단자 A의 사이에 배치해도 된다. 요컨대, 커렌트 트랜지스터(1445)의 소스단자가 전류입력 트랜지스터(1443)의 소스·드레인단자 사이를 통해 단자 A에 접속되고, 커렌트 트랜지스터(1445)의 드레인단자가 전류선 CL에 접속된 구성이어도 된다. 이와 같이, 도 38과 도 4와는, 커렌트 트랜지스터(1445)의 게이트와 드레인단자가 직렬로 이어져 있는지 어떤지, 및 전류원 트랜지스터(112)의 게이트와 커렌트 트랜지스터(1445)의 게이트가 직접접속되어 있는지 어떤지가 다르고, 그 이외는 동일하다. 요컨대, 전류원회로의 부분은 화소의 설정동작시에는, 도 61a와 같이 되어 발광시에는, 도 61b와 같이 되어 있으면 된다. 요컨대, 그와 같이, 배선이나 스위치가 접속되어 있으면 된다. 따라서, 도 70과 같이 되어 있어도 된다.
도 38에 나타내는 구성의 전류원회로(102)와, 도 13에 나타내는 구성의 스위치부(101)를 갖는 화소(100)가, x열 y행의 매트릭스형으로 배치한 화소영역의 일부의 회로도를 도 39에 나타낸다. 도 39에서, 제i(i는 자연수)행 j(j는 자연수)열, 제(i+1)행 j열, 제i행 (j+1)열, 제(i+1)행 (j+1)열의 4화소만을 대표적으로 나타낸다. 도 38 및 도 13과 동일한 부분은, 동일한 부호를 사용하여 나타내고, 설명은 생략한다.
이때, 제i행, 제(i+1)행 각각의 화소행에 대응하는, 주사선 G를 Gi, Gi+1, 소거용 신호선을 RGi, RGi+1, 신호선 GN을 GNi, GNi+1, 신호선 GH를 GHi, GHi+1이라 표기한다. 또한, 제j열, 제(j+1)열 각각의 화소열에 대응하는, 영상신호 입력선 S를 Sj, Sj+1, 전원선 W를 Wj, Wj+1, 전류선 CL을 CLj, CLj+1,배선 Wco를 Wcoj, Wcoj+1이라 표기한다. 전류선 CLj, CLj+1에는, 화소영역 외부로부터 기준전류가 입력된다. 또한, 발광소자(106)의 화소전극은 단자 D에 접속되고, 대향전극은 대향전위가 공급되어 있다.
(실시예 5)
본 실시예에서는, 커렌트미러방식의 전류원회로를 갖는 화소구성으로서, 실시형태 1이나, 실시예 1, 실시예 4와는 다른 구성의 전류원회로를 사용한 화소구성의 예를 든다. 본 실시예에서는 실시예 4의 회로에 점순차 트랜지스터를 추가함으로써 화소의 설정동작을 점순차로 행하도록 한다. 따라서, 실시예 1이나 실시예 4와 동일한 부분은 설명을 생략한다.
각 화소에 배치한 전류원회로의 구성예를, 도 44에 나타낸다. 이때, 도 44에서, 도 38과 동일한 부분은, 동일한 부호를 사용하여 나타내고 설명은 생략한다. 도 44에서, 전류원회로(102)는, 전류원용량(111), 전류원 트랜지스터(112), 커렌트 트랜지스터(1445), 전류입력 트랜지스터(1443), 전류유지 트랜지스터(1444), 전류선 CL, 신호선 GN, 신호선 GH 외에, 점순차 트랜지스터(1448)와 점순차선 CLP를 갖는다. 또한, 점순차 트랜지스터(1448)는 n채널형으로 하지만, 단순한 스위치로서 동작하기 때문에 p채널형이어도 상관없다.
전류원 트랜지스터(112)의 게이트전극은, 전류유지 트랜지스터(1444)의 소스·드레인단자 사이 및 점순차 트랜지스터(1448)의 소스·드레인단자 사이를 순서대 로 통해, 커렌트 트랜지스터(1445)의 게이트전극과 접속되어 있다. 전류유지 트랜지스터(1444)의 게이트전극은 신호선 GH에 접속되어 있다. 점순차 트랜지스터(1448)의 게이트전극은, 점순차선 CLP에 접속되어 있다. 전류원 트랜지스터(112)의 게이트전극은, 전류원용량(111)의 한쪽의 전극과 접속되어 있다. 또한, 커렌트 트랜지스터(1445)의 게이트전극과 드레인단자란(와는) 접속되어 있다. 전류원용량(111)의 다른쪽의 전극은, 전류원 트랜지스터(112)의 소스단자 및 커렌트 트랜지스터(1445)의 소스단자와 접속되고, 전류원회로(102)의 단자 A에 접속되어 있다. 또한, 전류원 트랜지스터(112)의 드레인단자는, 단자 B에 접속되어 있다. 커렌트 트랜지스터(1445)의 드레인단자와 전류선 CL은, 전류입력 트랜지스터(1443)의 소스·드레인단자 사이를 통해 접속되어 있다. 전류입력 트랜지스터(1443)의 게이트전극은, 신호선 GN에 접속되어 있다.
여기서, 전류유지 트랜지스터(1444)와 점순차 트랜지스터(1448)의 배치를 교체해도 된다. 커렌트 트랜지스터(1445)의 게이트전극과 전류원용량(111)이, 전류유지 트랜지스터(1444)의 소스·드레인단자 사이 및 점순차 트랜지스터(1448)의 소스·드레인단자 사이를 순서대로 통해, 접속되어 있는 구성이어도 되고, 커렌트 트랜지스터(1445)의 게이트전극과 전류원용량(111)이, 점순차 트랜지스터(1448)의 소스·드레인단자 사이 및 전류유지 트랜지스터(1444)의 소스·드레인단자 사이를 순서대로 통해, 접속되어 있는 구성이어도 된다.
도 44에 나타내는 구성의 전류원회로(102)와, 도 13에 나타내는 구성의 스위치부(101)를 갖는 화소(100)가, x열 y행의 매트릭스형으로 배치한 화소영역의 일부 의 회로도를 도 45에 나타낸다. 도 45에서, 제i(i는 자연수)행 j(j는 자연수)열, 제(i+1)행 j열, 제i행 (j+1)열, 제(i+1)행 (j+1)열의 화소의 4화소만을 대표적으로 나타낸다. 도 44 및 도 13과 동일한 부분은, 동일한 부호를 사용하여 나타내고 설명은 생략한다.
이때, 제i행, 제(i+1)행 각각의 화소행에 대응하는, 주사선 G를 Gi, Gi+1, 소거용 신호선을 RGi, RGi+1, 신호선 GN을 GNi, GNi+1, 신호선 GH를 GHi, GHi+1이라 표기한다. 또한, 제j열, 제(j+1)열 각각의 화소열에 대응하는, 영상신호 입력선 S를 S, Sj+1, 전원선 W를 Wj, Wj+1, 전류선 CL을 CLj, CLj+1, 배선 Wco를 Wcoj, Wcoj+1, 점순차선 CLP를 CLPj, CLPj+1이라 표기한다. 전류선 CLj, CLj+1에는, 화소영역 외부로부터 기준전류가 입력된다. 또한, 발광소자(106)의 화소전극은, 단자 D에 접속되고, 대향전극은, 대향전위가 공급되어 있다.
(실시예 6)
본 실시예에서는, 동일 트랜지스터방식의 전류원회로를 갖는 화소구성에서, 실시예 2에서 나타낸 구성의 전류원회로와는 다른 구성의 전류원회로를 사용한 화소구성의 예를 든다. 따라서, 실시예 2와는 다른 부분에 대하여 주로 설명한다. 동일한 부분에 대해서는 설명을 생략한다.
각 화소에 배치한 전류원회로의 구성예를, 도 41에 나타낸다. 이때, 도 41에서, 도 3과 동일한 부분은 동일한 부호를 사용하여 나타낸다. 도 41에서, 전류원회로(102)는, 전류원용량(111), 전류원 트랜지스터(112), 전류입력 트랜지스터(1483), 전류유지 트랜지스터(1484), 전류기준 트랜지스터(1488), 발광트랜지스터(1486), 전류선 CL, 신호선 GN, 신호선 GH, 신호선 GC, 신호선 GE, 전류기준선 SCL에 의해 구성된다.
도 41에서, 전류원 트랜지스터(112)를 p채널형으로 한 예를 나타낸다. 이때, 전류원 트랜지스터(112)를 n채널형으로 하는 경우도, 도 3c에 나타낸 구조에 따라 용이하게 응용할 수 있다. 그 때의 회로도를 도 25에 나타낸다. 전류입력 트랜지스터(1483), 전류유지 트랜지스터(1484), 전류기준 트랜지스터(1488), 발광트랜지스터(1486)는 n채널형으로 하지만, 단순한 스위치로서 동작하기 때문에 p채널형이어도 상관없다.
도 41에서, 전류원 트랜지스터(112)의 게이트전극과, 전류원용량(111)의 한쪽의 전극은 접속되어 있다. 또한, 전류원용량(111)의 다른쪽의 전극은, 전류원 트랜지스터(112)의 소스단자와 접속되어 있다. 또한, 전류원 트랜지스터(112)의 소스단자가, 발광트랜지스터(1486)의 소스·드레인단자 사이를 통해, 전류원회로(102)의 단자 A에 접속되어 있다.
전류원·트랜지스터(112)의 게이트전극과 드레인단자는, 전류유지 트랜지스터(1484)의 소스·드레인단자 사이를 통해, 접속되어 있다. 전류유지 트랜지스터(1484)의 게이트전극은, 신호선 GH에 접속되어 있다. 전류원 트랜지스터(112)의 드레인단자와 전류기준선 SCL은, 전류기준 트랜지스터(1488)의 소스·드레인단자 사이를 통해 접속되어 있다. 전류기준 트랜지스터(1488)의 게이트전극은, 신호선 GC에 접속되어 있다. 전류원 트랜지스터(112)의 소스단자와 전류 선(CL)은, 전류입력 트랜지스터(1483)의 소스·드레인단자 사이를 통해 접속되어 있다. 전류입력 트랜지스터(1483)의 게이트전극은, 신호선 GN에 접속되어 있다. 또한, 전류원 트랜지스터(112)의 드레인단자는, 단자 B에 접속되어 있다.
또한, 상기 구성에서, 전류유지 트랜지스터(1484)의 소스단자 및 드레인단자의, 전류원 트랜지스터(112)의 게이트전극과 접속되어 있지 않은 측이, 전류기준선 SCL에 직접접속되어 있는 구성이어도 된다. 이때, 이것에 한정되지 않고, 전류유지 트랜지스터(1484)는, 도통상태가 되었을 때에, 전류원 트랜지스터(112)의 게이트전극의 전위를 전류기준선 SCL의 전위와 같게 하도록 접속되어 있으면 된다.
요컨대 도 65와 같이, 화소의 설정동작시에는 도 65a가 되고, 화상표시시에는 도 65b로 되어 있으면 된다. 요컨대, 그와 같이, 배선이나 스위치가 접속되어 있으면 된다. 따라서 도 71과 같이 되어 있어도 된다.
또한, 전류원 트랜지스터(112)와 단자 B가 새로운 트랜지스터(여기서는, 전류정지 트랜지스터라 부름)를 통해 접속되는 구성이어도 된다. 이 트랜지스터는, 전류기준 트랜지스터(1488)가 도통상태시 비도통상태가 되어, 비도통상태시 도통상태가 된다. 또한 혹은, 전류기준 트랜지스터(1488)와 전류기준선 SCL을 생략해도 된다. 그 경우는, 화소의 설정동작시에는, 단자 B를 통해 발광소자(106)로 전류가 흘러가게 된다.
다음에, 본 실시예의 스위치부의 구성에 대하여 기술한다. 스위치부의 구성으로서는, 실시예 1에서 도 13 등에 나타낸 것과 동일한 구성으로 하여 설명은 생략한다. 단, 소거트랜지스터(304)는, 다른 트랜지스터, 예를 들면, 발광트랜지스터(1486)나 전류정지 트랜지스터 등으로 겸용할 수 있다.
도 41에 나타낸 구성의 전류원회로(102)와, 도 13에 나타낸 구성의 스위치부(101)를 갖는 화소(100)가, 매트릭스형으로 배치한 화소영역의 일부의 회로도를, 도 42에 나타낸다. 이때, 본 발명에서는, 도 1에서, 전류원회로와 스위치부의 접속을 교체해도 된다. 요컨대, 전원선과 스위치부(101)가 이어지고, 그것에 전류원회로(102)가 이어져 있어도 된다. 따라서, 도 41과 같이, 전원선-전류원회로-스위치부-발광소자라는 접속법뿐만 아니라, 예를 들면, 전원선-스위치부-전류원회로-발광소자라는 접속법으로 해도 된다.
도 42에서, 제i행 j열, 제(i+1)행 j열, 제i행 (j+1)열, 제(i+1)행 (j+1)열의 화소의 4화소만을 대표적으로 나타낸다. 도 41 및 도 13과 동일한 부분은, 동일한 부호를 사용하여 나타내고, 설명은 생략한다. 이때, 제i행, 제(i+1)행 각각의 화소행에 대응하는, 주사선을 Gi, Gi+1, 소거용 신호선을 RGi, RGi+1, 신호선 GN을 GNi, GNi+1, 신호선 GH를 GHi, GHi+1, 신호선 GC를 GCi, GCi+1 , 신호선 GE를 GEi, GEi+1이라 표기한다. 또한, 제j열, 제(j+1)열 각각의 화소열에 대응하는, 영상신호 입력선 S를 Sj, Sj+1, 전원선 W를 Wj, Wj+1, 전류선 CL을 CLj, CLj+1, 전류기준선 SCL을 SCLj, SCLj+1, 배선 Wco를 Wcoj, Wcoj+1이라 표기한다. 전류선 CL j, CLj+1에는, 화소영역 외부로부터 기준전류가 입력된다.
발광소자(106)의 화소전극은 단자 D에 접속되고, 대향전극은 대향전위가 공급되어 있다. 도 42에서는, 발광소자의 화소전극을 양극으로 하고, 대향전극을 음 극으로 한 구성에 대하여 나타냈다. 요컨대, 전류원회로의 단자 A가 전원선 W에 접속되고, 단자 B가 스위치부(101)의 단자 C에 접속된 구성을 나타냈다. 그러나, 발광소자(106)의 화소전극을 음극으로 하고, 대향전극을 양극으로 한 구성의 표시장치에도, 본 실시예의 구성을 용이하게 응용하는 것도 할 수 있다.
또한 도 42에서, 구동트랜지스터(302)는, 단순한 스위치로서 기능하므로 n채널형이어도 p채널형이어도 어느 쪽이어도 된다. 단 구동트랜지스터(302)는, 그 소스단자의 전위가 고정된 상태로 동작하는 것이 바람직하다. 그 때문에, 도 42에 나타내는 바와 같은 발광소자(106)의 화소전극을 양극으로 하고, 대향전극을 음극으로 한 구성에서는, 구동트랜지스터(302)는 p채널형인 쪽이 바람직하다. 한편, 발광소자(106)의 화소전극을 음극으로 하고, 대향전극을 양극으로 한 구성에서는, 구동트랜지스터(302)는 n채널형인 쪽이 바람직하다. 이때, 도 42에서, 각 화소의 배선 Wco와 전원선 W와는, 동일한 전위로 유지되어 있어도 되므로, 공용할 수 있다. 또한, 다른 화소 사이의 배선 Wco끼리, 전원선 W끼리, 배선 Wco와 전원선 W도 공용할 수 있다.
또한, 전류기준선 SCL은, 신호선이나 주사선과 같은 다른 배선과 공용함으로써, 삭제하는 것도 가능하다. 이때, 자기의 행의 배선이어도, 다른 행의 배선이어도, 어느 쪽이어도 된다. 요컨대, 전류기준선 SCL로서 사용하지 않을 때(화소의 설정동작을 행하고 있을 때)에, 예를 들면 펄스신호가 입력되는 경우가 있어도, 전류기준선 SCL로서 사용할 때(화소의 설정동작을 행하고 있을 때)에, 어떤 일정한 전 위에 있는 배선이면, 어떠한 배선이라도 공용할 수 있다.
이때, 전술한 구성의 스위치부나 전류원회로를 갖는 화소에 있어서, 각 배선을 공유하는 구체예를 도 76, 도 77에 나타낸다. 도 76a∼76d 및 도 77a∼77d에서, 신호선 GN과 신호선 GC은 공유되고, 배선 Wco와 전원선 W는 공유되어 있다. 또한, 발광트랜지스터(1486)는, 소거트랜지스터(304)를 사용함으로써 생략하고 있다. 특히, 도 76a에서는, 전류유지 트랜지스터(1484)의 소스단자 또는 드레인단자로, 전류원용량의 한쪽의 전극과 접속되어 있지 않은 측은, 전류기준선 SCL에 직접접속되어 있다. 소거트랜지스터(304)가 전류원 트랜지스터(112) 및 구동트랜지스터(302)와 직렬로 접속되어 있다. 도 76c에서는, 도 76a에 나타낸 구성과는, 전류기준 트랜지스터(1488) 및 전류입력 트랜지스터(1483)의 극성이 다르다. 이때, 신호선 GH도 신호선 GC 및 신호선 GN과 공유되어 있다. 도 76d에서는, 전원선 W가 스위치부(101), 전류원회로(102)를 순서대로 통해 발광소자(106)와 접속되는 구성이다. 도 77a에서는, 전류원 트랜지스터(112)는 n채널형이다. 도 77b에서는, 전류원 트랜지스터(112)는 n채널형으로, 전류유지 트랜지스터(1484)의 소스단자 또는 드레인단자로, 전류원용량(111)의 한쪽의 전극과 접속되어 있지 않은 측은, 전류선 CL에 직접접속되어 있다. 도 77c에서는, 도 77b에 나타낸 구성과는, 전류기준 트랜지스터(1488) 및 전류입력 트랜지스터(1483)의 극성이 다르다. 이때, 신호선 GH도 신호선 GC 및 신호선 GN과 공유되어 있다. 도 77d에서는, 전류기준선 SCL 대신에, 1개 전의 주사선 Gi_1을 사용하고 있다. 이와 같이, 배선의 공유, 트랜지스터의 공유나 극성이나 위치, 스위치부와 전류원회로의 위치, 스위치부나 전류원회로 중의 구성, 등을 여러가지로 변경하고, 더욱이, 그 조합하는 방법을 변경함으로써, 용이하게 여러가지 회로를 실현할 수 있다. 따라서, 도 76, 도 77의 회로예에 한정되지 않고, 여러가지 회로예를 구성할 수 있다.
기준전류 출력회로(405)나 참조전류원회로(404)에 관해서는, 실시예 1에서 설명한 것과 동일하므로 설명은 생략한다.
도 42에 나타낸 구성의 화소를 갖는 표시장치의 구동방법을 설명한다. 화상표시동작에 대해서는 실시형태 1에서 도 7을 사용하여 설명한 것과 동일하다. 다른 것은, 발광트랜지스터(1486), 전류입력 트랜지스터(1483) 및 전류기준 트랜지스터(1488)에 대한 동작이다.
점등기간 동안은 발광트랜지스터(1486)가 도통상태가 되고, 전류입력 트랜지스터(1483)가 비도통상태로 되어 있다. 화소에의 설정기간 동안은 발광트랜지스터(1486)가 비도통상태가 되어 전류입력 트랜지스터(1483)가 도통상태로 되어 있다. 비점등기간 동안은(단지 화소의 설정기간 동안은 제외함), 전류입력 트랜지스터(1483)는 비도통상태로, 발광트랜지스터(1486)는 어느 쪽이어도 된다. 이때, 발광트랜지스터(1486)를 소거트랜지스터와 겸용으로 하고, 발광트랜지스터(1486)를 비도통상태로 해도 된다. 그리고, 전류기준 트랜지스터(1488)가 존재하는 경우는, 점등기간 동안에는 전류기준 트랜지스터(1488)는 비도통상태로 되어 있을 필요가 있다. 그 이유는 전류기준선 SCL 쪽에 전류가 흐르게 되어 버려, 발광소자에 흐르는 전류량이 변해 버리기 때문이다.
비점등기간 동안은 전류기준 트랜지스터(1488)의 상태는 도통해도 하지 않아도 된다. 단, 전류기준선 SCL과 발광소자(106)의 대향전극의 전압을 조정함으로써, 발광소자(106)에 역바이어스전압이 가하도록 할 수 있다.
또한, 혹시 전류원 트랜지스터(112)와 단자 B의 사이에 새로운 트랜지스터(여기서는, 전류정지 트랜지스터라 부름)가 들어가 있는 경우는, 점등기간 중에는, 전류정지 트랜지스터는 도통상태로 해 놓아야 한다. 왜냐하면 비도통상태로 해 두면, 발광소자(106)에 전류가 흐르지 않기 때문이다. 또한, 화소의 설정기간 동안은 전류정지 트랜지스터는 비도통상태로 해 놓는다. 비점등기간 동안은, 전류정지 트랜지스터는 도통하고 있어도 없어도 어느 쪽이나 되지만 비도통상태로 함으로써, 소거트랜지스터와 겸용할 수 있는 이상의 점을 제외하면, 실시예 1과 동일하다.
다음에, 화소의 설정동작을 설명한다. 이것은, 실시예 2와 거의 동일하다. 예로서, 제i행의 화소에 설정동작이 행해진다고 한다. 전류선 CL에 기준전류 I0이 흐른다. 기준전류 I0은, 전류입력 트랜지스터(1483), 전류원 트랜지스터(112), 전류기준 트랜지스터(1488)가 도통상태가 되므로, 그것들을 통해, 전류선 CL과 전류기준선 SCL과의 사이를 흐른다. 또한, 이때 발광트랜지스터(1486)는 비도통상태로 되어 있다. 또한, 단자 B에 의해 우선은, 전류가 흐르지 않는 상태로 되어 있다고 한다. 혹은, 전류정지 트랜지스터가 있는 경우는 그것이 비도통상태가 되어, 단자 B보다 우선은 전류가 흐르지 않도록 한다. 이렇게 해서, 전류원 트랜지스터(112)에 기준전류 I0이 흐른다. 전류원 트랜지스터(112)의 게이트전극과 드레인단자와는, 도 통상태가 된 전류유지 트랜지스터(1484)를 통해 접속되어 있다. 그 때문에, 전류원 트랜지스터(112)는, 게이트·소스 사이 전압(게이트전압)과, 소스·드레인 사이 전압이 같은 상태, 요컨대, 포화영역에서 동작하여, 드레인전류를 흐르게 한다. 전류원 트랜지스터(112)를 흐르는 드레인전류는, 전류선 CL을 흐르는 기준전류 I0으로 정해진다. 이렇게 해서, 전류원용량(111)은, 전류원 트랜지스터(112)가 기준전류 I0을 흐르게 할 때의 게이트전압을 유지한다.
이때, 전류기준선 SCL과 전류기준 트랜지스터(1488)가 없는 경우는, I0은 단자 B로부터 우선 흘러간다. 따라서, 그 경우는 발광소자(106)에 흘러 가게 된다. 만약에 장기간 흐르면 휘도에 영향을 줘 버리기 때문에 바람직하지 않다. 또한 I0이 발광소자(106)에 흐르면, 발광소자(106)의 전위를 변화시키는 데 많은 시간이 걸린다. 그 결과 화소의 설정동작에도 시간이 걸린다.
전류선 CL에 흐르는 기준전류 I0에 대응한 전하를 전류원용량(111)이 유지하기 끝나면, 신호선 GHi의 신호가 변화되어, 전류유지 트랜지스터(1484)가 비도통상태가 된다. 이에 따라, 화소의 전류원용량(111)에 전하가 유지된다. 이후, 신호선 GNi 및 신호선 GCi의 신호가 변화되고, 제i행의 화소의 전류입력 트랜지스터(1483) 및 전류기준 트랜지스터(1488)는 비도통상태가 된다. 이렇게 해서, 제i행의 화소의 전류원 트랜지스터(112)는, 게이트전압이 유지된 채로, 전류선 CL 및 전류기준선 SCL과의 접속이 절단된다. 또한 동시에, 신호선 GEi의 신호가 변화되고, 발광트랜지 스터(1486)는 도통상태가 된다.
이렇게 하여, 제i행의 각 화소의 설정동작이 행해진다. 그 후, 각 화소의 전류원회로(102)에 있어서, 단자 A와 단자 B의 사이에 전압이 인가되면, 전류원 트랜지스터(112)의 소스·드레인 사이에는, 기준전류(화소기준전류)가 흐른다.
이때, 도 42에서 나타낸 화소부의 구성에서, 신호선 GN, 신호선 GH, 신호선 GC, 신호선 GE, 주사선 G, 소거용 신호선 RG 등은, 구동의 타이밍 등을 고려하여 공유할 수 있다. 예를 들면 신호선 GHi와 신호선 GNi를 공유할 수 있다. 이 경우, 전류입력 트랜지스터(1483)를 비도통상태로 하는 타이밍과 전류유지 트랜지스터(1484)를 비도통상태로 하는 타이밍이 완전히 동일하고, 화소의 설정동작상 문제없다.
다른 예로서는, 신호선 GEi와 신호선 GNi를 공유할 수 있다. 이 경우, 전류입력 트랜지스터(1483)의 극성과 다른 극성의 발광트랜지스터(1486)를 사용한다. 이렇게 해서, 전류입력 트랜지스터(1483)의 게이트전극과 발광트랜지스터(1486)의 게이트전극과 같은 신호를 입력하였을 때에, 한쪽의 트랜지스터를 도통상태로 하고, 다른쪽의 트랜지스터를 비도통상태로 할 수 있다. 또한, 전류정지 트랜지스터를 추가한 경우는, 그것과 전류기준 트랜지스터(1488)의 극성을 반대로 하여, 게이트전극끼리를 접속함으로써 배선을 공유할 수 있다.
(실시예 7)
멀티게이트방식 2의 전류원회로에 대하여 기술한다. 이때, 설명에는 도 58을 참조한다. 도 58a에서 도 3과 동일한 부분은 동일한 부호를 사용하여 나타낸다.
멀티게이트방식 2의 전류원회로의 구성요소에 대하여 설명한다. 멀티게이트방식 2의 전류원회로는, 전류원 트랜지스터(112)와 발광트랜지스터(886)를 갖는다. 또한, 스위치로서 기능하는 전류입력 트랜지스터(883), 전류유지 트랜지스터(884), 전류기준 트랜지스터(888)를 갖는다. 여기서, 전류원 트랜지스터(112), 발광트랜지스터(886), 전류입력 트랜지스터(883), 전류유지 트랜지스터(884), 전류기준 트랜지스터(888)는, p채널형이어도 n채널형이어도 된다. 단, 전류원 트랜지스터와 발광트랜지스터(886)는, 동일한 극성일 필요가 있다. 여기서는, 전류원 트랜지스터(112) 및 발광트랜지스터(886) n채널형의 예를 나타낸다. 전류원 트랜지스터(112)와 발광트랜지스터(886)는, 전류특성이 같은 것이 요망된다. 더욱이, 전류원 트랜지스터(112)의 게이트전위를 유지하는 전류원용량(111)을 갖는다. 또한, 전류입력 트랜지스터(883)의 게이트전극에 신호를 입력하는 신호선 GN과, 전류유지 트랜지스터(884)의 게이트전극에 신호를 입력하는 신호선 GH를 갖는다. 더욱이, 제어신호가 입력되는 전류선 CL과, 일정한 전위로 유지되는 전류기준선 SCL을 갖는다. 이때, 전류원용량(111)은, 트랜지스터의 게이트용량 등을 이용함으로써 생략하는 것이 가능하다.
이들 구성요소의 접속관계를 설명한다. 전류원 트랜지스터(112)의 소스단자는 단자 B에 접속되어 있다. 전류원 트랜지스터(112)의 소스단자는, 전류기준 트랜지스터(888)를 통해 전류기준선 SCL에 접속되어 있다. 전류원 트랜지스터(112)의 드레인단자는, 발광트랜지스터(886)의 소스단자에 접속되어 있다. 전류원 트랜지스 터(112)의 드레인단자는, 전류입력 트랜지스터(883)를 통해 전류선 CL에 접속되어 있다. 전류원 트랜지스터(112)의 게이트전극과 소스단자는, 전류원용량(111)을 통해 접속되어 있다. 전류원 트랜지스터(112)의 게이트전극과 발광트랜지스터(886)의 게이트전극은 접속되고, 전류유지 트랜지스터(884)를 통해 전류선 CL과 접속되어 있다. 발광트랜지스터(886)의 드레인단자는, 단자 A에 접속되어 있다.
이때, 도 58a에서, 전류유지 트랜지스터(884)의 배치를 변경하여, 도 58b에 나타내는 바와 같은 회로구성으로 해도 된다. 도 58b에서는, 전류유지 트랜지스터(884)는, 전류원 트랜지스터(112)의 게이트전극과 드레인단자의 사이에 접속되어 있다.
이어서, 상기 멀티게이트방식 2의 전류원회로의 설정방법에 대하여 설명한다. 이때 도 58a와 도 58b에서는, 그 설정동작은 동일하다. 여기서는 도 58a에 나타내는 회로를 예로, 그 설정동작에 대하여 설명한다. 설명에는 도 58c∼도 58f를 사용한다. 멀티게이트방식 2의 전류원회로에서는, 도 58c∼도 58f의 상태를 순서대로 거쳐 설정동작이 행해진다. 설명에서는 간단화를 위해, 전류입력 트랜지스터(883), 전류유지 트랜지스터(884), 전류기준 트랜지스터(888)를 스위치로서 표기하였다. 여기서, 전류원회로를 설정하는 제어신호는, 제어전류인 예를 나타낸다. 또한 도면에서, 전류가 흐르는 경로를 큰 화살표로 나타낸다.
도 58c에 나타내는 기간 TD1에서, 전류입력 트랜지스터(883), 전류유지 트랜지스터(884) 및 전류기준 트랜지스터(888)를 도통상태로 한다. 또한, 이때 발광. 트랜지스터(886)는 비도통상태이다. 이것은, 도통상태가 된 전류유지 트랜지스터(884) 및 전류입력 트랜지스터(883)에 의해, 발광트랜지스터(886)의 소스단자와 게이트전극의 전위가 같이 유지되고 있기 때문이다. 요컨대, 소스·게이트 사이 전압이 제로일 때 비도통상태가 되는 트랜지스터를 발광트랜지스터(886)로 사용하면, 기간 TD1에서 발광트랜지스터(886)를 자동적으로 비도통상태로 할 수 있다. 이렇게 해서, 도시한 경로로부터 전류가 흘러, 전류원용량(111)에 전하가 유지된다.
도 58d에 나타내는 기간 TD2에서, 유지된 전하에 의해 전류원 트랜지스터(112)의 게이트·소스 사이 전압이 임계치전압 이상이 된다. 그렇게 하여, 전류원 트랜지스터(112)에 드레인전류가 흐른다.
도 58e에 나타내는 기간 TD3에서, 충분히 시간이 경과하여 정상상태가 되면, 전류원 트랜지스터(112)의 드레인전류가 제어전류로 정해진다. 이렇게 해서, 제어전류를 드레인전류로 할 때의 게이트전압이, 전류원용량(111)에 유지된다. 그 후, 전류유지 트랜지스터(884)가 비도통상태로 하면, 전류원용량(111)에 유지된 전하가 발광트랜지스터(886)의 게이트전극에도 분배된다. 이렇게 해서, 전류유지 트랜지스터(884)가 비도통상태로 됨과 동시에, 자동적으로 발광트랜지스터(886)가 도통상태가 된다.
도 58f에 나타내는 기간 TD4에서, 전류기준 트랜지스터(888) 및 전류입력 트랜지스터(883)가 비도통상태가 된다. 이렇게 해서, 화소에 제어전류가 입력되어 없어진다. 이때, 전류유지 트랜지스터(884)를 비도통상태로 하는 타이밍은, 전류입력 트랜지스터(883)를 비도통상태로 하는 타이밍에 비해, 빠르거나 또는 동시인 것이 바람직하다. 이것은, 전류원용량(111)에 유지된 전하를 방전시키지 않도록 하기 위해서이다. 기간 TD4 후, 단자 A와 단자 B의 사이의 전압이 인가되면, 전류원 트랜지스터(112) 및 발광트랜지스터(886)를 통해, 일정한 전류가 출력된다. 요컨대, 전류원회로(102)가 제어전류를 출력할 때는, 전류원 트랜지스터(112)와 발광트랜지스터(886)가, 하나의 멀티게이트형 트랜지스터와 같이 기능한다. 그 때문에, 입력하는 제어전류에 대하여, 출력하는 일정전류의 값을 작게 설정할 수 있다. 이렇게 해서, 전류원회로의 설정동작을 빠르게 할 수 있다. 그 때문에, 발광트랜지스터(886)와 전류원 트랜지스터(112)의 극성은 같다고 해야 한다. 발광트랜지스터(886)와 전류원 트랜지스터(112)의 전류특성은 같다고 하는 것이 바람직하다. 이것은, 멀티게이트방식 2를 갖는 각 전류원회로(102)에서, 발광트랜지스터(886)와 전류원 트랜지스터(112)의 특성이 갖추어지지 않는 경우, 출력전류에 변동을 생기게 하기 때문이다.
이때, 멀티게이트방식 2의 전류원회로에서는, 제어전류가 입력되어 대응하는 게이트전압으로 변환하는 트랜지스터(전류원 트랜지스터(112))도 사용하여, 전류원회로(102)로부터의 전류를 출력하고 있다. 커렌트미러방식의 전류원회로에서는, 제어전류가 입력되어 대응하는 게이트전압으로 변환하는 트랜지스터(커렌트 트랜지스터)와, 그 게이트전압을 드레인전류로 변환하는 트랜지스터(전류원 트랜지스터)가 완전히 별도였다. 따라서, 커렌트미러방식의 전류원회로보다는, 트랜지스터의 전류특성변동이 전류원회로(102)의 출력전류에 주는 영향을 감소할 수 있다.
이때, 설정동작일 때의 기간 TD1∼기간 TD3에서 단자 B에 전류를 흐르게 하 는 경우는, 전류기준선 SCL 및 전류기준 트랜지스터(888)는 필요하지 않다. 혹은, 전류기준선 SCL은, 주사선과 같은 다른 배선과 공용함에 의해, 삭제하는 것도 가능하다. 이때, 자행의 배선이어도 타행의 배선이어도 어느 쪽이어도 된다. 요컨대, 전류기준선 SCL로서 사용하지 않을 때(화소의 설정동작을 가 있지 않을 때)에, 예를 들면 펄스신호가 입력되는 경우가 있어도, 전류기준선 SCL로서 사용할 때(화소의 설정동작을 가 있을 때)에, 어떤 일정한 전위에 있는 배선이면 어떠한 배선이어도 공용할 수 있다.
멀티게이트방식 2의 전류원회로의 각 신호선은, 공유할 수 있다. 예를 들면, 전류입력 트랜지스터(883)와 전류유지 트랜지스터(884)는, 같은 타이밍으로 도통상태·비도통상태가 전환되면 동작상 문제없다. 그 때문에, 전류입력 트랜지스터(883)와 전류유지 트랜지스터(884)의 극성을 같다고 하고, 신호선 GH와 신호선 GN을 공유할 수 있다. 또한, 전류기준 트랜지스터(888)와 전류입력 트랜지스터(883)는, 같은 타이밍으로 도통상태·비도통상태가 전환되면 동작상 문제없다. 그 때문에, 전류기준 트랜지스터(888)와 전류입력 트랜지스터(883)의 극성을 같다고 하고, 신호선 GN과 신호선 GC를 공유할 수 있다.
멀티게이트방식 2에서, 전류원회로의 부분은 화소의 설정동작시에는, 도 64a와 같이 되어 발광시에는, 64b와 같이 되어 있으면 된다. 요컨대, 그와 같이, 배선이나 스위치가 접속되어 있으면 된다. 따라서, 도 69와 같이 되어 있어도 된다. 이때, 전술한 구성의 스위치부나 전류원회로를 갖는 화소에 있어서, 각 배선을 공유하는 구체예를 도 75에 나타낸다. 도 75a∼75d에서, 신호선 GN과 신호선 GC는 공유 되고, 배선 Wco와 전원선 W는 공유되어 있다. 특히, 도 75a에서는, 전류유지 트랜지스터(884)의 소스단자 또는 드레인단자로, 전류원용량(111)의 한쪽의 전극과 접속되어 있지 않은 측은, 전류선 CL에 직접접속되어 있다. 또한, 소거트랜지스터(304)가 전류원 트랜지스터(112) 및 구동트랜지스터(302)와 직렬로 접속되어 있다. 도 75b에서는, 전류원 트랜지스터(112)의 소스단자와 구동트랜지스터(302)의 소스단자 또는 드레인단자와의 접속을 선택하는 위치에, 소거트랜지스터(304)가 접속되어 있다. 도 75c에서는, 도 75b에 나타낸 구성과는, 전류입력 트랜지스터(883)와 전류기준 트랜지스터(888)의 극성이 다르다. 이때, 신호선 GH도 신호선 GC 및 신호선 GN과 공유되어 있다. 도 75d에서는, 전원선 W가 스위치부(101), 전류원회로(102)를 순서대로 통해 발광소자(106)와 접속되는 구성이다. 이때, 전류기준선 SCL의 전위를 조절함으로써, 전류기준 트랜지스터(888)가 온일 때, 발광소자(106)에 역바이어스전압을 가할 수 있다. 이와 같이, 배선의 공유, 트랜지스터의 공유나 극성이나 위치, 스위치부와 전류원회로의 위치, 스위치부나 전류원회로 중의 구성 등을 여러가지로 변경하여, 더욱이, 그 조합을 전환함으로써 용이하게 여러가지 회로를 실현할 수 있다.
실시예 1에서 나타낸 바와 같은 커렌트미러방식의 전류원회로에서는, 발광소자에 입력되는 신호는, 화소에 입력되는 제어전류를 소정의 배율로 증감한 전류이다. 그 때문에, 제어전류를 어느 정도 크게 설정하는 것이 가능해진다. 따라서, 각 화소의 전류원회로의 설정동작을 빠르게 행하는 것이 가능하다. 그러나, 전류원회로가 갖는 커렌트미러회로를 구성하는 트랜지스터의 전류특성이 변동하면, 화상표 시가 변동하는 문제가 있다.
한편, 동일 트랜지스터방식의 전류원회로에서는, 발광소자에 입력되는 신호는, 화소에 입력되는 제어전류의 전류값과 같다. 동일 트랜지스터방식의 전류원회로에서는, 제어전류가 입력되는 트랜지스터와, 발광소자에 전류를 출력하는 트랜지스터가 동일이다. 그 때문에, 트랜지스터의 전류특성의 변동에 의한 화상얼룩은 감소된다.
이것에 비해 멀티게이트방식의 전류원회로에서는, 발광소자에 입력되는 신호는, 화소에 입력되는 제어전류를 소정의 배율로 증감한 전류이다. 그 때문에, 제어전류를 어느 정도 크게 설정하는 것이 가능해진다. 따라서, 각 화의 전류원회로의 설정동작을 빠르게 행하는 것이 가능하다. 또한, 제어전류가 입력되는 트랜지스터와, 발광소자에 전류를 출력하는 트랜지스터의 일부를 공유하고 있다. 그 때문에, 트랜지스터의 전류특성의 변동에 의한 화상얼룩은, 커렌트미러방식의 전류원회로와 비교하여 감소된다.
이어서, 멀티게이트방식의 전류원회로의 경우의 설정동작과, 스위치부의 동작과의 관련을 이하에 나타낸다. 멀티게이트방식의 전류원회로인 경우, 제어전류가 입력되는 동안은, 일정전류를 출력할 수 없다. 그 때문에, 스위치부의 동작과 전류원회로의 설정동작을 동기시켜 행할 필요가 생긴다. 예를 들면, 스위치부가 오프인 상태에만, 전류원회로의 설정동작을 행하는 것이 가능하다. 요컨대, 동일 트랜지스터방식과 거의 동일하다. 따라서, 화상표시동작(스위치부의 구동동작)과, 전류원회로의 설정동작(화소의 설정동작)도, 동일 트랜지스터방식과 거의 동일하기 때문에 설명은 생략한다.
(실시예 8)
본 실시예에서는, 동일 트랜지스터방식의 전류원회로를 갖는 화소구성으로서, 실시예 6에서 기술한 회로를 점순차 가능하게 한 경우에 대하여 설명한다. 따라서, 중복하는 부분의 설명을 생략한다.
각 화소에 배치한 전류원회로의 구성예를, 도 47에 나타낸다. 이때, 도 47에서, 도 41과 동일한 부분은, 동일한 부호를 사용하여 나타내고 설명은 생략한다. 도 47에서, 전류원회로(102)는, 전류원용량(111), 전류원 트랜지스터(112), 전류입력 트랜지스터(1483), 전류유지 트랜지스터(1484), 전류기준 트랜지스터(1488), 발광트랜지스터(1486), 전류선 CL, 신호선 GN, 신호선 GH, 신호선 GC, 신호선 GE, 전류기준선 SCL 외에, 점순차 트랜지스터(1490)와 점순차선 CLP를 갖는다. 또한, 점순차 트랜지스터(1490)는 n채널형으로 하지만, 단순한 스위치로서 동작하기 때문에 p채널형이어도 상관없다.
전류원 트랜지스터(112)의 게이트전극은, 전류원용량(111)의 한쪽의 전극은 접속되어 있다. 또한, 전류원용량(111)의 다른쪽의 전극은, 전류원 트랜지스터(112)의 소스단자와 접속되어 있다. 전류원 트랜지스터(112)의 소스단자가, 발광트랜지스터(1486)의 소스·드레인단자 사이를 통해, 전류원회로(102)의 단자 A에 접속되어 있다.
전류원 트랜지스터(112)의 게이트전극은, 그 드레인단자와, 전류유지 트랜지스터(1484)의 소스·드레인단자 사이 및 점순차 트랜지스터(1490)의 소스·드레인 단자 사이를 순서대로 통해, 접속되어 있다. 전류유지 트랜지스터(1484)의 게이트전극은, 신호선 GH에 접속되어 있다. 점순차 트랜지스터(1490)의 게이트전극은, 점순차선 CLP에 접속되어 있다. 전류원 트랜지스터(112)의 드레인단자와 전류기준선 SCL은, 전류기준 트랜지스터(1488)의 소스·드레인단자 사이를 통해 접속되어 있다. 전류기준 트랜지스터(1488)의 게이트전극은, 신호선 GC에 접속되어 있다. 전류원 트랜지스터(112)의 소스단자와 전류선 CL은, 전류입력 트랜지스터(1483)의 소스·드레인단자 사이를 통해 접속되어 있다. 전류입력 트랜지스터(1483)의 게이트전극은, 신호선 GN에 접속되어 있다. 또한, 전류원 트랜지스터(112)의 드레인단자는, 단자 B에 접속되어 있다.
상기 구성에서, 점순차 트랜지스터(1490)의 소스단자 및 드레인단자의 전류유지 트랜지스터(1484)의 소스 및 드레인단자와 접속되어 있지 않은 측이, 전류기준선 SCL에 직접접속된 구성이어도 된다. 물론, 이것에 한정되지 않고, 전류유지 트랜지스터(1484) 및 점순차 트랜지스터(1490)는, 그 양쪽 모두가 도통상태가 되었을 때에, 전류원 트랜지스터(112)의 게이트전극의 전위를 전류기준선 SCL의 전위와 같이 하도록 접속되어 있으면 된다.
전류유지 트랜지스터(1484)와 점순차 트랜지스터(1490)의 배치를 교체해도 된다. 전류원용량(111)은, 전류유지 트랜지스터(1484)의 소스·드레인단자 사이 및 점순차 트랜지스터(1490)의 소스·드레인단자 사이를 순서대로 통해, 전류원 트랜지스터(112)의 드레인단자와 접속되어 있는 구성이어도 되고, 전류원용량(111)은, 점순차 트랜지스터(1490)의 소스·드레인단자 사이 및 전류유지 트랜지스터(1484) 의 소스·드레인단자 사이를 순서대로 통해, 전류원 트랜지스터(112)의 드레인단자와 접속되어 있는 구성이어도 된다.
도 47에 나타내는 구성의 전류원회로(102)와, 도 13에 나타내는 구성의 스위치부(101)를 갖는 화소(100)가, x열 y행의 매트릭스형으로 배치한 화소영역의 일부의 회로도를 도 48에 나타낸다. 도 48에서, 제i행 j열, 제(i+1)행 j열, 제i행 (j+1)열, 제(i+1)행 (j+1)열의 4화소만을 대표적으로 나타낸다. 도 41 및 도 13과 동일한 부분은, 동일한 부호를 사용하여 나타내고, 설명은 생략한다.
이때, 제i행, 제(i+1)행 각각의 화소행에 대응하는, 주사선을 Gi, Gi+1, 소거용 신호선을 RGi, RGi+1, 신호선 GN을 GNi, GNi+1, 신호선 GH를 GHi, GHi+1, 신호선 GC를 GCi, GCi+1, 신호선 GE를 GEi, GEi+1이라 표기한다. 또한, 제j열, 제(j+1)열 각각의 화소열에 대응하는, 영상신호 입력선 S를 Sj, Sj+1, 전원선 W를 Wj, Wj+1, 전류선 CL을 CLj, CLj+1, 전류기준선 SCL을 SCLj, SCLj+1, 배선 Wco 을 Wcoj, Wcoj+1, 점순차선 CLP를 CLPj, CLPj+1이라 표기한다. 전류선 CLj, CLj+1에는, 화소영역 외부로부터 기준전류가 입력된다. 106은 발광소자이다. 발광소자(106)의 화소전극은 단자 D에 접속되고, 대향전극은, 대향전위가 공급되어 있다. 이때, 본 실시예에서는, 동일 트랜지스터방식의 전류원회로의 구성예를 나타냈지만, 멀티게이트방식의 전류원회로에도 적용할 수 있다. 즉, 도 58a, 58b에서, 전류유지 트랜지스터(884)와 직렬로 점순차 트랜지스터를 배치하면 된다.
(실시예 9)
본 실시예에서는, 실시예 2에서 도 14에서 나타낸 화소구성에 관하여, 각 화소의 전류원 트랜지스터(112)를 n채널형으로 구성한 예를 나타낸다. 여기서는, 발광소자(106)의 화소전극을 양극으로 하고, 대향전극을 음극으로 한 예를 나타낸다. 따라서 실시예 2와 중복하는 부분의 설명은 생략한다.
도 52에, 본 실시예의 화소구성을 나타내는 회로도를 나타낸다. 이때, 도 52에서, 도 14와 동일한 부분은 동일한 부호를 사용하여 나타낸다. 도 52에서 전류원회로(102)는, 전류원용량(111), 전류원 트랜지스터(112), 전류입력 트랜지스터(203), 전류유지 트랜지스터(204), 전류정지 트랜지스터(205), 전류선 CL, 신호선 GN, 신호선 GH, 신호선 GS에 의해 구성된다.
전류원 트랜지스터(112)의 게이트전극과, 전류원용량(111)의 한쪽의 전극은 접속되어 있다. 또한, 전류원용량(111)의 다른쪽의 전극은, 전류원 트랜지스터(112)의 소스단자와 접속되어 있다. 전류원 트랜지스터(112)의 소스단자가 전류정지 트랜지스터(205)를 통해, 전류원회로(102)의 단자 B에 접속되어 있다. 전류정지 트랜지스터(205)의 게이트전극은, 신호선 GS에 접속되어 있다.
전류원 트랜지스터(112)의 게이트전극과 드레인단자는, 전류유지 트랜지스터(204)의 소스·드레인단자 사이를 통해, 접속되어 있다. 전류유지 트랜지스터(204)의 게이트전극은, 신호선 GH에 접속되어 있다. 전류원 트랜지스터(112)의 소스단자와 전류선 CL은, 전류입력 트랜지스터(203)의 소스·드레인단자 사이를 통해 접속되어 있다. 전류입력 트랜지스터(203)의 게이트전극은, 신호선 GN에 접속 되어 있다. 또한, 전류원 트랜지스터(112)의 드레인단자는, 단자 A에 접속되어 있다.
이때 도 3에서 설명한 바와 같이, 전류원용량(111)의 접속처를 변경해도 된다. 요컨대, 화소에의 설정동작에 의해 전류원용량(111)의 유지한 Vgs와 실제로 발광할 때의 Vgs가 변하지 않도록 하면 된다. 그 때문에 일례로서는, 전류원 트랜지스터(112)의 게이트전극과 소스단자의 사이에 전류원용량(111)을 접속하면 된다. 요컨대, 전류원회로의 부분은 화소의 설정동작시에는, 도 66a와 같이 되어 발광시에는, 도 66b와 같이 되어 있으면 된다.
도 52에서 스위치부(101)는, 실시예 1에서 도 13에서 나타낸 구성과 거의 동일하지만, 구동트랜지스터(302)도 n채널형으로 구성한 예를 나타냈다. 이와 같이, 본 실시예에서 도 52에서 나타낸 구성의 화소로서는, 화소를 구성하는 트랜지스터를 모두 n채널형으로 할 수 있다. 이와 같이, 단극성의 트랜지스터로 회로를 구성하면, 트랜지스터를 제작하는 데에서의 순서를 생략하여 비용을 저감하는 것이 가능해진다.
본 실시예는, 다른 실시형태 및 실시예와 자유롭게 조합하여 실시하는 것이 가능하다.
(실시예 10)
본 실시예에서는, 실시형태 1에서 도 5에서 나타낸 화소구성에 있어서, 각 화소에 배치한 커렌트 트랜지스터(1405)를 복수의 화소로 공유한 예를 나타낸다.
도 53은, 본 실시예의 화소구성을 나타내는 회로도이다. 이때, 도 53에서 도 5와 동일한 부분은 동일한 부호를 사용하여 나타내고, 설명은 생략한다. 도 53에서, 제i행 j열의 화소와, 제(i+1)행 j열의 화소의 커렌트 트랜지스터(1405)를 공유하고 있다. 또한, 제i행 (j+1)열의 화소와, 제(i+1)행 (j+1)열의 화소의 커렌트 트랜지스터(1405)를 공유하고 있다.
도 53에서는, 2화소로 커렌트 트랜지스터(1405)를 공유한 예를 나타냈다. 이때, 이것에 한정되지 않고, 일반적으로, 복수의 화소로 커렌트 트랜지스터(1405)를 공유할 수 있다. 상기 구성에 의해, 1화소당 배치된 트랜지스터의 수 및 신호선의 수를 감할 수 있다. 이렇게 해서, 개구율이 높은 표시장치를 얻을 수 있다.
본 실시예는, 다른 실시형태나 실시예와 자유롭게 조합하여 실시하는 것이 가능하다.
(실시예 11)
본 실시예에서는, 본 발명의 표시장치의 화소에 신호를 입력한다, 구동회로의 구성예를 나타낸다. 도 54는, 신호선 구동회로의 구성을 나타내는 블록도이다. 도 54에서 신호선 구동회로(5400)는, 시프트 레지스터(5401)와, 제1 래치회로(5402)와, 제2 래치회로(5403)에 의해 구성되어 있다. 시프트 레지스터(5401)의 출력한 샘플링펄스에 따라, 제1 래치회로(5402)는 영상신호 VD를 유지한다. 여기서, 제1 래치회로(5402)에 입력되는 영상신호 VD는, 표시장치에 입력된 디지털 비디오신호를, 시간분할 계조방식으로 표시를 행하기 위해 가공한 신호이다. 표시장치에 입력된 디지털 비디오신호는, 시분할계조 영상신호 처리회로(5410)에 의해 영상신호 VD로 변환되고, 신호선 구동회로(5400)의 제1 래 치회로(5402)에 입력된다. 제1 래치회로(5402)에, 1수평기간만큼의 영상신호 VD가 유지되면, 제2 래치회로(5403)에 래치펄스 LP가 입력된다. 이렇게 해서, 제2 래치회로(5403)는, 1수평기간만큼의 영상신호 VD를 일제히 유지하면서 동시에 각 화소의 영상신호 입력선 S로 출력한다.
이하에, 신호선 구동회로(5400)의 구성예를 도 55에 나타낸다. 이때, 도 55에서, 도 54와 동일한 부분은 동일한 부호를 사용하여 나타낸다. 여기서 도 55에서는, 제1열의 영상신호 입력선 S1에 대응하는, 제1 래치회로(5402)의 일부, 5402a와, 제2 래치회로(5403)의 일부, 5403a만을 대표로 나타낸다. 시프트 레지스터(5401)는, 복수의 클록트 인버터와, 인버터와, 스위치와, NAND 회로에 의해 구성되어 있다. 시프트 레지스터(5401)에는, 클록펄스 S_CLK 및 클록펄스 S_CLK의 극성이 반전한 반전클록펄스 S_CLKB, 스타트 펄스 S_SP, 주사방향 전환신호 L/R이 입력된다. 이렇게 해서, 시프트 레지스터(5401)는, 복수의 NAND 회로로부터 순서대로 시프트한 펄스(샘플링펄스)를 출력한다. 시프트 레지스터(5401)로부터 출력된 샘플링 펄스선은, 제1 래치회로(5402a)에 입력된다. 샘플링펄스가 입력되면, 제1 래치회로(5402a)는, 영상신호 VD를 유지한다. 제1 래치회로(5402)가 모든 영상신호 입력선 S에 입력하는 영상신호(1수평기간만큼의 영상신호) VD를 유지하면, 제2 래치회로(5403)에 래치펄스 LP 및 래치펄스 LP의 극성이 반전한 반전래치펄스 LPB가 입력된다. 이렇게 해서, 제2 래치회로(5403)는, 모든 영상신호 입력선 S에 일제히 영상신호 VD를 출력한다.
도 56은, 주사선 구동회로의 구성예를 나타내는 회로도이다. 도 56에서, 주 사선 구동회로(3610)는, 복수의 클록트 인버터와, 인버터와, 스위치와, NAND 회로에 의해 구성되는 시프트 레지스터(3601)를 갖는다. 시프트 레지스터(3601)에는, 클록 펄스 G_CLK 및 클록 펄스 G_CLK의 극성이 반전한 반전클록 펄스 G_CLKB, 스타트 펄스 G_SP, 주사방향 전환신호 U/D가 입력된다. 이렇게 해서, 시프트 레지스터(3601)는, 복수의 NAND 회로로부터 순서대로 시프트한 펄스(샘플링펄스)를 출력한다. 샘플링펄스는, 버퍼를 통해, 주사선 G에 출력된다. 이렇게 해서, 주사선 G에 신호를 입력한다.
본 실시예에서는, 신호선 구동회로 및 주사선 구동회로는, 시프트 레지스터를 갖는 구성으로 하였지만, 디코더 등을 사용한 것이어도 된다. 이때, 본 발명의 표시장치의 구동회로로서는, 공지한 구성의 구동회로를 자유롭게 사용할 수 있다.
(실시예 12)
본 실시예에서는, 시간계조방식으로 표시동작을 행하는 경우의 화소의 설정동작의 일례를 나타낸다.
리셋트기간에 있어서, 각 화소행을 순서대로 선택하고 비표시기간이 시작된다. 여기서, 주사선을 순서대로 선택하는 주파수와 동일한 주파수로, 각 화소행의 설정동작을 행할 수 있다. 예를 들면, 도 13에 나타낸 구성의 스위치부를 사용하는 경우에 주목한다. 주사선 G나 소거용 신호선 RG를 순서대로 선택하는 주파수와 동일한 주파수로, 각 화소행을 선택하여 화소의 설정동작을 행할 수 있다. 단, 1행 분량의 선택기간의 길이로서는, 화소의 설정동작을 충분히 행하는 것이 어려운 경우가 있다. 그 때는, 복수행 분량의 선택기간을 사용하여, 천천히 화소의 설정동작 을 행해도 된다. 천천히 화소의 설정동작을 행한다는 것은, 전류원회로가 갖는 전류원용량에, 소정의 전하를 축적하는 동작을 긴 시간을 걸어 행하는 것을 나타낸다.
이와 같이, 복수행 분량의 선택기간을 사용하여, 또한, 리셋트기간에서의 소거용 신호선 RG 등을 선택하는 주파수와 같은 주파수를 사용하여, 각 행을 선택해 가기 때문에, 행을 띄엄띄엄 선택해 가게 된다. 따라서, 모든 행의 화소의 설정동작을 행하기 위해서는, 복수의 비표시기간에 있어서 설정동작을 행할 필요가 있다.
이어서, 상기 수법을 사용할 때의 표시장치의 구성 및 구동방법에 대하여 상세히 설명한다. 우선, 복수개의 주사선이 선택되는 기간과 동일한 길이의 기간을 사용하여, 1행의 화소의 설정동작을 행하는 구동방법에 대하여 도 59를 사용하여 설명한다. 도 59에서는 예로서, 10개의 주사선이 선택되는 기간에 1행의 화소의 설정동작을 행하는 타이밍 차트를 나타냈다.
도 59a에, 각 프레임기간에서의 각 행의 동작을 나타낸다. 이때, 실시형태 1에서 도 7에서 나타낸 타이밍 차트와 동일한 부분은, 동일한 부호를 사용하여 나타내고 설명은 생략한다. 여기서는, 1프레임기간을 3개의 서브프레임기간 SF1∼SF3으로 분할한 예를 나타냈다. 또, 서브프레임기간 SF2 및 SF3에서 각각, 비표시기간 Tus가 설정되는 구성으로 한다. 비표시기간 Tus 중에, 화소의 설정동작이 행해지는 (도면에서 기간 A 및 기간 B).
이어서, 기간 A 및 기간 B의 동작에 대하여, 상세히 설명한다. 설명으로는, 도 59b를 사용한다. 이때 도면에서는, 화소의 설정동작을 행하는 기간을, 신호선 GN이 선택되는 기간으로 나타냈다. 일반적으로, i(i는 자연수)행번째의 화소의 신호선 GN을 GNi로 나타냈다. 우선, 제1 프레임기간 F1의 기간 A에서, GN1, GN11, GN21,···로 띄엄띄엄 선택된다. 이렇게 해서, 1행번째, 1행번째, 11행번째, 21행번째···의 화소의 설정동작이 행해진다(기간 1). 이어서, 제1 프레임기간 F1의 기간 B에서, GN2, GN12, GN22,···가 선택된다. 이렇게 해서, 2행번째, 12행번째, 22행번째, ···의 화소의 설정동작이 행해진다(기간 2). 상기 동작을 5프레임기간 반복함으로써, 모든 화소의 설정동작이 대략 행해진다.
여기서, 1행의 화소의 설정동작에 사용할 수 있는 기간을 Tc라 표기한다. 상기 구동방법을 사용하는 경우, Tc를 주사선 G의 선택기간의 10배로 설정하는 것이 가능하다. 이렇게 해서, 1화소당 설정동작에 사용하는 시간을 길게 할 수 있어, 효율적으로 정확히 화소의 설정동작을 행할 수 있다. 이때, 대략 설정동작으로는 충분하지 않은 경우에, 상기 동작을 복수회 반복해도 된다. 이렇게 해서, 서서히 화소의 설정동작을 행해도 된다.
이어서, 상기 구동방법을 사용할 때의 구동회로의 구성에 대하여 설명한다. 설명에는, 도 60을 사용한다. 이때, 도 60에서는 신호선 GN에 신호를 입력하는 구동회로를 나타냈다. 그러나, 전류원회로가 갖는 그 밖의 신호선에 입력되는 신호에 대해서도 동일하다. 화소의 설정동작을 행하기 위한 구동회로의 구성예를 2개 든다.
제1예는, 시프트 레지스터의 출력을 전환 신호에 의해 전환하고, 신호선 GN에 출력하는 구성의 구동회로이다. 이 구동회로(설정동작용 구동회로)의 구성의 예를, 도 60a에 나타낸다. 설정동작용 구동회로(5801)는, 시프트 레지스터(5802)와, AND 회로와, 인버터회로(INV) 등에 의해 구성된다. 이때 여기서는, 시프트 레지스터(5802)의 펄스출력기간의 4배의 기간, 1개의 신호선 GN을 선택하는 구성의 구동회로를 예로 나타냈다. 설정동작용 구동회로(5801)의 동작에 대하여 설명한다. 시프트 레지스터(5802)의 출력은, 전환신호(5803)에 의해 선택되고, AND 회로를 통해 신호선 GN에 출력된다.
제2예는, 시프트 레지스터의 출력에 의해, 특정한 행을 선택하는 신호를 래치하는 구성의 구동회로이다. 이 구동회로(설정동작용 구동회로)의 구성의 예를 도 60b에 나타낸다. 설정동작용 구동회로(5811)는, 시프트 레지스터(5812)와, 래치 1회로(5813)와, 래치 2회로(5814)를 갖는다.
설정동작용 구동회로(5811)의 동작에 대하여 설명한다. 시프트 레지스터(5812)의 출력에 의해, 래치 1회로(5813)는 행선택신호(5815)를 순서대로 유지한다. 여기서, 행선택신호(5815)는 임의의 행을 선택하는 신호이다. 래치 1회로(5813)에 유지된 신호는, 래치신호(5816)에 의해 래치 2회로(5814)에 전송된다. 이렇게 해서, 특정한 신호선 GN에 신호가 입력된다. 이렇게 해서, 비표시기간에 있어서 전류원회로의 설정동작을 행할 수 있다.
이때, 표시기간 동안만으로도, 커렌트미러방식의 전류원회로의 경우는, 설정동작을 행할 수 있다. 또한, 동일 트랜지스터방식의 전류원회로나 멀티게이트방식 의 전류원회로에서도, 표시기간을 일단 중단하여, 전류원회로의 설정동작을 행하고, 그 후, 표시기간을 재개하는 구동방법을 사용해도 된다.
본 실시예는, 실시형태 1∼실시형태 3이나, 실시예 1∼실시예 11과 자유롭게 조합하여 실시하는 것이 가능하다.
(실시예 13)
본 실시예에서는, 화소의 설정동작에 관해서, 다른 실시예와는 다른 방법에 대하여 설명한다.
실시형태 1 등에서는 화소 1행씩 선택하고, 화소의 설정동작을 행하고 있었다. 혹은, 띄엄띄엄 행을 선택하여, 화소의 설정동작을 행하고 있었다. 어떤 경우도, 어떤 행의 화소의 설정동작을 행하고 있는 동안은, 동시에 다른 행의 화소의 설정동작을 행하는 것은 없었다. 본 실시예에서는, 전술한 수법과는 다른 화소의 설정동작의 수법에 대하여 설명한다. 요컨대, 어떤 순간에서, 1개의 전류선을 사용하여, 동시에 복수의 화소에 대하여 화소의 설정동작을 행해도 된다. 그 경우, 각각의 화소의 전류원회로에는, 복수의 화소의 전류원회로에 의해 평균화된 전류가 흐르게 된다. 따라서, 전류가 입력되는 복수의 화소 사이에서, 그것들 화소의 전류원회로의 특성이 변동하면, 그 변동의 영향을 받아, 각 화소의 전류원회로가 각각 흐르도록 설정되는 전류값이 변동되어 버린다. 그러나, 복수의 화소에서 동시에 화소의 설정동작을 행하면, 1개의 전류선에 접속된 화소만큼, 그 전류선에 흐르게 하는 전류의 값을 크게 할 필요가 있다. 이와 같이, 전류선에 흐르는 전류값이 커지기 때문에, 화소의 설정동작을 신속하게 행할 수 있다. 이때, 동시에 화소의 설정 동작이 행해지는 행을, 중복시켜 행해도 된다. 예를 들면, 1행번째와 2행번째를 동시에 행하고, 2행번째와 3행번째를 동시에 행하며, 3행번째와 4행번째를 동시에 행하도록 중복시켜도 된다.
또한, 동시에 화소의 설정동작이 행해지는 행을, 어떤 임의의 시간마다, 변경해도 된다. 예를 들면, 어떤 때는, 더미행과 1행번째를 동시에 행하고, 2행번째와 3행번째를 동시에 행하며, 4행번째와 5행번째를 동시에 행한다고 하도록, 또한 다른 때에는, 1행번째와 2행번째를 동시에 행하고, 3행번째와 4행번째를 동시에 행하며, 5행번째와 6행번째를 동시에 행한다고 하도록 해도 된다. 이 수법에 의해, 특성의 변동을 시간적으로 평균화시킬 수 있다.
이때, 본 실시예에 나타낸 화소의 설정동작의 수법은, 전류원회로의 구성에는 의존하지 않기 때문에, 모든 구성에 적용할 수 있다.
(실시예 14)
본 실시예에서는, 전류선에 관해서, 다른 실시예와는 다른 구성에 대하여 기술한다. 실시예 13을 생략하는 다른 실시예에서는, 1열 분량의 화소에는 1개의 전류선이 배치되어 있었다. 이 경우, 동시에는, 1개의 전류선에 대해 1개의 화소의 설정동작밖에 할 수 없지만, 1열 분량의 화소에 복수개의 전류선을 설치하도록 해도 된다.
예를 들면, 1개번째의 전류선에는, 짝수행번째의 화소가 접속되고, 2개번째의 전류선에는, 홀수행번째의 화소가 접속되도록 한다. 그렇게 하면, 짝수행번째와 기수행번째와, 동시에 2행 분량의 화소의 설정동작을 행할 수 있다. 따라서, 1화소 분량의 화소의 설정동작을 행하는 기간을 길게 하거나, 전체 화소의 화소의 설정동작을 행하는 기간을 짧게 할 수 있다.
그 외에도, 화면을 복수개 영역에 나누어, 그 영역의 화소에만 전류선이 접속되어 있도록 해도 된다. 그 결과, 동시에 복수행의 화소에 대하여, 화소의 설정동작을 행하는 것을 할 수 있다. 따라서, 1화소 분량의 화소의 설정동작을 행하는 기간을 길게 하거나, 전체 화소의 화소의 설정동작을 행하는 기간을 짧게 할 수 있게 된다.
예를 들면, 화면을 상하의 2개로 나누어, 상반부는, 그 위에 배치된 기준전류 출력회로와 접속된 전류선이 배치되어 있다. 하반부는, 그 밑에 배치된 기준전류 출력회로와 접속된 전류선이 배치되어 있다. 상반부의 화소에 배치된 전류선과 하반부의 화소에 배치된 전류선과는, 접속되어 있지 않다고 한다. 그 결과, 상반부의 화소와 하반부의 화소에서, 동시에 화소의 설정동작을 행하는 것을 할 수 있다.
이때, 본 실시예는, 전류원의 회로의 구성에는 의존하지 않기 때문에, 모든 구성에 적용할 수 있다.
(실시예 15)
본 실시예에서는, 실시형태 2에서 도 73a에서 나타낸 구성의 화소를 실제로 제작한 예를 도 78에서 나타낸다. 도 78a에는, 화소를 실제로 제작하였을 때의 평면도를 나타낸다. 또한, 도 78b에는, 도 78a에 대응하는 회로도를 나타낸다. 이때, 도 73a와 동일한 부분은 동일한 부호를 사용하여 나타내고 설명은 생략한다. 또한, 도 78a에서 발광소자(106)로서, 화소전극만을 나타냈다. 도 78에서는, 소거트랜지 스터(304), 전류유지 트랜지스터(204) 및 전류유입 트랜지스터(203)는, 각각, 더블게이트형의 트랜지스터로 형성되어 있다.
(실시예 16)
본 실시예에서는, 실시형태 3에서 도 57a이나 도 57b에서 나타낸 구성의 전류원회로를 갖는 화소의 제작예를 도 79에 나타낸다. 도 79a에는, 화소의 평면도를 나타내고, 그것에 대응하는 등가회로도를 도 79b에 나타낸다. 이때, 도 74와 동일한 부분은 동일한 부호를 사용하여 나타내고 설명은 생략한다. 도 79에서는, 도 74a와 다르고, 소거트랜지스터(304)는, 유지용량(303)과 병렬로 접속되어 있다. 또한, 전류정지 트랜지스터(805)의 소스단자 또는 드레인단자 중, 구동트랜지스터(302)의 소스단자 또는 드레인단자와 접속되어 있지 않은 측은, 직접 전원선 W와 접속되어 있다.
(실시예 17)
본 실시예에서는, 본 발명의 표시장치에 있어서, 각 화소에 제어전류를 입력하는 구동회로의 구성에 대하여 설명한다. 각 화소에 입력하는 제어전류가 변동하면, 각 화소의 전류원회로가 출력하는 전류의 전류값도 변동해 버린다. 그 때문에, 각 전류선에 거의 일정한 제어전류를 출력하는 구성의 구동회로가 필요하게 된다. 그와 같은 구동회로의 예를 이하에 나타낸다. 예를 들면, 일본특원 2001-333462호, 특원 2001-333466호, 특원 2001-333470호, 특원 2001-335917호 또는 특원 2001-335918호에 나타내는 구성의 신호선 구동회로를 사용할 수 있다. 요컨대, 그 신호선 구동회로의 출력전류를 제어전류로서 각 화소에 입력할 수 있다. 본 발명의 표 시장치에 있어서, 상기한 신호선 구동회로를 적용함으로써, 각 화소에 거의 일정한 제어전류를 입력할 수 있다. 이렇게 해서, 화상의 휘도의 변동을 더욱 감소하는 것이 가능하다.
본 실시시예는 다른 실시형태나 실시예와 자유롭게 조합하여 실시하는 것이 가능하다.
(실시예 18)
본 실시예에서는, 본 발명을 응용한 표시시스템에 대하여 설명한다. 여기서 표시시스템이란, 표시장치에 입력되는 영상신호를 기억하는 메모리나, 표시장치의 각 구동회로에 입력하는 제어신호(클록펄스, 스타트 펄스 등)를 출력하는 회로, 그것들을 제어하는 컨트롤러 등을 포함하고 있다.
표시시스템의 예를 도 2에 나타낸다. 표시시스템은, 표시장치 외에, A/D 변환회로, 메모리 선택스위치 A, 메모리 선택스위치 B, 프레임 메모리 1, 프레임 메모리 2, 컨트롤러, 클록신호 발생회로, 전원발생회로를 갖는다.
표시시스템의 동작에 대하여 설명한다. A/D 변환회로는, 표시시스템에 입력된 영상신호를 디지털의 영상신호로 변환한다. 프레임 메모리 1 또는 프레임 메모리 2는, 그 디지털의 영상신호가 기억된다. 여기서, 프레임 메모리 1 또는 프레임 메모리 2를 기간마다(1프레임기간마다, 서브프레임기간마다)로 구별지어 사용함으로써, 메모리에의 신호의 기록 및 메모리로부터의 신호의 판독에 여유를 갖게 할 수 있다. 여기서, 프레임 메모리 1 또는 프레임 메모리 2의 분리 사용은, 컨트롤러에 의해 메모리 선택스위치 A 및 메모리 선택스위치 B를 전환함으로써 행해진다. 또한, 클록발생회로는 컨트롤러로부터의 신호에 의해 클록신호 등을 발생시킨다. 전원발생회로는 컨트롤러로부터의 신호에 의해, 소정의 전원을 발생시킨다. 메모리로부터 판독된 신호, 클록신호, 전원 등은, FPC를 통해 표시장치에 입력된다.
이때, 본 발명을 응용한 표시시스템은, 도 2에 나타낸 구성에 한정되지 않고, 공지의 모든 구성의 표시시스템에 있어서 본 발명을 응용할 수 있다.
본 실시예는, 다른 실시형태나 실시예와 자유롭게 조합하여 실시하는 것이 가능하다.
(실시예 19)
본 실시예에서는, 본 발명의 표시장치를 이용한 전자기기에 대하여 도 46을 사용하여 설명한다. 도 46a에 본 발명의 표시장치를 사용한 휴대정보단말의 모식도를 나타낸다. 휴대정보단말은, 본체(4601a), 조작스위치(4601b), 전원스위치(4601c), 안테나(4601d), 표시부(4601e), 외부입력포트(4601f)에 의해 구성되어 있다. 본 발명의 표시장치는, 표시부(4601e)로 사용할 수 있다. 도 46b에 본 발명의 표시장치를 사용한 퍼스널컴퓨터의 모식도를 나타낸다. 퍼스널 컴퓨터는, 본체(4602a), 외관 케이스(4602b), 표시부(4602c), 조작스위치(4602d), 전원스위치(4602e), 외부입력포트(4602f)에 의해 구성되어 있다. 본 발명의 표시장치는, 표시부(4602c)에 사용할 수 있다. 도 46c에 본 발명의 표시장치를 사용한 화상재생장치의 모식도를 나타낸다. 화상재생장치는, 본체(4603a), 외관 케이스(4603b), 기록매체(4603c), 표시부(4603d), 음성출력부(4603e), 조작스위치(4603f)에 의해 구성되어 있다. 본 발명의 표시장치는, 표시부(4603d)에 사용할 수 있다. 도 46d에 본 발명의 표시장치를 사용한 텔레비전의 모식도를 나타낸다. 텔레비전은, 본체(4604a), 외관 케이스(4604b), 표시부(4604c), 조작스위치(4604d)에 의해 구성되어 있다. 본 발명의 표시장치는, 표시부(4604c)에 사용할 수 있다. 도 46e에 본 발명의 표시장치를 사용한 헤드마운트 디스플레이의 모식도를 나타낸다. 헤드마운트 디스플레이는, 본체(4605a), 모니터부(4605b), 헤드부 고정밴드(4605c), 표시부(4605d), 광학계(4605e)에 의해 구성되어 있다. 본 발명의 표시장치는, 표시부(4605d)에 사용할 수 있다. 도 46f에 본 발명의 표시장치를 사용한 비디오 카메라의 모식도를 나타낸다. 비디오 카메라는, 본체(4606a), 외관 케이스(4606b), 접속부(4606c), 수상부(4606d), 접안부(4606e), 배터리(4606f), 음성입력부(4606g), 표시부(4606h)에 의해 구성되어 있다. 본 발명의 표시장치는, 표시부(4606h)로 사용할 수 있다.
본 발명은, 상기 응용전자기기에 한정되지 않고, 여러가지 전자기기에 응용할 수 있다. 본 실시예는, 실시형태 1∼실시형태 3 및 실시예 1∼실시예 18과 자유롭게 조합하여 실시하는 것이 가능하다.
본 발명의 표시장치의 각 화소는, 전류원회로와 스위치부와 발광소자를 갖는다. 발광소자와 전류원회로와 스위치부와는, 전원기준선과 전원선의 사이에 직렬로 접속되어 있다. 디지털의 영상신호를 사용함으로써, 스위치부의 온·오프를 전환한다. 또한, 전류원회로를 흐르는 일정전류의 크기는, 화소 외부로부터 입력되는 제 어신호에 의해 정해진다. 스위치부가 온상태인 경우는, 발광소자에는, 전류원회로에 의해 정해지는 일정전류가 흐르게 되어 발광한다. 스위치부가 오프상태인 경우, 발광소자에는, 전류가 흐르지 않고 발광하지 않는다. 이와 같이, 스위치부의 온·오프를 영상신호에 의해 제어하여 계조를 표현할 수 있다. 이렇게 하여, 발광소자의 열화 등에 의해 전류특성이 변화되어도, 일정한 휘도로 표현하는 것이 가능해져, 신호의 기록이 빠르고, 정확히 계조를 표현하는 것이 가능하고, 또한, 저비용으로, 소형화가능한 표시장치를 제공할 수 있다.

Claims (25)

  1. 전원선에 접속되어, 상기 전원선으로부터 흐르는 제1 전류를 전압으로 변환하고, 상기 전압을 전류원 용량에 유지하고, 상기 전압을 제2 전류로 변환하는 트랜지스터를 포함하는 수단과,
    상기 트랜지스터에 접속되어, 디지털 영상신호에 의해, 상기 제2 전류를 발광소자에 흐르게 하는 구동 트랜지스터를 포함하는 수단을 갖는 화소를 포함하며,
    상기 화소는 상기 전류원 용량에 의해 상기 디지털 영상신호를 유지하는 것을 특징으로 하는 표시장치.
  2. 전원선에 접속되어, 상기 전원선으로부터 흐르는 제1 전류를 전압으로 변환하고, 상기 전압을 전류원 용량에 유지하고, 상기 전압을 상기 제1 전류와 전류값이 같은 제2 전류로 변환하는 트랜지스터를 포함하는 수단과,
    상기 트랜지스터에 접속되어, 디지털 영상신호에 의해, 상기 제2 전류를 발광소자에 흐르게 하는 구동 트랜지스터를 포함하는 수단을 갖는 화소를 포함하며,
    상기 화소는 상기 전류원 용량에 의해 상기 디지털 영상신호를 유지하는 것을 특징으로 하는 표시장치.
  3. 전원선에 접속되어, 상기 전원선으로부터 흐르는 제1 전류를 전압으로 변환하고, 상기 전압을 전류원 용량에 유지하고, 상기 전압을 상기 제1 전류와 전류값이 비례하는 제2 전류로 변환하는 트랜지스터를 포함하는 수단과,
    상기 트랜지스터에 접속되어, 디지털 영상신호에 의해, 상기 제2 전류를 발광소자에 흐르게 하는 구동 트랜지스터를 포함하는 수단을 갖는 화소를 포함하며,
    상기 화소는 상기 전류원 용량에 의해 상기 디지털 영상신호를 유지하는 것을 특징으로 하는 표시장치.
  4. 제 1 항 내지 제 3 항 중 어느 한 항에 있어서,
    상기 디지털 영상신호와는 다른 신호에 의해, 상기 제2 전류를 상기 발광소자에 흐르지 않도록 하는 것을 특징으로 하는 표시장치.
  5. 일정전류를 흐르게 하는 트랜지스터(112)를 포함하는 수단과,
    상기 트랜지스터(112)에 접속되어, 디지털 영상신호에 의해 온·오프가 전환되는 구동 트랜지스터(302)를 갖는 수단과,
    상기 트랜지스터(112)에 접속된 전원선을 갖는 화소를 포함하고, 발광소자(106)의 발광을 제어하는 표시장치에 있어서,
    상기 구동 트랜지스터(302)와 상기 트랜지스터(112)는 상기 발광소자(106)와 상기 전원선 사이에 직렬로 접속되고,
    상기 화소는 상기 디지털 영상신호를 유지하는 용량을 구비하는 것을 특징으로 하는 표시장치.
  6. 제1 단자(A)와 제2 단자(B)를 갖고 상기 제1 단자(A)와 상기 제2 단자(B) 사이를 흐르는 전류를 일정하게 정하는 전류원회로(102)와, 제3 단자(C)와 제4 단자(D)를 갖고 디지털 영상신호에 의해 상기 제3 단자(C)와 상기 제4 단자(D) 사이의 도통상태·비도통상태를 전환하는 스위치부(101)와, 전원선과, 전원기준선을 갖는 화소를 포함하고, 상기 제3 단자(C)와 상기 제4 단자(D) 사이의 도통상태가 선택되었을 때, 상기 제1 단자(A)와 상기 제2 단자(B) 사이를 흐르는 전류가 발광소자(106)의 양극과 음극 사이에 흐르도록, 상기 전원선과 상기 전원기준선의 사이에, 상기 전류원회로(102), 상기 스위치부(101) 및 상기 발광소자(106)가 접속되어 있는 것을 특징으로 하는 표시장치.
  7. 제1 전류를 제1 트랜지스터의 드레인전류로 하는 수단과, 상기 제1 트랜지스터의 게이트전압을 유지하는 수단과, 상기 게이트전압을 상기 제1 트랜지스터와 극성이 같은 제2 트랜지스터(112)의 게이트전압으로 하는 수단과, 디지털 영상신호에 의해, 상기 제2 트랜지스터(112)의 드레인전류를 발광소자(106)에 흐르게 하는 수단을 갖는 화소를 포함하는 것을 특징으로 하는 표시장치.
  8. 제 7 항에 있어서,
    상기 제1 트랜지스터의 게이트 길이와 게이트 폭의 비는, 상기 제2 트랜지스터(112)의 게이트 길이와 게이트 폭의 비와 다른 것을 특징으로 하는 표시장치.
  9. 제 7 항 또는 제 8 항에 있어서,
    상기 제1 트랜지스터의 게이트전극과 드레인단자를 전기적으로 접속하는 수단을 갖는 것을 특징으로 하는 표시장치.
  10. 제 7 항 또는 제 8 항에 있어서,
    상기 디지털 영상신호와는 다른 신호에 의해, 상기 제2 트랜지스터(112)의 드레인전류를 상기 발광소자(106)에 흐르게 하지 않도록 하는 수단을 갖는 것을 특징으로 하는 표시장치.
  11. 제1 전류를 드레인전류로 하는 트랜지스터(112)와, 상기 트랜지스터(112)의 게이트전압을 유지하는 용량(111)을 갖는 수단과, 디지털 영상신호에 의해 상기 트랜지스터(112)의 소스·드레인단자 사이에 전압을 인가하여, 유지된 상기 게이트전압에 의해 정해지는 상기 트랜지스터(112)의 드레인전류를 발광소자(106)에 흐르게 하는 구동 트랜지스터(302)를 포함하는 수단을 갖는 화소를 포함하며,
    상기 화소는 상기 용량에 의해 상기 디지털 영상신호를 유지하는 것을 특징으로 하는 표시장치.
  12. 제 11 항에 있어서,
    상기 트랜지스터(112)의 게이트전극과 드레인단자를 전기적으로 접속하는 수단을 갖는 것을 특징으로 하는 표시장치.
  13. 제 11 항 또는 제 12 항에 있어서,
    상기 디지털 영상신호와는 다른 신호에 의해, 상기 트랜지스터(112)의 드레인전류를 상기 발광소자(106)에 흐르게 하지 않도록 하는 수단을 가진 것을 특징으로 하는 표시장치.
  14. 제 1 항, 제 2 항, 제 3 항, 제 7 항, 제 8 항, 제 11 항 또는 제 12 항 중 어느 한 항에 있어서,
    상기 제1 전류는 상기 디지털 영상신호에 의해 변화하지 않는 것을 특징으로 하는 표시장치.
  15. 제 7 항, 제 8 항, 제 11 항 또는 제 12 항 중 어느 한 항에 있어서,
    상기 화소는, 상기 디지털 영상신호를 유지하는 수단을 가진 것을 특징으로 하는 표시장치.
  16. 제 1 항, 제 2 항, 제 3 항, 제 7 항, 제 8 항, 제 11 항, 제 12 항 중 어느 한 항에 있어서,
    상기 화소는, 그 화소에의 상기 디지털 영상신호의 입력을 선택하는 수단과, 상기 디지털 영상신호를 유지하는 수단을 가진 것을 특징으로 하는 표시장치.
  17. 제 1 항, 제 2 항, 제 3 항, 제 7 항, 제 8 항, 제 11 항, 제 12 항 중 어느 한 항에 있어서,
    상기 화소를 복수 갖고, 상기 제1 전류의 전류값은, 복수의 상기 화소의 적어도 일부에서 동일한 것을 특징으로 하는 표시장치.
  18. 제 1 항, 제 2 항, 제 3 항, 제 7 항, 제 8 항, 제 11 항, 제 12 항 중 어느 한 항에 있어서,
    상기 화소에 일정한 전류를 입력하는 구동회로를 가진 것을 특징으로 하는 표시장치.
  19. 화소에 있어서, 입력된 제1 전류를 전압으로 변환하고, 변환된 상기 전압을 유지하는 제1 동작과, 입력된 디지털 영상신호에 의해, 유지된 상기 전압을 제2 전류로 변환하고, 상기 제2 전류를 발광소자에 흐르게 하는 제2 동작을 행하고,
    상기 제2 동작은, 상기 화소에의 상기 디지털 영상신호의 입력을 선택하고, 입력된 상기 디지털 영상신호를 유지하는 동작을 포함하는 것을 특징으로 하는 표시장치의 구동방법.
  20. 삭제
  21. 제 19 항에 있어서,
    상기 제1 동작과 상기 제2 동작과는 독립적으로 행해지는 것을 특징으로 하는 표시장치의 구동방법.
  22. 제 19 항에 있어서,
    1프레임기간에서의 상기 발광소자에 상기 제2 전류가 흐르는 기간의 비율을 변화시킴으로써, 계조를 표현하는 것을 특징으로 하는 표시장치의 구동방법.
  23. 제 19 항에 있어서,
    1프레임기간을 복수의 서브프레임기간으로 분할하고, 상기 복수의 서브프레임기간 각각에 있어서, 상기 제2 동작을 행하여 계조를 표현하는 것을 특징으로 하는 표시장치의 구동방법.
  24. 제 23 항에 있어서,
    상기 복수의 서브프레임기간의 적어도 하나에 있어서, 상기 디지털 영상신호와는 다른 신호에 의해 상기 제2 전류를 상기 발광소자에 흐르게 하지 않도록 하는, 비표시기간을 설정하는 것을 특징으로 하는 표시장치의 구동방법.
  25. 제 24 항에 있어서,
    상기 비표시기간에 있어서 상기 제1 동작을 행하는 것을 특징으로 하는 표시장치의 구동방법.
KR1020047004178A 2001-09-21 2002-09-12 표시장치 및 그 구동방법 KR100924739B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2001289983 2001-09-21
JPJP-P-2001-00289983 2001-09-21
PCT/JP2002/009354 WO2003027997A1 (fr) 2001-09-21 2002-09-12 Ecran et procede de fonctionnement associe

Publications (2)

Publication Number Publication Date
KR20040039395A KR20040039395A (ko) 2004-05-10
KR100924739B1 true KR100924739B1 (ko) 2009-11-05

Family

ID=19112391

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020047004178A KR100924739B1 (ko) 2001-09-21 2002-09-12 표시장치 및 그 구동방법

Country Status (6)

Country Link
US (3) US7138967B2 (ko)
JP (11) JP4197647B2 (ko)
KR (1) KR100924739B1 (ko)
CN (3) CN102290005B (ko)
TW (1) TW569176B (ko)
WO (1) WO2003027997A1 (ko)

Families Citing this family (218)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW550530B (en) * 2000-10-27 2003-09-01 Semiconductor Energy Lab Display device and method of driving the same
US7569849B2 (en) 2001-02-16 2009-08-04 Ignis Innovation Inc. Pixel driver circuit and pixel circuit having the pixel driver circuit
KR100861629B1 (ko) * 2001-06-08 2008-10-07 톰슨 라이센싱 Ｌｃｏｓ 컬럼 메모리 효과 축소
CN102290005B (zh) * 2001-09-21 2017-06-20 株式会社半导体能源研究所 有机发光二极管显示装置的驱动方法
SG120075A1 (en) * 2001-09-21 2006-03-28 Semiconductor Energy Lab Semiconductor device
KR100940342B1 (ko) 2001-11-13 2010-02-04 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시장치 및 그 구동방법
CN101673508B (zh) * 2002-01-18 2013-01-09 株式会社半导体能源研究所 发光器件
JP3989761B2 (ja) 2002-04-09 2007-10-10 株式会社半導体エネルギー研究所 半導体表示装置
US7038239B2 (en) 2002-04-09 2006-05-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor element and display device using the same
JP3989763B2 (ja) 2002-04-15 2007-10-10 株式会社半導体エネルギー研究所 半導体表示装置
TWI270919B (en) * 2002-04-15 2007-01-11 Semiconductor Energy Lab Display device and method of fabricating the same
US7242021B2 (en) * 2002-04-23 2007-07-10 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and display element using semiconductor device
TWI272556B (en) 2002-05-13 2007-02-01 Semiconductor Energy Lab Display device
TWI263339B (en) * 2002-05-15 2006-10-01 Semiconductor Energy Lab Light emitting device and method for manufacturing the same
US7256421B2 (en) 2002-05-17 2007-08-14 Semiconductor Energy Laboratory, Co., Ltd. Display device having a structure for preventing the deterioration of a light emitting device
US7184034B2 (en) * 2002-05-17 2007-02-27 Semiconductor Energy Laboratory Co., Ltd. Display device
TWI360098B (en) * 2002-05-17 2012-03-11 Semiconductor Energy Lab Display apparatus and driving method thereof
US7474285B2 (en) * 2002-05-17 2009-01-06 Semiconductor Energy Laboratory Co., Ltd. Display apparatus and driving method thereof
US7170479B2 (en) * 2002-05-17 2007-01-30 Semiconductor Energy Laboratory Co., Ltd. Display device and driving method thereof
SG119186A1 (en) * 2002-05-17 2006-02-28 Semiconductor Energy Lab Display apparatus and driving method thereof
JP4566523B2 (ja) * 2002-05-17 2010-10-20 株式会社半導体エネルギー研究所 表示装置
US7696952B2 (en) 2002-08-09 2010-04-13 Semiconductor Energy Laboratory Co., Ltd Display device and method of driving the same
TWI318490B (en) * 2002-08-30 2009-12-11 Semiconductor Energy Lab Current source circuit, display device using the same and driving method thereof
TW571281B (en) * 2002-09-12 2004-01-11 Au Optronics Corp Driving circuit and method for a display device and display device therewith
US8035626B2 (en) 2002-11-29 2011-10-11 Semiconductor Energy Laboratory Co., Ltd. Current driving circuit and display device using the current driving circuit
JP4307830B2 (ja) * 2002-12-25 2009-08-05 株式会社半導体エネルギー研究所 画像表示装置
CA2419704A1 (en) 2003-02-24 2004-08-24 Ignis Innovation Inc. Method of manufacturing a pixel with organic light-emitting diode
JP4663327B2 (ja) 2003-02-28 2011-04-06 株式会社半導体エネルギー研究所 半導体装置
WO2004086344A1 (ja) * 2003-03-26 2004-10-07 Semiconductor Energy Laboratory Co. Ltd. 表示装置及びその駆動方法
CN102709478B (zh) 2003-03-26 2016-08-17 株式会社半导体能源研究所 发光装置
JP2004318093A (ja) * 2003-03-31 2004-11-11 Sanyo Electric Co Ltd 発光ディスプレイ及びその駆動方法及びエレクトロルミネッセンス表示回路及びエレクトロルミネッセンスディスプレイ
JP2004317576A (ja) * 2003-04-11 2004-11-11 Seiko Epson Corp 駆動回路、駆動方法、電気光学装置、及び電子機器
JP2005128476A (ja) * 2003-04-17 2005-05-19 Sanyo Electric Co Ltd 表示装置
US7250720B2 (en) 2003-04-25 2007-07-31 Semiconductor Energy Laboratory Co., Ltd. Display device
US7453427B2 (en) 2003-05-09 2008-11-18 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and driving method thereof
JP4618986B2 (ja) * 2003-05-16 2011-01-26 株式会社半導体エネルギー研究所 表示装置
JP2004341353A (ja) * 2003-05-16 2004-12-02 Toshiba Matsushita Display Technology Co Ltd アクティブマトリクス型表示装置
JP4583724B2 (ja) * 2003-05-16 2010-11-17 株式会社半導体エネルギー研究所 表示装置
JP4425574B2 (ja) * 2003-05-16 2010-03-03 株式会社半導体エネルギー研究所 素子基板及び発光装置
JP4754772B2 (ja) * 2003-05-16 2011-08-24 株式会社半導体エネルギー研究所 発光装置及び該発光装置を用いた電子機器
US7928945B2 (en) 2003-05-16 2011-04-19 Semiconductor Energy Laboratory Co., Ltd. Display device and driving method thereof
JP4755293B2 (ja) * 2003-05-16 2011-08-24 株式会社半導体エネルギー研究所 発光装置及び電子機器
US7221095B2 (en) 2003-06-16 2007-05-22 Semiconductor Energy Laboratory Co., Ltd. Light emitting device and method for fabricating light emitting device
JP4662698B2 (ja) * 2003-06-25 2011-03-30 ルネサスエレクトロニクス株式会社 電流源回路、並びに電流設定方法
JP2005024690A (ja) * 2003-06-30 2005-01-27 Fujitsu Hitachi Plasma Display Ltd ディスプレイ装置およびディスプレイの駆動方法
US8552933B2 (en) 2003-06-30 2013-10-08 Semiconductor Energy Laboratory Co., Ltd. Light emitting device and driving method of the same
JP4515051B2 (ja) * 2003-06-30 2010-07-28 株式会社半導体エネルギー研究所 素子基板及び発光装置
KR100515351B1 (ko) * 2003-07-08 2005-09-15 삼성에스디아이 주식회사 표시 패널, 이를 이용한 발광 표시 장치 및 그 구동 방법
KR101115295B1 (ko) * 2003-07-08 2012-03-13 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시장치 및 그 구동방법
JP4889926B2 (ja) * 2003-07-31 2012-03-07 株式会社半導体エネルギー研究所 表示装置、及びその駆動方法
US7961160B2 (en) * 2003-07-31 2011-06-14 Semiconductor Energy Laboratory Co., Ltd. Display device, a driving method of a display device, and a semiconductor integrated circuit incorporated in a display device
US7408195B2 (en) * 2003-09-04 2008-08-05 Cypress Semiconductor Corporation (Belgium) Bvba Semiconductor pixel arrays with reduced sensitivity to defects
WO2005027085A1 (en) 2003-09-12 2005-03-24 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and driving method of the same
CA2443206A1 (en) 2003-09-23 2005-03-23 Ignis Innovation Inc. Amoled display backplanes - pixel driver circuits, array architecture, and external compensation
JP4752177B2 (ja) * 2003-10-30 2011-08-17 セイコーエプソン株式会社 表示装置の駆動回路、表示装置の駆動方法、電気光学装置及び電子機器
US7683860B2 (en) 2003-12-02 2010-03-23 Semiconductor Energy Laboratory Co., Ltd. Display device, driving method thereof, and element substrate
JP4841831B2 (ja) * 2003-12-02 2011-12-21 株式会社半導体エネルギー研究所 表示装置及びその駆動方法
DE10360816A1 (de) * 2003-12-23 2005-07-28 Deutsche Thomson-Brandt Gmbh Schaltung und Ansteuerverfahren für eine Leuchtanzeige
US7274350B2 (en) * 2004-01-22 2007-09-25 Au Optronics Corp. Analog buffer for LTPS amLCD
JP5099974B2 (ja) * 2004-01-30 2012-12-19 株式会社半導体エネルギー研究所 発光装置
US7446742B2 (en) 2004-01-30 2008-11-04 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
JP4583776B2 (ja) * 2004-02-13 2010-11-17 株式会社半導体エネルギー研究所 表示装置の作製方法
US7268498B2 (en) 2004-04-28 2007-09-11 Semiconductor Energy Laboratory Co., Ltd. Display device
US8355015B2 (en) * 2004-05-21 2013-01-15 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, display device and electronic device including a diode electrically connected to a signal line
EP1610292B1 (en) 2004-06-25 2016-06-15 Semiconductor Energy Laboratory Co., Ltd. Display device, driving method thereof and electronic device
JP4656870B2 (ja) * 2004-06-25 2011-03-23 株式会社半導体エネルギー研究所 半導体表示装置及び電子機器
JP5514389B2 (ja) * 2004-06-25 2014-06-04 株式会社半導体エネルギー研究所 半導体装置及び表示装置
US7332742B2 (en) 2004-06-29 2008-02-19 Semiconductor Energy Laboratory Co., Ltd. Display device and electronic apparatus
CA2472671A1 (en) 2004-06-29 2005-12-29 Ignis Innovation Inc. Voltage-programming scheme for current-driven amoled displays
JP4020106B2 (ja) * 2004-07-08 2007-12-12 セイコーエプソン株式会社 画素回路、その駆動方法、電気光学装置および電子機器
US7105855B2 (en) * 2004-09-20 2006-09-12 Eastman Kodak Company Providing driving current arrangement for OLED device
US20060076567A1 (en) * 2004-09-24 2006-04-13 Keisuke Miyagawa Driving method of light emitting device
KR100701090B1 (ko) * 2004-11-12 2007-03-29 비오이 하이디스 테크놀로지 주식회사 액정표시장치의 계조 구현 장치
CA2490858A1 (en) 2004-12-07 2006-06-07 Ignis Innovation Inc. Driving method for compensated voltage-programming of amoled displays
US10013907B2 (en) 2004-12-15 2018-07-03 Ignis Innovation Inc. Method and system for programming, calibrating and/or compensating, and driving an LED display
US9280933B2 (en) 2004-12-15 2016-03-08 Ignis Innovation Inc. System and methods for extraction of threshold and mobility parameters in AMOLED displays
US9799246B2 (en) 2011-05-20 2017-10-24 Ignis Innovation Inc. System and methods for extraction of threshold and mobility parameters in AMOLED displays
US10012678B2 (en) 2004-12-15 2018-07-03 Ignis Innovation Inc. Method and system for programming, calibrating and/or compensating, and driving an LED display
US9275579B2 (en) 2004-12-15 2016-03-01 Ignis Innovation Inc. System and methods for extraction of threshold and mobility parameters in AMOLED displays
US8576217B2 (en) 2011-05-20 2013-11-05 Ignis Innovation Inc. System and methods for extraction of threshold and mobility parameters in AMOLED displays
US9171500B2 (en) 2011-05-20 2015-10-27 Ignis Innovation Inc. System and methods for extraction of parasitic parameters in AMOLED displays
US20140111567A1 (en) 2005-04-12 2014-04-24 Ignis Innovation Inc. System and method for compensation of non-uniformities in light emitting device displays
JP5128287B2 (ja) 2004-12-15 2013-01-23 イグニス・イノベイション・インコーポレーテッド 表示アレイのためのリアルタイム校正を行う方法及びシステム
KR100599657B1 (ko) * 2005-01-05 2006-07-12 삼성에스디아이 주식회사 표시 장치 및 그 구동 방법
JP2006208743A (ja) * 2005-01-28 2006-08-10 Sony Corp 画素回路及び表示装置
CA2495726A1 (en) 2005-01-28 2006-07-28 Ignis Innovation Inc. Locally referenced voltage programmed pixel for amoled displays
CA2496642A1 (en) 2005-02-10 2006-08-10 Ignis Innovation Inc. Fast settling time driving method for organic light-emitting diode (oled) displays based on current programming
TWI327720B (en) * 2005-03-11 2010-07-21 Sanyo Electric Co Active matrix type display device and driving method thereof
JP4986468B2 (ja) * 2005-03-11 2012-07-25 三洋電機株式会社 アクティブマトリクス型表示装置
JP2006251453A (ja) * 2005-03-11 2006-09-21 Sanyo Electric Co Ltd アクティブマトリクス型表示装置及びその駆動方法
US8300031B2 (en) * 2005-04-20 2012-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element
US7852298B2 (en) 2005-06-08 2010-12-14 Ignis Innovation Inc. Method and system for driving a light emitting device display
US20070109284A1 (en) 2005-08-12 2007-05-17 Semiconductor Energy Laboratory Co., Ltd. Display device
CA2518276A1 (en) 2005-09-13 2007-03-13 Ignis Innovation Inc. Compensation technique for luminance degradation in electro-luminance devices
JP2007086349A (ja) * 2005-09-21 2007-04-05 Tohoku Pioneer Corp 発光表示パネルの駆動装置および駆動方法
JP2007093875A (ja) * 2005-09-28 2007-04-12 Toshiba Matsushita Display Technology Co Ltd アクティブマトリクス型表示装置
JP5013697B2 (ja) 2005-10-19 2012-08-29 三洋電機株式会社 表示装置
US9269322B2 (en) 2006-01-09 2016-02-23 Ignis Innovation Inc. Method and system for driving an active matrix display circuit
KR20090006057A (ko) 2006-01-09 2009-01-14 이그니스 이노베이션 인크. 능동 매트릭스 디스플레이 회로 구동 방법 및 시스템
US9489891B2 (en) 2006-01-09 2016-11-08 Ignis Innovation Inc. Method and system for driving an active matrix display circuit
WO2007118332A1 (en) 2006-04-19 2007-10-25 Ignis Innovation Inc. Stable driving scheme for active matrix displays
TWI478134B (zh) * 2006-05-31 2015-03-21 Semiconductor Energy Lab 顯示裝置、顯示裝置的驅動方法、以及電子設備
CA2556961A1 (en) 2006-08-15 2008-02-15 Ignis Innovation Inc. Oled compensation technique based on oled capacitance
JP2008046377A (ja) * 2006-08-17 2008-02-28 Sony Corp 表示装置
US7742011B2 (en) * 2006-10-31 2010-06-22 Hewlett-Packard Development Company, L.P. Image display system
JP5076679B2 (ja) * 2007-06-28 2012-11-21 ソニー株式会社 固体撮像装置及びカメラモジュール
US20090101980A1 (en) * 2007-10-19 2009-04-23 International Business Machines Corporation Method of fabricating a gate structure and the structure thereof
KR100893481B1 (ko) * 2007-11-08 2009-04-17 삼성모바일디스플레이주식회사 유기전계발광 표시장치 및 그 구동방법
JP2009133913A (ja) * 2007-11-28 2009-06-18 Sony Corp 表示装置
WO2009127065A1 (en) 2008-04-18 2009-10-22 Ignis Innovation Inc. System and driving method for light emitting device display
CA2637343A1 (en) 2008-07-29 2010-01-29 Ignis Innovation Inc. Improving the display source driver
US8599222B2 (en) 2008-09-04 2013-12-03 Seiko Epson Corporation Method of driving pixel circuit, light emitting device, and electronic apparatus
JP5306762B2 (ja) * 2008-10-08 2013-10-02 株式会社ジャパンディスプレイウェスト 電気光学装置及び電子機器
US9370075B2 (en) 2008-12-09 2016-06-14 Ignis Innovation Inc. System and method for fast compensation programming of pixels in a display
US8130182B2 (en) * 2008-12-18 2012-03-06 Global Oled Technology Llc Digital-drive electroluminescent display with aging compensation
TWI401663B (zh) * 2009-03-13 2013-07-11 Au Optronics Corp 具雙向穩壓功能之液晶顯示裝置
TWI406249B (zh) * 2009-06-02 2013-08-21 Sitronix Technology Corp 液晶點反轉驅動電路
CA2669367A1 (en) 2009-06-16 2010-12-16 Ignis Innovation Inc Compensation technique for color shift in displays
US9311859B2 (en) 2009-11-30 2016-04-12 Ignis Innovation Inc. Resetting cycle for aging compensation in AMOLED displays
US10319307B2 (en) 2009-06-16 2019-06-11 Ignis Innovation Inc. Display system with compensation techniques and/or shared level resources
US9384698B2 (en) 2009-11-30 2016-07-05 Ignis Innovation Inc. System and methods for aging compensation in AMOLED displays
CA2688870A1 (en) 2009-11-30 2011-05-30 Ignis Innovation Inc. Methode and techniques for improving display uniformity
US8633873B2 (en) * 2009-11-12 2014-01-21 Ignis Innovation Inc. Stable fast programming scheme for displays
US10996258B2 (en) 2009-11-30 2021-05-04 Ignis Innovation Inc. Defect detection and correction of pixel circuits for AMOLED displays
US8803417B2 (en) 2009-12-01 2014-08-12 Ignis Innovation Inc. High resolution pixel architecture
CA2687631A1 (en) 2009-12-06 2011-06-06 Ignis Innovation Inc Low power driving scheme for display applications
KR101913111B1 (ko) * 2009-12-18 2018-10-31 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
US10163401B2 (en) 2010-02-04 2018-12-25 Ignis Innovation Inc. System and methods for extracting correlation curves for an organic light emitting device
CA2692097A1 (en) 2010-02-04 2011-08-04 Ignis Innovation Inc. Extracting correlation curves for light emitting device
US20140313111A1 (en) 2010-02-04 2014-10-23 Ignis Innovation Inc. System and methods for extracting correlation curves for an organic light emitting device
US10176736B2 (en) 2010-02-04 2019-01-08 Ignis Innovation Inc. System and methods for extracting correlation curves for an organic light emitting device
US10089921B2 (en) 2010-02-04 2018-10-02 Ignis Innovation Inc. System and methods for extracting correlation curves for an organic light emitting device
US9881532B2 (en) 2010-02-04 2018-01-30 Ignis Innovation Inc. System and method for extracting correlation curves for an organic light emitting device
CA2696778A1 (en) 2010-03-17 2011-09-17 Ignis Innovation Inc. Lifetime, uniformity, parameter extraction methods
KR101682690B1 (ko) * 2010-07-20 2016-12-07 삼성디스플레이 주식회사 화소 및 이를 이용한 유기전계발광 표시장치
KR101692367B1 (ko) * 2010-07-22 2017-01-04 삼성디스플레이 주식회사 화소 및 이를 이용한 유기전계발광 표시장치
JP5244879B2 (ja) * 2010-09-24 2013-07-24 株式会社半導体エネルギー研究所 表示装置
US8907991B2 (en) 2010-12-02 2014-12-09 Ignis Innovation Inc. System and methods for thermal compensation in AMOLED displays
TWI508509B (zh) * 2011-04-06 2015-11-11 Neoviewkolon Co Ltd 光學儀器之資訊屏幕
US20140368491A1 (en) 2013-03-08 2014-12-18 Ignis Innovation Inc. Pixel circuits for amoled displays
US9351368B2 (en) 2013-03-08 2016-05-24 Ignis Innovation Inc. Pixel circuits for AMOLED displays
US9886899B2 (en) 2011-05-17 2018-02-06 Ignis Innovation Inc. Pixel Circuits for AMOLED displays
US9606607B2 (en) 2011-05-17 2017-03-28 Ignis Innovation Inc. Systems and methods for display systems with dynamic power control
WO2012156942A1 (en) 2011-05-17 2012-11-22 Ignis Innovation Inc. Systems and methods for display systems with dynamic power control
US9530349B2 (en) 2011-05-20 2016-12-27 Ignis Innovations Inc. Charged-based compensation and parameter extraction in AMOLED displays
US9466240B2 (en) 2011-05-26 2016-10-11 Ignis Innovation Inc. Adaptive feedback system for compensating for aging pixel areas with enhanced estimation speed
CN106910464B (zh) 2011-05-27 2020-04-24 伊格尼斯创新公司 补偿显示器阵列中像素的系统和驱动发光器件的像素电路
CN103597534B (zh) 2011-05-28 2017-02-15 伊格尼斯创新公司 用于快速补偿显示器中的像素的编程的系统和方法
CN102867489B (zh) * 2011-07-08 2016-01-13 富泰华工业（深圳）有限公司 液晶显示器及其驱动电路
US9070775B2 (en) 2011-08-03 2015-06-30 Ignis Innovations Inc. Thin film transistor
US8901579B2 (en) 2011-08-03 2014-12-02 Ignis Innovation Inc. Organic light emitting diode and method of manufacturing
US8743027B2 (en) * 2011-08-30 2014-06-03 E Ink Holdings Inc. OLED driving circuit and method of the same used in display panel
JP5909731B2 (ja) * 2011-10-17 2016-04-27 株式会社Ｊｏｌｅｄ 表示装置及びその制御方法
JP5927484B2 (ja) * 2011-11-10 2016-06-01 株式会社Ｊｏｌｅｄ 表示装置及びその制御方法
US9324268B2 (en) 2013-03-15 2016-04-26 Ignis Innovation Inc. Amoled displays with multiple readout circuits
US10089924B2 (en) 2011-11-29 2018-10-02 Ignis Innovation Inc. Structural and low-frequency non-uniformity compensation
US9385169B2 (en) 2011-11-29 2016-07-05 Ignis Innovation Inc. Multi-functional active matrix organic light-emitting diode display
EP2624542B1 (en) * 2012-01-31 2017-03-29 Samsung Electronics Co., Ltd. Television
US8937632B2 (en) 2012-02-03 2015-01-20 Ignis Innovation Inc. Driving system for active-matrix displays
US9747834B2 (en) 2012-05-11 2017-08-29 Ignis Innovation Inc. Pixel circuits including feedback capacitors and reset capacitors, and display systems therefore
US8922544B2 (en) 2012-05-23 2014-12-30 Ignis Innovation Inc. Display systems with compensation for line propagation delay
KR20130136750A (ko) * 2012-06-05 2013-12-13 삼성디스플레이 주식회사 유기전계발광 표시장치의 구동방법
JP2014038168A (ja) 2012-08-14 2014-02-27 Samsung Display Co Ltd 表示装置、電子機器、駆動方法および駆動回路
US20140132649A1 (en) * 2012-11-13 2014-05-15 Pixtronix, Inc. Subframe controlling circuits and methods for field sequential type digital display apparatus
KR102011178B1 (ko) * 2012-11-26 2019-08-14 아이엠이씨 브이제트더블유 액티브 매트릭스 디스플레이의 저전력 디지털 구동 장치 및 방법
JP2014109703A (ja) 2012-12-03 2014-06-12 Samsung Display Co Ltd 表示装置および駆動方法
US9336717B2 (en) 2012-12-11 2016-05-10 Ignis Innovation Inc. Pixel circuits for AMOLED displays
US9786223B2 (en) 2012-12-11 2017-10-10 Ignis Innovation Inc. Pixel circuits for AMOLED displays
US9830857B2 (en) 2013-01-14 2017-11-28 Ignis Innovation Inc. Cleaning common unwanted signals from pixel measurements in emissive displays
WO2014108879A1 (en) 2013-01-14 2014-07-17 Ignis Innovation Inc. Driving scheme for emissive displays providing compensation for driving transistor variations
US9721505B2 (en) 2013-03-08 2017-08-01 Ignis Innovation Inc. Pixel circuits for AMOLED displays
CA2894717A1 (en) 2015-06-19 2016-12-19 Ignis Innovation Inc. Optoelectronic device characterization in array with shared sense line
EP3043338A1 (en) 2013-03-14 2016-07-13 Ignis Innovation Inc. Re-interpolation with edge detection for extracting an aging pattern for amoled displays
DE112014001402T5 (de) 2013-03-15 2016-01-28 Ignis Innovation Inc. Dynamische Anpassung von Berührungsauflösungen einer Amoled-Anzeige
WO2014174427A1 (en) 2013-04-22 2014-10-30 Ignis Innovation Inc. Inspection system for oled display panels
DE112014003719T5 (de) 2013-08-12 2016-05-19 Ignis Innovation Inc. Kompensationsgenauigkeit
US20150076472A1 (en) * 2013-09-13 2015-03-19 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device, lighting device, and display device
CN104780653B (zh) * 2013-12-02 2017-05-03 立锜科技股份有限公司 发光元件控制电路及控制方法
US9741282B2 (en) 2013-12-06 2017-08-22 Ignis Innovation Inc. OLED display system and method
US9761170B2 (en) 2013-12-06 2017-09-12 Ignis Innovation Inc. Correction for localized phenomena in an image array
US9502653B2 (en) 2013-12-25 2016-11-22 Ignis Innovation Inc. Electrode contacts
US10997901B2 (en) 2014-02-28 2021-05-04 Ignis Innovation Inc. Display system
JP2015175921A (ja) 2014-03-13 2015-10-05 株式会社ジャパンディスプレイ 表示装置
US10176752B2 (en) 2014-03-24 2019-01-08 Ignis Innovation Inc. Integrated gate driver
DE102015206281A1 (de) 2014-04-08 2015-10-08 Ignis Innovation Inc. Anzeigesystem mit gemeinsam genutzten Niveauressourcen für tragbare Vorrichtungen
KR20150142943A (ko) * 2014-06-12 2015-12-23 삼성디스플레이 주식회사 유기 발광 표시 장치
CA2872563A1 (en) 2014-11-28 2016-05-28 Ignis Innovation Inc. High pixel density array architecture
CA2873476A1 (en) 2014-12-08 2016-06-08 Ignis Innovation Inc. Smart-pixel display architecture
JP6476449B2 (ja) * 2014-12-16 2019-03-06 株式会社Ｊｏｌｅｄ 表示パネル、および表示パネルの製造方法
CA2879462A1 (en) 2015-01-23 2016-07-23 Ignis Innovation Inc. Compensation for color variation in emissive devices
CN104778917B (zh) * 2015-01-30 2017-12-19 京东方科技集团股份有限公司 像素驱动电路及其驱动方法和显示设备
CA2886862A1 (en) 2015-04-01 2016-10-01 Ignis Innovation Inc. Adjusting display brightness for avoiding overheating and/or accelerated aging
CA2889870A1 (en) 2015-05-04 2016-11-04 Ignis Innovation Inc. Optical feedback system
CA2892714A1 (en) 2015-05-27 2016-11-27 Ignis Innovation Inc Memory bandwidth reduction in compensation system
CA2898282A1 (en) 2015-07-24 2017-01-24 Ignis Innovation Inc. Hybrid calibration of current sources for current biased voltage progra mmed (cbvp) displays
US10657895B2 (en) 2015-07-24 2020-05-19 Ignis Innovation Inc. Pixels and reference circuits and timing techniques
US10373554B2 (en) 2015-07-24 2019-08-06 Ignis Innovation Inc. Pixels and reference circuits and timing techniques
CA2900170A1 (en) 2015-08-07 2017-02-07 Gholamreza Chaji Calibration of pixel based on improved reference values
CA2908285A1 (en) 2015-10-14 2017-04-14 Ignis Innovation Inc. Driver with multiple color pixel structure
CA2909813A1 (en) 2015-10-26 2017-04-26 Ignis Innovation Inc High ppi pattern orientation
JP2017129749A (ja) * 2016-01-20 2017-07-27 株式会社ジャパンディスプレイ 表示装置、電子機器及び表示装置の制御方法
DE102017222059A1 (de) 2016-12-06 2018-06-07 Ignis Innovation Inc. Pixelschaltungen zur Minderung von Hysterese
US10255881B1 (en) * 2016-12-16 2019-04-09 Facebook Technologies, Llc Production characterization of panel aging
US10839771B2 (en) 2016-12-22 2020-11-17 Intel Corporation Display driver
US10909933B2 (en) * 2016-12-22 2021-02-02 Intel Corporation Digital driver for displays
US20180182294A1 (en) * 2016-12-22 2018-06-28 Intel Corporation Low power dissipation pixel for display
US10714018B2 (en) 2017-05-17 2020-07-14 Ignis Innovation Inc. System and method for loading image correction data for displays
CN107093400B (zh) * 2017-05-22 2023-10-24 杭州视芯科技股份有限公司 Led显示装置及其驱动方法
US11025899B2 (en) 2017-08-11 2021-06-01 Ignis Innovation Inc. Optical correction systems and methods for correcting non-uniformity of emissive display devices
CN107731164B (zh) * 2017-10-31 2020-03-06 京东方科技集团股份有限公司 像素驱动电路及其驱动方法、显示装置
US10971078B2 (en) 2018-02-12 2021-04-06 Ignis Innovation Inc. Pixel measurement through data line
US11145251B2 (en) * 2018-10-23 2021-10-12 Innolux Corporation Display device
CN110782854B (zh) * 2019-10-08 2020-09-08 深圳市华星光电半导体显示技术有限公司 电子设备及其阅读模式的识别方法
CN111129003B (zh) * 2019-12-18 2022-07-29 重庆康佳光电技术研究院有限公司 一种电致发光器件的覆晶结构和显示装置
DE102020204708A1 (de) 2020-04-14 2021-10-14 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Bildelement und verfahren zum betreiben eines bildelements
JP2022041743A (ja) * 2020-09-01 2022-03-11 株式会社ジャパンディスプレイ 発光装置及び発光装置の駆動方法
CN114255689B (zh) * 2020-09-11 2023-03-17 成都辰显光电有限公司 像素驱动电路及其驱动方法、显示面板
TWI795902B (zh) * 2021-09-07 2023-03-11 友達光電股份有限公司 控制電路、顯示面板及畫素電路驅動方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1998048403A1 (en) * 1997-04-23 1998-10-29 Sarnoff Corporation Active matrix light emitting diode pixel structure and method
JPH11282419A (ja) 1998-03-31 1999-10-15 Nec Corp 素子駆動装置および方法、画像表示装置
JP2001042822A (ja) 1999-08-03 2001-02-16 Pioneer Electronic Corp アクティブマトリクス型表示装置

Family Cites Families (64)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62122488A (ja) * 1985-11-22 1987-06-03 Toshiba Corp Ｘ線撮影装置
JPH0542488Y2 (ko) 1986-01-28 1993-10-26
DE3924620A1 (de) 1989-07-26 1991-01-31 Hilti Ag Pulverkraftbetriebenes bolzensetzgeraet
JPH06339148A (ja) * 1993-03-29 1994-12-06 Hitachi Ltd 色補正器、それを用いた画像表示装置、及び該画像表示装置から成る白バランス調整システム、並びに、白バランス調整方法、及び色調整方法
US5396133A (en) * 1993-10-01 1995-03-07 Cirrus Logic, Inc. High speed CMOS current switching circuits
US5548238A (en) * 1993-10-01 1996-08-20 Cirrus Logic Inc. Low power high speed CMOS current switching circuit
US5504444A (en) * 1994-01-24 1996-04-02 Arithmos, Inc. Driver circuits with extended voltage range
JP3251466B2 (ja) * 1994-06-13 2002-01-28 キヤノン株式会社 複数の冷陰極素子を備えた電子線発生装置、並びにその駆動方法、並びにそれを応用した画像形成装置
US5714968A (en) * 1994-08-09 1998-02-03 Nec Corporation Current-dependent light-emitting element drive circuit for use in active matrix display device
JP2689916B2 (ja) * 1994-08-09 1997-12-10 日本電気株式会社 アクティブマトリクス型電流制御型発光素子の駆動回路
JP3467334B2 (ja) 1994-10-31 2003-11-17 Ｔｄｋ株式会社 エレクトロルミネセンス表示装置
JP3219185B2 (ja) * 1995-08-23 2001-10-15 キヤノン株式会社 電子発生装置、画像表示装置およびそれらの駆動回路、駆動方法
JP3311246B2 (ja) * 1995-08-23 2002-08-05 キヤノン株式会社 電子発生装置、画像表示装置およびそれらの駆動回路、駆動方法
US5952789A (en) 1997-04-14 1999-09-14 Sarnoff Corporation Active matrix organic light emitting diode (amoled) display pixel structure and data load/illuminate circuit therefor
US6229506B1 (en) * 1997-04-23 2001-05-08 Sarnoff Corporation Active matrix light emitting diode pixel structure and concomitant method
US6229508B1 (en) * 1997-09-29 2001-05-08 Sarnoff Corporation Active matrix light emitting diode pixel structure and concomitant method
JPH11212493A (ja) 1998-01-29 1999-08-06 Sharp Corp 発光表示装置
GB9812742D0 (en) 1998-06-12 1998-08-12 Philips Electronics Nv Active matrix electroluminescent display devices
GB9812739D0 (en) * 1998-06-12 1998-08-12 Koninkl Philips Electronics Nv Active matrix electroluminescent display devices
US6348906B1 (en) * 1998-09-03 2002-02-19 Sarnoff Corporation Line scanning circuit for a dual-mode display
JP3315652B2 (ja) 1998-09-07 2002-08-19 キヤノン株式会社 電流出力回路
JP3564347B2 (ja) * 1999-02-19 2004-09-08 株式会社東芝 表示装置の駆動回路及び液晶表示装置
JP3635976B2 (ja) 1999-03-31 2005-04-06 セイコーエプソン株式会社 エレクトロルミネセンス表示装置
US6341275B1 (en) * 1999-04-27 2002-01-22 Winbond Electrnics Corp. Programmable and expandable hamming neural network circuit
US6266000B1 (en) 1999-04-30 2001-07-24 Agilent Technologies, Inc. Programmable LED driver pad
KR100296113B1 (ko) * 1999-06-03 2001-07-12 구본준, 론 위라하디락사 전기발광소자
JP4092857B2 (ja) 1999-06-17 2008-05-28 ソニー株式会社 画像表示装置
JP4126909B2 (ja) * 1999-07-14 2008-07-30 ソニー株式会社 電流駆動回路及びそれを用いた表示装置、画素回路、並びに駆動方法
US7379039B2 (en) * 1999-07-14 2008-05-27 Sony Corporation Current drive circuit and display device using same pixel circuit, and drive method
JP2001109399A (ja) 1999-10-04 2001-04-20 Sanyo Electric Co Ltd カラー表示装置
JP3712104B2 (ja) 1999-11-16 2005-11-02 パイオニア株式会社 マトリクス型表示装置及びその駆動方法
JP2001147659A (ja) * 1999-11-18 2001-05-29 Sony Corp 表示装置
JP3368890B2 (ja) * 2000-02-03 2003-01-20 日亜化学工業株式会社 画像表示装置およびその制御方法
US6466189B1 (en) * 2000-03-29 2002-10-15 Koninklijke Philips Electronics N.V. Digitally controlled current integrator for reflective liquid crystal displays
TW502236B (en) * 2000-06-06 2002-09-11 Semiconductor Energy Lab Display device
US6528951B2 (en) * 2000-06-13 2003-03-04 Semiconductor Energy Laboratory Co., Ltd. Display device
JP4770001B2 (ja) * 2000-06-22 2011-09-07 日本テキサス・インスツルメンツ株式会社 駆動回路及び電圧ドライバ
CN1658266A (zh) * 2000-07-07 2005-08-24 精工爱普生株式会社 驱动电流驱动元件的驱动电路及其方法
ATE470923T1 (de) * 2000-07-07 2010-06-15 Seiko Epson Corp Stromabtastschaltung für organische elektrolumineszenzanzeige
KR100710279B1 (ko) * 2000-07-15 2007-04-23 엘지.필립스 엘시디 주식회사 엘렉트로 루미네센스 패널
US6411159B1 (en) * 2000-07-21 2002-06-25 Stmicroelectronics, Inc. Circuit for controlling current levels in differential logic circuitry
US20040183769A1 (en) * 2000-09-08 2004-09-23 Earl Schreyer Graphics digitizer
JP3937789B2 (ja) * 2000-10-12 2007-06-27 セイコーエプソン株式会社 有機エレクトロルミネッセンス素子を含む駆動回路及び電子機器及び電気光学装置
JP3618687B2 (ja) * 2001-01-10 2005-02-09 シャープ株式会社 表示装置
US6753654B2 (en) * 2001-02-21 2004-06-22 Semiconductor Energy Laboratory Co., Ltd. Light emitting device and electronic appliance
WO2002075713A1 (fr) * 2001-03-21 2002-09-26 Canon Kabushiki Kaisha Circuit d'excitation permettant d'activer un element emettant de la lumiere a matrice active
JPWO2002075710A1 (ja) 2001-03-21 2004-07-08 キヤノン株式会社 アクティブマトリクス型発光素子の駆動回路
JPWO2002077958A1 (ja) * 2001-03-22 2004-07-15 キヤノン株式会社 アクティブマトリクス型発光素子の駆動回路
US6661180B2 (en) * 2001-03-22 2003-12-09 Semiconductor Energy Laboratory Co., Ltd. Light emitting device, driving method for the same and electronic apparatus
JP2002278497A (ja) * 2001-03-22 2002-09-27 Canon Inc 表示パネル及びその駆動方法
JP2002287664A (ja) * 2001-03-23 2002-10-04 Canon Inc 表示パネルとその駆動方法
JP2002287682A (ja) * 2001-03-23 2002-10-04 Canon Inc 表示パネルとその駆動方法
US6715728B2 (en) * 2001-06-01 2004-04-06 Peter Nielsen Dumbbell support device and system for using the same
JP2003036054A (ja) * 2001-07-24 2003-02-07 Toshiba Corp 表示装置
JP3656580B2 (ja) * 2001-08-29 2005-06-08 日本電気株式会社 発光素子駆動回路及びそれを用いた発光表示装置
CN102290005B (zh) 2001-09-21 2017-06-20 株式会社半导体能源研究所 有机发光二极管显示装置的驱动方法
US7365713B2 (en) * 2001-10-24 2008-04-29 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and driving method thereof
SG110023A1 (en) * 2002-03-01 2005-04-28 Semiconductor Energy Lab Display device, light emitting device, and electronic eqipment
JP4089289B2 (ja) 2002-05-17 2008-05-28 株式会社日立製作所 画像表示装置
US7474285B2 (en) * 2002-05-17 2009-01-06 Semiconductor Energy Laboratory Co., Ltd. Display apparatus and driving method thereof
US7184034B2 (en) * 2002-05-17 2007-02-27 Semiconductor Energy Laboratory Co., Ltd. Display device
TWI360098B (en) * 2002-05-17 2012-03-11 Semiconductor Energy Lab Display apparatus and driving method thereof
SG119186A1 (en) * 2002-05-17 2006-02-28 Semiconductor Energy Lab Display apparatus and driving method thereof
US7170479B2 (en) * 2002-05-17 2007-01-30 Semiconductor Energy Laboratory Co., Ltd. Display device and driving method thereof

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1998048403A1 (en) * 1997-04-23 1998-10-29 Sarnoff Corporation Active matrix light emitting diode pixel structure and method
JPH11282419A (ja) 1998-03-31 1999-10-15 Nec Corp 素子駆動装置および方法、画像表示装置
JP2001042822A (ja) 1999-08-03 2001-02-16 Pioneer Electronic Corp アクティブマトリクス型表示装置

Also Published As

Publication number Publication date
JP2013238868A (ja) 2013-11-28
WO2003027997A1 (fr) 2003-04-03
JP2015129956A (ja) 2015-07-16
JP2011232765A (ja) 2011-11-17
JP2018200479A (ja) 2018-12-20
JP6675446B2 (ja) 2020-04-01
CN1556976A (zh) 2004-12-22
US8599109B2 (en) 2013-12-03
JP2019074750A (ja) 2019-05-16
US20030090447A1 (en) 2003-05-15
JPWO2003027997A1 (ja) 2005-01-13
JP2021002060A (ja) 2021-01-07
CN107230450A (zh) 2017-10-03
US7859520B2 (en) 2010-12-28
JP4917066B2 (ja) 2012-04-18
CN102290005A (zh) 2011-12-21
TW569176B (en) 2004-01-01
JP6815472B2 (ja) 2021-01-20
JP2008181159A (ja) 2008-08-07
CN102290005B (zh) 2017-06-20
JP2020060772A (ja) 2020-04-16
US7138967B2 (en) 2006-11-21
JP5683042B2 (ja) 2015-03-11
US20070052635A1 (en) 2007-03-08
JP4197647B2 (ja) 2008-12-17
US20110134163A1 (en) 2011-06-09
KR20040039395A (ko) 2004-05-10
JP2018087983A (ja) 2018-06-07
JP2017076143A (ja) 2017-04-20

Similar Documents

Publication Publication Date Title
KR100924739B1 (ko) 표시장치 및 그 구동방법
KR100961627B1 (ko) 표시 장치 및 그 구동 방법
CN100416635C (zh) 信号线驱动电路、发光装置及其驱动方法
US9552760B2 (en) Display panel
KR101034825B1 (ko) 전류원 회로, 그 전류원 회로를 사용한 표시장치 및 그의구동방법
KR101014633B1 (ko) 표시장치 및 그 구동방법
US8274458B2 (en) Method of driving light-emitting device
US7330162B2 (en) Method of driving a light emitting device and electronic equipment
US20100085388A1 (en) Active matrix display device

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120919

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20130924

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20140923

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20151002

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20160926

Year of fee payment: 8