JP2022041743A - 発光装置及び発光装置の駆動方法 - Google Patents
発光装置及び発光装置の駆動方法 Download PDFInfo
- Publication number
- JP2022041743A JP2022041743A JP2020147122A JP2020147122A JP2022041743A JP 2022041743 A JP2022041743 A JP 2022041743A JP 2020147122 A JP2020147122 A JP 2020147122A JP 2020147122 A JP2020147122 A JP 2020147122A JP 2022041743 A JP2022041743 A JP 2022041743A
- Authority
- JP
- Japan
- Prior art keywords
- period
- light emitting
- emitting device
- gradation
- digital
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 170
- 210000001525 retina Anatomy 0.000 description 25
- 238000010586 diagram Methods 0.000 description 18
- 239000000758 substrate Substances 0.000 description 15
- 102100036285 25-hydroxyvitamin D-1 alpha hydroxylase, mitochondrial Human genes 0.000 description 13
- 101000875403 Homo sapiens 25-hydroxyvitamin D-1 alpha hydroxylase, mitochondrial Proteins 0.000 description 13
- 230000006870 function Effects 0.000 description 11
- 230000006866 deterioration Effects 0.000 description 4
- 230000000694 effects Effects 0.000 description 4
- 230000008030 elimination Effects 0.000 description 4
- 238000003379 elimination reaction Methods 0.000 description 4
- 238000005401 electroluminescence Methods 0.000 description 3
- 230000000052 comparative effect Effects 0.000 description 2
- 230000005611 electricity Effects 0.000 description 2
- 230000014509 gene expression Effects 0.000 description 2
- 239000011159 matrix material Substances 0.000 description 2
- 239000003086 colorant Substances 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
- G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
- G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/2007—Display of intermediate tones
- G09G3/2011—Display of intermediate tones by amplitude modulation
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/2007—Display of intermediate tones
- G09G3/2018—Display of intermediate tones by time modulation using two or more time intervals
- G09G3/2022—Display of intermediate tones by time modulation using two or more time intervals using sub-frames
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/2007—Display of intermediate tones
- G09G3/2018—Display of intermediate tones by time modulation using two or more time intervals
- G09G3/2022—Display of intermediate tones by time modulation using two or more time intervals using sub-frames
- G09G3/2037—Display of intermediate tones by time modulation using two or more time intervals using sub-frames with specific control of sub-frames corresponding to the least significant bits
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
- G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
- G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
- G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
- G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
- G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
- G09G2310/0264—Details of driving circuits
- G09G2310/027—Details of drivers for data electrodes, the drivers handling digital grey scale data, e.g. use of D/A converters
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2320/00—Control of display operating conditions
- G09G2320/02—Improving the quality of display appearance
- G09G2320/0238—Improving the black level
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Control Of El Displays (AREA)
- Electroluminescent Light Sources (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Led Devices (AREA)
Abstract
【課題】画質の低下を抑制する発光装置及び発光装置の駆動方法を提供すること。【解決手段】複数の画素を有し、1フレーム期間が複数のサブフレーム期間に分割されて階調表示を行う発光装置の駆動方法であって、複数のサブフレーム期間のうち1つのサブフレーム期間においてアナログ階調データを複数の画素に書き込んでアナログ階調表示を行い、1つのサブフレーム期間と同じ長さの期間で、1つのサブフレーム期間とは異なるサブフレーム期間において第1のデジタル階調データを複数の画素に書き込んで第1のデジタル階調表示を行う【選択図】図5
Description
本発明は、発光装置及び発光装置の駆動方法に関する。
近年、複数の画素のそれぞれを発光素子で形成した発光装置が注目されている。発光素子は、例えば、発光ダイオード(Light Emitting Diode:LED)、微小な発光ダイオード(マイクロLED)、有機エレクトロルミネッセンス(Electro Luminescence:EL)素子等である。複数の画素を発光素子で形成した発光装置において、複数の画素の階調を制御する方法は、例えば、電流制御方法、PWM(pulse-width modulation)制御方法、時分割制御方法がある。電流制御方法は、アナログ方式であり、PWM制御方法及び時分割制御方法はデジタル方式である。
例えば、マイクロLEDを用いた発光装置において、電流制御方法を用いて複数の画素の階調を制御する場合、特に、低階調(微弱電流)での階調制御が困難であり、表示装置の画質が低下する虞がある。また、マイクロLEDを用いた発光装置において、時分割制御方法を用いて複数の画素の階調を制御する場合、例えば、1フレーム期間における走査回数が電流制御方法よりも増加するため、階調数を増加することは困難である。その結果、階調数を増加するとしても、走査回数の増加に伴う書き込み時間の減少により表示が困難になる。
このような課題に鑑み、本発明の一実施形態は、画質の低下を抑制する発光装置及び発光装置の駆動方法を提供することにある。
複数の画素を有し、1フレーム期間が複数のサブフレーム期間に分割されて階調表示を行う発光装置の駆動方法であって、前記複数のサブフレーム期間のうち1つのサブフレーム期間においてアナログ階調データを前記複数の画素に書き込んでアナログ階調表示を行い、前記1つのサブフレーム期間と同じ長さの期間で、前記1つのサブフレーム期間とは異なるサブフレーム期間において第1のデジタル階調データを前記複数の画素に書き込んで第1のデジタル階調表示を行う。
発光装置であって、発光素子がそれぞれ設けられた複数の画素と、アナログ階調データ、及び第1のデジタル階調データを格納するフレームメモリと、前記フレームメモリから前記アナログ階調データを入力し、前記複数の画素の何れか1つの画素に前記アナログ階調データを書き込み、前記第1のデジタル階調データを入力し、前記何れか1つの画素に前記第1のデジタル階調データを書き込む制御部と、を有し、1フレーム期間に含まれる複数のサブフレーム期間のうち1つのサブフレーム期間において、前記アナログ階調データを前記複数の画素に書き込んでアナログ階調表示を行うアナログ階調表示期間と、前記1つのサブフレーム期間と同じ長さの期間で、前記1つのサブフレーム期間とは異なるサブフレーム期間において、前記第1のデジタル階調データを前記複数の画素に書き込んで第1のデジタル階調表示を行う第1のデジタル階調表示期間と、を含む。
以下、本発明の実施形態を、図面等を参照しながら説明する。但し、本発明は多くの異なる態様で実施することが可能であり、以下に例示する実施の形態の記載内容に限定して解釈されるものではない。また、図面は説明をより明確にするため、実際の態様に比べ、各部の構成等について模式的に表される場合があるが、あくまで一例であって、本発明の解釈を限定するものではない。さらに、本明細書と各図において、既出の図に関して前述したものと同様の要素には、同一の符号(または数字の後にA、Bなどを付した符号)を付して、詳細な説明を適宜省略することがある。なお、各要素に対する「第1」、「第2」と付記された文字は、各要素を区別するために用いられる便宜的な標識であり、特段の説明がない限りそれ以上の意味を有さない。
また、本発明の一実施形態において「αはA、B又はCを含む」、「αはA,B及びCのいずれかを含む」、「αはA,B及びCからなる群から選択される1つを含む」、といった表現を用いる場合は、特に明示が無い限り、αはA~Cの複数の組み合わせを含む場合を排除しない。さらに、これらの表現は、αが他の要素を含む場合も排除しない。
本明細書において説明される基板は、少なくとも平面状の一主面を有し、この一主面上に絶縁層、半導体層及び導電層の各層、或いはトランジスタ及び発光素子等の各素子が設けられる。以下の説明では、断面視において、基板の一主面を基準にして述べるものとする。
また、本発明の一実施形態に係る発光素子を用いた発光装置において、発光素子は、例えば、発光LED、マイクロLED、有機EL素子等の自発光型の素子を用いることが可能である。本発明の一実施形態に係る発光装置は、一例として、発光素子にマイクロLEDを用いる発光装置である。
<1.第1実施形態>
<1-1.発光装置10の全体構成>
図1及び図2は、本発明の一実施形態に係る発光装置10の構成を示す模式的な平面図である。図1及び図2に示す発光装置10の構成は一例であって、発光装置10の構成は、図1及び図2に示す構成に限定されない。
<1-1.発光装置10の全体構成>
図1及び図2は、本発明の一実施形態に係る発光装置10の構成を示す模式的な平面図である。図1及び図2に示す発光装置10の構成は一例であって、発光装置10の構成は、図1及び図2に示す構成に限定されない。
図1に示すように、発光装置10は、記憶装置20、タイミング制御回路30、表示パネル100を有する。表示パネル100は、画素102、表示部104、映像信号線駆動回路106、消去信号線駆動回路108、走査信号線駆動回路110、及び基板112を有する。表示部104、映像信号線駆動回路106、消去信号線駆動回路108、及び走査信号線駆動回路110は、基板112の上面に設ける。記憶装置20、及びタイミング制御回路30は基板112の上面に設けてもよい。表示部104は、発光装置10に映像を表示するための複数の画素102を有する。複数の画素102のそれぞれは、例えば、サブ画素120A(図3)、サブ画素120B(図3)、サブ画素120C(図3)を有する。
複数の画素102は、x方向と、x方向に交差するy方向にマトリクス状に配列する。複数の画素102のそれぞれは、複数のサブ画素(図3)を含み、複数のサブ画素のそれぞれは、少なくとも、トランジスタ(図3)及び発光素子LED(図3)を有する。本発明の一実施形態に係る発光装置10は、トランジスタを駆動し、発光素子LEDを発光又は非発光することで、表示部104に映像を表示することができる。本発明の一実施形態において、例えば、x方向は第1の方向と呼ばれ、y方向は第2の方向と呼ばれる。発光素子の発光強度又は輝度は、発光素子を流れる電流値で制御される。
タイミング制御回路30は、外部回路(図示は省略)から映像信号、回路の動作を制御するタイミング信号、電源電圧などを供給される。また、外部回路(図示は省略)は、例えば、駆動電圧VDDH1(図3)、コモン電圧VCOM(図3)、及び基準電位VSS(図示は省略)を、記憶装置20、タイミング制御回路30、及び表示パネル100に供給する。
タイミング制御回路30は、例えば、映像信号、回路の動作を制御するタイミング信号、電源電圧などを用いて、データ制御信号、走査制御信号、消去制御信号、階調信号を生成する。タイミング制御回路30は、駆動電圧VDDH1、コモン電圧VCOM、及び基準電位VSSを、表示パネル100に供給してもよく、駆動電圧VDDH1、コモン電圧VCOM、及び基準電位VSSを用いて新たな電圧を生成し、生成した新たな電圧を表示パネル100に供給してもよい。
本発明の一実施形態において、1フレーム(1Flame、1F)期間は、複数のサブフレーム(Sub Flame、SF)期間を含む。複数のサブフレーム期間のうち、1つのサブフレーム期間において、階調信号が画素に入力される。詳細は後述するが、本発明の一実施形態において、階調信号は、アナログデータ、及び、時分割階調信号を含む。詳細は後述するが、時分割階調信号は、第1の制御信号から第8の制御信号を含む。本発明の一実施形態において、時分割階調信号とは、時分割制御方法に関連する信号であり、当該サブフレームの期間にわたって発光素子を所定の輝度(好ましくは最大輝度)で発光させるためのオン信号か、当該サブフレーム期間にわたって発光素子を非発光とするオフ信号のいずれか2値の信号である。時分割制御方法は、1フレーム期間を複数のサブフレーム期間に分割し、各サブフレーム期間における発光素子の発光及び非発光(発光素子のオン/オフ)を制御し、1フレーム全体における発光素子オン/オフの時間の長さを制御することで画素の階調を制御する方法であり、デジタル方式と呼ばれる方法である。例えば、1フレームを8サブフレームに分割した場合、4サブフレームを発光期間とした画素は2サブフレームを発光期間とした画素よりも1フレームにおける輝度が倍になる。第1の制御信号から第8の制御信号のそれぞれは、第1のデジタル階調データ、第2のデジタル階調データ、第3のデジタル階調データ、第4のデジタル階調データ、第5のデジタル階調データ、第6のデジタル階調データ、第7のデジタル階調データ、及び第8のデジタル階調データと呼んでもよい。他方、アナログデータはアナログ階調データと呼んでもよく、上述のごとき2値データではなく、輝度に応じた多段の電位設定が可能であり、当該電位に基づいて発光素子の輝度自体が制御される。例えば、上記1サブフレームにおいて第1電位のアナログ階調データで発光素子Aを発光させ、同じ1サブフレームにおいて第2電位のアナログ階調データで別の発光素子Bを発光させた場合、第1電位>第2電位であれば、同じ1サブフレーム期間であっても発光素子Aの方が明るい。
タイミング制御回路30は、例えば、1フレーム毎の映像信号を記憶装置20に出力する。記憶装置20は、例えば、1フレーム毎の映像信号を記憶するフレームメモリである。記憶装置20は、各画素の映像信号に対応する階調信号を記憶したルックアップテーブルなどを含む。当該ルックアップテーブルは、各画素の映像信号に対応する階調信号と、発光強度又は輝度とを紐付けしたデータテーブルも有する。タイミング制御回路30は、記憶装置20に格納された1フレーム期間毎の各画素の映像信号に対応する階調信号を、記憶装置20から読み出し、階調信号、及びデータ制御信号を、映像信号線駆動回路106に供給する。また、タイミング制御回路30は、サブフレーム期間毎に走査線(図3)を制御する走査制御信号を生成し、当該走査制御信号を走査信号線駆動回路110に供給する。さらに、タイミング制御回路30は、一部のサブフレーム期間内に、消去線を制御する消去制御信号を生成し、当該消去制御信号を消去信号線駆動回路108に供給する。
データ制御信号は、例えば、画素に順番にデータを供給するタイミングを制御するスタートパルスSSP、及びクロック信号SCLKを含む。走査制御信号は、例えば、スタートパルスGSP、及びクロック信号GCLKを含む。消去制御信号は、例えば、スタートパルスESP、及びクロック信号ECLKを含む。
走査信号線駆動回路110、映像信号線駆動回路106、及び消去信号線駆動回路108は、タイミング制御回路30から供給される各信号や電源電圧を用いて、画素102が有するトランジスタ(図4)を駆動し、LED(図4)を発光または非発光することで、表示部104に映像を表示する機能を有する。本発明の一実施形態において、タイミング制御回路30、走査信号線駆動回路110、映像信号線駆動回路106、及び消去信号線駆動回路108をまとめて、制御部と呼ぶことがあり、タイミング制御回路30、走査信号線駆動回路110、及び映像信号線駆動回路106をまとめて、制御部と呼ぶことがあり、走査信号線駆動回路110、及び映像信号線駆動回路106をまとめて、制御部と呼ぶことがある。
図2に示すように、走査信号線駆動回路110は、複数の走査線408に接続される。走査信号線駆動回路110は走査制御信号を用いて、走査信号SG(n)を生成する。複数の走査線408のそれぞれは、表示部104内のn行目に位置する複数の画素102に接続される。走査信号SG(n)が複数の走査線408のそれぞれに供給される。例えば、走査信号SG(1)が第1番目の走査線に供給され、走査信号SG(2)が第2番目の走査線に供給され、走査信号SG(n-1)が第n-1番目の走査線に供給され、走査信号SG(n)が第n番目の走査線に供給される。
映像信号線駆動回路106は、複数の映像線409に接続される。複数の映像線409のそれぞれは、表示部104内のm列目に位置する複数の画素102に接続される。階調信号Vsig(m)(図4)が複数の映像線409のそれぞれに供給される。複数の映像線409は、映像線SL(1)、映像線SL(2)・・・映像線SL(m)である。例えば、階調信号Vsig(1)が第1番目の映像線SL(1)に供給され、階調信号Vsig(2)が第2番目の映像線SL(2)に供給され、階調信号Vsig(m-2)が第m-2番目の映像線SL(m-2)に供給され、階調信号Vsig(m-1)が第m-1番目の映像線SL(m-1)に供給され、階調信号Vsig(m)が第m番目の映像線SL(m)に供給される。駆動電源線PVDD1は、複数の画素102に共通に接続される。駆動電圧VDDH1(図3)が駆動電源線PVDD1に供給される。
消去信号線駆動回路108は、複数の消去線416に接続される。消去信号線駆動回路108は消去制御信号を用いて、消去信号EG(n)を生成する。複数の消去線416のそれぞれは、表示部104内のn行目に位置する複数の画素102に接続される。消去信号EG(n)が複数の消去線416のそれぞれに供給される。例えば、消去信号EG(1)が第1番目の消去線に供給され、消去信号EG(2)が第2番目の消去線に供給され、消去信号EG(n-1)が第n-1番目の消去線に供給され、消去信号EG(n)が第n番目の消去線に供給される。
本発明の一実施形態において、例えば、電源回路などの外部回路(図示は省略)は、コモン電源線に接続され、コモン電源線COMは、コモン電源線430に接続される。コモン電圧VCOMが外部回路からコモン電源線COMに供給される。また、本発明の一実施形態では、映像信号線駆動回路106は駆動電源線PVDD1に接続される例を示すが、駆動電源線PVDD1は外部回路(図示は省略)に接続され、駆動電圧VDDH1(図3)が外部回路から駆動電源線PVDD1に供給されてもよい。本発明の一実施形態において、数値mは以上の任意の整数である。本発明の一実施形態において、数値nは1以上の任意の整数である。例えば、数値mは12、数値nは4である。
<1-2.画素102の構成>
図3は、本発明の一実施形態に係る画素102の構成を示す平面図である。図4は、本発明の一実施形態に係るサブ画素120A、サブ画素120B、及びサブ画素120Cの発光素子駆動部を示す回路図である。図3及び図4は、図2に示したn行m列の画素102、サブ画素120A、サブ画素120B、及びサブ画素120Cの構成を示す。図3及び図4に示す画素102、サブ画素120A、サブ画素120B、及びサブ画素120Cの構成は一例であって、画素102、サブ画素120A、サブ画素120B、及びサブ画素120Cの構成は、図3及び図4に示す構成に限定されない。図1及び図2と同一、又は類似する構成については、ここでの説明を省略する。
図3は、本発明の一実施形態に係る画素102の構成を示す平面図である。図4は、本発明の一実施形態に係るサブ画素120A、サブ画素120B、及びサブ画素120Cの発光素子駆動部を示す回路図である。図3及び図4は、図2に示したn行m列の画素102、サブ画素120A、サブ画素120B、及びサブ画素120Cの構成を示す。図3及び図4に示す画素102、サブ画素120A、サブ画素120B、及びサブ画素120Cの構成は一例であって、画素102、サブ画素120A、サブ画素120B、及びサブ画素120Cの構成は、図3及び図4に示す構成に限定されない。図1及び図2と同一、又は類似する構成については、ここでの説明を省略する。
図3に示すように、画素102は、例えば、サブ画素120A、サブ画素120B、及びサブ画素120Cを有する。
サブ画素120Aは、発光素子RLEDを有する。発光素子RLEDは赤色発光ダイオードである。サブ画素120Bは、発光素子GLEDを有する。発光素子GLEDは緑色発光ダイオードである。サブ画素120Cは、発光素子BLEDを有する。発光素子BLEDは青色発光ダイオードである。発光素子RLEDの形状、発光素子GLEDの形状、及び発光素子BLEDの形状は、例えば、四角形である。
本発明の一実施形態においては、1つの画素102が3つのサブ画素を有する例を示すが、画素及びサブ画素の構成はここで示す例に限定されない。例えば、画素102は4つ以上のサブ画素を有してもよい。具体的には、本発明の一実施形態に係る3つのサブ画素に加え、黄色発光ダイオードを有するサブ画素を有してもよい。4つのサブ画素を有することで、表示装置はより多くの色を含む映像を高精細な表示部に表示することができる。
図4に示すように、サブ画素120は、発光素子駆動部440を有する。発光素子駆動部440は、駆動トランジスタDRT、選択トランジスタSST(第1スイッチ)、消去トランジスタEST(第2スイッチ)、保持容量素子(容量素子)SC1、及び発光素子LEDを含む。これらのトランジスタのそれぞれは、第1電極(ゲート電極)と、第2電極及び第3電極からなる一対の電極(ソース電極、ドレイン電極)を有する。保持容量素子SC1は、一対の電極を有する。走査線408は走査信号線駆動回路110(図2)に接続され、映像線409は映像信号線駆動回路106(図2)に接続され、消去線416は消去信号線駆動回路108(図2)に接続され、コモン電源線COMはコモン電源線430に接続され、駆動電源線PVDD1は映像信号線駆動回路1061に接続される。
サブ画素120を駆動する電源として、駆動電源線PVDD1から駆動電圧VDDH1が供給され、コモン電源線COMからコモン電圧VCOMが供給される。
選択トランジスタSSTは、駆動トランジスタDRTの第1の電極(ゲート電極)474に階調信号を供給する機能を有する。駆動トランジスタDRT及び発光素子LEDは、駆動電源線PVDD1とコモン電源線COMとの間に設けられる。駆動トランジスタDRTは、第1の電極(ゲート電極)474に入力された階調信号を用いて、駆動トランジスタDRTの第2の電極472(ソース電極472)と第3の電極476(ドレイン電極476)に当該階調信号に対応した電流を流す。その結果、駆動トランジスタDRTは、入力された階調信号を用いて、当該階調信号に対応した電流を発光素子LEDに供給する。これによって発光素子LEDが発光する。消去トランジスタNESTは、駆動トランジスタDRTの第1の電極(ゲート電極)474、駆動トランジスタDRTの第2の電極472(ソース電極472)などに駆動電圧VDDH1を供給する。その結果、消去トランジスタESTは、駆動トランジスタDRTをオフし、発光素子LEDに電流を流さず、発光素子LEDを非発光にする機能を有する。発光素子LEDは、ダイオード特性を有する。なお、駆動電源線PVDD1に供給される電圧は、駆動電圧VDDH1に限定されない。駆動電源線PVDD1に供給される電圧は、例えば、コモン電圧VCOMであってもよく、基準電圧VSSであってもよく、その他の定電圧であってもよい。
保持容量素子SC1は、画素102が発光するために駆動トランジスタDRTの第1の電極474(ゲート電極474)に入力する電圧を維持する機能を有する。即ち、保持容量素子SC1は、入力された階調信号に相当する電荷を保持するための機能を有する。保持容量素子SC1が、入力された階調信号に相当する電荷を保持することで、駆動トランジスタDRTは駆動トランジスタDRTの第2の電極472から第3の電極476に一定の電流を流すことができる。その結果、駆動トランジスタDRTは発光素子LEDに一定の電流を流すため、発光素子LEDは各サブフレーム期間において、ばらつきの抑制された一定の発光強度で発光することができる。
消去トランジスタESTのゲート電極464は、消去線416に電気的に接続される。消去線416には、消去信号EG(n)が供給される。消去トランジスタESTは、消去信号EG(n)に供給される信号によって、導通状態、非導通状態が制御される。消去信号EG(n)に供給される信号がローレベル(Low Level、Lレベル)のとき、消去トランジスタESTは、非導通状態となる。消去信号EG(n)に供給される信号がハイレベル(High Level、Hレベル)のとき、消去トランジスタESTは、導通状態となる。消去トランジスタESTのソース電極462は、駆動電源線PVDD1に電気的に接続される。駆動電源線PVDD1には、駆動電圧VDDH1が供給される。消去トランジスタESTのドレイン電極466は、ノードnodeA、駆動トランジスタDRTのゲート電極474、選択トランジスタSSTのドレイン電極456、及び保持容量素子SC1の第1の電極に電気的に接続される。保持容量素子SC1の第2の電極は、駆動トランジスタDRTのソース電極472、及び消去トランジスタESTのソース電極462に電気的に接続される。
選択トランジスタSSTのゲート電極は、走査線408に電気的に接続される。走査線408には、走査信号SG(n)が供給される。選択トランジスタSSTは、走査信号SG(n)に供給される信号によって、導通状態、非導通状態が制御される。走査信号SG(n)に供給される信号がLレベルのとき、選択トランジスタSSTは、非導通状態となる。走査信号SG(n)に供給される信号がHレベルのとき、選択トランジスタSSTは、導通状態となる。選択トランジスタSSTのソース電極452は、映像線409に電気的に接続される。映像線409には、階調信号Vsig(m)が供給される。
駆動トランジスタDRTのドレイン電極476は、発光素子LEDの第1の電極に電気的に接続される。発光素子LEDの第2の電極は、コモン電源線COMに電気的に接続される。なお、駆動電源線VDDH1は駆動電源線428であり、コモン電源線COMはコモン電源線430である。発光素子LEDの第1の電極は、アノードと呼ばれ、発光素子LEDの第2の電極は、カソードと呼ばれることがある。
本発明の一実施形態において、導通状態とは、トランジスタのソース電極とドレイン電極とが導通し、トランジスタがオン(ON)の状態を示すものとする。また、本明細書等において、非導通状態とは、トランジスタのソース電極とドレイン電極とが非導通となり、トランジスタがオフ(OFF)の状態を示すものとする。なお、各トランジスタにおいて、ソース電極とドレイン電極とは、各電極の電圧によって、入れ替わる場合がある。また、トランジスタがオフの状態であっても、リーク電流などのように、わずかに電流が流れることは、当業者であれば容易に理解できることである。
<1-3.発光装置10の駆動方法>
図5は、本発明の一実施形態に係る発光装置10の駆動方法を説明するためのタイミングチャートである。図6は、本発明の一実施形態に係る画素の階調(0~63階調)と各階調に対応した各データを示す図である。図7は、本発明の一実施形態に係る画素の階調(64~127階調)と各階調に対応した各データを示す図である。図8は、本発明の一実施形態に係る画素の階調(128~191階調)と各階調に対応した各データを示す図である。図9は、本発明の一実施形態に係る画素の階調(192~255階調)と各階調に対応した各データを示す図である。図10は、本発明の一実施形態に係る各階調に対する輝度の規格化値を示す図である。図5乃至図10に示す発光装置10の駆動方法などは一例であって、発光装置10の駆動方法などは、図5乃至図10に示す方法などに限定されない。
図5は、本発明の一実施形態に係る発光装置10の駆動方法を説明するためのタイミングチャートである。図6は、本発明の一実施形態に係る画素の階調(0~63階調)と各階調に対応した各データを示す図である。図7は、本発明の一実施形態に係る画素の階調(64~127階調)と各階調に対応した各データを示す図である。図8は、本発明の一実施形態に係る画素の階調(128~191階調)と各階調に対応した各データを示す図である。図9は、本発明の一実施形態に係る画素の階調(192~255階調)と各階調に対応した各データを示す図である。図10は、本発明の一実施形態に係る各階調に対する輝度の規格化値を示す図である。図5乃至図10に示す発光装置10の駆動方法などは一例であって、発光装置10の駆動方法などは、図5乃至図10に示す方法などに限定されない。
図5に示すように、本発明の一実施形態では、1フレーム(1F)期間が、11サブフレーム(11SF)期間から構成される。11SFは、1F期間の発光期間を1/16に分割した4個の1/16SF(第1の1/16SF(1st1/16SF)、第2の1/16SF(2nd1/16SF)、第3の1/16SF(3rd1/16SF)、第4の1/16SF(4th1/16SF))、及び1F期間の発光期間を1/8に分割した7個の1/8SF(第1の1/8SF(1st1/8SF)、第2の1/8SF(2nd1/8SF)、第3の1/8SF(3rd1/8SF)、第4の1/8SF(4th1/8SF)、第5の1/8SF(5th1/8SF)、第6の1/8SF(6th1/8SF))、第7の1/8SF(7th1/8SF))から構成される。
例えば、本発明の一実施形態では、各SFにおいて、第1番目の走査線G1から第n番目の走査線Gnまでを順番に走査する。各走査線に電気的に接続された画素は、階調信号を入力され、各画素に含まれる発光素子LEDが階調信号に対応する電流を流す。その結果、各画素に含まれる発光素子LEDが、階調信号に対応する発光強度で発光する。
図5に示すように、本発明の一実施形態に係る発光装置10の駆動方法では、第1の1/16SF期間において、走査信号線駆動回路110は、各走査線を走査し、映像信号線駆動回路106は、アナログデータを含む階調信号Vsigを、各走査線に電気的に接続された画素に供給する。本発明の一実施形態に係る発光装置10の駆動方法では、第1の1/16SF期間の操作は、アナログデータを用いて発光素子LEDの輝度をアナログ制御する期間である。本発明の一実施形態に係る発光装置10の駆動方法では、第1の1/16SF期間の操作は、例えば、アナログデータスキャン(analog data scan)と呼ぶ。本発明の一実施形態において、アナログデータスキャン(analog data scan)を実行する期間(アナログデータスキャン期間)は、アナログ階調データを各画素に供給する期間であり、アナログ階調表示期間である。本発明の一実施形態において、アナログデータスキャン(analog data scan)は、アナログ階調データスキャン又はアナログ階調表示と呼んでもよい。
第1の1/16SF期間に続く、第2の1/16SF期間において、消去信号線駆動回路108は、各消去線を走査して駆動トランジスタのゲート電位とソース電位を駆動電圧VDDH1とし、同時に映像信号線駆動回路106は、階調信号を書き換える書き換え駆動を停止させる。その結果、消去トランジスタEST(図4)は、駆動トランジスタDRT(図4)をオフし、発光素子LED(図4)に電流を流さず、発光素子LEDは非発光となる。すなわち、第2の1/16SF期間において、表示部104は黒を表示する。本発明の一実施形態に係る発光装置10の駆動方法では、第2の1/16SF期間の操作は、例えば、消去スキャン(erase scan)と呼ぶ。本発明の一実施形態において、消去スキャン(erase scan)を実行する期間(消去期間)は、階調データに含まれるアナログ階調データ又は第1のデジタル階調データを消去する期間であり、階調データ消去期間、アナログ階調データ消去期間、第1のデジタル階調データ消去期間である。
第2の1/16SF期間に続く、第3の1/16SF期間において、走査信号線駆動回路110は、各走査線を走査し、映像信号線駆動回路106は、第1の制御信号を含む2値の階調信号を、各走査線に電気的に接続された画素に供給する。本発明の一実施形態に係る発光装置10の駆動方法では、第3の1/16SF期間は、時分割制御方法における1/16SF期間の発光又は非発光を制御する期間である。第3の1/16SF期間の操作は、例えば、第1のデジタルデータスキャン(1st digital data scan、D1)と呼ぶ。本発明の一実施形態において、第1のデジタルデータスキャン(1st digital data scan、D1)を実行する期間は、第1のデジタルデータをスキャンする期間であり、第1のデジタルデータスキャン期間、又は第1のデジタル階調データスキャン期間である。本発明の一実施形態において、第1のデジタルデータスキャン(1st digital data scan、D1)は、第1のデジタル階調データスキャン又は第1のデジタル階調表示と呼んでもよい。
第3の1/16SF期間に続く、第4の1/16SF期間では、第2の1/16SF期間と同様の走査が実行されるため、ここでは、詳細な説明を省略する。本発明の一実施形態に係る発光装置10の駆動方法では、第4の1/16SF期間の操作は、例えば、消去スキャン(erase scan)と呼ぶ。
例えば、第1の1/16SF期間に続く、第2の1/16SF期間において、第1のデジタルデータスキャンを実行すると、第1の1/16SF期間での発光又は非発光と、第2の1/16SF期間での発光又は非発光とが重なってしまう期間が生じる。その結果、発光装置は、階調信号に基づく正確な映像を表示できない。本発明の一実施形態に係る発光装置10は、第1の1/16SF期間に続く、第2の1/16SF期間においては消去スキャンを実行し、消去スキャンを実行したのち、第1のデジタルデータスキャンを実行することができる。その結果、本発明の一実施形態に係る発光装置10は、発光又は非発光に対応する期間が重なることを抑制し、階調信号に基づく正確な映像を表示可能である。
第4の1/16SF期間に続く、第1の1/8SF期間において、走査信号線駆動回路110は、各走査線を走査し、映像信号線駆動回路106は、第2の制御信号を含む2値の階調信号を、各走査線に電気的に接続された画素に供給する。本発明の一実施形態に係る発光装置10の駆動方法では、第1の1/8SF期間は、時分割制御方法における1/8SF期間の発光又は非発光を制御する期間である。第1の1/8SF期間の長さは、第1の1/16SF期間の長さ、及び、第3の1/16SF期間の長さの2倍の長さである。第1の1/8SF期間の操作は、例えば、第2のデジタルデータスキャン(2nd digital data scan、D2)と呼ぶ。本発明の一実施形態において、第2のデジタルデータスキャン(2nd digital data scan、D2)を実行する期間は、第2のデジタルデータをスキャンする期間であり、第2のデジタルデータスキャン期間、又は第2のデジタル階調データスキャン期間である。本発明の一実施形態において、第2のデジタルデータスキャン(2nd digital data scan、D2)は、第2のデジタル階調データスキャン又は第2のデジタル階調表示と呼んでもよい。
第1の1/8SF期間に続く、第2の1/8SF期間では、第1の1/8SF期間と同様の走査が実行されるため、ここでは、詳細な説明を省略する。第2の1/8SF期間では、映像信号線駆動回路106は、第3の制御信号を含む2値の階調信号を、各走査線に電気的に接続された画素に供給する。第2の1/8SF期間の操作は、例えば、第3のデジタルデータスキャン(3rd digital data scan、D3)と呼ぶ。本発明の一実施形態において、第3のデジタルデータスキャン(3rd digital data scan、D3)を実行する期間は、第3のデジタルデータをスキャンする期間であり、第3のデジタルデータスキャン期間、又は第3のデジタル階調データスキャン期間である。本発明の一実施形態において、第3のデジタルデータスキャン(3rd digital data scan、D3)は、第3のデジタル階調データスキャン又は第3のデジタル階調表示と呼んでもよい。
第2の1/8SF期間に続く、第3の1/8SF期間では、第1の1/8SF期間と同様の走査が実行されるため、ここでは、詳細な説明を省略する。第3の1/8SF期間では、映像信号線駆動回路106は、第4の制御信号を含む2値の階調信号を、各走査線に電気的に接続された画素に供給する。第3の1/8SF期間の操作は、例えば、第4のデジタルデータスキャン(4th digital data scan、D4)と呼ぶ。本発明の一実施形態において、第4のデジタルデータスキャン(4th digital data scan、D4)を実行する期間は、第4のデジタルデータをスキャンする期間であり、第4のデジタルデータスキャン期間、又は第4のデジタル階調データスキャン期間である。本発明の一実施形態において、第4のデジタルデータスキャン(4th digital data scan、D4)は、第4のデジタル階調データスキャン又は第4のデジタル階調表示と呼んでもよい。
第3の1/8SF期間に続く、第4の1/8SF期間では、第1の1/8SF期間と同様の走査が実行されるため、ここでは、詳細な説明を省略する。第4の1/8SF期間では、映像信号線駆動回路106は、第5の制御信号を含む2値の階調信号を、各走査線に電気的に接続された画素に供給する。第4の1/8SF期間の操作は、例えば、第5のデジタルデータスキャン(5th digital data scan、D5)と呼ぶ。本発明の一実施形態において、第5のデジタルデータスキャン(5th digital data scan、D5)を実行する期間は、第5のデジタルデータをスキャンする期間であり、第5のデジタルデータスキャン期間、又は第5のデジタル階調データスキャン期間である。本発明の一実施形態において、第5のデジタルデータスキャン(5th digital data scan、D5)は、第5のデジタル階調データスキャン又は第5のデジタル階調表示と呼んでもよい。
第4の1/8SF期間に続く、第5の1/8SF期間では、第1の1/8SF期間と同様の走査が実行されるため、ここでは、詳細な説明を省略する。第5の1/8SF期間では、映像信号線駆動回路106は、第6の制御信号を含む2値の階調信号を、各走査線に電気的に接続された画素に供給する。第5の1/8SF期間の操作は、例えば、第6のデジタルデータスキャン(6th digital data scan、D6)と呼ぶ。本発明の一実施形態において、第6のデジタルデータスキャン(6th digital data scan、D6)を実行する期間は、第6のデジタルデータをスキャンする期間であり、第6のデジタルデータスキャン期間、又は第6のデジタル階調データスキャン期間である。本発明の一実施形態において、第6のデジタルデータスキャン(6th digital data scan、D6)は、第6のデジタル階調データスキャン又は第6のデジタル階調表示と呼んでもよい。
第5の1/8SF期間に続く、第6の1/8SF期間では、第1の1/8SF期間と同様の走査が実行されるため、ここでは、詳細な説明を省略する。第6の1/8SF期間では、映像信号線駆動回路106は、第7の制御信号を含む2値の階調信号を、各走査線に電気的に接続された画素に供給する。第6の1/8SF期間の操作は、例えば、第7のデジタルデータスキャン(7th digital data scan、D7)と呼ぶ。本発明の一実施形態において、第7のデジタルデータスキャン(7th digital data scan、D7)を実行する期間は、第7のデジタルデータをスキャンする期間であり、第7のデジタルデータスキャン期間、又は第7のデジタル階調データスキャン期間である。本発明の一実施形態において、第7のデジタルデータスキャン(7th digital data scan、D7)は、第7のデジタル階調データスキャン又は第7のデジタル階調表示と呼んでもよい。
第6の1/8SF期間に続く、第7の1/8SF期間では、第1の1/8SF期間と同様の走査が実行されるため、ここでは、詳細な説明を省略する。第7の1/8SF期間では、映像信号線駆動回路106は、第8の制御信号を含む2値の階調信号を、各走査線に電気的に接続された画素に供給する。第7の1/8SF期間の操作は、例えば、第8のデジタルデータスキャン(8th digital data scan、D7)と呼ぶ。本発明の一実施形態において、第8のデジタルデータスキャン(8th digital data scan、D8)を実行する期間は、第8のデジタルデータをスキャンする期間であり、第8のデジタルデータスキャン期間、又は第8のデジタル階調データスキャン期間である。本発明の一実施形態において、第8のデジタルデータスキャン(8th digital data scan、D8)は、第8のデジタル階調データスキャン又は第8のデジタル階調表示と呼んでもよい。
図6乃至図9は、画素の階調(64~127階調)と各階調に対応した各データを、11列256行で表した図である。図6乃至図9に示すように、1列目は各階調信号の階調レベル(Gray Level)を256レベルで示す。2列目は、各階調レベルに対し、ガンマ値2.2のガンマ補正をかけた場合の規格化輝度であり、図10に示すガンマ値2.2のガンマカーブに応じて輝度が補正されている。より具体的には、階調レベルを1~255の段階に分けた場合、当該規格化輝度は、階調レベルに正比例して輝度が上がるわけではなく、ガンマ値2.2のガンマカーブ(図10)に沿った輝度に補正される。より具体的には、例えば、階調レベル127の規格化輝度は、ガンマ値が1であれば0.5で全体の輝度の半分の輝度となるが、本実施形態はガンマ値が2.2を採用しており、その結果補正後の規格化輝度は0.2158となり、全体の輝度の1/4以下、ということになる。
4列目は、第1のデジタルデータスキャン(D1)における、時分割階調信号の1つである第1の制御信号の発光(○)、又は非発光(X)を示す。第1のデジタルデータスキャンは、1/16SF期間の発光、非発光を制御する操作であり、4ビット(16段階)のレベルを含む。5列目は、第2のデジタルデータスキャン(D2)における、時分割階調信号の1つである第2の制御信号の発光(○)、又は非発光(X)を示す。6列目は、第3のデジタルデータスキャン(D3)における、時分割階調信号の1つである第3の制御信号の発光(○)、又は非発光(X)を示す。7列目は、第4のデジタルデータスキャン(D4)における、時分割階調信号の1つである第4の制御信号の発光(○)、又は非発光(X)を示す。8列目は、第5のデジタルデータスキャン(D5)における、時分割階調信号の1つである第5の制御信号の発光(○)、又は非発光(X)を示す。9列目は、第6のデジタルデータスキャン(D6)における、時分割階調信号の1つである第6の制御信号の発光(○)、又は非発光(X)を示す。10列目は、第7のデジタルデータスキャン(D7)における、時分割階調信号の1つである第6の制御信号の発光(○)、又は非発光(X)を示す。11列目は、第8のデジタルデータスキャン(D8)における、時分割階調信号の1つである第6の制御信号の発光(○)、又は非発光(X)を示す。第2のデジタルデータスキャン乃至第8のデジタルデータスキャンのそれぞれは、1/8SF期間の発光、非発光を制御する操作であり、1ビット(2段階)のレベルを含む。
3列目は、アナログデータ(Analog)を含む階調信号のレベルを示す。アナログデータ(Analog)は、8ビット、256階調(256段階)のデータを含む。例えば、タイミング制御回路30は、アナログデータスキャンにおいて当該表に対応するアナログ階調に対応する電位を生成し、画素回路に供給する。なお、アナログデータ(Analog)は、ガンマ値2.2に基づく階調信号としたが、256階調(=ガンマ値1.0)のリニアデータであってもよい。
本発明の一実施形態においては、1/16SFでアナログデータスキャンを実行し、1/16SFで第1のデジタルデータスキャン(D1)を実行し、7回の1/8SFで第2のデジタルデータスキャン乃至第7のデジタルデータスキャン(D7)を実行する。アナログデータスキャンは8ビットの階調レベルを表すことができ、第1のデジタルデータスキャン乃至第7のデジタルデータスキャンは4ビットの階調レベルを表すことができる。その結果、本発明の一実施形態に係る発光装置10は、8ビット+4ビットの合計12ビットの段階の階調を表示可能である。
本発明の一実施形態において、タイミング制御回路30、記憶装置20を参照しつつ、1フレームにおける1つの走査線に電気的に接続された少なくとも1つの画素に対して、1つの階調レベルを演算、選択する。その結果、例えば、第1番目の走査線G1に電気的に接続された少なくとも1つの画素に対して、211段階の階調レベルが選択されると、1/16SFのアナログデータスキャンでは、0.547に対応する階調信号が、当該少なくとも1つの画素に入力され、1/16SFの第1のデジタルデータスキャン(D1)では、非発光(X)に対応する第1の制御信号が、当該少なくとも1つの画素に入力され、1/8SFの第2のデジタルデータスキャン(D2)では、発光(○)に対応する第2の制御信号が、当該少なくとも1つの画素に入力され、1/8SFの第3のデジタルデータスキャン(D3)では、発光(○)に対応する第3の制御信号が、第1番目の走査線G1に電気的に接続された画素に入力され、1/8SFの第4のデジタルデータスキャン(D4)では、発光(○)に対応する第4の制御信号が、当該少なくとも1つの画素に入力され、1/8SFの第5のデジタルデータスキャン(D5)では、発光(○)に対応する第5の制御信号が、当該少なくとも1つの画素に入力され、1/8SFの第6のデジタルデータスキャン(D6)では、発光(○)に対応する第6の制御信号が、当該少なくとも1つの画素に入力され、1/8SFの第7のデジタルデータスキャン(D7)では、非発光(X)に対応する第7の制御信号が、当該少なくとも1つの画素に入力される。その結果、第1番目の走査線G1に電気的に接続された少なくとも1つの画素の発光素子LEDは、1フレーム全体でみると211段階の階調レベル(0.6592)で発光することになる。あるいは、ユーザは当該画素が当該1フレームに亘って211段階の階調レベル(0.6592)で発光していると認識(視認)する。
本発明の一実施形態に係る発光装置10及び発光装置10の駆動方法では、1F期間のうち1つの1/16SF期間において、アナログデータスキャンを実行し、アナログデータを用いて各走査線に電気的に接続された画素の発光素子LEDの発光又は非発光をアナログ制御することができる。その結果、本発明の一実施形態に係る発光装置10及び発光装置10の駆動方法は、微小な電圧又は電流制御が必要とされる低い階調を、アナログデータを用いて制御し、例えば、発光素子LEDに流すことが可能な電流を16倍にすることができる。よって、本発明の一実施形態に係る発光装置10及び発光装置10の駆動方法を用いることで、低い階調を滑らかに、安定した映像を、表示部に表示することができる。
本発明の一実施形態に係る発光装置10及び発光装置10の駆動方法では、第1のデジタルデータスキャン乃至第8のデジタルデータスキャンを実行し、時分割制御方法を用いて、各走査線に電気的に接続された画素の発光素子LEDの発光又は非発光をデジタル制御することができる。すなわち、本発明の一実施形態に係る発光装置10及び発光装置10の駆動方法では、アナログ制御とデジタル制御(時分割制御方法)とを併用することができる。その結果、本発明の一実施形態に係る発光装置10及び発光装置10の駆動方法は、スキャンの回数を抑制した上で、12ビットの高階調を表示可能である。したがって、本発明の一実施形態に係る発光装置10及び発光装置10の駆動方法を用いることで、発光装置10の画質の低下を抑制し、かつ、階調数を増加した映像を、発光装置10の表示部に表示することができる。
<2.第2実施形態>
図11は、本発明の一実施形態に係る発光装置10の駆動方法を説明するためのタイミングチャートである。図12は図13の比較例であり、本発明の一実施形態に係る駆動方法を実施せずに、複数の画素を発光または非発光させた場合の網膜上の発光の軌跡を説明するための図である。図13は、本発明の一実施形態に係る駆動方法を実施し、複数の画素を発光または非発光させた場合の網膜上の発光の軌跡を説明するための図である。図11乃至図13に示す駆動方法などは一例であって、発光装置10の駆動方法などは、図11乃至図13に示す方法などに限定されない。第1実施形態と同一、又は類似する構成については、ここでの説明を省略する。
図11は、本発明の一実施形態に係る発光装置10の駆動方法を説明するためのタイミングチャートである。図12は図13の比較例であり、本発明の一実施形態に係る駆動方法を実施せずに、複数の画素を発光または非発光させた場合の網膜上の発光の軌跡を説明するための図である。図13は、本発明の一実施形態に係る駆動方法を実施し、複数の画素を発光または非発光させた場合の網膜上の発光の軌跡を説明するための図である。図11乃至図13に示す駆動方法などは一例であって、発光装置10の駆動方法などは、図11乃至図13に示す方法などに限定されない。第1実施形態と同一、又は類似する構成については、ここでの説明を省略する。
図11に示す駆動方法は、図5に示す駆動方法と比較して、第1の1/16SF期間において、走査信号線駆動回路110は、各走査線を走査し、映像信号線駆動回路106は、第1の制御信号を含む階調信号を、各走査線に電気的に接続された画素に供給し、第3の1/16SF期間において、走査信号線駆動回路110は、各走査線を走査し、映像信号線駆動回路106は、アナログデータを含む階調信号を、各走査線に電気的に接続された画素に供給する点において異なる。すなわち、第1の1/16SF期間の操作は、第1のデジタルデータスキャン(1st digital data scan、D1)と呼び、第3の1/16SF期間の操作は、アナログデータスキャン(analog data scan)と呼ぶ。図11に示す駆動方法において、上述した構成以外の構成は、第1実施形態と同一、又は類似する構成であるから、ここでは、説明を省略する。
図12は図13の比較例として、第2実施形態に係る発光装置10の駆動方法を実施しない場合の、映像を見ている人間の網膜上の発光の軌跡を示す図である。図13は、第2実施形態に係る発光装置10の駆動方法を実施した場合の、映像を見ている人間の網膜上の発光の軌跡を示す図である。図12及び図13の左側には、時間(Time)と発光素子RLEDの発光に伴う映像を見ている人間の網膜上の映像の位置との関係を示す。図12及び図13の右側には、時間(Time)と発光素子GLEDの発光に伴う映像を見ている人間の網膜上の映像の位置との関係を示す。図12及び図13の下側には、発光素子RLEDの発光に伴う映像を見ている人間の網膜上の映像の位置と規格化した網膜上の刺激分布との関係、及び、発光素子GLEDの発光に伴う映像を見ている人間の網膜上の映像の位置と規格化した網膜上の刺激分布との関係を、重ねて示す。
図12の左側及び右側に示すように、縦軸は時間(Time)を示し、横軸は映像を見ている人間の網膜上の映像の位置を示し、第n番目のフレームと、第n番目のフレームに続く第n+1番目のフレームとにおいて、表示部に表示された絵(線)が移動したことを示している。第2実施形態に係る発光装置10の駆動方法を実施しない場合、アナログデータスキャン(analog data scan)は実施されず、例えば、図11に示す第3の1/16SF期間のアナログデータスキャン(analog data scan)は第2のデジタルデータスキャン(2nd digital data scan、D2)となり、第1から第6の1/8SF期間のデジタルデータスキャンは第3から第8のデジタルデータスキャンとなる。図12の左側に示すように、例えば、第n番目のフレームにおいて、第1の1/16SF期間の第1のデジタルデータスキャン(1st digital data scan、D1)及び第3の1/16SF期間の第2のデジタルデータスキャン(2nd digital data scan、D2)、第1の1/8SF期間の第3のデジタルデータスキャン(3rd digital data scan、D3)及び第2の1/8SF期間の第4のデジタルデータスキャン(4th digital data scan、D4)では1つの走査線に電気的に接続された画素の発光素子RLEDは発光し、第3の1/8SF期間の第5のデジタルデータスキャン(5th digital data scan、D5)では1つの走査線に電気的に接続された画素の発光素子RLEDは非発光である。すなわち、第n番目のフレームにおいて、1つの走査線に電気的に接続された画素の発光素子RLEDは、4ビット(16段階)のレベルのうち、6段階のレベルで発光する。同様にして、第n+1番目のフレームにおいても、1つの走査線に電気的に接続された画素の発光素子RLEDは、4ビット(16段階)のレベルのうち、6段階のレベルで発光する。
図12の右側に示すように、第n番目のフレームにおいて、第1の1/16SF期間の第1のデジタルデータスキャン(1st digital data scan、D1)及び第3の1/16SF期間の第2のデジタルデータスキャン(2nd digital data scan、D2)及び第1の1/8SF期間の第3のデジタルデータスキャン(3rd digital data scan、D3)では1つの走査線に電気的に接続された画素の発光素子GLEDは発光し、第2の1/8SF期間の第4のデジタルデータスキャン(4th digital data scan、D4)及び第3の1/8SF期間の第5のデジタルデータスキャン(5th digital data scan、D5)では1つの走査線に電気的に接続された画素の発光素子GLEDは非発光である。すなわち、第n番目のフレームにおいて、1つの走査線に電気的に接続された画素の発光素子GLEDは、4ビット(16段階)のレベルのうち、4段階のレベルで発光する。同様にして、第n+1番目のフレームにおいても、1つの走査線に電気的に接続された画素の発光素子GLEDは、4ビット(16段階)のレベルのうち、4段階のレベルで発光する。
図12の下側に示すように、横軸は発光素子RLED又は発光素子GLEDの発光に伴う映像を見ている人間の網膜上の映像の位置であり、縦軸は規格化した網膜上の刺激分布である。発光素子RLEDの発光に伴う映像を見ている人間の網膜上の映像の位置と規格化した網膜上の刺激分布との関係は、図12の左側に示す図の斜めの矢印に基づく分布を示す。発光素子GLEDの発光に伴う映像を見ている人間の網膜上の映像の位置と規格化した網膜上の刺激分布との関係は、図12の右側に示す図の斜めの矢印に基づく分布を示す。図12の下側に示すように、発光素子RLEDの発光に伴う映像を見ている人間の網膜上の映像の位置と規格化した網膜上の刺激分布との関係、及び、発光素子GLEDの発光に伴う映像を見ている人間の網膜上の映像の位置と規格化した網膜上の刺激分布との関係を重ねて示すと、映像の中央では発光素子RLED(赤色発光ダイオード)の発光に基づく赤色と発光素子GLED(緑色発光ダイオード)の発光に基づく緑色が重なり所望の色(例えば、黄色)が見え、映像の左の輪郭では、発光素子RLED(赤色発光ダイオード)の発光に基づく赤色が顕著に見え、映像の右の輪郭では、発光素子GLED(緑色発光ダイオード)の発光に基づく緑色が顕著に見える。このような現象は、例えば、偽輪郭と呼ばれる。
一方、図13においても、図12と同様に、第n番目のフレームと、第n番目のフレームに続く第n+1番目のフレームとにおいて、表示部に表示された映像が移動したことを示している。図13の左側の図に示すように、第n番目のフレームにおいて、第1の1/16SF期間の第1のデジタルデータスキャン(1st digital data scan、D1)では1つの走査線に電気的に接続された画素の発光素子RLEDは発光し、第3の1/16SF期間のアナログデータスキャン(analog data scan)ではアナログデータを用いて1つの走査線に電気的に接続された画素の発光素子RLEDの発光が制御され、第1の1/8SF期間の第2のデジタルデータスキャン(2nd digital data scan、D2)及び第2の1/8SF期間の第3のデジタルデータスキャン(3rd digital data scan、D3)では1つの走査線に電気的に接続された画素の発光素子RLEDは発光し、第3の1/8SF期間の第4のデジタルデータスキャン(4th digital data scan、D4)では1つの走査線に電気的に接続された画素の発光素子RLEDは非発光である。すなわち、第n番目のフレームにおいて、1つの走査線に電気的に接続された画素の発光素子RLEDは、4ビット(16段階)のレベルのうち、6段階のレベルで発光する。同様にして、第n+1番目のフレームにおいても、1つの走査線に電気的に接続された画素の発光素子RLEDは、4ビット(16段階)のレベルのうち、6段階のレベルで発光する。
また、図13の右側の図に示すように、第n番目のフレームにおいて、第1の1/16SF期間の第1のデジタルデータスキャン(1st digital data scan、D1)では1つの走査線に電気的に接続された画素の発光素子GLEDは発光し、第2の1/16SF期間のアナログデータスキャン(analog data scan)ではアナログデータを用いて1つの走査線に電気的に接続された画素の発光素子GLEDの発光が制御され、第1の1/8SF期間の第2のデジタルデータスキャン(2nd digital data scan、D2)では1つの走査線に電気的に接続された画素の発光素子GLEDは発光し、第2の1/8SF期間の第3のデジタルデータスキャン(3rd digital data scan、D3)及び第3の1/8SF期間の第4のデジタルデータスキャン(4th digital data scan、D4)では1つの走査線に電気的に接続された画素の発光素子GLEDは非発光である。すなわち、第n番目のフレームにおいて、1つの走査線に電気的に接続された画素の発光素子GLEDは、4ビット(16段階)のレベルのうち、4段階のレベルで発光する。同様にして、第n+1番目のフレームにおいても、1つの走査線に電気的に接続された画素の発光素子GLEDは、4ビット(16段階)のレベルのうち、4段階のレベルで発光する。
図13の下側に示すように、第2実施形態に係る発光装置10の駆動方法を実施した場合は、図12の下側に示す図と比較して、偽輪郭が緩和されている。よって、本発明の一実施形態に係る発光装置10の駆動方法では、アナログデータスキャン(analog data scan)を実行するサブフレームを、発光素子LEDの発光に伴う映像を見ている人間の網膜上の映像の位置に対して真ん中にずらすことで、偽輪郭を緩和することができる。その結果、本発明の一実施形態に係る発光装置10及び発光装置10の駆動方法を用いることで、発光装置10の画質の低下を抑制することができる。
<3.第3実施形態>
<3-1.発光装置10Aの全体構成>
図14及び図15は、本発明の一実施形態に係る発光装置10Aの構成を示す模式的な平面図である。図14及び図15に示す発光装置10Aの構成は一例であって、発光装置10Aの構成は、図14及び図15に示す構成に限定されない第1実施形態または第2実施形態と同一、又は類似する構成については、ここでの説明を省略する。
<3-1.発光装置10Aの全体構成>
図14及び図15は、本発明の一実施形態に係る発光装置10Aの構成を示す模式的な平面図である。図14及び図15に示す発光装置10Aの構成は一例であって、発光装置10Aの構成は、図14及び図15に示す構成に限定されない第1実施形態または第2実施形態と同一、又は類似する構成については、ここでの説明を省略する。
図14及び図15に示す発光装置10Aの構成は、図1及び図2に示す発光装置10の構成と比較して、消去信号線駆動回路108に関連する構成を含まない点、及びタイミング制御回路30Aの構成において異なる。図14及び図15に示す発光装置10Aの構成において、上述の構成以外は、図1及び図2に示す発光装置10の構成と同様であるから、ここでは、説明を省略する。
図14及び図15に示すように、発光装置10Aは、記憶装置20、タイミング制御回路30A、表示パネル100Aを有する。表示パネル100Aは、画素102A、表示部104、映像信号線駆動回路106、走査信号線駆動回路110、及び基板112を有する。表示部104、映像信号線駆動回路106、及び走査信号線駆動回路110は、基板112の上面に設ける。記憶装置20、及びタイミング制御回路30Aは基板112の上面に設けてもよい。表示部104は、発光装置10Aに映像を表示するための複数の画素102Aを有する。複数の画素102Aのそれぞれは、複数のサブ画素120D、サブ画素120E、サブ画素120Fを有する。
タイミング制御回路30Aは、例えば、1フレーム毎の映像信号を記憶装置20に出力する。タイミング制御回路30Aは、記憶装置20に格納された1フレーム期間毎の各画素の映像信号に対応する階調信号を、記憶装置20から読み出し、階調信号、及びデータ制御信号を、映像信号線駆動回路106に供給する。また、タイミング制御回路30Aは、サブフレーム期間毎に走査線(図15)を制御する走査制御信号を生成し、当該走査制御信号を走査信号線駆動回路110に供給する。
データ制御信号は、例えば、画素に順番にデータを供給するタイミングを制御するスタートパルスSSP、及びクロック信号SCLKを含む。走査制御信号は、例えば、スタートパルスGSP、及びクロック信号GCLKを含む。
走査信号線駆動回路110、及び映像信号線駆動回路106は、タイミング制御回路30Aから供給される各信号や電源電圧を用いて、画素102Aが有するトランジスタ(図16)を駆動し、LED(図16)を発光または非発光することで、表示部104に映像を表示する機能を有する。本発明の一実施形態において、タイミング制御回路30A、走査信号線駆動回路110、及び映像信号線駆動回路106をまとめて、制御部と呼ぶことがあり、走査信号線駆動回路110、及び映像信号線駆動回路106をまとめて、制御部と呼ぶことがある。
<3-2.画素102Aの構成>
図16は、本発明の一実施形態に係るサブ画素120D、サブ画素120E、及びサブ画素120Fの発光素子駆動部440Aを示す回路図である。本発明の一実施形態に係るサブ画素120D、サブ画素120E、及びサブ画素120Fは、それぞれ、第1実施形態におけるサブ画素120A、サブ画素120B、及びサブ画素120Cに対応する。図16に示すサブ画素120D、サブ画素120E、及びサブ画素120Fの構成は一例であって、サブ画素120D、サブ画素120E、及びサブ画素120Fの構成は、図16に示す構成に限定されない。図1乃至図15と同一、又は類似する構成については、ここでの説明を省略する。
図16は、本発明の一実施形態に係るサブ画素120D、サブ画素120E、及びサブ画素120Fの発光素子駆動部440Aを示す回路図である。本発明の一実施形態に係るサブ画素120D、サブ画素120E、及びサブ画素120Fは、それぞれ、第1実施形態におけるサブ画素120A、サブ画素120B、及びサブ画素120Cに対応する。図16に示すサブ画素120D、サブ画素120E、及びサブ画素120Fの構成は一例であって、サブ画素120D、サブ画素120E、及びサブ画素120Fの構成は、図16に示す構成に限定されない。図1乃至図15と同一、又は類似する構成については、ここでの説明を省略する。
図16に示すように、サブ画素120D、サブ画素120E、及びサブ画素120Fは、発光素子駆動部440Aを有する。発光素子駆動部440Aは、駆動トランジスタDRT、選択トランジスタSST(第1スイッチ)、保持容量素子(容量素子)SC2、及び発光素子LEDを含む。これらのトランジスタのそれぞれは、第1電極(ゲート電極)と、第2電極及び第3電極からなる一対の電極(ソース電極、ドレイン電極)を有する。保持容量素子SC2は、一対の電極を有する。
サブ画素120を駆動する電源として、駆動電源線PVDD1から駆動電圧VDDH1が供給され、コモン電源線COMからコモン電圧VCOMが供給される。
駆動トランジスタDRTは、入力された階調信号を用いて、発光素子LEDに電流を流し、発光素子LEDを発光させる機能を有する。選択トランジスタSSTは、駆動トランジスタDRTに階調信号を供給する機能を有する。発光素子LEDは、ダイオード特性を有する。
保持容量素子SC2は、画素102Aが発光するために駆動トランジスタDRTの第1の電極474(ゲート電極474)に入力する電圧を維持する機能を有する。即ち、保持容量素子SC2は、入力された階調信号に相当する電荷を保持するための機能を有する。保持容量素子SC2が、入力された階調信号に相当する電荷を保持することで、駆動トランジスタDRTは駆動トランジスタDRTの第2の電極472から第3の電極476に一定の電流を流すことができる。その結果、駆動トランジスタDRTは発光素子LEDに一定の電流を流すため、発光素子LEDは各サブフレーム期間において、ばらつきの抑制された一定の発光強度で発光することができる。
選択トランジスタSSTのゲート電極は、走査線408に電気的に接続される。走査線408には、走査信号SG(n)が供給される。選択トランジスタSSTは、走査信号SG(n)に供給される信号によって、導通状態、非導通状態が制御される。走査信号SG(n)に供給される信号がLレベルのとき、選択トランジスタSSTは、非導通状態となる。走査信号SG(n)に供給される信号がHレベルのとき、選択トランジスタSSTは、導通状態となる。選択トランジスタSSTのソース電極452は、映像線409に電気的に接続される。映像線409には、階調信号Vsig(m)が供給される。選択トランジスタSSTのドレイン電極456は、保持容量素子SC2の第1の電極、ノードnodeA、駆動トランジスタDRTのゲート電極474に電気的に接続される。
駆動トランジスタDRTのドレイン電極476は、保持容量素子SC2の第2の電極、及び発光素子LEDの第1の電極に電気的に接続される。駆動トランジスタDRTのソース電極472は、駆動電源線VDDH1に電気的に接続される。発光素子LEDの第2の電極は、コモン電源線COMに電気的に接続される。なお、駆動電源線VDDH1は駆動電源線428であり、コモン電源線COMはコモン電源線430である。
図16に示すサブ画素120D、サブ画素120E、及びサブ画素120Fの構成は、図4に示すサブ画素の構成と比較して、保持容量素子SC1を含まず、保持容量素子SC1に関連する点、及び保持容量素子SC2に関連する点において異なる。図16に示すサブ画素120D、サブ画素120E、及びサブ画素120Fの構成において、上記以外の構成は、相互に矛盾しない限りにおいて、図4に示すサブ画素の構成と同様であるから、ここでは、説明を省略する。
<3-3.発光装置10Aの駆動方法>
図17は、本発明の一実施形態に係る発光装置10Aの駆動方法を説明するためのタイミングチャートである。図17に示す発光装置10Aの駆動方法は一例であって、発光装置10Aの駆動方法は、図17に示す方法に限定されない。図1乃至図16と同一、又は類似する構成については、ここでの説明を省略する。
図17は、本発明の一実施形態に係る発光装置10Aの駆動方法を説明するためのタイミングチャートである。図17に示す発光装置10Aの駆動方法は一例であって、発光装置10Aの駆動方法は、図17に示す方法に限定されない。図1乃至図16と同一、又は類似する構成については、ここでの説明を省略する。
図17に示すように、本発明の一実施形態では、1フレーム(1F)期間が、8サブフレーム(8SF)期間から構成される。8SFは、1F期間の発光期間を1/8に分割した8個の1/8SF(第1の1/8SF(1st1/8SF)、第2の1/8SF(2nd1/8SF)、第3の1/8SF(3rd1/8SF)、第4の1/8SF(4th1/8SF)、第5の1/8SF(5th1/8SF)、第6の1/8SF(6th1/8SF)、第7の1/8SF(7th1/8SF)、第8の1/8SF(8th1/8SF))、から構成される。
例えば、本発明の一実施形態では、各SFにおいて、第1番目の走査線G1から第n番目の走査線Gnまでを順番に走査する。各走査線に電気的に接続された画素は、階調信号を入力され、各画素に含まれる発光素子LEDが階調信号に対応する電流を流す。その結果、各画素に含まれる発光素子LEDが、階調信号に対応する発光強度で発光する。階調信号が、例えば、基準電圧VSS又はコモン電圧VCOMに相当する場合、各画素に含まれる発光素子LEDは電流を流さずに、非発光となる。
第1の1/8SF期間において、走査信号線駆動回路110は、各走査線を走査し、映像信号線駆動回路106は、第1の制御信号を含む階調信号を、各走査線に電気的に接続された画素に供給する。本発明の一実施形態に係る発光装置10の駆動方法では、第1の1/8SF期間は、時分割制御方法における1/8SF期間の発光又は非発光を制御する期間である。第1の1/8SF期間の操作は、例えば、第1のデジタルデータスキャン(1st digital data scan、D1)と呼ぶ。
第1の1/8SF期間に続く、第2の1/8SF期間において、走査信号線駆動回路110は、各走査線を走査し、映像信号線駆動回路106は、アナログデータを含む階調信号を、各走査線に電気的に接続された画素に供給する。本発明の一実施形態に係る発光装置10の駆動方法では、第1の1/16SF期間の操作は、アナログデータを用いて各走査線に電気的に接続された画素の発光素子LEDの発光又は非発光をアナログ制御する期間である。本発明の一実施形態に係る発光装置10の駆動方法では、第2の1/8SF期間の操作は、例えば、アナログデータスキャン(analog data scan)と呼ぶ。
第2の1/8SF期間に続く、第3の1/8SF期間において、走査信号線駆動回路110は、各走査線を走査し、映像信号線駆動回路106は、第2の制御信号を含む階調信号を、各走査線に電気的に接続された画素に供給する。本発明の一実施形態に係る発光装置10の駆動方法では、第3の1/8SF期間は、時分割制御方法における1/8SF期間の発光又は非発光を制御する期間である。第3の1/16SF期間の操作は、例えば、第2のデジタルデータスキャン(1st digital data scan、D2)と呼ぶ。
第3の1/8SF期間に続く、第4の1/8SF期間では、第3の1/8SF期間と同様の走査が実行されるため、ここでは、詳細な説明を省略する。第4の1/8SF期間では、第3の制御信号を含む階調信号を、各走査線に電気的に接続された画素に供給する。本発明の一実施形態に係る発光装置10の駆動方法では、第4の1/8SF期間は、時分割制御方法における1/8SF期間の発光又は非発光を制御する期間である。第4の1/8SF期間の操作は、例えば、第3のデジタルデータスキャン(3rd digital data scan、D3)と呼ぶ。
第4の1/8SF期間に続く、第5の1/8SF期間では、第3の1/8SF期間と同様の走査が実行されるため、ここでは、詳細な説明を省略する。第5の1/8SF期間では、映像信号線駆動回路106は、第4の制御信号を含む階調信号を、各走査線に電気的に接続された画素に供給する。第5の1/8SF期間の操作は、例えば、第4のデジタルデータスキャン(4th digital data scan、D4)と呼ぶ。
第5の1/8SF期間に続く、第6の1/8SF期間では、第3の1/8SF期間と同様の走査が実行されるため、ここでは、詳細な説明を省略する。第6の1/8SF期間では、映像信号線駆動回路106は、第5の制御信号を含む階調信号を、各走査線に電気的に接続された画素に供給する。第6の1/8SF期間の操作は、例えば、第5のデジタルデータスキャン(5th digital data scan、D5)と呼ぶ。
第6の1/8SF期間に続く、第7の1/8SF期間では、第3の1/8SF期間と同様の走査が実行されるため、ここでは、詳細な説明を省略する。第7の1/8SF期間では、映像信号線駆動回路106は、第6の制御信号を含む階調信号を、各走査線に電気的に接続された画素に供給する。第7の1/8SF期間の操作は、例えば、第6のデジタルデータスキャン(6th digital data scan、D6)と呼ぶ。
本発明の一実施形態に係る発光装置10A及び発光装置10Aの駆動方法では、1F期間を8個の1/8SF期間に分割し、1つの1/8SF期間において、アナログデータスキャンを実行し、アナログデータを用いて各走査線に電気的に接続された画素の発光素子LEDの発光又は非発光をアナログ制御することができる。その結果、本発明の一実施形態に係る発光装置10A及び発光装置10Aの駆動方法は、微小な電圧又は電流制御が必要とされる低い階調を、アナログデータを用いて制御し、低い階調を滑らかに、安定した映像を、表示部に表示することができる。
また、本発明の一実施形態に係る発光装置10A及び発光装置10Aの駆動方法においても、本発明の一実施形態に係る発光装置10及び発光装置10の駆動方法と同様に、アナログ制御とデジタル制御(時分割制御方法)とを併用することができる。その結果、本発明の一実施形態に係る発光装置10A及び発光装置10Aの駆動方法においても、本発明の一実施形態に係る発光装置10及び発光装置10の駆動方法と同様の作用効果を奏することができる。
<4.第4実施形態>
<4-1.発光装置10Bの全体構成>
図18及び図19は、本発明の一実施形態に係る発光装置10Bの構成を示す模式的な平面図である。図18及び図19に示す発光装置10Bの構成は一例であって、発光装置10Bの構成は、図18及び図19に示す構成に限定されない。第1実施形態乃至第3実施形態と同一、又は類似する構成については、ここでの説明を省略する。
<4-1.発光装置10Bの全体構成>
図18及び図19は、本発明の一実施形態に係る発光装置10Bの構成を示す模式的な平面図である。図18及び図19に示す発光装置10Bの構成は一例であって、発光装置10Bの構成は、図18及び図19に示す構成に限定されない。第1実施形態乃至第3実施形態と同一、又は類似する構成については、ここでの説明を省略する。
図18及び図19に示す発光装置10Bの構成は、図14及び図15に示す発光装置10Aの構成と比較して、走査信号線駆動回路110を第1の走査信号線駆動回路110Aと第2の走査信号線駆動回路110Bに分割している点、及びタイミング制御回路30Bの構成において異なる。図18及び図19に示す発光装置10Bの構成において、上述の構成以外は、図14及び図15に示す発光装置10Aの構成と同様であるから、ここでは、説明を省略する。
図18及び図19に示すように、発光装置10Bは、記憶装置20、タイミング制御回路30B、表示パネル100Bを有する。表示パネル100Bは、画素102A、表示部104、映像信号線駆動回路106、第1の走査信号線駆動回路110A、第2の走査信号線駆動回路110B、及び基板112を有する。表示部104、映像信号線駆動回路106、第1の走査信号線駆動回路110A、及び第2の走査信号線駆動回路110Bは、基板112の上面に設ける。記憶装置20、及びタイミング制御回路30Bは基板112の上面に設けてもよい。表示部104は、発光装置10Bに映像を表示するための複数の画素102Aを有する。複数の画素102Aのそれぞれは、複数のサブ画素120D、サブ画素120E、サブ画素120Fを有する。複数のサブ画素120D、サブ画素120E、サブ画素120Fの構成は、第3実施形態に示す構成と同様であるから、ここでの説明を省略する。
を有する。
を有する。
タイミング制御回路30Bは、例えば、1フレーム毎の映像信号を記憶装置20に出力する。タイミング制御回路30Bは、記憶装置20に格納された1フレーム期間毎の各画素の映像信号に対応する階調信号を、記憶装置20から読み出し、階調信号、及びデータ制御信号を、映像信号線駆動回路106に供給する。また、タイミング制御回路30Aは、サブフレーム期間毎に走査線(図19)を制御する走査制御信号を生成し、当該走査制御信号を第1の走査信号線駆動回路110A、及び第2の走査信号線駆動回路110Bに供給する。
データ制御信号は、例えば、画素に順番にデータを供給するタイミングを制御するスタートパルスSSP、及びクロック信号SCLKを含む。走査制御信号は、例えば、スタートパルスGSP、クロック信号GCLK、ゲートイネーブル信号GENA、及びゲートイネーブル信号GENBを含む。
第1の走査信号線駆動回路110A、第2の走査信号線駆動回路110B、及び映像信号線駆動回路106は、タイミング制御回路30Bから供給される各信号や電源電圧を用いて、画素102Aが有するトランジスタ(図16)を駆動し、LED(図16)を発光または非発光することで、表示部104に映像を表示する機能を有する。本発明の一実施形態において、タイミング制御回路30B、第1の走査信号線駆動回路110A、第2の走査信号線駆動回路110B、及び映像信号線駆動回路106をまとめて、制御部と呼ぶことがあり、第1の走査信号線駆動回路110A、第2の走査信号線駆動回路110B、及び映像信号線駆動回路106をまとめて、制御部と呼ぶことがある。
図19に示すように、第1の走査信号線駆動回路110Aは、第1番目の走査線G1から第n/2番目の走査線n/2を電気的に接続し、第2の走査信号線駆動回路110Bは、第n/2+1番目の走査線n/2+1から第n番目の走査線nを電気的に接続する。
<4-2.発光装置10Bの駆動方法>
図20及び図21は、本発明の一実施形態に係る発光装置10Bの駆動方法を説明するためのタイミングチャートである。図20及び図21に示す発光装置10Bの駆動方法は一例であって、発光装置10Bの駆動方法は、図20及び図21に示す方法に限定されない。図1乃至図19と同一、又は類似する構成については、ここでの説明を省略する。
図20及び図21は、本発明の一実施形態に係る発光装置10Bの駆動方法を説明するためのタイミングチャートである。図20及び図21に示す発光装置10Bの駆動方法は一例であって、発光装置10Bの駆動方法は、図20及び図21に示す方法に限定されない。図1乃至図19と同一、又は類似する構成については、ここでの説明を省略する。
図20に示すように、本発明の一実施形態では、1フレーム(1F)期間が、9サブフレーム(9SF)期間から構成される。9SFは、1F期間の発光期間を1/16に分割した2個の1/16SF(第1の1/16SF(1st1/16SF)、第2の1/16SF(2nd1/16SF))、及び1F期間の発光期間を1/8に分割した7個の1/8SF(第1の1/8SF(1st1/8SF)、第2の1/8SF(2nd1/8SF)、第3の1/8SF(3rd1/8SF)、第4の1/8SF(4th1/8SF)、第5の1/8SF(5th1/8SF)、第6の1/8SF(6th1/8SF)、第7の1/8SF(7th1/8SF))、から構成される。
例えば、本発明の一実施形態では、第1の1/16SFの第1番目の走査線G1から第n/2番目の走査線n/2の走査を実行し、第1の1/16SFの第n/2+1番目の走査線n/2+1から第n番目の走査線nの走査と、第2の1/16SFの第1番目の走査線G1から第n/2番目の走査線n/2の走査とを、交互に実行する。各走査線に電気的に接続された画素は、階調信号を入力され、各画素に含まれる発光素子LEDが階調信号に対応する電流を流す。その結果、各画素に含まれる発光素子LEDが、階調信号に対応する発光強度で発光する。階調信号が、例えば、基準電圧VSS又はコモン電圧VCOMに相当する場合、各画素に含まれる発光素子LEDは電流を流さずに、非発光となる。
図20に示すように、本発明の一実施形態に係る発光装置10Bの駆動方法では、第1の1/16SF期間において、第1の走査信号線駆動回路110A及び第2の走査信号線駆動回路110Bは、各走査線を走査し、映像信号線駆動回路106は、第1の制御信号を含む階調信号を、各走査線に電気的に接続された画素に供給する。本発明の一実施形態に係る発光装置10の駆動方法では、第1の1/16SF期間は、時分割制御方法における1/16SF期間の発光又は非発光を制御する期間である。第1の1/16SF期間の操作は、例えば、第1のデジタルデータスキャン(1st digital data scan、D1)と呼ぶ。
第1の1/16SF期間に続く、第2の1/16SF期間において、第1の走査信号線駆動回路110A及び第2の走査信号線駆動回路110Bは、各走査線を走査し、映像信号線駆動回路106は、アナログデータを含む階調信号を、各走査線に電気的に接続された画素に供給する。本発明の一実施形態に係る発光装置10Bの駆動方法では、第2の1/16SF期間の操作は、アナログデータを用いて各走査線に電気的に接続された画素の発光素子LEDの発光又は非発光をアナログ制御する期間である。本発明の一実施形態に係る発光装置10Bの駆動方法では、第2の1/16SF期間の操作は、例えば、アナログデータスキャン(analog data scan)と呼ぶ。
例えば、第1の1/16SF期間に続く、第2の1/16SF期間において、アナログデータスキャンを実行すると、第1の1/16SF期間での発光又は非発光と、第2の1/16SF期間での発光又は非発光とが重なってしまう期間が生じる。その結果、発光装置は、階調信号に基づく正確な映像を表示できない。本発明の一実施形態に係る発光装置10Bは、第1の1/16SF期間と、第1の1/16SF期間に続く第2の1/16SF期間においては、第1の1/16SFの第1番目の走査線G1から第n/2番目の走査線n/2の走査を実行し、第1の1/16SFの第n/2+1番目の走査線n/2+1から第n番目の走査線nの走査と、第2の1/16SFの第1番目の走査線G1から第n/2番目の走査線n/2の走査とを、交互に実行する。すなわち、本発明の一実施形態に係る発光装置10Bの駆動方法では、異なる走査線を交互に走査することで、第1のデジタルデータスキャンとアナログデータスキャンとを交互に実行する。その結果、本発明の一実施形態に係る発光装置10Bの駆動方法では、消去信号線駆動回路108及び消去スキャン(erase scan)を用いることなく、発光又は非発光に対応する期間が重なることを抑制することができる。その結果、本発明の一実施形態に係る発光装置10Bの駆動方法を用いることで、階調信号に基づく正確な映像を表示可能である。
第2の1/16SF期間に続く、第1の1/8SF期間において、第1の走査信号線駆動回路110A及び第2の走査信号線駆動回路110Bは、各走査線を走査し、映像信号線駆動回路106は、第2の制御信号を含む階調信号を、各走査線に電気的に接続された画素に供給する。本発明の一実施形態に係る発光装置10の駆動方法では、第1の1/8SF期間は、時分割制御方法における1/8SF期間の発光又は非発光を制御する期間である。第1の1/8SF期間の操作は、例えば、第2のデジタルデータスキャン(2nd digital data scan、D2)と呼ぶ。
第1の1/8SF期間に続く、第2の1/8SF期間では、第1の1/8SF期間と同様の走査が実行されるため、ここでは、詳細な説明を省略する。第2の1/8SF期間では、映像信号線駆動回路106は、第3の制御信号を含む階調信号を、各走査線に電気的に接続された画素に供給する。本発明の一実施形態に係る発光装置10の駆動方法では、第3の1/8SF期間は、時分割制御方法における1/8SF期間の発光又は非発光を制御する期間である。第2の1/16SF期間の操作は、例えば、第3のデジタルデータスキャン(3rd digital data scan、D3)と呼ぶ。
第2の1/8SF期間に続く、第3の1/8SF期間では、第1の1/8SF期間と同様の走査が実行されるため、ここでは、詳細な説明を省略する。第3の1/8SF期間では、映像信号線駆動回路106は、第4の制御信号を含む階調信号を、各走査線に電気的に接続された画素に供給する。本発明の一実施形態に係る発光装置10の駆動方法では、第3の1/8SF期間は、時分割制御方法における1/8SF期間の発光又は非発光を制御する期間である。第3の1/8SF期間の操作は、例えば、第4のデジタルデータスキャン(4th digital data scan、D4)と呼ぶ。
第3の1/8SF期間に続く、第4の1/8SF期間では、第1の1/8SF期間と同様の走査が実行されるため、ここでは、詳細な説明を省略する。第4の1/8SF期間では、映像信号線駆動回路106は、第5の制御信号を含む階調信号を、各走査線に電気的に接続された画素に供給する。本発明の一実施形態に係る発光装置10Bの駆動方法では、第4の1/8SF期間は、時分割制御方法における1/8SF期間の発光又は非発光を制御する期間である。第4の1/8SF期間の操作は、例えば、第5のデジタルデータスキャン(5th digital data scan、D5)と呼ぶ。
第4の1/8SF期間に続く、第5の1/8SF期間では、第1の1/8SF期間と同様の走査が実行されるため、ここでは、詳細な説明を省略する。第5の1/8SF期間では、映像信号線駆動回路106は、第6の制御信号を含む階調信号を、各走査線に電気的に接続された画素に供給する。本発明の一実施形態に係る発光装置10Bの駆動方法では、第5の1/8SF期間は、時分割制御方法における1/8SF期間の発光又は非発光を制御する期間である。第5の1/8SF期間の操作は、例えば、第6のデジタルデータスキャン(6th digital data scan、D6)と呼ぶ。
第5の1/8SF期間に続く、第6の1/8SF期間では、第1の1/8SF期間と同様の走査が実行されるため、ここでは、詳細な説明を省略する。第6の1/8SF期間では、映像信号線駆動回路106は、第7の制御信号を含む階調信号を、各走査線に電気的に接続された画素に供給する。本発明の一実施形態に係る発光装置10Bの駆動方法では、第6の1/8SF期間は、時分割制御方法における1/8SF期間の発光又は非発光を制御する期間である。第6の1/8SF期間の操作は、例えば、第7のデジタルデータスキャン(7th digital data scan、D7)と呼ぶ。
第6の1/8SF期間に続く、第7の1/8SF期間では、第1の1/8SF期間と同様の走査が実行されるため、ここでは、詳細な説明を省略する。第7の1/8SF期間では、映像信号線駆動回路106は、第8の制御信号を含む階調信号を、各走査線に電気的に接続された画素に供給する。本発明の一実施形態に係る発光装置10Bの駆動方法では、第7の1/8SF期間は、時分割制御方法における1/8SF期間の発光又は非発光を制御する期間である。第7の1/8SF期間の操作は、例えば、第8のデジタルデータスキャン(8th digital data scan、D8)と呼ぶ。本発明の一実施形態において、第8のデジタルデータスキャン(8th digital data scan、D8)を実行する期間は、第8のデジタルデータをスキャンする期間であり、第8のデジタルデータスキャン期間、又は第8のデジタル階調データスキャン期間である。本発明の一実施形態において、第8のデジタルデータスキャン(8th digital data scan、D8)は、第8のデジタル階調データスキャン又は第8のデジタル階調表示と呼んでもよい。
図21に示すように、本発明の一実施形態に係る発光装置10Bの駆動方法では、第1の走査信号線駆動回路110A及び第2の走査信号線駆動回路110Bは、共通のスタートパルスGSPを入力する。第1の走査信号線駆動回路110Aはゲートイネーブル信号GENAを入力する。第2の走査信号線駆動回路110Bはゲートイネーブル信号GENBを入力する。スタートパルスGSPは、第1のスタートパルス210、第2のスタートパルス211、第3のスタートパルス212を有する。
本発明の一実施形態に係る発光装置10Bは、第1のスタートパルス210及びゲートイネーブル信号GENAを用いて、第1の1/16SFの第1番目の走査線G1から第n/2-1番目の走査線n/2-1の走査を実行する。また、本発明の一実施形態に係る発光装置10Bは、第2のスタートパルス211、ゲートイネーブル信号GENA、及びゲートイネーブル信号GENBを用いて、第1の1/16SFの第n/2+1番目の走査線n/2+1から第n番目の走査線nの走査と、第2の1/16SFの第1番目の走査線G1から第n/2番目の走査線n/2の走査とを、交互に実行する。
ゲートイネーブル信号GENAは、第1のスタートパルス210が立ち上がると、第1のスタートパルス210の半分のパルス幅でローレベル(Low Level、Lレベル)とハイレベル(High Level、Hレベル)とを繰り返し出力する。ゲートイネーブル信号GENAは、第2のスタートパルス211が立ち上がると、ゲートイネーブル信号GENBに対して反転の信号を出力する。ゲートイネーブル信号GENBは、第2のスタートパルス211が立ち上がるまでは、ローレベルを維持し、第2のスタートパルス211が立ち上がると、第2のスタートパルス211の半分のパルス幅でローレベルとハイレベルとを繰り返し出力する。第1のスタートパルス210のパルス幅は第2のスタートパルス211のパルス幅と同一の幅である。
例えば、第2のスタートパルス211と、ゲートイネーブル信号GENBとを用いて、第1の1/16SFの第n/2+1番目の走査線n/2+1を選択し、走査線n/2+1に電気的に接続される画素に、第1の制御信号に基づく階調信号を供給することができる。続いて、第2のスタートパルス211と、ゲートイネーブル信号GENAとを用いて、第2の1/16SFの第1番目の走査線G1を選択し、走査線G1に電気的に接続される画素に、アナログデータに基づく階調信号を供給することができる。次に、スタートパルスがシフトすることで、第1の1/16SFの第n/2+2番目の走査線n/2+2を選択し、走査線n/2+2に電気的に接続される画素に、第1の制御信号に基づく階調信号を供給し、第2の1/16SFの第2番目の走査線G2を選択し、走査線G2に電気的に接続される画素に、アナログデータに基づく階調信号を供給することができる。引き続き、走査を実行することで、発光又は非発光に対応する期間が重なることを抑制することができる。なお、上記発光装置10Bは、第2のスタートパルス211、ゲートイネーブル信号GENA及びGENBのタイミングを調整することにより、第1の1/16SFの第n/2+1番目の走査線n/2+1から第n番目の走査線nの走査と、第2の1/16SFの第1番目の走査線G1から第n/2番目の走査線n/2の走査とを、同時に実行する構成を採用可能である。
<4-3.発光装置10Bを発光または非発光させた場合の階調>
図22乃至図25は、本発明の一実施形態に係る発光装置10Bを発光または非発光させた場合の階調を示す図である。図22乃至図25に示す発光装置10Bを発光または非発光させた場合の階調の構成は一例であって、当該階調の構成は、図22乃至図25に示す構成に限定されない。第1実施形態乃至第3実施形態と同一、又は類似する構成については、ここでの説明を省略する。
図22乃至図25は、本発明の一実施形態に係る発光装置10Bを発光または非発光させた場合の階調を示す図である。図22乃至図25に示す発光装置10Bを発光または非発光させた場合の階調の構成は一例であって、当該階調の構成は、図22乃至図25に示す構成に限定されない。第1実施形態乃至第3実施形態と同一、又は類似する構成については、ここでの説明を省略する。
図22乃至図25に示すように、階調レベルは、4ビット(16段階)のレベルを有する。なお、アナログデータを含む階調信号の階調レベルは8ビット(256段階)のレベルを有するが、ここでは、アナログデータを含む階調信号の階調レベルは4ビット(16段階)のうちの1段階とする。
図22(A)に示すように、第2の1/16SF期間のアナログデータスキャンは、4ビット(16段階)のうちの1段階を発光するためのスキャンである。ここでは、4ビット(16段階)のうちの1段階は、1/16とする。図22(B)に示すように、第1の1/16SF期間の第1のデジタルデータスキャンは、4ビット(16段階)のうちの2段階を発光するためのスキャンである。第2の1/16SF期間のアナログデータスキャンが発光、第1の1/16SF期間の第1のデジタルデータスキャンが発光の場合、4ビット(16段階)のうちの2段階を発光するためのスキャンである。4ビット(16段階)のうちの2段階は、2/16とする。
図22(C)及び図22(D)に示すように、第1の1/8SF期間の第2のデジタルデータスキャンは、4ビット(16段階)のうちの3段階及び4段階を発光するためのスキャンである。図22(C)に示すように、第2の1/16SF期間のアナログデータスキャンが発光、第1の1/16SF期間の第1のデジタルデータスキャンが非発光、第1の1/8SF期間の第2のデジタルデータスキャンが発光の場合、4ビット(16段階)のうちの3段階を発光するためのスキャンである。図22(D)に示すように、第2の1/16SF期間のアナログデータスキャンが発光、第1の1/16SF期間の第1のデジタルデータスキャンが発光、第1の1/8SF期間の第2のデジタルデータスキャンが発光の場合、4ビット(16段階)のうちの4段階を発光するためのスキャンである。ここでは、4ビット(16段階)のうちの3段階は3/16とし、4ビット(16段階)のうちの4段階は4/16とする。
図23(A)及び図23(B)に示すように、第2の1/8SF期間の第3のデジタルデータスキャンは、4ビット(16段階)のうちの5段階及び6段階を発光するためのスキャンである。図23(A)に示すように、第2の1/16SF期間のアナログデータスキャンが発光、第1の1/16SF期間の第1のデジタルデータスキャンが非発光、第1の1/8SF期間の第2のデジタルデータスキャンが発光、第2の1/8SF期間の第3のデジタルデータスキャンが発光の場合、4ビット(16段階)のうちの5段階を発光するためのスキャンである。図23(B)に示すように、第2の1/16SF期間のアナログデータスキャンが発光、第1の1/16SF期間の第1のデジタルデータスキャンが発光、第1の1/8SF期間の第2のデジタルデータスキャンが発光、第2の1/8SF期間の第3のデジタルデータスキャンが発光の場合、4ビット(16段階)のうちの6段階を発光するためのスキャンである。ここでは、4ビット(16段階)のうちの5段階は5/16とし、4ビット(16段階)のうちの6段階は6/16とする。
図23(C)及び図23(D)に示すように、第3の1/8SF期間の第4のデジタルデータスキャンは、4ビット(16段階)のうちの7段階及び8段階を発光するためのスキャンである。図23(C)に示すように、第2の1/16SF期間のアナログデータスキャンが発光、第1の1/16SF期間の第1のデジタルデータスキャンが非発光、第1の1/8SF期間の第2のデジタルデータスキャンが発光、第2の1/8SF期間の第3のデジタルデータスキャンが発光、第3の1/8SF期間の第4のデジタルデータスキャンが発光の場合、4ビット(16段階)のうちの7段階を発光するためのスキャンである。図23(D)に示すように、第2の1/16SF期間のアナログデータスキャンが発光、第1の1/16SF期間の第1のデジタルデータスキャンが発光、第1の1/8SF期間の第2のデジタルデータスキャンが発光、第2の1/8SF期間の第3のデジタルデータスキャンが発光、第2の1/8SF期間の第4のデジタルデータスキャンが発光の場合、4ビット(16段階)のうちの8段階を発光するためのスキャンである。ここでは、4ビット(16段階)のうちの7段階は7/16とし、4ビット(16段階)のうちの8段階は8/16とする。
図22(A)乃至図23(D)と同様に、図24(A)に示すように、第2の1/16SF期間のアナログデータスキャンが発光、第1の1/16SF期間の第1のデジタルデータスキャンが非発光、第1の1/8SF期間の第2のデジタルデータスキャンが発光、第2の1/8SF期間の第3のデジタルデータスキャンが発光、第3の1/8SF期間の第4のデジタルデータスキャンが発光、第4の1/8SF期間の第5のデジタルデータスキャンが発光の場合、4ビット(16段階)のうちの9段階を発光するためのスキャンであり、図24(B)に示すように、第2の1/16SF期間のアナログデータスキャンが発光、第1の1/16SF期間の第1のデジタルデータスキャンが発光、第1の1/8SF期間の第2のデジタルデータスキャンが発光、第2の1/8SF期間の第3のデジタルデータスキャンが発光、第2の1/8SF期間の第4のデジタルデータスキャンが発光、第4の1/8SF期間の第5のデジタルデータスキャンが発光の場合、4ビット(16段階)のうちの10段階を発光するためのスキャンである。
図22(A)乃至図23(D)と同様に、図24(C)に示すように、第2の1/16SF期間のアナログデータスキャンが発光、第1の1/16SF期間の第1のデジタルデータスキャンが非発光、第1の1/8SF期間の第2のデジタルデータスキャンが発光、第2の1/8SF期間の第3のデジタルデータスキャンが発光、第3の1/8SF期間の第4のデジタルデータスキャンが発光、第4の1/8SF期間の第5のデジタルデータスキャンが発光、第5の1/8SF期間の第6のデジタルデータスキャンが発光の場合、4ビット(16段階)のうちの11段階を発光するためのスキャンであり、図24(D)に示すように、第2の1/16SF期間のアナログデータスキャンが発光、第1の1/16SF期間の第1のデジタルデータスキャンが発光、第1の1/8SF期間の第2のデジタルデータスキャンが発光、第2の1/8SF期間の第3のデジタルデータスキャンが発光、第2の1/8SF期間の第4のデジタルデータスキャンが発光、第4の1/8SF期間の第5のデジタルデータスキャンが発光、第5の1/8SF期間の第6のデジタルデータスキャンが発光の場合、4ビット(16段階)のうちの12段階を発光するためのスキャンである。
図22(A)乃至図23(D)と同様に、図25(A)に示すように、第2の1/16SF期間のアナログデータスキャンが発光、第1の1/16SF期間の第1のデジタルデータスキャンが非発光、第1の1/8SF期間の第2のデジタルデータスキャンが発光、第2の1/8SF期間の第3のデジタルデータスキャンが発光、第3の1/8SF期間の第4のデジタルデータスキャンが発光、第4の1/8SF期間の第5のデジタルデータスキャンが発光、第5の1/8SF期間の第6のデジタルデータスキャンが発光、第6の1/8SF期間の第7のデジタルデータスキャンが発光の場合、4ビット(16段階)のうちの13段階を発光するためのスキャンであり、図25(B)に示すように、第2の1/16SF期間のアナログデータスキャンが発光、第1の1/16SF期間の第1のデジタルデータスキャンが発光、第1の1/8SF期間の第2のデジタルデータスキャンが発光、第2の1/8SF期間の第3のデジタルデータスキャンが発光、第2の1/8SF期間の第4のデジタルデータスキャンが発光、第4の1/8SF期間の第5のデジタルデータスキャンが発光、第5の1/8SF期間の第6のデジタルデータスキャンが発光、第6の1/8SF期間の第7のデジタルデータスキャンが発光の場合、4ビット(16段階)のうちの14段階を発光するためのスキャンである。
図22(A)乃至図23(D)と同様に、図25(C)に示すように、第2の1/16SF期間のアナログデータスキャンが発光、第1の1/16SF期間の第1のデジタルデータスキャンが非発光、第1の1/8SF期間の第2のデジタルデータスキャンが発光、第2の1/8SF期間の第3のデジタルデータスキャンが発光、第3の1/8SF期間の第4のデジタルデータスキャンが発光、第4の1/8SF期間の第5のデジタルデータスキャンが発光、第5の1/8SF期間の第6のデジタルデータスキャンが発光、第6の1/8SF期間の第7のデジタルデータスキャンが発光、第7の1/8SF期間の第8のデジタルデータスキャンが発光の場合、4ビット(16段階)のうちの15段階を発光するためのスキャンであり、図25(D)に示すように、第2の1/16SF期間のアナログデータスキャンが発光、第1の1/16SF期間の第1のデジタルデータスキャンが発光、第1の1/8SF期間の第2のデジタルデータスキャンが発光、第2の1/8SF期間の第3のデジタルデータスキャンが発光、第2の1/8SF期間の第4のデジタルデータスキャンが発光、第4の1/8SF期間の第5のデジタルデータスキャンが発光、第5の1/8SF期間の第6のデジタルデータスキャンが発光、第6の1/8SF期間の第7のデジタルデータスキャンが発光、第7の1/8SF期間の第8のデジタルデータスキャンが発光の場合、4ビット(16段階)のうちの16段階を発光するためのスキャンである。
ここでは、4ビット(16段階)のうちの9段階は9/16とし、4ビット(16段階)のうちの10段階は10/16とし、4ビット(16段階)のうちの11段階は11/16とし、4ビット(16段階)のうちの12段階は12/16とし、4ビット(16段階)のうちの13段階は13/16とし、4ビット(16段階)のうちの14段階は14/16とし、4ビット(16段階)のうちの15段階は15/16とし、4ビット(16段階)のうちの16段階は16/16とする。以上説明したように、本発明の一実施形態に係る発光装置10B及び発光装置10Bの駆動方法を用いて、16段階の階調をスキャンし、表示部104に映像を表示することができる。
<5.第5実施形態>
図26は、本発明の一実施形態に係る発光装置10Bの駆動方法を説明するためのタイミングチャートである。図27乃至図30は、本発明の一実施形態に係る発光装置10Bを発光または非発光させた場合の階調を示す図である。図31乃至図34は、本発明の一実施形態に係る画素の階調と各階調に対応した各データを示す図である。図26乃至図34に示す発光装置10Bの駆動方法などは一例であって、発光装置10Bの駆動方法などは、図26乃至図34に示す構成に限定されない。第1実施形態乃至第4実施形態と同一、又は類似する構成については、ここでの説明を省略する。
図26は、本発明の一実施形態に係る発光装置10Bの駆動方法を説明するためのタイミングチャートである。図27乃至図30は、本発明の一実施形態に係る発光装置10Bを発光または非発光させた場合の階調を示す図である。図31乃至図34は、本発明の一実施形態に係る画素の階調と各階調に対応した各データを示す図である。図26乃至図34に示す発光装置10Bの駆動方法などは一例であって、発光装置10Bの駆動方法などは、図26乃至図34に示す構成に限定されない。第1実施形態乃至第4実施形態と同一、又は類似する構成については、ここでの説明を省略する。
本発明の一実施形態に係る発光装置10Bの構成は、第4実施形態と同様の構成を用いることができるため、ここでは説明を省略する。
図26に示す発光装置10Bの駆動方法を説明するためのタイミングチャート及び図27乃至図30に示す本発明の一実施形態に係る発光装置を発光または非発光させた場合の階調を示す図は、図20に示す発光装置10Bの駆動方法を説明するためのタイミングチャート及び図22乃至図25に示す本発明の一実施形態に係る発光装置を発光または非発光させた場合の階調と比較して、中心のサブフレームでアナログデータスキャンを実行し、アナログデータスキャンに対して中心より右のサブフレームで、第1のデジタルデータスキャン(1st digital data scan、D1)を実行し、アナログデータスキャンに対して中心より左のサブフレームで、第2のデジタルデータスキャン(2nd digital data scan、D2)を実行し、第3のデジタルデータスキャン(3rd digital data scan、D3)乃至第6のデジタルデータスキャン(6th digital data scan、D6)のスキャンは、アナログデータスキャンに対して中心よりさらに右のサブフレーム、アナログデータスキャンに対して中心よりさらに左のサブフレームというように、交互に実行し、第7のデジタルデータスキャン(7th digital data scan、D6)のスキャンは、第6のデジタルデータスキャン(6th digital data scan、D6)を実行するサブフレームに隣接し、アナログデータスキャンに対して中心よりさらに左のサブフレームで実行する。図26に示す発光装置10Bの駆動方法を説明するためのタイミングチャート及び図31乃至図34に示す本発明の一実施形態に係る画素の階調と各階調に対応した各データを示す図において、上述する以外の各フレームにおける構成及び駆動方法等は、図20に示す発光装置10Bの駆動方法を説明するためのタイミングチャート及び図22乃至図25に示す本発明の一実施形態に係る発光装置を発光または非発光させた場合の階調と同様であるから、ここでは、説明を省略する。
図31乃至図34に示す本発明の一実施形態に係る画素の階調と各階調に対応した各データを示す図は、図6乃至図9に示す本発明の一実施形態に係る画素の階調と各階調に対応した各データを示す図と比較して、中心のサブフレームでアナログデータスキャンを実行し、アナログデータスキャンに対して中心より右のサブフレームで、第1のデジタルデータスキャン(1st digital data scan、D1)を実行し、アナログデータスキャンに対して中心より左のサブフレームで、第2のデジタルデータスキャン(2nd digital data scan、D2)を実行し、第3のデジタルデータスキャン(3rd digital data scan、D3)乃至第6のデジタルデータスキャン(6th digital data scan、D6)のスキャンは、アナログデータスキャンに対して中心よりさらに右のサブフレーム、アナログデータスキャンに対して中心よりさらに左のサブフレームというように、交互に実行し、第7のデジタルデータスキャン(7th digital data scan、D6)のスキャンは、第6のデジタルデータスキャン(6th digital data scan、D6)を実行するサブフレームに隣接し、アナログデータスキャンに対して中心よりさらに左のサブフレームで実行する。
すなわち、図31乃至図34に示すように、6列目はアナログデータ(Analog)を含む階調信号のレベルを示し、7列目は第1のデジタルデータスキャン(D1)における、時分割階調信号の1つである第1の制御信号の発光(○)、又は非発光(X)を示し、5列目は第2のデジタルデータスキャン(D2)における、時分割階調信号の1つである第2の制御信号の発光(○)、又は非発光(X)を示し、8列目は第3のデジタルデータスキャン(D3)における、時分割階調信号の1つである第3の制御信号の発光(○)、又は非発光(X)を示し、4列目は第4のデジタルデータスキャン(D4)における、時分割階調信号の1つである第4の制御信号の発光(○)、又は非発光(X)を示し、9列目は第5のデジタルデータスキャン(D5)における、時分割階調信号の1つである第5の制御信号の発光(○)、又は非発光(X)を示し、3列目は第6のデジタルデータスキャン(D6)における、時分割階調信号の1つである第6の制御信号の発光(○)、又は非発光(X)を示し、10列目は第7のデジタルデータスキャン(D7)における、時分割階調信号の1つである第6の制御信号の発光(○)、又は非発光(X)を示し、11列目は第8のデジタルデータスキャン(D8)における、時分割階調信号の1つである第6の制御信号の発光(○)、又は非発光(X)を示す。図31乃至図34に示す本発明の一実施形態に係る画素の階調と各階調に対応した各データを示す図において、上述する以外の構成及び駆動方法等は、図6乃至図9に示す本発明の一実施形態に係る画素の階調と各階調に対応した各データを示す図と同様であるから、ここでは、説明を省略する。
本発明の一実施形態に係る発光装置10B及び発光装置10Bの駆動方法では、中心のサブフレームでアナログデータスキャンを実行し、アナログデータスキャンに対して中心より右のサブフレームと左のサブフレームとで交互に、デジタルデータスキャンを実行することで、アナログデータスキャンを実行するサブフレームを、発光素子LEDの発光に伴う映像を見ている人間の網膜上の映像の位置に対してさらに真ん中にずらすことができる。その結果、本発明の一実施形態に係る発光装置10及び発光装置10の駆動方法を用いることで、偽輪郭をさらに緩和することができるため、発光装置10の画質の低下をさらに抑制することができる。
<6.第6実施形態>
図35は、本発明の一実施形態に係る発光装置の駆動方法を説明するためのタイミングチャートである。図36乃至図39は、本発明の一実施形態に係る画素の階調と各階調に対応した各データを示す図である。図35乃至図39に示す発光装置の駆動方法などは一例であって、発光装置の駆動方法などは、図35乃至図39に示す構成に限定されない。第1実施形態乃至第5実施形態と同一、又は類似する構成については、ここでの説明を省略する。
図35は、本発明の一実施形態に係る発光装置の駆動方法を説明するためのタイミングチャートである。図36乃至図39は、本発明の一実施形態に係る画素の階調と各階調に対応した各データを示す図である。図35乃至図39に示す発光装置の駆動方法などは一例であって、発光装置の駆動方法などは、図35乃至図39に示す構成に限定されない。第1実施形態乃至第5実施形態と同一、又は類似する構成については、ここでの説明を省略する。
本発明の一実施形態に係る発光装置の構成、画素の構成は、第1実施形態と同様の構成を用いることができるため、ここでは、説明を省略する。
図35に示すように、本発明の一実施形態では、1フレーム(1F)期間が、6サブフレーム(6SF)期間から構成される。6SFは、1F期間の発光期間を1/32に分割した2つの1/32SF(第1の1/32SF(1st1/32SF)及び第2の1/32SF(2nd1/32SF))、1F期間の発光期間を1/16に分割した1/16SF、1F期間の発光期間を1/8に分割した1/8SF、1F期間の発光期間を1/4に分割した1/4SF、1F期間の発光期間を1/2に分割した1/2SFから構成される。
例えば、本発明の一実施形態では、各SFにおいて、第1番目の走査線G1から第n番目の走査線Gnまでを順番に走査する。各走査線に電気的に接続された画素は、階調信号を入力され、各画素に含まれる発光素子LEDが階調信号に対応する電流を流す。その結果、各画素に含まれる発光素子LEDが、階調信号に対応する発光強度で発光する。階調信号が、例えば、基準電圧VSS又はコモン電圧VCOMに相当する場合、各画素に含まれる発光素子LEDは電流を流さずに、非発光となる。
図35に示すように、本発明の一実施形態に係る発光装置10の駆動方法では、第1の1/32SF期間において、走査信号線駆動回路110は、各走査線を走査し、映像信号線駆動回路106は、第1の制御信号を含む階調信号を、各走査線に電気的に接続された画素に供給する。本発明の一実施形態に係る発光装置10の駆動方法では、第1の1/32SF期間は、時分割制御方法における1/32SF期間の発光又は非発光を制御する期間である。第1の1/32SF期間の操作は、例えば、第1のデジタルデータスキャン(1st digital data scan、D1)と呼ぶ。
第1の1/32SF期間に続く、第2の1/32SF期間において、消去信号線駆動回路108は、各消去線を走査し、映像信号線駆動回路106は、階調信号を各消去線に電気的に接続された画素に供給せず、駆動電圧VDDH1を各消去線に電気的に接続された画素に供給する。その結果、消去トランジスタEST(図4)は、駆動トランジスタDRT(図4)をオフし、発光素子LED(図4)に電流を流さず、発光素子LEDは非発光となる。すなわち、第2の1/32SF期間において、表示部104は黒を表示する。本発明の一実施形態に係る発光装置10の駆動方法では、第2の1/32SF期間の操作は、例えば、消去スキャン(erase scan)と呼ぶ。
例えば、第1の1/32SF期間に続く、第2の1/32SF期間において、後述するアナログデータスキャンを実行すると、第1の1/32SF期間での発光又は非発光と、第2の1/32SF期間での発光又は非発光とが重なってしまう期間が生じる。その結果、発光装置は、階調信号に基づく正確な映像を表示できない。本発明の一実施形態に係る発光装置10は、第1の1/32SF期間に続く、第2の1/32SF期間においては消去スキャンを実行し、消去スキャンを実行したのち、アナログデータスキャンを実行することができる。その結果、本発明の一実施形態に係る発光装置10は、発光又は非発光に対応する期間が重なることを抑制し、階調信号に基づく正確な映像を表示可能である。
第2の1/32SF期間に続く、1/16SF期間において、走査信号線駆動回路110は、各走査線を走査し、映像信号線駆動回路106は、アナログデータを含む階調信号を、各走査線に電気的に接続された画素に供給する。本発明の一実施形態に係る発光装置10の駆動方法では、1/16SF期間の操作は、アナログデータを用いて各走査線に電気的に接続された画素の発光素子LEDの発光又は非発光をアナログ制御する期間である。1/16SF期間の長さは、第1の1/32SF期間の長さ、及び、第2の1/32SF期間の長さの2倍の長さである。本発明の一実施形態に係る発光装置10の駆動方法では、1/16SF期間の操作は、例えば、アナログデータスキャン(analog data scan)と呼ぶ。
1/16SF期間に続く、1/8SF期間において、走査信号線駆動回路110は、各走査線を走査し、映像信号線駆動回路106は、第2の制御信号を含む階調信号を、各走査線に電気的に接続された画素に供給する。本発明の一実施形態に係る発光装置10の駆動方法では、1/8SF期間は、時分割制御方法における1/8SF期間の発光又は非発光を制御する期間である。1/8SF期間の長さは、1/16SF期間の長さの2倍の長さである。1/8SF期間の操作は、例えば、第2のデジタルデータスキャン(2nd digital data scan、D2)と呼ぶ。
1/8SF期間に続く、1/4SF期間において、走査信号線駆動回路110は、各走査線を走査し、映像信号線駆動回路106は、第3の制御信号を含む階調信号を、各走査線に電気的に接続された画素に供給する。本発明の一実施形態に係る発光装置10の駆動方法では、1/4SF期間は、時分割制御方法における1/4SF期間の発光又は非発光を制御する期間である。1/4SF期間の長さは、1/8SF期間の長さの2倍の長さである。1/4SF期間の操作は、例えば、第3のデジタルデータスキャン(3rd digital data scan、D3)と呼ぶ。
1/4SF期間に続く、1/2SF期間において、走査信号線駆動回路110は、各走査線を走査し、映像信号線駆動回路106は、第4の制御信号を含む階調信号を、各走査線に電気的に接続された画素に供給する。本発明の一実施形態に係る発光装置10の駆動方法では、1/2SF期間は、時分割制御方法における1/2SF期間の発光又は非発光を制御する期間である。1/2SF期間の長さは、1/4SF期間の長さの2倍の長さである。1/2SF期間の操作は、例えば、第4のデジタルデータスキャン(4th digital data scan、D4)と呼ぶ。
図36乃至図39は、本発明の一実施形態に係る画素の階調と各階調に対応した各データを示す図である。図35乃至図39に示すように、1列目は各階調信号の階調レベル(Gray Level)を256レベルで示す。2列目は、階調信号の階調レベル(Gray Level)の最大値255を、発光強度又は輝度の1とした場合、ガンマ値2.2(Gamma Value 2.2)も1とし、各階調信号の階調レベル(Gray Level)をガンマ値2.2(Gamma Value 2.2)で示す。すなわち、2列目は、発光強度又は輝度を規格化し、ガンマ値2.2(Gamma Value 2.2)で示す。
3列目は、第1のデジタルデータスキャン(D1)における、時分割階調信号の1つである第1の制御信号の発光(○)、又は非発光(X)を示す。第1のデジタルデータスキャンは、1/32SF期間の発光、非発光を制御する操作であり、4ビット(16段階)のレベルを含む。5列目は、第2のデジタルデータスキャン(D2)における、時分割階調信号の1つである第2の制御信号の発光(○)、又は非発光(X)を示す。第2のデジタルデータスキャンは、1/8SF期間の発光、非発光を制御する操作であり、3ビット(8段階)のレベルを含む。6列目は、第3のデジタルデータスキャン(D3)における、時分割階調信号の1つである第3の制御信号の発光(○)、又は非発光(X)を示す。第3のデジタルデータスキャンは、1/4SF期間の発光、非発光を制御する操作であり、2ビット(4段階)のレベルを含む。7列目は、第4のデジタルデータスキャン(D4)における、時分割階調信号の1つである第4の制御信号の発光(○)、又は非発光(X)を示す。第4のデジタルデータスキャンは、1/2SF期間の発光、非発光を制御する操作であり、1ビット(2段階)のレベルを含む。
4列目は、アナログデータ(Analog)を含む階調信号のレベルを示す。アナログデータ(Analog)は、8ビット、256階調(256段階)のデータを含む。例えば、階調信号の階調レベル(Gray Level)の最大値255を、ガンマ値2.2(Gamma Value 2.2)の1とした場合、発光強度又は輝度は1とする。例えば、タイミング制御回路30は、発光強度又は輝度の1に対応する電圧又は電流を生成し、生成した電圧又は電流を階調レベルが255レベルの階調信号とする。さらに、タイミング制御回路30は、各画素の映像信号と各画素の映像信号に対応する階調信号とを紐付けしてもよく、記憶装置20が、画素の映像信号と各画素の映像信号に対応する階調信号との紐付けをしたルックアップテーブルを有していてもよい。なお、アナログデータ(Analog)は、ガンマ値2.2に基づく階調信号としたが、256階調のリニアデータであってもよい。
本発明の一実施形態において、1つの走査線に電気的に接続された少なくとも1つの画素に対して、1つの階調レベルが選択される。例えば、第1番目の走査線G1に電気的に接続された少なくとも1つの画素に対して、211段階の階調レベルが選択されると、1/16SFのアナログデータスキャンでは、0.547に対応する階調信号が、当該少なくとも1つの画素に入力され、1/32SFの第1のデジタルデータスキャン(D1)では、非発光(X)に対応する第1の制御信号が、当該少なくとも1つの画素に入力され、1/8SFの第2のデジタルデータスキャン(D2)では、発光(○)に対応する第2の制御信号が、当該少なくとも1つの画素に入力され、1/4SFの第3のデジタルデータスキャン(D3)では、非発光(X)に対応する第3の制御信号が、第1番目の走査線G1に電気的に接続された画素に入力され、1/2SFの第4のデジタルデータスキャン(D4)では、発光(○)に対応する第4の制御信号が、当該少なくとも1つの画素に入力される。その結果、第1番目の走査線G1に電気的に接続された少なくとも1つの画素の発光素子LEDは、211段階の階調レベル(0.6592)で発光する。
本発明の一実施形態に係る発光装置10及び発光装置10の駆動方法では、第1実施形態と同様に、1F期間のうち1つの1/16SF期間において、アナログデータスキャンを実行し、アナログデータを用いて各走査線に電気的に接続された画素の発光素子LEDの発光又は非発光をアナログ制御し、第1のデジタルデータスキャン乃至第4のデジタルデータスキャンを実行し、時分割制御方法を用いて、各走査線に電気的に接続された画素の発光素子LEDの発光又は非発光をデジタル制御することができる。すなわち、本発明の一実施形態に係る発光装置10及び発光装置10の駆動方法では、第1実施形態と同様に、アナログ制御とデジタル制御(時分割制御方法)とを併用することができる。その結果、本発明の一実施形態に係る発光装置10及び発光装置10の駆動方法は、第1実施形態と同様の作用効果を奏することができる。
<7.第7実施形態>
<7-1.照明装置15の全体構成>
図40及び図41は、本発明の一実施形態に係る照明装置15の構成を示す模式的な平面図である。図40及び図41に示す照明装置15の構成は一例であって、照明装置15の構成は、図40及び図41に示す構成に限定されない。第1実施形態乃至第6実施形態と同一、又は類似する構成については、ここでの説明を省略する。本発明の一実施形態は、例えば、バックライトに適用することができる。
<7-1.照明装置15の全体構成>
図40及び図41は、本発明の一実施形態に係る照明装置15の構成を示す模式的な平面図である。図40及び図41に示す照明装置15の構成は一例であって、照明装置15の構成は、図40及び図41に示す構成に限定されない。第1実施形態乃至第6実施形態と同一、又は類似する構成については、ここでの説明を省略する。本発明の一実施形態は、例えば、バックライトに適用することができる。
図40に示すように、照明装置15は、記憶装置20、タイミング制御回路30C、発光パネル150を有する。発光パネル150は、発光部154、映像信号線駆動回路106、消去信号線駆動回路108、走査信号線駆動回路110、及び基板112を有する。発光部154、映像信号線駆動回路106、消去信号線駆動回路108、及び走査信号線駆動回路110は、基板112の上面に設ける。記憶装置20、及びタイミング制御回路30Cは基板112の上面に設けてもよい。発光部154は、発光装置10Cを発光するための複数の画素152を有する。
複数の画素152は、x方向と、x方向に交差するy方向にマトリクス状に配列する。本発明の一実施形態に係る発光装置10は、トランジスタを駆動し、発光素子LEDを発光又は非発光することで、発光部154を発光することができる。本発明の一実施形態において、例えば、x方向は第1の方向と呼ばれ、y方向は第2の方向と呼ばれる。発光素子LEDの発光強度又は輝度は、発光素子LEDを流れる電流値で制御される。
タイミング制御回路30Cは、外部回路(図示は省略)から階調信号、回路の動作を制御するタイミング信号、電源電圧などを供給される。また、外部回路(図示は省略)は、例えば、駆動電圧VDDH1(図41)、コモン電圧VCOM(図41)、及び基準電位VSS(図示は省略)を、記憶装置20、タイミング制御回路30C、及び発光パネル150に供給する。
タイミング制御回路30Cは、例えば、階調信号、回路の動作を制御するタイミング信号、電源電圧などを用いて、データ制御信号、走査制御信号、消去制御信号を生成する。タイミング制御回路30Cは、駆動電圧VDDH1、コモン電圧VCOM、及び基準電位VSSを、発光パネル150に供給してもよく、駆動電圧VDDH1、コモン電圧VCOM、及び基準電位VSSを用いて新たな電圧を生成し、生成した新たな電圧を発光パネル150に供給してもよい。
図40及び図41に示す本発明の一実施形態に係る照明装置15において、上述した以外の構成、信号、駆動方法などは、図1及び図2に示す発光装置10の構成と同様であるから、上述した以外の構成、信号、駆動方法などは、相互に矛盾しない限りにおいて、図1及び図2に示す発光装置10と同様の駆動方法及び構成を用いることができる。
<7-2.画素152の構成>
図42は、本発明の一実施形態に係る画素152の構成を示す平面図である。図42に示す画素152の構成は一例であって、画素152の構成は、図42に示す構成に限定されない。図1乃至図41と同一、又は類似する構成については、ここでの説明を省略する。
図42は、本発明の一実施形態に係る画素152の構成を示す平面図である。図42に示す画素152の構成は一例であって、画素152の構成は、図42に示す構成に限定されない。図1乃至図41と同一、又は類似する構成については、ここでの説明を省略する。
図42に示すように、画素152は、サブ画素を含まない一つの画素から構成される。画素152は、発光素子WLEDを有する。発光素子WLEDは白色発光ダイオードである。発光素子WLEDの形状は、例えば、四角形である。複数の画素152のそれぞれは、図4に示す発光素子駆動部440を用いることができる。
図42に示す本発明の一実施形態に係る画素152の構成において、上述した以外の構成は、相互に矛盾しない限りにおいて、図3に示すサブ画素と同様の構成を用いることができる。
本発明の一実施形態に係る照明装置15及び照明装置15の駆動方法では、第1実施形態と同様に、1F期間のうち1つの1/16SF期間において、アナログデータスキャンを実行し、アナログデータを用いて各走査線に電気的に接続された画素の発光素子の発光又は非発光をアナログ制御し、第1のデジタルデータスキャン乃至第4のデジタルデータスキャンを実行し、時分割制御方法を用いて、各走査線に電気的に接続された画素の発光素子の発光又は非発光をデジタル制御することができる。すなわち、本発明の一実施形態に係る照明装置15及び照明装置15の駆動方法では、第1実施形態と同様に、アナログ制御とデジタル制御(時分割制御方法)とを併用することができる。その結果、本発明の一実施形態に係る照明装置15及び照明装置15の駆動方法を用いることで、照明装置15は、低い階調を滑らかに安定して発光することができ、段階的に安定して発光することができる。
本発明の実施形態として上述した各実施形態は、相互に矛盾しない限りにおいて、適宜組み合わせて実施することができる。
上述した各実施形態の態様によりもたらされる作用効果とは異なる別の作用効果であっても、本明細書の記載から明らかなもの、または、当業者において容易に予測し得るものについては、当然に本発明によりもたらされるものと解される。
10:発光装置、10A:発光装置、10B:発光装置、10C:発光装置、15:照明装置、20:記憶装置、30:タイミング制御回路、30A:タイミング制御回路、30B:タイミング制御回路、30C:タイミング制御回路、100:表示パネル、100A:表示パネル、100B:表示パネル、102:画素、102A:画素、104:表示部、106:映像信号線駆動回路、108:消去信号線駆動回路、110:走査信号線駆動回路、110A:第1の走査信号線駆動回路、110B:第2の走査信号線駆動回路、112:基板、120:サブ画素、120A:サブ画素、120B:サブ画素、120C:サブ画素、120D:サブ画素、120E:サブ画素、120F:サブ画素、150:発光パネル、152:画素、154:発光部、210:第1のスタートパルス、211:第2のスタートパルス、212:第3のスタートパルス、408:走査線、409:映像線、416:消去線、428:駆動電源線、430:コモン電源線、440:発光素子駆動部、440A:発光素子駆動部、452:ソース電極、456:ドレイン電極、462:ソース電極、464:ゲート電極、466:ドレイン電極、472:第2の電極、472:ソース電極、474:第1の電極(ゲート電極)、474:第1の電極、474:ゲート電極、476:第3の電極、476:ドレイン電極
Claims (20)
- 複数の画素を有し、1フレーム期間が複数のサブフレーム期間に分割されて階調表示を行う発光装置の駆動方法であって、
前記複数のサブフレーム期間のうち1つのサブフレーム期間においてアナログ階調データを前記複数の画素に書き込んでアナログ階調表示を行い、
前記1つのサブフレーム期間と同じ長さの期間で、前記1つのサブフレーム期間とは異なるサブフレーム期間において第1のデジタル階調データを前記複数の画素に書き込んで第1のデジタル階調表示を行う、
発光装置の駆動方法。 - 前記アナログ階調表示後に、前記1つのサブフレーム期間と同じ長さの期間で、前記複数の画素に書き込んだ前記アナログ階調データを消去し、
前記1つのサブフレーム期間は前記1フレーム期間の発光期間の1/16の期間である、
請求項1に記載の発光装置の駆動方法。 - 前記アナログ階調表示後に、前記第1のデジタル階調表示を行い、
前記第1のデジタル階調表示後に、前記1つのサブフレーム期間の2倍の長さのサブフレーム期間において第2のデジタル階調データを前記複数の画素に書き込んで第2のデジタル階調表示を行う、
請求項1または請求項2に記載の発光装置の駆動方法。 - 前記アナログ階調表示前に、前記第1のデジタル階調表示を行い、
前記第1のデジタル階調表示と前記アナログ階調表示との間のサブフレーム期間において、前記1つのサブフレーム期間と同じ長さの期間で、前記複数の画素に書き込んだ前記第1のデジタル階調データを消去する、
請求項1または請求項2に記載の発光装置の駆動方法。 - 前記アナログ階調データの消去後に、前記第1のデジタル階調表示を行い、
前記第1のデジタル階調表示後に、前記1つのサブフレーム期間と同じ長さの期間で、前記複数の画素に書き込んだ前記第1のデジタル階調データを消去する、
請求項1または請求項2に記載の発光装置の駆動方法。 - 前記第1のデジタル階調データの消去後に、前記1つのサブフレーム期間の2倍の長さのサブフレーム期間において第2のデジタル階調データを前記複数の画素に書き込んで第2のデジタル階調表示を行う、
請求項5に記載の発光装置の駆動方法。 - 前記アナログ階調表示と前記第1のデジタル階調表示とを交互に実行し、
前記1つのサブフレーム期間は前記1フレーム期間の発光期間の1/16の期間である、
請求項1に記載の発光装置の駆動方法。 - 前記アナログ階調表示前に、前記第1のデジタル階調表示を行い、
前記アナログ階調表示後に、前記1つのサブフレーム期間の2倍の長さのサブフレーム期間において第2のデジタル階調データを前記複数の画素に書き込んで第2のデジタル階調表示を行い、
前記第1のデジタル階調表示における前記複数の画素の発光強度は、前記第2のデジタル階調表示における前記複数の画素の発光強度の半分であり、
前記アナログ階表示における前記複数の画素の発光強度は、前記第2のデジタル階調表示における前記複数の画素の発光強度の半分である、
請求項1に記載の発光装置の駆動方法。 - 前記1つのサブフレーム期間は前記1フレーム期間の発光期間の1/8の期間である、
請求項8に記載の発光装置の駆動方法。 - 前記アナログ階調データは、256階調のデータのうち、いずれか1つのデータである、
請求項1に記載の発光装置の駆動方法。 - 発光素子がそれぞれ設けられた複数の画素と、
アナログ階調データ、及び第1のデジタル階調データを格納するフレームメモリと、
前記フレームメモリから前記アナログ階調データを入力し、前記複数の画素の何れか1つの画素に前記アナログ階調データを書き込み、前記第1のデジタル階調データを入力し、前記何れか1つの画素に前記第1のデジタル階調データを書き込む制御部と、
を有し、
1フレーム期間に含まれる複数のサブフレーム期間のうち1つのサブフレーム期間において、前記アナログ階調データを前記複数の画素に書き込んでアナログ階調表示を行うアナログ階調表示期間と、
前記1つのサブフレーム期間と同じ長さの期間で、前記1つのサブフレーム期間とは異なるサブフレーム期間において、前記第1のデジタル階調データを前記複数の画素に書き込んで第1のデジタル階調表示を行う第1のデジタル階調表示期間と、を含む、
発光装置。 - 前記1つのサブフレーム期間と同じ長さの期間で、前記複数の画素に書き込んだ前記アナログ階調データを消去するアナログ階調データ消去期間を含み、
前記アナログ階調データ消去期間は、前記アナログ階調表示の後に設けられ、
前記1つのサブフレーム期間は前記1フレーム期間の発光期間の1/16の期間である、
請求項11に記載の発光装置。 - 前記1つのサブフレーム期間の2倍の長さのサブフレーム期間において第2のデジタル階調データを前記複数の画素に書き込んで第2のデジタル階調表示を行う第2のデジタル階調表示期間を含み、
前記第1のデジタル階調表示期間は、前記アナログ階調表示期間の後に設けられ、
前記第2のデジタル階調表示期間は、前記第1のデジタル階調表示期間の後に設けられる、
請求項11または請求項12に記載の発光装置。 - 前記1つのサブフレーム期間と同じ長さの期間で、前記複数の画素に書き込んだ前記第1のデジタル階調データを消去する第1のデジタル階調データ消去期間を含み、
前記第1のデジタル階調表示期間は、前記アナログ階調表示期間の後に設けられ、
前記第1のデジタル階調データ消去期間は、前記アナログ階調表示期間と、前記第1のデジタル階調表示期間との間に設けられる、
請求項11または請求項12に記載の発光装置。 - 前記1つのサブフレーム期間と同じ長さの期間で、前記複数の画素に書き込んだ前記第1のデジタル階調データを消去する第1のデジタル階調データ消去期間を含み、
前記第1のデジタル階調表示期間は、前記アナログ階調データ消去期間の後に設けられ、
前記第1のデジタル階調データ消去期間は、前記第1のデジタル階調表示期間の後に設けられる、
請求項11または請求項12に記載の発光装置。 - 前記1つのサブフレーム期間の2倍の長さのサブフレーム期間において第2のデジタル階調データを前記複数の画素に書き込んで第2のデジタル階調表示を行う第2のデジタル階調表示期間を含み、
前記第2のデジタル階調表示期間は、前記第1のデジタル階調データ消去期間の後に設けられる、
請求項15に記載の発光装置。 - 前記アナログ階調表示期間における前記アナログ階調表示と、前記第1のデジタル階調表示期間における前記第1のデジタル階調表示とを交互に実行し、
前記1つのサブフレーム期間は前記1フレーム期間の発光期間の1/16の期間である、
請求項11に記載の発光装置。 - 前記1つのサブフレーム期間の2倍の長さのサブフレーム期間において第2のデジタル階調データを前記複数の画素に書き込んで第2のデジタル階調表示を行う第2のデジタル階調表示期間を含み、
前記第1のデジタル階調表示期間は、前記アナログ階調表示期間の前に設けられ、
前記第2のデジタル階調表示期間は、前記アナログ階調表示の後に設けられ、
前記第1のデジタル階調表示期間における前記複数の画素のそれぞれの前記発光素子の発光強度は、前記第2のデジタル階調表示における前記複数の画素のそれぞれの前記発光素子の発光強度の半分であり、
前記アナログ階調表示期間における前記複数の画素のそれぞれの前記発光素子の発光強度は、前記第2のデジタル階調表示における前記複数の画素のそれぞれの前記発光素子の発光強度の半分である、
請求項11に記載の発光装置の駆動方法。 - 前記1つのサブフレーム期間は前記1フレーム期間の発光期間の1/8の期間である、
請求項18に記載の発光装置の駆動方法。 - 前記アナログ階調データは、256階調のデータのうち、いずれか1つのデータである、
請求項11に記載の発光装置の駆動方法。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2020147122A JP2022041743A (ja) | 2020-09-01 | 2020-09-01 | 発光装置及び発光装置の駆動方法 |
US17/412,254 US11436972B2 (en) | 2020-09-01 | 2021-08-26 | Light-emitting device and driving method of light-emitting device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2020147122A JP2022041743A (ja) | 2020-09-01 | 2020-09-01 | 発光装置及び発光装置の駆動方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2022041743A true JP2022041743A (ja) | 2022-03-11 |
Family
ID=80357202
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2020147122A Pending JP2022041743A (ja) | 2020-09-01 | 2020-09-01 | 発光装置及び発光装置の駆動方法 |
Country Status (2)
Country | Link |
---|---|
US (1) | US11436972B2 (ja) |
JP (1) | JP2022041743A (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2024036107A (ja) * | 2022-09-05 | 2024-03-15 | 株式会社ジャパンディスプレイ | 表示装置 |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6847341B2 (en) * | 2000-04-19 | 2005-01-25 | Semiconductor Energy Laboratory Co., Ltd. | Electronic device and method of driving the same |
WO2003027997A1 (fr) * | 2001-09-21 | 2003-04-03 | Semiconductor Energy Laboratory Co., Ltd. | Ecran et procede de fonctionnement associe |
KR102234523B1 (ko) * | 2014-05-29 | 2021-04-01 | 삼성디스플레이 주식회사 | 화소 회로 및 이를 포함하는 유기 발광 표시 장치 |
GB201413578D0 (en) | 2014-07-31 | 2014-09-17 | Infiniled Ltd | A colour iled display on silicon |
-
2020
- 2020-09-01 JP JP2020147122A patent/JP2022041743A/ja active Pending
-
2021
- 2021-08-26 US US17/412,254 patent/US11436972B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
US11436972B2 (en) | 2022-09-06 |
US20220068196A1 (en) | 2022-03-03 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7379044B2 (en) | Image display apparatus | |
KR100842511B1 (ko) | 화상 표시 장치 | |
JP4209831B2 (ja) | 表示装置のピクセル回路,表示装置,及びその駆動方法 | |
US8125473B2 (en) | Electro-luminescence display device | |
JP4191931B2 (ja) | 表示装置 | |
CN100458901C (zh) | 显示设备及其驱动方法 | |
KR101005646B1 (ko) | 화상표시장치 | |
JP7449466B2 (ja) | 画像表示装置 | |
JP6074585B2 (ja) | 表示装置および電子機器、ならびに表示パネルの駆動方法 | |
JP4753353B2 (ja) | 自発光表示パネルの駆動装置、駆動方法及びその駆動装置を備えた電子機器 | |
KR100578841B1 (ko) | 발광 표시 장치와, 그 표시 패널 및 구동 방법 | |
JP2005148750A (ja) | 表示装置のピクセル回路,表示装置,及びその駆動方法 | |
JP2013029816A (ja) | 表示装置 | |
KR100783707B1 (ko) | 유기 전계발광 패널과 이를 포함하는 유기 전계발광 표시장치와 이의 구동 장치 및 구동 방법 | |
JP2002236469A (ja) | 有機el回路 | |
US20070120868A1 (en) | Method and apparatus for displaying an image | |
WO2002077958A1 (fr) | Circuit servant a alimenter un element d'emission lumineuse a matrice active | |
WO2004100119A1 (ja) | 電流出力型半導体回路、表示駆動用ソースドライバ、表示装置、電流出力方法 | |
JP2006276410A (ja) | 発光表示パネルの駆動装置および駆動方法 | |
JP2012053447A (ja) | 表示装置及びその駆動方法 | |
WO2021035809A1 (zh) | 显示装置的驱动方法 | |
US20070236422A1 (en) | Display device and driving method of the same | |
KR101354325B1 (ko) | 유기 발광다이오드 표시장치 및 그 구동방법 | |
US11436972B2 (en) | Light-emitting device and driving method of light-emitting device | |
JP2002287664A (ja) | 表示パネルとその駆動方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20230420 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20231220 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20240116 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20240702 |