JP2022041743A - 発光装置及び発光装置の駆動方法 - Google Patents

Abstract

【課題】画質の低下を抑制する発光装置及び発光装置の駆動方法を提供すること。【解決手段】複数の画素を有し、１フレーム期間が複数のサブフレーム期間に分割されて階調表示を行う発光装置の駆動方法であって、複数のサブフレーム期間のうち１つのサブフレーム期間においてアナログ階調データを複数の画素に書き込んでアナログ階調表示を行い、１つのサブフレーム期間と同じ長さの期間で、１つのサブフレーム期間とは異なるサブフレーム期間において第１のデジタル階調データを複数の画素に書き込んで第１のデジタル階調表示を行う【選択図】図５

Description

本発明は、発光装置及び発光装置の駆動方法に関する。

近年、複数の画素のそれぞれを発光素子で形成した発光装置が注目されている。発光素子は、例えば、発光ダイオード（Ｌｉｇｈｔ Ｅｍｉｔｔｉｎｇ Ｄｉｏｄｅ：ＬＥＤ）、微小な発光ダイオード（マイクロＬＥＤ）、有機エレクトロルミネッセンス（Ｅｌｅｃｔｒｏ Ｌｕｍｉｎｅｓｃｅｎｃｅ：ＥＬ）素子等である。複数の画素を発光素子で形成した発光装置において、複数の画素の階調を制御する方法は、例えば、電流制御方法、ＰＷＭ（ｐｕｌｓｅ－ｗｉｄｔｈ ｍｏｄｕｌａｔｉｏｎ）制御方法、時分割制御方法がある。電流制御方法は、アナログ方式であり、ＰＷＭ制御方法及び時分割制御方法はデジタル方式である。

特表２０１７－５２９５５７

例えば、マイクロＬＥＤを用いた発光装置において、電流制御方法を用いて複数の画素の階調を制御する場合、特に、低階調（微弱電流）での階調制御が困難であり、表示装置の画質が低下する虞がある。また、マイクロＬＥＤを用いた発光装置において、時分割制御方法を用いて複数の画素の階調を制御する場合、例えば、１フレーム期間における走査回数が電流制御方法よりも増加するため、階調数を増加することは困難である。その結果、階調数を増加するとしても、走査回数の増加に伴う書き込み時間の減少により表示が困難になる。

このような課題に鑑み、本発明の一実施形態は、画質の低下を抑制する発光装置及び発光装置の駆動方法を提供することにある。

複数の画素を有し、１フレーム期間が複数のサブフレーム期間に分割されて階調表示を行う発光装置の駆動方法であって、前記複数のサブフレーム期間のうち１つのサブフレーム期間においてアナログ階調データを前記複数の画素に書き込んでアナログ階調表示を行い、前記１つのサブフレーム期間と同じ長さの期間で、前記１つのサブフレーム期間とは異なるサブフレーム期間において第１のデジタル階調データを前記複数の画素に書き込んで第１のデジタル階調表示を行う。

発光装置であって、発光素子がそれぞれ設けられた複数の画素と、アナログ階調データ、及び第１のデジタル階調データを格納するフレームメモリと、前記フレームメモリから前記アナログ階調データを入力し、前記複数の画素の何れか１つの画素に前記アナログ階調データを書き込み、前記第１のデジタル階調データを入力し、前記何れか１つの画素に前記第１のデジタル階調データを書き込む制御部と、を有し、１フレーム期間に含まれる複数のサブフレーム期間のうち１つのサブフレーム期間において、前記アナログ階調データを前記複数の画素に書き込んでアナログ階調表示を行うアナログ階調表示期間と、前記１つのサブフレーム期間と同じ長さの期間で、前記１つのサブフレーム期間とは異なるサブフレーム期間において、前記第１のデジタル階調データを前記複数の画素に書き込んで第１のデジタル階調表示を行う第１のデジタル階調表示期間と、を含む。

本発明の一実施形態に係る発光装置の構成を示す模式的な平面図である。 本発明の一実施形態に係る発光装置が有する表示パネルを示す模式的な平面図である。 本発明の一実施形態に係る画素の構成を示す模式的な平面図である。 本発明の一実施形態に係るサブ画素の発光素子駆動部を示す回路図である。 本発明の一実施形態に係る発光装置の駆動方法を説明するためのタイミングチャートである。 本発明の一実施形態に係る画素の階調（０～６３階調）と各階調に対応した各データを示す図である。 本発明の一実施形態に係る画素の階調（６４～１２７階調）と各階調に対応した各データを示す図である。 本発明の一実施形態に係る画素の階調（１２８～１９１階調）と各階調に対応した各データを示す図である。 本発明の一実施形態に係る画素の階調（１９２～２５５階調）と各階調に対応した各データを示す図である。 本発明の一実施形態に係る各階調に対する輝度の規格化値を示す図である。 本発明の一実施形態に係る発光装置の駆動方法を説明するためのタイミングチャートである。 複数の画素を発光または非発光させた場合の網膜上の発光の軌跡を説明するための図である。 本発明の一実施形態に係る複数の画素を発光または非発光させた場合の網膜上の発光の軌跡を説明するための図である。 本発明の一実施形態に係る発光装置の構成を示す模式的な平面図である。 本発明の一実施形態に係る発光装置が有する表示パネルを示す模式的な平面図である。 本発明の一実施形態に係るサブ画素の発光素子駆動部を示す模式的な平面図である。 本発明の一実施形態に係る発光装置の駆動方法を説明するためのタイミングチャートである。 本発明の一実施形態に係る発光装置の構成を示す模式的な平面図である。 本発明の一実施形態に係る発光装置が有する表示パネルを示す模式的な平面図である。 本発明の一実施形態に係る発光装置の駆動方法を説明するためのタイミングチャートである。 本発明の一実施形態に係る発光装置の駆動方法を説明するためのタイミングチャートである。 本発明の一実施形態に係る発光装置を発光または非発光させた場合の階調（０～４／１６）を示す図である。 本発明の一実施形態に係る発光装置を発光または非発光させた場合の階調（５／１６～８／１６）を示す図である。 本発明の一実施形態に係る発光装置を発光または非発光させた場合の階調（９／１６～１２／１６）を示す図である。 本発明の一実施形態に係る発光装置を発光または非発光させた場合の階調（１３／１６～１６／１６）を示す図である。 本発明の一実施形態に係る発光装置の駆動方法を説明するためのタイミングチャートである。 本発明の一実施形態に係る発光装置を発光または非発光させた場合の階調（０～４／１６）を示す図である。 本発明の一実施形態に係る発光装置を発光または非発光させた場合の階調（５／１６～８／１６）を示す図である。 本発明の一実施形態に係る発光装置を発光または非発光させた場合の階調（９／１６～１２／１６）を示す図である。 本発明の一実施形態に係る発光装置を発光または非発光させた場合の階調（１３／１６～１６／１６）を示す図である。 本発明の一実施形態に係る画素の階調（０～６３階調）と各階調に対応した各データを示す図である。 本発明の一実施形態に係る画素の階調（６４～１２７階調）と各階調に対応した各データを示す図である。 本発明の一実施形態に係る画素の階調（１２８～１９１階調）と各階調に対応した各データを示す図である。 本発明の一実施形態に係る画素の階調（１９２～２５５階調）と各階調に対応した各データを示す図である。 本発明の一実施形態に係る発光装置の駆動方法を説明するためのタイミングチャートである。 本発明の一実施形態に係る画素の階調（０～６３階調）と各階調に対応した各データを示す図である。 本発明の一実施形態に係る画素の階調（６４～１２７階調）と各階調に対応した各データを示す図である。 本発明の一実施形態に係る画素の階調（１２８～１９１階調）と各階調に対応した各データを示す図である。 本発明の一実施形態に係る画素の階調（１９２～２５５階調）と各階調に対応した各データを示す図である。 本発明の一実施形態に係る発光装置の構成を示す模式的な平面図である。 本発明の一実施形態に係る発光装置が有する表示パネルを示す模式的な平面図である。 本発明の一実施形態に係る画素の構成を示す模式的な平面図である。

以下、本発明の実施形態を、図面等を参照しながら説明する。但し、本発明は多くの異なる態様で実施することが可能であり、以下に例示する実施の形態の記載内容に限定して解釈されるものではない。また、図面は説明をより明確にするため、実際の態様に比べ、各部の構成等について模式的に表される場合があるが、あくまで一例であって、本発明の解釈を限定するものではない。さらに、本明細書と各図において、既出の図に関して前述したものと同様の要素には、同一の符号（または数字の後にＡ、Ｂなどを付した符号）を付して、詳細な説明を適宜省略することがある。なお、各要素に対する「第１」、「第２」と付記された文字は、各要素を区別するために用いられる便宜的な標識であり、特段の説明がない限りそれ以上の意味を有さない。

また、本発明の一実施形態において「αはＡ、Ｂ又はＣを含む」、「αはＡ，Ｂ及びＣのいずれかを含む」、「αはＡ，Ｂ及びＣからなる群から選択される１つを含む」、といった表現を用いる場合は、特に明示が無い限り、αはＡ～Ｃの複数の組み合わせを含む場合を排除しない。さらに、これらの表現は、αが他の要素を含む場合も排除しない。

本明細書において説明される基板は、少なくとも平面状の一主面を有し、この一主面上に絶縁層、半導体層及び導電層の各層、或いはトランジスタ及び発光素子等の各素子が設けられる。以下の説明では、断面視において、基板の一主面を基準にして述べるものとする。

また、本発明の一実施形態に係る発光素子を用いた発光装置において、発光素子は、例えば、発光ＬＥＤ、マイクロＬＥＤ、有機ＥＬ素子等の自発光型の素子を用いることが可能である。本発明の一実施形態に係る発光装置は、一例として、発光素子にマイクロＬＥＤを用いる発光装置である。

＜１．第１実施形態＞
＜１－１．発光装置１０の全体構成＞
図１及び図２は、本発明の一実施形態に係る発光装置１０の構成を示す模式的な平面図である。図１及び図２に示す発光装置１０の構成は一例であって、発光装置１０の構成は、図１及び図２に示す構成に限定されない。

図１に示すように、発光装置１０は、記憶装置２０、タイミング制御回路３０、表示パネル１００を有する。表示パネル１００は、画素１０２、表示部１０４、映像信号線駆動回路１０６、消去信号線駆動回路１０８、走査信号線駆動回路１１０、及び基板１１２を有する。表示部１０４、映像信号線駆動回路１０６、消去信号線駆動回路１０８、及び走査信号線駆動回路１１０は、基板１１２の上面に設ける。記憶装置２０、及びタイミング制御回路３０は基板１１２の上面に設けてもよい。表示部１０４は、発光装置１０に映像を表示するための複数の画素１０２を有する。複数の画素１０２のそれぞれは、例えば、サブ画素１２０Ａ（図３）、サブ画素１２０Ｂ（図３）、サブ画素１２０Ｃ（図３）を有する。

複数の画素１０２は、ｘ方向と、ｘ方向に交差するｙ方向にマトリクス状に配列する。複数の画素１０２のそれぞれは、複数のサブ画素（図３）を含み、複数のサブ画素のそれぞれは、少なくとも、トランジスタ（図３）及び発光素子ＬＥＤ（図３）を有する。本発明の一実施形態に係る発光装置１０は、トランジスタを駆動し、発光素子ＬＥＤを発光又は非発光することで、表示部１０４に映像を表示することができる。本発明の一実施形態において、例えば、ｘ方向は第１の方向と呼ばれ、ｙ方向は第２の方向と呼ばれる。発光素子の発光強度又は輝度は、発光素子を流れる電流値で制御される。

タイミング制御回路３０は、外部回路（図示は省略）から映像信号、回路の動作を制御するタイミング信号、電源電圧などを供給される。また、外部回路（図示は省略）は、例えば、駆動電圧ＶＤＤＨ１（図３）、コモン電圧ＶＣＯＭ（図３）、及び基準電位ＶＳＳ（図示は省略）を、記憶装置２０、タイミング制御回路３０、及び表示パネル１００に供給する。

タイミング制御回路３０は、例えば、映像信号、回路の動作を制御するタイミング信号、電源電圧などを用いて、データ制御信号、走査制御信号、消去制御信号、階調信号を生成する。タイミング制御回路３０は、駆動電圧ＶＤＤＨ１、コモン電圧ＶＣＯＭ、及び基準電位ＶＳＳを、表示パネル１００に供給してもよく、駆動電圧ＶＤＤＨ１、コモン電圧ＶＣＯＭ、及び基準電位ＶＳＳを用いて新たな電圧を生成し、生成した新たな電圧を表示パネル１００に供給してもよい。

本発明の一実施形態において、１フレーム（１Ｆｌａｍｅ、１Ｆ）期間は、複数のサブフレーム（Ｓｕｂ Ｆｌａｍｅ、ＳＦ）期間を含む。複数のサブフレーム期間のうち、１つのサブフレーム期間において、階調信号が画素に入力される。詳細は後述するが、本発明の一実施形態において、階調信号は、アナログデータ、及び、時分割階調信号を含む。詳細は後述するが、時分割階調信号は、第１の制御信号から第８の制御信号を含む。本発明の一実施形態において、時分割階調信号とは、時分割制御方法に関連する信号であり、当該サブフレームの期間にわたって発光素子を所定の輝度（好ましくは最大輝度）で発光させるためのオン信号か、当該サブフレーム期間にわたって発光素子を非発光とするオフ信号のいずれか２値の信号である。時分割制御方法は、１フレーム期間を複数のサブフレーム期間に分割し、各サブフレーム期間における発光素子の発光及び非発光（発光素子のオン／オフ）を制御し、１フレーム全体における発光素子オン／オフの時間の長さを制御することで画素の階調を制御する方法であり、デジタル方式と呼ばれる方法である。例えば、１フレームを８サブフレームに分割した場合、４サブフレームを発光期間とした画素は２サブフレームを発光期間とした画素よりも１フレームにおける輝度が倍になる。第１の制御信号から第８の制御信号のそれぞれは、第１のデジタル階調データ、第２のデジタル階調データ、第３のデジタル階調データ、第４のデジタル階調データ、第５のデジタル階調データ、第６のデジタル階調データ、第７のデジタル階調データ、及び第８のデジタル階調データと呼んでもよい。他方、アナログデータはアナログ階調データと呼んでもよく、上述のごとき２値データではなく、輝度に応じた多段の電位設定が可能であり、当該電位に基づいて発光素子の輝度自体が制御される。例えば、上記１サブフレームにおいて第１電位のアナログ階調データで発光素子Ａを発光させ、同じ１サブフレームにおいて第２電位のアナログ階調データで別の発光素子Ｂを発光させた場合、第１電位＞第２電位であれば、同じ１サブフレーム期間であっても発光素子Ａの方が明るい。

タイミング制御回路３０は、例えば、１フレーム毎の映像信号を記憶装置２０に出力する。記憶装置２０は、例えば、１フレーム毎の映像信号を記憶するフレームメモリである。記憶装置２０は、各画素の映像信号に対応する階調信号を記憶したルックアップテーブルなどを含む。当該ルックアップテーブルは、各画素の映像信号に対応する階調信号と、発光強度又は輝度とを紐付けしたデータテーブルも有する。タイミング制御回路３０は、記憶装置２０に格納された１フレーム期間毎の各画素の映像信号に対応する階調信号を、記憶装置２０から読み出し、階調信号、及びデータ制御信号を、映像信号線駆動回路１０６に供給する。また、タイミング制御回路３０は、サブフレーム期間毎に走査線（図３）を制御する走査制御信号を生成し、当該走査制御信号を走査信号線駆動回路１１０に供給する。さらに、タイミング制御回路３０は、一部のサブフレーム期間内に、消去線を制御する消去制御信号を生成し、当該消去制御信号を消去信号線駆動回路１０８に供給する。

データ制御信号は、例えば、画素に順番にデータを供給するタイミングを制御するスタートパルスＳＳＰ、及びクロック信号ＳＣＬＫを含む。走査制御信号は、例えば、スタートパルスＧＳＰ、及びクロック信号ＧＣＬＫを含む。消去制御信号は、例えば、スタートパルスＥＳＰ、及びクロック信号ＥＣＬＫを含む。

走査信号線駆動回路１１０、映像信号線駆動回路１０６、及び消去信号線駆動回路１０８は、タイミング制御回路３０から供給される各信号や電源電圧を用いて、画素１０２が有するトランジスタ（図４）を駆動し、ＬＥＤ（図４）を発光または非発光することで、表示部１０４に映像を表示する機能を有する。本発明の一実施形態において、タイミング制御回路３０、走査信号線駆動回路１１０、映像信号線駆動回路１０６、及び消去信号線駆動回路１０８をまとめて、制御部と呼ぶことがあり、タイミング制御回路３０、走査信号線駆動回路１１０、及び映像信号線駆動回路１０６をまとめて、制御部と呼ぶことがあり、走査信号線駆動回路１１０、及び映像信号線駆動回路１０６をまとめて、制御部と呼ぶことがある。

図２に示すように、走査信号線駆動回路１１０は、複数の走査線４０８に接続される。走査信号線駆動回路１１０は走査制御信号を用いて、走査信号ＳＧ（ｎ）を生成する。複数の走査線４０８のそれぞれは、表示部１０４内のｎ行目に位置する複数の画素１０２に接続される。走査信号ＳＧ（ｎ）が複数の走査線４０８のそれぞれに供給される。例えば、走査信号ＳＧ（１）が第１番目の走査線に供給され、走査信号ＳＧ（２）が第２番目の走査線に供給され、走査信号ＳＧ（ｎ－１）が第ｎ－１番目の走査線に供給され、走査信号ＳＧ（ｎ）が第ｎ番目の走査線に供給される。

映像信号線駆動回路１０６は、複数の映像線４０９に接続される。複数の映像線４０９のそれぞれは、表示部１０４内のｍ列目に位置する複数の画素１０２に接続される。階調信号Ｖｓｉｇ（ｍ）（図４）が複数の映像線４０９のそれぞれに供給される。複数の映像線４０９は、映像線ＳＬ（１）、映像線ＳＬ（２）・・・映像線ＳＬ（ｍ）である。例えば、階調信号Ｖｓｉｇ（１）が第１番目の映像線ＳＬ（１）に供給され、階調信号Ｖｓｉｇ（２）が第２番目の映像線ＳＬ（２）に供給され、階調信号Ｖｓｉｇ（ｍ－２）が第ｍ－２番目の映像線ＳＬ（ｍ－２）に供給され、階調信号Ｖｓｉｇ（ｍ－１）が第ｍ－１番目の映像線ＳＬ（ｍ－１）に供給され、階調信号Ｖｓｉｇ（ｍ）が第ｍ番目の映像線ＳＬ（ｍ）に供給される。駆動電源線ＰＶＤＤ１は、複数の画素１０２に共通に接続される。駆動電圧ＶＤＤＨ１（図３）が駆動電源線ＰＶＤＤ１に供給される。

消去信号線駆動回路１０８は、複数の消去線４１６に接続される。消去信号線駆動回路１０８は消去制御信号を用いて、消去信号ＥＧ（ｎ）を生成する。複数の消去線４１６のそれぞれは、表示部１０４内のｎ行目に位置する複数の画素１０２に接続される。消去信号ＥＧ（ｎ）が複数の消去線４１６のそれぞれに供給される。例えば、消去信号ＥＧ（１）が第１番目の消去線に供給され、消去信号ＥＧ（２）が第２番目の消去線に供給され、消去信号ＥＧ（ｎ－１）が第ｎ－１番目の消去線に供給され、消去信号ＥＧ（ｎ）が第ｎ番目の消去線に供給される。

本発明の一実施形態において、例えば、電源回路などの外部回路（図示は省略）は、コモン電源線に接続され、コモン電源線ＣＯＭは、コモン電源線４３０に接続される。コモン電圧ＶＣＯＭが外部回路からコモン電源線ＣＯＭに供給される。また、本発明の一実施形態では、映像信号線駆動回路１０６は駆動電源線ＰＶＤＤ１に接続される例を示すが、駆動電源線ＰＶＤＤ１は外部回路（図示は省略）に接続され、駆動電圧ＶＤＤＨ１（図３）が外部回路から駆動電源線ＰＶＤＤ１に供給されてもよい。本発明の一実施形態において、数値ｍは以上の任意の整数である。本発明の一実施形態において、数値ｎは１以上の任意の整数である。例えば、数値ｍは１２、数値ｎは４である。

＜１－２．画素１０２の構成＞
図３は、本発明の一実施形態に係る画素１０２の構成を示す平面図である。図４は、本発明の一実施形態に係るサブ画素１２０Ａ、サブ画素１２０Ｂ、及びサブ画素１２０Ｃの発光素子駆動部を示す回路図である。図３及び図４は、図２に示したｎ行ｍ列の画素１０２、サブ画素１２０Ａ、サブ画素１２０Ｂ、及びサブ画素１２０Ｃの構成を示す。図３及び図４に示す画素１０２、サブ画素１２０Ａ、サブ画素１２０Ｂ、及びサブ画素１２０Ｃの構成は一例であって、画素１０２、サブ画素１２０Ａ、サブ画素１２０Ｂ、及びサブ画素１２０Ｃの構成は、図３及び図４に示す構成に限定されない。図１及び図２と同一、又は類似する構成については、ここでの説明を省略する。

図３に示すように、画素１０２は、例えば、サブ画素１２０Ａ、サブ画素１２０Ｂ、及びサブ画素１２０Ｃを有する。

サブ画素１２０Ａは、発光素子ＲＬＥＤを有する。発光素子ＲＬＥＤは赤色発光ダイオードである。サブ画素１２０Ｂは、発光素子ＧＬＥＤを有する。発光素子ＧＬＥＤは緑色発光ダイオードである。サブ画素１２０Ｃは、発光素子ＢＬＥＤを有する。発光素子ＢＬＥＤは青色発光ダイオードである。発光素子ＲＬＥＤの形状、発光素子ＧＬＥＤの形状、及び発光素子ＢＬＥＤの形状は、例えば、四角形である。

本発明の一実施形態においては、１つの画素１０２が３つのサブ画素を有する例を示すが、画素及びサブ画素の構成はここで示す例に限定されない。例えば、画素１０２は４つ以上のサブ画素を有してもよい。具体的には、本発明の一実施形態に係る３つのサブ画素に加え、黄色発光ダイオードを有するサブ画素を有してもよい。４つのサブ画素を有することで、表示装置はより多くの色を含む映像を高精細な表示部に表示することができる。

図４に示すように、サブ画素１２０は、発光素子駆動部４４０を有する。発光素子駆動部４４０は、駆動トランジスタＤＲＴ、選択トランジスタＳＳＴ（第１スイッチ）、消去トランジスタＥＳＴ（第２スイッチ）、保持容量素子（容量素子）ＳＣ１、及び発光素子ＬＥＤを含む。これらのトランジスタのそれぞれは、第１電極（ゲート電極）と、第２電極及び第３電極からなる一対の電極（ソース電極、ドレイン電極）を有する。保持容量素子ＳＣ１は、一対の電極を有する。走査線４０８は走査信号線駆動回路１１０（図２）に接続され、映像線４０９は映像信号線駆動回路１０６（図２）に接続され、消去線４１６は消去信号線駆動回路１０８（図２）に接続され、コモン電源線ＣＯＭはコモン電源線４３０に接続され、駆動電源線ＰＶＤＤ１は映像信号線駆動回路１０６１に接続される。

サブ画素１２０を駆動する電源として、駆動電源線ＰＶＤＤ１から駆動電圧ＶＤＤＨ１が供給され、コモン電源線ＣＯＭからコモン電圧ＶＣＯＭが供給される。

選択トランジスタＳＳＴは、駆動トランジスタＤＲＴの第１の電極（ゲート電極）４７４に階調信号を供給する機能を有する。駆動トランジスタＤＲＴ及び発光素子ＬＥＤは、駆動電源線ＰＶＤＤ１とコモン電源線ＣＯＭとの間に設けられる。駆動トランジスタＤＲＴは、第１の電極（ゲート電極）４７４に入力された階調信号を用いて、駆動トランジスタＤＲＴの第２の電極４７２（ソース電極４７２）と第３の電極４７６（ドレイン電極４７６）に当該階調信号に対応した電流を流す。その結果、駆動トランジスタＤＲＴは、入力された階調信号を用いて、当該階調信号に対応した電流を発光素子ＬＥＤに供給する。これによって発光素子ＬＥＤが発光する。消去トランジスタＮＥＳＴは、駆動トランジスタＤＲＴの第１の電極（ゲート電極）４７４、駆動トランジスタＤＲＴの第２の電極４７２（ソース電極４７２）などに駆動電圧ＶＤＤＨ１を供給する。その結果、消去トランジスタＥＳＴは、駆動トランジスタＤＲＴをオフし、発光素子ＬＥＤに電流を流さず、発光素子ＬＥＤを非発光にする機能を有する。発光素子ＬＥＤは、ダイオード特性を有する。なお、駆動電源線ＰＶＤＤ１に供給される電圧は、駆動電圧ＶＤＤＨ１に限定されない。駆動電源線ＰＶＤＤ１に供給される電圧は、例えば、コモン電圧ＶＣＯＭであってもよく、基準電圧ＶＳＳであってもよく、その他の定電圧であってもよい。

保持容量素子ＳＣ１は、画素１０２が発光するために駆動トランジスタＤＲＴの第１の電極４７４（ゲート電極４７４）に入力する電圧を維持する機能を有する。即ち、保持容量素子ＳＣ１は、入力された階調信号に相当する電荷を保持するための機能を有する。保持容量素子ＳＣ１が、入力された階調信号に相当する電荷を保持することで、駆動トランジスタＤＲＴは駆動トランジスタＤＲＴの第２の電極４７２から第３の電極４７６に一定の電流を流すことができる。その結果、駆動トランジスタＤＲＴは発光素子ＬＥＤに一定の電流を流すため、発光素子ＬＥＤは各サブフレーム期間において、ばらつきの抑制された一定の発光強度で発光することができる。

消去トランジスタＥＳＴのゲート電極４６４は、消去線４１６に電気的に接続される。消去線４１６には、消去信号ＥＧ（ｎ）が供給される。消去トランジスタＥＳＴは、消去信号ＥＧ（ｎ）に供給される信号によって、導通状態、非導通状態が制御される。消去信号ＥＧ（ｎ）に供給される信号がローレベル（Ｌｏｗ Ｌｅｖｅｌ、Ｌレベル）のとき、消去トランジスタＥＳＴは、非導通状態となる。消去信号ＥＧ（ｎ）に供給される信号がハイレベル（Ｈｉｇｈ Ｌｅｖｅｌ、Ｈレベル）のとき、消去トランジスタＥＳＴは、導通状態となる。消去トランジスタＥＳＴのソース電極４６２は、駆動電源線ＰＶＤＤ１に電気的に接続される。駆動電源線ＰＶＤＤ１には、駆動電圧ＶＤＤＨ１が供給される。消去トランジスタＥＳＴのドレイン電極４６６は、ノードｎｏｄｅＡ、駆動トランジスタＤＲＴのゲート電極４７４、選択トランジスタＳＳＴのドレイン電極４５６、及び保持容量素子ＳＣ１の第１の電極に電気的に接続される。保持容量素子ＳＣ１の第２の電極は、駆動トランジスタＤＲＴのソース電極４７２、及び消去トランジスタＥＳＴのソース電極４６２に電気的に接続される。

選択トランジスタＳＳＴのゲート電極は、走査線４０８に電気的に接続される。走査線４０８には、走査信号ＳＧ（ｎ）が供給される。選択トランジスタＳＳＴは、走査信号ＳＧ（ｎ）に供給される信号によって、導通状態、非導通状態が制御される。走査信号ＳＧ（ｎ）に供給される信号がＬレベルのとき、選択トランジスタＳＳＴは、非導通状態となる。走査信号ＳＧ（ｎ）に供給される信号がＨレベルのとき、選択トランジスタＳＳＴは、導通状態となる。選択トランジスタＳＳＴのソース電極４５２は、映像線４０９に電気的に接続される。映像線４０９には、階調信号Ｖｓｉｇ（ｍ）が供給される。

駆動トランジスタＤＲＴのドレイン電極４７６は、発光素子ＬＥＤの第１の電極に電気的に接続される。発光素子ＬＥＤの第２の電極は、コモン電源線ＣＯＭに電気的に接続される。なお、駆動電源線ＶＤＤＨ１は駆動電源線４２８であり、コモン電源線ＣＯＭはコモン電源線４３０である。発光素子ＬＥＤの第１の電極は、アノードと呼ばれ、発光素子ＬＥＤの第２の電極は、カソードと呼ばれることがある。

本発明の一実施形態において、導通状態とは、トランジスタのソース電極とドレイン電極とが導通し、トランジスタがオン（ＯＮ）の状態を示すものとする。また、本明細書等において、非導通状態とは、トランジスタのソース電極とドレイン電極とが非導通となり、トランジスタがオフ（ＯＦＦ）の状態を示すものとする。なお、各トランジスタにおいて、ソース電極とドレイン電極とは、各電極の電圧によって、入れ替わる場合がある。また、トランジスタがオフの状態であっても、リーク電流などのように、わずかに電流が流れることは、当業者であれば容易に理解できることである。

＜１－３．発光装置１０の駆動方法＞
図５は、本発明の一実施形態に係る発光装置１０の駆動方法を説明するためのタイミングチャートである。図６は、本発明の一実施形態に係る画素の階調（０～６３階調）と各階調に対応した各データを示す図である。図７は、本発明の一実施形態に係る画素の階調（６４～１２７階調）と各階調に対応した各データを示す図である。図８は、本発明の一実施形態に係る画素の階調（１２８～１９１階調）と各階調に対応した各データを示す図である。図９は、本発明の一実施形態に係る画素の階調（１９２～２５５階調）と各階調に対応した各データを示す図である。図１０は、本発明の一実施形態に係る各階調に対する輝度の規格化値を示す図である。図５乃至図１０に示す発光装置１０の駆動方法などは一例であって、発光装置１０の駆動方法などは、図５乃至図１０に示す方法などに限定されない。

図５に示すように、本発明の一実施形態では、１フレーム（１Ｆ）期間が、１１サブフレーム（１１ＳＦ）期間から構成される。１１ＳＦは、１Ｆ期間の発光期間を１／１６に分割した４個の１／１６ＳＦ（第１の１／１６ＳＦ（１ｓｔ１／１６ＳＦ）、第２の１／１６ＳＦ（２ｎｄ１／１６ＳＦ）、第３の１／１６ＳＦ（３ｒｄ１／１６ＳＦ）、第４の１／１６ＳＦ（４ｔｈ１／１６ＳＦ））、及び１Ｆ期間の発光期間を１／８に分割した７個の１／８ＳＦ（第１の１／８ＳＦ（１ｓｔ１／８ＳＦ）、第２の１／８ＳＦ（２ｎｄ１／８ＳＦ）、第３の１／８ＳＦ（３ｒｄ１／８ＳＦ）、第４の１／８ＳＦ（４ｔｈ１／８ＳＦ）、第５の１／８ＳＦ（５ｔｈ１／８ＳＦ）、第６の１／８ＳＦ（６ｔｈ１／８ＳＦ））、第７の１／８ＳＦ（７ｔｈ１／８ＳＦ））から構成される。

例えば、本発明の一実施形態では、各ＳＦにおいて、第１番目の走査線Ｇ１から第ｎ番目の走査線Ｇｎまでを順番に走査する。各走査線に電気的に接続された画素は、階調信号を入力され、各画素に含まれる発光素子ＬＥＤが階調信号に対応する電流を流す。その結果、各画素に含まれる発光素子ＬＥＤが、階調信号に対応する発光強度で発光する。

図５に示すように、本発明の一実施形態に係る発光装置１０の駆動方法では、第１の１／１６ＳＦ期間において、走査信号線駆動回路１１０は、各走査線を走査し、映像信号線駆動回路１０６は、アナログデータを含む階調信号Ｖｓｉｇを、各走査線に電気的に接続された画素に供給する。本発明の一実施形態に係る発光装置１０の駆動方法では、第１の１／１６ＳＦ期間の操作は、アナログデータを用いて発光素子ＬＥＤの輝度をアナログ制御する期間である。本発明の一実施形態に係る発光装置１０の駆動方法では、第１の１／１６ＳＦ期間の操作は、例えば、アナログデータスキャン（ａｎａｌｏｇ ｄａｔａ ｓｃａｎ）と呼ぶ。本発明の一実施形態において、アナログデータスキャン（ａｎａｌｏｇ ｄａｔａ ｓｃａｎ）を実行する期間（アナログデータスキャン期間）は、アナログ階調データを各画素に供給する期間であり、アナログ階調表示期間である。本発明の一実施形態において、アナログデータスキャン（ａｎａｌｏｇ ｄａｔａ ｓｃａｎ）は、アナログ階調データスキャン又はアナログ階調表示と呼んでもよい。

第１の１／１６ＳＦ期間に続く、第２の１／１６ＳＦ期間において、消去信号線駆動回路１０８は、各消去線を走査して駆動トランジスタのゲート電位とソース電位を駆動電圧ＶＤＤＨ１とし、同時に映像信号線駆動回路１０６は、階調信号を書き換える書き換え駆動を停止させる。その結果、消去トランジスタＥＳＴ（図４）は、駆動トランジスタＤＲＴ（図４）をオフし、発光素子ＬＥＤ（図４）に電流を流さず、発光素子ＬＥＤは非発光となる。すなわち、第２の１／１６ＳＦ期間において、表示部１０４は黒を表示する。本発明の一実施形態に係る発光装置１０の駆動方法では、第２の１／１６ＳＦ期間の操作は、例えば、消去スキャン（ｅｒａｓｅ ｓｃａｎ）と呼ぶ。本発明の一実施形態において、消去スキャン（ｅｒａｓｅ ｓｃａｎ）を実行する期間（消去期間）は、階調データに含まれるアナログ階調データ又は第１のデジタル階調データを消去する期間であり、階調データ消去期間、アナログ階調データ消去期間、第１のデジタル階調データ消去期間である。

第２の１／１６ＳＦ期間に続く、第３の１／１６ＳＦ期間において、走査信号線駆動回路１１０は、各走査線を走査し、映像信号線駆動回路１０６は、第１の制御信号を含む２値の階調信号を、各走査線に電気的に接続された画素に供給する。本発明の一実施形態に係る発光装置１０の駆動方法では、第３の１／１６ＳＦ期間は、時分割制御方法における１／１６ＳＦ期間の発光又は非発光を制御する期間である。第３の１／１６ＳＦ期間の操作は、例えば、第１のデジタルデータスキャン（１ｓｔ ｄｉｇｉｔａｌ ｄａｔａ ｓｃａｎ、Ｄ１）と呼ぶ。本発明の一実施形態において、第１のデジタルデータスキャン（１ｓｔ ｄｉｇｉｔａｌ ｄａｔａ ｓｃａｎ、Ｄ１）を実行する期間は、第１のデジタルデータをスキャンする期間であり、第１のデジタルデータスキャン期間、又は第１のデジタル階調データスキャン期間である。本発明の一実施形態において、第１のデジタルデータスキャン（１ｓｔ ｄｉｇｉｔａｌ ｄａｔａ ｓｃａｎ、Ｄ１）は、第１のデジタル階調データスキャン又は第１のデジタル階調表示と呼んでもよい。

第３の１／１６ＳＦ期間に続く、第４の１／１６ＳＦ期間では、第２の１／１６ＳＦ期間と同様の走査が実行されるため、ここでは、詳細な説明を省略する。本発明の一実施形態に係る発光装置１０の駆動方法では、第４の１／１６ＳＦ期間の操作は、例えば、消去スキャン（ｅｒａｓｅ ｓｃａｎ）と呼ぶ。

例えば、第１の１／１６ＳＦ期間に続く、第２の１／１６ＳＦ期間において、第１のデジタルデータスキャンを実行すると、第１の１／１６ＳＦ期間での発光又は非発光と、第２の１／１６ＳＦ期間での発光又は非発光とが重なってしまう期間が生じる。その結果、発光装置は、階調信号に基づく正確な映像を表示できない。本発明の一実施形態に係る発光装置１０は、第１の１／１６ＳＦ期間に続く、第２の１／１６ＳＦ期間においては消去スキャンを実行し、消去スキャンを実行したのち、第１のデジタルデータスキャンを実行することができる。その結果、本発明の一実施形態に係る発光装置１０は、発光又は非発光に対応する期間が重なることを抑制し、階調信号に基づく正確な映像を表示可能である。

第４の１／１６ＳＦ期間に続く、第１の１／８ＳＦ期間において、走査信号線駆動回路１１０は、各走査線を走査し、映像信号線駆動回路１０６は、第２の制御信号を含む２値の階調信号を、各走査線に電気的に接続された画素に供給する。本発明の一実施形態に係る発光装置１０の駆動方法では、第１の１／８ＳＦ期間は、時分割制御方法における１／８ＳＦ期間の発光又は非発光を制御する期間である。第１の１／８ＳＦ期間の長さは、第１の１／１６ＳＦ期間の長さ、及び、第３の１／１６ＳＦ期間の長さの２倍の長さである。第１の１／８ＳＦ期間の操作は、例えば、第２のデジタルデータスキャン（２ｎｄ ｄｉｇｉｔａｌ ｄａｔａ ｓｃａｎ、Ｄ２）と呼ぶ。本発明の一実施形態において、第２のデジタルデータスキャン（２ｎｄ ｄｉｇｉｔａｌ ｄａｔａ ｓｃａｎ、Ｄ２）を実行する期間は、第２のデジタルデータをスキャンする期間であり、第２のデジタルデータスキャン期間、又は第２のデジタル階調データスキャン期間である。本発明の一実施形態において、第２のデジタルデータスキャン（２ｎｄ ｄｉｇｉｔａｌ ｄａｔａ ｓｃａｎ、Ｄ２）は、第２のデジタル階調データスキャン又は第２のデジタル階調表示と呼んでもよい。

第１の１／８ＳＦ期間に続く、第２の１／８ＳＦ期間では、第１の１／８ＳＦ期間と同様の走査が実行されるため、ここでは、詳細な説明を省略する。第２の１／８ＳＦ期間では、映像信号線駆動回路１０６は、第３の制御信号を含む２値の階調信号を、各走査線に電気的に接続された画素に供給する。第２の１／８ＳＦ期間の操作は、例えば、第３のデジタルデータスキャン（３ｒｄ ｄｉｇｉｔａｌ ｄａｔａ ｓｃａｎ、Ｄ３）と呼ぶ。本発明の一実施形態において、第３のデジタルデータスキャン（３ｒｄ ｄｉｇｉｔａｌ ｄａｔａ ｓｃａｎ、Ｄ３）を実行する期間は、第３のデジタルデータをスキャンする期間であり、第３のデジタルデータスキャン期間、又は第３のデジタル階調データスキャン期間である。本発明の一実施形態において、第３のデジタルデータスキャン（３ｒｄ ｄｉｇｉｔａｌ ｄａｔａ ｓｃａｎ、Ｄ３）は、第３のデジタル階調データスキャン又は第３のデジタル階調表示と呼んでもよい。

第２の１／８ＳＦ期間に続く、第３の１／８ＳＦ期間では、第１の１／８ＳＦ期間と同様の走査が実行されるため、ここでは、詳細な説明を省略する。第３の１／８ＳＦ期間では、映像信号線駆動回路１０６は、第４の制御信号を含む２値の階調信号を、各走査線に電気的に接続された画素に供給する。第３の１／８ＳＦ期間の操作は、例えば、第４のデジタルデータスキャン（４ｔｈ ｄｉｇｉｔａｌ ｄａｔａ ｓｃａｎ、Ｄ４）と呼ぶ。本発明の一実施形態において、第４のデジタルデータスキャン（４ｔｈ ｄｉｇｉｔａｌ ｄａｔａ ｓｃａｎ、Ｄ４）を実行する期間は、第４のデジタルデータをスキャンする期間であり、第４のデジタルデータスキャン期間、又は第４のデジタル階調データスキャン期間である。本発明の一実施形態において、第４のデジタルデータスキャン（４ｔｈ ｄｉｇｉｔａｌ ｄａｔａ ｓｃａｎ、Ｄ４）は、第４のデジタル階調データスキャン又は第４のデジタル階調表示と呼んでもよい。

第３の１／８ＳＦ期間に続く、第４の１／８ＳＦ期間では、第１の１／８ＳＦ期間と同様の走査が実行されるため、ここでは、詳細な説明を省略する。第４の１／８ＳＦ期間では、映像信号線駆動回路１０６は、第５の制御信号を含む２値の階調信号を、各走査線に電気的に接続された画素に供給する。第４の１／８ＳＦ期間の操作は、例えば、第５のデジタルデータスキャン（５ｔｈ ｄｉｇｉｔａｌ ｄａｔａ ｓｃａｎ、Ｄ５）と呼ぶ。本発明の一実施形態において、第５のデジタルデータスキャン（５ｔｈ ｄｉｇｉｔａｌ ｄａｔａ ｓｃａｎ、Ｄ５）を実行する期間は、第５のデジタルデータをスキャンする期間であり、第５のデジタルデータスキャン期間、又は第５のデジタル階調データスキャン期間である。本発明の一実施形態において、第５のデジタルデータスキャン（５ｔｈ ｄｉｇｉｔａｌ ｄａｔａ ｓｃａｎ、Ｄ５）は、第５のデジタル階調データスキャン又は第５のデジタル階調表示と呼んでもよい。

第４の１／８ＳＦ期間に続く、第５の１／８ＳＦ期間では、第１の１／８ＳＦ期間と同様の走査が実行されるため、ここでは、詳細な説明を省略する。第５の１／８ＳＦ期間では、映像信号線駆動回路１０６は、第６の制御信号を含む２値の階調信号を、各走査線に電気的に接続された画素に供給する。第５の１／８ＳＦ期間の操作は、例えば、第６のデジタルデータスキャン（６ｔｈ ｄｉｇｉｔａｌ ｄａｔａ ｓｃａｎ、Ｄ６）と呼ぶ。本発明の一実施形態において、第６のデジタルデータスキャン（６ｔｈ ｄｉｇｉｔａｌ ｄａｔａ ｓｃａｎ、Ｄ６）を実行する期間は、第６のデジタルデータをスキャンする期間であり、第６のデジタルデータスキャン期間、又は第６のデジタル階調データスキャン期間である。本発明の一実施形態において、第６のデジタルデータスキャン（６ｔｈ ｄｉｇｉｔａｌ ｄａｔａ ｓｃａｎ、Ｄ６）は、第６のデジタル階調データスキャン又は第６のデジタル階調表示と呼んでもよい。

第５の１／８ＳＦ期間に続く、第６の１／８ＳＦ期間では、第１の１／８ＳＦ期間と同様の走査が実行されるため、ここでは、詳細な説明を省略する。第６の１／８ＳＦ期間では、映像信号線駆動回路１０６は、第７の制御信号を含む２値の階調信号を、各走査線に電気的に接続された画素に供給する。第６の１／８ＳＦ期間の操作は、例えば、第７のデジタルデータスキャン（７ｔｈ ｄｉｇｉｔａｌ ｄａｔａ ｓｃａｎ、Ｄ７）と呼ぶ。本発明の一実施形態において、第７のデジタルデータスキャン（７ｔｈ ｄｉｇｉｔａｌ ｄａｔａ ｓｃａｎ、Ｄ７）を実行する期間は、第７のデジタルデータをスキャンする期間であり、第７のデジタルデータスキャン期間、又は第７のデジタル階調データスキャン期間である。本発明の一実施形態において、第７のデジタルデータスキャン（７ｔｈ ｄｉｇｉｔａｌ ｄａｔａ ｓｃａｎ、Ｄ７）は、第７のデジタル階調データスキャン又は第７のデジタル階調表示と呼んでもよい。

第６の１／８ＳＦ期間に続く、第７の１／８ＳＦ期間では、第１の１／８ＳＦ期間と同様の走査が実行されるため、ここでは、詳細な説明を省略する。第７の１／８ＳＦ期間では、映像信号線駆動回路１０６は、第８の制御信号を含む２値の階調信号を、各走査線に電気的に接続された画素に供給する。第７の１／８ＳＦ期間の操作は、例えば、第８のデジタルデータスキャン（８ｔｈ ｄｉｇｉｔａｌ ｄａｔａ ｓｃａｎ、Ｄ７）と呼ぶ。本発明の一実施形態において、第８のデジタルデータスキャン（８ｔｈ ｄｉｇｉｔａｌ ｄａｔａ ｓｃａｎ、Ｄ８）を実行する期間は、第８のデジタルデータをスキャンする期間であり、第８のデジタルデータスキャン期間、又は第８のデジタル階調データスキャン期間である。本発明の一実施形態において、第８のデジタルデータスキャン（８ｔｈ ｄｉｇｉｔａｌ ｄａｔａ ｓｃａｎ、Ｄ８）は、第８のデジタル階調データスキャン又は第８のデジタル階調表示と呼んでもよい。

図６乃至図９は、画素の階調（６４～１２７階調）と各階調に対応した各データを、１１列２５６行で表した図である。図６乃至図９に示すように、１列目は各階調信号の階調レベル（Ｇｒａｙ Ｌｅｖｅｌ）を２５６レベルで示す。２列目は、各階調レベルに対し、ガンマ値２．２のガンマ補正をかけた場合の規格化輝度であり、図１０に示すガンマ値２．２のガンマカーブに応じて輝度が補正されている。より具体的には、階調レベルを１～２５５の段階に分けた場合、当該規格化輝度は、階調レベルに正比例して輝度が上がるわけではなく、ガンマ値２．２のガンマカーブ（図１０）に沿った輝度に補正される。より具体的には、例えば、階調レベル１２７の規格化輝度は、ガンマ値が１であれば０．５で全体の輝度の半分の輝度となるが、本実施形態はガンマ値が２．２を採用しており、その結果補正後の規格化輝度は０．２１５８となり、全体の輝度の１／４以下、ということになる。

４列目は、第１のデジタルデータスキャン（Ｄ１）における、時分割階調信号の１つである第１の制御信号の発光（○）、又は非発光（Ｘ）を示す。第１のデジタルデータスキャンは、１／１６ＳＦ期間の発光、非発光を制御する操作であり、４ビット（１６段階）のレベルを含む。５列目は、第２のデジタルデータスキャン（Ｄ２）における、時分割階調信号の１つである第２の制御信号の発光（○）、又は非発光（Ｘ）を示す。６列目は、第３のデジタルデータスキャン（Ｄ３）における、時分割階調信号の１つである第３の制御信号の発光（○）、又は非発光（Ｘ）を示す。７列目は、第４のデジタルデータスキャン（Ｄ４）における、時分割階調信号の１つである第４の制御信号の発光（○）、又は非発光（Ｘ）を示す。８列目は、第５のデジタルデータスキャン（Ｄ５）における、時分割階調信号の１つである第５の制御信号の発光（○）、又は非発光（Ｘ）を示す。９列目は、第６のデジタルデータスキャン（Ｄ６）における、時分割階調信号の１つである第６の制御信号の発光（○）、又は非発光（Ｘ）を示す。１０列目は、第７のデジタルデータスキャン（Ｄ７）における、時分割階調信号の１つである第６の制御信号の発光（○）、又は非発光（Ｘ）を示す。１１列目は、第８のデジタルデータスキャン（Ｄ８）における、時分割階調信号の１つである第６の制御信号の発光（○）、又は非発光（Ｘ）を示す。第２のデジタルデータスキャン乃至第８のデジタルデータスキャンのそれぞれは、１／８ＳＦ期間の発光、非発光を制御する操作であり、１ビット（２段階）のレベルを含む。

３列目は、アナログデータ（Ａｎａｌｏｇ）を含む階調信号のレベルを示す。アナログデータ（Ａｎａｌｏｇ）は、８ビット、２５６階調（２５６段階）のデータを含む。例えば、タイミング制御回路３０は、アナログデータスキャンにおいて当該表に対応するアナログ階調に対応する電位を生成し、画素回路に供給する。なお、アナログデータ（Ａｎａｌｏｇ）は、ガンマ値２．２に基づく階調信号としたが、２５６階調（＝ガンマ値１．０）のリニアデータであってもよい。

本発明の一実施形態においては、１／１６ＳＦでアナログデータスキャンを実行し、１／１６ＳＦで第１のデジタルデータスキャン（Ｄ１）を実行し、７回の１／８ＳＦで第２のデジタルデータスキャン乃至第７のデジタルデータスキャン（Ｄ７）を実行する。アナログデータスキャンは８ビットの階調レベルを表すことができ、第１のデジタルデータスキャン乃至第７のデジタルデータスキャンは４ビットの階調レベルを表すことができる。その結果、本発明の一実施形態に係る発光装置１０は、８ビット＋４ビットの合計１２ビットの段階の階調を表示可能である。

本発明の一実施形態において、タイミング制御回路３０、記憶装置２０を参照しつつ、１フレームにおける１つの走査線に電気的に接続された少なくとも１つの画素に対して、１つの階調レベルを演算、選択する。その結果、例えば、第１番目の走査線Ｇ１に電気的に接続された少なくとも１つの画素に対して、２１１段階の階調レベルが選択されると、１／１６ＳＦのアナログデータスキャンでは、０．５４７に対応する階調信号が、当該少なくとも１つの画素に入力され、１／１６ＳＦの第１のデジタルデータスキャン（Ｄ１）では、非発光（Ｘ）に対応する第１の制御信号が、当該少なくとも１つの画素に入力され、１／８ＳＦの第２のデジタルデータスキャン（Ｄ２）では、発光（○）に対応する第２の制御信号が、当該少なくとも１つの画素に入力され、１／８ＳＦの第３のデジタルデータスキャン（Ｄ３）では、発光（○）に対応する第３の制御信号が、第１番目の走査線Ｇ１に電気的に接続された画素に入力され、１／８ＳＦの第４のデジタルデータスキャン（Ｄ４）では、発光（○）に対応する第４の制御信号が、当該少なくとも１つの画素に入力され、１／８ＳＦの第５のデジタルデータスキャン（Ｄ５）では、発光（○）に対応する第５の制御信号が、当該少なくとも１つの画素に入力され、１／８ＳＦの第６のデジタルデータスキャン（Ｄ６）では、発光（○）に対応する第６の制御信号が、当該少なくとも１つの画素に入力され、１／８ＳＦの第７のデジタルデータスキャン（Ｄ７）では、非発光（Ｘ）に対応する第７の制御信号が、当該少なくとも１つの画素に入力される。その結果、第１番目の走査線Ｇ１に電気的に接続された少なくとも１つの画素の発光素子ＬＥＤは、１フレーム全体でみると２１１段階の階調レベル（０．６５９２）で発光することになる。あるいは、ユーザは当該画素が当該１フレームに亘って２１１段階の階調レベル（０．６５９２）で発光していると認識（視認）する。

本発明の一実施形態に係る発光装置１０及び発光装置１０の駆動方法では、１Ｆ期間のうち１つの１／１６ＳＦ期間において、アナログデータスキャンを実行し、アナログデータを用いて各走査線に電気的に接続された画素の発光素子ＬＥＤの発光又は非発光をアナログ制御することができる。その結果、本発明の一実施形態に係る発光装置１０及び発光装置１０の駆動方法は、微小な電圧又は電流制御が必要とされる低い階調を、アナログデータを用いて制御し、例えば、発光素子ＬＥＤに流すことが可能な電流を１６倍にすることができる。よって、本発明の一実施形態に係る発光装置１０及び発光装置１０の駆動方法を用いることで、低い階調を滑らかに、安定した映像を、表示部に表示することができる。

本発明の一実施形態に係る発光装置１０及び発光装置１０の駆動方法では、第１のデジタルデータスキャン乃至第８のデジタルデータスキャンを実行し、時分割制御方法を用いて、各走査線に電気的に接続された画素の発光素子ＬＥＤの発光又は非発光をデジタル制御することができる。すなわち、本発明の一実施形態に係る発光装置１０及び発光装置１０の駆動方法では、アナログ制御とデジタル制御（時分割制御方法）とを併用することができる。その結果、本発明の一実施形態に係る発光装置１０及び発光装置１０の駆動方法は、スキャンの回数を抑制した上で、１２ビットの高階調を表示可能である。したがって、本発明の一実施形態に係る発光装置１０及び発光装置１０の駆動方法を用いることで、発光装置１０の画質の低下を抑制し、かつ、階調数を増加した映像を、発光装置１０の表示部に表示することができる。

＜２．第２実施形態＞
図１１は、本発明の一実施形態に係る発光装置１０の駆動方法を説明するためのタイミングチャートである。図１２は図１３の比較例であり、本発明の一実施形態に係る駆動方法を実施せずに、複数の画素を発光または非発光させた場合の網膜上の発光の軌跡を説明するための図である。図１３は、本発明の一実施形態に係る駆動方法を実施し、複数の画素を発光または非発光させた場合の網膜上の発光の軌跡を説明するための図である。図１１乃至図１３に示す駆動方法などは一例であって、発光装置１０の駆動方法などは、図１１乃至図１３に示す方法などに限定されない。第１実施形態と同一、又は類似する構成については、ここでの説明を省略する。

図１１に示す駆動方法は、図５に示す駆動方法と比較して、第１の１／１６ＳＦ期間において、走査信号線駆動回路１１０は、各走査線を走査し、映像信号線駆動回路１０６は、第１の制御信号を含む階調信号を、各走査線に電気的に接続された画素に供給し、第３の１／１６ＳＦ期間において、走査信号線駆動回路１１０は、各走査線を走査し、映像信号線駆動回路１０６は、アナログデータを含む階調信号を、各走査線に電気的に接続された画素に供給する点において異なる。すなわち、第１の１／１６ＳＦ期間の操作は、第１のデジタルデータスキャン（１ｓｔ ｄｉｇｉｔａｌ ｄａｔａ ｓｃａｎ、Ｄ１）と呼び、第３の１／１６ＳＦ期間の操作は、アナログデータスキャン（ａｎａｌｏｇ ｄａｔａ ｓｃａｎ）と呼ぶ。図１１に示す駆動方法において、上述した構成以外の構成は、第１実施形態と同一、又は類似する構成であるから、ここでは、説明を省略する。

図１２は図１３の比較例として、第２実施形態に係る発光装置１０の駆動方法を実施しない場合の、映像を見ている人間の網膜上の発光の軌跡を示す図である。図１３は、第２実施形態に係る発光装置１０の駆動方法を実施した場合の、映像を見ている人間の網膜上の発光の軌跡を示す図である。図１２及び図１３の左側には、時間（Ｔｉｍｅ）と発光素子ＲＬＥＤの発光に伴う映像を見ている人間の網膜上の映像の位置との関係を示す。図１２及び図１３の右側には、時間（Ｔｉｍｅ）と発光素子ＧＬＥＤの発光に伴う映像を見ている人間の網膜上の映像の位置との関係を示す。図１２及び図１３の下側には、発光素子ＲＬＥＤの発光に伴う映像を見ている人間の網膜上の映像の位置と規格化した網膜上の刺激分布との関係、及び、発光素子ＧＬＥＤの発光に伴う映像を見ている人間の網膜上の映像の位置と規格化した網膜上の刺激分布との関係を、重ねて示す。

図１２の左側及び右側に示すように、縦軸は時間（Ｔｉｍｅ）を示し、横軸は映像を見ている人間の網膜上の映像の位置を示し、第ｎ番目のフレームと、第ｎ番目のフレームに続く第ｎ＋１番目のフレームとにおいて、表示部に表示された絵（線）が移動したことを示している。第２実施形態に係る発光装置１０の駆動方法を実施しない場合、アナログデータスキャン（ａｎａｌｏｇ ｄａｔａ ｓｃａｎ）は実施されず、例えば、図１１に示す第３の１／１６ＳＦ期間のアナログデータスキャン（ａｎａｌｏｇ ｄａｔａ ｓｃａｎ）は第２のデジタルデータスキャン（２ｎｄ ｄｉｇｉｔａｌ ｄａｔａ ｓｃａｎ、Ｄ２）となり、第１から第６の１／８ＳＦ期間のデジタルデータスキャンは第３から第８のデジタルデータスキャンとなる。図１２の左側に示すように、例えば、第ｎ番目のフレームにおいて、第１の１／１６ＳＦ期間の第１のデジタルデータスキャン（１ｓｔ ｄｉｇｉｔａｌ ｄａｔａ ｓｃａｎ、Ｄ１）及び第３の１／１６ＳＦ期間の第２のデジタルデータスキャン（２ｎｄ ｄｉｇｉｔａｌ ｄａｔａ ｓｃａｎ、Ｄ２）、第１の１／８ＳＦ期間の第３のデジタルデータスキャン（３ｒｄ ｄｉｇｉｔａｌ ｄａｔａ ｓｃａｎ、Ｄ３）及び第２の１／８ＳＦ期間の第４のデジタルデータスキャン（４ｔｈ ｄｉｇｉｔａｌ ｄａｔａ ｓｃａｎ、Ｄ４）では１つの走査線に電気的に接続された画素の発光素子ＲＬＥＤは発光し、第３の１／８ＳＦ期間の第５のデジタルデータスキャン（５ｔｈ ｄｉｇｉｔａｌ ｄａｔａ ｓｃａｎ、Ｄ５）では１つの走査線に電気的に接続された画素の発光素子ＲＬＥＤは非発光である。すなわち、第ｎ番目のフレームにおいて、１つの走査線に電気的に接続された画素の発光素子ＲＬＥＤは、４ビット（１６段階）のレベルのうち、６段階のレベルで発光する。同様にして、第ｎ＋１番目のフレームにおいても、１つの走査線に電気的に接続された画素の発光素子ＲＬＥＤは、４ビット（１６段階）のレベルのうち、６段階のレベルで発光する。

図１２の右側に示すように、第ｎ番目のフレームにおいて、第１の１／１６ＳＦ期間の第１のデジタルデータスキャン（１ｓｔ ｄｉｇｉｔａｌ ｄａｔａ ｓｃａｎ、Ｄ１）及び第３の１／１６ＳＦ期間の第２のデジタルデータスキャン（２ｎｄ ｄｉｇｉｔａｌ ｄａｔａ ｓｃａｎ、Ｄ２）及び第１の１／８ＳＦ期間の第３のデジタルデータスキャン（３ｒｄ ｄｉｇｉｔａｌ ｄａｔａ ｓｃａｎ、Ｄ３）では１つの走査線に電気的に接続された画素の発光素子ＧＬＥＤは発光し、第２の１／８ＳＦ期間の第４のデジタルデータスキャン（４ｔｈ ｄｉｇｉｔａｌ ｄａｔａ ｓｃａｎ、Ｄ４）及び第３の１／８ＳＦ期間の第５のデジタルデータスキャン（５ｔｈ ｄｉｇｉｔａｌ ｄａｔａ ｓｃａｎ、Ｄ５）では１つの走査線に電気的に接続された画素の発光素子ＧＬＥＤは非発光である。すなわち、第ｎ番目のフレームにおいて、１つの走査線に電気的に接続された画素の発光素子ＧＬＥＤは、４ビット（１６段階）のレベルのうち、４段階のレベルで発光する。同様にして、第ｎ＋１番目のフレームにおいても、１つの走査線に電気的に接続された画素の発光素子ＧＬＥＤは、４ビット（１６段階）のレベルのうち、４段階のレベルで発光する。

図１２の下側に示すように、横軸は発光素子ＲＬＥＤ又は発光素子ＧＬＥＤの発光に伴う映像を見ている人間の網膜上の映像の位置であり、縦軸は規格化した網膜上の刺激分布である。発光素子ＲＬＥＤの発光に伴う映像を見ている人間の網膜上の映像の位置と規格化した網膜上の刺激分布との関係は、図１２の左側に示す図の斜めの矢印に基づく分布を示す。発光素子ＧＬＥＤの発光に伴う映像を見ている人間の網膜上の映像の位置と規格化した網膜上の刺激分布との関係は、図１２の右側に示す図の斜めの矢印に基づく分布を示す。図１２の下側に示すように、発光素子ＲＬＥＤの発光に伴う映像を見ている人間の網膜上の映像の位置と規格化した網膜上の刺激分布との関係、及び、発光素子ＧＬＥＤの発光に伴う映像を見ている人間の網膜上の映像の位置と規格化した網膜上の刺激分布との関係を重ねて示すと、映像の中央では発光素子ＲＬＥＤ（赤色発光ダイオード）の発光に基づく赤色と発光素子ＧＬＥＤ（緑色発光ダイオード）の発光に基づく緑色が重なり所望の色（例えば、黄色）が見え、映像の左の輪郭では、発光素子ＲＬＥＤ（赤色発光ダイオード）の発光に基づく赤色が顕著に見え、映像の右の輪郭では、発光素子ＧＬＥＤ（緑色発光ダイオード）の発光に基づく緑色が顕著に見える。このような現象は、例えば、偽輪郭と呼ばれる。

一方、図１３においても、図１２と同様に、第ｎ番目のフレームと、第ｎ番目のフレームに続く第ｎ＋１番目のフレームとにおいて、表示部に表示された映像が移動したことを示している。図１３の左側の図に示すように、第ｎ番目のフレームにおいて、第１の１／１６ＳＦ期間の第１のデジタルデータスキャン（１ｓｔ ｄｉｇｉｔａｌ ｄａｔａ ｓｃａｎ、Ｄ１）では１つの走査線に電気的に接続された画素の発光素子ＲＬＥＤは発光し、第３の１／１６ＳＦ期間のアナログデータスキャン（ａｎａｌｏｇ ｄａｔａ ｓｃａｎ）ではアナログデータを用いて１つの走査線に電気的に接続された画素の発光素子ＲＬＥＤの発光が制御され、第１の１／８ＳＦ期間の第２のデジタルデータスキャン（２ｎｄ ｄｉｇｉｔａｌ ｄａｔａ ｓｃａｎ、Ｄ２）及び第２の１／８ＳＦ期間の第３のデジタルデータスキャン（３ｒｄ ｄｉｇｉｔａｌ ｄａｔａ ｓｃａｎ、Ｄ３）では１つの走査線に電気的に接続された画素の発光素子ＲＬＥＤは発光し、第３の１／８ＳＦ期間の第４のデジタルデータスキャン（４ｔｈ ｄｉｇｉｔａｌ ｄａｔａ ｓｃａｎ、Ｄ４）では１つの走査線に電気的に接続された画素の発光素子ＲＬＥＤは非発光である。すなわち、第ｎ番目のフレームにおいて、１つの走査線に電気的に接続された画素の発光素子ＲＬＥＤは、４ビット（１６段階）のレベルのうち、６段階のレベルで発光する。同様にして、第ｎ＋１番目のフレームにおいても、１つの走査線に電気的に接続された画素の発光素子ＲＬＥＤは、４ビット（１６段階）のレベルのうち、６段階のレベルで発光する。

また、図１３の右側の図に示すように、第ｎ番目のフレームにおいて、第１の１／１６ＳＦ期間の第１のデジタルデータスキャン（１ｓｔ ｄｉｇｉｔａｌ ｄａｔａ ｓｃａｎ、Ｄ１）では１つの走査線に電気的に接続された画素の発光素子ＧＬＥＤは発光し、第２の１／１６ＳＦ期間のアナログデータスキャン（ａｎａｌｏｇ ｄａｔａ ｓｃａｎ）ではアナログデータを用いて１つの走査線に電気的に接続された画素の発光素子ＧＬＥＤの発光が制御され、第１の１／８ＳＦ期間の第２のデジタルデータスキャン（２ｎｄ ｄｉｇｉｔａｌ ｄａｔａ ｓｃａｎ、Ｄ２）では１つの走査線に電気的に接続された画素の発光素子ＧＬＥＤは発光し、第２の１／８ＳＦ期間の第３のデジタルデータスキャン（３ｒｄ ｄｉｇｉｔａｌ ｄａｔａ ｓｃａｎ、Ｄ３）及び第３の１／８ＳＦ期間の第４のデジタルデータスキャン（４ｔｈ ｄｉｇｉｔａｌ ｄａｔａ ｓｃａｎ、Ｄ４）では１つの走査線に電気的に接続された画素の発光素子ＧＬＥＤは非発光である。すなわち、第ｎ番目のフレームにおいて、１つの走査線に電気的に接続された画素の発光素子ＧＬＥＤは、４ビット（１６段階）のレベルのうち、４段階のレベルで発光する。同様にして、第ｎ＋１番目のフレームにおいても、１つの走査線に電気的に接続された画素の発光素子ＧＬＥＤは、４ビット（１６段階）のレベルのうち、４段階のレベルで発光する。

図１３の下側に示すように、第２実施形態に係る発光装置１０の駆動方法を実施した場合は、図１２の下側に示す図と比較して、偽輪郭が緩和されている。よって、本発明の一実施形態に係る発光装置１０の駆動方法では、アナログデータスキャン（ａｎａｌｏｇ ｄａｔａ ｓｃａｎ）を実行するサブフレームを、発光素子ＬＥＤの発光に伴う映像を見ている人間の網膜上の映像の位置に対して真ん中にずらすことで、偽輪郭を緩和することができる。その結果、本発明の一実施形態に係る発光装置１０及び発光装置１０の駆動方法を用いることで、発光装置１０の画質の低下を抑制することができる。

＜３．第３実施形態＞
＜３－１．発光装置１０Ａの全体構成＞
図１４及び図１５は、本発明の一実施形態に係る発光装置１０Ａの構成を示す模式的な平面図である。図１４及び図１５に示す発光装置１０Ａの構成は一例であって、発光装置１０Ａの構成は、図１４及び図１５に示す構成に限定されない第１実施形態または第２実施形態と同一、又は類似する構成については、ここでの説明を省略する。

図１４及び図１５に示す発光装置１０Ａの構成は、図１及び図２に示す発光装置１０の構成と比較して、消去信号線駆動回路１０８に関連する構成を含まない点、及びタイミング制御回路３０Ａの構成において異なる。図１４及び図１５に示す発光装置１０Ａの構成において、上述の構成以外は、図１及び図２に示す発光装置１０の構成と同様であるから、ここでは、説明を省略する。

図１４及び図１５に示すように、発光装置１０Ａは、記憶装置２０、タイミング制御回路３０Ａ、表示パネル１００Ａを有する。表示パネル１００Ａは、画素１０２Ａ、表示部１０４、映像信号線駆動回路１０６、走査信号線駆動回路１１０、及び基板１１２を有する。表示部１０４、映像信号線駆動回路１０６、及び走査信号線駆動回路１１０は、基板１１２の上面に設ける。記憶装置２０、及びタイミング制御回路３０Ａは基板１１２の上面に設けてもよい。表示部１０４は、発光装置１０Ａに映像を表示するための複数の画素１０２Ａを有する。複数の画素１０２Ａのそれぞれは、複数のサブ画素１２０Ｄ、サブ画素１２０Ｅ、サブ画素１２０Ｆを有する。

タイミング制御回路３０Ａは、例えば、１フレーム毎の映像信号を記憶装置２０に出力する。タイミング制御回路３０Ａは、記憶装置２０に格納された１フレーム期間毎の各画素の映像信号に対応する階調信号を、記憶装置２０から読み出し、階調信号、及びデータ制御信号を、映像信号線駆動回路１０６に供給する。また、タイミング制御回路３０Ａは、サブフレーム期間毎に走査線（図１５）を制御する走査制御信号を生成し、当該走査制御信号を走査信号線駆動回路１１０に供給する。

データ制御信号は、例えば、画素に順番にデータを供給するタイミングを制御するスタートパルスＳＳＰ、及びクロック信号ＳＣＬＫを含む。走査制御信号は、例えば、スタートパルスＧＳＰ、及びクロック信号ＧＣＬＫを含む。

走査信号線駆動回路１１０、及び映像信号線駆動回路１０６は、タイミング制御回路３０Ａから供給される各信号や電源電圧を用いて、画素１０２Ａが有するトランジスタ（図１６）を駆動し、ＬＥＤ（図１６）を発光または非発光することで、表示部１０４に映像を表示する機能を有する。本発明の一実施形態において、タイミング制御回路３０Ａ、走査信号線駆動回路１１０、及び映像信号線駆動回路１０６をまとめて、制御部と呼ぶことがあり、走査信号線駆動回路１１０、及び映像信号線駆動回路１０６をまとめて、制御部と呼ぶことがある。

＜３－２．画素１０２Ａの構成＞
図１６は、本発明の一実施形態に係るサブ画素１２０Ｄ、サブ画素１２０Ｅ、及びサブ画素１２０Ｆの発光素子駆動部４４０Ａを示す回路図である。本発明の一実施形態に係るサブ画素１２０Ｄ、サブ画素１２０Ｅ、及びサブ画素１２０Ｆは、それぞれ、第１実施形態におけるサブ画素１２０Ａ、サブ画素１２０Ｂ、及びサブ画素１２０Ｃに対応する。図１６に示すサブ画素１２０Ｄ、サブ画素１２０Ｅ、及びサブ画素１２０Ｆの構成は一例であって、サブ画素１２０Ｄ、サブ画素１２０Ｅ、及びサブ画素１２０Ｆの構成は、図１６に示す構成に限定されない。図１乃至図１５と同一、又は類似する構成については、ここでの説明を省略する。

図１６に示すように、サブ画素１２０Ｄ、サブ画素１２０Ｅ、及びサブ画素１２０Ｆは、発光素子駆動部４４０Ａを有する。発光素子駆動部４４０Ａは、駆動トランジスタＤＲＴ、選択トランジスタＳＳＴ（第１スイッチ）、保持容量素子（容量素子）ＳＣ２、及び発光素子ＬＥＤを含む。これらのトランジスタのそれぞれは、第１電極（ゲート電極）と、第２電極及び第３電極からなる一対の電極（ソース電極、ドレイン電極）を有する。保持容量素子ＳＣ２は、一対の電極を有する。

サブ画素１２０を駆動する電源として、駆動電源線ＰＶＤＤ１から駆動電圧ＶＤＤＨ１が供給され、コモン電源線ＣＯＭからコモン電圧ＶＣＯＭが供給される。

駆動トランジスタＤＲＴは、入力された階調信号を用いて、発光素子ＬＥＤに電流を流し、発光素子ＬＥＤを発光させる機能を有する。選択トランジスタＳＳＴは、駆動トランジスタＤＲＴに階調信号を供給する機能を有する。発光素子ＬＥＤは、ダイオード特性を有する。

保持容量素子ＳＣ２は、画素１０２Ａが発光するために駆動トランジスタＤＲＴの第１の電極４７４（ゲート電極４７４）に入力する電圧を維持する機能を有する。即ち、保持容量素子ＳＣ２は、入力された階調信号に相当する電荷を保持するための機能を有する。保持容量素子ＳＣ２が、入力された階調信号に相当する電荷を保持することで、駆動トランジスタＤＲＴは駆動トランジスタＤＲＴの第２の電極４７２から第３の電極４７６に一定の電流を流すことができる。その結果、駆動トランジスタＤＲＴは発光素子ＬＥＤに一定の電流を流すため、発光素子ＬＥＤは各サブフレーム期間において、ばらつきの抑制された一定の発光強度で発光することができる。

選択トランジスタＳＳＴのゲート電極は、走査線４０８に電気的に接続される。走査線４０８には、走査信号ＳＧ（ｎ）が供給される。選択トランジスタＳＳＴは、走査信号ＳＧ（ｎ）に供給される信号によって、導通状態、非導通状態が制御される。走査信号ＳＧ（ｎ）に供給される信号がＬレベルのとき、選択トランジスタＳＳＴは、非導通状態となる。走査信号ＳＧ（ｎ）に供給される信号がＨレベルのとき、選択トランジスタＳＳＴは、導通状態となる。選択トランジスタＳＳＴのソース電極４５２は、映像線４０９に電気的に接続される。映像線４０９には、階調信号Ｖｓｉｇ（ｍ）が供給される。選択トランジスタＳＳＴのドレイン電極４５６は、保持容量素子ＳＣ２の第１の電極、ノードｎｏｄｅＡ、駆動トランジスタＤＲＴのゲート電極４７４に電気的に接続される。

駆動トランジスタＤＲＴのドレイン電極４７６は、保持容量素子ＳＣ２の第２の電極、及び発光素子ＬＥＤの第１の電極に電気的に接続される。駆動トランジスタＤＲＴのソース電極４７２は、駆動電源線ＶＤＤＨ１に電気的に接続される。発光素子ＬＥＤの第２の電極は、コモン電源線ＣＯＭに電気的に接続される。なお、駆動電源線ＶＤＤＨ１は駆動電源線４２８であり、コモン電源線ＣＯＭはコモン電源線４３０である。

図１６に示すサブ画素１２０Ｄ、サブ画素１２０Ｅ、及びサブ画素１２０Ｆの構成は、図４に示すサブ画素の構成と比較して、保持容量素子ＳＣ１を含まず、保持容量素子ＳＣ１に関連する点、及び保持容量素子ＳＣ２に関連する点において異なる。図１６に示すサブ画素１２０Ｄ、サブ画素１２０Ｅ、及びサブ画素１２０Ｆの構成において、上記以外の構成は、相互に矛盾しない限りにおいて、図４に示すサブ画素の構成と同様であるから、ここでは、説明を省略する。

＜３－３．発光装置１０Ａの駆動方法＞
図１７は、本発明の一実施形態に係る発光装置１０Ａの駆動方法を説明するためのタイミングチャートである。図１７に示す発光装置１０Ａの駆動方法は一例であって、発光装置１０Ａの駆動方法は、図１７に示す方法に限定されない。図１乃至図１６と同一、又は類似する構成については、ここでの説明を省略する。

図１７に示すように、本発明の一実施形態では、１フレーム（１Ｆ）期間が、８サブフレーム（８ＳＦ）期間から構成される。８ＳＦは、１Ｆ期間の発光期間を１／８に分割した８個の１／８ＳＦ（第１の１／８ＳＦ（１ｓｔ１／８ＳＦ）、第２の１／８ＳＦ（２ｎｄ１／８ＳＦ）、第３の１／８ＳＦ（３ｒｄ１／８ＳＦ）、第４の１／８ＳＦ（４ｔｈ１／８ＳＦ）、第５の１／８ＳＦ（５ｔｈ１／８ＳＦ）、第６の１／８ＳＦ（６ｔｈ１／８ＳＦ）、第７の１／８ＳＦ（７ｔｈ１／８ＳＦ）、第８の１／８ＳＦ（８ｔｈ１／８ＳＦ））、から構成される。

例えば、本発明の一実施形態では、各ＳＦにおいて、第１番目の走査線Ｇ１から第ｎ番目の走査線Ｇｎまでを順番に走査する。各走査線に電気的に接続された画素は、階調信号を入力され、各画素に含まれる発光素子ＬＥＤが階調信号に対応する電流を流す。その結果、各画素に含まれる発光素子ＬＥＤが、階調信号に対応する発光強度で発光する。階調信号が、例えば、基準電圧ＶＳＳ又はコモン電圧ＶＣＯＭに相当する場合、各画素に含まれる発光素子ＬＥＤは電流を流さずに、非発光となる。

第１の１／８ＳＦ期間において、走査信号線駆動回路１１０は、各走査線を走査し、映像信号線駆動回路１０６は、第１の制御信号を含む階調信号を、各走査線に電気的に接続された画素に供給する。本発明の一実施形態に係る発光装置１０の駆動方法では、第１の１／８ＳＦ期間は、時分割制御方法における１／８ＳＦ期間の発光又は非発光を制御する期間である。第１の１／８ＳＦ期間の操作は、例えば、第１のデジタルデータスキャン（１ｓｔ ｄｉｇｉｔａｌ ｄａｔａ ｓｃａｎ、Ｄ１）と呼ぶ。

第１の１／８ＳＦ期間に続く、第２の１／８ＳＦ期間において、走査信号線駆動回路１１０は、各走査線を走査し、映像信号線駆動回路１０６は、アナログデータを含む階調信号を、各走査線に電気的に接続された画素に供給する。本発明の一実施形態に係る発光装置１０の駆動方法では、第１の１／１６ＳＦ期間の操作は、アナログデータを用いて各走査線に電気的に接続された画素の発光素子ＬＥＤの発光又は非発光をアナログ制御する期間である。本発明の一実施形態に係る発光装置１０の駆動方法では、第２の１／８ＳＦ期間の操作は、例えば、アナログデータスキャン（ａｎａｌｏｇ ｄａｔａ ｓｃａｎ）と呼ぶ。

第２の１／８ＳＦ期間に続く、第３の１／８ＳＦ期間において、走査信号線駆動回路１１０は、各走査線を走査し、映像信号線駆動回路１０６は、第２の制御信号を含む階調信号を、各走査線に電気的に接続された画素に供給する。本発明の一実施形態に係る発光装置１０の駆動方法では、第３の１／８ＳＦ期間は、時分割制御方法における１／８ＳＦ期間の発光又は非発光を制御する期間である。第３の１／１６ＳＦ期間の操作は、例えば、第２のデジタルデータスキャン（１ｓｔ ｄｉｇｉｔａｌ ｄａｔａ ｓｃａｎ、Ｄ２）と呼ぶ。

第３の１／８ＳＦ期間に続く、第４の１／８ＳＦ期間では、第３の１／８ＳＦ期間と同様の走査が実行されるため、ここでは、詳細な説明を省略する。第４の１／８ＳＦ期間では、第３の制御信号を含む階調信号を、各走査線に電気的に接続された画素に供給する。本発明の一実施形態に係る発光装置１０の駆動方法では、第４の１／８ＳＦ期間は、時分割制御方法における１／８ＳＦ期間の発光又は非発光を制御する期間である。第４の１／８ＳＦ期間の操作は、例えば、第３のデジタルデータスキャン（３ｒｄ ｄｉｇｉｔａｌ ｄａｔａ ｓｃａｎ、Ｄ３）と呼ぶ。

第４の１／８ＳＦ期間に続く、第５の１／８ＳＦ期間では、第３の１／８ＳＦ期間と同様の走査が実行されるため、ここでは、詳細な説明を省略する。第５の１／８ＳＦ期間では、映像信号線駆動回路１０６は、第４の制御信号を含む階調信号を、各走査線に電気的に接続された画素に供給する。第５の１／８ＳＦ期間の操作は、例えば、第４のデジタルデータスキャン（４ｔｈ ｄｉｇｉｔａｌ ｄａｔａ ｓｃａｎ、Ｄ４）と呼ぶ。

第５の１／８ＳＦ期間に続く、第６の１／８ＳＦ期間では、第３の１／８ＳＦ期間と同様の走査が実行されるため、ここでは、詳細な説明を省略する。第６の１／８ＳＦ期間では、映像信号線駆動回路１０６は、第５の制御信号を含む階調信号を、各走査線に電気的に接続された画素に供給する。第６の１／８ＳＦ期間の操作は、例えば、第５のデジタルデータスキャン（５ｔｈ ｄｉｇｉｔａｌ ｄａｔａ ｓｃａｎ、Ｄ５）と呼ぶ。

第６の１／８ＳＦ期間に続く、第７の１／８ＳＦ期間では、第３の１／８ＳＦ期間と同様の走査が実行されるため、ここでは、詳細な説明を省略する。第７の１／８ＳＦ期間では、映像信号線駆動回路１０６は、第６の制御信号を含む階調信号を、各走査線に電気的に接続された画素に供給する。第７の１／８ＳＦ期間の操作は、例えば、第６のデジタルデータスキャン（６ｔｈ ｄｉｇｉｔａｌ ｄａｔａ ｓｃａｎ、Ｄ６）と呼ぶ。

本発明の一実施形態に係る発光装置１０Ａ及び発光装置１０Ａの駆動方法では、１Ｆ期間を８個の１／８ＳＦ期間に分割し、１つの１／８ＳＦ期間において、アナログデータスキャンを実行し、アナログデータを用いて各走査線に電気的に接続された画素の発光素子ＬＥＤの発光又は非発光をアナログ制御することができる。その結果、本発明の一実施形態に係る発光装置１０Ａ及び発光装置１０Ａの駆動方法は、微小な電圧又は電流制御が必要とされる低い階調を、アナログデータを用いて制御し、低い階調を滑らかに、安定した映像を、表示部に表示することができる。

また、本発明の一実施形態に係る発光装置１０Ａ及び発光装置１０Ａの駆動方法においても、本発明の一実施形態に係る発光装置１０及び発光装置１０の駆動方法と同様に、アナログ制御とデジタル制御（時分割制御方法）とを併用することができる。その結果、本発明の一実施形態に係る発光装置１０Ａ及び発光装置１０Ａの駆動方法においても、本発明の一実施形態に係る発光装置１０及び発光装置１０の駆動方法と同様の作用効果を奏することができる。

＜４．第４実施形態＞
＜４－１．発光装置１０Ｂの全体構成＞
図１８及び図１９は、本発明の一実施形態に係る発光装置１０Ｂの構成を示す模式的な平面図である。図１８及び図１９に示す発光装置１０Ｂの構成は一例であって、発光装置１０Ｂの構成は、図１８及び図１９に示す構成に限定されない。第１実施形態乃至第３実施形態と同一、又は類似する構成については、ここでの説明を省略する。

図１８及び図１９に示す発光装置１０Ｂの構成は、図１４及び図１５に示す発光装置１０Ａの構成と比較して、走査信号線駆動回路１１０を第１の走査信号線駆動回路１１０Ａと第２の走査信号線駆動回路１１０Ｂに分割している点、及びタイミング制御回路３０Ｂの構成において異なる。図１８及び図１９に示す発光装置１０Ｂの構成において、上述の構成以外は、図１４及び図１５に示す発光装置１０Ａの構成と同様であるから、ここでは、説明を省略する。

図１８及び図１９に示すように、発光装置１０Ｂは、記憶装置２０、タイミング制御回路３０Ｂ、表示パネル１００Ｂを有する。表示パネル１００Ｂは、画素１０２Ａ、表示部１０４、映像信号線駆動回路１０６、第１の走査信号線駆動回路１１０Ａ、第２の走査信号線駆動回路１１０Ｂ、及び基板１１２を有する。表示部１０４、映像信号線駆動回路１０６、第１の走査信号線駆動回路１１０Ａ、及び第２の走査信号線駆動回路１１０Ｂは、基板１１２の上面に設ける。記憶装置２０、及びタイミング制御回路３０Ｂは基板１１２の上面に設けてもよい。表示部１０４は、発光装置１０Ｂに映像を表示するための複数の画素１０２Ａを有する。複数の画素１０２Ａのそれぞれは、複数のサブ画素１２０Ｄ、サブ画素１２０Ｅ、サブ画素１２０Ｆを有する。複数のサブ画素１２０Ｄ、サブ画素１２０Ｅ、サブ画素１２０Ｆの構成は、第３実施形態に示す構成と同様であるから、ここでの説明を省略する。
を有する。

タイミング制御回路３０Ｂは、例えば、１フレーム毎の映像信号を記憶装置２０に出力する。タイミング制御回路３０Ｂは、記憶装置２０に格納された１フレーム期間毎の各画素の映像信号に対応する階調信号を、記憶装置２０から読み出し、階調信号、及びデータ制御信号を、映像信号線駆動回路１０６に供給する。また、タイミング制御回路３０Ａは、サブフレーム期間毎に走査線（図１９）を制御する走査制御信号を生成し、当該走査制御信号を第１の走査信号線駆動回路１１０Ａ、及び第２の走査信号線駆動回路１１０Ｂに供給する。

データ制御信号は、例えば、画素に順番にデータを供給するタイミングを制御するスタートパルスＳＳＰ、及びクロック信号ＳＣＬＫを含む。走査制御信号は、例えば、スタートパルスＧＳＰ、クロック信号ＧＣＬＫ、ゲートイネーブル信号ＧＥＮＡ、及びゲートイネーブル信号ＧＥＮＢを含む。

第１の走査信号線駆動回路１１０Ａ、第２の走査信号線駆動回路１１０Ｂ、及び映像信号線駆動回路１０６は、タイミング制御回路３０Ｂから供給される各信号や電源電圧を用いて、画素１０２Ａが有するトランジスタ（図１６）を駆動し、ＬＥＤ（図１６）を発光または非発光することで、表示部１０４に映像を表示する機能を有する。本発明の一実施形態において、タイミング制御回路３０Ｂ、第１の走査信号線駆動回路１１０Ａ、第２の走査信号線駆動回路１１０Ｂ、及び映像信号線駆動回路１０６をまとめて、制御部と呼ぶことがあり、第１の走査信号線駆動回路１１０Ａ、第２の走査信号線駆動回路１１０Ｂ、及び映像信号線駆動回路１０６をまとめて、制御部と呼ぶことがある。

図１９に示すように、第１の走査信号線駆動回路１１０Ａは、第１番目の走査線Ｇ１から第ｎ／２番目の走査線ｎ／２を電気的に接続し、第２の走査信号線駆動回路１１０Ｂは、第ｎ／２＋１番目の走査線ｎ／２＋１から第ｎ番目の走査線ｎを電気的に接続する。

＜４－２．発光装置１０Ｂの駆動方法＞
図２０及び図２１は、本発明の一実施形態に係る発光装置１０Ｂの駆動方法を説明するためのタイミングチャートである。図２０及び図２１に示す発光装置１０Ｂの駆動方法は一例であって、発光装置１０Ｂの駆動方法は、図２０及び図２１に示す方法に限定されない。図１乃至図１９と同一、又は類似する構成については、ここでの説明を省略する。

図２０に示すように、本発明の一実施形態では、１フレーム（１Ｆ）期間が、９サブフレーム（９ＳＦ）期間から構成される。９ＳＦは、１Ｆ期間の発光期間を１／１６に分割した２個の１／１６ＳＦ（第１の１／１６ＳＦ（１ｓｔ１／１６ＳＦ）、第２の１／１６ＳＦ（２ｎｄ１／１６ＳＦ））、及び１Ｆ期間の発光期間を１／８に分割した７個の１／８ＳＦ（第１の１／８ＳＦ（１ｓｔ１／８ＳＦ）、第２の１／８ＳＦ（２ｎｄ１／８ＳＦ）、第３の１／８ＳＦ（３ｒｄ１／８ＳＦ）、第４の１／８ＳＦ（４ｔｈ１／８ＳＦ）、第５の１／８ＳＦ（５ｔｈ１／８ＳＦ）、第６の１／８ＳＦ（６ｔｈ１／８ＳＦ）、第７の１／８ＳＦ（７ｔｈ１／８ＳＦ））、から構成される。

例えば、本発明の一実施形態では、第１の１／１６ＳＦの第１番目の走査線Ｇ１から第ｎ／２番目の走査線ｎ／２の走査を実行し、第１の１／１６ＳＦの第ｎ／２＋１番目の走査線ｎ／２＋１から第ｎ番目の走査線ｎの走査と、第２の１／１６ＳＦの第１番目の走査線Ｇ１から第ｎ／２番目の走査線ｎ／２の走査とを、交互に実行する。各走査線に電気的に接続された画素は、階調信号を入力され、各画素に含まれる発光素子ＬＥＤが階調信号に対応する電流を流す。その結果、各画素に含まれる発光素子ＬＥＤが、階調信号に対応する発光強度で発光する。階調信号が、例えば、基準電圧ＶＳＳ又はコモン電圧ＶＣＯＭに相当する場合、各画素に含まれる発光素子ＬＥＤは電流を流さずに、非発光となる。

図２０に示すように、本発明の一実施形態に係る発光装置１０Ｂの駆動方法では、第１の１／１６ＳＦ期間において、第１の走査信号線駆動回路１１０Ａ及び第２の走査信号線駆動回路１１０Ｂは、各走査線を走査し、映像信号線駆動回路１０６は、第１の制御信号を含む階調信号を、各走査線に電気的に接続された画素に供給する。本発明の一実施形態に係る発光装置１０の駆動方法では、第１の１／１６ＳＦ期間は、時分割制御方法における１／１６ＳＦ期間の発光又は非発光を制御する期間である。第１の１／１６ＳＦ期間の操作は、例えば、第１のデジタルデータスキャン（１ｓｔ ｄｉｇｉｔａｌ ｄａｔａ ｓｃａｎ、Ｄ１）と呼ぶ。

第１の１／１６ＳＦ期間に続く、第２の１／１６ＳＦ期間において、第１の走査信号線駆動回路１１０Ａ及び第２の走査信号線駆動回路１１０Ｂは、各走査線を走査し、映像信号線駆動回路１０６は、アナログデータを含む階調信号を、各走査線に電気的に接続された画素に供給する。本発明の一実施形態に係る発光装置１０Ｂの駆動方法では、第２の１／１６ＳＦ期間の操作は、アナログデータを用いて各走査線に電気的に接続された画素の発光素子ＬＥＤの発光又は非発光をアナログ制御する期間である。本発明の一実施形態に係る発光装置１０Ｂの駆動方法では、第２の１／１６ＳＦ期間の操作は、例えば、アナログデータスキャン（ａｎａｌｏｇ ｄａｔａ ｓｃａｎ）と呼ぶ。

例えば、第１の１／１６ＳＦ期間に続く、第２の１／１６ＳＦ期間において、アナログデータスキャンを実行すると、第１の１／１６ＳＦ期間での発光又は非発光と、第２の１／１６ＳＦ期間での発光又は非発光とが重なってしまう期間が生じる。その結果、発光装置は、階調信号に基づく正確な映像を表示できない。本発明の一実施形態に係る発光装置１０Ｂは、第１の１／１６ＳＦ期間と、第１の１／１６ＳＦ期間に続く第２の１／１６ＳＦ期間においては、第１の１／１６ＳＦの第１番目の走査線Ｇ１から第ｎ／２番目の走査線ｎ／２の走査を実行し、第１の１／１６ＳＦの第ｎ／２＋１番目の走査線ｎ／２＋１から第ｎ番目の走査線ｎの走査と、第２の１／１６ＳＦの第１番目の走査線Ｇ１から第ｎ／２番目の走査線ｎ／２の走査とを、交互に実行する。すなわち、本発明の一実施形態に係る発光装置１０Ｂの駆動方法では、異なる走査線を交互に走査することで、第１のデジタルデータスキャンとアナログデータスキャンとを交互に実行する。その結果、本発明の一実施形態に係る発光装置１０Ｂの駆動方法では、消去信号線駆動回路１０８及び消去スキャン（ｅｒａｓｅ ｓｃａｎ）を用いることなく、発光又は非発光に対応する期間が重なることを抑制することができる。その結果、本発明の一実施形態に係る発光装置１０Ｂの駆動方法を用いることで、階調信号に基づく正確な映像を表示可能である。

第２の１／１６ＳＦ期間に続く、第１の１／８ＳＦ期間において、第１の走査信号線駆動回路１１０Ａ及び第２の走査信号線駆動回路１１０Ｂは、各走査線を走査し、映像信号線駆動回路１０６は、第２の制御信号を含む階調信号を、各走査線に電気的に接続された画素に供給する。本発明の一実施形態に係る発光装置１０の駆動方法では、第１の１／８ＳＦ期間は、時分割制御方法における１／８ＳＦ期間の発光又は非発光を制御する期間である。第１の１／８ＳＦ期間の操作は、例えば、第２のデジタルデータスキャン（２ｎｄ ｄｉｇｉｔａｌ ｄａｔａ ｓｃａｎ、Ｄ２）と呼ぶ。

第１の１／８ＳＦ期間に続く、第２の１／８ＳＦ期間では、第１の１／８ＳＦ期間と同様の走査が実行されるため、ここでは、詳細な説明を省略する。第２の１／８ＳＦ期間では、映像信号線駆動回路１０６は、第３の制御信号を含む階調信号を、各走査線に電気的に接続された画素に供給する。本発明の一実施形態に係る発光装置１０の駆動方法では、第３の１／８ＳＦ期間は、時分割制御方法における１／８ＳＦ期間の発光又は非発光を制御する期間である。第２の１／１６ＳＦ期間の操作は、例えば、第３のデジタルデータスキャン（３ｒｄ ｄｉｇｉｔａｌ ｄａｔａ ｓｃａｎ、Ｄ３）と呼ぶ。

第２の１／８ＳＦ期間に続く、第３の１／８ＳＦ期間では、第１の１／８ＳＦ期間と同様の走査が実行されるため、ここでは、詳細な説明を省略する。第３の１／８ＳＦ期間では、映像信号線駆動回路１０６は、第４の制御信号を含む階調信号を、各走査線に電気的に接続された画素に供給する。本発明の一実施形態に係る発光装置１０の駆動方法では、第３の１／８ＳＦ期間は、時分割制御方法における１／８ＳＦ期間の発光又は非発光を制御する期間である。第３の１／８ＳＦ期間の操作は、例えば、第４のデジタルデータスキャン（４ｔｈ ｄｉｇｉｔａｌ ｄａｔａ ｓｃａｎ、Ｄ４）と呼ぶ。

第３の１／８ＳＦ期間に続く、第４の１／８ＳＦ期間では、第１の１／８ＳＦ期間と同様の走査が実行されるため、ここでは、詳細な説明を省略する。第４の１／８ＳＦ期間では、映像信号線駆動回路１０６は、第５の制御信号を含む階調信号を、各走査線に電気的に接続された画素に供給する。本発明の一実施形態に係る発光装置１０Ｂの駆動方法では、第４の１／８ＳＦ期間は、時分割制御方法における１／８ＳＦ期間の発光又は非発光を制御する期間である。第４の１／８ＳＦ期間の操作は、例えば、第５のデジタルデータスキャン（５ｔｈ ｄｉｇｉｔａｌ ｄａｔａ ｓｃａｎ、Ｄ５）と呼ぶ。

第４の１／８ＳＦ期間に続く、第５の１／８ＳＦ期間では、第１の１／８ＳＦ期間と同様の走査が実行されるため、ここでは、詳細な説明を省略する。第５の１／８ＳＦ期間では、映像信号線駆動回路１０６は、第６の制御信号を含む階調信号を、各走査線に電気的に接続された画素に供給する。本発明の一実施形態に係る発光装置１０Ｂの駆動方法では、第５の１／８ＳＦ期間は、時分割制御方法における１／８ＳＦ期間の発光又は非発光を制御する期間である。第５の１／８ＳＦ期間の操作は、例えば、第６のデジタルデータスキャン（６ｔｈ ｄｉｇｉｔａｌ ｄａｔａ ｓｃａｎ、Ｄ６）と呼ぶ。

第５の１／８ＳＦ期間に続く、第６の１／８ＳＦ期間では、第１の１／８ＳＦ期間と同様の走査が実行されるため、ここでは、詳細な説明を省略する。第６の１／８ＳＦ期間では、映像信号線駆動回路１０６は、第７の制御信号を含む階調信号を、各走査線に電気的に接続された画素に供給する。本発明の一実施形態に係る発光装置１０Ｂの駆動方法では、第６の１／８ＳＦ期間は、時分割制御方法における１／８ＳＦ期間の発光又は非発光を制御する期間である。第６の１／８ＳＦ期間の操作は、例えば、第７のデジタルデータスキャン（７ｔｈ ｄｉｇｉｔａｌ ｄａｔａ ｓｃａｎ、Ｄ７）と呼ぶ。

第６の１／８ＳＦ期間に続く、第７の１／８ＳＦ期間では、第１の１／８ＳＦ期間と同様の走査が実行されるため、ここでは、詳細な説明を省略する。第７の１／８ＳＦ期間では、映像信号線駆動回路１０６は、第８の制御信号を含む階調信号を、各走査線に電気的に接続された画素に供給する。本発明の一実施形態に係る発光装置１０Ｂの駆動方法では、第７の１／８ＳＦ期間は、時分割制御方法における１／８ＳＦ期間の発光又は非発光を制御する期間である。第７の１／８ＳＦ期間の操作は、例えば、第８のデジタルデータスキャン（８ｔｈ ｄｉｇｉｔａｌ ｄａｔａ ｓｃａｎ、Ｄ８）と呼ぶ。本発明の一実施形態において、第８のデジタルデータスキャン（８ｔｈ ｄｉｇｉｔａｌ ｄａｔａ ｓｃａｎ、Ｄ８）を実行する期間は、第８のデジタルデータをスキャンする期間であり、第８のデジタルデータスキャン期間、又は第８のデジタル階調データスキャン期間である。本発明の一実施形態において、第８のデジタルデータスキャン（８ｔｈ ｄｉｇｉｔａｌ ｄａｔａ ｓｃａｎ、Ｄ８）は、第８のデジタル階調データスキャン又は第８のデジタル階調表示と呼んでもよい。

図２１に示すように、本発明の一実施形態に係る発光装置１０Ｂの駆動方法では、第１の走査信号線駆動回路１１０Ａ及び第２の走査信号線駆動回路１１０Ｂは、共通のスタートパルスＧＳＰを入力する。第１の走査信号線駆動回路１１０Ａはゲートイネーブル信号ＧＥＮＡを入力する。第２の走査信号線駆動回路１１０Ｂはゲートイネーブル信号ＧＥＮＢを入力する。スタートパルスＧＳＰは、第１のスタートパルス２１０、第２のスタートパルス２１１、第３のスタートパルス２１２を有する。

本発明の一実施形態に係る発光装置１０Ｂは、第１のスタートパルス２１０及びゲートイネーブル信号ＧＥＮＡを用いて、第１の１／１６ＳＦの第１番目の走査線Ｇ１から第ｎ／２－１番目の走査線ｎ／２－１の走査を実行する。また、本発明の一実施形態に係る発光装置１０Ｂは、第２のスタートパルス２１１、ゲートイネーブル信号ＧＥＮＡ、及びゲートイネーブル信号ＧＥＮＢを用いて、第１の１／１６ＳＦの第ｎ／２＋１番目の走査線ｎ／２＋１から第ｎ番目の走査線ｎの走査と、第２の１／１６ＳＦの第１番目の走査線Ｇ１から第ｎ／２番目の走査線ｎ／２の走査とを、交互に実行する。

ゲートイネーブル信号ＧＥＮＡは、第１のスタートパルス２１０が立ち上がると、第１のスタートパルス２１０の半分のパルス幅でローレベル（Ｌｏｗ Ｌｅｖｅｌ、Ｌレベル）とハイレベル（Ｈｉｇｈ Ｌｅｖｅｌ、Ｈレベル）とを繰り返し出力する。ゲートイネーブル信号ＧＥＮＡは、第２のスタートパルス２１１が立ち上がると、ゲートイネーブル信号ＧＥＮＢに対して反転の信号を出力する。ゲートイネーブル信号ＧＥＮＢは、第２のスタートパルス２１１が立ち上がるまでは、ローレベルを維持し、第２のスタートパルス２１１が立ち上がると、第２のスタートパルス２１１の半分のパルス幅でローレベルとハイレベルとを繰り返し出力する。第１のスタートパルス２１０のパルス幅は第２のスタートパルス２１１のパルス幅と同一の幅である。

例えば、第２のスタートパルス２１１と、ゲートイネーブル信号ＧＥＮＢとを用いて、第１の１／１６ＳＦの第ｎ／２＋１番目の走査線ｎ／２＋１を選択し、走査線ｎ／２＋１に電気的に接続される画素に、第１の制御信号に基づく階調信号を供給することができる。続いて、第２のスタートパルス２１１と、ゲートイネーブル信号ＧＥＮＡとを用いて、第２の１／１６ＳＦの第１番目の走査線Ｇ１を選択し、走査線Ｇ１に電気的に接続される画素に、アナログデータに基づく階調信号を供給することができる。次に、スタートパルスがシフトすることで、第１の１／１６ＳＦの第ｎ／２＋２番目の走査線ｎ／２＋２を選択し、走査線ｎ／２＋２に電気的に接続される画素に、第１の制御信号に基づく階調信号を供給し、第２の１／１６ＳＦの第２番目の走査線Ｇ２を選択し、走査線Ｇ２に電気的に接続される画素に、アナログデータに基づく階調信号を供給することができる。引き続き、走査を実行することで、発光又は非発光に対応する期間が重なることを抑制することができる。なお、上記発光装置１０Ｂは、第２のスタートパルス２１１、ゲートイネーブル信号ＧＥＮＡ及びＧＥＮＢのタイミングを調整することにより、第１の１／１６ＳＦの第ｎ／２＋１番目の走査線ｎ／２＋１から第ｎ番目の走査線ｎの走査と、第２の１／１６ＳＦの第１番目の走査線Ｇ１から第ｎ／２番目の走査線ｎ／２の走査とを、同時に実行する構成を採用可能である。

＜４－３．発光装置１０Ｂを発光または非発光させた場合の階調＞
図２２乃至図２５は、本発明の一実施形態に係る発光装置１０Ｂを発光または非発光させた場合の階調を示す図である。図２２乃至図２５に示す発光装置１０Ｂを発光または非発光させた場合の階調の構成は一例であって、当該階調の構成は、図２２乃至図２５に示す構成に限定されない。第１実施形態乃至第３実施形態と同一、又は類似する構成については、ここでの説明を省略する。

図２２乃至図２５に示すように、階調レベルは、４ビット（１６段階）のレベルを有する。なお、アナログデータを含む階調信号の階調レベルは８ビット（２５６段階）のレベルを有するが、ここでは、アナログデータを含む階調信号の階調レベルは４ビット（１６段階）のうちの１段階とする。

図２２（Ａ）に示すように、第２の１／１６ＳＦ期間のアナログデータスキャンは、４ビット（１６段階）のうちの１段階を発光するためのスキャンである。ここでは、４ビット（１６段階）のうちの１段階は、１／１６とする。図２２（Ｂ）に示すように、第１の１／１６ＳＦ期間の第１のデジタルデータスキャンは、４ビット（１６段階）のうちの２段階を発光するためのスキャンである。第２の１／１６ＳＦ期間のアナログデータスキャンが発光、第１の１／１６ＳＦ期間の第１のデジタルデータスキャンが発光の場合、４ビット（１６段階）のうちの２段階を発光するためのスキャンである。４ビット（１６段階）のうちの２段階は、２／１６とする。

図２２（Ｃ）及び図２２（Ｄ）に示すように、第１の１／８ＳＦ期間の第２のデジタルデータスキャンは、４ビット（１６段階）のうちの３段階及び４段階を発光するためのスキャンである。図２２（Ｃ）に示すように、第２の１／１６ＳＦ期間のアナログデータスキャンが発光、第１の１／１６ＳＦ期間の第１のデジタルデータスキャンが非発光、第１の１／８ＳＦ期間の第２のデジタルデータスキャンが発光の場合、４ビット（１６段階）のうちの３段階を発光するためのスキャンである。図２２（Ｄ）に示すように、第２の１／１６ＳＦ期間のアナログデータスキャンが発光、第１の１／１６ＳＦ期間の第１のデジタルデータスキャンが発光、第１の１／８ＳＦ期間の第２のデジタルデータスキャンが発光の場合、４ビット（１６段階）のうちの４段階を発光するためのスキャンである。ここでは、４ビット（１６段階）のうちの３段階は３／１６とし、４ビット（１６段階）のうちの４段階は４／１６とする。

図２３（Ａ）及び図２３（Ｂ）に示すように、第２の１／８ＳＦ期間の第３のデジタルデータスキャンは、４ビット（１６段階）のうちの５段階及び６段階を発光するためのスキャンである。図２３（Ａ）に示すように、第２の１／１６ＳＦ期間のアナログデータスキャンが発光、第１の１／１６ＳＦ期間の第１のデジタルデータスキャンが非発光、第１の１／８ＳＦ期間の第２のデジタルデータスキャンが発光、第２の１／８ＳＦ期間の第３のデジタルデータスキャンが発光の場合、４ビット（１６段階）のうちの５段階を発光するためのスキャンである。図２３（Ｂ）に示すように、第２の１／１６ＳＦ期間のアナログデータスキャンが発光、第１の１／１６ＳＦ期間の第１のデジタルデータスキャンが発光、第１の１／８ＳＦ期間の第２のデジタルデータスキャンが発光、第２の１／８ＳＦ期間の第３のデジタルデータスキャンが発光の場合、４ビット（１６段階）のうちの６段階を発光するためのスキャンである。ここでは、４ビット（１６段階）のうちの５段階は５／１６とし、４ビット（１６段階）のうちの６段階は６／１６とする。

図２３（Ｃ）及び図２３（Ｄ）に示すように、第３の１／８ＳＦ期間の第４のデジタルデータスキャンは、４ビット（１６段階）のうちの７段階及び８段階を発光するためのスキャンである。図２３（Ｃ）に示すように、第２の１／１６ＳＦ期間のアナログデータスキャンが発光、第１の１／１６ＳＦ期間の第１のデジタルデータスキャンが非発光、第１の１／８ＳＦ期間の第２のデジタルデータスキャンが発光、第２の１／８ＳＦ期間の第３のデジタルデータスキャンが発光、第３の１／８ＳＦ期間の第４のデジタルデータスキャンが発光の場合、４ビット（１６段階）のうちの７段階を発光するためのスキャンである。図２３（Ｄ）に示すように、第２の１／１６ＳＦ期間のアナログデータスキャンが発光、第１の１／１６ＳＦ期間の第１のデジタルデータスキャンが発光、第１の１／８ＳＦ期間の第２のデジタルデータスキャンが発光、第２の１／８ＳＦ期間の第３のデジタルデータスキャンが発光、第２の１／８ＳＦ期間の第４のデジタルデータスキャンが発光の場合、４ビット（１６段階）のうちの８段階を発光するためのスキャンである。ここでは、４ビット（１６段階）のうちの７段階は７／１６とし、４ビット（１６段階）のうちの８段階は８／１６とする。

図２２（Ａ）乃至図２３（Ｄ）と同様に、図２４（Ａ）に示すように、第２の１／１６ＳＦ期間のアナログデータスキャンが発光、第１の１／１６ＳＦ期間の第１のデジタルデータスキャンが非発光、第１の１／８ＳＦ期間の第２のデジタルデータスキャンが発光、第２の１／８ＳＦ期間の第３のデジタルデータスキャンが発光、第３の１／８ＳＦ期間の第４のデジタルデータスキャンが発光、第４の１／８ＳＦ期間の第５のデジタルデータスキャンが発光の場合、４ビット（１６段階）のうちの９段階を発光するためのスキャンであり、図２４（Ｂ）に示すように、第２の１／１６ＳＦ期間のアナログデータスキャンが発光、第１の１／１６ＳＦ期間の第１のデジタルデータスキャンが発光、第１の１／８ＳＦ期間の第２のデジタルデータスキャンが発光、第２の１／８ＳＦ期間の第３のデジタルデータスキャンが発光、第２の１／８ＳＦ期間の第４のデジタルデータスキャンが発光、第４の１／８ＳＦ期間の第５のデジタルデータスキャンが発光の場合、４ビット（１６段階）のうちの１０段階を発光するためのスキャンである。

図２２（Ａ）乃至図２３（Ｄ）と同様に、図２４（Ｃ）に示すように、第２の１／１６ＳＦ期間のアナログデータスキャンが発光、第１の１／１６ＳＦ期間の第１のデジタルデータスキャンが非発光、第１の１／８ＳＦ期間の第２のデジタルデータスキャンが発光、第２の１／８ＳＦ期間の第３のデジタルデータスキャンが発光、第３の１／８ＳＦ期間の第４のデジタルデータスキャンが発光、第４の１／８ＳＦ期間の第５のデジタルデータスキャンが発光、第５の１／８ＳＦ期間の第６のデジタルデータスキャンが発光の場合、４ビット（１６段階）のうちの１１段階を発光するためのスキャンであり、図２４（Ｄ）に示すように、第２の１／１６ＳＦ期間のアナログデータスキャンが発光、第１の１／１６ＳＦ期間の第１のデジタルデータスキャンが発光、第１の１／８ＳＦ期間の第２のデジタルデータスキャンが発光、第２の１／８ＳＦ期間の第３のデジタルデータスキャンが発光、第２の１／８ＳＦ期間の第４のデジタルデータスキャンが発光、第４の１／８ＳＦ期間の第５のデジタルデータスキャンが発光、第５の１／８ＳＦ期間の第６のデジタルデータスキャンが発光の場合、４ビット（１６段階）のうちの１２段階を発光するためのスキャンである。

図２２（Ａ）乃至図２３（Ｄ）と同様に、図２５（Ａ）に示すように、第２の１／１６ＳＦ期間のアナログデータスキャンが発光、第１の１／１６ＳＦ期間の第１のデジタルデータスキャンが非発光、第１の１／８ＳＦ期間の第２のデジタルデータスキャンが発光、第２の１／８ＳＦ期間の第３のデジタルデータスキャンが発光、第３の１／８ＳＦ期間の第４のデジタルデータスキャンが発光、第４の１／８ＳＦ期間の第５のデジタルデータスキャンが発光、第５の１／８ＳＦ期間の第６のデジタルデータスキャンが発光、第６の１／８ＳＦ期間の第７のデジタルデータスキャンが発光の場合、４ビット（１６段階）のうちの１３段階を発光するためのスキャンであり、図２５（Ｂ）に示すように、第２の１／１６ＳＦ期間のアナログデータスキャンが発光、第１の１／１６ＳＦ期間の第１のデジタルデータスキャンが発光、第１の１／８ＳＦ期間の第２のデジタルデータスキャンが発光、第２の１／８ＳＦ期間の第３のデジタルデータスキャンが発光、第２の１／８ＳＦ期間の第４のデジタルデータスキャンが発光、第４の１／８ＳＦ期間の第５のデジタルデータスキャンが発光、第５の１／８ＳＦ期間の第６のデジタルデータスキャンが発光、第６の１／８ＳＦ期間の第７のデジタルデータスキャンが発光の場合、４ビット（１６段階）のうちの１４段階を発光するためのスキャンである。

図２２（Ａ）乃至図２３（Ｄ）と同様に、図２５（Ｃ）に示すように、第２の１／１６ＳＦ期間のアナログデータスキャンが発光、第１の１／１６ＳＦ期間の第１のデジタルデータスキャンが非発光、第１の１／８ＳＦ期間の第２のデジタルデータスキャンが発光、第２の１／８ＳＦ期間の第３のデジタルデータスキャンが発光、第３の１／８ＳＦ期間の第４のデジタルデータスキャンが発光、第４の１／８ＳＦ期間の第５のデジタルデータスキャンが発光、第５の１／８ＳＦ期間の第６のデジタルデータスキャンが発光、第６の１／８ＳＦ期間の第７のデジタルデータスキャンが発光、第７の１／８ＳＦ期間の第８のデジタルデータスキャンが発光の場合、４ビット（１６段階）のうちの１５段階を発光するためのスキャンであり、図２５（Ｄ）に示すように、第２の１／１６ＳＦ期間のアナログデータスキャンが発光、第１の１／１６ＳＦ期間の第１のデジタルデータスキャンが発光、第１の１／８ＳＦ期間の第２のデジタルデータスキャンが発光、第２の１／８ＳＦ期間の第３のデジタルデータスキャンが発光、第２の１／８ＳＦ期間の第４のデジタルデータスキャンが発光、第４の１／８ＳＦ期間の第５のデジタルデータスキャンが発光、第５の１／８ＳＦ期間の第６のデジタルデータスキャンが発光、第６の１／８ＳＦ期間の第７のデジタルデータスキャンが発光、第７の１／８ＳＦ期間の第８のデジタルデータスキャンが発光の場合、４ビット（１６段階）のうちの１６段階を発光するためのスキャンである。

ここでは、４ビット（１６段階）のうちの９段階は９／１６とし、４ビット（１６段階）のうちの１０段階は１０／１６とし、４ビット（１６段階）のうちの１１段階は１１／１６とし、４ビット（１６段階）のうちの１２段階は１２／１６とし、４ビット（１６段階）のうちの１３段階は１３／１６とし、４ビット（１６段階）のうちの１４段階は１４／１６とし、４ビット（１６段階）のうちの１５段階は１５／１６とし、４ビット（１６段階）のうちの１６段階は１６／１６とする。以上説明したように、本発明の一実施形態に係る発光装置１０Ｂ及び発光装置１０Ｂの駆動方法を用いて、１６段階の階調をスキャンし、表示部１０４に映像を表示することができる。

＜５．第５実施形態＞
図２６は、本発明の一実施形態に係る発光装置１０Ｂの駆動方法を説明するためのタイミングチャートである。図２７乃至図３０は、本発明の一実施形態に係る発光装置１０Ｂを発光または非発光させた場合の階調を示す図である。図３１乃至図３４は、本発明の一実施形態に係る画素の階調と各階調に対応した各データを示す図である。図２６乃至図３４に示す発光装置１０Ｂの駆動方法などは一例であって、発光装置１０Ｂの駆動方法などは、図２６乃至図３４に示す構成に限定されない。第１実施形態乃至第４実施形態と同一、又は類似する構成については、ここでの説明を省略する。

本発明の一実施形態に係る発光装置１０Ｂの構成は、第４実施形態と同様の構成を用いることができるため、ここでは説明を省略する。

図２６に示す発光装置１０Ｂの駆動方法を説明するためのタイミングチャート及び図２７乃至図３０に示す本発明の一実施形態に係る発光装置を発光または非発光させた場合の階調を示す図は、図２０に示す発光装置１０Ｂの駆動方法を説明するためのタイミングチャート及び図２２乃至図２５に示す本発明の一実施形態に係る発光装置を発光または非発光させた場合の階調と比較して、中心のサブフレームでアナログデータスキャンを実行し、アナログデータスキャンに対して中心より右のサブフレームで、第１のデジタルデータスキャン（１ｓｔ ｄｉｇｉｔａｌ ｄａｔａ ｓｃａｎ、Ｄ１）を実行し、アナログデータスキャンに対して中心より左のサブフレームで、第２のデジタルデータスキャン（２ｎｄ ｄｉｇｉｔａｌ ｄａｔａ ｓｃａｎ、Ｄ２）を実行し、第３のデジタルデータスキャン（３ｒｄ ｄｉｇｉｔａｌ ｄａｔａ ｓｃａｎ、Ｄ３）乃至第６のデジタルデータスキャン（６ｔｈ ｄｉｇｉｔａｌ ｄａｔａ ｓｃａｎ、Ｄ６）のスキャンは、アナログデータスキャンに対して中心よりさらに右のサブフレーム、アナログデータスキャンに対して中心よりさらに左のサブフレームというように、交互に実行し、第７のデジタルデータスキャン（７ｔｈ ｄｉｇｉｔａｌ ｄａｔａ ｓｃａｎ、Ｄ６）のスキャンは、第６のデジタルデータスキャン（６ｔｈ ｄｉｇｉｔａｌ ｄａｔａ ｓｃａｎ、Ｄ６）を実行するサブフレームに隣接し、アナログデータスキャンに対して中心よりさらに左のサブフレームで実行する。図２６に示す発光装置１０Ｂの駆動方法を説明するためのタイミングチャート及び図３１乃至図３４に示す本発明の一実施形態に係る画素の階調と各階調に対応した各データを示す図において、上述する以外の各フレームにおける構成及び駆動方法等は、図２０に示す発光装置１０Ｂの駆動方法を説明するためのタイミングチャート及び図２２乃至図２５に示す本発明の一実施形態に係る発光装置を発光または非発光させた場合の階調と同様であるから、ここでは、説明を省略する。

図３１乃至図３４に示す本発明の一実施形態に係る画素の階調と各階調に対応した各データを示す図は、図６乃至図９に示す本発明の一実施形態に係る画素の階調と各階調に対応した各データを示す図と比較して、中心のサブフレームでアナログデータスキャンを実行し、アナログデータスキャンに対して中心より右のサブフレームで、第１のデジタルデータスキャン（１ｓｔ ｄｉｇｉｔａｌ ｄａｔａ ｓｃａｎ、Ｄ１）を実行し、アナログデータスキャンに対して中心より左のサブフレームで、第２のデジタルデータスキャン（２ｎｄ ｄｉｇｉｔａｌ ｄａｔａ ｓｃａｎ、Ｄ２）を実行し、第３のデジタルデータスキャン（３ｒｄ ｄｉｇｉｔａｌ ｄａｔａ ｓｃａｎ、Ｄ３）乃至第６のデジタルデータスキャン（６ｔｈ ｄｉｇｉｔａｌ ｄａｔａ ｓｃａｎ、Ｄ６）のスキャンは、アナログデータスキャンに対して中心よりさらに右のサブフレーム、アナログデータスキャンに対して中心よりさらに左のサブフレームというように、交互に実行し、第７のデジタルデータスキャン（７ｔｈ ｄｉｇｉｔａｌ ｄａｔａ ｓｃａｎ、Ｄ６）のスキャンは、第６のデジタルデータスキャン（６ｔｈ ｄｉｇｉｔａｌ ｄａｔａ ｓｃａｎ、Ｄ６）を実行するサブフレームに隣接し、アナログデータスキャンに対して中心よりさらに左のサブフレームで実行する。

すなわち、図３１乃至図３４に示すように、６列目はアナログデータ（Ａｎａｌｏｇ）を含む階調信号のレベルを示し、７列目は第１のデジタルデータスキャン（Ｄ１）における、時分割階調信号の１つである第１の制御信号の発光（○）、又は非発光（Ｘ）を示し、５列目は第２のデジタルデータスキャン（Ｄ２）における、時分割階調信号の１つである第２の制御信号の発光（○）、又は非発光（Ｘ）を示し、８列目は第３のデジタルデータスキャン（Ｄ３）における、時分割階調信号の１つである第３の制御信号の発光（○）、又は非発光（Ｘ）を示し、４列目は第４のデジタルデータスキャン（Ｄ４）における、時分割階調信号の１つである第４の制御信号の発光（○）、又は非発光（Ｘ）を示し、９列目は第５のデジタルデータスキャン（Ｄ５）における、時分割階調信号の１つである第５の制御信号の発光（○）、又は非発光（Ｘ）を示し、３列目は第６のデジタルデータスキャン（Ｄ６）における、時分割階調信号の１つである第６の制御信号の発光（○）、又は非発光（Ｘ）を示し、１０列目は第７のデジタルデータスキャン（Ｄ７）における、時分割階調信号の１つである第６の制御信号の発光（○）、又は非発光（Ｘ）を示し、１１列目は第８のデジタルデータスキャン（Ｄ８）における、時分割階調信号の１つである第６の制御信号の発光（○）、又は非発光（Ｘ）を示す。図３１乃至図３４に示す本発明の一実施形態に係る画素の階調と各階調に対応した各データを示す図において、上述する以外の構成及び駆動方法等は、図６乃至図９に示す本発明の一実施形態に係る画素の階調と各階調に対応した各データを示す図と同様であるから、ここでは、説明を省略する。

本発明の一実施形態に係る発光装置１０Ｂ及び発光装置１０Ｂの駆動方法では、中心のサブフレームでアナログデータスキャンを実行し、アナログデータスキャンに対して中心より右のサブフレームと左のサブフレームとで交互に、デジタルデータスキャンを実行することで、アナログデータスキャンを実行するサブフレームを、発光素子ＬＥＤの発光に伴う映像を見ている人間の網膜上の映像の位置に対してさらに真ん中にずらすことができる。その結果、本発明の一実施形態に係る発光装置１０及び発光装置１０の駆動方法を用いることで、偽輪郭をさらに緩和することができるため、発光装置１０の画質の低下をさらに抑制することができる。

＜６．第６実施形態＞
図３５は、本発明の一実施形態に係る発光装置の駆動方法を説明するためのタイミングチャートである。図３６乃至図３９は、本発明の一実施形態に係る画素の階調と各階調に対応した各データを示す図である。図３５乃至図３９に示す発光装置の駆動方法などは一例であって、発光装置の駆動方法などは、図３５乃至図３９に示す構成に限定されない。第１実施形態乃至第５実施形態と同一、又は類似する構成については、ここでの説明を省略する。

本発明の一実施形態に係る発光装置の構成、画素の構成は、第１実施形態と同様の構成を用いることができるため、ここでは、説明を省略する。

図３５に示すように、本発明の一実施形態では、１フレーム（１Ｆ）期間が、６サブフレーム（６ＳＦ）期間から構成される。６ＳＦは、１Ｆ期間の発光期間を１／３２に分割した２つの１／３２ＳＦ（第１の１／３２ＳＦ（１ｓｔ１／３２ＳＦ）及び第２の１／３２ＳＦ（２ｎｄ１／３２ＳＦ））、１Ｆ期間の発光期間を１／１６に分割した１／１６ＳＦ、１Ｆ期間の発光期間を１／８に分割した１／８ＳＦ、１Ｆ期間の発光期間を１／４に分割した１／４ＳＦ、１Ｆ期間の発光期間を１／２に分割した１／２ＳＦから構成される。

例えば、本発明の一実施形態では、各ＳＦにおいて、第１番目の走査線Ｇ１から第ｎ番目の走査線Ｇｎまでを順番に走査する。各走査線に電気的に接続された画素は、階調信号を入力され、各画素に含まれる発光素子ＬＥＤが階調信号に対応する電流を流す。その結果、各画素に含まれる発光素子ＬＥＤが、階調信号に対応する発光強度で発光する。階調信号が、例えば、基準電圧ＶＳＳ又はコモン電圧ＶＣＯＭに相当する場合、各画素に含まれる発光素子ＬＥＤは電流を流さずに、非発光となる。

図３５に示すように、本発明の一実施形態に係る発光装置１０の駆動方法では、第１の１／３２ＳＦ期間において、走査信号線駆動回路１１０は、各走査線を走査し、映像信号線駆動回路１０６は、第１の制御信号を含む階調信号を、各走査線に電気的に接続された画素に供給する。本発明の一実施形態に係る発光装置１０の駆動方法では、第１の１／３２ＳＦ期間は、時分割制御方法における１／３２ＳＦ期間の発光又は非発光を制御する期間である。第１の１／３２ＳＦ期間の操作は、例えば、第１のデジタルデータスキャン（１ｓｔ ｄｉｇｉｔａｌ ｄａｔａ ｓｃａｎ、Ｄ１）と呼ぶ。

第１の１／３２ＳＦ期間に続く、第２の１／３２ＳＦ期間において、消去信号線駆動回路１０８は、各消去線を走査し、映像信号線駆動回路１０６は、階調信号を各消去線に電気的に接続された画素に供給せず、駆動電圧ＶＤＤＨ１を各消去線に電気的に接続された画素に供給する。その結果、消去トランジスタＥＳＴ（図４）は、駆動トランジスタＤＲＴ（図４）をオフし、発光素子ＬＥＤ（図４）に電流を流さず、発光素子ＬＥＤは非発光となる。すなわち、第２の１／３２ＳＦ期間において、表示部１０４は黒を表示する。本発明の一実施形態に係る発光装置１０の駆動方法では、第２の１／３２ＳＦ期間の操作は、例えば、消去スキャン（ｅｒａｓｅ ｓｃａｎ）と呼ぶ。

例えば、第１の１／３２ＳＦ期間に続く、第２の１／３２ＳＦ期間において、後述するアナログデータスキャンを実行すると、第１の１／３２ＳＦ期間での発光又は非発光と、第２の１／３２ＳＦ期間での発光又は非発光とが重なってしまう期間が生じる。その結果、発光装置は、階調信号に基づく正確な映像を表示できない。本発明の一実施形態に係る発光装置１０は、第１の１／３２ＳＦ期間に続く、第２の１／３２ＳＦ期間においては消去スキャンを実行し、消去スキャンを実行したのち、アナログデータスキャンを実行することができる。その結果、本発明の一実施形態に係る発光装置１０は、発光又は非発光に対応する期間が重なることを抑制し、階調信号に基づく正確な映像を表示可能である。

第２の１／３２ＳＦ期間に続く、１／１６ＳＦ期間において、走査信号線駆動回路１１０は、各走査線を走査し、映像信号線駆動回路１０６は、アナログデータを含む階調信号を、各走査線に電気的に接続された画素に供給する。本発明の一実施形態に係る発光装置１０の駆動方法では、１／１６ＳＦ期間の操作は、アナログデータを用いて各走査線に電気的に接続された画素の発光素子ＬＥＤの発光又は非発光をアナログ制御する期間である。１／１６ＳＦ期間の長さは、第１の１／３２ＳＦ期間の長さ、及び、第２の１／３２ＳＦ期間の長さの２倍の長さである。本発明の一実施形態に係る発光装置１０の駆動方法では、１／１６ＳＦ期間の操作は、例えば、アナログデータスキャン（ａｎａｌｏｇ ｄａｔａ ｓｃａｎ）と呼ぶ。

１／１６ＳＦ期間に続く、１／８ＳＦ期間において、走査信号線駆動回路１１０は、各走査線を走査し、映像信号線駆動回路１０６は、第２の制御信号を含む階調信号を、各走査線に電気的に接続された画素に供給する。本発明の一実施形態に係る発光装置１０の駆動方法では、１／８ＳＦ期間は、時分割制御方法における１／８ＳＦ期間の発光又は非発光を制御する期間である。１／８ＳＦ期間の長さは、１／１６ＳＦ期間の長さの２倍の長さである。１／８ＳＦ期間の操作は、例えば、第２のデジタルデータスキャン（２ｎｄ ｄｉｇｉｔａｌ ｄａｔａ ｓｃａｎ、Ｄ２）と呼ぶ。

１／８ＳＦ期間に続く、１／４ＳＦ期間において、走査信号線駆動回路１１０は、各走査線を走査し、映像信号線駆動回路１０６は、第３の制御信号を含む階調信号を、各走査線に電気的に接続された画素に供給する。本発明の一実施形態に係る発光装置１０の駆動方法では、１／４ＳＦ期間は、時分割制御方法における１／４ＳＦ期間の発光又は非発光を制御する期間である。１／４ＳＦ期間の長さは、１／８ＳＦ期間の長さの２倍の長さである。１／４ＳＦ期間の操作は、例えば、第３のデジタルデータスキャン（３ｒｄ ｄｉｇｉｔａｌ ｄａｔａ ｓｃａｎ、Ｄ３）と呼ぶ。

１／４ＳＦ期間に続く、１／２ＳＦ期間において、走査信号線駆動回路１１０は、各走査線を走査し、映像信号線駆動回路１０６は、第４の制御信号を含む階調信号を、各走査線に電気的に接続された画素に供給する。本発明の一実施形態に係る発光装置１０の駆動方法では、１／２ＳＦ期間は、時分割制御方法における１／２ＳＦ期間の発光又は非発光を制御する期間である。１／２ＳＦ期間の長さは、１／４ＳＦ期間の長さの２倍の長さである。１／２ＳＦ期間の操作は、例えば、第４のデジタルデータスキャン（４ｔｈ ｄｉｇｉｔａｌ ｄａｔａ ｓｃａｎ、Ｄ４）と呼ぶ。

図３６乃至図３９は、本発明の一実施形態に係る画素の階調と各階調に対応した各データを示す図である。図３５乃至図３９に示すように、１列目は各階調信号の階調レベル（Ｇｒａｙ Ｌｅｖｅｌ）を２５６レベルで示す。２列目は、階調信号の階調レベル（Ｇｒａｙ Ｌｅｖｅｌ）の最大値２５５を、発光強度又は輝度の１とした場合、ガンマ値２．２（Ｇａｍｍａ Ｖａｌｕｅ ２．２）も１とし、各階調信号の階調レベル（Ｇｒａｙ Ｌｅｖｅｌ）をガンマ値２．２（Ｇａｍｍａ Ｖａｌｕｅ ２．２）で示す。すなわち、２列目は、発光強度又は輝度を規格化し、ガンマ値２．２（Ｇａｍｍａ Ｖａｌｕｅ ２．２）で示す。

３列目は、第１のデジタルデータスキャン（Ｄ１）における、時分割階調信号の１つである第１の制御信号の発光（○）、又は非発光（Ｘ）を示す。第１のデジタルデータスキャンは、１／３２ＳＦ期間の発光、非発光を制御する操作であり、４ビット（１６段階）のレベルを含む。５列目は、第２のデジタルデータスキャン（Ｄ２）における、時分割階調信号の１つである第２の制御信号の発光（○）、又は非発光（Ｘ）を示す。第２のデジタルデータスキャンは、１／８ＳＦ期間の発光、非発光を制御する操作であり、３ビット（８段階）のレベルを含む。６列目は、第３のデジタルデータスキャン（Ｄ３）における、時分割階調信号の１つである第３の制御信号の発光（○）、又は非発光（Ｘ）を示す。第３のデジタルデータスキャンは、１／４ＳＦ期間の発光、非発光を制御する操作であり、２ビット（４段階）のレベルを含む。７列目は、第４のデジタルデータスキャン（Ｄ４）における、時分割階調信号の１つである第４の制御信号の発光（○）、又は非発光（Ｘ）を示す。第４のデジタルデータスキャンは、１／２ＳＦ期間の発光、非発光を制御する操作であり、１ビット（２段階）のレベルを含む。

４列目は、アナログデータ（Ａｎａｌｏｇ）を含む階調信号のレベルを示す。アナログデータ（Ａｎａｌｏｇ）は、８ビット、２５６階調（２５６段階）のデータを含む。例えば、階調信号の階調レベル（Ｇｒａｙ Ｌｅｖｅｌ）の最大値２５５を、ガンマ値２．２（Ｇａｍｍａ Ｖａｌｕｅ ２．２）の１とした場合、発光強度又は輝度は１とする。例えば、タイミング制御回路３０は、発光強度又は輝度の１に対応する電圧又は電流を生成し、生成した電圧又は電流を階調レベルが２５５レベルの階調信号とする。さらに、タイミング制御回路３０は、各画素の映像信号と各画素の映像信号に対応する階調信号とを紐付けしてもよく、記憶装置２０が、画素の映像信号と各画素の映像信号に対応する階調信号との紐付けをしたルックアップテーブルを有していてもよい。なお、アナログデータ（Ａｎａｌｏｇ）は、ガンマ値２．２に基づく階調信号としたが、２５６階調のリニアデータであってもよい。

本発明の一実施形態において、１つの走査線に電気的に接続された少なくとも１つの画素に対して、１つの階調レベルが選択される。例えば、第１番目の走査線Ｇ１に電気的に接続された少なくとも１つの画素に対して、２１１段階の階調レベルが選択されると、１／１６ＳＦのアナログデータスキャンでは、０．５４７に対応する階調信号が、当該少なくとも１つの画素に入力され、１／３２ＳＦの第１のデジタルデータスキャン（Ｄ１）では、非発光（Ｘ）に対応する第１の制御信号が、当該少なくとも１つの画素に入力され、１／８ＳＦの第２のデジタルデータスキャン（Ｄ２）では、発光（○）に対応する第２の制御信号が、当該少なくとも１つの画素に入力され、１／４ＳＦの第３のデジタルデータスキャン（Ｄ３）では、非発光（Ｘ）に対応する第３の制御信号が、第１番目の走査線Ｇ１に電気的に接続された画素に入力され、１／２ＳＦの第４のデジタルデータスキャン（Ｄ４）では、発光（○）に対応する第４の制御信号が、当該少なくとも１つの画素に入力される。その結果、第１番目の走査線Ｇ１に電気的に接続された少なくとも１つの画素の発光素子ＬＥＤは、２１１段階の階調レベル（０．６５９２）で発光する。

本発明の一実施形態に係る発光装置１０及び発光装置１０の駆動方法では、第１実施形態と同様に、１Ｆ期間のうち１つの１／１６ＳＦ期間において、アナログデータスキャンを実行し、アナログデータを用いて各走査線に電気的に接続された画素の発光素子ＬＥＤの発光又は非発光をアナログ制御し、第１のデジタルデータスキャン乃至第４のデジタルデータスキャンを実行し、時分割制御方法を用いて、各走査線に電気的に接続された画素の発光素子ＬＥＤの発光又は非発光をデジタル制御することができる。すなわち、本発明の一実施形態に係る発光装置１０及び発光装置１０の駆動方法では、第１実施形態と同様に、アナログ制御とデジタル制御（時分割制御方法）とを併用することができる。その結果、本発明の一実施形態に係る発光装置１０及び発光装置１０の駆動方法は、第１実施形態と同様の作用効果を奏することができる。

＜７．第７実施形態＞
＜７－１．照明装置１５の全体構成＞
図４０及び図４１は、本発明の一実施形態に係る照明装置１５の構成を示す模式的な平面図である。図４０及び図４１に示す照明装置１５の構成は一例であって、照明装置１５の構成は、図４０及び図４１に示す構成に限定されない。第１実施形態乃至第６実施形態と同一、又は類似する構成については、ここでの説明を省略する。本発明の一実施形態は、例えば、バックライトに適用することができる。

図４０に示すように、照明装置１５は、記憶装置２０、タイミング制御回路３０Ｃ、発光パネル１５０を有する。発光パネル１５０は、発光部１５４、映像信号線駆動回路１０６、消去信号線駆動回路１０８、走査信号線駆動回路１１０、及び基板１１２を有する。発光部１５４、映像信号線駆動回路１０６、消去信号線駆動回路１０８、及び走査信号線駆動回路１１０は、基板１１２の上面に設ける。記憶装置２０、及びタイミング制御回路３０Ｃは基板１１２の上面に設けてもよい。発光部１５４は、発光装置１０Ｃを発光するための複数の画素１５２を有する。

複数の画素１５２は、ｘ方向と、ｘ方向に交差するｙ方向にマトリクス状に配列する。本発明の一実施形態に係る発光装置１０は、トランジスタを駆動し、発光素子ＬＥＤを発光又は非発光することで、発光部１５４を発光することができる。本発明の一実施形態において、例えば、ｘ方向は第１の方向と呼ばれ、ｙ方向は第２の方向と呼ばれる。発光素子ＬＥＤの発光強度又は輝度は、発光素子ＬＥＤを流れる電流値で制御される。

タイミング制御回路３０Ｃは、外部回路（図示は省略）から階調信号、回路の動作を制御するタイミング信号、電源電圧などを供給される。また、外部回路（図示は省略）は、例えば、駆動電圧ＶＤＤＨ１（図４１）、コモン電圧ＶＣＯＭ（図４１）、及び基準電位ＶＳＳ（図示は省略）を、記憶装置２０、タイミング制御回路３０Ｃ、及び発光パネル１５０に供給する。

タイミング制御回路３０Ｃは、例えば、階調信号、回路の動作を制御するタイミング信号、電源電圧などを用いて、データ制御信号、走査制御信号、消去制御信号を生成する。タイミング制御回路３０Ｃは、駆動電圧ＶＤＤＨ１、コモン電圧ＶＣＯＭ、及び基準電位ＶＳＳを、発光パネル１５０に供給してもよく、駆動電圧ＶＤＤＨ１、コモン電圧ＶＣＯＭ、及び基準電位ＶＳＳを用いて新たな電圧を生成し、生成した新たな電圧を発光パネル１５０に供給してもよい。

図４０及び図４１に示す本発明の一実施形態に係る照明装置１５において、上述した以外の構成、信号、駆動方法などは、図１及び図２に示す発光装置１０の構成と同様であるから、上述した以外の構成、信号、駆動方法などは、相互に矛盾しない限りにおいて、図１及び図２に示す発光装置１０と同様の駆動方法及び構成を用いることができる。

＜７－２．画素１５２の構成＞
図４２は、本発明の一実施形態に係る画素１５２の構成を示す平面図である。図４２に示す画素１５２の構成は一例であって、画素１５２の構成は、図４２に示す構成に限定されない。図１乃至図４１と同一、又は類似する構成については、ここでの説明を省略する。

図４２に示すように、画素１５２は、サブ画素を含まない一つの画素から構成される。画素１５２は、発光素子ＷＬＥＤを有する。発光素子ＷＬＥＤは白色発光ダイオードである。発光素子ＷＬＥＤの形状は、例えば、四角形である。複数の画素１５２のそれぞれは、図４に示す発光素子駆動部４４０を用いることができる。

図４２に示す本発明の一実施形態に係る画素１５２の構成において、上述した以外の構成は、相互に矛盾しない限りにおいて、図３に示すサブ画素と同様の構成を用いることができる。

本発明の一実施形態に係る照明装置１５及び照明装置１５の駆動方法では、第１実施形態と同様に、１Ｆ期間のうち１つの１／１６ＳＦ期間において、アナログデータスキャンを実行し、アナログデータを用いて各走査線に電気的に接続された画素の発光素子の発光又は非発光をアナログ制御し、第１のデジタルデータスキャン乃至第４のデジタルデータスキャンを実行し、時分割制御方法を用いて、各走査線に電気的に接続された画素の発光素子の発光又は非発光をデジタル制御することができる。すなわち、本発明の一実施形態に係る照明装置１５及び照明装置１５の駆動方法では、第１実施形態と同様に、アナログ制御とデジタル制御（時分割制御方法）とを併用することができる。その結果、本発明の一実施形態に係る照明装置１５及び照明装置１５の駆動方法を用いることで、照明装置１５は、低い階調を滑らかに安定して発光することができ、段階的に安定して発光することができる。

本発明の実施形態として上述した各実施形態は、相互に矛盾しない限りにおいて、適宜組み合わせて実施することができる。

上述した各実施形態の態様によりもたらされる作用効果とは異なる別の作用効果であっても、本明細書の記載から明らかなもの、または、当業者において容易に予測し得るものについては、当然に本発明によりもたらされるものと解される。

１０：発光装置、１０Ａ：発光装置、１０Ｂ：発光装置、１０Ｃ：発光装置、１５：照明装置、２０：記憶装置、３０：タイミング制御回路、３０Ａ：タイミング制御回路、３０Ｂ：タイミング制御回路、３０Ｃ：タイミング制御回路、１００：表示パネル、１００Ａ：表示パネル、１００Ｂ：表示パネル、１０２：画素、１０２Ａ：画素、１０４：表示部、１０６：映像信号線駆動回路、１０８：消去信号線駆動回路、１１０：走査信号線駆動回路、１１０Ａ：第１の走査信号線駆動回路、１１０Ｂ：第２の走査信号線駆動回路、１１２：基板、１２０：サブ画素、１２０Ａ：サブ画素、１２０Ｂ：サブ画素、１２０Ｃ：サブ画素、１２０Ｄ：サブ画素、１２０Ｅ：サブ画素、１２０Ｆ：サブ画素、１５０：発光パネル、１５２：画素、１５４：発光部、２１０：第１のスタートパルス、２１１：第２のスタートパルス、２１２：第３のスタートパルス、４０８：走査線、４０９：映像線、４１６：消去線、４２８：駆動電源線、４３０：コモン電源線、４４０：発光素子駆動部、４４０Ａ：発光素子駆動部、４５２：ソース電極、４５６：ドレイン電極、４６２：ソース電極、４６４：ゲート電極、４６６：ドレイン電極、４７２：第２の電極、４７２：ソース電極、４７４：第１の電極（ゲート電極）、４７４：第１の電極、４７４：ゲート電極、４７６：第３の電極、４７６：ドレイン電極

Claims (20)

1. 複数の画素を有し、１フレーム期間が複数のサブフレーム期間に分割されて階調表示を行う発光装置の駆動方法であって、
   前記複数のサブフレーム期間のうち１つのサブフレーム期間においてアナログ階調データを前記複数の画素に書き込んでアナログ階調表示を行い、
   前記１つのサブフレーム期間と同じ長さの期間で、前記１つのサブフレーム期間とは異なるサブフレーム期間において第１のデジタル階調データを前記複数の画素に書き込んで第１のデジタル階調表示を行う、
   発光装置の駆動方法。
2. 前記アナログ階調表示後に、前記１つのサブフレーム期間と同じ長さの期間で、前記複数の画素に書き込んだ前記アナログ階調データを消去し、
   前記１つのサブフレーム期間は前記１フレーム期間の発光期間の１／１６の期間である、
   請求項１に記載の発光装置の駆動方法。
3. 前記アナログ階調表示後に、前記第１のデジタル階調表示を行い、
   前記第１のデジタル階調表示後に、前記１つのサブフレーム期間の２倍の長さのサブフレーム期間において第２のデジタル階調データを前記複数の画素に書き込んで第２のデジタル階調表示を行う、
   請求項１または請求項２に記載の発光装置の駆動方法。
4. 前記アナログ階調表示前に、前記第１のデジタル階調表示を行い、
   前記第１のデジタル階調表示と前記アナログ階調表示との間のサブフレーム期間において、前記１つのサブフレーム期間と同じ長さの期間で、前記複数の画素に書き込んだ前記第１のデジタル階調データを消去する、
   請求項１または請求項２に記載の発光装置の駆動方法。
5. 前記アナログ階調データの消去後に、前記第１のデジタル階調表示を行い、
   前記第１のデジタル階調表示後に、前記１つのサブフレーム期間と同じ長さの期間で、前記複数の画素に書き込んだ前記第１のデジタル階調データを消去する、
   請求項１または請求項２に記載の発光装置の駆動方法。
6. 前記第１のデジタル階調データの消去後に、前記１つのサブフレーム期間の２倍の長さのサブフレーム期間において第２のデジタル階調データを前記複数の画素に書き込んで第２のデジタル階調表示を行う、
   請求項５に記載の発光装置の駆動方法。
7. 前記アナログ階調表示と前記第１のデジタル階調表示とを交互に実行し、
   前記１つのサブフレーム期間は前記１フレーム期間の発光期間の１／１６の期間である、
   請求項１に記載の発光装置の駆動方法。
8. 前記アナログ階調表示前に、前記第１のデジタル階調表示を行い、
   前記アナログ階調表示後に、前記１つのサブフレーム期間の２倍の長さのサブフレーム期間において第２のデジタル階調データを前記複数の画素に書き込んで第２のデジタル階調表示を行い、
   前記第１のデジタル階調表示における前記複数の画素の発光強度は、前記第２のデジタル階調表示における前記複数の画素の発光強度の半分であり、
   前記アナログ階表示における前記複数の画素の発光強度は、前記第２のデジタル階調表示における前記複数の画素の発光強度の半分である、
   請求項１に記載の発光装置の駆動方法。
9. 前記１つのサブフレーム期間は前記１フレーム期間の発光期間の１／８の期間である、
   請求項８に記載の発光装置の駆動方法。
10. 前記アナログ階調データは、２５６階調のデータのうち、いずれか１つのデータである、
    請求項１に記載の発光装置の駆動方法。
11. 発光素子がそれぞれ設けられた複数の画素と、
    アナログ階調データ、及び第１のデジタル階調データを格納するフレームメモリと、
    前記フレームメモリから前記アナログ階調データを入力し、前記複数の画素の何れか１つの画素に前記アナログ階調データを書き込み、前記第１のデジタル階調データを入力し、前記何れか１つの画素に前記第１のデジタル階調データを書き込む制御部と、
    を有し、
    １フレーム期間に含まれる複数のサブフレーム期間のうち１つのサブフレーム期間において、前記アナログ階調データを前記複数の画素に書き込んでアナログ階調表示を行うアナログ階調表示期間と、
    前記１つのサブフレーム期間と同じ長さの期間で、前記１つのサブフレーム期間とは異なるサブフレーム期間において、前記第１のデジタル階調データを前記複数の画素に書き込んで第１のデジタル階調表示を行う第１のデジタル階調表示期間と、を含む、
    発光装置。
12. 前記１つのサブフレーム期間と同じ長さの期間で、前記複数の画素に書き込んだ前記アナログ階調データを消去するアナログ階調データ消去期間を含み、
    前記アナログ階調データ消去期間は、前記アナログ階調表示の後に設けられ、
    前記１つのサブフレーム期間は前記１フレーム期間の発光期間の１／１６の期間である、
    請求項１１に記載の発光装置。
13. 前記１つのサブフレーム期間の２倍の長さのサブフレーム期間において第２のデジタル階調データを前記複数の画素に書き込んで第２のデジタル階調表示を行う第２のデジタル階調表示期間を含み、
    前記第１のデジタル階調表示期間は、前記アナログ階調表示期間の後に設けられ、
    前記第２のデジタル階調表示期間は、前記第１のデジタル階調表示期間の後に設けられる、
    請求項１１または請求項１２に記載の発光装置。
14. 前記１つのサブフレーム期間と同じ長さの期間で、前記複数の画素に書き込んだ前記第１のデジタル階調データを消去する第１のデジタル階調データ消去期間を含み、
    前記第１のデジタル階調表示期間は、前記アナログ階調表示期間の後に設けられ、
    前記第１のデジタル階調データ消去期間は、前記アナログ階調表示期間と、前記第１のデジタル階調表示期間との間に設けられる、
    請求項１１または請求項１２に記載の発光装置。
15. 前記１つのサブフレーム期間と同じ長さの期間で、前記複数の画素に書き込んだ前記第１のデジタル階調データを消去する第１のデジタル階調データ消去期間を含み、
    前記第１のデジタル階調表示期間は、前記アナログ階調データ消去期間の後に設けられ、
    前記第１のデジタル階調データ消去期間は、前記第１のデジタル階調表示期間の後に設けられる、
    請求項１１または請求項１２に記載の発光装置。
16. 前記１つのサブフレーム期間の２倍の長さのサブフレーム期間において第２のデジタル階調データを前記複数の画素に書き込んで第２のデジタル階調表示を行う第２のデジタル階調表示期間を含み、
    前記第２のデジタル階調表示期間は、前記第１のデジタル階調データ消去期間の後に設けられる、
    請求項１５に記載の発光装置。
17. 前記アナログ階調表示期間における前記アナログ階調表示と、前記第１のデジタル階調表示期間における前記第１のデジタル階調表示とを交互に実行し、
    前記１つのサブフレーム期間は前記１フレーム期間の発光期間の１／１６の期間である、
    請求項１１に記載の発光装置。
18. 前記１つのサブフレーム期間の２倍の長さのサブフレーム期間において第２のデジタル階調データを前記複数の画素に書き込んで第２のデジタル階調表示を行う第２のデジタル階調表示期間を含み、
    前記第１のデジタル階調表示期間は、前記アナログ階調表示期間の前に設けられ、
    前記第２のデジタル階調表示期間は、前記アナログ階調表示の後に設けられ、
    前記第１のデジタル階調表示期間における前記複数の画素のそれぞれの前記発光素子の発光強度は、前記第２のデジタル階調表示における前記複数の画素のそれぞれの前記発光素子の発光強度の半分であり、
    前記アナログ階調表示期間における前記複数の画素のそれぞれの前記発光素子の発光強度は、前記第２のデジタル階調表示における前記複数の画素のそれぞれの前記発光素子の発光強度の半分である、
    請求項１１に記載の発光装置の駆動方法。
19. 前記１つのサブフレーム期間は前記１フレーム期間の発光期間の１／８の期間である、
    請求項１８に記載の発光装置の駆動方法。
20. 前記アナログ階調データは、２５６階調のデータのうち、いずれか１つのデータである、
    請求項１１に記載の発光装置の駆動方法。

Images