WO2004100119A1

WO2004100119A1 - 電流出力型半導体回路、表示駆動用ソースドライバ、表示装置、電流出力方法

Info

Publication number: WO2004100119A1
Application number: PCT/JP2004/006179
Authority: WO
Inventors: Hitoshi Tsuge
Original assignee: Toshiba Matsushita Display Technology Co., Ltd.
Priority date: 2003-05-07
Filing date: 2004-04-28
Publication date: 2004-11-18
Also published as: TW200425050A; JP4649332B2; KR100812846B1; KR20060018834A; KR100835028B1; CN1784708A; KR100934293B1; TWI270049B; KR20070099058A; JPWO2004100119A1; KR20080019722A; US20060279260A1; US7561147B2

Abstract

電流ドライバの出力ビット数を増加させても、回路規模の増大をより低く抑えることができる、電流出力型半導体回路、表示用駆動装置、表示装置、電流出力方法を提供すること。　所定の電流を出力する第１の単位トランジスタを有して下位Ｎ（Ｎは自然数）ビットを出力する第１の電流源群２４１ａ、２４１ｂと、第１の単位トランジスタよりも大きい電流を出力する第２の単位トランジスタを有して上位Ｍ（Ｍは自然数、（Ｎ＋Ｍ）≧３）ビットを出力する第２の電流源群２４２ａ、２４２ｂ、２４２ｃ、２４２ｄ、２４２ｅ、２４２ｆとを備える、電流出力型半導体回路。

Description

明細書電流出力型半導体回路、表示駆動用ソースドライバ、表示装置、電流出力方法技術分野

本発明は、有機電界発光素子など、電流量により階調表示を行う表示装置に用いる電流出力を行う駆動用半導体回路に関する。背景技術

有機発光素子は、自発光素子であるため、液晶表示装置で必要とされるバックライトが不要であり、視野角が広いなどの利点から、次世代表示装置として期待されている。

一般的な有機発光素子の素子構造の断面図を図 4に示す。有機層 4 2 が陰極 4 1及び陽極 4 3により挟まれた構成となっている。これに直流電源 4 4を接続す.ると、陽極 4 3から正孔が、陰極 4 1から電子が有機層 4 2に注入され'る。注入された正孔及び電子は有機層 4 2内を電源 4 4により形成された電界により対極に移動する。移動途中において電子と正孔が有機層 4 2内で再結合し、励起子を生成する。励起子のエネルギ一が失活する過程において発光が観測される。発光色は励起子の持つエネルギーにより異なり、およそ有機層 4 2の持つエネルギーバンドギャップの値に対応したエネルギーの波長を持つ光となる。

有機層内で発生した光を外部に取り出すため、電極のうち少なくとも一方は可視光領域で透明な材料が用いられる。陰極には、有機層への電子注入を容易 ίこするため仕事関数の低い材料が用いられる。例えば、ァルミ二ゥム、マグネシウム、カルシウムな-どである。耐久性、さらなる低仕事関数化のためにこれらの合金や、アルミリチウム合金といった材料が用いられることがある。

一方陽極は正孔注入の容易性からィオン化ポテンシャルの大きいものを用いる。また陰極が透明性を持たないため、こちらの電極に透明性材料を用いることが多い。そのため一般的には、 I T O ( Indium Tin Oxi de) , 金、インジウム亜鉛酸化物（ I Z O ) などが用いられる。

近年では低分子材料を用いた有機発光素子において、発光効率を高めるため、有機層 4 2を複数の層で構成することがある。これにより、各層で、キャリア注入、発光領域へのキャリア移動、所望の波長を持つ光の発光の機能を分担することが可能となり、それぞれに効率のよい材料を用いることで、より効率の高い有機発光素子を作成することが可能となる。

このようにして形成された有機発光素子は、図 5 ( a ) に示すように輝度は電流に対して比例し、図 5 ( b ) に示すように電圧に対しては非線形な関係となる。それゆえ階調制御を行うには、電流値により制御を行う方がよい。

アクティブマトリクス型の場合、電圧駆動方式と電流駆動方式の 2通りがある。

電圧駆動方式は電圧出力型のソースドライバを用い、画素内部において電圧を電流に変換し、変換した電流を有機発光素子に供給する方法である。

この方法では画素毎に設けられたトランジスタにより電圧電流変換を行うことから、このトランジスタの特性ばらつきに応じて、出力電流にばらつきが発生し、輝度むらが生じる問題がある。

電流駆動方式は電流出力型のソースドライバを用い、画素内部では 1 水平走査期間出力された電流値を保持する機能のみを持たせ、ソースドライバと同じ電流値を有機発光素子に供給する方法である。

電流駆動方式の例を図 6に示す。図 6の方式は画素回路に力レントコピァ方式を用いたものである。

図 7に図 6の画素 6 7の動作時の回路を示す。

画素が選択されたときには図 7 ( a ) に示すようにその行のゲート信号線 6 1 a はスィツチを導通状態とするように、 6 1 bは非導通状態となるようにゲートドライバ 3 5から信号が出力される。このときの画素回路の様子を図 7 ( a ) に示す。このときソースドライバ 3 6に引き込まれる電.流であるソース信号線 6 0に流れる電流は点線 7 1で示した経路を流れる。よってトランジスタ 6 2にはソース信号線 6 0に流れる電流と同一電流が流れる。すると節点 7 2の電位はトランジスタ 6 2の電流電圧特性に応じた電位となる。

次に非選択状態となるとゲート信号線 6 1により図 7 ( b ) に示すような回路となる。 E L電源線 6 4から有機発光素子 6 3に 7 3で示す点線の経路で電流が流れる。この電流は節点 7 2の電位とトラレジスタ 6 2の電流電圧特性により決まる。

図 7 ( a ) と（b ) において節点 7 2の電位は変化しない。従って同一トランジスタ 6 2に流れるドレイン電流は図 7 ( a ) と（b ) において同一となる。これによりソ一ス信号線 6 0に流れる電流値と同じ値の電流が有機発光素子 6 3に流れる。トランジスタ 6 2の電流電圧特性にばらつきがあっても原理上電流 7 1 と 7 3の値には影響がなく、トランジスタの特性ばらつきの影響のない均一な表示を実現できる。

従って、均一な表示を得るためには電流駆動方式を用いる必要があり、そのためにはソースドライバ 3 6は電流出力型のドライバ I Cでなければならない。

階調に応じた電流値を出力する電流ドライバ I Cの出力段の例を図 1 0に示す。表示階調データ 5 4に対し、デジタルアナログ変換部 1 0 6 によりアナログの電流出力を 1 04より行う。アナログデジタル変換部は、複数個（少なくとも階調データ 54のビット数）の階調表示用電流源 1 0 3とスィッチ 1 0 8及び、 1つあたりの階調表示用電流源 1 0 3 が流す電流値を規定する共通グート線 1 0 7から構成される。

図 1 0では 3ビットの入力 1 0 5に対しアナ口グ電流を出力する。ビットの重みに応じた数の電流源 1 0 3を電流出力 1 04に接続するかをスィッチ 1 0 8により選択することで、例えばデータ 1の場合は、電流源 1 0 3が 1つ分の電流、データ 7の場合は 7つ分の電流といったように階調に応じた電流が出力できる。この構成をドライバの出力数に応じた数だけ 1 0 6を並べることで電流出力型ドライバが実現可能である。トランジスタ 1 0 3の温度特性を捕償するため共通ゲート線 1 0 7の電. 圧は分配用ミラートランジスタ 1 0 2により決められる。トランジスタ 1 0 2 と電流源群 1 0 3はカレントミラー構成となり、基準電流 8 9の値に応じて 1階調あたりの電流が決められる。この構成により、階調により出力電流が変化し、かつ 1階調あたりの電流は基準電流により決まる。

有機発光素子を用いた表示装置の例を図 2 1から図 2 3にしめす。図 2 1はテレビ（の斜視図（図 2 1 ( a ) およびその構成ブロック（図 2 1 (b ))、図 2 2はデジタルカメラもしくはデジタルビデオカメラ、図 2 3は携帯情報端末を示している。有機発光素子は応答速度が速いため動画を表示する機会の多いこれらの表示装置にふさわしい表示パネルである（たとえば、特開 2 0 0 1— 1 4 7 6 5 9号公報参照）。

図 1 0に示すような電流ドライバでは、同一サイズのトランジスタ 1 0 3を（階調数一 1 ) 個だけ並ぺ、入力データに対し、出力につながるトランジスタ 1 0 3の個数を変化させることで電流出力を行っている。そのため、階調と出力電流は比例関係となる。これをそのまま出力すると、人間の視覚特性から全体に白っぽく見える。（低階調側が白っぽくなる）

一般的なディスプレイの駆動装置では各階調に応じた出力にガンマ補正をかけて出力される。液晶ディスプレイの場合では、電圧駆動であるため、各階調に対応した電圧値が必要である。（電圧の場合には電流のように階調分の足し算により表現することは不可能であるため、階調ごとに電圧が必要）そのため、各階調電圧の段階で、ガンマ捕正に対応した電圧出力となるような電圧値に調整して出力されてい'るため、 6 ビットドライバであってもガンマ補正済みであり、十分に階調表示が可能である。

一方電流ドライバでは同じ 6ビットでもガンマ補正がかかっていないため、低階調部での刻みを細かくするためには、 6ビットよりも細かな階調出力が要求される。これをフレーム間引き（F R C ) で行うとすると最低でも 4フレーム間でのフレーム間引きが必要となり、有機発光素子の応答速度が速いこともありフリツ力が発生する。そのため、細かな階調表現を F R Cなしで行う必要があり、例えば 8ビット化する必要がめる。

この間題は、階調と出力電流が比例する電流ドライバと、入力電流と輝度が比例する電流出力型表示素子を組み合わせた場合に特有な問題でめる。

F R Cによるガンマ補正をなくすために、電流ドライバの出力を 6ビットから 8ビットに增加させ、ガンマ処理をソースドライバ入力前に行いガンマ処理した 8ビット信号をソースドライバに入力する構成が考えられる。

電流ドライバの出力を 6ビットから 8ビットに拡張する方法としては. トランジスタ 1 0 3の個-数を 2 5 5個用意する方法があるが、この方法の場合、従来（ 6 3個のトランジスタ 1 0 3 ) の方法に比べ、 4倍のトランジスタ 1 0 3が必要となりソースドライバの面積もこれに応じて增加する。出力段トランジスタの全チップ面積に占める割合は 7割程度あることから、単純には 6ビット時に比べ、約 3倍の大きさとなる。コストの面において大きなインパクトがある。

また、近年携帯情報端末においても多色化が進み、 6方 5千色もしくは 2 2万色表示が主流となってきている。ドライバ I Cの入力信号が R G Bデジタルインターフェースの場合 1 6ビットもしくは 1 8ビット必要となる。従って 1 6から 1 8本の入力信号線数がデータの転送のみで必要となる。他にもシフトレジスタの動作用信号や、各種レジスタの設定などのために信号線が必要となる。

そのため配線数が多くなり、例えば図 3のように、表示パネル 3 3に対し、コントロール I C 3 1からソースドライバ I C 3 6間の配線が多くなる。そのため、フレキシブル基板 3 2が大きくなつたり、多層基板を用いるなどコストが高くなる問題があった。

発明の開示

そこで、上記の課題を考慮し、本発明は、電流ドライバの出力ビット数を増加させても、回路規模の增大をより低く抑えることができる、電流出力型半導体回路、それを利用した表示駆動用ソースドライバ、表示装置、電流出力方法を提供することを目的とする。

また、本発明の別の目的は、配線数が少なくなる電流出力型半導体装置、それを利用した表示駆動用ソースドライバ、表示装置、信号入出力方法を提供することである。

上記課題を解決するために、第 1の本発明は、所定の電流を出力する第 1の単位トランジスタを有して下位 N ( Nは自然数）ビットを出力する第 1の電流源群と、

前記所定の電流よりも大きい電流を出力する第 2の単位トランジスタを有して上位 M (Mは自然数、（N + M) ≥ 3 ) ビットを出力する第 2の電流源群と、を備える、電流出力型半導体回路である。

第 2の本発明は、前記第 1の単位トランジスタが出力する電流は、前記第 2の単位トランジスタが出力する電流の 1 / 2 ^Nである、第 1の本発明の電流出力型半導体回路である。

第 3の本発明は、前記第 1の単位トランジスタのチャネル長を L 1 とし、そのチャネル幅を W 1 とし、前記第 2の単位トランジスタのチヤネノレ長を L 2とし、そのチャネル幅を W 2とすると、 L 1 X W 1 < L 2 X W 2である、第 1の本発明の電流出力型半導体回路である。

第 4の本発明は、前記 L 2 X W 2は、前記第 2の単位トランジスタの出力電流のばらつきが、前記第 1の単位トランジスタの出力電流のばらつきの許容値以下である値のうちの最大値である、第 3の本発明の電流' 出力型半導体回路である。

第 5の本発明は、前記 Mは 6であり、前記 Nは 2である、第 1の本発明の電流出力型半導体回路である。

第 6の本発明は、第 1の本発明の電流出力型半導体回路を備える表示駆動用ソースドライバである。

第 7の本発明は、第 6の本発明の表示駆動用ソースドライバと、前記ソースドライバに接続された電流駆動型画素と、を備える、表示装置である。

第 8の本発明は、所定の電流を出力する第 1の単位トランジスタを有する第 1の電流源群から下位 N ( Nは自然数）ビットを出力する工程と、前記所定の電流よりも大きい電流を出力する第 2の単位トランジスタを有する第 2の電流源群から上位 M (Mは自然数、 N + M≥ 3 ) ビットを出力する工程と、を備える、電流出力方法である。

第 9 の本発明は、少なくとも駆動用電流信号を出力する駆動信号信号出力段を有するドライバと、

前記ドライバとは別に構成され、少なくとも映像信号および各種制御用のコマンドデータ信号を発生する制御回路とを備え、

前記映像信号と前記コマンドデータ信号は前記制御回路より同一信号線を介して、かつその電源のオンからオフの間にそれぞれの信号が互いに時間をずらして出力され、前記ドライバに入力される、電流出力型半導体装置である。 .

第 1 0の本発明は、少なくとも駆動用電流信号を出力する駆動信号信号出力段を有する駆動用のドライバと、

前記映像信号は同一信号線を介して、 3原色の各色に対応する映像信号毎に、その電源のオンからオフの間にそれぞれの信号が互いに時間をずらして出力され、前記ドライバに入力される、電流出力型半導体装置である。

第 1 1の本発明は、前記ドライバに入力する信号を、前記映像信号とコマンドデータ信号に分配する分配回路を備えている、第 9または第 1 0の本発明の電流出力型半導体装置である。

第 1 2の本発明は、第 9または第 1 0の本発明の電流出力型半導体装置を備える、表示装置駆動用ソースドライバである。

第 1 3の本発明は、第 1 2の本発明の表示装置駆動用ソースドライバを備える、表示装置である。

第 1 4の本発明は、少なくとも駆動用電流信号を駆動信号信号出力段を有するドライバから出力する工程と、前記ドライバとは別に構成ざれた制御回路から、少なくとも映像信号および各種制御用のコマンドデータ信号を発生する工程と、

前記映像信号と前記コマンドデータ信号とを前記制御回路から同一信号線を介して、かつ電源のオンからオフの間にそれぞれの信号を互いに時間をずらして、前記ドライバに入力する工程と、を備える、信号入出力方法である。 ' 本発明の電流出力型半導体回路、表示用駆動装置、表示装置、電流出力方法によれば、電流ドライバの出力ビット数を増加させても、回路規模の增大をより低く抑えることができる。図面の簡単な説明

図 1は、本発明における電流出力型半導体回路の入力信号波形を示した図である。

図 2は、ドット分の映像信号ごとにプリチャージを行うかどうか外部から選択できるようにしたときのドライバ I Cのブロック図である。 ' 図 3は、複数のソースドライバ I Cを用いた表示パネルを示した図である。

図 4は、有機発光素子の構造を示した図である。

図 5は、

( a ) 有機発光素子の電流一電圧一輝度特性を示した図である。

( b ) 有機発光素子の電流一電圧一輝度特性を示した図である。

図 6は、カレントコピア構成の画素回路を用いたァクティブマトリクス型表示装置の回路を示した図である。

図 7は、

( a ) カレントコピア回路の動作を示した図である。

( b ) カレントコピア回路の動作を示した図である。図 8は、定電流源回路の例を示した図である。

図 9は、プリチャージパルス、プリチャージ判定信号と印加判定部出力の関係を示した図である。

図 1 0は、従来の電流出力型ドライバの各出力へ電流を出力するための回路を示した図である。

図 1 1は、図 1 0の階調表示用電流源 1 0 3 のトランジスタサイズと出力電流ばらつきの関係を示した図である。

図 1 2は、

( a ) カレントコピア構成の画素回路において、画素にソース信号線電流が流れるときの等価回路を示した図である。

( b ) カレントコピア構成の画素回路において、画素にソース信号線電流が流れるときの等価回路を示した図である。

図 1 3は、 1出力端子における電流出力とプリチャージ電圧印加部及び切り替えスィッチの関係を示した図である。

図 1 4は、

( a ) 各トランジスタ群を構成するトランジスタのチャネルサイズとばらつきの関係を示した図である。

( b ) 各トランジスタ群を構成するトランジスタのチャネルサイズとばらつきの関係を示した図である。

図 1 5は、 1水平走査期間内でのプリチャージ電圧を行う期間と階調データに基づく電流を出力する期間の関係を示した図である。

図 1 6は、差動入力が可能となるソースドライバの入力部の回路構成を示した図である。

図 1 7は、

( a ) 階調データとプリチャージ判定信号の関係を示した図である。

( b ) 階調データとプリチャージ判定信号の関係を示した図である。 ( c ) 階調データとプリチャージ判定信号の関係を示した図である。図 1 8は、入力シリアル電流を各信号に分配する回路を示した図である。

図 1 9は、図 2 5及び図 1 4 ( a ) に示す出力段を用いたソースドラィパにおける出力電流の隣接端子間のばらつきと階調の関係を示した図である。

図 2 0は、 n型トランジスタを用いた場合の力レントコピアを用いた画素回路を示した図である。

図 2 1は、

( a ) 本発明の実施の形態を用いた表示装置として、テレビに適用した場合を示した図である。

( b ) 本発明の実施の形態を用いた表示装置として、テレビに適用した場合を示した図である。

図 2 2は、本発明の実施の形態を用いた表示装置として、デジタル力メラに適用した場合を示した図である。

図 2 3は、本発明の実施の形態を用いた表示装置として、携帯情報端末に適用した場合を示した図である。

図 2 4は、本発明の実施の形態を用いた半導体回路の電流出力部の概念を示した図である。

図 2 5は、図 2 4の構成において、電流源をトランジスタで構成した場合を示した図である。

図 2 6は、図 2 4もしくは図 2 5に示した電流出力部による入力信号の階調対出力電流の関係を示した図である。

図 2 7は、 8 ビットデータのうち下位 1 ビットをあるサイズのトランジスタ構成で出力し、残りの上位 7ビット分を下位 1 ビットのトランジスタに比べてドレイン電流量の多くなるトランジスタを用意し、トランジスタの個数により階調表示を行う電流出力段を示した図である。

図 2 8は、色ごとにシリアルで高速にデータを入力することでソースドライバの入力信号線数を減らした場合のデータ転送時のタイムチヤートを示した図である。

図 2 9は、色ごとにシリアルで高速にデータを入力することでソースドライバの入力信号線数を減らした場合のコマンド転送時のタイムチヤ一トを示した図である。

図 3 0は、 1水平走査期間における図 2 8及び図 2 9の転送順序を示した図である。

図 3 1は、図 6もしくは図 4 4における E L電源線の E線を示した図である。

図 3 2は、 8ビット映像入力に対し、下位 2ビットと上位 6ビット間の電流の大小関係をトランジスタチャネル幅により調整し、各ビット内ではトランジスタの個数により電流を変化させた出力段の構成において. 最上位ビットに対応する電流源にさらに電流源を追加できる構成を示した図である。

図 3 3は、階調 1 2 7と階調 1 2 8の電流差を示した図である。

図 3 4は、図 2 5の 2 5 6階調表示のドライバにおけるトランジスタ

2 4 1出力電流値の理論値からのずれの許容限と表示階調の関係を示した図である。

図 3 5は、図 3 9の出力段を持つソースドライバにおいて、階調反転を検出し捕正を行う際の回路構成を示した図である。

図 3 6は、階調 3と階調 4の階調差を示した図である。

図 3 7は、階調 1 3 1 と階調 1 3 2の階調差を示した図である。

図 3 8は、階調に応じた電流、階調に応じた電圧を 1水平期間内でいずれか 1つを選択し出力するか、時間的に順に出力するようにできるようにした場合の出力段の構成を示した図である。

図 3 9は、嵩上げ信号線を用いたときの最上位ビット電流源電流嵩上げ機能付きの電流出力段を示した図である。

図 4 0は、プリチャージ電源 2 4の電圧が複数あり、複数の電圧のどれを選択し出力し電流出力を行う力、電流出力のみを行うことが可能なソースドライバにおけるプリチャージパルス、プリチャージ判定信号とソース信号線の関係を示した図である。

図 4 1は、本発明におけるプリチャージ電圧を出力するかどうかを判定するフローチヤ一トを示した図である。

図 4 2は、本発明のプリチャージ印加方式を実現するためのプリチヤ一ジ判定信号生成部を示した図である。

図 4 3は、階調反転が起こった場合に嵩上げ信号のレベルを変更することで階調反転をなくす機能を有するソースドライバの構成の一例を示した図である。

図 4 4は、カレントミラー形式の画素構成を用いた表示装置を示した図である。

(符号の説明）

1 1 映像データ

1 2 データ線

1 3 アドレス

1 4 振り分け後データ

1 5 クロック

1 6 スタートノヽ⁰ノレス

2 0 電子ボリューム制御信号コントロール I C

フレキシプル基板

表示パネル

表示領域

ゲートドライバ

電流出力型ソースドライバ I C ソースドライバ有機層

出力イネ一プル

階調データ抵抗

演算増幅器

トランジスタ

抵抗

電圧調節部切り替え手段（スィツチ）制御データ

基準電流線

分配用ミラートランジスタ階調表示用電流源 1 04 電流出力

1 0 6 デジタルアナログ変換部

1 0 7 共通ゲート線

1 0 8 スィッチ

1 8 1 クロック B

20 3 E L電源線

2 04 a ゲート信号線 1

2 04 b グート信号線 2

2 1 4 映像信号

2 1 5 筐体

2 2 1 本体

2 2 2 撮影部

2 2 3 シャツタスイッチ

2 24 フアインダ一

2 2 5 表示パネル

2 3 1 ァンテナ

2 3 2 キー

2 3 3 筐体

2 3 4 表示パネル

24 1 トランジスタ

3 1 1 基板

3 1 3 E L電源線

3 8 8 プリチャージ電圧信号

発明を実施するための最良の形態 (実施の形態 1 )

以下、本発明の実施の形態 1の電流出力型半導体回路の構成および動作を図を用いて説明する。

本発明の電流出力型半導体回路では、追加する 2ビット分に関しては、従来の 6ビット分の下位側に追加する。そのためこれまでの 6ビット出力に用いた階調表示用電流源 1 0 3の電流値の 4分の 1を出力する電流源を用意し、これを 3つ追加することで 2 5 6階調出力を行う。図 2 4 に 8ビット出力を行う電流出力段の概念図を示す。

8ビット化により增加するトランジスタ数は 3個であるため、上位側に追加するのに比べ回路規模の增加が小さい構成が実現可能である。

白表示（最高階調表示）での電流値の調整は " I " の値を調整すれば良く、この " I " の値は図 8の構成の基準電流 8 9を制御すれば変化できるため、アプリケーションに応じて制御データ 8 8を入力することで実現する。

図 2 4の構成をトランジスタで実現したときの例を図 2 5に示す。上位 6ビット分のトランジスタ 2 5 2は、本発明の第 1の単位トランジスタに一例として対応し、下位 2ビット分のトランジスタ 2 5 1は、本発明の第 2の単位トランジスタに一例として対応する。トランジスタ群 2 4 1 a、 2 4 1 bは、本発明の第 1の電流源群に一例として対応し、トランジスタ群 2 4 2 a、 2 4 2 b、 2 4 2 c、 2 4 2 d、 2 4 2 e、 2 4 2 f は、本発明の第 2の電流源群に一例として対応する。入力映像信号データ D [ 7 : 0] に対して、 D [ 0] と D [ 1 ] 間、 D [ 2 ] D [ 7] 間では、ビット毎の重みを出力に接続されるトランジスタの個数を変化することで表現し、下位 2ビットと上位 4ビット間の重み付けはトランジスタのチャネル幅によりきめた。トランジスタ 2 5 1 と 2 5 2では、 2 5 2の方がチャネル幅がおよそ 4倍となるように設計する。ただし、チャネル幅の比と出力電流の比がびったり一致するわけではないため、 3 . 3倍から 4倍の間でシミュレーションや T E G トランジスタ実測データを元に、トランジスタのチャネル幅の割合を決定することでより階調性の高い出力段を構成できる。

出力電流は各ビットに接続された電流源トランジスタの数により決まり、 1つのトランジスタに流れる電流量を個数分積み重ねるような形で、出力電流を変化させる。図 2 4及び図 2 5の 8ビット出力の場合、階調と出力電流特性は図 2 6のようになる。（なお紙面の関係上、下位 6 4階調のみを図示）上位 6 ビットのトランジスタ 2 5 2により 2 6 2の領域で示される電流が出力され、下位 2 ビットのトランジスタ 2 5 1により 2 6 1の領域で示される電流が出力される。 2 6 2の電流はトランジスタの個数の違いにより電流値を変えているため、刻み幅のばらつきは 1 %以下にできる。出力電流の大部分は 2 6 2の部分であるため、 2 6 1の部分の電流に多少ばらつきが生じても階調のリユアリティに影響を与えない。また 2 6 1の刻み幅が所定の値に比べ増減しても、 4階調に 1回のみ刻み幅が異なる部分がでるだけで、 2 6 2と 2 6 1の出力電流に対する割合を考慮すると実用上は問題ない。 2 6 2の電流割合が小さくなる低階調領域では、人間の目の特性上輝度差を認識しにくく、刻み幅のばらつきは更に目立たなくなるため、問題ない。

上位 6ビット分のトランジスタ 2 5' 2による隣接端子間の出力ばらつきは 6ビットドライバのものと同一のものを用いていることから、ばらつきは 2 . 5 %以内となり、出力電流ばらつきによる縦筋は発生しないことを確認済みである。

一方新たに足した 2ビット分のトランジスタについては、チャネル幅を単純に 4分の 1にしただけでは、トランジスタのチャネル面積が小さくなることから、ばらつきが増加し、 2 . 5 %を超える。（隣接端子間の出力電流ばらつきはトランジスタ面積の平方根に反比例する）図 1 9に図 2 5の出力段の構成における階調と隣接閬電流ばらつきの関係を示す。単純に下位 2ビット分のトランジスタ 2 5 1のサイズを小さくした場合には、実線 1 9 1及び破線 1 9 2で示す階調とばらつきの関係となり、階調 3以下でばらつきが 2 . 5 %を超える問題がある。単純にチャネル幅を 4分の 1にした場合でのばらつきと階調の関係を図 1 4 ( b ) に示す。階調 1から 3ではばらつきが 2 . 5 %を超えるため、許容できない。

そこで、本発明では階調 1から 3の出力に寄与する 3つのトランジスタ 2 5 1のみ（トランジスタチャネル幅） Z (トランジスタチャネル長）の値を維持し、出力電流は変化させずに、チャネル幅とチャネル長を大きくしてチャネル面積を大きくすることでばらつきを低減させる。図 1 4 ( a ) に例を示す。この場合ではチャネル長、チャネル幅共に 2倍とし、チヤネル面積を 4倍とすることで全ての階調でばらつきを 2 . 5 % 以内とした。

なお本例では、理論上の数値を述べており、実際にはトランジスタ群 2 4 1 a及ぴトランジスタ群 2 4 1 bのチャネル幅はこの値よりも大きくなる。大きくなる方向に作成するため、出力電流のばらつきに対しマ一ジンを持つ方向に進むため、理論値でまず計算設計し、最後に実測データに基づいて変更すればよい。

この方法によるチップ面積の增加は全体の 7割に対し 1 . 0 5倍であることから、全体としては 1 . 0 4倍程度の増加となるため、増加率が少なくかつ、ばらつきが見えない表示が可能となる。また階調とばらつきの関係も図 1 9に示す 1 9 1 と 1 9 3の実線で示した関係となり全階調でばらつき 2 . 5 %を実現した。

更に、トランジスタ群 2 4 1 とトランジスタ群 2 4 2のトランジスタ群はそれぞれ異なるサイズで形成されているため、シミュレーションと実測値とのずれからトランジスタ群 24 2の電流出力に対し、トランジスタ群 24 1の電流出力が大きくなつたり、小さくなつたりする。

トランジスタ群 24 1の電流出力がトランジスタ群 24 2の出力電流に対して小さくできたとしても出力が 0であったり、負の電流が流れるわけでもないため階調反転は起こらないため、問題はない。

—方で、トランジスタ群 24 1の電流出力がトランジスタ群 24 2の出力電流に対して大きくなった場合にはトランジスタ群 24 1のトランジスタが出力に寄与する階調と寄与しない階調が隣接する階調間で階調反転が起こる可能性がある。例えば階調 3 と 4の間や、 1 2 7と 1 2 8 の間である。

階調 3 と 4の間では、図 3 6に示すように 3 3 %の輝度差がある。出力ばらつきは図 1 4に示すように 2. 5 %程度であるから、仮に階調差が小さくなる方向にばらつきが発生したとしても 3 0 %の差はある。従つて、シミュレーション値に比べ、実際のトランジスタ群 24 1の電流出力が 3 0 %大きくなっても問題はない。

階調 1 2 7と 1 2 8の間では、図 3 3に示すように 0. 7 9 %の階調差となる。階調 1 2 7のうち 1 24階調分と、階調 1 2 8は同一サイズのトランジスタ 2 4 2により出力されるため、ばらつきは隣接間ばらつきと同様に 0. 5 %程度である。そのため階調差は最小で 0. 2 9 %になる可能性がある。トランジスタ群 24 1のトランジスタによる電流が大きくなつても、全体として 0. 2 9 %までに抑えられればよい。トランジスタ群 24 1のトランジスタの電流は最大でも 1 2. 3 %までであれば階調反転することはない。

階調 1 2 8を超える場合、例えば階調 1 3 1 と 1 3 2間では、図 3 7 に示すように、階調差は 0. 7 5%であるが、いずれもトランジスタ群 2 4 2 f の電流出力を持ち、異なるのはトランジスタ群 2 4 2 a、トランジスタ群 2 4 1 a、トランジスタ群 2 4 l bの 3つである。トランジスタ群 2 4 2 f に比べ、トランジスタ群 2 4 2 aの電流は 3 2分の 1であり、トランジスタのばらつきによる電流値の変化は 1 2 8階調以下の場合.に比べ小さくなる。この場合 0 . 0 8 %小さくなる可能性があり、その結果トランジスタにばらつきがあったとしても 0 . 6 7 %の輝度差となる。 1 2 7と 1 2 8間に比べ輝度差が大きくなること、トランジスタ群 2 4 1の電流出力の占める割合が小さくなることから少なくとも 1 2 7 と 1 2 8間に比べてトランジスタ群 2 4 1のトランジスタの電流が大きくなっても問題はない。

トランジスタ群 2 4 1のトランジスタの電流量がシミユレーション値 (理論値）よりも大きくなつても階調反転が起きない範囲と、表示階調との関係を図 3 4に示す。

図 3 4によると、最も理論値からのずれを許さないのが、 1 2 7 と 1 2 8階調間で、この場合に 1 2 . 3 %である。少なくとも理論値と実際の値が 1 2 %ずれなければ、階調反転がおきずに電流出力が実現できる。図 2 4及ぴ図 2 5の構成における 8ビットドライバにおいて、下位 2 ビット（トランジスタ群 2 4 1で出力）と上位 6 ビット（トランジスタ群 2 4 2で出力）のトランジスタサイズを変えたとしても、階調反転なく表示することが可能となる。

最も階調反転が起きやすいのは階調 1 2 7と階調 1 2 8の間であるため、この 2階調間で階調反転が発生した場合でもリペアにより階調反転をなくす回路を組み込んだ電流出力段 2 3の 1出力の回路構成を図 3 2 に示す。

図 2 5の構成に比べ、 1 2 8階調以上での電流増加用トランジスタ 3 2 2と切り替え部 3 2 1が加えられたことが特徴である。切り替え部 3 2 1の端子 3 2 3は 3つありそれぞれ、電流増加用トランジスタ 3 2 2、グランド電位、電流源 2 4 2 f に接続されている。切り替え部 3 2 1では通常は、 3 2 3 a と 3 2 3 bが接続され、 3 2 3 cは未設続状態となっている。そのため、電流増加用トランジスタ 3 2 2は電流出力には影響しない。階調反転がない場合にはこの状態で出荷する。

一方で、トランジスタ群 2 4 1の電流が多くなった場合に階調反転が起こった場合には、 1 2 8階調以上の電流を増加させて、階調反転を防止するため、レーザーなどによって切り替え部 3 2 1の接続を変更し、端子 3 2 3 a と 3 2 3 cを接続させる。

これにより、 1 2 8階調以上の電流が增加し、階調反転を防止できる。電流增加用トランジスタ 3 2 2の電流はトランジスタ群 2 4 1 aの電流の 1 0 %程度の電流を出力するようなものとする。トランジスタ群 2 4 1の電流が 1 2. 3 %を超えると 1 2 7 と 1 2 8階調間で反転が起こるためそれを救済するには 1 0 %程度としておく。トランジスタ群 2 4 1の電流が 2 2 %ずれると、 .1 2 7 と 1 2 8階調間での階調反転を防止できないが、この場合には、すでに 6 3 と 6 4階調間でも階調反転がおこる。 6 3 と 6 4階調間での補正はこの回路では不可¹"能であるため、 2

2 %のずれを考慮する必要がない。

そのため本発明では最も階調反転が起きやすい階調間のみの階調反転のみを救済できるようにする構成としたため、電流增加用トランジスタ

3 2 2の電流はトランジスタ群 2 4 1 aの電流の 1 0 %程度のものでよレ、。

この電流増加用トランジスタ 3 2 2による隣接間ばらつきへの影響は、 1 2 8階調の電流に対し、 3 2 2の出力電流は 1 2 8 0分の 1であることから、全体の 0. 0 8 %であるため無視できる。トランジスタ群 2 4 1 aゃトランジスタ群 2 4 1 aの 4分の 1程度の大きさで作っても問題ない。

各出力に切り替え部 3 2 1を設けたことで階調反転の可能性が小さいドライバ I Cが実現した。これにより、レーザー加工などにより不良品を良品にすることができ歩留まりがあがることが期待できる。

しかし、 1出力毎にレーザー加工を行うとなると、加工に時間がかかることによる作業工数の増大、コストの増加を招くこととなり、歩留まりの上昇の効果ほど値段が下がらない可能性がある。

そこで、図 3 9に示すように電流増加用トランジスタ 3 2 2と電流源 2 4 2 f の接続を切り替え手段 3 9 1を介して行い、嵩上げ信号 3 9 2 により切り替え手段 3 9 1を制御することで外部コマンド入力により嵩上げ信号 3 9 2を用いて 1 2 8階調目の電流を容易に嵩上げできる構成を考えた。

嵩上げ信号 6 1 2は出力ごとに設定できればよいが、この場合信号線ごとの嵩上げ信号 6 1 2の値を保持するラツチが必要である。各ラツチへの信号の分配は映像信号を分配するために用いるシフトレジスタを共用すれば 1ビットの信号入力 3 9 2により可能である。しかしラツチを信号線分設けるため回路規模が大きくなる問題がある。ラツチ部 2 2が保持すべきデータのビット数が各ソース線で 1 ビット増加する。回路規模が大きくなっても良い場合もしくは微細プロセスを用いて、全体に占めるラツチ部の面積が小さい場合には出力毎に嵩上げ信号を制御して嵩上げするしないを決めてもよいが、階調反転が起きる場合には、シミュレーション値と実測値がかけ離れた場合に発生することから、基本的には全ての端子共通で、電流増加用トランジスタ 3 2 2の要不要の判定がなされるはずである。

そこで嵩上げ信号線 3 9 2は 1つのソースドライバ内において全て共通の 1本の信号線とし、この信号線の制御によって、全ての出力で 1 2 8階調以上の電流を増加させるかどうかを決める。

この信号線は例えば、通常はローレベルとし、切り替え部 3 9 1が非導通状態として置くが、レーザー加工で、嵩上げ信号線 3 9 2をハイレベルに切り替えることで、全出力一括で制御するようにすれば、短期間でリペアを実施できる。図 4 3に示すような回路 4 3 1を形成すれば実現可能である。

更に、ソースドライノ I C 3 6内部に R O M 3 5 1を構成できる場合には、外部制御信号により、 R O M 3 5 1の値を書き込み、階調反転が起きた I Cでは R O M 3 5 1には嵩上げ信号線 3 9 2をハイレベルにするように、階調反転が起きない I Cでは R O M 3 5 1には嵩上げ信号線 3 9 2をローレべ Λ ^こするように書き込みを行うようにすればよい。例えば図 3 5のように、 R O M 3 5 1には P Cなど 3 5 2からの信号を検査時に入力できるようにして、出力電流測定手段 3 5 3 の電流値により階調反転が起きているかどうかを P Cなど 3 5 2で検出し、階調反転が起きたときに R O M 3 5 1にはハイレベルの信号を書き込むようにする。階調反転が起きない場合には R O M 3 5 1にはローレベルの信号を書き込む。これにより、自動的に階調反転を補正するかどうかを判定でき、人手を介さずに、不良品をレスキューできるようになり、高速にかつ、安価に I Cを提供できるようになった。

以上の説明においては、ソースドライバは 8 ビットとして説明を行つたが、 8ビットでなくても本発明を実現できる。また、下位 2ビットと上位 6ビットの組み合わせ以外でも図 2 7に示すように、下位 1 ビットと上位 7ビットの組み合わせでも実現可能である。下位 Nビットをあるトランジスタサイズで形成し、上位 Mビットを別のトランジスタサイズで形成することで、（N + M) (≥ 3 ) ビット出力の電流ドライバを実現できる。この場合、下位 Nビットのトランジスタは上位 Mビットのトランジスタの電流出力の 1 Z 2 ^Nの電流を出力すれば最もよい。しかし、階調を表現することができれば、下位 Nビットのトランジスタよりも上位 Mビットのトランジスタの電流出力が大きければよいという場合も考えられる。 .

Nと Mの関係は、 N≤Mであることが好ましい。 Nが大きくなるにつれて Nビットに対応するトランジスタの電流出力割合が大きくなるため、 Nビットに対応するトランジスタの電流値の理論値からのずれの影響が大きくなる。例えば 8ビットドライバの時には、 N = 2、 M = 6のときでは、 1 2. 3 %までずれを許容できるが、 ·Ν= 3、 M= 5のときでは 5. 2 6 %、 N= 4、 M= 4では 2. 4 6 %までしかずれを許容できない。 2. 4 6 %となると、隣接間ばらつきと同一レベルであり、この程度が理論値と実測値のずれを制御できる最小値である。

それゆえ、 8ビットドライバでは N== 4が最大値となる。

一般的に（N +M) ビットドライバにおいても、下位トランジスタ（N ビット分）の理論値からのずれの影響を少なくするため、 N≤Mである必要がある。また N≤Mであっても、隣接階調間の階調性を良くするためには、 N≤ 4であることが好ましい。

なお本発明では表示素子として、有機発光素子で説明を行ったが、無機エレクト口ルミネッセンス素子、発光ダイォードなど電流と輝度が比例関係となる表示素子ならどのような素子を用いても実施可能である。ガンマ捕正をかけた 8 ビットの信号を入力し、ソースドライバ I C 3 6を利用して表示を行うと、 F RCを用いずともガンマ補正のかかった表示を実現することが可能となる。そのためより低階調側の表示がしゃすくなり（F R Cによるフリツ力の影響がなくなる）表示品位の高い表示装置が実現できる。図 2 1から図 2 3に示すような表示装置に必要不可欠なドライノ I C 3 6である。

ここまでは画素 6 7の用いられるトランジスタが ; 型のトランジスタの時の例を示したが、 n型トランジスタを用いても同様に実現可能である。

図 2 0はカレントミラー型の画素構成を n型トランジスタで形成したときの 1画素分の回路である。電流が流れる向きが逆になり、それに伴つて電源電圧が変わる。従ってソース信号線 2 0 5を流れる電流はソースドライバ I C 3 6から画素 6 7に向かって流れる必要がある。出力段の構成はドライノ I C外部に電流を吐き出すよう型トランジスタの力レントミラー構成となる。基準電流の向きも同様に反転する必要がある。このように画素に用いるトランジスタが p、 n両方において適用することが可能である。

(実施の形態 2 )

本発明の実施の形態 2の電流出力型半導体装置における電流出力型ソースドライバ I C 3 6の構成を図 2に示す。出力数は単に 1出力あたりに必要なシフトレジスタ 2 1及びラツチ部 2 2、電流出力段 2 3、プリチャージ電圧印加判定部 5 6、電流出力 Zプリチャージ電圧選択部 2 5 の数を出力数の増減におうじて、增減させることで実現可能であるため、任意の出力数に対応可能である。（ただし、出力数が增加するとチップサィズが大きくなりすぎることと、汎用性がなくなる.ため 6 0 0程度くらいが実用上最大である）

本発明のドライノ I C 3 6の映像信号は制御 I C 2 8から信号線 1 2 及び.1 3により入力される。これを分配部 2 7により映像信号及び各種設定信号を振り分け、映像信号のみをシフトレジスタ部 2 1に入力する。シフトレジスタ部 2 1及び 2つのラツチ部 2 2により各出力端子に分配する。分配された映像信号は電流出力段 2 3に入力される。電流出力段 2 3では、映像信号と基準電流生成部 2 6により生成された基準電流から、階調に応じた電流値を出力する。ラッチ部のうちプリチャージ判定信号データは、プリチャージ電圧印加判定部 5 6に入力される。一方プリチャージ電圧印加判定部 5 6では、ラツチ部 2 2によりラツチされたプリチャージ判定信号と、プリチャージパルスにより、プリチャージ電源 2 4から供給される電圧を出力 5 3に出力するかどうかのスィッチを制御する信号を生成する。これによりプリチャージ電圧印加判定部 5 6 の出力信号に応じてドライバ I C 3 6 の外部に階調に応じた電流を出すか、プリチャージ電源 2 4から供給される電圧を供給するか選択する電流出力 Zプリチャージ電圧選択部 2 5を介してドライバ I C 3 6外部に電流もしくは電圧が出力される。

プリチャージ電源 2 4から出力される電圧は、表示パネルに黒を表示するために必要な電圧値となる。このプリチャージ電圧を印加する方法はアクティブマトリクス型表示装置に電流出力に応じて階調表示を行うためのドライバ I C 3 6特有の構成である。

例えば図 6に示す画素構成のァクティブマトリタス型表示装置において、ソース信号線からある画素に所定電流値を書き込む場合について考' える。プリチャージを行わない場合、つまりプリチャージ回路がない場合、ソースドライバ I C 3 6の出力段から画素までの電流経路に関係する回路を抜き出した回路は図 1 2 ( a ) のようになる。

階調に応じた電流 Iカドライバ I C 3 6内から、電流源 1 2 2 という形で引き込み電流として流れる。この電流はソース信号線 6 0を通じて、画素 6 7内部に取り込まれる。取り込まれた電流は駆動トランジスタ 6 2を流れる。つまり、選択された画素 6 7において E L電源線 6 4から駆動トランジスタ 6 2、ソース信号線 6 0を介して、ソースドライバ I C 3 6に電流 Iが流れる。

映像信号が変化して電流源 1 2 2の電流値が変化すると、駆動トランジスタ 6 2及びソース信号線 6 0に流れる電流も変化する。そのときソース信号線の電圧は駆動トランジスタ 6 2の電流一電圧特性に応じて変化する。駆動トランジスタ 6 2の電流電圧特性が図 1 2 (b ) である場合、例えば電流源 1 2 2が流す電流値が I 2から I 1に変化したとすると、ソース信号線の電圧は V 2から V 1に変化することになる。この電圧の変化は電流源 1 2 2の電流によっておこる。

ソース信号線 6 0には浮遊容量 1 2 1が存在する。 V 2から V 1までソース信号線電圧を変化させるにはこの浮遊容量の電荷を引き抜く必要がある。この引き抜きにかかる時間 Δ Tは、 A Q (浮遊容量の電荷） = I (ソース信号線に流れる電流） Χ Δ Τ C (浮遊容量値） Χ Δ νとなる。ここで Δν (白表示時から黒表示時間の信号線振幅）は 5 [V]、 C = 1 0 p F、 I = 1 0 n Aとすると、 Δ Τ= 5 0 ミリ秒必要となる。これは Q C I F +サイズ（画素数 1 7 6 X 2 20) を 6 0 H zのフレーム周波数で駆動させるときの、 1水平走査期間（ 7 5 μ秒）よりもながくなるため、仮に、白表示画素の下の画素に黒表示を行おうとすると、ソース信号線電流が変化途中に画素に電流を書き込むためのスィツチトランジスタ 6 6 a、 6 6 bが閉じてしまうため、中間調が画素にメモリーされることにより白と黒の中間の輝度で画素が光ってしまうことを意味する。

階調が低くなるほど Iの値が小さくなるため、浮遊容量 1 2 1の電荷を引き抜きにくくなるため、所定輝度に変化する前の信号が画素内部に書き込まれてしまうという問題は、低階調表示ほど顕著に現れる。極端にいうと黒表示時は電流源 1 2 2の電流は 0であり、電流を流さずに浮遊容量 1 2 1の電荷を引き抜くことは不可能である。 ' そこで、電流源 1 2 2にくらベてィンピーダンスの低い電圧源を用意し、必要に応じてソース信号線 6 0に印加する構成をとることにした。この電圧源が図 2のプリチヤ一ジ電源 2 4に相当し、印加できるための機構が 2 5である。

1つのソース信号線 6 0に対する概略回路を図 1 3に示す。プリチヤージ電源 2 4から供給される電圧をソース信号線 6 0に印加することで、浮遊容量 1 2 1 の電荷を充放電できるようにした。プリチャージ電源 2 4から供給される電圧は、図 1 2 ( b ) の特性に応じて各階調電流に対応した電圧を供給できるようにしてもよいが、電圧発生回路にもデータ 5 4に応じたデジタルアナログ変換部が必要となるため回路規模が大きくなる。小型のパネル（ 9インチ以下）では、浮遊容量 1 2 1の容量値が 1 0〜1 5 p Fであることや、画素数が少ないため、垂直走査期間が比較的長く取れることから、実用上はプリチャージ電源 2 4で発生する電圧は最も電流値の書き込みが難しい黒階調に対応した電圧のみ発生することが費用（チップ面積）対効果の面で十分であるといえる。（なお大型、高精細パネルにおいては、あとで説明する図 3 8に示すように、デジタルアナ口グ変換部を用いたドライバ I Cも考えられる。）

小型パネルにおいてはプリチャージ電源 2 4から発生する電圧は 1つでよく、データによって、電圧を出力するかどうかの判定を行い、スイツチ 1 3 1 の制御さえすればよくなる。つまり、ある映像信号に対応する電流出力を行う前に、電圧源 2 4を印加するかどうかを判別する 1 ビットの信号線（プリチャージ判定信号）を用意する。

図 1 3の回路構成における電圧印加判定動作を図 9に示す。プリチヤージ判定信号 5 5により、電圧を印加するかどうかを判定する。この例では、 " H " レベルでは電圧印加あり、 " L " レベルを電圧印加なしとしている。画素回路 6 7内部の駆動トランジスタ 6 2のゲート電圧がプリチヤ一ジ電源 2 4の出力電圧と同じになる時間は、ソース信号線 6 0の配線容量及び配線抵抗の積で表される時定数で決まる。プリチャージ電源 2 4 出力のバッファサイズ及ぴパネルサイズにもよるが、 1〜5 秒程度で変化可能である。

電圧により階調表示を行うと、駆動トランジスタ 6 2の電流一電圧特性のばらつきにより、同一電圧を各画素に供給できたとしても、 E L素子 6 3に流れる電流が異なり、輝度むらが発生するので、駆動トランジスタ 6 2のばらつきを補正するために、 1〜 5 μ秒で所定電圧にした後、電流出力を行うようにする。

そのための電圧出力と電流出力の切り替えをプリチャージパルスを用いて行う。プリチャージパルス及びプリチャージ判定信号 5 5が同時に " Η " の時のみプリチャージ電源 2 4の電圧を出力し、それ以外の場合では電流出力を行うことで、電圧印加が不要な場合には電流出力を、電圧印加が必要な場合でも電圧印加後電流によりばらつき補正を行うことができるようになる。

プリチャージ電源 2 4を制御するスィツチ 1 3 1については以上の動' 作を行うが、電流出力制御部 1 3 3によるスィッチ 1 3 2の動作は図 1 5のように、電流出力期間 1 5 2ではオンである必要があるが、電圧出力期間においてはオンであってもオフであっても良い。

オフであればプリチャージ電源 2 4の出力がそのままソースドライバから出力されるので問題ない。一方でオンであってもデジタルアナ口グ変換部 1 0 6による電流出力先 1 0 4の電圧は負荷によって決まるため、プリチャージ電源 2 4が出力されていれば、ソース信号線 6 0の電圧はプリチヤ一ジ電源 2 4と同一電圧となる。そのためスィッチ 1 3 2はどの状態にあっても良い。そのため、スィッチ 1 3 2及び電流出力制御部 1 3 3はなくても構わない。ただし実際には、プリチャージ電源 2 4の出力にオペアンプが用いられるとすると、オペアンプから階調表示用電流源 1 0 3に電流が.引き込まれるようになり、オペアンプの電流出力能力を高める必要がある。そのため、オペアンプの能力を高めることができない場合には、スイツチ 1 3 2を設け、スィツチ 1 3 1 と逆の動作をさせるようにして、オペアンプの電流出力能力不足を捕う構成とすることが多い。

スィッチ 1 3 2の有無は、ドライバ設計時のオペアンプの設計次第で決まるものである。ォペアンプを小さくする場合にはスィッチ 1 3 2を設け、ォペアンプもしくはプリチヤ一ジ電源 2 4がソースドライバ 3 6 外部から供給され、十分に電流出力能力のある電源を用いている場合には、ソースドライバの回路規模を小さくするためにスィッチ 1 3 2と電流出力制御部 1 3 3をなくす構成とすることがある。

プリチャージ電源 2 4から出力される電圧値が、黒階調時の電流に対応した電圧（以降黒電圧という）のみとしたことから、例えば、階調データ 5 4が連続した複数の'水平走査期間にわたって白の階調を表示するとした場合、ソース信号線は黒、白、黒、白状態を繰り返すことになる。もし、プリチャージを行わない場合、白状態が連続して発生することになる。つまりプリチャージを行うことによりかえって、信号線の変化を激しくすることになる上、白表示時の電流によっては、白になりきらず書き込み電流不足を生じるおそれがある。

そこで、プリチャージ判定信号を用いて、電流が比較的たくさん流れる階調ではプリチャージを行わず、黒階調付近の所定電流に変化しにくい階調のみプリチャージ電源 2 4のアシストを受けるようにすればよい。例えば階調 0 (黒）の時のみプリチャージ電圧を入れる期間があり、その他の階調表示時にはプリチャージ電圧を入れないようにすることが最も効果がある。最低階調時の輝度を低くすることでコントラストも上昇し、より美しい絵が表示可能となる。

例えば、図 1 7 ( a ) に示すように、階調データ 5 4が 0の時にのみプリチャージ判定信号 5 5をたてることで、階調 0時のみプリチャージを行うことができる。 . また、階調データ 5 4が 0、 1の時にプリチャージ判定信号 5 5をたてれば、階調 0、 1の時にプリチャージを行うことができる（図 1 7 ( b ) ) _c ところで、全画面が黒表示といったソース信号線の変化がないパターンにおいては、 1フレームのはじめのみプリチャージ電圧を印加すれば、あとは黒電流のみでも十分所定の階調が流れる。

つまり同じ黒表示時においても、前の水平走査期間でソース信号線に流した電流値によって、電流のみで所定電流値まで変化する時間が異なり、変化量が大きくなるほど、変化に時間がかかる。例えば白表示後の黒表示をするには時間がかかるが、黒表示後に黒表示を行う場合では信号線は駆動トランジスタ 6 2のばらつき分のみの変化となるため変化に要する時間は短い。

そこで、階調データ 5 4に同期して、プリチャージ電圧を印加するかどうかを判定する信号（プリチャージ判定信号 5 5 ) を色ごとに導入することで、任意の階調で、もしくは同一階調でもプリチャージありなしを選択できるような構成を導入することも可能である。

階調データ 5 4に対し、プリチャージ判定信号 5 5を付加する。これに伴い、ラツチ部 2 2もプリチャージ判定信号をラツチする必要があるため、映像信号ビット数 + 1 ビットのラツチ部を持つようにする。

図 1 7 ( c ) では階調 0のときでかつ、前期間での階調が 0でないときにプリチャージを入れた場合（階調 0の時にプリチャージするが、連続する場合には階調 0でもプリチャージを行わない）を示している。この方法では、前の方法と異なり同一階調でも、 1水平走査期間前のソース信号線の状態に応じてプリチャージをしたりしなかったりを選択できる利点がある。

なお、このプリチャージ判定信号は制御 I C 2 8から供給される。制御 I C 2 8のコマンド操作により図 1 7 ( a ) から（ c ) に示したようにプリチャージ判定信号 5 5のパターンを変更させて出力することができる。

ソース信号線の容量や、 1水平走査期間の長さに応じて、ソースドラィバ I C 3 6外部から柔軟にプリチャージの設定を変更させることが可能であり、汎用性がますという利点がある。

プリチャージ判定信号 5 5を制御 I C 2 2で発生させる方法について説明する。入力映像信号に対し、プリチャージをするかどうかの判定を行い、その結果をプリチャージ判定信号 5 5 として制御 I C 2 2からソースドライバへ出力する。

プリチャージをするかどうかの判定に対し、ソース信号線の電流変化量と、ソース信号線に流れる電流値が所定電流値にまで変化するかどうかに影響するという観点から、 1行前の状態による判別、当該行の表示階調による判別、を行う。

例えばソース信号線の状態が、白、黒、黒となる場合には白から黒になるときには変化量が大きく時間がかかるが、黒から黒へのように複数の行にわたり同一階調を表示する場合、同一階調を表示する行に対応する期間でソース信号線電流の変化は、ばらつきを補償する分のみであるため変化量が小さい。

このことを利用して、 1行前のデータを参照し 1行前のデータと当該データの階調差が大きい場合にのみプリチャージ電圧から電圧出力を行うようにする。前の例では、白から黒に変化する場合にプリチャージを行い、黒から黒への変化時にはプリチャージを行わないようにする。黒から黒へのばらつき補正に必要な変化の時間がプリチヤ一ジを行わない分長くすることが可能であり、より補正の精度を高めることが可能となつた。これにより 1行前の階調と当該行の階調データが同一であるときにはプリチャージをしないということが好ましいことがわかる。

更に、プリチャージをするための電圧は黒状態に対応する電圧のみであることから、 1行前の状態に比べ、当該行の輝度が高い場合には、黒状態にせず、所定の電流のみで階調表示を行えばよい。従って、 1行前の階調に比べ当該行階調が高い場合には、プリチャージをしないことが好ましいことがわかる。

.さらに当該画素が中間調以上の場合は電流量が多いため、所定電流まで変化することが容易となるため、 1行前の画素によらずプリチャージは不要となる。ただし、解像度が高い場合や、中間調でも電流暈が少ない場合、パネルサイズが大きいなど変化しにくい場合は、 1行前の画素が中間調以下の場合にプリチャージを行っても良い。

一般に電流値の変化は、黒から白状態の変化に比べ、白から黒状態に変化する方が難しい。これは、前にも説明したとおり、これから表示する表示階調に応じた電流により 1行前のソース信号線の状態から所望のソース信号線の状態まで変化させなければならず、電流値が小さい低階調部ほど変化が難しくなる。更に変化量が多い場合には変化しきる前に、水平走查期間が終わってしまう。そこで変化に時間がかかる、変化量が大きくかつ当該階調が低階調の場合、つまり 1行前の画素の階調が中間調以上であるときに、当該画素の輝度が中間調以下となる場合にプリチヤージを行うようにすることが効果的である。

1行前が中間調以下であれば、当該画素の輝度が中間調以下の場合でも変化量が少ない分、所定階調を表示できる。これにより、当該画素の輝度がある階調より大きい場合では、プリチヤージを行わず、ある階調以下の場合では、 1行前の階調により、 1行前のデータに応じて、 1行前のデータよりも大きい場令にはプリチヤ一ジを行わず、 1行前のデータよりも小さい場合にはプリチャージを行うようにする。 1行前のデータと同一の場合には当該行の階調によらずプ' リチャージを行わないとする。

なお 1行前データが存在しない 1行目のデータに関しては、 1行目でのデータを画素に書き込む直前の状態、つまり垂直プランキング期間でのソース信号線の状態が重要となる。

1フレーム間の中にどの行も選択されない垂直ブランキング期間が一般的に存在する。このときソース信号線はスイッチングトランジスタによりどの画素からも切り離され、電流の流れる経路がなくなる。ソースドライバ I Cの電流出力段が図 1 3のように構成された場合、垂直ブランキング期間では電流出力 1 0 4の先にはソース信号線しか接続されておらず、階調表示用電流源 1 0 3が電流をソース信号線から引き込もうとしても、電流経路がないため引き込めない。

階調表示用電流源 1 0 3はそのため無理にでも電流を引き込もうとして電流源 1 0 3を構成するトランジスタのドレイン電圧を低下させる。ソース信号線の電位も同時に低下する。

垂直ブランキング期間が終了し、 1行目の画素に電流を供給しようとするときにはソース信号線電位の低下が大きくなり、通常の白表示時に比べてもソース信号線電位が低下する。（ここでソース信号線の電位は白表示時が最低で、黒表示時が最高電位となる。図 6の画素構成とした- とき）そのため、階調に対応した電流値になるまでソース信号線の電位を変化させることが他の行に比べて難しくなる。（必要な変化幅が大きい）ソース信号線電位の低下が大きい場合、白表示時に比べて更に電位が低下し、 1行目に白表示を行う場合でも変化に時間がかかる場合、所定輝度に比べて高い輝度'で表示が行われてしまう。垂直プランキング期間終了後すぐに走査を行う行に関しては表示階調によらず、プリチャージ電圧を出力することが望ましい。

そこで本発明では垂直同期信号を利用して、垂直ブランキング期間の次の行に相当するデータに対応したプリチャージ判定信号では強制的にプリチャージを行うような信号として、 1行目の輝度が他行の輝度と異なる問題を解決した。

なお、ソース信号線の電位低下を少しでも和らげる方法として、垂直プランキング期間においては階調データ 5 4に黒表示データを入力し、スィッチ 1 0 8を非導通状態とすることでソース信号線電位の低下を抑えてもよい。また、電流出力 1 0 4 とソース信号線の間にスィツチを設け、垂直ブランキング期間ではそのスィツチを非導通状態とするようにしてもよい。このスィツチは電流電圧選択部 3 8 5と兼用にしてもよく、スィッチの状態が 3値とれるようにして、電流出力、電圧出力、ソース信号線と切り離すというようにすれば、スィツチの構成数を減らすことが可能である。

所定の階調が書き込みにくい現象、特に黒が中間調表示となる現象については、表示画像の平均輝度、点灯率に影響する。点灯率が高い場合には全体的に輝度が高くなつており、少数の黒表示画素が、中間調表示となっていても、視認できない。一方で、点灯率が低い場合にはほとんどの画素の輝度が低く設定されておりこの輝度が正常に表示できない場合には、ほぼ全面の輝度が変化することから、本来の映像からかけ離れた表示となり、表示品位に大きな影響を及ぼす。

そこで、表示品位への影響が少ない点灯率が高い表示では、電流駆動による均一な表示を優先するためにプリチャージをせずに、黒表示輝度の上昇が目立つ点灯率が低い表示においてプリチャージをするような設定ができるようにする。

パネルの点灯率は 1 フレーム間全ての輝度データを加算することにより算出可能である。この方法で得た点灯率の値により、点灯率が高い場合プリチャージを行わない、点灯率が.低い場合にはこれまでの判定結果に基づいてプリチャージを行うようにすることで、低階調表示の画素の輝度'を忠実に表示できるようにできる。

以上に示したプリチャージの方法を行うためのフローチャートを図 4 1に示す。

映像信号と強制プリチャージ信号から強制プリチャージ信号が有効の場合、映像信号によらずプリチャージ電圧を出力する。出力される電圧値は電圧数が複数ある場合には映像信号に応じて変化させてもよい。ここで 1行目に対応する映像信号が入力されているときのみ強制プリチヤージ信号を有効にすると、 1行目のデータは映像信号によらずプリチヤージを行い、垂直ブランキング期間にソース信号線電圧が低下することによる電流が所定値まで変化しにくくなる現象を回避することが可能となる。

強制プリチャージ信号が無効の場合、次に入力映像信号の階調を判定する（4 1 2 )。小型パネルや解像度の低いパネルでは電流量が低階調部に比べて多い高階調領域では、所定期間（ 1水平走査期間）内で電流のみで所定電流値まで変化させることが可能である。そこで^ 4 1 2において所定電流を書き込むことが可能な階調においてはプリチャージを行わず、電流だけでは所定電流とならない階調ではプリチャージを行うような判定を行う。

次にプリチャージが必要な特定階調以下の場合は 4 1 3に進む。（ここで特定階調については表示パネルにより異なるため外部コマンドにより特定階調を設定できることが好ましい） 1行前の映像信号の状態によりプリチャージするしないを判定する。 1行前のデータよりも今の映像信号データの方が高階調の場合にはプリチャージにより黒にすると、かえって信号線の変化が大きくなるため、プリチャージをしないようにする。また同様に 1行前と同じ階調である場合にでも同様にプリチャージをしないようにする。

これまでの判定ですベてプリチャージを行うと判定した場合について、次に点灯率を参照し、点灯率が高い場合には判定結果によらずプリチヤージしないようにする。点灯率が低い場合には判定通りにプリチャージを行う。

なお本説明では 4 1 1から 4 1 4のすベての過程を順に通してプリチヤージをするかどうかを判定したが、必ずしも全ての過程がなくてもよい。

なおプリチヤ一ジ電源 2 4の出力が複数ある場合には、スィッチ 1 3 1は複数存在し、印加判定部の出力もプリチャージ電源 2 4の（電圧出力数 + 1 ) 通り考えられる。出力が（電圧出力数 + 1 ) 通りあることから、プリチヤ一ジ判定信号 5 5も 1 ビットではなく、 Nビット（ 2 ^N≥ (電圧出力数 + 1 )、 Nは自然数）にする必要がある。ラッチ部 2 2のビット数もそれに応じて変更することで対応可能である。図 4 0に 2ビットのプリチャージ判定信号 5 5での例を示す。プリチャージ電源 2 4の電圧値が 3つある場合であり、プリチャージ判定信号が両方とも 0のときには電流のみを出力し、全て 1の時には、第 1の電圧を出力する期間を持ち、 5 5 a のみ 1の時には、第 2の電圧を出力する期間を持ち、 5 5 bのみ 1の時には第 3の電圧を出力する期間を持つようにすると、階調に応じてプリチャージ判定信号 5 5を制御することで、適切なプリチヤージ電圧を印加することが可能となる。

本発明によるプリチャージの方法を実現する回路プロックを図 4 2に示す。映像信号 4 1 0に対し各プロックによる判定の結果としてプリチヤージするかどうかの判定信号が 4 1 7に出力される。映像信号 4 1 0 とほぼ同一タイミングで出力される判定信号 4 1 7により、ソースドラィパ側でプリチャージを行うかどうかが決まる。シリアルパラレル変換部 4 2 7は必ず必要というわけではなく、図 2の 3 6で構成されたソースドライバ I Cと組み合わせて実現する.際に、ソースドライバ 3 6 の入力インターフェースにあわせるために必要なものである。

映像信号 4 1 0はプリチャージ判定部（4 2 1 ) 及び記憶手段（4 2 2 ) に入力される。

強制プリチャージは図 4 1の 4 1 1に示すように、映像信号 4 1 0によらず、強制プリチャージ信号 4 1 6が入力されたときにプリチャージを行う、となるため全てのプリチャージ判定ブロックの最終段に、判定結果をマスクする形で揷入すればよい。そのため図 4 2ではプリチヤ一ジフラグ生成部 4 0 8は最終段に構成されている。プリチャージ判定信号 4 1 7は " H " レベルにてプリチャージをするとするのであれば、このブロックは論理和のみで構成すると所望の動作を実現できる。

1行前のデータが、今のデータよりも小さい場合にはプリチャージを行わないことから、まず 1行前と当該行のデータを比較する。そのための回路として、記憶手段 4 2 2と 1行前データ比較部 4 0 0がある。記憶手段 4 2 2は、ソースドライバ 3 6の出力数分のデータを保持できる容量を持ち、映像信号を 1水平走査期間の間保持することで、 1行前のデータを持っておく。この記憶手段 4 2 2の出力と、映像信号 4 1 0を比較することにより、 1行前と当該行のデータを比較し、比較結果を次のプリチャージ判定部に入力する。比較結果は、プリチャージするもしくはしないを表す 1 ビットで出力される。

,また電流のみで書き込みが可能な高階調データである場合にはプリチヤージを行なわないことから、映像信号 4 1 0を参照し、プリチャージ印加階調判定信号 4 2 9で設定された階調より大きいか、以下かを判別しプリチャージを行うかどうかの信号を出力する。

さらに点灯率により判定を行う。点灯率で判定部 4 0 9により、計算された点灯率データ 4 2 0及び点灯率設定信号 4 1 8から、点灯率設定信号 4 1 8により決められた点灯率を超えた場合にはプリチャージを行うという信号を出力する。

1行前データ比較部及ぴプリチャージ判定部及び点灯率で判定部の出力と強制プリチャージ信号 4 1 6が入力されるプリチャージフラグ生成部 4 0 8では、強制プリチャージ信号 4 1 6によりプリチャージを行うときには他の信号によらず、プリチャージする信号を 4 1 7に出力する。それ以外の場合では、 1行前データ比較部及ぴプリチャージ判定部及び点灯率で判定部の出力が全てプリチャージするとなったときのみプリチヤージするように出力を行う。

これにより映像信号 4 1 0に対応したプリチャージフラグ 4 1 7は図 4 1のフローに従って判定された結果に対応した出力を行うことになる。シリアルパラレノレ変換部 4 2 7は図 3 のソースドライバ 3 6の入カインターフェースにあわせるために必要なのであり、各色の映像信号及ぴプリチャージ出力 4 1 7 (色ごとにある）がパラレル転送される場合には不要である。（そのままソースドライバへ出力する）

なお図 2の構成では制御 I C 2 8 とソースドライバ 3 6が別のチップで構成された例を示しているが、同一チップで構成した一体型のチップでも構わない。この場合、図 4 1や図 4 2の構成はソースドライバ 3 6 に内蔵される。プリチャージ電源 2 4の出力電圧値は電子ポリユームなどで制御できることが好ましい。所定電流を流すためのプリチャージの電圧は E L電源線 6 4の電圧を基準に決められるためである。図 1 2においてソース信号線 6 0に電流 I 2を流そうとするとトランジスタ 6 2のドレイン電流一ドレインゲート間電圧の関係（図 1 2 ( b ) ) からソース信号線 6 0 の電位は（E L電源線 6 4の電圧）一 V 2となる。

一方で E L電源線 6 4は図 3 1に示す表示パネルにおいて配線 3 1 3、 3 1 4で各画素に供給されている。全ての画素が白表示の時には最大電流が 3 1 3に流れ、黒表示の時には最小電流が 3 1 3に流れる。このとき 3 1 3 の配線抵抗により白表示時には 3 1 5 と 3 1 6の点で電位が異なる。一方で黒表示時には 3 1 5と 3 1 6ではほぼ等しい電位となる。つまり白表示時と黒表示時で E L電源線 6 4の電位が E L電源線 3 1 3 の電圧降下により異なる。つまり同じ I 2の電流を流すにしても、 E L 電源線 3 1 3の電圧降下量の違いによつてソース信号線 6 0 の電圧が異なる。そのため 3 1 3の電圧降下量によってプリチャージ電源 2 4の電圧値を変化させなければ、ソース信号線の電流が変化しその結果輝度が変化するという問題が発生する。

E L電源線 6 4の電圧が異なればソース信号線 6 0に印加する電圧も異ならせる必要がある。 1フレーム内での点灯率データを用いて電圧を変更するようにすればよい。点灯率が高いときは E L電源線 3 1 3に流れる電流が多くなるため、電圧降下が大きくプリチヤ一ジ電源 2 4の電圧値を低くするように電子ポリユームを制御する。一方で点灯率が低いときは E L電源線 3 1 3の電圧降下が小さいため電子ボリュームによりプリチャージ電源 2 4の電圧値を高くするようにすることで E L電源線 3 1 3の配線抵抗が原因となる輝度ムラをなくすことが可能となる。

一方大型パネルにおいては、所定値まで電流を書き込みすることが困難になるため、特に低階調ではほぼ階調ごとに電圧値を用意して、書き込みを改善する必要がある。更に電圧値を多くするにはプリチャージ用電源 2 4を多くする方法もあるが、電圧数だけスィツチ 1 3 1も必要となる。特にスィッチは各ソースラインに電源数だけ必要となるため、大きな面積をしめることになる。

電源数（ 2 ^N— 1個）に対し、 Nビットのプリチャージ判定信号 5 5 が必要となり、 Nビットの信号から（2 ^N— 1 ) 個のスィッチを制御するためのデコード部が各ソース信号線の印加判定部 3 9に必要となるため、このデコード部の回路規模が Nの上昇に伴い増大し、チップ面積が大きくなつてしまうことも問題である。

これは、各ソースラインにおいてデジタルデータ（階調データ）をァナログ値（プリチャージ電圧）に変換するため、ソースライン毎にデジタルアナログ変換部が必要になるために、出力電圧数が增えるほど回路規模が大きくなる。

そこで図 3 8に示すようにデジタルアナ口グ変換部 3 8 1は、半導体回路で 1つのみ用意し、シリアル転送されてきたデータをアナ口グ電圧に変換し、その後、各ソース信号線に分配するようにする。そのためにデジタルアナログ変換部の出力 3 8 2を分配部及ぴホールド部 3 8 3に入力し各ソース信号線に、階調データに基づいたアナログ電圧を分配し供給する。

一方階調に応じた電流を出力する方法は図 2 と同様に、階調データ 3 8 6をシフトレジスタ及びラッチ部 ·3 8 4で各ソース線に分配し、各ソース線にある電流出力段 2 3により階調に応じた電流を出力するようにしている。

電流もしくは電圧のいずれかを出力するかを決める部分として電流電圧選択部 3 8 5をソース信号線への出力の直前に配置した。プリチヤ一ジ判定信号 3 8 0、プリチャージ電圧印加判定部 5 6 とプリチャージパルス 5 2により、電流電圧選択部 3 8 5を切り替え、電流を出力するか、電圧出力後電流を出力するかのいずれかを決める。プリチャージ電圧印加判定部 5 6は、電圧出力を行う期間を設けるかどうか決めるもので、プリチャージパルス 5 2は電圧出力を行う場合に電圧出力を行う期間を決めるものである。

これにより、デジタルアナログ変換部 3 8 1が階調数に応じたアナ口グ出力段階数を持てば、階調に応じた電圧を出力することが可能となり、ある行が選択されている期間 '(水平走査期間に相当する）において、まず電圧によりほぼ所定の値までソース信号線電流を変化させ、その後、各画素のトランジスタのばらつきによる電流値のずれを電流出力により捕正するということが可能となる。

電流により所定電流値にまで変化させるには、特に低階調部において水平走査期間以上の時間がかかることが多いが、電圧により変化させる方法はほぼ 1 μ秒で変化を完了させることが可能な上、電流による補正はわずかであるため、電圧印加後電流を流す方法では水平走査期間内に所定電流まで電流を変化させることが容易となる利点がある。

例えば 2 5 6階調表示が可能な駆動用半導体回路において、上位 1 2 8階調では電流のみで十分所定の電流値に変化できるなら、電圧を出力するのは下位 1 2 8階調分でよい。従ってデジタルアナログ変換部 3 8 1は 7ビットの分解能であればよく、 1 2 8種の電圧が出力できればよい。階調データ 3 8 6が上位 1 2 8階調のうちの 1つであるときには、電圧出力を行わないように、プリチャージ判定信号 3 8 0を入力する。これにより電流電圧選択部 3 8 5は必ず電流のみを出力するようになる。デジタルアナログ変換部 3 8 1の出力信号は駆動用半導体回路の外部に出力されないため、どのような値であっても良い。最も簡単な方法としては入力階調データ 3 8 6の上位 1 ビットを無視して、下位 7ビットの値に対応した電圧を出力しておいてよい。

階調データ 3 8 6が 0から 1 2 7階調の間である場合には、プリチヤージ判定信号 3 8 0により、電流電圧選択部 3 8 5を制御して、デジタルアナ口グ変換部 3 8 1からのアナログ電圧を駆動用半導体回路外部に出力する期間を設ける。

これによりデジタルアナログ変換部の分解能を小さくした回路が形成できる。またソース信号線の電圧は一般に図 6のような p型トランジスタを用いたカレントコピアや図 4 4のようなカレントミラーの画素構成の場合、黒表示時が最も電圧が高く、白表示になるに従って電圧が低下していく。黒から白の範囲での電圧変化幅に比べ、黒から中間調の範囲での電圧変化幅の方が小さくなる。従って、 0から 1 2 7階調の時のみ電圧を出力するような構成とした場合は、出力電圧のダイナミックレンジを小さくすることが可能となる。

また本発明のソースドライバ I C 3 6では電圧印加後、電流出力し、駆動トランジスタのばらつきを補正する動作を行うため、出力される電圧値は、ほぼ目標の電流値となる値を印加すれば良く、精度は要求されない。これによりデジタルアナ口グ変換部 3 8 1の電圧出力の出力偏差の値は液晶パネルに比べ大きくて良いため、その分回路規模を小さくすることも可能である。

一般にソースドライバ I Cを使うパネルのサイズの違い（ソース線の浮遊容量が異なる）や、走査方向の画素数の違い（水平走査期間が異なる）により、電流変化のしゃすさが異なる。

本構成のドライバ I Cを用いるとプリチャージパルス 5 2をソースドライバ I C外部から入力するようにすれば、プリチャージ判定信号 3 8 0及び階調データ 3 8 6は図 2に示すように、外部信号入力となることからパネルにあわせて、電流のみもしくは、電圧と電流の両方を利用して階調表示を行う階調範囲を任意に設定できるという利点がある。階調範囲の設定は図 2のように外部に形成された制御 I Cで制御することができる。また制御 I Cの動作をコマンド入力により変化させられる場合は、コマンド入力により調整可能となる。なお、制御 I Cは図 2のようにソースドライバ I Cの外部に構成される場合の他、液晶用ソースドラィバの一部に見られるように、ソースドライノ I Cと制御 I Cを同一チップに一体化して形成しても構わない。このときは一体化された I じのコマンド入力により階調範囲を調整できるようにしておけばよい。

以上の発明により、低階調部において、ソース信号線に流れる電流が小さいことから所定時間（水平走査期間）內に電流が所定値に変化できないために、白表示を行った次の行の画素の輝度が所定値よりも高くなるとレヽぅ問題をプリチャージ電圧入力により解決した。

図 8は基準電流発生回路を示した図である。基準電流は図 1 0で示した出力段の構成において、 1階調あたりの電流値（基準電流 8 9 ) を規定するものである。

図 8において基準電流 8 9は節点 8 0の電位と、抵抗素子 8 1の抵抗値により決まる。

さらに節点 8 0の電位は電圧調節部 8 5により、制御データ 8 8により変化させることが可能である。

電流出力を行うための階調表示用電流源 1 0 3のトランジスタサイズによっては端子ごとの出力電流ばらつきが発生する。トランジスタサイズ（チャネル面積）と出力電流ばらつきの関係を図 1 1に示す。基準電流のばらつきを考慮に入れ、チップ内、チップ間の隣接端子間のばらつきを 2 . 5 %以内にする必要があることから図 1 1における出力電流のばらつき（出力段での電流ばらつき）は 2 . 5 %以下にすることが望ましく、 1 0 3のトランジスタサイズは 1 6 0平方ミクロン以上あることがよい。

さて、有機発光素子を用いた表示パネルでは、点灯画素にのみ電流がながれ、非点灯画素には電流が流れない。従って全画面白表示時に最大、全画面黒表示時に最小電流が流れる。

表示パネルに電流を供給する電源回路は、最大電流が流せるような容量を持たせる必要がでてくる。しかし、最大電流を流すような画面表示となることはきわめて少ない。このきわめて少ない機会しか発生しない最大電流のために、大きな容量の電源回路を設けることは無駄が大きい。また消費電力を下げるためにも最大電流をなるベく小さくする必要がある。

そこで、最大電流を下げる方法として、 15表示画素が全体の 6割以上ある場合、全画素の輝度を 2〜 3 %程度低下させる。これによると、最大電流が 2〜 3 %低下し、ピーク時の電力が下がる。

この方法を実現させるには、 1階調あたりの電流を決める基準電流生成部 2 6から発生する基準電流 8 9の値を 2〜 3 %程度変化させれば実現できる。

そのために、表示パターンに応じて制御データ 8 8の値を変え節点 8 0の電圧を変えることで、基準電流 8 9を変える。

このように、表示パターンに応じて制御データの値を変えるには表示パターンを判別し、判別結果により制御データを変えるという制御をする必要がある。そのためこの判別は通常制御 I C 2 8により行われる。このため、制御 I C 2 8からソースドライノ I C 3 6へ入力される信号線の数は映像信号線の他、電子ボリユームの制御データ線数だけある。そのため両 I Cの入出力端子が増加する。電子ボリユームの制御が 6ビット、映像信号線が 1 8 ビット（各色 6 ビット）の場合、 2 4本端子が必要となる。

さらにプリチャージ電源 2 4が内蔵されているため、プリチャージ電源 2 4の出力電圧を設定するレジスタが存在する。プリチャージ電圧は表示パネルの T F T特性及び、有機発光素子のしきい値電圧により決まるため、異なるパネル毎に異なる電圧値を設定する必要があり、少なくとも 1回外部から設定する必要がある。 1回の設定のために外部入力端子を設けるのは非効率である。

入出力信号線数を減らすことはチップ面積縮小、外部の配線引き回しの簡略化に有効である。

そこで本発明では、データ線とァドレス線を制御 I Cとソースドライバ I C間に接続し、映像信号と各種設定用信号（以下こめ信号をコマンドデータ信号、またコマンドデータ信号が印加されている期間をコマンド期間と表記する）を高速にシリアル転送させるようにして信号線数を減らすことにした。映像信号も、赤緑青の 3源色をシリアル転送する。図 1にデータ線とァドレス線のタイミングチャートを示す。スタートパルス 1 6が入力された後、 1行分の画素データがデータ線 1 2より転送される。その後各種制御用のデータが転送される。例えば電子ポリユームの設定値などである。データ線 1 2に流れているデータが何であるか判別するために、アドレス 1 3がデータ線 1 2のデータに同期して転送される。この例では、アドレス線 1 3のデータが 0のとき赤色データ、 1 のとき緑色データ、 2のとき青色データとなる。 4以上の値は各種設定用信号すなわちコマンドデータである。

シリアル転送されてきたデータを分配するため分配部 2 7のブロック図を図 1 8に示す。分配部は映像信号では 2段の、その他のコマンドデータ信号では 1段のレジスタもしくはラツチ回路で構成される。

1段目のレジスタもしくはラツチ回路 1 8 2により、必要なデータのみを取り込み、映像信号 1 1 a、 l i b , 1 1 cに対しては、次のシフトレジスタ部 2 1のキヤリ一パルスが長くできるよう 3色の信号のタイミングを調整している。これにより図 1に示すような映像データ 1 1が取り出される。このデータがシフトレジスタ部 2 1により各出力に分配' される。

また、信号線数を減らす第 2の例を図 2 8から図 3 0に示す。' この例では色ごとに信号線を用意し、各色のデータをシリアル転送する方法である。各ドットに対応した映像信号を順に転送し、ブランキング期間を利用してコマンドデータ信号を送るようにしている。 1水平走查期間での転送の関係を図 3 0に示す。映像信号転送期間 3 0 1 とコマンドデータ信号転送期間 3 0 2の識別は、データコマンドフラグ 2 8 2 により行っている。 1画素分データ 2 8 1の先頭の 1つのデータをこのデータコマンドフラグ 2 8 2にあて（この例では赤データのうちの 1つを使用）、ハイレベルであればこのデータは映像信号、ローレベルであればコマンドと判定し、判別を行う。このデータコマンドフラグ 2 8 2は、 1画素分データ 2 8 1のどの部分にあってもよいが、先頭にある方が、入力されるデータが、コマンドデータか否かをはじめに判別できるため処理がしゃすい。

この例では 1画素分データ 2 8 1が 6回のデータ転送からなっており、プリチヤ一ジ判定信号 5 5が 3ビットと、映像信号が 8ビットの 1 1 ビットの信号を 2本の信号線により 6倍速で転送するものである。図 2 8 に内訳を示す。はじめにプリチャージ判定信号 5 5群 2 8 3を送信し、映像信号群 2 8 4を送信する。なおこの順番に制約はない。赤データ、緑データ、青データとも同一回路構成にするためには、はじめの 1 ビット分のデータはあけて、プリチャージ判定信号 5 5、映像信号群 2 8 4 を転送することが好ましい。映像信号はシリアル転送されるため、シリアルパラレル変換部を介し、パラレル変換後シフトレジスタへ入力される。赤データのパラレル変換後の出力タイミングを 2 8 6に示す。

2 8 5で表させる期間は、ブランクデータとしてもよい。この例ではシリアル伝送で送られてきたグート信号線をソースドライバに入力し、ソースドライバ内部にてパラレル変換し、ゲートドライバへの信号供給を行う構成となっているため、 2 8 5の期間にゲート信号線の信号を入れるようにしている。（有機発光素子を用いた表示装置において、ゲートドライバは、所定の画素に所定電流を流すための画素選択用グートドラィバと、画素に記憶された電流を流し続けるための E L点灯用ゲートドライバの 2つが必要で、それぞれにクロック、スタートパノレス、スキヤン方向制御、出カイネーブル端子が必要となると、全部で 8信号線必要となり、 1本のゲート信号線で 6つと、 2 8 5の 2つの区間で信号線を送ると、 1画素タイミングでゲートドライバの波形制御が可能となる。より細かい制御が可能。これを実現するにはグート信号線シリアル転送用の他に 2 8 5の区間が必要である）

一方コマンドデータ信号送信時のデータ転送の例を図 2 9に示す。 1 コマンドあたりのビット数は 6 ビット程度あれば足ることが多いため、この例では赤緑青データ全てをまとめて 6 ビットの信号と'とらえ、データコマンド識別信号 2 8 2の後の 5回分のデータをコマンドとして取り込むようにしている。ブランキング期間であってもグートドライバの動作は必要であるため、ゲート線及び 2 8 5の区間では、フラグ 2 8 2の値によらず、ゲートドライバ用の信号が入力される。

データコマンドフラグ 2 8 2と同一タイミングである信号のうち、ゲ一トドライバ用の信号が入力される区間以外に 3ビット分の空きデータがある。この部分はビット長が短いコマンドにあててもよいが、 5っ以上のコマンドを設定する必要があるときに、コマンドアドレスとして用いる。図 2 9では 1 0個以下のコマンド受付を行うソースドライバを例として、 2 9 2に示す 1 ビットのコマンドアドレスを用意している。 2 8 2、 2 9 2の値に応じ.、更新するコマンドレジスタを変更する。データが 1回で転送されることから、シリアルパラレル変換部は不要で、直接内部レジスタ入力（プリチヤ一ジ電源 2 4を決める電子ボリューム入力など）を更新すればよい。

図 2 8から図 3 0に示した入カインターフェースにより、映像信号とプリチャージ判定信号を多重に伝送しかつ、コマンドデータ信号入力を映像信号非送信期間に行うことで、コマンド数が 1 0、コマンドビット長が 6 ビットの場合で、従来の 9 3本の入力線数から、 6本の信号線数まで削減が可能となった。

信号線数と、転送レートは任意に設定でき、信号線数は、最小は各色 1 ビットカゝら、最大では、各色の 1画素ごとに必要な信号ビット数ノ 2 まで設定できる。信号線数が減るとクロック周波数が増加し、外部の配線引き回しが難しくなることから、実用上は、データ転送レートが 1 0 O M H z以下の信号線数とすることが好ましい。本発明では E M I を低減するため、クロックのみ半分の周波数とし、両エッジでデータ取り込みを行うようにしている。

なお、入力信号としては、 C M O S レベルの信号でなくても、差動伝送によって送信しても良い。差動伝送とすると、一般的に信号線振幅が下がるため E M Iが低下するという効果がある。

高速転送を行うク口ック及びデータ線に関して、図 1 6のような入力形式として、 2本の入力信号線（ 1 6 1及ぴ 1 6 2 ) の差分からロジック信号 1 6 4を取り出すような R S D S形式で送信を行っても良い。 1 6 5及び 1 6 6は電流送信された信号を電圧値に換えるための抵抗素子である。この抵抗素子の値は送信側の仕様に合わせて決定される。この入力端子を図 1及び図 2 8の信号線全てに組み込むことで、伝送形式を差動伝送とし、 E M Iの少ないドライバを実現した。

これにより入力信号線数の少ないソースドライノ I C 3 6が実現できた。

以上の説明においてはモノクロ出力のドライバとして説明を行ったが、マルチカラー出力のドライバにも適用可能である。表示色数倍同一回路を用意すればよい。例えば、赤、緑、青の 3色出力の場合、 3つの同一回路を同一 I C内にいれ、それぞれを赤用、緑用、青用として使用すればよい。

以上の発明においてトランジスタは M O S トランジスタとして説明を行ったが M I S トランジスタやバイポーラトランジスタでも同様に適用可能である。 ' またトランジスタは結晶シリコン、低温ポリシリコン、高温ポリシリコン、アモルファスシリコン、ガリウム砒素化合物などどの材質でも本発明を適用可能である。産業上の利用可能性

本発明にかかる電流出力型半導体回路、電流出力方法よれば、電流ドライバの出力ビット数を增加させても、回路規模の増大をより低く抑えることができ、例えば表示用駆動装置、表示装置として有用である。

Claims

求の

1 . 所定の電流を出力する第 1の単位トランジスタを有して下位 N ( N は自然数）ビットを出力する第 1の電流源群と、

前記所定の電流よりも大きい電流を出力する第 2の単位トランジスタを有して上位 M (Mは自然数、（N + M) ≥ 3 ) ビットを出力する第 2の電流源群と、を備える、電流出力型半導体回路。

2 . 前記第 1の単位トランジスタが出力する電流は、前記第 2の単位トランジスタが出力する電流の実質上 1 Z 2 ^Nである、請求の範囲第 1 項に記載の電流出力型半導体回路。

3 . 前記第 1 の単位トランジスタのチャネル長を L 1 どし、そのチヤネル幅を W 1 とし、前記第 2の単位トランジスタのチャネル長を L 2とし、そのチャネル幅を W 2とすると、 L 1 X W 1く L 2 X W 2である、請求の範囲第 1項に記載の電流出力型半導体回路。

4 . 前記 L 2 X W 2は、前記第 2の単位ドランジスタの出力電流のばらつきが、前記第 1の単位トランジスタの出力電流のばらつきの許容値以下である値のうちの最大値である、請求の範囲第 3項に記載の電流出力型半導体回路。

5 前記 Mは 6であり、前記 Nは 2である、請求の範囲第 1項に記載の電流出力型半導体回路。

6 . 請求の範囲第 1項に記載の電流出力型半導体回路を備える表示駆動用ソースドライバ。

7 . 請求の範囲第 6項に記載の表示駆動用ソースドライバと、

前記ソースドライバに接続された電流駆動型画素と、を備える、表示

8 . 所定の電流を出力する第 1の単位トランジスタを有する第 1の電流源群から下位 N (Nは自然数）ビットを出力する工程と、前記所定の電流よりも大きい電流を出力する第 2の単位トランジスタを有する第 2の電流源群から上位 M (Mは自然数、 N + M≥ 3) ビットを出力する工程と、を備える、電流出力方法。