JP5083245B2 - 画素駆動装置、発光装置、表示装置及び画素駆動装置の接続ユニット接続方法 - Google Patents

Description

本発明は、画素アレイを駆動する画素駆動装置、これを備える発光装置、表示装置及び画素駆動装置の接続ユニット接続方法に関するものである。

有機エレクトロルミネッセンス素子（有機ＥＬ素子）は、電場を加えることによって発光する蛍光性の有機化合物によって形成されたものであり、これを用いた有機発光ダイオード（Organic Light Emitting Diode：以下、ＯＬＥＤと記す）素子を各画素に有してなる表示パネルを備えた表示装置は次世代ディスプレイデバイスとして注目されている。

このような表示装置においては、ＯＬＥＤ素子が１画素に対応するようにそれぞれ行列配置されることによって表示パネルが形成され、画像データに基づいて、各画素のＯＬＥＤ素子を発光させることによって表示パネルに画像が表示される。

このＯＬＥＤ素子は供給される電流の電流値に応じた輝度で発光する電流駆動素子であり、アクティブマトリックス駆動方式を適用した表示パネルにおいては、各画素に、１つのＯＬＥＤ素子と、該ＯＬＥＤ素子に接続されて表示データに応じた電流値の駆動電流をＯＬＥＤ素子に流すための駆動用トランジスタを含む複数のトランジスタを有する画素駆動回路と、を備える。

このような表示パネルの駆動方法としては、例えば、表示データに応じた電圧値を有する電圧信号からなる駆動信号を駆動用トランジスタのゲート・ソース電極間に印加し、これをゲート・ソース電極間の容量成分に保持し、保持した電圧成分に応じた電流値の駆動電流を駆動用トランジスタのドレイン・ソース電極間に流して、これをＯＬＥＤ素子に供給するように構成される。

この場合、駆動電流の電流値は駆動用トランジスタのゲート電圧に対するドレイン・ソース間電流の特性によって決まるが、各画素の駆動用トランジスタにおける電気的特性にばらつきがあると、駆動電流の電流値にもばらつきを生じる。

また、各画素の駆動用トランジスタの特性が駆動履歴等によって変化（劣化）した場合には、駆動電流の電流値も変動する。このような駆動電流の電流値のばらつきや変動はそのまま画質の低下につながる。

そこで、画質の向上を図るため、駆動時に各画素の駆動用トランジスタのゲート・ソース間電圧を閾値電圧Ｖthに設定したうえで駆動信号を印加することによって、閾値電圧Ｖthのばらつきや変動の影響を抑えるようにしたものがある（例えば、特許文献１参照）。

しかしながら、特許文献１に記載されているような駆動方式では、駆動時に各画素の駆動用トランジスタのゲート・ソース間電圧を閾値電圧Ｖthに設定するための時間を必要とするが、画素数の多い高精細な表示パネルや比較的大型の表示パネルでは１画素の駆動に割り当てられる時間が比較的短くなるため、このような駆動方式を適用することは困難である。

そこで、このような表示パネルの駆動においては各画素の駆動用トランジスタの閾値電圧Ｖthに対応する補正値を例えば起動時や定期的に測定し、これを記憶しておき、表示駆動時に記憶された補正値を用いて駆動信号の補正を行う方式の開発が進められている。

このような補正値の測定方法としては、表示パネルの各データラインから所定の電流値の測定用電流を供給し、各画素の駆動用トランジスのソース・ドレイン間に測定用電流を流すようにして、そのときの各データラインの電圧の電圧値を測定し、これに基づいて補正値を求める方式や、表示パネルの各データラインから所定の電圧値の測定用電圧を供給し、各画素の駆動用トランジスのソース・ドレイン間に測定用電圧に応じた電流を流すようにして、そのときの各データラインに流れる電流の電流値を測定し、これに基づいて補正値を求める方式等がある。

特開２００３−２７１０９５号公報（第５，６頁、図１，２）

しかしながら、特に、画素数の多い高精細な表示パネルや比較的大型の表示パネルではデータラインの本数は非常に多くなるため、ドライバに測定用の電流源や電圧源を一つだけ備えて、上記のような電圧値や電流値の測定をデータライン毎に行うようにした場合には測定時間が非常に長くなってしまい、実用的ではない。

一方、ドライバに測定用の電流源や電圧源をデータラインの本数分だけ備えて、上記のような電圧値や電流値の測定を全データライン間で並行して行うようにした場合には、測定時間は短縮されるが、必要な電流源や電圧源の数が膨大となり、ドライバのチップサイズが大型化したり、消費電力が増加したりして、製品コストの上昇を招いてしまう。

そこで、ドライバが測定用の電流源や電圧源をデータラインの本数の１／ｎの複数個備え、これを一組の測定用ユニットとして電圧値や電流値の測定を行い、これを１／ｎのデータライン毎に順次接続して、全データラインに対する測定を行うようにした場合、測定時間の増大をある程度抑えるとともにコストの上昇もある程度抑えることができる。

しかしながら、この場合、一組の測定ユニットが備える複数の測定用の電流源の各々から出力する電流の電流値や複数の測定用の電圧源の各々から出力する電圧の電圧値を一定値に設定しても、実際に各電流源や各電圧源から出力される電流や電圧の値を全て同じにすることは、通常、困難であって、各電流源から出力される電流の電流値や各電圧源から出力される電圧の電圧値には多少の偏差（ばらつき）が存在する。

そのため、測定用ユニットによって測定される電圧値や電流値にも、この偏差が影響する。そして、更に、一組の測定ユニットを１／ｎのデータライン毎に順次接続して測定を行う構成とした場合、上記の偏差の影響が周期的に生じるとともに、接続の切り換えが行われる境界の隣接するデータラインにおいて、測定値に段差が生じることがある。

本発明は、このような従来の問題点に鑑みてなされたもので、接続ユニットを、順次、表示パネルに割り当てたときの出力段差を抑制することが可能な画素駆動装置、発光装置、表示装置及び画素駆動装置の接続ユニット接続方法を提供することを目的とする。

この目的を達成するため、本発明の第１の観点に係る画素駆動装置は、
複数の入出力端子と、該複数の入出力端子に接続された複数の画素と、を有する画素アレイを駆動する画素駆動装置であって、
前記複数の入出力端子の数より少ない所定の数の接続端子を有する接続ユニットと、
前記各接続端子と前記各入出力端子との接続を切り換える接続切換部と、
を備え、
前記接続切換部は、前記複数の入出力端子を互いに隣接する前記所定の数の前記入出力端子毎の複数のブロックに分割し、互いに隣接する２つの前記ブロックにおける一方のブロックと他方のブロックに対し、前記接続ユニットの前記各接続端子と前記一方のブロックの前記各入出力端子との接続順序と、前記接続ユニットの前記各接続端子と前記他方のブロックの前記各入出力端子との接続順序とを、互いに逆の順序に設定し、前記一方のブロックに属する第１の入出力端子と前記他方のブロックに属し前記第１の入出力端子と隣接する第２の入出力端子に対して、前記所定の数の接続端子の何れかの同じ前記接続端子を接続し、
前記接続ユニットは、測定用の電流を出力する電流源、測定用の電圧を出力する電圧源、電圧値を測定する電圧計及び電流値を測定する電流計の何れかを、前記複数の接続端子の各々に対応して複数備え、前記各接続端子と前記各ブロックの前記各入出力端子とが接続されたとき、(１)前記接続ユニットが接続された前記各ブロックの前記各入出力端子への前記測定用の電圧の供給又は前記測定用の電流の供給、(２)前記接続ユニットが接続された前記各ブロックの前記各入出力端子の電圧の電圧値の測定又は前記各入出力端子に流れる電流の電流値の測定、の何れかを行うことを特徴とする。

前記接続ユニットの前記接続端子の数は、前記複数の入出力端子の数を偶数に分割した数に設定されていてもよい。

前記接続ユニットの前記各接続端子と前記各ブロックの前記各入出力端子との接続を切り換える切換制御信号を前記接続切換部に供給する制御部を備え、
接続切換部は、
前記接続ユニットの前記各接続端子と前記複数のブロックにおける奇数番目の前記ブロックの前記各入出力端子とを前記接続ユニットの前記各接続端子の配列順序に沿った順序で接続する第１のスイッチ群と、
前記接続ユニットの前記各接続端子と前記複数のブロックにおける偶数番目の前記ブロックの前記各入出力端子とを前記接続ユニットの前記各接続端子の配列順序と逆の順序で接続する第２のスイッチ群と、
前記制御部から供給される切換制御信号に基づいて、前記第１のスイッチ群及び前記第２のスイッチ群の開閉を制御する開閉制御部と、を備えるようにしてもよい。

前記接続ユニットは、前記電流源として、一定の電流値の電流を出力するように設定された定電流源を、前記所定の数の接続端子の各々に対応して該所定の数だけを備え、該各定電流源の出力端が前記各接続端子に接続されていてもよい。

前記接続ユニットは、前記電圧源として、一定の電圧値の電圧を出力するように設定された定電圧源を、前記所定の数の接続端子の各々に対応して該所定の数だけを備え、該各定電圧源の出力端が前記各接続端子に接続されていてもよい。

前記接続切換部により前記接続ユニットの前記各接続端子が接続された前記ブロックの前記各入出力端子の電位の値又は前記各接続端子から前記接続切換部を介して前記各入出力端子に流れる電流の電流値を取得する測定部を備えるようにしてもよい。

前記接続ユニットは、前記電流源と前記電圧計とを、前記所定の数の接続端子の各々に対応して該所定の数だけを備え、該各電圧計の入力端が前記各接続端子に接続された測定部を有するようにしてもよい。

前記接続ユニットは、前記電圧源と前記電流計とを、前記所定の数の接続端子の各々に対応して該所定の数だけを備え、該各電流計の入力端が前記各接続端子に接続された測定部を有するようにしてもよい。

前記測定部が取得した前記電位の値又は前記電流値に基づいて、供給される画像信号に応じて前記画素アレイの前記各画素を駆動する駆動信号を補正する補正部を備えるようにしてもよい。

本発明の第２の観点に係る発光装置は、
複数の入出力端子と、該複数の入出力端子に接続された、発光素子を有する複数の画素と、を有する画素アレイと、
前記複数の入出力端子の数より少ない所定の数の接続端子を有する接続ユニットと、
前記各接続端子と前記各入出力端子との接続を切り換える接続切換部と、
を備え、
前記接続切換部は、前記複数の入出力端子を互いに隣接する前記所定の数の前記入出力端子毎の複数のブロックに分割し、互いに隣接する２つの前記ブロックにおける一方のブロックと他方のブロックに対し、前記接続ユニットの前記各接続端子と前記一方のブロックの前記各入出力端子との接続順序と、前記接続ユニットの前記各接続端子と前記他方のブロックの前記各入出力端子との接続順序とを、互いに逆の順序に設定し、前記一方のブロックに属する第１の入出力端子と前記他方のブロックに属し前記第１の入出力端子と隣接する第２の入出力端子に対して、前記所定の数の接続端子の何れかの同じ前記接続端子を接続し、
前記接続ユニットは、測定用の電流を出力する電流源、測定用の電圧を出力する電圧源、電圧値を測定する電圧計及び電流値を測定する電流計の何れかを、前記複数の接続端子の各々に対応して複数備え、前記各接続端子と前記各ブロックの前記各入出力端子とが接続されたとき、(１)前記接続ユニットが接続された前記各ブロックの前記各入出力端子への前記測定用の電圧の供給又は前記測定用の電流の供給、(２)前記接続ユニットが接続された前記各ブロックの前記各入出力端子の電圧の電圧値の測定又は前記各入出力端子に流れる電流の電流値の測定、の何れかを行うことを特徴とする。

前記接続ユニットの前記接続端子の数は、前記複数の入出力端子の数を偶数に分割した数に設定されていてもよい。

前記接続ユニットは、前記電流源として、一定の電流値の電流を出力するように設定された定電流源を、前記所定の数の接続端子の各々に対応して該所定の数だけを備え、該各定電流源の出力端が前記各接続端子に接続されていてもよい。

前記接続ユニットは、前記電圧源として、一定の電圧値の電圧を出力するように設定された定電圧源を、前記所定の数の接続端子の各々に対応して該所定の数だけを備え、該各定電圧源の出力端が前記各接続端子に接続されていてもよい。

前記接続ユニットが前記電流源を前記所定の数の接続端子の各々に対応して該所定の数だけ有して、前記接続切換部により前記接続ユニットの前記各接続端子が接続された前記各ブロックの、前記各入出力端子の電位の値を取得する、又は、前記接続ユニットが前記電圧源を前記所定の数の接続端子の各々に対応して該所定の数だけ有して、前記各接続端子から前記接続切換部を介して前記各入出力端子に流れる電流の電流値を取得する測定部を備えるようにしてもよい。

前記接続ユニットは、前記電流源と前記電圧計とを、前記所定の数の接続端子の各々に対応して該所定の数だけを備え、該各電圧計の入力端が前記各接続端子に接続された測定部を有するようにしてもよい。

前記接続ユニットは、前記電圧源と前記電流計とを、前記所定の数の接続端子の各々に対応して該所定の数だけを備え、該各電流計の入力端が前記各接続端子に接続された測定部を有するようにしてもよい。

前記画素アレイは、前記複数の入出力端子の各々に接続される複数のデータラインを有し、
前記各画素は、電流路の一端が前記発光素子の一端に接続されるとともに前記各データラインに電気的に接続され、該電流路の他端に所定の電圧値の電源電圧が印加されて、前記発光素子に供給する電流を制御する駆動トランジスタを有し、
前記測定部は、前記接続ユニットより、前記接続切換部を介して、オン状態とされた前記各画素の前記駆動トランジスタの電流路に電流が流れるときの前記各入出力端子の電位の値又は前記各接続端子から前記接続切換部及び前記各入出力端子を介して前記各データラインに流れる電流の電流値を取得するようにしてもよい。

前記測定部が取得した前記電位の値又は前記電流値に基づいて、供給される画像信号に応じて前記画素アレイの前記各画素を駆動する駆動信号を補正する補正部を備えるようにしてもよい。

本発明の第３の観点に係る画素駆動装置の接続ユニット接続方法は、
複数の画素に接続された複数の入出力端子を有する画素アレイを駆動する画素駆動装置の前記複数の入出力端子に、該複数の入出力端子の数より少ない所定の数の接続端子を有する接続ユニットを接続する画素駆動装置の接続ユニット接続方法であって、
前記複数の入出力端子を互いに隣接する前記所定の数の入出力端子毎の複数のブロックに分割し、互いに隣接する２つの前記ブロックにおける一方のブロックと他方のブロックに対し、前記接続ユニットの前記各接続端子を、前記一方のブロックの前記各入出力端子と、前記他方のブロックの前記各入出力端子とに、互いに逆の順序で順次接続し、
前記一方のブロックに属する第１の入出力端子と前記他方のブロックに属し前記第１の入出力端子と隣接する第２の入出力端子に、前記所定の数の接続端子の何れかの特定の前記接続端子を接続し、
前記接続ユニットに、測定用の電流を出力する電流源、測定用の電圧を出力する電圧源、電圧値を測定する電圧計、電流値を測定する電流計、の何れかを前記複数の接続端子の各々に対応して複数設けて、前記接続ユニットの前記各接続端子と前記各ブロックの前記各入出力端子とを接続して、(１)前記接続ユニットを接続した前記各ブロックの前記各入出力端子への測定用の電圧又は電流の供給、(２)前記接続ユニットを接続した前記各ブロックの前記各入出力端子の電圧の電圧値又は前記各入出力端子に流れる電流の電流値の測定、の何れかを行うことを特徴とする。

本発明の第４の観点に係る表示装置は、
ｍ（ｍは自然数）個の入出力端子Ｄ（ｉ）（ｉ＝１〜ｍ）を有する表示パネルと、
ｐ（ｐは自然数、ｐ＜ｍ）個の接続端子Ｐ（ｋ）（ｋ＝１〜ｐ）を有する接続ユニットと、
前記表示パネルの各入出力端子Ｄ（ｉ）のいずれかと前記接続ユニットの各接続端子Ｐ（ｋ）とを接続する接続切換部と、を備え、
前記接続切換部は、
前記表示パネルの入出力端子Ｄ（ｉ）を互いに隣接するｐ個の前記入出力端子Ｄ（ｉ）毎の複数のブロックに分割し、分割したブロックのブロック数をｂ（ｂ＝１〜ｍ／ｐ）として、
前記ブロック数ｂが奇数の奇数ブロックの前記入出力端子Ｄ（（ｂ−１）×ｐ＋ｋ）に対する前記各接続端子Ｐ（ｋ）の接続順序と、前記ブロック数ｂが偶数の偶数ブロックの前記入出力端子Ｄ（（ｂ−１）×ｐ＋ｋ）に対する前記各接続端子Ｐ（ｋ）の接続順序と、を互いに逆の順序に設定して、
前記奇数ブロックの前記入出力端子Ｄ（（ｂ−１）×ｐ＋ｋ）と前記接続ユニットの接続端子Ｐ（ｋ）とを接続したときは、前記偶数ブロックの前記表示パネルの入出力端子Ｄ（（ｂ−１）×ｐ＋ｋ）と前記接続ユニットの接続端子Ｐ（ｐ−ｋ＋１）とを接続し、
前記偶数ブロックの前記入出力端子Ｄ（（ｂ−１）×ｐ＋ｋ）と前記接続ユニットの接続端子Ｐ（ｋ）とを接続したときは、前記奇数ブロックの前記表示パネルの入出力端子Ｄ（（ｂ−１）×ｐ＋ｋ）と前記接続ユニットの接続端子Ｐ（ｐ−ｋ＋１）とを接続し、
前記接続ユニットは、測定用の電流を出力する電流源、測定用の電圧を出力する電圧源、電圧値を測定する電圧計、電流値を測定する電流計、の何れかを前記各接続端子に対応してｐ個備え、前記各接続端子と前記各ブロックの前記各入出力端子とが接続されたとき、(１)前記接続ユニットが接続された前記各ブロックの前記各入出力端子Ｄ（（ｂ−１）×ｐ＋ｋ）への前記測定用の電圧の供給又は前記測定用の電流の供給、(２)前記接続ユニットが接続された前記各ブロックの前記各入出力端子Ｄ（（ｂ−１）×ｐ＋ｋ）の電圧の電圧値の測定又は前記各入出力端子Ｄ（（ｂ−１）×ｐ＋ｋ）に流れる電流の電流値の測定、の何れかを行うことを特徴とする。

前記接続ユニットに接続する前記入出力端子Ｄ（（ｂ−１）×ｐ＋ｋ）を、前記奇数ブロック又は前記偶数ブロックに切り換える切換制御信号を前記接続切換部に供給する制御部を備え、
前記接続切換部は、
一端が前記表示パネルの前記奇数ブロックの入出力端子Ｄ（（ｂ−１）×ｐ＋ｋ）に接続され、他端が前記接続ユニットの接続端子Ｐ（ｋ）に接続された第１のスイッチと、
一端が前記表示パネルの前記偶数ブロックの入出力端子Ｄ（（ｂ−１）×ｐ＋ｋ）に接続され、他端が前記接続ユニットの接続端子Ｐ（ｐ−ｋ＋１）に接続された第２のスイッチと、
前記制御部から供給された切換制御信号に基づいて、前記第１のスイッチと前記第２のスイッチとの開閉を制御する開閉制御部と、を備えてもよい。

前記接続ユニットに接続する前記入出力端子Ｄ（（ｂ−１）×ｐ＋ｋ）を、前記奇数ブロック又は前記偶数ブロックに切り換える切換制御信号を前記接続切換部に供給する制御部を備え、
前記接続切換部は、
一端が前記表示パネルの前記偶数ブロックの入出力端子Ｄ（（ｂ−１）×ｐ＋ｋ）に接続され、他端が前記接続ユニットの接続端子Ｐ（ｋ）に接続された第１のスイッチと、
一端が前記表示パネルの前記奇数ブロックの入出力端子Ｄ（（ｂ−１）×ｐ＋ｋ）に接続され、他端が前記接続ユニットの接続端子Ｐ（ｐ−ｋ＋１）に接続された第２のスイッチと、
前記制御部から供給された切換制御信号に基づいて、前記第１のスイッチと前記第２のスイッチとの開閉を制御する開閉制御部と、を備えてもよい。

本発明によれば、接続ユニットを、順次、表示パネルに割り当てたときの出力段差を抑制することができる。

本発明の本実施形態に係る表示装置の構成を示すブロック図である。 図１に示す表示装置の各画素の構成を示す回路図である。 図１に示すシステムコントローラの構成を示す図である。 図１に示すデータドライバの構成を示す図である。 ブロックが奇数の場合のＴＦＴパネルの入出力端子と電流源部の接続端子との接続関係を示す図である。 ブロックが偶数の場合のＴＦＴパネルの入出力端子と電流源部の接続端子との接続関係を示す図である。 図１に示すシステムコントローラが実行する測定処理を示すフローチャートである。 ブロックが奇数の場合のＴＦＴパネルの入出力端子と電流源部の接続端子との具体的な接続関係を示す図である。 ブロックが偶数の場合のＴＦＴパネルの入出力端子と電流源部の接続端子との具体的な接続関係を示す図である。 ＴＦＴパネルの各入出力端子と、電流源部の各接続端子との結線と電流特性との関係を示す図であり、（ａ）は、ＴＦＴパネルの奇数ブロックの入出力端子と電流源部の接続端子との結線関係（１）を示し、（ｂ）は、ＴＦＴパネルの偶数ブロックの出力端子と測定ユニットの接続端子との結線関係を示し、（ｃ）は、ＴＦＴパネルの奇数ブロックの出力端子と測定ユニットの接続端子との結線関係（２）を示す。また、（ｄ）〜（ｆ）は、それぞれ、（ａ）〜（ｃ）に示す結線関係の場合の電圧特性を示す。 最終的な電圧特性の例を示す図である。 データドライバの応用例（１）として、データドライバが２つのデータドライバによって構成された場合の表示装置の構成を示すブロック図である。 図１２に示す構成における電圧特性の例を示す図である。 データドライバの応用例（２）として、データドライバ本体部と測定部とからなるデータドライバの構成を示す図である。 データドライバの応用例（３）として、電圧印加電流測定方式に従って構成されたデータドライバを示す図である。 データドライバの応用例（４）を示す図である。 データドライバの応用例（５）を示す図である。 データドライバの応用例（６）を示す図である。 データドライバの応用例（７）を示す図である。

以下、本発明の実施形態に係る表示装置を図面を参照して説明する。
本実施形態に係る表示装置の構成を図１に示す。
本実施形態に係る表示装置（発光装置）１は、ＴＦＴパネル（画素アレイ）１１と、表示信号生成回路１２と、システムコントローラ１３と、セレクトドライバ１４と、電源ドライバ１５と、データドライバ１６と、によって構成される。

ＴＦＴパネル１１は、複数の画素１１(i,j)（ｉ＝１〜ｍ、ｊ＝１〜ｎ、ｍ、ｎ；自然数）を備えたものである。

このＴＦＴパネル１１は、列方向に配列された複数のデータラインＬd(i)（ｉ＝１〜ｍ）と、行方向に配列された複数のセレクトラインＬs(j)（ｊ＝１〜ｎ）と、各データラインＬd(i)の一端に接続されて列毎に設けられ、データドライバ１６と接続するための複数の入出力端子Ｄ（１）〜Ｄ（ｍ）と、を有している。

各画素１１(i,j)は、それぞれ、画像の１画素に対応するものであり、各データラインＬd(i)と各セレクトラインＬs(j)の各交点近傍に行列配置される。各画素１１(i,j)は、図２に示すように、発光素子としての有機ＥＬ素子１１１と、トランジスタＴ１〜Ｔ３と、キャパシタＣ１と、を備える。ここで、トランジスタＴ１〜Ｔ３とキャパシタＣ１とは画素駆動回路ＤＣをなす。

有機ＥＬ素子１１１は、有機化合物に注入された電子と正孔との再結合によって生じた励起子によって発光する現象を利用して発光する表示素子であり、供給された電流の電流値に対応する輝度で発光し、画像を表示する。

有機ＥＬ素子１１１には、画素電極が形成され、この画素電極上に、正孔注入層と発光層と対向電極とが形成される（いずれも図示せず）。正孔注入層は、画素電極上に形成され、発光層に正孔を供給する機能を有する。

画素電極は、透光性を備える導電材料、例えばＩＴＯ（Indium Tin Oxide）、ＺｎＯ等から構成される。各画素電極は隣接する他の画素の画素電極と層間絶縁膜（図示せず）によって絶縁されている。

正孔注入層は正孔（ホール）注入、輸送が可能な有機高分子系の材料から構成される。また、有機高分子系のホール注入・輸送材料を含む有機化合物含有液としては、例えば導電性ポリマーであるポリエチレンジオキシチオフェン（ＰＥＤＯＴ）とドーパントであるポリスチレンスルホン酸（ＰＳＳ）を水系溶媒に分散させた分散液であるＰＥＤＯＴ／ＰＳＳ水溶液が用いられる。

発光層は、インターレイヤ（図示せず）上に形成される。発光層は、アノード電極とカソード電極との間に所定の電圧を印加することにより光を発生する機能を有する。

発光層は、蛍光あるいは燐光を発光することが可能な公知の高分子発光材料、例えばポリパラフェニレンビニレン系やポリフルオレン系等の共役二重結合ポリマーを含む赤（Ｒ）、緑（Ｇ）、青（Ｂ）色の発光材料から構成される。

また、これらの発光材料は、適宜水系溶媒あるいはテトラリン、テトラメチルベンゼン、メシチレン、キシレン等の有機溶媒に溶解（又は分散）した溶液（分散液）をノズルコート法やインクジェット法等により塗布し、溶媒を揮発させることによって形成される。

対向電極は、導電材料、例えばＣａ，Ｂａ等仕事関数の低い材料からなる層と、Ａｌ等の光反射性導電層と、からなる２層構造になっている。

電流は、画素電極から対極電極方向へと流れ、逆方向には流れず、画素電極、対極電極は、それぞれ、アノード電極、カソード電極となる。このカソード電極には、カソード電圧Ｖcathが印加される。

トランジスタＴ１〜Ｔ３は、ｎチャンネル型のＦＥＴ（Field Effect Transistor；電界効果トランジスタ）によって構成されたＴＦＴであり、例えば、アモルファスシリコン又はポリシリコンＴＦＴによって構成されている。

トランジスタＴ３は、電流値を制御しつつ、有機ＥＬ素子１１１に電流を供給する駆動トランジスタである。トランジスタＴ３の電流上流端としてのドレインは、電圧ラインＬv(j)に接続され、電流下流端としてのソースは有機ＥＬ素子１１１のアノードに接続される。そして、トランジスタＴ３は、制御電圧としてのゲート電圧Ｖgsに対応する電流値の電流を有機ＥＬ素子１１１に供給する。

トランジスタＴ１は、トランジスタＴ３のゲートとドレイン間を接続又は遮断するためのスイッチトランジスタである。

各画素１１(i,j)のトランジスタＴ１のドレイン（端子）は、電圧ラインＬv(j)（トランジスタＴ３のドレイン）に接続され、ソースは、トランジスタＴ３の制御端としてのゲートに接続される。

各画素１１(1,1)〜１１(m,1)のトランジスタＴ１のゲート（端子）は、セレクトラインＬs(1)に接続される。同様に、各画素１１(1,2)〜１１(m,2)のトランジスタＴ１のゲートは、セレクトラインＬs(2)に、・・・、各画素１１(1,n)〜１１(m,n)のトランジスタＴ１のゲートは、セレクトラインＬs(n)に、それぞれ、接続される。

画素１１(1,1)の場合、セレクトドライバ１４からセレクトラインＬs(1)にＨｉ（High；ハイ）レベルの信号が出力されると、トランジスタＴ１はオンする。これにより、トランジスタＴ３はドレインとゲートが接続されるため、トランジスタＴ３はダイオード接続状態となる。

セレクトラインＬs(1)にＬｏ（Low；ロー）レベルの信号が出力されると、トランジスタＴ１は、オフし、トランジスタＴ１もオフする。それとともに、トランジスタＴ１がオフすると、キャパシタＣ１１に充電された電荷は保持される。

トランジスタＴ２は、セレクトドライバ１４によって選択されてオン、オフし、電源ドライバ１５とデータドライバ１６との間を導通、遮断するためのスイッチトランジスタである。

各画素１１(i,j)のトランジスタＴ２のドレインは、有機ＥＬ素子１１１のアノード（電極）に接続される。

各画素１１(1,1)〜１１(m,1)のトランジスタＴ２のゲートは、セレクトラインＬs(1)に接続される。同様に、各画素１１(1,2)〜１１(m,2)のトランジスタＴ２のゲートは、セレクトラインＬs(2)に、・・・、各画素１１(1,n)〜１１(m,n)のトランジスタＴ２のゲートは、セレクトラインＬs(n)に接続される。

また、各画素１１(1,1)〜１１(n,1)のトランジスタＴ２の他端としてのソースは、データラインＬd(１)に接続される。同様に、各画素１１(2,1)〜１１(2,n)のトランジスタＴ２のソースは、データラインＬd(2)に、・・・、各画素１１(m,n)〜１１(m,n)のトランジスタＴ２のソースは、データラインＬd(m)に接続される。尚、データラインＬd(1)〜Ｌd(m)は、それぞれ、入出力端子Ｄ（１）〜Ｄ（ｍ）に接続されている。

画素１１(1,1)の場合、トランジスタＴ２は、セレクトドライバ１４から、セレクトラインＬs(1)にＨｉレベルの信号が出力されるとオンして有機ＥＬ素子１１１のアノードとデータラインＬd(1)とを接続する。

また、セレクトラインＬs(1)にＬｏレベルの信号が出力されると、トランジスタＴ２はオフして有機ＥＬ素子１１１のアノードとデータラインＬd(1)とを遮断する。

キャパシタＣ１は、トランジスタＴ３のゲートＶgsを保持する容量成分であり、その一端は、トランジスタＴ１のソースとトランジスタＴ３のゲートとに接続され、他端はトランジスタＴ３のソースと有機ＥＬ素子１１１のアノードとに接続される。

キャパシタＣ１は、電圧ラインＬv(j)からトランジスタＴ２のドレインに向けてドレイン電流Ｉdが流れるとき、トランジスタＴ３はオン状態となり、対応するトランジスタＴ３のゲート電圧Ｖgsで充電され、その電荷が蓄積される。

トランジスタＴ１及びＴ２がオフすると、キャパシタＣ１は、トランジスタＴ３のゲート電圧Ｖgsを保持する。

図１に戻り、表示信号生成回路１２は、例えば、コンポジット映像信号、コンポーネント映像信号のような映像信号Imageが外部から供給され、供給された映像信号Imageから輝度信号のような表示データＰic、同期信号Ｓyncを取得するものである。表示信号生成回路１２は、取得した表示データＰic、同期信号Ｓyncをシステムコントローラ１３に供給する。

システムコントローラ１３は、表示データＰicの補正処理、書き込み処理、有機ＥＬ素子１１１の発光動作を制御するものである。

表示データＰicの補正処理は、ディスプレイ特性に対応する電流出力を得るように、表示信号生成回路１２から供給された表示データＰicを補正する処理である。また、書き込み処理は、各画素１１(i,j)のキャパシタＣ１に電圧を書き込む処理であり、発光動作は、有機ＥＬ素子１１１を発光させる動作である。

表示データＰicの補正処理の制御を行うため、システムコントローラ１３は、図３に示すように、補正データ記憶部１３１と、補正演算部１３２と、補正制御部１３３と、を備える。

補正データ記憶部１３１は、表示信号生成回路１２から供給された表示データＰicと補正に関するデータとを記憶するものである。システムコントローラ１３は、表示信号生成回路１２から表示データＰicが供給されると、各画素１１(i,j)の表示データＰicを、この補正データ記憶部１３１に記憶する。

補正演算部１３２は、例えば、各画素１１(i,j)のトランジスタＴ３のβと閾値電圧Ｖthとを補正用データとして取得して、表示信号生成回路１２から供給された表示データＰicを補正するものである。

補正演算部１３２は、データドライバ１６から、データラインＬd(i)〜Ｌd(m)から所定の電流値の電流を引き込んだときの、入出力端子Ｄ（１）〜Ｄ（ｍ）の端子電位Ｖs(i)〜Ｖs(m)が供給され、この各入出力端子Ｄ(1) 〜Ｄ(ｍ)の端子電位Ｖs(1) 〜Ｖs(m)と信号Ｖsource(j)の電圧との差分からなる差分電圧Ｖdef(1)〜Ｖdef(ｍ)を求める。この差分電圧Ｖdef(1) 〜Ｖdef(ｍ)は、選択された行のトランジスタＴ３のドレイン・ソース間（＝ゲート・ソース間）に印加される印加電圧に概ね等しい。補正演算部１３２は求めた差分電圧Ｖdef(1)〜Ｖdef(m)を補正データ記憶部１３１に記憶する。

補正演算部１３２は、例えば、引き込んだ電流の電流値とこの画素１１(i,j)毎の印加電圧に対応する差分電圧の値とに基づいて閾値電圧Ｖthを取得する。

補正演算部１３２は、取得した閾値電圧Ｖthを、補正に関するデータとして画素１１(i,j)毎に、補正データ記憶部１３１に記憶する。

そして、補正演算部１３２は、表示信号生成回路１２から表示データＰicが供給されると、補正データ記憶部１３１から、画素(i,j)毎に、閾値電圧Ｖthを読み出す。

そして、補正演算部１３２は、読み出した閾値電圧Ｖthに基づいて表示データＰicを補正し、トランジスタＴ３のゲート電圧Ｖgsに対応する電圧データＶdataを取得して、Ｖdata(1)〜Ｖdata(m)として、順次、データドライバ１６に出力する。

補正制御部１３３は、表示データＰicの補正処理を制御するものである。システムコントローラ１３は、補正演算部１３２が演算した電圧データＶdataを行毎に読み出し、それぞれ、Ｖdata(1)〜Ｖdata(m)として、順次、データドライバ１６に出力する。

システムコントローラ１３は、このような補正処理を行って、書き込み処理、発光動作を制御する。システムコントローラ１３は、このような制御を行うため、クロック信号ＣＬＫ１，ＣＬＫ２，ＣＬＫ３、スタート信号Ｓp１，Ｓp２，Ｓp３、各種制御信号を生成して、セレクトドライバ１４、電源ドライバ１５、データドライバ１６に供給する。

尚、外部から映像信号Imageが供給されたとき、システムコントローラ１３は、表示信号生成回路１２から供給された同期信号Ｓyncに、各クロック信号ＣＬＫ１〜ＣＬＫ３、各スタート信号Ｓp１〜Ｓp３、各種制御信号を同期させる。

システムコントローラ１３は、動作を開始させるための信号としてのスタート信号Ｓp１〜Ｓｐ３を、セレクトドライバ１４、電源ドライバ１５、データドライバ１６に出力する。

図１に戻り、セレクトドライバ１４は、ＴＦＴパネル１１の行を、順次、選択するドライバであり、例えば、シフトレジスタによって構成される。セレクトドライバ１４は、それぞれ、セレクトラインＬs(j)（ｊ＝１〜ｎ）を介して各画素１１(i,j)のトランジスタＴ１，Ｔ２のゲートに接続される。

セレクトドライバ１４は、システムコントローラ１３から垂直同期信号に同期したスタート信号Ｓp１が供給されて動作を開始し、システムコントローラ１３から供給されるクロック信号ＣＬＫ１に従い、順次、第１行目の画素１１(1,1)〜１１(m,1)、・・・、第ｎ行目の画素１１(1,n)〜１１(m,n)に、Ｈｉレベルの信号Ｖselect(j)を出力することにより、ＴＦＴパネル１１の行を、順次、選択する。

電源ドライバ１５は、電圧ラインＬv(1)〜Ｌv(n)に、それぞれ、電圧VL又はVHの信号Ｖsource(1)〜Ｖsource(n)を出力するドライバである。電源ドライバ１５は、それぞれ、電圧ラインＬv(j)（ｊ＝１〜ｎ）を介して、各画素１１(i,j)のトランジスタＴ３のドレインに接続される。

電源ドライバ１５は、システムコントローラ１３から垂直同期信号に同期したスタート信号Ｓp２が供給されて動作を開始し、システムコントローラ１３から供給されるクロック信号ＣＬＫ２に従って動作する。

システムコントローラ１３は、各種制御信号として、電圧制御信号Ｃv(L)，Ｃv(H)を生成する。電圧制御信号Ｃv(L)，Ｃv(H)は、それぞれ、電源ドライバ１５が出力する信号Ｖsource(1)〜Ｖsource(n)の電圧をVL，VHに制御する信号である。

尚、本実施形態では、有機ＥＬ素子１１１のカソード電圧Ｖcathが０Ｖに設定され、電圧VLは、有機ＥＬ素子１１１のカソード電圧Ｖcath＝０Ｖと同じ電位に設定されるものとする。また、電圧VHは、例えば、＋１５Ｖに設定されるものとする。

システムコントローラ１３は、補正処理時、書き込み処理時に電圧制御信号Ｃv(L)を電源ドライバ１５に供給し、発光動作時に電圧制御信号Ｃv(H)を電源ドライバ１５に供給する。

データドライバ１６は、各画素１１(i,j)のキャパシタＣ１に、表示データＰicに対応する電圧信号Ｓv(1)〜Ｓv(m)を書き込むドライバである。

また、データドライバ１６は、閾値電圧を取得するためのデータとして、各画素１１(i,j)のトランジスタＴ３のドレイン・ソース間に流れる電流の電流値と、ドレイン・ソース間（＝ゲート・ソース間）に印加される印加電圧に対応する各入出力端子Ｄ（i）の端子電位Ｖs(i)の値と、を取得する。本実施形態のデータドライバ１６は、電流供給電圧計測方式に従って、この電流と電圧との値を取得するように構成されている。

この電流供給電圧測定方式は、各画素１１(i,j)から、各データラインＬｄ(i)を介して、各入出力端子Ｄ（i）〜Ｄ（m）から電流を引き込んで、行毎に、画素１１(1,j)〜１１(m,j)に対応する各入出力端子Ｄ（i）〜Ｄ（m）の端子電位Ｖs(1)〜Ｖs(m)を測定する方式である。

具体的に、データドライバ１６は、図４に示すように、電流源部１６１と、測定部１６２と、切換部１６３と、スイッチＳｗ１（ｉ），Ｓｗ２（ｉ）と、データ出力部１６４と、を備える。

電流源部１６１は、データラインＬd(1)〜Ｌd(p)の各々に対応する電流源１６１ａ（１）〜１６１ａ（p）を備えたものである。電流源１６１ａ（ｋ）（ｋ＝１〜ｐ）は、ＴＦＴパネル１１の各入出力端子Ｄ（ｉ）から、予め設定された電流値の定電流を引き込むためのものである。この電流源部１６１は接続ユニットに相当するものである。

電流源部１６１は、ｐ（ｐ；自然数）個の接続端子Ｐ１６１（１）〜Ｐ１６１（ｐ）を有する。尚、電流源１６１ａ（ｋ）（ｋ＝１〜ｐ）の数ｐは、データドライバ１６のチップサイズが大きくならないように、ＴＦＴパネル１１の列数ｍの数分の１とされる。

電流源１６１ａ（ｋ）の電流上流端は、接続端子Ｐ１６１（ｋ）に接続される。また、電流源１６１ａ（ｋ）の電流下流端には電圧Ｖssが印加される。本実施形態では、この電圧Ｖssは、有機ＥＬ素子１１１のカソード電圧Ｖcath（＝０Ｖ）と同じ電位に設定される。

測定部１６２は、電圧計１６２ｖ（１）〜１６２ｖ（ｍ）と、スイッチＳｗ１（１）〜Ｓｗ１（ｍ）と、を備えたものである。

電圧計１６２ｖ（ｉ）（ｉ＝１〜ｍ）は、それぞれ、入出力端子Ｄ（i）〜Ｄ（m）の端子電位Ｖs(1)〜Ｖs(m)を計測するものであり、各電圧計１６２ｖ（ｉ）の一端は、スイッチＳｗ１（ｉ）の電流下流側端子に接続される。

電圧計１６２ｖ（ｉ）は、例えば、ＡＤＣ（アナログ−デジタル変換器）によって構成され、各入出力端子Ｄ（i）のアナログの電位を計測し、デジタルの端子電位Ｖs(i)に変換してシステムコントローラ１３に出力する。

スイッチＳｗ１（１）〜Ｓｗ１（ｍ）は、入出力端子Ｄ（i）〜Ｄ（m）の端子電位Ｖs（i）〜Ｖs（m）の測定時に、それぞれ、ＴＦＴパネル１１の入出力端子Ｄ（１）〜Ｄ（ｍ）と、測定部１６２との接続、遮断を行うためのスイッチである。

スイッチＳｗ１（ｉ）（ｉ＝１〜ｍ）の電流上流側端子は、それぞれ、ＴＦＴパネル１１の入出力端子Ｄ（ｉ）に接続される。

システムコントローラ１３は、制御信号として、切換制御信号Ｃsw1(close)又はＣsw1(open)を生成し、この切換制御信号Ｃsw1(close)又はＣsw1(open)をデータドライバ１６に供給してスイッチＳｗ１（ｉ）の開閉を制御する。

スイッチＳｗ１（ｉ）は、システムコントローラ１３から切換制御信号Ｃsw1(close)が供給されて閉じ、それぞれ、ＴＦＴパネル１１の入出力端子Ｄ（１）〜Ｄ（ｍ）と電圧計１６２ｖ（１）〜１６２ｖ（ｍ）とを接続する。

また、スイッチＳｗ１（ｉ）は、システムコントローラ１３から切換制御信号Ｃsw1(open)が供給されて開き、それぞれ、ＴＦＴパネル１１の入出力端子Ｄ（１）〜Ｄ（ｍ）と電圧計１６２ｖ（１）〜１６２ｖ（ｍ）との間を遮断する。

スイッチＳｗ２（１）〜Ｓｗ２（ｍ）は、それぞれ、データ出力部１６４の出力端子Ｐ１６４（１）〜Ｐ１６４（ｍ）と、ＴＦＴパネル１１の入出力端子Ｄ（１）〜Ｄ（ｍ）と、の接続、遮断を行うためのスイッチである。

スイッチＳｗ２（１）〜Ｓｗ２（ｍ）の信号出力側端子は、それぞれ、データ出力部１６４の各出力端子Ｐ１６４（１）〜Ｐ１６４（ｍ）に接続され、パネル側端子は、それぞれ、入出力端子Ｄ（１）〜Ｄ（ｍ）に接続される。

システムコントローラ１３は、水平制御信号として、切換制御信号Ｃsw2(close)又はＣsw1(open)を生成し、この切換制御信号Ｃsw2(close)又はＣsw1(open)をデータドライバ１６に供給することにより、このスイッチＳｗ２（ｉ）（ｉ＝１〜ｍ）の開閉を制御する。

スイッチＳｗ２（ｉ）は、システムコントローラ１３から切換制御信号Ｃsw2(close)が供給されて閉じ、データ出力部１６４の出力端子Ｐ１６４（ｉ）と入出力端子Ｄ（ｉ）とを接続する。

また、スイッチＳｗ２（ｉ）は、システムコントローラ１３から切換制御信号Ｃsw2(open)が供給されて開き、データ出力部１６４の出力端子Ｐ１６４（ｉ）と入出力端子Ｄ（ｉ）との間を遮断する。

入出力端子Ｄ（１）〜Ｄ（ｍ）は、電流源部１６１の接続端子Ｐ１６１（ｋ）の端子数ｐに対応したｐ個の入出力端子を１ブロックとする、Ｂ（＝ｍ／ｐ）個のブロックに分けられている。Ｂは総ブロック数である。

切換部１６３は、ＴＦＴパネル１１の入出力端子Ｄ（１）〜Ｄ（ｍ）と、電流源部１６１の接続端子Ｐ１６１（１）〜Ｐ１６１（ｐ）との接続を、入出力端子のブロック毎に切り換えるものである。ここで、図４に示すように、各ブロックに、入出力端子Ｄ（１）側から、ブロック番号（数）ｂ（１〜ｍ／ｐ）を付与する。

この切換部１６３は、ブロック数ｂを奇数として、ＴＦＴパネル１１の入出力端子Ｄ（（ｂ−１）×ｐ＋ｋ）と電流源部１６１の接続端子Ｐ（ｋ）とを接続したときは、ブロック数ｂが偶数である偶数ブロックの入出力端子Ｄ（（ｂ−１）×ｐ＋ｋ）と接続端子Ｐ（ｐ−ｋ＋１）とを接続する。

また、切換部１６３は、ブロック数ｂを偶数として、ＴＦＴパネル１１の入出力端子Ｄ（（ｂ−１）×ｐ＋ｋ）と電流源部１６１の接続端子Ｐ（ｋ）とを接続したときは、ブロック数ｂが奇数である奇数ブロックの入出力端子Ｄ（（ｂ−１）×ｐ＋ｋ）と接続端子Ｐ（ｐ−ｋ＋１）とを接続するように構成されている。本実施形態の切換部１６３は、前者のように構成されているものとする。

このため、切換部１６３は、スイッチＳｗ３（１）〜Ｓｗ３（ｍ）と、デコーダ１６３ｄと、を備える。

スイッチＳｗ３（１）〜Ｓｗ３（ｍ）は、それぞれ、スイッチＳｗ１（１）〜Ｓｗ１（ｍ）を介して、ＴＦＴパネル１１の入出力端子Ｄ（１）〜Ｄ（ｍ）のうちのいずれかのブロックのｐ個の入出力端子と、電流源部１６１の接続端子Ｐ１６１（１）〜Ｐ１６１（ｐ）とを接続、遮断するスイッチである。

スイッチＳｗ３（１）〜Ｓｗ３（ｍ）の電流上流側端子（一端）は、それぞれ、スイッチＳｗ１（１）〜Ｓｗ１（ｍ）の電流下流側端子に接続される。

スイッチＳｗ３（１）〜Ｓｗ３（ｐ），・・・，Ｓｗ３（ｍ−２ｐ＋１）〜Ｓｗ３（ｍ−ｐ）の電流下流側端子（他端）は、それぞれ、電流源部１６１の接続端子Ｐ１６１（１）〜Ｐ１６１（ｐ）に接続される。

そして、図５に示すように、スイッチＳｗ１（１）〜（ｍ）が閉じると、スイッチＳｗ３（１）〜Ｓｗ３（ｐ），・・・，Ｓｗ３（ｍ−２ｐ＋１）〜Ｓｗ３（ｍ−ｐ）の電流上流側端子が、それぞれ、ＴＦＴパネル１１の奇数ブロックの入出力端子（（ｂ−１）×ｐ＋ｋ）に接続される。

即ち、スイッチＳｗ３（１）〜Ｓｗ３（ｐ），・・・，Ｓｗ３（ｍ−２ｐ＋１）〜Ｓｗ３（ｍ−ｐ）は、ブロック番号ｂが奇数のときに、ＴＦＴパネル１１の入出力端子Ｄ（（ｂ−１）×ｐ＋ｋ）と、電流源部１６１の接続端子Ｐ１６１（ｋ）と、を接続するスイッチである。尚、この接続順序を正順とする。

また、スイッチＳｗ３（ｐ＋１）〜Ｓｗ３（２ｐ），・・・，Ｓｗ３（ｍ−ｐ＋１）〜Ｓｗ３（ｍ）の電流下流側端子（他端）は、それぞれ、電流源部１６１の接続端子Ｐ１６１（１）〜Ｐ１６１（ｐ）に接続される。

そして、図６に示すように、スイッチＳｗ１（１）〜（ｍ）が閉じると、スイッチＳｗ３（ｐ＋１）〜Ｓｗ３（２ｐ），・・・，Ｓｗ３（ｍ−ｐ＋１）〜Ｓｗ３（ｍ）の電流上流側端子は、それぞれ、ＴＦＴパネル１１の偶数ブロックの入出力端子（（ｂ−１）×ｐ＋ｋ）に接続される。

即ち、スイッチＳｗ３（ｐ＋１）〜Ｓｗ３（２ｐ），・・・，Ｓｗ３（ｍ−ｐ＋１）〜Ｓｗ３（ｍ）は、ブロック番号ｂが偶数のとき、ＴＦＴパネル１１の入出力端子Ｄ（（ｂ−１）×ｐ＋ｋ）と、電流源部１６１の接続端子Ｐ１６１（ｐ−ｋ＋１）とを接続するスイッチである。尚、この接続順を逆順とする。

デコーダ１６３ｄは、スイッチＳｗ３（１）〜Ｓｗ３（ｍ）の開閉を制御するものであり、システムコントローラ１３から切換制御信号Ｍpx(b,close)が供給されて、この切換制御信号Ｍpx(b,close)を解読して、スイッチＳｗ３（１）〜Ｓｗ３（ｍ）の開閉を制御する。

デコーダ１６３ｄは、システムコントローラ１３から切換制御信号Ｍpx(b,close)が供給されると、この信号を解読して、スイッチＳｗ３（（ｂ−１）×ｐ＋１）〜Ｓｗ３（ｂｐ）を閉じ、それ以外のスイッチＳｗ３を開く。

切換部１６３がこのように構成されることにより、電流源１６１ａ（１）〜１６１ａ（ｐ）に電流偏差がある場合でも、測定部１６２の各電圧計１６４ｖ（１）〜１６４ｖ（ｍ）の測定結果に段差が生じなくなる。

データ出力部１６４は、電圧データＶdata(i)に対応するアナログ電圧の電圧信号Ｓv(i)を、ＴＦＴパネル１１に出力するものである。

データ出力部１６４は、例えば、ＤＡＣ（デジタル−アナログ変換器）を備え、システムコントローラ１３から供給されたデジタルの電圧データＶdata(i)（ｉ＝１〜ｍ）を、アナログの電圧信号Ｓv(i)に変換する。

スイッチＳｗ２（１）〜Ｓｗ２（ｍ）が閉じると、データ出力部１６４は、変換した電圧信号Ｓv(i)を、それぞれ、ＴＦＴパネル１１の入出力端子Ｄ（１）〜Ｄ（ｍ）に出力する。

次に、本実施形態に係る表示装置１の動作について説明する。
システムコントローラ１３は、例えば、表示装置１の実使用時の起動時、あるいは定期的、等のタイミングで測定部１６２による測定処理を実行する。

システムコントローラ１３は、図７に示すフローチャートに従い、測定処理を実行する。

システムコントローラ１３は、電源ドライバ１５に電圧制御信号Ｃv(L)を供給する（ステップＳ１１）。

システムコントローラ１３は、切換制御信号Ｃsw1(close)，Ｃsw2(open)をデータドライバ１６に供給する（ステップＳ１２）。

システムコントローラ１３は、スタート信号Ｓp1〜Ｓp3を、セレクタドライバ１４と、電源ドライバ１５と、データドライバ１６と、に供給する（ステップＳ１３）。

システムコントローラ１３は、切換制御信号Ｍpx(b,close)によって指定するブロック番号ｂを１にセットする（ステップＳ１４）。

システムコントローラ１３は、データドライバ１６（切換部１６３）に切換制御信号Ｍpx(b,close）を供給する（ステップＳ１５）。

システムコントローラ１３は、電圧計１６２ｂ（１）〜１６２ｂ（ｐ）が計測した端子電位圧Ｖs（１）〜Ｖs（ｐ）を取得する（ステップＳ１６）。補正演算部１３２は、取得した端子電位圧Ｖs（１）〜Ｖｓ（ｐ）に基づく差分電圧Ｖdef(１) 〜Ｖdef(ｐ)を求め、これを、補正データ記憶部１３１に記憶する（ステップＳ１７）。

システムコントローラ１３は、切換制御信号Ｍpx(b,close)におけるブロック番号ｂを＋１だけインクリメントする（ステップＳ１８）。システムコントローラ１３は、ブロック番号数ｂが総ブロック数Ｂを超えたか否かを判定する（ステップＳ１９）。

超えていないと判定した場合（ステップＳ１９；Ｎｏ）、システムコントローラ１３は、再度、ステップＳ１５〜Ｓ１８を実行する。

超えたと判定した場合（ステップＳ１９；Ｙｅｓ）、システムコントローラ１３は、この測定処理を終了させる。

次に、システムコントローラ１３がこのような測定処理を行ったときの具体的な動作について説明する。
尚、ここでは、例えば、ｍ（ＴＦＴパネル１１の端子数）を５７６、ｐ（電流源部１６１の端子数）を９６とする。総ブロック数Ｂは６（＝５７６／９６）となる。

システムコントローラ１３が、電源ドライバ１５に電圧制御信号Ｃv(L)を供給すると（ステップＳ１１の処理）、電源ドライバ１５は、電圧ラインＬv(1)〜Ｌv(n)に、それぞれ、電圧VLの信号Ｖsource(1)〜Ｖsource(n)を出力する。

セレクトドライバ１４，電源ドライバ１５，データドライバ１６は、システムコントローラ１３からスタート信号Ｓp１〜Ｓｐ３が供給されて動作を開始し、クロック信号ＣＬＫ１〜ＣＬＫ３に従って動作する。

セレクトドライバ１４は、セレクトラインＬs(1)に、Ｈｉレベルの信号Ｖselect(1)を出力して第１行目の画素１１(1,1)〜１１(576,1)を選択する。

画素１１(1,1)〜１１(576,1)の各トランジスタＴ１，Ｔ２は、ゲートにＨｉレベルの信号Ｖselect(1)が供給されてオンし、各トランジスタＴ３がダイオード接続状態となる。

システムコントローラ１３がデータドライバ１６に切換制御信号Ｍpx(1,close)を供給すると（ステップＳ１５の処理）、デコーダ１６３ｄは、この切換制御信号Ｍpx(1,close)を解読し、ブロック番号ｂ＝１のスイッチＳｗ３（１）〜Ｓｗ３（９６）を閉じ、それ以外のスイッチＳｗ３（９７）〜（５７６）を開く。

この場合、ブロック番号ｂ＝１であり、ブロック番号ｂが奇数であるから、デコーダ１６３ｄがスイッチＳｗ３（１）〜Ｓｗ３（５７６）の開閉を制御すると、接続構成は、図５に示すようになる。

ｂ＝１，ｐ＝９６であるから、図８に示すように、それぞれ、入出力端子Ｄ（１）〜Ｄ（９６）と、接続端子Ｐ１６１（１）〜Ｐ１６１（９６）とが、スイッチＳｗ３（１）〜（９６）を介して接続され、接続順が図１０（ａ）に示すような正順となる。

入出力端子Ｄ（１）〜Ｄ（９６）と、接続端子Ｐ１６１（１）〜Ｐ１６１（９６）とが、それぞれ接続されると、電流源１６１ａ（１）〜１６１ａ（９６）は、それぞれ、各入出力端子Ｄ（１）〜Ｄ（９６）から定電流を引き込む。

電流は、電源ドライバ１５から、画素１１(1,1)〜１１(96,1)のダイオード接続状態とされている各トランジスタＴ３のドレイン−ソース、トランジスタＴ２、データラインＬｄ(１)〜Ｌｄ（９６）、ＴＦＴパネル１１の入出力端子Ｄ（１）〜Ｄ（９６）、電流源１６１ａ（１）〜１６１ａ（９６）を経由して、電圧Ｖssの電圧源へと流れる。

測定部１６２の電圧計１６２ｖ（１）〜１６２ｖ（９６）は、それぞれ、入出力端子Ｄ（１）〜Ｄ（９６）の端子電位Ｖs（１）〜Ｖｓ（９６）を計測し、順次、システムコントローラ１３に出力する。

補正演算部１３２は、データドライバ１６から出力された端子電位Ｖs（１）〜Ｖｓ（９６）に基づく差分電圧Ｖdef(１) 〜Ｖdef(９６)を求め、それぞれ、画素１１(1,1)〜１１(96,1)のトランジスタＴ３のドレイン・ソース間（＝ゲート・ソース間）に印加される印加電圧に対応する電圧として、補正データ記憶部１３１に記憶する（ステップＳ１７の処理）。

次に、システムコントローラ１３がデータドライバ１６に切換制御信号Ｍpx(2,close)を供給すると（ステップＳ１５の処理）、デコーダ１６３ｄは、この切換制御信号Ｍpx(2,close)を解読し、ブロック番号ｂ＝２のスイッチＳｗ３（９６）〜Ｓｗ３（１９２）を閉じ、それ以外のスイッチＳｗ３（１）〜（９６），Ｓｗ３（１９３）〜（５７６）を開く。

この場合、ブロック番号ｂ＝２であり、ブロック番号ｂが偶数であるから、デコーダ１６３ｄがスイッチＳｗ３（１）〜Ｓｗ３（５７６）の開閉を制御すると、接続構成は、図６に示すようになる。

ｂ＝２、ｐ＝９６であるから、図９に示すように、それぞれ、入出力端子Ｄ（９７）〜Ｄ（１９２）と、接続端子Ｐ１６１（９６）〜Ｐ１６１（１）とが、スイッチＳｗ３（９７）〜（１９２）を介して接続され、接続順が図１０（ｂ）に示すような逆順となる。

入出力端子Ｄ（９７）〜Ｄ（１９２）と、接続端子Ｐ１６１（９６）〜Ｐ１６１（１）とが、それぞれ接続されると、電流源１６１ａ（９６）〜１６１ａ（１）は、それぞれ、入出力端子Ｄ（９７）〜Ｄ（１９２）から定電流を引き込む。

電流は、電源ドライバ１５から、画素１１(97,1)〜１１(192,1)の各トランジスタＴ３のドレイン−ソース、トランジスタＴ２、データラインＬｄ(９７)〜Ｌｄ（１９２）、ＴＦＴパネル１１の入出力端子Ｄ（９７）〜Ｄ（１９２）、電流源１６１ａ（９６）〜１６１ａ（１）を経由して、負の電圧Ｖssの電圧源へと流れる。

測定部１６２の電圧計１６２ｖ（９７）〜１６２ｖ（１９２）は、それぞれ、入出力端子Ｄ（９７）〜Ｄ（１９２）の端子電位Ｖs（９７）〜Ｖｓ（１９２）を計測し、順次、システムコントローラ１３に出力する。

補正演算部１３２は、データドライバ１６から出力された端子電位Ｖs（９７）〜Ｖｓ（１９２）に基づく差分電圧Ｖdef(９７) 〜Ｖdef(１９２)を求め、それぞれ、画素１１(97,1)〜１１(192,１)のトランジスタＴ３のドレイン・ソース間（＝ゲート・ソース間）に印加される印加電圧に対応する電圧として、補正データ記憶部１３１に記憶する（ステップＳ１７の処理）。

次に、システムコントローラ１３がデコーダ１６３ｄに、切換制御信号Ｍpx(3,close)を供給すると（ステップＳ１６の処理）、デコーダ１６３ｄは、この切換制御信号Ｍpx(3,close)を解読し、スイッチＳｗ３（１９３）〜Ｓｗ（２８８）を閉じ、それ以外のスイッチＳｗ３（１）〜Ｓｗ３（１９２），Ｓｗ３（２８９）〜Ｓｗ（５７６）を開く。

この場合、ブロック番号ｂ＝３であり、ブロック番号ｂが奇数であるから、デコーダ１６３ｄがスイッチＳｗ３（１）〜Ｓｗ３（５７６）の開閉を制御すると、接続構成は、図５に示すような構成となる。

ｂ＝３、ｐ＝９６であるから、それぞれ、入出力端子Ｄ（１９３）〜Ｄ（２８８）と、接続端子Ｐ１６１（１）〜Ｐ１６１（９６）とが、スイッチＳｗ３（１９３）〜（２８８）を介して接続され、接続順が図１０（ｃ）に示すような正順となる。

入出力端子Ｄ（１９３）〜Ｄ（２８８）と、接続端子Ｐ１６１（１）〜Ｐ１６１（９６）とが、それぞれ接続されると、電流源１６１ａ（１）〜１６１ａ（９６）は、それぞれ、各入出力端子Ｄ（１９３）〜Ｄ（２８８）から定電流を引き込む。

接続順が図１０（ｃ）に示すように正順となるため、電流源部１６１の電流源１６１ａ（１）〜１６１ａ（９６）が定電流を引き込むと、電流は、電源ドライバ１５から、画素１１(193,1)〜１１(288,1)の各トランジスタＴ３のドレイン−ソース、トランジスタＴ２、ＴＦＴパネル１１の入出力端子Ｄ（１９３）〜Ｄ（２８８）、電流源１６１ａ（１）〜１６１ａ（９６）を経由して、負の電圧Ｖssの電圧源へと流れる。

測定部１６２の電圧計１６２ｖ（１９３）〜１６２ｖ（２８８）は、それぞれ、画素１１(193,1)〜１１(288,1)のトランジスタＴ３のソース入出力端子Ｄ（１９３）〜Ｄ（２８８）の端子電位Ｖs（１９３）〜Ｖｓ（２８８）を計測し、順次、システムコントローラ１３に出力する。

補正演算部１３２は、データドライバ１６から出力された端子電位Ｖs（１９３）〜Ｖｓ（２８８）に基づく差分電圧Ｖdef(１９３) 〜Ｖdef(２８８)を求め、それぞれ、画素１１(193,1)〜１１(288,1)のトランジスタＴ３のドレイン・ソース間（＝ゲート・ソース間）に印加される印加電圧に対応する電圧として、補正データ記憶部１３１に記憶する（ステップＳ１７の処理）。

システムコントローラ１３が、第１行目につき、このような処理を全部で６回繰り返すと（ステップＳ１６〜Ｓ１９の処理）、補正データ記憶部１３１に、第１行目の画素１１(1,1)〜１１(576,1)の各トランジスタＴ３のドレイン・ソース間（＝ゲート・ソース間）に印加される印加電圧に対応する電圧として、差分電圧Ｖdef(１) 〜Ｖdef(５７６)が補正データ記憶部１３１に記憶される。

接続順が図１０（ａ）に示すような正順のときに、電圧計１６２ｖ（１）〜１６２ｖ（９６）が計測した端子電位Ｖsが図１０（ｄ）に示すような電位である場合、接続順が図１０（ｂ）に示すような逆順になったときに電圧計１６２ｖ（９７）〜１６２ｖ（１９２）が計測した端子電位Ｖsは、図１０（ｅ）に示すような特性を示す。

また、接続順が図１０（ｃ）に示すような正順になったときに電圧計１６２ｖ（１９３）〜１６２ｖ（２８８）が計測した入出力端子Ｄ（１９３）〜Ｄ（２８８）の端子電位Ｖs（１９３）〜Ｖｓ（２８８）は、図１０（ｆ）に示すような、Ｖ１からＶ２に変化する特性を示す。

従って、ＴＦＴパネル１１の入出力端子Ｄ（１）〜Ｄ（５７６）と、電流源部１６１の接続端子Ｐ１６１（１）〜Ｐ１６１（９６）とが、ブロック毎に、正順、逆順に、順次、接続されると、入出力端子Ｄ（１）〜Ｄ（５７６）の端子電位Ｖs（１）〜Ｖｓ（５７６）は、図１１に示すような特性を示すことになる。

このように、電流源１６１ａ（１）〜１６１ａ（ｐ）の特性の偏差に基づいて、端子電位Ｖs（１）〜Ｖｓ（ｐ）にＶ１〜Ｖ２の差が生じていたとしても、入出力端子Ｄ（１）〜Ｄ（ｍ）に対する端子電位Ｖs（１）〜Ｖs（ｍ）における、隣接するブロックの境界における両ブロックの入出力端子に対応する端子電位Ｖsの間、例えば、ブロック番号ｂ＝１の入出力端子Ｄ（ｐ）とブロック番号ｂ＝２の入出力端子Ｄ（ｐ＋１）に対する端子電圧Ｖs（ｐ）とＶs（ｐ＋１）との間、に段差が生じないようにすることができる。

補正演算部１３２は、各画素１１(i,j)に対応する差分電圧Ｖdef(i)を行毎に補正データ記憶部１３１から読み出し、読み出した差分電圧Ｖdef(i)に基づいて各画素１１(i,j)のトランジスタＴ３の閾値電圧を求め、補正データ記憶部１３１に記憶する。

次に、表示装置１に外部から映像信号Imageが供給されて、ＴＦＴパネル１１に映像信号に応じた画像情報を表示する時の動作について説明する。
このとき、表示信号生成回路１２は、供給された映像信号Imageから表示データＰic、同期信号Ｓyncを取得してシステムコントローラ１３に供給する。そして、システムコントローラ１３は、表示信号生成回路１２から供給された表示データＰicを、画素１１(i,j)毎に、補正データ記憶部１３１に記憶する。

システムコントローラ１３は、補正演算部１３２が、すべての画素１１(i,j)について、補正した電圧データＶdataを補正データ記憶部１３１に記憶すると、書き込み処理を制御する。

システムコントローラ１３は、データドライバ１６に切換制御信号Ｃsw1(open)とＣsw2(close)とを供給する。

システムコントローラ１３は、セレクトドライバ１４にスタート信号Ｓpを供給する。

セレクトドライバ１４は、システムコントローラ１３からスタート信号Ｓpが供給されて動作を開始し、システムコントローラ１３から供給されたクロック信号ＣＬＫに従い、順次、第１行目の画素１１(1,1)〜１１(576,1)、・・・、第ｎ行目の画素１１(1,n)〜１１(576,n)に、Ｈｉレベルの信号Ｖselect(j)を出力する。

データドライバ１６のスイッチＳｗ１（１）〜Ｓｗ１（５７６）は、システムコントローラ１３から切換制御信号Ｃsw1(open)が供給されて開き、それぞれ、ＴＦＴパネル１１の入出力端子Ｄ（１）〜Ｄ（５７６）と電流源部１６１の接続端子Ｐ１６１（１）〜（９６）との間を遮断する。

スイッチＳｗ２（１）〜Ｓｗ２（５７６）は、システムコントローラ１３から切換制御信号Ｃsw1(open)が供給されて閉じ、それぞれ、データ出力部１６４の出力端子Ｐ１６４（１）〜Ｐ１６４（５７６）と、入出力端子Ｄ（１）〜Ｄ（５７６）と、を接続する。

システムコントローラ１３における補正演算部１３２は、表示信号生成回路１２から表示データＰicが供給されると、補正データ記憶部１３１から、画素(i,j)毎に、閾値電圧Ｖthを読み出す。そして、補正演算部１３２は、読み出した閾値電圧Ｖthに基づいて表示データＰicを補正した電圧データＶdataを取得して、Ｖdata(1)〜Ｖdata(576)として、順次、データドライバ１６に出力する。

データドライバ１６のデータ出力部１６４は、システムコントローラ１３から、第１行目の電圧データＶdata(1)〜Ｖdata(576)が供給されると、これらの電圧データＶdata(1)〜Ｖdata(576)をアナログの電圧信号Ｓv(1)〜Ｓv(576)に変換する。

そして、データ出力部１６４は、変換した電圧信号Ｓv(1)〜Ｓv(576)を、それぞれ、スイッチＳｗ２（１）〜Ｓｗ２（５７６）を介して、ＴＦＴパネル１１の各入出力端子Ｄ（１）〜Ｄ（５７６）に出力する。

セレクトドライバ１４が第１行目のセレクトラインＬs(1)にＨｉレベルの信号Ｖselect(1)を出力すると、第１行目の画素１１(1,1)〜１１(576,1)のキャパシタＣ１に、それぞれ、電圧信号Ｓv(1)〜Ｓv(576)に対応する電圧が書き込まれる。

同様にして、データドライバ１６は、第２行目の画素１１(1,2)〜１１(576,2)，・・・，第ｎ行目の画素１１(1,n)〜１１(576,n)のキャパシタＣ１に電圧信号Ｓv(1)〜Ｓv(576)に対応する電圧を書き込む。

書き込みが終了すると、システムコントローラ１３は、発光動作を制御する。
セレクトドライバ１４は、Ｌｏレベルの信号Ｖselect(1)〜Ｖselect(n)を、それぞれ、セレクトラインＬs(1)〜Ｌs(n)に出力する。

セレクトセレクトラインＬs(1)〜Ｌs(n)の信号レベルがＬｏレベルになると、すべての画素１１(i,j)のトランジスタＴ１，Ｔ２はオフする。

システムコントローラ１３は、電源ドライバ１５に、電圧制御信号Ｃv(H)を供給する。電源ドライバ１５は、システムコントローラ１３から、この電圧制御信号Ｃv(H)が供給されて、電圧VH（＝＋１５Ｖ）の信号Ｖsource(1)〜Ｖsource(n)を、電圧ラインＬv(1)〜Ｌv(n)に出力する。

電圧ラインＬv(1)〜Ｌv(n)の電圧がVHになると、各画素１１(i,j)のトランジスタＴ３は、各キャパシタＣ１が保持した電圧をゲート電圧Ｖgsとして、この信号ゲート電圧Ｖgsに対応する電流を有機ＥＬ素子１１１に供給する。

そして、各有機ＥＬ素子１１１は、この電流が流れることにより、この電流の電流値に対応する輝度で発光する。

以上説明したように、本実施形態によれば、切換部１６３は、ブロック番号ｂが奇数の場合は、それぞれ、ＴＦＴパネル１１の入出力端子Ｄ（（ｂ−１）×ｐ＋ｋ）と、電流源部１６１の接続端子Ｐ１６１（ｋ）とを接続する。

また、切換部１６３は、ブロック番号ｂが偶数の場合は、それぞれ、ＴＦＴパネル１１の入出力端子Ｄ（（ｂ−１）×ｐ＋ｋ）と、電流源部１６１の接続端子Ｐ１６１（ｐ−ｋ＋１）と、を接続するように構成されている。

従って、入出力端子Ｄ（１）〜Ｄ（ｍ）と、接続端子Ｐ１６１（１）〜Ｐ１６１（ｐ）と、の接続が、ブロック番号ｂが奇数から偶数、又は、偶数から奇数に切り換わるとき、電流源部１６１の電流源１６１ａ（１）〜１６１ａ（ｐ）に電流値の偏差がある場合でも、隣接する入出力端子Ｄ（ｉ）間で計測された端子電位Ｖsの段差を抑制することができる。このため、表示品位の低下を抑制することができる。

尚、本発明を実施するにあたっては、種々の形態が考えられ、上記実施形態に限られるものではない。

例えば、総ブロック数Ｂが偶数である場合には、図１２に示すように、データドライバ１６が２つのデータドライバ１６−１，１６−２によって構成されてもよい。

この場合、データドライバ１６−１，１６−２がＴＦＴパネル１１に接続される。各データドライバ１６−１，１６−２が同じ特性及び構成を有する場合、隣接するデータドライバ１６−１，１６−２の境界における両データドライバ１６−１，１６−２の入出力端子に対応する端子電位Ｖsの間にも段差が生じないようにすることができる。

すなわち、例えば、ｍ＝５７６、ｐ＝９６として、上記のように、切換部１６３が、ブロック毎に、正順、逆順に切り換えるようにし、総ブロック数Ｂが偶数（Ｂ＝６）である場合、データドライバ１６−１、１６−２の電圧計１６３ｖ（１）〜（９６）が計測した端子電位Ｖs（１）〜Ｖs（１１５２）は、図１３に示すような特性を示すことになる。これにより、隣接するデータドライバ間においても段差が生じなくなる。なお、図１２においては２つのデータドライバ１６−１，１６−２を備えるものとしたが、更に、３つ以上の複数のデータドライバを備えるものであってもよい。

また、表示装置１は、図１４に示すようにデータドライバがデータドライバ本体部１６ａと、測定部１６ｂと、からなるものであってもよい。

データドライバ本体部１６ａは、データ出力部１６４を備える。測定部１６ｂは、電流源部１６１と、測定部１６２と、切換部１６３と、を備える。

データドライバ本体部１６ａと測定部１６ｂは、分離されて、例えば別チップで構成されて、実装されているものであってもよい。

次に、上記実施形態では、データドライバ１６が電流供給電圧計測方式に従って構成されているものとして説明した。しかし、データドライバ１６は、このような構成に限られるものではなく、例えば、図１５に示すような電圧印加電流測定方式に従って構成されたものでもよい。

図１５に示すデータドライバ２６は、電圧源部２６１と、測定部２６２と、切換部１６３と、スイッチＳｗ１（１）〜Ｓｗ１（ｍ），Ｓｗ２（１）〜Ｓｗ２（ｍ）と、データ出力部１６４と、を備える。

電圧源部２６１は、電圧源２６１ｖ（１）〜２６１ｖ（ｐ）を備えたものである。電圧源２６１Ｖ（１）〜２６１ｖ（ｐ）は、データラインＬd(i)に電圧を印加するものである。

電圧源部２６１は、ｐ個の接続端子Ｐ２６１（１）〜Ｐ２６１（ｐ）を有し、電圧源２６１ｖ（１）〜２６１ｖ（ｐ）の負極は、それぞれ、この接続端子Ｐ２６１（１）〜Ｐ２６１（ｐ）に接続される。

また、電圧源２６１ｖ（１）〜２６１ｖ（ｐ）の正極は電圧Ｖssの電位に接続される。

測定部２６２は、ｍ個の電流計２６２ａ（１）〜２６２ａ（ｍ）を備えたものである。電流計２６２ａ（１）〜２６２ａ（ｍ）は、それぞれ、データラインＬd(1)〜Ｌd(m)に流れる電流Ｉdの電流値を計測するものである。

電流計２６２ａ（１）〜２６２ａ（ｍ）は、それぞれ、スイッチＳｗ１（１）〜Ｓｗ１（ｍ）の電流下流側端子とスイッチＳｗ３（１）〜Ｓｗ３（ｍ）の電流上流側端子との間に介挿され、計測した電流Ｉdの電流値をシステムコントローラ１３に出力する。

また、図４に示すデータドライバ１６は、代わりに、図１６に示すような電流源＆測定部３６１を備えたデータドライバ３６であってもよい。

電流源＆測定部３６１は、電流源３６１ａ（１）〜３６１ａ（ｐ）と、電圧計３６１ｖ（１）〜３６１ｖ（ｐ）とを備えたものである。

電流源３６１ａ（１）〜３６１ａ（ｐ）は、それぞれ、図４に示す電流源１６１ａ（１）〜１６１ａ（ｐ）と同等のものである。また、電圧計３６１ｖ（１）〜３６１ｖ（ｐ）は、それぞれ、図４に示す電圧計１６２ａ（１）〜１６２ａ（ｍ）と同等のものである。

次に、図４に示すデータドライバ１６は、図１７に示すような構成のものであってもよい。このデータドライバ４６は、切換部１６３と、データ出力部１６４と、電圧源部＆測定部４６１と、を備えたものである。

切換部１６３とデータ出力部１６４とは、それぞれ、図４に示す切換部１６３とデータ出力部１６４と同様のものである。

電圧源＆測定部４６１は、電圧源４６１ｖ（１）〜４６１ｖ（ｐ）と、電流計４６１ａ（１）〜４６１ａ（ｐ）とを備えたものである。すなわち、電流源＆測定部４６１は、電圧源４６１ｖ（１）〜４６１ｖ（ｐ）の各々に対応して電流計４６１ａ（１）〜４６１ａ（ｐ）を備えて、電圧源４６１ａ（１）〜４６１ａ（ｐ）の数と電流計４６１ａ（１）〜４６１ａ（ｐ）の数を同じとしたものである。

この電圧源４６１ｖ（１）〜４６１ｖ（ｐ）は、それぞれ、図１５に示す電圧源２６１ｖ（１）〜２６１ｖ（ｐ）と同等のものである。また、電流計４６１ａ（１）〜４６１ａ（ｐ）は、それぞれ、図１５に示す電圧計２６２ａ（１）〜２６２ａ（ｍ）と同等のものである。

また、上記実施形態においては、電流源部１６１の各電流源１６１ａ（１）〜１６１ａ（ｐ）の特性の偏差や電圧源部２６１の各電圧源２６１ｖ（１）〜２６１ｖ（ｐ）の特性の偏差によって、各電圧計１６２ｖ（ｉ）が計測した電圧値や各電流計２６２ａ（ｉ）が計測した電流値が変化する場合について説明した。

しかし、仮に各画素や各電流源、各電圧源の特性が揃っていたとしても、各電圧計や電流計の特性が揃っていない場合には、各電圧計や各電流計により得られる電圧値や電流値に、図１０（ｄ）に示したのと同様の変化が生じることになる。

そこで、例えば、図４における電流源部１６１を測定部に置き換え、測定部１６２を電流源部に置き換えるようにしてもよい。

この場合の構成を図１８に示す。図１８に示すデータドライバ５６は、切換部１６３と、データ出力部１６４と、電流源部５６１と、測定部５６２と、を備える。

切換部１６３とデータ出力部１６４とは、それぞれ、図４に示す切換部１６３とデータ出力部１６４と同様のものである。

電流源部５６１は、電流源５６１ａ（１）〜５６１ａ（ｍ）を備えたものである。測定部５６２は、電圧計５６２ｖ（１）〜５６２ｖ（ｐ）を備えたものである。

そして、切換部１６３は、接続順序を交互に変えて、測定部５６２の各電圧計５６２ｖ（１）〜５６２ｖ（ｐ）を接続する。

このように構成されると、各電圧計５６２ｖ（１）〜５６２ｖ（ｐ）の特性が揃っていない場合でも、測定した電圧値の偏差を抑制することができる。

また、例えば、図１５に示す電圧源部２６１を測定部に置き換え、測定部２６２を電圧源部に置き換えるようにしてもよい。

この場合の構成を図１９に示す。図１９に示すデータドライバ６６は、切換部１６３と、データ出力部１６４と、電圧源部６６１と、測定部６６２と、を備える。

切換部１６３とデータ出力部１６４とは、それぞれ、図４に示す切換部１６３とデータ出力部１６４と同様のものである。

電圧源部６６１は、電圧源６６１ｖ（１）〜６６１ｖ（ｍ）を備えたものである。測定部６６２は、電流計６６２ａ（１）〜６６２ａ（ｐ）を備えたものである。

そして、切換部１６３は、接続順序を交互に変えて、測定部の各電流計６６２ａ（１）〜６６２ａ（ｐ）と電圧源６６１ｖ（１）〜６６１ｖ（ｍ）とを接続する。

このように構成されると、各電流計６６２ａ（１）〜６６２ａ（ｐ）の特性が揃っていない場合でも、測定した電流値の偏差を抑制することができる。

１・・・表示装置、１１・・・ＴＦＴパネル、Ｄ（１）〜Ｄ（ｍ）・・・入出力端子（ＴＦＴパネル）、１１(i,j)・・・画素、１２・・・表示信号生成回路、１３・・・システムコントローラ、１６・・・データドライバ、１６１・・・電流源部、Ｐ１６１（１）〜Ｐ１６１（ｐ）・・・接続端子、１６２・・・測定部、１６３・・・切換部、１６３ｄ・・・デコーダ、Ｓｗ１（１）〜Ｓｗ１（ｍ），Ｓｗ２（１）〜Ｓｗ２（ｍ），Ｓｗ３（１）〜Ｓｗ３（ｍ）・・・スイッチ

Claims (22)

1. 複数の入出力端子と、該複数の入出力端子に接続された複数の画素と、を有する画素アレイを駆動する画素駆動装置であって、
   前記複数の入出力端子の数より少ない所定の数の接続端子を有する接続ユニットと、
   前記各接続端子と前記各入出力端子との接続を切り換える接続切換部と、
   を備え、
   前記接続切換部は、前記複数の入出力端子を互いに隣接する前記所定の数の前記入出力端子毎の複数のブロックに分割し、互いに隣接する２つの前記ブロックにおける一方のブロックと他方のブロックに対し、前記接続ユニットの前記各接続端子と前記一方のブロックの前記各入出力端子との接続順序と、前記接続ユニットの前記各接続端子と前記他方のブロックの前記各入出力端子との接続順序とを、互いに逆の順序に設定し、前記一方のブロックに属する第１の入出力端子と前記他方のブロックに属し前記第１の入出力端子と隣接する第２の入出力端子に対して、前記所定の数の接続端子の何れかの同じ前記接続端子を接続し、
   前記接続ユニットは、測定用の電流を出力する電流源、測定用の電圧を出力する電圧源、電圧値を測定する電圧計及び電流値を測定する電流計の何れかを、前記複数の接続端子の各々に対応して複数備え、前記各接続端子と前記各ブロックの前記各入出力端子とが接続されたとき、(１)前記接続ユニットが接続された前記各ブロックの前記各入出力端子への前記測定用の電圧の供給又は前記測定用の電流の供給、(２)前記接続ユニットが接続された前記各ブロックの前記各入出力端子の電圧の電圧値の測定又は前記各入出力端子に流れる電流の電流値の測定、の何れかを行うことを特徴とする画素駆動装置。
2. 前記接続ユニットの前記接続端子の数は、前記複数の入出力端子の数を偶数に分割した数に設定されていることを特徴とする請求項１に記載の画素駆動装置。
3. 前記接続ユニットの前記各接続端子と前記各ブロックの前記各入出力端子との接続を切り換える切換制御信号を前記接続切換部に供給する制御部を備え、
   接続切換部は、
   前記接続ユニットの前記各接続端子と前記複数のブロックにおける奇数番目の前記ブロックの前記各入出力端子とを前記接続ユニットの前記各接続端子の配列順序に沿った順序で接続する第１のスイッチ群と、
   前記接続ユニットの前記各接続端子と前記複数のブロックにおける偶数番目の前記ブロックの前記各入出力端子とを前記接続ユニットの前記各接続端子の配列順序と逆の順序で接続する第２のスイッチ群と、
   前記制御部から供給される切換制御信号に基づいて、前記第１のスイッチ群及び前記第２のスイッチ群の開閉を制御する開閉制御部と、
   を備えたことを特徴とする請求項１に記載の画素駆動装置。
4. 前記接続ユニットは、前記電流源として、一定の電流値の電流を出力するように設定された定電流源を、前記所定の数の接続端子の各々に対応して該所定の数だけを備え、該各定電流源の出力端が前記各接続端子に接続されていることを特徴とする請求項１乃至３のいずれか１項に記載の画素駆動装置。
5. 前記接続ユニットは、前記電圧源として、一定の電圧値の電圧を出力するように設定された定電圧源を、前記所定の数の接続端子の各々に対応して該所定の数だけを備え、該各定電圧源の出力端が前記各接続端子に接続されていることを特徴とする請求項１乃至３のいずれか１項に記載の画素駆動装置。
6. 前記接続切換部により前記接続ユニットの前記各接続端子が接続された前記ブロックの前記各入出力端子の電位の値又は前記各接続端子から前記接続切換部を介して前記各入出力端子に流れる電流の電流値を取得する測定部を備えることを特徴とする請求項１乃至５のいずれか１項に記載の画素駆動装置。
7. 前記接続ユニットは、前記電流源と前記電圧計とを、前記所定の数の接続端子の各々に対応して該所定の数だけを備え、該各電圧計の入力端が前記各接続端子に接続された測定部を有することを特徴とする請求項１乃至５のいずれか１項に記載の画素駆動装置。
8. 前記接続ユニットは、前記電圧源と前記電流計とを、前記所定の数の接続端子の各々に対応して該所定の数だけを備え、該各電流計の入力端が前記各接続端子に接続された測定部を有することを特徴とする請求項１乃至５のいずれか１項に記載の画素駆動装置。
9. 前記測定部が取得した前記電位の値又は前記電流値に基づいて、供給される画像信号に応じて前記画素アレイの前記各画素を駆動する駆動信号を補正する補正部を備えることを特徴とする請求項６乃至８のいずれか１項に記載の画素駆動装置。
10. 複数の入出力端子と、該複数の入出力端子に接続された、発光素子を有する複数の画素と、を有する画素アレイと、
    前記複数の入出力端子の数より少ない所定の数の接続端子を有する接続ユニットと、
    前記各接続端子と前記各入出力端子との接続を切り換える接続切換部と、
    を備え、
    前記接続切換部は、前記複数の入出力端子を互いに隣接する前記所定の数の前記入出力端子毎の複数のブロックに分割し、互いに隣接する２つの前記ブロックにおける一方のブロックと他方のブロックに対し、前記接続ユニットの前記各接続端子と前記一方のブロックの前記各入出力端子との接続順序と、前記接続ユニットの前記各接続端子と前記他方のブロックの前記各入出力端子との接続順序とを、互いに逆の順序に設定し、前記一方のブロックに属する第１の入出力端子と前記他方のブロックに属し前記第１の入出力端子と隣接する第２の入出力端子に対して、前記所定の数の接続端子の何れかの同じ前記接続端子を接続し、
    前記接続ユニットは、測定用の電流を出力する電流源、測定用の電圧を出力する電圧源、電圧値を測定する電圧計及び電流値を測定する電流計の何れかを、前記複数の接続端子の各々に対応して複数備え、前記各接続端子と前記各ブロックの前記各入出力端子とが接続されたとき、(１)前記接続ユニットが接続された前記各ブロックの前記各入出力端子への前記測定用の電圧の供給又は前記測定用の電流の供給、(２)前記接続ユニットが接続された前記各ブロックの前記各入出力端子の電圧の電圧値の測定又は前記各入出力端子に流れる電流の電流値の測定、の何れかを行うことを特徴とする発光装置。
11. 前記接続ユニットの前記接続端子の数は、前記複数の入出力端子の数を偶数に分割した数に設定されていることを特徴とする請求項１０に記載の発光装置。
12. 前記接続ユニットは、前記電流源として、一定の電流値の電流を出力するように設定された定電流源を、前記所定の数の接続端子の各々に対応して該所定の数だけを備え、該各定電流源の出力端が前記各接続端子に接続されていることを特徴とする請求項１０又は１１に記載の発光装置。
13. 前記接続ユニットは、前記電圧源として、一定の電圧値の電圧を出力するように設定された定電圧源を、前記所定の数の接続端子の各々に対応して該所定の数だけを備え、該各定電圧源の出力端が前記各接続端子に接続されていることを特徴とする請求項１０又は１１に記載の発光装置。
14. 前記接続ユニットが前記電流源を前記所定の数の接続端子の各々に対応して該所定の数だけ有して、前記接続切換部により前記接続ユニットの前記各接続端子が接続された前記各ブロックの、前記各入出力端子の電位の値を取得する、又は、前記接続ユニットが前記電圧源を前記所定の数の接続端子の各々に対応して該所定の数だけ有して、前記各接続端子から前記接続切換部を介して前記各入出力端子に流れる電流の電流値を取得する測定部を備えることを特徴とする請求項１２又は１３に記載の発光装置。
15. 前記接続ユニットは、前記電流源と前記電圧計とを、前記所定の数の接続端子の各々に対応して該所定の数だけを備え、該各電圧計の入力端が前記各接続端子に接続された測定部を有することを特徴とする請求項１０又は１１に記載の発光装置。
16. 前記接続ユニットは、前記電圧源と前記電流計とを、前記所定の数の接続端子の各々に対応して該所定の数だけを備え、該各電流計の入力端が前記各接続端子に接続された測定部を有することを特徴とする請求項１０又は１１に記載の発光装置。
17. 前記画素アレイは、前記複数の入出力端子の各々に接続される複数のデータラインを有し、
    前記各画素は、電流路の一端が前記発光素子の一端に接続されるとともに前記各データラインに電気的に接続され、該電流路の他端に所定の電圧値の電源電圧が印加されて、前記発光素子に供給する電流を制御する駆動トランジスタを有し、
    前記測定部は、前記接続ユニットより、前記接続切換部を介して、オン状態とされた前記各画素の前記駆動トランジスタの電流路に電流が流れるときの前記各入出力端子の電位の値又は前記各接続端子から前記接続切換部及び前記各入出力端子を介して前記各データラインに流れる電流の電流値を取得することを特徴とする請求項１４乃至１６のいずれか１項に記載の発光装置。
18. 前記測定部が取得した前記電位の値又は前記電流値に基づいて、供給される画像信号に応じて前記画素アレイの前記各画素を駆動する駆動信号を補正する補正部を備えることを特徴とする請求項１４乃至１７のいずれか１項に記載の発光装置。
19. 複数の画素に接続された複数の入出力端子を有する画素アレイを駆動する画素駆動装置の前記複数の入出力端子に、該複数の入出力端子の数より少ない所定の数の接続端子を有する接続ユニットを接続する画素駆動装置の接続ユニット接続方法であって、
    前記複数の入出力端子を互いに隣接する前記所定の数の入出力端子毎の複数のブロックに分割し、互いに隣接する２つの前記ブロックにおける一方のブロックと他方のブロックに対し、前記接続ユニットの前記各接続端子を、前記一方のブロックの前記各入出力端子と、前記他方のブロックの前記各入出力端子とに、互いに逆の順序で順次接続し、
    前記一方のブロックに属する第１の入出力端子と前記他方のブロックに属し前記第１の入出力端子と隣接する第２の入出力端子に、前記所定の数の接続端子の何れかの特定の前記接続端子を接続し、
    前記接続ユニットに、測定用の電流を出力する電流源、測定用の電圧を出力する電圧源、電圧値を測定する電圧計、電流値を測定する電流計、の何れかを前記複数の接続端子の各々に対応して複数設けて、前記接続ユニットの前記各接続端子と前記各ブロックの前記各入出力端子とを接続して、(１)前記接続ユニットを接続した前記各ブロックの前記各入出力端子への測定用の電圧又は電流の供給、(２)前記接続ユニットを接続した前記各ブロックの前記各入出力端子の電圧の電圧値又は前記各入出力端子に流れる電流の電流値の測定、の何れかを行うことを特徴とする画素駆動装置の接続ユニット接続方法。
20. ｍ（ｍは自然数）個の入出力端子Ｄ（ｉ）（ｉ＝１〜ｍ）を有する表示パネルと、
    ｐ（ｐは自然数、ｐ＜ｍ）個の接続端子Ｐ（ｋ）（ｋ＝１〜ｐ）を有する接続ユニットと、
    前記表示パネルの各入出力端子Ｄ（ｉ）のいずれかと前記接続ユニットの各接続端子Ｐ（ｋ）とを接続する接続切換部と、を備え、
    前記接続切換部は、
    前記表示パネルの入出力端子Ｄ（ｉ）を互いに隣接するｐ個の前記入出力端子Ｄ（ｉ）毎の複数のブロックに分割し、分割したブロックのブロック数をｂ（ｂ＝１〜ｍ／ｐ）として、
    前記ブロック数ｂが奇数の奇数ブロックの前記入出力端子Ｄ（（ｂ−１）×ｐ＋ｋ）に対する前記各接続端子Ｐ（ｋ）の接続順序と、前記ブロック数ｂが偶数の偶数ブロックの前記入出力端子Ｄ（（ｂ−１）×ｐ＋ｋ）に対する前記各接続端子Ｐ（ｋ）の接続順序と、を互いに逆の順序に設定して、
    前記奇数ブロックの前記入出力端子Ｄ（（ｂ−１）×ｐ＋ｋ）と前記接続ユニットの接続端子Ｐ（ｋ）とを接続したときは、前記偶数ブロックの前記表示パネルの入出力端子Ｄ（（ｂ−１）×ｐ＋ｋ）と前記接続ユニットの接続端子Ｐ（ｐ−ｋ＋１）とを接続し、
    前記偶数ブロックの前記入出力端子Ｄ（（ｂ−１）×ｐ＋ｋ）と前記接続ユニットの接続端子Ｐ（ｋ）とを接続したときは、前記奇数ブロックの前記表示パネルの入出力端子Ｄ（（ｂ−１）×ｐ＋ｋ）と前記接続ユニットの接続端子Ｐ（ｐ−ｋ＋１）とを接続し、
    前記接続ユニットは、測定用の電流を出力する電流源、測定用の電圧を出力する電圧源、電圧値を測定する電圧計、電流値を測定する電流計、の何れかを前記各接続端子に対応してｐ個備え、前記各接続端子と前記各ブロックの前記各入出力端子とが接続されたとき、(１)前記接続ユニットが接続された前記各ブロックの前記各入出力端子Ｄ（（ｂ−１）×ｐ＋ｋ）への前記測定用の電圧の供給又は前記測定用の電流の供給、(２)前記接続ユニットが接続された前記各ブロックの前記各入出力端子Ｄ（（ｂ−１）×ｐ＋ｋ）の電圧の電圧値の測定又は前記各入出力端子Ｄ（（ｂ−１）×ｐ＋ｋ）に流れる電流の電流値の測定、の何れかを行うことを特徴とする表示装置。
21. 前記接続ユニットに接続する前記入出力端子Ｄ（（ｂ−１）×ｐ＋ｋ）を、前記奇数ブロック又は前記偶数ブロックに切り換える切換制御信号を前記接続切換部に供給する制御部を備え、
    前記接続切換部は、
    一端が前記表示パネルの前記奇数ブロックの入出力端子Ｄ（（ｂ−１）×ｐ＋ｋ）に接続され、他端が前記接続ユニットの接続端子Ｐ（ｋ）に接続された第１のスイッチと、
    一端が前記表示パネルの前記偶数ブロックの入出力端子Ｄ（（ｂ−１）×ｐ＋ｋ）に接続され、他端が前記接続ユニットの接続端子Ｐ（ｐ−ｋ＋１）に接続された第２のスイッチと、
    前記制御部から供給された切換制御信号に基づいて、前記第１のスイッチと前記第２のスイッチとの開閉を制御する開閉制御部と、を備えた、
    ことを特徴とする請求項２０に記載の表示装置。
22. 前記接続ユニットに接続する前記入出力端子Ｄ（（ｂ−１）×ｐ＋ｋ）を、前記奇数ブロック又は前記偶数ブロックに切り換える切換制御信号を前記接続切換部に供給する制御部を備え、
    前記接続切換部は、
    一端が前記表示パネルの前記偶数ブロックの入出力端子Ｄ（（ｂ−１）×ｐ＋ｋ）に接続され、他端が前記接続ユニットの接続端子Ｐ（ｋ）に接続された第１のスイッチと、
    一端が前記表示パネルの前記奇数ブロックの入出力端子Ｄ（（ｂ−１）×ｐ＋ｋ）に接続され、他端が前記接続ユニットの接続端子Ｐ（ｐ−ｋ＋１）に接続された第２のスイッチと、
    前記制御部から供給された切換制御信号に基づいて、前記第１のスイッチと前記第２のスイッチとの開閉を制御する開閉制御部と、を備えた、
    ことを特徴とする請求項２０に記載の表示装置。

Images