KR101186397B1 - 화소구동장치, 발광장치, 및 상기 화소구동장치의 접속부를 접속하는 방법 - Google Patents

화소구동장치, 발광장치, 및 상기 화소구동장치의 접속부를 접속하는 방법 Download PDF

Info

Publication number
KR101186397B1
KR101186397B1 KR1020107011874A KR20107011874A KR101186397B1 KR 101186397 B1 KR101186397 B1 KR 101186397B1 KR 1020107011874 A KR1020107011874 A KR 1020107011874A KR 20107011874 A KR20107011874 A KR 20107011874A KR 101186397 B1 KR101186397 B1 KR 101186397B1
Authority
KR
South Korea
Prior art keywords
connection
input
terminals
output terminals
voltage
Prior art date
Application number
KR1020107011874A
Other languages
English (en)
Other versions
KR20100077043A (ko
Inventor
마나부 다케이
츠요시 오자키
순지 가시야마
Original Assignee
가시오게산키 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가시오게산키 가부시키가이샤 filed Critical 가시오게산키 가부시키가이샤
Publication of KR20100077043A publication Critical patent/KR20100077043A/ko
Application granted granted Critical
Publication of KR101186397B1 publication Critical patent/KR101186397B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3275—Details of drivers for data electrodes
    • G09G3/3291—Details of drivers for data electrodes in which the data driver supplies a variable data voltage for setting the current through, or the voltage across, the light-emitting elements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0297—Special arrangements with multiplexing or demultiplexing of display data in the drivers for data electrodes, in a pre-processing circuitry delivering display data to said drivers or in the matrix panel, e.g. multiplexing plural data signals to one D/A converter or demultiplexing the D/A converter output to multiple columns
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0233—Improving the luminance or brightness uniformity across the screen
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0285—Improving the quality of display appearance using tables for spatial correction of display data
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/029—Improving the quality of display appearance by monitoring one or more pixels in the display panel, e.g. by monitoring a fixed reference pixel
    • G09G2320/0295—Improving the quality of display appearance by monitoring one or more pixels in the display panel, e.g. by monitoring a fixed reference pixel by monitoring each display pixel
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/04—Maintaining the quality of display appearance
    • G09G2320/043—Preventing or counteracting the effects of ageing

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Control Of El Displays (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

입/출력단자들에 접속된 화소들을 포함한 화소배열을 구동하는 화소구동장치는: 상기 입/출력단자들보다 적은 수의 접속단자들을 구비하는 접속부; 및 상기 접속단자들과 상기 입/출력단자들 간의 접속을 전환하는 접속 전환부를 포함한다. 상기 입/출력단자들은 상기 접속단자들의 수와 같거나 작은 소정 수의 입/출력단자들을 각각 구비하는 복수의 블록들로 분할된다. 상기 접속 전환부는 상기 접속단자들과 상기 각 블록들의 상기 입/출력단자들을 순차적으로 접속하며, 인접하는 두 블록들에 속하는 인접하는 두 개의 입/출력단자들이 상기 접속단자들의 동일한 하나에 접속되도록 각 블록의 상기 입/출력단자들을 상기 접속단자들에 접속하는 접속 순서를 설정한다.

Description

화소구동장치, 발광장치, 및 상기 화소구동장치의 접속부를 접속하는 방법{PIXEL DRIVE DEVICE, LUMINESCENCE DEVICE, AND METHOD OF CONNECTING A CONNECTION UNIT IN THE PIXEL DRIVE DEVICE}
본 발명은, 화소배열을 구동하는 화소구동장치, 상기 화소구동장치를 포함하는 발광장치, 및 상기 화소구동장치의 상기 화소배열에 접속부를 접속하는 방법에 관한 것이다.
유기 전계발광 소자(유기 EL소자)는 전장(electric field)이 적용되는 경우에 발광하는 형광성 유기 화합물로 형성된 소자이다. 상기와 같은 유기 EL소자로 형성된 유기발광 다이오드(Organic Light Emitting Diode:이하, OLED)가 그의 각 화소들에 형성된 표시 패널(화소배열)을 구비한 표시장치가 차세대 표시장치로서 주목받고 있다.
상기와 같은 표시장치들의 표시 패널은, OLED 소자가 각기 형성된 행렬 배열의 복수의 화소들로 형성된다. 각 화소에 있어서의 OLED 소자의 발광이 이미지 데이터에 기반하여 제어된다. 이러한 방식으로, 이미지가 상기 표시 패널 상에 표시된다.
OLED 소자는 그것에 공급된 전류의 전류값에 부합하는 휘도로 발광하는 전류구동소자이다. 액티브 매트릭스형 표시 패널은, 그의 각 화소들에, 하나의 OLED 소자 및 복수의 트랜지스터들을 포함한 화소구동회로를 포함하며, 상기 복수의 트랜지스터들 중의 하나는 상기 OLED 소자로 유동하는 표시 데이터에 부합하는 전류값을 가지는 구동전류를 제조하기 위해 상기 OLED 소자에 접속되는 구동 트랜지스터이다.
이러한 표시 패널의 한 구동 방법에서, 표시 데이터에 부합하는 전압값을 가지는 전압 신호인 구동 신호가 상기 구동 트랜지스터의 게이트 및 소스 전극들을 가로질러 인가되어, 상기 전압은 상기 게이트 및 소스 전극들 사이의 용량성분에 저장될 수 있으며, 상기 저장된 전압성분에 부합하는 전류값을 가지는 구동전류가 상기 OLED 소자에 공급될 상기 구동 트랜지스터의 드레인 및 소스 전극들 사이에 흐를 수 있다.
이러한 경우, 상기 구동 트랜지스터에 있어서의 구동 전류의 전류값은 게이트 전압에 대하여 드레인-소스 전류의 전류-전압 특성에 따라 달라진다. 따라서, 각 화소들의 구동 트랜지스터들이 고르지 않은 전기 특성을 가지는 경우, 상기 구동 전류의 전류값은 상기 구동 트랜지스터들 사이에서 고르지 않을 수 있다.
또한, 각 화소의 구동용 트랜지스터의 특성이 구동 이력 등에 의해 변화(열화)했을 경우에는, 구동 전류의 전류값도 변동한다. 이러한 구동 전류의 전류값 편차 및 변동은 화질의 저하를 이끈다.
상기 화질을 향상시키기 위해서, 현존하는 각 화소 구동의 한 방법은 구동 트랜지스터의 게이트-소스 전압으로서 지정된 임계값 전압(Vth)으로 설정된, 구동 신호를 상기 구동 트랜지스터의 게이트 및 소스를 가로질러 인가함으로써, 상기 임계값 전압(Vth)의 편차 및 변동의 영향을 억제한다.
그러나, 각 화소를 구동할 때에, 이러한 구동 방법은 상기 화소에 있어서의 구동 트랜지스터의 게이트-소스 전압을 상기 임계값 전압(Vth)으로 설정하기 위한 시간 기간을 필요로 한다. 다수의 화소를 구비한 고화질의 표시 채널 또는 상대적으로 큰 크기의 표시 패널은 각 화소를 구동하기 위해 상대적으로 짧은 시간기간만을 허용할 수 있으며, 이러한 구동 방법에 맞지 않는다.
따라서, 상기와 같은 표시 패널을 구동하기 위해 현재 개발되는 한 방법은 상기 장치를 턴온(turn on)할 때에 각 화소의 구동 트랜지스터 임계값 전압(Vth)에 대한 보정값을 측정하고, 상기 측정값을 저장하고, 표시구동동작에서, 미리 저장된 보정값을 사용함에 의해 상기 구동신호를 보정한다.
보정값의 측정 방법은 예를 들어, (ⅰ) 각 화소에 있어서의 구동 트랜지스터의 소스 및 드레인 사이에 유동하는 측정 전류를 만들기 위해 상기 표시 패널의 각 데이터 라인으로부터 소정의 전류값을 가지는 측정 전류를 공급하고, 그때 각 데이터 라인을 가로질러 강하된 전압의 전압값을 측정하고, 상기 측정된 전압값에 기반하여 보정값을 획득하는 방법과, (ⅱ) 각 화소에 있어서의 구동 트랜지스터의 소스 및 드레인 사이에 유동하는 측정 전압에 부합하는 전류를 만들기 위해 상기 표시 패널의 각 데이터 라인으로부터 소정의 전압값을 가지는 측정 전압을 공급하고, 그때 각 데이터 라인을 통해 유동하는 전류의 전류값을 측정하고, 상기 측정된 전류값에 기반하여 보정값을 획득하는 방법을 포함한다.
그러나, 특히, 다수의 화소 또는 상대적으로 큰 크기의 표시 패널을 포함하는 고 화질의 표시 패널은 대량의 데이터 라인을 포함한다. 따라서, 드라이버가 단지 하나의 측정 전류원 또는 전압원을 가져서 상술한 전압값 또는 전류값이 한 데이터 라인으로부터 다른 데이터 라인으로의 전환 방식으로 각 데이터 라인에 대해 측정될 수 있는 경우, 이들 방법은 측정에 매우 긴 시간기간을 필요로 하며, 실용적이지 않다.
다른 한편, 드라이버가 데이터 라인의 수와 동일한 수의 측정 전류원 또는 전압원을 가져서 전압값 또는 전류값이 모든 데이터 라인들에 동시에 측정될 수 있는 경우, 상기 방법들은 측정에 더욱 단기적인 시간기간을 필요로 한다. 그러나, 상기 방법들은, 측정을 위해 다수의 전류원 또는 전압원을 필요로 하며, 상기 드라이버의 칩 크기가 커지거나 또는 상기 드라이버가 더 많은 전기를 소비하여 생산 비용의 증가를 이끌게 되는 결과를 초래한다.
본 발명은 구동 신호들을 보정하는 보정값들이 복수의 데이터 라인들 중에서 각기 소정 수의 데이터 라인들로부터 동시에 획득되게끔 할 수 있으며, 이에 따라 다수의 데이터 라인들과 동일한 수의 측정 장치들이 제공되는 경우에 비해 생산 비용의 증가를 억제할 수 있으며, 상기 측정 장치들의 특성 편차에 의해 제공되는 상기 획득된 보정값들에 대한 영향을 억제할 수 있는 화소구동장치, 발광장치, 및 상기 화소구동장치의 접속부 접속 방법을 제공한다는 점에서 유익하다.
상술한 이점을 달성하기 위해, 본 발명의 제1 측면에 따른 화소구동장치는 복수의 입/출력단자에 접속된 복수의 화소들을 포함한 화소배열을 구동하며, 다수의 상기 입/출력단자들보다 적은 수의 복수의 접속단자들을 구비하는 접속부; 및 상기 접속단자들과 상기 입/출력단자들 간의 접속을 전환하는 접속 전환부를 포함하며, 여기서 상기 복수의 입/출력단자들은 소정 수의 입/출력단자들을 각각 구비하는 복수의 블록들로 분할되며, 상기 소정 수는 상기 접속단자들의 수와 동일하거나 작으며, 상기 접속 전환부는 인접하는 두 블록들에 속하는 인접하는 두 개의 입/출력단자들이 상기 복수의 접속단자들의 동일한 하나에 접속되도록 각 블록의 상기 입/출력단자들이 상기 접속단자들에 접속되는 접속 순서를 설정하면서, 상기 접속단자들과 상기 각 블록들의 상기 입/출력단자들이 순차적으로 접속되는 방식으로 상기 접속단자들과 상기 입/출력단자들 사이의 접속을 전환한다.
상기 이점을 달성하기 위해, 본 발명의 제2 측면에 따른 발광장치는 복수의 입/출력단자들에 접속되며, 발광소자를 각각 구비하는 복수의 화소들을 가지는 화소배열; 상기 복수의 입/출력단자들보다 적은 복수의 접속단자들을 구비하는 접속부; 및 상기 접속단자들 및 상기 입/출력단자들 사이의 접속을 전환하는 접속 전환부를 포함하며, 여기서 상기 복수의 입/출력단자들은 소정 수의 입/출력단자들을 각각 구비한 복수의 블록들로 분할되며, 상기 소정 수는 상기 접속단자들의 수와 동일하거나 적으며, 상기 접속 전환부는, 인접하는 두 블록들에 속하는 인접하는 두 개의 입/출력단자들이 상기 복수의 접속단자들의 동일한 하나의 단자에 접속되도록 각 블록의 상기 입/출력단자들이 상기 접속단자들에 접속되는 접속 순서를 설정하면서, 상기 접속단자들과 각 블록들의 상기 입/출력단자들이 순차적으로 접속되는 방식으로 상기 접속단자들과 상기 입/출력단자들 사이의 접속을 전환한다.
상기 이점을 달성하기 위해, 본 발명의 제3 측면에 따른 발광장치는: "m" 입/출력단자들(D(ⅰ))(상기 ⅰ= 1 내지 m 이고, 상기 "m"은 자연수이다), 및 상기 입/출력단자들(D(ⅰ))에 접속되며 발광소자를 각각 구비하는 복수의 화소들을 포함한 화소배열; "p" 접속단자들(P(k))(상기 k= 1 내지 p이고, 상기 "p"는 자연수이며, p＜m의 관계를 충족한다)을 구비하는 접속부; 및 상기 화소배열의 임의의 입/출력단자들(D(ⅰ))과 상기 접속부의 상기 접속단자(P(k))를 서로 접속하는 접속 전환부를 포함하며, 여기서 상기 접속 전환부는 상기 화소배열의 상기 입/출력단자들(D(ⅰ))을 상기 입/출력단자들 중의 "p" 입/출력단자들을 각각 구비한 m/p 블록들로 분할하며, 각기 분할된 블록에 블록 번호 "b"를 부여하며(상기 b=1 내지 m/p), 여기서 상기 접속 전환부는 그것이 블록 번호 "b"가 홀수인 홀수 블록의 입/출력단자(D(b-1)×p+k) 및 상기 접속부의 상기 접속단자(P(k))에 서로 접속할 때에, 그것이 블록 번호 "b"가 짝수인 짝수 블록의 입/출력단자(D(b-1)×p+k) 및 상기 접속부의 상기 접속단자(P(p-k+1))에 서로 접속하도록 구성되며, 상기 접속 전환부는 그것이 블록 번호 "b"가 짝수인 짝수 블록의 입/출력단자(D(b-1)×p+k) 및 상기 접속부의 상기 접속단자(P(k))에 서로 접속할 때에, 그것이 블록 번호 "b"가 홀수인 홀수 블록의 입/출력단자(D(b-1)×p+k) 및 상기 접속부의 상기 접속단자(P(p-k+1))에 서로 접속하도록 구성된다.
상기 이점을 달성하기 위해, 본 발명의 제4 측면에 따른 화소구동장치의 접속부 접속 방법은, 화소배열을 구동하는 화소구동장치의 화소배열에 접속부를 접속하는 방법이며, 여기서 상기 화소배열은 복수의 입/출력단자들에 접속되는 복수의 화소들을 구비하며, 상기 접속부는 상기 입/출력단자들의 수보다 적은 수의 복수의 접속단자들을 구비한다. 상기 방법은, 상기 복수의 입/출력단자들을 소정 수의 입/출력단자들을 각각 구비한 복수의 블록들로 분할하는 단계를 포함하며, 상기 소정 수는 상기 접속단자들의 수와 동일하거나 작으며, 상기 접속부의 상기 접속단자들과 상기 각 블록들의 상기 입/출력단자들 간의 접속을 순차적으로 전환하는 전환 동작은: 상기 접속단자들과 두 개의 인접 블록들 가운데 하나의 상기 입/출력단자들을 접속할 때에, 상기 두 개의 인접 블록들 가운데 하나에 속하는 두 개의 인접 입/출력단자들 중의 하나에 상기 복수의 접속단자들 가운데 특정한 하나를 접속하는 단계와; 상기 두 개의 인접 블록들 가운데 다른 하나에 속하는 상기 두 개의 인접 입/출력단자들 중의 다른 하나에 상기 특정한 접속단자를 접속하는 단계를 포함한다.
본 발명의 제1 내지 제4 측면에 있어서, 복수의 블록 중 인접하는 2개의 블록의 입/출력단자 각각에 대한 접속단자 각각의 접속 순서를 서로 역의 순서로 설정해서, 인접하는 2개의 블록에 속하는 인접하는 2개의 입/출력단자에 대하여, 복수의 접속단자 중 동일한 접속단자를 접속하고,
접속부는, 측정용 전류를 출력하는 전류원, 측정용 전압을 출력하는 전압원, 전압값을 측정하는 전압계, 전류값을 측정하는 전류계 중 어느 것을 복수의 접속단자의 각각에 대응하여 복수 구비하고, 각각의 블록의 입/출력단자 각각이 접속단자 각각과 접속된 때, (i)접속부가 접속된 각각의 블록의 입/출력단자 각각으로의 측정용 전압의 공급 또는 측정용 전류의 공급, (ii)접속부가 접속된 각각의 블록의 입/출력단자 각각의 전압의 전압값 측정 또는 입/출력단자 각각에 흐르는 전류의 전류값 측정 중 어느 것을 행한다.
본 실시형태와 마찬가지로, 데이터 드라이버 상에 형성된 전류원들의 수가 TFT 패널 상의 열들의 번호 "m"의 1/q인, 즉, 상기 전류원들의 수가 m/q이며 이로 인해 모든 데이터 라인들로부터 전압값들의 측정은 각 m/q 데이터 라인들이 함께 그룹화되고 그룹별로 m/q 전류원들의 그룹에 순차적으로 접속되는 방식으로 실행되는 경우, 측정시간의 증가와 어느 정도의 비용 증가를 억제할 수 있다.
그렇지만, 이러한 그룹의 m/q 전류원들의 각각의 것들에 의해 출력되는 전류들의 전류값들은 동일한 값으로 설정되더라도, 일반적으로 각 전류원들에 의해 실제로 출력되는 모든 전류들의 전류값들을 동일하게 하는 것은 어렵다. 상기 전류원들에 의해 출력되는 전류들의 전류값들은 일부 편차를 갖는다.
따라서, 이러한 그룹의 전류원들의 사용으로 측정되는 전압값들은 이러한 편차에 의해 영향을 받을 것이다. 또한, 상기 그룹의 전류원들에 순차적으로 접속되는, 상기 각 그룹들의 m/q 데이터 라인들의 각 각으로부터 전압값들이 측정되는 경우, 편차의 영향은 주기적으로 일어나며, 접속전환 경계상에 인접한 데이터 라인들로부터 측정된 값들은 상기 편차 때문에, 그들 간에 그레이-레벨의 불연속성을 갖게 될 것이다.
표시 데이터는 이러한 방식으로 측정된 값들에 의거해서 보정될 것이고, TFT 패널은 이러한 보정된 표시 데이터에 의거해서 작동될 것이다. 따라서, 측정된 값들이 그레이-레벨의 불연속성을 갖는 경우, 상기와 같은 불연속 값들에 의거해서 보정되는 표시 데이터의 값들은 마찬가지로 그레이-레벨 불연속성을 갖게 될 것이다. 그 결과로써, 표시된 이미지는 그 위에 수직 줄무늬와 같은 저 품질의 이미지를 갖게 될 것이다.
이에 비해, 본 실시형태의 구성은 접속전환 경계상의 인접한 데이터 라인들로부터, 측정되는 값들 간의 상기와 같은 그레이-레벨의 불연속을 방지할 수 있으며, 따라서, 접속전환으로 인해 야기될 수 있는 표시 품질의 저하를 방지할 수 있다.
본 발명의 상기 및 다른 목적들 및 이점들은 다음의 상세한 설명 및 첨부 도면을 판독함에 의해 더욱 명확해질 것이며,
도 1은, 본 발명의 일 실시형태에 따른 표시장치의 구성을 도시하는 블록도이며,
도 2는 도 1에 도시된 표시장치의 각 화소 구성을 도시하는 회로도이며,
도 3은 도 1에 도시된 시스템 제어기의 구성을 도시한 도이며,
도 4는 도 1에 도시된 데이터 드라이버의 구성을 도시한 도이며,
도 5는 블록 번호가 홀수인 경우에, TFT 패널의 입/출력단자들과 전류원부의 접속단자들 간의 접속단계를 도시하는 도이며,
도 6은, 블록 번호가 짝수인 경우에, TFT 패널의 입/출력단자들과 전류원부의 접속단자들 간의 접속단계를 도시하는 도이며,
도 7은 도 1에 도시된 시스템 제어기에 의해 수행되는 측정 방법을 도시하는 흐름도이며,
도 8은 블록 번호가 홀수인 경우에, TFT 패널의 입/출력단자들과 전류원부의 접속단자들 간의 특정 접속단계를 도시하는 도이며,
도 9는 블록 번호가 짝수인 경우에, TFT 패널의 입/출력단자들과 전류원부의 접속단자들 간의 특정 접속단계를 도시하는 도이며,
도 10은, TFT 패널의 입/출력단자들과 전류원부의 접속단자들 간의 접속 라인들 및 전류 특징들을 도시하는 도이며, 여기서, 도 10(a)은 상기 TFT 패널의 홀수 블록의 입/출력단자들과 전류원부의 접속단자들 간의 접속 라인 관계를 도시하며, 도 10(b)은 상기 TFT 패널의 홀수 블록의 입/출력단자들과 전류원부의 접속단자들 간의 접속 라인 관계를 도시하며, 도 10(c)은 상기 TFT 패널의 홀수 블록의 입/출력단자들과 전류원부의 접속단자들 간의 접속 라인 관계를 도시하며, 도 10(d) 내지 도 10(f)은 각각, 상기 접속 라인 관계가 도 10(a) 내지 도 10(c)에 도시된 바와 같을 때 관찰되는 전압 특성들을 도시하며,
도 11은, 최종 전압 특성의 일 실시예를 도시하는 도이며,
도 12는, 데이터 드라이버가 상기 데이터 드라이버의 제1 변형으로서 두 개의 데이터 드라이버를 구비하는 경우의, 표시장치의 구성을 도시하며,
도 13은 도 12에 도시된 구성의 전압 특성의 일 실시예를 도시하는 도이며,
도 14는 데이터 드라이버가 상기 데이터 드라이버의 제2 변형으로서 데이터 드라이버 주요부와 측정부를 구비하는 경우의, 상기 데이터 드라이버의 구성을 도시하는 도이며,
도 15는, 데이터 드라이버의 제3 변형으로서, 전압인가/전류측정방법에 따라 구성된 상기 데이터 드라이버를 도시하는 도이며,
도 16은, 데이터 드라이버의 제4 변형을 도시하는 도이며,
도 17은, 데이터 드라이버의 제5 변형을 도시하는 도이며,
도 18은, 데이터 드라이버의 제6 변형을 도시하는 도이며,
도 19는, 데이터 드라이버의 제7 변형을 도시하는 도이다.
본 발명에 따른 화소구동장치, 발광장치, 및 상기 화소구동장치의 접속부 접속 방법은 상기 도면들에 도시된 실시형태와 관련하여 상세히 설명될 것이다. 본 실시형태에서, 발광의 설명은 상기 발광장치가 표시장치라는 전제로 주어질 것이다.
본 실시형태에 따른 표시장치의 구성은 도 1에 도시된다.
본 실시형태에 따른 표시장치(발광장치)는 TFT 패널(화소배열)(11), 표시신호생성회로(12), 시스템 제어기(13), 선택 드라이버(14), 전원공급 드라이버(15), 및 데이터 드라이버(16)를 포함한다.
상기 TFT 패널(11)은 복수의 화소들(11(i,j))을 포함한다(상기 i=1 내지 m이고, j=1 내지 n이며, 상기 "m" 및 "n"은 자연수이다).
상기 TFT 패널(11)은 열 방향으로 배치된 복수의 데이터 라인들(Ld(ⅰ))(상기 ⅰ=1 내지 m), 행 방향으로 배치된 복수의 선택 라인들(Ls(j))(상기 j=1 내지 n), 및 상기 데이터 드라이브(16)에 접속하기 위해 상기 각 데이터 라인들(Ld(ⅰ))의 일 단부에 접속되는 것으로서 상기 각 열들에 대해 형성되는 복수의 입/출력단자들(D(1) 내지 D(m))을 포함한다.
각 화소((11(i,j))는 이미지의 한 개 화소에 대응한다. 상기 화소들(11(i,j))은 데이터 라인들(Ld(ⅰ))과 선택 라인들(Ls(j))의 교점들에 행렬로 배열된다.
도 2에 도시된 바와 같이, 각 화소((11(i,j))는 발광소자로서 유기 EL소자(111), 트랜지스터(T1 내지 T3), 및 커패시터(C1)를 포함한다. 상기 트랜지스터(T1 내지 T3) 및 커패시터(C1)는 화소구동회로(DC)를 구성한다.
상기 유기 EL소자(111)는 전자들 및 유기 화합물에 주입된 정공(positive hole)들의 재조합에 의해 생성된 여기자들에 의해 야기되는 발광현상을 사용하여 발광하는 표시소자이다. 상기 유기 EL소자(111)는 그것에 공급된 전류의 전류값에 부합하는 휘도에서 발광함에 의해 이미지를 표시한다.
상기 유기 EL소자(111)는 정공 주입층, 발광층, 및 반대 전극을 위에 형성하는 화소 전극을 포함한다. 상기 정공 주입층은 상기 화소 전극 위에 형성되며, 상기 발광층으로 정공들을 공급하는 기능을 가진다.
상기 화소 전극은 인듐 주석산화물(indium tin oxide, ITO), ZnO 등과 같은 광투과 전도성 물질로 이루어진다. 각 화소 전극은 간층(interlayer) 절연막에 의해 다른 화소들을 접속하는 화소 전극들로부터 절연된다.
상기 정공 주입층은 정공들(홀들)을 주입 및 운송할 수 있는 유기중합물질로 이루어진다. 유기중합 정공 주입/운송 물질을 함유하는 유기-화합물-함유 액체로서, 수성용매에서 전도성 중합체로서 폴리에틸렌디옥시티오펜(polyethylenedioxythiophene:PEDOT) 및 도펀트(dopant)로서 폴리스티렌 술포네이트를 분산함에 의해 제조된 분산 액체인 PEDOT/PSS 수성용액을 사용한다.
상기 발광층은 간층 위에 형성된다. 상기 발광층은 소정의 전압이 양극 전극과 음극 전극을 가로질러 인가될 때에 발광하는 기능을 가진다.
상기 발광층은 예를 들어 폴리파라페닐렌 비닐렌 시리즈, 폴리플루오렌 등의 공액이중결합(conjugated double-bond) 중합체와 같은 형광 또는 인광을 방출할 수 있는 공지된 고분자 발광물질을 포함하는 적색(R), 녹색(G), 또는 청색(B)을 위한 발광 물질로 이루어진다.
상기 발광물질은 용액으로서 제조될(분산액) 테트랄린(tetralin), 테트라메틸벤젠, 메시틸렌(mesitylene), 크실렌 등의 유기 용매들 및 수성 용매 가운데 임의의 하나에서 용해된다(또는 분산된다). 상기 발광층은 노즐 코팅 방법, 잉크 분사 방법 등에 의한 상기 용액(분산액)의 코팅에 의해, 다음으로 상기 용매의 휘발에 의해 형성된다.
상기 반대 전극은, 칼슘, 바륨 등과 같은 낮은-일-함수(low-work-function) 물질의 전도성 물질과, 알루미늄 등으로 이루어진 광-반사 전도층으로 구성되는 층을 구비하는 이중-층 구조를 가진다.
전류가 상기 화소 전극과 반대 전극이 양극 전극과 음극 전극으로서 각각 기능하도록, 상기 화소 전극으로부터 상기 반대 전극으로의 방향으로 유동하며, 역순으로는 유동하지 않는다. 음극 전압(Vcath)이 상기 음극 전극에 인가된다.
상기 트랜지스터들(T1 내지 T3)은 n-채널형 전계효과 트랜지스터들(FET들)에 의해 구성되는 TFT들이며, 예를 들어 다공성 실리콘 TFT 또는 폴리실리콘 TFT로 형성된다.
상기 트랜지스터(T3)는 상기 유기 EL소자(111)로 전류를 공급하는 구동 트랜지스터이다. 상기 트랜지스터(T3)의 드레인 또는 전류-양극-측(current-positive-side) 단부는 전압 라인(Lv(j))에 접속되며, 상기 트랜지스터(T3)의 소스 또는 전류-음극-측(current-negative-side) 단부는 상기 유기 EL소자(111)의 양극에 접속된다. 상기 트랜지스터(T3)는 게이트-소스 전압(여기 이후에 편의를 위해 게이트 전압으로서 언급되는)(Vgs)인, 제어 전압에 부합하는 전류값을 가지는 전류를 상기 유기 EL소자(111)에 공급한다.
상기 트랜지스터(T1)는 상기 트랜지스터(T3)의 게이트 및 드레인을 서로 접속하거나 접속하지 않는 스위치 트랜지스터이다.
각 화소(11(i,j))의 상기 트랜지스터(T1)는 상기 전압 라인(Lv(j))에 접속된 그의 드레인(단자)(또는 상기 트랜지스터(T3)의 드레인으로의) 및 상기 게이트, 또는 상기 트랜지스터(T3)의 제어 단자에 접속된 그의 소스를 가진다.
상기 화소들(11(1,1) 내지 11(m,1))에 있어서의 트랜지스터(T1)의 게이트들(게이트 단자들)은 상기 선택 라인((Ls(1))에 접속된다. 마찬가지로, 상기 화소들(11(1,2) 내지 11(m,2))에 있어서의 상기 트랜지스터(T1)의 게이트들은 선택 라인((Ls(2))에 접속되며, ...., 상기 화소들(11(1,n) 내지 11(m,1))에 있어서의 상기 트랜지스터(T1)의 게이트들은 선택 라인((Ls(n))에 접속된다.
일 예를 위해 상기 화소(11(1,1))를 취하면, 상기 선택 드라이버(14)가 상기 선택 라인((Ls(1))로 Hi 레벨의 신호를 출력할 경우, 그의 트랜지스터(T1)가 턴온된다. 이것은 상기 트랜지스터(T3)가 다이오드-접속 상태에 진입하도록 상기 트랜지스터(T3)의 드레인 및 게이트를 서로 접속한다.
Lo 레벨의 신호가 상기 선택 라인(Ls(1))에 출력되는 경우, 상기 트랜지스터(T1)가 턴오프되고, 상기 트랜지스터(T2)가 턴오프된다. 상기 트랜지스터(T1)가 턴오프된 후일지라도, 상기 커패시터(C1)에 충전된 전하는 유지된다.
상기 트랜지스터(T2)는 상기 전원공급 드라이버(15)와 상기 데이터 드라이버(16)를 서로 전기적으로 연속하거나 불연속하게 하기 위해 상기 선택 드라이버(14)에 의해 선택된 바와 같이 턴온되거나 턴오프되는 스위치 드라이버이다.
각 화소(11(i,j))에 있어서의 상기 트랜지스터(T2)의 드레인은 상기 유기 EL소자(111)의 양극(전극)에 접속된다.
상기 화소들(11(1,1) 내지 11(m,1))에 있어서의 트랜지스터들(T2)의 게이트들은 상기 선택 라인(Ls(1))에 접속된다. 마찬가지로, 상기 화소들(11(1,2) 내지 11(m,2))에 있어서의 상기 트랜지스터들(T2)의 게이트들은 상기 선택 라인(Ls(2))에 접속되며, ...., 상기 화소들(11(1,n) 내지 11(m,n))의 상기 트랜지스터들(T2)의 게이트들은 상기 선택 라인(Ls(n))에 접속된다.
상기 화소들(11(1,1) 내지 11(1,n))에 있어서의 상기 트랜지스터들(T2)의 타 단자들, 또는 소스들은 상기 데이터 라인(Ld(1))에 접속된다. 마찬가지로, 상기 화소들(11(2,1) 내지 11(2,n))에 있어서의 상기 트랜지스터들(T2)의 소스들은 상기 데이터 라인(Ld(2))에 접속되며, ...., 상기 화소들(11(m,1) 내지 11(m,n))에 있어서의 상기 트랜지스터들(T2)의 소스들은 상기 데이터 라인(Ld(m))에 접속된다. 상기 데이터 라인들(Ld(1) 내지 Ld(m))은 상기 입/출력단자들(D(1) 내지 D(m))에 각각, 접속된다.
일 예로서 상기 화소(11(1,1))를 취하면, 상기 선택 드라이버(14)가 상기 선택 라인((Ls(1))로 Hi 레벨의 신호를 출력할 경우, 그의 트랜지스터(T2)가 턴온되어 상기 유기 EL소자(111)의 양극과 상기 데이터 라인(Ld(1))을 서로 접속한다.
Lo 레벨의 신호가 상기 선택 라인((Ls(1))에 출력되는 경우, 상기 트랜지스터(T2)가 턴오프되어 상기 유기 EL소자(111)의 양극과 상기 데이터 라인(Ld(1))을 서로로부터 분리한다.
상기 커패시터(C1)는 상기 트랜지스터(T3)의 게이트 전압(Vgs)을 보유하는 용량성분이다. 상기 커패시터(C1)의 일 단부는 상기 트랜지스터(T1)의 소스에 및 상기 트랜지스터(T3)의 게이트에 접속되며, 그의 타단부는 상기 트랜지스터(T3)의 소스에 및 상기 유기 EL소자(111)의 양극에 접속된다.
상기 트랜지스터(T3)가 턴온되어 드레인 전류(Id)가 상기 전압 라인(Lv(j))으로부터 상기 트랜지스터(T2)의 드레인으로 유동하게 될 때에, 상기 커패시터(C1)는 상기 드레인 전류(Id)에 대응하는 값을 가지는 게이트 전압(Vgs)으로 충전되며, 상기 전압의 저장된 전하를 얻게 된다.
상기 트랜지스터들(T1,T2)이 턴오프될 때에, 상기 커패시터(C1)는 상기 트랜지스터(T3)의 게이트 전압(Vgs)을 보유한다.
도 1로 돌아와서, 상기 표시신호생성회로(12)는 외부로부터 복합영상신호 또는 컴포넌트 영상신호와 같은 영상신호(Image)가 공급되며, 상기 공급된 영상 신호(Image)로부터 휘도 신호와 같은 표시 데이터(Pic)와 동기화 신호(Sync)를 획득한다. 상기 표시신호생성회로(12)는 상기 획득된 표시 데이터(Pic) 및 동기화 신호(Sync)를 상기 시스템 제어기(13)에 공급한다.
상기 시스템 제어기(13)는 상기 표시 데이터(Pic)를 위한 보정 과정(correction process), 기록 과정(writing process), 및 상기 유기 EL소자(111)의 발광 동작을 제어한다.
상기 표시 데이터(Pic)의 보정 과정은 상기 표시 특성들에 부합하는 전류 출력을 생성하기 위해 상기 표시신호생성회로(12)에 의해 공급된 표시 데이터(Pic)를 보정하기 위한 것이다. 상기 기재 과정은 각 화소(11(i,j))의 커패시터(C1)로 전압을 기록하기 위한 것이다. 상기 발광 동작은 상기 유기 EL소자(111)를 발광하게 하기 위한 것이다.
상기 표시 데이터(Pic)에 대한 보정 과정을 제어하기 위해, 상기 시스템 제어기(13)는 도 3에 도시된 바와 같이, 보정 데이터 기억부(131), 보정 산출부(132), 및 보정 제어부(133)를 포함한다.
상기 보정 데이터 기억부(131)는 상기 표시신호생성회로(12)에 의해 공급되는 표시 데이터(Pic)와 보정에 대한 데이터를 저장한다. 표시 데이터(Pic)가 발광 동작 동안에 상기 표시신호생성회로(12)에 의해 공급될 때에, 상기 시스템 제어기(13)는 상기 보정 데이터 기억부(131)에 각 화소(11(i,j))의 표시 데이터(Pic)를 한번 저장한다. 상기 보정 과정에서, 상기 보정 산출부(132)는 보정 데이터로서 각 화소(11(i,j))의 트랜지스터(T3)에 대한 임계값 전압(Vth)과 β를 획득하며, 상기 보정 데이터 기억부(131)에 그들을 저장한다.
상세하게는, 상기 보정 과정에서, 상기 보정 산출부(132)는 상기 데이터 드라이버(16)에 의해, 상기 데이터 드라이버(16)가 상기 데이터 라인들(Ld(i) 내지 Ld(m)) 그 안에 통하는 소정의 전류값을 가지는 전류를 끌어당길(draw) 때에 상기 입/출력단자들(D(1) 내지 D(m))의 단자 전위들(Vs(i) 내지 Vs(m))이 공급된다. 상기 보정 산출부(132)는 상기 입/출력 단자(D(1) 내지 D(m))의 단자 전위들(Vs(1) 내지 Vs(m))과 신호(Vsource(j))의 전압 간의 차이를 나타내는 차분 전압(Vdef(1) 내지 Vdef(m))을 산출한다. 각각의 상기 차분 전압(Vdef(1) 내지 Vdef(m))은 선택된 행 상의 화소들 가운데 대응하는 한 개의 트랜지스터(T3)에 있어서의 드레인과 소스(=게이트와 소스)를 가로질러 인가될 인가 전압과 대략 동일하다. 상기 보정 산출부(132)는 상기 보정 데이터 기억부(131)에 있어서, 산출된 차분전압(Vdef(1) 내지 Vdef(m))을 저장한다. 상기 보정 산출부(132)는 예를 들어, 각 화소(11(i,j))에 인가될 인가 전압에 대응하는 차분 전압의 값과 드로윙되는(drawn) 전류의 전류 값에 기반하여 상기 임계값(Vth)을 획득한다. 상기 보정 산출부(132)는 각 화소(11(i,j))의 보정에 대한 데이터로서 상기 보정 데이터 기억부(131)에 상기 획득된 임계값 전압(Vth)을 저장한다.
발광 동작 동안에 상기 표시신호생성회로(12)에 의해 표시 데이터(Pic)가 공급될 때에, 상기 보정 산출부(132)는 상기 각 화소들(11(i,j))을 위해 상기 보정 데이터 기억부(131)로부터 상기 임계값 전압(Vth)을 판독한다. 상기 보정 산출부(132)는 보정된 표시 데이터(Pic)인, 전압 데이터(Vdata)를 획득하며, 전압 데이터(Vdata(1) 내지 Vdata(m))로서 그들을 상기 데이터 드라이버(16)에 순차적으로 출력한다.
상기 보정 제어부(133)는 상기 표시 데이터(Pic)를 위한 보정 과정을 제어한다. 상기 시스템 제어기(13)는 상기 보정 산출부(132)에 의해 산출된 전압 데이터(Vdata)를 행마다(row by row) 판독하며, Vdata(1) 내지 Vdata(m)로서 그들을 순차적으로 상기 데이터 드라이버(16)에 출력한다.
상기 시스템 제어기(13)는 상기와 같은 보정 과정을 수행함에 의해 상기 기록 과정과 상기 발광 동작을 제어한다.
상기 제어를 수행하기 위해, 상기 시스템 제어기(13)는 클럭 신호들(CLK1, CLK2,CLK3), 출발 신호들(Sp1,Sp2,Sp3), 및 다양한 제어 신호들을 생성하며, 그들을 상기 선택 드라이버(14), 상기 전원공급 드라이버(15), 및 데이터 드라이버(16)에 출력한다.
영상신호(Image)가 외부로부터 공급될 때에, 상기 시스템 제어기(13)는 상기 표시신호생성회로(12)에 의해 그것에 공급된 동기화 신호(Sync)로 상기 클럭 신호들(CLK1 내지 CLK3), 출발 신호들(Sp1 내지 Sp3), 및 다양한 제어 신호들을 동기화한다.
상기 시스템 제어기(13)는 상기 선택 드라이버(14), 상기 전원공급 드라이버(15), 및 상기 데이터 드라이버(16)에 그들을 활성화하기 위한 신호들로서 출발 신호들(Sp1 내지 Sp3)을 출력한다.
도 1로 돌아와서, 상기 선택 드라이버(14)는 상기 TFT 패널(11)의 행들을 순차적으로 선택한다. 상기 선택 드라이버(14)는 예를 들어 시프트 레지스터에 의해 구성된다.
상기 선택 드라이버(14)는 선택 라인(Ls(j))(상기 j= 1 내지 n)을 통해 각 화소(11(i,j))에 있어서의 트랜지스터들(T1,T2)의 게이트들에 접속된다.
선택 드라이버(14)는 시스템 제어기(13)에 의해 수직 동기화 신호로 동기화된 출발신호(Sp1)가 공급될 때에 시작한다. 시스템 제어기(13)에 의해 공급된 클럭 신호(CLK1)에 따라, 선택 드라이버(14)는 제1 행의 화소(11(1,1) 내지 11(m,1)),...,와 제n 행의 화소(11(1,n) 내지 11(m,n))에 Hi 레벨의 신호(Vselect(j))를 순차적으로 출력한다. 이것에 의해, 선택 드라이버(14)는 TFT 패널(11)의 행들을 순차적으로 선택한다.
전원공급 드라이버(15)는 전압 라인들(Lv(1) 내지 Lv(n))에 각각 전압(VL) 또는 전압(VH)을 나타내는 신호들(Vsource(1) 내지 Vsource(n))을 출력한다.
전원공급 드라이버(15)는 전압 라인들(Lv(j)(상기 j=1～n))을 통해, 각 화소(11(i, j))에 있어서의 트랜지스터(T3)의 드레인에 접속된다.
전원공급 드라이버(15)는 시스템 제어기(13)에 의해 수직 동기화 신호로 동기화한 출발 신호(Sp2)가 공급되면 시작한다. 전원공급 드라이버(15)는 시스템 제어기(13)에 의해 공급된 클럭 신호(CLK2)에 따라 동작한다.
시스템 제어기(13)는 제어 신호로서 전압제어신호(Cv(L), Cv(H))를 생성한다. 전압제어신호(Cv(L), Cv(H))는 신호(Vsource(1)～Vsource(n))의 전압을 VL 및 VH로 제어한다.
본 실시형태에 있어서, 유기 EL소자(111)의 음극 전압은 0V로 설정되고,　 전압(VL)은 유기 EL소자(111)의 음극 전압 Vcath=0V와 동일한 전위로 설정된다.　 또, 전압(VH)은 예를 들면 +15V로 설정된다.
시스템 제어기(13)는 보정 과정시 및 기록 과정시에 전압제어신호(Cv(L))를 전원공급 드라이버(15)에 공급하고, 발광 동작시에 전압제어신호(Cv(H))를 전원공급 드라이버(15)에 공급한다.
데이터 드라이버(16)는 기록 과정시에, 각 화소(11(i, j))의 커패시터(C1)에 표시 데이터(Pic)에 부합하는 전압신호 Sv(1) 내지 Sv(m)을 기록한다.
보정 과정 과정에서, 데이터 드라이버(16)는 얻어진 임계값 전압에 의거하는 데이터로서, 각 화소(11(i, j))에 있어서의 트랜지스터(T3)의 드레인-소스간에 흐르는 전류의 전류값과, 드레인-소스(=게이트-소스)를 가로질러 인가될 인가 전압에 대응하는 각 입출력단자(D(i))의 단자 전위(Vs(i))의 값을 취득한다.
본 실시형태에 따른 데이터 드라이버(16)는 전류공급/전압측정 방식에 따라　 전류 및 전압 값을 취득한다.
이 전류공급/전압측정 방식에 따라, 데이터 라인(Ld(i))을 통하고, 입출력단자들(D(1) 내지 D(m))을 가로질러 화소(11(i, j))로부터 전류가 인출되고, 화소들(11(1,j) 내지 11(m,j))에 대응하는 입출력단자들(D(1) 내지 D(m))의 단자전압들(Vs(1) 내지 Vs(m))이 행마다 측정된다.
구체적으로, 데이터 드라이버(16)는 도 4에 나타내는 바와 같이, 전류원부(161), 측정부(162), 전환부(163), 스위치(Sw1(i), Sw2(i)) 및, 데이터 출력부(164)를 구비한다.
전류원부(161)는 데이터 라인들(Ld(1) 내지Ld(p))의 각각에 대응하는 복수의 전류원들(161a(1) 내지 161a(p))을 갖는다. 전류원(161a(k)(k=1～p))은 TFT 패널(11)의 각 입출력단자(D(i)로부터 미리 설정된 전류값을 갖는 정전류를 인출한다.　이 전류원부(161)는 접속부이다.
전류원부(161)는　“p” 접속단자들(P161(1) 내지 P161(p))(“p”는 자연수)을 갖는다.　 전류원(161a(k))(k=1～p)의 수 “p”는 데이터 드라이버(16)의 칩 크기가 커지지 않도록, TFT 패널(11) 상의 열들의 수 “m”을 몇 개로 나누는 것에 의해 얻어진 수이다. 전류원(161a(k))의 전류-양극-측(current-positive-side) 단부는 접속단자(P161(k))에 접속된다. 전류원(161a(k))의 전류-음극-측(current-negative-side) 단부에 전압(Vss)이 인가된다. 본 실시형태에 있어서, 전압(Vss)은 유기 EL소자(111)의 음극 전압(Vcath(=0V))과 동일한 전위로 설정된다.
측정부(162)는 전압계(162v(1) 내지 162v(m))와 스위치(Sw1(1) 내지 Sw1(m))를 구비한다. 전압계(162v(i))의 수와 스위치(Sw1(i))의 수는 TFT 패널(11)의 열의 수 “m”과 동일하다.
전압계(162v(i))(i=1～m)는 각각 입출력단자(D(i) 내지 D(m)의 단자 전위 Vs(1) 내지 Vs(m)을 측정한다. 각 전압계(162v(i))의 일단은 스위치(Sw1(i))의 전류-음극-측 단자에 접속된다.
전압계(162v(i))는 예를 들면, 아날로그-디지털 컨버터(ADC)에 의해 구성된다. 전압계(162v(i))는 입출력단자(D(i))의 아날로그의 전위를 측정하고, 디지털 단자 전위(Vs(i))로 변환해서, 시스템 제어기(13)에 출력한다.
스위치(Sw1(1) 내지 Sw1(m))는 각각 입출력단자들(D(i) 내지 D(m))의 단자 전위들(Vs(1) 내지 Vs(m))의 측정 동안에, TFT 패널(11)의 입출력단자들(D(1) 내지 D(m))과 부(162)를 서로 접속하거나 비접속한다.
스위치(Sw1(i))(i=1～m)의 전류-양극-측 단자는 TFT 패널(11)의 입출력단자(D(i))에 접속된다.
시스템 제어기(13)는 제어 신호로서 스위치 제어신호(Csw1(폐쇄) 또는 Csw1(개방))를 생성하고,　 스위치 제어신호(Csw1(폐쇄) 또는 Csw1(개방))를 데이터 드라이버(16)에 공급해서 스위치(Sw1(i))를 개폐한다.
스위치(Sw1(i))는 시스템 제어기(13)에 의해 스위치 제어 신호(Csw1(폐쇄))가 공급되면 닫힌다. 스위치(Sw1(i))가 닫히면, TFT 패널(11)의 입출력단자(D(1) 내지 D(m))와 전압계(162v(1) 내지 162v(m))는 서로 접속된다.
스위치(Sw(i))는 시스템 제어기(13)에 의해 스위치 제어신호(Csw1(개방))가 공급되면 열린다. 스위치(Sw1(i))가 열리면, TFT 패널(11)의 입출력 단자(D(1) 내지 D(m))와 전압계(162v(1) 내지 162v(m))는 서로 분리된다.
스위치(Sw2(1) 내지 Sw2(m))는 데이터 출력부(164)의 출력 단자(P164(1) 내지 P164(m))와, TFT 패널(11)의 입출력단자(D(1) 내지 D(m))를 서로 접속하거나 분리한다. 상기 스위치들(Sw2(ⅰ))의 수는 상기 TFT 패널(11) 상의 열들의 번호 "n"과 같다.
스위치(Sw2(1) 내지 Sw2(m))의 신호 출력측 단자는 각각, 데이터 출력부(164)의　 출력 단자(P164(1) 내지 P164(m))에 접속되고, 스위치(Sw2(1) 내지Sw2(m))의 패널측 단자는 각각 입출력단자(D(1) 내지 D(m))에 접속된다.
시스템 제어기(13)는 수평 제어 신호로서 스위치 제어신호(Csw2(폐쇄) 또는 Csw2(개방))를 생성하고, 이 스위치 제어신호(Csw2(폐쇄) 또는 Csw2(개방))를 데이터 드라이버(16)에 공급하여, 스위치(Sw2(i))(i=1 내지 m)의 개폐를 제어한다.
스위치(Sw2(i))는 시스템 제어기(13)에 의해 스위치 제어신호(Csw2(폐쇄))가 공급되면 닫힌다. 스위치(Sw2(i))가 닫히면, 데이터 출력부(164)의 출력 단자(P164(i))와 입출력단자(D(i))는 서로 접속된다.
또, 스위치(Sw2(i))는 시스템 제어기(13)에 의해 스위치 제어신호(Csw2(개방))가 공급되면 열린다. 스위치(Sw2(i))가 열리면, 데이터 출력부(164)의 출력 단자(P164(i))와 입출력 단자(D(i))는 서로 분리된다.
입출력단자(D(1) 내지 D(m))는 전류원부(161)의 “p” 접속단자(P161(k))에 대응하는 “p” 입출력단자를 각각 포함하는 B(=m/p) 블록으로 나누어진다. 숫자 B는총 블록수이다.
전환부(163)는 한 블록의 입출력단자를 전류원부(161)의 접속단자들(P161(1) 내지 P161(p))에 접속하고, 그 후, 다른 블록의 입출력단자들을 TFT 패널(11)의 입출력단자들(D(1) 내지 D(m)) 중에서 블록마다 전환함에 의해 그것에 접속한다. 도 4에 나타내는 바와 같이, 상기 블록들은 상기 입출력단자(D(1)에 가까운 순으로 블록 번호“b”(b=1~m/p)가 부여된다.
도 4에 있어서, 전환부(163)는 홀수의 블록 번호 “b”를 갖는 홀수 블록의 각각의 입출력단자(D((b-1)×p+k))를 전류원부(161)의 접속단자(P161(k))에 접속하도록 구성되고, 짝수의 블록 번호 “b”를 갖는 짝수 블록의 각각의 입출력단자(D((b-1)×p+k))를 전류원부(161)의 접속단자(P161(p-k+1))에 접속하도록 구성된다.
또, 전환부(163)의 구성은 도 4에 나타내는 것에 한정되는 것은 아니다. 전환부(163)는 짝수의 블록 번호 “b”를 갖는 짝수 블록의 각각의 입출력단자(D((b-1)×p+k))를 전류원부(161)의 접속단자(P161(k))에 접속하도록 구성해도 좋고, 홀수의 블록 번호 “b”를 갖는 홀수 블록의 각각의 입출력단자(D((b-1)×p+k))를 전류원부(161)의 접속단자(P161(p-k+1))에 접속하도록 구성해도 좋다.
이 접속을 실현하기 위해, 전환부(163)는 스위치(Sw3(1) 내지 Sw3(m))와, 디코더(163d)를 구비한다.
TFT 패널(11)의 입출력단자(D(1) 내지 D(m)) 중의 어느 블록의 “p” 입출력단자와, 전류원부(161)의 접속단자(P161(1) 내지 P161(p))를 서로 접속 또는 분리한다.
각각의 스위치(Sw3(1) 내지 Sw3(m))의 전류-양극-측 단자(일단)는 스위치(Sw1(1) 내지 Sw1(m))의 대응하는 하나의 전류-음극-측 단자에 접속된다.
각각의 스위치(Sw3(1) 내지 Sw3(p)),..., 또는 각각의 Sw3(m-2p+1) 내지 Sw3(m-p))의 전류-음극-측 단자(타단부)는 전류원부(161)의 접속단자들(P161(1) 내지 P161(p))의 대응하는 하나에 접속된다.
도 5에는 블록 번호 b가 홀수일 때에, TFT 패널의 입출력단자와 전류원부의 접속단자간의 접속관계를 나타낸다. 도 6에는 블록 번호 “b”가 짝수일 때에, TFT 패널의 입출력단자와 전류원부의 접속단자 간의 접속관계를 나타낸다.
도 5에 나타내는 바와 같이, 스위치(Sw1(1) 내지 Sw1(m))가 닫히면, 각각의 스위치(Sw3(1) 내지 Sw3(p)),..., 또는 각각의 스위치(Sw3(m-2p+1) 내지 Sw3(m-p))의 전류-음극-측 단자가, TFT 패널(11)의 홀수 블록 번호 “b”를 갖는 홀수 블럭의 대응하는 하나의 입출력단자(D((b-1)×p+k))에 접속된다.
즉, 블록번호 b가 홀수인 경우, 각각의 스위치(Sw3(1) 내지 Sw3(p),..., 또는 각각의 Sw3(m-2p+1) 내지 Sw3(m-p)은 TFT 패널(11)의 입출력단자(D ((b-1)×p+k))와, 전류원부(161)의 접속단자(P161(k))를 서로 접속한다. 이 접속순서를 정순으로 한다.
각각의 스위치(Sw3(p+1) 내지 Sw3(2p)),.., 또는 각각의 Sw3(m-p+1) 내지 Sw3 (m)의 전류-음극-측 단자(타단)는 전류원부(161)의 접속단자(P161(1) 내지 P161(p))의 대응하는 하나에 접속된다.
도 6에 나타내는 바와 같이, 스위치(Sw1(1) 내지 Sw1(m))가 닫히면, 각각의 스위치(Sw3(p+1) 내지 Sw3(2p)),..., 또는 각각의 스위치(Sw3(m-p+1) 내지 Sw3(m))의 전류-양극-측 단자는 TFT 패널(11)의 홀수 블록 번호 “b”를 갖는 홀수 블록의 대응하는 하나의　 입출력단자(D((b-1)×p+k))에 접속된다.
즉, 블록 번호 “b”가 짝수인 경우, 각각의 스위치(Sw3(p+1) 내지 Sw3(2p)),..., 또는 각각의 Sw3(m-p+1) 내지 Sw3(m)은 TFT 패널(11)의 입출력단자(D ((b-1)×p+k))와, 전류원부(161)의 접속단자(P161(p-k+1))를 서로 접속한다. 이 접속순서를 역순으로 한다.
디코더(163d)는 스위치(Sw3(1) 내지 Sw3(m))의 개폐를 제어한다. 시스템 제어기(13)에 의해 스위치 제어신호(Mpx(b, 폐쇄))가 공급되면, 디코더(163d)는 이 공급된 스위치 제어신호(Mpx(b, 폐쇄))를 디코드하여 스위치(Sw3(1) 내지 Sw3(m))의 전환을 제어한다.
시스템 제어기(13)에 의해 스위치 제어신호(Mpx(b, 폐쇄))가 공급되면, 디코더(163d)는 이 신호를 디코드하고, 스위치(Sw3((b-1)×p+1) 내지 Sw3(bp))를 닫고, 다른　 스위치(Sw3)를 연다.
이와 같은 전환부(163)의 구성에 의해, 전류원(161a(1) 내지 161a(p))에 의해 출력된 전류의 전류값의 편차(전류 편차)가 있어도, 측정부(162)의 각 전압계(164v(1) 내지 164v(m))에 의한 측정 결과에 편차가 생기지 않게 된다.
데이터 출력부(164)는 전압 데이터(Vdata(i))에 부합하는 아날로그 전압을 나타내는 전압신호(Sv(i))를, 기록 과정에서 TFT 패널(11)에 출력한다.
데이터 출력부(164)는 예를 들면, 디지털-아날로그 변환기(DAC)를 포함하고, 시스템 제어기(13)에 의해 공급된 디지털 전압 데이터(Vdata(i))(상기 i=1 내지 m)를 아날로그 전압신호(Sv(i))로 전환한다.
스위치(Sw2(1) 내지 Sw2(m))가 폐쇄될 때, 데이터 출력부(164)에 의해 출력된 전압신호(Sv(i))는 각각 TFT 패널(11)의 입/출력단자(D(1) 내지 D(m))로 출력된다.
다음에, 본 실시형태에 따른 표시장치(1)의 동작을 설명할 것이다.
시스템 제어기(13)는 예를 들면, 표시장치(1)가 실제 사용 또는 정기적인 타이밍 등을 위해 활성화될 때와 같은, 소정의 타이밍에서 측정부(162)에 의해 측정과정을 실행한다. 시스템 제어기(13)는 도 7에 나타내는 흐름도를 따라서 측정과정을 실행한다.
우선, 시스템 제어기(13)는 전압제어신호(Cv(L))를 전원공급 드라이버(15)에 공급한다(단계S11).
시스템 제어기(13)는 스위치 제어신호(Csw1(폐쇄), Csw2(개방))를 데이터 드라이버(16)에 공급한다(단계S12).
시스템 제어기(13)는 출발신호(Sp1 내지 Sp3)를 선택 드라이버(14), 전원공급 드라이버(15), 및 데이터 드라이버(16)에 공급한다(단계S13).
시스템 제어기(13)는 상기 시스템 제어기(13)가 스위치 제어신호(Mpx(b, 폐쇄))에 의해 지정되는 블록의 블록번호 "b"로서 "1"을 설정한다(단계S14).
시스템 제어기(13)는 스위치 제어신호(Mpx(b, 폐쇄), Mpx(bx, 개방))를 데이터 드라이버(16)(전환부(163))에 공급한다(단계S15).
시스템 제어기(13)는 전압계들(162v(1) 내지 162v(p))에 의해 측정된 단자 전위들(Vs(1) 내지 Vs(p))을 취득한다(단계S16).
보정 산출부(132)는 취득한 단자 전위들(Vs(1) 내지 Vs(p))에 의거해서 차분전압(Vdef(1) 내지 Vdef(p))을 구하고, 이들을 보정 데이터 기억부(131)에 저장한다(단계S17).
시스템 제어기(13)는 스위치 제어신호(Mpx(b, 폐쇄))에서 블록번호 "b"를 +1로 증가시킨다(단계S18).
시스템 제어기(13)는 블록번호 "b"가 총 블록수(B)를 초과했는지 아닌지를 판정한다(단계S19).
블록번호 "b"가 총 블록수(B)를 초과하지 않았다고 판정했을 경우(단계S19;No), 시스템 제어기(13)는 다시금 단계들(S15 내지 S18)을 실행한다.
블록번호 "b"가 총 블록수(B)를 초과했다고 판정했을 경우(단계S19;Yes), 시스템 제어기(13)는 이 측정과정을 종료한다.
다음에, 이러한 측정과정을 실행했을 때, 시스템 제어기(13)의 구체적인 동작을 설명할 것이다.
여기서, 넘버 "m"(TFT 패널(11)의 단자수)은 576, 넘버 "p"(전류원부(161)의 단자수)는 96이라고 상정한다. 이 경우, 총 블록수(B)는 6(=576/96)이다.
우선, 시스템 제어기(13)는 전원공급 드라이버(15)에 전압제어신호(Cv(L))를 공급한다(단계S11의 절차). 이에 따라, 전원공급 드라이버(15)는 각 대응하는 전압(VL)의 신호(Vsource(1) 내지 Vsource(n))를 각각 전압 라인(Lv(1) 내지 Lv(n))에 출력한다.
선택 드라이버(14), 전원공급 드라이버(15), 및 데이터 드라이버(16)는 출발신호(Sp1 내지 Sp3)가 시스템 제어기(13)에 의해 공급될 때 시작되고, 클럭신호(CLK1 내지 CLK3)를 따라서 동작한다.
선택 드라이버(14)는 선택라인(Ls(1))에 Hi 레벨의 신호(Vselect(1))를 출력하고, 제1 행의 화소들(11(1,1) 내지 11(576, 1))을 선택한다.
화소들(11(1,1) 내지 11(576,1))의 각 트랜지스터(T1,T2)는 그들의 게이트에 공급된 Hi 레벨의 신호(Vselect(1))에 턴온하고, 이들 화소의 각 트랜지스터(T3)는 다이오드 접속상태에 진입한다.
그 후, 시스템 제어기(13)는 스위치 제어신호(Mpx(1,폐쇄))를 데이터 드라이버(16)에 공급한다(단계S15의 절차). 이에 따라, 디코더(163d)는 상기 스위치 제어신호(Mpx(1,폐쇄))를 해독함으로써, 블록번호 "b"=1을 갖는 블록에 대응하는 스위치들(Sw3(1) 내지 Sw3(96))을 폐쇄하고, 그 이외의 스위치들(Sw3(97) 내지 Sw3(576))을 개방한다.
이 경우, 지정된 블록번호 "b"=1로서 홀수이고, 스위치들(Sw3(1) 내지 Sw3(576))에서 디코더(163d)에 의해 의한 개방/폐쇄 제어는 도 5에 나타내는 접속구성으로 결과한다.
여기서 b=1, p=96이며, 도 8에 나타내는 바와 같이, 입/출력단자(D(1) 내지D(96)) 및 접속단자(P161(1) 내지 P161(96))는 각각 스위치들(Sw3(1) 내지 Sw3(96))을 통해서 서로 접속되고, 도 10a에 나타내는 바와 같이 정순(normal order)으로 접속된다.
입/출력단자(D(1) 내지 D(96)) 및 접속단자(P161(1) 내지 P161(96))가 각각 서로 접속되었을 때, 전류원들(161a(1) 내지 161a(96))은 각각 입/출력단자(D(1) 내지 D(96))로부터 정전류(constant current)를 끌어낸다.
전류는 전원공급 드라이버(15)로부터, 다이오드 접속상태의 트랜지스터(T3)의 드레인-소스, 각 화소들(11(1,1) 내지 11(96,1))의 트랜지스터(T2), 각 데이터 라인들(Ld(1) 내지 Ld(96)), TFT 패널(11)의 각 입/출력단자들(D(1) 내지 D(96)), 및 각 전류원들(161a(1) 내지 161a(96))을 통해서, 전압(Vss)을 위한 전압원으로 흐른다.
측정부(162)의 전압계들(162v(1) 내지 162v(96))은 각각 입/출력단자들(D(1) 내지 D(96))의 단자 전위들(Vs(1) 내지 Vs(96))를 측정하고, 순차적으로 그들을 시스템 제어기(13)에 출력한다.
보정 산출부(132)는 데이터 드라이버(16)에 의해 출력된 단자 전위들(Vs(1) 내지 Vs(96))에 의거해서 차분전압들(Vdef(1) 내지 Vdef(96))을 산출한다. 보정 산출부(132)는 화소들(11(1,1) 내지 11(96,1))에 있어서의 트랜지스터(T3)의 드레인-소스(=게이트 및 소스)를 가로질러 인가되는 전압에 대응하는 전압으로서, 산출된 차분전압들(Vdef(1) 내지 Vdef(96))을 보정 데이터 기억부(131)에 저장한다(단계S17의 절차).
다음에, 시스템 제어기(13)는 스위치 제어신호(Mpx(2, 폐쇄))를 데이터 드라이버(16)에 공급한다(단계S15의 절차). 이에 따라, 디코더(163d)는 상기 스위치 제어신호(Mpx(2,폐쇄))를 해독함으로써, 블록번호 "b"=2를 갖는 블록에 대응하는 스위치(Sw3(97) 내지 Sw3(192))를 폐쇄하고, 그 이외의 스위치(Sw3(1) 내지 Sw3(96), Sw3(193) 내지 Sw3(576))을 개방한다.
이 경우, 지정된 블록번호 "b"=2로서 짝수이고, 스위치들(Sw3(1) 내지 Sw3(576))상에서 디코더(163d)에 의한 개방/폐쇄 제어는 도 6에 나타내는 접속구성으로 결과한다.
상기 b=2, p=96이며, 도 9에 나타내는 바와 같이, 입/출력단자들(D(97) 내지 D(192)) 및 접속단자들(P161(96) 내지 P161(1))은 각각 스위치(Sw3(97) 내지 Sw3(192))를 통해서 서로 접속되고, 도 10b에 나타내는 바와 같이 역순(reverse order)으로 접속된다.
입/출력단자들(D(97) 내지 D(192)) 및 접속단자들(P161(96) 내지 P161(1))이 각각 서로 접속되었을 때, 전류원들(161a(96) 내지 161a(1))은 각각 입/출력단자들(D(97) 내지 D(192))로부터 정전류를 끌어낸다.
전류는 전원공급 드라이버(15)로부터, 각 화소들(11(97,1) 내지 11(192,1))에 있어서의 트랜지스터(T2) 및 트랜지스터(T3)의 드레인-소스, 각 데이터 라인들(Ld(97) 내지 Ld(192)), TFT 패널(11)의 각 입/출력단자들(D(97) 내지 D(192)), 및 각 전류원들(161a(96) 내지 161a(1))을 통해서, 부전압(Vss)을 위한 전압원으로 흐른다.
측정부(162)의 전압계들(162v(97) 내지 162v(192))은 각각 입/출력단자들(D(97) 내지 D(192))의 단자 전위들(Vs(97) 내지 Vs(192))을 측정하고, 순차적으로 그들을 시스템 제어기(13)에 출력한다.
보정 산출부(132)는 데이터 드라이버(16)에 의해 출력된 단자 전위들(Vs(97) 내지 Vs(192))에 의거해서 차분전압들(Vdef(97) 내지 Vdef(192))을 산출한다. 보정 산출부(132)는 화소들(11(97,1) 내지 11(192,1))에 있어서의 트랜지스터(T3)의 드레인-소스(=게이트-소스)를 가로질러 인가되는 전압에 대응하는 전압으로서, 산출된 차분전압들(Vdef(97) 내지 Vdef(192))을 보정 데이터 기억부(131)에 저장한다(단계S17의 절차).
다음에, 시스템 제어기(13)는 스위치 제어신호(Mpx(3,폐쇄))를 디코더(163d)에 공급한다(단계S15의 절차). 이에 따라, 디코더(163d)는 상기 스위치 제어신호(Mpx(3,폐쇄))를 해독함으로써, 스위치(Sw3(193) 내지 Sw(288))를 폐쇄하고, 그 이외의 스위치(Sw3(1) 내지 Sw3(192), Sw3(289) 내지 Sw3(576))를 개방한다.
이 경우, 지정된 블록번호 "b"=3으로서 홀수이고, 스위치(Sw3(1) 내지 Sw3(576))에서 디코더(163d)에 의해 제어하는 개방/폐쇄는 도 5에 나타내는 접속구성으로 결과한다.
상기 b=3, p=96이며, 입/출력단자들(D(193) 내지 D(288)) 및 접속단자들(161(1) 내지 P161(96))은 각각 스위치(Sw3(193) 내지 Sw3(288))를 통해서 서로 접속되고, 도 10c에 나타내는 바와 같이 정순으로 접속된다.
입/출력단자(D(193) 내지 D(288)) 및 접속단자(P161(1) 내지 P161(96))가 각각 서로 접속되었을 때, 전류원(161a(1) 내지 161a(96))은 각각 입/출력단자(D(193) 내지 D(288))로부터 정전류를 끌어낸다.
도 10c에 나타내는 바와 같이 접속순서가 정순이 되기 때문에, 전류원부(161)의 전류원(161a(1) 내지 161a(96))이 정전류를 끌어냈을 때, 전류는 전원공급 드라이버(15)로부터, 화소들(11(193,1) 내지 11(288,1))에 있어서의 트랜지스터(T2) 및 트랜지스터(T3)의 드레인-소스, TFT 패널(11)의 각 입/출력단자들(D(193) 내지 D(288)), 및 각 전류원들(161a(1) 내지 161a(96))을 통해서, 부전압(Vss)의 전압원으로 흐른다.
측정부(162)의 전압계들(162v(193) 내지 162v(288))은 각각 화소(11(193,1) 내지 11(288,1))들에 있어서의 트랜지스터(T3)의 소스 입/출력단자들(D(193) 내지 D(288))의 단자 전위들(Vs(193) 내지 Vs(288))을 측정하고, 순차적으로 그들을 시스템 제어기(13)에 출력한다.
보정 산출부(132)는 데이터 드라이버(16)에 의해 출력된 단자 전위들(Vs(193) 내지 Vs(288))에 의거해서 차분전압(Vdef(193) 내지 Vdef(288))을 산출한다. 보정 산출부(132)는 화소들(11(193,1) 내지 11(288,1))에 있어서의 트랜지스터(T3)의 드레인-소스(=게이트-소스)를 가로질러 인가되는 전압에 대응하는 전압으로서, 산출된 차분전압(Vdef(193) 내지 Vdef(288))을 보정 데이터 기억부(131)에 저장한다(단계S17의 절차).
시스템 제어기(13)는 제1 행에 대하여, 이러한 과정을 전체 6회 수행한다(단계S15 내지 S19의 절차들).
이로 인해, 차분전압들(Vdef(1) 내지 Vdef(576))은 제1 행의 화소들(11(1, 1) 내지 11(576,1))에 있어서의 트랜지스터(T3)의 드레인-소스(=게이트-소스)를 가로질러 인가되는 전압에 대응하는 전압으로서, 상기 보정 데이터 기억부(131)에 저장된다.
그 후, 보정 산출부(132)는 행마다 보정 데이터 기억부(131)로부터, 화소들(11(i,j))에 대응하는 차분전압(Vdef(i))을 판독하고, 판독한 차분전압(Vdef(i))에 의거해서 각 화소들(11(i,j))에 있어서의 트랜지스터(T3)의 임계값 전압을 구하며, 보정 데이터 기억부(131)에 상기 임계값 전압을 저장한다.
이제, 본 발명의 구성에 의해 얻어진 효과를 설명할 것이다.
본 실시형태와 마찬가지로, 데이터 드라이버 상에 형성된 전류원들의 수가 TFT 패널 상의 열들의 번호 "m"의 1/q인, 즉, 상기 전류원들의 수가 m/q이며 이로 인해 모든 데이터 라인들로부터 전압값들의 측정은 각 m/q 데이터 라인들이 함께 그룹화되고 그룹별로 m/q 전류원들의 그룹에 순차적으로 접속되는 방식으로 실행되는 경우, 측정시간의 증가와 어느 정도의 비용 증가를 억제할 수 있다.
그렇지만, 이러한 그룹의 m/q 전류원들의 각각의 것들에 의해 출력되는 전류들의 전류값들은 동일한 값으로 설정되더라도, 일반적으로 각 전류원들에 의해 실제로 출력되는 모든 전류들의 전류값들을 동일하게 하는 것은 어렵다. 상기 전류원들에 의해 출력되는 전류들의 전류값들은 일부 편차를 갖는다.
따라서, 이러한 그룹의 전류원들의 사용으로 측정되는 전압값들은 이러한 편차에 의해 영향을 받을 것이다. 또한, 상기 그룹의 전류원들에 순차적으로 접속되는, 상기 각 그룹들의 m/q 데이터 라인들의 각 각으로부터 전압값들이 측정되는 경우, 편차의 영향은 주기적으로 일어나며, 접속전환 경계상에 인접한 데이터 라인들로부터 측정된 값들은 상기 편차 때문에, 그들 간에 그레이-레벨의 불연속성을 갖게 될 것이다.
표시 데이터는 이러한 방식으로 측정된 값들에 의거해서 보정될 것이고, TFT 패널은 이러한 보정된 표시 데이터에 의거해서 작동될 것이다. 따라서, 측정된 값들이 그레이-레벨의 불연속성을 갖는 경우, 상기와 같은 불연속 값들에 의거해서 보정되는 표시 데이터의 값들은 마찬가지로 그레이-레벨 불연속성을 갖게 될 것이다. 그 결과로써, 표시된 이미지는 그 위에 수직 줄무늬와 같은 저 품질의 이미지를 갖게 될 것이다.
이에 비해, 본 실시형태의 구성은 접속전환 경계상의 인접한 데이터 라인들로부터, 측정되는 값들 간의 상기와 같은 그레이-레벨의 불연속을 방지할 수 있으며, 따라서, 접속전환으로 인해 야기될 수 있는 표시 품질의 저하를 방지할 수 있다.
구체적인 설명이 제공될 것이다. 우선, 제1 행의 모든 화소들(11(1,1) 내지 11(576,1)의 트랜지스터들(T1 내지 T3)이 동일한 특징을 가진다고 가정한다.
이러한 전제로, 상기 접속 순서는 도 10(a)에 나타내는 바와 같이 정순이라고 가정하면, 전압계들(162v(1) 내지 162v(96))에 의해 측정되는 입/출력단자들(D(1) 내지 D(96)의 단자 전위들(Vs(1) 내지 Vs(96))은 전류원부(161)의 전류원들(161a(1) 내지 161a(96)) 특성의 편차로 인해, 도 10(d)에 나타내는 바와 같이 1에서 96까지 올라가는 데이터 라인 번호들로서 (V1)로부터 (V2)으로의 변화 특성을 가진다.
이 경우, 접속 순서가 도 10(b)에 나타내는 바와 같이 역순으로 전환될 때, 데이터 라인 번호들이 97에서 192로 올라감에 따라, 전압계들(162v(97) 내지 162v(192))에 의해 측정되는 입/출력단자들(D(97) 내지 D(192))의 단자 전위들(Vs(97) 내지 Vs(192)) 변화는 상기 데이터 라인 번호가 내려가는 경우에 도 10(d)의 역 버전일 것이다. 따라서, 이 변화는 도 10(e)에 나타내는 바와 같이 (V2)에서 (V1)에 이른다.
그때, 접속 순서가 도 10(c)에 나타난 바와 같이 정순으로 바뀔때, 전압계들(162v(193) 내지 162v(288))에 의해 측정되는 입/출력단자들(D(193) 내지 D(288))의 단자 전위들(Vs(193) 내지 Vs(288))은 도 10(f)에 나타내는 바와 같이 V1에서 V2에 이르는 변화인, 도 10(d)에 나타난 것과 같은 변화 특성을 가지게 될 것이다.
그러므로, TFT 패널(11)의 입/출력단자들(D(1) 내지 D(576)) 및 전류원부(161)의 접속단자들(P161(1) 내지 P161(96))은 블록별로 번갈아 정순 및 역순으로 접속되고, 입/출력단자들(D(1) 내지 D(576))의 전위 단자들(Vs(1) 내지 Vs(576))은 도 11에 나타내는 바와 같은 특성을 나타낼 것이다.
이상에서 이해할 수 있는 바와 같이, 본 실시형태의 구성에 따라서, 단자 전위들(Vs(1) 내지 Vs(p))이 전류원들(161a(1) 내지 161a(p))의 특성 편차로 인해 (V1)에서 (V2)에 이르기까지 달라진다 하여도, 입/출력단자들(D(1) 내지 D(m))의 단자 전위들(Vs(1) 내지 Vs(m)) 중에서 특정 입/출력 단자들의 단자 전위들(Vs), 즉, 예를 들어 블록 번호 "b"=1을 가지는 블록의 입/출력단자(D(p))의 단자 전위(Vs(p))와 블록 번호 "b"=2를 가지는 블록의 입/출력단자(D(p+1))의 단자 전위(Vs(p+1))와 같이 서로 인접하는 두 개의 블록 상에 있는 입/출력단자들의 단자 전위들(Vs)은 동일한 전류원(161a(p))의 사용으로 측정되며, 이들 두 단자 전압 간에 그레이-스케일의 불연속이 야기되지 않는다.
이러한 방식으로, 본 실시형태는 본 실시형태는 접속전환 경계상의 인접한 데이터 라인들로부터, 측정될 값들 간의 그레이-스케일의 불연속을 방지할 수 있다.
다음으로, 영상신호(Image)가 외부로부터 공급되는 상기 표시소자(1)가 상기 TFT 패널(11) 상의 영상신호에 대응하는 이미지 정보를 표시하는, 발광 동작 동안의 상기 표시소자(1)의 동작을 설명할 것이다.
상기 표시신호발생회로(12)는 공급된 영상신호(Image)로부터 표시 데이터(Pic) 및 동기화 신호(Sync)를 획득하고, 시스템 제어기(13)로 그들을 공급한다. 상기 시스템 제어기(13)는 각 화소(11(i,j))와 관련하여 상기 보정 데이터 기억부(131)에 표시신호생성회로(12)에 의해 공급되는 표시 데이터(Pic)를 저장한다.
상기 시스템 제어기(13)는 상기 보정 산출부(132)가 모든 화소들(11(i,j))을 위해 보정 데이터 기억부(131)에, 보정된 표시 데이터(Pic)인 전압 데이터(Vdata)를 저장했을 때에, 상기 기록 과정을 제어한다.
상기 기록 과정을 수행할 때에, 상기 시스템 제어기(13)는 상기 데이터 드라이버(16)로 상기 스위치 제어 신호들(Csw1(개방)), Csw2(폐쇄))를, 및 상기 선택 드라이버(14)에 상기 출발 신호(Sp1)를 공급한다.
상기 선택 드라이버(14)는 상기 시스템 제어기(13)에 의해 상기 출발 신호(Sp1)가 공급됨에 따라 개시한다. 상기 시스템 제어기(13)에 의해 공급된 클럭 신호(CLK1)에 따라서, 상기 선택 드라이버(14)는 제1 행의 화소들(11(1,1) 내지 11(576,1))..., 및 제n 행의 화소들(11(1,n)) 내지 11(576,n))에 하이(고) 수준의 신호(Vselect(j))를 순차적으로 출력한다.
상기 데이터 드라이버(16)의 스위치들(Swl(1) 내지 Swl(576))은 상기 시스템 제어기(13)에 의해 상기 스위치 제어 신호(Csw1(개방))가 공급됨에 따라 개방된다. 응답으로, 상기 TFT 패널(11)의 상기 입/출력단자들(D(1) 내지 D(576))과 상기 전류원부(161)의 접속단자들(P161(1) 내지 P(161(96))은 서로 분리된다.
상기 스위치들(Sw2(1) 내지 Sw2(576))은 상기 시스템 제어기(13)에 의해 상기 스위치 제어 신호(Csw2(폐쇄))가 공급됨에 따라 폐쇄된다. 응답으로, 상기 데이터 출력부(164)의 상기 출력단자들(P164(1) 내지 P164(576))과 상기 입/출력단자들(D(1) 내지 D(576))은 서로 접속된다.
표시 데이터(Pic)가 상기 시스템 제어기(13)로 상기 표시신호생성회로(12)에 의해 공급될 때에, 상기 시스템 제어기(13)의 보정 산출부(132)는 상기 화소(i,j)에 대한 임계값 전압(Vth)을 판독한다. 상기 산출부(132)는 상기 판독된 임계값 전압(Vth)에 기반하여 상기 표시 데이터(Pic)를 보정한다. 보정된 상기 표시 데이터(Pic)인, 전압 데이터(Vdata)가 획득됨에 따라, 상기 산출부(132)는 Vdata(1) 내지 Vdata(576)으로서 그들을 순차적으로 상기 데이터 드라이버(16)에 출력한다.
상기 시스템 제어기(13)에 의해 상기 제1 행의 전압 데이터(Vdata(1) 내지 Vdata(576))가 공급될 때에, 상기 데이터 드라이버(16)의 데이터 출력부(164)는 이들 전압 데이터(Vdata(1) 내지 Vdata(576))를 아날로그 전압 신호들(Sv(1) 내지 Sv(576))으로 변환한다.
그때, 상기 데이터 출력부(164)는 각각 스위치들(Sw2(1) 내지 Sw2(576))을 통해 상기 TFT 패널(11)의 입/출력단자들(D(1) 내지 D(576))로 변환에 의해 획득된 전압 신호들(Sv(1) 내지 Sv(576))을 출력한다.
상기 선택 드라이버(14)가 상기 제1 행의 선택 라인(Ls(1))으로 하이(Hi) 수준의 신호(Vselect(1))를 출력함에 따라, 상기 전압 신호들(Sv(1) 내지 Sv(576))에 대응하는 전압들이 상기 제1 행의 화소들(11(1,1) 내지 11(576,1))에 있어서의 커패시터들(C1)에 기록된다.
마찬가지로, 상기 데이터 드라이버(16)는 상기 전압 신호들(Sv(1) 내지 Sv(576))에 대응하는 전압들을 상기 제2 행의 화소들(11(1,2) 내지 11(576,2)), ..., 및 상기 제 n행의 화소들(11(1,n) 내지 11(576,n))에 있어서의 커패시터들(C1)에 기록한다. 이러한 방식으로, 상기 기록 과정은 완료된다.
상기 기록 과정이 완료될 경우, 상기 시스템 제어기(13)는 발광 동작을 제어한다.
상기 발광 동작을 수행할 때에, 우선, 상기 선택 드라이버(14)는 Lo 레벨의 신호들(Vselect(1) 내지 Vselect(n))을 상기 선택 라인들(Ls(1) 내지 Ls(n))에 각각 출력한다.
상기 선택 라인들(Ls(1) 내지 Ls(n))의 신호 수준은 로 수준이 되며, 상기 모든 화소들(11(i,j))에 있어서의 트랜지스터들(T1,T2)이 턴오프된다.
그때, 상기 시스템 제어기(13)는 상기 전원공급 드라이버(15)로 전압제어신호(Cv(H))를 공급한다. 상기 시스템 제어기(13)에 의해 상기 전압제어신호(Cv(H))가 공급됨에 따라, 상기 전원공급 드라이버(15)는 상기 전압 라인들(Lv(1) 내지 Lv(n))로 전압(VH(=+15V))을 나타내는 신호들(Vsource(1) 내지 Vsource(n))을 출력한다.
상기 전압 라인들(Lv(1) 내지 Lv(n))의 전압이 전압(VH)이 되었을 때에, 각 화소(i,j)의 상기 트랜지스터(T3)는 상기 유기 EL소자(111)로, 상기 트랜지스터(T3)의 게이트 전압(Vgs)으로서 인가되는, 상기 커패시터(C1)에 저장된 이러한 전압에 대응하는 전류를 공급한다.
이러한 전류가 흐름에 따라, 각각의 유기 EL소자(111)는 이러한 전류의 전류값에 대응하는 휘도로 발광한다.
상술한 바와 같이, 본 실시형태에 따라서, 상기 전환부(163)는 블록번호 "b"가 홀수인 경우에 상기 TFT 패널(11)의 입/출력단자(D((b-1)×p+k))와 상기 전류원부(161)의 접속단자(P161(k))를 서로 접속시킨다. 상기 전환부(163)는 블록번호 "b"가 짝수인 경우에 상기 TFT 패널(11)의 입/출력단자(D((b-1)×p+k))와 상기 전류원부(161)의 접속단자(P161(p-k+1))를 서로 접속시킨다.
따라서, 상기 전류원부(161)의 전류원들(161a(1) 내지 161a(p))의 전류값들에 편차가 존재할지라도, 상기 접속단자들(P161(1) 내지 P161(p))과의 접속은, 상기 접속단자들(D(1) 내지 D(m)) 중에서, 홀수 블록번호 "b"를 가지는 블록에서의 것들로부터 짝수 블록번호 "b"를 가지는 블록에서의 것으로 또는 그 반대로 전환되는 경우, 그레이 레벨(gray-level)의 불연속성이 접속 전환 경계상의 인접한 입/출력단자들(D(i))로부터 측정된 단자 전위들(Vs) 간에 발생하는 것을 억제할 수 있다. 따라서, 디스플레이 품질의 저하를 억제할 수 있다.
다양한 실시형태들(변형들)이 본 발명을 실행하기 위해 가용되며, 상술한 실시형태들에 제한되는 것은 아니다.
예를 들어, 상기 블록들의 총수(B)가 짝수일 경우, 상기 데이터 드라이버(16)는 도 12에 도시하는 바와 같이 두 개의 데이터 드라이버들(16-1,16-2)을 포함할 수 있다.
이 경우, 상기 데이터 드라이버들(16-1,16-2)이 상기 TFT 패널(11)에 접속된다. 상기 양쪽 데이터 드라이버들(16-1,16-2)이 동일한 특성 및 구성을 가지는 한, 상기 인접한 데이터 드라이버들(16-1,16-2)의 경계에 있는 상기 데이터 드라이버들(16-1,16-2)의 접속단자들에 대응하는 전위 전압들(Vs)은 그레이-레벨 수준의 불연속성을 가지지 않을 것이다.
즉, 상기 전환부(163)가 상기 m=576이고 p=96인, 블록별로(block by block) 정순과 역순으로 번갈아 전환하는 경우를 가정한다. 상기 블록들의 총 수(B)가 짝수인 경우(여기서, B=6), 상기 데이터 드라이버(16-1,16-2)의 전압계(voltmeters)(162v(1) 내지 162v(96))에 의해 측정된 단자 전위들(Vs(1) 내지 Vs(1152))은 도 13에 도시된 특성들을 나타낼 것이다. 따라서, 인접한 데이터 드라이버들 간에는 그레이-레벨의 불연속성이 발생하지 않는다. 도 12는 두 개의 데이터 드라이버들(16-1,16-2)이 있는 경우를 도시한다. 그러나, 세 개 이상의 다중 데이터 드라이버들이 존재할 수 있다.
상기 표시 장치(1)는 도 14에 도시된 바와 같이 데이터 드라이버 주요부(16a)와 측정부(16b)에 의해 구성되는 데이터 드라이버를 포함할 수 있다.
상기 데이터 드라이버 주요부(16a)는 데이터 출력부(164)를 포함한다. 상기 측정부(16b)는 전류원부(161), 측정부(162), 및 전환부(163)를 포함한다.
상기 데이터 드라이버 주요부(16a)와 상기 측정부(16b)는 따로따로 구성되어 상이한 칩들 상에 장착될 수 있다.
상술한 실시형태는 상기 데이터 드라이버(16)가 전류공급/전압측정 방법에 따라 구성된다고 설명하였다. 그러나, 상기 데이터 드라이버(16)는 이러한 구성에 제한되지 않으며, 도 15에 도시된 바와 같은 전압인가/전류측정 방법에 따라 구성될 수 있다.
도 15에 도시된 데이터 드라이버(26)는 전압원부(261), 측정부(262), 전환부(163), 스위치들(Sw1(1) 내지 Sw1(m), Sw2(1) 내지 Sw2(m)), 및 데이터 출력부(164)를 포함한다.
상기 전압원부(261)는 복수의 전압원들(261v(1) 내지 261v(p))을 구비한다. 상기 전압원들(261v(1) 내지 261v(p))은 상기 데이터 라인들(Ld(i))에 전압들을 인가한다. 상기 전압원부(261)는 접속부이다.
상기 전압원부(261)는 복수의 또는 "p" 접속단자들(P261(1) 내지 P261(p))을 포함한다. 상기 전압원들(261v(1) 내지 261v(p))의 음극 단자들(negative terminals)은 상기 접속단자들(P261(1) 내지 P261(p))에 각각 접속된다. 상기 전압원들(261v(1) 내지 261v(p))의 양극 단자들(positive terminals)에 전압(Vss)이 인가된다. 상기 전압(Vss)은 상기 유기EL 소자(111)의 상기 음극 전압(Vcath(=0V))으로서 같은 전위로 설정된다.
상기 측정부(262)는 "m" 전류계(ammeters)(262a(1) 내지 262a(m))를 포함한다. 상기 전류계(262a(1) 내지 262a(m))는 상기 데이터 라인들(Ld(1) 내지 Ld(m))에 각각 유동하는 전류(Id)의 전류값들을 측정한다.
상기 전류계(262a(1) 내지 262a(m))는 스위치들(Sw1(1) 내지 Sw1(m))의 전류-음극-측 단자들과 스위치들(Sw3(1) 내지 Sw3(m))의 전류-양극-측 단자들 사이에 각각 개재되며, 상기 시스템 제어기(13)로 측정된 전류(Id)의 전류값들을 출력한다.
본 실시형태에서, 상기 데이터 드라이버(16)는 전류원부(161) 대신에 전류원/측정부(316)를 포함하는, 도 16에 도시된 데이터 드라이버(36)로 대체될 수 있다.
상기 데이터 드라이버(36)의 상기 전환부(163), 데이터 출력부(164), 및 스위치들(Sw1(i), Sw2(i))은 도 4에 도시된 전환부(163), 데이터 출력부(164), 및 스위치들(Swl(i), Sw2(i))과 각각, 동일하다.
상기 전류원/측정부(361)는 전류원들(361a(1) 내지 361a(p)) 및 전압계들(361v(1) 내지 361v(p))을 포함한다. 즉, 상기 전류원/측정부(361)는 상기 전류원들(361a(1) 내지 361a(p))에 각각 대응하는 전압계들(361v(1) 내지 361v(p))을 포함한다. 상기 전류원들(361a(1) 내지 361a(p))의 수와 상기 전압계들(361v(1) 내지 361v(p))의 수는 동일하다.
상기 전류원들(361a(1) 내지 361a(p))은 도 4에 도시된 상기 전류원들(161a(1) 내지 161a(p)과 동일하다.
상기 전압계들(361v(1) 내지 361v(p))은 도 4에 도시된 전압계들(162a(1) 내지 162a(m))과 동일하다.
본 실시형태에서, 상기 데이터 드라이버(16)는 상기 전류원부(161) 대신에 전압원/측정부(461)를 포함하는, 도 17에 도시된 데이터 드라이버(46)에 의해 대체될 수 있다.
상기 데이터 드라이버(46)의 전환부(163), 데이터 출력부(164), 및 스위치들(Sw1(i), Sw2(i))은 도 4에 도시된 전환부(163), 데이터 출력부(164), 및 스위치들(Sw1(i), Sw2(i))과 각각, 동일하다.
상기 전압원/측정부(461)는 전압원들(461v(1) 내지 461v(p))과 전류계들(461a(1) 내지 461a(p))을 포함한다. 즉, 상기 전압원/측정부(461)는 상기 전압원들(461v(1) 내지 461v(p))에 각각 대응하여 전류계들(461a(1) 내지 461a(p))을 포함한다. 상기 전압원들(461v(1) 내지 461v(p))의 수는 상기 전류계들(461a(1) 내지 461a(p))의 수와 동일하다.
상기 전압원들(461v(1) 내지 461v(p))은 도 15에 도시된 전압원들(261v(1) 내지 261v(p))과 동일하다.
상기 전류계들(461a(1) 내지 461a(p))은 도 15에 도시된 전류원들(262a(1) 내지 262a(m))과 동일하다.
상술한 실시형태들은 상기 전류원부(161)의 전류원들(161a(1) 내지 161a(p)) 특성에서의 편차나 상기 전압원부(261)의 전압원들(261v(1) 내지 261v(p)) 특성에서의 편차는 상기 각 전압계들(162v(i))에 의해 측정될 전압값들 또는 상기 각 전류계들(262a(i))에 의해 측정될 전류값들을 변경한다는 것을 설명했다.
그러나, 상기 화소들의 특성들, 전류원들, 또는 전압원들이 고르다 할지라도 상기 전압계들 또는 상기 전류원들의 특성들이 고르지 않은 경우, 상기 각 전압계들 또는 각 전류계들에 의해 측정될 상기 전압값들 또는 전류값은 도 10(d)에 도시된 바와 같은 변화를 나타낼 것이다.
따라서, 예를 들어, 도 4의 전류원부(161)가 측정부로 대체될 수 있으며, 도 4의 측정부(162)는 전류원부로 대체될 수 있다. 이러한 구성은 도 18에 도시된다.
도 18에 도시된 데이터 드라이버(56)는 전환부(163), 스위치들(Sw1(i),Sw2(i)) , 데이터 출력부(164), 전류원부(561), 및 측정부(562)를 포함한다.
상기 전환부(163) 및 상기 데이터 출력부(164)는 도 4에 도시된 전환부(163) 및 데이터 출력부(164)와 각각, 동일하다.
상기 전류원부(561)는 복수의 또는 "m" 전류원들(561a(1) 내지 561a(m))을 포함한다.
상기 측정부(562)는 복수의 또는 "p" 전압계들(562v(1) 내지 562v(p))을 포함한다.
상기 전환부(163)는 정순과 역순 간에 상기 접속 순서를 번갈아 전환함에 의해 상기 측정부(562)의 전압계들(562v(1) 내지 562v(p))과 전류원들을 접속한다.
이러한 구성으로, 상기 전압계들(562v(1) 내지 562v(p))의 특성들이 고르지 않을지라도, 상기 입/출력단자들(D(1) 내지 D(m))로부터 각각 측정될 전압값들에서 그레이-레벨의 불연속성 발생을 방지할 수 있다.
대안적으로, 예를 들어, 도 15에 도시된 전압원부(261)는 측정부에 의해 대체될 수 있으며, 도 15에 도시된 측정부(262)는 전압원부에 의해 대체될 수 있다. 이러한 구성은 도 19에 도시된다.
도 19에 도시된 데이터 드라이버(66)는 전환부(163), 스위치들(Sw(i), Sw2(i)), 데이터 출력부(164), 전압원부(661), 및 측정부(662)를 포함한다.
상기 전환부(163) 및 상기 데이터 출력부(164)는 도 4에 도시된 전환부(163) 및 데이터 출력부(164)와 각각 동일하다.
상기 전압원부(661)는 복수의 또는 "m" 전압원들(661v(1) 내지 661v(m))을 포함한다.
상기 측정부(662)는 복수의 또는 "p" 전류계들(662a(1) 내지 662a(p))을 포함한다.
상기 전환부(163)는 접속 순서를 정순과 역순 간에 번갈아 전환함에 의해 상기 측정부(662)의 전류계들(662a(1) 내지 662a(p))과 전압원들(661v(1) 내지 661v(m))을 접속시킨다.
이러한 구성으로, 상기 전류계들(662a(1) 내지 662a(p))의 특성들이 고르지 않을지라도, 상기 입/출력단자들(D(1) 내지 D(m))로부터 각각 측정될 전류값들에서 그레이-레벨의 불연속성의 발생을 방지할 수 있다.
다양한 실시형태들 변경들이 본 발명의 광범위한 사상 및 범위를 벗어나지 않고, 이루어질 수 있다. 상술한 실시형태는 본 발명을 예시하기 위한 것이며, 본 발명의 범위를 제한하는 것은 아니다.
본 발명의 범위는 상기 실시형태보다는 첨부한 청구항들에 나타나는 것이다. 본 발명의 청구항 균등물의 의미 내에서 및 상기 청구항들 내에서 이루어지는 다양한 변형들은 본 발명의 범위 안에 있는 것으로 간주된다.
이 출원은 명세서, 청구항, 도면 및 요약을 포함하며, 2008년 9월 30일 출원되는 일본특허출원 제2008-255550호 및 2009년 2월 27일에 제출된 일본특허출원 제2009-046147호에 기초로 한 것이다. 상기 일본특허출원의 개시는 그의 전체가 여기 참조로서 병합된다.
1: 표시장치
11: TFT 패널
11(i,j): 화소
12: 표시신호생성회로
13: 시스템 제어기
16: 데이터 드라이버
161: 전류원부
162: 측정부
163: 전환부
163d: 디코더

Claims (20)

  1. 복수의 입/출력단자에 접속된 복수의 화소를 포함하는 화소배열을 구동하는 화소구동장치로서,
    상기 입/출력단자의 수보다 작은 수의 복수의 접속단자를 포함하는 접속부; 및
    상기 접속단자와 상기 입/출력단자 사이의 접속을 전환하는 접속전환부;를 포함하고,
    복수의 상기 입/출력단자는 소정 수의 입/출력단자를 각각 포함하는 복수의 블록으로 분할되고,
    상기 소정 수는 상기 접속단자의 수와 같거나 작고,
    상기 접속전환부는,
    상기 접속부의 복수의 상기 접속단자와 각각의 상기 블록의 상기 소정 수의 입/출력단자를 순차 접속하도록, 상기 접속단자 각각과 상기 입/출력단자 각각의 접속을 전환하고,
    복수의 상기 블록에 있어서 인접하는 2개의 블록의 상기 입/출력단자 각각에 대한 상기 접속단자 각각의 접속 순서를 서로 역의 순서로 설정해서, 상기 인접하는 2개의 블록에 속하는 인접하는 2개의 입/출력단자에 대하여, 복수의 상기 접속단자 중 동일한 접속단자를 접속하고,
    상기 접속부는, 측정용 전류를 출력하는 전류원, 측정용 전압을 출력하는 전압원, 전압값을 측정하는 전압계, 전류값을 측정하는 전류계 중 어느 것을 복수의 상기 접속단자의 각각에 대응하여 복수 구비하고, 각각의 상기 블록의 상기 입/출력단자 각각이 상기 접속단자 각각과 접속된 때, (i)상기 접속부가 접속된 각각의 상기 블록의 상기 입/출력단자 각각으로의 상기 측정용 전압의 공급 또는 상기 측정용 전류의 공급, (ii)상기 접속부가 접속된 각각의 상기 블록의 상기 입/출력단자 각각의 전압의 전압값 측정 또는 상기 입/출력단자 각각에 흐르는 전류의 전류값 측정 중 어느 것을 행하는 것을 특징으로 하는 화소구동장치.
  2. 제1 항에 있어서,
    상기 소정 수는 복수의 상기 입/출력단자의 수를 짝수로 분할하는 수로 설정되는 것을 특징으로 하는 화소구동장치.
  3. 삭제
  4. 제1 항에 있어서,
    상기 접속전환부는,
    상기 접속부의 상기 접속단자 각각을 복수의 상기 블록 중에서 홀수 서수가 부여된 블록의 상기 입/출력단자 각각과 하나의 접속 순서로 접속하는 제1 그룹의 스위치; 및
    상기 접속부의 상기 접속단자 각각을 복수의 상기 블록 중에서 짝수 서수가 부여된 블록의 상기 입/출력단자 각각과 상기 하나의 접속 순서에 역순서로 접속하는 제2 그룹의 스위치;를 포함하는 것을 특징으로 하는 화소구동장치.
  5. 제1 항에 있어서,
    상기 접속부는 복수의 상기 접속단자 각각에 대응하여 정전류원을 복수 포함하고, 상기 정전류원 각각은 일정한 전류값의 전류를 출력하고, 상기 정전류원 각각의 출력단은 상기 접속단자 각각에 접속되고,
    상기 화소구동장치는 상기 접속부의 상기 접속단자 각각이 접속된 상기 입/출력단자 각각의 전위값을 획득하는 측정부를 더 포함하는 것을 특징으로 하는 화소구동장치.
  6. 제1 항에 있어서,
    상기 접속부는 복수의 상기 접속단자 각각에 대응하여 정전압원을 복수 포함하고, 상기 정전압원 각각은 일정한 전압값의 전압을 출력하고, 상기 정전압원 각각의 출력단은 상기 접속단자 각각에 접속되고,
    상기 화소구동장치는 상기 접속전환부를 통해 상기 접속부의 상기 접속단자 각각으로부터 상기 입/출력단자 각각으로 흐르는 전류의 전류값을 획득하는 측정부를 더 포함하는 것을 특징으로 하는 화소구동장치.
  7. 제1 항에 있어서,
    상기 접속부는 상기 전류원과 상기 전압계를 복수의 상기 접속단자 각각에 대응하여 복수 구비하고, 상기 전압계 각각의 입력단이 상기 접속단자 각각에 접속된 측정부를 갖고, 상기 전압계 각각은 상기 접속단자 각각의 전위값을 획득하는 것을 특징으로 하는 화소구동장치.
  8. 제1 항에 있어서,
    상기 접속부는 상기 전압원과 상기 전류계를 복수의 상기 접속단자 각각에 대응하여 복수 구비하고, 상기 전류계 각각의 입력단이 상기 접속단자 각각에 접속된 측정부를 갖고, 상기 전류계 각각은 상기 접속단자 각각으로부터 상기 입/출력단자 각각으로 공급되고 있는 전류의 전류값을 획득하는 것을 특징으로 하는 화소구동장치.
  9. 발광장치로서,
    복수의 입/출력단자에 접속되고, 발광소자를 포함하는 복수의 화소를 포함하는 화소배열;
    복수의 상기 입/출력단자의 수보다 작은 수의 복수의 접속단자를 포함하는 접속부; 및
    상기 접속단자 각각과 상기 입/출력단자 각각 사이의 접속을 전환하는 접속전환부;를 포함하고,
    복수의 상기 입/출력단자는 소정 수의 입/출력단자를 각각 포함하는 복수의 블록으로 분할되고,
    상기 소정 수는 상기 접속단자의 수와 같거나 작고,
    상기 접속전환부는,
    상기 접속부의 복수의 상기 접속단자와 각각의 상기 블록의 상기 소정 수의 입/출력단자를 순차 접속하도록, 상기 접속단자 각각과 상기 입/출력단자 각각의 접속을 전환하고,
    복수의 상기 블록에 있어서 인접하는 2개의 블록의 상기 입/출력단자 각각에 대한 상기 접속단자 각각의 접속 순서를 서로 역의 순서로 설정해서, 상기 인접하는 2개의 블록에 속하는 인접하는 2개의 입/출력단자에 대하여, 복수의 상기 접속단자 중 동일한 접속단자를 접속하고,
    상기 접속부는, 측정용 전류를 출력하는 전류원, 측정용 전압을 출력하는 전압원, 전압값을 측정하는 전압계, 전류값을 측정하는 전류계 중 어느 것을 복수의 상기 접속단자 각각에 대응하여 복수 구비하고, 각각의 상기 블록의 상기 입/출력단자 각각이 상기 접속단자 각각과 접속된 때, (i)상기 접속부가 접속된 각각의 상기 블록의 상기 입/출력단자 각각으로의 상기 측정용 전압의 공급 또는 상기 측정용 전류의 공급, (ii)상기 접속부가 접속된 각각의 상기 블록의 상기 입/출력단자 각각의 전압의 전압값 측정 또는 상기 입/출력단자 각각에 흐르는 전류의 전류값 측정 중 어느 것을 행하는 것을 특징으로 하는 발광장치.
  10. 제9 항에 있어서,
    상기 소정 수는 복수의 상기 입/출력단자의 수를 짝수로 분할하는 수로 설정되는 것을 특징으로 하는 발광장치.
  11. 삭제
  12. 제9 항에 있어서,
    상기 접속부는 복수의 상기 접속단자 각각에 대응하여 정전류원을 복수 포함하고, 상기 정전류원 각각은 일정한 전류값의 전류를 출력하고, 상기 정전류원 각각의 출력단이 상기 접속단자 각각에 접속되고,
    상기 발광장치는 상기 접속부의 상기 접속단자 각각이 접속된 상기 블록의 상기 입/출력단자 각각의 전위값을 획득하는 측정부를 더 포함하는 것을 특징으로 하는 발광장치.
  13. 제9 항에 있어서,
    상기 접속부는 복수의 상기 접속단자 각각에 대응하여 정전압원을 복수 포함하고, 상기 정전압원 각각은 일정한 전압값의 전압을 출력하고, 상기 정전압원 각각의 출력단이 상기 접속단자 각각에 접속되고,
    상기 발광장치는 상기 접속전환부를 통해 상기 접속부의 상기 접속단자 각각으로부터 상기 입/출력단자 각각으로 흐르는 전류의 전류값을 획득하는 측정부를 더 포함하는 것을 특징으로 하는 발광장치.
  14. 제9 항에 있어서,
    상기 접속부는 상기 전류원과 상기 전압계를 복수의 상기 접속단자 각각에 대응하여 복수 구비하고, 상기 전압계 각각의 입력단이 상기 접속단자 각각에 접속된 측정부를 갖고, 상기 전압계 각각은 상기 접속단자 각각의 전위값을 획득하는 것을 특징으로 하는 발광장치.
  15. 제9 항에 있어서,
    상기 접속부는 상기 전압원과 상기 전류계를 복수의 상기 접속단자 각각에 대응하여 복수 구비하고, 상기 전류계 각각의 입력단이 상기 접속단자 각각에 접속된 측정부를 갖고, 상기 전류계 각각은 상기 접속단자 각각으로부터 상기 입/출력단자 각각으로 공급되고 있는 전류의 전류값을 획득하는 것을 특징으로 하는 발광장치.
  16. 제9 항에 있어서,
    상기 화소배열은 복수의 상기 입/출력단자 각각에 접속되는 복수의 데이터 라인을 구비하고, 상기 화소 각각은 구동 트랜지스터를 구비하고, 상기 구동 트랜지스터의 전류 경로의 일단은 상기 발광소자의 일단에 접속됨과 함께 상기 데이터 라인에 전기적으로 접속되어 있고, 상기 전류 경로의 타단에는 소정 전압값의 전원전압이 인가되고, 상기 발광소자의 타단은 일정 전위로 설정되어 있는 것을 특징으로 하는 발광장치.
  17. 발광장치로서,
    "m"개의 입/출력단자 D(i)(여기서 i=1 내지 m, "m"은 자연수);
    상기 입/출력단자 D(i) 각각에 접속되고, 발광소자를 포함하는 복수의 화소를 포함하는 화소배열;
    "p"개의 접속단자 P(k)(여기서 k=1 내지 p, "p"는 자연수로서 p＜m)를 포함하는 접속부; 및
    상기 화소배열의 상기 입/출력단자 D(i) 각각 중 어느 하나와 상기 접속부의 상기 접속단자 P(k) 각각을 접속하는 접속전환부;를 포함하고,
    상기 접속전환부는,
    상기 화소배열의 상기 입/출력단자 D(i)를 "p"개의 입/출력단자를 각각 포함하는 m/p개의 블록으로 분할하고, 분할된 상기 블록에 블록 번호 "b"(여기서 b=1 내지 m/p)를 부여하고,
    상기 블록 번호 "b"가 홀수인 홀수 블록의 상기 입/출력단자 D((b-1)×p＋k)에 대한 상기 접속단자 P(k) 각각의 접속 순서와, 상기 블록 번호 "b"가 짝수인 짝수 블록의 상기 입/출력단자 D((b-1)×p＋k)에 대한 상기 접속단자 P(k) 각각의 접속 순서를 서로 역의 순서로 설정해서, 상기 홀수 블록의 상기 입/출력단자 D((b-1)×p＋k)와 상기 접속부의 상기 접속단자 P(k)를 접속한 때, 상기 짝수 블록의 상기 입/출력단자 D((b-1)×p＋k)와 상기 접속부의 상기 접속단자 P(p-k+1)를 접속하고, 상기 짝수 블록의 상기 입/출력단자 D((b-1)×p＋k)와 상기 접속부의 상기 접속단자 P(k)를 접속한 때, 상기 홀수 블록의 상기 입/출력단자 D((b-1)×p＋k)와 상기 접속부의 상기 접속단자 P(p-k+1)를 접속하도록 구성되고,
    상기 접속부는, 측정용 전류를 출력하는 전류원, 측정용 전압을 출력하는 전압원, 전압값을 측정하는 전압계, 전류값을 측정하는 전류계 중 어느 것을 상기 접속단자 각각에 대응하여 "p"개 구비하고, 각각의 상기 블록의 상기 입/출력단자 각각이 상기 접속단자 각각과 접속된 때, (i)상기 접속부가 접속된 각각의 상기 블록의 상기 "p"개의 입/출력단자 D((b-1)×p＋k) 각각으로의 상기 측정용 전압의 공급 또는 상기 측정용 전류의 공급, (ii)상기 접속부가 접속된 각각의 상기 블록의 상기 "p"개의 입/출력단자 D((b-1)×p＋k) 각각의 전압의 전압값 측정 또는 상기 "p"개의 입/출력단자 D((b-1)×p＋k) 각각에 흐르는 전류의 전류값 측정 중 어느 것을 행하는 것을 특징으로 하는 발광장치.
  18. 제17 항에 있어서,
    상기 접속부에 접속하는 상기 입/출력단자 D(i)를 상기 홀수 블록 또는 상기 짝수 블록으로 전환하는 스위치 제어 신호를 상기 접속전환부에 공급하는 제어부를 포함하고,
    상기 접속전환부는,
    일단이 상기 홀수 블록의 상기 입/출력단자 D((b-1)×p＋k)에 접속되고 타단이 상기 접속부의 상기 접속단자 P(k)에 접속된 제1 스위치;
    일단이 상기 짝수 블록의 상기 입/출력단자 D((b-1)×p＋k)에 접속되고 타단이 상기 접속부의 상기 접속단자 P(p-k+1)에 접속된 제2 스위치; 및
    상기 제어부로부터 공급된 상기 스위치 제어 신호에 따라 상기 제1 스위치 및 상기 제2 스위치의 개방/폐쇄를 제어하는 개방/폐쇄 제어부;를 구비하는 것을 특징으로 하는 발광장치.
  19. 제17 항에 있어서,
    상기 접속부에 접속하는 상기 입/출력단자 D(i)를 상기 홀수 블록 또는 상기 짝수 블록으로 전환하는 스위치 제어 신호를 상기 접속전환부에 공급하는 제어부를 포함하고,
    상기 접속전환부는,
    일단이 상기 짝수 블록의 상기 입/출력단자 D((b-1)×p＋k)에 접속되고 타단이 상기 접속부의 상기 접속단자 P(k)에 접속된 제1 스위치;
    일단이 상기 홀수 블록의 상기 입/출력단자 D((b-1)×p＋k)에 접속되고 타단이 상기 접속부의 상기 접속단자 P(p-k+1)에 접속된 제2 스위치; 및
    상기 제어부로부터 공급된 상기 스위치 제어 신호에 따라 상기 제1 스위치 및 상기 제2 스위치의 개방/폐쇄를 제어하는 개방/폐쇄 제어부;를 구비하는 것을 특징으로 하는 발광장치.
  20. 복수의 입/출력단자에 접속된 복수의 화소를 포함하는 화소배열을 구동하는 화소구동장치의 상기 화소배열에 대한 접속부의 접속방법으로서,
    상기 접속부는 상기 입/출력단자의 수보다 작은 수의 복수의 접속단자를 갖고,
    복수의 상기 입/출력단자를, 상기 접속단자의 수와 같거나 그보다 작은 수인 소정 수의 입/출력단자마다, 서로 인접하는 복수의 블록으로 분할하는 단계; 및
    각각의 상기 블록의 상기 입/출력단자 각각을 상기 접속부의 상기 접속단자 각각과 순차 접속하도록, 상기 접속단자 각각과 상기 입/출력단자 각각의 접속을 순차 전환하는 전환동작을 행하는 단계;를 포함하고,
    상기 전환동작은,
    복수의 상기 블록에 있어서 인접하는 2개의 블록의 상기 입/출력단자 각각에 대해서, 상기 접속단자 각각을 서로 역의 접속 순서로 접속하여,
    상기 인접하는 2개의 블록 중 하나의 블록의 상기 입/출력단자 각각을 상기 접속단자 각각과 접속할 때에, 상기 인접하는 2개의 블록에 속하는 인접하는 2개의 입/출력단자 중 상기 하나의 블록의 입/출력단자에 복수의 상기 접속단자 중 어느 것의 특정 접속단자를 접속하고,
    상기 인접하는 2개의 블록 중 다른 하나의 블록의 상기 입/출력단자 각각을 상기 접속단자 각각과 접속할 때에, 상기 인접하는 2개의 입/출력단자 중 상기 다른 하나의 블록의 입/출력단자에 상기 특정 접속단자를 접속하고,
    상기 접속부에, 측정용 전류를 출력하는 전류원, 측정용 전압을 출력하는 전압원, 전압값을 측정하는 전압계, 전류값을 측정하는 전류계 중 어느 것을 복수의 상기 접속단자 각각에 대응하여 복수 마련해서, 각각의 상기 블록의 상기 입/출력단자 각각을 상기 접속부의 상기 접속단자 각각과 접속하여, (i)상기 접속부를 접속한 각각의 상기 블록의 상기 입/출력단자 각각으로의 측정용 전압 또는 전류의 공급, (ii)상기 접속부를 접속한 각각의 상기 블록의 상기 입/출력단자 각각의 전압의 전압값 또는 상기 입/출력단자 각각에 흐르는 전류의 전류값의 측정 중 어느 것을 행하는 것을 특징으로 하는 화소구동장치의 화소배열에 대한 접속부의 접속방법.
KR1020107011874A 2008-09-30 2009-09-28 화소구동장치, 발광장치, 및 상기 화소구동장치의 접속부를 접속하는 방법 KR101186397B1 (ko)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JP2008255550 2008-09-30
JPJP-P-2008-255550 2008-09-30
JPJP-P-2009-046147 2009-02-27
JP2009046147A JP5083245B2 (ja) 2008-09-30 2009-02-27 画素駆動装置、発光装置、表示装置及び画素駆動装置の接続ユニット接続方法
PCT/JP2009/067290 WO2010038882A1 (en) 2008-09-30 2009-09-28 Pixel drive device, luminescence device, and method of connecting a connection unit in the pixel drive device

Publications (2)

Publication Number Publication Date
KR20100077043A KR20100077043A (ko) 2010-07-06
KR101186397B1 true KR101186397B1 (ko) 2012-09-27

Family

ID=41272162

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020107011874A KR101186397B1 (ko) 2008-09-30 2009-09-28 화소구동장치, 발광장치, 및 상기 화소구동장치의 접속부를 접속하는 방법

Country Status (7)

Country Link
US (1) US20100079420A1 (ko)
EP (1) EP2329486B1 (ko)
JP (1) JP5083245B2 (ko)
KR (1) KR101186397B1 (ko)
CN (1) CN101878500B (ko)
TW (1) TWI421825B (ko)
WO (1) WO2010038882A1 (ko)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI470942B (zh) * 2010-07-30 2015-01-21 My Semi Inc 發光二極體的驅動電路、解碼電路與其解碼方法
KR102029319B1 (ko) * 2013-06-19 2019-10-08 삼성디스플레이 주식회사 유기전계발광 표시장치 및 그의 구동방법
KR102180792B1 (ko) 2014-07-30 2020-11-20 삼성디스플레이 주식회사 유기 발광 표시 장치 및 유기 발광 표시 장치의 구동 방법
JP2017058522A (ja) * 2015-09-16 2017-03-23 双葉電子工業株式会社 表示駆動装置、表示装置、表示駆動方法
TWI613639B (zh) * 2016-09-06 2018-02-01 友達光電股份有限公司 可切換式畫素電路及其驅動方法
CN107331343B (zh) * 2017-07-07 2019-08-02 深圳市明微电子股份有限公司 一种显示屏及数据传输路径规划方法、分辨率拓展方法
JP2019074688A (ja) * 2017-10-18 2019-05-16 シャープ株式会社 表示用駆動回路のための画像信号調製回路、画像信号調製方法、および、画像信号調製プログラム
CN114170984B (zh) * 2021-11-30 2023-06-23 重庆惠科金渝光电科技有限公司 显示面板的驱动方法及显示面板

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4244110B2 (ja) * 2001-05-28 2009-03-25 パイオニア株式会社 発光パネルの駆動装置及び発光パネルを備えた携帯端末装置
CN100410786C (zh) * 2001-10-03 2008-08-13 夏普株式会社 有源矩阵型显示装置及其数据线切换电路、开关部驱动电路、扫描线驱动电路
US6806497B2 (en) * 2002-03-29 2004-10-19 Seiko Epson Corporation Electronic device, method for driving the electronic device, electro-optical device, and electronic equipment
JP4266682B2 (ja) * 2002-03-29 2009-05-20 セイコーエプソン株式会社 電子装置、電子装置の駆動方法、電気光学装置及び電子機器
JP4530622B2 (ja) * 2003-04-10 2010-08-25 Ｏｋｉセミコンダクタ株式会社 表示パネルの駆動装置
JP2004325716A (ja) * 2003-04-24 2004-11-18 Sharp Corp カラー画像表示のための駆動回路およびこれを備えた表示装置
KR100835028B1 (ko) * 2003-05-07 2008-06-03 도시바 마쯔시따 디스플레이 테크놀로지 컴퍼니, 리미티드 매트릭스형 표시 장치
KR100589381B1 (ko) * 2003-11-27 2006-06-14 삼성에스디아이 주식회사 역다중화기를 이용한 표시 장치 및 그 구동 방법
JP4239095B2 (ja) * 2004-03-30 2009-03-18 ソニー株式会社 フラットディスプレイ装置の駆動回路及びフラットディスプレイ装置
JP2006184648A (ja) * 2004-12-28 2006-07-13 Pentax Corp 発光表示装置、発光表示装置の駆動方法
KR100748739B1 (ko) * 2005-01-28 2007-08-13 도시바 마쯔시따 디스플레이 테크놀로지 컴퍼니, 리미티드 Ｅｌ 표시 장치 및 해당 ｅｌ 표시 장치의 구동 방법
JP4592582B2 (ja) * 2005-07-14 2010-12-01 ルネサスエレクトロニクス株式会社 データ線ドライバ
KR100635509B1 (ko) * 2005-08-16 2006-10-17 삼성에스디아이 주식회사 유기 전계발광 표시장치
JP4222426B2 (ja) * 2006-09-26 2009-02-12 カシオ計算機株式会社 表示駆動装置及びその駆動方法、並びに、表示装置及びその駆動方法
KR20080064926A (ko) * 2007-01-06 2008-07-10 삼성전자주식회사 표시 장치 및 그 구동 방법

Also Published As

Publication number Publication date
CN101878500B (zh) 2013-01-23
CN101878500A (zh) 2010-11-03
JP2010107936A (ja) 2010-05-13
US20100079420A1 (en) 2010-04-01
TWI421825B (zh) 2014-01-01
WO2010038882A1 (en) 2010-04-08
JP5083245B2 (ja) 2012-11-28
KR20100077043A (ko) 2010-07-06
EP2329486A1 (en) 2011-06-08
EP2329486B1 (en) 2016-01-27
TW201027485A (en) 2010-07-16

Similar Documents

Publication Publication Date Title
KR101186397B1 (ko) 화소구동장치, 발광장치, 및 상기 화소구동장치의 접속부를 접속하는 방법
US9390652B2 (en) Organic light emitting display device and driving method thereof
US7907137B2 (en) Display drive apparatus, display apparatus and drive control method thereof
KR102182129B1 (ko) 유기발광다이오드 표시장치와 그 구동방법
US8994621B2 (en) Display device and method for driving same
JP4816744B2 (ja) 発光装置、表示装置、及び発光装置の駆動制御方法
US11158257B2 (en) Display device and driving method for same
US20080266214A1 (en) Sub-pixel current measurement for oled display
US8339384B2 (en) Display driving apparatus, display apparatus and drive control method for display apparatus
US11176882B2 (en) Display device and method for driving same
JP4877261B2 (ja) 表示装置及びその駆動制御方法
US11881178B2 (en) Light emitting display device and method of driving same
US11847959B2 (en) Display device having sensing mode for sensing electrical characteristics of pixels
KR101933995B1 (ko) 유기 전기발광 표시장치 및 그 구동방법
JP5256973B2 (ja) 画素駆動装置、発光装置及び表示装置
TWI407826B (zh) 發光裝置、顯示裝置及發光裝置的驅動控制方法
US11335263B2 (en) Pixel driving method, display driving method and display substrate
KR20190073004A (ko) Oled 표시 장치의 구동 방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20150911

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20160630

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20170629

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20180628

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20190624

Year of fee payment: 8