TWI613639B - 可切換式畫素電路及其驅動方法 - Google Patents

Abstract

一種畫素電路包含液晶電容、記憶單元、驅動單元、模式切換單元以及控制單元。記憶單元用以儲存狀態訊號。驅動單元包含第一端與第二端，第一端用以接收資料電壓，第二端電性連接於液晶電容的第一端，其中驅動單元用以根據掃描訊號選擇性地導通或關斷。模式切換單元用以根據模式切換訊號選擇性地導通或關斷。控制單元電性連接至模式切換單元於第一節點，控制單元用以響應於狀態訊號控制第一節點的電壓準位，於模式切換單元導通時透過模式切換單元輸出顯示電壓至液晶電容。

Description

可切換式畫素電路及其驅動方法

本揭示內容係關於一種畫素電路，且特別係關於一種可切換式畫素電路。

近來，隨著相關技術成熟，穿戴式的電子裝置如智慧型手環、智慧型手表等等的發展潛力逐漸受到重視。然而，受限於穿戴式電子裝置的體積與重量需求，所能設置的電池容量有限。

因此，如何設計低功耗的顯示螢幕及畫素電路，以滿足電子裝置在極低的功耗下維持顯示畫面的輸出的需求，實屬當前重要研發課題之一，亦成為當前相關領域亟需改進的目標。

本揭示內容的一態樣為一種畫素電路。畫素電路包含液晶電容、記憶單元、驅動單元、模式切換單元以及控制單元。記憶單元用以儲存狀態訊號。驅動單元，包含第一端與第二端，第一端用以接收資料電壓，第二端電性連接於液晶電 容的第一端，其中驅動單元用以根據掃描訊號選擇性地導通或關斷。模式切換單元用以根據模式切換訊號選擇性地導通或關斷。控制單元電性連接至模式切換單元於第一節點，控制單元用以響應於狀態訊號控制第一節點的電壓準位，於模式切換單元導通時透過模式切換單元輸出顯示電壓至液晶電容。

本揭示內容的另一態樣為一種畫素電路。畫素電路包含液晶電容、記憶單元、第一電晶體、第二電晶體、第三電晶體、第四電晶體、第五電晶體以及第六電晶體。液晶電容包含第一端以及第二端。記憶單元用以儲存狀態訊號。第一電晶體的第一端用以接收驅動電壓，第一電晶體的控制端電性連接至記憶單元的第一端，用以接收狀態訊號。第二電晶體的第一端電性連接至第一電晶體的第二端，第二電晶體的第二端電性連接至液晶電容的第二端，第二電晶體的控制端電性連接至記憶單元的第二端，用以接收狀態訊號之反相訊號。第三電晶體的第一端電性連接至資料線，第三電晶體的控制端電性連接至掃描線，用以接收掃描訊號。第四電晶體的第一端電性連接至第三電晶體的第二端，第四電晶體的第二端電性連接至液晶電容的第一端，第四電晶體的控制端電性連接至掃描線，用以接收掃描訊號。第五電晶體的第一端電性連接至第三電晶體的第二端，第五電晶體的第二端電性連接至記憶單元的第一端，第五電晶體的控制端，用以接收模式切換訊號。第六電晶體的第一端，電性連接至液晶電容的第一端。第六電晶體的第二端，電性連接至第一電晶體的第二端，第六電晶體的控制端，用以接收模式切換訊號。

本揭示內容的又一態樣為一種驅動方法。驅動方法包含：於第一模式下，透過驅動單元的第一端接收資料電壓；根據掃描訊號選擇性地導通驅動單元，以提供資料電壓至液晶電容；於第一模式切換至第二模式時，透過記憶單元儲存狀態訊號；於第二模式下，導通模式切換單元；以及透過控制單元控制第一節點的電壓準位響應於狀態訊號，以透過模式切換單元輸出顯示電壓至液晶電容。

100‧‧‧畫素電路

120‧‧‧記憶單元

140‧‧‧驅動單元

160‧‧‧模式切換單元

180‧‧‧控制單元

800‧‧‧驅動方法

Clc‧‧‧液晶電容

DL‧‧‧資料線

GL‧‧‧掃描線

INV1、INV2‧‧‧反相器

M1~M7‧‧‧電晶體

ND1‧‧‧節點

R1‧‧‧電阻器

Vcom‧‧‧共同參考電壓

Vdata‧‧‧資料電壓

VDL‧‧‧資料線電壓

Vd‧‧‧驅動電壓

Vdd‧‧‧工作電壓

Vgate‧‧‧掃描訊號

Vs[i]、Vmp‧‧‧模式切換訊號

SS‧‧‧狀態訊號

SS’‧‧‧反相訊號

P1~P5‧‧‧期間

S810~S850‧‧‧步驟

第1圖為根據本揭示內容部分實施例所繪示的畫素電路的示意圖。

第2圖為根據本揭示內容部分實施例所繪示畫素電路於不同階段中的訊號波形的示意圖。

第3圖為根據本揭示內容部分實施例所繪示的畫素電路的示意圖。

第4圖為根據本揭示內容部分實施例所繪示畫素電路於不同階段中的訊號波形的示意圖。

第5圖為根據本揭示內容部分實施例所繪示的畫素電路的示意圖。

第6圖為根據本揭示內容部分實施例所繪示的畫素電路的示意圖。

第7圖為根據本揭示內容部分實施例所繪示的畫素電路的示意圖。

第8圖為根據本揭示內容部分實施例所繪示的畫素電路的驅動方法的流程圖。

下文係舉實施例配合所附圖式作詳細說明，以更好地理解本揭示內容的態樣，但所提供之實施例並非用以限制本揭露所涵蓋的範圍，而結構操作之描述非用以限制其執行之順序，任何由元件重新組合之結構，所產生具有均等功效的裝置，皆為本揭露所涵蓋的範圍。此外，根據業界的標準及慣常做法，圖式僅以輔助說明為目的，並未依照原尺寸作圖，實際上各種特徵的尺寸可任意地增加或減少以便於說明。下述說明中相同元件將以相同之符號標示來進行說明以便於理解。

在全篇說明書與申請專利範圍所使用之用詞(terms)，除有特別註明外，通常具有每個用詞使用在此領域中、在此揭露之內容中與特殊內容中的平常意義。某些用以描述本揭露之用詞將於下或在此說明書的別處討論，以提供本領域技術人員在有關本揭露之描述上額外的引導。

此外，在本文中所使用的用詞『包含』、『包括』、『具有』、『含有』等等，均為開放性的用語，即意指『包含但不限於』。此外，本文中所使用之『及/或』，包含相關列舉項目中一或多個項目的任意一個以及其所有組合。

於本文中，當一元件被稱為『連接』或『耦接』時，可指『電性連接』或『電性耦接』。『連接』或『耦接』亦可用以表示二或多個元件間相互搭配操作或互動。此外，雖 然本文中使用『第一』、『第二』、…等用語描述不同元件，該用語僅是用以區別以相同技術用語描述的元件或操作。除非上下文清楚指明，否則該用語並非特別指稱或暗示次序或順位，亦非用以限定本發明。

請參考第1圖。第1圖為根據本揭示內容部分實施例所繪示的畫素電路100的示意圖。如第1圖所示，在部分實施例中，畫素電路100包含液晶電容Clc、記憶單元120、驅動單元140、模式切換單元160以及控制單元180，其中記憶單元120用以儲存狀態訊號SS。在部分實施例中，畫素電路100為可切換式畫素電路，可用於採用畫素儲存電路(Memory-In-Pixel)的顯示面板當中，並藉由內置的的記憶單元120以實現在不刷新影像時持續提供顯示面板所顯示的影像。

具體來說，畫素電路100可操作在一般驅動模式(Normal Mode)以及靜態模式(Still Mode)。當畫素電路100操作在一般驅動模式時，畫素電路100透過資料線DL上的資料電壓Vdata驅動液晶電容Clc。另一方面，當畫素電路100切換至靜態模式時，畫素電路100根據記憶單元120中儲存的狀態訊號SS驅動液晶電容Clc。藉此，當顯示螢幕中的影像沒有進行更新時，可藉由記憶單元120儲存的狀態訊號SS提供影像，便可減少透過掃描訊號Vgate以及資料電壓Vdata驅動液晶電容Clc的時間，達到降低功耗的效果。以下段落中將配合圖式，針對畫素電路100內的電路結構及相應操作進行說明。

如第1圖所示，在結構上，液晶電容Clc包含第一 端以及第二端，其中第一端電性耦接至驅動單元140，第二端用以接收共同參考電壓Vcom。驅動單元140包含第一端、第二端以及控制端，其中第一端電性耦接至資料線DL，用以接收資料電壓Vdata，第二端電性連接於液晶電容Clc之第一端，控制端電性耦接至掃描線GL，用以接收掃描訊號Vgate。

具體來說，在部分實施例中，驅動單元140用以根據掃描訊號Vgate選擇性地導通或關斷，以根據資料電壓Vdata對液晶電容Clc充電，或是使得記憶單元120根據資料電壓Vdata儲存狀態訊號SS。舉例來說，當畫素電路100處於一般驅動模式下時，資料電壓Vdata經由導通的驅動單元140對液晶電容Clc充電。相對地，當畫素電路100從一般驅動模式切換至靜態模式時，會先操作在緩衝模式(Pre-Still Mode)下，使得資料電壓Vdata經由導通的驅動單元140傳遞至記憶單元120。如此一來，記憶單元120便可根據資料電壓Vdata儲存或更新狀態訊號SS。

在部分實施例中，畫素電路100係根據模式切換單元160進行控制操作在一般驅動模式下或是操作在靜態模式下。具體來說，模式切換單元160電性連接於記憶單元120、驅動單元140以及控制單元180，用以根據模式切換訊號Vs[i]選擇性地導通或關斷，以切換畫素電路100處於在相應的操作模式。舉例來說，在部分實施例中，當模式切換訊號Vs[i]具有低準位時，模式切換單元160關斷，畫素電路100處於一般驅動模式。相對地，當模式切換訊號Vs[i]具有高準位時，模式切換單元160導通，畫素電路100處於靜態模式。

在部分實施例中，控制單元180於節點ND1電性連接至模式切換單元160。控制單元180用以響應於記憶單元120所儲存的狀態訊號SS控制節點ND1的電壓準位，並於畫素電路100處於靜態模式時透過模式切換單元160輸出顯示電壓(如：節點ND1的電壓)至液晶電容Clc。換言之，在部分實施例中，控制單元180用以於模式切換單元160導通時透過模式切換單元160輸出顯示電壓至液晶電容Clc。

如此一來，透過以上記憶單元120、驅動單元140、模式切換單元160以及控制單元180的相互操作，畫素電路100便可在一般驅動模式中經由驅動單元140傳輸資料電壓Vdata以驅動液晶電容Clc，並在靜態模式中經由模式切換單元160及控制單元180，根據記憶單元120所儲存的狀態訊號SS驅動液晶電容Clc以實現節能。以下段落將進一步舉例說明第1圖所示實施例中各個操作單元內部的具體電路元件及實作方式。

如第1圖所示，在部分實施例中，控制單元180包含電晶體M1與電晶體M2。在結構上，電晶體M1的第一端用以於模式切換單元160導通時接收驅動電壓Vd。具體來說，在部分實施例中，驅動電壓Vd可為與共同參考電壓Vcom反向的電壓訊號。電晶體M1的第二端電性連接至節點ND1。電晶體M1的控制端電性連接至記憶單元120的第一端，用以接收狀態訊號SS。電晶體M2的第一端電性連接至節點ND1。換言之，電晶體M2的第一端與電晶體M1的第二端彼此電性連接。電晶體M2的第二端電性連接至液晶電容Clc的第二端，以接收共同 參考電壓Vcom。電晶體M2的控制端電性連接至記憶單元120的第二端，用以接收與狀態訊號SS反向之反相訊號SS’。

此外，在部分實施例中，記憶單元120包含反相器INV1與反相器INV2。反相器INV1的輸入端電性連接至電晶體M1的控制端，用以提供狀態訊號SS。反相器INV1的輸出端電性連接至電晶體M2的控制端，用以提供反相訊號SS’。反相器INV2的輸入端電性連接至反相器INV1的輸出端。反相器INV2的輸出端電性連接至反相器INV1的輸入端。藉此，反相器INV1、INV2的輸入端與輸出端對接，形成具有雙穩態的鎖存器電路結構。在其中一個穩態下，狀態訊號SS具有高準位，反相訊號SS’具有低準位。在另一個穩態下，狀態訊號SS具有低準位，反相訊號SS’具有高準位。

此外，在部分實施例中，驅動單元140包含電晶體M3與電晶體M4。在結構上，電晶體M3的第一端，電性連接至資料線DL，用以接收資料電壓Vdata。電晶體M3的控制端電性連接至掃描線GL，用以接收掃描訊號Vgate。電晶體M4的第一端電性連接至電晶體M3的第二端。電晶體M4的第二端電性連接至液晶電容Clc的第一端。電晶體M4的控制端電性連接至掃描線GL，用以接收掃描訊號Vgate。

此外，在部分實施例中，模式切換單元160包含電晶體M5與電晶體M6。在結構上，電晶體M5的第一端電性連接至電晶體M3的第二端。電晶體M5的第二端電性連接至記憶單元120的第一端。電晶體M5的控制端用以接收模式切換訊號Vs[i]。電晶體M6的第一端電性連接至液晶電容Clc的第一 端。電晶體M6的第二端電性連接至節點ND1。換言之，電晶體M6的第二端於節點ND1電性連接至電晶體M1的第二端以及電晶體M2的第一端。電晶體M6的控制端用以接收模式切換訊號Vs[i]。

為方便及清楚說明起見，請一併參考第2圖。第2圖為根據本揭示內容部分實施例所繪示畫素電路100於不同階段中的訊號波形的示意圖。第2圖中所繪示的訊號波形係配合第1圖所示實施例進行說明，但並不以此為限。

如第2圖所示，在期間P1內，畫素電路100操作在第一模式(如：一般驅動模式)下。此時，掃描線GL上的掃描訊號Vgate以固定頻率(如：60赫茲)自低準位切換至高準位，以導通驅動單元140內的電晶體M3、M4。此外，此時模式切換訊號Vs[i]處於低準位，模式切換單元160內的電晶體M5、M6響應於模式切換訊號Vs[i]維持關斷。

如此一來，當掃描訊號Vgate為高準位時，電晶體M3與電晶體M4響應於掃描訊號Vgate導通，液晶電容Clc便可透過驅動單元140的電晶體M3、M4接收資料電壓Vdata。

接著，在期間P2內，畫素電路100準備自第一模式(如：一般驅動模式)切換至第二模式(如：靜態模式)。此時，畫素電路100暫時處於緩衝模式。在緩衝模式下，模式切換訊號Vs[i]自低準位一度切換至高準位，使得模式切換單元160內的電晶體M5、M6導通。如此一來，由於模式切換單元160的電晶體M5導通，記憶單元120的第一端便可透過驅動單元140的電晶體M3與模式切換單元160的電晶體M5接收資 料電壓Vdata，以根據資料電壓Vdata儲存狀態訊號SS。

如第2圖所示，若模式切換單元160導通時，資料電壓Vdata處於高準位，則記憶單元120的第一端便會由於輸入電壓準位的影響而維持在高準位。記憶單元120的第二端則維持在低準位。換言之，此時記憶單元120輸出的狀態訊號SS具有高準位，反相訊號SS’具有低準位。

接著，在期間P3內，畫素電路100操作在第二模式(如：靜態模式)下。此時，掃描線GL上的掃描訊號Vgate維持在低準位。如此一來，驅動單元140內的電晶體M3、M4便會維持關斷。此外，此時模式切換訊號Vs[i]切換至高準位，電晶體M5與電晶體M6響應於模式切換訊號Vs[i]導通。

由於在期間P3內模式切換單元160導通，液晶電容Clc便可透過模式切換單元160與控制單元180自節點ND1接收顯示電壓。

具體來說，控制單元180中的電晶體M1的控制端接收狀態訊號SS，電晶體M2的控制端接收反相訊號SS’。由於在期間P3中，記憶單元120輸出的狀態訊號SS處於致能準位(如：高準位)，反相訊號SS’處於禁能準位(如：低準位)，因此電晶體M1相應導通，電晶體M2相應關斷，使得節點ND1的電壓為與共同參考電壓Vcom反相的驅動電壓Vd。如此一來，液晶電容Clc的第一端便可透過控制單元180中的電晶體M1以及模式切換單元160內的電晶體M6接收與共同參考電壓Vcom反相的驅動電壓Vd作為顯示電壓。

接著，在期間P4內，為了進行狀態訊號SS的更 新，畫素電路100再次暫時處於緩衝模式。在緩衝模式中，資料線DL不再提供與共同參考電壓Vcom反相的驅動電壓Vd，而是與期間P2內相似，輸出隨時間變化的資料電壓Vdata以提供資料訊號。驅動單元140根據掃描訊號Vgate選擇性地導通，使得記憶單元120根據資料電壓Vdata更新所儲存的狀態訊號SS。

如第2圖所示，與期間P2內畫素電路100的操作相似，在緩衝模式下，模式切換訊號Vs[i]自低準位一度切換至高準位，使得模式切換單元160內的電晶體M5、M6導通。如此一來，由於模式切換單元160的電晶體M5導通，記憶單元120的第一端便可透過驅動單元140的電晶體M3與模式切換單元160的電晶體M5接收資料電壓Vdata，以根據資料電壓Vdata更新所儲存的狀態訊號SS。

如第2圖所示，在期間P4內，若模式切換單元160導通時，資料電壓Vdata處於低準位，則記憶單元120的第一端便會由於輸入電壓準位的影響而維持在低準位。記憶單元120的第二端則維持在高準位。換言之，此時記憶單元120輸出的狀態訊號SS具有低準位，反相訊號SS’具有高準位。

接著，在期間P5內，畫素電路100再度自緩衝模式切換回第二模式(如：靜態模式)下。此時，資料線DL上再次提供驅動電壓Vd，其設置為與共同參考電壓Vcom反相。掃描線GL上的掃描訊號Vgate維持在低準位。如此一來，驅動單元140內的電晶體M3、M4便會維持關斷。此外，此時模式切換訊號Vs[i]切換至高準位，以導通模式切換單元160內的電 晶體M5、M6。

與期間P3內畫素電路100的操作相似，由於在期間P5內模式切換單元160導通，液晶電容Clc便可透過模式切換單元160與控制單元180自節點ND1接收顯示電壓。

由於在期間P5中，記憶單元120輸出的狀態訊號SS處於禁能準位(如：低準位)，反相訊號SS’處於致能準位(如：高準位)，因此電晶體M1相應關斷，電晶體M2相應導通，使得節點ND1的電壓與共同參考電壓Vcom同相。如此一來，液晶電容Clc的第一端便可透過控制單元180中的電晶體M2以及模式切換單元160內的電晶體M6與液晶電容Clc的第二端電性連接，並接收共同參考電壓Vcom。換言之，此時液晶電容Clc的第一端接收共同參考電壓Vcom作為顯示電壓。藉此，於期間P5內，液晶電容Clc的第一端與第二端具有相同的電壓準位。

如第2圖所示，經由上述期間P3與期間P5內畫素電路100的操作，當狀態訊號SS具有第一準位(如：高準位)時，控制單元180控制液晶電容Clc的第一端與第二端之間具有電壓差。具體來說，液晶電容Clc的第二端接收共同參考電壓Vcom。液晶電容Clc的第一端接收資料線DL上與共同參考電壓Vcom反向的驅動電壓Vd作為顯示電壓。相對地，當狀態訊號SS具有第二準位，(如：低準位)時，控制單元180控制液晶電容Clc的第一端與第二端之間具有相同的電壓準位。具體來說，液晶電容Clc的第一端接收共同參考電壓Vcom作為顯示電壓。因此液晶電容Clc的第一端與第二端皆接收共同參考 電壓Vcom。

在部分實施例中，記憶單元120所操作的工作電壓Vdd亦可根據畫素電路100的不同模式進行調整。舉例來說，在期間P1、P2、P4的一般驅動模式和緩衝模式中，工作電壓Vdd可處於較低的電壓位準(如：約5伏)，以節省耗損。在期間P1、P2中，工作電壓Vdd可處於較低的電壓位準(如：約5伏)，以節省耗損。相對地，在期間P3、P5的靜態模式中，工作電壓Vdd可處於相對較高的電壓位準(如：約8伏)，以確保狀態訊號SS與反相訊號SS’的電壓位準，使得接收狀態訊號SS以及反相訊號SS’的電晶體M1、M2可以正常啟閉。如第2圖所示，對於狀態訊號SS與反相訊號SS’而言，在期間P2、P4的緩衝模式中具有約5伏的高準位，在期間P3、P5的靜態模式中則具有約8伏的高準位。

如此一來，畫素電路100便可在第二模式(如：靜態模式)下，實現根據記憶單元120中儲存的狀態訊號SS驅動液晶電容Clc的操作。藉此，當顯示螢幕中的影像沒有進行更新時，可藉由記憶單元120儲存的狀態訊號SS提供影像，便可減少透過掃描訊號Vgate與資料電壓Vdata驅動液晶電容Clc的時間，達到降低功耗的效果。

此外，透過將記憶單元120與控制單元180中電晶體M1、M2的控制端電性連接，並自記憶單元120輸出狀態訊號SS與反相訊號SS’控制電晶體M1、M2的啟閉，可避免記憶單元120的兩端的電位受到電晶體分壓效應或者與共同參考電壓Vcom耦合的影響而驟降或驟升，導致記憶單元120紀錄狀 態訊號SS錯誤的問題。藉此，畫素電路100的製程容許範圍可進一步提升，也避免了在不同模式切換過程中畫面閃爍的現象。

本領域具通常知識者當明白第1圖中所繪示的具體電路為舉例說明，僅為本揭示內容可能的實施方式之一，並非用以限制本揭示內容。

舉例來說，請參考第3圖。第3圖為根據本揭示內容部分實施例所繪示的畫素電路100的示意圖。於第3圖中，與第1圖之實施例有關的相似元件係以相同的參考標號表示以便於理解，且相似元件之具體原理已於先前段落中詳細說明，若非與第3圖之元件間具有協同運作關係而必要介紹者，於此不再贅述。

和第1圖所示實施例相比，在第3圖所示的實施例中，控制單元180中的電晶體M1的第一端電性連接於資料線DL。換言之，在部分實施例中，資料線DL上的資料線電壓VDL可在不同期間P1~P5內分別提供資料電壓Vdata與驅動電壓Vd。

為方便及清楚說明起見，請一併參考第4圖。第4圖為根據本揭示內容部分實施例所繪示畫素電路100於不同階段中的訊號波形的示意圖。第4圖中所繪示的訊號波形係配合第3圖所示實施例進行說明，但並不以此為限。

如第4圖所示，由於當畫素電路100操作在靜態模式(如：期間P3、P5)下時，資料線DL不需要提供資料電壓Vdata驅動液晶電容Clc。另一方面，當畫素電路100操作在一 般驅動模式和緩衝模式(如：期間P1、P2、P4)下時，畫素電路100不需要提供驅動電壓Vd驅動液晶電容Clc供控制單元180作為顯示電壓輸出。因此，在部分實施例中，畫素電路100可透過同一條訊號線於不同模式中分別提供驅動電壓Vd至控制單元180，或是提供資料電壓Vdata至驅動單元140。

舉例來說，在部分實施例中，於期間P1、P2中，資料線DL上的資料線電壓VDL為資料電壓Vdata，隨時間變化，以提供驅動單元140驅動液晶電容Clc，並使得記憶單元120根據資料電壓Vdata儲存狀態訊號SS。接著，於期間P3中，資料線DL上的資料線電壓VDL為驅動電壓Vd，其設置為與共同參考電壓Vcom反相。接著於期間P4中，資料線DL上的資料線電壓VDL再次設置為資料電壓Vdata，隨時間變化，使得記憶單元120再次根據資料電壓Vdata更新所儲存的狀態訊號SS。接著，於期間P5中，資料線DL上的資料線電壓VDL再次設置為與共同參考電壓Vcom反相的驅動電壓Vd。

藉此，在第3圖所示實施例中，控制單元180中的電晶體M1的第一端便可電性連接於資料線DL，並透過資料線DL接收驅動電壓Vd，以簡化畫素電路100的電路設計。

於第4圖中，其餘的訊號波形與第2圖之實施例相似，其與畫素電路100相互運作的具體原理已於先前段落中詳細說明，故不再於此贅述。

請參考第5圖。第5圖為根據本揭示內容部分實施例所繪示的畫素電路100的示意圖。於第5圖中，與第1圖之實施例有關的相似元件係以相同的參考標號表示以便於理解，且 相似元件之具體原理已於先前段落中詳細說明，若非與第5圖之元件間具有協同運作關係而必要介紹者，於此不再贅述。和第1圖所示實施例相比，在第5圖所示的實施例中，記憶單元120更包含電晶體M7。在結構上，電晶體M7的第一端電性連接於反相器INV1的輸入端，電晶體M7的第二端電性連接於反相器INV2的輸出端。電晶體M7的控制端電性連接於掃描線GL，用以接收掃描訊號Vgate。在部分實施例中，電晶體M7可採用與電晶體M3不同型的電晶體。舉例來說，在部分實施例中，電晶體M1~M6可為N型金屬氧化物半導體場效電晶體(NMOS)，電晶體M7可為P型金屬氧化物半導體場效電晶體(PMOS)。

藉此，當電晶體M3響應於掃描訊號Vgate導通以對液晶電容Clc充電時，電晶體M7關斷使得記憶單元120的鎖存中斷。透過設置電晶體M7實現記憶單元120的鎖存中斷，可進一步提高畫素電路100的製程容許範圍。

請參考第6圖。第6圖為根據本揭示內容部分實施例所繪示的畫素電路100的示意圖。於第6圖中，與第1圖之實施例有關的相似元件係以相同的參考標號表示以便於理解，且相似元件之具體原理已於先前段落中詳細說明，若非與第6圖之元件間具有協同運作關係而必要介紹者，於此不再贅述。和第1圖所示實施例相比，在第6圖所示的實施例中，記憶單元120更包含電阻器R1。電阻器R1電性連接於反相器INV1的輸入端與反相器INV2的輸出端之間。

與第5圖所繪示實施例中的電晶體M7的作用相 似，在本實施例中，在更新狀態訊號SS時，電阻器R1可視為開路(Open)，以實現記憶單元120的鎖存中斷，以進一步提高畫素電路100的製程容許範圍。在部分實施例中，電阻器R1的體積比第5圖所繪示實施例中的電晶體M7更小，因此可進一步縮小記憶單元120的電路面積。

請參考第7圖。第7圖為根據本揭示內容部分實施例所繪示的畫素電路100的示意圖。於第7圖中，與第1圖之實施例有關的相似元件係以相同的參考標號表示以便於理解，且相似元件之具體原理已於先前段落中詳細說明，若非與第7圖之元件間具有協同運作關係而必要介紹者，於此不再贅述。和第1圖所示實施例相比，在第7圖所示的實施例中，驅動單元140中電晶體M3的第二端電性連接於模式切換單元160中電晶體M5的第一端以及電晶體M6的第一端。換言之，在本實施例中驅動單元140亦可僅由一個電晶體開關元件實現。

此外，如第7圖所示，在本實施例中，電晶體M6的控制端，用以接收另一個獨立的模式切換訊號Vmp。換言之，電晶體M5和電晶體M6的控制端並非彼此耦接以使得電晶體M5和電晶體M6響應於同一個訊號啟閉，而是分別根據相異的模式切換訊號Vs[i]以及模式切換訊號Vmp控制電晶體M5和電晶體M6的操作。

具體來說，在部分實施例中，在期間P1、P2、P4的一般驅動模式和緩衝模式中，模式切換訊號Vmp處於一禁能準位使得電晶體M6維持關斷。換言之，當期間P2、P4的緩衝模式中，電晶體M5導通以寫入或更新狀態訊號SS時，電晶體 M6不會導通。相對地，在期間P3、P5的靜態模式中，模式切換訊號Vmp處於一致能準位使得電晶體M6導通，使得節點ND1的電壓可經由電晶體M6傳輸至液晶電容Clc作為顯示電壓。此時模式切換訊號Vs[i]可切換至禁能準位以關斷電晶體M5。由於電晶體M5關斷液晶電容Clc的第一端與記憶單元120之間的路徑，記憶單元120所儲存的狀態訊號SS便可在靜態模式中維持在相應的穩態，而不會受到電路回授的影響。

如此一來，畫素電路100便可進一步節省所使用的電晶體元件數量，畫素電路100的成本與電路面積也可相應降低。

綜上所述，本領域具通常知識者當明白畫素電路100中的電路單元可以多種不同具體電路實現，上述實施例中所繪示的具體電路僅為本揭示內容可能的實施方式之一，並非用以限制本揭示內容。

請參考第8圖。第8圖為根據本揭示內容部分實施例所繪示的畫素電路100的驅動方法800的流程圖。為方便及清楚說明起見，下述驅動方法800是配合第1圖~第7圖所示實施例進行說明，但不以此為限，任何熟習此技藝者，在不脫離本揭示內容之精神和範圍內，當可對作各種更動與潤飾。如第8圖所示，驅動方法800包含步驟S810、S820、S830、S840以及S850。

首先，在步驟S810中，於第一模式(如：一般驅動模式)下，透過驅動單元140的第一端接收資料電壓Vdata。接著，在步驟S820中，根據掃描訊號Vgate選擇性地導通驅動 單元140，以提供資料電壓Vdata至液晶電容Clc。

接著，在步驟S830中，於第一模式(如：一般驅動模式)切換至第二模式(如：靜態模式)時，透過記憶單元120儲存狀態訊號SS。具體來說，在部分實施例中，於第一模式切換至第二模式時，模式切換單元160導通使得記憶單元120根據資料電壓Vdata儲存狀態訊號SS，如第2圖實施例中的期間P2所示。

接著，在步驟S840中，於第二模式(如：靜態模式)下，導通模式切換單元160，如第2圖實施例中的期間P3、P5所示。

最後，在步驟S850中，透過控制單元180控制節點ND1的電壓準位響應於狀態訊號SS，以透過模式切換單元160輸出顯示電壓至液晶電容Clc。具體來說，在部分實施例中，步驟S850中輸出顯示電壓至液晶電容Clc的步驟可進一步包含當狀態訊號SS具有第一準位(如：高準位)時，輸出顯示電壓使得液晶電容Clc的第一端與第二端之間具有電壓差(如第2圖實施例中的期間P3所示)，以及當狀態訊號SS具有第二準位(如：低準位)時，輸出顯示電壓使得液晶電容Clc的第一端與第二端具有相同的電壓準位(如第2圖實施例中的期間P5所示)。

此外，如先前段落中所述，在部分實施例中，於第一模式(如：一般驅動模式)切換至第二模式(如：靜態模式)時，亦可選擇性地導通驅動單元140以及模式切換單元160，使得記憶單元120根據新的資料電壓Vdata更新狀態訊號 SS，如第2圖實施例中的期間P4所示。

所屬技術領域具有通常知識者可直接瞭解此驅動方法800如何基於上述多個不同實施例中的畫素電路100以執行該等操作及功能，故不再此贅述。

雖然本文將所公開的方法示出和描述為一系列的步驟或事件，但是應當理解，所示出的這些步驟或事件的順序不應解釋為限制意義。例如，部分步驟可以以不同順序發生和/或與除了本文所示和/或所描述之步驟或事件以外的其他步驟或事件同時發生。另外，實施本文所描述的一個或多個態樣或實施例時，並非所有於此示出的步驟皆為必需。此外，本文中的一個或多個步驟亦可能在一個或多個分離的步驟和/或階段中執行。

綜上所述，本揭示內容透過應用上述多個實施例中的畫素電路100以及驅動方法800進行一般驅動模式和靜態模式的切換，可減少透過掃描訊號Vgate以及資料電壓Vdata驅動液晶電容Clc的時間，達到降低功耗的效果。此外，透過畫素電路100的電路架構與相應的驅動方法800進行操作，亦可避免電壓暫態驟降或驟升導致記憶單元120紀錄狀態訊號SS錯誤的問題。藉此，畫素電路100的製程容許範圍可進一步提升，也避免了在模式切換過程中輸出畫面閃爍的現象。

在本揭示內容的各個實施例中，電晶體M1~M7、電阻器R1、反相器INV1、INV2以及液晶電容Clc等等其他元件皆可由適當的電子電路元件實作。此外，在不衝突的情況下，在本揭示內容各個圖式、實施例及實施例中的特徵與 電路可以相互組合。圖式中所繪示的電路僅為示例之用，係簡化以使說明簡潔並便於理解，並非用以限制本揭示內容。

雖然本揭示內容已以實施方式揭露如上，然其並非用以限定本揭示內容，任何熟習此技藝者，在不脫離本揭示內容之精神和範圍內，當可作各種更動與潤飾，因此本揭示內容之保護範圍當視後附之申請專利範圍所界定者為準。

100‧‧‧畫素電路

120‧‧‧記憶單元

140‧‧‧驅動單元

160‧‧‧模式切換單元

180‧‧‧控制單元

Clc‧‧‧液晶電容

DL‧‧‧資料線

GL‧‧‧掃描線

INV1、INV2‧‧‧反相器

M1~M6‧‧‧電晶體

ND1‧‧‧節點

Vcom‧‧‧共同參考電壓

Vdata‧‧‧資料電壓

Vd‧‧‧驅動電壓

Vgate‧‧‧掃描訊號

Vs[i]‧‧‧模式切換訊號

SS‧‧‧狀態訊號

SS’‧‧‧反相訊號

Claims (12)

1. 一種畫素電路，包含：一記憶單元，用以儲存一狀態訊號，以及輸出該狀態訊號和一與該狀態訊號反向之反相訊號；一驅動單元，包含一第一端與一第二端，該驅動單元的第一端用以接收一資料電壓，其中該驅動單元用以根據一掃描訊號選擇性地導通或關斷；一液晶電容，包含一第一端與一第二端，其中該液晶電容的第一端電性連接於該驅動單元的第二端，該液晶電容的第二端電性連接於一共同參考電壓；一模式切換單元，用以根據一模式切換訊號選擇性地導通或關斷；以及一控制單元，電性連接至該模式切換單元於一第一節點，其中，該控制單元用以響應於該狀態訊號和該反相訊號，控制該第一節點的電壓準位，並於該模式切換單元導通時透過該模式切換單元輸出一驅動電壓至該液晶電容，或是於該模式切換單元導通時透過該模式切換單元輸出該共同參考電壓至該液晶電容。
2. 如請求項1所述之畫素電路，其中該控制單元包含：一第一電晶體，包含：一第一端，用以於該模式切換單元導通時接收一驅動電壓； 一第二端，電性連接至該第一節點；以及一控制端，用以接收該狀態訊號；以及一第二電晶體，包含：一第一端，電性連接至該第一節點；一第二端，電性連接至該液晶電容的一第二端；以及一控制端，用以接收與該狀態訊號相位相反之一反相訊號。
3. 如請求項1所述之畫素電路，其中該驅動單元包含：一第三電晶體，包含：一第一端，電性連接至一資料線，用以接收該資料電壓；一第二端；以及一控制端，電性連接至一掃描線，用以接收該掃描訊號；以及一第四電晶體，包含：一第一端，電性連接至該第三電晶體的該第二端；一第二端，電性連接至該液晶電容的該第一端；以及一控制端，電性連接至該掃描線，用以接收該掃描訊號。
4. 如請求項3所述之畫素電路，其中該模式切換單元包含：一第五電晶體，包含：一第一端，電性連接至該第三電晶體的該第二端；一第二端，電性連接至該記憶單元的一第一端；以及一控制端，用以接收該模式切換訊號；以及一第六電晶體，包含：一第一端，電性連接至該液晶電容的該第一端；一第二端，電性連接至該第一節點；以及一控制端，用以接收該模式切換訊號。
5. 如請求項2所述之畫素電路，其中該記憶單元包含：一第一反相器，包含：一輸入端，電性連接至該第一電晶體的該控制端；以及一輸出端，電性連接至該第二電晶體的該控制端，用以提供該反相訊號；以及一第二反相器，包含：一輸入端，電性連接至該第一反相器的該輸出端；以及一輸出端，電性連接至該第一反相器的該輸入端。
6. 如請求項5所述之畫素電路，其中該記憶單元更包含一第七電晶體，其中該第七電晶體的一第一端電性連接於該第一反相器的該輸入端，該第七電晶體的一第二端電性連接於該第二反相器的該輸出端。
7. 如請求項5所述之畫素電路，其中該記憶單元更包含一電阻器，該電阻器電性連接於該第一反相器的該輸入端與該第二反相器的該輸出端之間。
8. 如請求項2所述之畫素電路，其中該驅動單元包含：一第三電晶體，包含：一第一端，電性連接至一資料線，用以接收該資料電壓；一第二端；以及一控制端，電性連接至一掃描線，用以接收該掃描訊號；其中該模式切換單元包含：一第四電晶體，包含：一第一端，電性連接至該第三電晶體的該第二端；一第二端，電性連接至該記憶單元的一第一端；以及一控制端，用以接收該模式切換訊號；以及一第五電晶體，包含： 一第一端，電性連接至該液晶電容的該第一端；一第二端，電性連接至該第一節點；以及一控制端，用以接收一第二模式切換訊號。
9. 如請求項1所述之畫素電路，其中當該畫素電路操作在一第一模式下時，該模式切換單元關斷，該液晶電容透過該驅動單元接收該資料電壓，當該畫素電路操作在一第二模式下時，該模式切換單元導通，該液晶電容透過該模式切換單元與該控制單元接收該驅動電壓或該共同參考電壓。
10. 如請求項9所述之畫素電路，其中當該畫素電路操作在該第二模式下時，當該狀態訊號具有一第一準位時，該控制單元控制該液晶電容的一第一端與一第二端之間具有一電壓差，當該狀態訊號具有一第二準位時，該控制單元控制該液晶電容的該第一端與該第二端具有相同的電壓準位。
11. 如請求項9所述之畫素電路，其中當該畫素電路自該第一模式切換至該第二模式時，該模式切換單元導通，使得該記憶單元根據該資料電壓儲存該狀態訊號。
12. 如請求項9所述之畫素電路，其中當該畫素電路於該第一模式切換至該第二模式時，該驅動單元根據該 掃描訊號選擇性地導通，使得該記憶單元根據該資料電壓更新所儲存的該狀態訊號。