JP2019074688A - 表示用駆動回路のための画像信号調製回路、画像信号調製方法、および、画像信号調製プログラム - Google Patents

Abstract

【課題】ランドスケープ型の端子横出し形態の液晶モジュール等の表示装置を従来よりも短期間かつ低コストで提供できるようにする。【解決手段】画像信号調製回路は、表示すべき画像を表すシリアル形式の原画像信号ＤＡｉｎをホストから受け取り、当該画像の各表示ラインを構成する複数の画素データｄ（１，１）〜ｄ（１０，１）の順序を液晶モジュールのドライバＩＣ３００の出力端子Ｔ１〜Ｔ１０と表示部のソースライン（データ信号線）ＳＬ１〜ＳＬ１０との接続関係に応じて変更することにより調製画像信号ＤＡｏｕｔを生成する。この調製画像信号ＤＡｏｕｔはドライバＩＣ３００に入力され、この調製画像信号ＤＡｏｕｔに基づきドライバＩＣ３００から出力されるデータ信号Ｓ１〜Ｓ１０によりソースラインＳＬ１〜ＳＬ１０がそれぞれ正しく駆動される。【選択図】図１１

Description

本発明は、ランドスケープ（Landscape）と呼ばれる横長の画面を有する表示装置（表示モジュール）の駆動回路に与えるべき画像信号を調製するための回路および方法等に関する。

種々の用途において、液晶パネルとその駆動回路等を一つにまとめた液晶モジュールが利用されている。液晶モジュールには、ポートレート（Portrait）型と呼ばれる縦長の画面を有するタイプと、ランドスケープ（Landscape）型と呼ばれる横長の画面を有するタイプとがある。例えばＤＳＣ（Digital still camera；デジタルスチルカメラ）では、ランドスケープ型の液晶モジュールが使用され、この液晶モジュールは、液晶パネルを構成する基板上における長手方向である横方向の端部に複数のＣＯＧ（Chip On Glass）端子が形成される端子横出し形態に設計されることが多い。端子横出し形態のランドスケープ型の液晶モジュールでは、液晶パネルにおけるデータ信号線としてのソースラインはそれらＣＯＧ端子に接続され、それらＣＯＧ端子にはデータ信号線駆動回路としてのソースドライバを含むドライバＩＣ（Integrated Circuit）の出力端子が接続される。表示すべき画像を表す画像信号はシリアル形式のデジタル信号として外部からドライバＩＣに与えられ、ドライバＩＣは、そのデジタル画像信号に基づき１ライン分毎のパラレル形式のデータ信号（駆動用画像信号）を出力する。これらのデータ信号は、上記ＣＯＧ端子を経て液晶パネルにおけるソースラインにそれぞれ与えられる。

特開２００８−２９９３４５号公報

ポートレート型の液晶モジュールでは、図２９（Ａ）に示すように縦方向の端部（短辺側の端部）に形成されたＣＯＧ端子にドライバＩＣ３００の出力端子が接続され、ドライバＩＣ３００における出力端子と液晶パネルにおけるソースラインとは、両者の配置順が対応するように接続される（後述の図４参照）。なお図２９において、符号“Ｇｉ”（ｉ＝１〜ｎ）および矢印付きの細実線は液晶パネル１００における走査信号線としてのゲートラインへの走査信号の印加（ゲートラインの駆動）を示し、矢印付きの細点線はゲートラインの駆動順を示している。

これに対し、端子横出し形態のランドスケープ型液晶モジュールでは、図２９（Ｂ）に示すように、横方向の端部（短辺側の端部）におけるＣＯＧ端子に接続されるドライバＩＣ３００の出力端子と液晶パネルにおけるソースラインとは、両者の配置順が対応するような接続形態とはならない。例えば図３に示すように、ドライバＩＣ３００の出力端子のうちその配置順での前半に相当する出力端子Ｔ１，Ｔ２，…，Ｔｍが液晶パネルにおける奇数番目のソースラインＳＬ１，ＳＬ３，…，ＳＬ２ｍ−１にそれぞれ接続され、その配置順での後半に相当する出力端子Ｔｍ＋１，Ｔｍ＋２，…，Ｔ２ｍが液晶パネルにおける偶数番目のソースラインＳＬ２ｍ，ＳＬ２ｍ−２，…，ＳＬ２にそれぞれ接続される。

このため、ランドスケープ型の端子横出し形態の液晶モジュールを提供するには、このような端子横出し形態に対応した専用のドライバＩＣ、または、このようなランドスケープ型およびポートレート型の双方に対応したドライバＩＣが必要になる。その結果、ランドスケープ型の液晶モジュールの開発にはコストおよび期間を要し、また、例えばスーマートフォン用に開発された最新のドライバＩＣをランドスケープ型の液晶モジュールのドライバＩＣとして流用することができない。

そこで、ランドスケープ型の端子横出し形態の液晶モジュール等の表示装置を従来よりも短期間かつ低コストで提供できるようにするための装置や方法が望まれている。

本発明のいくつかの実施形態に係る画像信号調製回路は、複数のデータ信号線と前記複数のデータ信号線に交差する複数の走査信号線と前記複数のデータ信号線および前記複数の走査信号線に沿ってマトリクス状に配置された複数の画素形成部とが設けられた表示装置において前記複数のデータ信号線を駆動するための駆動回路に供給すべき画像信号を調製する画像信号調製回路であって、
前記複数の画素形成部によって形成すべき複数の画素からなる表示画像を表す画像データを表示ライン単位で格納可能なメモリと、
前記表示画像を表す画像データを受け取って前記メモリに書き込む入力制御回路と、
前記表示画像における各表示ラインを表す複数の画素データを前記メモリから読み出す出力制御回路とを備え、
前記駆動回路は集積回路として実現され、前記集積回路の複数の出力端子と前記複数のデータ信号線とは、前記複数の出力端子の配置順と前記複数のデータ信号線の配置順とが対応しない形態で接続されており、
前記出力制御回路は、各表示ラインを表す複数の画素データを前記複数の出力端子と前記複数のデータ信号線との接続関係により前記複数の出力端子の配置順に対応付けられる前記複数のデータ信号線の順序に応じた順序で前記メモリからシリアルに読み出すことによりシリアル画像信号を生成し、当該シリアル画像信号を前記集積回路に供給する。

本発明の他のいくつかの実施形態に係る画像信号調製方法は、複数のデータ信号線と前記複数のデータ信号線に交差する複数の走査信号線と前記複数のデータ信号線および前記複数の走査信号線に沿ってマトリクス状に配置された複数の画素形成部とが設けられた表示装置において前記複数のデータ信号線を駆動するための駆動回路に供給すべき画像信号を調製する画像信号調製方法であって、
前記複数の画素形成部によって形成すべき複数の画素からなる表示画像を表す画像データを受け取り、当該画像データを表示ライン単位で格納可能なメモリに書き込む書込ステップと、
前記表示画像における各表示ラインを表す複数の画素データを前記メモリから読み出す読出ステップとを備え、
前記駆動回路は集積回路として実現され、前記集積回路の複数の出力端子と前記複数のデータ信号線とは、前記複数の出力端子の配置順と前記複数のデータ信号線の配置順とが対応しない形態で接続されており、
前記読出ステップでは、各表示ラインを表す複数の画素データを、前記複数の出力端子と前記複数のデータ信号線との接続関係により前記複数の出力端子の配置順に対応付けられる前記複数のデータ信号線の順序に応じた順序で前記メモリからシリアルに読み出すことにより、シリアル画像信号が生成され、当該シリアル画像信号が前記集積回路に供給される。

本発明の更に他のいくつかの実施形態に係る画像信号調製プログラムは、複数のデータ信号線と前記複数のデータ信号線に交差する複数の走査信号線と前記複数のデータ信号線および前記複数の走査信号線に沿ってマトリクス状に配置された複数の画素形成部とが設けられた表示装置において前記複数のデータ信号線を駆動するための駆動回路に供給すべき画像信号を調製するための画像信号調製プログラムであって、
前記複数の画素形成部によって形成すべき複数の画素からなる表示画像を表す画像データが格納されている画像メモリから当該画像データを読み出し、当該画像データを前記駆動回路に供給すべき画像信号として出力する読出ステップをコンピュータに実行させ、
前記駆動回路は集積回路として実現され、前記集積回路の複数の出力端子と前記複数のデータ信号線とは、前記複数の出力端子の配置順と前記複数のデータ信号線の配置順とが対応しない形態で接続されており、
前記読出ステップでは、前記表示画像における各表示ラインを表す複数の画素データを、前記複数の出力端子と前記複数のデータ信号線との接続関係により前記複数の出力端子の配置順に対応付けられる前記複数のデータ信号線の順序に応じた順序で前記画像メモリからシリアルに読み出すことにより、前記集積回路に供給すべき画像信号がシリアル画像信号として生成される。

本発明の上記いくつかの実施形態によれば、表示すべき画像における各表示ラインを表す複数の画素データが、表示装置における複数のデータ信号線を駆動するための駆動回路として機能する集積回路の複数の出力端子と当該複数のデータ信号線との接続関係により当該複数の出力端子の配置順に対応付けられる当該複数のデータ信号線の順序に応じた順序でメモリからシリアルに読み出され、当該集積回路にシリアル画像信号として与えられる。このため、ランドスケープ型の端子横出し形態の液晶モジュール等のような表示装置、すなわち当該複数の出力端子の配置順と当該複数のデータ信号線の配置順とが対応するように当該複数の出力端子と当該複数のデータ信号線とが接続されない表示装置であっても、専用のドライバＩＣを使用することなく通常のドライバＩＣを当該駆動回路として使用することにより当該複数のデータ信号線が正しく駆動される。したがって、ランドスケープ型の端子横出し形態の液晶モジュール等のような表示装置を従来よりも短期間かつ低コストで提供することができる。

第１の実施形態に係る画像信号調製回路を使用する装置（対象装置）の全体構成を示すブロック図である。 上記第１の実施形態に係る画像信号調製回路の実装形態を示す図（Ａ，Ｂ，Ｃ）である。 上記第１の実施形態の対象装置における液晶モジュール（対象液晶モジュール）の構成を示す図である。 ランドスケープ型の従来の液晶モジュールの構成を示す図である。 上記第１の実施形態の対象液晶モジュール内の駆動用信号の流れを模式的に示す図である。 上記従来の液晶モジュール内の駆動用信号の流れを模式的に示す図である。 上記第１の実施形態に係る画像信号調製回路の構成を示すブロック図である。 上記第１の実施形態に係る画像信号調製回路から画像信号を受け取るドライバＩＣの出力端子と表示部のソースラインとの接続関係を模式的に示す図（Ａ，Ｂ）である。 上記第１の実施形態に係る画像信号調製回路による画像信号の変換を模式的に示す図（Ａ，Ｂ）である。 上記第１の実施形態の対象液晶モジュールにおいて表示すべき画像を表す変換前の画像信号である原画像信号を模式的に示す図（Ａ）、および、上記画像信号調製回路による変換後の画像信号を説明するための模式図（Ｂ）である。 上記第１の実施形態に係る画像信号調製回路から出力される調製画像信号を示す図（Ａ）、および、上記第１の実施形態の作用および効果を説明するための図（Ｂ）である。 第２の実施形態の対象液晶モジュール内のドライバＩＣの出力端子と表示部のソースラインとの接続関係を説明するための図である。 上記第２の実施形態に係る画像信号調製回路から出力される画素単位のシリアル画像信号（調製画像信号）を示す図（Ａ）、および、副画素単位のシリアル画像信号を示す図（Ｂ）である。 上記第２の実施形態の作用および効果を説明するためのタイミングチャートである。 第３の実施形態の対象液晶モジュール内のドライバＩＣの出力端子と表示部のソースラインとの接続関係を説明するための図である。 上記第３の実施形態に係る画像信号調製回路から出力される調製画像信号を示す図である。 上記第３の実施形態の作用および効果を説明するためのタイミングチャートである。 第４の実施形態の対象液晶モジュール内のドライバＩＣの出力端子と表示部のソースラインとの接続関係を説明するための図である。 上記第４の実施形態に係る画像信号調製回路から出力される調製画像信号を示す図である。 上記第４の実施形態の作用および効果を説明するためのタイミングチャートである。 第５の実施形態の対象液晶モジュール内のドライバＩＣの出力端子と表示部のソースラインとの接続関係を説明するための図である。 上記第５の実施形態に係る画像信号調製回路から出力される調製画像信号を示す図である。 第６の実施形態の対象液晶モジュール内のドライバＩＣの出力端子と表示部のソースラインとの接続関係を説明するための図である。 上記第６の実施形態に係る画像信号調製回路から出力される調製画像信号を示す図である。 上記第６の実施形態の作用および効果を説明するためのタイミングチャートである。 第７の実施形態に係る画像信号調製プログラムを使用する装置（対象装置）の全体構成を示すブロック図である。 上記第７の実施形態に係る画像信号調製プログラムに基づく画像信号調製処理を示すフローチャートである。 上記第７の実施形態における画像信号調製処理で使用されるインデックス変換テーブルを示す図である。 ポートレート型液晶モジュールを示す図（Ａ）、および、端子横出し形態のランドスケープ型液晶モジュールを示す図（Ｂ）である。

以下、添付図面を参照しながら各実施形態について説明する。

＜１．第１の実施形態＞
＜１．１ 全体構成＞
図１は、第１の実施形態に係る画像信号調製回路５０を使用する装置（以下「対象装置」という）の全体構成を示すブロック図である。この対象装置は、表示装置としての液晶モジュール１０と、液晶モジュール１０で表示すべき画像を表す信号（以下「表示画像信号」という）を生成するホスト８０とを備えている。本実施形態に係る画像信号調製回路５０は、液晶モジュール１０およびホスト８０とは別の構成要素として対象装置に含まれる形態としているが、これに代えて、液晶モジュール１０およびホスト８０のいずれかに含まれる形態であってもよい（詳細は後述）。

図１に示すように、液晶モジュール１０は、端子横出し形態のランドスケープ型液晶モジュールであって、アクティブマトリクス方式の液晶パネル１００と当該液晶パネル１００を駆動する駆動回路としてのＬＣＭ（Liquid Crystal Module）ドライバ３００とＦＰＣ（Flexible Printed Circuit）１５とを含んでいる。なお、ＬＣＭドライバ３００は、通常、ＩＣ（Integrated Circuit）として実現されるので、以下では「ドライバＩＣ３００」ともいう。ホスト８０により生成された表示画像信号は、シリアル形式の画像信号（以下「原画像信号」という）ＤＡｉｎとして画像信号調製回路５０に入力され、画像信号調製回路５０は、後述の処理により原画像信号ＤＡｉｎを液晶モジュール１０の構成に適合したシリアル形式の画像信号（以下「調製画像信号」という）ＤＡｏｕｔに変換する。この調製画像信号ＤＡｏｕｔは、画像信号調製回路５０から出力されて液晶モジュール１０に与えられ、ＦＰＣ１５を介してドライバＩＣ３００に入力される。

画像信号調製回路５０とホスト８０および液晶モジュール１０との間でのデータ授受のためのインターフェースは、その画像信号調製回路５０を介さずにホスト８０と液晶モジュール１０とを接続する場合のインターフェースと同じインターフェースが使用される。図１に示す構成では、ＭＩＰＩ（Mobile Industry Processor Interface） Ａｌｌｉａｎｃｅによって提案された、ＤＳＩ（Display Serial Interface）規格に準拠したインターフェース（具体的には“ＭＩＰＩ ４Ｌａｎｅ”）により、画像信号調製回路５０とホスト８０および液晶モジュール１０との間でデータ授受が行われる。しかし、ここで使用可能なインターフェースは、これに限定されるものではなく、これに代えて又はこれと共に、他の適切なインターフェース、例えばＬＶＤＳ（Low Voltage Differential Signaling）規格、ｅ−ＤＰ（Embedded Display Port）規格、Ｉ２Ｃ（Inter Integrated Circuit）規格、または、ＳＰＩ（Serial Peripheral Interface）規格に準拠したインターフェースを使用してもよい。

また図１に示す構成では、画像信号調製回路５０は、液晶モジュール１０およびホスト８０とは別の構成要素として対象装置に含まれているが、画像信号調製回路５０の実装形態はこれに限定されるものではなく、図２（Ａ）〜（Ｃ）に示すいずれの実装形態であってもよい。すなわち、図２（Ａ）に示すように画像信号調製回路５０がホスト８０に含まれる形態であってもよく、図２（Ｂ）に示すように画像信号調製回路５０が液晶モジュール１０に含まれる形態（典型的にはＦＰＣ１５に実装される形態）であってもよく、図２（Ｃ）に示すように、ホスト８０が実装されているセット基板７０に画像信号調製回路５０が実装される形態であってもよい。

＜１．２ 液晶モジュールの構成および動作＞
図３は、本実施形態の対象装置における液晶モジュール（以下「対象液晶モジュール」ともいう）１０の構成を示す図であり、図４は、比較例としての従来の液晶モジュール１０ａの構成を示す図である。図５は、対象液晶モジュール１０内の駆動用信号（データ信号Ｓ１〜Ｓ６および走査信号Ｇ１〜Ｇｎ）の流れを示す模式図であり、図６は、従来の液晶モジュール１０ａ内の駆動用信号（データ信号Ｓ１〜Ｓ６および走査信号Ｇ１〜Ｇｎ）の流れを示す模式図である。ただし、図５および図６では、説明の便宜上、液晶パネル１００内の表示部１５０におけるソースラインの本数を６とし、これら６本のソースラインＳＬ１〜ＳＬ６に駆動用信号としてデータ信号Ｓ１〜Ｓ６がそれぞれ印加されるものとする。

図３に示すように、対象液晶モジュール１０は、端子横出し形態のランドスケープ型であって、液晶パネル１００と、当該液晶パネル１００の駆動回路としてのＬＣＭドライバ（ドライバＩＣ）３００とを備えている。液晶パネル１００は、いわゆるゲートドライバモノリシック型（ＧＤＭ型）の液晶パネルであって、表示部１５０に加えて走査信号線駆動回路としての第１および第２ゲートドライバ４１０，４２０を含んでいる。

表示部１５０には、複数本（２ｍ本）のデータ信号線としてのソースラインＳＬ１〜ＳＬ２ｍと、複数本（ｎ本）の走査信号線としてのゲートラインＧＬ１〜ＧＬｎと、これらの２ｍ本のソースラインＳＬ１〜ＳＬ２ｍとｎ本のゲートラインＧＬ１〜ＧＬｎとの交差点に対応して設けられた複数個（２ｍ×ｎ個）の画素形成部１１０とが形成されている。以下、２ｍ本のソースラインＳＬ１〜ＳＬ２ｍを区別しない場合にはこれらを単に「ソースラインＳＬ」といい、ｎ本のゲートラインＧＬ１〜ＧＬｎを区別しない場合にはこれらを単に「ゲートラインＧＬ」という。２ｍ×ｎ個の画素形成部１１０は、ソースラインＳＬおよびゲートラインＧＬに沿ってマトリクス状に形成されている。各画素形成部１１０は、対応する交差点を通過するゲートラインＧＬに制御端子としてのゲート端子が接続されると共に当該交差点を通過するソースラインＳＬにソース端子が接続されたスイッチング素子としての薄膜トランジスタ（以下「ＴＦＴ」と略記する）１１１と、そのＴＦＴ１１１のドレイン端子に接続された画素電極１１２と、２ｍ×ｎ個の画素形成部１１０に共通的に設けられた共通電極１１３と、画素電極１１２と共通電極１１３との間に挟持され複数個の画素形成部１１０に共通的に設けられた液晶層とにより構成される。そして、画素電極１１２および共通電極１１３により形成される液晶容量により画素容量Ｃｐが構成される。なお典型的には、画素容量Ｃｐに確実に電圧を保持すべく液晶容量に並列に補助容量が設けられるので、実際には画素容量Ｃｐは液晶容量および補助容量により構成される。

ドライバＩＣ（ＬＣＭドライバ）３００は、表示部１５０におけるソースラインＳＬ１〜ＳＬ２ｍを駆動するための２ｍ個の出力端子Ｔ１〜Ｔ２ｍを有しており、画像信号調製回路５０から入力される調製画像信号ＤＡｏｕｔに基づき、ソースラインＳＬ１〜ＳＬ２ｍにそれぞれ印加すべきデータ信号Ｓ１〜Ｓ２ｍを生成する。１表示ラインの画像データを構成する２ｍ個の画素データｄ１〜ｄ２ｍがシリアル形式の画像信号としてドライバＩＣ３００に入力されるものとすると、ドライバＩＣ３００の出力端子Ｔ１〜Ｔ２ｍからは、当該２ｍ個の画素データｄ１〜ｄ２ｍにそれぞれ相当する２ｍ個のデータ信号が出力される。

ここで、図４に示す従来の液晶モジュール１０ａに対し２ｍ個の画素データｄ１〜ｄ２ｍがシリアル形式の画像信号として入力される場合を考える。この従来の液晶モジュール１０ａは、液晶パネル１００を構成する基板上における短手方向（ソースラインＳＬｊの延在方向）の端部にＣＯＧ端子が形成される形態であることから、ドライバＩＣ３００の出力端子Ｔ１〜Ｔ２ｍはソースラインＳＬ１〜ＳＬ２ｍにそれぞれ接続されている。このため、ホスト８０から出力されるシリアル形式の原画像信号ＤＡｉｎがそのままドライバＩＣ３００に入力されても、図６に示すように、ソースラインＳＬ１〜ＳＬ２ｍに正しくデータ信号Ｓ１〜Ｓ２ｍがそれぞれ印加される。

しかし対象液晶モジュール１０では、図３に示すように、端子横出し形態であることから、表示部１５０のソースラインＳＬ１〜ＳＬ２ｍを駆動するためのドライバＩＣ３００の出力端子Ｔ１〜Ｔ２ｍの配置順と当該ソースラインＳＬ１〜ＳＬ２ｍの配置順とが対応するようには当該出力端子Ｔ１〜Ｔ２ｍと当該ソースラインＳＬ１〜ＳＬ２ｍとが接続されていない。すなわち、表示部１５０におけるソースラインＳＬ１〜ＳＬ２ｍのうち、奇数番目のソースラインＳＬ１，ＳＬ３，…，ＳＬ２ｍ−１はドライバＩＣ３００における１番目からｍ番目までの出力端子（以下「前半出力端子」という）Ｔ１〜Ｔｍにそれぞれ接続され、偶数番目のソースラインＳＬ２，ＳＬ４，…，ＳＬ２ｍはドライバＩＣ３００における２ｍ番目からｍ＋１番目までの出力端子（以下「後半出力端子」という）Ｔ２ｍ〜Ｔｍ＋１にそれぞれ接続されている。このため、ソースラインＳＬ１〜ＳＬ２ｍの配置順に合わせた時間順序で画素データを含むシリアル形式の画像信号がドライバＩＣ３００に入力される場合、すなわち、ホスト８０から出力されるシリアル形式の原画像信号ＤＡｉｎがそのままドライバＩＣ３００に入力される場合には、ソースラインＳＬ１〜ＳＬ２ｍに正しくデータ信号Ｓ１〜Ｓ２ｍを印加することできない。このような問題を解消すべく本実施形態では、画像信号調製回路５０において、ホスト８０からの画像信号（原画像信号）ＤＡｉｎに含まれる画素データの時間順序を上記接続関係に応じて変更することにより調製画像信号ＤＡｏｕｔが生成される（詳細は後述）。

またドライバＩＣ３００は、第１および第２ゲートドライバ４１０，４２０にそれぞれ与えるべき第１および第２走査側制御信号ＧＣＴ１，ＧＣＴ２を生成する。第１ゲートドライバ４１０は、第１走査側制御信号ＧＣＴ１に基づき走査信号Ｇ１，Ｇ３，…を生成して奇数番目のゲートラインＧＬ１，ＧＬ３，…にそれぞれ印加し、第２ゲートドライバ４２０は、第２走査側制御信号ＧＣＴ２基づき走査信号Ｇ２，Ｇ４，…を生成して偶数番目のゲートラインＧＬ２，ＧＬ４，…にそれぞれ印加する。これにより、表示部１５０におけるゲートラインＧＬ１〜ＧＬｎが順次に１水平期間ずつ選択され、選択されたゲートラインＧＬｉには、画素形成部１１０のＴＦＴ１１１をオン状態とするハイレベル電圧が１水平期間の間、印加される。

液晶パネル１００の背面側には、図示しないバックライトユニットが設けられており、このバックライトユニットから液晶パネル１００の背面にバックライト光が照射される。ただし、液晶パネル１００が反射型である場合には、バックライトユニットは設ける必要がない。

以上のようにして、ソースラインＳＬ１〜ＳＬ２ｍにデータ信号Ｓ１〜Ｓ２ｍが印加され、ゲートラインＧＬ１〜ＧＬｎに走査信号Ｇ１〜Ｇｎが印加され、バックライトユニットが駆動されることにより、ホスト８０から出力される原画像信号ＤＡｉｎに応じた画像が液晶パネル１００の表示部１５０に表示される。なお既述のように、液晶パネル１００での画像表示には、共通電極１１３への電圧印加（共通電極１１３の駆動）も必要であるが、このための構成および動作については本発明の特徴に直接的には関係しないので、それらの説明を省略する。

＜１．３ 画像信号調製回路の構成および動作＞
図７は、本実施形態に係る画像信号調製回路５０の構成を示すブロック図である。この画像信号調製回路５０は、入力制御回路５２と、２表示ライン分の画像データを記憶可能なメモリ５４と、出力制御回路５６とを備えている。入力制御回路５２には、表示画像信号が原画像信号ＤＡｉｎとしてホスト８０からシリアル形式で入力され、出力制御回路５６から、対象液晶モジュール１０のドライバＩＣ３００に与えるべきシリアル形式の画像信号が調製画像信号ＤＡｏｕｔとして出力される。

メモリ５４は、第１および第２ラインメモリを含み、第１および第２ラインメモリのそれぞれは、１表示ライン分の画像データを記憶可能な容量を有している。入力制御回路５２は、入力される画像データの書き込み先を液晶モジュール１０の表示動作における１水平期間毎に第１ラインメモリと第２ラインメモリとの間で切り換え、ホスト８０から受け取る原画像信号ＤＡｉｎの示す画像データを１表示ラインずつ第１および第２ラインメモリに交互に書き込む。

出力制御回路５６は、メモリ５４における第１および第２ラインメモリのうち一方のラインメモリにホスト８０からの原画像信号ＤＡｉｎが画像データとして書き込まれている間に、他方のラインメモリから後述の順序で画像データを読み出してシリアル形式の調製画像信号ＤＡｏｕｔとして出力する。これにより、原画像信号ＤＡｉｎに含まれる各表示ラインの２ｍ個の画素データの順序が変更されることにより当該原画像信号ＤＡｉｎが調製画像信号ＤＡｏｕｔに変換される。以下、この変換処理につき詳しく説明する。なお以下では、説明の便宜上、対象液晶モジュール１０の表示部１５０におけるソースラインＳＬ１〜ＳＬ２ｍの本数を１０とし（ｍ＝５）、表示部１５０におけるゲートラインＧＬ１〜ＧＬｎの本数を８とし（ｎ＝８）とし、１表示ラインの画像データは１０個の画素データからなり、画像信号調製回路５０に対し、画像データが画素単位のシリアル画像信号として入力され出力されるものとする。

図８は、対象液晶モジュール１０におけるドライバＩＣ３００の出力端子Ｔ１〜Ｔ１０と表示部１５０のソースラインＳＬ１〜ＳＬ１０との接続関係を模式的に示す図である。既述のように対象液晶モジュール１０では、ドライバＩＣ３００における前半出力端子Ｔ１〜Ｔ５は奇数番目のソースラインＳＬ１，ＳＬ３，…，ＳＬ９にそれぞれ接続され、後半出力端子Ｔ６〜Ｔ１０は偶数番目のソースラインＳＬ１０，ＳＬ８，…，ＳＬ２にそれぞれ接続されている（図３参照）。このため、表示部１５０におけるソースラインＳＬ１〜ＳＬ１０に正しくデータ信号Ｓ１〜Ｓ１０を印加するためには、ドライバＩＣ３００の出力端子Ｔ１，Ｔ２，Ｔ３，Ｔ４，Ｔ５，Ｔ６，Ｔ７，Ｔ８，Ｔ９，Ｔ１０からデータ信号Ｓ１，Ｓ３，Ｓ５、Ｓ７，Ｓ９，Ｓ１０，Ｓ８，Ｓ６，Ｓ４，Ｓ２がそれぞれ出力されるように調製画像信号ＤＡｏｕｔを生成する必要がある。より一般的には、前半出力端子Ｔｋ（ｋ＝１〜ｍ）からデータ信号Ｓ2k-1が出力され、後半出力端子Ｔm+kからデータ信号Ｓ2(m-k+1)が出力されるように、調製画像信号ＤＡｏｕｔを生成する必要がある。

一方、ｉ番目のゲートラインＧＬｉが選択されたときにソースラインＳＬ１〜ＳＬ１０にそれぞれ印加すべきデータ信号Ｓ１〜Ｓ１０が示す画素データをそれぞれｄ（１，ｉ）〜ｄ（１０，ｉ）とすると、ｉ行目の表示ラインの画像データとして１０個の画素データｄ（１，ｉ）〜ｄ（１０，ｉ）が画素単位で順に原画像信号ＤＡｉｎとしてホスト８０から出力される。もし、この１０個の画素データｄ（１，ｉ）〜ｄ（１０，ｉ）を含む原画像信号ＤＡｉｎがそのまま対象液晶モジュール１０におけるドライバＩＣ３００に入力されると、画素データｄ（１，ｉ）〜ｄ（１０，ｉ）にそれぞれ対応するデータ信号Ｓ１〜Ｓ１０が出力端子Ｔ１〜Ｔ１０からそれぞれ出力される。このため、画像信号調製回路５０は、ソースラインＳＬ１〜ＳＬ１０に正しくデータ信号Ｓ１〜Ｓ１０を印加するために、図８に示す接続関係に応じて、原画像信号ＤＡｉｎに含まれる画素データｄ（１，ｉ）〜ｄ（１０，ｉ）の順序を図９に示すように並べ替えることにより調製画像信号ＤＡｏｕｔを生成する。すなわち、ｉ行目の表示ラインの画素データｄ（１，ｉ）〜ｄ（２ｍ，ｉ）のうち、奇数番目の画素データｄ（２ｋ−１，ｉ）がｋ番目に出力され、偶数番目の画素データｄ（２ｋ，ｉ）が２ｍ−ｋ＋１番目に出力されるように、調製画像信号ＤＡｏｕｔを生成する（ｋ＝１〜ｍ）。より一般的には、ｉ行目の表示ラインの画像データを構成する画素データｄ（１，ｉ）〜ｄ（２ｍ，ｉ）が、ドライバＩＣ３００の出力端子Ｔ１〜Ｔ２ｍとソースラインＳＬ１〜ＳＬ２ｍとの接続関係により当該出力端子Ｔ１〜Ｔ２ｍの配置順に対応付けられるソースラインＳＬ１〜ＳＬ２ｍの順序（ＳＬ１→ＳＬ３→…→ＳＬ４→ＳＬ２）に応じた順序（ｄ（１，ｉ）→ｄ（３，ｉ）→…→ｄ（４，ｉ）→ｄ（２，ｉ））で出力されるように、調製画像信号ＤＡｏｕｔを生成する（後述の図１１（Ｂ）参照）。

具体的には、入力制御回路５２は、或る水平期間において、原画像信号ＤＡｉｎの示すｉ行目の表示ラインの画素データｄ（１，ｉ）〜ｄ（１０，ｉ）を第１および第２ラインメモリのうちの一方のラインメモリに図９（Ａ）に示すように順次書き込む。出力制御回路５６は、次の水平期間において、当該ｉ行目の表示ラインの画素データｄ（１，ｉ）〜ｄ（１０，ｉ）を当該一方のラインメモリから図９（Ｂ）に示す順序で読み出してシリアル形式の調製画像信号ＤＡｏｕｔとして出力する。なお、当該或る水平期間において、出力制御回路５６は、第１および第２ラインメモリのうちの他方のラインメモリからｉ−１行目の表示ラインの画素データｄ（１，ｉ−１）〜ｄ（１０，ｉ−１）を図９（Ｂ）に示す順序に対応する順序で読み出す。また、当該次の水平期間において、入力制御回路５２は、原画像信号ＤＡｉｎの示すｉ＋１行目の表示ラインの画素データｄ（１，ｉ＋１）〜ｄ（１０，ｉ＋１）を当該他方のラインメモリに図９（Ａ）に示す順序に応じた順序で書き込む。

上記のような構成の画像信号調製回路５０では、原画像信号ＤＡｉｎから調製画像信号ＤＡｏｕｔへの変換処理、すなわちドライバＩＣ３００の出力端子Ｔ１〜Ｔ２ｍとソースラインＳＬ１〜ＳＬ２ｍとの接続関係に応じて各表示ラインの２ｍ個の画素データの出力順序を変更する処理は、メモリ５４からの各表示ラインの画像データ（２ｍ個の画素データ）の読み出し制御により実現されている。これに代えて、原画像信号ＤＡｉｎが示す各表示ラインの画像データのメモリ５４への書き込み制御により上記変換処理が実現されるように画像信号調製回路５０が構成されていてもよい。

この場合、原画像信号ＤＡｉｎが示すｉ行目の表示ラインの画素データｄ（１，ｉ）〜ｄ（１０，ｉ）が図９（Ａ）に示す順序でシリアルに入力されると、入力制御回路５２は、メモリ５４を構成する第１および第２ラインメモリのうち当該画素データｄ（１，ｉ）〜ｄ（１０，ｉ）を書き込むべき一方のラインメモリに次のように書き込む。すなわち、当該一方のラインメモリが１画素データをそれぞれに格納可能な１０個のメモリ要素Ｐ［１］〜Ｐ［１０］から構成されるものとすると、入力制御回路５２は、或る水平期間において、当該画素データｄ（１，ｉ）〜ｄ（１０，ｉ）を図９（Ｂ）に示すように当該一方のラインメモリに書き込む。出力制御回路５６は、次の水平期間において、当該一方のラインメモリにおけるメモリ要素Ｐ［１］〜Ｐ［１０］の先頭から順に読み出してシリアル形式の調製画像信号ＤＡｏｕｔとして出力する。より一般的には、入力制御回路５２は、或る水平期間において画素データｄ（２ｋ−１，ｉ）をメモリ要素Ｐ［ｋ］に書き込むとともに画素データｄ（２ｋ，ｉ）をメモリ要素Ｐ［２ｍ−ｋ＋１］に書き込む（ｋ＝１〜ｍ）。出力制御回路５６は、次の水平期間において当該一方のラインメモリにおけるメモリ要素Ｐ［１］〜Ｐ［２ｍ］の先頭から画素データを順に読み出してシリアル形式の調製画像信号ＤＡｏｕｔとして出力する。

なおこの場合、当該或る水平期間において、出力制御回路５６は、第１および第２ラインメモリのうちの他方のラインメモリを構成するメモリ要素Ｑ［１］〜Ｑ［１０］の先頭から順にｉ−１行目の表示ラインの画素データｄ（１，ｉ−１）〜ｄ（１０，ｉ−１）を読み出してシリアル形式の調製画像信号ＤＡｏｕｔとして出力する。また、当該次の水平期間において、入力制御回路５２は、ｉ＋１行目の表示ラインの画素データｄ（１，ｉ＋１）〜ｄ（１０，ｉ＋１）を図９（Ｂ）に示す順序に応じた順序で当該他のラインメモリに書き込む。

＜１．４ 作用および効果＞
上記のような本実施形態によれば、表示画像信号としてホスト８０から出力される原画像信号ＤＡｉｎは、画像信号調製回路５０により調製画像信号ＤＡｏｕｔに変換され、この調製画像信号ＤＡｏｕｔが液晶モジュール１０のドライバＩＣ３００に入力される。この調製画像信号ＤＡｏｕｔは、原画像信号ＤＡｉｎが示す各表示ラインの２ｍ個の画素データの順序を端子横出し形態の液晶モジュール１０（図３）におけるドライバＩＣ３００の出力端子Ｔ１〜Ｔ２ｍとソースラインＳＬ１〜ＳＬ２ｍとの接続関係に応じて変更することにより得られたものである（図８、図９参照）。このため、ドライバＩＣ３００として、通常の駆動回路、例えばスマートフォンにおける液晶モジュール用に設計されたドライバＩＣを、対象液晶モジュール１０のような端子横出し形態の液晶モジュールにおいて使用することができる。すなわち、上記接続関係に応じて専用化された駆動回路をドライバＩＣ３００として使用する必要はない。このような本実施形態の作用および効果を図１０および図１１を参照して具体的に説明する。なお以下の説明では、液晶パネル１００内の表示部１５０におけるソースラインの本数を１０とし、ゲートラインの本数を８とする。また図１０および図１１では、ｉ番目のゲートラインＧＬｉおよびｊ番目のソースラインＳＬｊに対応する画素形成部１１０（以下、他の画素形成部と区別する場合には符号“１１０”に代えて符号“Ｐ（ｊ，ｉ）”を使用する）にデータ信号Ｓｊを与えて書き込むべき画素データｄ（ｊ，ｉ）を“（ｊ，ｉ）”と略記する。

例えば図１０に示すような画像を表す原画像信号ＤＡｉｎは、図１０に示すような画像を表す調製画像信号ＤＡｏｕｔに画像信号調製回路５０により変換されて、ドライバＩＣ３００に画素単位のシリアル信号として入力される。この場合、例えば１行目の表示ラインの画像データとして図１１（Ａ）に示す１０個の画素データが１水平期間における調製画像信号ＤＡｏｕｔとしてドライバＩＣ３００に入力される。当該１水平期間の次の水平期間では、図１１（Ｂ）に示すように、これらの画素データに対応する１０個のデータ信号がドライバＩＣ３００の出力端子Ｔ１〜Ｔ２ｍから出力され、既述の接続関係にしたがって、ソースラインＳＬ１〜ＳＬ１０に印加される。図１１（Ａ）（Ｂ）からわかるように、画像信号調製回路５０から出力される調製画像信号ＤＡｏｕｔに基づきソースラインＳＬ１〜ＳＬ１０にはデータ信号Ｓ１〜Ｓ１０が正しく印加される。このとき、走査信号Ｇ１はアクティブであってゲートラインＧＬ１が選択されているので、データ信号Ｓ１〜Ｓ１０が示す画素データｄ（１，１）、ｄ（２，１）、…、ｄ（１０，１）が画素形成部Ｐ（１，１）、Ｐ（２，１）、…、Ｐ（１０，１）にそれぞれ書き込まれる。

以上のように本実施形態によれば、ホスト８０からの原画像信号ＤＡｉｎが画像信号調製回路５０によりドライバＩＣ３００の出力端子Ｔ１〜Ｔ２ｍとソースラインＳＬ１〜ＳＬ２ｍとの接続関係に基づき調製画像信号ＤＡｏｕｔに変換され、その調製画像信号ＤＡｏｕｔがドライバＩＣ３００に入力されるので、端子横出し形態の液晶モジュールにおいても専用のドライバＩＣを使用することなく通常のドライバＩＣによりソースラインＳＬ１〜ＳＬ２ｍが正しく駆動される。例えば、端子横出し形態の液晶モジュールにおけるドライバＩＣとしてスマートフォン等における液晶モジュールで使用される汎用ドライバを使用することができる。

したがって、ランドスケープ型のような端子横出し形態の液晶モジュールを従来よりも短期間かつ低コストで提供することができる。すなわち、端子横出し形態の液晶モジュールに専用化したカスタムドライバＩＣを使用する場合、その開発期間（仕様検討から回路設計、レイアウトを経て製造までの期間）は８〜１０ヶ月程度（仕様によっては１０ヶ月以上）となるのに対し、画像信号調製回路５０を簡易ＡＳＩＣ（Application Specific Integrated Circuit）として開発した場合であっても開発期間をほぼ半減することができる。また、画像信号調製回路５０を簡易ＡＳＩＣとして開発した場合、その開発費用はカスタムドライバＩＣの開発費用の数分の１程度となる。

なお、本実施形態ではドライバＩＣ３００の出力端子の数およびソースラインの数を偶数（２ｍ）としているが、上記説明から明らかなように、これらの数が奇数であっても、同様の構成を有する画像信号調製回路が実現可能である。この点は、後述の他の実施形態においても同様である。

＜２．第２の実施形態＞
次に、第２の実施形態に係る画像信号調製回路５０および当該画像信号調製回路５０から出力される調製画像信号をＤＡｏｕｔを受け取る液晶表示モジュール（対象液晶モジュール）１０について説明する。本実施形態に係る画像信号調製回路５０における変換処理および本対象液晶モジュール１０におけるドライバＩＣの出力端子と表示部のソースラインとの接続関係は上記第１の実施形態と相違するが、当該画像信号調製回路５０を使用する装置（対象装置）における他の構成は同様であるので、同一または対応する部分には同一の参照符号を付して詳しい説明を省略する。なお、このことは後述の第３から第６の実施形態に関しても同様である。

図１２は、本対象液晶モジュール１０におけるドライバＩＣ３００の出力端子Ｔ１〜Ｔ６ｍと表示部１５０のソースラインＳＬｒ１，ＳＬｇ１，ＳＬｂ１〜ＳＬｒ２ｍ，ＳＬｇ２ｍ，ＳＬｂ２ｍとの接続関係を説明するための図である。本対象液晶モジュール１０は、赤（Ｒ）、緑（Ｇ）、青（Ｂ）からなる３原色によりカラー画像を表示し、これに対応して、表示部１５０にはＲ副画素、Ｇ副画素、Ｂ副画素をそれぞれ形成するためのＲ副画素形成部、Ｇ副画素形成部、Ｂ副画素形成部がゲートラインの延在方向に隣接して配置されている。すなわち、本実施形態の対象液晶モジュール１０では、表示すべき画像の各画素を形成するための画素形成部が、Ｒ副画素形成部、Ｇ副画素形成部、およびＢ副画素形成部から構成されており、各画素を表す画素データは、Ｒ副画素形成部、Ｇ副画素形成部、およびＢ副画素形成部にそれぞれ書き込むべきＲ副画素データ、Ｇ副画素データ、およびＢ副画素データからなる。各副画素形成部は、上記第１の実施形態の対象液晶モジュールにおける画素形成部１１０と同様の構成を有しており（図３参照）、表示部１５０における６ｍ本のソースラインＳＬｒ１，ＳＬｇ１，ＳＬｂ１〜ＳＬｒ２ｍ，ＳＬｇ２ｍ，ＳＬｂ２ｍのいずれか１つに対応するとともにｎ本のゲートラインＧＬ１〜ＧＬｎのいずれか１つに対応する。各画素形成部を区別しない場合には同じ符号“１１０”で示すものとする。

表示部１５０には、Ｒ副画素形成部に接続されるＲソースラインＳＬｒｊと、Ｇ副画素形成部に接続されるＧソースラインＳＬｇｊと、Ｂ副画素形成部に接続されるＢソースラインＳＬｂｊとからなる３本のソースラインを１組とする２ｍ組のソースライン群が配設されており（ｊ＝１〜２ｍ）、これに対応して、ドライバＩＣ３００は６ｍ個の出力端子Ｔ１〜Ｔ６ｍを有している。図１２では、各矩形が副画素形成部１１０を示し、各副画素形成部１１０に付された“Ｘｊｉ”（Ｘ＝Ｒ，Ｇ，Ｂ）は、その副画素形成部１１０に書き込むべき画素データを示している。すなわち“Ｒｊｉ”は、ｉ番目のゲートラインＧＬｉおよびｊ組目のＲソースラインＳＬｒｊに接続されたＲ副画素形成部（以下「ｉ行ｊ組目のＲ副画素形成部」という）１１０に書き込むべきＲ副画素データを示し、“Ｇｊｉ”は、ｉ番目のゲートラインＧＬｉおよびｊ組目のＧソースラインＳＬｇｊに接続されたＧ副画素形成部（以下「ｉ行ｊ組目のＧ副画素形成部」という）１１０に書き込むべきＧ副画素データを示し、“Ｂｊｉ”は、ｉ番目のゲートラインＧＬｉおよびｊ組目のＢソースラインＳＬｂｊに接続されたＢ副画素形成部（以下「ｉ行ｊ組目のＢ副画素形成部」という）１１０に書き込むべきＢ副画素データを示している。

上記のような表示部１５０における構成およびその構成要素の名称や符号については、以下に述べる他の実施形態においても同様である。

図１２に示すように、本対象液晶モジュール１０では、ＲソースラインＳＬｒｊ、ＧソースラインＳＬｇｊ、およびＢソースラインＳＬｂｊからなる３本のソースラインを１組として、上記第１の実施形態の場合と同様の形態で、ドライバＩＣ３００の６ｍ個の出力端子Ｔ１〜Ｔ６ｍと２ｍ組（６ｍ本）のソースラインＳＬｒ１，ＳＬｇ１，ＳＬｂ１〜ＳＬｒｍ，ＳＬｇｍ，ＳＬｂｍとが接続されている。

Ｒ、Ｇ、およびＢ副画素データからなる画素データを単位とするシリアル形式の原画像信号ＤＡｉｎがホスト８０から画像信号調製回路５０に入力されるものとすると、原画像信号ＤＡｉｎが示すｉ行目の表示ラインの画像データについては、図１２に示す副画素形成部１１０の配置順に従った順序で１画素データずつ画像信号調製回路５０に入力される。すなわち、Ｒ副画素データＲｊｉとＧ副画素データＧｊｉとＢ副画素データＢｊｉからなる１つの画素データを“（Ｒｊｉ，Ｇｊｉ，Ｂｊｉ）”で示すものとすると、原画像信号ＤＡｉｎが示すｉ行目の表示ラインの画像データとして、２ｍ個の画素データ（Ｒ１ｉ，Ｇ１ｉ，Ｂ１ｉ）、（Ｒ２ｉ，Ｇ２ｉ，Ｂ２ｉ）、…、（Ｒ（２ｍ）ｉ，Ｇ（２ｍ）ｉ，Ｂ（２ｍ）ｉ）がこの順に１画素データずつ画像信号調製回路５０に入力される。画像信号調製回路５０は、これら２ｍ個の画素データの順序を本対象液晶モジュール１０におけるドライバＩＣ３００の出力端子Ｔ１〜Ｔ６ｍとソースラインＳＬ１〜ＳＬ６ｍとの接続関係に応じて変更することにより（図９、図１２参照）、図１３（Ａ）に示すようなシリアル画像信号（以下「第ｉ行画像信号」という）ＤＡｏ＿ｉを生成する。画像信号調製回路５０から出力される調製画像信号ＤＡｏｕｔは、この第ｉ行画像信号ＤＡｏ＿ｉをｉ行目の表示ラインの画像データを示す信号として含んでいる。なお、図１３（Ａ）に示すような画素単位のシリアル画像信号を第ｉ行画像信号ＤＡｏ＿ｉとして生成する代わりに、図１３（Ｂ）に示すような副画素単位のシリアル画像信号を第ｉ行画像信号ＤＡｏ＿ｉとして生成してもよい。

このような調製画像信号ＤＡｏｕｔが本対象液晶モジュール１０のドライバＩＣ３００に入力されると、このドライバＩＣ３００の出力端子Ｔ１〜Ｔ６ｍから、調製画像信号ＤＡｏｕｔに含まれる第ｉ行画像信号ＤＡｏ＿ｉが示す画素データの順序に応じた配置順でデータ信号が出力される。図１４は、調製画像信号ＤＡｏｕｔに含まれる第ｉ行画像信号ＤＡｐ＿ｉとドライバＩＣ３００の出力端子Ｔ１〜Ｔ６ｍから出力されるデータ信号との関係を示すタイミングチャートである（ただし、図１４ではｍ＝５とする）。図１４では、出力端子Ｔ１〜Ｔ６ｍ（Ｔ１〜Ｔ３０）のそれぞれから出力されるデータ信号は、そのデータ信号が示す副画素データの符号“Ｘｊｉ”（Ｘ＝Ｒ，Ｇ，Ｂ；ｊ＝１〜２ｍ；ｉ＝１〜ｎ）で示されている（この点は後述の図１７、図２０、図２５においても同様）。図１４に示すように、例えば水平期間ｔ０〜ｔ１では、調製画像信号ＤＡｏｕｔとしてシリアル形式の第１行画像信号ＤＡｏ＿１がドライバＩＣ３００に入力され、次の水平期間ｔ１〜ｔ２において、この第１行画像信号ＤＡｏ＿１に基づき副画素データＲ１１，Ｇ１１，Ｂ１１，Ｒ３１，Ｇ３１，Ｂ３１，…，Ｒ４１，Ｇ４１，Ｂ４１，Ｒ２１，Ｇ２１，Ｂ２１をそれぞれ示すデータ信号が出力端子Ｔ１〜Ｔ６ｍからそれぞれ出力される。

上記のようにＲ副画素形成部、Ｇ副画素形成部、Ｂ副画素形成部からなる３個の副画素形成部により各画素が形成される液晶モジュールを対象とする本実施形態においても、ホスト８０からの原画像信号ＤＡｉｎが画像信号調製回路５０によりドライバＩＣ３００の出力端子Ｔ１〜Ｔ６ｍとソースラインＳＬ１〜ＳＬ６ｍとの接続関係に基づき調製画像信号ＤＡｏｕｔに変換され、その調製画像信号ＤＡｏｕｔがドライバＩＣ３００に入力される。このため、当該液晶モジュールが端子横出し形態であっても、専用のドライバＩＣを使用することなく通常のドライバＩＣによりソースラインＳＬ１〜ＳＬ６ｍが正しく駆動される。したがって、本実施形態も上記第１の実施形態と同様の効果を奏する。

＜３．第３の実施形態＞
次に、第３の実施形態に係る画像信号調製回路５０および当該画像信号調製回路５０から出力される調製画像信号をＤＡｏｕｔを受け取る液晶表示モジュール（対象液晶モジュール）１０について説明する。

図１５は、本対象液晶モジュール１０におけるドライバＩＣ３００の出力端子Ｔ１〜Ｔ２ｍと表示部１５０のソースラインＳＬｒ１，ＳＬｇ１，ＳＬｂ１〜ＳＬｒ２ｍ，ＳＬｇ２ｍ，ＳＬｂ２ｍとの接続関係を説明するための図である。本対象液晶モジュール１０も、上記第２の実施形態の対象液晶モジュール１０と同様（図１２参照）、赤（Ｒ）、緑（Ｇ）、青（Ｂ）からなる３原色によりカラー画像を表示し、これに対応して、表示部１５０にはＲ副画素、Ｇ副画素、Ｂ副画素をそれぞれ形成するためのＲ副画素形成部、Ｇ副画素形成部、Ｂ副画素形成部がゲートラインの延在方向に隣接して配置されている。しかし、本実施形態の対象液晶モジュール１０では、表示部１５０に配設された２ｍ組のソースライン群の各組につき、当該組を構成するＲソースラインＳＬｒｊ、ＧソースラインＳＬｇｊ、およびＢソースラインＳＬｂｊが時分割的に駆動される（以下、この駆動方式を「ＳＳＤ（Source Shared Driving）方式」という）。

すなわち表示部１５０には、２ｍ組のソースライン群にそれぞれ対応する２ｍ個のデマルチプレクサ１５１〜１５（２ｍ）が設けられている。これに対応してドライバＩＣ３００は、２ｍ個の出力端子Ｔ１〜Ｔ２ｍを有しており、各出力端子からＲ副画素データ、Ｇ副画素データ、Ｂ副画素データをそれぞれ示すデータ信号を時分割的に出力する。各デマルチプレクサ１５ｊは、スイッチング素子としての３個のＴＦＴを用いて構成され、当該３個のスイッチング素子の一方の導通端子は、対応する組のＲソースラインＳＬｒｊ、ＧソースラインＳＬｇｊ、およびＢソースラインＳＬｂｊにそれぞれ接続され、当該３個のスイッチング素子の他方の導通端子は互いに接続されると共に多重化データ線ＤＬｊによってドライバＩＣ３００のいずれかの出力端子に接続されている（ｊ＝１，２，…，２ｍ）。すなわち、図１５に示すように、このような２ｍ組のソースライン群にそれぞれ対応する２ｍ個のデマルチプレクサ１５１〜１５（２ｍ）は、２ｍ本の多重化データ線ＤＬ１〜ＤＬ２ｍによって、上記第１の実施形態の場合と同様の形態でドライバＩＣ３００の２ｍ個の出力端子Ｔ１〜Ｔ２ｍにそれぞれ接続されている。上記第１の実施形態の対象液晶モジュール１０における接続関係を示す図８において“ＳＬｊ”（ｊ＝１〜１０）を“１５ｊ”で置き換えると、図８は、本実施形態の対象液晶モジュール１０における出力端子Ｔ１〜Ｔ２ｍとデマルチプレクサ１５１〜１５（２ｍ）との関係を示す図となる（ただし図８ではｍ＝５である）。

またドライバＩＣ３００では、各水平期間において各デマルチプレクサ１５ｊ内の３個のスイッチング素子を時間的に重ならないように順次にオン状態とするための接続制御信号ＳＳＤｒ，ＳＳＤｇ，ＳＳＤｂが生成される。各デマルチプレクサ１５ｊにおける３個のスイッチング素子のうち、ＲソースラインＳＬｒｊに接続されるスイッチング素子には接続制御信号ＳＳＤｒ（以下「Ｒ接続制御信号ＳＳＤｒ」ともいう）が与えられ、ＧソースラインＳＬｇｊに接続されるスイッチング素子には接続制御信号ＳＳＤｇ（以下「Ｇ接続制御信号ＳＳＤｇ」ともいう）が与えられ、ＢソースラインＳＬｂｊに接続されるスイッチング素子には接続制御信号ＳＳＤｂ（以下「Ｂ接続制御信号ＳＳＤｂ」ともいう）が与えられる。

副画素データを単位とするシリアル形式の原画像信号ＤＡｉｎがホスト８０から画像信号調製回路５０に入力されるものとすると、原画像信号ＤＡｉｎが示すｉ行目の表示ラインの画像データについては、図１５に示す副画素形成部１１０の配置順に従った順序で１副画素データずつ画像信号調製回路５０に入力される。すなわち、原画像信号ＤＡｉｎが示すｉ行目の表示ラインの画像データとして、６ｍ個の副画素データＲ１ｉ，Ｇ１ｉ，Ｂ１ｉ，Ｒ２ｉ，Ｇ２ｉ，Ｂ２ｉ，…，Ｒ（２ｍ）ｉ，Ｇ（２ｍ）ｉ，Ｂ（２ｍ）ｉがこの順に１副画素データずつ画像信号調製回路５０に入力される。画像信号調製回路５０は、これら６ｍ個の副画素データの順序を、各デマルチプレクサ１５ｊの動作（逆多重化）を考慮しつつ本対象液晶モジュール１０におけるドライバＩＣ３００の出力端子Ｔ１〜Ｔ２ｍとデマルチプレクサ１５１〜１５（２ｍ）との接続関係に応じて変更することにより（図９、図１５参照）、図１６に示すようなシリアル形式の画像信号（以下「第ｉ行多重化画像信号」という）ＤＡｏ＿ｉを生成する。この第ｉ行多重化画像信号ＤＡｏ＿ｉは、第ｉ行Ｒ画像信号ＤＡｏ＿Ｒｉと第ｉ行Ｇ画像信号ＤＡｏ＿Ｇｉと第ｉ行Ｂ画像信号ＤＡｏ＿Ｂｉを順に連結した副画素単位のシリアル信号である。画像信号調製回路５０から出力される調製画像信号ＤＡｏｕｔは、このような第ｉ行多重化画像信号ＤＡｏ＿ｉをｉ行目の表示ラインの画像データを示す信号として含んでいる。

本実施形態では、各水平期間がＲ期間ＴｒとＧ期間ＴｇとＢ期間Ｔｂからなり、このような第ｉ行Ｒ画像信号ＤＡｏ＿Ｒｉ、第ｉ行Ｇ画像信号ＤＡｏ＿Ｇｉ、および第ｉ行Ｂ画像信号ＤＡｏ＿Ｂｉを含む調製画像信号ＤＡｏｕｔが本対象液晶モジュール１０のドライバＩＣ３００に入力されると、ｉ番目のゲートラインＧＬｉが選択される水平期間のうち、Ｒ期間Ｔｒでは、第ｉ行Ｒ画像信号ＤＡｏ＿Ｒｉが示す２ｍ個のＲ副画素データの順序に応じた配置順でデータ信号がドライバＩＣ３００の出力端子Ｔ１〜Ｔ２ｍから出力され、Ｇ期間Ｔｇでは、第ｉ行Ｇ画像信号ＤＡｏ＿Ｇｉが示す２ｍ個のＧ副画素データの順序に応じた配置順でデータ信号がドライバＩＣ３００の出力端子Ｔ１〜Ｔ２ｍから出力され、Ｂ期間Ｔｂでは、第ｉ行Ｂ画像信号ＤＡｏ＿Ｂｉが示す２ｍ個のＢ副画素データの順序に応じた配置順でデータ信号がドライバＩＣ３００の出力端子Ｔ１〜Ｔ２ｍから出力される。

図１７は、調製画像信号ＤＡｏｕｔに含まれる第ｉ行Ｒ画像信号ＤＡｏ＿Ｒｉ、第ｉ行Ｇ画像信号ＤＡｏ＿Ｇｉ、および第ｉ行Ｂ画像信号ＤＡｏ＿ＢｉとドライバＩＣ３００の出力端子Ｔ１〜Ｔ２ｍから出力されるデータ信号との関係を示すタイミングチャートである。図１７に示すように、例えば１行目のゲートラインＧＬ１が選択される水平期間ｔ１〜ｔ４の直前のＢ期間Ｔｂ（ｔ０〜ｔ１）の間に、調製画像信号ＤＡｏｕｔとしてシリアル形式の第１行Ｒ画像信号ＤＡｏ＿Ｒ１がドライバＩＣ３００に入力され、その水平期間ｔ１〜ｔ４のうちＲ期間Ｔｒ（ｔ１〜ｔ２）において、この第１行Ｒ画像信号ＤＡｏ＿Ｒ１に基づき副画素データＲ１１，Ｒ３１，Ｒ５１，…，Ｒ６１，Ｒ４１，Ｒ２１をそれぞれ示すデータ信号が出力端子Ｔ１〜Ｔ２ｍからそれぞれ出力される。このＲ期間Ｔｒ（ｔ１〜ｔ２）では、Ｒ接続制御信号ＳＳＤｒがハイレベル（アクティブ）であるので、出力端子Ｔ１〜Ｔ２ｍから出力されるデータ信号は、出力端子Ｔ１〜Ｔ２ｍとデマルチプレクサ１５１〜１５ｍとの接続関係に基づき、ＲソースラインＳＬｒ１，ＳＬｒ３，ＳＬｒ５，…，ＳＬｒ６，ＳＬｒ４，ＳＬｒ２にそれぞれ印加される。また、このＲ期間Ｔｒ（ｔ１〜ｔ２）の間に、調製画像信号ＤＡｏｕｔとしてシリアル形式の第１行Ｇ画像信号ＤＡｏ＿Ｇ１がドライバＩＣ３００に入力され、Ｇ期間Ｔｇ（ｔ２〜ｔ３）において、この第１行Ｇ画像信号ＤＡｏ＿Ｇ１に基づき副画素データＧ１１，Ｇ３１，Ｇ５１，…，Ｇ６１，Ｇ４１，Ｇ２１をそれぞれ示すデータ信号が出力端子Ｔ１〜Ｔ２ｍからそれぞれ出力される。このＧ期間Ｔｇ（ｔ２〜ｔ３）では、Ｇ接続制御信号ＳＳＤｇがハイレベル（アクティブ）であるので、出力端子Ｔ１〜Ｔ２ｍから出力されるデータ信号はＧソースラインＳＬｇ１，ＳＬｇ３，ＳＬｇ５，…，ＳＬｇ６，ＳＬｇ４，ＳＬｇ２にそれぞれ印加される。また、このＧ期間Ｔｇ（ｔ２〜ｔ３）の間に、調製画像信号ＤＡｏｕｔとしてシリアル形式の第１行Ｂ画像信号ＤＡｏ＿Ｂ１がドライバＩＣ３００に入力され、Ｂ期間Ｔｂ（ｔ３〜ｔ４）において、この第１行Ｂ画像信号ＤＡｏ＿Ｂ１に基づき副画素データＢ１１，Ｂ３１，Ｂ５１，…，Ｂ６１，Ｂ４１，Ｂ２１をそれぞれ示すデータ信号が出力端子Ｔ１〜Ｔ２ｍからそれぞれ出力される。このＢ期間Ｔｂ（ｔ３〜ｔ４）では、Ｂ接続制御信号ＳＳＤｂがハイレベル（アクティブ）であるので、出力端子Ｔ１〜Ｔ２ｍから出力されるデータ信号はＢソースラインＳＬｂ１，ＳＬｂ３，ＳＬｂ５，…，ＳＬｂ６，ＳＬｂ４，ＳＬｂ２にそれぞれ印加される。

上記のようにＲ副画素形成部、Ｇ副画素形成部、Ｂ副画素形成部からなる３個の副画素形成部により各画素が形成されるＳＳＤ方式の液晶モジュールを対象とする本実施形態においても、ホスト８０からの原画像信号ＤＡｉｎが画像信号調製回路５０によりドライバＩＣ３００の出力端子Ｔ１〜Ｔ２ｍとデマルチプレクサ１５１〜１５２ｍとの接続関係に基づき調製画像信号ＤＡｏｕｔに変換され、その調製画像信号ＤＡｏｕｔがドライバＩＣ３００に入力される。このため、当該液晶モジュールが端子横出し形態であっても、専用のドライバＩＣを使用することなく通常のドライバＩＣによりソースラインＳＬｒ１，ＳＬｇ１，ＳＬｂ１〜ＳＬｒ２ｍ，ＳＬｇ２ｍ，ＳＬｂ２ｍが正しく駆動される。したがって、本実施形態も上記第１の実施形態と同様の効果を奏する。

＜４．第４の実施形態＞
次に、第４の実施形態に係る画像信号調製回路５０および当該画像信号調製回路５０から出力される調製画像信号をＤＡｏｕｔを受け取る液晶表示モジュール（対象液晶モジュール）１０について説明する。

図１８は、本対象液晶モジュール１０におけるドライバＩＣ３００の出力端子Ｔ１〜Ｔ２ｍと表示部１５０のソースラインＳＬｒ１，ＳＬｇ１，ＳＬｂ１〜ＳＬｒ４ｍ，ＳＬｇ４ｍ，ＳＬｂ４ｍとの接続関係を説明するための図である。本対象液晶モジュール１０も、上記第２および第３の実施形態の対象液晶モジュールと同様（図１２、図１５参照）、赤（Ｒ）、緑（Ｇ）、青（Ｂ）からなる３原色によりカラー画像を表示し、これに対応して、表示部１５０にはＲ副画素、Ｇ副画素、Ｂ副画素をそれぞれ形成するためのＲ副画素形成部、Ｇ副画素形成部、Ｂ副画素形成部がゲートラインの延在方向に隣接して配置されている。また、本実施形態の対象液晶モジュール１０においても、上記第３の実施形態の対象液晶モジュール１０と同様、ＳＳＤ方式が採用されているが、その多重度が６である点で上記第３の実施形態の対象液晶モジュール１０と相違する。

すなわち、本実施形態の対象液晶モジュール１０では、互いに隣接するＲソースラインＳＬｒ２ｊ−１、ＧソースラインＳＬｇ２ｊ−１、ＢソースラインＳＬｂ２ｊ−１、ＲソースラインＳＬｒ２ｊ、ＧソースラインＳＬｇ２ｊ、およびＢソースラインＳＬｂ２ｊからなる６本のソースラインを１組とする２ｍ組のソースライン群（１２ｍ本のソースライン）が配置されており（ｊ＝１〜２ｍ）、これに対応して、ドライバＩＣ３００は２ｍ個の出力端子Ｔ１〜Ｔ２ｍを有している。表示部１５０に配設された各組のソースライン群につき、当該組を構成する６本のソースラインＳＬｒ２ｊ−１，ＳＬｇ２ｊ−１，ＳＬｂ２ｊ−１，ＳＬｒ２ｊ，ＳＬｇ２ｊ，ＳＬｂ２ｊが時分割的に駆動される。

このために表示部１５０には、２ｍ組のソースライン群にそれぞれ対応する２ｍ個のデマルチプレクサ１５１〜１５（２ｍ）が設けられており、ドライバＩＣ３００は、各水平期間において、２画素分のＲ副画素データ、Ｇ副画素データ、Ｂ副画素データからなる６個の副画素データをそれぞれ示すデータ信号を各出力端子Ｔｊから時分割的に出力する。各デマルチプレクサ１５ｊは、スイッチング素子としての６個のＴＦＴを用いて構成され、当該６個のスイッチング素子の一方の導通端子は、対応する組のＲソースラインＳＬｒ２ｊ−１、ＧソースラインＳＬｇ２ｊ−１、ＢソースラインＳＬｂ２ｊ−１、ＲソースラインＳＬｒ２ｊ、ＧソースラインＳＬｇ２ｊ、およびＢソースラインＳＬｂ２ｊにそれぞれ接続され、当該６個のスイッチング素子の他方の導通端子は互いに接続されると共に多重化データ線ＤＬｊによってドライバＩＣ３００のいずれかの出力端子に接続されている（ｊ＝１〜２ｍ）。すなわち、図１８に示すように、このような２ｍ組のソースライン群にそれぞれ対応する２ｍ個のデマルチプレクサ１５１〜１５（２ｍ）は、２ｍ本の多重化データ線ＤＬ１〜ＤＬ２ｍによって、上記第１および第３の実施形態の場合と同様の形態でドライバＩＣ３００の２ｍ個の出力端子Ｔ１〜Ｔ２ｍにそれぞれ接続されている。

またドライバＩＣ３００では、各水平期間において各デマルチプレクサ１５ｊ内の６個のスイッチング素子を時間的に重ならないように順次にオン状態とするための接続制御信号ＳＳＤｒ１，ＳＳＤｇ１，ＳＳＤｂ１，ＳＳＤｒ２，ＳＳＤｇ２，ＳＳＤｂ２が生成される。各デマルチプレクサ１５ｊにおける６個のスイッチング素子のうち、奇数番目のＲソースラインＳＬｒ２ｊ−１に接続されるスイッチング素子には接続制御信号ＳＳＤｒ１（以下「第１Ｒ接続制御信号ＳＳＤｒ１」ともいう）が与えられ、奇数番目のＧソースラインＳＬｇ２ｊ−１に接続されるスイッチング素子には接続制御信号ＳＳＤｇ１（以下「第１Ｇ接続制御信号ＳＳＤｇ１」ともいう）が与えられ、奇数番目のＢソースラインＳＬｂ２ｊ−１に接続されるスイッチング素子には接続制御信号ＳＳＤｂ１（以下「第１Ｂ接続制御信号ＳＳＤｂ１」ともいう）が与えられ、偶数番目のＲソースラインＳＬｒ２ｊに接続されるスイッチング素子には接続制御信号ＳＳＤｒ２（以下「第２Ｒ接続制御信号ＳＳＤｒ２」ともいう）が与えられ、偶数番目のＧソースラインＳＬｇ２ｊに接続されるスイッチング素子には接続制御信号ＳＳＤｇ２（以上「第２Ｇ接続制御信号ＳＳＤｇ２」ともいう）が与えられ、偶数番目のＢソースラインＳＬｂ２ｊに接続されるスイッチング素子には接続制御信号ＳＳＤｂ２（以下「第２Ｂ接続制御信号ＳＳＤｂ２」ともいう）が与えられる。

副画素データを単位とするシリアル形式の原画像信号ＤＡｉｎがホスト８０から画像信号調製回路５０に入力されるものとすると、原画像信号ＤＡｉｎが示すｉ行目の表示ラインの画像データについては、図１８に示す副画素形成部１１０の配置順に従った順序で１副画素データずつ画像信号調製回路５０に入力される。すなわち、原画像信号ＤＡｉｎが示すｉ行目の表示ラインの画像データとして、１２ｍ個の副画素データＲ１ｉ，Ｇ１ｉ，Ｂ１ｉ，Ｒ２ｉ，Ｇ２ｉ，Ｂ２ｉ，…，Ｒ（４ｍ）ｉ，Ｇ（４ｍ）ｉ，Ｂ（４ｍ）ｉがこの順に１副画素データずつ画像信号調製回路５０に入力される。画像信号調製回路５０は、これら１２ｍ個の副画素データの順序を、各デマルチプレクサ１５ｊの動作（逆多重化）を考慮しつつ本対象液晶モジュール１０におけるドライバＩＣ３００の出力端子Ｔ１〜Ｔ２ｍとデマルチプレクサ１５１〜１５（２ｍ）との接続関係に応じて変更することにより（図９、図１８参照）、図１９に示すようなシリアル画像信号（以下「第ｉ行多重化画像信号」という）ＤＡｏ＿ｉを生成する。この第ｉ行多重化画像信号ＤＡｏ＿ｉは、第ｉ行第１Ｒ画像信号ＤＡｏ１＿Ｒｉと第ｉ行第１Ｇ画像信号ＤＡｏ１＿Ｇｉと第ｉ行第１Ｂ画像信号ＤＡｏ１＿Ｂｉと第ｉ行第２Ｒ画像信号ＤＡｏ２＿Ｒｉと第ｉ行第２Ｇ画像信号ＤＡｏ２＿Ｇｉと第ｉ行第２Ｂ画像信号ＤＡｏ２＿Ｂｉとを順に連結した副画素単位のシリアル信号である。画像信号調製回路５０から出力される調製画像信号ＤＡｏｕｔは、このような第ｉ行多重化画像信号ＤＡｏ＿ｉをｉ行目の表示ラインの画像データを示す信号として含んでいる。

本実施形態では、各水平期間が第１Ｒ期間Ｔｒ１と第１Ｇ期間Ｔｇ１と第１Ｂ期間Ｔｂ１と第２Ｒ期間Ｔｒ２と第２Ｇ期間Ｔｇ２と第２Ｂ期間Ｔｂ２からなり、このような第ｉ行第１Ｒ画像信号ＤＡｏ１＿Ｒｉ、第ｉ行第１Ｇ画像信号ＤＡｏ１＿Ｇｉ、第ｉ行第１Ｂ画像信号ＤＡｏ１＿Ｂｉ、第ｉ行第２Ｒ画像信号ＤＡｏ２＿Ｒｉ、第ｉ行第２Ｇ画像信号ＤＡｏ２＿Ｇｉ、および第ｉ行第２Ｂ画像信号ＤＡｏ２＿Ｂｉを含む調製画像信号ＤＡｏｕｔが本対象液晶モジュール１０のドライバＩＣ３００に入力されると、ｉ番目のゲートラインＧＬｉが選択される水平期間のうち、第１Ｒ期間Ｔｒ１では第ｉ行第１Ｒ画像信号ＤＡｏ１＿Ｒｉが示す２ｍ個のＲ副画素データの順序に応じた配置順で、第１Ｇ期間Ｔｇ１では第ｉ行第１Ｇ画像信号ＤＡｏ１＿Ｇｉが示す２ｍ個のＧ副画素データの順序に応じた配置順で、第１Ｂ期間Ｔｂ１では第ｉ行第１Ｂ画像信号ＤＡｏ１＿Ｂｉが示す２ｍ個のＢ副画素データの順序に応じた配置順で、第２Ｒ期間Ｔｒ２では第ｉ行第２Ｒ画像信号ＤＡｏ２＿Ｒｉが示す２ｍ個のＲ副画素データの順序に応じた配置順で、第２Ｇ期間Ｔｇ２では第ｉ行第２Ｇ画像信号ＤＡｏ２＿Ｇｉが示す２ｍ個のＧ副画素データの順序に応じた配置順で、第２Ｂ期間Ｔｂ２では第ｉ行第２Ｂ画像信号ＤＡｏ２＿Ｂｉが示す２ｍ個のＢ副画素データの順序に応じた配置順で、データ信号がドライバＩＣ３００の出力端子Ｔ１〜Ｔ２ｍから出力される。

図２０は、調製画像信号ＤＡｏｕｔに含まれる第ｉ行第１Ｒ画像信号ＤＡｏ１＿Ｒｉ、第ｉ行第１Ｇ画像信号ＤＡｏ１＿Ｇｉ、第ｉ行第１Ｂ画像信号ＤＡｏ１＿Ｂｉ、第ｉ行第２Ｒ画像信号ＤＡｏ２＿Ｒｉ、第ｉ行第２Ｇ画像信号ＤＡｏ２＿Ｇｉ、および第ｉ行第２Ｂ画像信号ＤＡｏ２＿ＢｉとドライバＩＣ３００の出力端子Ｔ１〜Ｔ２ｍから出力されるデータ信号との関係を示すタイミングチャートである。ただし、図２０に示す例ではｍ＝５である。図２０に示すように、例えば１行目のゲートラインＧＬ１が選択される水平期間ｔ１〜ｔ７の直前の第２Ｂ期間Ｔｂ２（ｔ０〜ｔ１）の間に、調製画像信号ＤＡｏｕｔとしてシリアル形式の第１行第１Ｒ画像信号ＤＡｏ１＿Ｒ１がドライバＩＣ３００に入力され、その水平期間ｔ１〜ｔ４のうち第１Ｒ期間Ｔｒ１（ｔ１〜ｔ２）において、この第１行第１Ｒ画像信号ＤＡｏ１＿Ｒ１に基づき１０個の副画素データＲ１１，Ｒ５１，…，Ｒ７１，Ｒ３１をそれぞれ示すデータ信号が出力端子Ｔ１〜Ｔ１０からそれぞれ出力される。この第１Ｒ期間Ｔｒ１（ｔ１〜ｔ２）では、第１Ｒ接続制御信号ＳＳＤｒ１がハイレベル（アクティブ）であるので、出力端子Ｔ１〜Ｔ１０から出力されるデータ信号は、出力端子Ｔ１〜Ｔ１０とデマルチプレクサ１５１〜１５（１０）との接続関係に基づき、奇数番目のＲソースラインＳＬｒ１，ＳＬｒ５，…，ＳＬｒ７，ＳＬｒ３にそれぞれ印加される。また、このＲ期間Ｔｒ（ｔ１〜ｔ２）の間に、調製画像信号ＤＡｏｕｔとしてシリアル形式の第１行第１Ｇ画像信号ＤＡｏ１＿Ｇ１がドライバＩＣ３００に入力され、第１Ｇ期間Ｔｇ１（ｔ２〜ｔ３）において、この第１行第１Ｇ画像信号ＤＡｏ１＿Ｇ１に基づき１０個の副画素データＧ１１，Ｇ５１，…，Ｇ７１，Ｇ３１をそれぞれ示すデータ信号が出力端子Ｔ１〜Ｔ１０からそれぞれ出力される。この第１Ｇ期間Ｔｇ１（ｔ２〜ｔ３）では、第１Ｇ接続制御信号ＳＳＤｇ１がハイレベル（アクティブ）であるので、出力端子Ｔ１〜Ｔ１０から出力されるデータ信号は奇数番目のＧソースラインＳＬｇ１，ＳＬｇ５，…，ＳＬｇ７，ＳＬｇ３にそれぞれ印加される。また、この第１Ｇ期間Ｔｇ１（ｔ２〜ｔ３）の間に、調製画像信号ＤＡｏｕｔとしてシリアル形式の第１行第１Ｂ画像信号ＤＡｏ１＿Ｂ１がドライバＩＣ３００に入力され、第１Ｂ期間Ｔｂ１（ｔ３〜ｔ４）において、この第１行第１Ｂ画像信号ＤＡｏ１＿Ｂ１に基づき１０個の副画素データＢ１１，Ｂ５１，…，Ｂ７１，Ｂ３１をそれぞれ示すデータ信号が出力端子Ｔ１〜Ｔ１０からそれぞれ出力される。この第１Ｂ期間Ｔｂ１（ｔ３〜ｔ４）では、第１Ｂ接続制御信号ＳＳＤｂ１がハイレベル（アクティブ）であるので、出力端子Ｔ１〜Ｔ１０から出力されるデータ信号は、奇数番目のＢソースラインＳＬｂ１，ＳＬｂ５，…，ＳＬｂ７，ＳＬｂ３にそれぞれ印加される。

上記のようにＲ副画素形成部、Ｇ副画素形成部、Ｂ副画素形成部からなる３個の副画素形成部により各画素が形成される多重度が６のＳＳＤ方式の液晶モジュールを対象とする本実施形態においても、ホスト８０からの原画像信号ＤＡｉｎが画像信号調製回路５０によりドライバＩＣ３００の出力端子Ｔ１〜Ｔ２ｍとデマルチプレクサ１５１〜１５（２ｍ）との接続関係に基づき調製画像信号ＤＡｏｕｔに変換され、その調製画像信号ＤＡｏｕｔがドライバＩＣ３００に入力される。このため、当該液晶モジュールが端子横出し形態であっても、専用のドライバＩＣを使用することなく通常のドライバＩＣによりソースラインＳＬｒ１，ＳＬｇ１，ＳＬｂ１〜ＳＬｒ４ｍ，ＳＬｇ４ｍ，ＳＬｂ４ｍが正しく駆動される。したがって、本実施形態も上記第１の実施形態と同様の効果を奏する。

＜５．第５の実施形態＞
次に、第５の実施形態に係る画像信号調製回路５０および当該画像信号調製回路５０から出力される調製画像信号をＤＡｏｕｔを受け取る液晶表示モジュール（対象液晶モジュール）１０について説明する。

図２１は、本対象液晶モジュール１０におけるドライバＩＣ３００の出力端子Ｔ１〜Ｔ２ｍと表示部１５０のソースラインＳＬ１〜ＳＬ２ｍとの接続関係を説明するための図である（図２１に示す例では、ｍ＝５、ｎ＝８である）。図２１に示すように本対象液晶モジュール１０では、ドライバＩＣ３００における前半の出力端子Ｔ１〜Ｔ５は、データ信号Ｓ１〜Ｓ５を印加すべき前半のソースラインＳＬ１〜ＳＬ５にそれぞれ接続され、ドライバＩＣ３００における後半の出力端子Ｔ６〜Ｔ１０は、データ信号Ｓ１０〜Ｓ６を印加すべき後半のソースラインＳＬ１０〜ＳＬ６にそれぞれ接続されている。すなわち、前半の出力端子Ｔｋ（ｋ＝１〜５）は前半のソースラインＳＬｋに接続され、後半の出力端子Ｔ５＋ｋは後半のソースラインＳＬ１１−ｋに接続されている。

画素データを単位とするシリアル形式の原画像信号ＤＡｉｎがホスト８０から画像信号調製回路５０に入力されるものとすると、原画像信号ＤＡｉｎが示すｉ行目の表示ラインの画像データについては、画素形成部１１０の配置順に従った順序で１画素データずつ画像信号調製回路５０に入力される。すなわち、ｉ番目のゲートラインＧＬｉが選択されたときにソースラインＳＬ１〜ＳＬ１０にそれぞれ印加すべきデータ信号Ｓ１〜Ｓ１０が示す画素データをそれぞれｄ（１，ｉ）〜ｄ（１０，ｉ）で示すものとすると、原画像信号ＤＡｉｎが示すｉ行目の表示ラインの画像データとして、１０個の画素データｄ（１，ｉ），ｄ（２，ｉ），…ｄ（１０，ｉ）がこの順に１画素データずつ画像信号調製回路５０に入力される。画像信号調製回路５０は、これら１０個の画素データの順序を本対象液晶モジュール１０におけるドライバＩＣ３００の出力端子Ｔ１〜Ｔ１０とソースラインＳＬ１〜ＳＬ１０との接続関係に応じて変更することにより（図２１参照）、図２２に示すようなシリアル画像信号（以下「第ｉ行画像信号」という）ＤＡｏ＿ｉを生成する。画像信号調製回路５０から出力される調製画像信号ＤＡｏｕｔは、この第ｉ行画像信号ＤＡｏ＿ｉをｉ行目の表示ラインの画像データを示す信号として含んでいる。

図２２に示す例では、原画像信号ＤＡｉｎが１表示ライン毎に調製画像信号ＤＡｏｕｔに変換される。しかし図２１に示すように、前半の出力端子Ｔ１〜Ｔ５が前半のソースラインＳＬ１〜ＳＬ５にそれぞれ接続され、後半の出力端子Ｔ６〜Ｔ１０が後半のソースラインＳＬ１０〜ＳＬ６にそれぞれ接続されることから、原画像信号ＤＡｉｎを１／２表示ライン毎に調製画像信号ＤＡｏｕｔに変換するようにしてもよい。なお、図２１に示す接続関係の場合、各表示ラインの前半部分（画素データｄ（１，ｉ）〜ｄ（５，ｉ））については、原画像信号ＤＡｉｎをそのまま調製画像信号ＤＡｏｕｔとして使用することができるので、各表示ラインの後半部分（画素データｄ（６，ｉ）〜ｄ（１０，ｉ））についてのみ変換を行えばよい。

上記のような本実施形態においても、ホスト８０からの原画像信号ＤＡｉｎが画像信号調製回路５０によりドライバＩＣ３００の出力端子Ｔ１〜Ｔ２ｍと表示部１５０のソースラインＳＬ１〜ＳＬ２ｍとの接続関係に基づき調製画像信号ＤＡｏｕｔに変換され、その調製画像信号ＤＡｏｕｔがドライバＩＣ３００に入力される。このため、当該液晶モジュールが端子横出し形態であっても、専用のドライバＩＣを使用することなく通常のドライバＩＣによりソースラインＳＬ１〜ＳＬ２ｍが正しく駆動される。したがって、本実施形態も上記第１の実施形態と同様の効果を奏する。

＜６．第６の実施形態＞
次に、第６の実施形態に係る画像信号調製回路５０および当該画像信号調製回路５０から出力される調製画像信号をＤＡｏｕｔを受け取る液晶表示モジュール（対象液晶モジュール）１０について説明する。

図２３は、本対象液晶モジュール１０におけるドライバＩＣ３００の出力端子Ｔ１〜Ｔ２ｍと表示部１５０のソースラインＳＬｒ１，ＳＬｇ１，ＳＬｂ１〜ＳＬｒ２ｍ，ＳＬｇ２ｍ，ＳＬｂ２ｍとの接続関係を説明するための図である。本対象液晶モジュール１０も、上記第２から第４の実施形態の対象液晶モジュールと同様（図１２、図１５、図１８参照）、赤（Ｒ）、緑（Ｇ）、青（Ｂ）からなる３原色によりカラー画像を表示し、これに対応して、表示部１５０にはＲ副画素、Ｇ副画素、Ｂ副画素をそれぞれ形成するためのＲ副画素形成部、Ｇ副画素形成部、Ｂ副画素形成部がゲートラインの延在方向に隣接して配置されている。また、本実施形態の対象液晶モジュール１０においても、上記第３の実施形態の対象液晶モジュール１０と同様、多重度が３のＳＳＤ方式が採用されている。しかし、本実施形態の対象液晶モジュール１０は、１本おきに選んだ３本のソースラインを１組とするＳＳＤ方式（以下「櫛歯配線ＳＳＤ」という）が採用されている点で（図２３参照）、互いに隣接する３本のソースラインを１組とするＳＳＤ方式が採用されている上記第３の実施形態の対象液晶モジュール１０と相違する（図１５参照）。

図２３に示すように表示部１５０には、２ｍ組のソースライン群にそれぞれ対応する２ｍ個のデマルチプレクサ１５１〜１５（２ｍ）が設けられている。これに対応してドライバＩＣ３００は、２ｍ個の出力端子Ｔ１〜Ｔ２ｍを有しており、各出力端子からＲ副画素データ、Ｇ副画素データ、Ｂ副画素データをそれぞれ示すデータ信号を時分割的に出力する。各デマルチプレクサ１５ｊは、スイッチング素子としての３個のＴＦＴを用いて構成され、当該３個のスイッチング素子の一方の導通端子は、対応する組の３本のソースライン（Ｒソースライン、Ｇソースライン、およびＢソースライン）にそれぞれ接続され、当該３個のスイッチング素子の他方の導通端子は互いに接続されると共に多重化データ線ＤＬｊによってドライバＩＣ３００のいずれかの出力端子に接続されている（ｊ＝１〜２ｍ）。すなわち図２３に示すように、このような２ｍ組のソースライン群にそれぞれ対応する２ｍ個のデマルチプレクサ１５１〜１５（２ｍ）は、２ｍ本の多重化データ線ＤＬ１〜ＤＬ２ｍによって、上記第１の実施形態の場合と同様の形態でドライバＩＣ３００の２ｍ個の出力端子Ｔ１〜Ｔ２ｍにそれぞれ接続されている。

またドライバＩＣ３００では、各水平期間において各デマルチプレクサ１５ｊ内の３個のスイッチング素子を時間的に重ならないように順次にオン状態とするための第１、第２、および第３接続制御信号ＳＳＤ１，ＳＳＤ２，ＳＳＤ３が生成される。各デマルチプレクサ１５ｊにおける３個のスイッチング素子のうち、１番目のソースラインに接続されるスイッチング素子には第１接続制御信号ＳＳＤ１が与えられ、２番目のソースラインに接続されるスイッチング素子には第２接続制御信号ＳＳＤ２が与えられ、３番目のソースラインに接続されるスイッチング素子には第３接続制御信号ＳＳＤ３が与えられる。

本実施形態では、原画像信号ＤＡｉｎが示すｉ行目の表示ラインの画像データについては、図２３に示す副画素形成部１１０の配置順に従った順序で１副画素データずつ画像信号調製回路５０に入力される。すなわち、原画像信号ＤＡｉｎが示すｉ行目の表示ラインの画像データとして、６ｍ個の副画素データＲ１ｉ，Ｇ１ｉ，Ｂ１ｉ，Ｒ２ｉ，Ｇ２ｉ，Ｂ２ｉ，…，Ｒ（２ｍ）ｉ，Ｇ（２ｍ）ｉ，Ｂ（２ｍ）ｉがこの順に１副画素データずつ画像信号調製回路５０に入力される。画像信号調製回路５０は、これら６ｍ個の副画素データの順序を、各デマルチプレクサ１５ｊの動作（逆多重化）を考慮しつつ本対象液晶モジュール１０におけるドライバＩＣ３００の出力端子Ｔ１〜Ｔ２ｍとデマルチプレクサ１５１〜１５（２ｍ）との接続関係に応じて変更することにより（図９、図２３参照）、図２４に示すようなシリアル画像信号（以下「第ｉ行多重化画像信号」という）ＤＡｏ＿ｉを生成する。この第ｉ行多重化画像信号ＤＡｏ＿ｉは、第ｉ行第１画像信号ＤＡｏ１＿ｉと第ｉ行第２画像信号ＤＡｏ２＿ｉと第ｉ行第３画像信号ＤＡｏ３＿ｉを順に連結した副画素単位のシリアル信号である。画像信号調製回路５０から出力される調製画像信号ＤＡｏｕｔは、このような第ｉ行多重化画像信号ＤＡｏ＿ｉをｉ行目の表示ラインの画像データを示す信号として含んでいる。

本実施形態では、各水平期間が第１期間Ｔｈ１と第２期間Ｔｈ２と第３期間Ｔｈ３からなり、このような第ｉ行第１画像信号ＤＡｏ１＿ｉ、第ｉ行第２画像信号ＤＡｏ２＿ｉ、および第ｉ行第３画像信号ＤＡｏ３＿ｉを含む調製画像信号ＤＡｏｕｔが本対象液晶モジュール１０のドライバＩＣ３００に入力されると、ｉ番目のゲートラインＧＬｉが選択される水平期間のうち、第１期間Ｔｈ１では、第ｉ行第１画像信号ＤＡｏ１＿ｉが示す２ｍ個の副画素データの順序に応じた配置順でデータ信号がドライバＩＣ３００の出力端子Ｔ１〜Ｔ２ｍから出力され、第２期間Ｔｈ２では、第ｉ行第２画像信号ＤＡｏ２＿ｉが示す２ｍ個の副画素データの順序に応じた配置順でデータ信号がドライバＩＣ３００の出力端子Ｔ１〜Ｔ２ｍから出力され、第３期間Ｔｈ３では、第ｉ行第３画像信号ＤＡｏ３＿ｉが示す２ｍ個の副画素データの順序に応じた配置順でデータ信号がドライバＩＣ３００の出力端子Ｔ１〜Ｔ２ｍから出力される。

図２５は、調製画像信号ＤＡｏｕｔに含まれる第ｉ行第１画像信号ＤＡｏ１＿ｉ、第ｉ行第２画像信号ＤＡｏ２＿ｉ、および第ｉ行第３画像信号ＤＡｏ３＿ｉとドライバＩＣ３００の出力端子Ｔ１〜Ｔ２ｍから出力されるデータ信号との関係を示すタイミングチャートである。図２５に示すように、例えば１行目のゲートラインＧＬ１が選択される水平期間ｔ１〜ｔ４の直前の第３期間Ｔｈ３（ｔ０〜ｔ１）の間に、調製画像信号ＤＡｏｕｔとしてシリアル形式の第１行第１画像信号ＤＡｏ１＿１がドライバＩＣ３００に入力され、その水平期間ｔ１〜ｔ４のうち第１期間Ｔｈ１（ｔ１〜ｔ２）において、この第１行第１画像信号ＤＡｏ１＿１に基づき副画素データＲ１１，Ｒ３１，Ｒ５１，…，Ｇ５１，Ｇ３１，Ｇ１１をそれぞれ示すデータ信号が出力端子Ｔ１〜Ｔ２ｍからそれぞれ出力される。この第１期間Ｔｈ１（ｔ１〜ｔ２）では、第１接続制御信号ＳＳＤ１がハイレベル（アクティブ）であるので、出力端子Ｔ１〜Ｔ２ｍから出力されるデータ信号は、出力端子Ｔ１〜Ｔ２ｍとデマルチプレクサ１５１〜１５（２ｍ）との接続関係に基づき、ソースラインＳＬｒ１，ＳＬｒ３，ＳＬｒ５，…，ＳＬｇ５，ＳＬｇ３，ＳＬｇ１にそれぞれ印加される。また、この第１期間Ｔｈ１（ｔ１〜ｔ２）の間に、調製画像信号ＤＡｏｕｔとしてシリアル形式の第１行第２画像信号ＤＡｏ２＿１がドライバＩＣ３００に入力され、第２期間Ｔｈ２（ｔ２〜ｔ３）において、この第１行第２画像信号ＤＡｏ２＿１に基づき副画素データＢ１１，Ｂ３１，Ｂ５１，…，Ｒ６１，Ｒ４１，Ｒ２１をそれぞれ示すデータ信号が出力端子Ｔ１〜Ｔ２ｍからそれぞれ出力される。この第２期間Ｔｈ２（ｔ２〜ｔ３）では、第２接続制御信号ＳＳＤ２がハイレベル（アクティブ）であるので、出力端子Ｔ１〜Ｔ２ｍから出力されるデータ信号はソースラインＳＬｂ１，ＳＬｂ３，ＳＬｂ５，…，ＳＬｒ６，ＳＬｒ４，ＳＬｒ２にそれぞれ印加される。また、この第２期間Ｔｈ２（ｔ２〜ｔ３）の間に、調製画像信号ＤＡｏｕｔとしてシリアル形式の第１行第３画像信号ＤＡｏ３＿１がドライバＩＣ３００に入力され、第３期間Ｔｈ３（ｔ３〜ｔ４）において、この第１行第３画像信号ＤＡｏ３＿１に基づき副画素データＧ２１，Ｇ４１，Ｇ６１，…，Ｂ６１，Ｂ４１，Ｂ２１をそれぞれ示すデータ信号が出力端子Ｔ１〜Ｔ２ｍからそれぞれ出力される。この第３期間Ｔｈ３（ｔ３〜ｔ４）では、第３接続制御信号ＳＳＤ３がハイレベル（アクティブ）であるので、出力端子Ｔ１〜Ｔ２ｍから出力されるデータ信号はソースラインＳＬｇ２，ＳＬｇ４，ＳＬｇ６，…，ＳＬｂ６，ＳＬｂ４，ＳＬｂ２にそれぞれ印加される。

上記のようにＲ副画素形成部、Ｇ副画素形成部、Ｂ副画素形成部からなる３個の副画素形成部により各画素が形成される櫛歯配線ＳＳＤ方式の液晶モジュールを対象とする本実施形態においても、ホスト８０からの原画像信号ＤＡｉｎが画像信号調製回路５０によりドライバＩＣ３００の出力端子Ｔ１〜Ｔ２ｍとデマルチプレクサ１５１〜１５（２ｍ）との接続関係に基づき調製画像信号ＤＡｏｕｔに変換され、その調製画像信号ＤＡｏｕｔがドライバＩＣ３００に入力される。このため、当該液晶モジュールが端子横出し形態であっても、専用のドライバＩＣを使用することなく通常のドライバＩＣによりソースラインＳＬｒ１，ＳＬｇ１，ＳＬｂ１〜ＳＬｒ２ｍ，ＳＬｇ２ｍ，ＳＬｂ２ｍが正しく駆動される。したがって、本実施形態も上記第１の実施形態と同様の効果を奏する。

なお、本実施形態の対象液晶モジュール１０において採用されている櫛歯配線ＳＳＤ方式（図２３参照）は、反転駆動方式として、いわゆるカラム反転駆動方式、Ｚ−ｉｎｖｅｒｓｉｏｎ（Ｚｉｇ Ｚａｇ）方式、または、ドット反転駆動方式を使用する場合における低消費電力化に有効である。

＜７．第７の実施形態＞
上記第１から第６の実施形態に係る画像信号調製回路５０は、ドライバＩＣ３００の出力端子Ｔ１〜Ｔ２ｍと液晶パネル１００の表示部１５０におけるソースラインＳＬ１〜ＳＬ２ｍとの接続関係に基づき原画像信号ＤＡｉｎから調製画像信号ＤＡｏｕｔを生成する機能をハードウェアとして実現したものであるが、この画像信号調製回路５０に相当する機能をソフトウェア的に実現することも可能である。例えば、ホスト８０内において対象液晶モジュール１０を制御するソフトウェアであるデバイスドライバの一部として、画像信号調製回路５０に相当する機能を実現してもよい。この場合、ホスト８０は、コンピュータを構成する要素、すなわち、種々の機能を実現するための複数のプログラムや表示すべき画像を表す画像データを格納するためのメモリ、および、当該複数のプログラムを実行可能な中央演算処理装置（ＣＰＵ）を含んでいる。ホスト８０内において、このＣＰＵが当該複数のプログラムにおける所定プログラム（例えば液晶モジュール１０に対応するデバイスドライバ等として提供されるプログラムまたはそれに含まれる特定のプログラムであり、以下「画像信号調製プログラム」という）を実行することにより、画像信号調製回路５０に相当する機能がソフトウェア的に実現される。なお、当該複数のプログラムは、液晶モジュール１０およびホスト８０を含む対象装置をそのメーカが出荷する前にホスト８０内のＣＰＵにより読み取り可能な記録媒体としてのＲＯＭ等にインストールされる。また、当該複数のプログラムのうち少なくとも画像信号調製プログラムは、そのプログラムを記録したＣＤ−ＲＯＭ（Compact Disc Read Only Memory）またはＵＳＢメモリ（USB(Universal Serial Bus) flash drive）等の可搬性のある記録媒体によって提供され、その可搬性のある記録媒体からホスト８０のインターフェース（不図示）を介して当該ホスト８０内のＲＯＭ等にインストールされてもよい。さらに、この画像信号調製プログラムは、外部の所定サーバからネットワークおよび通信部（不図示）を介して当該ホスト８０内のＲＯＭ等にインストールされてもよい。

以下、この画像信号調製回路５０の機能をホスト８０内においてソフトウェア的に実現する構成の一例を第７の実施形態として説明する。図２６は、第７の実施形態に係る画像信号調製プログラムを使用する装置（対象装置）の全体構成を示すブロック図である。この対象装置は、例えばＤＳＣ（デジタルスチルカメラ）である。その場合、ホスト８０は、図２６に示す構成要素の他に、図示しない撮像部や入力操作部をホスト８０の一部として備えることになる。なお、図２６に示す対象装置における液晶モジュール１０の構成は、上記第１の実施形態において図２（Ａ）の実装形態を採用した場合の液晶モジュール１０の構成と同じであるので、その詳しい説明を省略する。

図２６に示すように、この対象装置におけるホスト８０は、主制御部８５と画像メモリ８６とＤＳＩ部８８とを備えている。主制御部８５は、この対象装置が備えるべき各種機能を実現するための処理や制御を行うものであり、ＣＰＵ（Central Processing Unit）８２、ＲＯＭ（Read Only Memory）８３、および、ＲＡＭ（Random Access Memory）８４を含んでいる。すなわち、主制御部８５において、ＣＰＵ８２がＲＯＭ８３に記憶されたプログラム（デバイスドライバを含むオペレーティングシステム等のプログラム）を実行することにより所望の処理や各部の制御が行われることで、この対象装置の各種機能が実現される。画像メモリ８６は、液晶モジュール１０において表示すべき画像を格納するためのメモリであり、ＣＰＵ８２により読み書き可能に構成されている。ＤＳＩ部８８は、液晶モジュール１０との間でデータ授受を行うためのホスト側のインターフェース回路である。ここではＤＳＩ部８８は、ＭＩＰＩ（Mobile Industry Processor Interface） Ａｌｌｉａｎｃｅによって提案されたＤＳＩ（Display Serial Interface）規格に準拠したインターフェース回路であるものとするが、これに代えて又はこれと共に、他の適切な規格に基づくインターフェース回路を使用してもよい。

この対象装置がＤＳＣである場合には、ホスト８０は、ＣＰＵ８２がＲＯＭ８３に記憶されたプログラムを実行することにより、利用者の入力操作部（不図示）への操作に基づき撮像部（不図示）で外部の風景や人物等を撮影することにより得られる画像を表す画像データを画像メモリ８６に保存するとともに、その画像データに応じた画像信号を液晶モジュール１０に供給して液晶パネル１００内の表示部１５０にその画像を表示させる。

図２７は、本実施形態に係る画像信号調製プログラムに基づく画像信号調製処理を示すフローチャートである。画像メモリ８６に画像データが保存されているときにその画像データの表す画像を液晶モジュール１０に表示させるためにその画像データに応じた画像信号が調製画像信号ＤＡｏｕｔとして液晶モジュール１０内のドライバＩＣ３００に供給される。このときの調製画像信号ＤＡｏｕｔのドライバＩＣ３００への供給は、ホスト８０におけるＣＰＵ８２が画像信号調製プログラムを実行することにより実現される。すなわち、このときＣＰＵ８２は、画像信号調製プログラムに基づき以下のように動作する（図２７参照）。なお以下では、説明の便宜上、ｎ＝８、ｍ＝５であり、図１０（Ａ）に示す画像データが２次元配列の画素データｄ（ｊ，ｉ）（ｉ＝１〜ｎ，ｊ＝１〜２ｍ）として画像メモリ８６に保存されているものとする。

この画像信号調製処理では、表示すべく画像における表示ラインを指定する変数ｉおよび１つの表示ラインにおいて画素を指定する変数ｊが導入される。また、１つの表示ラインにおいて画素を指定する変数ｊを同一表示ラインの他の画素を指定する変数ｊｃに変換するためのインデックス変換テーブルＣ［１］〜Ｃ［２ｍ］が予め用意されている（ＲＯＭ８３またはＲＡＭ８４に格納されている）。図２８は、ドライバＩＣ３００の出力端子Ｔ１〜Ｔ１０と表示部１５０のソースラインＳＬ１〜ＳＬ１０との接続関係を示す図８に対応するインデックス変換テーブルを示している（２ｍ＝１０）。

図２７に示すように、この画像信号調製処理では、まず、変数ｉ，ｊを共に“１”に初期化する（ステップＳ１２，Ｓ１４）。その後、変数ｉで指定される表示ライン（以下「現表示ライン」という）の画素データｄ（１，ｉ）〜（２ｍ，ｉ）において画素を指定するインデックスとしての変数ｊを図２７のインデックス変換テーブルにより変数ｊｃに変換する（ステップＳ１６）。次に、この変数ｊｃを用いて画像メモリ８６から画素データｄ（ｊｃ，ｉ）を読み出してＤＳＩ部に８８に出力する。

その後、変数ｊの値が１表示ラインの画素数２ｍよりも小さい否か判定する（図１０（Ａ）に示す画像データの場合には２ｍ＝１０）。この判定の結果、変数ｊの値が２ｍよりも小さければ、変数ｊの値を１だけ増加させた後（ステップＳ２２）、ステップＳ１６へ戻る。以降、変数ｊの値が２ｍに等しくなるまで、ステップＳ１６〜Ｓ２２を繰り返し実行し、この間に変数ｊの値が２ｍに等しくなれば、ステップＳ２４へ進む。

ステップＳ２４では、現表示ラインを指定する変数ｉの値が表示ラインｎよりも小さいか否かを判定する。この判定の結果、変数ｉの値が表示ライン数ｎよりも小さければ、変数ｉの値を１だけ増加させた後（ステップＳ２６）、ステップＳ１４へ戻る。以降、変数ｉの値がｎに等しくなるまで、ステップＳ１４〜Ｓ２６を繰り返し実行し、この間に変数ｉの値がｎに等しくなれば、本画像信号調製処理を終了する。

上記のような画像信号調製処理によれば、インデックス変換テーブルＣ［１］〜Ｃ［２ｍ］により、各表示ラインにおいて画素を指定するインデックスとしての変数ｊが変数ｊｃに変換される（ステップＳ１６）。これにより、画像メモリ８６内の画像データとしての２次元配列の画素データｄ（１，１）〜ｄ（２ｍ，ｎ）からドライバＩＣ３００の出力端子Ｔ１〜Ｔ２ｍとソースラインＳＬ１〜ＳＬ２ｍとの接続関係に応じた順序で各画素データが読み出されることで、上記第１の実施形態における調製画像信号ＤＡｏｕｔ（図１１（Ａ）参照）と同様の調製画像信号ＤＡｏｕｔが生成される。このようにして生成された調製画像信号ＤＡｏｕｔは、ＤＳＩ部８８を介して液晶モジュール１０におけるドライバＩＣ３００に供給される。その結果、例えば図３に示すようにドライバＩＣ３００の出力端子Ｔ１〜Ｔ２ｍの配置順と当該ソースラインＳＬ１〜ＳＬ２ｍの配置順とが対応しない形態で当該出力端子Ｔ１〜Ｔ２ｍと当該ソースラインＳＬ１〜ＳＬ２ｍとが接続されている場合であっても、当該ドライバＩＣ３００によりソースラインＳＬ１〜ＳＬ２ｍが正しく駆動される（図１１（Ｂ）参照）。

上記のような本実施形態によれば、上記第１の実施形態に係る画像信号調製回路５０に相当する機能がソフトウェア的に実現され、上記第１の実施形態と同様の効果が得られる。また、本実施形態に関する以上の説明からわかるように（図２６〜図２８参照）、上記第２から第６の実施形態における画像信号調製回路５０に相当する機能すなわち図１３、図１６、図１９、図２２、図２４の各図に示す調製画像信号ＤＡｏｕｔを生成する機能をソフトウェア的に実現することも可能である。

＜８．変形例＞
本発明は上記実施形態に限定されるものではなく、本発明の範囲を逸脱しない限りにおいて種々の変形を施すことができる。以下、上記実施形態の変形例について説明する。なお、以下で説明する変形例の構成のうち上記実施形態と同一または対応する部分には同一の参照符号を付して適宜説明を省略する。

上記第１の実施形態に係る画像信号調製回路５０におけるメモリ５４は、２個のラインメモリを含むが、３個以上のラインメモリを含んでいてもよい。例えばメモリ５４がｐ個のラインメモリを含む場合（ｐ≧３）、ホスト８０から受け取る原画像信号ＤＡｉｎの示す画像データは、１表示ラインずつ当該ｐ個のラインメモリに循環的に書き込まれ、当該ｐ個のラインメモリに格納されたｐ表示ラインの画像データのうち最も早く書き込まれた表示ラインの画像データが読み出されてドライバＩＣ３００に与えられる。より一般的には、メモリ５４が２個以上のラインメモリを含み、当該２個以上のラインメモリが１表示ライン単位の先入れ先出し方式のメモリ（ＦＩＦＯ）として動作し、各表示ラインの画像データを構成する画素データの書き込みまたは読み出しの順序がドライバＩＣ３００の出力端子Ｔ１〜Ｔ２ｍと表示部１５０のソースラインＳＬ１〜ＳＬ２ｍとの接続関係に応じたものとなるように構成されていればよい。

上記第１の実施形態の対象液晶モジュール１０では、ドライバＩＣ３００の前半出力端子Ｔ１〜Ｔ５が奇数番目のソースラインＳＬ１，ＳＬ３，…，ＳＬ９に接続され、後半出力端子Ｔ１０〜Ｔ６が偶数番目のソースラインＳＬ２，ＳＬ４，…，ＳＬ１０に接続されているが、このような接続関係に限定されるものではない。ドライバＩＣ３００の出力端子と表示部１５０のソースラインとの接続関係が上記各実施形態の対象液晶モジュール１０における接続関係（図３、図１２、図１５、図１８、図２１、図２３参照）と異なる場合であっても、画像信号調製回路５０をドライバＩＣ３００の出力端子と表示部１５０のソースラインとの接続関係に応じて原画像信号ＤＡｉｎを調製画像信号ＤＡｏｕｔに変換する構成とすることにより、上記第１の実施形態と同様の効果が得られる。

上記各実施形態に係る画像信号調製回路５０は、ホスト８０から表示画像信号をシリアル形式の原画像信号ＤＡｉｎとして受け取る（図１、図１３等参照）。しかし、図２（Ａ）に示すように画像信号調製回路５０がホスト８０内に実装される場合には、表示画像信号がパラレル形式の画像信号として画像信号調製回路５０に入力される構成であってもよい。また、この場合において、表示すべき画像を表す画像データを格納するメモリがホスト８０内に含まれているときには、画像信号調製回路５０が当該メモリからドライバＩＣ３００の出力端子Ｔ１〜Ｔ２ｍとソースラインＳＬ１〜ＳＬ２ｍ（またはデマルチプレクサ１５１〜１５ｍ）との接続関係に応じた順序で各表示ラインに対応する複数の画素データまたは副画素データを順次読み出すことにより調製画像信号ＤＡｏｕｔを生成する構成としてもよい。

また、上記第３、第４、または第６の実施形態では多重度が３または６のＳＳＤ方式が採用されているが（図１５、図１８、図２３参照）、多重度が２のＳＳＤ方式を採用してもよいし、多重度が４、５、または７以上のＳＳＤ方式を採用してもよい。例えば、Ｒ（赤）、Ｇ（緑）、Ｂ（青）、Ｗ（白）の４原色に基づきカラー画像を表示する液晶表示装置において、当該４つの原色に対応する４本のデータ信号線を１組として表示部における複数のデータ信号線をｍ組のデータ信号線群にグループ化し、多重度が４のＳＳＤ方式を採用してもよい。

なお上記各実施形態では、マトリクス型液晶表示装置としての液晶モジュールを対象としているが、これに代えて、マトリクス型の他の表示装置、例えばマトリクス型の有機ＥＬ（Electro Luminescence）表示装置を対象としてもよい。

１０ …液晶モジュール（表示装置）
５０ …画像信号調製回路
５２ …入力制御回路
５４ …メモリ
５６ …出力制御回路
８２ …ＣＰＵ
８３ …ＲＯＭ
８６ …画像メモリ
８８ …ＤＳＩ部
１００ …液晶パネル
１５０ …表示部
１５ｊ …デマルチプレクサ（ｊ＝１〜２ｍ）
３００ …ＬＣＭドライバ（ドライバＩＣ）
４１０，４２０ …ゲートドライバ（走査信号線駆動回路）
Ｔ１〜Ｔ２ｍ …ドライバＩＣの出力端子
ＳＬ１〜ＳＬ２ｍ …ソースライン（データ信号線）
ＳＬｒ１〜ＳＬｒ２ｍ …Ｒソースライン
ＳＬｇ１〜ＳＬｇ２ｍ …Ｇソースライン
ＳＬｂ１〜ＳＬｂ２ｍ …Ｂソースライン
ＤＡｉｎ …原画像信号
ＤＡｏｕｔ …調製画像信号（シリアル画像信号）
ＤＡｏ＿ｉ …第ｉ行画像信号（ｉ＝１〜ｎ）
Ｓ１〜Ｓ２ｍ …データ信号
Ｇ１〜Ｇｎ …走査信号

Claims (12)

1. 複数のデータ信号線と前記複数のデータ信号線に交差する複数の走査信号線と前記複数のデータ信号線および前記複数の走査信号線に沿ってマトリクス状に配置された複数の画素形成部とが設けられた表示装置において前記複数のデータ信号線を駆動するための駆動回路に供給すべき画像信号を調製する画像信号調製回路であって、
   前記複数の画素形成部によって形成すべき複数の画素からなる表示画像を表す画像データを表示ライン単位で格納可能なメモリと、
   前記表示画像を表す画像データを受け取って前記メモリに書き込む入力制御回路と、
   前記表示画像における各表示ラインを表す複数の画素データを前記メモリから読み出す出力制御回路とを備え、
   前記駆動回路は集積回路として実現され、前記集積回路の複数の出力端子と前記複数のデータ信号線とは、前記複数の出力端子の配置順と前記複数のデータ信号線の配置順とが対応しない形態で接続されており、
   前記出力制御回路は、各表示ラインを表す複数の画素データを前記複数の出力端子と前記複数のデータ信号線との接続関係により前記複数の出力端子の配置順に対応付けられる前記複数のデータ信号線の順序に応じた順序で前記メモリからシリアルに読み出すことによりシリアル画像信号を生成し、当該シリアル画像信号を前記集積回路に供給する、画像信号調製回路。
2. 前記メモリは、２つ以上の表示ライン分の画像データを格納可能に構成されており、
   前記入力制御回路は、前記表示画像を表す画像データを前記メモリに表示ライン単位で循環的に書き込み、
   前記出力制御回路は、前記メモリに格納された画像データを表示ライン単位の先入れ先出し方式でシリアルに読み出すことにより前記シリアル画像信号を生成する、請求項１に記載の画像信号調製回路。
3. 前記表示画像は、所定数の原色に基づくカラー画像であり、
   各画素形成部は、前記所定数の原色に対応する所定数の副画素形成部を含み、
   各副画素形成部は、前記複数のデータ信号線のいずれか１つに対応するとともに前記複数の走査信号線のいずれか１つに対応し、
   前記出力制御回路は、前記表示画像における各表示ラインを表す複数の画素データを画素単位または副画素単位で前記メモリからシリアルに読み出すことにより前記シリアル画像信号を生成する、請求項１に記載の画像信号調製回路。
4. 前記複数の出力端子は、前記所定数の原色に対応する所定数の副画素形成部に対応する所定数のデータ信号線を１組として前記複数のデータ信号線をグループ化することにより得られる複数組のデータ信号線群にそれぞれ対応し、
   前記駆動回路は、各出力端子から、前記複数のデータ信号線に印加すべき複数のデータ信号のうち当該出力端子に対応する組における所定数のデータ信号線にそれぞれ印加すべき所定数のデータ信号を時分割的に出力し、
   前記出力制御回路は、前記表示画像における各表示ラインを表す複数の画素データを、前記接続関係により前記複数の出力端子の配置順に対応付けられる前記複数組のデータ信号線群の順序に応じた順序で前記メモリからシリアルに読み出すことにより、前記シリアル画像信号を生成する、請求項３に記載の画像信号調製回路。
5. 前記複数の出力端子は、２つ以上のデータ信号線を１組として前記複数のデータ信号線をグループ化することにより得られる複数組のデータ信号線群にそれぞれ対応し、
   前記駆動回路は、各出力端子から、前記複数のデータ信号線に印加すべき複数のデータ信号のうち当該出力端子に対応する組の２つ以上のデータ信号線にそれぞれ印加すべき２つ以上のデータ信号を時分割的に出力し、
   前記出力制御回路は、前記表示画像における各表示ラインを表す複数の画素データを、前記接続関係により前記複数の出力端子の配置順に対応付けられる前記複数組のデータ信号線群の順序に応じた順序で前記メモリからシリアルに読み出すことにより、前記シリアル画像信号を生成する、請求項１から３のいずれか１項に記載の画像信号調製回路。
6. 前記出力制御回路は、前記表示画像における各表示ラインを表す複数の画素データを、前記接続関係により前記複数の出力端子の配置順に対応付けられる前記複数組のデータ信号線群の順序に応じた順序であって前記データ信号の時分割出力に応じた順序で前記メモリからシリアルに読み出すことにより、前記シリアル画像信号を生成する、請求項４または５に記載の画像信号調製回路。
7. 前記集積回路の外部の回路として実現されている、請求項１から６のいずれか１項に記載の画像信号調製回路。
8. 複数のデータ信号線と前記複数のデータ信号線に交差する複数の走査信号線と前記複数のデータ信号線および前記複数の走査信号線に沿ってマトリクス状に配置された複数の画素形成部とが設けられた表示装置において前記複数のデータ信号線を駆動するための駆動回路に供給すべき画像信号を調製する画像信号調製方法であって、
   前記複数の画素形成部によって形成すべき複数の画素からなる表示画像を表す画像データを受け取り、当該画像データを表示ライン単位で格納可能なメモリに書き込む書込ステップと、
   前記表示画像における各表示ラインを表す複数の画素データを前記メモリから読み出す読出ステップとを備え、
   前記駆動回路は集積回路として実現され、前記集積回路の複数の出力端子と前記複数のデータ信号線とは、前記複数の出力端子の配置順と前記複数のデータ信号線の配置順とが対応しない形態で接続されており、
   前記読出ステップでは、各表示ラインを表す複数の画素データを、前記複数の出力端子と前記複数のデータ信号線との接続関係により前記複数の出力端子の配置順に対応付けられる前記複数のデータ信号線の順序に応じた順序で前記メモリからシリアルに読み出すことにより、シリアル画像信号が生成され、当該シリアル画像信号が前記集積回路に供給される、画像信号調製方法。
9. 前記複数の出力端子は、２つ以上のデータ信号線を１組として前記複数のデータ信号線をグループ化することにより得られる複数組のデータ信号線群にそれぞれ対応し、
   前記駆動回路は、各出力端子から、前記複数のデータ信号線に印加すべき複数のデータ信号のうち当該出力端子に対応する組の２つ以上のデータ信号線にそれぞれ印加すべき２つ以上のデータ信号を時分割的に出力し、
   前記読出ステップでは、前記表示画像を表す画像データにおける各表示ラインを表す複数の画素データを、前記接続関係により前記複数の出力端子の配置順に対応付けられる前記複数組のデータ信号線群の順序に応じた順序で前記メモリからシリアルに読み出すことにより、前記シリアル画像信号が生成される、請求項８に記載の画像信号調製方法。
10. 複数のデータ信号線と前記複数のデータ信号線に交差する複数の走査信号線と前記複数のデータ信号線および前記複数の走査信号線に沿ってマトリクス状に配置された複数の画素形成部とが設けられた表示装置において前記複数のデータ信号線を駆動するための駆動回路に供給すべき画像信号を調製するための画像信号調製プログラムであって、
    前記複数の画素形成部によって形成すべき複数の画素からなる表示画像を表す画像データが格納されている画像メモリから当該画像データを読み出し、当該画像データを前記駆動回路に供給すべき画像信号として出力する読出ステップをコンピュータに実行させ、
    前記駆動回路は集積回路として実現され、前記集積回路の複数の出力端子と前記複数のデータ信号線とは、前記複数の出力端子の配置順と前記複数のデータ信号線の配置順とが対応しない形態で接続されており、
    前記読出ステップでは、前記表示画像における各表示ラインを表す複数の画素データを、前記複数の出力端子と前記複数のデータ信号線との接続関係により前記複数の出力端子の配置順に対応付けられる前記複数のデータ信号線の順序に応じた順序で前記画像メモリからシリアルに読み出すことにより、前記集積回路に供給すべき画像信号がシリアル画像信号として生成される、画像信号調製プログラム。
11. 前記複数の出力端子は、２つ以上のデータ信号線を１組として前記複数のデータ信号線をグループ化することにより得られる複数組のデータ信号線群にそれぞれ対応し、
    前記駆動回路は、各出力端子から、前記複数のデータ信号線に印加すべき複数のデータ信号のうち当該出力端子に対応する組の２つ以上のデータ信号線にそれぞれ印加すべき２つ以上のデータ信号を時分割的に出力し、
    前記読出ステップでは、前記表示画像を表す画像データにおける各表示ラインを表す複数の画素データを、前記接続関係により前記複数の出力端子の配置順に対応付けられる前記複数組のデータ信号線群の順序に応じた順序で前記画像メモリからシリアルに読み出すことにより、前記集積回路に供給すべき画像信号がシリアル画像信号として生成される、請求項１０に記載の画像信号調製プログラム。
12. 請求項１０または１１に記載の画像信号調製プログラムを記録したコンピュータ読み取り可能な記録媒体。

Images