TW201333922A - 顯示裝置及其驅動方法 - Google Patents

顯示裝置及其驅動方法 Download PDF

Info

Publication number
TW201333922A
TW201333922A TW101142100A TW101142100A TW201333922A TW 201333922 A TW201333922 A TW 201333922A TW 101142100 A TW101142100 A TW 101142100A TW 101142100 A TW101142100 A TW 101142100A TW 201333922 A TW201333922 A TW 201333922A
Authority
TW
Taiwan
Prior art keywords
potential
transistor
line
power supply
control
Prior art date
Application number
TW101142100A
Other languages
English (en)
Other versions
TWI537922B (zh
Inventor
Noritaka Kishi
Original Assignee
Sharp Kk
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Kk filed Critical Sharp Kk
Publication of TW201333922A publication Critical patent/TW201333922A/zh
Application granted granted Critical
Publication of TWI537922B publication Critical patent/TWI537922B/zh

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • G09G3/3241—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element the current through the light-emitting element being set using a data current provided by the data driver, e.g. by using a two-transistor current mirror
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0852—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor being a dynamic memory with more than one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0861—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor with additional control of the display period without amending the charge stored in a pixel memory, e.g. by means of additional select electrodes

Abstract

像素電路10中，於連結電源線VPk與具有共用電位Vcom之電極之電流路徑上設置有TFT12、13與有機EL元件15。顯示裝置100同時進行對複數列之像素電路10之初始化，同時進行對複數列之像素電路10之臨限值檢測，依每列依序進行對像素電路10之資料寫入，且使複數列之像素電路10中所含之有機EL元件15在相同期間發光。於自臨限值檢測結束至發光開始之期間，將TFT11、13控制為斷開狀態，對電源線VPk施加與共用電位Vcom大致相等之電位VP_C。藉此，抑制TFT12、13中流動之洩漏電流，防止待機期間之像素電路10內之節點電位之變動。

Description

顯示裝置及其驅動方法
本發明係關於一種顯示裝置，更特定而言，係關於一種有機EL顯示器等電流驅動型之顯示裝置及其驅動方法。
作為薄型、高畫質、低消耗電力之顯示裝置，有機EL(Electro Luminescence：電致發光)顯示器已周知。有機EL顯示器具備包含有機EL元件、驅動用電晶體、及控制用電晶體之複數個像素電路。像素電路內之電晶體係使用薄膜電晶體(Thin Film Transistor：以下，稱為TFT)。
有機EL顯示器中，像素電路內之驅動用電晶體之臨限值電壓或遷移率中產生不均一。因此，即使對像素電路寫入相同資料電位，有機EL元件中流動之電流之量中仍產生不均一。由於有機EL元件之亮度根據有機EL元件中流動之電流之量改變，故若有機EL元件中流動之電流之量中產生不均一，則顯示畫面中產生亮斑。因此，為在有機EL顯示器中進行高畫質顯示，需要補償驅動用電晶體之特性。補償驅動用電晶體之特性之有機EL顯示器，例如，記載於專利文獻1中。
此外，使所有有機EL元件在相同期間發光之有機EL顯示器已周知(例如，專利文獻2、3)。專利文獻2、3中記載之有機EL顯示器於1圖框期間之開端同時進行相對於所有像素電路之初始化，且同時進行相對於所有像素電路之臨限值檢測，接著每列依序進行相對於像素電路之資料寫 入，接著使包含於所有像素電路之有機EL元件在相同期間發光。圖23係專利文獻2中記載之像素電路之電路圖。圖23所示之像素電路包含TFT91~93、電容器94及有機EL元件95。
[先前技術文獻] [專利文獻]
[專利文獻1]日本專利特開2007-148129號公報
[專利文獻2]日本專利特開2011-34038號公報
[專利文獻3]日本專利特開2011-34039號公報
有機EL顯示器之像素電路於初始化、臨限值檢測及資料寫入之時以外需要保持像素電路內之節點電位。尤其，同時進行相對於複數列之像素電路之初始化，同時進行相對於複數列之像素電路之臨限值檢測，每列依序進行相對於像素電路之資料寫入，且使包含於複數列之像素電路之有機EL元件在相同期間發光之有機EL顯示器中，於自臨限值檢測結束至發光開始之待機期間，需要保持像素電路內之節點電位。然而，於此種有機EL顯示器中，待機期間TFT中有不可忽視程度之洩漏電流流動，且像素電路內之節點電位變動此點成為問題。例如，圖23所示之像素電路中，待機期間TFT91、93為斷開狀態，有機EL元件T95之陽極端子為浮動狀態。若待機期間TFT93中有洩漏電流流動，則有機EL元件T95之陽極電位變動。若在有機EL顯示 器中像素電路內之節點電位變動，則顯示畫面之亮度變動。
因此，本發明之目的在於提供一種防止待機期間內之像素電路內之節點電位之變動之顯示裝置。
本發明之第1形態係一種顯示裝置，其特徵在於其係電流驅動型之顯示裝置，且包括：排列配置於列方向與行方向之複數個像素電路；連接於相同列之像素電路之複數根掃描信號線；連接於相同行之像素電路之複數根資料信號線；連接於複數列之像素電路之1根以上之控制線；連接於複數列之像素電路之1根以上之電源線；驅動上述掃描信號線、上述資料信號線及上述控制線之驅動電路；及對上述電源線切換施加複數種電位之電源電路；且上述像素電路包括：連結上述電源線與施加有共用電位之導電性構件之電流路徑上，將一端連接於上述導電性構件而設置之發光元件；及上述電流路徑上，將一方之導通端子連接於上述發光元件之另一端而設置之驅動用電晶體；上述驅動電路與上述電源電路同時進行對複數列之像素電路之初始化，同時進行對複數列之像素電路之臨限值檢測，依每列依序進行對上述像素電路之資料寫入，且進行 使複數列之像素電路中所含之發光元件在相同期間發光之控制；上述電源電路於自上述像素電路之臨限值檢測結束至發光開始之期間，對連接於該像素電路之電源線施加與上述共用電位大致相等之第1電位。
本發明之第2形態係如本發明之第1形態，其中：上述發光元件之另一端連接於經固定施加上述共用電位之導電性構件；上述像素電路進而包括：設置於上述資料信號線與上述驅動用電晶體之控制端子之間，且具備連接於上述掃描信號線之控制端子之寫入控制電晶體；在上述電流路徑上，設置於上述電源線與上述驅動用電晶體之另一方之導通端子之間，且具備連接於上述控制線之控制端子之發光控制電晶體；及設置於上述驅動用電晶體之控制端子與上述發光元件側之導通端子之間之電容器。
本發明之第3形態，如本發明之第2形態，其中：在初始化期間，上述寫入控制電晶體與上述發光控制電晶體為接通狀態，對上述資料信號線施加上述驅動用電晶體為接通狀態之電位，對上述電源線施加初始化用之第2電位；在臨限值檢測期間，上述寫入控制電晶體與上述發光控制電晶體為接通狀態，對上述資料信號線施加臨限值檢測 用電位，對上述電源線施加臨限值檢測用之第3電位；在自臨限值檢測結束至資料寫入開始之期間與自資料寫入結束至發光開始之期間，上述寫入控制電晶體與上述發光控制電晶體為斷開狀態；在資料寫入期間，上述寫入控制電晶體為接通狀態，上述發光控制電晶體為斷開狀態，對上述資料信號線施加資料電位；且在發光期間，上述寫入控制電晶體為斷開狀態，上述發光控制電晶體為接通狀態，且以對上述電源線施加發光用之第4電位之方式，控制上述像素電路。
本發明之第4形態係如本發明之第3形態，其中：上述臨限值檢測用電位為對上述共用電位加上上述驅動用電晶體之臨限值電壓之電位。
本發明之第5形態係如本發明之第1形態，其中：上述發光元件之另一端連接於經固定施加上述共用電位之導電性構件；上述驅動用電晶體之另一方之導通端子連接於上述電源線；且上述像素電路進而包括：一端連接於上述驅動用電晶體之控制端子之第1電容器；設置於上述第1電容器之另一端與上述資料信號線之間，且具備連接於上述掃描信號線之控制端子之寫入控制電晶體； 設置於上述驅動用電晶體之控制端子與上述發光元件側之導通端子之間，且具備連接於上述控制線之控制端子之臨限值檢測用電晶體；及設置於上述第1電容器之另一端與具有特定電位之其他電源線之間之第2電容器。
本發明之第6形態係如本發明之第5形態，其中：在初始化期間之前半部，上述寫入控制電晶體為接通狀態，對上述電源線施加上述第1電位；在初始化期間之後半部，上述寫入控制電晶體為接通狀態，對上述資料信號線施加上述驅動用電晶體為接通狀態之電位，對上述電源線施加初始化用之第2電位；在臨限值檢測期間，上述寫入控制電晶體與上述臨限值檢測用電晶體為接通狀態，對上述資料信號線施加臨限值檢測用電位，對上述電源線施加上述第1電位；在自臨限值檢測結束至資料寫入開始之期間與自資料寫入結束至發光開始之期間，上述寫入控制電晶體與上述臨限值檢測用電晶體為斷開狀態；在資料寫入期間，上述寫入控制電晶體為接通狀態，上述臨限值檢測用電晶體為斷開狀態，對上述資料信號線施加資料電位；且在發光期間，上述寫入控制電晶體與上述臨限值檢測用電晶體為斷開狀態，且以對上述電源線施加發光用之第3電位之方式，控制上述像素電路。
本發明之第7形態係如本發明之第1形態，其中： 上述驅動用電晶體之另一方之導通端子連接於上述電源線；上述像素電路進而包括：一端連接於上述驅動用電晶體之控制端子之電容器；設置於上述電容器之另一端與上述資料信號線之間，且具備連接於上述掃描信號線之控制端子之寫入控制電晶體；設置於上述驅動用電晶體之控制端子與上述發光元件側之導通端子之間之臨限值檢測用電晶體；及設置於上述電容器之另一端與上述電源線或具有特定電位之其他電源線之間，且具備連接於上述控制線之控制端子之電源連接用電晶體。
本發明之第8形態係如本發明之第7形態，其中：進而具備連接於複數列之像素電路之1根以上之第2控制線，且上述臨限值檢測用電晶體之控制端子連接於上述第2控制線；上述發光元件之另一端連接於經固定施加上述共用電位之導電性構件；上述電源電路對上述電源線切換施加3種電位。
本發明之第9形態係如本發明之第8形態，其中：在初始化期間之前半部，上述寫入控制電晶體為接通狀態，上述電源連接用電晶體為斷開狀態，對上述電源線施加上述第1電位； 在初始化期間之後半部，上述寫入控制電晶體為接通狀態，上述電源連接用電晶體為斷開狀態，對上述資料信號線施加上述驅動用電晶體為接通狀態之電位，對上述電源線施加初始化用之第2電位；在臨限值檢測期間，上述寫入控制電晶體與上述臨限值檢測用電晶體為接通狀態，上述電源連接用電晶體為斷開狀態，對上述資料信號線施加臨限值檢測用電位，對上述電源線施加上述第1電位；在自臨限值檢測結束至資料寫入開始之期間與自資料寫入結束至發光開始之期間，上述寫入控制電晶體與上述電源連接用電晶體為斷開狀態；在資料寫入期間，上述寫入控制電晶體與上述臨限值檢測用電晶體為接通狀態，上述電源連接用電晶體為斷開狀態，上述資料信號線施加有資料電位；且在發光期間，上述寫入控制電晶體與上述臨限值檢測用電晶體為斷開狀態，上述電源連接用電晶體為接通狀態，且以對上述電源線施加發光用之第3電位之方式，控制上述像素電路。
本發明之第10形態係如本發明之第7形態，其中進而包括：連接於複數列之像素電路之1根以上之第2控制線；連接於複數列之像素電路，作為上述導電性構件發揮功能之1根以上之第2電源線；且上述臨限值檢測用電晶體之控制端子連接於上述第2控 制線；上述發光元件之另一端連接於上述第2電源線；上述電源電路分別對上述電源線與上述第2電源線切換施加2種電位。
本發明之第11形態係如本發明之第7形態，其中：上述臨限值檢測用電晶體之控制端子連接於上述掃描信號線；上述發光元件之另一端連接於經固定施加上述共用電位之導電性構件；且上述電源電路對上述電源線切換施加3種電位。
本發明之第12形態係一種電流驅動型之顯示裝置之驅動方法，其特徵在於該顯示裝置包括：排列配置於列方向與行方向之複數個像素電路；連接於相同列之像素電路之複數根掃描信號線；連接於相同行之像素電路之複數根資料信號線；連接於複數列之像素電路之1根以上之控制線；及連接於複數列之像素電路之1根以上之電源線；且上述像素電路包括：連結上述電源線與施加有共用電位之導電性構件之電流路徑上，將一端連接於上述導電性構件而設置之發光元件；上述電流路徑上，將一方之導通端子連接於上述發光元件之另一端而設置之驅動用電晶體；且上述驅動方法包括：驅動上述掃描信號線、上述資料信號線及上述控制線之 驅動步驟；及對上述電源線切換施加複數種電位之電源控制步驟；上述驅動步驟與上述電源控制步驟同時進行對複數列之像素電路之初始化，同時進行對複數列之像素電路之臨限值檢測，依每列依序進行對上述像素電路之資料寫入，且進行使複數列之像素電路中所含之發光元件在相同期間發光之控制；上述電源控制步驟於自上述像素電路之臨限值檢測結束至發光開始之期間，對連接於該像素電路之電源線施加與上述共用電位大致相等之電位。
根據本發明之第1或第12形態，對於連結電源線與施加有共用電位之導電性構件之電流路徑上串聯連接發光元件與驅動用電晶體而設置之像素電路，於自臨限值檢測結束至發光開始之期間，藉由對電源線施加與共用電位大致相等之電位，可防止待機期間之像素電路內之節點電位之變動，從而可防止顯示畫面之亮度之變動。
根據本發明之第2或第3形態，對於包含3個電晶體、1個電容器及發光元件之像素電路，於自臨限值檢測結束至發光開始之期間，藉由對連接於像素電路之電源線施加與共用電位大致相等之電位，可防止待機期間之像素電路內之節點電位之變動，從而可防止顯示畫面之亮度之變動。
根據本發明之第4形態，於待機期間經由發光元件之電流難以流動，可防止待機期間之像素電路內之節點電位之 變動，從而可防止顯示畫面之亮度之變動。
根據本發明之第5或第6形態，對於包含3個電晶體、2個電容器及發光元件之像素電路，於自臨限值檢測結束至發光開始之期間，藉由對連接於像素電路之電源線施加與共用電位大致相等之電位，可防止待機期間之像素電路內之節點電位之變動，從而可防止顯示畫面之亮度之變動。
根據本發明之第7形態，對於包含4個電晶體、1個電容器及發光元件之像素電路，於自臨限值檢測結束至發光開始之期間，藉由對連接於像素電路之電源線施加與共用電位大致相等之電位，可防止待機期間之像素電路內之節點電位之變動，從而可防止顯示畫面之亮度之變動。
根據本發明之第8或第9形態，可使用連接於複數列之像素電路之2種控制線與連接於複數列之像素電路之1種電源線，構成使複數列之像素電路內之發光元件在相同期間發光之顯示裝置。藉由使用1種電源線，可減少電源線之佈局面積。
根據本發明之第10形態，可使用連接於複數列之像素電路之2種控制線與連接於複數列之像素電路之2種電源線，構成使複數列之像素電路內之發光元件在相同期間發光之顯示裝置。藉由使用切換施加2種電位之電源電路，可簡化電源電路之構成。
根據本發明之第11形態，可使用連接於複數列之像素電路之1種控制線與連接於複數列之像素電路之1種電源線，構成使複數列之像素電路內之發光元件在相同期間發光之 顯示裝置。藉由使用1種控制線與1種電源線，可減少控制線與電源線之佈局面積，從而可簡化驅動電路之構成。
(第1實施形態)
圖1係顯示本發明之第1實施形態之顯示裝置之構成之方塊圖。圖1所示之顯示裝置100為具備：顯示控制電路1；掃描信號線驅動電路2；控制電路3；電源電路4；資料信號線驅動電路5；及(m×n)個像素電路10之有機EL顯示器。有機EL顯示器為電流驅動型之顯示裝置之一種。以下，m及n為2以上之整數，i及q為1以上n以下之整數，j為1以上m以下之整數，k為1以上q以下之整數。
顯示裝置100中，設置有n根掃描信號線G1~Gn與m根資料信號線S1~Sm。掃描信號線G1~Gn相互平行配置，資料信號線S1~Sm以與掃描信號線G1~Gn正交之方式相互平行配置。掃描信號線G1~Gn與資料信號線S1~Sm之各交叉點之附近，配置有像素電路10。如此(m×n)個像素電路10呈二維狀配置。掃描信號線Gi連接於配置於第i列之m個像素電路10，資料信號線Sj連接於配置於第j列之n個像素電路10。又，顯示裝置100中，設置有q根控制線E1~Eq與q根電源線VP1~VPq。各列之像素電路10，連接於控制線E1~Eq之任一者與電源線VP1~VPq之任一者。像素電路10中，使用未圖示之導電性構件(電極)供給共用電位Vcom。
顯示控制電路1，相對於掃描信號線驅動電路2、控制電路3、電源電流4及資料信號線驅動電路5輸出控制信號。 更詳細而言，顯示控制電路1，相對於掃描信號線驅動電路2輸出時序信號OE、啟動脈衝YI及時脈YCK，相對於控制電路3輸出控制信號CS1，相對於電源電路4輸出控制信號CS2，相對於資料信號線驅動電路5輸出啟動脈衝SP、時脈CLK、資料信號DA、閂鎖脈衝LP及基準信號DA_ref。資料信號DA與基準信號DA_ref為類比信號。基準信號DA_ref具有特定之基準電位。
掃描信號線驅動電路2驅動掃描信號線G1~Gn。更詳細而言，掃描信號線驅動電路2包含位移暫存器電路、邏輯運算電路、及緩衝器(任一者均未圖示)。位移暫存器電路與時脈YCK同步依序傳輸啟動脈衝YI。邏輯運算電路在自位移暫存器電路之各段輸出之脈衝與時序信號OE之間進行邏輯運算。邏輯運算電路之輸出經由緩衝器賦與至對應之掃描信號線Gi。藉此，集體選擇連接於掃描信號線Gi之m個像素電路10。
控制電路3基於控制信號CS1，對控制線E1~Eq切換施加高位準電位與低位準電位。電源電路4基於控制信號CS2，對電源線VP1~VPq至少切換施加3種電位。更詳細而言，電源電路4對於電源線VP1~VPq切換施加較共用電位Vcom高之電位VP_H1與VP_H2、與Vcom大致相等之電位VP_C、及較共用電位Vcom低之電位VP_L。另，電位VP_H1、VP_H2亦可為相同電位。
資料信號線驅動電路5驅動資料信號線S1~Sm。更詳細而言，資料信號線驅動電路5包含m位元之位移暫存器6、 暫存器7、閂鎖電路8、及m個輸出緩衝器9。位移暫存器6具有多段連接m個暫存器之構成，且與時脈CLK同步傳輸供給至初段之暫存器之啟動脈衝SP，並自各段之暫存器輸出時序脈衝DLP。配合時序脈衝DLP之輸出時序，對暫存器7供給資料信號DA。暫存器7根據時序脈衝DLP，記憶資料信號DA。若暫存器7中記憶有1列之資料信號DA，則顯示控制電路1對閂鎖電路8輸出閂鎖脈衝LP。閂鎖電路8若接收閂鎖脈衝LP，則保持記憶於暫存器7之資料信號DA。m個輸出緩衝器9對應資料信號線S1~Sm之各者設置。輸出緩衝器9典型而言為電壓跟隨器等之阻抗轉換電路。輸出緩衝器9將保持於閂鎖電路8之資料信號DA、及自顯示控制電路1輸出之基準信號DA_ref之任一者輸出至資料信號線Sj。
圖2係像素電路10之電路圖。如圖2所示，像素電路10包含TFT11~13、電容器14、及有機EL元件15。TFT11~13皆為N通道型電晶體。像素電路10連接於掃描信號線Gi、資料信號線Sj、控制線Ek、電源線VPk、及具有共用電位Vcom之電極。
TFT11之一方之導通端子連接於資料信號線Sj，另一方之端子連接於TFT12之閘極端子。TFT13之汲極端子連接於電源線VPk，源極端子連接於TFT12之汲極端子。TFT12之源極端子連接於有機EL元件15之陽極端子。有機EL元件15之陰極端子連接於具有共用電位Vcom之電極。電容器14設置於TFT12之閘極端子與源極端子(有機EL元件15 側之導通端子)之間。TFT11之閘極端子連接於掃描信號線Gi，TFT13之閘極端子連接於控制線Ek。TFT11~13分別作為寫入控制電晶體、驅動用電晶體、及發光控制電晶體發揮功能，有機EL元件15作為發光元件發揮功能。
以下，就q=1之情形進行說明。圖3係顯示q=1之情形之控制線與電源線之連接形態之圖。該情形時，所有之像素電路10連接於控制線E1與電源線VP1。圖4係顯示q=1之情形之各列之像素電路10之動作之圖。如圖4所示，於1圖框期間內，設定有初始化期間、臨限值檢測期間、資料寫入期間、發光期間、及熄滅期間。初始化期間係將有機EL元件15之陽極端子初始化之期間。臨限值檢測期間係對資料信號線Sj施加基準電位，並檢測TFT12之臨限值電壓之期間。資料寫入期間係對資料信號線Sj施加資料電位(對應資料信號DA之電位)，並對像素電路10寫入資料電位之期間。以下，將自臨限值檢測結束至資料寫入開始之期間稱為資料待機期間，將自資料寫入結束至發光開始之期間稱為發光待機期間，將兩者合併稱為待機期間。
如圖4所示，於1圖框期間之開端，進行相對於所有像素電路10之初始化與臨限值檢測。接著，每列依序進行相對於像素電路10之資料寫入。相對於所有像素電路10之資料寫入結束後，所有像素電路10內之有機EL元件15相同時間T發光。像素電路10，於下一圖框期間需要在開始初始化之前結束發光。為了一面滿足該條件，一面準備所有像素電路10之發光期間，發光期間，最長亦為自1圖框期間除 去初始化期間、臨限值檢測期間及n個資料寫入期間之期間。
圖5係顯示像素電路10之動作之時序圖。於圖5中，Wi表示第i列之像素電路10之資料寫入期間。VGi表示第i列之像素電路10內之TFT12之閘極電位，VSi表示第i列之像素電路10內之TFT12之源極電位(即，有機EL元件15之陽極電位)。
以下，參照圖5，說明連接於掃描信號線Gi、資料信號線Sj、控制線E1、及電源線VP1之像素電路10之動作。於時刻t1之前，掃描信號線Gi與控制線E1之電位為低位準，電源線VP1之電位為較共用電位Vcom高之VP_H2。
(a)陽極初始化
在時刻t1中，掃描信號線Gi與控制線E1之電位改變為高位準。隨之，TFT11、13改變為接通狀態。自時刻t1至時刻t2之間，電源線VP1之電位成為較共用電位Vcom低之VP_L，資料信號線Sj之電位成為Vref1。因此，TFT12之閘極電位成為Vref1。電位Vref1，以TFT12充分成為接通狀態之方式決定。因此，有機EL元件15之陽極電位與VP_L大致相等。
(b)臨限值檢測
在時刻t2中，電源線VP1之電位成為較共用電位Vcom高之VP_H1，資料信號線Sj之電位成為Vref2。因此，TFT12之閘極電位成為Vref2。電位Vref2，以TFT12成為接通狀態，且施加於有機EL元件15之電壓較發光臨限值電壓低之 方式決定。因此，時刻t2以後，自電源線VP1經由TFT13與TFT12電流流入有機EL元件15之陽極端子，從而有機EL元件15之陽極電位上升。然而，由於有機EL元件15中未有電流流動，故將TFT12之臨限值電壓設為Vth時，有機EL元件15之陽極電位一直上升至(Vref2-Vth)。
本實施形態之顯示裝置100中，以臨限值檢測後之有機EL元件15之陽極電位(Vref2-Vth)與共用電位Vcom大致相等之方式，決定賦與像素電路10之電位。具體而言，將顯示裝置100內之TFT12之臨限值電壓之平均值設為Vth_ave時，電位Vref2以滿足下式(1)之方式決定。
Vcom=Vref2-Vth_ave…(1)
另，臨限值電壓之平均值設為Vth_ave，可使用臨限值電壓之目標值或基於實測值修正臨限值電壓之目標值之值。
使用滿足式(1)之電位Vref2之情形，於待機期間經由有機EL元件15之電流難以流動。臨限值電壓Vth自平均值偏離之情形，自有機EL元件15之陽極端子洩漏電流流動。然而，一般，由於臨限值電壓Vth與平均值之差為數mV~數百mV左右，故洩漏電流之量並不多。藉由使用滿足式(1)之電位Vref2，可充分減少洩漏電流之量。
(c)資料待機
在時刻t3中，掃描信號線Gi與控制線E1之電位改變為低位準。隨之，TFT11、13改變為斷開狀態。於資料待機期間，電流既不自有機EL元件15之陽極端子流向有機EL元 件15側亦不流向電源線VP1側，有機EL元件15之陽極端子保持(Vref2-Vth)較理想。然而，若不進行特別之工夫，則在資料待機期間TFT12、13中有不可忽視程度之洩漏電流流動，從而有機EL元件15之陽極電位變動。
因此，本實施形態之顯示裝置100，自臨限值檢測結束至發光開始之間，不僅將TFT13控制為斷開狀態，亦將電源線VP1之電位設為與共用電位Vcom大致相等之VP_C。藉此，於待機期間，可防止洩露電流自有機EL元件15之陽極端子流向電源線VP1，從而可固定保持有機EL元件15之陽極電位。
(d)資料寫入
在自時刻t3至時刻t4之間，設定有第i列之像素電路10之資料寫入期間Wi。資料寫入期間Wi中，掃描信號線Gi之電位成為高位準，資料信號線Sj之電位成為資料電位Vdata。由於此時TFT11為接通狀態，故TFT12之閘極電位改變為Vdata。另一方面，由於有機EL元件15具有較電容器14充分大之電容值，故即使TFT12之閘極電位改變，有機EL元件15之陽極電位仍幾乎不受其影響。
具體而言，資料寫入後之TFT12之閘極-源極間電壓Vgs以下式(2)給出。
Vgs={COLED/(COLED+CST)}×(Vdata-Vref2)+Vth…(2)
然而，於式(2)中，COLED為有機EL元件15之電容值，CST為TFT12之閘極-源極間之電容值(包含電容器14之電容與TFT12之寄生電容)。於COLED»CST時，自式(2)導出下式 (3)。
Vgs=Vdata-Vref2+Vth…(3)
(e)發光待機
在發光待機期間，與資料待機期間相同，掃描信號線Gi與控制線E1之電位改變為低位準，電源線VP1之電位成為與共用電位Vcom大致相等之VP_C。於發光待機期間與發光期間，TFT12之閘極-源極間電壓Vgs，利用電容器14之作用保持為(Vdata-Vref2+Vth)。
(f)發光
在時刻t4中，控制線E1之電位改變為高位準。隨之，TFT1改變為接通狀態。於時刻t4中，電源線VP1之電位改變為較共用電位Vcom高之VP_H2。因此，時刻t4以後，自電源線VP1經由TFT13與TFT12，電流流入有機EL元件15，從而有機EL元件15之陽極電位上升。由於此時TFT12之閘極端子為浮動狀態，故TFT12之閘極電位上升與有機EL元件15之陽極電位相同之量。此時，TFT12之閘極-源極間電壓Vgs大致固定保持。
電位VP_H2，以發光期間TFT12在飽和區域動作之方式決定。因此，發光期間在有機EL元件15中流動之電流I，若忽視通道長調變效應，則以下式(4)給出。
I=1/2．W/L．μ．Cox(Vgs-Vth)2…(4)其中，於式(4)中，W為閘極寬度，L為閘極長度，μ為載體遷移率，Cox為閘極氧化膜電容。自式(3)與式(4)，導出下式(5)。
I=1/2．W/L．μ．Cox(Vdata-Vref2)2…(5)
式(5)所示之電流I，根據資料電位Vdata改變，而不依存於TFT12之臨限值電壓Vth。因此，臨限值電壓Vth中產生不均一之情形或臨限值電壓Vth隨著時間改變之情形，不依存於臨限值電壓Vth之電流仍在有機EL元件15中流動，從而可使有機EL元件15以期望之亮度發光。
(g)熄滅
在時刻t5中，控制線E1之電位改變為低位準。隨之，TFT13改變為斷開狀態。因此，時刻t5以後，有機EL元件15之陽極電位與TFT12之閘極電位降低。自時刻t5稍過片刻，有機EL元件15之陽極電位充分降低，從而有機EL元件15熄滅。
本實施形態之顯示裝置100中，自臨限值檢測結束至發光開始之期間，電源線VPk施加有與共用電位Vcom大致相等之電位VP_C。藉此，於待機期間，防止洩露電流自有機EL元件15之陽極端子流向電源線VP1，從而固定保持有機EL元件15之陽極電位。
如圖4所示，資料待機期間與發光待機期間之長度，於像素電路10之每列中均不同。例如，第1列之像素電路10之資料待機期間之長度大致為零，第n列之像素電路10之資料待機期間為最長。根據本實施形態之顯示裝置100，如此資料待機期間與發光待機期間之長度不同之情形，藉由在待機期間固定保持有機EL元件15之陽極電位，仍可抑制顯示畫面之亮度之差。
如上所述本實施形態之顯示裝置100具備：排列配置於列方向與行方向之複數個像素電路10；連接於相同列之像素電路10之複數根掃描信號線G1~Gn；連接於相同行之像素電路10之複數根資料信號線S1~Sm；連接於複數列之像素電路10之1根以上之控制線E1~Eq；連接於複數列之像素電路10之1根以上之電源線VP1~VPq；驅動掃描信號線、資料信號線及控制線之驅動電路(包含掃描信號線驅動電路2、控制電路3及資料信號線驅動電路5之電路)；及對電源線VP1~VPq切換施加複數種電位之電源電路4。
像素電路10包括：在連結電源線VPk與施加有共用電位Vcom之導電性構件(電極)之電流路徑上，將一端連接於導電性構件而設置之發光元件(有機EL元件15)；在電流路徑上，將一方之導通端子連接於發光元件之另一端而設置之驅動用電晶體(TFT12)；設置於資料信號線Sj與驅動用電晶體之控制端子之間，且具有連接於掃描信號線Gi之控制端子之寫入控制電晶體(TFT11)；在電流路徑上，設置於電源線VPk與驅動用電晶體之另一方之導通端子之間，且具有連接於控制線Ek之控制端子之發光控制電晶體(TFT13)；及設置於驅動用電晶體之控制端子與發光元件側之導通端子(TFT12之源極端子)之間之電容器14。發光元件之另一端(有機EL元件15之陰極端子)連接於固定施加有共用電位Vcom之導電性構件。
驅動電路與電源電路4，同時進行相對於複數列之像素電路10之初始化，同時進行相對於複數列之像素電路10之 臨限值檢測，每列依序進行相對於像素電路10之資料寫入，且進行使包含於複數列之像素電路10之發光元件在相同期間發光之控制。電源電路4，於自像素電路10之臨限值檢測結束至發光開始期間，對連接於像素電路10之電源線VPk施加與共用電位Vcom大致相等之電位VP_C。
根據本實施形態之顯示裝置100，對於包含3個電晶體、1個電容器及發光元件之像素電路10，於自臨限值檢測結束至發光開始之期間，藉由對電源線VPk施加與共用電位Vcom大致相等之電位VP_C，可防止待機期間之像素電路10內之節點電位之變動，從而可防止顯示畫面之亮度之變動。
以下，作為本實施形態之顯示裝置100之變形例，就q>1之情形進行說明。此處，作為例子，就q=2之情形(第1及第2變形例)與q=3之情形(第3變形例)進行說明。如下所述，藉由使用2根以上之控制線與2根以上之電源線，可較使用1根控制線與1根電源線之情形，延長資料寫入期間或發光期間。
圖6係顯示第1變形例之顯示裝置之控制線與電源線之連接形態之圖。該情形時，第1~(n/2)列之像素電路連接於控制線E1與電源線VP1，第(n/2+1)~n列之像素電路連接於控制線E2與電源線VP2。掃描信號線驅動電路2、控制電路3a、電源電路4a及資料信號線驅動電路5，以各列之像素電路10進行以下動作之方式進行控制。
圖7係顯示第1變形例之顯示裝置之各列之像素電路10之 動作之圖。如圖7所示，1圖框期間分割為第1期間(前半部)與第2期間(後半部)。於第1期間之開端進行相對於第1~(n/2)列之像素電路之初始化與臨限值檢測，於第2期間之開端進行相對於第(n/2+1)~n列之像素電路之初始化與臨限值檢測。第1次之臨限值檢測之後每列依序進行相對於第1~(n/2)列之像素電路之資料寫入，第2次之臨限值檢測之後每列依序進行相對於第(n/2+1)~n列之像素電路之資料寫入。第1~(n/2)列之像素電路在第2期間發光時間T1，第(n/2+1)~n列之像素電路在第1期間發光相同長度之時間。
在第1變形例之顯示裝置中，自1/2圖框期間除去初始化期間與臨限值期間之期間，進行相對於整體之一半之像素電路之資料寫入。因此，根據第1變形例之顯示裝置，可延長相對於各列之像素電路之資料寫入期間，從而可容易地進行資料寫入。
圖8係顯示第2變形例之顯示裝置之控制線與電源線之連接形態之圖。該情形時，第奇數列之像素電路連接於控制線E1與電源線VP1，第偶數列之像素電路連接於控制線E2與電源線VP2。掃描信號線驅動電路2、控制電路3b、電源電路4b及資料信號線驅動電路5，以各列之像素電路10進行以下動作之方式進行控制。
圖9係顯示第2變形例之顯示裝置之各列之像素電路10之動作之圖。如圖9所示，1圖框期間分割為第1期間與第2期間。於第1期間之開端進行相對於第奇數列之像素電路之初始化與臨限值檢測，於第2期間之開端進行相對於第偶 數列之像素電路之初始化與臨限值檢測。第1次之臨限值檢測之後每列依序進行相對於第奇數列之像素電路之資料寫入，第2次之臨限值檢測之後每列依序進行相對於第偶數列之像素電路之資料寫入。第奇數列之像素電路在第2期間發光時間T2，第偶數列之像素電路在第1期間發光相同長度之時間。
根據第2變形例之顯示裝置，與第1變形例之顯示裝置相同，可延長相對於各列之像素電路之資料寫入期間，從而可容易地進行資料寫入。又，畫面之上半部與下半部中亮度較大地不同之情形，電源線VP1、VP2中流動之電流之量仍大致相同。因此，根據第2變形例之顯示裝置，可防止畫面之中央中產生之亮度差。
圖10係顯示第3變形例之顯示裝置之控制線與電源線之連接形態之圖。該情形時，第1~(n/3)列之像素電路連接於控制線E1與電源線VP1，第(n/3+1)~(2n/3)列之像素電路連接於控制線E2與電源線VP2，第(2n/3+1)~n列之像素電路連接於控制線E3與電源線VP3。掃描信號線驅動電路2、控制電路3c、電源電路4c及資料信號線驅動電路5，以各列之像素電路10進行以下動作之方式進行控制。
圖11係顯示第3變形例之顯示裝置之各列之像素電路10之動作之圖。如圖11所示，1圖框期間分割為第1~第3期間。於第1期間之開端進行相對於第1~(n/3)列之像素電路之初始化與臨限值檢測，於第2期間之開端進行相對於第(n/3+1)~(2n/3)列之像素電路之初始化與臨限值檢測，於第 3期間之開端進行相對於第(2n/3+1)~n列之像素電路之初始化與臨限值檢測。第1次之臨限值檢測之後每列依序進行相對於第1~(n/3)列之像素電路之資料寫入，第2次之臨限值檢測之後每列依序進行相對於第(n/3+1)~(2n/3)列之像素電路之資料寫入，第3次之臨限值檢測之後每列依序進行相對於第(2n/3+1)~n列之像素電路之資料寫入。第1~(n/3)列之像素電路在第2期間與第3期間發光時間T3，第(n/3+1)~(2n/3)列之像素電路在第3期間與第1期間發光相同長度之時間，第(2n/3+1)~n列之像素電路在第1期間與第2期間發光相同長度之時間。
第3變形例之顯示裝置中，像素電路10分割為3個組。於對某組之像素電路進行初始化與臨限值檢測期間，剩下2個組之像素電路發光。因此，根據第3變形例之顯示裝置，可將發光期間最長延長至2/3圖框期間。
另，q之值可為4以上。q≧4之情形，控制線E1~Eq及電源線VP1~VPq之連接形態或各列之像素電路10之動作與上述相同。又，於q≧3之情形下，可將於行方向鄰接之(n/q)個列之像素電路連接於相同控制線與相同電源線。或，可將於行方向跳過(q-1)列之(n/q)個之列之像素電路連接於相同控制線與相同電源線。例如，於q=3之情形下，可將第1列、第4列等之像素電路連接於控制線E1與電源線VP1，將第2列、第5列等之像素電路連接於控制線E2與電源線VP2，將第3列、第6列等之像素電路連接於控制線E3與電源線VP3。
q=1之情形，關於所有像素電路10初始化期間、臨限值檢測期間及發光期間共用。如此藉由以相同時序進行所有像素電路10之初始化、臨限值檢測及發光，可簡化控制電路3或電源電路4之構成。另一方面，q≧2之情形，像素電路10之每組中初始化期間、臨限值檢測期間及發光期間不同。如此藉由以不同時序在像素電路10之每組中進行初始化、臨限值檢測及發光，可較q=1之情形延長資料寫入期間或發光期間。另，上述各種變形例，不僅第1實施形態，亦可同樣適用於下述之第2及第3實施形態。
(第2實施形態)
圖12係顯示本發明之第2實施形態之顯示裝置之構成之方塊圖。圖12所示之顯示裝置200為具備顯示控制電路1、掃描信號線驅動電路2、控制電路203、電源電路204、資料信號線驅動電路5、及(m×n)個像素電路20之有機EL顯示器。另，於以下所示之各實施形態中，對於與先前敍述之實施形態相同之構成要件，附加相同參照符號而省略說明。以下，就與第1實施形態之顯示裝置100之不同點進行說明。
顯示裝置200中，作為控制線，設置有q根控制線AZ1~AZq。各列之像素電路20，連接於控制線AZ1~AZq之任一者與電源線VP1~VPq之任一者。像素電路20中，使用未圖示之導電性構件(電極)供給共用電位Vcom，且使用未圖示之電源線供給特定之電位V0。
控制電路203，基於控制信號CS1，對控制線AZ1~AZq 切換施加高位準電位與低位準電位。電源電路204，基於控制信號CS2，對電源線VP1~VPq切換施加3種電位。更詳細而言，電源電路204，相對於電源線VP1~VPq，切換施加較共用電位Vcom高之電位VP_H、與Vcom大致相等之電位VP_C、及較Vcom低之電位VP_L。
圖13係像素電路20之電路圖。如圖13所示，像素電路20包含TFT21~23、電容器24、25、及有機EL元件26。TFT21~23任一者均為P通道型電晶體。像素電路20連接於掃描信號線Gi、資料信號線Sj、控制線AZk、電源線VPk、具有電位V0之電源線、及具有共用電位Vcom之電極。
TFT21之一方之導通端子連接於資料信號線Sj，另一方之導通端子連接於電容器24之一方之端子(以下，稱為節點A)。電容器24之另一方之端子連接於TFT22之閘極端子。TFT22之源極端子連接於電源線VPk，汲極端子連接於有機EL元件26之陽極端子。有機EL元件26之陰極端子連接於具有共用電位Vcom之電極。TFT23設置於TFT22之閘極端子與汲極端子(有機EL元件26側之導通端子)之間。電容器25之一方之電極連接於具有電位V0之配線，另一方之電極連接於節點A。TFT21之閘極端子連接於掃描信號線Gi，TFT23之閘極端子連接於控制線AZk。TFT21~23，分別，作為寫入控制電晶體、驅動用電晶體、及臨限值檢測用電晶體發揮功能，有機EL元件26作為發光元件發揮功能。
以下，就q=1之情形進行說明。q=1之情形之控制線與電源線之連接形態與圖3相同。若在圖3中將控制電路3、電源電路4及控制線E1分別改讀為控制電路203、電源電路204及控制線AZ1，則可得到本實施形態之連接形態。顯示裝置200之1圖框期間內之各列之像素電路20之動作與第1實施形態相同(參照圖4)。然而，於顯示裝置200中，於初始化期間進行節點初始化與陽極初始化。
圖14係顯示像素電路20之動作之時序圖。圖14所示之Wi與VGi之含義與第1實施形態相同。VDi表示第i列之像素電路20內之TFT22之汲極電位(即，有機EL元件26之陽極電位)。
以下，參照圖14，就連接於掃描信號線Gi、資料信號線Sj、控制線AZ1及電源線VP1之像素電路20之動作進行說明。於時刻t1前，掃描信號線Gi與控制線AZ1之電位為高位準，電源線VP1之電位為與共用電位Vcom大致相等之VP_C。
(a)節點初始化
在時刻t1中，掃描信號線Gi與控制線AZ1之電位改變為低位準。隨之，TFT21、23改變為接通狀態。自時刻t1至時刻t2間，電源線VP1之電位持續為與共用電位Vcom大致相等之VP_C，資料信號線Sj之電位為Vref1。因此，節點A之電位為Vref1。電位Vref1以TFT21成為接通狀態之方式決定。由於此時有機EL元件26不發光，故有機EL元件26之陽極電位與TFT22之閘極電位與共用電位Vcom大致相 等。
(b)陽極初始化
在時刻t2中，控制線AZ1之電位改變為高位準。隨之，TFT23改變為斷開狀態。自時刻t2至時刻t3之間，電源線VP1之電位為較共用電位Vcom低之VP_L。資料信號線Sj之電位為較Vref1低之Vref2。由於此時TFT21為接通狀態，TFT23為斷開狀態，故若資料信號線Sj之電位降低(Vref1-Vref2)，則TFT22之閘極電位降低相同量。藉此，TFT22為接通狀態，保持於有機EL元件26之陽極端子之電荷向電源線VP1放電。該結果，有機EL元件26之陽極電位為VP_L。
(c)臨限值檢測
在時刻t3中，控制線AZ1之電位改變為低位準。隨之，TFT23改變為接通狀態。於時刻t3中，電源線VP1之電位改變為與共用電位Vcom大致相等之VP_C。此時，自電源線VP1經由TFT22與TFT23電流流向TFT22之閘極端子，從而TFT22之閘極電位上升。將TFT22之臨限值電壓設為Vth時，TFT22之閘極電位一直上升至(VP_C+Vth)。於時刻t3中，資料信號線Sj之電位改變為Vref3。由於此時TFT21持續為接通狀態，故節點A之電位改變為Vref3。另一方面，由於此時TFT23為接通狀態，有機EL元件26具有較電容器24充分大之電容值，故即使節點A之電位改變，TFT22之閘極電位仍幾乎不受其影響。
(d)資料待機
在時刻t4中，控制線AZ1之電位改變為高位準。隨之，TFT23改變為斷開狀態。其後，掃描信號線Gi之電位改變為高位準。隨之，TFT21改變為斷開狀態。此後，TFT22之閘極電位，利用電容器24、25之作用，保持為(VP_C+Vth)。
在資料待機期間，電流既不自有機EL元件26之陽極端子流向有機EL元件26側亦不流向電源線VP1側，有機EL元件26之陽極端子保持(VP_C+Vth)較理想。然而，若不進行特別之工夫，則在資料待機期間TFT22、23中有不可忽視程度之洩漏電流流動，從而有機EL元件26之陽極電位變動。
因此，本實施形態之顯示裝置200，自臨限值檢測結束至發光開始之間，不僅將TFT23控制為斷開狀態，亦將電源線VP1之電位設為與共用電位Vcom大致相等之VP_C。藉此，於待機期間，可防止洩露電流自有機EL元件26之陽極端子流向電源線VP1，從而可固定保持有機EL元件26之陽極電位。
(e)資料寫入
在自時刻t4至時刻t5之間，設定有第i列之像素電路20之資料寫入期間Wi。資料寫入期間Wi中，掃描信號線Gi之電位成為低位準，資料信號線Sj之電位成為資料電位Vdata。由於此時TFT21為接通狀態，故節點A之電位改變為Vdata。又，由於此時TFT23為斷開狀態，故TFT22之閘極電極以與節點A之電位相同之量改變而成為(VP_C+Vth+Vdata-Vref3)。
(f)發光待機
在發光待機期間，與資料待機期間相同，掃描信號線Gi與控制線AZ1之電位改變為高位準，電源線VP1之電位成為與共用電位Vcom大致相等之VP_C。於發光待機期間與發光期間，TFT22之閘極電位，利用電容器24、25之作用保持為(VP_C+Vth+Vdata-Vref3)。
(g)發光
在時刻t5中，電源線VP1之電位改變為較共用電位Vcom高之VP_H。因此，有機EL元件26施加有較發光臨限值電壓高之電壓，從而有機EL元件26發光。電位VP_H以在發光期間TFT22在飽和區域動作之方式決定。因此，發光期間在有機EL元件26中流動之電流I，若忽視通道長調變效應，則以上式(4)給出。
在發光期間，TFT22之閘極電位，仍持續保持為(VP_C+Vth+Vdata-Vref3)。因此，發光期間之TFT22之閘極-源極間電壓Vgs以下式(6)給出。
Vgs=VP_C+Vth+Vdata-Vref3-VP_H…(6)自式(4)與式(6)，導出下式(7)。
I=1/2．W/L．μ．Co×(VP_C+Vdata-Vref3-VP_H)2…(7)
式(7)所示之電流I，根據資料電位Vdata改變，而不依存於TFT22之臨限值電壓Vth。因此，臨限值電壓Vth中產生不均一之情形或臨限值電壓Vth隨著時間改變之情形，不依存於臨限值電壓Vth之電流仍在有機EL元件26中流動，從而可使有機EL元件26以期望之亮度發光。
(h)熄滅
在時刻t6中，電源線VP1之電位改變為與共用電位Vcom大致相等之VP_C。因此，時刻t6以後，有機EL元件26之陽極電位降低。自時刻t6稍過片刻，有機EL元件26之陽極電位充分降低，從而有機EL元件26熄滅。
如上所述，本實施形態之顯示裝置200中，像素電路20包括：在連結電源線VPk與施加有共用電位Vcom之導電性構件(電極)之電流路徑上，將一端連接於導電性構件而設置之發光元件(有機EL元件26)；在電流路徑上，將一方之導通端子連接於發光元件之另一端而設置之驅動用電晶體(TFT22)；一端連接於驅動用電晶體之控制端子之第1電容器24；設置於第1電容器之另一端與資料信號線Sj之間，且具有連接於掃描信號線Gi之控制端子之寫入控制電晶體(TFT21)；設置於驅動用電晶體之控制端子與發光元件側之導通端子(TFT22之汲極端子)之間，且具有連接於控制線AZk之控制端子之臨限值檢測用電晶體(TFT23)；及設置於第1電容器之另一端與具有特定電位V0之電源線之間之第2電容器25。發光元件之另一端(有機EL元件26之陰極端子)連接於固定施加有共用電位Vcom之導電性構件，驅動用電晶體之另一方之導通端子連接於電源線VPk。
驅動電路(包含掃描信號線驅動電路2、控制電路203及資料信號線驅動電路5之電路)與電源電路204，同時進行相對於複數列之像素電路20之初始化，同時進行相對於複數列之像素電路20之臨限值檢測，每列依序進行相對於像 素電路20之資料寫入，且進行使包含於複數列之像素電路20之發光元件在相同期間發光之控制。電源電路204，於自像素電路20之臨限值檢測結束至發光開始期間，對連接於像素電路20之電源線VPk施加與共用電位Vcom大致相等之電位VP_C。
根據本實施形態之顯示裝置200，對於包含3個電晶體、2個電容器及發光元件之像素電路20，於自臨限值檢測結束至發光開始之期間，藉由對電源線VPk施加與共用電位Vcom大致相等之電位VP_C，可防止待機期間之像素電路20內之節點電位之變動，從而可防止顯示畫面之亮度之變動。
(第3實施形態)
圖15係顯示本發明之第3實施形態之顯示裝置之構成之方塊圖。圖15所示之顯示裝置300為具備顯示控制電路1、掃描信號線驅動電路2、控制電路303、電源電路304、資料信號線驅動電路5、及(m×n)個像素電路30之有機EL顯示器。以下，就與第1實施形態之顯示裝置100之不同點進行說明。
顯示裝置300中，作為控制線，設置有q根控制線E1~Eq與q根控制線AZ1~AZq。各列之像素電路30，連接於控制線E1~Eq之任一者、控制線AZ1~AZq之任一者與電源線VP1~VPq之任一者。像素電路30中，使用未圖示之導電性構件(電極)供給共用電位Vcom。
控制電路303，基於控制信號CS1，對控制線E1~Eq、 AZ1~AZq切換施加高位準電位與低位準電位。電源電路304，基於控制信號CS2，對電源線VP1~VPq切換施加3種電位。更詳細而言，電源電路304對電源線VP1~VPq，切換施加較共用電位Vcom高之電位VP_H、與Vcom大致相等之電位VP_C、及較Vcom低之電位VP_L。
圖16係像素電路30之電路圖。如圖16所示，像素電路30包含TFT31~34、電容器35、及有機EL元件36。TFT31~34皆為P通道型電晶體。像素電路30連接於掃描信號線Gi、資料信號線Sj、控制線Ek、AZk、電源線VPk、及具有共用電位Vcom之電極。
TFT31之一方之導通端子連接於資料信號線Sj，另一方之導通端子連接於電容器35之一方之端子(以下，稱為節點A)。電容器35之另一方之端子連接於TFT32之閘極端子。TFT32之源極端子連接於電源線VPk，汲極端子連接於有機EL元件36之陽極端子。有機EL元件36之陰極端子連接於具有共用電位Vcom之電極。TFT33設置於TFT32之閘極端子與汲極端子(有機EL元件36側之導通端子)之間。TFT34之源極端子連接於電源線VPk，汲極端子連接於節點A。TFT31之閘極端子連接於掃描信號線Gi，TFT33之閘極端子連接於控制線AZk，TFT34之閘極端子連接於控制線Ek。TFT31~34分別作為寫入控制電晶體、驅動用電晶體、臨限值檢測用電晶體、及電源連接用電晶體發揮功能，有機EL元件36作為發光元件發揮功能。
以下，就q=1之情形進行說明。圖17係顯示控制線與電 源線之連接形態之圖。該情形時，所有像素電路30連接於控制線E1、AZ1與電源線VP1。顯示裝置300之1圖框期間內之各列之像素電路30之動作與第1實施形態相同(參照圖4)。然而，於顯示裝置300中，於初始化期間進行節點初始化與陽極初始化。
圖18係顯示像素電路30之動作之時序圖。圖18所示之Wi與VGi之含義與第1實施形態相同，圖18所示之VDi之含義與第2實施形態相同。
以下，參照圖18，就連接於掃描信號線Gi、資料信號線Sj、控制線E1、AZ1及電源線VP1之像素電路30之動作進行說明。於時刻t1前，掃描信號線Gi與控制線E1、AZ1之電位為高位準，電源線VP1之電位為與共用電位Vcom大致相等之VP_C。
(a)節點初始化
在時刻t1中，掃描信號線Gi與控制線AZ1之電位改變為低位準。隨之，TFT31、33改變為接通狀態。自時刻t1至時刻t2間，電源線VP1之電位持續為與共用電位Vcom大致相等之VP_C，資料信號線Sj之電位為Vref1。因此，節點A之電位為Vref1。電位Vref1以TFT31成為接通狀態之方式決定。由於此時有機EL元件36不發光，故有機EL元件36之陽極電位及TFT32之閘極電位與共用電位Vcom大致相等。
(b)陽極初始化
在時刻t2中，控制線AZ1之電位改變為高位準。隨之， TFT33改變為斷開狀態。自時刻t2至時刻t3之間，電源線VP1之電位為較共用電位Vcom低之VP_L，資料信號線Sj之電位為較Vref1低之Vref2。由於此時TFT31為接通狀態，TFT33、34為斷開狀態，故若資料信號線Sj之電位降低(Vref1-Vref2)，則TFT32之閘極電位降低相同量。藉此，TFT32為接通狀態，保持於有機EL元件36之陽極端子之電荷向電源線VP1放電。該結果，有機EL元件36之陽極電位為VP_L。
(c)臨限值檢測
在時刻t3中，控制線AZ1之電位改變為低位準。隨之，TFT33改變為接通狀態。於時刻t3中，電源線VP1之電位改變為與共用電位Vcom大致相等之VP_C。此時，自電源線VP1經由TFT32與TFT33電流流向TFT32之閘極端子，從而TFT32之閘極電位上升。將TFT32之臨限值電壓設為Vth時，TFT32之閘極電位一直上升至(VP_C+Vth)。於時刻t3中，資料信號線Sj之電位改變為Vref1。由於此時TFT31持續為接通狀態，故節點A之電位改變為Vref1。另一方面，由於此時TFT33為接通狀態，有機EL元件36具有較電容器35充分大之電容值，故即使節點A之電位改變，TFT32之閘極電位仍幾乎不受其影響。
(d)資料待機
在時刻t4中，掃描信號線Gi之電位改變為高位準。隨之，TFT31改變為斷開狀態。於該時點，有機EL元件36之陽極電位與TFT32之閘極電位為(VP_C+Vth)。
在資料待機期間，電流既不自有機EL元件36之陽極端子流向有機EL元件36側亦不流向電源線VP1側，有機EL元件36之陽極端子保持(VP_C+Vth)較理想。然而，若不進行特別之工夫，則在資料待機期間TFT32中有不可忽視程度之洩漏電流流動，從而有機EL元件36之陽極電位變動。
因此，本實施形態之顯示裝置300，自臨限值檢測結束至發光開始之間，將電源線VP1之電位設為與共用電位Vcom大致相等之VP_C。藉此，於待機期間，可防止洩露電流自有機EL元件36之陽極端子流向電源線VP1，從而可固定保持有機EL元件36之陽極電位。
(e)資料寫入
在自時刻t4至時刻t5之間，設定有第i列之像素電路30之資料寫入期間Wi。資料寫入期間Wi中，掃描信號線Gi之電位成為低位準，資料信號線Sj之電位成為資料電位Vdata。由於此時TFT31為接通狀態，故節點A之電位改變為Vdata。又，由於此時TFT33為接通狀態，有機EL元件36具有較電容器35充分大之電容值，故即使節點A之電位改變，TFT32之閘極電位仍幾乎不受其影響。
(f)發光待機
在發光待機期間，與資料待機期間相同，掃描信號線Gi為高位準，電源線VP1之電位為與共用電位Vcom大致相等之VP_C。此時，節點A之電位為Vdata，TFT32之閘極電位為(VP_C+Vth)。
(g)發光
在時刻t5前，控制線AZ1之電位改變為高位準。隨之，TFT33改變為斷開狀態。於時刻t5中，控制線E1之電位改變為低位準。隨之，TFT34改變為接通狀態。於時刻t5中，電源線VP1之電位改變為較共用電位Vcom高之VP_H。因此，節點A之電位自Vdata改變為VP_H。又，有機EL元件36施加有較發光臨限值電壓高之電壓，從而有機EL元件36發光。電位VP_H以在發光期間TFT32在飽和區域動作之方式決定。因此，發光期間在有機EL元件36中流動之電流I，若忽視通道長調變效應，則以上式(4)給出。
由於發光期間TFT33為斷開狀態，故若節點A之電位自Vdata改變為VP_H，則TFT32之閘極電極以相同量改變而成為(VP_C+Vth+VP_H-Vdata)。因此，發光期間之TFT32之閘極-源極間電壓Vgs以下式(8)給出。
Vgs=VP_C+Vth-Vdata…(6)自式(4)與式(8)，導出下式(9)。
I=1/2．W/L．μ．Cox(VP_C-Vdata)2…(9)
式(9)所示之電流I，根據資料電位Vdata改變，而不依存於TFT32之臨限值電壓Vth。因此，臨限值電壓Vth中產生不均一之情形或臨限值電壓Vth隨著時間改變之情形，不依存於臨限值電壓Vth之電流仍在有機EL元件36中流動，從而可使有機EL元件36以期望之亮度發光。
(h)熄滅
在時刻t6中，控制線E1之電位改變為高位準。隨之，TFT34改變為斷開狀態。於時刻t6中，電源線VP1之電位 改變為VP_C。因此，時刻t6以後，有機EL元件36之陽極電位降低。自時刻t6稍過片刻，有機EL元件36之陽極電位充分降低，從而有機EL元件36熄滅。
如上所述，本實施形態之顯示裝置300中，像素電路30包括：在連結電源線VPk與施加有共用電位Vcom之導電性構件(電極)之電流路徑上，將一端連接於導電性構件而設置之發光元件(有機EL元件36)；在電流路徑上，將一方之導通端子連接於發光元件之另一端而設置之驅動用電晶體(TFT32)；一端連接於驅動用電晶體之控制端子之電容器35；設置於電容器之另一端與資料信號線Sj之間，且具有連接於掃描信號線Gi之控制端子之寫入控制電晶體(TFT31)；設置於驅動用電晶體之控制端子與發光元件側之導通端子(TFT32之汲極端子)之間，且具有連接於控制線AZk之控制端子之臨限值檢測用電晶體(TFT33)；及設置於電容器之另一端與電源線VPk之間之電源連接用電晶體(TFT34)。發光元件之另一端(有機EL元件36之陰極端子)連接於固定施加有共用電位Vcom之導電性構件，驅動用電晶體之另一方之導通端子連接於電源線VPk。
驅動電路(包含掃描信號線驅動電路2、控制電路303及資料信號線驅動電路5之電路)與電源電路304，同時進行相對於複數列之像素電路30之初始化，同時進行相對於複數列之像素電路30之臨限值檢測，每列依序進行相對於像素電路30之資料寫入，且進行使包含於複數列之像素電路30之發光元件在相同期間發光之控制。電源電路304，對 電源線VPk切換施加3種電位。電源電路304，於自像素電路30之臨限值檢測結束至發光開始期間，對連接於像素電路30之電源線VPk施加與共用電位Vcom大致相等之電位VP_C。
根據本實施形態之顯示裝置300，對於包含4個電晶體、1個電容器及發光元件之像素電路30，於自臨限值檢測結束至發光開始之期間，藉由對電源線VPk施加與共用電位Vcom大致相等之電位VP_C，可防止待機期間之像素電路30內之節點電位之變動，從而可防止顯示畫面之亮度之變動。
作為本實施形態之顯示裝置300之變形例，可構成具備圖19~圖22所示之像素電路之顯示裝置。圖19所示之像素電路41中，TFT34之源極端子，連接於具有可調整之電位V0之電源線。圖20所示之像素電路42中，有機EL元件36之陰極端子連接於電源線VCk(連接於複數個像素電路之電源線VC1~VCq之任一者)。該情形時，電源電路對電源線VPk、VCk分別切換施加2種電位。圖21所示之像素電路43中，TFT33之閘極端子連接於掃描信號線Gi。圖22所示之像素電路50為使用N通道型電晶體，構成對應第3實施形態之像素電路30之電路者。像素電路50包含TFT51~54、電容器55、及有機EL元件56。具備像素電路41、43、50之顯示裝置中，於自臨限值檢測結束至發光開始之期間，對電源線VPk施加與共用電位Vcom大致相等之電位VP_C，藉此，可防止待機期間之像素電路內之節點電位之變動，從 而可防止顯示畫面之亮度之變動。具備像素電路42之顯示裝置中，於自臨限值檢測結束至發光開始之期間，對電源線VPk、VCk施加相同電壓，藉此，可獲得相同之效果。
根據具備像素電路30、41、50之顯示裝置，藉由使用1種電源線，可減少電源線之佈局面積。根據具備像素電路42之顯示裝置，藉由使用切換施加2種電位之電源電路，可簡化電源電路之構成。根據具備像素電路43之顯示裝置，藉由使用1種控制線與1種電源線，可減少控制線與電源線之佈局面積，從而可簡化驅動電路之構成。
如上所述，根據本發明，同時進行相對於複數列之像素電路之初始化，同時進行相對於複數列之像素電路之臨限值檢測，每列依序進行相對於像素電路之資料寫入，且使包含於複數列之像素電路之發光元件在相同期間發光之顯示裝置中，於自像素電路之臨限值檢測結束至發光開始之期間，對連接於該像素電路之電源線施加與共用電位大致相等之電位，藉此，可防止待機期間之像素電路內之節點電位之變動，從而可防止顯示畫面之亮度之變動。
[產業上之可利用性]
本發明之顯示裝置，由於具有可防止待機期間之像素電路內之節點電位之變動，從而可防止顯示畫面之亮度之變動之特徵，故可利用於有機EL顯示器等之電流驅動型之顯示裝置。
1‧‧‧顯示控制電路
2‧‧‧掃描信號線驅動電路
3‧‧‧控制電路
4‧‧‧電源電路
5‧‧‧資料信號線驅動電路
6‧‧‧位移暫存器
7‧‧‧暫存器
8‧‧‧閂鎖電路
9‧‧‧輸出緩衝器
10‧‧‧像素電路
11‧‧‧TFT(寫入控制電晶體)
12‧‧‧TFT(驅動用電晶體)
13‧‧‧TFT(發光控制電晶體)
14‧‧‧電容器
15‧‧‧有機EL元件(發光元件)
20‧‧‧像素電路
21‧‧‧TFT(寫入控制電晶體)
22‧‧‧TFT(驅動用電晶體)
23‧‧‧TFT(臨限值檢測用電晶體)
24‧‧‧電容器
25‧‧‧電容器
26‧‧‧有機EL元件(發光元件)
30‧‧‧像素電路
31‧‧‧TFT(寫入控制電晶體)
32‧‧‧TFT(驅動用電晶體)
33‧‧‧TFT(臨限值檢測用電晶體)
34‧‧‧TFT(電源連接用電晶體)
35‧‧‧電容器
36‧‧‧有機EL元件(發光元件)
41‧‧‧像素電路
42‧‧‧像素電路
43‧‧‧像素電路
50‧‧‧像素電路
51‧‧‧TFT(寫入控制電晶體)
52‧‧‧TFT(驅動用電晶體)
53‧‧‧TFT(臨限值檢測用電晶體)
54‧‧‧TFT(電源連接用電晶體)
55‧‧‧電容器
56‧‧‧有機EL元件(發光元件)
100‧‧‧顯示裝置
200‧‧‧顯示裝置
203‧‧‧控制電路
204‧‧‧電源電路
300‧‧‧顯示裝置
303‧‧‧控制電路
304‧‧‧電源電路
Ek‧‧‧控制線
Gi‧‧‧掃描信號線
Sj‧‧‧資料信號線
Vcom‧‧‧共用電位
VPk‧‧‧電源線
圖1係顯示本發明之第1實施形態之顯示裝置之構成之方 塊圖。
圖2係包含於圖1所示之顯示裝置之像素電路之電路圖。
圖3係顯示圖1所示之顯示裝置之控制線與電源線之連接形態之圖。
圖4係顯示圖1所示之顯示裝置之各列之像素電路之動作之圖。
圖5係圖1所示之顯示裝置之時序圖。
圖6係顯示第1變形例之顯示裝置之控制線與電源線之連接形態之圖。
圖7係顯示第1變形例之顯示裝置之各列之像素電路之動作之圖。
圖8係顯示第2變形例之顯示裝置之控制線與電源線之連接形態之圖。
圖9係顯示第2變形例之顯示裝置之各列之像素電路之動作之圖。
圖10係顯示第3變形例之顯示裝置之控制線與電源線之連接形態之圖。
圖11係顯示第3變形例之顯示裝置之各列之像素電路之動作之圖。
圖12係顯示本發明之第2實施形態之顯示裝置之構成之方塊圖。
圖13係包含於圖12所示之顯示裝置之像素電路之電路圖。
圖14係圖12所示之顯示裝置之時序圖。
圖15係顯示本發明之第3實施形態之顯示裝置之構成之方塊圖。
圖16係包含於圖15所示之顯示裝置之像素電路之電路圖。
圖17係顯示圖15所示之顯示裝置之控制線與電源線之連接形態之圖。
圖18係圖15所示之顯示裝置之時序圖。
圖19係包含於第1變形例之顯示裝置之像素電路之電路圖。
圖20係包含於第2變形例之顯示裝置之像素電路之電路圖。
圖21係包含於第3變形例之顯示裝置之像素電路之電路圖。
圖22係包含於第4變形例之顯示裝置之像素電路之電路圖。
圖23係包含於先前之顯示裝置之像素電路之電路圖。
10‧‧‧像素電路
11‧‧‧TFT(寫入控制電晶體)
12‧‧‧TFT(驅動用電晶體)
13‧‧‧TFT(發光控制電晶體)
14‧‧‧電容器
15‧‧‧有機EL元件(發光元件)
Ek‧‧‧控制線
Gi‧‧‧掃描信號線
Sj‧‧‧資料信號線
Vcom‧‧‧共用電位
VPk‧‧‧電源線

Claims (12)

  1. 一種顯示裝置，其特徵在於其係電流驅動型之顯示裝置，且包括：排列配置於列方向與行方向之複數個像素電路；連接於相同列之像素電路之複數根掃描信號線；連接於相同行之像素電路之複數根資料信號線；連接於複數列之像素電路之1根以上之控制線；連接於複數列之像素電路之1根以上之電源線；驅動上述掃描信號線、上述資料信號線及上述控制線之驅動電路；及對上述電源線切換施加複數種電位之電源電路；且上述像素電路包括：連結上述電源線與施加有共用電位之導電性構件之電流路徑上，將一端連接於上述導電性構件而設置之發光元件；及上述電流路徑上，將一方之導通端子連接於上述發光元件之另一端而設置之驅動用電晶體；上述驅動電路與上述電源電路同時進行對複數列之像素電路之初始化，同時進行對複數列之像素電路之臨限值檢測，依每列依序進行對上述像素電路之資料寫入，且進行使複數列之像素電路中所含之發光元件在相同期間發光之控制；上述電源電路於自上述像素電路之臨限值檢測結束至發光開始之期間，對連接於該像素電路之電源線施加與 上述共用電位大致相等之第1電位。
  2. 如請求項1之顯示裝置，其中上述發光元件之另一端連接於經固定施加上述共用電位之導電性構件；上述像素電路進而包括：設置於上述資料信號線與上述驅動用電晶體之控制端子之間，且具備連接於上述掃描信號線之控制端子之寫入控制電晶體；在上述電流路徑上，設置於上述電源線與上述驅動用電晶體之另一方之導通端子之間，且具備連接於上述控制線之控制端子之發光控制電晶體；及設置於上述驅動用電晶體之控制端子與上述發光元件側之導通端子之間之電容器。
  3. 如請求項2之顯示裝置，其中在初始化期間，上述寫入控制電晶體與上述發光控制電晶體為接通狀態，對上述資料信號線施加上述驅動用電晶體為接通狀態之電位，對上述電源線施加初始化用之第2電位；在臨限值檢測期間，上述寫入控制電晶體與上述發光控制電晶體為接通狀態，對上述資料信號線施加臨限值檢測用電位，對上述電源線施加臨限值檢測用之第3電位；在自臨限值檢測結束至資料寫入開始之期間與自資料寫入結束至發光開始之期間，上述寫入控制電晶體與上 述發光控制電晶體為斷開狀態；在資料寫入期間，上述寫入控制電晶體為接通狀態，上述發光控制電晶體為斷開狀態，對上述資料信號線施加資料電位；且在發光期間，上述寫入控制電晶體為斷開狀態，上述發光控制電晶體為接通狀態，且以對上述電源線施加發光用之第4電位之方式，控制上述像素電路。
  4. 如請求項3之顯示裝置，其中上述臨限值檢測用電位為對上述共用電位加上上述驅動用電晶體之臨限值電壓之電位。
  5. 如請求項1之顯示裝置，其中上述發光元件之另一端連接於經固定施加上述共用電位之導電性構件；上述驅動用電晶體之另一方之導通端子連接於上述電源線；且上述像素電路進而包括：一端連接於上述驅動用電晶體之控制端子之第1電容器；設置於上述第1電容器之另一端與上述資料信號線之間，且具備連接於上述掃描信號線之控制端子之寫入控制電晶體；設置於上述驅動用電晶體之控制端子與上述發光元件側之導通端子之間，且具備連接於上述控制線之控制端子之臨限值檢測用電晶體；及 設置於上述第1電容器之另一端與具有特定電位之其他電源線之間之第2電容器。
  6. 如請求項5之顯示裝置，其中在初始化期間之前半部，上述寫入控制電晶體為接通狀態，對上述電源線施加上述第1電位；在初始化期間之後半部，上述寫入控制電晶體為接通狀態，對上述資料信號線施加上述驅動用電晶體為接通狀態之電位，對上述電源線施加初始化用之第2電位；在臨限值檢測期間，上述寫入控制電晶體與上述臨限值檢測用電晶體為接通狀態，對上述資料信號線施加臨限值檢測用電位，對上述電源線施加上述第1電位；在自臨限值檢測結束至資料寫入開始之期間與自資料寫入結束至發光開始之期間，上述寫入控制電晶體與上述臨限值檢測用電晶體為斷開狀態；在資料寫入期間，上述寫入控制電晶體為接通狀態，上述臨限值檢測用電晶體為斷開狀態，對上述資料信號線施加資料電位；且在發光期間，上述寫入控制電晶體與上述臨限值檢測用電晶體為斷開狀態，且以對上述電源線施加發光用之第3電位之方式，控制上述像素電路。
  7. 如請求項1之顯示裝置，其中上述驅動用電晶體之另一方之導通端子連接於上述電源線；上述像素電路進而包括： 一端連接於上述驅動用電晶體之控制端子之電容器；設置於上述電容器之另一端與上述資料信號線之間，且具備連接於上述掃描信號線之控制端子之寫入控制電晶體；設置於上述驅動用電晶體之控制端子與上述發光元件側之導通端子之間之臨限值檢測用電晶體；及設置於上述電容器之另一端與上述電源線或具有特定電位之其他電源線之間，且具備連接於上述控制線之控制端子之電源連接用電晶體。
  8. 如請求項7之顯示裝置，其中進而包括：連接於複數列之像素電路之1根以上之第2控制線；且上述臨限值檢測用電晶體之控制端子連接於上述第2控制線；上述發光元件之另一端連接於經固定施加上述共用電位之導電性構件；上述電源電路對上述電源線切換施加3種電位。
  9. 如請求項8之顯示裝置，其中在初始化期間之前半部，上述寫入控制電晶體為接通狀態，上述電源連接用電晶體為斷開狀態，對上述電源線施加上述第1電位；在初始化期間之後半部，上述寫入控制電晶體為接通狀態，上述電源連接用電晶體為斷開狀態，對上述資料信號線施加上述驅動用電晶體為接通狀態之電位，對上 述電源線施加初始化用之第2電位；在臨限值檢測期間，上述寫入控制電晶體與上述臨限值檢測用電晶體為接通狀態，上述電源連接用電晶體為斷開狀態，對上述資料信號線施加臨限值檢測用電位，對上述電源線施加上述第1電位；在自臨限值檢測結束至資料寫入開始之期間與自資料寫入結束至發光開始之期間，上述寫入控制電晶體與上述電源連接用電晶體為斷開狀態；在資料寫入期間，上述寫入控制電晶體與上述臨限值檢測用電晶體為接通狀態，上述電源連接用電晶體為斷開狀態，上述資料信號線施加有資料電位；且在發光期間，上述寫入控制電晶體與上述臨限值檢測用電晶體為斷開狀態，上述電源連接用電晶體為接通狀態，且以對上述電源線施加發光用之第3電位之方式，控制上述像素電路。
  10. 如請求項7之顯示裝置，其中進而包括：連接於複數列之像素電路之1根以上之第2控制線；及連接於複數列之像素電路，作為上述導電性構件發揮功能之1根以上之第2電源線；且上述臨限值檢測用電晶體之控制端子連接於上述第2控制線；上述發光元件之另一端連接於上述第2電源線；上述電源電路分別對上述電源線與上述第2電源線切換施加2種電位。
  11. 如請求項7之顯示裝置，其中上述臨限值檢測用電晶體之控制端子連接於上述掃描信號線；上述發光元件之另一端連接於經固定施加上述共用電位之導電性構件；且上述電源電路對上述電源線切換施加3種電位。
  12. 一種顯示裝置之驅動方法，其特徵在於，其係電流驅動型之顯示裝置之驅動方法，該顯示裝置包括：排列配置於列方向與行方向之複數個像素電路；連接於相同列之像素電路之複數根掃描信號線；連接於相同行之像素電路之複數根資料信號線；連接於複數列之像素電路之1根以上之控制線；及連接於複數列之像素電路之1根以上之電源線；且上述像素電路包括：連結上述電源線與施加有共用電位之導電性構件之電流路徑上，將一端連接於上述導電性構件而設置之發光元件；及上述電流路徑上，將一方之導通端子連接於上述發光元件之另一端而設置之驅動用電晶體；且上述驅動方法包括：驅動上述掃描信號線、上述資料信號線及上述控制線之驅動步驟；及對上述電源線切換施加複數種電位之電源控制步驟； 上述驅動步驟與上述電源控制步驟同時進行對複數列之像素電路之初始化，同時進行對複數列之像素電路之臨限值檢測，依每列依序進行對上述像素電路之資料寫入，且進行使複數列之像素電路中所含之發光元件在相同期間發光之控制；上述電源控制步驟於自上述像素電路之臨限值檢測結束至發光開始之期間，對連接於該像素電路之電源線施加與上述共用電位大致相等之電位。
TW101142100A 2011-11-17 2012-11-12 Display device TWI537922B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011252113 2011-11-17

Publications (2)

Publication Number Publication Date
TW201333922A true TW201333922A (zh) 2013-08-16
TWI537922B TWI537922B (zh) 2016-06-11

Family

ID=48429526

Family Applications (1)

Application Number Title Priority Date Filing Date
TW101142100A TWI537922B (zh) 2011-11-17 2012-11-12 Display device

Country Status (4)

Country Link
US (1) US9401111B2 (zh)
JP (1) JP5680218B2 (zh)
TW (1) TWI537922B (zh)
WO (1) WO2013073466A1 (zh)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101875123B1 (ko) * 2012-02-28 2018-07-09 삼성디스플레이 주식회사 화소 및 이를 이용한 유기전계발광 표시장치
FR3000368B1 (fr) 2012-12-27 2015-02-20 Albea Services Applicateur pour produit cosmetique en deux parties
US10115739B2 (en) 2014-05-07 2018-10-30 Sony Corporation Display unit and electronic apparatus
KR102417120B1 (ko) * 2015-01-21 2022-07-06 삼성디스플레이 주식회사 유기발광표시장치
US9916791B2 (en) * 2015-04-16 2018-03-13 Semiconductor Energy Laboratory Co., Ltd. Display device, electronic device, and method for driving display device
KR102621655B1 (ko) * 2017-01-09 2024-01-09 삼성디스플레이 주식회사 화소 및 이를 이용한 유기전계발광 표시장치
KR102372054B1 (ko) * 2017-09-05 2022-03-11 삼성디스플레이 주식회사 표시 장치 및 화소
US20220115479A1 (en) * 2018-09-18 2022-04-14 Sharp Kabushiki Kaisha Display device
KR102633822B1 (ko) 2019-09-06 2024-02-06 엘지디스플레이 주식회사 발광표시장치 및 이의 구동방법
KR20210059105A (ko) * 2019-11-14 2021-05-25 삼성디스플레이 주식회사 표시 장치 및 그 구동 방법
KR20230064708A (ko) * 2021-11-03 2023-05-11 삼성디스플레이 주식회사 화소 및 이를 포함하는 표시 장치
KR20230110412A (ko) 2022-01-14 2023-07-24 삼성디스플레이 주식회사 화소 및 이를 포함하는 표시 장치

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001056667A (ja) * 1999-08-18 2001-02-27 Tdk Corp 画像表示装置
EP1331627B1 (en) * 2002-01-24 2012-04-18 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of driving the semiconductor device
JP4734529B2 (ja) 2003-02-24 2011-07-27 奇美電子股▲ふん▼有限公司 表示装置
JP4737587B2 (ja) * 2004-06-18 2011-08-03 奇美電子股▲ふん▼有限公司 表示装置の駆動方法
US8004477B2 (en) * 2005-11-14 2011-08-23 Sony Corporation Display apparatus and driving method thereof
JP2007148129A (ja) 2005-11-29 2007-06-14 Sony Corp 表示装置及びその駆動方法
US8427405B2 (en) 2007-01-30 2013-04-23 Lg Display Co., Ltd. Image display device and method of driving the same
WO2008108024A1 (ja) * 2007-03-08 2008-09-12 Sharp Kabushiki Kaisha 表示装置およびその駆動方法
KR100893482B1 (ko) 2007-08-23 2009-04-17 삼성모바일디스플레이주식회사 유기전계발광 표시장치 및 그의 구동방법
JP5186888B2 (ja) * 2007-11-14 2013-04-24 ソニー株式会社 表示装置及びその駆動方法と電子機器
WO2010100938A1 (ja) * 2009-03-06 2010-09-10 パナソニック株式会社 画像表示装置およびその駆動方法
CN102428508B (zh) * 2009-05-26 2014-07-09 松下电器产业株式会社 图像显示装置及其驱动方法
KR20110013693A (ko) 2009-08-03 2011-02-10 삼성모바일디스플레이주식회사 유기 전계발광 표시장치 및 그의 구동방법
KR101056281B1 (ko) 2009-08-03 2011-08-11 삼성모바일디스플레이주식회사 유기 전계발광 표시장치 및 그의 구동방법
KR101645404B1 (ko) 2010-07-06 2016-08-04 삼성디스플레이 주식회사 유기 전계발광 표시장치
KR101916921B1 (ko) 2011-03-29 2018-11-09 삼성디스플레이 주식회사 표시장치 및 그 구동방법

Also Published As

Publication number Publication date
JPWO2013073466A1 (ja) 2015-04-02
JP5680218B2 (ja) 2015-03-04
TWI537922B (zh) 2016-06-11
US20140307012A1 (en) 2014-10-16
WO2013073466A1 (ja) 2013-05-23
US9401111B2 (en) 2016-07-26

Similar Documents

Publication Publication Date Title
TWI537922B (zh) Display device
KR101411619B1 (ko) 화소 회로와 그 구동 방법 및 이를 이용한 유기 발광 표시 장치
JP5171807B2 (ja) 表示装置およびその駆動方法
US8674914B2 (en) Display device and method of driving the same
JP6261757B2 (ja) 画素回路、画素、この画素を含むアクティブマトリックス有機発光ダイオード表示装置及びその駆動方法
TWI540555B (zh) Display device
JP5442101B2 (ja) 表示装置およびその駆動方法
TWI581240B (zh) A pixel circuit and a driving method thereof and an active matrix organic light emitting display device
EP2595140A1 (en) Display device and method for driving same
US11158257B2 (en) Display device and driving method for same
WO2016086627A1 (zh) 一种像素驱动电路、像素驱动方法和显示装置
JP5823477B2 (ja) 有機発光ダイオード表示装置
JP2015025978A (ja) 駆動回路、表示装置、及び駆動方法
WO2013157527A1 (ja) 駆動回路、電気光学装置、電子機器、および駆動方法
JP2014219521A (ja) 画素回路及びその駆動方法
WO2020062813A1 (zh) 像素电路、其驱动方法及显示装置
JP2007108380A (ja) 表示装置および表示装置の駆動方法
WO2019186857A1 (ja) 表示装置およびその駆動方法
WO2018173132A1 (ja) 表示装置の駆動方法および表示装置
KR101348406B1 (ko) 구동회로 및 이를 포함하는 유기 이엘 디스플레이 장치
US9361826B2 (en) Display device and drive method therefor

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees