JP2005148750A - 表示装置のピクセル回路，表示装置，及びその駆動方法 - Google Patents

Abstract

【課題】 高精細化，開口率，収率を向上させ，ＲＣディレイ及び電圧降下を防止し，画素構成及び配線を単純化することができる表示装置のピクセル回路及びその駆動方法を提供する。
【解決手段】 有機電界発光表示装置は，所定区間ごとに所定の色を具現する表示装置のピクセル回路において，所定区間内でそれぞれ一つの色を放出する複数の発光素子（ＥＬ１＿Ｒ，ＥＬ１＿Ｇ，ＥＬ１＿Ｂ）と，これらの発光素子に共通連結されて，各発光素子を駆動するための能動素子（５４０，５５０）を備えている。能動素子は所定区間内で所定期間ごとに各発光素子を順次に駆動し，これによって各発光素子は，所定期間ごとに順次に発光する。
【選択図】 図１０

Description

本発明は，表示装置のピクセル回路，表示装置，及びその駆動方法に関する。

最近，携帯用情報機器には，軽量，薄型などの特性に優れた液晶表示装置（ＬＣＤ）や有機電界発光表示装置（ＯＬＥＤ：Ｏｒｇａｎｉｃ Ｌｉｇｈｔ Ｅｍｉｔｔｉｎｇ Ｄｉｏｄｅ）などがよく使用されている。有機電界発光表示装置は，液晶表示装置に比べて輝度特性及び視野角特性が優れているため次世代平板表示装置として注目を浴びている。

通常，アクティブマトリクス有機電界発光表示装置において，一つの画素は，Ｒ，Ｇ，Ｂ単位画素で構成されており，各Ｒ，Ｇ，Ｂ単位画素は，ＥＬ素子を有する。各ＥＬ素子は，アノード電極とカソード電極との間に各Ｒ，Ｇ，Ｂ有機発光層を備えている。そして，アノード電極とカソード電極に印加される電圧により，Ｒ，Ｇ，Ｂ有機発光層から光が出射される。

図１は，従来のアクティブマトリクス有機電界発光表示装置１０の構成を示している。

従来のアクティブマトリクス有機電界発光表示装置１０は，画素部１００，ゲートライン駆動回路１１０，データライン駆動回路１２０，及び制御部（図示せず）を備える。画素部１００は，ゲートライン駆動回路１１０からスキャン信号Ｓ１〜Ｓｍが提供される多数のゲートライン１１１〜１１ｍと，データライン駆動回路１２０からデータ信号ＤＲ１，ＤＧ１，ＤＢ１，…，ＤＲｎ，ＤＧｎ，ＤＢｎを提供するための多数のデータライン１２１〜１２ｎ，及び電源電圧ＶＤＤ１〜ＶＤＤｎを提供する多数の電源ライン１３１〜１３ｎを備える。

画素部１００には，多数のゲートライン１１１〜１１ｍ，多数のデータライン１２１〜１２ｎ，及び多数の電源ライン１３１〜１３ｎに連結される多数の画素Ｐ１１〜Ｐｍｎがマトリクス形態で配列されている。各画素Ｐ１１〜Ｐｍｎは，三つの単位画素，つまりＲ，Ｇ，Ｂ単位画素ＰＲ１１，ＰＧ１１，ＰＢ１１，…，ＰＲｍｎ，ＰＧｍｎ，ＰＢｍｎで構成されており，多数のゲートライン，データライン，及び電源供給ラインのうち，対応する一つのゲートライン，データライン，及び電源供給ラインにそれぞれ接続されている。

例えば，画素Ｐ１１は，Ｒ単位画素ＰＲ１１，Ｇ単位画素ＰＧ１１，Ｂ単位画素ＰＢ１１を備え，多数のゲートライン１１１〜１１ｍの中の第１スキャン信号Ｓ１を提供する第１ゲートライン１１１，多数のデータライン１２１〜１２ｎの中の第１データライン１２１，そして多数の電源ライン１３１〜１３ｎの中の第１電源ライン１３１に接続されている。

すなわち，画素Ｐ１１に備えられたＲ単位画素ＰＲ１１は，第１ゲートライン１１１と，第１データライン１２１の中のＲデータ信号ＤＲ１が提供されるＲデータライン１２１Ｒ，及び第１電源ライン１３１の中のＲ電源ライン１３１Ｒに接続されている。また，画素Ｐ１１に備えられたＧ単位画素ＰＧ１１は，第１ゲートライン１１１と，第１データライン１２１の中のＧデータ信号ＤＧ１が提供されるＧデータライン１２１Ｇ，及び第１電源ライン１３１の中のＧ電源ライン１３１Ｇに接続されている。また，画素Ｐ１１に備えられたＢ単位画素ＰＢ１１は，第１ゲートライン１１１と，第１データライン１２１の中のＢデータ信号ＤＢ１が提供されるＢデータライン１２１Ｂ，及び第１電源ライン１３１の中のＢ電源ライン１３１Ｂに接続されている。

図２は，従来の有機電界発光表示装置１０が備えるピクセル回路を示したものである。このピクセル回路とは，図１に示したＲ，Ｇ，Ｂ単位画素で構成される一つの画素Ｐ１１の回路に対応するものである。

画素Ｐ１１を構成するＲ，Ｇ，Ｂ単位画素ＰＲ１１，ＰＧ１１，ＰＢ１１のうち，Ｒ単位画素ＰＲ１１は，第１ゲートライン１１１から印加されるスキャン信号Ｓ１がゲートに提供され，ソースにＲデータライン１２１Ｒからデータ信号ＤＲ１が提供されるスイッチングトランジスタＭ１＿Ｒと，このスイッチングトランジスタＭ１＿Ｒのドレインにゲートが接続され，ソースに電源ライン１３１Ｒから電源電圧ＶＤＤ１が提供される駆動トランジスタＭ２＿Ｒと，この駆動トランジスタＭ２＿Ｒのゲートとソースに接続されたキャパシタＣ１＿Ｒと，駆動トランジスタＭ２＿Ｒのドレインにアノードが接続され，カソードが接地電圧ＶＳＳに接続されたＲ−ＥＬ素子ＥＬ１＿Ｒで構成される。

また，画素Ｐ１１を構成するＧ単位画素ＰＧ１１は，第１ゲートライン１１１から印加されるスキャン信号Ｓ１がゲートに提供され，ソースにＧデータライン１２１Ｇからデータ信号ＤＧ１が提供されるスイッチングトランジスタＭ１＿Ｇと，このスイッチングトランジスタＭ１＿Ｇのドレインにゲートが連結され，ソースに電源ライン１３１Ｇから電源電圧ＶＤＤ１が提供される駆動トランジスタＭ２＿Ｇと，この駆動トランジスタＭ２＿Ｇのゲートとソースに連結されたキャパシタＣ１＿Ｇと，駆動トランジスタＭ２＿Ｇのドレインにアノードが連結され，カソードが接地電圧ＶＳＳに連結されたＧ−ＥＬ素子ＥＬ１＿Ｇで構成される。

また，画素Ｐ１１を構成するＢ単位画素ＰＢ１１は，第１ゲートライン１１１から印加されるスキャン信号Ｓ１がゲートに提供され，ソースにＢデータライン１２１Ｂからデータ信号ＤＢ１が提供されるスイッチングトランジスタＭ１＿Ｂと，このスイッチングトランジスタＭ１＿Ｂのドレインにゲートが連結され，ソースに電源ライン１３１Ｂから電源電圧ＶＤＤ１が提供される駆動トランジスタＭ２＿Ｂと，この駆動トランジスタＭ２＿Ｂのゲートとソースに連結されたキャパシタＣ１＿Ｂと，駆動トランジスタＭ２＿Ｂのドレインにアノードが連結され，カソードが接地電圧ＶＳＳに連結されたＢ−ＥＬ素子ＥＬ１＿Ｂで構成される。

このピクセル回路の動作は次の通りである。ゲートライン１１１にスキャン信号Ｓ１が印加されると，画素Ｐ１１を構成するＲ，Ｇ，Ｂ単位画素のスイッチングトランジスタＭ１＿Ｒ，Ｍ１＿Ｇ，Ｍ１＿Ｂが駆動し，Ｒ，Ｇ，Ｂデータライン１２１Ｒ，１２１Ｇ，１２１ＢからＲ，Ｇ，ＢデータＤＲ１，ＤＧ１，ＤＢ１が駆動トランジスタＭ２＿Ｒ，Ｍ２＿Ｇ，Ｍ２＿Ｂのゲートにそれぞれ入力される。

駆動トランジスタＭ２＿Ｒ，Ｍ２＿Ｇ，Ｍ２＿Ｂは，ゲートに印加されるデータ信号ＤＲ１，ＤＧ１，ＤＢ１とＲ，Ｇ，Ｂ電源ライン１３１Ｒ，１３１Ｇ，１３１Ｂからそれぞれ提供される電源電圧ＶＤＤ１との差に相応する駆動電流をＥＬ素子ＥＬ１＿Ｒ，ＥＬ１＿Ｇ，ＥＬ１＿Ｂに提供する。各ＥＬ素子ＥＬ１＿Ｒ，ＥＬ１＿Ｇ，ＥＬ１＿Ｂは，駆動トランジスタＭ２＿Ｒ，Ｍ２＿Ｇ，Ｍ２＿Ｂを通って印加される駆動電流により動作する。このようにして画素Ｐ１１が駆動する。キャパシタＣ１＿Ｒ，Ｃ１＿Ｇ，Ｃ１＿Ｂは，各Ｒ，Ｇ，Ｂデータライン１２１Ｒ，１２１Ｇ，１２１Ｂに入力されたデータ信号ＤＲ１，ＤＧ１，ＤＢ１を貯蔵するための手段である。

次に，以上のような構成を有する従来の有機電界発光表示装置１０の動作を，図３の駆動波形図を参照しながら説明する。

まず，第１ゲートライン１１１にスキャン信号Ｓ１が印加されると，第１ゲートライン１１１が駆動し，第１ゲートライン１１１に接続された画素Ｐ１１〜Ｐ１ｎが駆動する。

つまり，第１ゲートライン１１１に印加されるスキャン信号Ｓ１によって，第１ゲートライン１１１に接続された画素Ｐ１１〜Ｐ１ｎのＲ，Ｇ，Ｂ単位画素ＰＲ１１〜ＰＲ１ｎ，ＰＧ１１〜ＰＧ１ｎ，ＰＢ１１〜ＰＢ１ｎのスイッチングトランジスタが駆動する。スイッチングトランジスタの駆動により，第１〜ｎデータライン１２１〜１２ｎを構成するＲ，Ｇ，Ｂデータライン１２１Ｒ〜１２ｎＲ，１２１Ｇ〜１２ｎＧ，１２１Ｂ〜１２ｎＢからＲ，Ｇ，Ｂデータ信号Ｄ（Ｓ１）ＤＲ１〜ＤＲｎ，ＤＧ１〜ＤＧｎ，ＤＢ１〜ＤＢｎがＲ，Ｇ，Ｂ単位画素の駆動トランジスタのゲートに同時にそれぞれ入力される。

Ｒ，Ｇ，Ｂ単位画素の駆動トランジスタは，Ｒ，Ｇ，Ｂデータライン１２１Ｒ〜１２ｎＲ，１２１Ｇ〜１２ｎＧ，１２１Ｂ〜１２ｎＢにそれぞれ印加されるＲ，Ｇ，Ｂデータ信号Ｄ（Ｓ１）ＤＲ１〜ＤＲｎ，ＤＧ１〜ＤＧｎ，ＤＢ１〜ＤＢｎに対応する駆動電流をＲ，Ｇ，Ｂ−ＥＬ素子に提供する。したがって，第１ゲートライン１１１に接続された画素Ｐ１１〜Ｐ１ｎのＲ，Ｇ，Ｂ単位画素ＰＲ１１〜ＰＲ１ｎ，ＰＧ１１〜ＰＧ１ｎ，ＰＢ１１〜ＰＢ１ｎを構成する各ＥＬ素子は，第１ゲートライン１１１にスキャン信号Ｓ１が印加されると，同時に駆動する。

これと同様に，第２ゲートライン１１２を駆動するためのスキャン信号Ｓ２が印加されると，第２ゲートライン１１２に接続された画素Ｐ２１〜Ｐ２ｎのＲ，Ｇ，Ｂ単位画素ＰＲ２１〜ＰＲ２ｎ，ＰＧ２１〜ＰＧ２ｎ，ＰＢ２１〜ＰＢ２ｎには，第１〜ｎデータライン１２１〜１２ｎを構成するＲ，Ｇ，Ｂデータライン１２１Ｒ〜１２ｎＲ，１２１Ｇ〜１２ｎＧ，１２１Ｂ〜１２ｎＢからデータ信号Ｄ（Ｓ２）ＤＲ１〜ＤＲｎ，ＤＧ１〜ＤＧｎ，ＤＢ１〜ＤＢｎが印加される。

この結果，第２ゲートライン１１２に接続された画素Ｐ２１〜Ｐ２ｎのＲ，Ｇ，Ｂ単位画素ＰＲ２１〜ＰＲ２ｎ，ＰＧ２１〜ＰＧ２ｎ，ＰＢ２１〜ＰＢ２ｎを構成するＥＬ素子が，データ信号Ｄ（Ｓ２）ＤＲ１〜ＤＲｎ，ＤＧ１〜ＤＧｎ，ＤＢ１〜ＤＢｎに対応する駆動電流によって同時に駆動する。

このような動作を繰り返し，最終的にｍ番目のゲートライン１１ｍにスキャン信号Ｓｍが印加されると，Ｒ，Ｇ，Ｂデータライン１２１Ｒ〜１２ｎＲ，１２１Ｇ〜１２ｎＧ，１２１Ｂ〜１２ｎＢに印加されるＲ，Ｇ，Ｂデータ信号Ｄ（Ｓｍ）ＤＲ１〜ＤＲｎ，ＤＧ１〜ＤＧｎ，ＤＢ１〜ＤＢｎにより，ｍ番目のゲートライン１１ｍに接続された画素Ｐｍ１〜ＰｍｎのＲ，Ｇ，Ｂ単位画素ＰＲｍ１〜ＰＲｍｎ，ＰＧｍ１〜ＰＧｍｎ，ＰＢｍ１〜ＰＢｍｎを構成するＥＬ素子が同時に駆動する。

したがって，第１ゲートライン１１１から第ｍゲートライン１１ｍにまで，順々にスキャン信号Ｓ１〜Ｓｍが印加されると，各ゲートライン１１１〜１１ｍに接続された画素Ｐ１１〜Ｐ１ｎ，…，Ｐｍ１〜Ｐｍｎが順に駆動し，第１フレーム１Ｆの間，画素を駆動して，画像が表示されるようになる。

しかし，上述したように，従来の有機電界発光表示装置は，各画素が三つのＲ，Ｇ，Ｂ単位画素で構成されており，各Ｒ，Ｇ，Ｂ単位画素は，Ｒ，Ｇ，Ｂ−ＥＬ素子を駆動させるための駆動素子，すなわち，スイッチング薄膜トランジスタ，駆動薄膜トランジスタ，及びキャパシタを備えている。さらに，従来の有機電界発光表示装置には，各Ｒ，Ｇ，Ｂ単位画素に備えられた駆動素子に対してデータ信号と共通電源（ＥＬＶＤＤ）を提供するためのデータライン及び共通電源ラインが単位画素別に配列される。

すなわち，従来の有機電界発光表示装置によれば，各画素に３本のデータラインと３本の電源ラインが配置され，また，６個のトランジスタ（３個のスイッチング薄膜トランジスタと３個の駆動薄膜トランジスタ）と３個のキャパシタが要求されていた。しかも，各画素が発光制御信号によってコントロールされる場合には，発光制御信号を提供するための別途の発光制御ラインが必要であるため，Ｒ，Ｇ，Ｂ単位画素毎に少なくとも４本の信号ラインが要求される。このように，各画素に多数の配線と多数の素子が配列されると，回路構成が複雑となり，欠陥も発生しやすくなる。また，収率（製造歩留まり）が低下するという問題点がある。しかも，回路構成が複雑化して，信号ラインの本数が増加した場合や信号ラインが長くなった場合には，信号の伝送遅延（ＲＣディレイ）や信号の電流電圧レベルの低下が起こり得る。

また，近年では，表示装置が更に高精細化され，各画素の面積が減少している。このため，一つの画素に多くの回路要素を配列することは困難となっている。加えて，開口率が減少するという問題点がある。

そこで，本発明は，このような問題に鑑みてなされたもので，その目的は，高精細化に適した表示装置のピクセル回路，表示装置，及びその駆動方法を提供することにある。

本発明の他の目的は，開口率及び収率を向上させることができる表示装置のピクセル回路，表示装置，及びその駆動方法を提供することにある。

本発明のもう一つの他の目的は，ＲＣディレイ及び電圧降下を防ぐことができる表示装置のピクセル回路，表示装置，及びその駆動方法を提供することにある。

本発明のまたもう一つの他の目的は，画素構成及び配線を単純化することができる表示装置のピクセル回路，表示装置，及びその駆動方法を提供することにある。

上記課題を解決するために，本発明の第１の観点によれば，所定区間ごとに所定の色を具現する表示装置のピクセル回路において，所定区間内でそれぞれ一つの色を放出する，少なくとも２個以上の発光素子と，少なくとも２個以上の発光素子に共通連結されて，少なくとも２個以上の発光素子を駆動するための能動素子を備え，能動素子は，所定区間内で所定期間ごとに少なくとも２個以上の発光素子を順に駆動し，少なくとも２個以上の発光素子は，所定期間ごとに順次に該当する一つの色を放出して所定区間で所定の色を具現する表示装置のピクセル回路が提供される。

所定区間は１フレームであり，所定期間はサブフレームであるため，１フレームは，少なくとも３個以上のサブフレームに分けられて，少なくとも２個以上の発光素子は，１フレーム内で各サブフレームごとに順に駆動し，残ったもので少なくとも一つのサブフレームでは，少なくとも２個以上の発光素子のうち，一つが再び駆動されるか，または少なくとも二つの発光素子が同時に駆動されて明るさを調節する。残ったもので少なくとも一つのサブフレームは，多数のサブフレームのうち，任意的に選択される。

少なくとも二つの発光素子の発光時間を調節してホワイトバランスを調節する。発光素子はＦＥＤ，またはＰＤＰであるか，または発光素子はＲ，Ｇ，ＢまたはホワイトＥＬ素子であり，少なくとも二つ以上のＥＬ素子は第１電極が能動素子に共通連結され，第２電極が接地電圧に共通連結される。発光素子はストライプタイプまたはデルタタイプで配列される。

能動素子は発光素子を駆動するための少なくとも一つ以上のスイッチング素子で構成され，能動素子を構成するスイッチング素子は薄膜トランジスタ，薄膜ダイオード，ダイオード，またはＴＲＳ（Ｔｒｉｏｄｉｃ Ｒｅｃｔｉｆｉｅｒ Ｓｗｉｔｃｈ：３整流スイッチ）で構成される。

また，上記課題を解決するために，本発明の第２の観点によれば，Ｒ，Ｇ，Ｂ−ＥＬ素子（赤色電界発光素子，緑色電界発光素子，青色電界発光素子）と，Ｒ，Ｇ，Ｂデータ信号（赤色データ信号，緑色データ信号，青赤色データ信号）を順に伝達するための一つまたはそれ以上のスイッチングトランジスタと，Ｒ，Ｇ，Ｂデータ信号によりＲ，Ｇ，Ｂ−ＥＬ素子を順に駆動するための一つまたはそれ以上の駆動トランジスタと，Ｒ，Ｇ，Ｂデータ信号を貯蔵するための貯蔵素子と，を備え，Ｒ，Ｇ，Ｂ−ＥＬ素子は駆動トランジスタに共通連結され，２つの発光制御信号により駆動トランジスタから順に伝達されるＲ，Ｇ，Ｂデータ信号に相応して順に発光する表示装置のピクセル回路が提供される。

また，上記課題を解決するために，本発明の第３の観点によれば，Ｒ，Ｇ，Ｂ−ＥＬ素子と，Ｒ，Ｇ，Ｂ−ＥＬ素子に共通連結されて，Ｒ，Ｇ，Ｂ−ＥＬ素子を駆動するための駆動手段と，Ｒ，Ｇ，Ｂ−ＥＬ素子の駆動を順に制御するための制御手段と，を有する有機電界発光表示装置のピクセル回路が提供される。駆動手段は少なくともデータ信号をスイッチングするための一つ，またはそれ以上のスイッチングトランジスタと，データ信号に相応する駆動電流をＲ，Ｇ，Ｂ−ＥＬ素子として提供するための一つ，またはそれ以上の駆動トランジスタと，データ信号を貯蔵するためのキャパシタと，を有する。駆動手段は駆動トランジスタのスレッショルド電圧を補償するためのスレッショルド電圧補償手段をさらに有する。駆動トランジスタとキャパシタには，共通の電源ラインを通じて同一な電源電圧を提供するか，または個別の電源ラインを通じて同一な電源電圧を個別的に提供する。

制御手段は，該当する発光制御信号（第１発光制御信号と第２発光制御信号を含む）によって駆動トランジスタからＲ，Ｇ，Ｂ−ＥＬ素子に駆動電流が提供されるのを制御して，Ｒ，Ｇ，Ｂ−ＥＬ素子の発光を順に制御する第１制御手段，第２制御手段，及び第３制御手段で成り立つ。第１制御手段は，駆動手段と赤色電界発光素子（Ｒ−ＥＬ素子）との間に直列に接続され，第１発光制御信号と第２発光制御信号によってオン／オフ制御される少なくとも２つのトランジスタで構成されている。また，第２制御手段は，駆動手段と緑色電界発光素子（Ｇ−ＥＬ素子）との間に直列に接続され，第１発光制御信号と第２発光制御信号によってオン／オフ制御される少なくとも２つのトランジスタで構成されている。また，第３制御手段は，駆動手段と青色電界発光素子（Ｂ−ＥＬ素子）との間に直列に接続され，第１発光制御信号と第２発光制御信号によってオン／オフ制御される少なくとも２つのトランジスタで構成されている。制御手段に印加される該当発光制御信号のアクティブオン時間を調節して該当するＥＬ素子に駆動電流が印加される時間を調節し，全体のホワイトバランスを調節する。

また，上記課題を解決するために，本発明の第４の観点によれば，ゲート（制御端）がゲートラインに連結され，ソース／ドレイン（第１電源端）がデータラインに連結された第１薄膜トランジスタと，第１薄膜トランジスタのドレイン／ソース（第１電源端）にゲート（制御端）が連結され，ソース／ドレイン（第１電源端）に電源ラインが連結された第２薄膜トランジスタと，第２薄膜トランジスタのゲート（制御端）とソース／ドレイン（第１電源端）に連結されたキャパシタと，第２薄膜トランジスタのドレイン／ソース（第２電源端）にソース／ドレイン（第１電源端）が連結され，ゲート（制御端）に第１発光制御信号が印加される第３薄膜トランジスタと，第３薄膜トランジスタのドレイン／ソース（第２電源端）にドレイン／ソース（第１電源端）が連結され，ゲート（制御端）に第２発光制御信号が印加される第４薄膜トランジスタと，第２薄膜トランジスタのドレイン／ソース（第２電源端）にドレイン／ソース（第１電源端）が連結され，ゲート（制御端）に第１発光制御信号が印加される第５薄膜トランジスタと，第５薄膜トランジスタのソース／ドレイン（第２電源端）にソース／ドレイン（第１電源端）が連結され，ゲート（制御端）に第２発光制御信号が印加される第６薄膜トランジスタと，第２薄膜トランジスタのドレイン／ソース（第２電源端）にドレイン／ソース（第１電源端）が連結され，ゲート（制御端）に第１発光制御信号が印加される第７薄膜トランジスタと，第７薄膜トランジスタのソース／ドレイン（第２電源端）にドレイン／ソース（第１電源端）が連結され，ゲート（制御端）に第２発光制御信号が印加される第８薄膜トランジスタと，第１電極が第４トランジスタの第２電源端に接続され，第２電極が接地された赤色電界発光素子と，第１電極が第６トランジスタの第２電源端に接続され，第２電極が接地された緑色電界発光素子と，第１電極が第８トランジスタの第２電源端に接続され，第２電極が接地された青色電界発光素子と，を有する有機電界発光表示装置のピクセル回路が提供される。

また，上記課題を解決するために，本発明の第５の観点によれば，それぞれ所定区間ごとに所定の色を具現し，所定区間内でそれぞれ一つの色を放出する少なくとも二つ以上の発光素子を備える多数の画素を含み，少なくとも二つ以上の発光素子は所定区間内で時分割的に順に駆動されて一つの色を放出して，各画素は所定区間内で所定の色を具現する表示装置が提供される。

また，上記課題を解決するために，本発明の第６の観点によれば，それぞれ所定区間ごとに所定の色を具現し，所定区間内でそれぞれ一つの色を放出する少なくとも二つ以上の発光素子を備える多数の画素を含み，少なくとも二つ以上の発光素子は所定期間の間に一つだけ発光して，所定区間の間少なくとも二つ以上の発光素子が順に一つの色を放出することによって，各画素は所定区間の間所定の色を具現する表示装置が提供される。

また，上記課題を解決するために，本発明の第７の観点によれば，Ｒ，Ｇ，Ｂ−ＥＬ素子と，Ｒ，Ｇ，Ｂ−ＥＬ素子に連結されてＲ，Ｇ，Ｂ発光素子を駆動するための少なくとも一つの薄膜トランジスタを備える多数の画素と，を含み，各画素のＲ，Ｇ，Ｂ−ＥＬ素子は，第１電極が少なくとも一つの薄膜トランジスタに共通連結され，第２電極が接地に共通連結されるうえ，各画素は少なくとも一つの薄膜トランジスタによってＲ，Ｇ，Ｂ−ＥＬ素子が順に発光する表示装置が提供される。

また，上記課題を解決するために，本発明の第８の観点によれば，多数のゲートライン，多数のデータライン及び多数の電源ラインと，多数のゲートライン，データライン及び電源ラインのうち，該当する一つのゲートライン，データライン及び電源ラインにそれぞれ連結される多数の画素を含め，各画素はＲ，Ｇ，Ｂ−ＥＬ素子と，Ｒ，Ｇ，Ｂ−ＥＬ素子に共通連結されて，Ｒ，Ｇ，Ｂ−ＥＬ素子を順に駆動するための少なくとも一つ以上の薄膜トランジスタと，薄膜トランジスタとＲ，Ｇ，Ｂ−ＥＬ素子の間にそれぞれ連結され，Ｒ，Ｇ，Ｂ−ＥＬ素子が多数のサブフレームで構成される一つのフレーム内で各サブフレームごとに順に発光するように制御するＲ，Ｇ，Ｂ発光制御用薄膜トランジスタと，を有する平板表示装置が提供される。

また，上記課題を解決するために，本発明の第９の観点によれば，多数のゲートライン，多数のデータライン及び多数の電源ラインと，多数のゲートライン，データライン及び電源ラインのうち，該当する一つのゲートライン，データライン及び電源ラインにそれぞれ連結される多数の画素を含め，各画素は，ゲートがゲートラインに連結され，ソースがデータラインに連結された第１薄膜トランジスタと，第１薄膜トランジスタのドレインにゲートが連結され，ソースに電源ラインが連結された第２薄膜トランジスタと，第２薄膜トランジスタのゲートとソースに連結されたキャパシタと，第２薄膜トランジスタのドレインにソースが連結され，ゲートに第１発光制御信号が印加される第３薄膜トランジスタと，第３薄膜トランジスタのドレインにドレインが連結され，ゲートに第２発光制御信号が印加される第４薄膜トランジスタと，第２薄膜トランジスタのドレインにドレインが連結され，ゲートに第１発光制御信号が印加される第５薄膜トランジスタと，第５薄膜トランジスタのソースにソースが連結され，ゲートに第２発光制御信号が印加される第６薄膜トランジスタと，第２薄膜トランジスタのドレインにドレインが連結され，ゲートに第１発光制御信号が印加される第７薄膜トランジスタと，第７薄膜トランジスタのソースにドレインが連結され，ゲートに第２発光制御信号が印加される第８薄膜トランジスタと，第１電極が第４トランジスタの第２電源端に接続され，第２電極が接地された赤色電界発光素子と，第１電極が第６トランジスタの第２電源端に接続され，第２電極が接地された緑色電界発光素子と，第１電極が第８トランジスタの第２電源端に接続され，第２電極が接地された青色電界発光素子と，を有する平板表示装置が提供される。

また，上記課題を解決するために，本発明の第１０の観点によれば，多数のゲートライン，多数のデータライン，多数の発光制御ライン及び多数の電源ラインと，多数のゲートライン，データライン，発光制御ライン及び電源ラインのうち，該当する一つのゲートライン，データライン，発光制御ライン及び電源ラインにそれぞれ連結される多数の画素を備える画素部と，多数のゲートラインに多数のスキャン信号を提供するための少なくとも一つのゲートライン駆動回路と，多数のデータラインにＲ，Ｇ，Ｂデータ信号を順に提供するための少なくとも一つのデータライン駆動回路と，多数の発光制御ラインに発光制御信号を提供するための少なくとも一つの発光制御信号発生回路を備え，各画素はＲ，Ｇ，Ｂ−ＥＬ素子と，Ｒ，Ｇ，Ｂ−ＥＬ素子に共通連結されて，Ｒ，Ｇ，Ｂ−ＥＬ素子を順に駆動するための少なくとも一つ以上の薄膜トランジスタと，薄膜トランジスタとＲ，Ｇ，Ｂ−ＥＬ素子間にそれぞれ連結されて，Ｒ，Ｇ，Ｂ−ＥＬ素子が多数のサブフレームで構成される一つのフレーム内で各サブフレームごとに順に発光するように制御するＲ，Ｇ，Ｂ発光制御用薄膜トランジスタと，を有する平板表示装置が提供される。

また，上記課題を解決するために，本発明の第１１の観点によれば，多数のゲートライン，多数のデータライン及び多数の電源ラインと，多数のゲートライン，データライン及び電源ラインのうち，該当する一つのゲートライン，データライン及び電源ラインにそれぞれ連結された多数の画素を含め，各画素は少なくともＲ，Ｇ，Ｂ発光素子を備える平板表示装置を駆動する方法において，各画素には所定区間内で所定期間ごとに同一なデータラインを通じてＲ，Ｇ，Ｂデータが順に提供されて，Ｒ，Ｇ，Ｂ発光素子が時分割的に順に駆動されることによって，所定区間内で所定の色を具現する平板表示装置の駆動方法が提供される。

また，上記課題を解決するために，本発明の第１２の観点によれば，多数のゲートライン，多数のデータライン及び多数の電源ラインと，多数のゲートライン，データライン及び電源ラインのうち，該当する一つのゲートライン，データライン及び電源ラインにそれぞれ連結された多数の画素を含め，各画素は少なくともＲ，Ｇ，Ｂ発光素子を備える平板表示装置を駆動する方法において，多数のゲートラインのうち，該当する一つのゲートラインに所定区間内に所定期間ごとにスキャン信号を発生し，スキャン信号が発生するたびに多数のデータラインのうち，該当する一つのデータラインにＲ，Ｇ，Ｂデータを順に印加してＲ，Ｇ，Ｂ駆動電流を発生させ，発光制御信号に該当する一つのゲートラインに連結された画素のＲ，Ｇ，Ｂ発光素子を順に駆動して所定区間内で所定の色を具現する平板表示装置の駆動方法が提供される。

本発明によれば，表示画像の高精細化が可能となる。また，開口率及び収率を向上させるとともに，画素構成及び配線を単純化することができる。さらに，伝送信号のディレイ及び電流電圧降下を防ぐことができる。

以下に添付図面を参照しながら，本発明の好適な実施の形態について詳細に説明する。なお，本明細書及び図面において，実質的に同一の機能構成を有する構成要素については，同一の符号を付することにより重複説明を省略する。

図４は，本発明の第１の実施の形態に係る有機電界発光表示装置５０の構成を示すブロック図である。

有機電界発光表示装置５０は，画素部５００，ゲートライン駆動回路５１０，データライン駆動回路５２０，及び発光制御信号発生回路５９０を備える。ゲートライン駆動回路５１０は，画素部５００のゲートラインに対して，スキャン信号Ｓ１〜Ｓｍを一つのフレームの間，順に供給する。データライン駆動回路５２０は，画素部５００のデータラインに対して，Ｒ，Ｇ，Ｂデータ信号Ｄ１〜Ｄｎを一つのフレームの間，スキャン信号が印加されるごとに順に提供する。発光制御信号発生回路５９０は，画素部５００の発光制御ライン５９１〜５９ｍに対して，Ｒ，Ｇ，Ｂ−ＥＬ素子の発光を制御するための発光制御信号ＥＣ＿１１，ＥＣ＿２１〜ＥＣ＿１ｍ，ＥＣ＿２ｍを一つのフレームの間，スキャン信号が印加されるごとに順に供給する。

図５は，画素部５００の構成の一例を示したブロック図である。

画素部５００は，ゲートライン駆動回路５１０からスキャン信号Ｓ１〜Ｓｍがそれぞれ提供される多数のゲートライン５１１〜５１ｍと，データライン駆動回路５２０からデータ信号Ｄ１〜Ｄｎがそれぞれ提供される多数のデータライン５２１〜５２ｎと，発光制御信号発生回路５９０から発光制御信号ＥＣ＿１１，ＥＣ＿２１〜ＥＣ＿１ｍ，ＥＣ＿２ｍがそれぞれ提供される多数の発光制御ライン５９１〜５９ｍと，電源（図示せず）から電源電圧ＶＤＤ１〜ＶＤＤｎが提供される多数の電源ライン５３１ａ，５３１ｂ〜５３ｎａ，５３ｎｂを備える。

画素部５００は，多数のゲートライン５１１〜５１ｍ，多数のデータライン５２１〜５２ｎ，多数の発光制御ライン５９１〜５９ｍ，及び多数の電源ライン５３１ａ，５３１ｂ〜５３ｎａ，５３ｎｂに接続され，マトリクス形態に配列される多数の画素Ｐ１１〜Ｐｍｎをさらに含む。各画素Ｐ１１〜Ｐｍｎは，多数のゲートライン５１１〜５１ｍの中の対応する一つのゲートラインに接続され，多数のデータライン５２１〜５２ｎの中の対応する一つのデータラインに接続され，多数の発光制御ライン５９１〜５９ｍの中の対応する一つの発光制御ラインに接続され，多数の電源ライン５３１ａ，５３１ｂ〜５３ｎａ，５３ｎｂの中の対応する一つの電源ラインに接続されている。

例えば，画素Ｐ１１は，多数のゲートライン５１１〜５１ｍのうち，第１スキャン信号Ｓ１を提供する第１ゲートライン５１１に接続され，多数のデータライン５２１〜５２ｎのうち，第１データ信号Ｄ１を提供する第１データライン５２１に接続され，多数の発光制御ライン５９１〜５９ｍのうち，第１発光制御信号ＥＣ＿１１，第２発光制御信号ＥＣ＿２１が伝送される発光制御ライン５９１に接続され，多数の電源ライン５３１ａ，５３１ｂ〜５３ｎａ，５３ｎｂのうち，第１電源ライン５３１ａ，５３１ｂに接続されている。

したがって，それぞれの画素Ｐ１１〜Ｐｍｎには，対応するスキャンラインを通じて対応するスキャン信号が印加され，対応するデータラインを通じて対応するＲ，Ｇ，Ｂデータ信号が順に提供されるうえ，対応する発光制御ラインを通じて対応する発光制御信号が順に提供され，対応する電源ラインを通じて対応する電源電圧が印加される。故に，各画素は，対応するスキャン信号が印加されるごとに対応するＲ，Ｇ，Ｂデータ信号が順に印加され，発光制御信号によりＲ，Ｇ，Ｂ−ＥＬ素子が順に駆動されてＲ，Ｇ，Ｂデータ信号に相応な光を順に出射する。この結果，一つのフレームの間，所定の色，つまり，画像が表示されるようになる。

図７は，本発明の第１の実施の形態に係る順次駆動方式の有機電界発光表示装置に備えられた一つの画素に対応するピクセル回路を概念的に示したものである。図７は，多数の画素のうち，代表的に一つの画素Ｐ１１の構成を示している。

図７に示したように，画素Ｐ１１は，第１ゲートライン５１１，第１データライン５２１，第１発光制御ライン５９１，及び第１共通電源ライン５３１に接続された能動素子５７０と，能動素子５７０と接地ＶＳＳの間に並列接続されるＲ，Ｇ，Ｂ−ＥＬ素子ＥＬ１＿Ｒ，ＥＬ１＿Ｇ，ＥＬ１＿Ｂを備える。三つのＲ，Ｇ，Ｂ−ＥＬ素子ＥＬ１＿Ｒ，ＥＬ１＿Ｇ，ＥＬ１＿Ｂは，第１電極，例えばアノード電極が能動素子５７０にそれぞれ接続され，第２電極，例えばカソード電極が接地電圧ＶＳＳに共通接続される。

このような構成を有するピクセル回路は，三つのＲ，Ｇ，Ｂ−ＥＬ素子ＥＬ１＿Ｒ，ＥＬ１＿Ｇ，ＥＬ１＿Ｂが一つ能動素子５７０を共有するため，１フレームの間に画素Ｐ１１が所定の色を表示するためには，Ｒ，Ｇ，Ｂ−ＥＬ素子ＥＬ１＿Ｒ，ＥＬ１＿Ｇ，ＥＬ１＿Ｂが順に駆動しなければならない。そこで，一つのフレームを三つのサブフレームに分割し，サブフレームごとにＲ，Ｇ，Ｂ−ＥＬ素子ＥＬ１＿Ｒ，ＥＬ１＿Ｇ，ＥＬ１＿Ｂを駆動させる。これによって，１フレームの間，Ｒ，Ｇ，Ｂ−ＥＬ素子ＥＬ１＿Ｒ，ＥＬ１＿Ｇ，ＥＬ１＿Ｂが時分割的に順に駆動し，画素Ｐ１１が所定の色を具現する。

まず，第１サブフレームにおいて，ゲートライン５１１にスキャン信号Ｓ１が印加され，データライン５２１にデータＤ１としてＲデータＤＲ１が印加されると，能動素子５７０は，発光制御信号発生回路５９０が発光制御ライン５９１に出力する発光制御信号ＥＣ＿１１，ＥＣ＿２１に応じてＲ−ＥＬ素子ＥＬ１＿Ｒを駆動させ，Ｒデータに相応なＲ色（赤色）を発光する。

次に，第２サブフレームにおいて，ゲートライン５１１にスキャン信号Ｓ１が印加され，データライン５２１にデータＤ１としてＧデータＤＧ１が印加されると，能動素子５７０は，発光制御信号発生回路５９０が発光制御ライン５９１に出力する発光制御信号ＥＣ＿１１，ＥＣ＿２１に応じてＧ−ＥＬ素子ＥＬ１＿Ｇを駆動させ，Ｇデータに相応なＧ色（緑色）を発光する。

最後に，第３サブフレームにおいて，ゲートライン５１１にスキャン信号Ｓ１が印加され，データライン５２１にデータＤ１としてＧデータＤＢ１が印加されると，能動素子５７０は，発光制御信号発生回路５９０が発光制御ライン５９１に出力する発光制御信号ＥＣ＿１１，ＥＣ＿２１に応じてＢ−ＥＬ素子ＥＬ＿Ｂを駆動させ，Ｂデータに相応なＢ色（青色）を発光する。このように，１フレームの間にＲ，Ｇ，Ｂ−ＥＬ素子が時分割的に順に駆動される。そして，各画素が所定の色を発光して画像が表示されるようになる。

本実施の形態では，１フレームを３サブフレームに分割し，各サブフレームにおいて，Ｒ，Ｇ，Ｂ−ＥＬ素子が順に駆動してＲ，Ｇ，Ｂ色を発光し，所定の色を具現する。この他，色度，明るさ，または輝度等を調整するために，Ｒ，Ｇ，Ｂ−ＥＬ素子，またはＲ，Ｇ，Ｂ，Ｗ（Ｗｈｉｔｅ）−ＥＬ素子の発光順を任意的に変更する，または１フレームを３サブフレーム以上に分割して他のサブフレームでＲ，Ｇ，Ｂ，Ｗ色のうち，少なくとも一つをさらに発光させることもできる。例えば，１フレームを４サブフレームに分割して，ＲＲＧＢ，ＲＧＧＢ，ＲＧＢＢ，ＲＧＢＷのように余分の１サブフレームの間にＲ，Ｇ，Ｂ，またはＷのうち，一つの色をさらに発光させることもできる。そして，余分に発光させる色は，多数のサブフレームのうち，適当なサブフレームにおいて発光される。このとき，余分のサブフレームにおいてＲ，Ｇ，Ｂ，Ｗの色のうち，一つをさらに発光させるために，Ｒ，Ｇ，Ｂ，Ｗ−ＥＬ素子のうち，一つのＥＬ素子を駆動させるか，またはこれらの中で少なくとも二つのＥＬ素子を駆動させることもできる。

また，本実施の形態では，１フレームを３サブフレームに分割し，各サブフレームおいてＲ，Ｇ，Ｂ−ＥＬ素子が順に駆動されるが，各ＥＬ素子の駆動方法についてはこれに限定されない。例えば，１フレームを４以上のサブフレームに分割して，Ｒ，Ｇ，Ｂ，Ｗを時分割的に順に駆動させる，またはＲ，Ｇ，Ｂ，Ｗのうち，少なくとも二つの色を各サブフレームにおいて時分割的に順に駆動させるようにしてもよい。

図８は，本実施の形態に係る順次駆動方式の有機電界発光表示装置が備えるピクセル回路の構成例を示したブロック図である。図１０は，図８のピクセル回路の具体例を示している。図８及び図１０に示したピクセル回路は，Ｒ，Ｇ，Ｂ−ＥＬ素子ＥＬ１＿Ｒ，ＥＬ１＿Ｇ，ＥＬ１＿Ｂを１フレームの間に時分割的に順次駆動させる。

図８及び図１０に示したように，画素Ｐ１１は，一つのゲートライン５１１，データライン５２１，二つの発光制御ライン５９１ａ，５９１ｂ，及び電源供給ライン５３１，並びに，各ラインを通じて入力される信号によって順に駆動される表示手段５６０を備える。表示手段５６０は，光を自ら放出する発光素子で構成され，発光素子はＲ，Ｇ，Ｂの色を発光するＲ，Ｇ，Ｂ−ＥＬ素子ＥＬ１＿Ｒ，ＥＬ１＿Ｇ，ＥＬ１＿Ｂを備える。

また，画素Ｐ１１は，Ｒ，Ｇ，Ｂ−ＥＬ素子ＥＬ１＿Ｒ，ＥＬ１＿Ｇ，ＥＬ１＿Ｂを時分割的に順に駆動するための能動素子５７０をさらに備える（図７参照）。

能動素子５７０は，駆動手段５４０と順次制御手段５５０を備えている。駆動手段５４０は，スキャン信号Ｓ１が印加されるたびにＲ，Ｇ，Ｂデータ信号Ｄ１（ＤＲ１，ＤＧ１，ＤＢ１）に対応する駆動電流を出力する。順次制御手段５５０は，発光制御信号ＥＣ＿１１，ＥＣ＿２１に応じて，駆動手段５４０から出力された駆動電流を順に表示手段５６０に備えられたＲ，Ｇ，Ｂ−ＥＬ素子ＥＬ１＿Ｒ，ＥＬ１＿Ｇ，ＥＬ１＿Ｂに供給する。

図１０に示したように，駆動手段５４０は，ゲートにゲートライン５１１からスキャン信号Ｓ１が提供され，ソースにデータライン５２１からＲ，Ｇ，Ｂデータ信号ＤＲ１，ＤＧ１，ＤＢ１が順に提供されるスイッチングトランジスタＭ５１（第１トランジスタ）と，スイッチングトランジスタＭ５１のドレインにゲートが接続され，ソースに電源電圧ライン５３１から電源電圧ＶＤＤ１が提供され，ドレインが順次制御手段５５０に接続される駆動トランジスタＭ５２（第２トランジスタ），及び駆動トランジスタＭ５２のゲートとソースの間に接続されたキャパシタＣ５１（貯蔵素子）で構成される。

本実施の形態では，駆動手段５４０は，二つの薄膜トランジスタ（スイッチングトランジスタと駆動トランジスタ）と，一つのキャパシタで構成されているが，表示手段５６０を構成する発光素子を駆動することができるその他の回路構成を採用することが可能である。また，表示手段５６０の発光素子を駆動する駆動特性を向上させることができるすべての手段，例えばスレッショルド電圧補償手段等を追加することも好ましい。

また，駆動手段５４０は，Ｐチャネル型薄膜トランジスタのみで構成されているが，Ｎチャネル型薄膜トランジスタで構成してもよい。Ｎチャネル型薄膜トランジスタとＰチャネル型薄膜トランジスタを混在させることも可能である。またさらに，各薄膜トランジスタは，デプレションモード（ｄｅｐｌｅｔｉｏｎ ｍｏｄｅ）であってもよいし，エンハンスメントモード（ｅｎｈａｎｃｅｍｅｎｔ ｍｏｄｅ）であってもよい。また，駆動手段５４０を薄膜トランジスタで構成する代わりに，薄膜ダイオード（ＴＦＤ：Ｔｈｉｎ Ｆｉｌｍ Ｄｉｏｄｅ），ダイオード，ＴＲＳのような各種スイッチング素子を使用することができる。

順次制御手段５５０は，駆動手段５４０と表示手段５６０の間に接続されており，発光制御信号発生回路５９０から発光制御ライン５９１ａ，５９１ｂを通じて提供される第１発光制御信号ＥＣ＿１１及び第２発光制御信号ＥＣ＿２１に応じて，表示手段５６０のＲ，Ｇ，Ｂ−ＥＬ素子ＥＬ１＿Ｒ，ＥＬ１＿Ｇ，ＥＬ１＿Ｂを順に駆動する。

図１０に示したように，順次制御手段５５０は，駆動手段５４０に属する駆動トランジスタＭ５２のドレインとＲ，Ｇ，Ｂ−ＥＬ素子ＥＬ１＿Ｒ，ＥＬ１＿Ｇ，ＥＬ１＿Ｂのアノードとの間に接続されており，発光制御信号ＥＣ＿１１，ＥＣ＿２１応じてＲ，Ｇ，Ｂ−ＥＬ素子ＥＬ１＿Ｒ，ＥＬ１＿Ｇ，ＥＬ１＿Ｂの駆動を順に制御する第１制御手段，第２制御手段，及び３制御手段を備える。

本実施の形態では，順次制御手段５５０が二つの発光制御制御信号ＥＣ＿１１，ＥＣ＿２１だけを利用してＲ，Ｇ，Ｂ−ＥＬ素子ＥＬ１＿Ｒ，ＥＬ１＿Ｇ，ＥＬ１＿Ｂを順に制御する。

すなわち，第１制御手段は，Ｐチャネル型のトランジスタ（ＦＥＴ：Ｆｉｅｌｄ−Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ）Ｍ５５＿Ｒ１（第３トランジスタ）とＮチャネル型のトランジスタＭ５５＿Ｒ２（第４トランジスタ）から構成されている。トランジスタＭ５５＿Ｒ１は，第１発光制御信号ＥＣ＿１１によってオン／オフ制御され，駆動トランジスタＭ５２を通じて入力されるＲデータ信号をトランジスタＭ５５＿Ｒ２に与える。トランジスタＭ５５＿Ｒ２は，第２発光制御信号ＥＣ＿２１によってオン／オフ制御され，トランジスタＭ５５＿Ｒ１を介して入力されるＲデータ信号をＲ−ＥＬ素子ＥＬ１＿Ｒに与えて，Ｒ−ＥＬ素子ＥＬ１＿Ｒを駆動する。具体的には，トランジスタＭ５５＿Ｒ１のゲートは第１発光制御信号ＥＣ＿１１の伝送ラインに接続されており，トランジスタＭ５５＿Ｒ２のゲートは第２発光制御信号ＥＣ＿２１が接続されており，トランジスタＭ５５＿Ｒ１のソースは駆動トランジスタＭ５２のドレインに接続されており，トランジスタＭ５５＿Ｒ２のドレインはトランジスタＭ５５＿Ｒ１のドレインに接続されており，トランジスタＭ５５＿Ｒ２のソースはＲ−ＥＬ素子ＥＬ１＿Ｒのアノードに接続されている。

第２制御手段は，Ｎチャネル型のトランジスタＭ５５＿Ｇ１（第５トランジスタ）とＰチャネル型のトランジスタＭ５５＿Ｇ２（第６トランジスタ）から構成されている。トランジスタＭ５５＿Ｇ１は，第１発光制御信号ＥＣ＿１１によってオン／オフ制御され，駆動トランジスタＭ５２を通じて入力されるＧデータ信号をトランジスタＭ５５＿Ｇ２に与える。トランジスタＭ５５＿Ｇ２は，第２発光制御信号ＥＣ＿２１によってオン／オフ制御され，トランジスタＭ５５＿Ｇ１を介して入力されるＧデータ信号をＧ−ＥＬ素子ＥＬ１＿Ｇに与えて，Ｇ−ＥＬ素子ＥＬ１＿Ｒを駆動する。具体的には，トランジスタＭ５５＿Ｇ１のゲートは第１発光制御信号ＥＣ＿１１の伝送ラインに接続されており，トランジスタＭ５５＿Ｇ２のゲートは第２発光制御信号ＥＣ＿２１が接続されており，トランジスタＭ５５＿Ｇ１のドレインは駆動トランジスタＭ５２のドレインに接続されており，トランジスタＭ５５＿Ｇ２のソースはトランジスタＭ５５＿Ｇ１のソースに接続されており，トランジスタＭ５５＿Ｇ２のドレインはＧ−ＥＬ素子ＥＬ１＿Ｇのアノードに接続されている。

第３制御手段は，Ｎチャネル型のトランジスタＭ５５＿Ｂ１（第７トランジスタ）とＮチャネル型のトランジスタＭ５５＿Ｂ２（第８トランジスタ）から構成されている。トランジスタＭ５５＿Ｂ１は，第１発光制御信号ＥＣ＿１１によってオン／オフ制御され，駆動トランジスタＭ５２を通じて入力されるＢデータ信号をトランジスタＭ５５＿Ｂ２に与える。トランジスタＭ５５＿Ｂ２は，第２発光制御信号ＥＣ＿２１によってオン／オフ制御され，トランジスタＭ５５＿Ｂ１を介して入力されるＢデータ信号をＢ−ＥＬ素子ＥＬ１＿Ｂに与えて，Ｂ−ＥＬ素子ＥＬ１＿Ｂを駆動する。具体的には，トランジスタＭ５５＿Ｂ１のゲートは第１発光制御信号ＥＣ＿１１の伝送ラインに接続されており，トランジスタＭ５５＿Ｂ２のゲートは第２発光制御信号ＥＣ＿２１が接続されており，トランジスタＭ５５＿Ｂ１のドレインは駆動トランジスタＭ５２のドレインに接続されており，トランジスタＭ５５＿Ｂ２のドレインはトランジスタＭ５５＿Ｂ１のソースに接続されており，トランジスタＭ５５＿Ｂ２のソースはＢ−ＥＬ素子ＥＬ１＿Ｂのアノードに接続されている。

順次制御手段５５０は，Ｐチャネル型薄膜トランジスタとＮチャネル型薄膜トランジスタの組み合わせで構成されているが，Ｐチャネル型薄膜トランジスタのみ，または，Ｎチャネル型薄膜トランジスタのみで構成してもよい。Ｎチャネル型薄膜トランジスタとＰチャネル型薄膜トランジスタを異なる組み合わせとすることも可能である。また，各薄膜トランジスタは，デプレションモードであってもよいし，エンハンスメントモードであってもよい。また，順次制御手段５５０を薄膜トランジスタで構成する代わりに，薄膜ダイオード，ダイオード，ＴＲＳのような各種スイッチング素子を使用することがでる。そして，Ｒ，Ｇ，Ｂ−ＥＬ素子を順に駆動する多様な形態でこれらのスイッチング素子が回路構成される。

本実施の形態では，一つの能動素子によって順次駆動される発光素子としてＲ，Ｇ，Ｂ−ＥＬ素子が採用されているが，この他，ＦＥＤ（Ｆｉｅｌｄ Ｅｍｉｓｓｉｏｎ Ｄｉｓｐｌａｙ），ＰＤＰ（Ｐｌａｓｍａ Ｄｉｓｐｌａｙ Ｐａｎｅｌ）のような発光素子を採用することも可能である。

本実施の形態に係る有機電界発光表示装置のピクセル回路の順次駆動方式を説明すると次のようである。

従来は，図３に示したように，多数のゲートラインに対して，ゲートライン駆動回路１１０から一つのスキャン信号Ｓ１〜Ｓｍがそれぞれ順に印加される。そして，１フレームの間にｍ個のスキャン信号が印加され，各スキャン信号Ｓ１〜Ｓｍが印加されるたびにデータライン駆動回路１２０からＲ，Ｇ，Ｂ，データ信号ＤＲ１〜ＤＲｎ，ＤＧ１〜ＤＧｎ，ＤＢ１〜ＤＢｎが同時にＲ，Ｇ，Ｂデータラインに印加される。これによって画素が駆動する。

これに対して，本実施の形態によれば，１フレームが３サブフレームに分割され，各サブフレームにおいて，各ゲートラインにゲートライン駆動回路５１０からスキャン信号がそれぞれ印加される。このため，１フレームの間に，３ｍ個のスキャン信号が印加される。第１画素については，まず，第１サブフレームにおいて，第１ゲートライン５１１にスキャン信号Ｓ１が印加され，スイッチングトランジスタＭ５１がターンオンしてデータライン５２１からＲデータ信号ＤＲ１が駆動トランジスタＭ５２に提供される。このとき，順次制御手段５５０において，論理的低レベル（以下，「Ｌレベル」という）の第１発光制御信号ＥＣ＿１１と論理的高レベル（以下，「Ｈレベル」という）の第２発光制御信号ＥＣ＿２１に応じて第１制御手段であるトランジスタＭ５５＿Ｒ１とトランジスタＭ５５＿Ｒ２がターンオンしているため，Ｒデータ信号ＤＲ１がＲ−ＥＬ素子ＥＬ１＿Ｒに供給され，Ｒ−ＥＬ素子ＥＬ１＿Ｒが駆動する。

次に，第２サブフレームにおいて，第１ゲートライン５１１にスキャン信号Ｓ１が印加され，データライン５２１からＧデータ信号ＤＧ１が駆動トランジスタＭ５２に提供さる。このとき，順次制御手段５５０において，Ｈレベルの第２発光制御信号ＥＣ＿１１とＬレベルの第２発光制御信号ＥＣ＿２１に応じて第２制御手段であるトランジスタＭ５５＿Ｇ１とトランジスタＭ５５＿Ｇ２がターンオンしているため，Ｇデータ信号ＤＧ１がＧ−ＥＬ素子ＥＬ１＿Ｇに供給され，Ｇ−ＥＬ素子ＥＬ１＿Ｇが駆動する。

最後に，第３サブフレームにおいて，第１ゲートライン５１１にスキャン信号Ｓ１が印加され，データライン５２１からＢデータ信号ＤＢ１が駆動トランジスタＭ５２に提供される。このとき，順次制御手段５５０において，Ｈレベルの第３発光制御信号ＥＣ＿１１とＨレベルの第２発光制御信号ＥＣ＿２１に応じて第３制御手段であるトランジスタＭ５５＿Ｂ１とトランジスタＭ５５＿Ｂ２がターンオンしているため，Ｂデータ信号ＤＢ１がＢ−ＥＬ素子ＥＬ１＿Ｂに供給され，Ｂ−ＥＬ素子ＥＬ１＿Ｂが駆動する。

このように，１フレームを構成する各サブフレームにおいて，スキャン信号Ｓ１＿Ｓｍが印加されると，その度に各データラインにＲデータ信号ＤＲ１〜ＤＲｎ，Ｇデータ信号ＤＧ１〜ＤＧｎ，Ｂデータ信号ＤＢ１〜ＤＢｎが順に印加される。，この結果，画素Ｐ１１〜ＰｍｎのＲ，Ｇ，Ｂ−ＥＬ素子ＥＬ＿Ｒ，ＥＬ＿Ｇ，ＥＬ＿Ｂが時分割的に順次駆動する。

このように，本実施の形態に係るピクセル回路は，画素Ｐ１１〜Ｐｍｎそれぞれに属するＲ，Ｇ，Ｂ−ＥＬ素子ＥＬ１＿Ｒ，ＥＬ１＿Ｇ，ＥＬ１＿Ｂは，能動素子５７０を共有することになる。したがって，各画素Ｐ１１〜Ｐｍｎにおいて，一つのゲートライン，一つのデータライン，そして，一つの電源供給ラインだけが必要となり，回路構成の単純化が実現する。また，二つの発光制御ラインだけが必要となるため，ピクセル回路の配線がさらに単純化され，Ｒ，Ｇ，Ｂ−ＥＬ素子の発光をさらに簡単に制御できる。

図６は，本発明の第１の実施の形態に係る有機電界発光表示装置が備える画素部の他の例を示したブロック図である。図９は，図６に示した順次駆動方式の有機電界発光表示装置のピクセル回路の，また他のブロック構成を示したものであり，図１１は，図９のピクセル回路の詳細回路の例を示したものである。図６，図９，及び図１１に示すピクセル回路は，図５，図８，及び図１０のピクセル回路に類似している。相違点としては，図６，図９，及び図１１に示したピクセル回路では，駆動手段５４０のキャパシタＣ５１と駆動トランジスタＭ５２のソースに対して，同じ電源ライン５３１を通じて同じ電源電圧ＶＤＤ１が提供されたが，図５，図８，及び図１０に示したピクセル回路には，個別の電源ラインが備えられており，キャパシタＣ５１には電源ライン５３１ｂを通じて電源電圧ＶＤＤ１ｂが提供され，駆動トランジスタＭ５２のソースには電源ライン５３１ａを通じて電源電圧ＶＤＤ１ａが提供される。このように，キャパシタＣ５１に供給される電源ラインと駆動トランジスタに供給される電源ラインを分離することによって，キャパシタＣ５１にデータ信号をより安定的に貯蔵できるようになる。

次に，前述したような構成を有する本発明の第１の実施の形態に係る有機電界発光表示装置を時分割的に順次駆動する方法について，図１２の駆動波形図を参照しながら詳しく説明する。

まず，第１フレーム１Ｆの第１サブフレーム１ＳＦ＿Ｒにおいて，ゲートライン駆動回路５１０から第１ゲートライン５１１にスキャン信号Ｓ１（Ｒ）が印加されると，第１ゲートライン５１１が活性化し，データライン駆動回路５２０からデータ信号Ｄ１〜ＤｎとしてＲデータ信号ＤＲ１〜ＤＲｎが第１ゲートライン５１１に接続された画素Ｐ１１〜Ｐ１ｎの駆動トランジスタＭ５２のゲートに提供される。このとき，発光制御信号発生回路５９０から発光制御ライン５９１ａ，５９１ｂを通って，第１ゲートライン５１１に接続された画素Ｐ１１〜Ｐ１ｎのＲ−ＥＬ素子ＥＬ＿Ｒを制御するためのＬレベルの第１発光制御信号ＥＣ＿１１とＨレベルの第２発光制御信号ＥＣ＿２１が順次制御手段５５０に印加され，トランジスタＭ５５＿Ｒ１とトランジスタＭ５５＿Ｒ２がターンオンする。これによって，Ｒデータ信号ＤＲ１〜ＤＲｎに応じた駆動電流がＲ−ＥＬ素子に提供され，Ｒ−ＥＬ素子が駆動する。

続いて，第１フレーム１Ｆの第２サブフレーム１ＳＦ＿Ｇにおいて，第１ゲートライン５１１に二つ目のスキャン信号Ｓ１（Ｇ）が印加されると，データライン５２１〜５２ｎに流れるＧデータ信号ＤＧ１〜ＤＧｎが駆動トランジスタＭ５２のゲートに提供される。このとき，発光制御信号発生回路５９０から発光制御ライン５９１ａ，５９１ｂを通って，第１ゲートライン５１１に接続された画素Ｐ１１〜Ｐ１ｎのＧ−ＥＬ素子ＥＬ＿Ｇを制御するためのＨレベルの第１発光制御信号ＥＣ＿１１とＬレベルの第２発光制御信号ＥＣ＿２１が順次制御手段５５０に印加され，トランジスタＭ５５＿Ｇ１とトランジスタＭ５５＿Ｇ２がターンオンする。これによって，Ｇデータ信号ＤＧ１〜ＤＧｎに応じた駆動電流がＧ−ＥＬ素子に提供され，Ｇ−ＥＬ素子が駆動する。

そして，第１フレーム１Ｆの第３サブフレーム１ＳＦ＿Ｂにおいて，第１ゲートライン５１１に三つ目のスキャン信号Ｓ１（Ｂ）が印加されると，データライン５２１〜５２ｎに流れるＢデータ信号ＤＢ１〜ＤＢｎが駆動トランジスタＭ５２のゲートに提供される。このとき，発光制御信号発生回路５９０から発光制御ライン５９１ａ，５９１ｂを通って，第１ゲートライン５１１に接続された画素Ｐ１１〜Ｐ１ｎのＢ−ＥＬ素子ＥＬ＿Ｂを制御するためのＨレベルの第１発光制御信号ＥＣ＿１１とＨＬレベルの第２発光制御信号ＥＣ＿２１が順次制御手段５５０に印加され，トランジスタＭ５５＿Ｂ１とトランジスタＭ５５＿Ｂ２がターンオンする。これによって，Ｂデータ信号ＤＢ１〜ＤＢｎに応じた駆動電流がＢ−ＥＬ素子に提供され，Ｂ−ＥＬ素子が駆動する。

同様に，第１フレーム１Ｆの各サブフレームにおいて，第２ゲートライン５１２にスキャン信号Ｓ２が印加されると，前述のようにデータライン５２１〜５２ｎにＲ，Ｇ，Ｂデータ信号ＤＲ１〜ＤＲｎ，ＤＧ１〜ＤＧｎ，ＤＢ１〜ＤＢｎが順次印加される。また，発光制御信号発生回路５９０から発光制御ライン５９１ａ，５９１ｂを通って，第２ゲートライン５１２に接続された画素Ｐ２１〜Ｐ２ｎのＲ，Ｇ，Ｂ−ＥＬ素子を制御するための第１発光制御信号ＥＣ＿１２，第２発光制御信号ＥＣ＿２２が順次制御手段５５０に順次入力される。これによって，トランジスタＭ５５＿Ｒ１とトランジスタＭ５５＿Ｒ２，トランジスタＭ５５＿Ｇ１とトランジスタＭ５５＿Ｇ２，トランジスタＭ５５＿Ｂ１とトランジスタＭ５５＿Ｂ２が順次ターンオンし，Ｒ，Ｇ，Ｂデータ信号ＤＲ１〜ＤＲｎ，ＤＧ１〜ＤＧｎ，ＤＢ１〜ＤＢｎに応じた駆動電流がＲ，Ｇ，Ｂ−ＥＬ素子に順次提供され，Ｒ，Ｇ，Ｂ−ＥＬ素子が駆動する。

このような動作は，第１フレーム１Ｆの各サブフレームにおいて，第ｍゲートライン５１ｍまで繰り返し行われる。第ｍゲートライン５１ｍにスキャン信号Ｓｍが印加されると，データライン５２１〜５２ｎにＲ，Ｇ，Ｂデータ信号ＤＲ１〜ＤＲｎ，ＤＧ１〜ＤＧｎ，ＤＢ１〜ＤＢｎが順次印加される。また，発光制御信号発生回路５９０から発光制御ライン５９ｍａ，５９ｍｂを通って，第ｍゲートライン５１ｍに接続された画素Ｐｍ１〜ＰｍｎのＲ，Ｇ，Ｂ−ＥＬ素子を制御するための第１発光制御信号ＥＣ＿１ｍ，第２発光制御信号ＥＣ＿２ｍが順次制御手段５５０に順次入力される。これによって，トランジスタＭ５５＿Ｒ１とトランジスタＭ５５＿Ｒ２，トランジスタＭ５５＿Ｇ１とトランジスタＭ５５＿Ｇ２，トランジスタＭ５５＿Ｂ１とトランジスタＭ５５＿Ｂ２が順次ターンオンし，Ｒ，Ｇ，Ｂデータ信号ＤＲ１〜ＤＲｎ，ＤＧ１〜ＤＧｎ，ＤＢ１〜ＤＢｎに応じた駆動電流がＲ，Ｇ，Ｂ−ＥＬ素子に順次提供され，Ｒ，Ｇ，Ｂ−ＥＬ素子が駆動する。

以上のように，本実施の形態にかかる有機電界発光表示装置の駆動方法によれば，１つのフレームは３つのサブフレームに分割され，各サブフレームにおいて，Ｒ，Ｇ，Ｂ−ＥＬ素子を順次駆動させることによって画素が表示されるようになる。このとき，Ｒ，Ｇ，Ｂ−ＥＬ素子は順に駆動されるが，Ｒ，Ｇ，Ｂ−ＥＬ素子の順次駆動サイクルを短く調整すれば，人間の目にはＲ，Ｇ，Ｂ−ＥＬ素子があたかも同時に駆動されているように認識される。つまり，各画素はちらつくことなく正常に画像表示される。

また，本発明の第１の実施の形態に係る有機電界発光表示装置によれば，Ｒ，Ｇ，Ｂ−ＥＬ素子の発光時間を調節してホワイトバランスを調節できる。Ｒ，Ｇ，Ｂ−ＥＬ素子の発光時間を調節するためには，図１０及び図１１の順次制御手段５５０のトランジスタＭ５５＿Ｒ１とトランジスタＭ５５＿Ｒ２，トランジスタＭ５５＿Ｇ１とトランジスタＭ５５＿Ｇ２，トランジスタＭ５５＿Ｂ１とトランジスタＭ５５＿Ｂ２の各ターンオン時間を調節すればよい。

具体的には，図１３に示したように，各サブフレームにおいて，発光制御信号発生手段５９０が出力する第１発光制御信号ＥＣ＿１１と第２発光制御信号ＥＣ＿２１の論理レベルの組み合わせの時間を調節する。この時間に応じて順次制御手段５５０のトランジスタＭ５５＿Ｒ１とトランジスタＭ５５＿Ｒ２，トランジスタＭ５５＿Ｇ１とトランジスタＭ５５＿Ｇ２，トランジスタＭ５５＿Ｂ１とトランジスタＭ５５＿Ｂ２のターンオン時間ｔｒ，ｔｇ，ｔｂが決定される。

本実施の形態では，二つの発光制御信号，すなわち第１発光制御信号ＥＣ＿１１と第２発光制御信号ＥＣ＿２１によって，Ｒ，Ｇ，Ｂ−ＥＬ素子の順次発光が制御される。例えば図１３に示したように，Ｒ，Ｇ，Ｂ−ＥＬ素子のうち，Ｒ−ＥＬ素子のターンオン時間ｔｒ（発光時間）とＧ−ＥＬ素子のターンオン時間ｔｇ（発光時間）を定常状態から変更することによってホワイトバランスを調節することが可能となる。このように，Ｒ−ＥＬ素子のターンオン時間ｔｒ，Ｇ−ＥＬ素子のターンオン時間ｔｇ，及びＢ−ＥＬ素子のターンオン時間ｔｂを適宜調節すれば，最適なホワイトバランスを得ることができる。

本実施の形態によれば，前述したようにＲ，Ｇ，Ｂ発光時間を調整してホワイトバランスを調整するだけでなく，図１３のように，Ｒ，Ｇ，Ｂ発光時間を１次に調整してホワイトバランスを調整した上で，明るさを最適化するために，Ｒ，Ｇ，Ｂ発光時間をさらに調整するようにしてもよい。

以上のように，本発明の第１の実施の形態によれば，Ｒ，Ｇ，Ｂ−ＥＬ素子が駆動薄膜トランジスタとスイッチング薄膜トランジスタを共有して時分割的に駆動するため，高精細化が可能であり，素子数及び配線数を減少させ開口率及び収率を向上することができる。また，本実施の形態は，順次駆動方式を採用しているため，ＲＣディレイ及び電圧降下（ＩＲｄｒｏｐ）を防止することも可能となる。

しかも，本実施の形態によれば，各Ｒ，Ｇ，Ｂ−ＥＬ素子は，２つの発光制御信号によって駆動制御される。このため，回路構成の一層の簡素化が実現する。

（第２の実施の形態）
図１４は，本発明の第２の実施の形態に係る有機電界発光表示装置の構成を示すブロック図である。図１４に示した第２の実施の形態に係る有機電界発光表示装置は，図４に示した第１の実施の形態に係る有機電界発光表示装置に対して，ゲートライン駆動回路５１０が二つのゲートライン駆動回路５１０ａ，５１０ｂに置き換えられ，発光制御信号発生回路５９０が二つの発光制御信号発生回路５９０ａ，５９０ｂに置き換えられた構成を有する。

すなわち，本実施の形態にかかる有機電界発光表示装置は，多数のゲートライン５１１〜５１ｎのうち，第１ゲートライン駆動回路５１０ａから一のゲートライン群にスキャン信号が提供され，第２ゲートライン駆動回路５１０ｂから他のゲートライン群にスキャン信号が提供されるように構成されている。このとき，ゲートライン５１１〜５１ｎのうち，上段にレイアウトされているゲートラインには第１ゲートライン駆動回路５１０ａからスキャン信号Ｓ１〜Ｓｋ−１（１＜ｋ＜ｍ）が印加され，下段にレイアウトされているゲートラインには第２ゲートライン駆動回路５１０ｂからスキャン信号Ｓｋ〜Ｓｍが順に印加されるように構成することが可能である。また，偶数番目にレイアウトされているゲートラインには第１ゲートライン駆動回路５１０ａからスキャン信号が印加され，奇数番目にレイアウトされているゲートラインには第２ゲートライン駆動回路５１０ｂからスキャン信号が印加されるように構成することも好ましい。これによって，画素部に配列されるゲートラインの密度を減少させることができる。また，第１ゲートライン駆動回路５１０ａ及び第２ゲートライン駆動回路５１０ｂから同時にゲートラインにスキャン信号を供給することによって信号の伝送遅延を防止することが可能となる。さらに，第１ゲートライン駆動回路５１０ａと第２ゲートライン駆動回路５１０ｂを備えることによって，冗長性を高めることも可能となる。すなわち，第１ゲートライン駆動回路５１０ａと第２ゲートライン駆動回路５１０ｂのうち一方が故障しても他方によって冗長救済することができる。

また，本実施の形態にかかる有機電界発光表示装置は，多数の発光制御ライン５９１〜５９ｎのうち，第１発光制御信号発生回路５９０ａから一の発光制御ライン群に発光制御信号が提供され，第２発光制御信号発生回路５９０ｂから他の発光制御ライン群に発光制御信号が提供されるように構成されている。このとき，発光制御信号ライン５９１〜５９ｎのうち，上段にレイアウトされている発光制御ラインには第１発光制御信号発生回路５９０ａから発光制御信号が印加され，下段にレイアウトされている発光制御ラインには第２発光制御信号発生回路５９０ｂから発光制御信号が順に印加されるように構成することが可能である。また，偶数番目にレイアウトされている発光制御ラインには第１発光制御信号発生回路５９０ａから発光制御信号が印加され，奇数番目にレイアウトされている発光制御ラインには第２発光制御信号発生回路５９０ｂから発光制御信号が印加されるように構成することも好ましい。これによって，画素部に配列される発光制御ラインの密度を減少させることができる。また，第１発光制御信号発生回路５９０ａ及び第２発光制御信号発生回路５９０ｂから同時に発光制御ラインに発光制御信号を供給することによって信号の伝送遅延を防止することが可能となる。さらに，第１発光制御信号発生回路５９０ａと第２発光制御信号発生回路５９０ｂを備えることによって，冗長性を高めることも可能となる。すなわち，第１発光制御信号発生回路５９０ａと第２発光制御信号発生回路５９０ｂのうち一方が故障しても他方によって冗長救済することができる。

（第３の実施の形態）
図１５は，本発明の第３の実施の形態に係る有機電界発光表示装置の構成を示すブロック図である。図１５に示した第３の実施の形態に係る有機電界発光表示装置は，図１４に示した第２の実施の形態に係る有機電界発光表示装置に対して，二つのゲートライン駆動回路５１０ａ，５１０ｂと二つの発光制御信号発生回路５９０ａ，５９０ｂのレイアウト位置が相違している。このように，ゲートライン駆動回路や発光制御信号発生回路を２以上に分割することによって，基板上のレイアウト位置の自由度が高まる。これは，有機電界発光表示装置の小型化にも有利である。

なお，本発明の第２の実施の形態及び第３の実施の形態では，ゲートライン駆動回路と発光制御信号発生回路が二つ（またはそれ以上）に分割され，各回路が多段に配列されているが，データライン駆動回路を複数備えて各データライン駆動回路を多段に配列することもできる。

以上，添付図面を参照しながら本発明の好適な実施形態について説明したが，本発明は係る例に限定されない。当業者であれば，特許請求の範囲に記載された範疇内において，各種の変更例または修正例に想到し得ることは明らかであり，それらについても当然に本発明の技術的範囲に属するものと了解される。

本発明は，ＥＬ表示装置，ＦＥＤ（Ｆｉｅｌｄ Ｅｍｉｓｓｉｏｎ Ｄｉｓｐｌａｙ），ＰＤＰ（Ｐｌａｓｍａ Ｄｉｓｐｌａｙ Ｐａｎｅｌ）のような発光素子を採用する表示装置に適用可能である。

一般的な有機電界発光表示装置を示す構成図である。 図１の有機電界発光表示装置のピクセル回路を示す構成図である。 図１の有機電界発光表示装置の動作波形図である。 本発明の第１の実施の形態に係る有機電界発光表示装置を示すブロック構成図である。 図４の有機電界発光表示装置の画素部の構成例を示す図である。 図４の有機電界発光表示装置の画素部の他の構成例を示す図である。 同実施の形態に係る有機電界発光表示装置のピクセル回路を示す概略図である。 図５の有機電界発光表示装置のピクセル回路を示すブロック構成図である。 図６の有機電界発光表示装置のピクセル回路を示すブロック構成図である。 図８の有機電界発光表示装置のピクセル回路を示す詳細回路図である。 図９の有機電界発光表示装置のピクセル回路を示す詳細回路図である。 同実施の形態に係る有機電界発光表示装置のピクセル回路の駆動波形を示す図である。 同実施の形態に係る有機電界発光表示装置におけるホワイトバランスの具現例を説明するための駆動波形を示す図である。 本発明の第２の実施の形態に係る有機電界発光表示装置のブロック構成図である。 本発明の第３の実施の形態に係る有機電界発光表示装置のブロック構成図である。

符号の説明

５００：画素部
５１０，５１０ａ，５１０ｂ：ゲートライン駆動回路
５１１〜５１ｍ：ゲートライン
５２０：データライン駆動回路
５２１〜５２ｎ：データライン
５３１〜５３ｎ：電源ライン
５４０：駆動手段
５５０：順次制御手段
５７０：能動素子
５９０，５９０ａ，５９０ｂ：発光制御信号発生回路
Ｐ１１〜Ｐｍｎ：画素
ＥＣ＿１１：第１発光制御信号
ＥＣ＿２１：第２発光制御信号
ＥＬ１＿Ｒ：Ｒ−ＥＬ素子
ＥＬ１＿Ｇ：Ｇ−ＥＬ素子
ＥＬ１＿Ｂ：Ｂ−ＥＬ素子

Claims (44)

1. 所定区間ごとに所定の色を具現する表示装置のピクセル回路であって，
   前記所定区間内で発光する複数の発光素子と，
   前記複数の発光素子に共通接続され，前記複数の発光素子を駆動する能動素子と，
   を具備し，
   前記能動素子は，前記所定区間内の所定期間ごとに，前記複数の発光素子を順に駆動させ，
   前記複数の発光素子は，前記所定期間ごとに発光することを特徴とする，表示装置のピクセル回路。
2. 前記所定区間は，一つのフレームであり，前記所定期間は，サブフレームであり，
   前記フレームは，複数のサブフレームで構成され，
   前記複数の発光素子は，前記サブフレームごとに，順に駆動されることを特徴とする，請求項１に記載の表示装置のピクセル回路。
3. 前記複数の発光素子のうち少なくとも一つの発光素子は，前記複数のサブフレームのうち二つ以上のサブフレームにおいて発光することを特徴とする，請求項２に記載の表示装置のピクセル回路。
4. 前記複数のサブフレームのうちいずれかのサブフレームでは二つ以上の前記発光素子が発光することを特徴とする，請求項２または３に記載の表示装置のピクセル回路。
5. 前記複数の発光素子の各発光時間を調節して，全体のホワイトバランスを調節することを特徴とする，請求項１〜４のいずれかに記載の表示装置のピクセル回路。
6. 前記各発光素子は，発光ダイオードまたはプラズマ発光素子であることを特徴とする，請求項１〜５のいずれかに記載の表示装置のピクセル回路。
7. 前記各発光素子は，電界発光素子であることを特徴とする，請求項１〜５のいずれかに記載の表示装置のピクセル回路。
8. 前記複数の発光素子の各第１電極は，前記能動素子に接続され，前記複数の発光素子の各第２電極は，接地されることを特徴とする，請求項１〜７のいずれかに記載の表示装置のピクセル回路。
9. 前記複数の発光素子は，ストライプタイプまたはデルタタイプに配列されることを特徴とする，請求項１〜８のいずれかに記載の表示装置のピクセル回路。
10. 前記能動素子は，前記複数の発光素子を駆動するための一つ以上のスイッチング素子で構成されることを特徴とする，請求項１〜９のいずれかに記載の表示装置のピクセル回路。
11. 前記スイッチング素子は，トランジスタ，薄膜ダイオード，ダイオード，またはＴＲＳで構成されることを特徴とする，請求項１０に記載の表示装置のピクセル回路。
12. 赤色電界発光素子と，
    緑色電界発光素子と，
    青色電界発光素子と，
    データ信号を伝達する１または２以上のスイッチングトランジスタと，
    少なくとも２つの発光制御信号によってオン／オフ制御され，前記赤色電界発光素子，前記緑色電界発光素子，及び前記青色電界発光素子が共通接続され，前記データ信号によって，前記赤色電界発光素子，前記緑色電界発光素子，及び前記青色電界発光素子を発光させる１または２以上の駆動トランジスタと，
    前記データ信号を貯蔵する貯蔵素子と，
    を具備することを特徴とする，表示装置のピクセル回路。
13. 前記赤色電界発光素子，前記緑色電界発光素子，及び前記青色電界発光素子は，一つのフレームを構成する複数のサブフレームそれぞれにおいて，順に駆動されることを特徴とする，表示装置のピクセル回路。
14. 前記複数のサブフレームのうちいずれかのサブフレームでは，前記赤色電界発光素子，前記緑色電界発光素子，及び前記青色電界発光素子のうちの少なくとも二つが駆動されることを特徴とする，請求項１３に記載の表示装置のピクセル回路。
15. 前記赤色電界発光素子，前記緑色電界発光素子，及び前記青色電界発光素子の各発光時間を調節して，全体のホワイトバランスを調節することを特徴とする，請求項１２〜１４のいずれかに記載の表示装置のピクセル回路。
16. 前記赤色電界発光素子，前記緑色電界発光素子，及び前記青色電界発光素子の各第１電極は，前記駆動トランジスタに共通接続され，前記赤色電界発光素子，前記緑色電界発光素子，及び前記青色電界発光素子の第２電極は，接地されることを特徴とする，請求項１２〜１５のいずれかに記載の表示装置のピクセル回路。
17. 前記赤色電界発光素子，前記緑色電界発光素子，及び前記青色電界発光素子は，ストライプタイプまたはデルタタイプで配列されることを特徴とする，請求項１２〜１６のいずれかに記載の表示装置のピクセル回路。
18. 赤色電界発光素子と，
    緑色電界発光素子と，
    青色電界発光素子と，
    前記赤色電界発光素子，前記緑色電界発光素子，及び前記青色電界発光素子が共通接続され，前記赤色電界発光素子，前記緑色電界発光素子，及び前記青色電界発光素子を駆動する駆動手段と，
    前記赤色電界発光素子，前記緑色電界発光素子，及び前記青色電界発光素子の駆動を制御する制御手段と，
    を含むことを特徴とする，表示装置のピクセル回路。
19. 前記駆動手段は，
    データ信号をスイッチングする１または２以上のスイッチングトランジスタと，
    前記データ信号に対応する駆動電流を前記赤色電界発光素子，前記緑色電界発光素子，及び前記青色電界発光素子に供給する１または２以上の駆動トランジスタと，
    前記データ信号を貯蔵するキャパシタと，
    を含むことを特徴とする，請求項１８に記載の表示装置のピクセル回路。
20. 前記駆動手段は，前記駆動トランジスタのスレッショルド電圧を補償するためのスレッショルド電圧補償手段をさらに含むことを特徴とする，請求項１９に記載の表示装置のピクセル回路。
21. 前記駆動トランジスタとキャパシタには，共通の電源ラインを通じて同一の電源電圧が供給される，または，個別の電源ラインを通じて同一若しくは別個の電源電圧が供給されることを特徴とする，請求項１９または２０に記載の表示装置のピクセル回路。
22. 前記制御手段は，
    発光制御信号に応じて前記駆動トランジスタが出力する駆動電流を前記赤色電界発光素子に与える第１制御手段と，
    前記発光制御信号に応じて前記駆動トランジスタが出力する駆動電流を前記緑色電界発光素子に与える第２制御手段と，
    前記発光制御信号に応じて前記駆動トランジスタが出力する駆動電流を前記青色電界発光素子に与える第３制御手段と，
    を含むことを特徴とする，請求項１８〜２１のいずれかに記載の表示装置のピクセル回路。
23. 前記発光制御信号は，第１発光制御信号と第２発光制御信号を含み，
    前記第１制御手段は，前記駆動手段と前記赤色電界発光素子との間に直列に接続され，前記第１発光制御信号と前記第２発光制御信号によってオン／オフ制御される少なくとも２つのトランジスタで構成され，
    前記第２制御手段は，前記駆動手段と前記緑色電界発光素子との間に直列に接続され，前記第１発光制御信号と前記第２発光制御信号によってオン／オフ制御される少なくとも２つのトランジスタで構成され，
    前記第３制御手段は，前記駆動手段と前記青色電界発光素子との間に直列に接続され，前記第１発光制御信号と前記第２発光制御信号によってオン／オフ制御される少なくとも２つのトランジスタで構成されたことを特徴とする，請求項２２に記載の発光表示装置のピクセル回路。
24. 前記発光制御信号のアクティブオン時間を調整することによって，全体のホワイトバランスを調節することを特徴とする，請求項２２または請求項２３に記載の発光表示装置のピクセル回路。
25. 前記赤色電界発光素子，前記緑色電界発光素子，及び前記青色電界発光素子は，ストライプタイプまたはデルタタイプで配列されることを特徴とする，請求項１８〜２４のいずれかに記載の表示装置のピクセル回路。
26. 制御端がゲートラインに接続され，第１電源端がデータラインに接続された第１トランジスタと，
    制御端が前記第１トランジスタの第２電源端に接続され，第１電源端が電源ラインに接続された第２トランジスタと，
    前記第２トランジスタの制御端と前記電源ラインとの間に接続されたキャパシタと，
    第１電源端が前記第２トランジスタの第２電源端に接続され，制御端が第１発光制御信号の伝送ラインに接続された第３トランジスタと，
    第１電源端が前記第３トランジスタの第２電源端に接続され，制御端が第２発光制御信号の伝送ラインに接続された第４トランジスタと，
    第１電源端が前記第２トランジスタの第２電源端に接続され，制御端が第１発光制御信号の伝送ラインに接続された第５トランジスタと，
    第１電源端が前記第５トランジスタの第２電源端に接続され，制御端が第２発光制御信号の伝送ラインに接続された第６トランジスタと，
    第１電源端が前記第２トランジスタの第２電源端に接続され，制御端が第１発光制御信号の伝送ラインに接続された第７トランジスタと，
    第１電源端が前記第７トランジスタの第２電源端に接続され，制御端が第２発光制御信号の伝送ラインに接続された第８トランジスタと，
    第１電極が前記第４トランジスタの第２電源端に接続され，第２電極が接地された赤色電界発光素子と，
    第１電極が前記第６トランジスタの第２電源端に接続され，第２電極が接地された緑色電界発光素子と，
    第１電極が前記第８トランジスタの第２電源端に接続され，第２電極が接地された青色電界発光素子と，
    を含むことを特徴とする，表示装置のピクセル回路。
27. 所定区間内でそれぞれ一つの色を放出する複数の発光素子を備える複数の画素を含み，
    前記複数の発光素子は，前記所定区間内で時分割的に順次駆動され一つの色を放出して，前記各画素は，前記所定区間内で所定の色を具現することを特徴とする，表示装置。
28. 前記所定区間は，一つのフレームであり，
    前記フレームは，複数のサブフレームで構成され，
    前記複数の発光素子は，前記サブフレームごとに，順次駆動されることを特徴とする，請求項２７に記載の表示装置。
29. 前記複数の発光素子のうち少なくとも一つの発光素子は，前記複数のサブフレームのうち二つ以上のサブフレームにおいて発光する，及び／又は，前記複数のサブフレームのうちいずれかのサブフレームでは二つ以上の発光素子が発光することを特徴とする，請求項２７または２８に記載の表示装置。
30. 前記複数の発光素子の各発光時間を調節して，全体のホワイトバランスを調節することを特徴とする，請求項２７〜２９のいずれかに記載の表示装置。
31. 所定区間において，それぞれ発光する複数の発光素子を備える複数の画素を含み，
    前記複数の発光素子は，前記所定区間内に設定された複数の所定期間において一つずつ発光して，前記各画素は，前記所定区間内で所定の色を具現することを特徴とする，表示装置。
32. 前記所定区間は，一つのフレームであり，前記所定期間は，サブフレームであり，
    前記１フレームは，複数のサブフレームで構成され，
    前記複数の発光素子は，前記サブフレームごとに，順に駆動されることを特徴とする，請求項３１に記載の表示装置。
33. 前記複数の発光素子のうち少なくとも一つの発光素子は，前記複数のサブフレームのうち二つ以上のサブフレームにおいて発光することを特徴とする，請求項３１または３２に記載の表示装置。
34. 前記複数の発光素子の各発光時間を調節して，全体のホワイトバランスを調節することを特徴とする，請求項３１〜３３のいずれかに記載の表示装置。
35. 一方の電極が接地されている赤色電界発光素子と，
    一方の電極が接地されている緑色電界発光素子と，
    一方の電極が接地されている青色電界発光素子と，
    前記赤色電界発光素子の他方の電極，前記緑色電界発光素子の他方の電極，及び前記青色電界発光素子の他方の電極が共通接続され，前記赤色電界発光素子，前記緑色電界発光素子，及び前記青色電界発光素子を駆動する少なくとも一つのトランジスタと，
    を具備する複数の画素を含むことを特徴とする，表示装置。
36. 前記赤色電界発光素子，前記緑色電界発光素子，及び前記青色電界発光素子は，少なくとも三つのサブフレームで構成されるフレーム内において，前記各サブフレームごと順に駆動されることを特徴とする，表示装置。
37. 前記各画素は，ストライプタイプまたはデルタタイプで配列されることを特徴とする，請求項３５または３６に記載の表示装置。
38. 複数のゲートラインと，
    複数のデータラインと，
    複数の電源ラインと，
    前記複数のゲートライン，前記複数のデータライン，及び前記複数の電源ラインのうち，対応する一つ以上のゲートライン，データライン，及び電源ラインに接続される複数の画素と，
    を含み，
    前記各画素は，
    赤色電界発光素子と，
    緑色電界発光素子と，
    青色電界発光素子と，
    前記赤色電界発光素子，前記緑色電界発光素子，及び前記青色電界発光素子が共通接続され，前記赤色電界発光素子，前記緑色電界発光素子，及び前記青色電界発光素子を駆動する少なくとも一つのトランジスタと，
    前記赤色電界発光素子，前記緑色電界発光素子，及び前記青色電界発光素子と，前記トランジスタとの間に配置され，前記赤色電界発光素子，前記緑色電界発光素子，及び前記青色電界発光素子を，複数のサブフレームで構成される一つのフレーム内で前記サブフレームごとに順に発光するように制御する発光制御用トランジスタと，
    を含むことを特徴とする，表示装置。
39. 複数のゲートラインと，
    複数のデータラインと，
    複数の電源ラインと，
    前記複数のゲートライン，前記複数のデータライン，及び前記複数の電源ラインのうち，対応する一つのゲートライン，データライン，及び電源ラインに接続される複数の画素と，
    を含み，
    前記各画素は，
    制御端が前記ゲートラインに接続され，第１電源端が前記データラインに接続された第１トランジスタと，
    制御端が前記第１トランジスタの第２電源端に接続され，第１電源端が電源ラインに接続された第２トランジスタと，
    前記第２トランジスタの制御端と前記電源ラインとの間に接続されたキャパシタと，
    第１電源端が前記第２トランジスタの第２電源端に接続され，制御端が第１発光制御信号の伝送ラインに接続された第３トランジスタと，
    第１電源端が前記第３トランジスタの第２電源端に接続され，制御端が第２発光制御信号の伝送ラインに接続された第４トランジスタと，
    第１電源端が前記第２薄膜トランジスタの第２電源端に接続され，制御端が第１発光制御信号の伝送ラインに接続された第５トランジスタと，
    第１電源端が前記第５トランジスタの第２電源端に接続され，制御端が第２発光制御信号の伝送ラインに接続された第６トランジスタと，
    第１電源端が前記第２トランジスタの第２電源端に接続され，制御端が第１発光制御信号の伝送ラインに接続された第７トランジスタと，
    第１電源端が前記第７トランジスタの第２電源端に接続され，制御端が第２発光制御信号の伝送ラインに接続された第８トランジスタと，
    第１電極が前記第４トランジスタの第２電源端に接続され，第２電極が接地された赤色電界発光素子と，
    第１電極が前記第６トランジスタの第２電源端に接続され，第２電極が接地された緑色電界発光素子と，
    第１電極が前記第８トランジスタの第２電源端に接続され，第２電極が接地された青色電界発光素子と，
    を含むことを特徴とする，表示装置。
40. 複数のゲートライン，複数のデータライン，複数の発光制御ライン，及び複数の電源ライン，並びに，前記複数のゲートライン，前記複数のデータライン，前記複数の発光制御ライン，及び前記複数の電源ラインのうち，対応する一つ以上のゲートライン，データライン，発光制御ライン，及び電源ラインにそれぞれ接続される複数の画素を具備する画素部と，
    前記複数のゲートラインを通じてスキャン信号を供給する少なくとも一つのゲートライン駆動回路と，
    前記複数のデータラインを通じてデータ信号を供給する少なくとも一つのデータライン駆動回路と，
    前記複数の発光制御ラインを通じて発光制御信号を供給する少なくとも一つの発光制御信号発生回路と，
    を具備し，
    前記各画素は，
    赤色電界発光素子と，
    緑色電界発光素子と，
    青色電界発光素子と，
    前記赤色電界発光素子，前記緑色電界発光素子，及び前記青色電界発光素子が共通接続され，前記赤色電界発光素子，前記緑色電界発光素子，及び前記青色電界発光素子を駆動する少なくとも一つのトランジスタと，
    前記赤色電界発光素子，前記緑色電界発光素子，及び前記青色電界発光素子と，前記トランジスタとの間に配置され，前記赤色電界発光素子，前記緑色電界発光素子，及び前記青色電界発光素子を，複数のサブフレームで構成される一つのフレーム内で前記サブフレームごとに順に発光するように制御する発光制御用トランジスタと，
    を含むことを特徴とする，表示装置。
41. 前記ゲートライン駆動回路，前記データライン駆動回路，及び前記発光制御信号発生回路は，冗長機能を有することを特徴とする，請求項４０に記載の表示装置。
42. 複数のゲートライン，複数のデータライン，及び複数の電源ラインと，
    前記複数のゲートライン，前記複数のデータライン，及び前記複数の電源ラインのうち，対応する一つのゲートライン，データライン，及び電源ラインにそれぞれ接続され，それぞれ少なくとも赤色電界発光素子，緑色電界発光素子，及び青色電界発光素子を備えた複数の画素と，
    を含む表示装置の駆動方法であって，
    所定区間を構成する複数の所定期間ごとに，一のデータラインを通って前記各画素にデータ信号が順に提供され，前記赤色電界発光素子，前記緑色電界発光素子，及び前記青色電界発光素子が時分割的に順に駆動されることによって，前記所定区間内で所定の色を具現することを特徴とする，表示装置の駆動方法。
43. 複数のゲートライン，複数のデータライン，及び複数の電源ラインと，
    前記複数のゲートライン，前記複数のデータライン，及び前記複数の電源ラインのうち，対応する一つのゲートライン，データライン，及び電源ラインにそれぞれ接続され，それぞれ少なくとも赤色電界発光素子，緑色電界発光素子，及び青色電界発光素子を備えた複数の画素と，
    を含む表示装置の駆動方法であって，
    前記複数のゲートラインのうち，一のゲートラインに対して，所定区間内の所定期間ごとにスキャン信号を与えること，
    前記スキャン信号が前記一のゲートラインに与えられるたびに，前記複数のデータラインのうち，一のデータラインに対して，データ信号を与えて，駆動電流を発生させること，
    発光制御信号に応じて，前記一のゲートラインに接続された画素に含まれる赤色電界発光素子，緑色電界発光素子，及び青色電界発光素子に対して前記駆動電流を与えて，前記赤色電界発光素子，前記緑色電界発光素子，及び前記青色電界発光素子を駆動すること，
    を特徴とする，表示装置の駆動方法。
44. 前記所定区間は，三つの所定期間を含み，
    前記三つの所定期間において，前記赤色電界発光素子，前記緑色電界発光素子，及び前記青色電界発光素子は一つずつ発光し，
    前記所定区間において，前記赤色電界発光素子，前記緑色電界発光素子，及び前記青色電界発光素子は，順に発光することを特徴とする，請求項４２または４３に記載の表示装置の駆動方法。

Images