JPWO2002077958A1 - アクティブマトリクス型発光素子の駆動回路 - Google Patents

Abstract

有機発光素子などに代表される発光素子による画像表示装置の階調表示性能を高め、高画質化する。片方の負荷に発光素子を接続した２入力差動接続回路に定電流を流し、走査線と信号線からの入力の大小関係によって発光素子の発光、非発光を制御することで、時間階調表示を行ないやすい発光素子を提供する。

Description

技術分野
本発明は、画像表示装置に用いられる発光素子の駆動回路、詳しくは有機及び無機のエレクトロ・ルミネセンス（以下、「ＥＬ」という。）素子や発光ダイオード（以下、「ＬＥＤ」という。）等の自発光素子を駆動制御するアクティブマトリクス型発光素子の駆動回路、及びこれを用いたアクティブマトリクス型表示パネルに関する。
背景技術
有機及び無機ＥＬ発光素子、又はＬＥＤ等のような発光素子をアレイ状に組み合わせ、ドットマトリクスにより文字表示を行なうディスプレイは、テレビ、携帯端末等に広く利用されている。
特に、自発光素子を用いたこれらのディスプレイは、液晶を用いたディスプレイと異なり、照明のためのバックライトを必要とせず、視野角が広い等の特徴を有し、注目を集めている。中でも、トランジスタ等とこれらの発光素子とを組み合わせてスタティック駆動を行なう、アクティブマトリクス型と呼ばれるディスプレイは、時分割駆動を行なう単純マトリクス駆動のディスプレイと比較して、高輝度、高コントラスト、及び高精細等の優位性を持っており、近年注目されている。
有機ＥＬ素子に関しても、画像に階調性を出すための従来の方式と同様に、アナログ階調方式、面積階調方式及び時間階調方式が挙げられる。
（１）アナログ方式
従来例として、アクティブマトリクス駆動の発光素子に関して、最も単純な一画素あたり２個の薄膜トランジスタ（以下ＴＦＴと言う）を備えた表示素子の例を図７に示す。図７において、１０１は有機ＥＬ素子、１０２、１０３はＴＦＴ、１０８は走査線、１０７は信号線、１０９は電源線、１１０は接地電位、１１１はコンデンサを用いたメモリ容量である。
この駆動回路の動作を以下に説明する。走査線１０８によってＴＦＴ１０２がオン状態となると信号線１０７からの映像データ電圧が１１１のメモリ容量に蓄積され、走査線１０８がオフしてＴＦＴ１０２がオフ状態になっても、ＴＦＴ１０３の制御電極には前記電圧が印加され続ける為、ＴＦＴ１０３はオン状態を続ける。
一方ＴＦＴ１０３は第１主電極が電源線１０９と接続され、第２主電極が発光素子の第１の電極に接続されており、制御電極にはＴＦＴ１０２の第２主電極が接続され映像データ電圧が入力される。第１主電極と第２主電極間の電流量は前記映像データ電圧によって制御されている。このとき有機ＥＬ素子１０１は電源線１０９と接地電位１１０間に配置され、前記電流量に応じて発光する。
このとき流れる電流量はＴＦＴ１０３の制御電圧に依存し、前記制御電圧に対する第１主電流の特性（Ｖｇ−Ｉｓ特性）が立ち上がる領域（便宜上ここでは飽和領域と呼ぶ）を用いて、アナログ的に電流特性を変化させて発光輝度を変化させている。
この結果発光素子である有機ＥＬ素子の発光輝度は制御され、階調を含めて表示を行なうことができる。この階調表現方式を、アナログ的な映像データ電圧を用いて行なうことから、アナログ階調方式という。
現在用いられている上記ＴＦＴは、アモルファスシリコン（ａ−Ｓｉ）方式とポリシリコン（ｐ−Ｓｉ）方式があるが、高移動度で素子の微細化が可能であり、またレーザー加工技術の進歩により製造プロセスの低温化が可能といった観点から、多結晶シリコンＴＦＴの比重が大きくなっている。しかしながら、一般的に多結晶シリコンＴＦＴは、それを構成する結晶粒界の影響を受けやすく、特に上記飽和領域ではＶｇ−Ｉｓ電流特性がＴＦＴ素子毎にばらつきが大きく現れ易い。よって仮に画素に入力されるビデオ信号電圧が均一であっても、表示にむらが生じてしまうという問題を抱えている。
また一般に現在のＴＦＴの多くは単にスイッチング素子として用いられており、トランジスタの閾値電圧よりかなり高い制御電圧を印加し、第１主電極の電圧に対する第２主電極の電圧の関係が一定となる領域（これを線形領域と呼ぶ）で使用されているので、上記の飽和領域でのばらつきを受けにくくなっているのに対して、飽和領域で用いる本方法はよりばらつきを受けやすくなっている。
またこの場合、有機ＥＬ素子の輝度−電圧特性に応じて映像データ信号を変化させる必要がある。有機ＥＬ素子の電圧−電流特性は非線形のダイオード特性を示すため、電圧−輝度特性もダイオード特性のように急峻な立ち上がり特性を示す。したがって、映像データ信号にガンマ補正を施す必要があり、駆動制御システムが複雑になる。
（２）面積階調方式
一方面積階調方式が、文献ＡＭ−ＬＣＤ２０００、ＡＭ３−１に提案されている。これは、一画素を複数のサブ画素に分割し、各サブ画素はオン／オフを行い、オンしている画素の面積によって階調を表現するものである。図８に１画素を６つのサブ画素に分割した場合の平面構成図を示す。
このような利用方法では、ＴＦＴの制御電圧は閾値電圧よりはるかに高い電圧を印加し、第１主電極の電圧に対する第２主電極の電圧の関係が一定となる上記線形領域で用いることができるために、ＴＦＴ特性も安定した条件で用いられ、発光素子の発光輝度も安定する。この方式の場合、各素子はオンオフ制御されるのみで濃淡は出さず一定輝度で発光し、発光するサブ画素の面積に応じて階調を制御するものである。
しかしこの方式ではサブ画素の分割方法に依存したデジタル階調しか出せず、また階調数を増やすためには、分割数を増やしてサブ画素の面積をより小さくしなくてはならない。しかしながら、仮に多結晶シリコンＴＦＴを用いてトランジスタを微細化したとしても、各画素に配置されたトランジスタ部分の面積が発光部の面積を侵食し、画素開口率を下げるために表示パネルの発光輝度を下げる結果となる。よって開口率を上げようとすると階調性が落ちることになり、明るさと階調性がトレードオフの関係にあって、結果的に階調性を上げることが困難である。
（３）時間階調方式
また、時間階調方式においては、階調を有機ＥＬ素子の発光時間によって制御する方式であり、２０００ＳＩＤ３６．４Ｌで報告されている。
図９は、時間階調方式を採用した従来の表示パネルに関する一画素部分の回路図の一例である。図９において、図７と同一のものは同じ番号を付与した。１０４はＴＦＴ、１１２はリセット線である。
この回路構成を用いた時間階調方式においては、ＴＦＴ１０３がオンしたとき電源線１０９からの電圧によってよって有機ＥＬ素子１０１は最高輝度で発光し、次にＴＦＴ１０４によって、ＴＦＴ１０３を１フィールドの時間内で適時オンとオフを繰り返し、その発光時間によって階調を表示する方式である。
またこの方式では、１フィールドを複数のサブフィールド期間に分け、発光期間を選択して発光時間を調整する。たとえば、８ビット（２５６階調）を表示しようとした場合、発光時間の比が１：２：４：８：１６：３２：６４：１２８の８つのサブフィールド期間の中から選択することになる。そして、各サブフィールド期間の直前に、そのサブフィールドでの発光、非発光を選択するため、その度に全画素の走査線のアドレッシング期間が必要になる。このアドレッシング期間が終了した後に一斉に電源線１０９の電圧を一斉に変化させるなどして、表示パネルを全面発光させる。
よってアドレッシング期間内は基本的には非表示であるため、１フィールド内での有効発光期間は、Ｎビット階調表示を行おうとした場合、
有効発光期間＝（１フィールド期間）−（１画面アドレッシング期間×Ｎ）
となる。そこで相対的に発光時間が短くなり、観察者にとっては表示パネルの発光量が低下することになる。
そのため、１サブフィールド当りの発光量を上げてフィールド全体での発光量を補う必要が生じるが、これには個々の発光素子の発光輝度を上げることが必要であり、発光素子の寿命低下などにつながる。また、通常の液晶ディスプレイ（ＬＣＤ）では、１フィールドあたり１回のアドレッシングで済むところを、階調ビット回数分だけアドレッシングする必要があるため、より高速のアドレッシング回路が必要になる。
発明の開示
上記発光素子の駆動上の課題を解決するために、本発明の目的はアクティブマトリクス型発光素子の安定な階調表示のために、新規な駆動回路を提供することにある。
上記のように発光素子をＴＦＴを用いて駆動するためには、幾つもの課題がある。特にＴＦＴを短時間でオンオフさせる動作を行なうには、よりＴＦＴの過渡応答的な駆動特性領域を利用することになり、ＴＦＴ特性のばらつきが大きくなる。
よってその一つの解決方法は、ＴＦＴの動作時間を少しでも長くすることであり、また一方ではオンオフ時に流す電流量を少なくすることである。
そこで先ず発光素子の電気的状況を簡単に説明する。
有機ＥＬ素子の素子構成は、陽極と陰極の電極間に発光層や電子輸送層、ホール輸送層などの有機層を積層した構成である。これら異なるエネルギーバンド構造を持つ材料の接合により、材料の接合界面には必ず接合容量が存在する。またそれらの膜厚が約１００ｎｍ程度であり、電極間の電気容量は合成容量として約２５ｎＦ／ｃｍ^２であり、１００μｍ×１００μｍの画素は２．５ｐＦの容量を持つことになる。この値は液晶素子などと比べても非常に大きい。
これがマトリクス配置されたときには、上記発光素子が並列に画素分だけ配置されるために、外部駆動回路にとっては大きな負荷になる。また外部駆動回路から出力された信号は、上記の素子容量と配線抵抗に応じた波形のなまりを生じて、発光素子などに実効的な電圧がかかる期間を短くする要因となっている。
本発明者らは、発光素子の電気容量の充電時間が、発光素子の実質的な応答速度に影響することを見出し、これを軽減しようとした。
今仮に電流源からの電流により発光素子を駆動する場合を考えると、電流は先ず上記電気容量を充電した後に、電極間の電位が定まり、所定の閾値電圧に達した後に電子の注入が始まり発光が起こる。上記電気容量の充電時間を見積もると以下のようになる。
有機ＥＬ素子の最大発光効率を得るための駆動電流値は、１００μｍ×１００μｍの画素サイズに対して、およそ２〜３μＡである。
アナログ階調方式で８ビット階調を得ようとすると、そのときの最小電流は、２〜３μＡ÷２^８≒８〜１２ｎＡとなる。
電流源から最小の発光輝度を得るために、上記８〜１２ｎＡの電流を流す場合、上記電気容量を充電するために要する時間を見積もる。
一般的に有機ＥＬ素子の発光閾値電圧は２〜３Ｖであり、
電気容量Ｃ×閾値電圧Ｖｔｈ＝最小電流Ｉｍｉｎ×時間ｔ の関係より、
時間ｔ＝２．５ｐＦ×２〜３Ｖ／８〜１２ｎＡ≒４２０μｓ〜９４０μｓ となる。
一般的な走査線４００本程度のＶＧＡクラスの表示装置について、走査線１本当たりの選択時間は、約３０μｓであるので、上記充電時間ではＶＧＡクラスの画像表示装置においても再暗状態の発光すらできず、表示装置としては不満足なものである。
一方時間階調方式は、各発行素子の最高輝度での発光時間を１フレーム内でオン／オフさせて階調を得る方式であるが、今最小輝度を与える発光時間階調の場合を考える。８ビット階調を得ようとすると、最小オン時間は、１フィールドを６０Ｈｚとして計算すると、
１／６０÷２^８≒６５μｓ となる。
画素サイズを上記と同様とすると、電流源からは最大電流を与えたとして、発光までに要する時間ｔは、
ｔ＝２．５ｐＦ×２〜３Ｖ÷２〜３μＡ≒１．７〜３．７５μｓ となり、
発光時間に対しては重大な影響は与えないことになる。
しかしながら、前述のように長寿命や低消費電力化のために発光効率向上の研究開発がなされており、将来の目標値は１００〜２００ｎＡで最大効率を得ることにある。
この場合、発光までに要する時間ｔは、
ｔ＝２５〜７５μｓとなり、
時間階調方式でも最小輝度の発光を得ることができなくなることが予想される。
本発明の目的は上記の課題を解決するために、アクティブマトリクス型有機ＥＬ素子の新規な駆動回路を提供すると共に、主に発光輝度の安定をもたらして、時間階調による階調表示を安定して行なうことができる素子を提供するものである。
上記課題を解決するための本発明は、基板上に走査線と信号線とがマトリクス状に形成され、該走査線と該信号線との交差点近傍に発光素子と複数のトランジスタ及び定電流源及び接地電位からなるアクティブマトリクス型発光素子の駆動回路であって、発光素子と第１のトランジスタが直列に接続された回路と、第２のトランジスタからなる第２回路を前記第１回路に並列に接続した回路部を有し、定電流源と前記回路部と接地電位を直列に接続したことを特徴とするアクティブマトリクス型発光素子の駆動回路である。
本発明には、発光素子と複数のトランジスタ及び定電流源及び接地電位の接続構成が、順番に電源線と、前記発光素子を電源線側に接続した第１回路を有する回路部と、定電流源を介して接地電位の順で接続されているものが含まれる。この態様には、駆動回路の接続構成が発光素子の陽極及び第２のトランジスタの第２主電極が電源線に共通接続され、発光素子の陰極が第１のトランジスタの第２主電極に接続された第１回路と、第一のトランジスタの第１主電極と第２のトランジスタの第１主電極が共通接続されて定電流源の一方の電極に接続され、前記定電流源の他方の電極は接地電位に接続されていることを特徴とする駆動回路であるものが含まれる。この態様においては第１及び第２のトランジスタがＮチャネルトランジスタであってよい。あるいはこの態様においては走査線に接続された制御電極、信号線に接続された第１主電極を有する第３のトランジスタと、該トランジスタの第２主電極が一方の電極を接地電位に接続されたメモリ容量及び前記第１のトランジスタの制御電極に共通接続された回路からなる第１メモリ回路を有していてよい。あるいは前記第１メモリ回路と、走査線に接続された制御電極、信号線の反転信号が入力された第１主電極を有する第４のトランジスタと、該トランジスタの第２主電極が一方の電極を接地電位に接続されたメモリ容量及び前記第２のトランジスタの制御電極に共通接続された回路からなる第２メモリ回路とを有していてもよい。
上述の発明は、発光素子と複数のトランジスタ及び定電流源及び接地電位の接続構成の順番が、先の構成と反対になった構成のものも含まれる。より詳細に述べれば、そのような構成は、前記発光素子と複数のトランジスタ及び定電流源及び接地電位の接続構成が、順番に電源線と定電流源を介して、前記第１のトランジスタを電源線側に接続した第１回路を有する回路部と接地電位の順で接続されているものである。この態様においては、駆動回路の接続構成が、先の順番が反対、すなわち第一のトランジスタの第１主電極と第２のトランジスタの第１主電極が電源線に接続され、前記第１のトランジスタの第２主電極が発光素子の陽極に接続され、発光素子の陰極と第２のトランジスタの第２主電極が共通接続されて接地電位に接続されていてもよい。この場合、第１及び第２のトランジスタがＰチャネルトランジスタであることが好ましい。あるいは、前記第３のトランジスタと前記第４のトランジスタの第１主信号が逆位相の関係にある形態も好ましい。
また、上述の本発明には、第１のトランジスタと前記第２のトランジスタはオンオフの動作が逆になる差動動作をするものも含まれる。
また、上述の本発明は、走査線と信号線からの情報に応じて前記第１と第２のトランジスタをオンオフすることによって、前記発光素子のオンオフを制御するものも含まれる。この場合、走査線と信号線からの情報に応じて、前記発光素子をオンオフすることによって、前記発光素子の時間当たりの発光量を制御して階調を表示する形態は好ましい。
また上述の本発明には、前記発光素子が有機エレクトロルミネッセンス素子又は無機エレクトロルミネッセンス素子であるものも含まれる。
また本発明は、上述のアクティブマトリクス型発光素子の駆動回路を有するアクティブマトリクス型発光装置である。
発明を実施するための最良の形態
以下に、図面を用いて本発明の具体的な実施例を説明するが、本発明はこれらに制限されるものではない。尚、図を通じて同等の部分には同じ参照符号を用いている。
（実施例１）
図１は本発明の構成要素である画素回路の第１の実施例を表す図である。
図１において、１は発光素子（この場合有機ＥＬ素子）、２は第１のトランジスタ（この場合は薄膜トランジスタＴＦＴである）、３は第２のトランジスタ、４は信号線、５は走査線、６は定電流回路、７は電源線、８は接地電位、９は第３のトランジスタ、１０はコンデンサを用いたメモリ容量、１２はＴＦＴ３の制御電極である。
以下トランジスタとして薄膜トランジスタを用いて場合を中心にして、本発明の回路構成を説明する。
図１の構成は、有機ＥＬ素子１とＴＦＴ２の第２主電極が直列接続された第１回路と、電源線７と定電流回路６との間に直列に接続されたＴＦＴ３からなる第２回路が、電気的に並列接続されている。そして、第１回路においては、有機ＥＬ素子１の陰極は第１のトランジスタに対応するＴＦＴ２の第２主電極に接続されている。そして、有機ＥＬ素子１の陽極と、第２のトランジスタに対応するＴＦＴ３の第２主電極とが、電源線７に接続されている。ＴＦＴ２の第１主電極と、ＴＦＴ３の第１主電極とが、定電流回路６に共通接続され、定電流回路６の他方の電極は接地電位８に接続されている。全体として、電源線７と接地電位８との間に、第１回路と第２回路とからなる画素回路と、定電流回路とが直列に接続された形態となっている。
発光素子をオンさせる条件は、ＴＦＴ３がオフし、ＴＦＴ２がオンする、または該第１回路と第２回路のコンダクタンスの関係により、第１回路の方に電流が流れる期間に限られる。
今２５６階調のデジタル階調方式による発光表示を行なう時に、有機ＥＬ素子をオフさせるにはその最小発光輝度未満、好ましくは数分の一の輝度で発光するような電流量を与えればよく、反対に最大輝度で発光する場合は、最小輝度の２５６倍の電流量を流せばよい。よって第２回路のコンダクタンス値は第１回路のコンダクタンスとは逆数の関係を持ち、かつその範囲は１／２５６未満から２５６の範囲で約３桁程度のオンオフ比で十分である。
このときＴＦＴ２とＴＦＴ３の第１及び第２主電極に入力される電位を同じ電位にする場合は、ＴＦＴ３のチャネル幅Ｗとチャネル長Ｌの関係を変化させて、上記関係になるようにすれば良い。
また図１では、第３のトランジスタであるＴＦＴ９とメモリ容量１０を用いて、走査線５が選択された時に入力された信号線の電圧をある期間保持するための第１のメモリ回路を有している。一般的には、走査線５が選択されるタイミングでＴＦＴ９の制御がオンして、信号線４の信号がメモリ容量１０に蓄積され、１フィールド期間保持される。この電圧がＴＦＴの制御電極に印加され、ＴＦＴ２がオンする。この時に第２トランジスタであるＴＦＴ３に入力する信号（マルチプレクサ信号）によりオンオフすることで、有機ＥＬ素子１を発光させるかどうかを制御できる。
図２は上記回路構成をＸＹマトリクス状に配置した例である。図中、２１は第１走査回路、２２はビデオ信号発生回路である。
図中の四角は図１の回路構成を簡略して示したものである。また図１の制御電極に入力される信号を、第２走査回路から出力されたマルチプレクサ信号を用いる例を説明したものである。各画素単位の回路構成は、電源線７と接地電位８との間に、図１の回路構成が配置され、走査線５と信号線４の情報、及び第２走査回路からの信号によって、有機ＥＬ素子のオンオフが決められる。
このとき第２のトランジスタであるＴＦＴ３の制御電極１２に入力される信号電圧レベルは、ＴＦＴ２の制御電極に入力される信号線４の電圧に対して、
１）信号線電位のハイとローレベルの中間電位を固定電位として用いる場合
２）信号線電位のハイとローレベルが逆位相になった電位を用いる場合
があり、こうすることでＴＦＴ２とＴＦＴ３は差動でオンオフ動作を行なうことが可能である。
図３を用いて上記１）の場合について電位の関係を説明する。図中のｏｎ ｏｆｆの表示は、発光素子のオンオフする期間を意味している。
電極１２の電位は、電極４の電位振幅の中間にセットしてある。信号線４からローレベル電圧が印加されたときは、電極１２の方が高い電位であるため、この電位でＴＦＴ３がオンするようにトランジスタを設計しておく。反対に信号線４の電位がハイのとき、電極１２側がロー電位となるのでＴＦＴ３はオフし、反対にＴＦＴ２がオンするように設計しておけば有機ＥＬ素子が発光する。
つまりＴＦＴ２とＴＦＴ３が共にＮチャネルトランジスタで構成されているような場合、オンオフが反対の関係にあり、差動で動作することができる。
図４は本発明の他の接続構成を示したものである。
画素回路において、第１回路及び第２回路と、定電流回路との直列接続の順番は、上記本実施例の逆でも構わない。但しこの場合、後述のバイアス電流を流すために、第１回路においては、第１トランジスタに対応するＴＦＴ２の第２主電極が有機ＥＬ素子の陽極に接続されていることが好ましい。
図１に示した回路との違いは、電源線に対する回路部と定電流源の配置が逆転しており、これに伴って第１回路の第１のトランジスタと発光素子の接続も逆にしてある。この構成に用いるトランジスタはＰチャネルトランジスタが好ましい。また回路の基本的な要件である発光素子のオンオフ制御の方法は、先に説明した図１の場合と同様である。
図５は図１に示した回路を基に、上記２）の場合に相当する回路構成を具体的に示したものである。この回路構成は、図１に示した回路に対して第４のトランジスタとメモリ容量からなる第２のメモリ回路を付加したものである。
図５では走査線５の信号は第３及び第４のトランジスタの制御電極に共通接続されて入力され、信号線４の情報は、そのまま第３のトランジスタの一方の電極に入力され、また他方信号線４の信号をインバータ１４を通じて第４のトランジスタの一方の電極に入力している。
これによって第１と第２のトランジスタの制御電極には逆位相の信号が印加され、第１と第２のトランジスタのオンオフ動作は逆の関係となる、つまりこの構成でも差動動作をすることができる。
この回路では画素内で第３のトランジスタと第４のトランジスタの電極配線が新たに必要になるが、図２に示すような第２走査回路とその配線１２が不要となり、回路配置上の利点がある。
またインバータ１４を用いないで、第４のトランジスタであるＴＦＴ１３をＴＦＴ２に対して逆の極性で動作する構成にすることも可能である。つまりＴＦＴ２がＮチャネルトランジスタであるときに、ＴＦＴ１３をＰチャネルトランジスタのような関係で構成すればインバータは不要である。
上記構成を利用して、ＴＦＴ３をオンオフさせて時間階調を行なうことが可能である。
図１において、ＴＦＴ２がオンしている期間にあってもＴＦＴ３がオンすれば発光素子はオフしてしまうので、この場合結果的にＴＦＴ３のオンオフによっても発光素子の表示を制御可能である。また図４において、信号線４からオンオフ信号をアドレス期間中に印加する方法によっても時間階調表示を行なうことができる。
図６を用いて、１フレームを（８，４，２，１）の４つのサブフィールド期間に分けて時間階調を表示する場合のタイミングを説明する。図６において、Ａ１からＡ４は各サブフィールドのアドレス期間を示す。Ａ１期間内ではマトリクス状に配置された各走査線Ｘ＝１からｎまで順に走査信号が印加される。この各走査期間内に、信号線から順にＹ＝１からｍまでの画素のｏｎ／ｏｆｆ信号が印加され、各画素が発光し始める。Ｅ１からＥ４で示した期間は、各サブフィールドの発光期間であり、これらをＰＷＭ制御発光期間と呼ぶ。最初のアドレス期間において、走査線５に走査信号が入りＴＦＴ２がオンする。信号線４の信号を上記アドレス期間中に印加することにより、同一走査線上の各画素は、信号線からの信号が印加された直後から発光し、メモリ容量１０及び１１によって次のアドレス期間中に次の信号が印加されるまで、その状態を継続できる。本方法によると、アドレス期間中にアドレスされた表示ビットごとに発光が開始され、次のアドレスまで発光が持続することができる。例えば最初のアドレスビット（例えば画面の左上の画素）が発光し、順次最後のビット（右下の画素）が発光することを示している。そして次のアドレスが行われる時まで、その発光は持続する。このようにすれば、各画素の発光時間はほとんどのサブフィールド期間に渡って確保できるために、結果的に明るい発光素子を得ることが可能になる。
またこのときには、各発光素子はその最大発光状態で光ることになり、先に述べたアナログ的な発光状態に比べて各素子間のばらつきは小さく、階調の再現性が極めて良くなる。
このような回路構成により、ＴＦＴ２とＴＦＴ３は差動動作を行なうことができ、駆動信号の伝送上低電圧で駆動することができ、素子の消費電力を低減するのに有利である。また本発明の回路構成は、定電流回路が常に同じ電流を流しつづけている訳で、電流密度が一定となり上記発光輝度レベルが一定となりやすいという利点も合わせて持つ。
さらに本発明の回路構成を用いて時間階調表示を行なうことにより、発光期間を長く取ることができ、そのために各素子の最大発光輝度を下げて使用しても明るい表示が得られる。よって素子の寿命上極めて有効である。
また上記のように第１回路と第２回路とを構成しておけば、信号線からの入力電圧と、走査線からの入力電圧によって、それぞれの回路に流れる電流の比を制御することも可能となる。従って、これら２つのトランジスタの抵抗値を制御することによって、有機ＥＬ素子１に流れる電流値をアナログ的に制御して、アナログ的な発光輝度を得ることもできる。
また図１、図４、図５においては、定電流回路６を各画素ごとに配置する例を示したが、各列ごとに一つ設けておくことでも可能である。その大きさは、先述したように、ＴＦＴ２、ＴＦＴ３に夫々流れる電流の和の各列への接続画素数倍に設定してある。定電流回路６は、全画素共通にしても良いが、その場合は、電流の大きさが素画素数倍されることになり、非常に大きくなってしまうため、適当に選択されるべきである。
以上説明したように、本発明によれば、２つのトランジスタを相補的に用い、差動動作を行なわせることで、有機ＥＬ素子を安定した定電流で高速にオンオフできる。よって時間階調と組み合わせて、画像の階調表現を高め、高画質表現が可能となり、しかも低消費電力の表示パネルが得られる。
【図面の簡単な説明】
図１は本発明に係る一画素回路の実施例を表す図である。
図２は本発明に係る上記回路のマトリクス配線を示す実施例の回路を表す図である。
図３はＴＦＴ２とＴＦＴ３の電極電位の関係を表す図である。
図４は本発明に係る他の画素回路の実施例を表す図である。
図５は本発明に係る他の画素回路の実施例を表す図である。
図６は時間階調を行なう時のタイミングチャートを示す図である。
図７は従来の画素回路の一例を表す。
図８は従来の面積階調を行なう表示パネル時の画素配置を示す図である。
図９は従来の時間階調を行なう表示パネル時の画素配置を示す図である。

Claims (15)

1. 基板上に走査線と信号線とがマトリクス状に形成され、該走査線と該信号線との交差点近傍に発光素子と複数のトランジスタ及び定電流源及び接地電位からなるアクティブマトリクス型発光素子の駆動回路であって、
   発光素子と第１のトランジスタが直列に接続された回路と、
   第２のトランジスタからなる第２回路を前記第１回路に並列に接続した回路部を有し、
   定電流源と前記回路部と接地電位を直列に接続したことを特徴とするアクティブマトリクス型発光素子の駆動回路。
2. 前記発光素子と複数のトランジスタ及び定電流源及び接地電位の接続構成が、順番に電源線と、前記発光素子を電源線側に接続した第１回路を有する回路部と、定電流源を介して接地電位の順で接続されていることを特徴とする請求の範囲第１項記載のアクティブマトリクス型発光素子の駆動回路。
3. 前記駆動回路の接続構成が、
   発光素子の陽極及び第２のトランジスタの第２主電極が電源線に共通接続され、
   発光素子の陰極が第１のトランジスタの第２主電極に接続された第１回路と、
   第一のトランジスタの第１主電極と第２のトランジスタの第１主電極が共通接続されて定電流源の一方の電極に接続され、前記定電流源の他方の電極は接地電位に接続されていることを特徴とする請求の範囲第２項記載のアクティブマトリクス型発光素子の駆動回路。
4. 前記第１及び第２のトランジスタがＮチャネルトランジスタであることを特徴とする請求の範囲第３項記載のアクティブマトリクス型発光素子の駆動回路。
5. 走査線に接続された制御電極、信号線に接続された第１主電極を有する第３のトランジスタと、該トランジスタの第２主電極が一方の電極を接地電位に接続されたメモリ容量及び前記第１のトランジスタの制御電極に共通接続された回路からなる第１メモリ回路を有することを特徴とする請求の範囲第３項記載のアクティブマトリクス型発光素子の駆動回路。
6. 前記第１メモリ回路と、走査線に接続された制御電極、信号線の反転信号が入力された第１主電極を有する第４のトランジスタと、該トランジスタの第２主電極が一方の電極を接地電位に接続されたメモリ容量及び前記第２のトランジスタの制御電極に共通接続された回路からなる第２メモリ回路を有することを特徴とする請求の範囲第３項記載のアクティブマトリクス型発光素子の駆動回路。
7. 前記発光素子と複数のトランジスタ及び定電流源及び接地電位の接続構成が、順番に電源線と定電流源を介して、前記第１のトランジスタを電源線側に接続した第１回路を有する回路部と接地電位の順で接続されていることを特徴とする請求の範囲第１項記載のアクティブマトリクス型発光素子の駆動回路。
8. 前記駆動回路の接続構成が、
   第一のトランジスタの第１主電極と第２のトランジスタの第１主電極が電源線に接続され、前記第１のトランジスタの第２主電極が発光素子の陽極に接続され、発光素子の陰極と第２のトランジスタの第２主電極が共通接続されて接地電位に接続されていることを特徴とする請求の範囲第７項記載のアクティブマトリクス型発光素子の駆動回路。
9. 前記第１及び第２のトランジスタがＰチャネルトランジスタであることを特徴とする請求の範囲第８項記載のアクティブマトリクス型発光素子の駆動回路。
10. 前記第３のトランジスタと前記第４のトランジスタの第１主信号は逆の位相であることを特徴とする請求の範囲第８項記載のアクティブマトリクス型発光素子の駆動回路。
11. 前記第１のトランジスタと前記第２のトランジスタはオンオフの動作が逆になる差動動作をすることを特徴とする請求の範囲第１項記載のアクティブマトリクス型発光素子の駆動回路。
12. 走査線と信号線からの情報に応じて前記第１と第２のトランジスタをオンオフすることによって、前記発光素子のオンオフを制御することを特徴とする請求の範囲第１項記載のアクティブマトリクス型発光素子の駆動回路。
13. 走査線と信号線からの情報に応じて、前記発光素子をオンオフすることによって、前記発光素子の時間当たりの発光量を制御して階調を表示することを特徴とする請求の範囲第１２項記載のアクティブマトリクス型発光素子の駆動回路。
14. 前記発光素子は、有機エレクトロルミネッセンス素子又は無機エレクトロルミネッセンス素子であることを特徴とする請求の範囲第１項記載のアクティブマトリクス型発光素子の駆動回路。
15. 請求の範囲第１項記載のアクティブマトリクス型発光素子の駆動回路を有することを特徴とするアクティブマトリクス型発光装置。

Images