JP2000066634A - 電子源駆動装置及び画像形成装置及び電子源の駆動方法 - Google Patents

Abstract

(57)【要約】 【課題】 適切な補正情報により略均一に補正する電子
源駆動装置及びその電子源を備える画像形成装置及び電
子源の駆動方法の提供。 【解決手段】 電子源の駆動回路に設けられた制御回路
は、補正情報が格納された補正テーブルから画像表示パ
ネル（以下、パネル）の補正情報に関するデータを読み
出し(S201)、その読み出したデータにより、パネルのＩ
Ｄ番号（以下、ＩＤ）、補正データを取得した日時、並
びに補正データを取得した方法が有効か否かを判断する
(S202-S204)。それぞれの判断が有効のとき、制御回路
は、電流駆動回路によるパネルの駆動を許可し、外部装
置よりデータ転送の要求があったときには、当該要求内
容に応じて、S201で読み出した補正情報に関するデータ
を外部装置に送信する(S205-S207)。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、複数の電子放出素
子を有するマルチ電子ビーム源を駆動する電子源駆動装
置及びその駆動装置を備える画像形成装置及び電子源の
電子放出特性の補正方法に関する。

【０００２】

【従来の技術】従来より、電子放出素子としては、大別
して熱電子放出素子と冷陰極電子放出素子の２種類が知
られている。冷陰極電子放出素子には、電界放出型（以
下、「ＦＥ型」という）、金属／絶縁層／金属型（以
下、「ＭＩＭ型」という）、並びに、表面伝導型電子放
出素子等がある。

【０００３】表面伝導型電子放出素子型の例としては、
Ｍ．Ｉ．Ｅｌｉｎｓｏｎ、Ｒａｄｉｏ Ｅｎｇ．Ｅｌｅ
ｃｔｒｏｎ Ｐｙｓ．、１０、１２９０，（１９６５）
や、後述する他の例が知られている。

【０００４】表面伝導型電子放出素子は、基板上に小面
積の薄膜を形成し、その薄膜の膜面に平行に電流を流す
ことにより、電子放出が生ずる現象を利用するものであ
る。この表面伝導型電子放出素子としては、前記エリン
ソン等によるＳｎＯ2薄膜を用いたもの、Ａｕ薄膜によ
るもの［Ｇ．Ｄｉｔｔｍｅｒ：”Ｔｈｉｎ Ｓｏｌｉｄ
Ｆｉｌｍｓ”、９、＄７１７（１９７２）］、Ｉｎ2
Ｏ3／ＳｎＯ2薄膜によるもの［Ｍ．Ｈａｒｔｗｅｌｌ
ａｎｄ Ｃ．Ｇ．Ｆｏｎｓｔａｄ：”ＩＥＥＥＴｒａｎ
ｓ．ＥＤ Ｃｏｎｆ．”、５１９（１９７５）］、カー
ボン薄膜によるもの［荒木久 他：真空、第２６巻、第
１号、２２頁（１９８３）］等が報告されている。

【０００５】これらの表面伝導型電子放出素子の素子構
成の典型的な例として、図３６に前述のＭ．Ｈａｒｔｗ
ｅｌｌらによる素子の平面図を示す。

【０００６】同図において、３００１は、基板である。
３００４は、スパッタで形成された金属酸化物よりなる
導電性薄膜である。導電性薄膜３００４は、同図に示す
ようにＨ字形の平面形状に形成されている。この導電性
薄膜３００４に、後述の通電フォーミングと呼ばれる通
電処理を施すことにより、電子放出部３００５が形成さ
れる。図中の間隔Ｌは、０．５〜１［ｍｍ］，Ｗは、
０．１［ｍｍ］で設定されている。尚、図示の便宜か
ら、電子放出部３００５は導電性薄膜３００４の中央に
矩形の形状で示したが、これは模式的なものであり、実
際の電子放出部の位置や形状を忠実に表現しているわけ
ではない。

【０００７】Ｍ．Ｈａｒｔｗｅｌｌらによる素子をはじ
めとして、上述の表面伝導型電子放出素子においては、
電子放出を行う前に導電性薄膜に通電フォーミングと呼
ばれる通電処理を施すことによって電子放出部を形成す
るのが一般的である。即ち、通電フォーミングとは、所
定の通電処理を導電性薄膜に対して施すことにより、そ
の薄膜の一部に電子放出部を形成するものである。例え
ば、図３６においては、導電性薄膜３００４の両端に所
定の直流電圧、もしくは、例えば１Ｖ／分程度の非常に
ゆっくりとしたレートで昇圧する直流電圧を印加し、導
電性薄膜３００４を局所的に破壊もしくは変形もしくは
変質せしめ、電気的に高抵抗な状態の電子放出部３００
５を形成する。尚、局所的に破壊、変形、或いは変質し
た導電性薄膜３００４の一部には、亀裂が発生する。こ
の通電フォーミング処理後に、導電性薄膜３００４に適
宜の電圧を印加すると、前記亀裂付近において電子放出
が行われる。

【０００８】また、ＦＥ型の例は、例えば、Ｗ．Ｐ．Ｄ
ｙｋｅ＆Ｗ．Ｗ．Ｄｏｌａｎ，”Ｆｉｅ−ｌｄ ｅｍｉ
ｓｓｉｏｎ”，Ａｄｖａｎｃｅ ｉｎ Ｅｌｅｃｔｒｏ
ｎＰｈｙｓｉｃｓ，８，８９（１９５６）や、あるい
は、 Ｃ．Ａ．Ｓｐｉｎｄｔ，”Ｐｈｙｓｉｃａｌｐｒ
ｏｐｅｒｔｉｅｓ ｏｆ ｔｈｉｎ−ｆｉｌｍ ｆｉｅ
ｌｄ ｅｍｉｓｓｉｏｎｃａｔｈｏｄｅｓ ｗｉｔｈ
ｍｏｌｙｂｄｅｎｉｕｍ ｃｏｎｅｓ”，Ｊ．Ａｐｐ
ｌ．Ｐｈｙｓ．，４７，５２４８（１９７６）等が知ら
れている。

【０００９】ＦＥ型の素子構成の典型的な例として、図
３７に前述のＣ．Ａ．Ｓｐｉｎｄｔらによる素子の断面
図を示す。

【００１０】同図において、３０１０は、基板である。
３０１１は、導電材料よりなるエミッタ配線である。３
０１２は、エミッタコーンである。３０１３は、絶縁層
である。３０１４は、ゲート電極である。本素子は、エ
ミッタコーン３０１２とゲート電極３０１４との間に適
宜の電圧を印加することにより、エミッタコーン３０１
２の先端部より電界放出を起こさせるものである。

【００１１】また、ＦＥ型の他の素子構成としては、図
３７のような積層構造ではなく、基板上に、その基板平
面とほぼ平行にエミッタとゲート電極とを配置した例も
ある。

【００１２】また、ＭＩＭ型の例としては、例えば、
Ｃ．Ａ．Ｍｅａｄ，”Ｏｐｅｒａｔｉｏｎｏｆ ｔｕｎ
ｎｅｌ−ｅｍｉｓｓｉｏｎ Ｄｅｖｉｃｅｓ，Ｊ．Ａｐ
ｐｌ．Ｐｈｙｓ．，３２，６４６（１９６１）等が知ら
れている。ＭＩＭ型の素子構成の典型的な例を図３８の
断面図に示す。

【００１３】同図において、３０２０は基板である。３
０２１は、金属よりなる下電極である。３０２２は、厚
さ１００オングストローム程度の薄い絶縁層である。３
０２３は、厚さ８０〜３００オングストローム程度の金
属よりなる上電極である。ＭＩＭ型においては、上電極
３０２３と下電極３０２１との間に適宜の電圧を印加す
ることにより、上電極３０２３の表面より電子放出を起
こさせるものである。

【００１４】上述した各冷陰極素子は、熱陰極素子と比
較して低温で電子の放出を得ることができるため、加熱
用ヒーターを必要としない。従って、熱陰極素子よりも
構造が単純であり、微細な素子を作成することが可能で
ある。また、基板上に多数の素子を高い密度で配置して
も、基板の熱溶融等の問題が発生しにくい。また、熱陰
極素子がヒーターの加熱により動作するため応答速度が
遅いのとは異なり、冷陰極素子の場合には応答速度が速
いという利点もある。このため、冷陰極素子を各種工業
製品に応用する研究が盛んに行われている。

【００１５】例えば、表面伝導型の電子放出素子におい
ては、上述した冷陰極素子の中でも特に構造が単純であ
り、製造も容易であることから、大面積にわたり多数の
素子を形成できる利点がある。そこで、例えば本出願人
による特開昭６４−３１３３２号において開示されるよ
うに、基板上に多数配列した表面伝導型の電子放出素子
を適宜駆動する方法が研究されている。

【００１６】また、表面伝導型電子放出素子の応用につ
いては、例えば、画像表示装置、画像記録装置等の画像
形成装置、或いは、荷電ビーム源等が研究されている。

【００１７】特に、画像形成装置への応用としては、例
えば本出願人によるＵＳＰ５，０６６，８８３、特開平
２−２５７５５１号、或いは、特開平４−２８１３７号
等において開示されているように、複数の表面伝導型電
子放出素子と、それら素子から照射される電子ビームに
よって発光する蛍光体とを組み合わせてなる画像形成装
置が研究されている。このような表面伝導型電子放出素
子と蛍光体とを組み合わせてなる画像形成装置は、従来
の他の方式の画像形成装置よりも優れた特性が期待され
ている。例えば、近年普及してきた液晶表示装置と比較
しても、自発光型であるため液晶表示デバイスを背照す
る、所謂バックライトを必要としない点や、視野角が広
い点が優れていると言える。

【００１８】また、ＦＥ型の冷陰極素子を多数個ならべ
て駆動する方法は、例えば本出願人によるＵＳＰ４，９
０４，８９５に開示されている。また、ＦＥ型を画像形
成装置に応用した例として、例えば、Ｒ．Ｍｅｙｅｒら
により報告された平板型表示装置が知られている。
［Ｒ．Ｍｅｙｅｒ：”Ｒｅｃｅｎｔ Ｄｅｖｅｌｏｐｍ
ｅｎｔ ｏｎ Ｍｉｃｒｏｔｉｐｓ Ｄｉｓｐｌａｙ
ａｔ ＬＥＴＩ”，Ｔｅｃｈ．Ｄｉｇｅｓｔ ｏｆ ４
ｔｈ Ｉｎｔ． Ｖａｃｕｕｍ Ｍｉｃｒｏｅｌｅ−ｃ
ｔｒｏｎｉｃｓ Ｃｏｎｆ．，Ｎａｇａｈａｍａ，ｐ
ｐ．６〜９（１９９１）］また、ＭＩＭ型を多数個並べ
て画像形成装置に応用した例は、例えば本出願人による
特開平３−５５７３８号に開示されている。

【００１９】本願出願人及び発明者らは、上記の従来技
術に記載した発明をはじめとして、さまざまな材料、製
法、構造の冷陰極素子を試みている。更に、多数の冷陰
極素子を配列したマルチ電子ビーム源、並びに、このマ
ルチ電子ビーム源を応用した画像形成装置について研究
を行っている。

【００２０】本願発明者らは、例えば、図３９に示す電
気的な配線方法によるマルチ電子ビーム源を試みてき
た。即ち、冷陰極素子を２次元的に多数個配列し、これ
らの素子を図示のようにマトリクス状に配線したマルチ
電子ビーム源である。

【００２１】同図において、４００１は、冷陰極素子を
模式的に示しており、４００２は行方向配線、４００３
は列方向配線である。行方向配線４００２及び列方向配
線４００３は、実際には有限の電気抵抗を有するもので
あるが、同図においては配線抵抗４００４及び４００５
として示されている。上述のような配線方法を、単純マ
トリクス配線と呼ぶ。

【００２２】尚、図示の便宜上、６×６のマトリクスで
示しているが、マトリクスの規模はこれに限られるわけ
ではなく、例えば画像形成装置用のマルチ電子ビーム源
の場合には、所望の画像表示を行うのに足りるだけの素
子を配列し配線するものである。

【００２３】冷陰極素子を単純マトリクス配線したマル
チ電子ビーム源においては、所望の電子ビームを出力さ
せるため、行方向配線４００２及び列方向配線４００３
に適宜の電気信号を印加する。例えば、マトリクスの中
の任意の１行の冷陰極素子を駆動するには、選択する行
の行方向配線４００２には選択電圧Ｖｓを印加し、同時
に非選択の行の行方向配線４００２には非選択電圧Ｖｎ
ｓを印加する。これと同期して列方向配線４００３に
は、電子ビームを出力するための駆動電圧Ｖｅを印加す
る。この方法によれば、配線抵抗４００４及び４００５
による電圧降下を無視すれば、選択する行の冷陰極素子
には、Ｖｅ−Ｖｓの電圧が印加され、また非選択行の冷
陰極素子にはＶｅ−Ｖｎｓの電圧が印加される。このと
き、Ｖｅ，Ｖｓ，Ｖｎｓを適宜の大きさの電圧にすれ
ば、選択する行の冷陰極素子だけから所望の強度の電子
ビームが出力される。また、このとき列方向配線の各々
に異なる駆動電圧Ｖｅを印加すれば、選択する行の素子
の各々から異なる強度の電子ビームが出力される。ま
た、駆動電圧Ｖｅを印加する時間の長さを変えれば、電
子ビームが出力される時間の長さも変えることができ
る。

【００２４】このように、冷陰極素子を単純マトリクス
配線したマルチ電子ビーム源は、いろいろな工業製品に
応用可能であり、例えば、画像情報に応じた電気信号を
適宜印加すれば、画像形成装置用の電子源として好適に
用いることができる。

【００２５】しかしながら、マルチ電子ビーム源（以
下、電子源と称する）に電圧源を接続し、上述した電圧
印加方法で実際に駆動した場合、単純マトリクス配線に
よる配線抵抗の影響によって電圧降下が発生するため、
各冷陰極素子に実効的に印加される電圧がばらつくとい
う問題が発生する。

【００２６】この印加電圧のばらつきの原因としては、
まず第１に、単純マトリクス配線では、各冷陰極素子毎
に配線の長さが異なる（即ち、配線抵抗の大きさが素子
毎に異なる）ことが挙げられる。

【００２７】また、第２に、行方向配線の各部分の配線
抵抗４００４で発生する電圧降下の大きさが一様でない
ことが挙げられる。これは、選択する行の行方向配線か
ら当該行に接続された各冷陰極素子には、電流が分岐し
て流れるため、配線抵抗４００４の各々に流れる電流の
大きさが一様でないために起きるものである。

【００２８】そして、第３に、駆動するパターン（画像
形成装置の場合には表示する画像パターン）によって配
線抵抗で生じる電圧降下の大きさが変化することが挙げ
られる。これは、駆動するパターンによって、配線抵抗
に流れる電流が変化するために起きるものである。

【００２９】以上のような原因により、各冷陰極素子に
印加される電圧にばらつきが発生すると、各冷陰極素子
から出力される電子ビームの強度が所望する値から外れ
ることになり、それら冷陰極素子が配列された電子源を
画像形成装置の表示パネルに適用する上では不都合であ
る。即ち、画像形成装置に適用した場合には、例えば、
表示画像の輝度が不均一になったり、表示する画像のパ
ターンによっては輝度の変動が生じてしまう。また、各
冷陰極素子における印加電圧のばらつきは、単純マトリ
クス状に配線された電子源の規模が大きくなるほど顕著
になる傾向がある。そのため、上記のような電子源を用
いて画像形成装置を構成する場合、その電子源に配設可
能な冷陰極素子（電子放出素子）、即ち画素数を制限す
る要因ともなっている。

【００３０】このような点に鑑みて鋭意研究した結果、
本願発明者らは、上記の電圧印加方法とは異なる駆動方
法を既に試みている。これは、上記のような電子源を駆
動するに際して、所望の電子ビームを冷陰極素子から出
力させるのに必要な電流を供給すべく、列方向配線には
駆動電圧Ｖｅを印加するための電圧源を接続するのでは
なく、電流源を接続して駆動する方法である。

【００３１】この方法は、冷陰極素子に流れる電流（以
下、素子電流Ｉｆと記す）と、その冷陰極素子から放出
される電子ビーム量（以下、放出電流Ｉｅと記す）との
間の強い相関関係に着目した結果考え出された方法であ
り、素子電流Ｉｆの大きさを制御することにより放出電
流Ｉｅの大きさを制御するものである。つまり、冷陰極
素子の（素子電流Ｉｆ）対（放出電流Ｉｅ）特性を参照
して、所望の放出電流Ｉｅを得るために必要な素子電流
Ｉｆの大きさを決定し、その決定した素子電流Ｉｆを列
方向配線に接続した電流源から供給するのである。この
方法によれば、前述の電圧源を接続して駆動する方法と
比較して、配線抵抗で電圧降下が発生したとしてもその
影響を受けにくいため、出力される電子ビームの強度の
ばらつきや変動を低減するのに大きな効果が認められ
る。

【００３２】

【発明が解決しようとする課題】しかしながら、以下に
述べるような問題がある。即ち、 （１）各冷陰極素子の（素子電流Ｉｆ）対（放出電流Ｉ
ｅ）特性のばらつきについて：複数の冷陰極素子によっ
て電子源を構成する場合、特に、画像形成装置に応用す
る場合には、その電子源が有する素子の数は数万個から
数百万個になる。そのため、電子源が有する全ての冷陰
極素子の電子放出特性を略同一になるように製作するこ
と非常に困難である。従って、それら冷陰極素子に同じ
大きさの電流を流すことができるとしても、それらの素
子から実際に放出される電子ビーム量には、ばらつきが
生じてしまう。従って、このような電子放出特性にばら
つきの有る冷陰極素子が配設された電子源を表示パネル
として使用し、画像形成装置を作成した場合には、その
表示パネルの発光輝度にばらつきが生じてしまう。

【００３３】（２）選択素子以外に流れる電流のばらつ
きについて：図３９に示したような電子源（ｍ×ｎ個の
冷陰極素子を有するとする）において、行番号Ｍ、列番
号Ｎの素子（以下、これを素子（Ｍ，Ｎ）と呼ぶ）のみ
から電子線を放出させる場合を考える。この場合、行方
向配線Ｍに選択電圧Ｖｓを印加し、列方向配線Ｎに素子
電流Ｉｆを流す。そして、行方向配線Ｍ以外の行方向配
線１〜ｍ（但し、Ｍを除く）には、非選択電圧Ｖｎｓを
印加する。また、列方向配線Ｎ以外の列方向配線１〜ｎ
（但し、Ｎを除く）には、電流を流さない。このとき、
電子源上の（ｍ×ｎ）個の素子は、以下の３種類に分類
できる。即ち、 Ａ：選択状態の素子（素子（Ｍ，Ｎ））：唯一つ選択さ
れた素子（Ｍ，Ｎ）には、行方向配線からの選択電圧−
Ｖｓと、列方向配線からの流入電流により、素子（Ｍ，
Ｎ）の電子放出特性によって規定される駆動電圧が印加
される。

【００３４】Ｂ：半選択状態の素子：この半選択状態の
素子は、素子（Ｍ，Ｎ）と同じ行に配線された素子
（Ｍ，Ｎ）以外の素子と、素子（Ｍ，Ｎ）と同じ列に配
線された素子（Ｍ，Ｎ）以外の素子との合計（ｍ＋ｎ−
２）個の素子である。このとき、素子（Ｍ，Ｎ）と同じ
行に配線された素子（Ｍ，Ｎ）以外の素子には、行方向
配線からの選択電圧−Ｖｓが印加される。また、素子
（Ｍ，Ｎ）と同じ列に配線された素子（Ｍ，Ｎ）以外の
素子には、素子（Ｍ，Ｎ）を駆動するために列方向配線
から流入する電流により、素子（Ｍ，Ｎ）の電子放出特
性によって規定される駆動電圧が印加される。

【００３５】Ｃ：非選択状態の素子：非選択状態の素子
は、素子（Ｍ，Ｎ）と行及び列方向配線が異なる（ｍ×
ｎ−ｍ−ｎ＋１）個の素子である。この状態の素子に
は、電圧は印加されていない。

【００３６】以上の３種類の冷陰極素子において、各素
子の素子電流は、それら素子に印加される電圧に対して
非線形に変化する（詳細は後述する）。従って、「選択
状態の素子」には輝度信号を表す素子電流が流入し、
「半選択状態の素子」及び「非選択状態の素子」には全
く電流が流入しないはずである。しかし、「半選択状態
の素子」において、しきい値以下の印加電圧しか印加さ
れていないのにもかかわらず、実際にはある程度の漏れ
電流が流れてしまう。特に、電子源を構成する素子数が
数万個（例えばｍ＝１００，ｎ＝１００）以上になる
と、「半選択状態の素子」は約２００個以上になり、輝
度信号を表す電流の一部が「半選択状態の素子」に流れ
てしまう（以下、「選択状態の素子」以外に流れる電流
を無効素子電流と称する）。このため、「選択状態の素
子」に実際に流れる電流値は、当該輝度信号を表す電流
値より小さくなり、結果として「選択状態の素子」から
放出される電子ビーム量（電子線放出量）が減少する。
また、この無効素子電流は、配線毎に異なる可能性があ
るので、複数の冷陰極素子に同じ大きさの輝度信号を送
っても、それらの素子から放出される電子ビーム量が均
一にならないことがある。

【００３７】（３）定電流駆動回路のばらつきについ
て：上記のようなマルチ電子ビーム源を有する、例えば
図１２に示すような表示パネルに対して、列方向配線か
ら駆動電流を与える場合を考える。このとき、当該マル
チ電子ビーム源に配設された同一行上のｎ個の素子は、
１行の走査時間（１Ｈ）中に同時に駆動する方法を採用
すると、当該表示パネルの画素の点灯時間を稼せぐこと
によって明るい表示を得るためには、定電流回路がｎ個
必要となる。特に、このようなマルチ電子ビーム源を画
像形成装置に応用する場合には、列方向配線の数、すな
わち定電流回路の数は、数百〜数千個になり、それらす
べての回路の入出力特性（指令値に対する出力値）を略
同一になるようにすることは大変難しい。このため、当
該マルチ電子ビーム源を有する表示パネルの制御回路か
ら各定電流回路に同じ指令値を与えたとしても、実際に
各素子に流れる電流にはばらつきが生じてしまい、結果
として表示パネルとしての発光輝度にばらつきが生じる
ことになる。

【００３８】そこで、冷陰極素子の電子放出特性のばら
つきを、電子源の列方向配線に電流源を接続して駆動す
る方法よりも更に抑えるべく、本願発明者らは、電子源
の駆動回路内にＲＯＭ等の不揮発性メモリを備え、その
不揮発性メモリ内に所定の駆動レートを表わす補正テー
ブルを予め格納し、各素子を駆動するに際しては、補正
テーブルの補正情報を読み出すことにより、当該所定の
駆動レートに応じて、各素子毎に流す電流値を設定する
ようにした。

【００３９】しかしながら、個々の電子ビーム源には個
体差が有るため、どの電子ビーム源でも略同じ電子放出
特性を得るためには、その個体差に応じて電子ビーム源
毎に異なる補正テーブルを用意する必要がある。また、
画像形成装置の表示パネルを大画面化及び／または高精
細化するのに伴い、補正テーブルの情報量も大容量とな
り、そのような大容量な情報を格納すべく、必要なメモ
リ数も増やさざるを得ない。このため、製造工程におけ
る人為的なミスの要因にもなっている。

【００４０】本発明は、かかる従来の問題点に鑑みてな
されたもので、電子源に複数設けられている電子放出素
子の電子放出特性を、適切な補正情報により略均一に補
正する電子源駆動装置及びその電子源を備える画像形成
装置及び電子源の駆動方法の提供を目的とする。

【００４１】

【課題を解決するための手段】上記の目的を達成するた
め、本発明に係る電子源駆動装置は、以下の構成を特徴
とする。

【００４２】即ち、行方向及び列方向に配線された複数
の電子放出素子を有する電子源を駆動する電子源駆動装
置であって、前記電子源を駆動する駆動手段と、前記駆
動手段への入力と、前記複数の電子放出素子の電子放出
特性とに関する補正情報、並びに該補正情報の識別情報
が予め格納された記憶手段と、前記複数の電子放出素子
の中から駆動すべき電子放出素子を選択し、その選択し
た電子放出素子に流すべき電流値を前記補正情報に基づ
いて算出し、その算出した電流値の電流が前記所定の電
流として流されるように、前記駆動手段を制御する制御
手段とを備え、前記制御手段は、前記駆動手段の制御を
開始するか否かを、前記識別情報に従って判断し、前記
識別情報が無効と判断したときには、前記駆動手段によ
る前記補正情報に基づく制御を禁止するとを特徴とす
る。

【００４３】また、例えば前記電子源には前記行方向及
び列方向にＭ×Ｎ個の電子放出素子が設けられており、
且つ前記駆動手段は複数の駆動回路を含み、前記補正情
報は、 Ｉｓ（Ｍ，Ｎ）＝ａＮ×（Ｉｅ／η（Ｍ，Ｎ）＋Ｉleak
×Ｎ）＋ｂＮ， ここで、（Ｍ，Ｎ）は前記制御手段により選択された電
子放出素子、Ｉｓ（Ｍ，Ｎ）は前記選択された電子放出
素子（Ｍ，Ｎ）を駆動すべく前記制御手段が前記駆動手
段に設定する電流値、Ｉｅは前記複数の電子放出素子に
ついて共通の目標値である放出電流値、η（Ｍ，Ｎ）は
前記選択された電子放出素子（Ｍ，Ｎ）固有の電子放出
効率、Ｉleakは前記選択された電子放出素子（Ｍ，Ｎ）
が接続されている行方向または列方向配線に流れる無効
素子電流、そして、ａ，ｂは前記選択された電子放出素
子（Ｍ，Ｎ）を駆動する駆動回路の入出力特性を表す１
次式の係数である。にて表わすとよい。

【００４４】また、前記識別情報には、前記電子源の固
体識別番号を表わす情報、前記補正情報を取得した日時
を表わす情報、或いは、前記補正情報を取得した方法を
表わす情報が含まれることを特徴とする。

【００４５】即ち、行方向及び列方向に配線された複数
の電子放出素子を有する電子源を駆動する電子源駆動装
置であって、前記電子源を駆動する複数の駆動回路を含
む駆動手段と、前記選択された電子放出素子固有の電子
放出効率に関する第１の補正情報、前記選択された電子
放出素子が接続されている行方向または列方向配線に流
れる無効素子電流に関する第２の補正情報、そして、前
記選択された電子放出素子を駆動する駆動回路の入出力
特性を表す係数に関する第３の補正情報、並びにそれら
第１から第３の補正情報の識別情報が予め格納された記
憶手段と、前記複数の電子放出素子の中から駆動すべき
電子放出素子を選択する制御手段と、前記制御手段によ
り選択された電子放出素子に与えるべき入力値を、前記
第１から第３の補正情報に基づいて算出し、その算出し
た入力値の電流が、前記電子放出素子に流されるように
前記駆動手段に設定する演算手段とを備え、前記制御手
段は、前記駆動手段の制御を開始するか否かを、前記識
別情報に従って判断し、前記識別情報が無効と判断した
ときには、前記駆動手段による前記補正情報に基づく制
御を禁止することを特徴とする。

【００４６】好ましくは、前記電子源には前記行方向及
び列方向にＭ×Ｎ個の電子放出素子が設けられており、
前記演算手段は、前記選択された電子放出素子に設定す
る電流値を、前記第１から第３の補正情報に基づいて、 Ｉｓ（Ｍ，Ｎ）＝ａＮ×（Ｉｅ／η（Ｍ，Ｎ）＋Ｉleak
×Ｎ）＋ｂＮ， ここで、（Ｍ，Ｎ）は前記制御手段により選択された電
子放出素子、Ｉｓ（Ｍ，Ｎ）は前記選択された電子放出
素子（Ｍ，Ｎ）を駆動すべく前記演算手段が前記駆動手
段に設定する電流値、Ｉｅは前記複数の電子放出素子に
ついて共通の目標値である放出電流値、η（Ｍ，Ｎ）は
前記選択された電子放出素子（Ｍ，Ｎ）固有の電子放出
効率、Ｉleakは前記選択された電子放出素子（Ｍ，Ｎ）
が接続されている行方向または列方向配線に流れる無効
素子電流、そして、ａ，ｂは前記選択された電子放出素
子（Ｍ，Ｎ）を駆動する駆動回路の入出力特性を表す１
次式の係数である。なる式により算出するとよい。

【００４７】好ましくは、上記の何れかの電子源駆動装
置により、入力画像信号に応じて前記電子源を駆動し、
その電子源を含む表示パネルに画像を形成する画像形成
装置を構成すると良い。

【００４８】また、上記の目的を達成するため、本発明
に係る電子源の駆動方法は、以下の構成を特徴とする。

【００４９】即ち、行方向及び列方向に配線された複数
の電子放出素子を有する電子源を駆動回路を用いて駆動
する電子源の駆動方法であって、前記駆動手段への入力
と、前記複数の電子放出素子の電子放出特性とに関する
補正情報、並びに該補正情報の識別情報を予めメモリに
格納し、前記駆動回路の制御を開始するか否かを、前記
識別情報に従って判断し、前記識別情報が無効と判断し
たときには、前記駆動回路の前記補正情報に基づく制御
を禁止することを特徴とする。

【００５０】また、例えば前記判断において、前記識別
情報が有効と判断したときには、前記複数の電子放出素
子の中から駆動すべき電子放出素子を選択し、その選択
した電子放出素子に流すべき電流値を、前記補正情報に
基づいて算出し、その算出した電流値の電流を、前記選
択した電子放出素子に前記所定の電流として前記駆動回
路に設定するとよい。

【００５１】好ましくは、前記電子源には前記行方向及
び列方向にＭ×Ｎ個の電子放出素子が設けられており、
且つ前記駆動回路は複数であって、前記補正情報は、 Ｉｓ（Ｍ，Ｎ）＝ａＮ×（Ｉｅ／η（Ｍ，Ｎ）＋Ｉleak
×Ｎ）＋ｂＮ， ここで、（Ｍ，Ｎ）は前記選択した電子放出素子、Ｉｓ
（Ｍ，Ｎ）は前記選択した電子放出素子（Ｍ，Ｎ）を駆
動すべく前記駆動回路に設定する電流値、Ｉｅは前記複
数の電子放出素子について共通の目標値である放出電流
値、η（Ｍ，Ｎ）は前記選択した電子放出素子（Ｍ，
Ｎ）固有の電子放出効率、Ｉleakは前記選択した電子放
出素子（Ｍ，Ｎ）が接続されている行方向または列方向
配線に流れる無効素子電流、そして、ａ，ｂは前記選択
した電子放出素子（Ｍ，Ｎ）を駆動する駆動回路の入出
力特性を表す１次式の係数である。にて表わすとよい。

【００５２】即ち、行方向及び列方向に配線された複数
の電子放出素子を有する電子源を、複数の駆動回路を用
いて駆動する電子源の駆動方法であって、前記選択され
た電子放出素子固有の電子放出効率に関する第１の補正
情報、前記選択された電子放出素子が接続されている行
方向または列方向配線に流れる無効素子電流に関する第
２の補正情報、そして、前記選択された電子放出素子を
駆動する駆動回路の入出力特性を表す係数に関する第３
の補正情報、並びにそれら第１から第３の補正情報の識
別情報を予めメモリに格納し、前記複数の駆動回路の制
御を開始するか否かを、前記識別情報に従って判断し、
前記識別情報が無効と判断したときには、前記駆動回路
の前記識別情報に基づく制御を禁止することを特徴とす
る。

【００５３】また、例えば前記判断において、前記識別
情報が有効と判断したときには、前記複数の電子放出素
子の中から駆動すべき電子放出素子を選択し、その選択
した電子放出素子に流すべき電流値を、前記第１から第
３の補正情報に基づいて算出し、その算出した電流値の
電流を、前記選択した電子放出素子に前記所定の電流と
して前記複数の駆動回路の何れかに設定するとよい。

【００５４】好ましくは、前記電子源には前記行方向及
び列方向にＭ×Ｎ個の電子放出素子が設けられており、
前記選択された電子放出素子に設定する電流値を、前記
第１から第３の補正情報に基づいて、 Ｉｓ（Ｍ，Ｎ）＝ａＮ×（Ｉｅ／η（Ｍ，Ｎ）＋Ｉleak
×Ｎ）＋ｂＮ， ここで、（Ｍ，Ｎ）は前記選択した電子放出素子、Ｉｓ
（Ｍ，Ｎ）は前記選択した電子放出素子（Ｍ，Ｎ）を駆
動すべく前記駆動回路に設定する電流値、Ｉｅは前記複
数の電子放出素子について共通の目標値である放出電流
値、η（Ｍ，Ｎ）は前記選択した電子放出素子（Ｍ，
Ｎ）固有の電子放出効率、Ｉleakは前記選択した電子放
出素子（Ｍ，Ｎ）が接続されている行方向または列方向
配線に流れる無効素子電流、そして、ａ，ｂは前記選択
した電子放出素子（Ｍ，Ｎ）を駆動する駆動回路の入出
力特性を表す１次式の係数である。なる式により算出す
るとよい。

【００５５】

【発明の実施の形態】以下、本発明に係る電子源駆動装
置及び画像形成装置について図面を参照して詳細に説明
する。以下の説明においては、まず、第１から第４の実
施形態において本発明に係る電子源駆動装置としての画
像形成装置の駆動回路について説明し、次に、それら駆
動回路が駆動するマルチ電子ビーム源（電子源）を含む
表示パネルの構造及び製造方法、並びに当該駆動回路を
備える画像形成装置の全体構成について説明する。

【００５６】尚、以下の各実施形態において、画像形成
装置の表示パネル（図１２）における各画素と、その表
示パネルの電子源が有する各電子放出素子とは１対１対
応しており、それらの画素には、赤（Ｒ）の画素、青
（Ｂ）の画素、緑（Ｇ）の画素がある。そのため、電子
源に設けられた複数の電子放出素子にも、赤の画素に対
応する電子放出素子、青の画素に対応する電子放出素
子、そして緑の画素に対応する電子放出素子がある。こ
れらの電子放出素子に、駆動回路より所望する電子放出
素子を選択するための電流を流せば、その素子に対応す
る画素を当該表示パネル上で発光させることができる。
また、電子源に設けられた複数の電子放出素子を選択す
るときには、選択する各素子が接続されている列方向配
線あるいは行方向配線に電流を流す。このとき、入力画
像信号に応じて複数の電子放出素子を選択すれば、一般
的なＣＲＴ型の画像形成装置のように電子の偏向を行わ
なくても、当該画像パネルは、画像を表示することがで
きる。

【００５７】［第１の実施形態］図１は、本発明の第１
の実施形態としての画像形成装置における駆動回路のブ
ロック構成図であり、通常の画像形成動作に使用する回
路を中心に示している（図１に不図示の回路については
後述する）。

【００５８】同図において、１０１は、複数の電子放出
素子を有する画像表示パネルであり、端子Ｄｘ１からＤ
ｘｍおよびＤｙ１からＤｙｎを介して外部の電気回路と
接続されている。この画像表示パネル１０１は、後述す
る図１２に示す表示パネルに相当する。また、画像表示
パネル１０１上の高圧端子Ｄａには、外部より高圧電源
により高電圧Ｖａが印加されており、この高電圧Ｖａに
より、電子放出素子から放出された電子は加速される。

【００５９】端子Ｄｘ１からＤｘｍには、画像表示パネ
ル１０１内に設けられている不図示の電子源、即ち、Ｍ
行Ｎ列の行列状にマトリックス配線された電子放出素子
群を１行ずつ順次駆動する走査信号が印加される。

【００６０】一方、端子Ｄｙ１からＤｙｎには、当該走
査信号によって１行の行方向配線上に接続された各電子
放出素子が選択された際、それらの素子が放出する電子
ビーム量を制御する変調信号が印加される。

【００６１】次に、走査回路１０２について説明する。
同回路は、内部に不図示のスイッチング素子をｍ個備え
ており、これらの各スイッチング素子は、選択電圧Ｖｓ
または非選択電圧Ｖｎｓの何れか一方を選択することが
でき、これにより、走査回路１０２と表示パネル１０１
の端子Ｄｘ１〜Ｄｘｍとの電気的な接続状態を切り替え
ることができる。ここで、選択電圧Ｖｓは、図１には不
図示の直流電圧源Ｖｘの出力電圧とし、非選択電圧Ｖｎ
ｓは０［Ｖ］（グランドレベル）とする。尚、本実施形
態において、直流電圧源Ｖｘの出力電圧は、７［Ｖ］の
所定電圧に設定されている。これは、図３２で例示した
電子放出素子の特性において、電子放出素子が電子を放
出するしきい値電圧は、一例として８［Ｖ］としている
ため、走査しない行の電子放出素子に走査回路１０２が
印加する駆動電圧を、当該しきい値電圧より小さく値と
するためである。

【００６２】尚、本実施形態において、上記の各スイッ
チング素子は、後述するタイミング信号発生回路１０４
より出力される制御信号Ｔｓｃａｎに基づいて動作する
が、実際の回路構成としては、例えばＦＥＴのようなス
イッチング素子を組み合わせることによって容易に構成
することができる。

【００６３】次に、外部より入力される画像信号の流れ
について説明する。

【００６４】図１の駆動回路に入力されたコンポジット
画像信号は、デコーダ１０３により、３原色（ＲＧＢ）
の輝度信号及び水平、垂直同期信号（ＨＳＹＮＣ，ＶＳ
ＹＮＣ）に分離される。

【００６５】タイミング信号発生回路１０４は、ＨＳＹ
ＮＣ，ＶＳＹＮＣ信号に同期した各種タイミング信号を
発生させる。

【００６６】デコーダ１０３から出力されたＲＧＢ輝度
信号は、サンプル／ホールド（Ｓ／Ｈ）回路１０５にお
いて適当なタイミングでサンプリングされ、そのサンプ
リングされた信号は保持される。

【００６７】Ｓ／Ｈ回路１０５にて保持された信号は、
シリアル／パラレル（Ｓ／Ｐ）変換回路１０６において
画像表示パネル１０１の各蛍光体の配列に対応した順番
に並べられたパラレル信号に変換される。

【００６８】パルス幅変調回路１０７では、Ｓ／Ｐ変換
回路１０６から出力されたパラレル信号の画像信号の大
きさに応じたパルス幅を持つパルス信号が生成される。

【００６９】補正テーブル１１５は、画像表示パネル１
０１の各画素の表示に合わせて高速で記憶情報を読み出
すことのできるＲＯＭなどの半導体メモリである。本実
施形態において、補正テーブル１１５には、表示パネル
１０１が有する各電子放出素子の電子放出特性を略均一
に補正する「補正情報」と、その「補正情報に関するデ
ータ」とが予め記憶されている。詳細は後述するが、
「補正情報」としては、表示パネル１０１が有する各電
子放出素子、並びに電流駆動回路１０８に関する補正情
報が、列方向配線に流し込む電流の設定値として格納さ
れている。また、「補正情報に関するデータ」として
は、画像表示パネル１０１のＩＤ番号であったり、補正
情報が取得された日時、補正情報を取得するための方法
等である。

【００７０】補正テーブル１１５は、タイミング信号発
生回路１０４が出力するアドレス信号によってアクセス
され、そのアドレス信号に応じて、各列方向配線に接続
されている電子放出素子（即ち、ある行方向配線に接続
されている個々の電子放出素子）の設定電流値が順次読
み出される。読み出された設定電流値は、電流駆動回路
１０８に順次入力される。

【００７１】電流駆動回路１０８は、内部に不図示のシ
フトレジスタを備えており、そのシフトレジスタに、補
正テーブル１１５から順次入力される各列方向配線に接
続された電子放出素子の設定電流値を保持することがで
きる。これにより、当該シフトレジスタには、各列方向
配線に接続されている電子放出素子の設定電流値が保持
される。そして、電流駆動回路１０８は、タイミング信
号発生回路１０４から出力される所定のタイミング信号
に応じて、シフトレジスタに保持している設定電流値に
応じた電流を、パルス幅変調回路１０７から出力される
パルス信号のオン期間に渡って出力する。この出力され
たパルス電流は、端子Ｄｙ１乃至Ｄｙｎを介して、表示
パネル１０１内の対応する列方向配線に接続された電子
放出素子に加えられる。

【００７２】画像表示パネル１０１は、端子Ｄｙ１乃至
Ｄｙｎに電流パルス信号が電流駆動回路１０８より供給
されると、選択電圧Ｖｓによって選択された行に接続さ
れている電子放出素子だけが、供給された電流パルス幅
に応じた期間だけ電子を放出し、この放出された電子に
より蛍光体が発光する。即ち、選択された行上の全素子
は、１水平走査（１Ｈ）期間中、当該素子に対応する画
像輝度信号及びその素子毎の設定電流値に応じて、電子
を放出する。従って、２次元画像は、走査回路１０２が
１からｍまでの行を順次走査することにより形成され
る。

【００７３】以上が、画像形成時の動作の概要である。

【００７４】また、当該駆動回路には、制御回路１１１
が備えられている。この制御回路１１１は、補正テーブ
ル１１５の内容を読み出すことができる。また、制御回
路１１１は、不図示のインタフェースを介して、コンピ
ュータ等の外部装置１１２と通信を行うことができ、補
正テーブル１１５に格納されている「補正情報に関する
データ」を外部装置１１２からの要求に応じて返送する
ことができる。ここで、補正情報に関するデータとは、
上述したように、画像表示パネル１０１のＩＤ番号であ
ったり、補正情報が取得された日時、補正情報を取得す
るための方法等である。

【００７５】更に、制御回路１１１と電流駆動回路１０
８とは、制御線によって直接接続されており、この制御
線を介して、制御回路１１１は、電流駆動回路１０８に
対して画像表示パネル１０１の駆動の禁止・許可の指示
することができる。

【００７６】また、当該駆動回路には、ＬＥＤやブザー
等のエラー表示ユニット１１２が設けられており、当該
駆動回路においてエラーが発生したときに制御回路１１
１によって駆動され、エラーであることを表示する。

【００７７】＜補正テーブル内の補正情報の妥当性の確
認＞ここで、補正テーブル１１５に格納されている補正
情報の妥当性の確認方法について説明する（補正情報の
作成方法については後述する）。尚、この補正情報の確
認は、例えば、工場出荷前やサービス拠点等における調
整工程において行われる。はじめに、補正テーブル内の
補正情報の妥当性の確認するときの制御回路１１１の動
作概要について説明する。

【００７８】図２は、本発明の第１の実施形態における
駆動回路に設けられた制御回路１１１による補正情報の
確認処理を示すフローチャートであり、制御回路１１１
が備える不図示のＣＰＵにより実行されるソフトウエア
を示す。

【００７９】まず、画像形成装置に電源が投入される
と、同図のステップＳ２０１において、制御回路１１１
は、補正テーブル１１５の所定のエリアに予め格納され
ているところの、画像表示パネル１０１の補正情報に関
するデータを読み取る。ここで、補正情報に関するデー
タとは、画像表示パネル１０１のＩＤ番号、補正データ
を取得した日時、補正データを取得した方法等である。

【００８０】次にステップＳ２０２において、読み出し
たＩＤ番号が有効な番号か否かの判断をする。ここで、
例えば、ＲＯＭ等の補正テーブル１１５が実際に実装さ
れていない場合には、当該駆動回路の回路構成により、
ＦＦｈや００ｈ等の所定の固定データが読み出される。
また、補正テーブル１１５にＩＤ番号が格納されていな
い場合には、その補正テーブル１１５の初期状態に応じ
て、何らかの固定データが読み出される。従って、予め
画像表示パネル１０１のＩＤ番号を決定する際には、そ
のように読み出され得る固定データは避けておく。この
ようにＩＤ番号を決定しておけば、制御回路１１１は、
ステップＳ２０２において所定の固定データ以外は有効
なデータだと判断することができる。

【００８１】尚、このとき、ＩＤ番号の決定に関する所
定の規則を設けておけば、有効データを判断する確度を
向上することができる。具体的には、例えばＩＤ番号の
一部として、パリティビットを設けておけば、パリティ
エラーが発生したときに無効なデータだと判断すること
ができる。

【００８２】読み出したＩＤ番号がステップＳ２０２に
おいて有効なデータだと判断されたとき、制御回路１１
１は、読み出した日時が有効か否か（ステップＳ２０
３）や、その読み出した方法が有効か否か（ステップＳ
２０４）の判断を行う。

【００８３】ここで、ステップＳ２０３における読み出
し日時の有効性の判断は、以下のようにすればよい。

【００８４】即ち、後述する補正情報の作成時に、その
補正情報と共に作成日時を予めＲＯＭ等の補正テーブル
１１５に記憶する。このとき、当該画像表示パネル１０
１の製造工場にて動作している不図示のロット管理コン
ピュータにもロット番号及び補正テーブルの作成日時が
記憶される。更に、これらロット番号及び補正テーブル
の作成日時を表わすデータは、制御回路１１１に転送さ
れ、不図示の不揮発性メモリに記憶される。そして、ス
テップＳ２０３では、制御回路１１１内の不図示の不揮
発性メモリに記憶されている作成日時と、ＲＯＭ等の補
正テーブル１１５に記憶されている作成日時とを比較
し、その比較の結果同一日時の場合には、補正データを
有効と判断すれば良い。

【００８５】また、ステップＳ２０４における読み出し
方法の有効性の判断は、以下のようにすればよい。

【００８６】即ち、後述する補正情報の作成時に、その
補正情報と共に、補正方法を表わす番号や数値のデータ
（以下、補正方法データ）を、予めＲＯＭ等の補正テー
ブル１１５に記憶する。一方、制御回路１１１には、駆
動回路が対応可能な１つ以上の補正方法データを、予め
不揮発性メモリに記憶しておく。そして、ステップＳ２
０４では、制御回路１１１内の不図示の不揮発性メモリ
に記憶されている補正方法データと、ＲＯＭ等の補正テ
ーブル１１５に記憶されている補正方法データとを比較
し、その比較の結果、少なくとも補正テーブル１１５に
記憶されている補正方法データと同じ番号／数値が制御
回路１１１内の不揮発性メモリに記憶されている補正方
法データに含まれていれば、補正データを有効と判断す
れば良い。

【００８７】ステップＳ２０２〜Ｓ２０４において、読
み出した全てのデータが有効だと判断されたとき、制御
回路１１１は、ステップＳ２０５において、電流駆動回
路１０８に対して画像表示パネル１０１の駆動を許可す
る。逆に、１つでも無効なデータだと判断されたものが
あれば、制御回路１１１は、電流駆動回路１０８に対し
て画像表示パネル１０１の駆動を禁止し（ステップＳ２
０８）、エラー表示ユニット１１４を用いてエラーであ
ることを表示し（ステップＳ２０９）、処理を終了す
る。

【００８８】ステップＳ２０６では、外部装置１１２か
ら、データ転送の要求があったか否かを判断する。この
判断において要求があったとき、制御回路１１１は、当
該要求内容に応じて、ステップＳ２０１にて読み出した
補正情報に関するデータを外部装置１１２に対して送信
し（ステップＳ２０７）、要求がなかった場合と合流し
てステップＳ２０６に戻る。

【００８９】上述した制御回路１１１の処理によれば、
外部装置１１２を操作している作業者は、現在接続され
ている画像表示パネル１０１のＩＤ番号と、制御回路１
１１から返送された補正テーブル１１５に格納されたＩ
Ｄ番号とが一致するか否かを調べることにより、正しい
補正情報を格納した補正テーブル１１５が実装されてい
るかどうかを確認することができ、ＩＤ番号が一致しな
いときには、正しい補正テーブル１１５に交換すること
ができる。また、補正情報の取得日時や方法についても
同様に確認することができる。更に、ステップＳ２０９
でエラー表示ユニット１１４が駆動されたときには、作
業者が異常状態を直ちに認識することができる。従っ
て、補正テーブルに予め格納されている補正情報の妥当
性を、その補正情報に関するデータにより確実且つ容易
に確認することができ、補正情報の確認が終了した駆動
回路により画像表示パネル１０１を駆動すれば、電子放
出特性を略均一に補正することができる。

【００９０】＜補正情報の作成＞次に、補正テーブル１
１５に予め格納する補正情報の作成方法について説明す
る。

【００９１】まず、補正テーブル１１５に格納する補正
情報の取得に先立って、その補正情報を求めるために必
要な、電流駆動回路１０８に関する補正情報、列方向配
線の無効素子電流に関する補正情報、並びに、素子電流
Ｉｆに対する放出電流Ｉｅ特性（電子放出効率）のばら
つきに関わる補正情報を求める。

【００９２】Ｉ：電流駆動回路１０８に関する補正情報
の取得 図３は、本発明の第１の実施形態における電流駆動回路
１０８に関する補正情報を取得するときに使用する回路
を中心に示した図１の駆動回路のブロック図であり、同
図に示す各ブロック１０３から１０８は、図１に示す駆
動回路に対応している。尚、同図において画像表示パネ
ル１０１は省略している。

【００９３】電流駆動回路１０８の後段には、電流検出
回路１２０が設けられている。そして、電流検出回路１
２０の後段には、既知の抵抗値を有する負荷抵抗Ｒｆ１
〜Ｒｆｎが接続されている。

【００９４】電流検出回路１２０は、ｎチャンネルの電
流検出器を備えている。また、当該電流検出器は、負荷
抵抗Ｒｆ１〜Ｒｆｎに比べて十分小さい抵抗値を持つ電
流検出抵抗、アンプ、並びに、タイミング信号発生回路
１０４から供給されるタイミング信号に応じてサンプリ
ングを行うサンプル／ホールド回路を備えている。これ
により、電流検出回路１２０は、ｎチャンネル分の電流
検出抵抗の両端間に生ずる電位差を当該電流検出器によ
って個別に検出することにより、電流駆動回路１０８か
ら出力されるｎチャンネル分の電流を検出する。ここ
で、負荷抵抗Ｒｆ１〜Ｒｆｎの抵抗値は、電子放出素子
の抵抗値に近い値として、数１０ｋΩ程度が望ましい。

【００９５】次に、図３に示す回路による電流駆動回路
１０８に関する補正情報の取得手順を説明する。

【００９６】（１）まず、外部装置１１２から制御回路
１１１に対して、入力画像信号に応じた画像を表示する
ときに各電子放出素子に流れる電流値と略同じ大きさの
設定電流値を与える。

【００９７】（２）次に、デコーダ１０３には、電流駆
動回路１０８の全てのチャンネルより所定のパルス幅の
電流パルス信号が同時に、若しくは順次出力されるよう
な画像信号を入力する。

【００９８】（３）すると、電流駆動回路１０８は、設
定された設定電流値となるような電流パルス信号を各列
方向配線に対して出力するので、その電流パルス信号と
同期して、電流検出回路１２０により、電流駆動回路１
０８の各チャンネルから流れる電流を計測する。

【００９９】上記の順番で電流を計測するに際しては、
ある１つの設定電流値に対して実際に電流駆動回路１０
８の各チャンネルから出力される電流を計測し、当該設
定電流値に対する出力電流値の特性を、チャンネル毎
に、原点を通る直線として近似してもよい。但し、設定
電流値を０［ｍＡ］としたときにもある程度の電流が流
れてしまうことが考えられるので、本実施形態では、複
数の設定電流値について上記の順番で同様に計測し、そ
の計測された結果に基づいて、下記の（式１）にて近似
する。即ち、 （設定電流値）＝ａ×（出力電流値）＋ｂ・・・・・（式１）， と近似するとよい。ここで、ａ，ｂは、チャンネル毎に
異なる補正情報である。この取得した補正情報は、後述
する図５の補正情報の格納処理において使用する。

【０１００】尚、本実施形態では、（式１）に示した電
流駆動回路１０８の入出力特性を１次式で近似したが、
必要に応じて高次式やその他の関数で近似してもよいこ
とは言うまでもない。

【０１０１】上述したように、本実施形態では、電流検
出回路１２０の内部には、ｎチャンネル分の電流検出器
と、ｎ個の負荷抵抗を準備したが、電流検出器と負荷抵
抗とをｎよりも少ない数として、計測する電流駆動回路
１０８のチャンネルを順次切り替えることにより、全て
のチャンネル（列方向配線）について出力電流を計測す
るように構成してもよい。

【０１０２】これにより、上述した［発明が解決しよう
とする課題］の「（３）定電流駆動回路のばらつき」を
表わす補正情報が得られたことになる。

【０１０３】II：列方向配線の無効素子電流に関する補
正情報の取得 図４は、本発明の第１の実施形態におけるマトリクス配
線された複数の電子放出素子に関わる補正情報のうち、
列方向配線の無効素子電流に関する補正情報を取得する
ときのブロック図であり、同図に示す各ブロック１０
１、及び１０３から１０７は、図１に示す駆動回路に対
応している。

【０１０４】同図において、パルス幅変調回路１０７か
ら出力されたパルス信号は、電圧ドライバ１２１により
適宜増幅されることにより、全ての列について等しい設
定電圧値をもった電圧パルス信号となる。この電圧パル
ス信号は、電流検出回路１２０及び表示パネル１０１の
端子Ｄｙ１〜Ｄｙｎを介して画像表示パネル１０１内の
電子放出素子に印加される。一方、表示パネル１０１の
行方向配線の端子Ｄｘ１〜Ｄｘｍは、非選択電圧Ｖｎｓ
であるところのグランドレベルに電気的に接続される。

【０１０５】尚、表示パネル１０１の行方向配線の端子
Ｄｘ１〜Ｄｘｍを直接グランドレベルに接続している
が、走査回路１０２を用いてスイッチングすることによ
り、全ての端子Ｄｘ１〜Ｄｘｍを非選択電圧Ｖｎｓに電
気的に接続してもよい。

【０１０６】次に、列方向配線の無効素子電流に関する
補正情報の取得手順を説明する。

【０１０７】（１）まず、電圧ドライバ１２１に、入力
画像信号に応じた画像を表示するときに各列方向配線に
発生する電位と略同じ大きさの電圧を設定電圧値として
与える。

【０１０８】（２）次に、デコーダ１０３には、電圧ド
ライバ１２１の全てのチャンネルより所定のパルス幅の
電圧パルス信号が同時に、若しくは順次出力されるよう
な画像信号を入力する。

【０１０９】（３）そして、その電圧パルス信号と同期
して電流検出回路１２０により、電圧ドライバ１２１の
各チャンネルから出力される電流を計測する。

【０１１０】上記の順番で電流を計測するに際して、電
圧ドライバ１２１から電圧が印加されている列方向配線
に接続されている全ての電子放出素子は、上述した如く
行方向配線への非選択電圧Ｖｎｓの印加によって半選択
状態となっており、その列方向配線には、ｍ個の素子に
よる無効素子電流が流れる。実際の画像表示のときに
は、走査回路１０２によってある１つの行にのみ選択電
圧Ｖｓが印加されているので、（ｍ−１）個の素子によ
る無効素子電流が流れることになる。ここで、画像表示
パネル１０１を画像形成装置に応用する場合を考える
と、ｍは１００よりもはるかに大きく、ｍ個の素子によ
る無効素子電流は、（ｍ−１）個の素子による無効素子
電流と略等しいということができる。これにより、無効
素子電流を、列毎に異なる定数（補正情報）として取得
することができる。この取得した列方向配線の無効素子
電流に関する補正情報は、後述する図５の補正情報の格
納処理において使用する。

【０１１１】これにより、上述した［発明が解決しよう
とする課題］の「（２）選択素子以外に流れる電流のば
らつき」を表わす補正情報が得られたことになる。

【０１１２】III：素子電流Ｉｆに対する放出電流Ｉｅ
特性（電子放出効率）のばらつきに関わる補正情報の取
得 図５は、本発明の第１の実施形態におけるマトリクス配
線された複数の電子放出素子に関わる補正情報のうち、
素子電流Ｉｆに対する放出電流Ｉｅ特性（電子放出効
率）のばらつきに関わる補正情報を取得するときのブロ
ック図であり、同図に示す各ブロック１０１から１０７
は、図１に示す駆動回路に対応している。また、電流検
出回路１２０及び電圧ドライバ１２１は、図３で説明し
たものと同一のものである。但し、画像表示パネル１０
１上の高圧端子Ｄａは、Ｉｅモニタ回路１２２を介して
外部の高圧電源Ｖａに接続されている。

【０１１３】次に、電子放出効率のばらつきに関わる補
正情報補正情報の取得手順を説明する。

【０１１４】（１）まず、高圧端子Ｄａは、画像表示パ
ネル１０１について１つなので、Ｉｅモニタ回路で素子
毎のＩｅを計測しようとした場合、同時に点灯させる素
子は１つでなければならない。従って、デコーダ１０３
には、同時に１つの列方向配線上の電子放出素子だけに
所定のパルス幅の電圧パルス信号が印加されるような画
像信号を与える。

【０１１５】（２）そして、その電圧パルス信号と同期
して電流検出回路１２０で電圧ドライバ１２１の各チャ
ンネルから流れる電流を計測すると共に、Ｉｅモニタ回
路１２２で選択された素子から放出電流を計測する。

【０１１６】（３）このようにして計測された電流と、
図４を用いて説明したように計測された無効素子電流と
を用いて、各素子の電子放出効率ηを表わすと、 η＝Ｉｅ／Ｉｆ ・・・・・・（式２）， Ｉｆ＝Ｉｄ−Ｉleak ・・・・・・（式３）， で表される。ここで、Ｉｆは、選択された電子放出素子
を流れる電流である。Ｉｄは、電流検出回路１２０で検
出されたある列方向配線に流れ込む電流である。Ｉleak
は、選択された素子が接続されている列方向配線の無効
素子電流である。

【０１１７】このような手順により、電子放出効率情報
は、素子毎に異なる定数として計算することができる。
この取得した電子放出効率のばらつきに関わる補正情報
は、後述する図６の補正情報の格納処理において使用す
る。

【０１１８】これにより、上述した［発明が解決しよう
とする課題］の「（１）各冷陰極素子の（素子電流Ｉ
ｆ）対（放出電流Ｉｅ）特性のばらつき」を表わす補正
情報が得られたことになる。

【０１１９】＜補正テーブル１１５への補正情報の格納
＞続いて、上述したＩからIIIの手順により取得した各
補正情報を用いて、当該電子源を略均一な電子放出特性
にて駆動するための補正情報（即ち、当該表示パネルの
それぞれの画素を略均一な輝度で発光させるための補正
情報）として、最終的に補正テーブル１１５に格納する
設定電流値を求め、その設定電流値を格納するまでの処
理について、図６を参照しながら説明する。

【０１２０】図６は、本発明の第１の実施形態としての
補正テーブル１１５への補正情報の格納処理を示すフロ
ーチャートであり、制御回路１１１が備える不図示のＣ
ＰＵにより実行されるソフトウエアを示す。

【０１２１】同図において、ステップＳ６０１では、目
標放出電流Ｉｅの値を取得する。ここで、目標放出電流
Ｉｅとは、画像表示パネル１０１の全面で均一な輝度を
得るために設定する、全ての電子放出素子で同一の目標
値である。

【０１２２】次に、ステップＳ６０２では、選択された
素子に流す電流を求める。これは、目標放出電流Ｉｅ
を、図５を参照して説明した手順によって求められたと
ころの、当該選択された素子の電子放出効率ηで除算す
ることで求められる。

【０１２３】ステップＳ６０３では、選択された素子が
属する列方向配線に流す電流を求める。これは、ステッ
プＳ６０２で求められた選択された素子に流す電流に、
図４を参照して説明した手順で求められたところの、そ
の素子が属する列方向配線の無効電流を加えることで求
められる。

【０１２４】このような手順で求められた電流値を実際
に列方向配線に流せば、全ての素子に所望の電流が流
れ、略均一な放出電流が得られる。

【０１２５】そこで、次に、ステップＳ６０４では、電
流駆動回路１０８のチャンネル毎の入出力特性を補正す
ることにより、電流駆動回路１０８に設定する電流値を
求める。即ち、ステップＳ６０３で求められた列方向配
線に流す電流値と、図３で説明した方法で求められたと
ころの、前述の（式１）の係数である補正情報ａ，ｂと
を（式１）に代入することで求められる。

【０１２６】そして、ステップＳ６０５では、補正テー
ブル１１５に、ステップＳ６０４で求められた設定電流
値を格納することで終了する。

【０１２７】上記の手順により得られる素子（Ｍ，Ｎ）
の設定電流値Ｉｓを（式４）で表す。

【０１２８】 Ｉｓ（Ｍ，Ｎ）＝ａＮ×（Ｉｅ／η（Ｍ，Ｎ）＋ＩleakＮ）＋ｂＮ ・・ ・・（式４）， 但し、（式４）において、Ｉｅは、目標放出電流であ
る。η（Ｍ，Ｎ）は、選択した素子（Ｍ，Ｎ）固有の電
子放出特性、即ち当該素子に流された素子電流Ｉｆに対
して、その素子から放出される放出電流の割合（電子放
出効率）である。Ｉleakは、選択した素子（Ｍ，Ｎ）が
接続されている列方向配線に流れる無効素子電流であ
る。ａ，ｂは、複数有る電流駆動回路１０８の駆動チャ
ンネルのうち、選択した素子を駆動する駆動チャンネル
の入出力特性を表す１次式である（式１）の係数であ
る。この設定電流値Ｉｓを表わす（式４）を、補正テー
ブル１１５に格納すればよい。

【０１２９】以上説明した本実施形態によれば、補正テ
ーブル１１５に格納された補正情報を、その補正情報に
関するデータを用いて、図２に示すフローチャートの処
理によって容易且つ確実に確認することができる。これ
により、電子源に固体差があっても、電子源に複数設け
られている電子放出素子の電子放出特性を、適切な補正
情報により略均一に補正することができる。

【０１３０】これにより、適切な補正情報に基づいて電
子源を駆動することができ、このような駆動回路を備え
る画像形成装置によれば、画像表示パネルの大画面化及
び／または高精細化しても、当該表示パネルが有する全
素子で略均一な放出電流特性（発光特性）が得られ、表
示むらの発生を防止することができる。また、画像表示
パネル１０１の大画面化、並びに高精細化に伴って補正
情報の情報量が大きくなり、その情報を格納するメモリ
が多数必要となることによる当該駆動回路の大型化をも
防止することができ、当該駆動回路の調整時の人為的な
ミスの発生を防止することができる。

【０１３１】尚、本実施形態では、全ての補正情報を予
め計算して１つの補正テーブルに格納したが、これに限
られるものではなく、例えば、補正係数として複数の補
正テーブルに別々に格納して、その格納された補正係数
を用いて電気回路やソフトウェアで計算するようにして
もよい。

【０１３２】また、上述した本実施形態では、エラーの
発生時に制御回路１１１から電流駆動回路１０８に対し
て駆動禁止指令を出したが、走査回路１０２やその他の
回路に対して駆動禁止指令を出して、画像表示パネル１
０１が駆動されないようにしてもよい。

【０１３３】また、上述した本実施形態では、駆動方法
として、電子放出素子に与えるべき入力値として電流値
を制御する電流駆動方式を例を説明したが、これに限ら
れるものではなく、電子放出素子に与えるべき電圧を制
御する電圧駆動方式を用いる場合にも適用することがで
き、その場合は、補正テーブル１１５に格納されるデー
タが設定電圧値になる。

【０１３４】［第２の実施形態］次に、本発明の第２の
実施形態について説明する。本実施形態における駆動回
路の基本的な構成は、第１の実施形態１と同様であり、
説明を省略する。

【０１３５】図７は、本発明の第２の実施形態における
駆動回路に設けられた制御回路１１１による補正情報の
確認処理を示すフローチャートであり、制御回路１１１
が備える不図示のＣＰＵにより実行されるソフトウエア
を示す。

【０１３６】まず、制御回路１１１は、ステップＳ７０
１において、上記の第１の実施形態とは異なり、補正テ
ーブル１１５に予め格納されている補正情報自体を、所
定のエリアから読み出す。

【０１３７】ステップＳ７０２では、ステップＳ７０１
で読み出した補正情報が、第１の実施形態と同様に、Ｆ
Ｆｈや００ｈ等の所定の固定データか否かの判断を行
う。この判断において、読み出した補正情報が当該所定
の固定データでなければ、現在実装されている補正テー
ブル１１５に格納されている補正情報は正しいものと判
断してステップＳ７０３に進む。

【０１３８】ステップＳ７０３〜Ｓ７０７は、第１の実
施形態における図２のステップＳ２０５〜Ｓ２０９と同
様な処理であり、説明を省略する。

【０１３９】一方、ステップＳ７０１において、補正テ
ーブル１１５内において補正情報が予め格納されている
べき所定のエリアの全体より当該所定の固定データが読
み出されたときには、制御回路１１１は補正テーブル１
１５が当該駆動回路内に実装されていないか、或いは、
補正テーブル１１５に補正情報が格納されていないとみ
なし、電流駆動回路１０８に対して画像表示パネル１０
１の駆動を禁止し（ステップＳ７０６）、エラー表示ユ
ニット１１４を用いてエラーであることを表示し（ステ
ップＳ７０７）、処理を終了する。

【０１４０】以上説明した本実施形態によれば、第１の
実施形態における効果は言うに及ばず、更に、補正テー
ブル１１５内に補正情報に関するデータは格納されてい
ても、補正情報自体は存在しないときに、画像表示パネ
ル１０１を駆動してしまうことを未然に防止することが
できる。

【０１４１】［第３の実施形態］図８は、本発明の第３
の実施形態としての画像形成装置における駆動回路のブ
ロック構成図であり、上記の第１の実施形態における回
路と略同様であるが、現在接続されている画像表示パネ
ル１０１のＩＤ番号を設定可能なスイッチ１１３を更に
備える。このスイッチ１１３は、オペレータによって設
定される。

【０１４２】図９は、本発明の第３の実施形態における
駆動回路に設けられた制御回路１１１による補正情報の
確認処理を示すフローチャートであり、制御回路１１１
が備える不図示のＣＰＵにより実行されるソフトウエア
を示す。

【０１４３】ステップＳ９０１において、制御回路１１
１は、第１の実施形態における図２のステップＳ２０１
と同様に、補正テーブル１１５の所定のエリアから、画
像表示パネル１０１のＩＤ番号を読み取る。

【０１４４】次に、制御回路１１１は、スイッチ１１３
に設定されているＩＤ番号を読み出し（ステップＳ９０
２）、ステップＳ９０１及びステップＳ９０２で読み出
した２つのＩＤ番号が一致するか否かの判断を行う（ス
テップＳ９０３）。この判断において２つのＩＤ番号が
一致するとき、制御回路１１１は、現在接続されている
画像表示パネル１０１と、実装されている補正テーブル
１１５に格納されている補正情報とが正しく対応してい
ると判断し、ステップＳ９０４に進む。

【０１４５】ステップＳ９０４〜Ｓ９０６は、第１の実
施形態における図２のステップＳ２０５〜Ｓ２０９と同
様な処理であり、説明を省略する。

【０１４６】一方、ステップＳ９０３においてＩＤ番号
が一致しなかったとき、制御回路１１１は、現在接続さ
れている画像表示パネル１０１と、実装されている補正
テーブル１１５に格納されている補正情報とが正しく対
応していないと判断し、電流駆動回路１０８に対して画
像表示パネル１０１の駆動を禁止し（ステップＳ９０
７）、エラー表示ユニット１１４を用いてエラーである
ことを表示する（ステップＳ９０８）。更に、制御回路
１１１は、ステップＳ９０５及びステップＳ９０６の処
理を行う。

【０１４７】上記の処理により、外部装置１１２を操作
しているオペレータは、エラー表示ユニット１１４を監
視するだけで、正しい補正テーブル１１５が実装されて
いるか否かを知ることができ、間違っている場合には、
正しい補正テーブル１１５に交換することができる。ま
た、オペレータは、外部装置１１２より補正テーブル１
１５に格納されているＩＤ番号の通知を要求することに
より、現在画像表示パネル１０１に実装されている補正
テーブル１１５が、本来実装されるべき画像表示パネル
のＩＤ番号を知ることもできる。

【０１４８】尚、上述した本実施形態では、画像表示パ
ネル１０１のＩＤ番号だけをスイッチ１１３に設定した
が、更に判定項目を増やすべく、例えば補正情報の取得
日時や補正情報の取得時の条件、取得方法等のデータを
設定可能な構成としてもよい。

【０１４９】また、ＩＤ番号を入力する入力手段として
は、スイッチ１１３以外の入力手段を用いてもよい。例
えば、画像表示パネル１０１に管理用のバーコードシー
ルを貼り付け、そのバーコードシールをスキャナで読み
取ることにより得られるＩＤ番号を使用しても良い。ま
た、工場のロット管理データベースから、製造ラインに
流れている表示パネルのＩＤ番号を受け取ってもよい。

【０１５０】以上説明した本実施形態によれば、第１の
実施形態における効果は言うに及ばず、更に、ＩＤ番号
を外部装置１１２にて確認することができる。

【０１５１】［第４の実施形態］図１０は、本発明の第
４の実施形態としての画像形成装置における駆動回路の
ブロック構成図であり、上記の第１の実施形態における
回路と略同様であるが、本実施形態では、補正テーブル
を上述した３種類のばらつき要因毎に設けている。即
ち、補正テーブル１１５ａには、電流駆動回路１０８に
関わる補正情報が格納されている。補正テーブル１１５
ｂには、無効素子電流に関わる補正情報が格納されてい
る。そして、補正テーブル１１５ｃには、マトリクス配
線された電子放出素子に関わる補正情報が格納されてい
る。

【０１５２】これらの補正テーブル１１５ａ〜１１５ｃ
は、タイミング信号発生回路１０４からのアドレス信号
によってアクセスされることにより、駆動すべき素子の
番号に対応する補正情報が出力される。

【０１５３】また、図１０に示す駆動回路には、更に演
算回路１１６が設けられている。この演算回路１１４
は、補正テーブル１１５ａ〜１１５ｃに予め格納された
データを用いて、電子源が有する全ての電子放出素子か
ら放出される電子ビーム量（電子放出電流）が、演算回
路１１６に入力される目標放出電流Ｉｅ値になるよう
に、それらの素子に流す電流値を計算する。算出された
電流値は、電流駆動回路１０８に入力される。この処理
を１Ｈ期間中に、次の１Ｈ期間に駆動される行方向配線
に接続されたｎ個の素子に対して行う。

【０１５４】図１１は、本発明の第４の実施形態として
の駆動回路に設けられた演算回路のブロック図である。

【０１５５】同図に示すように、第１の実施形態で説明
した（式４）を２つの積算器２０１，２０２と、２つの
加算器２０３，２０４とにより構成している。処理を簡
単にするために、補正テーブル１１５ｃには、１／ηが
格納されている。

【０１５６】上述した（式４）では、無効素子電流の大
きさを略一定として扱った。しかしながら、実際には、
印加電圧に対して線形な性質を持ち、同一の列方向配線
上に配線されている異なる素子を駆動する場合、電子放
出効率ηのばらつきや、印加電圧に対する素子電流のば
らつき等が原因となり、等しい放出電流を得ようとして
も、印加電圧が異なってしまう。

【０１５７】このとき、画像表示パネル１０１に設けら
れた電子源を構成する電子放出素子の数が少なければ、
選択された素子に流れる電流に対して、印加電圧の変動
による無効素子電流の変化分が十分小さいので無視でき
るが、素子数が多くなると、無効素子電流の変化分が無
視できなくなる。そこで、補正テーブル１１５ｂには、
印加電圧に対する無効素子電流を線形近似した係数を格
納する。また、補正テーブル１１５ｃには、電子放出効
率ηと共に、印加電圧と選択された素子に流れる電流と
の関係を表す近似式の係数を格納する。これにより、選
択された素子に流す電流（Ｉｅ／η）からその時の列方
向配線への印加電圧Ｖｆを（式５）により逆算し、その
印加電圧のときの無効素子電流を（式６）により求め
て、（式４）に代入する。ここで、（式５）及び（式
６）は、 Ｖｆ（Ｍ，Ｎ）＝ａ１（Ｍ，Ｎ）×（Ｉｅ／η（Ｍ，Ｎ））＋ｂ１（Ｍ， Ｎ） ・・・・・・・・・・・（式５）， ＩｌｅａｋＮ＝ａ２Ｎ×Ｖｆ＋ｂ２Ｎ ・・・・・・・・（式６）， である。但し、ａ１，ｂ１は、印加電圧と素子電流との
関係を表す素子固有の近似式の係数である。ａ２，ｂ２
は、列方向配線毎の印加電圧と無効素子電流との関係を
表す近似式の係数である。

【０１５８】本実施形態において、制御回路１１１は、
補正テーブル１１５ａ〜１１５ｃ内の補正情報の確認を
行うに際して、第１の実施形態の図７のフローチャート
と略同様な処理を行う。即ち、補正情報に関するデータ
が予め格納されているべき補正テーブル１１５ａ〜１１
５ｃ内の所定のエリアより、画像表示パネル１０１のＩ
Ｄ番号等を読み出し、それら読み出したデータが有効な
データか否かを判断する。

【０１５９】これにより、本実施形態によっても、第１
の実施形態と同様な効果を得ることができる。

【０１６０】尚、本実施形態では、（式１）に示した電
流駆動回路１０８の入出力特性、（式５）に示した印加
電圧と素子電流との関係、そして、（式６）に示した印
加電圧と無効素子電流との関係を何れも１次式で近似し
たが、必要に応じて高次式やその他の関数で近似しても
よい。

【０１６１】また、本実施形態では、階調表現の方法と
してパルス幅変調方式を採用したが、振幅変調方式を用
いてもよく、その場合は、画像信号に応じて演算回路１
１６に与えられる目標放出電流Ｉｅが変化することにな
る。

【０１６２】［表示パネル］ （表示パネルの構成と製造法）まず、本発明に係る駆動
回路を適用した画像形成装置の表示パネルの構成と製造
法について、具体的な例を示して説明する。

【０１６３】図１２は、本発明に適用可能な表示パネル
の斜視図であり、内部構造を示すためにパネルの１部を
切り欠いて示している。

【０１６４】図中、１００５はリアプレート、１００６
は側壁、１００７はフェースプレートであり、これらリ
アプレート１００５からフェースプレート１００７の構
造により、表示パネルの内部を真空に維持するための気
密容器を形成している。

【０１６５】この気密容器を組み立てるにあたっては、
各部材の接合部に十分な強度と気密性を保持させるべ
く、封着する必要があるが、例えばフリットガラスを接
合部に塗布し、その接合部分を、大気中、或いは窒素雰
囲気中で、摂氏４００〜５００度で１０分以上焼成する
ことにより封着を達成する。この気密容器の内部を、真
空に排気する方法については後述する。

【０１６６】リアプレート１００５には、基板１００１
が固定されているが、該基板上には冷陰極素子１００２
がＮ個ｘＭ個形成されている。但し、Ｎ，Ｍは、２以上
の正の整数であり、目的とする表示画素数に応じて適宜
設定される。例えば、高品位テレビジョンの表示を目的
とした画像形成装置においては、Ｎ＝３０００，Ｍ＝１
０００以上の数を設定することが望ましい。本実施例に
おいては、Ｎ＝３０７２，Ｍ＝１０２４とした。

【０１６７】これらＮ個ｘＭ個の冷陰極素子は、Ｍ本の
行方向配線１００３とＮ本の列方向配線１００４とによ
り単純マトリクス配線されている。以下、上述した基板
１００１、冷陰極素子１００２、Ｍ本の行方向配線１０
０３、並びにＮ本の列方向配線１００４によって構成さ
れる部分を、マルチ電子ビーム源と呼ぶ。尚、マルチ電
子ビーム源の製造方法や構造については、後述する。

【０１６８】本実施例においては、気密容器のリアプレ
ート１００５にマルチ電子ビーム源の基板１００１を固
定する構成としたが、マルチ電子ビーム源の基板１００
１が十分な強度を有するものである場合には、気密容器
のリアプレートとしてマルチ電子ビーム源の基板１００
１自体を用いてもよい。

【０１６９】また、フェースプレート１００７の下面に
は、蛍光膜１００８が形成されている。本実施例に係る
画像形成装置はカラー画像形成装置であるため、蛍光膜
１００８の部分にはＣＲＴの分野で用いられる赤、緑、
青、の３原色の蛍光体が塗り分けられている。各色の蛍
光体は、例えば図１３に示すようにストライプ状に塗り
分けられ、それら蛍光体のストライプの間には黒色の導
電体１０１０が設けてある。黒色の導電体１０１０を設
ける目的は、電子ビームの照射位置に多少のずれがあっ
ても表示色にずれが生じないようにすることや、外光の
反射を防止して表示する画像のコントラストの低下を防
ぐこと、そして、電子ビームによる蛍光膜のチャージア
ップを防止すること等である。黒色の導電体１０１０に
は、黒鉛を主成分として用いたが、上記の目的に適する
ものであればこれ以外の材料を用いても良い。

【０１７０】また、３原色の蛍光体の塗り分け方は図１
３に示したストライプ状の配列に限られるものではな
く、例えば図１４に示すようなデルタ状配列や、それ以
外の配列であってもよい。

【０１７１】尚、モノクロームの表示パネルを作成する
場合には、単色の蛍光体材料を蛍光膜１００８に用いれ
ばよく、また黒色導電材料は必ずしも用いなくともよ
い。

【０１７２】また、蛍光膜１００８のリアプレート側の
面には、ＣＲＴの分野では公知のメタルバック１００９
を設けてある。メタルバック１００９を設けた目的は、
蛍光膜１００８が発する光の一部を鏡面反射して光の利
用率を向上させることや、負イオンの衝突から蛍光膜１
００８を保護することや、電子ビーム加速電圧を印加す
るための電極として作用させることや、蛍光膜１００８
を励起した電子の導電路として作用させること等であ
る。メタルバック１００９は、蛍光膜１００８をフェー
スプレート基板１００７上に形成した後、蛍光膜表面を
平滑化処理し、その上にＡｌを真空蒸着する方法により
形成した。尚、蛍光膜１００８に低電圧用の蛍光体材料
を用いた場合には、メタルバック１００９は用いない。

【０１７３】また、本実施例では用いなかったが、加速
電圧の印加用や蛍光膜の導電性向上を目的として、フェ
ースプレート基板１００７と蛍光膜１００８との間に、
例えばＩＴＯを材料とする透明電極を設けてもよい。

【０１７４】また、Ｄx1〜Ｄxm及びＤy1〜Ｄyn及びＨｖ
は、当該表示パネルと不図示の電気回路とを電気的に接
続するために設けた気密構造の電気接続用端子である。
Ｄx1〜Ｄxmは、マルチ電子ビーム源の行方向配線１００
３、Ｄy1〜Ｄynはマルチ電子ビーム源の列方向配線１０
０４と電気的に接続している。またＨｖは、フェースプ
レートのメタルバック１００９と電気的に接続してい
る。

【０１７５】また、気密容器の内部を真空に排気するに
は、気密容器を組み立てた後、不図示の排気管と真空ポ
ンプとを接続し、気密容器内を１０のマイナス７乗［Ｔ
ｏｒｒ］程度の真空度まで排気する。その後、排気管を
封止するが、気密容器内の真空度を維持するために、封
止の直前、或いは封止後に気密容器内の所定の位置にゲ
ッター膜（不図示）を形成する。ここで、ゲッター膜と
は、例えばＢａを主成分とするゲッター材料をヒーター
もしくは高周波加熱により加熱蒸着することによって形
成した膜であり、該ゲッター膜の吸着作用により、気密
容器内は１ｘ１０マイナス５乗ないしは１ｘ１０マイナ
ス７乗［Ｔｏｒｒ］の真空度に維持される。

【０１７６】以上、本実施例における表示パネルの基本
構成と製法を説明した。

【０１７７】次に、上述した図１２の表示パネルに用い
たマルチ電子ビーム源の製造方法について説明する。

【０１７８】上述した駆動回路を備える画像形成装置に
用いるマルチ電子ビーム源は、冷陰極素子を単純マトリ
クス配線した電子源であれば、冷陰極素子の材料や形状
或いは製法に制限はない。従って、例えば表面伝導型放
出素子やＦＥ型、或いはＭＩＭ型等の冷陰極素子を用い
ることができる。

【０１７９】但し、表示画面が大きくてしかも安価な画
像形成装置が求められる状況のもとでは、これらの冷陰
極素子の中でも、表面伝導型放出素子が特に好ましい。
即ち、ＦＥ型ではエミッタコーンとゲート電極との相対
位置や形状が電子放出特性を大きく左右するため、極め
て高精度の製造技術を必要とする。従って大面積化や製
造コストの低減を達成するには不利な要因となる。ま
た、ＭＩＭ型では、絶縁層と上電極の膜厚とを薄くてし
かも均一にする必要があるが、これも大面積化や製造コ
ストの低減を達成するには不利な要因となる。その点、
表面伝導型放出素子は、比較的製造方法が単純なため、
大面積化や製造コストの低減が容易である。また、本願
発明者らは、表面伝導型放出素子の中でも、電子放出部
もしくはその周辺部を微粒子膜から形成したものがとり
わけ電子放出特性に優れ、しかも製造が容易に行えるこ
とを見いだしている。従って、高輝度で大画面の画像形
成装置のマルチ電子ビーム源に用いるには、最も好適で
あると言える。そこで、本実施例の表示パネルにおいて
は、電子放出部もしくはその周辺部を微粒子膜から形成
した表面伝導型放出素子を用いる。そこで、まず好適な
表面伝導型放出素子について基本的な構成と製法及び特
性を説明し、その後で多数の素子を単純マトリクス配線
したマルチ電子ビーム源の構造について述べる。

【０１８０】（表面伝導型放出素子の好適な素子構成と
製法）電子放出部もしくはその周辺部を微粒子膜から形
成する表面伝導型放出素子の代表的な構成には、平面型
と垂直型の２種類が挙げられる。

【０１８１】（平面型の表面伝導型放出素子）まず最初
に、平面型の表面伝導型放出素子の素子構成と製法につ
いて説明する。

【０１８２】図１５は、本発明に適用可能な平面型の表
面伝導型放出素子の構成を説明する平面図である。ま
た、図１６は、本発明に適用可能な平面型の表面伝導型
放出素子の構成を説明する断面図である。

【０１８３】図１５及び図１６において、１１０１は基
板、１１０２と１１０３は素子電極、１１０４は導電性
薄膜、１１０５は通電フォーミング処理により形成した
電子放出部、１１１３は通電活性化処理により形成した
薄膜である。

【０１８４】基板１１０１としては、例えば、石英ガラ
スや青板ガラスをはじめとする各種ガラス基板や、アル
ミナをはじめとする各種セラミクス基板、或いは上述の
各種基板上に例えばＳｉＯ2 を材料とする絶縁層を積層
した基板、等を用いることができる。

【０１８５】また、基板１１０１上に基板面と平行に対
向して設けられた素子電極１１０２と１１０３は、導電
性を有する材料によって形成されている。例えば、Ｎ
ｉ，Ｃｒ，Ａｕ，Ｍｏ，Ｗ，Ｐｔ，Ｔｉ，Ｃｕ，Ｐｄ，
Ａｇ等をはじめとする金属、或いはこれらの金属の合
金、或いはＩｎ2 Ｏ3 −ＳｎＯ2 をはじめとする金属酸
化物、ポリシリコン等の半導体、等の中から適宜材料を
選択して用いればよい。電極を形成するには、例えば真
空蒸着等の製膜技術とフォトリソグラフィー、エッチン
グ等のパターニング技術を組み合わせて用いれば容易に
形成できるが、それ以外の方法（例えば印刷技術）を用
いて形成してもよい。

【０１８６】素子電極１１０２と１１０３の形状は、当
該電子放出素子の応用目的に合わせて適宜設計される。
一般的には、電極間隔Ｌは通常は数百オングストローム
から数百マイクロメータの範囲から適当な数値を選んで
設計されるが、なかでも画像形成装置に応用するために
好ましいのは数マイクロメータより数十マイクロメータ
ーの範囲である。また、素子電極の厚さｄについては、
通常は数百オングストロームから数マイクロメータの範
囲から適当な数値が選ばれる。

【０１８７】また、導電性薄膜１１０４の部分には、微
粒子膜を用いる。ここで述べた微粒子膜とは、構成要素
として多数の微粒子を含んだ膜（島状の集合体も含む）
のことをさす。微粒子膜を微視的に調べれば、通常は、
個々の微粒子が離間して配置された構造か、或いは微粒
子が互いに隣接した構造か、或いは微粒子が互いに重な
り合った構造が観測される。

【０１８８】微粒子膜に用いた微粒子の粒径は、数オン
グストロームから数千オングストロームの範囲に含まれ
るものであるが、なかでも好ましいのは１０オングスト
ロームから２００オングストロームの範囲のものであ
る。また、微粒子膜の膜厚は、以下に述べるような諸条
件を考慮して適宜設定される。即ち、素子電極１１０２
或いは１１０３と電気的に良好に接続するのに必要な条
件、後述する通電フォーミングを良好に行うのに必要な
条件、微粒子膜自身の電気抵抗を後述する適宜の値にす
るために必要な条件、等である。

【０１８９】具体的には、数オングストロームから数千
オングストロームの範囲内で設定するが、なかでも好ま
しいのは１０オングストロームから５００オングストロ
ームの間である。

【０１９０】また、微粒子膜を形成するのに用いられう
る材料としては、例えば、Ｐｄ，Ｐｔ，Ｒｕ，Ａｇ，Ａ
ｕ，Ｔｉ，Ｉｎ，Ｃｕ，Ｃｒ，Ｆｅ，Ｚｎ，Ｓｎ，Ｔ
ａ，Ｗ，Ｐｂ，等をはじめとする金属や、ＰｄＯ，Ｓｎ
Ｏ2 ，Ｉｎ2 Ｏ3 ，ＰｂＯ，Ｓｂ2 Ｏ3 ，等をはじめと
する酸化物や、ＨｆＢ2 ，ＺｒＢ2 ，ＬａＢ6 ，ＣｅＢ
6 ，ＹＢ4 ，ＧｄＢ4 ，等をはじめとする硼化物や、Ｔ
ｉＣ，ＺｒＣ，ＨｆＣ，ＴａＣ，ＳｉＣ，ＷＣ，等をは
じめとする炭化物や、ＴｉＮ，ＺｒＮ，ＨｆＮ，等をは
じめとする窒化物や、Ｓｉ，Ｇｅ，等をはじめとする半
導体や、カーボン、等が挙げられ、これらの中から適宜
選択される。

【０１９１】以上述べたように、導電性薄膜１１０４を
微粒子膜で形成したが、そのシート抵抗値については、
１０の３乗から１０の７乗［オーム／ｓｑ］の範囲に含
まれるよう設定した。

【０１９２】尚、導電性薄膜１１０４と素子電極１１０
２及び１１０３とは、電気的に良好に接続されるのが望
ましいため、互いの一部が重なりあうような構造をとっ
ている。その重なり方は、図１５及び図１６の例におい
ては、下から、基板、素子電極、導電性薄膜の順序で積
層したが、場合によっては下から基板、導電性薄膜、素
子電極、の順序で積層してもよい。

【０１９３】また、電子放出部１１０５は、導電性薄膜
１１０４の一部に形成された亀裂状の部分であり、電気
的には周囲の導電性薄膜よりも高抵抗な性質を有してい
る。亀裂は、導電性薄膜１１０４に対して、後述する通
電フォーミングの処理を行うことにより形成する。亀裂
内には、数オングストロームから数百オングストローム
の粒径の微粒子を配置する場合がある。尚、実際の電子
放出部の位置や形状を精密かつ正確に図示するのは困難
なため、図１５及び図１６においては模式的に示した。

【０１９４】また、薄膜１１１３は、炭素もしくは炭素
化合物よりなる薄膜で、電子放出部１１０５及びその近
傍を被覆している。薄膜１１１３は、通電フォーミング
処理後に、後述する通電活性化の処理を行うことにより
形成する。

【０１９５】薄膜１１１３は、単結晶グラファイト、多
結晶グラファイト、非晶質カーボン、のいずれかか、も
しくはその混合物であり、膜厚は５００［オングストロ
ーム］以下とするが、３００［オングストローム］以下
とするのが更に好ましい。

【０１９６】尚、実際の薄膜１１１３の位置や形状を精
密に図示するのは困難なため、図１５及び図１６におい
ては模式的に示した。また、図１５の平面図において
は、薄膜１１１３の一部を除去した素子を図示した。

【０１９７】以上、好ましい素子の基本構成を述べた
が、本実施例においては以下のような素子を用いた。

【０１９８】即ち、基板１１０１には青板ガラスを用
い、素子電極１１０２と１１０３にはＮｉ薄膜を用い
た。素子電極の厚さｄは１０００［オングストロー
ム］、電極間隔Ｌは２［マイクロメータ］とした。

【０１９９】微粒子膜の主要材料としてＰｄもしくはＰ
ｄＯを用い、微粒子膜の厚さは約１００［オングストロ
ーム］、幅Ｗは１００［マイクロメータ］とした。

【０２００】次に、好適な平面型の表面伝導型放出素子
の製造方法について説明する。図１７から図２１は、本
発明に適用可能な平面型の表面伝導型放出素子の製造工
程を説明する断面図であり、各図面における部材の参照
番号は、図１５及び図１６と同一である。

【０２０１】１）まず、図１７に示すように、基板１１
０１上に素子電極１１０２及び１１０３を形成する。形
成するにあたっては、あらかじめ基板１１０１を洗剤、
純水、有機溶剤を用いて十分に洗浄後、素子電極の材料
を堆積させる。ここで、堆積する方法としては、例え
ば、蒸着法やスパッタ法等の真空成膜技術を用ればよ
い。その後、堆積した電極材料を、フォトリソグラフィ
ー・エッチング技術を用いてパターニングし、図１７に
示した一対の素子電極（１１０２と１１０３）を形成す
る。

【０２０２】２）次に、図１８に示すように、導電性薄
膜１１０４を形成する。形成するにあたっては、まず図
１７に示した状態の基板に、有機金属溶液を塗布して乾
燥し、その乾燥した基板を加熱焼成処理して微粒子膜を
成膜した後、フォトリソグラフィー・エッチングにより
所定の形状にパターニングする。ここで、有機金属溶液
とは、導電性薄膜に用いる微粒子の材料を主要元素とす
る有機金属化合物の溶液である。具体的には、本実施例
では主要元素としてＰｄを用いた。また、本実施例では
塗布方法として、ディッピング法を用いたが、それ以外
の例えばスピンナー法やスプレー法を用いてもよい。

【０２０３】また、微粒子膜で作られる導電性薄膜の成
膜方法としては、本実施例で用いた有機金属溶液の塗布
による方法以外の、例えば真空蒸着法やスパッタ法、或
いは化学的気相堆積法等を用いる場合もある。

【０２０４】３）次に、図１９に示すように、フォーミ
ング用電源１１１０から素子電極１１０２と１１０３の
間に適宜の電圧を印加し、通電フォーミング処理を行っ
て、電子放出部１１０５を形成する。

【０２０５】ここで、通電フォーミング処理とは、微粒
子膜で作られた導電性薄膜１１０４に通電を行って、そ
の一部を適宜に破壊、変形、もしくは変質せしめ、電子
放出を行うのに好適な構造に変化させる処理である。微
粒子膜で作られた導電性薄膜のうち電子放出を行うのに
好適な構造に変化した部分（即ち、電子放出部１１０
５）においては、薄膜に適当な亀裂が形成されている。
尚、電子放出部１１０５が形成される前と比較すると、
形成された後は素子電極１１０２と１１０３の間で計測
される電気抵抗は大幅に増加する。

【０２０６】通電方法をより詳しく説明するために、図
２２にフォーミング用電源１１１０から印加する適宜の
電圧波形の一例を示す。微粒子膜で作られた導電性薄膜
をフォーミングする場合には、パルス状の電圧が好まし
く、本実施例の場合には、同図に示したようにパルス幅
Ｔ１の三角波パルスをパルス間隔Ｔ２で連続的に印加し
た。その際には、三角波パルスの波高値Ｖｐｆを順次昇
圧した。また、電子放出部１１０５の形成状況をモニタ
するためのモニタパルスＰｍを適宜の間隔で三角波パル
スの間に挿入し、その際に流れる電流を電流計１１１１
で計測した。

【０２０７】本実施例においては、例えば１０のマイナ
ス５乗［ｔｏｒｒ］程度の真空雰囲気下において、例え
ばパルス幅Ｔ１を１［ミリ秒］、パルス間隔Ｔ２を１０
［ミリ秒］とし、波高値Ｖｐｆを１パルスごとに０．１
［Ｖ］ずつ昇圧した。そして、三角波を５パルス印加す
る度に１回の割りで、モニタパルスＰｍを挿入した。フ
ォーミング処理に悪影響を及ぼすことがないように、モ
ニタパルスの電圧Ｖｐｍは０．１［Ｖ］に設定した。そ
して、素子電極１１０２と１１０３の間の電気抵抗が１
ｘ１０の６乗［オーム］になった段階、即ちモニタパル
ス印加時に電流計１１１１で計測される電流が１ｘ１０
のマイナス７乗［Ａ］以下になった段階でフォーミング
処理にかかわる通電を終了した。

【０２０８】尚、上記の方法は、本実施例の表面伝導型
放出素子に関する好ましい方法であり、例えば微粒子膜
の材料や膜厚、或いは素子電極間隔Ｌ等表面伝導型放出
素子の設計を変更した場合には、それに応じて通電の条
件を適宜変更するのが望ましい。

【０２０９】４）次に、図２０に示すように、活性化用
電源１１１２から素子電極１１０２と１１０３との間に
適宜の電圧を印加し、通電活性化処理を行って、電子放
出特性の改善を行う。

【０２１０】ここで、通電活性化処理とは、前記通電フ
ォーミング処理により形成された電子放出部１１０５に
適宜の条件で通電を行って、その近傍に炭素もしくは炭
素化合物を堆積せしめる処理のことである。図２０にお
いては、炭素もしくは炭素化合物よりなる堆積物を部材
１１１３として模式的に示した。尚、通電活性化処理を
行うことにより、行う前と比較して、同じ印加電圧にお
ける放出電流を典型的には１００倍以上に増加させるこ
とができる。

【０２１１】具体的には、１０のマイナス４乗ないし１
０のマイナス５乗［ｔｏｒｒ］の範囲内の真空雰囲気中
で、電圧パルスを定期的に印加することにより、真空雰
囲気中に存在する有機化合物を起源とする炭素もしくは
炭素化合物を堆積させる。堆積物１１１３は、単結晶グ
ラファイト、多結晶グラファイト、非晶質カーボン、の
いずれかか、もしくはその混合物であり、膜厚は５００
［オングストローム］以下、より好ましくは３００［オ
ングストローム］以下である。

【０２１２】通電方法をより詳しく説明するために、図
２３に、活性化用電源１１１２から印加する適宜の電圧
波形の一例を示す。本実施例においては、所定の電圧の
矩形波を定期的に印加して通電活性化処理を行ったが、
具体的には，矩形波の電圧Ｖａｃは１４［Ｖ］，パルス
幅Ｔ３は１［ミリ秒］，パルス間隔Ｔ４は１０［ミリ
秒］とした。尚、上述の通電条件は、本実施例の表面伝
導型放出素子に関する好ましい条件であり、表面伝導型
放出素子の設計を変更した場合には、それに応じて条件
を適宜変更するのが望ましい。

【０２１３】図２０に示す１１１４は、該表面伝導型放
出素子から放出される放出電流Ｉｅを捕捉するためのア
ノード電極で、直流高電圧電源１１１５及び電流計１１
１６が接続されている。尚、基板１１０１を、表示パネ
ルの中に組み込んでから活性化処理を行う場合には、表
示パネルの蛍光面をアノード電極１１１４として用い
る。活性化用電源１１１２から電圧を印加する間、電流
計１１１６で放出電流Ｉｅを計測して通電活性化処理の
進行状況をモニタし、活性化用電源１１１２の動作を制
御する。電流計１１１６で計測された放出電流Ｉｅの一
例を図２４に示す。同図において、活性化電源１１１２
からパルス電圧を印加しはじめると、時間の経過ととも
に放出電流Ｉｅは増加するが、やがて飽和してほとんど
増加しなくなる。このように、放出電流Ｉｅがほぼ飽和
した時点で活性化用電源１１１２からの電圧印加を停止
し、通電活性化処理を終了する。

【０２１４】尚、上述の通電条件は、本実施例の表面伝
導型放出素子に関する好ましい条件であり、表面伝導型
放出素子の設計を変更した場合には、それに応じて条件
を適宜変更するのが望ましい。

【０２１５】以上のようにして、図２１に示す平面型の
表面伝導型放出素子を製造した。

【０２１６】（垂直型の表面伝導型放出素子）次に、電
子放出部もしくはその周辺を微粒子膜から形成した表面
伝導型放出素子のもうひとつの代表的な構成、即ち垂直
型の表面伝導型放出素子の構成について説明する。

【０２１７】図２５は、本発明に適用可能な垂直型の表
面伝導型放出素子の基本構成を説明するための模式的な
断面図である。

【０２１８】図中、１２０１は基板、１２０２と１２０
３は素子電極、１２０６は段差形成部材、１２０４は微
粒子膜を用いた導電性薄膜、１２０５は通電フォーミン
グ処理により形成した電子放出部、１２１３は通電活性
化処理により形成した薄膜、である。

【０２１９】垂直型が先に説明した平面型と異なる点
は、素子電極のうちの片方（１２０２）が段差形成部材
１２０６上に設けられており、導電性薄膜１２０４が段
差形成部材１２０６の側面を被覆している点にある。従
って、図１５及び図１６の平面型における素子電極間隔
Ｌは、垂直型においては段差形成部材１２０６の段差高
Ｌｓとして設定される。尚、基板１２０１、素子電極１
２０２及び１２０３、微粒子膜を用いた導電性薄膜１２
０４、については、前記平面型の説明中に列挙した材料
を同様に用いることが可能である。また、段差形成部材
１２０６には、例えばＳｉＯ2 のような電気的に絶縁性
の材料を用いる。

【０２２０】次に、垂直型の表面伝導型放出素子の製法
について説明する。

【０２２１】図２６から図３１は、本発明に適用可能な
垂直型の表面伝導型放出素子の製法工程を説明する断面
図であり、各図面における部材の参照番号は、図２５と
同一である。

【０２２２】１）まず、図２６に示すように、基板１２
０１上に素子電極１２０３を形成する。

【０２２３】２）次に、図２７に示すように、段差形成
部材を形成するための絶縁層を積層する。絶縁層は、例
えばＳｉＯ2 をスパッタ法で積層すればよいが、例えば
真空蒸着法や印刷法等の他の成膜方法を用いてもよい。

【０２２４】３）次に、図２８に示すように、絶縁層の
上に素子電極１２０２を形成する。

【０２２５】４）次に、図２９に示すように、絶縁層の
一部を、例えばエッチング法を用いて除去し、素子電極
１２０３を露出させる。

【０２２６】５）次に、図３０に示すように、微粒子膜
を用いた導電性薄膜１２０４を形成する。形成するに
は、前述した平面型の場合と同じく、例えば塗布法等の
成膜技術を用いればよい。

【０２２７】６）次に、前述した平面型の場合と同じ
く、通電フォーミング処理を行い、電子放出部を形成す
る。具体的には、図１９を用いて説明した平面型の通電
フォーミング処理と同様の処理を行えばよい。

【０２２８】７）次に、前述した平面型の場合と同じ
く、通電活性化処理を行い、電子放出部近傍に炭素もし
くは炭素化合物を堆積させる。具体的には、図２０を用
いて説明した平面型の通電活性化処理と同様の処理を行
えばよい。

【０２２９】以上のような工程により、図３１に示す垂
直型の表面伝導型放出素子を製造した。

【０２３０】（画像形成装置に用いた表面伝導型放出素
子の特性）次に、本実施例に係る画像形成装置に用いた
素子の特性について述べる。

【０２３１】図３２は、本発明に適用可能な通電活性化
処理の際の放出電流Ｉｅの変化を示す図であり、本実施
例における画像形成装置に用いた素子の、（放出電流Ｉ
ｅ）対（素子印加電圧Ｖｆ）特性、及び（素子電流Ｉ
ｆ）対（素子印加電圧Ｖｆ）特性の典型的な例を示す。
尚、放出電流Ｉｅは素子電流Ｉｆに比べて著しく小さ
く、同一尺度で図示するのが困難であるうえ、これらの
特性は素子の大きさや形状等の設計パラメータを変更す
ることにより変化するものであるため、２本のグラフは
各々任意の単位で図示している。

【０２３２】本実施例において画像形成装置に用いた素
子は、放出電流Ｉｅに関して以下に述べる３つの特性を
有している。

【０２３３】第一に、ある電圧（これを閾値電圧Ｖｔｈ
と呼ぶ）以上の大きさの電圧を素子に印加すると急激に
放出電流Ｉｅが増加するが、一方、閾値電圧Ｖｔｈ未満
の電圧では放出電流Ｉｅはほとんど検出されない。即
ち、放出電流Ｉｅに関して、明確な閾値電圧Ｖｔｈを持
った非線形素子である。

【０２３４】第二に、放出電流Ｉｅは素子に印加する電
圧Ｖｆに依存して変化するため、電圧Ｖｆで放出電流Ｉ
ｅの大きさを制御できる。

【０２３５】第三に、素子に印加する電圧Ｖｆに対して
素子から放出される電流Ｉｅの応答速度が速いため、電
圧Ｖｆを印加する時間の長さによって素子から放出され
る電子の電荷量を制御できる。

【０２３６】以上のような特性を有するため、表面伝導
型放出素子を画像形成装置に好適に用いることができ
る。例えば、多数の素子を表示画面の画素に対応して設
けた画像形成装置において、第一の特性を利用すれば、
表示画面を順次走査して表示を行うことが可能である。
即ち、駆動中の素子には所望の発光輝度に応じて閾値電
圧Ｖｔｈ以上の電圧を適宜印加し、非選択状態の素子に
は閾値電圧Ｖｔｈ未満の電圧を印加する。駆動する素子
を順次切り替えてゆくことにより、表示画面を順次走査
して表示を行うことが可能である。

【０２３７】また、第二の特性かまたは第三の特性を利
用することにより、発光輝度を制御することができるた
め、諧調表示を行うことが可能である。

【０２３８】（多数素子を単純マトリクス配線したマル
チ電子ビーム源の構造）次に、上述の表面伝導型放出素
子を基板上に配列して単純マトリクス配線したマルチ電
子ビーム源の構造について述べる。

【０２３９】図３３は、本発明に適用可能なマルチ電子
ビーム源の平面図であり、図１２の表示パネルに用いた
マルチ電子ビーム源の平面図である。基板上には、図１
５及び図１６に示した素子と同様な表面伝導型放出素子
が複数配列されている。これらの素子は、行方向配線電
極１００３と列方向配線電極１００４とにより単純マト
リクス状に配線されている。行方向配線電極１００３と
列方向配線電極１００４とが交差する部分には、電極間
に絶縁層（不図示）が形成されており、電気的な絶縁が
保たれている。

【０２４０】図３４は、本発明に適用可能な表面伝導型
放出素子の、図３３のＡ−Ａ’断面における断面図であ
る。同図に示すような構造を有するマルチ電子源は、あ
らかじめ基板上に行方向配線電極１００３、列方向配線
電極１００４、電極間絶縁層（不図示）、及び表面伝導
型放出素子の素子電極と導電性薄膜を形成した後、行方
向配線電極１００３及び列方向配線電極１００４を介し
て各素子に給電して通電フォーミング処理と通電活性化
処理とを行うことにより製造した。

【０２４１】＜画像形成装置＞図３５は、本発明に係る
駆動回路により駆動される表示パネルを用いた画像形成
装置の構成例を示すブロック図であり、上述した活性化
処理を施した電子源を用いたディスプレイパネルに、例
えばテレビジョン放送をはじめとする種々の画像情報源
より提供される画像情報を表示できるように構成した画
像形成装置の一例を示す図である。

【０２４２】同図において、２１００はディスプレイパ
ネル、２１０１は上述した各実施形態における駆動回路
に相当する表示パネルの駆動回路、２１０２はディスプ
レイコントローラ、２１０３はマルチプレクサ、２１０
４はデコーダ、２１０５は入出力インタフェース回路、
２１０６はＣＰＵ、２１０７は画像生成回路、２１０８
及び２１０９及び２１１０は画像メモリインタフェース
回路、２１１１は画像入力インタフェース回路、２１１
２及び２１１３はＴＶ信号受信回路、２１１４は入力部
である。尚、本画像形成装置は、例えばテレビジョン信
号のように映像情報と音声情報の両方を含む信号を受信
する場合には、当然映像の表示と同時に音声を再生する
ものであるが、本発明の特徴と直接関係しない音声情報
の受信，分離，再生，処理，記憶等に関する回路やスピ
ーカー等については説明を省略する。

【０２４３】以下、図３５に示す画像形成装置における
画像信号の流れに沿って各部の機能を説明する。

【０２４４】まず、ＴＶ信号受信回路２１１３は、例え
ば、電波や空間光通信等のような無線伝送系を用いて伝
送されるＴＶ画像信号を受信する為の回路である。受信
するＴＶ信号の方式は特に限られるものではなく、例え
ば、ＮＴＳＣ方式，ＰＡＬ方式，ＳＥＣＡＭ方式等の諸
方式でもよい。また、これらより更に多数の走査線より
なるＴＶ信号（例えばＭＵＳＥ方式をはじめとするいわ
ゆる高品位ＴＶ）は、大面積化や大画素数化に適した前
記ディスプレイパネルの利点を生かすのに好適な信号源
である。ＴＶ信号受信回路２１１３で受信されたＴＶ信
号は、デコーダ２１０４に出力される。

【０２４５】また、ＴＶ信号受信回路２１１２は、例え
ば同軸ケーブルや光ファイバ等のような有線伝送系を用
いて伝送されるＴＶ画像信号を受信する回路であり、Ｔ
Ｖ信号受信回路２１１３と同様に、受信するＴＶ信号の
方式は特に限られるものではない。また、本回路で受信
されたＴＶ信号もデコーダ２１０４に出力される。

【０２４６】また、画像入力インタフェース回路２１１
１は、例えばＴＶカメラや画像読み取りスキャナ等の画
像入力装置から供給される画像信号を取り込む回路で、
取り込まれた画像信号はデコーダ２１０４に出力され
る。

【０２４７】また、画像メモリインタフェース回路２１
１０は、ビデオテープレコーダ（以下ＶＴＲと略す）に
記憶されている画像信号を取り込む回路で、取り込まれ
た画像信号はデコーダ２１０４に出力される。

【０２４８】また、画像メモリインタフェース回路２１
０９は、ビデオディスクに記憶されている画像信号を取
り込む回路で、取り込まれた画像信号はデコーダ２１０
４に出力される。

【０２４９】また、画像メモリインタフェース回路２１
０８は、いわゆる静止画ディスクのように、静止画像デ
ータを記憶している装置から画像信号を取り込む回路
で、取り込まれた静止画像データはデコーダ２１０４に
入力される。

【０２５０】また、入出力インタフェース回路２１０５
は、本画像形成装置と、外部のコンピュータもしくはコ
ンピュータネットワークもしくはプリンタ等の出力装置
とを接続する回路である。画像データや文字・図形情報
の入出力を行うのは言うに及ばず、場合によっては本画
像形成装置の備えるＣＰＵ２１０６と外部との間で制御
信号や数値データの入出力等を行うことも可能である。

【０２５１】また、画像生成回路２１０７は、入出力イ
ンタフェース回路２１０５を介して外部から入力される
画像データや文字・図形情報や、或いはＣＰＵ２１０６
より出力される画像データや文字・図形情報に基づき表
示用画像データを生成する回路である。本回路の内部に
は、例えば画像データや文字・図形情報を蓄積するため
の書き換え可能メモリや、文字コードに対応する画像パ
ターンが記憶されている読み出し専用メモリや、画像処
理を行うためのプロセッサー等をはじめとして画像の生
成に必要な回路が組み込まれている。

【０２５２】本回路により生成された表示用画像データ
は、デコーダ２１０４に出力されるが、場合によっては
入出力インタフェース回路２１０５を介して外部のコン
ピュータネットワークやプリンタに出力することも可能
である。

【０２５３】また、ＣＰＵ２１０６は、主として本画像
形成装置の動作制御や、表示画像の生成や選択や編集に
関わる作業を行う。ＣＰＵ２１０６は、例えば、マルチ
プレクサ２１０３に制御信号を出力し、ディスプレイパ
ネルに表示する画像信号を適宜選択したり組み合わせた
りする。また、その際には表示する画像信号に応じてデ
ィスプレイパネルコントローラ２１０２に対して制御信
号を発生し、画面表示周波数や走査方法（例えば、イン
ターレース、またはノンインターレース）や、一画面の
走査線の数等画像形成装置の動作を適宜制御する。

【０２５４】また、画像生成回路２１０７に対して画像
データや文字・図形情報を直接出力したり、或いは入出
力インタフェース回路２１０５を介して外部のコンピュ
ータやメモリをアクセスして画像データや文字・図形情
報を入力する。

【０２５５】尚、ＣＰＵ２１０６は、むろんこれ以外の
目的の作業にも関わるものであって良い。例えば、パー
ソナルコンピュータやワードプロセッサ等のように、情
報を生成したり処理する機能に直接関わっても良い。或
いは、前述したように入出力インタフェース回路２１０
５を介して外部のコンピュータネットワークと接続し、
例えば数値計算等の作業を外部機器と協同して行っても
良い。

【０２５６】また、入力部２１１４は、ＣＰＵ２１０６
に使用者が命令やプログラム、或いはデータ等を入力す
るためのものであり、例えばキーボードやマウスのほ
か、ジョイスティック，バーコードリーダ，音声認識装
置等多様な入力機器を用いることが可能である。

【０２５７】また、デコーダ２１０４は、画像生成回路
２１０７乃至ＴＶ信号受信回路２１１３より入力される
種々の画像信号を３原色信号、または輝度信号とＩ信
号，Ｑ信号に逆変換する回路である。尚、同図中に点線
で示すように、デコーダ２１０４は内部に画像メモリを
備えるのが望ましい。これは、例えばＭＵＳＥ方式をは
じめとして、逆変換するに際して画像メモリを必要とす
るようなテレビ信号を扱うためである。また、画像メモ
リを備えることにより、静止画の表示が容易になる、或
いは画像生成回路２１０７及びＣＰＵ２１０６と協同し
て画像の間引き，補間，拡大，縮小，合成をはじめとす
る画像処理や編集が容易に行えるようになるという利点
が生まれるからである。

【０２５８】また、マルチプレクサ２１０３は、ＣＰＵ
２１０６より入力される制御信号に基づき表示画像を適
宜選択するものである。即ち、マルチプレクサ２１０３
はデコーダ２１０４から入力される逆変換された画像信
号のうちから所望の画像信号を選択して駆動回路２１０
１に出力する。その場合には、一画面表示時間内で画像
信号を切り替えて選択することにより、いわゆる多画面
テレビのように、一画面を複数の領域に分けて領域によ
って異なる画像を表示することも可能である。

【０２５９】また、ディスプレイパネルコントローラ２
１０２は、ＣＰＵ２１０６より入力される制御信号に基
づき駆動回路２１０１の動作を制御する回路である。

【０２６０】まず、ディスプレイパネルの基本的な動作
に関わるものとして、例えばディスプレイパネルの駆動
用電源（図示せず）の動作シーケンスを制御する信号を
駆動回路２１０１に対して出力する。

【０２６１】また、ディスプレイパネルの駆動方法に関
わるものとして、例えば画面表示周波数や走査方法（例
えば、インターレース、またはノンインターレース）を
制御する信号を駆動回路２１０１に対して出力する。

【０２６２】また、場合によっては表示画像の輝度やコ
ントラストや色調やシャープネスといった画質の調整に
関わる制御信号を駆動回路２１０１に対して出力する場
合もある。

【０２６３】また、駆動回路２１０１は、ディスプレイ
パネル２１００に印加する駆動信号を発生する回路であ
り、マルチプレクサ２１０３から入力される画像信号
と、ディスプレイパネルコントローラ２１０２より入力
される制御信号に基づいて動作するものである。

【０２６４】以上、各部の機能を説明したが、図３５に
例示した構成により、本画像形成装置においては多様な
画像情報源より入力される画像情報をディスプレイパネ
ル２１００に表示することが可能である。即ち、テレビ
ジョン放送をはじめとする各種の画像信号はデコーダ２
１０４におて逆変換された後、マルチプレクサ２１０３
において適宜選択され、その選択した画像信号が駆動回
路２１０１に入力される。一方、ディスプレイコントロ
ーラ２１０２は、表示する画像信号に応じて駆動回路２
１０１の動作を制御する制御信号を発生する。駆動回路
２１０１は、上記画像信号と制御信号に基づいてディス
プレイパネル２１００に駆動信号を印加する。これによ
り、ディスプレイパネル２１００において画像が表示さ
れる。これらの一連の動作は、ＣＰＵ２１０６により統
括的に制御される。

【０２６５】また、本画像形成装置においては、デコー
ダ２１０４に内蔵する画像メモリや、画像生成回路２１
０７及び情報の中から選択したものを表示するだけでな
く、表示する画像情報に対して、例えば拡大，縮小，回
転，移動，エッジ強調，間引き，補間，色変換，画像の
縦横比変換等をはじめとする画像処理や、合成，消去，
接続，入れ換え，はめ込み等をはじめとする画像編集を
行うことも可能である。

【０２６６】また、本実施例の説明では特に触れなかっ
たが、上記画像処理や画像編集と同様に、音声情報に関
しても処理や編集を行なうための専用回路を設けても良
い。

【０２６７】従って、本画像形成装置は、テレビジョン
放送の表示機器，テレビ会議の端末機器，静止画像及び
動画像を扱う画像編集機器，コンピュータの端末機器，
ワードプロセッサをはじめとする事務用端末機器，ゲー
ム機等の機能を一台で兼ね備えることが可能で、産業
用、或いは民生用として極めて応用範囲が広い。

【０２６８】尚、上記の図３５は、表面伝導形放出素子
を電子ビーム源とするディスプレイパネルを用いた画像
形成装置の構成の一例を示したにすぎず、これのみに限
定されるものでないことは言うまでもない。例えば、図
３５の構成要素のうち使用目的上必要のない機能に関わ
る回路は省いても差し支えない。またこれとは逆に、使
用目的によっては更に構成要素を追加しても良い。例え
ば、本画像形成装置をテレビ電話機として応用する場合
には、テレビカメラ，音声マイク，照明機，モデムを含
む送受信回路等を構成要素に追加するのが好適である。

【０２６９】本画像形成装置においては、とりわけ表面
伝導型電子放出素子を電子源とするディスプレイパネル
の薄形化が容易なため、画像形成装置の奥行きを小さく
することができる。それに加えて、表面伝導型電子放出
素子を電子ビーム源とするディスプレイパネルは大画面
化が容易で輝度が高く視野角特性にも優れるため、本画
像形成装置は臨場感にあふれ迫力に富んだ画像を視認性
良く表示することが可能である。

【０２７０】尚、上述した各実施形態では、１つの電子
放出素子がＲＧＢのうちの１画素に対応するカラー画像
形成装置について説明したが、本発明はこれに限られる
ものではなく、例えば、モノクロ用の画像形成装置、光
学式プリンタの画像形成用の光源、ポジ型レジストやネ
ガ型レジストの露光装置に適用してもよい。

【０２７１】また、電子源を構成する電子放出素子に
は、表面伝導型の電子放出素子だけでなく、図３２に示
すような非線形な電圧Ｖ・電流Ｉ特性を有する素子な
ら、一般の低インピーダンスの素子にも適用することが
できる。

【０２７２】また、上述した各実施形態では、列方向配
線に電流駆動回路を配置し、その列方向配線に決定され
た電流を流す構成としたが、行方向配線に電流駆動回路
を配置してもよいことはいうまでもない。

【０２７３】

【発明の効果】以上説明したように、本発明によれば、
電子源に複数設けられている電子放出素子の電子放出特
性を、適切な補正情報により略均一に補正する電子源駆
動装置及びその電子源を備える画像形成装置及び電子源
の駆動方法の提供が実現する。

【０２７４】

【図面の簡単な説明】

【図１】本発明の第１の実施形態としての画像形成装置
における駆動回路のブロック構成図である。

【図２】本発明の第１の実施形態における駆動回路に設
けられた制御回路１１１による補正情報の確認処理を示
すフローチャートである。

【図３】本発明の第１の実施形態における電流駆動回路
１０８に関する補正情報を取得するときに使用する回路
を中心に示した図１の駆動回路のブロック図である。

【図４】本発明の第１の実施形態におけるマトリクス配
線された複数の電子放出素子に関わる補正情報のうち、
列方向配線の無効素子電流に関する補正情報を取得する
ときのブロック図である。

【図５】本発明の第１の実施形態におけるマトリクス配
線された複数の電子放出素子に関わる補正情報のうち、
素子電流Ｉｆに対する放出電流Ｉｅ特性（電子放出効
率）のばらつきに関わる補正情報を取得するときのブロ
ック図である。

【図６】本発明の第１の実施形態としての補正テーブル
１１５への補正情報の格納処理を示すフローチャートで
ある。

【図７】本発明の第２の実施形態における駆動回路に設
けられた制御回路１１１による補正情報の確認処理を示
すフローチャートである。

【図８】本発明の第３の実施形態としての画像形成装置
における駆動回路のブロック構成図である。

【図９】本発明の第３の実施形態における駆動回路に設
けられた制御回路１１１による補正情報の確認処理を示
すフローチャートである。

【図１０】本発明の第４の実施形態としての画像形成装
置における駆動回路のブロック構成図である。

【図１１】本発明の第４の実施形態としての駆動回路に
設けられた演算回路のブロック図である。

【図１２】本発明に適用可能な表示パネルの斜視図であ
る。

【図１３】表示パネルのフェースプレートの蛍光体配列
を例示した平面図である。

【図１４】表示パネルのフェースプレートの蛍光体配列
を例示した平面図である。

【図１５】本発明に適用可能な平面型の表面伝導型放出
素子の構成を説明する平面図である。

【図１６】本発明に適用可能な平面型の表面伝導型放出
素子の構成を説明する断面図である。

【図１７】本発明に適用可能な平面型の表面伝導型放出
素子の製造工程を説明する断面図である。

【図１８】本発明に適用可能な平面型の表面伝導型放出
素子の製造工程を説明する断面図である。

【図１９】本発明に適用可能な平面型の表面伝導型放出
素子の製造工程を説明する断面図である。

【図２０】本発明に適用可能な平面型の表面伝導型放出
素子の製造工程を説明する断面図である。

【図２１】本発明に適用可能な平面型の表面伝導型放出
素子の製造工程を説明する断面図である。

【図２２】通電フォーミング処理の際の印加電圧波形を
示す図である。

【図２３】通電活性化処理の際の印加電圧波形を示す図
である。

【図２４】通電活性化処理の際の放出電流Ｉｅの変化を
示す図である。

【図２５】本発明に適用可能な垂直型の表面伝導型放出
素子の基本構成を説明するための模式的な断面図であ
る。

【図２６】本発明に適用可能な垂直型の表面伝導型放出
素子の製法工程を説明する断面図である。

【図２７】本発明に適用可能な垂直型の表面伝導型放出
素子の製法工程を説明する断面図である。

【図２８】本発明に適用可能な垂直型の表面伝導型放出
素子の製法工程を説明する断面図である。

【図２９】本発明に適用可能な垂直型の表面伝導型放出
素子の製法工程を説明する断面図である。

【図３０】本発明に適用可能な垂直型の表面伝導型放出
素子の製法工程を説明する断面図である。

【図３１】本発明に適用可能な垂直型の表面伝導型放出
素子の製法工程を説明する断面図である。

【図３２】本発明に適用可能な通電活性化処理の際の放
出電流Ｉｅの変化を示す図である。

【図３３】本発明に適用可能なマルチ電子ビーム源の平
面図である。

【図３４】本発明に適用可能な表面伝導型放出素子の、
図３３のＡ−Ａ’断面における断面図である。

【図３５】本発明に係る駆動回路により駆動される表示
パネルを用いた画像形成装置の構成例を示すブロック図
である。

【図３６】一般的な表面伝導型電子放出素子の構造例を
示す平面図である。

【図３７】一般的なＦＥ型の冷陰極素子の構造例を示す
断面図である。

【図３８】一般的なＭＩＭの冷陰極型素子の構造例を示
す断面図である。

【図３９】行列状に配列された複数の電子放出素子の配
線例を示す図である。

【符号の説明】

１０１：画像表示パネル， １０２：走査回路， １０３：デコーダ， １０４：タイミング信号発生回路， １０５：サンプル／ホールド回路， １０６：シリアル／パラレル変換回路， １０７：パルス幅変調回路， １０８：電流駆動回路， １１１：制御回路， １１２：外部装置， １１３：スイッチ， １１４：エラー表示ユニット， １１５，１１５ａ，１１５ｂ，１１５ｃ：補正テーブ
ル， １１６：演算回路， １２０：電流検出回路， １２１：電圧ドライバ， １２２：Ｉｅ（放出電流）モニタ回路，

───────────────────────────────────────────────────── フロントページの続き Ｆターム(参考） 5C080 AA08 AA18 BB05 CC03 DD03 DD05 DD30 EE29 EE30 FF09 GG02 GG08 GG12 JJ01 JJ02 JJ04 JJ05 JJ06 JJ07

Claims (23)

【特許請求の範囲】
1. 【請求項１】 行方向及び列方向に配線された複数の電
   子放出素子を有する電子源を駆動する電子源駆動装置で
   あって、 前記電子源を駆動する駆動手段と、 前記駆動手段への入力と、前記複数の電子放出素子の電
   子放出特性とに関する補正情報、並びに該補正情報の識
   別情報が予め格納された記憶手段と、 前記複数の電子放出素子の中から駆動すべき電子放出素
   子を選択し、その選択した電子放出素子に流すべき電流
   値を前記補正情報に基づいて算出し、その算出した電流
   値の電流が前記所定の電流として流されるように、前記
   駆動手段を制御する制御手段とを備え、 前記制御手段は、前記駆動手段の制御を開始するか否か
   を、前記識別情報に従って判断し、前記識別情報が無効
   と判断したときには、前記駆動手段による前記補正情報
   に基づく制御を禁止するとを特徴とする電子源駆動装
   置。
2. 【請求項２】 前記電子源には前記行方向及び列方向に
   Ｍ×Ｎ個の電子放出素子が設けられており、且つ前記駆
   動手段は複数の駆動回路を含み、 前記補正情報は、 Ｉｓ（Ｍ，Ｎ）＝ａＮ×（Ｉｅ／η（Ｍ，Ｎ）＋Ｉleak
   ×Ｎ）＋ｂＮ， ここで、（Ｍ，Ｎ）は前記制御手段により選択された電
   子放出素子、Ｉｓ（Ｍ，Ｎ）は前記選択された電子放出
   素子（Ｍ，Ｎ）を駆動すべく前記制御手段が前記駆動手
   段に設定する電流値、Ｉｅは前記複数の電子放出素子に
   ついて共通の目標値である放出電流値、η（Ｍ，Ｎ）は
   前記選択された電子放出素子（Ｍ，Ｎ）固有の電子放出
   効率、Ｉleakは前記選択された電子放出素子（Ｍ，Ｎ）
   が接続されている行方向または列方向配線に流れる無効
   素子電流、そして、ａ，ｂは前記選択された電子放出素
   子（Ｍ，Ｎ）を駆動する駆動回路の入出力特性を表す１
   次式の係数である。にて表わされることを特徴とする請
   求項１記載の電子源駆動装置。
3. 【請求項３】 前記識別情報には、前記電子源の固体識
   別番号を表わす情報が含まれることを特徴とする請求項
   １または請求項２記載の電子源駆動装置。
4. 【請求項４】 前記記憶手段において、前記補正情報は
   半導体メモリに格納されており、前記電子源の固体識別
   番号を表わす情報には、前記半導体メモリに前記補正情
   報が格納されていないときに、前記制御手段が前記半導
   体メモリから読み出し可能な所定情報が含まれないこと
   を特徴とする請求項３記載の電子源駆動装置。
5. 【請求項５】 前記電子源の固体識別番号を表わす情報
   には、前記記憶手段に前記補正情報を格納すべき半導体
   メモリが実装されていないときに、その半導体メモリが
   実装されていない前記記憶手段が出力可能な所定情報が
   含まれないことを特徴とする請求項３記載の電子源駆動
   装置。
6. 【請求項６】 前記電子源の固体識別番号を表わす情報
   には、パリティビット情報が含まれることを特徴とする
   請求項３記載の電子源駆動装置。
7. 【請求項７】 前記識別情報には、前記補正情報を取得
   した日時を表わす情報が含まれることを特徴とする請求
   項１または請求項２記載の電子源駆動装置。
8. 【請求項８】 前記識別情報には、前記補正情報を取得
   した方法を表わす情報が含まれることを特徴とする請求
   項１または請求項２記載の電子源駆動装置。
9. 【請求項９】 更に、所望する情報を入力可能な入力手
   段を備え、 前記制御手段は、前記入力手段より入力された所望する
   情報と、前記電子源の固体識別番号を表わす情報とが一
   致するとき、前記駆動手段の制御を開始することを特徴
   とする請求項３記載の電子源駆動装置。
10. 【請求項１０】 更に、外部装置との通信を行う通信手
    段を備え、 前記制御手段は、前記識別情報を、前記通信手段を介し
    て前記外部装置に送信することを特徴とする請求項１ま
    たは請求項２記載の電子源駆動装置。
11. 【請求項１１】 行方向及び列方向に配線された複数の
    電子放出素子を有する電子源を駆動する電子源駆動装置
    であって、 前記電子源を駆動する複数の駆動回路を含む駆動手段
    と、 前記選択された電子放出素子固有の電子放出効率に関す
    る第１の補正情報、前記選択された電子放出素子が接続
    されている行方向または列方向配線に流れる無効素子電
    流に関する第２の補正情報、そして、前記選択された電
    子放出素子を駆動する駆動回路の入出力特性を表す係数
    に関する第３の補正情報、並びにそれら第１から第３の
    補正情報の識別情報が予め格納された記憶手段と、 前記複数の電子放出素子の中から駆動すべき電子放出素
    子を選択する制御手段と、 前記制御手段により選択された電子放出素子に与える入
    力値を、前記第１から第３の補正情報に基づいて算出
    し、その算出した入力値の電流が、前記電子放出素子に
    流されるように前記駆動手段に設定する演算手段とを備
    え、 前記制御手段は、前記駆動手段の制御を開始するか否か
    を、前記識別情報に従って判断し、前記識別情報が無効
    と判断したときには、前記駆動手段による前記補正情報
    に基づく制御を禁止することを特徴とする電子源駆動装
    置。
12. 【請求項１２】 前記電子源には前記行方向及び列方向
    にＭ×Ｎ個の電子放出素子が設けられており、 前記演算手段は、前記選択された電子放出素子に設定す
    る電流値を、前記第１から第３の補正情報に基づいて、 Ｉｓ（Ｍ，Ｎ）＝ａＮ×（Ｉｅ／η（Ｍ，Ｎ）＋Ｉleak
    ×Ｎ）＋ｂＮ， ここで、（Ｍ，Ｎ）は前記制御手段により選択された電
    子放出素子、Ｉｓ（Ｍ，Ｎ）は前記選択された電子放出
    素子（Ｍ，Ｎ）を駆動すべく前記演算手段が前記駆動手
    段に設定する電流値、Ｉｅは前記複数の電子放出素子に
    ついて共通の目標値である放出電流値、η（Ｍ，Ｎ）は
    前記選択された電子放出素子（Ｍ，Ｎ）固有の電子放出
    効率、Ｉleakは前記選択された電子放出素子（Ｍ，Ｎ）
    が接続されている行方向または列方向配線に流れる無効
    素子電流、そして、ａ，ｂは前記選択された電子放出素
    子（Ｍ，Ｎ）を駆動する駆動回路の入出力特性を表す１
    次式の係数である。なる式により算出することを特徴と
    する請求項１１記載の電子源駆動装置。
13. 【請求項１３】 前記電子放出素子は、表面伝導型の電
    子放出素子であることを特徴とする請求項１乃至請求項
    １２の何れかに記載の電子源駆動装置。
14. 【請求項１４】 請求項１乃至請求項１３の何れかに記
    載の電子源駆動装置により、入力画像信号に応じて前記
    電子源を駆動し、その電子源を含む表示パネルに画像を
    形成する画像形成装置。
15. 【請求項１５】 行方向及び列方向に配線された複数の
    電子放出素子を有する電子源を、駆動回路を用いて駆動
    する電子源の駆動方法であって、 前記駆動手段への入力と、前記複数の電子放出素子の電
    子放出特性とに関する補正情報、並びに該補正情報の識
    別情報を予めメモリに格納し、 前記駆動回路の制御を開始するか否かを、前記識別情報
    に従って判断し、前記識別情報が無効と判断したときに
    は、前記駆動回路の前記補正情報に基づく制御を禁止す
    ることを特徴とする電子源の駆動方法。
16. 【請求項１６】 前記判断において、前記識別情報が有
    効と判断したときには、 前記複数の電子放出素子の中から駆動すべき電子放出素
    子を選択し、 その選択した電子放出素子に流すべき電流値を、前記補
    正情報に基づいて算出し、 その算出した電流値の電流を、前記選択した電子放出素
    子に前記所定の電流として前記駆動回路に設定すること
    を特徴とする請求項１５記載の電子源の駆動方法。
17. 【請求項１７】 前記電子源には前記行方向及び列方向
    にＭ×Ｎ個の電子放出素子が設けられており、且つ前記
    駆動回路は複数であって、 前記補正情報は、 Ｉｓ（Ｍ，Ｎ）＝ａＮ×（Ｉｅ／η（Ｍ，Ｎ）＋Ｉleak
    ×Ｎ）＋ｂＮ， ここで、（Ｍ，Ｎ）は前記選択した電子放出素子、Ｉｓ
    （Ｍ，Ｎ）は前記選択した電子放出素子（Ｍ，Ｎ）を駆
    動すべく前記駆動回路に設定する電流値、Ｉｅは前記複
    数の電子放出素子について共通の目標値である放出電流
    値、η（Ｍ，Ｎ）は前記選択した電子放出素子（Ｍ，
    Ｎ）固有の電子放出効率、Ｉleakは前記選択した電子放
    出素子（Ｍ，Ｎ）が接続されている行方向または列方向
    配線に流れる無効素子電流、そして、ａ，ｂは前記選択
    した電子放出素子（Ｍ，Ｎ）を駆動する駆動回路の入出
    力特性を表す１次式の係数である。にて表わされること
    を特徴とする請求項１５乃至請求項１６の何れかに記載
    の電子源の駆動方法。
18. 【請求項１８】 前記識別情報には、前記電子源の固体
    識別番号を表わす情報が含まれることを特徴とする請求
    項１５乃至請求項１６の何れかに記載の電子源の駆動方
    法。
19. 【請求項１９】 前記識別情報には、前記補正情報を取
    得した日時を表わす情報が含まれることを特徴とする請
    求項１５乃至請求項１６の何れかに記載の電子源の駆動
    方法。
20. 【請求項２０】 前記識別情報には、前記補正情報を取
    得した方法を表わす情報が含まれることを特徴とする請
    求項１５乃至請求項１６の何れかに記載の電子源の駆動
    方法。
21. 【請求項２１】 行方向及び列方向に配線された複数の
    電子放出素子を有する電子源を、複数の駆動回路を用い
    て駆動する電子源の駆動方法であって、 前記選択された電子放出素子固有の電子放出効率に関す
    る第１の補正情報、前記選択された電子放出素子が接続
    されている行方向または列方向配線に流れる無効素子電
    流に関する第２の補正情報、そして、前記選択された電
    子放出素子を駆動する駆動回路の入出力特性を表す係数
    に関する第３の補正情報、並びにそれら第１から第３の
    補正情報の識別情報を予めメモリに格納し、 前記複数の駆動回路の制御を開始するか否かを、前記識
    別情報に従って判断し、前記識別情報が無効と判断した
    ときには、前記駆動回路の前記補正情報に基づく制御を
    禁止することを特徴とする電子源の駆動方法。
22. 【請求項２２】 前記判断において、前記識別情報が有
    効と判断したときには、 前記複数の電子放出素子の中から駆動すべき電子放出素
    子を選択し、 その選択した電子放出素子に流すべき電流値を、前記第
    １から第３の補正情報に基づいて算出し、 その算出した電流値の電流を、前記選択した電子放出素
    子に前記所定の電流として前記複数の駆動回路の何れか
    に設定することを特徴とする請求項２１記載の電子源の
    駆動方法。
23. 【請求項２３】 前記電子源には前記行方向及び列方向
    にＭ×Ｎ個の電子放出素子が設けられており、 前記選択された電子放出素子に設定する電流値を、前記
    第１から第３の補正情報に基づいて、 Ｉｓ（Ｍ，Ｎ）＝ａＮ×（Ｉｅ／η（Ｍ，Ｎ）＋Ｉleak
    ×Ｎ）＋ｂＮ， ここで、（Ｍ，Ｎ）は前記選択した電子放出素子、Ｉｓ
    （Ｍ，Ｎ）は前記選択した電子放出素子（Ｍ，Ｎ）を駆
    動すべく前記駆動回路に設定する電流値、Ｉｅは前記複
    数の電子放出素子について共通の目標値である放出電流
    値、η（Ｍ，Ｎ）は前記選択した電子放出素子（Ｍ，
    Ｎ）固有の電子放出効率、Ｉleakは前記選択した電子放
    出素子（Ｍ，Ｎ）が接続されている行方向または列方向
    配線に流れる無効素子電流、そして、ａ，ｂは前記選択
    した電子放出素子（Ｍ，Ｎ）を駆動する駆動回路の入出
    力特性を表す１次式の係数である。なる式により算出す
    ることを特徴とする請求項２２記載の電子源の駆動方
    法。