JPH11288248A

JPH11288248A - 画像形成方法及び装置

Info

Publication number: JPH11288248A
Application number: JP9186698A
Authority: JP
Inventors: Naoto Abe; 直人阿部; Tatsuro Yamazaki; 達郎山崎; Hidetoshi Suzuki; 英俊鱸
Original assignee: Canon Inc
Current assignee: Canon Inc
Priority date: 1998-04-03
Filing date: 1998-04-03
Publication date: 1999-10-19

Abstract

(57)【要約】【課題】発光輝度に直接関係する放出電流を測定する
ことなく発光輝度を検出して、平均輝度が所定値以上に
ならないように制御することにより、消費電力の増大や
蛍光体の発熱を抑える画像形成方法及び装置を提供す
る。【解決手段】表示パネル１の複数の電子放出素子に接
続された行方向配線を垂直駆動用ドライバ１２により順
次選択して駆動し、画像信号に応じてフイ兵駆動用ドラ
イバ１０により列方向配線に電圧を印加する。この際、
行及び列方向配線を流れる電流値を駆動電源部３２で積
算し、その結果をシステム制御部１４に出力する。シス
テム制御部１４は、その積算結果が所定値以上になる
と、Ｖe制御部３０及びＶs制御部３１を制御して、表示
パネル１の行及び列方向配線に印加する電圧を低下させ
るように制御する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、複数の電子放出素
子を２次元平面上にマトリクス状に配列した電子源を使
用する画像形成方法及び装置に関するものである。

【０００２】

【従来の技術】近年、薄型の大画面表示装置の研究開発
が盛んに行われている。本願発明者らは薄型大画面表示
装置として、冷陰極を電子源に用いた研究を行ってい
る。

【０００３】従来から、電子放出素子として熱陰極素子
と冷陰極素子の２種類が知られている。このうち冷陰極
素子では、例えば表面伝導型放出素子や、電界放出型素
子（以下ＦＥ型と記す）や、金属／絶縁層／金属型放出
素子（以下ＭＩＭ型と記す）などが知られている。

【０００４】表面伝導型放出素子としては、例えば、M.
I. Elinson, Radio E-ng. Electron Phys., 10, 1290,
(1965)や、後述する他の例が知られている。

【０００５】表面伝導型放出素子は、基板上に形成され
た小面積の薄膜に、膜面に平行に電流を流すことにより
電子放出が生ずる現象を利用するものである。この表面
伝導型放出素子としては、前記エリンソン(Elinson)等
によるＳｎＯ2薄膜を用いたものの他に、Ａｕ薄膜によ
るもの［G. Dittmer：“Thin Solid Films”, 9,317 (1
972)］や、Ｉｎ2Ｏ3／ＳｎＯ2薄膜によるもの［M. Hart
well and C. G. Fonstad：”IEEE Trans. ED Conf.”，
519 (1975)］や、カーボン薄膜によるもの［荒木久
他：真空、第２６巻、第１号、２２（１９８３）］等が
報告されている。

【０００６】これらの表面伝導型放出素子の素子構成の
典型的な例として、図２３に前述のM. Hartwellらによ
る素子の平面図を示す。同図において、３００１は基板
で、３００４はスパッタで形成された金属酸化物よりな
る導電性薄膜である。導電性薄膜３００４は図示のよう
にＨ字形の平面形状に形成されている。この導電性薄膜
３００４に、後述の通電フォーミングと呼ばれる通電処
理を施すことにより、電子放出部３００５が形成され
る。図中の間隔Ｌは、０．５〜１［ｍｍ］，幅Ｗは、
０．１［ｍｍ］に設定されている。尚、図示の便宜か
ら、電子放出部３００５は導電性薄膜３００４の中央に
矩形の形状で示したが、これは模式的なものであり、実
際の電子放出部の位置や形状を忠実に表現しているわけ
ではない。

【０００７】M. Hartwellらによる素子をはじめとして
上述の表面伝導型放出素子においては、電子放出を行う
前に導電性薄膜３００４に通電フォーミングと呼ばれる
通電処理を施すことにより電子放出部３００５を形成す
るのが一般的であった。即ち、通電フォーミングとは、
通電により電子放出部を形成するものであり、例えば前
記導電性薄膜３００４の両端に一定の直流電圧、もしく
は、例えば１Ｖ／分程度の非常にゆっくりとしたレート
で昇圧する直流電圧を印加して通電し、導電性薄膜３０
０４を局所的に破壊もしくは変形もしくは変質せしめ、
電気的に高抵抗な状態の電子放出部３００５を形成する
ことである。尚、局所的に破壊もしくは変形もしくは変
質した導電性薄膜３００４の一部には亀裂が発生する。
この通電フォーミング後に導電性薄膜３００４に適宜の
電圧を印加した場合には、前記亀裂付近において電子放
出が行われる。

【０００８】上述の表面伝導型放出素子は、構造が単純
で製造も容易であることから、大面積にわたり多数の素
子を形成できる利点がある。そこで、例えば本出願人に
よる特開昭６４−３１３３２において開示されるよう
に、多数の素子を配列して駆動するための方法が研究さ
れている。

【０００９】ＦＥ型の例としては、例えば、W. P. Dyke
& W. W. Dolan，“Field emission”, Advance in Ele
ctron Physics, 8, 89 (1956)や、或は、C. A. Spind
t，“Physical properties of thin-film field emissi
on cathodes with molybdeniumcones”, J. Appl. Phy
s., 47, 5248 (1976)などが知られている。

【００１０】このＦＥ型の素子構成の典型的な例とし
て、図２４に前述のC. A. Spindtらによる素子の断面図
を示す。同図において、３０１０は基板で、３０１１は
導電材料よりなるエミッタ配線、３０１２はエミッタコ
ーン、３０１３は絶縁層、３０１４はゲート電極であ
る。本素子は、エミッタコーン３０１２とゲート電極３
０１４の間に適宜の電圧を印加することにより、エミッ
タコーン３０１２の先端部より電界放出を起こさせるも
のである。また、ＦＥ型の他の素子構成として、図２４
のような積層構造ではなく、基板上に基板平面とほぼ平
行にエミッタとゲート電極を配置した例もある。

【００１１】また、ＭＩＭ型の例としては、例えば、C.
A. Mead，“Operation of tunnel-emission Devices,
J. Appl. Phys., 32,646 (1961)などが知られている。
このＭＩＭ型の素子構成の典型的な例を図２５に示す。
同図は断面図であり、図において、３０２０は基板で、
３０２１は金属よりなる下電極、３０２２は厚さ１００
オングストローム程度の薄い絶縁層、３０２３は厚さ８
０〜３００オングストローム程度の金属よりなる上電極
である。ＭＩＭ型においては、上電極３０２３と下電極
３０２１の間に適宜の電圧を印加することにより、上電
極３０２３の表面より電子放出を起こさせるものであ
る。

【００１２】上述の冷陰極素子は、熱陰極素子と比較し
て低温で電子放出を得ることができるため、加熱用ヒー
タを必要としない。従って、熱陰極素子よりも構造が単
純であり、微細な素子を作成可能である。また、基板上
に多数の素子を高い密度で配置しても、基板の熱溶融な
どの問題が発生しにくい。また、熱陰極素子がヒータの
加熱により動作するため応答速度が遅いのとは異なり、
冷陰極素子の場合には応答速度が速いという利点もあ
る。このため、冷陰極素子を応用するための研究が盛ん
に行われてきている。

【００１３】例えば、表面伝導型放出素子は、冷陰極素
子のなかでも特に構造が単純で製造も容易であることか
ら、大面積にわたり多数の素子を形成できる利点があ
る。そこで、例えば本出願人による特開昭６４−３１３
３２において開示されるように、多数の素子を配列して
駆動するための方法が研究されている。

【００１４】また、表面伝導型放出素子の応用について
は、例えば、画像表示装置、画像記録装置などの画像形
成装置や、荷電ビーム源、等が研究されている。

【００１５】特に、画像表示装置への応用としては、例
えば本出願人によるＵＳＰ５，０６６，８８３や特開平
２−２５７５５１や特開平４−２８１３７において開示
されているように、表面伝導型放出素子と電子の照射に
より発光する蛍光体とを組み合わせて用いた画像表示装
置が研究されている。表面伝導型放出素子と蛍光体とを
組み合わせて用いた画像表示装置は、従来の他の方式の
画像表示装置よりも優れた特性が期待されている。例え
ば、近年普及してきた液晶表示装置と比較しても、自発
光型であるためバックライトを必要としない点や、視野
角が広い点が優れていると言える。

【００１６】また、ＦＥ型素子を多数個並べて駆動する
方法は、例えば本出願人によるＵＳＰ４，９０４，８９
５に開示されている。また、ＦＥ型を画像表示装置に応
用した例として、例えば、R. Meyerらにより報告された
平板型表示装置が知られている。[R. Meyer:“Recent D
evelopment on Microtips Display at LETI”，Tech.Di
gest of 4th Int. Vacuum Microelectronics Conf., Na
gahama, pp. 6-9 (1991)]。

【００１７】また、ＭＩＭ型を多数個並べて画像表示装
置に応用した例は、例えば本出願人による特開平３−５
５７３８に開示されている。

【００１８】発明者らは、上記従来技術に記載したもの
をはじめとして、さまざまな材料、製法、構造の冷陰極
素子を試みてきた。さらに、多数の冷陰極素子を配列し
たマルチ電子源、ならびにこのマルチ電子源を応用した
画像表示装置について研究を行ってきた。

【００１９】本願発明者らは、例えば図２６に示す電気
的な配線方法によるマルチ電子源を試みてきた。即ち、
冷陰極素子を２次元的に多数個配列し、これらの素子を
図示のようにマトリクス状に配線したマルチ電子源であ
る。

【００２０】図中、４００１は冷陰極素子を模式的に示
し、４００２は行方向配線、４００３は列方向配線を示
している。行方向配線４００２及び列方向配線４００３
は、実際には有限の電気抵抗を有するものであるが、図
においては配線抵抗４００４および４００５として示さ
れている。上述のような配線方法を単純マトリクス配線
と呼ぶ。なお、図示の便宜上、６×６のマトリクスで示
しているが、マトリクスの規模はむろんこれに限ったわ
けではなく、例えば画像表示装置用のマルチ電子源の場
合には、所望の画像表示を行うのに足りるだけの素子を
配列し配線するものである。

【００２１】冷陰極素子を単純マトリクス配線したマル
チ電子源においては、所望の電子を出力させるため、行
方向配線４００２および列方向配線４００３に適宜の電
気信号を印加する。例えば、マトリクスの中の任意の１
行の冷陰極素子を駆動するには、選択する行の行方向配
線４００２には選択電圧Ｖsを印加し、同時に非選択の
行の行方向配線４００２には非選択電圧Ｖnsを印加す
る。これと同期して列方向配線４００３に電子を出力す
るための駆動電圧Ｖeを印加する。この方法によれば、
配線抵抗４００４および４００５による電圧降下を無視
すれば、選択する行の冷陰極素子には電圧（Ｖe−Ｖs）
が印加され、また非選択行の冷陰極素子には電圧（Ｖe
−Ｖns）が印加される。これら電圧Ｖe，Ｖs，Ｖnsを適
宜の大きさの値にすれば、選択する行の冷陰極素子だけ
から所望の強度の電子が出力されるはずであり、また列
方向配線の各々に異なる駆動電圧Ｖeを印加すれば、選
択する行の素子の各々から異なる強度の電子が出力され
るはずである。また、駆動電圧Ｖeを印加する時間の長
さを変えれば、電子が出力される時間の長さも変えるこ
とができるはずである。ここで、選択時の素子印加電圧
（Ｖe−Ｖs）を以下Ｖfと呼ぶ。さらに単純マトリクス
配線したマルチ電子源から電子を得る別の手法として、
列方向配線に駆動電圧Ｖeを印加するための電圧源を接
続するのではなく、所望の電子を出力するのに必要な電
流を供給するための電流源を接続して駆動する方法もあ
る。ここで、電子源に流れる電流を以下素子電流Ｉfと
呼び、放出される電子量を放出電流Ｉeと呼ぶ。

【００２２】したがって、冷陰極素子を単純マトリクス
配線したマルチ電子源はいろいろな応用可能性があり、
例えば画像情報に応じた電気信号を適宜印加すれば、画
像表示装置用の電子源として好適に用いることができ
る。

【００２３】

【発明が解決しようとする課題】しかしながら、冷陰極
素子を単純マトリクス配線したマルチ電子源には、実際
には以下に述べるような問題が発生していた。即ち、放
出された電子は高圧のアノード電圧（以下、Ｖａと呼
ぶ）により加速されて蛍光体に衝突して発光するように
構成されている。ここで、これら電子放出素子の数が増
大するほど装置の消費電力が大きくなってしまう。いま
電子放出素子の数を（ｍ×ｎ）個とすると、蛍光体に印
加される高圧部で発生する消費電力Ｗは、Ｗ＝（ｍ×ｎ）×Ｉe×Ｖe … （１）となり、例えばテレビ信号やコンピュータ等のからの画
像を表示する画像表示装置に応用する場合、その画素数
（電子放出素子数）が大幅に増大するため、上述の消費
電力の増大が問題となる。更に、このように電子放出素
子の数が大幅に増大すると、それらから放出された電子
が衝突して発光する蛍光体における発熱量が増大すると
いう問題もある。

【００２４】本発明は上記従来例に鑑みてなされたもの
で、素子に流れる電流に基づいて発光輝度を検出もしく
は予測して発光輝度を制御することにより消費電力の増
大や発熱を抑えた画像形成方法及び装置を提供すること
を目的とする。

【００２５】また本発明の目的は、発光輝度に直接関係
する放出電流を測定することなく発光輝度を検出して、
平均輝度が所定値以上にならないように制御することに
より、消費電力の増大や蛍光体の発熱を抑えた画像形成
方法及び装置を提供することにある。

【００２６】また本発明の目的は、高圧下での微弱電流
を高精度に測定する問題を回避し、簡単な方法でより精
度良く発光輝度を求めて、消費電力の増大や発熱を抑え
た画像形成方法及び装置を提供することにある。

【００２７】

【課題を解決するための手段】上記目的を達成するため
に本発明の画像形成装置は以下のような構成を備える。
即ち、マトリクス状に配列された複数の電子放出素子を
有し、前記電子放出素子から放出される電子に基づいて
画像を形成する画像形成装置であって、前記複数の電子
放出素子に接続された列方向及び行方向配線と、前記行
方向配線の少なくとも１つを選択して電圧を印加する行
配線駆動手段と、画像信号に応じて前記列方向配線に電
圧を印加する列配線駆動手段と、前記行配線駆動手段と
列配線駆動手段により駆動される行及び列方向配線を流
れる電流値を積算する積算手段と、前記積算手段による
積算結果に応じて、前記行配線駆動手段と列配線駆動手
段により印加する電圧を制御する制御手段とを有するこ
とを特徴とする。

【００２８】上記目的を達成するために本発明の画像形
成方法は以下のような工程を備える。即ち、マトリクス
状に配列された複数の電子放出素子を有し、前記電子放
出素子から放出される電子に基づいて画像を形成する画
像形成方法であって、複数の電子放出素子に接続された
行方向配線の少なくとも１つを選択して電圧を印加する
行配線駆動工程と、画像信号に応じて列方向配線に電圧
を印加する列配線駆動工程と、前記行方向及び列方向配
線を流れる電流値を検出して積算する積算工程と、前記
積算工程による積算結果に応じて、前記行方向配線と列
方向配線に印加される電圧を制御する制御工程とを有す
ることを特徴とする。

【００２９】

【発明の実施の形態】以下、添付図面を参照して本発明
の好適な実施の形態を詳細に説明する。

【００３０】［実施の形態１］図１は、本発明の実施の
形態１の画像表示装置の構成を示すブロック図である。

【００３１】図１において、１は表示パネルであり、こ
こでは水平方向に４８０個、垂直方向に２４０個の蛍光
体が、Ｒ，Ｇ，Ｂそれぞれ縦方向のストライプ状に配列
され、各蛍光体に対応する冷陰極型電子源である電子放
出素子が、行方向配線電極と列方向配線電極により、上
述したような単純マトリクス状に配線されているものと
する。以下、この表示パネル１をライン順次で駆動して
画像を表示する場合で説明する。

【００３２】入力テレビジョン（ＴＶ）信号（ｓ１）
は、デコーダ部２によりアナログＲ，Ｇ，Ｂ信号のそれ
ぞれにデコードされ、アナログプリプロセス部３に入力
される。アナログプリプロセス部３は、同期分離回路、
色調整回路、コントラスト制御回路、直流再生回路、ブ
ライトネス制御回路、マトリクス回路、ローバスフィル
タなどを有し、信号レベル制御、直流再生を行った後、
帯域制限されたＲ，Ｇ，Ｂ信号を各色に対応するＡ／Ｄ
コンバータ４（４ａ〜４ｃ）へ出力する。また、このア
ナログプリプロセス部３は、ＰＬＬ制御のための同期信
号（sync）をタイミング制御部５に出力している。

【００３３】これらＡ／Ｄコンバータ４ａ〜４ｃは、タ
イミング制御部５から出力されるサンプリングクロック
（ｓ２）に同期して、入力されたアナログＲ，Ｇ，Ｂ信
号を必要な階調数（ビット数）にデジタル化して出力す
る。これらＡ／Ｄコンバータ４ａ〜４ｃから出力される
デジタル画像信号（ｓ９）はデジタルプロセス部６に入
力され、ガンマ処理や輪郭強調、更にはノイズ抑制のた
めのデジタルフィルタ処理が行われた後、データ並び替
え部７に出力される。また、デジタルプロセス部６は、
システム制御部１４からの係数データ（ｓ１５）により
輪郭強調の制御やコントラスト制御をも行っている。

【００３４】データ並び替え部７は、図３の水平方向の
タイミング図に示すように、１水平期間におけるＲ，
Ｇ，Ｂのそれぞれ各１６０個のデータ（ｓ９）を、ｓ１
０で示すように時間軸方向に圧縮し、かつ図１の表示パ
ネル１の蛍光体の色配列に対応した順に、各色データを
並び替えてシフトレジスタ８に１ライン当たり４８０個
のシリアル画像データとして転送する。シフトレジスタ
８は、このシリアル画像データ（ｓ１０）をシフトクロ
ック（ｓ６）に同期して読み込み、１ライン４８０個の
シリアル画像データを４８０ビットのパラレルデータに
変換して、１水平ブランキング期間に変調信号発生部９
に送る。

【００３５】本実施の形態においては、変調信号発生部
９はパルス幅変調方式を使用しており、表示パネル１の
１行（１走査ライン）の電子放出素子の数に対応する４
８０個のパルス幅変調器を有している。そして一水平期
間中に、各々のパルス幅変調器に入力される画像データ
の大きさに比例した時間幅を持つパルス幅変調信号に変
換して水平駆動用ドライバ１０に出力する。

【００３６】水平駆動用ドライバ１０は、Ｖe制御部３
０からの信号（ｓ１７）により表示パネル１の各電子放
出素子に印加するパルス信号の電圧振幅Ｖeを制御して
表示パネル１に出力する。

【００３７】図２は、本実施の形態の表示パネル１の垂
直方向の駆動タイミングを示す図である。

【００３８】図２に示すように、タイミング制御部５か
らの行走査のためのタイミング信号（ｓ８）（V_START,
H_CLK)を入力するシフトレジスタ１１は、表示パネル
１の各行を選択して走査するための行選択信号を垂直駆
動用ドライバ１２に出力している。この垂直駆動用ドラ
イバ１２は、表示パネル１の走査ライン数に対応する２
４０個のトランジスタなどのスイッチ素子からなり、こ
れらスイッチのそれぞれは、シフトレジスタ１１からの
信号により選択された時に導通して、Ｖs制御部３１が
設定するバイアスＶsを、表示パネル１の選択された行
配線に印加する。このように１水平ライン毎に、水平駆
動用ドライバ１０からの画像変調信号（パルス幅変調信
号）を入力し、垂直駆動用ドライバ１２が順次表示パネ
ル１の走査線を選択していくことにより表示パネル１に
画像が表示される。

【００３９】図４は、本実施の形態１のシステム制御部
１４の構成を示すブロック図で、図示のように、ＣＰＵ
２１、ＲＯＭ２２、ＲＡＭ２３、ＥＥＰＲＯＭ２４、Ａ
／Ｄコンバータ２５、Ｄ／Ａコンバータ２６、Ｉ／Ｏポ
ート２７を備えており、ＲＯＭ２２に格納された制御プ
ログラムに基づいてＣＰＵ２１が動作することにより、
本実施の形態の画像表示装置の制御が行われる。Ｄ／Ａ
コンバータ２６の出力信号ｓ１３，ｓ１４のそれぞれは
アナログプリプロセス部３に出力され、コントラスト制
御、ブライトネス制御のための信号として利用され、
Ｒ，Ｇ，Ｂ信号のレベルや直流再生量をコントロールす
る。信号ｓ１６はＶe制御部３０およびＶs制御部３１に
出力され、表示パネル１の選択された電子放出素子への
印加電圧Ｖfを制御している。また信号ｓ１８は高圧発
生部１７に出力され、電子ビーム加速のための高圧電圧
Ｖa（ｓ１９）を制御するのに使用される。

【００４０】再び図１に戻り、ユーザインターフェース
部１６は信号ｓ１２により、画質調整などのユーザ要求
をシステム制御部１４に伝達したり、システム制御部１
４からの各種情報を受取って表示したりしている。

【００４１】駆動電源部３２は、水平駆動用ドライバ１
０および垂直駆動用ドライバ１２に電源電圧（ｓ４０，
ｓ４１）を供給する。

【００４２】この駆動電源部３２の構成を図５に示す。

【００４３】図５において、水平駆動ドライバ用電源４
０および垂直駆動ドライバ用電源４１は、例えば１００
［Ｖ］や１１７［Ｖ］や２２０［Ｖ］等の商用電源（ｓ
４２）を入力し、水平駆動ドライバ用電源４０は、電圧
Ｖe（例えば＋８Ｖ）を表示パネル１の列方向配線に供
給するための電源（例えば＋１２Ｖ出力）であり、垂直
駆動ドライバ用電極４１は、電圧Ｖs（例えば−８Ｖ）
を表示パネル１の行方向配線に供給する電源（例えば約
−８Ｖ出力）である。これら水平駆動ドライバ用電源４
０および垂直駆動ドライバ用電源４１のそれそれは、水
平駆動用ドライバ１０および垂直駆動用ドライバ１２の
それぞれにｓ４０，ｓ４１で示される電源電圧を供給す
る。

【００４４】水平駆動ドライバ用電源４０および垂直駆
動ドライバ用電源４１のそれぞれから出力される出力電
流は、それぞれ水平駆動電流検出部４２、垂直駆動電流
検出部４３で検出される。駆動電流積分回路４４は、こ
れら水平駆動電流検出部４２及び垂直駆動電流検出部４
３の出力信号（または両方の平均値や加算値など演算し
た結果である出力信号）を入力し、例えば表示画面１フ
ィールド相当の時定数（τとする）で積分し、輝度評価
値である、輝度信号の平均値として検出した検出平均輝
度信号（ｓ１１）をシステム制御部１４に出力する。こ
の検出平均輝度信号（ｓ１１）はシステム制御部１４の
Ａ／Ｄコンバータ２５（図４参照）に入力されてデジタ
ル信号に変換された後、ＣＰＵ２１に取込まれる。ＣＰ
Ｕ２１は、その値（ｓ１１）と基準値とを比較し、検出
平均輝度信号（ｓ１１）の値がその基準値よりも大きい
場合に、Ｄ／Ａコンバータ２６の出力信号（ｓ１３）に
よりコントラスト制御を行う。このようにして、水平駆
動用ドライバ１０からの出力パルス幅を抑制することに
より、表示パネル１の発光輝度をある基準値以下に制御
することができる。尚、この積分値は、例えば画像のフ
レーム毎にリセットされる。さらに、この積分回路の時
定数は、画像が「暗」から「明」に変化する場合をｔ１
とし、画像が「明」から「暗」に変化する場合をｔ２と
したとき、ｔ１＜ｔ２が望ましい。

【００４５】図６は、本発明の実施の形態１のシステム
制御部１４のＣＰＵ２１による制御処理を示すフローチ
ャートで、この処理を実行する制御プログラムはＲＯＭ
２２に記憶されている。

【００４６】まずステップＳ１で、駆動電源部３２か
ら、駆動電流積分回路４４の出力信号である、表示パネ
ル１における輝度信号の平均値として検出した検出平均
輝度信号（ｓ１１）をデジタル信号に変換したデジタル
値をＡ／Ｄ変換器２５より入力し、ステップＳ２で、そ
のデジタル値と基準値とを比較する。ここで、そのデジ
タル値が基準値よりも大きい時はステップＳ３、ステッ
プＳ４、ステップＳ５或はステップＳ６のいずれかに進
み、表示パネル１における発光輝度を低下させる。

【００４７】即ち、ステップＳ３では、信号ｓ１５を出
力し、デジタルプロセス部６におけるコントラストを低
下させる。またステップＳ４では、信号ｓ１３、ｓ１４
をアナログプリプロセス部３に出力し、そこで、ＲＧＢ
信号のレベルを低下させたり、コントラストを低下させ
る。またステップＳ５では、信号ｓ１６をＶe制御部３
０及びＶs制御部３１に出力し、列配線に印加する電圧
Ｖe及び行配線に印加する電圧Ｖsの絶対値を低下させ
て、表示パネル１における発光輝度を低下させるように
制御する。またステップＳ６では、蛍光体に印加する加
速電圧Ｖaを低下させて、発光輝度を低下させる。尚、
これらステップＳ３〜Ｓ６のそれぞれは、排他的に実行
されても、或はこれら各ステップの１つ或は複数、又は
全てが並行して実行されても良い。

【００４８】本発明の実施の形態１において、例えば水
平駆動電流検出部４２および垂直駆動電流検出部４３で
は、電源回路保護用の電流検出抵抗の両端の電圧降下を
差動増幅回路で増幅して電流値を求めても良く、或は電
源配線の近傍にホール素子等を設置し、その電源配線に
流れる電流による磁界から電流値を検出しても良いし、
或は例えば電源の入力電流を直接検出しても良い。

【００４９】また、表示パネル１全体の電子放出素子を
流れる駆動電流は、１つの電子放出素子が消費する駆動
電流の関数であり、その全体の駆動電流から１つの電子
放出素子に流れる駆動電流を求めることができる。その
ため、全体の駆動電力を検出する不図示の駆動電力検出
部を設け、電子放出素子の駆動電力である水平駆動ドラ
イバ用電源４０および垂直駆動ドライバ用電源４１にお
ける消費電力を検出し、そのときの駆動電流を算出して
駆動電流積分回路４４に出力しても良い。さらに、不図
示の駆動電力検出部は水平駆動ドライバ用電源４０およ
び垂直駆動ドライバ用電源４１の入力電力を検出しても
良い。

【００５０】また、駆動電流積分回路４４は、水平駆動
電流検出部４２または垂直駆動電流検出部４３のいずれ
か、または両方の演算した結果を、充電時定数：τ、放
電時定数：数τの時定数を持つ積分回路としても良い。
もちろん、水平駆動電流検出部４２または垂直駆動電流
検出部４３のいずれかの信号のみを駆動電流積分回路４
４が使用する場合は、使用しない電流検出部は当然省略
可能である。また積分時間を１フィールド毎のゲート信
号（ｓ５）（図２参照）により決定し、積分を行っても
良い。

【００５１】また、例えば水平駆動用ドライバ１０が図
７に示すような構成の場合を説明する。

【００５２】図７において、ＣＳは定電流Ｉfを流す定
電流源、ＴＲはトランジスタ等のスイッチング素子、Ｉ
ＮＶは変調信号発生部９から入力される、画像データに
比例した時間幅を持つパルス信号を入力して反転するイ
ンバータ回路を示す。ここではパルス信号が入力されな
い時にトランジスタＴＲを導通状態にして定電流源ＣＳ
からの電流をバイパスして表示パネル１に電流を流さな
くしている。また、パルス幅変調されたパルス信号が入
力されている間、トランジスタＴＲをオフ状態にして、
表示パネル１の列方向配線に電流を印加して、表示パネ
ル１の選択された行（走査ライン）の電子放出素子を駆
動している。この場合、常に一定の電流が水平駆動ドラ
イバ用電源４０から水平駆動用ドライバ１０に供給され
るため、輝度評価値である輝度信号の平均値として検出
した検出平均輝度信号（ｓ１１）を得るために、駆動電
流積分回路４４は垂直駆動電流検出部４３の出力信号の
みを入力する構成を選ぶと良い。

【００５３】さらに、輝度を抑制するためにアナログプ
リプロセス部３のコントラスト制御の他に、デジタルプ
ロセス部６での係数データ（ｓ１５）によるコントラス
ト制御を行っても良い。また、システム制御部１４から
出力される素子電圧Ｖfの制御信号（ｓ１６）により、
Ｖe制御部３０およびＶs制御部３１で、電圧Ｖeまたは
Ｖsあるいはその両方を制御して輝度を抑制しても良
い。また或は、信号ｓ１８により高圧発生部１７を制御
し、高電圧を下げることによって輝度を抑制しても良
い。また水平駆動用ドライバ１０が図７に示すような電
流源ＣＳで電子放出素子を駆動する場合、不図示の素子
電流Ｉf制御部で定電流源ＣＳの出力電流値Ｉfをコント
ロールし、表示パネル１における発光輝度を抑制しても
良い。

【００５４】また、本実施の形態１では、ＣＰＵ２１に
より表示パネル１の発光輝度を制御しているが、このよ
うな制御をアナログ回路で実現しても良い。

【００５５】［実施の形態２］次に本発明の実施の形態
２の表示パネル１ａを有する画像表示装置の構成を図８
に示す。この図８において、前述の実施の形態１の構成
と共通する構成は同じ番号で示し、その説明を省略す
る。

【００５６】図８において、水平駆動用ドライバ１０
は、前述の図７に示すように構成され、例えば１行（１
走査ライン）の電子放出素子に対応する４８０個のパル
ス幅変調器を有する変調信号発生部９から、画像データ
に比例した時間幅を持つパルス信号を入力し、そのパル
ス信号が出力されている間、表示パネル１ａの列方向配
線に定電流を出力している。

【００５７】本実施の形態２の表示パネル１ａは、垂直
駆動用ドライバ１２に最も近い列に接続されているダミ
ーの電子放出素子５１を備えている。これらダミーの電
子放出素子５１は、前述の実施の形態１の表示パネル１
に画像形成する他の電子放出素子と同一のプロセス形成
された電子放出素子であり、対応する蛍光体を持たない
点が通常の電子放出素子と異なっている。

【００５８】定電流駆動ドライバ５２は、垂直駆動用ド
ライバ１２に最も近い列（即ちダミーの電子放出素子５
１）を、全ての行（全ての走査）に対応して、常時、定
電流で駆動する。ライン電圧検出回路５３は、定電流駆
動ドライバ５２が定電流で表示パネル１ａに出力してい
る列方向配線（変調信号線）の電圧を検出し、その検出
した結果を示す電圧値をライン電圧積分回路５４に出力
する。尚、ライン電圧検出回路５３が接続されている列
方向配線（変調信号線）は、垂直駆動用ドライバ１２に
最も近い列の列方向配線である。

【００５９】前述の図２６に示したように、マトリクス
状に配線された電子放出素子は、行（走査信号）及び列
（変調信号）方向配線のそれぞれに配線抵抗や表示パネ
ル１ａからの電極引き出しのための引き出し配線抵抗が
含まれている。特に、これら引き出し配線抵抗に流れる
電流は、走査信号ライン（行配線）に接続された全ての
電子放出素子の駆動電流の総和となる。

【００６０】後述する電子放出素子の特性図１９によれ
ば、これら電子放出素子に流れる電流が変化しなければ
電子放出素子の電圧も変化しないので、走査信号ライン
（行配線）の引き出し線の配線抵抗による電圧降下に固
定値を加えた値がライン電圧検出回路５３で検出できる
ことになる。このため、ライン電圧検出回路５３は、こ
れら引き出し配線抵抗による電圧降下、即ち、走査信号
ライン（行配線）に接続されている全ての電子放出素子
の駆動電流値の総和を求めることができる。そして、こ
の総和を、例えば１フィールド相当の時間で積分すれ
ば、１フィールドにおける電子放出素子の駆動電流値の
総和、即ち、表示パネル１ａによる画面全体の輝度がわ
かる。

【００６１】ライン電圧積分回路５４は、ライン電圧検
出回路５３の出力信号を、例えば表示画面１フィールド
相当の時定数（以降τとする）で積分し、輝度評価値で
あるところの輝度信号の平均値として検出した検出平均
輝度信号（ｓ１１’）をシステム制御部１４に伝達す
る。また、ライン電圧積分回路５４の時定数を、充電時
定数：τ、放電時定数：数τの時定数を持つ積分回路と
しても良いし、積分時間を１フィールド毎のゲート信号
（ｓ５）（図２参照）により決定し、積分を行っても良
い。

【００６２】こうして検出された検出平均輝度信号（ｓ
１１’）は、図４に示すＡ／Ｄコンバータ２５によって
デジタル信号に変換されてＣＰＵ２１に取り込まれる。
ＣＰＵ２１は、このデジタル化された検出平均輝度信号
と基準値とを比較し、検出平均輝度信号が基準値よりも
大きい場合にＤ／Ａコンバータ２６の出力信号（ｓ１
３）によりコントラスト制御を行う。こうして、水平駆
動用ドライバ１０からの出力パルス幅を抑制することに
より、表示パネル１ａの発光輝度をある基準値以下に制
御することができる。

【００６３】この実施の形態２において、表示パネル１
ａにおける発光輝度を抑制するために、アナログプリプ
ロセス部３のコントラスト制御の他、デジタルプロセス
部６での係数データ（ｓ１５）によるコントラスト制御
を行っても良い。

【００６４】また、素子電流Ｉfの制御信号（ｓ５０）
により、Ｉf制御部５５の出力（ｓ５１）によって、水
平駆動ドライバ１０の定電流源ＣＳによりＩfのコント
ロールを行うことにより、表示パネル１ａの発光輝度を
抑制しても良いし、また信号ｓ１８により高圧発生部１
７を制御して、加速電圧Ｖａを低下させることによって
輝度を抑制しても良い。

【００６５】さらに、この実施の形態２において構成の
簡単化のために以下のような構成としても良い。

【００６６】即ち、ダミーの電子放出素子５１を設け
ず、実際に画像を表示する電子放出素子の列配線（変調
信号ライン）にライン電圧検出回路５３を接続し、その
列配線に印加される電圧を検出する。その検出した電圧
値からライン電圧積分回路５４により検出平均輝度信号
ｓ１１’を求めても良い。

【００６７】実際には、ライン電圧積分回路５４は、ラ
イン電圧検出回路５３の出力信号を、例えば表示画面１
フィールド相当の時定数（以降τとする）で積分し、輝
度評価値であるところの輝度信号の平均値として検出し
た検出平均輝度信号ｓ１１’をシステム制御部１４に伝
達する。また、ライン電圧積分回路５４の時定数を、充
電時定数：τ、放電時定数：数τの時定数を持つ積分回
路としても良いし、ライン電圧積分回路５４は積分時間
を１フィールド毎のゲート信号ｓ５（図２参照）により
決定し、積分を行っても良い。この場合、ライン電圧検
出回路５３が検出している列（変調信号ライン）が駆動
されてない時間は、不図示のゲート回路でライン電圧積
分回路５４に、ライン電圧検出回路５３の出力が入力さ
れないようにする。尚、この積分回路の積分値は画像の
フレーム毎にリセットされるか、または数フレームの長
さに相当する時定数を有しているのが望ましい。また
「明」から「暗」の画像に対する時定数（ｔ２）は、
「暗」から「明」に移行する画像に対する時定数（ｔ
１）よりも大きいほうが望ましいのは前述の場合と同様
である。

【００６８】図９は、走査信号ライン（行配線）の配線
抵抗および引き出し抵抗による電圧降下のシミュレーシ
ョン結果の一例を示す図である。

【００６９】図９において、電子放出素子の番号をＸ軸
に、駆動電流を例えば１［ｍＡ］とした時の走査信号ラ
イン（行配線）の配線抵抗および引き出し抵抗による電
圧降下をＹ軸に示した。このシミュレーションでは一例
として、隣接する素子間の配線抵抗を２．５［ｍΩ］、
引き出し線の配線抵抗を０．２５［Ω］として計算して
いる。図９において、８０１は走査信号ライン（行配
線）に接続されている全ての電子放出素子に駆動電流が
流れている場合を示し、８０２は走査信号ライン（行配
線）に接続されている電子放出素子の内、引き出し線か
ら遠い１／３の数（１６０素子）の電子放出素子にのみ
駆動電流が流れている場合を示し、８０３は走査信号ラ
イン（行配線）に接続されている電子放出素子の内、引
き出し線近傍の１／３の数（１６０素子）の電子放出素
子にのみ駆動電流が流れている場合をそれぞれ示してい
る。

【００７０】図９から明らかなように、引き出し線から
遠くに位置している電子放出素子の走査信号ライン（行
は緯線）の電圧が、同一走査信号ライン（行配線）に接
続されている電子放出素子の駆動状態、即ち、同一走査
信号ライン内の輝度変化によって大きく変化することが
解る。

【００７１】しかしながら、８０２，８０３に示すよう
に、選択されている電子放出素子の場所による依存性も
大きいことが解る。ＴＶ画像のような自然画では、確率
的に輝度分布が偏ることは少なく、それほど精度を必要
としない家庭用ＴＶなどの用途には、引き出し線から遠
くにライン電圧検出回路５３を設け、振幅の大きな輝度
変化に依存する信号としても良いし、逆に高精度を必要
とする用途の場合には、得られる信号の振幅は小さくな
るが、引き出し線から近くにライン電圧検出回路５３を
設け、駆動されている電子放出素子の場所による依存性
を少なくする構成とする。

【００７２】また、この実施の形態２では、実際に画像
を表示する電子放出素子の列配線（変調信号ライン）に
ライン電圧検出回路５３を接続して電圧検出を行う構成
としたが、当然、ライン電圧検出回路５３により、直
接、同一走査信号ラインの電圧を検出しても良い、この
場合、各走査信号ラインに対応してライン電圧検出回路
５３を、各走査信号ラインの所望の場所に設ける必要が
ある。この場合、電圧検出の精度が要求される場合には
引き出し線に近くに配置し、電圧値の振幅を大きく取る
場合には引き出し線から遠くに配置する。

【００７３】図１０は本発明の実施の形態２のシステム
制御部１４における処理を示すフローチャートで、この
処理を実行する制御プログラムはＲＯＭ２２に記憶され
ている。

【００７４】まずステップＳ１１で、ライン電圧積分回
路５４から、輝度評価値であるところの輝度信号の平均
値として検出した検出平均輝度信号（ｓ１１’）をデジ
タル信号に変換したデジタル値をＡ／Ｄ変換器２５より
入力し、ステップＳ１２で、そのデジタル値と基準値と
を比較する。ここで、そのデジタル値が基準値よりも大
きい時はステップＳ１３、ステップＳ１４、ステップＳ
１５或はステップＳ１６のいずれかに進み、表示パネル
１における発光輝度を低下させる。

【００７５】即ち、ステップＳ１３では、信号ｓ５０を
Ｉf制御部５５に出力し、水平駆動ドライバ１０におけ
る素子電流を制御し、表示パネル１における発光輝度を
低下させる。またステップＳ１４では、信号ｓ１３、ｓ
１４をアナログプリプロセス部３に出力し、そこで、Ｒ
ＧＢ信号のレベルを低下させたり、コントラストを低下
させる。またステップＳ１５では、信号ｓ１８により、
表示パネル１の蛍光体に印加する加速電圧Ｖaを低下さ
せて、発光輝度を低下させる。またステップＳ１６で
は、信号ｓ１５を出力して、デジタルプロセス部６にお
けるコントラストを低下させる。尚、これらステップＳ
１３〜Ｓ１６のそれぞれは、排他的に実行されても、或
はこれら各ステップの１つ或は複数、又は全てが並行し
て実行されても良い。

【００７６】尚、以上の実施の形態において、入力信号
としてＴＶ信号を用いたが、本発明はこれに限定するも
のでなく、ＮＴＣＳ，ＰＡＬ，ＳＥＣＡＭやハイビジョ
ンのＭＵＳＥでも同一の考え方で実現できる。さらにＴ
Ｖ信号以外の例えばコンピュータからの表示信号でも良
い。＜本実施の形態の表面伝導型放出素子の製法及び用
途説明＞図１１は、本実施の形態の表示パネル１０００
の外観斜視図であり、その内部構造を示すために表示パ
ネル１０００の１部を切り欠いて示している。

【００７７】図中、１００５はリアプレート、１００６
は側壁、１００７はフェースプレートであり、１００５
〜１００７により表示パネルの内部を真空に維持するた
めの気密容器を形成している。気密容器を組み立てるに
あたっては、各部材の接合部に十分な強度と気密性を保
持させるため封着する必要があるが、例えばフリットガ
ラスを接合部に塗布し、大気中あるいは窒素雰囲気中
で、４００℃〜５００℃で１０分以上焼成することによ
り封着を達成した。気密容器内部を真空に排気する方法
については後述する。

【００７８】リアプレート１００５には、基板１００１
が固定されているが、この基板１００１上には表面伝導
型放出素子１００２がＮ×Ｍ個形成されている（ここで
Ｎ，Ｍは２以上の正の整数であり、目的とする表示画素
数に応じて適宜設定される。例えば、高品位テレビジョ
ンの表示を目的とした表示装置においては、Ｎ＝３００
０，Ｍ＝１０００以上の数を設定することが望ましい。
本実施の形態においては、Ｎ＝３０７２，Ｍ＝１０２４
とした）。前記Ｎ×Ｍ個の表面伝導型放出素子１００２
は、Ｍ本の行方向配線１００３とＮ本の列方向配線１０
０４により単純マトリクス配線されている。前記１００
１〜１００４によって構成される部分をマルチ電子源と
呼ぶ。なお、マルチ電子源の製造方法や構造について
は、後で詳しく述べる。

【００７９】本実施の形態においては、気密容器のリア
プレート１００５にマルチ電子源の基板１００１を固定
する構成としたが、マルチ電子源の基板１００１が十分
な強度を有するものである場合には、気密容器のリアプ
レートとしてマルチ電子源の基板１００１自体を用いて
もよい。

【００８０】また、フェースプレート１００７の下面に
は、蛍光膜１００８が形成されている。本実施の形態の
表示パネル１０００はカラー表示用であるため、蛍光膜
１００８の部分にはＣＲＴの分野で用いられる赤
（Ｒ）、緑（Ｇ）、青（Ｂ）の３原色の蛍光体が塗り分
けられている。各色の蛍光体は、たとえば図１２（Ａ）
に示すようにストライプ状に塗り分けられ、各色の蛍光
体のストライプの間には黒色の導電体１０１０が設けて
ある。この黒色の導電体１０１０を設ける目的は、電子
の照射位置に多少のずれがあっても表示色にずれが生じ
ないようにするためや、外光の反射を防止して表示コン
トラストの低下を防ぐため、更には電子による蛍光膜の
チャージアップを防止するためなどである。黒色の導電
体１０１０には、黒鉛を主成分として用いたが、上記の
目的に適するものであればこれ以外の材料を用いても良
い。

【００８１】また、３原色の蛍光体の塗り分け方は図１
２（Ａ）に示したストライプ状の配列に限られるもので
はなく、たとえば図１２（Ｂ）に示すようなデルタ状配
列や、それ以外の配列であってもよい。なお、モノクロ
ームの表示パネルを作成する場合には、単色の蛍光体材
料を蛍光膜１００８に用いればよく、また黒色導電材料
は必ずしも用いなくともよい。

【００８２】また、蛍光膜１００８のリアプレート側の
面には、ＣＲＴの分野では公知のメタルバック１００９
を設けてある。このメタルバック１００９を設けた目的
は、蛍光膜１００８が発する光の一部を鏡面反射して光
利用率を向上させるため、負イオンの衝突から蛍光膜１
００８を保護するため、電子を加速する電圧を印加する
ための電極として作用させるため、蛍光膜１００８を励
起した電子の導電路として作用させるためなどである。
このメタルバック１００９は、蛍光膜１００８をフェー
スプレート基板１００７上に形成した後、蛍光膜表面を
平滑化処理し、その上にアルミニウムを真空蒸着する方
法により形成した。なお、蛍光膜１００８に低電圧用の
蛍光体材料を用いた場合には、メタルバック１００９は
用いない。

【００８３】また、本実施の形態では用いなかったが、
加速電圧の印加用や蛍光膜の導電性向上を目的として、
フェースプレート基板１００７と蛍光膜１００８との間
に、例えばＩＴＯを材料とする透明電極を設けてもよ
い。

【００８４】また、Ｄx1〜ＤxMおよびＤy1〜ＤyNおよび
Ｈｖは、当該表示パネル１０００と不図示の電気回路と
を電気的に接続するために設けた気密構造の電気接続用
端子である。Ｄx1〜ＤxMはマルチ電子源の行方向配線１
００３と、Ｄy1〜ＤyNはマルチ電子源の列方向配線１０
０４と、Ｈｖはフェースプレートのメタルバック１００
９とそれぞれ電気的に接続している。

【００８５】また、気密容器内部を真空に排気するに
は、気密容器を組み立てた後、不図示の排気管と真空ポ
ンプとを接続し、気密容器内を１０のマイナス７乗［to
rr］程度の真空度まで排気する。その後、排気管を封止
するが、気密容器内の真空度を維持するために、封止の
直前あるいは封止後に気密容器内の所定の位置にゲッタ
ー膜（不図示）を形成する。ゲッター膜とは、たとえば
Ｂａを主成分とするゲッター材料をヒータもしくは高周
波加熱により加熱し蒸着して形成した膜であり、該ゲッ
ター膜の吸着作用により気密容器内は１×１０マイナス
５乗ないしは１×１０マイナス７乗［torr］の真空度に
維持される。

【００８６】以上、本発明の実施の形態の表示パネル１
０００の基本構成と製法を説明した。

【００８７】次に、この実施の形態の表示パネル１００
０に用いたマルチ電子源の製造方法について説明する。
本実施の形態の画像表示装置に用いるマルチ電子源は、
表面伝導型放出素子を単純マトリクス配線した電子源で
あれば、表面伝導型放出素子の材料や形状あるいは製法
に制限はない。しかしながら、本願発明者らは、表面伝
導型放出素子の中では、電子放出部もしくはその周辺部
を微粒子膜から形成したものが電子放出特性に優れ、し
かも製造が容易に行えることを見出している。したがっ
て、高輝度で大画面の画像表示装置のマルチ電子源に用
いるには、最も好適であると言える。そこで、上記実施
の形態の表示パネルにおいては、電子放出部もしくはそ
の周辺部を微粒子膜から形成した表面伝導型放出素子を
用いた。そこで、まず好適な表面伝導型放出素子につい
て基本的な構成と製法および特性を説明し、その後で多
数の素子を単純マトリクス配線したマルチ電子源の構造
について述べる。

【００８８】（表面伝導型放出素子の好適な素子構成と
製法）電子放出部もしくはその周辺部を微粒子膜から形
成する表面伝導型放出素子の代表的な構成には、平面型
と垂直型の２種類があげられる。

【００８９】（平面型の表面伝導型放出素子）まず最初
に、平面型の表面伝導型放出素子の素子構成と製法につ
いて説明する。図１３に示すのは、平面型の表面伝導型
放出素子の構成を説明するための平面図（Ａ）および断
面図（Ｂ）である。図中、１１０１は基板、１１０２と
１１０３は素子電極、１１０４は導電性薄膜、１１０５
は通電フォーミング処理により形成した電子放出部、１
１１３は通電活性化処理により形成した薄膜である。

【００９０】基板１１０１としては、たとえば、石英ガ
ラスや青板ガラスをはじめとする各種ガラス基板や、ア
ルミナをはじめとする各種セラミクス基板、あるいは上
述の各種基板上に、例えばＳｉＯ2を材料とする絶縁層
を積層した基板などを用いることができる。

【００９１】また、基板１１０１上に基板面と平行に対
向して設けられた素子電極１１０２と１１０３は、導電
性を有する材料によって形成されている。たとえば、Ｎ
ｉ，Ｃｒ，Ａｕ，Ｍｏ，Ｗ，Ｐｔ，Ｔｉ，Ｃｕ，Ｐｄ，
Ａｇ等をはじめとする金属、あるいはこれらの金属の合
金、あるいはＩｎ2Ｏ3−ＳｎＯ2をはじめとする金属酸
化物、ポリシリコンなどの半導体、などの中から適宜材
料を選択して用いればよい。電極を形成するには、たと
えば真空蒸着などの製膜技術とフォトリソグラフィ、エ
ッチングなどのパターニング技術を組み合わせて用いれ
ば容易に形成できるが、それ以外の方法（たとえば印刷
技術）を用いて形成してもさしつかえない。

【００９２】素子電極１１０２と１１０３の形状は、当
該電子放出素子の応用目的に合わせて適宜設計される。
一般的には、電極間隔Ｌは通常は数百オングストローム
から数百マイクロメータの範囲から適当な数値を選んで
設計されるが、なかでも表示装置に応用するために好ま
しいのは数マイクロメータより数十マイクロメータの範
囲である。また、素子電極の厚さｄについては、通常は
数百オングストロームから数マイクロメータの範囲から
適当な数値が選ばれる。

【００９３】また、導電性薄膜１１０４の部分には微粒
子膜を用いる。ここで述べた微粒子膜とは、構成要素と
して多数の微粒子を含んだ膜（島状の集合体も含む）の
ことをさす。微粒子膜を微視的に調べれば、通常は、個
々の微粒子が離間して配置された構造か、あるいは微粒
子が互いに隣接した構造か、あるいは微粒子が互いに重
なり合った構造が観測される。

【００９４】微粒子膜に用いた微粒子の粒径は、数オン
グストロームから数千オングストロームの範囲に含まれ
るものであるが、中でも好ましいのは１０オングストロ
ームから２００オングストロームの範囲のものである。
また、微粒子膜の膜厚は、以下に述べるような諸条件を
考慮して適宜設定される。即ち、素子電極１１０２或は
１１０３と電気的に良好に接続するのに必要な条件、後
述する通電フォーミングを良好に行うのに必要な条件、
微粒子膜自身の電気抵抗を後述する適宜の値にするため
に必要な条件、などである。具体的には、数オングスト
ロームから数千オングストロームの範囲のなかで設定す
るが、なかでも好ましいのは１０オングストロームから
５００オングストロームの間である。

【００９５】また、微粒子膜を形成するのに用いられう
る材料としては、たとえば、Ｐｄ，Ｐｔ，Ｒｕ，Ａｇ，
Ａｕ，Ｔｉ，Ｉｎ，Ｃｕ，Ｃｒ，Ｆｅ，Ｚｎ，Ｓｎ，Ｔ
ａ，Ｗ，Ｐｂなどをはじめとする金属や、ＰｄＯ，Ｓｎ
Ｏ2，Ｉｎ2Ｏ3，ＰｂＯ，Ｓｂ2Ｏ3などをはじめとする
酸化物や、ＨｆＢ2，ＺｒＢ2，ＬａＢ6，ＣｅＢ6，ＹＢ
4，ＧｄＢ4などをはじめとする硼化物や、ＴｉＣ，Ｚｒ
Ｃ，ＨｆＣ，ＴａＣ，ＳｉＣ，ＷＣなどをはじめとする
炭化物や、ＴｉＮ，ＺｒＮ，ＨｆＮ，などをはじめとす
る窒化物や、Ｓｉ，Ｇｅ，などをはじめとする半導体
や、カーボン、などがあげられ、これらの中から適宜選
択される。

【００９６】以上述べたように、導電性薄膜１１０４を
微粒子膜で形成したが、そのシート抵抗値については、
１０の３乗から１０の７乗［オーム／□］の範囲に含ま
れるよう設定した。

【００９７】なお、導電性薄膜１１０４と素子電極１１
０２および１１０３とは、電気的に良好に接続されるの
が望ましいため、互いの一部が重なりあうような構造を
とっている。その重なり方は、図１３の例においては、
下から、基板、素子電極、導電性薄膜の順序で積層した
が、場合によっては下から基板、導電性薄膜、素子電
極、の順序で積層してもさしつかえない。

【００９８】また、電子放出部１１０５は、導電性薄膜
１１０４の一部に形成された亀裂状の部分であり、電気
的には周囲の導電性薄膜よりも高抵抗な性質を有してい
る。この亀裂は、導電性薄膜１１０４に対して、後述す
る通電フォーミングの処理を行うことにより形成する。
亀裂内には、数オングストロームから数百オングストロ
ームの粒径の微粒子を配置する場合がある。なお、実際
の電子放出部の位置や形状を精密かつ正確に図示するの
は困難なため、図１３においては模式的に示した。

【００９９】また、薄膜１１１３は、炭素もしくは炭素
化合物よりなる薄膜で、電子放出部１１０５およびその
近傍を被覆している。薄膜１１１３は、通電フォーミン
グ処理後に、後述する通電活性化の処理を行うことによ
り形成する。

【０１００】薄膜１１１３は、単結晶グラファイト、多
結晶グラファイト、非晶質カーボン、のいずれかか、も
しくはその混合物であり、膜厚は５００［オングストロ
ーム］以下とするが、３００［オングストローム］以下
とするのがさらに好ましい。なお、実際の薄膜１１１３
の位置や形状を精密に図示するのは困難なため、図１３
においては模式的に示した。また、平面図（Ａ）におい
ては、薄膜１１１３の一部を除去した素子を図示した。

【０１０１】以上、好ましい素子の基本構成を述べた
が、実施の形態においては以下のような素子を用いた。
すなわち、基板１１０１には青板ガラスを用い、素子電
極１１０２と１１０３にはＮｉ薄膜を用いた。素子電極
の厚さｄは１０００［オングストローム］、電極間隔Ｌ
は２［マイクロメータ］とした。

【０１０２】微粒子膜の主要材料としてＰｄもしくはＰ
ｄＯを用い、微粒子膜の厚さは約１００［オングストロ
ーム］、幅Ｗは１００［マイクロメータ］とした。

【０１０３】次に、好適な平面型の表面伝導型放出素子
の製造方法について説明する。図１４（ａ）〜（ｄ）
は、表面伝導型放出素子の製造工程を説明するための断
面図で、各部材の表記は前記図１３と同一である。

【０１０４】（１）まず、図１４（ａ）に示すように、
基板１１０１上に素子電極１１０２および１１０３を形
成する。これら電極を形成するにあたっては、予め基板
１１０１を洗剤、純水、有機溶剤を用いて十分に洗浄
後、素子電極の材料を堆積させる（堆積する方法として
は、たとえば、蒸着法やスパッタ法などの真空成膜技術
を用ればよい）。その後、堆積した電極材料を、フォト
リソグラフィー・エッチング技術を用いてパターニング
し、（ａ）に示した一対の素子電極（１１０２と１１０
３）を形成する。

【０１０５】（２）次に、同図（ｂ）に示すように、導
電性薄膜１１０４を形成する。この導電性薄膜１１０４
を形成するにあたっては、まず前記（ａ）の基板に有機
金属溶液を塗布して乾燥し、加熱焼成処理して微粒子膜
を成膜した後、フォトリソグラフィー・エッチングによ
り所定の形状にパターニングする。ここで、有機金属溶
液とは、導電性薄膜に用いる微粒子の材料を主要元素と
する有機金属化合物の溶液である（具体的には、本実施
の形態では主要元素としてＰｄを用いた。また、実施の
形態では塗布方法として、ディッピング法を用いたが、
それ以外のたとえばスピンナー法やスプレー法を用いて
もよい）。

【０１０６】また、微粒子膜で作られる導電性薄膜の成
膜方法としては、本実施の形態で用いた有機金属溶液の
塗布による方法以外の、たとえば真空蒸着法やスパッタ
法、あるいは化学的気相堆積法などを用いる場合もあ
る。

【０１０７】（３）次に、同図（ｃ）に示すように、フ
ォーミング用電源１１１０から素子電極１１０２と１１
０３の間に適宜の電圧を印加し、通電フォーミング処理
を行って、電子放出部１１０５を形成する。

【０１０８】この通電フォーミング処理とは、微粒子膜
で作られた導電性薄膜１１０４に通電を行って、その一
部を適宜に破壊、変形、もしくは変質せしめ、電子放出
を行うのに好適な構造に変化させる処理のことである。
微粒子膜で作られた導電性薄膜のうち電子放出を行うの
に好適な構造に変化した部分（即ち、電子放出部１１０
５）においては、薄膜に適当な亀裂が形成されている。
なお、電子放出部１１０５が形成される前と比較する
と、形成された後は素子電極１１０２と１１０３の間で
計測される電気抵抗は大幅に増加する。

【０１０９】通電方法をより詳しく説明するために、図
１５に、フォーミング用電源１１１０から印加する適宜
の電圧波形の一例を示す。微粒子膜で作られた導電性薄
膜をフォーミングする場合には、パルス状の電圧が好ま
しく、本実施の形態の場合には同図に示したようにパル
ス幅Ｔ１の三角波パルスをパルス間隔Ｔ２で連続的に印
加した。その際には、三角波パルスの波高値Ｖｐｆを、
順次昇圧した。また、電子放出部１１０５の形成状況を
モニタするためのモニタパルスＰｍを適宜の間隔で三角
波パルスの間に挿入し、その際に流れる電流を電流計１
１１１で計測した。

【０１１０】実施の形態においては、例えば１０のマイ
ナス５乗［torr］程度の真空雰囲気下において、例えば
パルス幅Ｔ１を１［ミリ秒］、パルス間隔Ｔ２を１０
［ミリ秒］とし、波高値Ｖｐｆを１パルスごとに０．１
［Ｖ］ずつ昇圧した。そして、三角波を５パルス印加す
るたびに１回の割りで、モニタパルスＰｍを挿入した。
フォーミング処理に悪影響を及ぼすことがないように、
モニタパルスの電圧Ｖｐｍは０．１［Ｖ］に設定した。
そして、素子電極１１０２と１１０３の間の電気抵抗が
１×１０の６乗［オーム］になった段階、すなわちモニ
タパルス印加時に電流計１１１１で計測される電流が１
×１０のマイナス７乗［Ａ］以下になった段階で、フォ
ーミング処理にかかわる通電を終了した。

【０１１１】なお、上記の方法は、本実施例の表面伝導
型放出素子に関する好ましい方法であり、例えば微粒子
膜の材料や膜厚、あるいは素子電極間隔Ｌなど表面伝導
型放出素子の設計を変更した場合には、それに応じて通
電の条件を適宜変更するのが望ましい。

【０１１２】（４）次に、図１４（ｄ）に示すように、
活性化用電源１１１２から素子電極１１０２と１１０３
の間に適宜の電圧を印加し、通電活性化処理を行って、
電子放出特性の改善を行う。この通電活性化処理とは、
前記通電フォーミング処理により形成された電子放出部
１１０５に適宜の条件で通電を行って、その近傍に炭素
もしくは炭素化合物を堆積せしめる処理のことである。
（図においては、炭素もしくは炭素化合物よりなる堆積
物を部材１１１３として模式的に示した）。なお、通電
活性化処理を行うことにより、行う前と比較して、同じ
印加電圧における放出電流を典型的には１００倍以上に
増加させることができる。

【０１１３】具体的には、１０のマイナス４乗ないし１
０のマイナス５乗［torr］の範囲内の真空雰囲気中で、
電圧パルスを定期的に印加することにより、真空雰囲気
中に存在する有機化合物を起源とする炭素もしくは炭素
化合物を堆積させる。堆積物１１１３は、単結晶グラフ
ァイト、多結晶グラファイト、非晶質カーボン、のいず
れかか、もしくはその混合物であり、膜厚は５００［オ
ングストローム］以下、より好ましくは３００［オング
ストローム］以下である。

【０１１４】通電方法をより詳しく説明するために、図
１６（ａ）に、活性化用電源１１１２から印加する適宜
の電圧波形の一例を示す。本実施の形態においては、一
定電圧の矩形波を定期的に印加して通電活性化処理を行
ったが、具体的には，矩形波の電圧Ｖａｃは１４
［Ｖ］，パルス幅Ｔ３は、１［ミリ秒］，パルス間隔Ｔ
４は１０［ミリ秒］とした。なお、上述の通電条件は、
本実施の形態の表面伝導型放出素子に関する好ましい条
件であり、表面伝導型放出素子の設計を変更した場合に
は、それに応じて条件を適宜変更するのが望ましい。

【０１１５】図１４（ｄ）に示す１１１４は、該表面伝
導型放出素子から放出される放出電流Ｉeを捕捉するた
めのアノード電極で、直流高電圧電源１１１５および電
流計１１１６が接続されている。（なお、基板１１０１
を、表示パネルの中に組み込んでから活性化処理を行う
場合には、表示パネルの蛍光面をアノード電極１１１４
として用いる）。活性化用電源１１１２から電圧を印加
する間、電流計１１１６で放出電流Ｉeを計測して通電
活性化処理の進行状況をモニタし、活性化用電源１１１
２の動作を制御する。電流計１１１６で計測された放出
電流Ｉeの一例を図１６（ｂ）に示す。活性化電源１１
１２からパルス電圧を印加しはじめると、時間の経過と
ともに放出電流Ｉeは増加するが、やがて飽和してほと
んど増加しなくなる。このように、放出電流Ｉeがほぼ
飽和した時点で活性化用電源１１１２からの電圧印加を
停止し、通電活性化処理を終了する。

【０１１６】なお、上述の通電条件は、本実施の形態の
表面伝導型放出素子に関する好ましい条件であり、表面
伝導型放出素子の設計を変更した場合には、それに応じ
て条件を適宜変更するのが望ましい。

【０１１７】以上のようにして、図１４（ｅ）に示す平
面型の表面伝導型放出素子を製造した。

【０１１８】（垂直型の表面伝導型放出素子）次に、電
子放出部もしくはその周辺を微粒子膜から形成した表面
伝導型放出素子のもうひとつの代表的な構成、すなわち
垂直型の表面伝導型放出素子の構成について説明する。

【０１１９】図１７は、本実施の形態の垂直型の基本構
成を説明するための模式的な断面図であり、図中の１２
０１は基板、１２０２と１２０３は素子電極、１２０６
は段差形成部材、１２０４は微粒子膜を用いた導電性薄
膜、１２０５は通電フォーミング処理により形成した電
子放出部、１２１３は通電活性化処理により形成した薄
膜、である。

【０１２０】垂直型が先に説明した平面型と異なる点
は、素子電極のうちの片方（１２０２）が段差形成部材
１２０６上に設けられており、導電性薄膜１２０４が段
差形成部材１２０６の側面を被覆している点にある。し
たがって、前記図１３の平面型における素子電極間隔Ｌ
は、垂直型においては段差形成部材１２０６の段差高Ｌ
ｓとして設定される。なお、基板１２０１、素子電極１
２０２および１２０３、微粒子膜を用いた導電性薄膜１
２０４、については、前記平面型の説明中に列挙した材
料を同様に用いることが可能である。また、段差形成部
材１２０６には、たとえばＳｉＯ2 のような電気的に絶
縁性の材料を用いる。

【０１２１】次に、垂直型の表面伝導型放出素子の製法
について説明する。図１８（ａ）〜（ｆ）は、製造工程
を説明するための断面図で、各部材の表記は前記図１７
と同一である。

【０１２２】（１）まず、図１８（ａ）に示すように、
基板１２０１上に素子電極１２０３を形成する。

【０１２３】（２）次に、同図（ｂ）に示すように、段
差形成部材を形成するための絶縁層を積層する。絶縁層
は、たとえばＳｉＯ2 をスパッタ法で積層すればよい
が、たとえば真空蒸着法や印刷法などの他の成膜方法を
用いてもよい。

【０１２４】３）次に、同図（ｃ）に示すように、絶縁
層の上に素子電極１２０２を形成する。

【０１２５】４）次に、同図（ｄ）に示すように、絶縁
層の一部を、たとえばエッチング法を用いて除去し、素
子電極１２０３を露出させる。

【０１２６】５）次に、同図（ｅ）に示すように、微粒
子膜を用いた導電性薄膜１２０４を形成する。形成する
には、前記平面型の場合と同じく、たとえば塗布法など
の成膜技術を用いればよい。

【０１２７】６）次に、前記平面型の場合と同じく、通
電フォーミング処理を行い、電子放出部を形成する（図
１４（ｃ）を用いて説明した平面型の通電フォーミング
処理と同様の処理を行えばよい）。

【０１２８】（７）次に、前記平面型の場合と同じく、
通電活性化処理を行い、電子放出部近傍に炭素もしくは
炭素化合物を堆積させる（図１４（ｄ）を用いて説明し
た平面型の通電活性化処理と同様の処理を行えばよ
い）。

【０１２９】以上のようにして、図１８（ｆ）に示す垂
直型の表面伝導型放出素子を製造した。

【０１３０】（表示装置に用いた表面伝導型放出素子の
特性）以上、平面型と垂直型の表面伝導型放出素子につ
いて素子構成と製法を説明したが、次に表示装置に用い
た素子の特性について述べる。

【０１３１】図１９に、本実施の形態の表示装置に用い
た素子の（放出電流Ｉe）対（素子印加電圧Ｖf）特性、
および（素子電流Ｉf）対（素子印加電圧Ｖf）特性の典
型的な例を示す。なお、放出電流Ｉeは素子電流Ｉfに比
べて著しく小さく、同一尺度で図示するのが困難である
うえ、これらの特性は素子の大きさや形状等の設計パラ
メータを変更することにより変化するものであるため、
２本のグラフは各々任意単位で図示した。

【０１３２】表示装置に用いた素子は、放出電流Ｉeに
関して以下に述べる３つの特性を有している。

【０１３３】第一に、ある電圧（これを閾値電圧Ｖthと
呼ぶ）以上の大きさの電圧を素子に印加すると急激に放
出電流Ｉeが増加するが、一方、閾値電圧Ｖth未満の電
圧では放出電流Ｉeはほとんど検出されない。すなわ
ち、放出電流Ｉeに関して、明確な閾値電圧Ｖthを持っ
た非線形素子である。

【０１３４】第二に、放出電流Ｉeは素子に印加する電
圧Ｖfに依存して変化するため、電圧Ｖfで放出電流Ｉe
の大きさを制御できる。

【０１３５】第三に、素子に印加する電圧Ｖfに対して
素子から放出される電流Ｉeの応答速度が速いため、電
圧Ｖfを印加する時間の長さによって素子から放出され
る電子の電荷量を制御できる。

【０１３６】以上のような特性を有するため、表面伝導
型放出素子を表示装置に好適に用いることができた。た
とえば多数の素子を表示画面の画素に対応して設けた表
示装置において、第一の特性を利用すれば、表示画面を
順次走査して表示を行うことが可能である。すなわち、
駆動中の素子には所望の発光輝度に応じて閾値電圧Ｖth
以上の電圧を適宜印加し、非選択状態の素子には閾値電
圧Ｖth未満の電圧を印加する。駆動する素子を順次切り
替えてゆくことにより、表示画面を順次走査して表示を
行うことが可能である。

【０１３７】また、第二の特性かまたは第三の特性を利
用することにより、発光輝度を制御することができるた
め、諧調表示を行うことが可能である。

【０１３８】（多数素子を単純マトリクス配線したマル
チ電子源の構造）次に、上述の表面伝導型放出素子を基
板上に配列して単純マトリクス配線したマルチ電子源の
構造について述べる。

【０１３９】図２０に示すのは、前記図１１の表示パネ
ル１０００に用いたマルチ電子源の平面図である。基板
１００１上には、前記図１３で示したものと同様な表面
伝導型放出素子が配列され、これらの素子は行方向配線
電極１００３と列方向配線電極１００４により単純マト
リクス状に配線されている。行方向配線電極１００３と
列方向配線電極１００４の交差する部分には、電極間に
絶縁層（不図示）が形成されており、電気的な絶縁が保
たれている。

【０１４０】図２０のＡ−Ａ’に沿った断面を図２１に
示す。

【０１４１】なお、このような構造のマルチ電子源は、
あらかじめ基板上に行方向配線電極１００３、列方向配
線電極１００４、電極間絶縁層（不図示）、および表面
伝導型放出素子の素子電極と導電性薄膜を形成した後、
行方向配線電極１００３および列方向配線電極１００４
を介して各素子に給電して通電フォーミング処理と通電
活性化処理を行うことにより製造した。

【０１４２】図２２は、前記説明の表面伝導型放出素子
を電子源として用いたディスプレイパネルに、例えばテ
レビジョン放送をはじめとする種々の画像情報源より提
供される画像情報を表示できるように構成した多機能表
示装置の一例を示すための図である。図中、１０００は
前述したディスプレイパネル、２１０１はディスプレイ
パネルの駆動回路、２１０２はディスプレイコントロー
ラ、２１０３はマルチプレクサ、２１０４はデコーダ、
２１０５は入出力インターフェース回路、２１０６はＣ
ＰＵ、２１０７は画像生成回路、２１０８および２１０
９および２１１０は画像メモリインターフェース回路、
２１１１は画像入力インターフェース回路、２１１２お
よび２１１３はＴＶ信号受信回路、２１１４は入力部で
ある。

【０１４３】（なお、本表示装置は、例えばテレビジョ
ン信号のように映像情報と音声情報の両方を含む信号を
受信する場合には、当然映像の表示と同時に音声を再生
するものであるが、本発明の特徴と直接関係しない音声
情報の受信，分離，再生，処理，記憶などに関する回路
やスピーカなどについては説明を省略する。）以下、画
像信号の流れに沿って各部の機能を説明してゆく。

【０１４４】まず、ＴＶ信号受信回路２１１３は、例え
ば電波や空間光通信などのような無線伝送系を用いて伝
送されるＴＶ画像信号を受信するための回路である。受
信するＴＶ信号の方式は特に限られるものではなく、例
えば、ＮＴＳＣ方式、ＰＡＬ方式、ＳＥＣＡＭ方式など
の諸方式でもよい。また、これらよりさらに多数の走査
線よりなるＴＶ信号（例えばＭＵＳＥ方式をはじめとす
るいわゆる高品位ＴＶ）は、大面積化や大画素数化に適
した前記ディスプレイパネルの利点を生かすのに好適な
信号源である。ＴＶ信号受信回路２１１３で受信された
ＴＶ信号は、デコーダ２１０４に出力される。

【０１４５】また、ＴＶ信号受信回路２１１２は、例え
ば同軸ケーブルや光ファイバーなどのような有線伝送系
を用いて伝送されるＴＶ画像信号を受信するための回路
である。前記ＴＶ信号受信回路２１１３と同様に、受信
するＴＶ信号の方式は特に限られるものではなく、また
本回路で受信されたＴＶ信号もデコーダ２１０４に出力
される。

【０１４６】また、画像入力インターフェース回路２１
１１は、例えばＴＶカメラや画像読み取りスキャナなど
の画像入力装置から供給される画像信号を取り込むため
の回路で、取り込まれた画像信号はデコーダ２１０４に
出力される。

【０１４７】また、画像メモリインターフェース回路２
１１０は、ビデオテープレコーダ（以下ＶＴＲと略す）
に記憶されている画像信号を取り込むための回路で、取
り込まれた画像信号はデコーダ２１０４に出力される。

【０１４８】また、画像メモリインターフェース回路２
１０９は、ビデオディスクに記憶されている画像信号を
取り込むための回路で、取り込まれた画像信号はデコー
ダ２１０４に出力される。

【０１４９】また、画像メモリインターフェース回路２
１０８は、いわゆる静止画ディスクのように、静止画像
データを記憶している装置から画像信号を取り込むため
の回路で、取り込まれた静止画像データはデコーダ２１
０４に出力される。

【０１５０】また、入出力インターフェース回路２１０
５は、本表示装置と、外部のコンピュータもしくはコン
ピュータネットワークもしくはプリンタなどの出力装置
とを接続するための回路である。画像データや文字デー
タ・図形情報の入出力を行うのはもちろんのこと、場合
によっては本表示装置の備えるＣＰＵ２１０６と外部と
の間で制御信号や数値データの入出力などを行うことも
可能である。

【０１５１】また、画像生成回路２１０７は、前記入出
力インターフェース回路２１０５を介して外部から入力
される画像データや文字・図形情報や、あるいはＣＰＵ
２１０６より出力される画像データや文字・図形情報に
基づき表示用画像データを生成するための回路である。
本回路の内部には、例えば画像データや文字・図形情報
を蓄積するための書き換え可能メモリや、文字コードに
対応する画像パターンが記憶されている読みだし専用メ
モリや、画像処理を行うためのプロセッサなどをはじめ
として画像の生成に必要な回路が組み込まれている。本
回路により生成された表示用画像データは、デコーダ２
１０４に出力されるが、場合によっては前記入出力イン
ターフェース回路２１０５を介して外部のコンピュータ
ネットワークやプリンタ入出力することも可能である。

【０１５２】また、ＣＰＵ２１０６は、主として本表示
装置の動作制御や、表示画像の生成や選択や編集に関わ
る作業を行う。

【０１５３】例えば、マルチプレクサ２１０３に制御信
号を出力し、ディスプレイパネルに表示する画像信号を
適宜選択したり組み合わせたりする。また、その際には
表示する画像信号に応じてディスプレイパネルコントロ
ーラ２１０２に対して制御信号を発生し、画面表示周波
数や走査方法（例えばインターレースかノンインターレ
ースか）や一画面の走査線の数など表示装置の動作を適
宜制御する。

【０１５４】また、前記画像生成回路２１０７に対して
画像データや文字・図形情報を直接出力したり、あるい
は前記入出力インターフェース回路２１０５を介して外
部のコンピュータやメモリをアクセスして画像データや
文字・図形情報を入力する。

【０１５５】なお、ＣＰＵ２１０６は、むろんこれ以外
の目的の作業にも関わるものであっても良い。例えば、
パーソナルコンピュータやワードプロセッサなどのよう
に、情報を生成したり処理する機能に直接関わっても良
い。

【０１５６】あるいは、前述したように入出力インター
フェース回路２１０５を介して外部のコンピュータネッ
トワークと接続し、例えば数値計算などの作業を外部機
器と協同して行っても良い。

【０１５７】また、入力部２１１４は、前記ＣＰＵ２１
０６に使用者が命令やプログラム、あるいはデータなど
を入力するためのものであり、例えばキーボードやマウ
スのほか、ジョイスティック，バーコードリーダー，音
声認識装置など多様な入力機器を用いる事が可能であ
る。

【０１５８】また、デコーダ２１０４は、前記２１０７
ないし２１１３より入力される種々の画像信号を３原色
信号、または輝度信号とＩ信号，Ｑ信号に逆変換するた
めの回路である。なお、同図中に点線で示すように、デ
コーダ２１０４は内部に画像メモリを備えるのが望まし
い。これは、例えばＭＵＳＥ方式をはじめとして、逆変
換するに際して画像メモリを必要とするようなテレビ信
号を扱うためである。また、画像メモリを備えることに
より、静止画の表示が容易になる、あるいは前記画像生
成回路２１０７およびＣＰＵ２１０６と協同して画像の
間引き，補間，拡大，縮小，合成をはじめとする画像処
理や編集が容易に行えるようになるという利点が生まれ
るからである。

【０１５９】また、マルチプレクサ２１０３は、前記Ｃ
ＰＵ２１０６より入力される制御信号に基づき表示画像
を適宜選択するものである。すなわち、マルチプレクサ
２１０３はデコーダ２１０４から入力される逆変換され
た画像信号のうちから所望の画像信号を選択して駆動回
路２１０１に出力する。その場合には、一画面表示時間
内で画像信号を切り替えて選択することにより、いわゆ
る多画面テレビのように、一画面を複数の領域に分けて
領域によって異なる画像を表示することも可能である。

【０１６０】また、ディスプレイパネルコントローラ２
１０２は、前記ＣＰＵ２１０６より入力される制御信号
に基づき駆動回路２１０１の動作を制御するための回路
である。

【０１６１】まず、ディスプレイパネルの基本的な動作
にかかわるものとして、例えばディスプレイパネルの駆
動用電源（図示せず）の動作シーケンスを制御するため
の信号を駆動回路２１０１に対して出力する。また、デ
ィスプレイパネルの駆動方法に関わるものとして、例え
ば画面表示周波数や走査方法（例えばインターレースか
ノンインターレースか）を制御するための信号を駆動回
路２１０１に対して出力する。

【０１６２】また、場合によっては表示画像の輝度やコ
ントラストや色調やシャープネスといった画質の調整に
関わる制御信号を駆動回路２１０１に対して出力する場
合もある。

【０１６３】また、駆動回路２１０１は、ディスプレイ
パネル１０００に印加する駆動信号を発生するための回
路であり、前記マルチプレクサ２１０３から入力される
画像信号と、前記ディスプレイパネルコントローラ２１
０２より入力される制御信号に基づいて動作するもので
ある。

【０１６４】以上、各部の機能を説明したが、図２２に
例示した構成により、本表示装置においては多様な画像
情報源より入力される画像情報をディスプレイパネル１
０００に表示する事が可能である。すなわち、テレビジ
ョン放送をはじめとする各種の画像信号はデコーダ２１
０４において逆変換された後、マルチプレクサ２１０３
において適宜選択され、駆動回路２１０１に入力され
る。一方、ディスプレイコントローラ２１０２は、表示
する画像信号に応じて駆動回路２１０１の動作を制御す
るための制御信号を発生する。駆動回路２１０１は、上
記画像信号と制御信号に基づいてディスプレイパネル１
０００に駆動信号を印加する。これにより、ディスプレ
イパネル１０００において画像が表示される。これらの
一連の動作は、ＣＰＵ２１０６により統括的に制御され
る。

【０１６５】また、本表示装置においては、前記デコー
ダ２１０４に内蔵する画像メモリや、画像生成回路２１
０７およびＣＰＵ２１０６が関与することにより、単に
複数の画像情報の中から選択したものを表示するだけで
なく、表示する画像情報に対して、例えば拡大，縮小，
回転，移動，エッジ強調，間引き，補間，色変換，画像
の縦横比変換などをはじめとする画像処理や、合成，消
去，接続，入れ換え，はめ込みなどをはじめとする画像
編集を行う事も可能である。また、本実施例の説明では
特に触れなかったが、上記画像処理や画像編集と同様
に、音声情報に関しても処理や編集を行うための専用回
路を設けても良い。

【０１６６】したがって、本表示装置は、テレビジョン
放送の表示機器，テレビ会議の端末機器，静止画像およ
び動画像を扱う画像編集機器，コンピュータの端末機
器，ワードプロセッサをはじめとする事務用端末機器，
ゲーム機などの機能を一台で兼ね備える事が可能で、産
業用あるいは民生用として極めて応用範囲が広い。

【０１６７】なお、上記図２２は、表面伝導型放出素子
を電子源とするディスプレイパネルを用いた表示装置の
構成の一例を示したにすぎず、これのみに限定されるも
のではない事は言うまでもない。例えば、図２２の構成
要素のうち使用目的上必要のない機能に関わる回路は省
いても差し支えない。またこれとは逆に、使用目的によ
ってはさらに構成要素を追加しても良い。例えば、本表
示装置をテレビ電話機として応用する場合には、テレビ
カメラ，音声マイク，照明機，モデムを含む送受信回路
などを構成要素に追加するのが好適である。

【０１６８】本表示装置においては、とりわけ表面伝導
型放出素子を電子源とするディスプレイパネルが容易に
薄形化できるため、表示装置全体の奥行きを小さくする
ことが可能である。それに加えて、表面伝導型放出素子
を電子源とするディスプレイパネルは大画面化が容易で
輝度が高く視野角特性にも優れるため、本表示装置は臨
場感あふれ迫力に富んだ画像を視認性良く表示する事が
可能である。

【０１６９】以上説明したように本実施の形態によれ
ば、画像表示装置の平均輝度をある基準値以下に抑制す
ることが出来、画像表示装置の消費電力や蛍光板での発
熱を抑えることができる。

【０１７０】平均輝度で制御することにより、例えば画
像中心部の主要対象の輝度が高くその周辺は低いような
画像入力信号の場合、主要対象の輝度を落とすことなく
良好表示を行うことができる。

【０１７１】

【発明の効果】以上説明したように本発明によれば、発
光輝度に直接関係する放出電流を測定することなく発光
輝度を検出して、平均輝度が所定値以上にならないよう
に制御することにより、消費電力の増大や蛍光体の発熱
を抑えることができるという効果がある。

【０１７２】また本発明によれば、高圧下での微弱電流
を高精度に測定する問題を回避し、簡単な方法でより精
度良く発光輝度を求めて、消費電力の増大や発熱を抑え
ることができるという効果がある。

【０１７３】

【図面の簡単な説明】

【図１】本発明の実施の形態１の画像表示装置の構成を
示すブロック図である。

【図２】本実施の形態の表示パネル１の垂直方向の駆動
タイミングを示す図である。

【図３】本実施の形態の表示パネル１の水平方向の駆動
タイミングを示す図である。

【図４】本実施の形態のシステム制御部の構成を示すブ
ロック図である。

【図５】本実施の形態の駆動電源部の構成を示すブロッ
ク図である。

【図６】本発明の実施の形態１のシステム制御部による
制御処理を示すフローチャートである。

【図７】本実施の形態の水平駆動用ドライバの回路例を
示す図である。

【図８】本発明の実施の形態１の画像表示装置の構成を
示すブロック図である。

【図９】行方向の電子放出素子の位置と印加電圧との関
係を示すグラフ図である。

【図１０】本発明の実施の形態２のシステム制御部によ
る制御処理を示すフローチャートである。

【図１１】本実施の形態の画像表示装置の表示パネルの
一部を切り欠いて示した斜視図である。

【図１２】本実施の形態の表示パネルのフェースプレー
トの蛍光体配列を例示した平面図である。

【図１３】本実施の形態で用いた平面型の表面伝導型放
出素子の平面図（Ａ），断面図（Ｂ）である。

【図１４】本実施の形態の平面型表面伝導型放出素子の
製造工程を示す断面図である。

【図１５】通電フォーミング処理の際の印加電圧波形を
示す図である。

【図１６】通電活性化処理の際の印加電圧波形（ａ），
放出電流Ｉeの変化（ｂ）を示す図である。

【図１７】本実施の形態で用いた垂直型の表面伝導型放
出素子の断面図である。

【図１８】垂直型の表面伝導型放出素子の製造工程を示
す断面図である。

【図１９】本実施の形態で用いた表面伝導型放出素子の
典型的な特性を示すグラフ図である。

【図２０】本実施の形態で用いたマルチ電子源の基板の
一部平面図である。

【図２１】本実施の形態で用いた図２０のマルチ電子源
の基板のＡ−Ａ’断面図である。

【図２２】本発明の実施の形態の画像表示装置を用いた
多機能画像表示装置のブロック図である。

【図２３】従来知られた表面伝導型放出素子の一例を示
す平面図である。

【図２４】従来知られたＦＥ素子の一例を示す断面図で
ある。

【図２５】従来知られたＭＩＭ型素子の一例を示す図で
ある。

【図２６】本実施の形態の電子放出素子の配線方法を説
明する図である。

【符号の説明】

１，１０００表示パネル３アナログプリプロセス部６デジタルプロセス部７データ並び替え部１０水平駆動用ドライバ１４システム制御部３０Ｖe制御部３１Ｖs制御部３２駆動電源部

Claims

【特許請求の範囲】

【請求項１】マトリクス状に配列された複数の電子放
出素子を有し、前記電子放出素子から放出される電子に
基づいて画像を形成する画像形成装置であって、前記複数の電子放出素子に接続された列方向及び行方向
配線と、前記行方向配線の少なくとも１つを選択して電圧を印加
する行配線駆動手段と、画像信号に応じて前記列方向配線に電圧を印加する列配
線駆動手段と、前記行配線駆動手段と列配線駆動手段により駆動される
行及び列方向配線を流れる電流値を積算する積算手段
と、前記積算手段による積算結果に応じて、前記行配線駆動
手段と列配線駆動手段により印加する電圧を制御する制
御手段と、を有することを特徴とする画像形成装置。
【請求項２】請求項１に記載の画像形成装置であっ
て、前記電子放出素子から放出される電子により発光する蛍
光体と、前記電子放出素子と前記蛍光体との間で電子を加速する
加速電圧を印加する加速電圧印加手段とを有し、前記制御手段は更に、前記積算結果に応じて前記加速電
圧を制御することを特徴とする。
【請求項３】請求項１に記載の画像形成装置であっ
て、更に、画像信号をアナログＲＧＢ信号で入力し、前記アナログ
ＲＧＢ信号に対して処理を行うアナログ信号処理手段を
有し、前記制御手段は更に、前記積算結果に応じて前記アナロ
グ信号処理手段における処理方法を制御することを特徴
とする。
【請求項４】請求項１に記載の画像形成装置であっ
て、更に、画像信号をデジタル信号で入力し、前記デジタル信号に
対してデジタル処理を行って画像のコントラストを調整
する信号処理手段を有し、前記制御手段は更に、前記積算結果に応じて前記信号処
理手段におけるコントラストを制御することを特徴とす
る。
【請求項５】請求項１に記載の画像形成装置であっ
て、前記列配線駆動手段は、画像信号をパルス幅変調する変
調手段を有することを特徴とする。
【請求項６】請求項１乃至５のいずれか１項に記載の
画像形成装置であって、前記制御手段は、前記積算結果が所定値以上のときに、
前記行配線駆動手段と列配線駆動手段により印加する電
圧を低下させるように制御することを特徴とする。
【請求項７】請求項１乃至６のいずれか１項に記載の
画像形成装置であって、前記積算手段は、前記積算結果
を画像のフレーム毎にリセットすることを特徴とする。
【請求項８】請求項１乃至６のいずれか１項に記載の
画像形成装置であって、前記積算手段は、画像の数フレ
ームの長さに相当する時定数を有する積分回路を備える
ことを特徴とする。
【請求項９】マトリクス状に配列された複数の電子放
出素子を有し、前記電子放出素子から放出される電子に
基づいて画像を形成する画像形成装置であって、前記複数の電子放出素子に接続された列方向及び行方向
配線と、前記列方向配線の少なくとも１つを選択して定電流を印
加する列配線駆動手段と、前記列配線駆動手段により駆動される列配線の電圧を検
出する電圧検出手段と、前記電圧検出手段により検出される電圧値を積算する電
圧積算手段と、前記電圧積算手段による積算結果に応じて前記列方向及
び行方向配線を駆動する電圧を制御する制御手段と、を
有することを特徴とする画像形成装置。
【請求項１０】請求項９に記載の画像形成装置であっ
て、前記電子放出素子から放出される電子により発光する蛍
光体と、前記電子放出素子と前記蛍光体との間で電子を加速する
加速電圧を印加する加速電圧印加手段とを有し、前記制御手段は更に、前記積算結果に応じて前記加速電
圧を制御することを特徴とする。
【請求項１１】請求項９に記載の画像形成装置であっ
て、更に、画像信号をアナログＲＧＢ信号で入力し、前記アナログ
ＲＧＢ信号に対して処理を行うアナログ信号処理手段を
有し、前記制御手段は更に、前記積算結果に応じて前記アナロ
グ信号処理手段における処理方法を制御することを特徴
とする。
【請求項１２】請求項９に記載の画像形成装置であっ
て、更に、画像信号をデジタル信号で入力し、前記デジタル信号に
対してデジタル処理を行って画像のコントラストを調整
する信号処理手段を有し、前記制御手段は更に、前記積算結果に応じて前記信号処
理手段におけるコントラストを制御することを特徴とす
る。
【請求項１３】請求項９に記載の画像形成装置であっ
て、前記列配線駆動手段は、画像信号をパルス幅変調する変
調手段を有することを特徴とする。
【請求項１４】請求項９乃至１３のいずれか１項に記
載の画像形成装置であって、前記制御手段は、前記積算結果が所定値以上のときに、
前記行方向及び列方向配線に印加する電圧を低下するよ
うに制御することを特徴とする。
【請求項１５】請求項９乃至１４のいずれか１項に画
像形成装置において、前記電子放出素子は表面伝導型放
出素子であることを特徴とする。
【請求項１６】請求項９乃至１５のいずれか１項に記
載の画像形成装置であって、前記積算手段は、前記積算
結果を画像のフレーム毎にリセットすることを特徴とす
る。
【請求項１７】請求項９乃至１５のいずれか１項に記
載の画像形成装置であって、前記積算手段は、画像の数
フレームの長さに相当する時定数を有する積分回路を備
えることを特徴とする。
【請求項１８】マトリクス状に配列された複数の電子
放出素子を有し、前記電子放出素子から放出される電子
に基づいて画像を形成する画像形成方法であって、複数の電子放出素子に接続された行方向配線の少なくと
も１つを選択して電圧を印加する行配線駆動工程と、画像信号に応じて列方向配線に電圧を印加する列配線駆
動工程と、前記行方向及び列方向配線を流れる電流値を検出して積
算する積算工程と、前記積算工程による積算結果に応じて、前記行方向配線
と列方向配線に印加される電圧を制御する制御工程と、
を有することを特徴とする画像形成方法。
【請求項１９】マトリクス状に配列された複数の電子
放出素子を有し、前記電子放出素子から放出される電子
に基づいて画像を形成する画像形成方法であって、複数の電子放出素子に接続された列方向配線の少なくと
も１つを選択して定電流を印加する列配線駆動工程と、前記列配線駆動工程で駆動される列配線の電圧を検出す
る電圧検出工程と、前記電圧検出工程で検出される電圧値を積算する電圧積
算工程と、前記電圧積算工程での積算結果に応じて前記列方向及び
行方向配線を駆動する電圧を制御する制御工程と、を有
することを特徴とする画像形成方法。