JPH11352923A - 画像表示方法及び装置 - Google Patents

Abstract

(57)【要約】 【課題】 常に表示パネルの隣接する配線に信号が印加
されるようにすることにより、隣接する配線間での浮遊
容量等による駆動信号の立上がりの遅れを防止する画像
表示方法及び装置を提供する。 【解決手段】 ｍ×ｎ個の電子放出素子と、これら電子
放出素子から放出された電子により発光する発光体とを
備える表示パネル１１と、画像信号のレベルに応じたパ
ルス幅の信号を発生するパルス幅変調器１４と、パルス
幅変調器１４により変調されたパルス信号を表示パネル
１１の列配線に印加して駆動する列配線駆動部１０と、
画像信号の水平同期信号に同期して表示パネル１１の行
配線を順次選択して駆動する行配線駆動部９と、入力し
た画像信号に含まれる画素データを所定値に変換してパ
ルス幅変調器１４に入力する補助パルス発生データ変換
部１２を備える。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、複数の電子放出素
子を配列した表示パネルを用いて画像を表示する画像表
示方法及び装置に関するものである。

【０００２】

【従来の技術】近年、薄型大画面の表示装置の研究開発
が盛んに行われている。本願発明者は、薄型大画面の表
示装置として冷陰極を電子源に用いた研究を行ってい
る。

【０００３】従来から、電子放出素子として熱陰極素子
と冷陰極素子の２種類が知られている。このうち冷陰極
素子では、例えば表面伝導型放出素子や、電界放出型素
子（以下ＦＥ型と記す）や、金属／絶縁層／金属型放出
素子（以下ＭＩＭ型と記す）、などが知られている。

【０００４】表面伝導型放出素子としては、例えば、M.
I. Elinson, Radio E-ng. Electron Phys., 10, 1290,
(1965)や、後述する他の例が知られている。

【０００５】表面伝導型放出素子は、基板上に形成され
た小面積の薄膜に、膜面に平行に電流を流すことにより
電子放出が生ずる現象を利用するものである。この表面
伝導型放出素子としては、前記エリンソン(Elinson)等
によるＳｎＯ2薄膜を用いたものの他に、Ａｕ薄膜によ
るもの［G. Dittmer：“Thin Solid Films”, 9,317 (1
972)］や、Ｉｎ2Ｏ3／ＳｎＯ2薄膜によるもの［M. Hart
well and C. G. Fonstad：”IEEE Trans. ED Conf.”，
519 (1975)］や、カーボン薄膜によるもの［荒木久
他：真空、第２６巻、第１号、２２（１９８３）］等が
報告されている。

【０００６】これらの表面伝導型放出素子の素子構成の
典型的な例として、図２６に前述のM. Hartwellらによ
る素子の平面図を示す。同図において、３００１は基板
で、３００４はスパッタで形成された金属酸化物よりな
る導電性薄膜である。導電性薄膜３００４は図示のよう
にＨ字形の平面形状に形成されている。この導電性薄膜
３００４に、後述の通電フォーミングと呼ばれる通電処
理を施すことにより、電子放出部３００５が形成され
る。図中の間隔Ｌは、０．５〜１［ｍｍ］，幅Ｗは、
０．１［ｍｍ］に設定されている。尚、図示の便宜か
ら、電子放出部３００５は導電性薄膜３００４の中央に
矩形の形状で示したが、これは模式的なものであり、実
際の電子放出部の位置や形状を忠実に表現しているわけ
ではない。

【０００７】M. Hartwellらによる素子をはじめとして
上述の表面伝導型放出素子においては、電子放出を行う
前に導電性薄膜３００４に通電フォーミングと呼ばれる
通電処理を施すことにより電子放出部３００５を形成す
るのが一般的であった。即ち、通電フォーミングとは、
前記導電性薄膜３００４の両端に一定の直流電圧、もし
くは、例えば１Ｖ／分程度の非常にゆっくりとしたレー
トで昇圧する直流電圧を印加して通電し、導電性薄膜３
００４を局所的に破壊もしくは変形もしくは変質せし
め、電気的に高抵抗な状態の電子放出部３００５を形成
することである。尚、局所的に破壊もしくは変形もしく
は変質した導電性薄膜３００４の一部には亀裂が発生す
る。この通電フォーミング後に導電性薄膜３００４に適
宜の電圧を印加した場合には、前記亀裂付近において電
子放出が行われる。

【０００８】上述の表面伝導型放出素子は、構造が単純
で製造も容易であることから、大面積にわたり多数の素
子を形成できる利点がある。そこで、例えば本出願人に
よる特開昭６４−３１３３２号公報において開示される
ように、多数の素子を配列して駆動するための方法が研
究されている。

【０００９】ＦＥ型の例としては、例えば、W. P. Dyke
& W. W. Dolan，“Field emission”, Advance in Ele
ctron Physics, 8, 89 (1956)や、或は、C. A. Spind
t，“Physical properties of thin-film field emissi
on cathodes with molybdeniumcones”, J. Appl. Phy
s., 47, 5248 (1976)などが知られている。

【００１０】このＦＥ型の素子構成の典型的な例とし
て、図２７に前述のC. A. Spindtらによる素子の断面図
を示す。同図において、３０１０は基板で、３０１１は
導電材料よりなるエミッタ配線、３０１２はエミッタコ
ーン、３０１３は絶縁層、３０１４はゲート電極であ
る。本素子は、エミッタコーン３０１２とゲート電極３
０１４の間に適宜の電圧を印加することにより、エミッ
タコーン３０１２の先端部より電界放出を起こさせるも
のである。また、ＦＥ型の他の素子構成として、図２７
のような積層構造ではなく、基板上に基板平面とほぼ平
行にエミッタとゲート電極を配置した例もある。

【００１１】また、ＭＩＭ型の例としては、例えば、C.
A. Mead，“Operation of tunnel-emission Devices,
J. Appl. Phys., 32,646 (1961)などが知られている。
このＭＩＭ型の素子構成の典型的な例を図２８に示す。
同図は断面図であり、図において、３０２０は基板で、
３０２１は金属よりなる下電極、３０２２は厚さ１００
オングストローム程度の薄い絶縁層、３０２３は厚さ８
０〜３００オングストローム程度の金属よりなる上電極
である。ＭＩＭ型においては、上電極３０２３と下電極
３０２１の間に適宜の電圧を印加することにより、上電
極３０２３の表面より電子放出を起こさせるものであ
る。

【００１２】上述の冷陰極素子は、熱陰極素子と比較し
て低温で電子放出を得ることができるため、加熱用ヒー
タを必要としない。従って、熱陰極素子よりも構造が単
純であり、微細な素子を作成可能である。また、基板上
に多数の素子を高い密度で配置しても、基板の熱溶融な
どの問題が発生しにくい。また、熱陰極素子がヒータの
加熱により動作するため応答速度が遅いのとは異なり、
冷陰極素子の場合には応答速度が速いという利点もあ
る。このため、冷陰極素子を応用するための研究が盛ん
に行われてきている。

【００１３】例えば、表面伝導型放出素子は、冷陰極素
子のなかでも特に構造が単純で製造も容易であることか
ら、大面積にわたり多数の素子を形成できる利点があ
る。そこで、例えば本出願人による特開昭６４−３１３
３２号公報において開示されるように、多数の素子を配
列して駆動するための方法が研究されている。

【００１４】また、表面伝導型放出素子の応用について
は、例えば、画像表示装置、画像記録装置などの画像形
成装置や、荷電ビーム源、等が研究されている。

【００１５】特に、画像表示装置への応用としては、例
えば本出願人によるＵＳＰ５，０６６，８８３や特開平
２−２５７５５１号公報や特開平４−２８１３７号公報
において開示されているように、表面伝導型放出素子と
電子の照射により発光する蛍光体とを組み合わせて用い
た画像表示装置が研究されている。表面伝導型放出素子
と蛍光体とを組み合わせて用いた画像表示装置は、従来
の他の方式の画像表示装置よりも優れた特性が期待され
ている。例えば、近年普及してきた液晶表示装置と比較
しても、自発光型であるためバックライトを必要としな
い点や、視野角が広い点が優れていると言える。

【００１６】また、ＦＥ型素子を多数個並べて駆動する
方法は、例えば本出願人によるＵＳＰ４，９０４，８９
５に開示されている。また、ＦＥ型を画像表示装置に応
用した例として、例えば、R. Meyerらにより報告された
平板型表示装置が知られている。[R. Meyer:“Recent D
evelopment on Microtips Display at LETI”，Tech.Di
gest of 4th Int. Vacuum Microelectronics Conf., Na
gahama, pp. 6-9 (1991)]。

【００１７】また、ＭＩＭ型を多数個並べて画像表示装
置に応用した例は、例えば本出願人による特開平３−５
５７３８号公報に開示されている。

【００１８】本願発明者らは、上記従来技術に記載した
ものをはじめとして、さまざまな材料、製法、構造の表
面伝導型放出素子を試みてきた。さらに、多数の表面伝
導型放出素子を配列したマルチ電子源、並びにこのマル
チ電子源を応用した画像表示装置に付いて研究を行って
きた。例えば図２９に示す電気的な配線方法によるマル
チ電子源を試みてきた。即ち、表面伝導型放出素子を２
次元的に多数個配列し、これらの素子を図示のようにマ
トリクス状に配線したマルチ電子源である。

【００１９】図中、４００１は表面伝導型放出素子を模
式的に示したもの、４００２は行方向配線、４００３は
列方向配線である。行方向配線４００２及び列方向配線
４００３は、実際には有限の電気抵抗を有するものであ
るが、図においては配線抵抗４００４及び４００５とし
て示されている。上述のような配線方法を、単純マトリ
クス配線と呼ぶ。なお、図示の便宜上、６×６のマトリ
クスで示しているが、マトリクスの規模はむろんこれに
限ったわけではなく、例えば画像表示装置用のマルチ電
子源の場合には、所望の画像表示を行うのに足りるだけ
の素子を配列し配線するものである。

【００２０】このように表面伝導型放出素子を単純マト
リクス配線したマルチ電子源においては、所望の電子ビ
ームを出力させるため、行方向配線４００２および列方
向配線４００３に適宜の電気信号を印加する。例えば、
マトリクスの中の任意の１行の表面伝導型放出素子を駆
動するには、選択する行の行方向配線４００２には選択
電圧Ｖsを印加し、同時に非選択の行の行方向配線４０
０２には非選択電圧Ｖnsを印加する。これと同期して列
方向配線４００３に電子ビームを出力するための駆動電
圧Ｖeを印加する。この方法によれば、配線抵抗４００
４及び４００５による電圧効果を無視すれば、選択する
行の表面伝導型放出素子には（Ｖe−Ｖs）の電圧が印加
され、また非選択行の表面伝導型放出素子には（Ｖe−
Ｖns）の電圧が印加される。ここでＶe，Ｖs，Ｖnsを適
宜の大きさの電圧にすれば、選択する行の表面伝導型放
出素子だけから所望の強度の電子ビームが出力されるは
ずであり、また列方向配線の各々に異なる駆動電圧Ｖe
を印加すれば、選択する行の素子の各々から異なる強度
の電子ビームが出力されるはずである。また、表面伝導
型放出素子の応答速度は高速であるため、駆動電圧Ｖe
を印加する時間の長さを変えれば、電子ビームが出力さ
れる時間の長さも変えることができるはずである。

【００２１】以下、選択時の素子印加電圧（Ｖe−Ｖs）
をＶfと呼ぶ。

【００２２】さらに、上述のように単純マトリクス配線
したマルチ電子源から電子ビームを得る別の方法とし
て、列方向配線に駆動電圧Ｖeを印加するための電圧源
を接続するのではなく駆動電流を供給するための電流源
を接続して、選択する行の行方向配線には選択電圧Ｖs
を印加し、同時に非選択の行の行方向配線には非選択電
圧Ｖnsを印加して駆動する方法もある。これにより、表
面伝導型放出素子の強い閾値特性により、その選択され
た行の素子だけから電子ビームが得ることができる。こ
こで電子源に流れる電流を、以下素子電流Ｉfと呼び、
放出される電子による電流を放出電流Ｉeと呼ぶ。

【００２３】従って、表面伝導型放出素子を単純マトリ
クス配線したマルチ電子源はいろいろな応用の可能性が
あり、例えば画像情報に応じた電気信号を適宜印加すれ
ば、画像表示装置用の電子源として好適に用いることが
できる。

【００２４】

【発明が解決しようとする課題】しかしながら、このよ
うな表面伝導型放出素子を単純マトリクス配線したマル
チ電子源では、以下に述べるような問題が発生してい
た。

【００２５】入力した画像信号をパルス幅変調した信号
に基づいて、所定の駆動電圧、もしくは駆動電流を各放
出素子に印加すると、その放出素子からその映像信号に
応じた電子が放出される。しかし、これら駆動信号を出
力する駆動回路からマルチ電子源の各素子までの有限の
長さをもつ配線のインダクタンス成分や、隣接する配線
間の静電容量、浮遊容量成分などが原因となって、共振
などによるパルス印加（立ち上がり）時のリンギングが
生じる。このようなリンギングを抑制するために、駆動
電流もしくは駆動電圧を印加する場合に、その配線を流
れる電流を制限するような方式が一般的に用いられてい
る。

【００２６】一方、パルス印加終了時（立ち下がり）に
おいては、浮遊容量により蓄積された電荷を速やかに放
電させて立ち下がり時間を短くするためのスイッチ回路
を設け、低インピーダンスで電圧を印加することが多か
った。これにより、マルチ電子源の印加電圧の定格を超
えるようなリンギングの発生を防いで電子源の駆動を行
っていた。しかし上記構成においても別の問題が発生し
ていた。

【００２７】即ち、図３０に示すように、全ての配線に
パルスが印加されたときに比べ、パルスが印加される配
線の数が減少するのに応じて、隣接する配線容量の影響
が大きくなり、実効印加量が低下してしまう現象が発生
する。即ち、図中、パルス７７，７８の例で示すよう
に、隣接する配線の両方にパルス信号が印加されるパル
ス７９の場合と比較して、隣接する配線の少なくとも何
れかに対してパルス信号が印加されない場合、それら隣
接する配線容量の影響によりパルス信号の立上がりが鈍
ってしまい、階調再現性に誤差が発生することになる。
このような現象は、上記の駆動電流を印加する方式もし
くは電流制限を施した状態で駆動電圧を印加する方式の
両方式のいずれにおいても生じることである。特に大画
面のパネルを構成する場合は、配線の長さが長くなって
配線間の容量が増大し、階調再現における誤差が大きく
なってしまうという問題があった。

【００２８】本発明は上記従来例に鑑みてなされたもの
で、常に表示パネルの隣接する配線に信号が印加される
ようにすることにより、隣接する配線間での浮遊容量等
による駆動信号の立上がりの遅れを防止した画像表示方
法及び装置を提供することを目的とする。

【００２９】また本発明の目的は、パルス幅変調された
信号の立上がり時に、所定のパルス幅、所定電圧レベル
のパルスを付加して列配線を駆動することにより、隣接
する配線間での浮遊容量などによる表示駆動信号への影
響を除去した画像表示方法及び装置を提供することにあ
る。

【００３０】

【課題を解決するための手段】上記目的を達成するため
に本発明の画像表示装置は以下のような構成を備える。
即ち、ｍ×ｎ個の電子放出素子と前記電子放出素子から
放出された電子により発光する発光体とを備える表示パ
ネルと、画像信号のレベルに応じたパルス幅の信号を発
生するパルス幅変調手段と、前記パルス幅変調手段によ
り変調されたパルス信号を前記表示パネルの列配線に印
加して駆動する駆動手段と、前記画像信号の水平同期信
号に同期して前記表示パネルの行配線を順次選択して駆
動する走査線駆動手段と、入力した画像信号に含まれる
画素データを所定値に変換して前記パルス幅変調手段に
入力するデータ変換手段とを有することを特徴とする。

【００３１】上記目的を達成するために本発明の画像表
示方法は以下のような工程を備える。即ち、ｍ×ｎ個の
電子放出素子と前記電子放出素子から放出された電子に
より発光する発光体とを備える表示パネルを用いて画像
を表示する画像表示方法であって、入力した画像信号に
含まれる画素データを所定値に変換するデータ変換工程
と、前記データ変換工程で変換された画像信号の画素デ
ータのレベルに応じたパルス幅の信号を発生するパルス
幅変調工程と、前記パルス幅変調工程で変調されたパル
ス信号を前記表示パネルの列配線に印加して駆動する駆
動工程と、前記画像信号の水平同期信号に同期して前記
表示パネルの行配線を順次選択して駆動する走査線駆動
工程と、入力した画像信号に含まれる画素データを所定
値に変換して前記パルス幅変調手段に入力するデータ変
換手段とを有することを特徴とする。

【００３２】

【発明の実施の形態】以下、添付図面を参照して本発明
の好適な実施の形態を詳細に説明する。

【００３３】［実施の形態１］図１は、本発明の実施の
形態１の画像表示装置の構成を示すブロック図である。

【００３４】１１は、ｍ×ｎ個の表面伝導型放出素子を
マトリックス状に配列し、それらを行及び列配線により
接続した電子源と、その電子源から放出される電子によ
り発光する蛍光体を備える表示プレートを備えた表示パ
ネルで、表面伝導型放出素子のそれぞれは、図２２に示
す素子電圧−放出電流特性を有している。１は映像信号
を入力するための映像信号入力端子、２はアナログ信号
処理部で、Ａ／Ｄ変換部３において映像輝度信号を必要
な階調数でデジタル信号に変換するためのアナログ映像
信号の黒レベルクランプや振幅レベル調整、帯域制限な
どを行っている。４は同期分離部で、入力した映像信号
から同期信号（水平、垂直同期信号）を分離している。
５はタイミング発生部で、同期分離部４からの同期信号
を入力し、Ａ／Ｄ変換部３、水平、垂直シフトレジスタ
６，８等への各種タイミング信号を供給している。

【００３５】映像アナログ輝度信号は、Ａ／Ｄ部３で、
１水平期間当たりｎ個のシリアルデジタル信号に変換さ
れて水平シフトレジスタ６に送られ、パラレル信号に変
換された後、１ラインメモリに送られて、表示パネル１
１に表示される１ライン分の画像データが保持される。
列配線駆動部１０において、１４はパルス幅変調器で、
１ラインメモリ７からパラレルに出力される各画素デー
タの値に応じたパルス幅の信号を出力する。１５はスイ
ッチ回路で、パルス幅変調器１４の出力がオンの間、定
電流源１６から供給される定電流（Ｉ１）を表示パネル
１１の対応する列配線に印加し、パルス幅変調信号がオ
フの時、もう一方の端子側に接続されて対応する列配線
を接地している。また１７は、パルス幅変調信号がオン
時に、表示パネル１１の各素子で発生する電圧が定格を
超えないための保護として、電圧Ｖmにクリップするた
めのダイオードである。

【００３６】行配線駆動部９は、表示パネル１１の各行
配線毎に直流電圧Ｖs（負極性）を印加するか、接地す
るかを選択するスイッチ回路１８を備えている。これら
スイッチ回路１８は、垂直シフトレジスタ８からの出力
により、対応する行配線が選択された場合は上側の端子
に接続されて電源からの直流電圧Ｖs（負極性）を表示
パネル１１の対応する行配線に印加し、それ以外の場合
には下側の端子に接続されて、表示パネル１１の各行配
線を接地している。１２は補助パルス発生データ変換部
で、Ａ／Ｄ部３でデジタル信号に変換された画像データ
の画素データが“０”のときにおいても、列配線駆動部
１０から所定幅のパルス信号が出力されるように、水平
シフトレジスタ６に入力するデジタルデータを変換して
いる。

【００３７】図２は、この補助パルス発生データ変換部
１２の構成を示すブロック図である。

【００３８】図２において、１２０は加算器で、Ａ／Ｄ
部３のデジタル出力“Ｄ1”（００ｈ〜ＦＦｈ（２５６
階調発生時））に“１”を加算し、その加算結果をデー
タ「Ｄin1」として出力している。更に、データ「Ｄin
1」（０１ｈ〜１００ｈ）の値が“０１ｈ”〜“ＦＦ
ｈ”の場合はそのまま出力し、“１００ｈ”のデータの
場合（元々“ＦＦｈ”であった）に“ＦＦｈ”に変更し
て出力するように２５６リミッタ１２１による処理を行
い、データ「Ｄ2」（０１ｈ〜ＦＦｈ）として出力して
いる。これによりデータ「Ｄ1」が“００ｈ〜ＦＥｈ”
の場合に、“１”だけ加算されて出力されるため、デー
タ「Ｄ1」が“０”の場合にも“０”ではなく“１”と
して出力されることになる。

【００３９】また図３は、この補助パルス発生データ変
換部１２の他の構成例を（１２ａで示す）示す図であ
る。

【００４０】図３において、Ａ／Ｄ部３のデジタル出力
「Ｄ1」（００ｈ〜ＦＦｈ（２５６階調発生時））を比
較器（ＣＯＭＰ）１２２で“００ｈ”（ＧＮＤ）と比較
する。そして、データ「Ｄ1」が“００ｈ”（ＧＮＤ）
と等しい場合には、信号「Ｄin4」によりスイッチ１２
３を切り替えてデータ「Ｄin3」“０１ｈ”を「Ｄ2」と
して出力する。一方、等しくない場合には、データ「Ｄ
1」である「Ｄin2」をそのまま「Ｄ2」（０１ｈ〜ＦＦ
ｈ）として出力する。これによりデータ「Ｄ1」が
“０”の場合には“０”ではなく“１”として出力され
ることになる。

【００４１】更に本実施の形態の画像表示装置における
駆動方法を、６×６のマトリックス配線回路を例に、図
４、図５、図６を用いて説明する。

【００４２】図４は、表示パネル１１に表示するための
テストパターン（６×６）例を示し、図５は表示パネル
１１における表面伝導型放出素子の配列を示す配線図
で、ここでは６×６個の素子が配列して接続されてい
る。図６（Ａ）（Ｂ）は図４のテストパターンを表示す
るときの動作タイミングを示す図で、（Ａ）は表示パネ
ル１１の列配線に印加されるパルス幅変調信号を示し、
（Ｂ）は表示パネル１１の行配線に印加される走査信号
を示している。

【００４３】図６（Ａ）において、図４の明るい画素
（図４では黒で示す）に対応する点灯部は最もパルス幅
が長く、暗くなる（図４では白っぽくなる）に連れてパ
ルス幅が短くなっている。更に本実施の形態において
は、非点灯部（図４では白で示す）においても補助パル
ス発生データ変換部１２から補助パルスが印加されるた
め、図６（Ａ）に示すように、短い幅のパルスが印加さ
れている。これらの図では、６×６のマトリックス回路
を例に取ったが、もちろん、一般的なｍ×ｎのマトリッ
クス回路でも構わない。

【００４４】表示パネル１１の列配線に印加する電圧波
形の一例を図７に示す。図７では、画素データが“０”
である部分に、表示に影響しないパルス幅の補助パルス
７０９が印加されている。これにより図３０におけるパ
ルス７７，７８のように、隣接する配線にパルスが印加
されない状態が発生しないので、配線間の容量を充電す
ることに起因するパルス信号の立上がりの遅れが生じな
くなっている。

【００４５】尚、このような補助パルスは、１階調以下
に相当するパルス幅であることが望ましいが、本発明は
それに限定されるものではなく、画像のコントラストが
気にならなければ、数諧調程度に相当するパルス幅でも
構わない。

【００４６】この実施の形態においては、電流制限駆動
であるため、パルスの立ち上がり時間が遅くなっている
が、例えばある電圧までは保護抵抗のある電圧源で駆動
し、その後、電流源が働くような構成で立ち上がり時間
を早めた場合においても同様の効果が実現できる。

【００４７】［実施の形態２］図８は、本発明の実施の
形態２の画像表示装置の構成例を示すブロック図で、前
述の図１の構成と共通する部分は同じ番号で示し、その
説明を省略する。

【００４８】列配線駆動部１０ａにおいて、スイッチ回
路１５は、表示パネル１１の各列配線毎に、抵抗（保護
抵抗）１９を介して電圧源２０（Ｖe）からの電圧を印
加するか、或は接地するか（オン・オフ）を切り替えて
いる。これらスイッチ回路１５は、前述の実施の形態１
と同様に、パルス幅変調器１４から出力される信号がオ
ンの時に電圧源２０から電圧を、表示パネル１１の対応
する列配線に印加し、パルス幅変調信号がオフの時に、
列配線を接地するように切換られる。

【００４９】補助パルス発生データ変換部１２は、前述
の実施の形態１の場合と同様に、デジタル信号に変換さ
れた画素データが“０”のときにおいても、所定幅のパ
ルス信号が生成されるようにデータを変換する。この構
成は前述の図２、図３に示す構成と同様である。

【００５０】この実施の形態２によれば、表示パネル１
１の列配線に印加される電圧波形は、保護抵抗１９と配
線の有する容量分（特に隣接間容量）で決まる時定数で
立ち上がる。これに起因する、図３０に示すようなパル
ス信号立上がりの遅れが、前述の実施の形態１の図７に
示すように改善される。

【００５１】［実施の形態３］図９は、本発明の実施の
形態３の画像表示装置の構成を示すブロック図で、前述
の図１及び図８の構成と共通する部分は同じ番号で示
し、その説明を省略する。

【００５２】列配線駆動部１０ｂにおいて、スイッチ回
路１５は、パルスコントローラ２１の出力がオンの時
に、対応する列配線に電流源Ｉ１からの電流を印加し、
パルスコントローラ２１の出力がオフの時に対応する列
配線を接地するように切り替えている。スイッチ回路２
２は、発光に寄与しない電圧制限（Ｖh制御）された補
助電圧パルスの印加を切り替えている。またパルスコン
トローラ２１は、画素データに比例したパルス幅と一定
幅のパルス（補助パルス）を出力する。

【００５３】図１０は、パルスコントローラ２１の１つ
の画素データに対する回路構成例を示すブロック図であ
る。

【００５４】このパルスコントローラ２１は、デジタル
画像データ「Ｄp1」に比例したパルス幅の信号を出力す
るＰＷＭ発生器１３３と、その画像データの画素データ
値が“０”の場合に、所定幅の補助パルスを出力するよ
うに制御する補助パルスコントロール部１３４を備えて
いる。補助パルスコントロール部１３４では、デジタル
画素データ「Ｄp1」を比較器（ＣＯＭＰ）１３２で“０
０ｈ”と比較して、画素データ「Ｄp1」が“００ｈ”と
等しい場合には、出力信号「Ｄpin1」としてハイレベル
の信号をＡＮＤゲート１３５に出力する。これにより補
助パルス発生器１３１からの補助パルス信号「Ｄpin2」
がＡＮＤゲート１３５を介してスイッチ回路２２に出力
される。こうして表示パネル１１の列配線に補助パルス
が印加される。一方、入力した画素データの値が“００
ｈ”と等しくない場合にはＡＮＤゲート１３５がオフさ
れ、信号「Ｄpin1」としてロウレベルの信号が出力され
る。これによりスイッチ回路２２はオフ状態となる。Ｏ
Ｒゲート１３６は、ＡＮＤゲート１３５とＰＷＭ発生器
１３３との論理和を取ってスイッチ回路１５に出力して
いる。

【００５５】以上の構成により、画素データが“０”の
場合以外は通常のパルス幅変調信号が表示パネル１１の
列配線に印加され、画素データが“０”の場合には、ス
イッチ回路２２が電圧源Ｖh側に接続され、各接続され
ているトランジスタがオンされ、そのトランジスタのベ
ース、エミッタ、更には接続されているダイオード、ス
イッチ回路１５を通って、対応する列配線に電流が印加
される。

【００５６】これにより、列配線に印加される電圧波形
が、例えば図７に示すよう改善される。ここで、画素デ
ータが“０”の時に対応する列配線に印加される電圧Ｖ
h'は、Ｖh'＝Ｖh−２×ＶBEとなる（ここでＶBEは、ダ
イオードの順方向電位である）。

【００５７】この場合に、表示パネル１１の選択された
表面伝導型放出素子に印加される電圧は（Ｖh'−Ｖs）
となる。ここで、電圧Ｖh'を、図２２の素子電圧−放出
電流特性を持つ表面伝導型放出素子が発光しない電圧値
Ｖh'≦Ｖe（駆動電圧）とすることにより、前述の実施
の形態１において、わずかながら黒が白っぽくなる現象
を防ぐことができる。

【００５８】［実施の形態４］図１１は、本発明の実施
の形態４の画像表示装置の構成を示すブロック図で、前
述の実施の形態の構成と共通する部分は同じ番号で示し
ている。

【００５９】列配線駆動部１０ｃにおいて、スイッチ回
路１５は、パルスコントローラ２１の出力がオンの時
に、それぞれ対応する列配線に、電圧源Ｖhからの抵抗
（保護抵抗）１９を介した電圧Ｖeを印加し、パルスコ
ントローラ２１の出力がオフの時に、対応する列配線を
接地するように切り替える。またスイッチ回路２２は、
パルスコントローラ２１のもう一方の出力がオンの時に
電圧源Ｖhからの電圧を対応するトランジスタのベース
に印加してトランジスタをオンにし、対応する列配線に
発光に寄与しない程度の補助電圧パルスを印加し、パル
スコントローラ２１の出力がオフの時に、それぞれ対応
するトランジスタのベースを接地するように切り替えて
いる。パルスコントローラ２１は、１ラインメモリから
入力される各画素データの値に比例したパルス幅の信号
を出力するとともに、画素データが“０”の場合に、対
応するスイッチ回路２２をオンするための補助パルス信
号を出力している。

【００６０】このパルスコントローラ２１の構成は、前
述の図１０に示すような構成であり、デジタル画素デー
タ「Ｄp1」の値に比例したパルス幅の信号を出力するＰ
ＷＭ発生器１３３と、画素データが“０”の場合に補助
パルスを出力する補助パルスコントロール部１３４ａを
備えている。この補助パルスコントロール部１３４ａに
おいて、デジタル画素データ「Ｄp1」を比較器（ＣＯＭ
Ｐ）１３２で“００ｈ”と比較して、データ「Ｄp1」”
が“００ｈ”と等しい場合に、信号Ｄpin1としてハイレ
ベルの信号を出力する。これによりＡＮＤゲート１３５
を通して補助パルス信号がスイッチ回路２２に出力され
る。このとき、図１１の回路において、スイッチ回路２
２が補助パルスが出力されている間だけオンされ、電圧
源Ｖhからの電圧がトランジスタ、抵抗１９及びスイッ
チ回路１５を介して、表示パネル１１の対応する列配線
に印加される。尚、画素データが“０”以外の時は、入
力した画素データの値に対応したパルス幅の間、電圧源
Ｖeからの電圧が抵抗１９、スイッチ回路１５を介し
て、それぞれ対応する列配線に印加される。

【００６１】列配線に印加される電圧波形は、保護抵抗
１９と配線による容量分（特に隣接間容量）で決まる時
定数で立ち上がる。これに起因する図３０に示すオン時
の立上がりの遅れが、図７に示すように改善される。こ
こで、画素データが“０”の時に対応する列配線に印加
される電圧Ｖh'は、Ｖh'＝Ｖh−２×ＶBEとなる（ここ
でＶBEは、ダイオードの順方向電位である）。

【００６２】この場合に、表示パネル１１の選択された
表面伝導型放出素子に印加される電圧は（Ｖh'−Ｖs）
となる。ここで、電圧Ｖh'を、図２２の素子電圧−放出
電流特性を持つ表面伝導型放出素子が発光しない電圧値
Ｖh'≦Ｖe（駆動電圧）とすることにより、前述の実施
の形態２において、わずかながら黒が白っぽくなる現象
を防ぐことができる。

【００６３】［実施の形態５］次に本発明の実施の形態
５について説明する。この実施の形態５の画像表示装置
の構成は前述の実施の形態３の構成（図９）と同様で、
その駆動方法のみが異なるものである。

【００６４】パルスコントローラ２１ａは図１２に示す
構成をしている。即ち、図１２では、前述の図１０の構
成と比較すると明らかなように、画素データの値が
“０”かどうかを調べるための比較器１３２が省略され
ていることが分かる。これにより、全ての入力した画素
データに対して補助パルスが発生されることになる。こ
こで、この補助パルス発生器１３１から出力されるパル
ス信号のタイミングは、ＰＷＭ発生器１３３が出力する
パルス幅変調信号の出力タイミングよりも若干早くなっ
ている（図１３参照）。

【００６５】この実施の形態５における列配線の電圧波
形を図１３に示す。

【００６６】図１３において、全ての列配線に対し、発
光に影響を及ぽさない程度のパルス幅の補助パルスを駆
動パルスの直前に印加し、その補助パルスに続けて実際
の駆動パルス（パルス幅変調信号）を印加している。

【００６７】図１３において、ある同時間の異なる列の
駆動信号をsig1, sig2, sig3とし、その時の画素データ
「Ｄp1」の値がそれぞれ“００ｈ”、“４０ｈ”、“８
０ｈ”の駆動パルスをイメージしている。ここで補助パ
ルスは、駆動パルスの直前に発生するように補助パルス
発生器１３１及びＰＷＭ発生器１３３により制御されて
いる。いま補助パルス印加時の電圧値Ｖh'は、Ｖh'＝Ｖ
h−２×ＶBEで表され、この補助パルスが印加される選
択された素子への印加電圧は（Ｖh'−Ｖs）となる。従
って、この印加電圧が図２２の素子電圧−放出電流特性
を持つ表面伝導型放出素子が発光しない電圧値Ｖh'≦Ｖ
e（駆動電圧）に選ぶことにより、前述の実施の形態１
で、わずかながら黒が白っぽくなる現象を防ぐことがで
きる。また、前述の実施の形態１及び３においては、２
５６階調表示する場合において、画素データが“００
ｈ”の場合を補助パルス制御に用いていたため、実際に
は２５５階調表現しか行えなかったが、本実施の形態５
においては“００ｈ”を補助パルス制御に用いるないた
め２５６階調で表現することが出来る。

【００６８】［実施の形態６］次に本発明の実施の形態
６の構成について説明する。この実施の形態６の構成
は、前述の実施の形態４の構成（図１１）と同様で、そ
の駆動方法が異なるものである。

【００６９】パルスコントローラ２１は、図１２に示す
構成をしており、デジタル画素データ「Ｄp1」に比例し
たパルス幅の信号を出力するＰＷＭ発生器１３３と、駆
動パルスの立ち上がりを改善するための補助パルスを発
生する補助パルス発生器１３１とを備えている。補助パ
ルスコントロール部１３４ａにおいては、デジタル画素
データ「Ｄp1」が入力されると、補助パルスを発生する
ための信号がスイッチ回路２２に出力される。ＰＷＭ発
生器１３３では、デジタル画素データ「Ｄp1」の入力に
より、この画素データ「Ｄp1」に比例したパルス幅の信
号を発生している。これにより、補助パルスの直後に駆
動パルスが印加されてスイッチ回路２２が切換られる。

【００７０】この実施の形態６における列配線に印加さ
れる電圧波形を図１３に示す。

【００７１】図１３において、全ての列配線に対し、発
光に影響を及ぽさない程度のパルス幅の補助パルスを同
時に印加し、そのパルスに続けて駆動パルスを印加して
いる。

【００７２】図１３において、ある同時間の異なる列の
駆動信号をsig1, sig2, sig3とし、その時の画素データ
「Ｄp1」の値がそれぞれ、“００ｈ”、“４０ｈ”、
“８０ｈ”の駆動パルスをイメージしている。ここで補
助パルスは、駆動パルスの直前に発生するようにしてい
る。いま補助パルス印加時の電圧値Ｖh'は、Ｖh'＝Ｖh
−２×ＶBEで表され、この補助パルスが印加される選択
された素子への印加電圧は（Ｖh'−Ｖs）となる。従っ
て、この印加電圧が図２２の素子電圧−放出電流特性を
持つ表面伝導型放出素子が発光しない電圧値Ｖh'≦Ｖe
（駆動電圧）に選ぶことにより、前述の実施の形態１
で、わずかながら黒が白っぽくなる現象を防ぐことがで
きる。また、前述の実施の形態１及び３においては、２
５６階調表示する場合において、画素データが“００
ｈ”の場合を補助パルス制御に用いていたため、実際に
は２５５階調表現しか行えなかったが、本実施の形態５
においては“００ｈ”を補助パルス制御に用いるないた
め２５６階調で表現することが出来る。

【００７３】（表示パネルの構成と製造法）次に、本発
明の実施の形態に適用可能な画像表示装置の表示パネル
１１の構成と、その製造法について具体的な例を示して
説明する。

【００７４】図１４は、実施の形態に用いた表示パネル
１１の斜視図であり、内部構造を示すためにパネルの１
部を切り欠いて示している。

【００７５】図中、１００５はリアプレート、１００６
は側壁、１００７はフェースプレートであり、１００５
〜１００７により表示パネル１１の内部を真空に維持す
るための気密容器を形成している。気密容器を組み立て
るにあたっては、各部材の接合部に十分な強度と気密性
を保持させるため封着する必要があるが、例えばフリッ
トガラスを接合部に塗布し、大気中あるいは窒素雰囲気
中で、摂氏４００〜５００度で１０分以上焼成すること
により封着を達成した。気密容器内部を真空に排気する
方法については後述する。

【００７６】リアプレート１００５には、基板１００１
が固定されているが、該基板上には冷陰極素子１００２
がｎ×ｍ個形成されている（ｎ，ｍは２以上の正の整数
であり、目的とする表示画素数に応じて適宜設定され
る。例えば、高品位テレビジョンの表示を目的とした表
示装置においては、ｎ＝３０００，ｍ＝１０００以上の
数を設定することが望ましい。本実施の形態において
は、ｎ＝３０７２，ｍ＝１０２４とした。これらｎ×ｍ
個の冷陰極素子は、ｍ本の行方向配線１００３とｎ本の
列方向配線１００４により単純マトリクス配線されてい
る。前記、１００１〜１００４によって構成される部分
をマルチ電子源と呼ぶ。なお、マルチ電子源の製造方法
や構造については、後で詳しく述べる。

【００７７】本実施の形態においては、気密容器のリア
プレート１００５にマルチ電子源の基板１００１を固定
する構成としたが、マルチ電子源の基板１００１が十分
な強度を有するものである場合には、気密容器のリアプ
レートとしてマルチ電子源の基板１００１自体を用いて
もよい。

【００７８】また、フェースプレート１００７の下面に
は、蛍光膜１００８が形成されている。本実施の形態は
カラー表示装置であるため、蛍光膜１００８の部分には
ＣＲＴの分野で用いられる赤、緑、青、の３原色の蛍光
体が塗り分けられている。各色の蛍光体は、例えば図１
５（Ａ）に示すようにストライプ状に塗り分けられ、蛍
光体のストライプの間には黒色の導電体１０１０が設け
てある。黒色の導電体１０１０を設ける目的は、電子ビ
ームの照射位置に多少のずれがあっても表示色にずれが
生じないようにする事や、外光の反射を防止して表示コ
ントラストの低下を防ぐ事、電子ビームによる蛍光膜の
チャージアップを防止する事などである。黒色の導電体
１０１０には、黒鉛を主成分として用いたが、上記の目
的に適するものであればこれ以外の材料を用いても良
い。

【００７９】また、３原色の蛍光体の塗り分け方は図１
５（Ａ）に示したストライプ状の配列に限られるもので
はなく、例えば図１５（Ｂ）に示すようなデルタ状配列
や、それ以外の配列であってもよい。なお、モノクロー
ムの表示パネルを作成する場合には、単色の蛍光体材料
を蛍光膜１００８に用いればよく、また黒色導電材料は
必ずしも用いなくともよい。

【００８０】また、蛍光膜１００８のリアプレート側の
面には、ＣＲＴの分野では公知のメタルバック１００９
を設けてある。メタルバック１００９を設けた目的は、
蛍光膜１００８が発する光の一部を鏡面反射して光利用
率を向上させる事や、負イオンの衝突から蛍光膜１００
８を保護するためや、電子ビーム加速電圧を印加するた
めの電極として作用させるためや、蛍光膜１００８を励
起した電子の導電路として作用させるためなどである。
メタルバック１００９は、蛍光膜１００８をフェースプ
レート基板１００７上に形成した後、蛍光膜表面を平滑
化処理し、その上にＡｌ（アルミニウム）を真空蒸着す
る方法により形成した。なお、蛍光膜１００８に低電圧
用の蛍光体材料を用いた場合には、メタルバック１００
９は用いない。

【００８１】また、本実施の形態では用いなかったが、
加速電圧の印加用や蛍光膜の導電性向上を目的として、
フェースプレート基板１００７と蛍光膜１００８との間
に、例えばＩＴＯを材料とする透明電極を設けてもよ
い。

【００８２】また、Ｄx1〜ＤxmおよびＤy1〜Ｄynおよび
Ｈｖは、この表示パネル１１と不図示の電気回路とを電
気的に接続するために設けた気密構造の電気接続用端子
である。Ｄx1〜Ｄxmはマルチ電子源の行方向配線１００
３と、Ｄy1〜Ｄynはマルチ電子源の列方向配線１００４
と、Ｈｖはフェースプレートのメタルバック１００９と
電気的に接続している。

【００８３】また、気密容器内部を真空に排気するに
は、気密容器を組み立てた後、不図示の排気管と真空ポ
ンプとを接続し、気密容器内を１０のマイナス７乗［to
rr］程度の真空度まで排気する。その後、排気管を封止
するが、気密容器内の真空度を維持するために、封止の
直前あるいは封止後に気密容器内の所定の位置にゲッタ
ー膜（不図示）を形成する。ゲッター膜とは、例えばＢ
ａを主成分とするゲッター材料をヒータもしくは高周波
加熱により加熱し蒸着して形成した膜であり、該ゲッタ
ー膜の吸着作用により気密容器内は１×１０マイナス５
乗ないしは１×１０マイナス７乗［torr］の真空度に維
持される。

【００８４】以上、本発明実施の形態の表示パネル１１
の基本構成と製法を説明した。

【００８５】次に、前記実施の形態の表示パネル１１に
用いたマルチ電子源の製造方法について説明する。本実
施の形態の画像表示装置に用いるマルチ電子源は、冷陰
極素子を単純マトリクス配線した電子源であれば、冷陰
極素子の材料や形状あるいは製法に制限はない。従っ
て、例えば表面伝導型放出素子やＦＥ型、あるいはＭＩ
Ｍ型などの冷陰極素子を用いることができる。

【００８６】ただし、表示画面が大きくてしかも安価な
表示装置が求められる状況のもとでは、これらの冷陰極
素子の中でも、表面伝導型放出素子が特に好ましい。即
ち、ＦＥ型ではエミッタコーンとゲート電極の相対位置
や形状が電子放出特性を大きく左右するため、極めて高
精度の製造技術を必要とするが、これは大面積化や製造
コストの低減を達成するには不利な要因となる。また、
ＭＩＭ型では、絶縁層と上電極の膜厚を薄くてしかも均
一にする必要があるが、これも大面積化や製造コストの
低減を達成するには不利な要因となる。その点、表面伝
導型放出素子は、比較的製造方法が単純なため、大面積
化や製造コストの低減が容易である。また、発明者ら
は、表面伝導型放出素子の中でも、電子放出部もしくは
その周辺部を微粒子膜から形成したものがとりわけ電子
放出特性に優れ、しかも製造が容易に行えることを見い
だしている。従って、高輝度で大画面の画像表示装置の
マルチ電子源に用いるには、最も好適であると言える。
そこで、上記実施の形態の表示パネル１１においては、
電子放出部もしくはその周辺部を微粒子膜から形成した
表面伝導型放出素子を用いた。そこで、まず好適な表面
伝導型放出素子について基本的な構成と製法および特性
を説明し、その後で多数の素子を単純マトリクス配線し
たマルチ電子源の構造について述べる。

【００８７】（表面伝導型放出素子の好適な素子構成と
製法）電子放出部もしくはその周辺部を微粒子膜から形
成する表面伝導型放出素子の代表的な構成には、平面型
と垂直型の２種類があげられる。

【００８８】（平面型の表面伝導型放出素子）まず最初
に、平面型の表面伝導型放出素子の素子構成と製法につ
いて説明する。図１６に示すのは、平面型の表面伝導型
放出素子の構成を説明するための平面図（ａ）および断
面図（ｂ）である。図中、１１０１は基板、１１０２と
１１０３は素子電極、１１０４は導電性薄膜、１１０５
は通電フォーミング処理により形成した電子放出部、１
１１３は通電活性化処理により形成した薄膜である。

【００８９】基板１１０１としては、例えば、石英ガラ
スや青板ガラスをはじめとする各種ガラス基板や、アル
ミナをはじめとする各種セラミクス基板、あるいは上述
の各種基板上に例えばＳｉＯ2を材料とする絶縁層を積
層した基板、などを用いることができる。

【００９０】また、基板１１０１上に基板面と平行に対
向して設けられた素子電極１１０２と１１０３は、導電
性を有する材料によって形成されている。例えば、Ｎ
ｉ，Ｃｒ，Ａｕ，Ｍｏ，Ｗ，Ｐｔ，Ｔｉ，Ｃｕ，Ｐｄ，
Ａｇ等をはじめとする金属、或はこれらの金属の合金、
あるいはＩｎ2Ｏ3−ＳｎＯ2をはじめとする金属酸化
物、ポリシリコンなどの半導体、などの中から適宜材料
を選択して用いればよい。電極を形成するには、例えば
真空蒸着などの製膜技術とフォトリソグラフィ、エッチ
ングなどのパターニング技術を組み合わせて用いれば容
易に形成できるが、それ以外の方法（例えば印刷技術）
を用いて形成してもさしつかえない。

【００９１】素子電極１１０２と１１０３の形状は、当
該電子放出素子の応用目的に合わせて適宜設計される。
一般的には、電極間隔Ｌは通常は数百オングストローム
から数百マイクロメータの範囲から適当な数値を選んで
設計されるが、なかでも表示装置に応用するために好ま
しいのは数マイクロメータより数十マイクロメータの範
囲である。また、素子電極の厚さｄについては、通常は
数百オングストロームから数マイクロメータの範囲から
適当な数値が選ばれる。

【００９２】また、導電性薄膜１１０４の部分には、微
粒子膜を用いる。ここで述べた微粒子膜とは、構成要素
として多数の微粒子を含んだ膜（島状の集合体も含む）
のことをさす。微粒子膜を微視的に調べれば、通常は、
個々の微粒子が離間して配置された構造か、あるいは微
粒子が互いに隣接した構造か、あるいは微粒子が互いに
重なり合った構造が観測される。

【００９３】微粒子膜に用いた微粒子の粒径は、数オン
グストロームから数千オングストロームの範囲に含まれ
るものであるが、なかでも好ましいのは１０オングスト
ロームから２００オングストロームの範囲のものであ
る。また、微粒子膜の膜厚は、以下に述べるような諸条
件を考慮して適宜設定される。即ち、素子電極１１０２
あるいは１１０３と電気的に良好に接続するのに必要な
条件、後述する通電フォーミングを良好に行うのに必要
な条件、微粒子膜自身の電気抵抗を後述する適宜の値に
するために必要な条件、などである。

【００９４】具体的には、数オングストロームから数千
オングストロームの範囲のなかで設定するが、なかでも
好ましいのは１０オングストロームから５００オングス
トロームの間である。

【００９５】また、微粒子膜を形成するのに用いられう
る材料としては、例えば、Ｐｄ，Ｐｔ，Ｒｕ，Ａｇ，Ａ
ｕ，Ｔｉ，Ｉｎ，Ｃｕ，Ｃｒ，Ｆｅ，Ｚｎ，Ｓｎ，Ｔ
ａ，Ｗ，Ｐｂ，などをはじめとする金属や、ＰｄＯ，Ｓ
ｎＯ2 ，Ｉｎ2 Ｏ3 ，ＰｂＯ，Ｓｂ2Ｏ3，などをはじめ
とする酸化物や、ＨｆＢ2，ＺｒＢ2，ＬａＢ6，ＣｅＢ
6，ＹＢ4，ＧｄＢ4，などをはじめとする硼化物や、Ｔ
ｉＣ，ＺｒＣ，ＨｆＣ，ＴａＣ，ＳｉＣ，ＷＣ，などを
はじめとする炭化物や、ＴｉＮ，ＺｒＮ，ＨｆＮ，など
をはじめとする窒化物や、Ｓｉ，Ｇｅ，などをはじめと
する半導体や、カーボン、などがあげられ、これらの中
から適宜選択される。

【００９６】以上述べたように、導電性薄膜１１０４を
微粒子膜で形成したが、そのシート抵抗値については、
１０の３乗から１０の７乗［オーム／ｓｑ］の範囲に含
まれるよう設定した。

【００９７】なお、導電性薄膜１１０４と素子電極１１
０２および１１０３とは、電気的に良好に接続されるの
が望ましいため、互いの一部が重なりあうような構造を
とっている。その重なり方は、図１６の例においては、
下から、基板、素子電極、導電性薄膜の順序で積層した
が、場合によっては下から基板、導電性薄膜、素子電
極、の順序で積層してもさしつかえない。

【００９８】また、電子放出部１１０５は、導電性薄膜
１１０４の一部に形成された亀裂状の部分であり、電気
的には周囲の導電性薄膜よりも高抵抗な性質を有してい
る。この亀裂は、導電性薄膜１１０４に対して、後述す
る通電フォーミングの処理を行うことにより形成する。
亀裂内には、数オングストロームから数百オングストロ
ームの粒径の微粒子を配置する場合がある。なお、実際
の電子放出部の位置や形状を精密かつ正確に図示するの
は困難なため、図１６においては模式的に示した。

【００９９】また、薄膜１１１３は、炭素もしくは炭素
化合物よりなる薄膜で、電子放出部１１０５およびその
近傍を被覆している。薄膜１１１３は、通電フォーミン
グ処理後に、後述する通電活性化の処理を行うことによ
り形成する。

【０１００】薄膜１１１３は、単結晶グラファイト、多
結晶グラファイト、非晶質カーボン、のいずれかか、も
しくはその混合物であり、膜厚は５００［オングストロ
ーム］以下とするが、３００［オングストローム］以下
とするのがさらに好ましい。

【０１０１】なお、実際の薄膜１１１３の位置や形状を
精密に図示するのは困難なため、図１６においては模式
的に示した。また、平面図（ａ）においては、薄膜１１
１３の一部を除去した素子を図示した。

【０１０２】以上、好ましい素子の基本構成を述べた
が、実施の形態においては以下のような素子を用いた。

【０１０３】即ち、基板１１０１には青板ガラスを用
い、素子電極１１０２と１１０３にはＮｉ薄膜を用い
た。素子電極の厚さｄは１０００［オングストロー
ム］、電極間隔Ｌは２［マイクロメータ］とした。微粒
子膜の主要材料としてＰｄもしくはＰｄＯを用い、微粒
子膜の厚さは約１００［オングストローム］、幅Ｗは１
００［マイクロメータ］とした。

【０１０４】次に、好適な平面型の表面伝導型放出素子
の製造方法について説明する。図１７（ａ）〜（ｄ）
は、表面伝導型放出素子の製造工程を説明するための断
面図で、各部材の表記は図１６と同一である。

【０１０５】（１）まず、図１７（ａ）に示すように、
基板１１０１上に素子電極１１０２および１１０３を形
成する。これら素子電極を形成するにあたっては、予め
基板１１０１を洗剤、純水、有機溶剤を用いて十分に洗
浄後、素子電極の材料を堆積させる。（堆積する方法と
しては、例えば、蒸着法やスパッタ法などの真空成膜技
術を用ればよい。）その後、堆積した電極材料を、フォ
トリソグラフィ・エッチング技術を用いてパターニング
し、（ａ）に示した一対の素子電極（１１０２と１１０
３）を形成する。

【０１０６】（２）次に、同図（ｂ）に示すように、導
電性薄膜１１０４を形成する。

【０１０７】形成するにあたっては、まず前記（ａ）の
基板に有機金属溶液を塗布して乾燥し、加熱焼成処理し
て微粒子膜を成膜した後、フォトリソグラフィ・エッチ
ングにより所定の形状にパターニングする。ここで、有
機金属溶液とは、導電性薄膜に用いる微粒子の材料を主
要元素とする有機金属化合物の溶液である（具体的に
は、本実施の形態では主要元素としてＰｄを用いた。ま
た、実施の形態では塗布方法として、ディッピング法を
用いたが、それ以外の例えばスピンナー法やスプレー法
を用いてもよい）。

【０１０８】また、微粒子膜で作られる導電性薄膜の成
膜方法としては、本実施の形態で用いた有機金属溶液の
塗布による方法以外の、例えば真空蒸着法やスパッタ
法、あるいは化学的気相堆積法などを用いる場合もあ
る。

【０１０９】（３）次に、同図（ｃ）に示すように、フ
ォーミング用電源１１１０から素子電極１１０２と１１
０３の間に適宜の電圧を印加し、通電フォーミング処理
を行って、電子放出部１１０５を形成する。この通電フ
ォーミング処理とは、微粒子膜で作られた導電性薄膜１
１０４に通電を行って、その一部を適宜に破壊、変形、
もしくは変質せしめ、電子放出を行うのに好適な構造に
変化させる処理のことである。微粒子膜で作られた導電
性薄膜のうち電子放出を行うのに好適な構造に変化した
部分（即ち電子放出部１１０５）においては、薄膜に適
当な亀裂が形成されている。なお、電子放出部１１０５
が形成される前と比較すると、形成された後は素子電極
１１０２と１１０３の間で計測される電気抵抗は大幅に
増加する。

【０１１０】この通電方法をより詳しく説明するため
に、図１８に、フォーミング用電源１１１０から印加す
る適宜の電圧波形の一例を示す。微粒子膜で作られた導
電性薄膜をフォーミングする場合には、パルス状の電圧
が好ましく、本実施の形態の場合には同図に示したよう
にパルス幅Ｔ１の三角波パルスをパルス間隔Ｔ２で連続
的に印加した。その際には、三角波パルスの波高値Ｖｐ
ｆを、順次昇圧した。また、電子放出部１１０５の形成
状況をモニターするためのモニタパルスＰｍを適宜の間
隔で三角波パルスの間に挿入し、その際に流れる電流を
電流計１１１１で計測した。

【０１１１】実施の形態においては、例えば１０のマイ
ナス５乗［torr］程度の真空雰囲気下において、例えば
パルス幅Ｔ１を１［ミリ秒］、パルス間隔Ｔ２を１０
［ミリ秒］とし、波高値Ｖｐｆを１パルスごとに０．１
［Ｖ］ずつ昇圧した。そして、三角波を５パルス印加す
るたびに１回の割りで、モニタパルスＰｍを挿入した。
フォーミング処理に悪影響を及ぼすことがないように、
モニタパルスの電圧Ｖｐｍは０．１［Ｖ］に設定した。
そして、素子電極１１０２と１１０３の間の電気抵抗が
１ｘ１０の６乗［オーム］になった段階、即ちモニタパ
ルス印加時に電流計１１１１で計測される電流が１ｘ１
０のマイナス７乗［Ａ］以下になった段階で、フォーミ
ング処理にかかわる通電を終了した。

【０１１２】なお、上記の方法は、本実施の形態の表面
伝導型放出素子に関する好ましい方法であり、例えば微
粒子膜の材料や膜厚、あるいは素子電極間隔Ｌなど表面
伝導型放出素子の設計を変更した場合には、それに応じ
て通電の条件を適宜変更するのが望ましい。

【０１１３】（４）次に、図１７（ｄ）に示すように、
活性化用電源１１１２から素子電極１１０２と１１０３
の間に適宜の電圧を印加し、通電活性化処理を行って、
電子放出特性の改善を行う。

【０１１４】通電活性化処理とは、前記通電フォーミン
グ処理により形成された電子放出部１１０５に適宜の条
件で通電を行って、その近傍に炭素もしくは炭素化合物
を堆積せしめる処理のことである。（図においては、炭
素もしくは炭素化合物よりなる堆積物を部材１１１３と
して模式的に示した。）なお、通電活性化処理を行うこ
とにより、行う前と比較して、同じ印加電圧における放
出電流を典型的には１００倍以上に増加させることがで
きる。

【０１１５】具体的には、１０のマイナス４乗ないし１
０のマイナス５乗［torr］の範囲内の真空雰囲気中で、
電圧パルスを定期的に印加することにより、真空雰囲気
中に存在する有機化合物を起源とする炭素もしくは炭素
化合物を堆積させる。堆積物１１１３は、単結晶グラフ
ァイト、多結晶グラファイト、非晶質カーボン、のいず
れかか、もしくはその混合物であり、膜厚は５００［オ
ングストローム］以下、より好ましくは３００［オング
ストローム］以下である。

【０１１６】通電方法をより詳しく説明するために、図
１９（ａ）に、活性化用電源１１１２から印加する適宜
の電圧波形の一例を示す。本実施の形態においては、一
定電圧の矩形波を定期的に印加して通電活性化処理を行
ったが、具体的には，矩形波の電圧Ｖａｃは１４
［Ｖ］，パルス幅Ｔ３は１［ミリ秒］，パルス間隔Ｔ４
は１０［ミリ秒］とした。なお、上述の通電条件は、本
実施の形態の表面伝導型放出素子に関する好ましい条件
であり、表面伝導型放出素子の設計を変更した場合に
は、それに応じて条件を適宜変更するのが望ましい。

【０１１７】図１６（ｄ）に示す１１１４は該表面伝導
型放出素子から放出される放出電流Ｉeを捕捉するため
のアノード電極で、直流高電圧電源１１１５および電流
計１１１６が接続されている。なお、基板１１０１を、
表示パネル１１の中に組み込んでから活性化処理を行う
場合には、表示パネル１１の蛍光面をアノード電極１１
１４として用いる。活性化用電源１１１２から電圧を印
加する間、電流計１１１６で放出電流Ｉeを計測して通
電活性化処理の進行状況をモニタし、活性化用電源１１
１２の動作を制御する。電流計１１１６で計測された放
出電流Ｉeの一例を図１９（ｂ）に示すが、活性化電源
１１１２からパルス電圧を印加しはじめると、時間の経
過とともに放出電流Ｉeは増加するが、やがて飽和して
ほとんど増加しなくなる。このように、放出電流Ｉeが
ほぼ飽和した時点で活性化用電源１１１２からの電圧印
加を停止し、通電活性化処理を終了する。

【０１１８】なお、上述の通電条件は、本実施の形態の
表面伝導型放出素子に関する好ましい条件であり、表面
伝導型放出素子の設計を変更した場合には、それに応じ
て条件を適宜変更するのが望ましい。

【０１１９】以上のようにして、図１７（ｅ）に示す平
面型の表面伝導型放出素子を製造した。

【０１２０】（垂直型の表面伝導型放出素子）次に、電
子放出部もしくはその周辺を微粒子膜から形成した表面
伝導型放出素子のもうひとつの代表的な構成、即ち垂直
型の表面伝導型放出素子の構成について説明する。

【０１２１】図２０は、垂直型の基本構成を説明するた
めの模式的な断面図であり、図中の１２０１は基板、１
２０２と１２０３は素子電極、１２０６は段差形成部
材、１２０４は微粒子膜を用いた導電性薄膜、１２０５
は通電フォーミング処理により形成した電子放出部、１
２１３は通電活性化処理により形成した薄膜である。

【０１２２】垂直型が先に説明した平面型と異なる点
は、素子電極のうちの片方（１２０２）が段差形成部材
１２０６上に設けられており、導電性薄膜１２０４が段
差形成部材１２０６の側面を被覆している点にある。従
って、図１６の平面型における素子電極間隔Ｌは、垂直
型においては段差形成部材１２０６の段差高Ｌｓとして
設定される。なお、基板１２０１、素子電極１２０２お
よび１２０３、微粒子膜を用いた導電性薄膜１２０４、
については、前記平面型の説明中に列挙した材料を同様
に用いることが可能である。また、段差形成部材１２０
６には、例えばＳｉＯ2のような電気的に絶縁性の材料
を用いる。

【０１２３】次に、垂直型の表面伝導型放出素子の製法
について説明する。図２１（ａ）〜（ｆ）は、製造工程
を説明するための断面図で、各部材の表記は図２０と同
一である。

【０１２４】（１）まず、図２１（ａ）に示すように、
基板１２０１上に素子電極１２０３を形成する。

【０１２５】２）次に、同図（ｂ）に示すように、段差
形成部材を形成するための絶縁層を積層する。絶縁層
は、例えばＳｉＯ2をスパッタ法で積層すればよいが、
例えば真空蒸着法や印刷法などの他の成膜方法を用いて
もよい。

【０１２６】３）次に、同図（ｃ）に示すように、絶縁
層の上に素子電極１２０２を形成する。

【０１２７】４）次に、同図（ｄ）に示すように、絶縁
層の一部を、例えばエッチング法を用いて除去し、素子
電極１２０３を露出させる。

【０１２８】５）次に、同図（ｅ）に示すように、微粒
子膜を用いた導電性薄膜１２０４を形成する。形成する
には、前記平面型の場合と同じく、例えば塗布法などの
成膜技術を用いればよい。

【０１２９】６）次に、前記平面型の場合と同じく、通
電フォーミング処理を行い、電子放出部を形成する。
（図１７（ｃ）を用いて説明した平面型の通電フォーミ
ング処理と同様の処理を行えばよい。） ７）次に、前記平面型の場合と同じく、通電活性化処理
を行い、電子放出部近傍に炭素もしくは炭素化合物を堆
積させる。（図１７（ｄ）を用いて説明した平面型の通
電活性化処理と同様の処理を行えばよい。） 以上のようにして、図２１（ｆ）に示す垂直型の表面伝
導型放出素子を製造した。

【０１３０】（表示装置に用いた表面伝導型放出素子の
特性）以上、平面型と垂直型の表面伝導型放出素子につ
いて素子構成と製法を説明したが、次に表示装置に用い
た素子の特性について述べる。

【０１３１】図２２に、表示装置に用いた素子の、（放
出電流Ｉe）対（素子印加電圧Ｖf）特性、および（素子
電流Ｉf）対（素子印加電圧Ｖf）特性の典型的な例を示
す。なお、放出電流Ｉeは素子電流Ｉfに比べて著しく小
さく、同一尺度で図示するのが困難であるうえ、これら
の特性は素子の大きさや形状等の設計パラメータを変更
することにより変化するものであるため、２本のグラフ
は各々任意単位で図示した。

【０１３２】表示装置に用いた素子は、放出電流Ｉeに
関して以下に述べる３つの特性を有している。

【０１３３】第１に、ある電圧（これを閾値電圧Ｖthと
呼ぶ）以上の大きさの電圧を素子に印加すると急激に放
出電流Ｉeが増加するが、一方、閾値電圧Ｖth未満の電
圧では放出電流Ｉeはほとんど検出されない。即ち、放
出電流Ｉeに関して、明確な閾値電圧Ｖthを持った非線
形素子である。

【０１３４】第２に、放出電流Ｉeは素子に印加する電
圧Ｖfに依存して変化するため、電圧Ｖfで放出電流Ｉe
の大きさを制御できる。

【０１３５】第３に、素子に印加する電圧Ｖfに対して
素子から放出される電流Ｉeの応答速度が速いため、電
圧Ｖfを印加する時間の長さによって素子から放出され
る電子の電荷量を制御できる。

【０１３６】以上のような特性を有するため、表面伝導
型放出素子を表示装置に好適に用いることができた。例
えば多数の素子を表示画面の画素に対応して設けた表示
装置において、第１の特性を利用すれば、表示画面を順
次走査して表示を行うことが可能である。即ち、駆動中
の素子には所望の発光輝度に応じて閾値電圧Ｖth以上の
電圧を適宜印加し、非選択状態の素子には閾値電圧Ｖth
未満の電圧を印加する。駆動する素子を順次切り替えて
ゆくことにより、表示画面を順次走査して表示を行うこ
とが可能である。

【０１３７】また、第２の特性かまたは第３の特性を利
用することにより、発光輝度を制御することができるた
め、諧調表示を行うことが可能である。

【０１３８】（多数素子を単純マトリクス配線したマル
チ電子源の構造）次に、上述の表面伝導型放出素子を基
板上に配列して単純マトリクス配線したマルチ電子源の
構造について述べる。

【０１３９】図２３に示すのは、図１４の表示パネル１
１に用いたマルチ電子源の平面図である。基板上には、
図１６で示したものと同様な表面伝導型放出素子が配列
され、これらの素子は行方向配線電極１００３と列方向
配線電極１００４により単純マトリクス状に配線されて
いる。行方向配線電極１００３と列方向配線電極１００
４の交差する部分には、電極間に絶縁層（不図示）が形
成されており、電気的な絶縁が保たれている。

【０１４０】図２３のＡ−Ａ’に沿った断面を図２４に
示す。

【０１４１】なお、このような構造のマルチ電子源は、
予め基板上に行方向配線電極１００３、列方向配線電極
１００４、電極間絶縁層（不図示）、および表面伝導型
放出素子の素子電極と導電性薄膜を形成した後、行方向
配線電極１００３および列方向配線電極１００４を介し
て各素子に給電して通電フォーミング処理と通電活性化
処理を行うことにより製造した。

【０１４２】図２５は、上述した表面伝導型放出素子を
電子源として用いたディスプレイパネルに、例えばテレ
ビジョン放送をはじめとする種々の画像情報源より提供
される画像情報を表示できるように構成した多機能表示
装置の一例を示すための図である。

【０１４３】図中、２１００はディスプレイパネルで、
前述の表示パネル１１に相当している。２１０１はディ
スプレイパネルの駆動回路、２１０２はディスプレイコ
ントローラ、２１０３はマルチプレクサ、２１０４はデ
コーダ、２１０５は入出力インターフェース回路、２１
０６はＣＰＵ、２１０７は画像生成回路、２１０８およ
び２１０９および２１１０は画像メモリインターフェー
ス回路、２１１１は画像入力インターフェース回路、２
１１２および２１１３はＴＶ信号受信回路、２１１４は
入力部である。なお、本表示装置は、例えばテレビジョ
ン信号のように映像情報と音声情報の両方を含む信号を
受信する場合には、当然映像の表示と同時に音声を再生
するものであるが、本発明の特徴と直接関係しない音声
情報の受信，分離，再生，処理，記憶などに関する回路
やスピーカなどについては説明を省略する。以下、画像
信号の流れに沿って各部の機能を説明する。

【０１４４】まず、ＴＶ信号受信回路２１１３は、例え
ば電波や空間光通信などのような無線伝送系を用いて伝
送されるＴＶ画像信号を受信するための回路である。受
信するＴＶ信号の方式は特に限られるものではなく、例
えば、ＮＴＳＣ方式、ＰＡＬ方式、ＳＥＣＡＭ方式など
の諸方式でもよい。また、これらよりさらに多数の走査
線よりなるＴＶ信号（例えばＭＵＳＥ方式をはじめとす
るいわゆる高品位ＴＶ）は、大面積化や大画素数化に適
した前記ディスプレイパネルの利点を生かすのに好適な
信号源である。ＴＶ信号受信回路２１１３で受信された
ＴＶ信号は、デコーダ２１０４に出力される。

【０１４５】ＴＶ信号受信回路２１１２は、例えば同軸
ケーブルや光ファイバなどのような有線伝送系を用いて
伝送されるＴＶ画像信号を受信するための回路である。
前記ＴＶ信号受信回路２１１３と同様に、受信するＴＶ
信号の方式は特に限られるものではなく、また本回路で
受信されたＴＶ信号もデコーダ２１０４に出力される。
画像入力インターフェース回路２１１１は、例えばＴＶ
カメラや画像読み取りスキャナなどの画像入力装置から
供給される画像信号を取り込むための回路で、取り込ま
れた画像信号はデコーダ２１０４に出力される。

【０１４６】画像メモリインターフェース回路２１１０
は、ビデオテープレコーダ（以下ＶＴＲと略す）に記憶
されている画像信号を取り込むための回路で、取り込ま
れた画像信号はデコーダ２１０４に出力される。画像メ
モリインターフェース回路２１０９は、ビデオディスク
に記憶されている画像信号を取り込むための回路で、取
り込まれた画像信号はデコーダ２１０４に出力される。
画像メモリインターフェース回路２１０８は、いわゆる
静止画ディスクのように、静止画像データを記憶してい
る装置から画像信号を取り込むための回路で、取り込ま
れた静止画像データはデコーダ２１０４に出力される。

【０１４７】入出力インターフェース回路２１０５は、
本表示装置と、外部のコンピュータもしくはコンピュー
タネットワークもしくはプリンタなどの出力装置とを接
続するための回路である。画像データや文字データ・図
形情報の入出力を行うのはもちろんのこと、場合によっ
ては本表示装置の備えるＣＰＵ２１０６と外部との間で
制御信号や数値データの入出力などを行うことも可能で
ある。

【０１４８】画像生成回路２１０７は、前記入出力イン
ターフェース回路２１０５を介して外部から入力される
画像データや文字・図形情報や、あるいはＣＰＵ２１０
６より出力される画像データや文字・図形情報に基づき
表示用画像データを生成するための回路である。本回路
の内部には、例えば画像データや文字・図形情報を蓄積
するための書き換え可能メモリや、文字コードに対応す
る画像パターンが記憶されている読みだし専用メモリ
や、画像処理を行うためのプロセッサなどをはじめとし
て画像の生成に必要な回路が組み込まれている。本回路
により生成された表示用画像データは、デコーダ２１０
４に出力されるが、場合によっては前記入出力インター
フェース回路２１０５を介して外部のコンピュータネッ
トワークやプリンタ入出力することも可能である。

【０１４９】ＣＰＵ２１０６は、主として本表示装置の
動作制御や、表示画像の生成や選択や編集に関わる作業
を行う。例えば、マルチプレクサ２１０３に制御信号を
出力し、ディスプレイパネルに表示する画像信号を適宜
選択したり組み合わせたりする。また、その際には表示
する画像信号に応じてディスプレイパネルコントローラ
２１０２に対して制御信号を発生し、画面表示周波数や
走査方法（例えばインターレースかノンインターレース
か）や一画面の走査線の数など表示装置の動作を適宜制
御する。

【０１５０】前記画像生成回路２１０７に対して画像デ
ータや文字・図形情報を直接出力したり、あるいは前記
入出力インターフェース回路２１０５を介して外部のコ
ンピュータやメモリをアクセスして画像データや文字・
図形情報を入力する。

【０１５１】なお、ＣＰＵ２１０６は、むろんこれ以外
の目的の作業にも関わるものであっても良い。例えば、
パーソナルコンピュータやワードプロセッサなどのよう
に、情報を生成したり処理する機能に直接関わっても良
い。あるいは、前述したように入出力インターフェース
回路２１０５を介して外部のコンピュータネットワーク
と接続し、例えば数値計算などの作業を外部機器と協動
して行っても良い。

【０１５２】入力部２１１４は、前記ＣＰＵ２１０６に
使用者が命令やプログラム、あるいはデータなどを入力
するためのものであり、例えばキーボードやマウスのほ
か、ジョイスティック，バーコードリーダ，音声認識装
置など多様な入力機器を用いる事が可能である。デコー
ダ２１０４は、前記２１０７ないし２１１３より入力さ
れる種々の画像信号を３原色信号、または輝度信号とＩ
信号，Ｑ信号に逆変換するための回路である。なお、同
図中に点線で示すように、デコーダ２１０４は内部に画
像メモリを備えるのが望ましい。これは、例えばＭＵＳ
Ｅ方式をはじめとして、逆変換するに際して画像メモリ
を必要とするようなテレビ信号を扱うためである。ま
た、画像メモリを備えることにより、静止画の表示が容
易になる、あるいは前記画像生成回路２１０７およびＣ
ＰＵ２１０６と協同して画像の間引き，補間，拡大，縮
小，合成をはじめとする画像処理や編集が容易に行える
ようになるという利点が生まれるからである。

【０１５３】マルチプレクサ２１０３は、前記ＣＰＵ２
１０６より入力される制御信号に基づき表示画像を適宜
選択するものである。即ち、マルチプレクサ２１０３は
デコーダ２１０４から入力される逆変換された画像信号
のうちから所望の画像信号を選択して駆動回路２１０１
に出力する。その場合には、一画面表示時間内で画像信
号を切り替えて選択することにより、いわゆる多画面テ
レビのように、一画面を複数の領域に分けて領域によっ
て異なる画像を表示することも可能である。

【０１５４】また、ディスプレイパネルコントローラ２
１０２は、前記ＣＰＵ２１０６より入力される制御信号
に基づき駆動回路２１０１の動作を制御するための回路
である。

【０１５５】まず、ディスプレイパネルの基本的な動作
にかかわるものとして、例えばディスプレイパネルの駆
動用電源（図示せず）の動作シーケンスを制御するため
の信号を駆動回路２１０１に対して出力する。また、デ
ィスプレイパネルの駆動方法に関わるものとして、例え
ば画面表示周波数や走査方法（例えばインターレースか
ノンインターレースか）を制御するための信号を駆動回
路２１０１に対して出力する。また、場合によっては表
示画像の輝度やコントラストや色調やシャープネスとい
った画質の調整に関わる制御信号を駆動回路２１０１に
対して出力する場合もある。駆動回路２１０１は、ディ
スプレイパネル２１００に印加する駆動信号を発生する
ための回路であり、前記マルチプレクサ２１０３から入
力される画像信号と、前記ディスプレイパネルコントロ
ーラ２１０２より入力される制御信号に基づいて動作す
るものである。

【０１５６】以上、各部の機能を説明したが、図２５に
例示した構成により、本表示装置においては多様な画像
情報源より入力される画像情報をディスプレイパネル２
１００に表示する事が可能である。即ち、テレビジョン
放送をはじめとする各種の画像信号はデコーダ２１０４
において逆変換された後、マルチプレクサ２１０３にお
いて適宜選択され、駆動回路２１０１に入力される。一
方、ディスプレイコントローラ２１０２は、表示する画
像信号に応じて駆動回路２１０１の動作を制御するため
の制御信号を発生する。駆動回路２１０１は、上記画像
信号と制御信号に基づいてディスプレイパネル２１００
に駆動信号を印加する。これにより、ディスプレイパネ
ル２１００において画像が表示される。これらの一連の
動作は、ＣＰＵ２１０６により統括的に制御される。

【０１５７】また、本表示装置においては、前記デコー
ダ２１０４に内蔵する画像メモリや、画像生成回路２１
０７およびＣＰＵ２１０６が関与することにより、単に
複数の画像情報の中から選択したものを表示するだけで
なく、表示する画像情報に対して、例えば拡大，縮小，
回転，移動，エッジ強調，間引き，補間，色変換，画像
の縦横比変換などをはじめとする画像処理や、合成，消
去，接続，入れ換え，はめ込みなどをはじめとする画像
編集を行う事も可能である。また、本実施の形態の説明
では特に触れなかったが、上記画像処理や画像編集と同
様に、音声情報に関しても処理や編集を行うための専用
回路を設けても良い。

【０１５８】従って、本表示装置は、テレビジョン放送
の表示機器，テレビ会議の端末機器，静止画像および動
画像を扱う画像編集機器，コンピュータの端末機器，ワ
ードプロセッサをはじめとする事務用端末機器，ゲーム
機などの機能を一台で兼ね備える事が可能で、産業用あ
るいは民生用として極めて応用範囲が広い。

【０１５９】なお、上記図２５は、表面伝導型放出素子
を電子源とするディスプレイパネルを用いた表示装置の
構成の一例を示したにすぎず、これのみに限定されるも
のではない事は言うまでもない。例えば、図２５の構成
要素のうち使用目的上必要のない機能に関わる回路は省
いても差し支えない。またこれとは逆に、使用目的によ
ってはさらに構成要素を追加しても良い。例えば、本表
示装置をテレビ電話機として応用する場合には、テレビ
カメラ，音声マイク，照明機，モデムを含む送受信回路
などを構成要素に追加するのが好適である。

【０１６０】本表示装置においては、とりわけ表面伝導
型放出素子を電子源とするディスプレイパネルが容易に
薄形化できるため、表示装置全体の奥行きを小さくする
ことが可能である。それに加えて、表面伝導型放出素子
を電子源とするディスプレイパネルは大画面化が容易で
輝度が高く視野角特性にも優れるため、本表示装置は臨
場感あふれ迫力に富んだ画像を視認性良く表示する事が
可能である。

【０１６１】なお、本発明は、複数の機器（例えばホス
トコンピュータ，インタフェイス機器，リーダ，プリン
タなど）から構成されるシステムに適用しても、一つの
機器からなる装置（例えば、複写機，ファクシミリ装置
など）に適用してもよい。

【０１６２】また、本発明の目的は、前述した実施形態
の機能を実現するソフトウェアのプログラムコードを記
録した記憶媒体を、システムあるいは装置に供給し、そ
のシステムあるいは装置のコンピュータ（またはＣＰＵ
やＭＰＵ）が記憶媒体に格納されたプログラムコードを
読出し実行することによっても達成される。

【０１６３】この場合、記憶媒体から読出されたプログ
ラムコード自体が前述した実施形態の機能を実現するこ
とになり、そのプログラムコードを記憶した記憶媒体は
本発明を構成することになる。

【０１６４】プログラムコードを供給するための記憶媒
体としては、例えば、フロッピディスク，ハードディス
ク，光ディスク，光磁気ディスク，ＣＤ−ＲＯＭ，ＣＤ
−Ｒ，磁気テープ，不揮発性のメモリカード，ＲＯＭな
どを用いることができる。

【０１６５】また、コンピュータが読出したプログラム
コードを実行することにより、前述した実施形態の機能
が実現されるだけでなく、そのプログラムコードの指示
に基づき、コンピュータ上で稼働しているＯＳ（オペレ
ーティングシステム）などが実際の処理の一部または全
部を行い、その処理によって前述した実施形態の機能が
実現される場合も含まれる。

【０１６６】さらに、記憶媒体から読出されたプログラ
ムコードが、コンピュータに挿入された機能拡張ボード
やコンピュータに接続された機能拡張ユニットに備わる
メモリに書込まれた後、そのプログラムコードの指示に
基づき、その機能拡張ボードや機能拡張ユニットに備わ
るＣＰＵなどが実際の処理の一部または全部を行い、そ
の処理によって前述した実施形態の機能が実現される場
合も含まれる。

【０１６７】

【発明の効果】以上説明したように本発明によれば、常
に表示パネルの隣接する配線に信号が印加されるように
することにより、隣接する配線間での浮遊容量等による
駆動信号の立上がりの遅れを防止できる。

【０１６８】また本発明によれば、パルス幅変調された
信号の立上がり時に、所定のパルス幅、所定電圧レベル
のパルスを付加して列配線を駆動することにより、隣接
する配線間での浮遊容量などによる表示駆動信号への影
響を除去できるという効果がある。

【０１６９】

【図面の簡単な説明】

【図１】本発明の実施の形態１の画像表示装置の構成を
示すブロック図である。

【図２】図１の補助パルス発生データ変換部の構成を示
すブロック図である。

【図３】図１の補助パルス発生データ変換部の他の構成
例を示すブロック図である。

【図４】本実施の形態におけるテスト画像パターンを示
す図である。

【図５】本実施の形態の表示パネルの配線を説明する図
である。

【図６】本実施の形態のテストパターンに基づく駆動信
号を説明するタイミング図である。

【図７】本実施の形態１によるクロストーク改善を説明
する図である。

【図８】本発明の実施の形態２の画像表示装置の構成を
示すブロック図である。

【図９】本発明の実施の形態３の画像表示装置の構成を
示すブロック図である。

【図１０】図９のパルスコントローラ部の構成を示す図
である。

【図１１】本発明の実施の形態４の画像表示装置の構成
を示すブロック図である。

【図１２】本発明の実施の形態４のパルスコントローラ
部の構成を示す図である。

【図１３】本実施の形態４によるクロストーク改善を説
明する図である。

【図１４】本発明の実施の形態である画像表示装置の表
示パネルの一部を切り欠いて示した斜視図である。

【図１５】本実施の形態の表示パネルのフェースプレー
トの蛍光体配列を例示した平面図である。

【図１６】本実施の形態の平面型の表面伝導型放出素子
の平面図（ａ），断面図（ｂ）である。

【図１７】平面型の表面伝導型放出素子の製造工程を示
す断面図である。

【図１８】通電フオーミング処理の際の印加電圧波形を
示す図である。

【図１９】通電活性化処理の際の印加電圧波形（ａ），
放出電流Ｉeの変化（ｂ）を示す図である。

【図２０】実施の形態で用いた垂直型の表面伝導型放出
素子の断面図である。

【図２１】本実施の形態の垂直型の表面伝導型放出素子
の製造工程を示す断面図である。

【図２２】本実施の形態の表面伝導型放出素子の典型的
な特性を示すグラフ図である。

【図２３】実施の形態で用いたマルチ電子源の基板の平
面図である。

【図２４】実施の形態で用いたマルチ電子源の基板の一
部断面図である。

【図２５】本発明の実施の形態である画像表示装置を用
いた多機能画像表示装置のブロック図である。

【図２６】従来知られた表面伝導型放出素子の一例を示
す図である。

【図２７】従来知られたＦＥ型素子の一例を示す図であ
る。

【図２８】従来知られたＭＩＭ型素子の一例を示す図で
ある。

【図２９】本願発明者らが試みたが課題の発生した電子
放出素子の配線方法を説明する図である。

【図３０】隣接間クロストークによる実効印加電圧低下
を説明する図である。

【符号の説明】

１ 映像信号入力端子 ３ Ａ／Ｄ部 ４ 同期信号分離部 ５ タイミング発生部 ６ 水平シフトレジスタ ７ １ラインメモリ ８ 垂直シフトレジスタ ９ 行配線駆動部 １０ 列配線駆動部 １１ 表示パネル部 １２ 補助パルス発生データ変換部 １３ パルスコントローラ

Claims (23)

【特許請求の範囲】
1. 【請求項１】 ｍ×ｎ個の電子放出素子と前記電子放出
   素子から放出された電子により発光する発光体とを備え
   る表示パネルと、 画像信号のレベルに応じたパルス幅の信号を発生するパ
   ルス幅変調手段と、 前記パルス幅変調手段により変調されたパルス信号を前
   記表示パネルの列配線に印加して駆動する駆動手段と、 前記画像信号の水平同期信号に同期して前記表示パネル
   の行配線を順次選択して駆動する走査線駆動手段と、 入力した画像信号に含まれる画素データを所定値に変換
   して前記パルス幅変調手段に入力するデータ変換手段
   と、を有することを特徴とする画像表示装置。
2. 【請求項２】 前記駆動手段は、前記パルス信号のパル
   ス幅に応じた時間、定電圧を印加して駆動することを特
   徴とする請求項１に記載の画像表示装置。
3. 【請求項３】 前記駆動手段は、前記パルス信号のパル
   ス幅に応じた時間、定電流を印加して駆動することを特
   徴とする請求項１に記載の画像表示装置。
4. 【請求項４】 前記データ変換手段は、前記画素データ
   をデジタル値で入力し、非表示の画素データを“１”に
   変換することを特徴とする請求項１に記載の画像表示装
   置。
5. 【請求項５】 前記データ変換手段は、前記画素データ
   をデジタル値で入力し、入力した画像信号の画素データ
   に“１”を加算して変換することを特徴とする請求項１
   に記載の画像表示装置。
6. 【請求項６】 ｍ×ｎ個の電子放出素子と前記電子放出
   素子から放出された電子により発光する発光体とを備え
   る表示パネルと、 画像信号のレベルに応じたパルス幅の信号を発生するパ
   ルス幅変調手段と、 入力した画像信号の画素データが所定のレベルのとき、
   前記パルス幅変調手段から出力されるパルス信号に所定
   幅のパルスを付加して前記表示パネルの列配線を駆動す
   る列駆動手段と、 前記画像信号の水平同期信号に同期して前記表示パネル
   の行配線を順次選択して駆動する走査線駆動手段と、 を有することを特徴とする画像表示装置。
7. 【請求項７】 前記列駆動手段は、前記パルス信号のパ
   ルス幅に応じた時間、定電圧を印加して駆動することを
   特徴とする請求項６に記載の画像表示装置。
8. 【請求項８】 前記列駆動手段は、前記パルス信号のパ
   ルス幅に応じた時間定電流を印加して駆動することを特
   徴とする請求項６に記載の画像表示装置。
9. 【請求項９】 前記列駆動手段は、前記所定幅のパルス
   の波高値が前記画像信号に応じたパルス幅の信号の波高
   値以下であることを特徴とする請求項６に記載の画像表
   示装置。
10. 【請求項１０】 前記所定幅のパルスは、前記発光体を
    発光させない程度のパルス幅のパルス信号であることを
    特徴とする請求項６に記載の画像表示装置。
11. 【請求項１１】 前記電子放出素子は表面伝導型放出素
    子であることを特徴とする請求項１乃至１０のいずれか
    １項に記載の画像表示装置。
12. 【請求項１２】 前記電子放出素子はＦＥ型放出素子で
    あることを特徴とする請求項１乃至１０のいずれか１項
    に記載の画像表示装置。
13. 【請求項１３】 前記電子放出素子はＭＩＭ型放出素子
    であることを特徴とする請求項１乃至１０のいずれか１
    項に記載の画像表示装置。
14. 【請求項１４】 ｍ×ｎ個の電子放出素子と前記電子放
    出素子から放出された電子により発光する発光体とを備
    える表示パネルを用いて画像を表示する画像表示方法で
    あって、 入力した画像信号に含まれる画素データを所定値に変換
    するデータ変換工程と、 前記データ変換工程で変換された画像信号の画素データ
    のレベルに応じたパルス幅の信号を発生するパルス幅変
    調工程と、 前記パルス幅変調工程で変調されたパルス信号を前記表
    示パネルの列配線に印加して駆動する駆動工程と、 前記画像信号の水平同期信号に同期して前記表示パネル
    の行配線を順次選択して駆動する走査線駆動工程と、 入力した画像信号に含まれる画素データを所定値に変換
    して前記パルス幅変調手段に入力するデータ変換手段
    と、を有することを特徴とする画像表示装置。
15. 【請求項１５】 前記駆動工程では、前記パルス信号の
    パルス幅に応じた時間、定電圧を印加して前記列配線を
    駆動することを特徴とする請求項１４に記載の画像表示
    方法。
16. 【請求項１６】 前記駆動工程では、前記パルス信号の
    パルス幅に応じた時間、定電流を印加して前記列配線を
    駆動することを特徴とする請求項１４に記載の画像表示
    方法。
17. 【請求項１７】 前記データ変換工程では、非表示の画
    素データを“１”に変換することを特徴とする請求項１
    ４に記載の画像表示方法。
18. 【請求項１８】 前記データ変換工程では、入力した画
    像信号の画素データに“１”を加算して変換することを
    特徴とする請求項１４に記載の画像表示方法。
19. 【請求項１９】 ｍ×ｎ個の電子放出素子と前記電子放
    出素子から放出された電子により発光する発光体とを備
    える表示パネルを用いて画像を表示する画像表示方法で
    あって、 画像信号のレベルに応じたパルス幅の信号を発生するパ
    ルス幅変調工程と、 入力した画像信号の画素データが所定のレベルのとき、
    前記パルス幅変調工程で出力されるパルス信号に所定幅
    のパルスを付加して前記表示パネルの列配線を駆動する
    列駆動工程と、 前記画像信号の水平同期信号に同期して前記表示パネル
    の行配線を順次選択して駆動する走査線駆動工程と、を
    有することを特徴とする画像表示方法。
20. 【請求項２０】 前記列駆動工程では、前記パルス信号
    のパルス幅に応じた時間、定電圧を印加して前記列配線
    を駆動することを特徴とする請求項１９に記載の画像表
    示方法。
21. 【請求項２１】 前記列駆動工程では、前記パルス信号
    のパルス幅に応じた時間定電流を印加して前記列配線を
    駆動することを特徴とする請求項１９に記載の画像表示
    方法。
22. 【請求項２２】 前記列駆動工程において、前記所定幅
    のパルスの波高値が前記画像信号に応じたパルス幅の信
    号の波高値以下であることを特徴とする請求項１９に記
    載の画像表示方法。
23. 【請求項２３】 前記所定幅のパルスは、前記発光体を
    発光させない程度のパルス幅のパルス信号であることを
    特徴とする請求項１９に記載の画像表示方法。