JP2006507532A - ピクセル試験のためのシステム、デバイスおよび方法 - Google Patents

ピクセル試験のためのシステム、デバイスおよび方法 Download PDF

Info

Publication number
JP2006507532A
JP2006507532A JP2004554775A JP2004554775A JP2006507532A JP 2006507532 A JP2006507532 A JP 2006507532A JP 2004554775 A JP2004554775 A JP 2004554775A JP 2004554775 A JP2004554775 A JP 2004554775A JP 2006507532 A JP2006507532 A JP 2006507532A
Authority
JP
Japan
Prior art keywords
emission
display
pixel
voltage
test
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2004554775A
Other languages
English (en)
Other versions
JP2006507532A5 (ja
Inventor
ハンセン,ロナルド,エル.
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Publication of JP2006507532A publication Critical patent/JP2006507532A/ja
Publication of JP2006507532A5 publication Critical patent/JP2006507532A5/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00Control of display operating conditions
    • G09G2320/02Improving the quality of display appearance
    • G09G2320/029Improving the quality of display appearance by monitoring one or more pixels in the display panel, e.g. by monitoring a fixed reference pixel
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02Details of power systems and of start or stop of display operation

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

本発明は、FEDの性能を監視し、かつディスプレイの放出生成に関連した不利な影響を補償するシステムおよび方法である。本発明のFED調整システムおよび方法は、回帰期間中に監視して実時間放出特性を提供することができる。1つの本放出補償方法では、活動表示領域に含まれないダミーのピクセルを一定レベルで駆動し、その結果(例えば、放出に関連した電流)を予想される特定の予め設定された量と比較する帰還型プロセスが使用される。電流が高すぎる場合には、電圧供給は駆動レベルに減らされ、または電流が低すぎる場合には、電圧は増やされる。

Description

この明細書は情報ディスプレイの分野に関する。より詳細には、本明細書は、ディスプレイ装置を調整するためのシステムおよび方法に関する。本明細書は、部分的に、電界放出ディスプレイの照度を調整するシステム、デバイスおよび方法を開示する。
電子システムおよび回路は、現代社会の発展に向けて重大な貢献をし、いくつかの用途で使用されて効果的な結果を達成している。デジタルコンピュータ、計算機、オーディオデバイス、ビデオ装置、および電話システムのような多数の電子技術は、ビジネス、科学、教育および娯楽の大部分の分野で、データの解析および通信の生産性向上およびコスト低減を促進した。しばしば、これらの電子技術は、情報を伝えるために使用される。目に見える表示で情報をディスプレイすることは、通常、情報を伝える便利で有効な方法である。しかし、劣悪な品質または歪んだディスプレイは、一般に、情報の表示および使用者の理解を妨げる。ディスプレイ部品の性能に悪影響を及ぼし、かつ情報の表示を妨げる条件がいくつかある。
多数の電子システムおよびデバイスが、情報を伝えるために使用される。例えば、コンピュータシステムは、一般に、情報をディスプレイするためのディスプレイモニタを含む。陰極線管(CRT)デバイスおよび電界放出ディスプレイ(FED)デバイスのようなディスプレイデバイスは、通常、蛍光体画面の画素(ピクセル)に高エネルギー電子を衝突させて光を発生し、蛍光体が電子エネルギーを可視光に変換する。放出された光は、画像を見る人に伝えるために使用され、放出光の特性は表示の認知性に大きな影響を及ぼす。一般に、光放出が大きければ大きいほど、表示の鮮明性が優れている。
陰極線管(CRT)および電界放出デバイス(FED)のような異なる型のディスプレイは、通常、高エネルギー電子をピクセルに衝突させるやり方が違っている。従来のCRTディスプレイでは、一般に、ただ1つの電子ビームが、またはいくつかの場合には3つの電子ビームが、蛍光体画面をラスタパターンで走査するように使用される。FEDでは、通常、各ピクセルの色要素ごとに静止電子ビームが使用され、電子源から画面までの距離は、従来のCRTの走査電子ビームで必要な距離に比べて、非常に小さくすることができる。その上、FEDの真空管は、通常、従来のCRTよりも遥かに薄いガラスで作られ、それで、より少ない電力を消費する。
電界放出ディスプレイの部品の性能は、通常、様々な条件の影響を受ける。FEDデバイスは、照度を御すために使用される電流とピクセルの放出特性との間の予め設定された関係に依拠している。FEDデバイスは、通常、特定のディスプレイ強度をもたらす特定の電流を結果として生じるように設計された所定の電圧で駆動される。しかし、様々な条件(例えば、温度変化)が、時間の経つにつれて、例えば駆動電流と照度との関係を変える放出特性の変化のような悪影響を、FEDデバイスに及ぼすことがある。例えば、FEDは、ある時、特定の電圧量で駆動されて特定の電流を生じさせるかもしれないが、もっと後のある時、正確に同じ駆動レベルの電圧で駆動されたとき、電流は、放出特性の変化のためにいくらか異なっている。電流の量が最終的にディスプレイの表示の輝度を決定するので、ディスプレイは、時間の経つにつれて、(陰極でのような)部品に起こる変化の性質に依存して、より明るくなるか、またはより暗くなる。この有害な環境条件の効果は、電界放出ディスプレイでの情報および画像の表示に悪影響を及ぼすことが多い。
陰極温度の測定のような不利な環境条件を補償しようとする従来の試みは、困難に遭遇することが多い。例えば、実時間での測定を可能にしない熱的な遅れの補償が、問題の原因になることが多い。従来方式の別の問題は、範囲が制限されることである。例えば、試みを温度測定に限定すると、一般に、汚染で生じる放出劣化のような他の不利な条件が対処されない。温度以外のある他のメカニズムが問題の原因になっている場合、変化全体を通して温度が安定していると問題を検出するのが非常に困難である。
必要とされることは、FEDの性能を監視しかつディスプレイの放出生成に不利な影響を補償するシステムおよび方法である。
本発明は、電界放出ディスプレイ(FED)の性能を監視し、かつディスプレイの放出生成に関連した不利な影響を補償するシステムおよび方法である。本発明のFED調整システムおよび方法は、回帰期間中の実時間放出特性監視を実現することができる。1つの本放出補償方法では、活動表示領域に含まれない試験用ピクセルを一定電圧レベルで駆動し、その結果(例えば、放出に関連した電流または照度)を予測される予め設定された結果(例えば、電流または照度の量)と比較する帰還型プロセスが使用される。例えば、試験用ピクセルに関連した測定されたパラメータ(例えば、照度、電流、その他)が高すぎる場合、そのとき電圧供給の駆動レベルが下げられ、または、測定されたパラメータが低すぎる場合、電圧は高められる。本発明の一実施形態では、電圧ドライバが供給され、活動表示時間中に活動ピクセルで画像が表示される。非活動表示時間中に試験用ピクセルで放出が生じ、試験領域のこの放出が正確であるかどうか決定される。放出が正確でない場合、所望のレベルを実現するようにピクセルに調整が加えられる。
ここで本発明の好ましい実施形態を詳細に参照する。この好ましい実施形態の例を添付の図面に示す。本発明はこの好ましい実施形態に関連して説明するが、これらは本発明をこれらの実施形態に制限する意図でないことは理解されるであろう。それどころか、本発明は、添付の特許請求の範囲で定義されるような本発明の精神および範囲に含まれるかもしれない代替え物、修正物および同等物を含む意図である。さらに、本発明の以下の詳細な説明において、多数の特定の細部は、本発明の完全な理解を可能にするために示される。しかし、当業者には明らかになることであろうが、本発明はこの特定の細部なしに実施することができる。他の例では、よく知られている方法、手順、部品、および回路は、本発明の態様を不必要に不明瞭にしないように、詳細に説明しなかった。
図1は、フラットパネル電界放出ディスプレイ(FED)の一実施形態の一部の断面図である多層構造体75を示す。多層構造体75は、ベースプレート構造体とも呼ばれる電界放出バックプレート構造体45、および電子を受け取るフェースプレート構造体70を含む。画像はフェースプレート構造体70に生成される。バックプレート構造体45は、一般に、電気絶縁バックプレート65、エミッタ電極60、電気絶縁層55、パターン形成されたゲート電極50、および絶縁層55を貫通する開口中に位置する電子放出要素40を備える。1つの型の電子放出要素40は、1997年3月4日にTwichell他に発行された米国特許第5,608,283号に記載されており、また他の型が、1997年3月4日にSpindt他に発行された米国特許第5,607,335号に記載されている。これらの特許は、参照として本明細書に組み込む。電子放出要素40の先端部は、ゲート電極50の対応する開口を通して露出されている。フェースプレート構造体70は、電気絶縁フェースプレート15、陽極20、および蛍光体の被膜25で形成される。要素40から放出された電子は、蛍光体部分30で受け取られる。一実施形態では、電子放出要素40は、円錐形のモリブデン先端部を含む。本発明の他の実施形態では、陽極20は蛍光体25の上に位置付けすることができ、またエミッタ40は、フィラメント、炭素繊維またはナノチューブのような他の幾何学的形状を含むことができる。
電子放出要素40からの電子の放出は、適切な電圧(VG)をゲート電極50に加えて制御される。他の電圧(VE)が、エミッタ電極60を経由して電子放出要素40に直接に加えられる。ゲート−エミッタ間電圧(例えば、VG−VE)が増すにつれて、電子放出は増す。電子を蛍光体25に向けることは、陽極20に高電圧Vcを加えることで行われる。適切なゲート−エミッタ間電圧(VGE)が加えられたとき、電子は、垂線からの偏りの放出角シータ42の様々な値で、電子放出要素40から放出される。放出された電子は、図1に線35で示す非直線(例えば、放物線)の軌跡をたどり、蛍光体25の目標部分30に衝突する。このように、VGおよびVEが放出電流(IC)の大きさを決定するが、一方で、陽極電圧(VC)が、与えられた角度で放出された、与えられた電子の電子軌跡の方向を制御する。
図2は、例示のFED画面100の一部を示す。FED画面100は、ピクセルの水平方向に整列された行と垂直方向に整列された列とのアレイに細分される。それぞれのピクセル125の境界は、破線で示す。3つの別個の行ライン130が示され、各行ライン130は、アレイのピクセルの行のための1つの行電極である。一実施形態では、各行ライン130は、この電極に関連した特定の行の各エミッタのエミッタ陰極に結合されている。代替として、各行ラインは、前述の電極に関連した特定の行の各エミッタのゲート電極に結合することができる。一ピクセル行の一部を図2に示し、これは、1対の隣り合うスペーサ壁135の間に位置している。別の実施形態では、スペーサ壁135は存在しないかもしれない。ピクセル行は、一行ライン130に沿ったピクセルのすべてを含む。一般に、2以上のピクセル行(例えば、24〜100ピクセル行)が、各対の隣り合うスペーサ壁135の間にある。
カラーディスプレイでは、ピクセルの各列に3色の列ライン120がある。(1)1つは赤のライン、(2)第2は緑のライン、そして(3)第3は青のラインである。同様に、各ピクセル列は、合計3ストライプの各蛍光体ストライプ(赤、緑、青)のうちの1つを含む。モノクロディスプレイでは、各列はただ1つのストライプだけを含む。本実施形態では、列ライン120の各々は、関連した列の各エミッタ構造体のゲート電極に結合されている。代替として、列ラインの各々は、関連した列の各エミッタ構造体のエミッタ陰極に結合されるかもしれない。さらに、本実施形態では、列ライン120は、列ドライバの回路(図示しない)に結合され、行ライン130は行ドライバ回路(図示しない)に結合される。
動作時に、赤、緑および青の蛍光体ストライプは、エミッタ−陰極60/40の電圧に対して高い正電圧に保たれる。電子−放出要素の組のうちの1つが、対応する行ライン130および列ライン120の電圧を調整して、適切に励起されるとき、その組の要素40は電子を放出し、この電子は、対応する色の蛍光体の目標部分30に向かって加速される。そして、励起された蛍光体が光を放出する。(一実施形態ではほぼ60HZの割合で行われる)画面フレームの再生サイクル中に、ただ1つの行だけが一度に活動状態になり、オンタイム期間の間にその1つの行のピクセルを照らすように列ラインが通電される。これは、行ごとに時間的に連続して行われ、遂には、すべてのピクセル行が照らされてフレームをディスプレイする。上述のFED構成は、以下の米国特許により詳細に説明されている。すなわち、1996年7月30日にDuboc,Jr.他に発行された米国特許第5,541,473号、1996年9月24日にSpindt他に発行された米国特許第5,559,389号、1996年10月15日にSpindt他に発行された米国特許第5,564,959号、1996年11月26日にHaven他に発行された米国特許第5,578,899号。これらの特許は、参照として本明細書に組み込む。
本発明の一実施形態では、FED中の1つまたは複数のピクセルが試験用ピクセルである。試験用ピクセルのエミッタは、(例えば、陰極の)その他のピクセルエミッタと同じ方法で製造されるので、試験用ピクセルは、機械的、機能的、および動作的に、画像を表示するために使用されるピクセルに実質的にそっくりである。
試験用ピクセルの性能を監視する様々な実装がある。一実施形態では、基本的な帰還アルゴリズムを使用することができる。本発明の一実施形態では、試験用ピクセルのエミッタに供給される電流が、特定の駆動電圧(例えば、「オン」電圧、最大電圧、その他)で測定される。測定された電流は、特定の駆動レベルに対して予め設定された予測電流測定値と比較される。電流レベルが一致する場合、駆動レベルに調整が加えられない。しかし、測定電流と予測電流とが一致しない場合、適切な調整が駆動レベルに加えられる。例えば、測定電流が予測電流よりも少ない場合には、予測電流に合うように測定電流を上げるために、駆動レベルの調整が行われる。実際に電流を測定する様々なメカニズムがある(例えば、標準的な電流測定技術が備えられるが、本発明を不明確にしないために詳細に議論しない)。
他の実施形態では、試験用ピクセルのエミッタの照度が特定の駆動電圧(例えば、「オン」電圧、最大電圧、その他)で測定される。測定された照度は、特定の駆動レベルに対して予め設定された予測照度測定値と比較される。照度レベルが一致する場合、駆動レベルに調整が加えられない。しかし、測定照度と予測照度とが一致しない場合、適切な調整が駆動レベルに加えられる。例えば、測定照度が予測照度よりも少ない場合、予測照度に合うように測定照度を上げるために、駆動レベルの調整が行われる。
本発明は、連続的な調整に適応することができる。他の実施形態には、定量化されたレベルの段階がある。いったん測定電流が境界を越えると、境界は特定の値に進み、測定電流が再びその境界を越えるまで、そこで動かない。1つの例示の実施形態では、解析の誤差帯に対しての備えがある。例えば、電流が所望値の予め設定されたパーセント値の範囲内にある限り、供給が変化しない。
図3は、本発明のFED300の一実施形態の配線略図である。FED300は、行321から326まで、および列311から316までに並べられたピクセル(例えば、371および351)を含む。行322から325および列312から315のピクセルは、活動表示領域320に含まれる。行321および326のピクセルは、活動表示領域になく、したがって感知される表示に影響を及ぼさないので、「ダミーのピクセル」と考えられる。本発明の一実施形態では、試験用ピクセルはダミーの行に含まれる。
他の実施形態では、試験用ピクセルは活動領域に含まれる。本発明の1つの例示の実施形態では、活動領域の中の行(例えば、活動表示領域の境界の縁に近い行)が、試験用の行として使用される。たとえ試験用の行が活動領域にあっても、境界の行であり、それで表示の影響は最小である。
本発明の一実施形態では、FEDの試験用ピクセルと他のピクセルとの間に相関関係が存在する。例えば、試験用ピクセルは、他のピクセルと(例えば、同じ列の)同じ駆動源に含めることができ、そして、同じドライバ(例えば、同じ陰極)の試験用ピクセルおよび活動領域ピクセルに放出特性の同様な変化が起こる。したがって、試験用ピクセルのエミッタについての予想電流と測定電流との間の変化を補償するように、同じドライバ(例えば、同じ陰極)のピクセルの駆動が調整される。本発明の一実施形態では、FEDは、試験用ピクセルに高電圧電位を供給する高電圧電源を含み、電源が供給している電流が監視される。
本発明の1つの例示の実施形態では、試験動作を通常の画像表示と区別することができる。例えば、ダミー行の試験用ピクセルは特定のレベルで駆動することができ、放出電流および/または照度は活動領域のピクセルと無関係に監視することができる(例えば、ダミーピクセルは、活動領域の外にある)。本発明の一実施形態では、試験用エミッタと活動表示エミッタとからの放出は、時間に関して区別される。1つの例示の実装では、第1の継続時間では、画像の活動表示に含まれるエミッタ(例えば、活動領域のエミッタ)からの放出が可能であり、そして第2の継続時間では、試験動作に含まれるエミッタ(例えば、ダミー行のエミッタ)からの放出が可能である。
本発明は様々な実装に容易に適応することができる。例えば、既存のビデオ標準には垂直ブランキング期間があり、本発明は様々なビデオ標準に適合することができる。大抵のビデオディスプレイは回帰時間を有し、一般に時間情報の総量の2%から15%までのどこかが表示される。歴史的には、回帰時間はCRTの標準回帰時間が元になっているので、一般にディスプレイがオンである時間の80から90%で、ディスプレイは活動領域から放出し、使用者は映像を見ている。時間の残り公称10パーセントかそのくらいが回帰時間であり、活動領域は放出していない。本発明の一実施形態では、回帰時間は、試験エミッタまたは監視エミッタ(例えば、ダミー行のエミッタ)から放出を行うように選ばれる。1つの例示の実装では、その回帰時間中に、試験エミッタに供給される電流が測定され、かつ標準の予め設定された値と比較される。測定値が高いかまたは低い場合には、画像の表示中に駆動レベルに対応する調整が加えられる。
本発明の一実施形態では、試験用ピクセルは回帰期間ごとには活動化されず、電力の節約を可能にする。試験用ピクセルは、電流が消費または消散されない通常の垂直ブランキング期間に動作する。このことは電力に敏感な状況で特に有益であり、この状況では、妥協がクリティカルであるかもしれない。電力消費がクリティカルである一実施形態では、試験は、連続的ではなくて要求に基づいて行われる(例えば、5フレーム〜100フレームごとに一度)。
実際的な見地から、放出の変化を補償する連続した調整が、すべての用途で必要というわけではない。いくつかの用途では、陰極は、(例えば、ミリ秒程度の)短い時間で変化しない。むしろ、放出の変化は、日のようなずっと長い期間で測定されるので、すべてのフレームで調整を加える必要は必ずしもない。補償情報に関して行うことができる様々なことがある。例えば、補償情報は実時間でランさせることができ、および/または永久的なまたは不揮発性の記録を作ることができる。例えば、FEDがオフになったとき、FEDがオンになる次回まで電子が補償をしないようにしても、情報は格納される。
図4は、本発明が実施されるコンピュータシステム400の一実施形態のブロック図である。コンピュータシステム400は、アドレス/データバス410、中央処理装置ユニット401、主メモリ402(例えば、ランダムアクセスメモリ)、スタティックメモリ403(例えば、読出し専用メモリ)、取外し可能なデータ記憶デバイス404、ネットワークインターフェースカード(NIC)405、入力デバイス406、カーソルデバイス407、ディスプレイモニタ409、および信号通信ポート408を含む。アドレス/データバス410は、中央処理装置ユニット401A、401B、401C、主メモリ402、スタティックメモリ403、取外し可能なデータ記憶デバイス404、ネットワークインターフェースカード405、入力デバイス406、カーソルデバイス407、ディスプレイモニタ409、および信号通信ポート408に結合されている。
コンピュータシステム400の部品は、様々な機能を実現するように協働して機能し、この機能には、不利な放出変化を自動調整してディスプレイモニタ409に情報を表示することがある。アドレス/データバス410は情報を通信し、中央処理装置401は情報および命令を処理し、主メモリ402は中央処理装置401のための情報および命令を格納し、そして、スタティックメモリ403は静的な情報および命令を格納する。また、取外し可能なデータ記憶デバイス404は、情報および命令を格納する(例えば、大情報蓄積装置として機能する)。NIC405は、信号通信ポート408を介したコンピュータシステム400とのやりとりの情報の通信を調整する。ディスプレイデバイス409は、不利な放出特性を自動調整して情報を表示する。カーソルデバイス407は、ディスプレイデバイスの情報を指示するかまたは強調するメカニズムを与える。入力デバイス406は、情報を入力するメカニズムを与える。
図5は、本発明の放出補償方法500の一実施形態の流れ図である。
ステップ510で、電圧ドライバが供給される。本発明の一実施形態では、電圧ドライバは高電圧電源からの信号である。
画像は、ステップ520中に、およびステップ520の活動表示時間中に、活動ピクセルで表示される。本発明の一実施形態では、ピクセルは電界放出陰極で作られる。
ステップ530の非活動表示時間中に、試験用ピクセルで放出が生じる。本発明の一実施形態では、回帰時間が非活動掃引時間として使用される。本発明の一実施形態では、試験用ピクセルは活動ディスプレイ領域にない。
ステップ540で、試験領域での放出が正確かどうかの決定が行われる。本発明の一実施形態では、試験用ピクセルまたはダミーのピクセルからの電流が測定される。本発明の一実施形態では、試験用ピクセルまたはダミーのピクセルからの照度が測定される。本発明の1つの例示の実装では、測定された電流および/または照度が、予め決定されたレベルと比較される。
ステップ550で、所望のレベルを実現するようにピクセルに調整が加えられる。本発明の一実施形態では、放出電流および/または照度を増すように、または減らすように、それぞれドライバ信号の電圧レベルを変化させて上げるかまたは下げる。
以上のことをまとめると、この明細書では、FED性能を監視し、かつディスプレイの放出生成に関連した不利な影響を補償するシステムおよび方法が開示される。本発明のFED調整システムおよび方法は、回帰期間中に実時間放出特性監視を実現することができる。1つの本放出補償方法では、活動表示領域に含まれないダミーのピクセルを一定レベルで駆動し、その結果(例えば、放出に関連した電流)を予想される特定の予め設定された量と比較する帰還型プロセスが使用される。電流が高すぎる場合には、電圧供給が駆動レベルに減らされ、または、電流が低すぎる場合には、電圧が高くされる。ドライバ電圧が供給され、活動表示時間中に活動ピクセル領域で画像が表示される。非活動表示中に試験用ピクセルで放出が生成され、試験領域での放出が正確であるかどうかの決定が行われる。放出が正確でない場合、所望のレベルを実現するように、ピクセルに調整が加えられる。
このように、本発明は、ディスプレイの放出特性の不利な変化を補償するように供給電圧を調整して、ディスプレイによって情報の理解可能な鮮明な表示を容易にするシステムおよび方法である。例えば、本発明に従って、電流がいくらかを(または、電流がいくらかのアナログを)実際に測定して、どんな環境条件が変化を引き起こしているかを決定することに関連した問題が起こらなくする。本発明は、変化がどうかの正確な測定を実現し、そして、電流を予め設定されたまたは「正常な」条件に戻すように、駆動の増加かまたは減少かのどちらかを助長する。
本発明の特定の実施形態についての上記の説明は、例示と説明の目的のために示した。上記の説明は、網羅的である意図でなく、または本発明を開示されたそのもの形に制限する意図でない。そして、明らかに、多くの修正物および変形物が上の教示を考慮して可能である。本発明の原理およびそれの実際の応用を最もよく説明し、それによって当業者が、考えられた特定の使用に適しているような様々な修正に関して、本発明および様々な実施形態を最適に使用することができるようにするために、実施形態を選び、また説明した。本発明の範囲は、本明細書に添付された特許請求の範囲および同等物によって定義される意図である。
本発明の一実施形態のFEDフラットパネルディスプレイの実装の一部の断面図である多層構造体を示す図である。 本発明の一実施形態で使用される例示のFED画面の一部を示す図である。 本発明の一実施形態である調整FEDを示す図である。 本発明のFEDを使用するコンピュータシステムの一実施形態を示すブロック図である。 本発明の一実施形態である放出補償方法を示す流れ図である。

Claims (24)

  1. 画像を表示するために使用される活動表示ピクセルと、
    ピクセル劣化を決定するために使用される試験用ピクセルとを備え、前記試験用ピクセルが情報の活動表示に影響を及ぼさず、さらに、前記試験用ピクセルからの監視された放出に基づいて、前記活動表示ピクセルと前記試験用ピクセルとの両方の供給電圧に調整が加えられるディスプレイ。
  2. 前記試験用ピクセルが、活動表示領域の外に形成される、請求項1に記載のディスプレイ。
  3. 一定電圧が、前記試験用ピクセルに印加される、請求項1に記載のディスプレイ。
  4. 前記試験用ピクセルからの電流放出が監視される、請求項1に記載のディスプレイ。
  5. 前記試験用ピクセルからの照度放出が監視される、請求項1に記載のディスプレイ。
  6. 前記活動表示ピクセルおよび前記試験用ピクセルへの供給電圧が、前記試験用ピクセルからの監視された電流放出に基づいて変更される、請求項1に記載のディスプレイ。
  7. 前記活動表示ピクセルおよび前記試験用ピクセルへの供給電圧が、前記試験用ピクセルからの監視された照度放出に基づいて変更される、請求項1に記載のディスプレイ。
  8. 前記試験用ピクセルおよび前記活動ピクセルが、行に配列される、請求項1に記載のディスプレイ。
  9. 前記試験用ピクセルおよび前記活動ピクセルが、複数の電界放出陰極によって形成され、請求項1に記載のディスプレイ。
  10. 電圧ドライバを供給するステップと、
    活動表示時間中に活動ピクセルで画像を表示するステップと、
    非活動表示時間中に試験用ピクセルで放出を生じさせるステップと、
    試験領域の放出が正確であるかどうかを決定するステップと、
    所望のレベルを実現するように前記ピクセルを調整するステップと
    を含む放出補償方法。
  11. 前記電圧ドライバに、高電圧電源からの信号が供給される、請求項10に記載の放出補償方法。
  12. 前記ピクセルが、電界放出陰極によって形成される、請求項10に記載の放出補償方法。
  13. 回帰時間が、非活動掃引時間として利用される、請求項10に記載の放出補償方法。
  14. 前記試験用ピクセルが、活動ディスプレイ領域には存在しない、請求項10に記載の放出補償方法。
  15. 前記試験用ピクセルからの電流を測定するステップと、
    測定された前記電流を予め設定されたレベルと比較するステップと
    を更に含む、請求項10に記載の放出補償方法。
  16. 前記試験用ピクセルからの照度を測定するステップと、
    測定された前記照度を予め設定されたレベルと比較するステップと
    を更に含む、請求項10に記載の放出補償方法。
  17. ドライバ信号の電圧レベルを上下に変化させて、放出電流を増加または減少させるステップを更に含む、請求項10に記載の放出補償方法。
  18. ドライバ信号の電圧レベルを上下に変化させて、照度を増加または減少させるステップを更に含む、請求項10に記載の放出補償方法。
  19. 画像を生成する多層フェースプレート構造体と、
    前記多層フェースプレート構造体に電子を放出するバックプレート構造体とを備え、前記バックプレート構造体が、前記電子を放出するエミッタを含み、前記エミッタが複数の行と列とに配列され、ピクセルの複数の行のうちの1つは、電圧が印加されるダミーの行であり、そして、結果として生じる放出電流が測定され、その放出が予め設定された値ではない場合には、前記電圧に調整が加えられる放出調整ディスプレイ装置。
  20. ピクセルの前記ダミーの行が、活動表示領域中に存在しない、請求項19に記載の放出調整ディスプレイ装置。
  21. 活動表示領域の回帰期間中に、ピクセルの前記ダミーの行に電圧が供給される、請求項19に記載の放出調整ディスプレイ装置。
  22. 予め設定された数の回帰期間に一度、電圧が供給される、請求項21に記載の放出調整ディスプレイ装置。
  23. 定量化されたレベルの段階で調整が加えられる、請求項21に記載の放出調整ディスプレイ装置。
  24. 測定情報が、後の調整または伝送のために格納される、請求項21に記載の放出調整ディスプレイ装置。
JP2004554775A 2002-11-21 2003-11-19 ピクセル試験のためのシステム、デバイスおよび方法 Pending JP2006507532A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US10/302,063 US6771027B2 (en) 2002-11-21 2002-11-21 System and method for adjusting field emission display illumination
PCT/US2003/040049 WO2004049288A1 (en) 2002-11-21 2003-11-19 System, device, and method for pixel testing

Publications (2)

Publication Number Publication Date
JP2006507532A true JP2006507532A (ja) 2006-03-02
JP2006507532A5 JP2006507532A5 (ja) 2009-11-26

Family

ID=32392399

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004554775A Pending JP2006507532A (ja) 2002-11-21 2003-11-19 ピクセル試験のためのシステム、デバイスおよび方法

Country Status (5)

Country Link
US (1) US6771027B2 (ja)
JP (1) JP2006507532A (ja)
CN (1) CN1732497A (ja)
AU (1) AU2003297964A1 (ja)
WO (1) WO2004049288A1 (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB0229692D0 (en) * 2002-12-19 2003-01-29 Koninkl Philips Electronics Nv Active matrix display device
US20070146241A1 (en) * 2005-06-09 2007-06-28 Nongqiang Fan Method of Driving Field Emission Display
CA2672499C (en) 2006-12-11 2016-02-16 Loegering Mfg. Inc. Apparatus for converting a wheeled vehicle to a tracked vehicle
WO2008073990A2 (en) 2006-12-12 2008-06-19 Loegering Mfg. Inc. Conversion system for a wheeled vehicle
US8245800B2 (en) 2008-12-09 2012-08-21 Vermeer Manufacturing Company Apparatus for converting a wheeled vehicle to a tracked vehicle
CN103681772B (zh) * 2013-12-27 2018-09-11 京东方科技集团股份有限公司 一种阵列基板和显示装置

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11288248A (ja) * 1998-04-03 1999-10-19 Canon Inc 画像形成方法及び装置
JP2001195026A (ja) * 2000-01-14 2001-07-19 Victor Co Of Japan Ltd マトリクス型表示装置
JP2002214643A (ja) * 2001-01-17 2002-07-31 Casio Comput Co Ltd 液晶表示素子及び電子装置
JP2002252083A (ja) * 2000-11-27 2002-09-06 Seiko Epson Corp 有機エレクトロルミネッセンス装置の製造方法および有機エレクトロルミネッセンス装置並びに電子機器
JP2002251167A (ja) * 2001-02-26 2002-09-06 Sanyo Electric Co Ltd 表示装置
JP2002278517A (ja) * 2001-03-15 2002-09-27 Hitachi Ltd 液晶表示装置

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5216504A (en) 1991-09-25 1993-06-01 Display Laboratories, Inc. Automatic precision video monitor alignment system
US5424605A (en) * 1992-04-10 1995-06-13 Silicon Video Corporation Self supporting flat video display
US5559389A (en) * 1993-09-08 1996-09-24 Silicon Video Corporation Electron-emitting devices having variously constituted electron-emissive elements, including cones or pedestals
US5564959A (en) * 1993-09-08 1996-10-15 Silicon Video Corporation Use of charged-particle tracks in fabricating gated electron-emitting devices
US5608283A (en) * 1994-06-29 1997-03-04 Candescent Technologies Corporation Electron-emitting devices utilizing electron-emissive particles which typically contain carbon
US5607335A (en) * 1994-06-29 1997-03-04 Silicon Video Corporation Fabrication of electron-emitting structures using charged-particle tracks and removal of emitter material
US5578899A (en) * 1994-11-21 1996-11-26 Silicon Video Corporation Field emission device with internal structure for aligning phosphor pixels with corresponding field emitters
US5751262A (en) 1995-01-24 1998-05-12 Micron Display Technology, Inc. Method and apparatus for testing emissive cathodes
EP0755042B1 (en) 1995-07-20 2003-07-16 STMicroelectronics S.r.l. Method and device for uniforming luminosity and reducing phosphor degradation of a field emission flat display
TW372371B (en) * 1995-12-15 1999-10-21 Carrier Corp Electrical connector plug
US6147664A (en) * 1997-08-29 2000-11-14 Candescent Technologies Corporation Controlling the brightness of an FED device using PWM on the row side and AM on the column side
US6069597A (en) * 1997-08-29 2000-05-30 Candescent Technologies Corporation Circuit and method for controlling the brightness of an FED device
US6069598A (en) * 1997-08-29 2000-05-30 Candescent Technologies Corporation Circuit and method for controlling the brightness of an FED device in response to a light sensor
US5898415A (en) * 1997-09-26 1999-04-27 Candescent Technologies Corporation Circuit and method for controlling the color balance of a flat panel display without reducing gray scale resolution
US6037918A (en) * 1998-03-30 2000-03-14 Candescent Technologies, Inc. Error compensator circuits used in color balancing with time multiplexed voltage signals for a flat panel display unit
US6169529B1 (en) * 1998-03-30 2001-01-02 Candescent Technologies Corporation Circuit and method for controlling the color balance of a field emission display
US6060840A (en) 1999-02-19 2000-05-09 Motorola, Inc. Method and control circuit for controlling an emission current in a field emission display
JP2001209352A (ja) 2000-01-24 2001-08-03 Nec Corp 電界電子放出型ディスプレィ装置およびその駆動方法
US6307327B1 (en) 2000-01-26 2001-10-23 Motorola, Inc. Method for controlling spacer visibility

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11288248A (ja) * 1998-04-03 1999-10-19 Canon Inc 画像形成方法及び装置
JP2001195026A (ja) * 2000-01-14 2001-07-19 Victor Co Of Japan Ltd マトリクス型表示装置
JP2002252083A (ja) * 2000-11-27 2002-09-06 Seiko Epson Corp 有機エレクトロルミネッセンス装置の製造方法および有機エレクトロルミネッセンス装置並びに電子機器
JP2002214643A (ja) * 2001-01-17 2002-07-31 Casio Comput Co Ltd 液晶表示素子及び電子装置
JP2002251167A (ja) * 2001-02-26 2002-09-06 Sanyo Electric Co Ltd 表示装置
JP2002278517A (ja) * 2001-03-15 2002-09-27 Hitachi Ltd 液晶表示装置

Also Published As

Publication number Publication date
WO2004049288A1 (en) 2004-06-10
CN1732497A (zh) 2006-02-08
US20040108976A1 (en) 2004-06-10
US6771027B2 (en) 2004-08-03
AU2003297964A1 (en) 2004-06-18

Similar Documents

Publication Publication Date Title
US7403175B1 (en) Methods and systems for compensating row-to-row brightness variations of a field emission display
US20060114188A1 (en) System and method for recalibrating flat panel field emission displays
JP2006507532A (ja) ピクセル試験のためのシステム、デバイスおよび方法
US6369784B1 (en) System and method for improving emitter life in flat panel field emission displays
KR100687150B1 (ko) 평면형 표시 장치를 구동하는 방법 및 구동 시스템
US20060267507A1 (en) Electron emission display and method of controlling voltage thereof
US20040100426A1 (en) Field emission display brightness uniformity compensation system and method
US6624592B1 (en) Procedures and apparatus for turning-on and turning-off elements within a field emission display device
US20070069991A1 (en) Electron emission display and method of driving the same
JP2009150926A (ja) 画像表示装置及びその製造方法
JP2006184462A (ja) 画像表示装置およびその駆動方法
US7005807B1 (en) Negative voltage driving of a carbon nanotube field emissive display
JP2001350444A (ja) 電界放出型表示装置
JP2001051642A (ja) 平板型表示素子および画像表示装置
KR100475159B1 (ko) 평면형 전계방출표시소자와 그의 구동방법 및 장치
JP2006084566A (ja) 表示装置の製造方法、表示装置の製造装置および平面表示装置
JP2006023578A (ja) 平面表示装置および表示装置の輝度制御方法
KR20070043542A (ko) 전자 방출 표시소자 및 그 제어 방법
KR20070073342A (ko) 전자방출소자의 구동장치 및 그 구동방법
KR20050105409A (ko) 전자 방출 표시장치의 에이징 방법 및 이를 수행하는 전자방출 표시장치
KR20050077972A (ko) 전계 방출 표시 장치 및 그 구동 방법
JP2006184461A (ja) 画像表示装置およびその駆動方法

Legal Events

Date Code Title Description
RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20060424

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20060424

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060613

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060613

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20061027

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20091007

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20091201

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100201

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100302

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100421

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20100518