JP2000020020A

JP2000020020A - 電子源駆動装置及び画像形成装置及び電子源の電子放出特性の補正方法

Info

Publication number: JP2000020020A
Application number: JP18110598A
Authority: JP
Inventors: Shuki Ando; 宗棋安藤
Original assignee: Canon Inc
Current assignee: Canon Inc
Priority date: 1998-06-26
Filing date: 1998-06-26
Publication date: 2000-01-21

Abstract

(57)【要約】【課題】複数の電子放出素子を有する電子源の電子放
出特性を略均一に補正する電子源駆動装置及び画像形成
装置及び電子源の電子放出特性の補正方法の提供。【解決手段】入力映像信号のブランキング期間に、ｍ
×ｎ個の電子放出素子（以下、素子と称する）のうち、
ｋ列目のｊ行目から（ｊ＋ｉ−１）行目までの（ｉ−
１）個の各素子をテスト用に駆動し、それらの素子の放
出電流Ｉｅを測定する。次に、そのテスト駆動時の素子
の駆動量と測定結果とに基づいて、当該素子の現在の電
子放出特性のばらつきを補正する補正データを算出す
る。この一連の処理は、ｍ×ｎ個の素子に対してブラン
キング期間毎に（ｉ−１）個ずつ行われる。算出した補
正データはメモリに格納され、以降の入力映像信号の表
示を行うときの列駆動用の駆動信号の補正に使用され
る。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、複数の電子放出素
子を有するマルチ電子ビーム源を駆動する電子源駆動装
置及びその駆動装置を備える画像形成装置及び電子源の
電子放出特性の補正方法に関する。

【０００２】

【従来技術】従来より、電子放出素子としては、大別し
て熱電子放出素子と冷陰極電子放出素子の２種類が知ら
れている。冷陰極電子放出素子には、電界放出型（以
下、「ＦＥ型」という）、金属／絶縁層／金属型（以
下、「ＭＩＭ型」という）、並びに、表面伝導型電子放
出素子等がある。

【０００３】表面伝導型電子放出素子型の例としては、
Ｍ．Ｉ．Ｅｌｉｎｓｏｎ、ＲａｄｉｏＥｎｇ．Ｅｌｅ
ｃｔｒｏｎＰｙｓ．、１０、１２９０，（１９６５）
や、後述する他の例が知られている。

【０００４】表面伝導型電子放出素子は、基板上に小面
積の薄膜を形成し、その薄膜の膜面に平行に電流を流す
ことにより、電子放出が生ずる現象を利用するものであ
る。この表面伝導型電子放出素子としては、前記エリン
ソン等によるＳｎＯ2薄膜を用いたもの、Ａｕ薄膜によ
るもの［Ｇ．Ｄｉｔｔｍｅｒ：”ＴｈｉｎＳｏｌｉｄ
Ｆｉｌｍｓ”、９、＄７１７（１９７２）］、Ｉｎ2
Ｏ3／ＳｎＯ2薄膜によるもの［Ｍ．Ｈａｒｔｗｅｌｌ
ａｎｄＣ．Ｇ．Ｆｏｎｓｔａｄ：”ＩＥＥＥＴｒａｎ
ｓ．ＥＤＣｏｎｆ．”、５１９（１９７５）］、カー
ボン薄膜によるもの［荒木久他：真空、第２６巻、第
１号、２２頁（１９８３）］等が報告されている。

【０００５】これらの表面伝導型電子放出素子の素子構
成の典型的な例として、図３０に前述のＭ．Ｈａｒｔｗ
ｅｌｌらによる素子の平面図を示す。

【０００６】同図において、３００１は、基板である。
３００４は、スパッタで形成された金属酸化物よりなる
導電性薄膜である。導電性薄膜３００４は、同図に示す
ようにＨ字形の平面形状に形成されている。この導電性
薄膜３００４に、後述の通電フォーミングと呼ばれる通
電処理を施すことにより、電子放出部３００５が形成さ
れる。図中の間隔Ｌは、０．５〜１［ｍｍ］，Ｗは、
０．１［ｍｍ］で設定されている。尚、図示の便宜か
ら、電子放出部３００５は導電性薄膜３００４の中央に
矩形の形状で示したが、これは模式的なものであり、実
際の電子放出部の位置や形状を忠実に表現しているわけ
ではない。

【０００７】Ｍ．Ｈａｒｔｗｅｌｌらによる素子をはじ
めとして、上述の表面伝導型電子放出素子においては、
電子放出を行う前に導電性薄膜に通電フォーミングと呼
ばれる通電処理を施すことによって電子放出部を形成す
るのが一般的である。即ち、通電フォーミングとは、所
定の通電処理を導電性薄膜に対して施すことにより、そ
の薄膜の一部に電子放出部を形成するものである。例え
ば、図３０においては、導電性薄膜３００４の両端に所
定の直流電圧、もしくは、例えば１Ｖ／分程度の非常に
ゆっくりとしたレートで昇圧する直流電圧を印加し、導
電性薄膜３００４を局所的に破壊もしくは変形もしくは
変質せしめ、電気的に高抵抗な状態の電子放出部３００
５を形成する。尚、局所的に破壊、変形、或いは変質し
た導電性薄膜３００４の一部には、亀裂が発生する。こ
の通電フォーミング処理後に、導電性薄膜３００４に適
宜の電圧を印加すると、前記亀裂付近において電子放出
が行われる。

【０００８】また、ＦＥ型の例は、例えば、Ｗ．Ｐ．Ｄ
ｙｋｅ＆Ｗ．Ｗ．Ｄｏｌａｎ，”Ｆｉｅ−ｌｄｅｍｉ
ｓｓｉｏｎ”，ＡｄｖａｎｃｅｉｎＥｌｅｃｔｒｏ
ｎＰｈｙｓｉｃｓ，８，８９（１９５６）や、あるい
は、Ｃ．Ａ．Ｓｐｉｎｄｔ，”Ｐｈｙｓｉｃａｌｐｒ
ｏｐｅｒｔｉｅｓｏｆｔｈｉｎ−ｆｉｌｍｆｉｅ
ｌｄｅｍｉｓｓｉｏｎｃａｔｈｏｄｅｓｗｉｔｈ
ｍｏｌｙｂｄｅｎｉｕｍｃｏｎｅｓ”，Ｊ．Ａｐｐ
ｌ．Ｐｈｙｓ．，４７，５２４８（１９７６）等が知ら
れている。

【０００９】ＦＥ型の素子構成の典型的な例として、図
３１に前述のＣ．Ａ．Ｓｐｉｎｄｔらによる素子の断面
図を示す。

【００１０】同図において、３０１０は、基板である。
３０１１は、導電材料よりなるエミッタ配線である。３
０１２は、エミッタコーンである。３０１３は、絶縁層
である。３０１４は、ゲート電極である。本素子は、エ
ミッタコーン３０１２とゲート電極３０１４との間に適
宜の電圧を印加することにより、エミッタコーン３０１
２の先端部より電界放出を起こさせるものである。

【００１１】また、ＦＥ型の他の素子構成としては、図
３１のような積層構造ではなく、基板上に、その基板平
面とほぼ平行にエミッタとゲート電極とを配置した例も
ある。

【００１２】また、ＭＩＭ型の例としては、例えば、
Ｃ．Ａ．Ｍｅａｄ，”Ｏｐｅｒａｔｉｏｎｏｆｔｕｎ
ｎｅｌ−ｅｍｉｓｓｉｏｎＤｅｖｉｃｅｓ，Ｊ．Ａｐ
ｐｌ．Ｐｈｙｓ．，３２，６４６（１９６１）等が知ら
れている。ＭＩＭ型の素子構成の典型的な例を図３２の
断面図に示す。

【００１３】同図において、３０２０は基板である。３
０２１は、金属よりなる下電極である。３０２２は、厚
さ１００オングストローム程度の薄い絶縁層である。３
０２３は、厚さ８０〜３００オングストローム程度の金
属よりなる上電極である。ＭＩＭ型においては、上電極
３０２３と下電極３０２１との間に適宜の電圧を印加す
ることにより、上電極３０２３の表面より電子放出を起
こさせるものである。

【００１４】上述した各冷陰極素子は、熱陰極素子と比
較して低温で電子の放出を得ることができるため、加熱
用ヒーターを必要としない。従って、熱陰極素子よりも
構造が単純であり、微細な素子を作成することが可能で
ある。また、基板上に多数の素子を高い密度で配置して
も、基板の熱溶融等の問題が発生しにくい。また、熱陰
極素子がヒーターの加熱により動作するため応答速度が
遅いのとは異なり、冷陰極素子の場合には応答速度が速
いという利点もある。このため、冷陰極素子を各種工業
製品に応用する研究が盛んに行われている。

【００１５】例えば、表面伝導型の電子放出素子におい
ては、上述した冷陰極素子の中でも特に構造が単純であ
り、製造も容易であることから、大面積にわたり多数の
素子を形成できる利点がある。そこで、例えば本出願人
による特開昭６４−３１３３２号において開示されるよ
うに、基板上に多数配列した表面伝導型の電子放出素子
を適宜駆動する方法が研究されている。

【００１６】また、表面伝導型電子放出素子の応用につ
いては、例えば、画像表示装置、画像記録装置等の画像
形成装置、或いは、荷電ビーム源等が研究されている。

【００１７】特に、画像形成装置への応用としては、例
えば本出願人によるＵＳＰ５，０６６，８８３、特開平
２−２５７５５１号、或いは、特開平４−２８１３７号
等において開示されているように、複数の表面伝導型電
子放出素子と、それら素子から照射される電子ビームに
よって発光する蛍光体とを組み合わせてなる画像形成装
置が研究されている。このような表面伝導型電子放出素
子と蛍光体とを組み合わせてなる画像形成装置は、従来
の他の方式の画像形成装置よりも優れた特性が期待され
ている。例えば、近年普及してきた液晶表示装置と比較
しても、自発光型であるため液晶表示デバイスを背照す
る、所謂バックライトを必要としない点や、視野角が広
い点が優れていると言える。

【００１８】また、ＦＥ型の冷陰極素子を多数個ならべ
て駆動する方法は、例えば本出願人によるＵＳＰ４，９
０４，８９５に開示されている。また、ＦＥ型を画像形
成装置に応用した例として、例えば、Ｒ．Ｍｅｙｅｒら
により報告された平板型表示装置が知られている。
［Ｒ．Ｍｅｙｅｒ：”ＲｅｃｅｎｔＤｅｖｅｌｏｐｍ
ｅｎｔｏｎＭｉｃｒｏｔｉｐｓＤｉｓｐｌａｙ
ａｔＬＥＴＩ”，Ｔｅｃｈ．Ｄｉｇｅｓｔｏｆ４
ｔｈＩｎｔ．ＶａｃｕｕｍＭｉｃｒｏｅｌｅ−ｃ
ｔｒｏｎｉｃｓＣｏｎｆ．，Ｎａｇａｈａｍａ，ｐ
ｐ．６〜９（１９９１）］また、ＭＩＭ型を多数個並べて画像形成装置に応用した
例は、例えば本出願人による特開平３−５５７３８号に
開示されている。

【００１９】本願出願人及び発明者らは、上記の従来技
術に記載した発明をはじめとして、さまざまな材料、製
法、構造の冷陰極素子を試みている。更に、多数の冷陰
極素子を配列したマルチ電子ビーム源、並びに、このマ
ルチ電子ビーム源を応用した画像形成装置について研究
を行っている。

【００２０】本願発明者らは、例えば、図３３に示す電
気的な配線方法によるマルチ電子ビーム源を試みてき
た。即ち、冷陰極素子を２次元的に多数個配列し、これ
らの素子を図示のようにマトリクス状に配線したマルチ
電子ビーム源である。

【００２１】同図において、４００１は、冷陰極素子を
模式的に示しており、４００２は行方向配線、４００３
は列方向配線である。行方向配線４００２及び列方向配
線４００３は、実際には有限の電気抵抗を有するもので
あるが、同図においては配線抵抗４００４及び４００５
として示されている。上述のような配線方法を、単純マ
トリクス配線と呼ぶ。

【００２２】尚、図示の便宜上、６×６のマトリクスで
示しているが、マトリクスの規模はこれに限られるわけ
ではなく、例えば画像形成装置用のマルチ電子ビーム源
の場合には、所望の画像表示を行うのに足りるだけの素
子を配列し配線するものである。

【００２３】冷陰極素子を単純マトリクス配線したマル
チ電子ビーム源においては、所望の電子ビームを出力さ
せるため、行方向配線４００２及び列方向配線４００３
に適宜の電気信号を印加する。例えば、マトリクスの中
の任意の１行の冷陰極素子を駆動するには、選択する行
の行方向配線４００２には選択電圧Ｖｓを印加し、同時
に非選択の行の行方向配線４００２には非選択電圧Ｖｎ
ｓを印加する。これと同期して列方向配線４００３に
は、電子ビームを出力するための駆動電圧Ｖｅを印加す
る。この方法によれば、配線抵抗４００４及び４００５
による電圧降下を無視すれば、選択する行の冷陰極素子
には、Ｖｅ−Ｖｓの電圧が印加され、また非選択行の冷
陰極素子にはＶｅ−Ｖｎｓの電圧が印加される。このと
き、Ｖｅ，Ｖｓ，Ｖｎｓを適宜の大きさの電圧にすれ
ば、選択する行の冷陰極素子だけから所望の強度の電子
ビームが出力される。また、このとき列方向配線の各々
に異なる駆動電圧Ｖｅを印加すれば、選択する行の素子
の各々から異なる強度の電子ビームが出力される。ま
た、駆動電圧Ｖｅを印加する時間の長さを変えれば、電
子ビームが出力される時間の長さも変えることができ
る。

【００２４】このように、冷陰極素子を単純マトリクス
配線したマルチ電子ビーム源は、いろいろな工業製品に
応用可能であり、例えば、画像情報に応じた電気信号を
適宜印加すれば、画像形成装置用の電子源として好適に
用いることができる。

【００２５】

【発明が解決しようとする課題】しかしながら、複数の
冷陰極電子放出素子を単純マトリクス配線した上記のマ
ルチ電子ビーム源においては、実際には以下に述べるよ
うな問題が発生している。

【００２６】即ち、上記のようなマルチ電子ビーム源を
有する表示パネルにおいては、その表示パネルにおける
個々の画素の発光輝度の特性を均一に製造することが要
求されるが、一般に、それらの画素を構成する個々の電
子放出素子の電子放出特性を均一に製造することは難し
く、また、電子放出特性の使用による経時的な変化も均
一なものではない。このため、明るさ（発光輝度）の均
一性を厳しく要求される用途においては、個々の電子放
出素子の電子放出特性を略均一にするための補正が必要
な場合がある。このとき、表示画素毎に発光輝度を補正
すべく、各画素に対応するアドレスを持つ輝度補正用の
メモリを当該表示パネルの駆動回路に設け、そのメモリ
に製造時に記憶した輝度補正用のデータに基づいて、各
画素毎に駆動量を補正することにより、個々の電子放出
素子の電子放出特性を略均一に補正する方法がある。

【００２７】しかしながら、上記の方法においては、テ
レビジョンやコンピュータ用途の表示パネルともなる
と、画素数が莫大なものとなり、当該メモリに書き込む
べきデータの取得方法や所要時間が問題となる。また、
電子放出特性の使用による経時的な変化には対応できな
い。

【００２８】そこで、本発明は、複数の電子放出素子を
有する電子源の電子放出特性を略均一に補正する電子源
駆動装置及び画像形成装置及び電子源の電子放出特性の
補正方法の提供を目的とする。

【００２９】

【課題を解決するための手段】上記の目的を達成するた
め、本発明に係る電子源駆動装置は以下の構成を備え
る。

【００３０】即ち、複数の電子放出素子を有する電子源
を駆動する電子源駆動装置であって、前記複数の電子放
出素子の中から少なくとも１つ選択し、その選択した電
子放出素子を、入力画像信号の所定期間に所定の駆動量
で駆動する駆動手段と、前記駆動手段により駆動した電
子放出素子が前記所定期間に放出する電子ビーム量に相
当する電流を、少なくとも１回計測する計測手段と、前
記計測手段によって計測した電流値と前記所定の駆動量
とに基づいて、前記所定期間より後の期間に前記駆動手
段により駆動した電子放出素子を駆動するときの駆動量
を算出する算出手段と、を備えることを特徴とする。

【００３１】また、例えば前記算出手段が算出する駆動
量は、前記駆動手段が選択した電子放出素子を前記所定
の駆動量で駆動したときに、前記計測手段により所定の
電流値が計測されるような値であって、前記算出手段
は、前記所定の駆動量を、該算出した駆動量に更新する
ことを特徴とする。

【００３２】また、例えば前記駆動手段は、前記入力画
像信号に含まれる画素の輝度レベルに基づいて、駆動す
べき電子放出素子を選択するとよい。

【００３３】また、例えば更に、前記入力画像信号を記
憶する記憶手段を備え、前記駆動手段は、前記記憶手段
に記憶した入力画像信号の所定期間の前後の期間に、或
いは前の期間、または後の期間に、輝度レベルが所定値
より大きい画素に相当する電子放出素子を選択してもよ
い。

【００３４】また、例えば前記駆動手段により選択され
た電子放出素子が、前記所定期間に駆動されることによ
って増加（または減少）する輝度レベル分を、その選択
された電子放出素子に相当するところの、入力画像信号
に含まれる画素の前記所定期間の前の期間、後の期間、
または前後両方の期間における輝度レベルから減少（ま
たは増加）させる補償手段を更に備えてもよい。

【００３５】これらの場合において、前記所定期間は、
入力画像信号の水平または垂直ブランキング期間であ
り、前記所定期間以後の期間は、入力画像信号のフィー
ルド期間とすればよい。

【００３６】また、好ましくは、上記の電子源駆動装置
により駆動される電子源を表示パネルとして備える画像
形成装置を構成すると良い。

【００３７】また、上記の目的を達成するため、本発明
に係る電子源の電子放出特性の補正方法は以下の構成を
備える。

【００３８】即ち、複数の電子放出素子を有する電子源
の電子放出特性の補正方法であって、前記複数の電子放
出素子の中から少なくとも１つ選択し、その選択した電
子放出素子を、入力画像信号の所定期間に所定の駆動量
で駆動する駆動工程と、その駆動した電子放出素子が前
記所定期間に放出する電子ビーム量に相当する電流を、
少なくとも１回計測する計測工程と、その計測した電流
値と前記所定の駆動量とに基づいて、前記所定期間より
後の期間に前記駆動した電子放出素子を駆動するときの
駆動量を算出する算出工程と、を有することを特徴とす
る。

【００３９】また、例えば前記算出工程にて算出する駆
動量は、前記選択した電子放出素子を前記所定の駆動量
で駆動したときに、前記計測工程にて所定の電流値が計
測されるような値であって、前記所定の駆動量を、前記
算出工程にて算出した駆動量に更新することを特徴とす
る。

【００４０】また、例えば前記駆動工程では、前記入力
画像信号に含まれる画素の輝度レベルに基づいて、駆動
すべき電子放出素子を選択するとよい。

【００４１】

【発明の実施の形態】以下、本発明に係る電子源駆動装
置及び画像形成装置について図面を参照して詳細に説明
する。以下の説明においては、まず、第１から第５の実
施形態において本発明に係る電子源駆動装置としての画
像形成装置の駆動回路について説明し、次に、それら駆
動回路が駆動するマルチ電子ビーム源を含む表示パネル
の構造及び製造方法、並びに当該駆動回路を備える画像
形成装置の全体構成について説明する。

【００４２】［第１の実施形態］図１は、本発明の第１
の実施形態としての画像形成装置における駆動回路のブ
ロック構成図である。同図に示す駆動回路は、複数の電
子放出素子の電子放出特性のばらつきを補正する「補正
モード」、或いは、そのような補正を行わない「通常モ
ード」の何れかで動作する。

【００４３】図中、１は、行方向配線電極と列方向配線
電極により単純マトリックス状に配線されたｍ×ｎ個の
電子放出素子、並びにそれら素子に対向して設けられた
蛍光体等を有する表示パネルである。この表示パネル１
は、後述する図６に示す表示パネルに相当し、複数の電
子放出素子のうち、列及び行電極のバイアス電圧によっ
て選択された素子から放出される電子を、蛍光体に衝突
させることにより発光を行う。

【００４４】システム制御ユニット２１は、不図示のマ
イクロコンピュータ等を備えており、以下に説明する当
該駆動回路の全体の動作を制御する。

【００４５】まず、当該駆動回路の構成を、「通常モー
ド」の場合の信号の流れに沿って説明する。

【００４６】当該駆動回路の外部から入力される映像信
号は、アナログ／デジタル（Ａ／Ｄ）変換回路３にて所
定の階調数のデジタル画像データに変換され、その変換
されたデータは信号処理回路７に送られる。

【００４７】信号処理回路７は、入力される画像データ
に対して一般的なガンマ処理や輪郭強調処理等を施す。

【００４８】パルス発生回路８は、信号処理回路７から
出力されたシリアル画像データに対して、１水平同期期
間（行選択期間）毎に一般的なシリアル／パラレル変換
を施し、その変換によって生成されたパラレル画像デー
タに対して、各列毎に一般的なパルス幅変調（ＰＷＭ）
処理を施すことにより、デジタルデータの値に応じたパ
ルス幅のパルス信号を生成する。このパルス信号は、列
駆動出力ＳＷ１１に変調信号として出力される。

【００４９】当該駆動回路は、「通常モード」におい
て、表示パネル１が有する複数の電子放出素子の電子放
出特性のばらつきを補正し、表示パネル１としての個々
の画素の発光輝度を略均一な発光特性で駆動することが
できる。そのため、補正メモリ４には、表示パネル１が
有する複数の電子放出素子の電子放出特性のばらつきを
補正するための補正データが、各画素（電子放出素子）
毎に格納されている。この補正メモリ４からは、１水平
同期期間（行選択期間）毎に、パルス発生回路８が１列
毎に出力するデータに対応する画素の補正データが出力
される。この補正メモリ４に格納されている補正データ
は、後述する「補正モード」時に更新される。この補正
メモリ４は、所謂ＥＥＰＲＯＭ等の電気的に書き換え可
能なメモリであることは言うまでもない。

【００５０】シフトレジスタ９は、補正メモリ４から出
力された補正データにシリアル／パラレル変換を施し、
その変換によって各列毎にパラレルデータ化した補正デ
ータを、デジタル／アナログ（Ｄ／Ａ）変換回路１０に
出力する。

【００５１】Ｄ／Ａ変換回路１０は、シフトレジスタ９
から出力された補正データに対して、一般的なＤ／Ａ変
換を施すことにより、表示パネル１の列駆動用のアナロ
グ駆動信号を生成する。

【００５２】ここで、Ｄ／Ａ変換回路１０から出力され
るアナログ駆動信号は、補正データに応じて、電圧の大
きさ、或いはその電圧の印加時間、或いは電流の大きさ
が異なる。即ち、システム制御ユニット２１がある所定
の駆動量での電子放出素子の駆動を要求したとき、補正
メモリ４からは、その駆動量の代わりに、個々の電子放
出素子毎に格納されている補正データが出力される。そ
して、Ｄ／Ａ変換回路１０からは、補正メモリ４が出力
した補正データに応じて、電圧の大きさ、或いはその電
圧の印加時間、或いは電流の大きさが異なるアナログ駆
動信号が出力される。従って、システム制御ユニット２
１が同じ駆動量による駆動を個々の電子放出素子に指示
しても、Ｄ／Ａ変換回路１０から出力されるアナログ駆
動信号は、それら電子放出素子毎に異なる。これによ
り、個々の素子の電子放出特性の違いを打ち消すことが
できる。

【００５３】列駆動出力スイッチ（ＳＷ）１１は、表示
パネル１に行列状に設けられた複数の電子放出素子の中
から任意の列を選択し、その選択した列を駆動する。こ
の列駆動出力ＳＷ１１は、列選択用のトランジスタ等の
スイッチング素子を複数備えており、１水平同期期間毎
にＤ／Ａ変換回路１０から出力されるアナログ駆動信号
を、パルス発生回路８が出力する変調信号に応じてスイ
ッチングしながら表示パネル１内の列電極に出力する。

【００５４】タイミング制御回路１８は、当該駆動回路
に入力される映像信号に含まれる垂直同期信号ＶＤに同
期して、システム制御ユニット２１より要求される表示
パネル１内の行を選択する選択信号（行選択トリガパル
ス）、並びに、要求された列を変調する変調信号を発生
する。そして、選択信号は行選択制御回路１２に、変調
信号はパルス発生回路８に入力される。

【００５５】行選択制御回路１２は、当該駆動回路に入
力される映像信号の垂直有効表示期間の先頭に合せたス
タートパルスを行選択期間毎に順次シフトした信号に応
じて、行駆動出力ＳＷ１３に選択パルスを出力すること
により、表示パネル１に行列状に設けられた複数の電子
放出素子の中から任意の行を選択する。

【００５６】高電圧発生ユニット１４は、表示パネル１
内の図１には不図示の電子放出素子とアノード電極との
間に加速電圧を印加する。この加速電圧を印加するライ
ンには、電流センサ１５が設けられており、そのセンサ
による測定結果は、後述するサンプル／ホールド（Ｓ／
Ｈ）回路１６及びＡ／Ｄ変換回路１７を介してシステム
制御ユニット２１にフィードバックされる。

【００５７】次に、「補正モード」における信号の流
れ、並びに「補正モード」において補正メモリ４に格納
（更新）する補正データの取得方法と共に、当該駆動回
路の構成を更に説明する。

【００５８】本実施形態では、システム制御ユニット２
１が、当該駆動回路に入力される映像信号に含まれる垂
直同期信号ＶＤに同期して、当該映像信号のブランキン
グ（帰線）期間毎に、補正データを取得すべき画素を３
画素ずつ選択する場合を例にして説明する。

【００５９】「補正モード」において、システム制御ユ
ニット２１は、テスト信号発生回路５を有効にする。

【００６０】テスト信号発生回路５は、「補正モード」
時に、垂直同期信号ＶＤに同期して、当該映像信号の垂
直ブランキング（垂直帰線）期間（以下、ブランキング
期間と称する）に、システム制御ユニット２１より要求
される表示パネル１内の行を選択する選択信号、並び
に、要求された列を変調する変調信号を発生する回路を
備える。そして、選択信号は行選択制御回路１２に、変
調信号はパルス発生回路８に入力される。本実施形態に
おいて、テスト信号発生回路５は、例えば、表示パネル
１の１列目の１行目から３行目の画素（電子放出素子）
を同じパルス幅のパルス信号で駆動すべく、テスト用の
選択信号及び変調信号を発生させる。このとき、システ
ム制御ユニット２１が素子に対して要求する駆動量は同
じ大きさであり、補正メモリ４の補正データは参照され
ない。

【００６１】システム制御ユニット２１がブランキング
期間に発光させる電子放出素子の放出電流Ｉｅ（電流セ
ンサ１５の出力信号）は、所定の行選択期間に同期し
て、当該ユニットが選択する行の順番に、１画素ずつ時
系列に得られる。

【００６２】即ち、タイミング発生回路１９及び２０
は、タイミング制御回路１８から供給される上記の選択
信号（行選択トリガパルス）に応じて、Ｓ／Ｈ回路１６
及びＡ／Ｄ変換回路１７にタイミング信号を供給する。

【００６３】Ｓ／Ｈ回路１６は、タイミング発生回路１
９から出力されるタイミング信号に従って、電流センサ
１５が出力するアナログ信号（放出電流Ｉｅ）に対して
一般的なサンプリング・ホールド処理を施す。

【００６４】Ａ／Ｄ変換回路１７は、タイミング発生回
路２０から出力されるタイミング信号に従って、Ｓ／Ｈ
回路１６からの積分されたアナログ出力信号に対して、
一般的なＡ／Ｄ変換処理を施す。この変換によってデジ
タルデ化されたデータは、システム制御ユニット２１に
フィードバックされる。

【００６５】これにより、システム制御ユニット２１
は、１列目の１行目から３行目の各画素の放出電流Ｉｅ
を取得することができる。即ち、当該ユニットは、テス
ト用に選択した３つの画像素を駆動したときの、当該３
つの素子の放出電流Ｉｅの大きさを取得することがで
き、当該３つの素子の現在の電子放出特性を知ることが
できる。従って、当該３つの素子の現在の電子放出特性
のばらつきを無くす補正データを後述の方法によって算
出し、その算出した新たな補正データに補正メモリ４に
格納している補正データを更新すればよい。

【００６６】そして、１列目の１行目から３行目の画素
に対応する３つの素子についての補正データの更新が完
了すると、システム制御ユニット２１は、入力画像信号
の次のブランキング期間において１列目の４行目から６
行目の画素に対応する３つの素子について上記と同様に
補正データの更新を行う。以降、このような動作を１列
目の素子に対して行い、更に２列目以降の各画素に対し
ても同様に繰り返す。これにより、更新後の補正メモリ
４のデータを使用して表示パネル１を駆動すれば、各素
子の現在の電子放出特性のばらつきを補正することがで
きるため、表示パネル１の発光特性を略均一に保持する
ことができる。

【００６７】＜補正対象の電子放出素子の選択順序＞次
に、図２を参照して、上述した表示パネル１の各電子放
出素子の選択順と、その選択に対応して電流センサ１５
にて放出電流Ｉｅを測定するタイミングについて説明す
る。

【００６８】図２は、本発明の第１の実施形態としての
駆動回路の補正モードにおける動作を示すタイミングチ
ャートであり、同図は、当該駆動回路におけるテスト用
の画素の選択を一般に表わしており、ｍ×ｎ個の電子放
出素子のうち、ｋ（≦ｎ）列目のｊ行目から（ｊ＋ｉ−
１）行目までの（ｉ−１）個の各素子を駆動したとき
に、それらの素子が放出する電子ビーム量を表わす放出
電流Ｉｅを取得する場合を示している（但し、ｊ，ｊ＋
ｉ−１≦ｍ，ｋ≦ｎ）。

【００６９】同図は、上から、入力画像信号に含まれる
垂直同期信号ＶＤ、表示パネル１に含まれるマトリック
ス状の電子ビーム源の１，２，…ｍ行目の電子放出素子
の選択信号、１，２，…ｎ列目の電子放出素子の変調信
号、その選択信号及び変調信号によって選択された個々
の電子放出素子の放出電流Ｉｅを表わす電流センサ出力
信号、Ｓ／Ｈ回路１６がサンプリング・ホールドを行う
タイミング、そしてＡ／Ｄ変換回路１７がＡ／Ｄ変換を
行うタイミングを示している。

【００７０】当該駆動回路に垂直同期信号ＶＤが入力さ
れると、テスト信号発生回路５は、ある有効表示期間の
終了後のブランキング期間に、システム制御ユニット２
１からの要求に従って、パルス発生回路８が「ｋ列目変
調信号」を出力し、行選択制御回路１２が「ｊ，ｊ＋
１，…，ｊ＋ｉ−１行目選択信号」を出力するように、
パルス発生回路８及び行選択制御回路１２に対して所定
の制御信号を与える。

【００７１】そして、パルス発生回路８は、テスト信号
発生回路５からの制御信号に応じて、表示パネル１の第
ｋ列目に出力する変調信号を発生する。また、行選択制
御回路１２は、テスト信号発生回路５からの制御信号に
応じて、表示パネル１の第ｊ，ｊ＋１，…，ｊ＋ｉ−１
列目に出力する行選択信号を発生する。このとき、Ｄ／
Ａ変換回路１０が列駆動出力ＳＷに出力するアナログ駆
動信号は、現在選択している各素子毎に異なる。

【００７２】電流センサ１５は、上記のように選択駆動
された表示パネル１の（ｉ−１）個の電子放出素子の放
出電子ビーム（放出電流Ｉｅ）を測定する。このとき測
定された電流値は、Ｓ／Ｈ回路１６及びＡ／Ｄ変換回路
１７において、同図に示すＳ／Ｈパルス及びＡ／Ｄパル
スのタイミングで上述の如く順次処理され、その処理の
結果得られたデータがシステム制御ユニット２１に入力
される。システム制御ユニット２１は、当該（ｉ−１）
個の電子放出素子の放出電流Ｉｅを表わすデータに基づ
いて、後述の方法によって補正データを算出する。

【００７３】これらの一連の処理が完了する度に、シス
テム制御ユニット２１は、ｊ←（ｊ＋ｉ）と設定し、ブ
ランキング期間にテスト信号発生回路５に対して同様に
制御信号を供給する。これにより、システム制御ユニッ
ト２１は、新たに選択した（ｉ−１）個の電子放出素子
についての補正データを算出する。

【００７４】このような処理を繰り返し、ｊ＞ｍとなっ
たときには、ｋ列目の素子は全て選択されたことになる
ので、システム制御ユニット２１は、ｋ←ｋ＋１，ｊ←
１と設定して、次の列以降も同様に選択する。この繰り
返しによって表示パネル１の全素子についての補正メモ
リ４に書き込むべきデータが算出される。

【００７５】上述の一連の処理手順は、システム制御ユ
ニット２１内の不図示のマイクロコンピュータに含まる
ＣＰＵが、予めＲＯＭ等に格納されている当該処理手順
が記述された制御プログラムに従って動作することによ
って実行される。

【００７６】＜補正データの算出処理＞図３は、本発明
の第１の実施形態としての駆動回路のシステム制御ユニ
ットが行う補正データの算出処理を示すフローチャート
である。

【００７７】図中、ステップＳ１：ＣＰＵは、補正メモ
リ４に格納されている補正データの更新要求があるかど
うか、即ち、「補正モード」であるかをチェックする。
更新要求が無いときには、更新要求が発生するまで待機
する。ここで、更新要求は、所定の時間間隔でＣＰＵが
強制的に発生させる構成であっても、ユーザがユーザイ
ンタフェース（Ｉ／Ｆ）２２を介して入力する構成であ
っても、或いは常に発生させる構成としてもよい。

【００７８】ステップＳ２：ステップＳ１の判断におい
て更新要求が有るとき、ＣＰＵは、行カウンタｊと列カ
ウンタｋとを、行列の先頭を示す１に初期化する。ま
た、行カウンタの所定の増分を示すｉには、１回のブラ
ンキング期間で計測を行う素子数を、所定のブランキン
グ期間内で計測が完了する素子数の範囲内で設定する。

【００７９】ステップＳ３：ＣＰＵは、一般的な方法に
より、入力映像信号のタイミングを検出しながら、ブラ
ンキング期間になるまで待機する。

【００８０】ステップＳ４：ＣＰＵは、テスト信号発生
回路５を有効にし、上述したようにｋ列目のｊ，ｊ＋
１，…，ｊ＋ｉ−１行の各素子を同じ駆動量で順次駆動
する。

【００８１】ステップＳ５：ＣＰＵは、ステップＳ４で
駆動した各素子に対応する放出電流ＩｅをＡ／Ｄ変換回
路１７から順次取得する。

【００８２】ステップＳ６：ＣＰＵは、ステップＳ５で
取得した各素子の放出電流Ｉｅの値と駆動量とに基づい
て、後述する計算を行うことにより、新たな補正データ
を算出し、その算出した補正データを、補正メモリ４に
書き込む。

【００８３】ステップＳ７，ステップＳ８：ＣＰＵは、
行カウンタｊを更新し（ステップＳ７）、ｊ＞ｍになっ
ているかを判断する（ステップＳ８）。この判断におい
てＮＯのとき、ＣＰＵは、ステップＳ３に戻る。

【００８４】ステップＳ９，ステップＳ１０：ステップ
Ｓ８の判断においてＹＥＳのときは、現在選択している
ｋ列目の素子についての補正データは全て更新したこと
になるので、ＣＰＵは、次の列以降も同様に処理すべ
く、ｋ←ｋ＋１，ｊ←１と設定し（ステップＳ９）、ｋ
＞ｎになっているかを判断する（ステップＳ１０）。こ
の判断においてＮＯのとき、ＣＰＵは、ステップＳ３に
戻る。一方、ＹＥＳのときは、表示パネル１の全ての素
子についての補正データが更新されたことを表わすた
め、ステップＳ１に戻る。

【００８５】＜補正データの算出方法＞次に、各素子の
現時点における電子放出特性のばらつきを無くして表示
パネル１を略均一な発光輝度特性とするための補正量と
して、補正メモリ４に格納する補正データの算出方法の
例を説明する。

【００８６】まず、各素子の電子放出特性のばらつき等
に対応した補正データを算出するための補正パラメータ
をａ，ｂ，ｃ，…とおき、その場合の補正物理量（駆動
量）［Ｘ］と放出電流Ｉｅとの特性関数を、Ｉ（ｘ，
ａ，ｂ，ｃ，…）とする。

【００８７】次に、１回以上の放出電流Ｉｅの測定によ
って得られた結果｛（ｉ０，ｘ０），（ｉ１，ｘ１），
・・・｝に基づいて、補正パラメータａ，ｂ，ｃ，…を
算出する。そして、得られた素子の特性関数に基づい
て、目標とすべき放出電流［Ｉ０］に対応する物理量
［Ｘｃ］を求める。ここで、目標とすべき放出電流［Ｉ
０］とは、所定の物理量である電子放出素子を駆動した
ときに、その素子から放出されるべき電子ビーム量を表
わす放出電流Ｉｅの値である。

【００８８】次に、前記の算出方法の具体的な計算例で
説明する。今、上記の特性関数Ｉ（ｘ，ａ，ｂ，ｃ，
…）に相当するところの、電子放出素子の電子放出特性
が、Ｉ＝ａｘ＋ｂで表わされる１次式であるとする。

【００８９】次に、上述した測定方法により、ある素子
について放出電流Ｉｅの測定を２回行い、その測定結果
｛（ｉ０，ｘ０），（ｉ１，ｘ１）｝から連立方程式
｛ｉ０＝ａｘ０＋ｂ，ｉ１＝ａｘ１＋ｂ｝をたて、その
連立方程式を解くことによって補正パラメータａ，ｂを
計算する。これにより、ある素子の電子放出特性を表す
補正パラメータを決定することができる。

【００９０】次に、上記の電子放出特性を表わす１次式
を変形した式ｘ＝（Ｉ−ｂ）／ａにより、目標とする放
出電流［Ｉ０］に対応する物理量［Ｘｃ］＝（Ｉ０−
ｂ）／ａを算出する。そして、算出した物理量［Ｘｃ］
を、新しい補正データとして補正メモリ４に格納すれば
よい。

【００９１】或いは、目標とすべき放出電流［Ｉ０］に
近づけるためのゲイン［Ｇ］（０＜Ｇ＜＝１）を設定
し、現在補正メモリ４に格納されている補正データ［Ｘ
ａ］を用いてＸｃ＋Ｇ（Ｘａ−Ｘｃ）なる計算を行い、
その計算結果を新しい補正データとしてもよい。この場
合は、測定と計算を繰り返すことによって放出電流Ｉｅ
が目標値に漸近的に収束していくことになる。この方法
によれば、素子毎の電子放出特性のばらつき等が大きい
ときにも、使用する補正パラメータを少なくすることが
できるため、ＣＰＵによる計算量を軽減できるという利
点がある。この場合の具体的な計算例を以下に示す。

【００９２】放出電流Ｉｅを目標値に向かって漸近的に
収束させる場合、電子放出特性を表す式は厳密でなくて
もよいので、素子の電子放出特性をＩ＝ＡＸ＋ｂ（Ａは
定数）と簡略化する。

【００９３】１回の放出電流Ｉｅの測定より求められた
物理値［Ｘｃ］を、そのまま新しい補正データとしては
設定せず、ゲイン［Ｇ］（０＜Ｇ＜＝１）を設定し、現
在設定されている補正値［Ｘａ］を用いて、Ｘｃ＋Ｇ
（Ｘａ−Ｘｃ）なる計算を行い、その計算結果を新しい
補正データとする。

【００９４】以上説明したように、本実施形態の駆動回
路によれば、「補正モード」において、ブランキング期
間にテスト用の発光を行うため最低限の表示画像の劣化
は生じるものの、表示パネル１に入力画像信号に基づく
画像の表示を継続しながら、ブランキング期間中に補正
メモリ４内の補正データを更新することができる。これ
により、表示パネル１に設けられた複数の電子放出素子
の電子放出特性を、略均一に補正することができる。

【００９５】尚、本実施形態では、垂直ブランキング期
間にテスト用の発光を行ったが、これに限られるもので
はなく、水平ブランキング期間に行っても良い。

【００９６】［第２の実施形態］第１の実施形態では、
「補正モード」において、ブランキング期間にテスト用
の発光を行うため最低限の表示画像の劣化が生じる。そ
こで、本実施形態では、表示パネル１に表示される画像
の劣化を軽減すべく、各画素に対応する電子放出素子の
放出電流Ｉｅの測定及び補正値の算出を、入力映像信号
の輝度に応じて行う。更に、ある素子の現在の電子放出
特性の測定のためにブランキング期間に当該素子を駆動
（発光）させることにより、当該素子に対応する画素の
輝度が増加する分だけ、そのブランキング期間の前後の
有効表示期間（フレーム）における当該画素の入力映像
信号に応じた本来の発光輝度を変更する。

【００９７】以下、第２の実施形態を説明するが、駆動
回路のハードウエアは第１の実施形態と同様なため説明
を省略し、本実施形態の特徴的な部分を中心に説明す
る。

【００９８】まず、本実施形態では、ブランキング期間
におけるテスト信号発生による表示画像への視覚的な影
響を軽減すべく、各素子の現在の電子放出特性の測定の
ため発光期間（テスト信号発生期間）と、その前後のフ
レームにおける各素子の映像信号との積分輝度で考え
る。

【００９９】あるブランキング期間におけるテスト信号
の発生による積分輝度をＬ、そのブランキング期間の前
のフレーム（以下、Ｆ０）の積分輝度をＬ０、そして後
ろのフレーム（以下、Ｆ１）の積分輝度をＬ１とする。

【０１００】テスト信号を発生しないフレームＦ０及び
Ｆ１の期間における積分輝度は、Ｌ０＋Ｌ１と表され
る。また、ブランキング期間を含むフレームＦ０からＦ
１までの期間における積分輝度は、Ｌ０＋Ｌ１＋Ｌと表
される。これら両者の積分輝度の比は、（Ｌ０＋Ｌ１）
／（Ｌ０＋Ｌ１＋Ｌ）であり、Ｌ０＋Ｌ１が大きいほ
ど、つまりテスト用ではなく、フレームＦ０及びＦ１に
おいて本来表示すべき映像信号の輝度が大きいほど１に
近づく。

【０１０１】一般に、人間の視覚は、ある画素の発光輝
度の絶対値よりも、ある期間における発光輝度の変化率
（比）の方に敏感であるので、表示されている映像信号
の輝度が小さいときにテスト信号を発生させると視覚的
に目立つが、逆に映像信号の輝度が大きいときにはさほ
ど目立たないということがわかる。そこで、このような
人間の視覚特性を考慮して、補正メモリ４に格納する補
正データの算出方法を図４のフローチャートを参照して
説明する。

【０１０２】まず、テスト信号を発生させるかどうかの
積分輝度のしきい値αを適当な値に決める。しきい値α
が大きければ、テスト信号が映像に与える影響は小さく
なるが、テスト信号が発生されなくなる率が高くなるの
で、表示パネル１の全画素の補正データを取得するのが
難しくなる。また、しきい値αが小さければその逆であ
る。しきい値αの値は、当該駆動回路の設計時に任意の
値に決めておいても良いし、適宜変更可能な構成として
も良い。

【０１０３】テスト信号発生回路５は、システム制御ユ
ニット２１の要求に応じて、フレームＦ０における表示
が開始される前に、放出電流の測定及び補正量の算出を
行う画素の行列位置（ｊ，ｋ）を決定し、その決定した
行列位置（ｊ，ｋ）を、信号処理回路７に通知する。

【０１０４】信号処理回路７は、システム制御ユニット
２１の要求に応じて、フレームＦ０における表示に先立
って、テスト信号を発生させるｊ行ｋ列目の画素の輝度
Ｌ０としきい値αとを比較する（ステップＳ１）。その
比較結果がＬ０＞αであれば、フレームＦ０における当
該画素の輝度をＬ０←Ｌ０−Ｌと変更する（ステップＳ
１３）。一方、その比較結果がＬ０＜αであれば、当該
画素の輝度の変更は行わない（ステップＳ１２）。

【０１０５】テスト信号発生回路５は、ブランキング期
間になったら第１の実施形態と同様にテスト信号の発生
を行うが、信号処理回路７における比較結果に応じてテ
スト信号の発生を行わないと判断した画素については、
テスト信号を発生させない。

【０１０６】そして、システム制御ユニット２１は、第
１の実施形態と同様に放出電流Ｉｅを測定し、補正デー
タの計算及び更新を行うが、信号処理回路７における比
較結果に応じてテスト信号の発生を行わないと判断した
画素については、これらの計算及び更新を行わない。

【０１０７】即ち、ステップＳ１３における輝度Ｌ０の
変更の結果が０より小さいかを判断する（ステップＳ１
４）。その判断の結果が０より小さいときには、その輝
度誤差ｄを不図示のＲＡＭ等に記憶すると共にフレーム
Ｆ０の期間において輝度Ｌ０←０にて当該素子を駆動し
（ステップＳ１８）、ブランキング期間において放出電
流Ｉｅの測定及び補正データの算出を行う（ステップＳ
１９）。

【０１０８】一方、ステップＳ１４の判断の結果が０よ
り大きいときには、フレームＦ０の期間においてステッ
プＳ１３における変更後の輝度Ｌ０にて当該素子を駆動
し（ステップＳ１５）、ブランキング期間において放出
電流Ｉｅの測定及び補正データの算出を行う（ステップ
Ｓ１６）。

【０１０９】そして比較結果を、システム制御ユニット
２１及びテスト信号発生回路５に通知する。

【０１１０】次に、信号処理回路７は、システム制御ユ
ニット２１の要求に応じて、テスト信号発生後のフレー
ムＦ１の期間に、テスト信号を発生させた行列位置
（ｊ，ｋ）の画素についてＬ１←Ｌ１−ｄとして輝度誤
差ｄを補償する。即ち、フレームＦ１の期間において、
当該画素を輝度（Ｌ１−（Ｌ−Ｌ０））にて駆動する
（ステップＳ２０）。また、このときＬ１＜０になった
場合は、発光輝度は０とする。

【０１１１】一方、ステップＳ１４の判断の結果が０よ
り大きかったときには、フレームＦ１における当該画素
の本来の発光輝度で駆動する。即ち、フレームＦ１の期
間において、当該画素を輝度Ｌ１にて駆動する（ステッ
プＳ１７）。

【０１１２】尚、輝度誤差ｄは、次以降のフレームで輝
度補償しても良いが、Ｌ０＞α且つＬ＞Ｌ０＋Ｌ１とい
う状況は、Ｌ０とＬ１との輝度の差が大きいことが予想
される。このように輝度の変化が激しい個所で時系列な
補正を過剰に行うと、表示している画像に残像が生じる
等、かえって視覚的に悪い影響を及ぼす可能性があるの
で、これ以上の輝度補償は行わないほうがよい。

【０１１３】上述の一連の処理手順は、システム制御ユ
ニット２１内の不図示のマイクロコンピュータに含まる
ＣＰＵが、予めＲＯＭ等に格納されている当該処理手順
が記述された制御プログラムに従って、当該駆動回路に
含まれる各ブロックを動作させることによって実行され
る。

【０１１４】このように、本実施形態によれば、フレー
ムＦ０及びＦ１の期間における積分輝度は、Ｌ０−（Ｌ
−ｄ）＋Ｌ＋（Ｌ１−ｄ）＝Ｌ０＋Ｌ１となり、テスト
信号を発生させたときにも、テスト信号を発生しないと
きと同じであり、ブランキング期間におけるテスト信号
発生による表示画像への視覚的な影響を第１の実施形態
より軽減し、表示パネル１に入力画像信号に基づく画像
の表示を継続しながら、ブランキング期間中に補正メモ
リ４内の補正データを更新することができ、表示パネル
１に設けられた複数の電子放出素子の電子放出特性を、
略均一に補正することができる。

【０１１５】尚、本実施形態では、ブランキング期間を
含むフレームＦ０からＦ１までの期間における積分輝度
に注目したが、これに限られるものではなく、例えば、
ブランキング期間及びその前後何れかのフレームについ
ての積分輝度に注目しても、本実施形態と略同様な効果
が得られることは言うまでもない。

【０１１６】［第３の実施形態］本実施形態では、入力
映像信号を、一旦ラインメモリに格納し、その格納した
１ライン分の映像信号のうち、輝度レベルがしきい値α
以上の素子を予め選択する。そして、選択した素子につ
いて、ブランキング期間に放出電流の測定及び補正デー
タの算出を行う。

【０１１７】以下、第３の実施形態を説明するが、駆動
回路のハードウエアは第１の実施形態と同様なため説明
を省略し、本実施形態の特徴的な部分を中心に説明す
る。

【０１１８】入力映像信号は、当該駆動回路の不図示の
ラインメモリに一旦格納される。テスト信号発生回路５
は、ラインメモリに格納した映像信号の内容を参照して
輝度レベルがしきい値α以上の素子を選択し、その選択
した素子を、補正データの更新を行う対象として、信号
処理回路７、パルス発生回路８、行選択制御回路１２、
システム制御ユニット２１に知らせる。その他の処理は
第２の実施形態と同様に行う。

【０１１９】本実施形態によれば、限られた時間しかな
いブランキング期間を効率よく使用することができ、１
回のブランキング期間により多くの素子の補正データを
更新することが可能となる。

【０１２０】［第４の実施形態］図５は、本発明の第４
の実施形態としての画像形成装置における駆動回路のブ
ロック構成図である。同図に示す駆動回路が図１の駆動
回路と異なるのは、更に、入力映像信号を一旦格納する
フレームメモリ２３を備えることである。

【０１２１】本実施形態では、入力映像信号を、フレー
ムＦ０からＦ１フレームに渡って一旦フレームメモリ２
３に格納し、その格納したフレームの映像信号のうち、
輝度レベルがしきい値α以上の素子をフレームＦ０及び
Ｆ１の両方のフレームを参照して予め選択する。そし
て、選択した素子について、ブランキング期間に放出電
流の測定及び補正データの算出を行う。その他の処理は
第２及び第３の実施形態と同様に行う。

【０１２２】［第５の実施形態］本実施形態では、ブラ
ンキング期間におけるテスト用の発光による視覚的な影
響を軽減させるべく、発光させる素子を乱数関数を用い
て選択することが第１の実施形態と異なる。また、駆動
回路のハードウエアは、図１の駆動回路と同様の構成で
よい。

【０１２３】まず、表示パネル１内の全ての電子放出素
子に予め通し番号（識別番号）を付与する。システム制
御ユニット２１は、適当な乱数関数を用いてテスト信号
発生回路５が駆動する素子を選択し、その選択した素子
の識別番号はＲＡＭ等に記憶しておく。そして、テスト
信号発生回路５は、システム制御ユニット２１が選択し
た素子をテスト用に駆動する。この場合、好ましくは、
全ての素子の識別番号に対応する数を発生させることが
可能な乱数を使用するとよいことは言うまでもない。

【０１２４】また、次回の素子選択に際して、乱数関数
によって選択した素子がブランキング期間に既に駆動し
た素子であるときには、その素子の代替候補として改め
て選択してもよいし、次の識別番号の素子（その素子も
既に駆動されていたら更にその次…以下同様）を選択し
ても良い。

【０１２５】このとき、使用する乱数関数が、全ての素
子の識別番号を発生させることができるのなら、代替候
補の素子を選択せずにテスト信号を発生しても良い。こ
の場合は既に駆動した素子を記憶しておく必要はない
が、全ての素子の補正データの更新が完了したかが判ら
ないので、当該駆動回路の動作中は常に補正データの更
新を行うことになる。

【０１２６】

【表示パネルの構成と製造法】以下、上記の各実施形態
を適用可能な表示パネルの構成と製造法について説明す
る。

【０１２７】まず、上述した各実施形態における駆動回
路を備える画像形成装置の表示パネルの構成と製造法に
ついて、具体的な例を示して説明する。

【０１２８】図６は、本発明に適用可能な表示パネルの
斜視図であり、上述した各実施形態における表示パネル
１に相当する。同図に示す表示パネルは、内部構造を示
すためにパネルの１部を切り欠いて示している。

【０１２９】図中、１００５はリアプレート、１００６
は側壁、１００７はフェースプレートであり、これらリ
アプレート１００５からフェースプレート１００７の構
造により、表示パネルの内部を真空に維持するための気
密容器を形成している。

【０１３０】この気密容器を組み立てるにあたっては、
各部材の接合部に十分な強度と気密性を保持させるべ
く、封着する必要があるが、例えばフリットガラスを接
合部に塗布し、その接合部分を、大気中、或いは窒素雰
囲気中で、摂氏４００〜５００度で１０分以上焼成する
ことにより封着を達成する。この気密容器の内部を、真
空に排気する方法については後述する。

【０１３１】リアプレート１００５には、基板１００１
が固定されているが、該基板上には冷陰極素子１００２
がＮ個ｘＭ個形成されている。但し、Ｎ，Ｍは、２以上
の正の整数であり、目的とする表示画素数に応じて適宜
設定される。例えば、高品位テレビジョンの表示を目的
とした画像形成装置においては、Ｎ＝３０００，Ｍ＝１
０００以上の数を設定することが望ましい。本実施例に
おいては、Ｎ＝３０７２，Ｍ＝１０２４とした。

【０１３２】これらＮ個ｘＭ個の冷陰極素子は、Ｍ本の
行方向配線１００３とＮ本の列方向配線１００４とによ
り単純マトリクス配線されている。以下、上述した基板
１００１、冷陰極素子１００２、Ｍ本の行方向配線１０
０３、並びにＮ本の列方向配線１００４によって構成さ
れる部分を、マルチ電子ビーム源と呼ぶ。尚、マルチ電
子ビーム源の製造方法や構造については、後述する。

【０１３３】本実施例においては、気密容器のリアプレ
ート１００５にマルチ電子ビーム源の基板１００１を固
定する構成としたが、マルチ電子ビーム源の基板１００
１が十分な強度を有するものである場合には、気密容器
のリアプレートとしてマルチ電子ビーム源の基板１００
１自体を用いてもよい。

【０１３４】また、フェースプレート１００７の下面に
は、蛍光膜１００８が形成されている。本実施例に係る
画像形成装置はカラー表示装置であるため、蛍光膜１０
０８の部分にはＣＲＴの分野で用いられる赤、緑、青、
の３原色の蛍光体が塗り分けられている。各色の蛍光体
は、例えば図７に示すようにストライプ状に塗り分けら
れ、それら蛍光体のストライプの間には黒色の導電体１
０１０が設けてある。黒色の導電体１０１０を設ける目
的は、電子ビームの照射位置に多少のずれがあっても表
示色にずれが生じないようにすることや、外光の反射を
防止して表示する画像のコントラストの低下を防ぐこ
と、そして、電子ビームによる蛍光膜のチャージアップ
を防止すること等である。黒色の導電体１０１０には、
黒鉛を主成分として用いたが、上記の目的に適するもの
であればこれ以外の材料を用いても良い。

【０１３５】また、３原色の蛍光体の塗り分け方は図７
に示したストライプ状の配列に限られるものではなく、
例えば図８に示すようなデルタ状配列や、それ以外の配
列であってもよい。

【０１３６】尚、モノクロームの表示パネルを作成する
場合には、単色の蛍光体材料を蛍光膜１００８に用いれ
ばよく、また黒色導電材料は必ずしも用いなくともよ
い。

【０１３７】また、蛍光膜１００８のリアプレート側の
面には、ＣＲＴの分野では公知のメタルバック１００９
を設けてある。メタルバック１００９を設けた目的は、
蛍光膜１００８が発する光の一部を鏡面反射して光の利
用率を向上させることや、負イオンの衝突から蛍光膜１
００８を保護することや、電子ビーム加速電圧を印加す
るための電極として作用させることや、蛍光膜１００８
を励起した電子の導電路として作用させること等であ
る。メタルバック１００９は、蛍光膜１００８をフェー
スプレート基板１００７上に形成した後、蛍光膜表面を
平滑化処理し、その上にＡｌを真空蒸着する方法により
形成した。尚、蛍光膜１００８に低電圧用の蛍光体材料
を用いた場合には、メタルバック１００９は用いない。

【０１３８】また、本実施例では用いなかったが、加速
電圧の印加用や蛍光膜の導電性向上を目的として、フェ
ースプレート基板１００７と蛍光膜１００８との間に、
例えばＩＴＯを材料とする透明電極を設けてもよい。

【０１３９】また、Ｄx1〜Ｄxm及びＤy1〜Ｄyn及びＨｖ
は、当該表示パネルと不図示の電気回路とを電気的に接
続するために設けた気密構造の電気接続用端子である。
Ｄx1〜Ｄxmは、マルチ電子ビーム源の行方向配線１００
３、Ｄy1〜Ｄynはマルチ電子ビーム源の列方向配線１０
０４と電気的に接続している。またＨｖは、フェースプ
レートのメタルバック１００９と電気的に接続してい
る。

【０１４０】また、気密容器の内部を真空に排気するに
は、気密容器を組み立てた後、不図示の排気管と真空ポ
ンプとを接続し、気密容器内を１０のマイナス７乗［Ｔ
ｏｒｒ］程度の真空度まで排気する。その後、排気管を
封止するが、気密容器内の真空度を維持するために、封
止の直前、或いは封止後に気密容器内の所定の位置にゲ
ッター膜（不図示）を形成する。ここで、ゲッター膜と
は、例えばＢａを主成分とするゲッター材料をヒーター
もしくは高周波加熱により加熱蒸着することによって形
成した膜であり、該ゲッター膜の吸着作用により、気密
容器内は１ｘ１０マイナス５乗ないしは１ｘ１０マイナ
ス７乗［Ｔｏｒｒ］の真空度に維持される。

【０１４１】以上、本実施例における表示パネルの基本
構成と製法を説明した。

【０１４２】次に、上述した図６の表示パネルに用いた
マルチ電子ビーム源の製造方法について説明する。

【０１４３】後述する画像形成装置に用いるマルチ電子
ビーム源は、冷陰極素子を単純マトリクス配線した電子
源であれば、冷陰極素子の材料や形状或いは製法に制限
はない。従って、例えば表面伝導型放出素子やＦＥ型、
或いはＭＩＭ型等の冷陰極素子を用いることができる。

【０１４４】但し、表示画面が大きくてしかも安価な画
像形成装置が求められる状況のもとでは、これらの冷陰
極素子の中でも、表面伝導型放出素子が特に好ましい。
即ち、ＦＥ型ではエミッタコーンとゲート電極との相対
位置や形状が電子放出特性を大きく左右するため、極め
て高精度の製造技術を必要とする。従って大面積化や製
造コストの低減を達成するには不利な要因となる。ま
た、ＭＩＭ型では、絶縁層と上電極の膜厚とを薄くてし
かも均一にする必要があるが、これも大面積化や製造コ
ストの低減を達成するには不利な要因となる。その点、
表面伝導型放出素子は、比較的製造方法が単純なため、
大面積化や製造コストの低減が容易である。また、本願
発明者らは、表面伝導型放出素子の中でも、電子放出部
もしくはその周辺部を微粒子膜から形成したものがとり
わけ電子放出特性に優れ、しかも製造が容易に行えるこ
とを見いだしている。従って、高輝度で大画面の画像形
成装置のマルチ電子ビーム源に用いるには、最も好適で
あると言える。そこで、本実施例の表示パネルにおいて
は、電子放出部もしくはその周辺部を微粒子膜から形成
した表面伝導型放出素子を用いる。そこで、まず好適な
表面伝導型放出素子について基本的な構成と製法及び特
性を説明し、その後で多数の素子を単純マトリクス配線
したマルチ電子ビーム源の構造について述べる。

【０１４５】（表面伝導型放出素子の好適な素子構成と
製法）電子放出部もしくはその周辺部を微粒子膜から形
成する表面伝導型放出素子の代表的な構成には、平面型
と垂直型の２種類が挙げられる。

【０１４６】（平面型の表面伝導型放出素子）まず最初
に、平面型の表面伝導型放出素子の素子構成と製法につ
いて説明する。

【０１４７】図９は、本発明に適用可能な平面型の表面
伝導型放出素子の構成を説明する平面図である。また、
図１０は、本発明に適用可能な平面型の表面伝導型放出
素子の構成を説明する断面図である。

【０１４８】図９及び図１０において、１１０１は基
板、１１０２と１１０３は素子電極、１１０４は導電性
薄膜、１１０５は通電フォーミング処理により形成した
電子放出部、１１１３は通電活性化処理により形成した
薄膜である。

【０１４９】基板１１０１としては、例えば、石英ガラ
スや青板ガラスをはじめとする各種ガラス基板や、アル
ミナをはじめとする各種セラミクス基板、或いは上述の
各種基板上に例えばＳｉＯ2 を材料とする絶縁層を積層
した基板、等を用いることができる。

【０１５０】また、基板１１０１上に基板面と平行に対
向して設けられた素子電極１１０２と１１０３は、導電
性を有する材料によって形成されている。例えば、Ｎ
ｉ，Ｃｒ，Ａｕ，Ｍｏ，Ｗ，Ｐｔ，Ｔｉ，Ｃｕ，Ｐｄ，
Ａｇ等をはじめとする金属、或いはこれらの金属の合
金、或いはＩｎ2 Ｏ3 −ＳｎＯ2 をはじめとする金属酸
化物、ポリシリコン等の半導体、等の中から適宜材料を
選択して用いればよい。電極を形成するには、例えば真
空蒸着等の製膜技術とフォトリソグラフィー、エッチン
グ等のパターニング技術を組み合わせて用いれば容易に
形成できるが、それ以外の方法（例えば印刷技術）を用
いて形成してもよい。

【０１５１】素子電極１１０２と１１０３の形状は、当
該電子放出素子の応用目的に合わせて適宜設計される。
一般的には、電極間隔Ｌは通常は数百オングストローム
から数百マイクロメータの範囲から適当な数値を選んで
設計されるが、なかでも画像形成装置に応用するために
好ましいのは数マイクロメータより数十マイクロメータ
ーの範囲である。また、素子電極の厚さｄについては、
通常は数百オングストロームから数マイクロメータの範
囲から適当な数値が選ばれる。

【０１５２】また、導電性薄膜１１０４の部分には、微
粒子膜を用いる。ここで述べた微粒子膜とは、構成要素
として多数の微粒子を含んだ膜（島状の集合体も含む）
のことをさす。微粒子膜を微視的に調べれば、通常は、
個々の微粒子が離間して配置された構造か、或いは微粒
子が互いに隣接した構造か、或いは微粒子が互いに重な
り合った構造が観測される。

【０１５３】微粒子膜に用いた微粒子の粒径は、数オン
グストロームから数千オングストロームの範囲に含まれ
るものであるが、なかでも好ましいのは１０オングスト
ロームから２００オングストロームの範囲のものであ
る。また、微粒子膜の膜厚は、以下に述べるような諸条
件を考慮して適宜設定される。即ち、素子電極１１０２
或いは１１０３と電気的に良好に接続するのに必要な条
件、後述する通電フォーミングを良好に行うのに必要な
条件、微粒子膜自身の電気抵抗を後述する適宜の値にす
るために必要な条件、等である。

【０１５４】具体的には、数オングストロームから数千
オングストロームの範囲内で設定するが、なかでも好ま
しいのは１０オングストロームから５００オングストロ
ームの間である。

【０１５５】また、微粒子膜を形成するのに用いられう
る材料としては、例えば、Ｐｄ，Ｐｔ，Ｒｕ，Ａｇ，Ａ
ｕ，Ｔｉ，Ｉｎ，Ｃｕ，Ｃｒ，Ｆｅ，Ｚｎ，Ｓｎ，Ｔ
ａ，Ｗ，Ｐｂ，等をはじめとする金属や、ＰｄＯ，Ｓｎ
Ｏ2 ，Ｉｎ2 Ｏ3 ，ＰｂＯ，Ｓｂ2 Ｏ3 ，等をはじめと
する酸化物や、ＨｆＢ2 ，ＺｒＢ2 ，ＬａＢ6 ，ＣｅＢ
6 ，ＹＢ4 ，ＧｄＢ4 ，等をはじめとする硼化物や、Ｔ
ｉＣ，ＺｒＣ，ＨｆＣ，ＴａＣ，ＳｉＣ，ＷＣ，等をは
じめとする炭化物や、ＴｉＮ，ＺｒＮ，ＨｆＮ，等をは
じめとする窒化物や、Ｓｉ，Ｇｅ，等をはじめとする半
導体や、カーボン、等が挙げられ、これらの中から適宜
選択される。

【０１５６】以上述べたように、導電性薄膜１１０４を
微粒子膜で形成したが、そのシート抵抗値については、
１０の３乗から１０の７乗［オーム／ｓｑ］の範囲に含
まれるよう設定した。

【０１５７】尚、導電性薄膜１１０４と素子電極１１０
２及び１１０３とは、電気的に良好に接続されるのが望
ましいため、互いの一部が重なりあうような構造をとっ
ている。その重なり方は、図９及び図１０の例において
は、下から、基板、素子電極、導電性薄膜の順序で積層
したが、場合によっては下から基板、導電性薄膜、素子
電極、の順序で積層してもよい。

【０１５８】また、電子放出部１１０５は、導電性薄膜
１１０４の一部に形成された亀裂状の部分であり、電気
的には周囲の導電性薄膜よりも高抵抗な性質を有してい
る。亀裂は、導電性薄膜１１０４に対して、後述する通
電フォーミングの処理を行うことにより形成する。亀裂
内には、数オングストロームから数百オングストローム
の粒径の微粒子を配置する場合がある。尚、実際の電子
放出部の位置や形状を精密かつ正確に図示するのは困難
なため、図９及び図１０においては模式的に示した。

【０１５９】また、薄膜１１１３は、炭素もしくは炭素
化合物よりなる薄膜で、電子放出部１１０５及びその近
傍を被覆している。薄膜１１１３は、通電フォーミング
処理後に、後述する通電活性化の処理を行うことにより
形成する。

【０１６０】薄膜１１１３は、単結晶グラファイト、多
結晶グラファイト、非晶質カーボン、のいずれかか、も
しくはその混合物であり、膜厚は５００［オングストロ
ーム］以下とするが、３００［オングストローム］以下
とするのが更に好ましい。

【０１６１】尚、実際の薄膜１１１３の位置や形状を精
密に図示するのは困難なため、図９及び図１０において
は模式的に示した。また、図９の平面図においては、薄
膜１１１３の一部を除去した素子を図示した。

【０１６２】以上、好ましい素子の基本構成を述べた
が、本実施例においては以下のような素子を用いた。

【０１６３】即ち、基板１１０１には青板ガラスを用
い、素子電極１１０２と１１０３にはＮｉ薄膜を用い
た。素子電極の厚さｄは１０００［オングストロー
ム］、電極間隔Ｌは２［マイクロメータ］とした。

【０１６４】微粒子膜の主要材料としてＰｄもしくはＰ
ｄＯを用い、微粒子膜の厚さは約１００［オングストロ
ーム］、幅Ｗは１００［マイクロメータ］とした。

【０１６５】次に、好適な平面型の表面伝導型放出素子
の製造方法について説明する。図１１から図１５は、本
発明に適用可能な平面型の表面伝導型放出素子の製造工
程を説明する断面図であり、各図面における部材の参照
番号は、図９及び図１０と同一である。

【０１６６】１）まず、図１１に示すように、基板１１
０１上に素子電極１１０２及び１１０３を形成する。形
成するにあたっては、あらかじめ基板１１０１を洗剤、
純水、有機溶剤を用いて十分に洗浄後、素子電極の材料
を堆積させる。ここで、堆積する方法としては、例え
ば、蒸着法やスパッタ法等の真空成膜技術を用ればよ
い。その後、堆積した電極材料を、フォトリソグラフィ
ー・エッチング技術を用いてパターニングし、図１１に
示した一対の素子電極（１１０２と１１０３）を形成す
る。

【０１６７】２）次に、図１２に示すように、導電性薄
膜１１０４を形成する。形成するにあたっては、まず図
１１に示した状態の基板に、有機金属溶液を塗布して乾
燥し、その乾燥した基板を加熱焼成処理して微粒子膜を
成膜した後、フォトリソグラフィー・エッチングにより
所定の形状にパターニングする。ここで、有機金属溶液
とは、導電性薄膜に用いる微粒子の材料を主要元素とす
る有機金属化合物の溶液である。具体的には、本実施例
では主要元素としてＰｄを用いた。また、本実施例で
は、塗布方法として、ディッピング法を用いたが、それ
以外の例えばスピンナー法やスプレー法を用いてもよ
い。

【０１６８】また、微粒子膜で作られる導電性薄膜の成
膜方法としては、本実施例で用いた有機金属溶液の塗布
による方法以外の、例えば真空蒸着法やスパッタ法、或
いは化学的気相堆積法等を用いる場合もある。

【０１６９】３）次に、図１３に示すように、フォーミ
ング用電源１１１０から素子電極１１０２と１１０３の
間に適宜の電圧を印加し、通電フォーミング処理を行っ
て、電子放出部１１０５を形成する。

【０１７０】ここで、通電フォーミング処理とは、微粒
子膜で作られた導電性薄膜１１０４に通電を行って、そ
の一部を適宜に破壊、変形、もしくは変質せしめ、電子
放出を行うのに好適な構造に変化させる処理である。微
粒子膜で作られた導電性薄膜のうち電子放出を行うのに
好適な構造に変化した部分（即ち、電子放出部１１０
５）においては、薄膜に適当な亀裂が形成されている。
尚、電子放出部１１０５が形成される前と比較すると、
形成された後は素子電極１１０２と１１０３の間で計測
される電気抵抗は大幅に増加する。

【０１７１】通電方法をより詳しく説明するために、図
１６にフォーミング用電源１１１０から印加する適宜の
電圧波形の一例を示す。微粒子膜で作られた導電性薄膜
をフォーミングする場合には、パルス状の電圧が好まし
く、本実施例の場合には、同図に示したようにパルス幅
Ｔ１の三角波パルスをパルス間隔Ｔ２で連続的に印加し
た。その際には、三角波パルスの波高値Ｖｐｆを順次昇
圧した。また、電子放出部１１０５の形成状況をモニタ
するためのモニタパルスＰｍを適宜の間隔で三角波パル
スの間に挿入し、その際に流れる電流を電流計１１１１
で計測した。

【０１７２】本実施例においては、例えば１０のマイナ
ス５乗［ｔｏｒｒ］程度の真空雰囲気下において、例え
ばパルス幅Ｔ１を１［ミリ秒］、パルス間隔Ｔ２を１０
［ミリ秒］とし、波高値Ｖｐｆを１パルスごとに０．１
［Ｖ］ずつ昇圧した。そして、三角波を５パルス印加す
る度に１回の割りで、モニタパルスＰｍを挿入した。フ
ォーミング処理に悪影響を及ぼすことがないように、モ
ニタパルスの電圧Ｖｐｍは０．１［Ｖ］に設定した。そ
して、素子電極１１０２と１１０３の間の電気抵抗が１
ｘ１０の６乗［オーム］になった段階、即ちモニタパル
ス印加時に電流計１１１１で計測される電流が１ｘ１０
のマイナス７乗［Ａ］以下になった段階でフォーミング
処理にかかわる通電を終了した。

【０１７３】尚、上記の方法は、本実施例の表面伝導型
放出素子に関する好ましい方法であり、例えば微粒子膜
の材料や膜厚、或いは素子電極間隔Ｌ等表面伝導型放出
素子の設計を変更した場合には、それに応じて通電の条
件を適宜変更するのが望ましい。

【０１７４】４）次に、図１４に示すように、活性化用
電源１１１２から素子電極１１０２と１１０３との間に
適宜の電圧を印加し、通電活性化処理を行って、電子放
出特性の改善を行う。

【０１７５】ここで、通電活性化処理とは、前記通電フ
ォーミング処理により形成された電子放出部１１０５に
適宜の条件で通電を行って、その近傍に炭素もしくは炭
素化合物を堆積せしめる処理のことである。図１４にお
いては、炭素もしくは炭素化合物よりなる堆積物を部材
１１１３として模式的に示した。尚、通電活性化処理を
行うことにより、行う前と比較して、同じ印加電圧にお
ける放出電流を典型的には１００倍以上に増加させるこ
とができる。

【０１７６】具体的には、１０のマイナス４乗ないし１
０のマイナス５乗［ｔｏｒｒ］の範囲内の真空雰囲気中
で、電圧パルスを定期的に印加することにより、真空雰
囲気中に存在する有機化合物を起源とする炭素もしくは
炭素化合物を堆積させる。堆積物１１１３は、単結晶グ
ラファイト、多結晶グラファイト、非晶質カーボン、の
いずれかか、もしくはその混合物であり、膜厚は５００
［オングストローム］以下、より好ましくは３００［オ
ングストローム］以下である。

【０１７７】通電方法をより詳しく説明するために、図
１７に、活性化用電源１１１２から印加する適宜の電圧
波形の一例を示す。本実施例においては、所定の電圧の
矩形波を定期的に印加して通電活性化処理を行ったが、
具体的には，矩形波の電圧Ｖａｃは１４［Ｖ］，パルス
幅Ｔ３は１［ミリ秒］，パルス間隔Ｔ４は１０［ミリ
秒］とした。尚、上述の通電条件は、本実施例の表面伝
導型放出素子に関する好ましい条件であり、表面伝導型
放出素子の設計を変更した場合には、それに応じて条件
を適宜変更するのが望ましい。

【０１７８】図１４に示す１１１４は、該表面伝導型放
出素子から放出される放出電流Ｉｅを捕捉するためのア
ノード電極で、直流高電圧電源１１１５及び電流計１１
１６が接続されている。尚、基板１１０１を、表示パネ
ルの中に組み込んでから活性化処理を行う場合には、表
示パネルの蛍光面をアノード電極１１１４として用い
る。活性化用電源１１１２から電圧を印加する間、電流
計１１１６で放出電流Ｉｅを計測して通電活性化処理の
進行状況をモニタし、活性化用電源１１１２の動作を制
御する。電流計１１１６で計測された放出電流Ｉｅの一
例を図１８に示す。同図において、活性化電源１１１２
からパルス電圧を印加しはじめると、時間の経過ととも
に放出電流Ｉｅは増加するが、やがて飽和してほとんど
増加しなくなる。このように、放出電流Ｉｅがほぼ飽和
した時点で活性化用電源１１１２からの電圧印加を停止
し、通電活性化処理を終了する。

【０１７９】尚、上述の通電条件は、本実施例の表面伝
導型放出素子に関する好ましい条件であり、表面伝導型
放出素子の設計を変更した場合には、それに応じて条件
を適宜変更するのが望ましい。

【０１８０】以上のようにして、図１５に示す平面型の
表面伝導型放出素子を製造した。

【０１８１】（垂直型の表面伝導型放出素子）次に、電
子放出部もしくはその周辺を微粒子膜から形成した表面
伝導型放出素子のもうひとつの代表的な構成、即ち垂直
型の表面伝導型放出素子の構成について説明する。

【０１８２】図１９は、本発明に適用可能な垂直型の表
面伝導型放出素子の基本構成を説明するための模式的な
断面図である。

【０１８３】図中、１２０１は基板、１２０２と１２０
３は素子電極、１２０６は段差形成部材、１２０４は微
粒子膜を用いた導電性薄膜、１２０５は通電フォーミン
グ処理により形成した電子放出部、１２１３は通電活性
化処理により形成した薄膜、である。

【０１８４】垂直型が先に説明した平面型と異なる点
は、素子電極のうちの片方（１２０２）が段差形成部材
１２０６上に設けられており、導電性薄膜１２０４が段
差形成部材１２０６の側面を被覆している点にある。従
って、図９及び図１０の平面型における素子電極間隔Ｌ
は、垂直型においては段差形成部材１２０６の段差高Ｌ
ｓとして設定される。尚、基板１２０１、素子電極１２
０２及び１２０３、微粒子膜を用いた導電性薄膜１２０
４、については、前記平面型の説明中に列挙した材料を
同様に用いることが可能である。また、段差形成部材１
２０６には、例えばＳｉＯ2 のような電気的に絶縁性の
材料を用いる。

【０１８５】次に、垂直型の表面伝導型放出素子の製法
について説明する。

【０１８６】図２０から図２５は、本発明に適用可能な
垂直型の表面伝導型放出素子の製法工程を説明する断面
図であり、各図面における部材の参照番号は、図１９と
同一である。

【０１８７】１）まず、図２０に示すように、基板１２
０１上に素子電極１２０３を形成する。

【０１８８】２）次に、図２１に示すように、段差形成
部材を形成するための絶縁層を積層する。絶縁層は、例
えばＳｉＯ2 をスパッタ法で積層すればよいが、例えば
真空蒸着法や印刷法等の他の成膜方法を用いてもよい。

【０１８９】３）次に、図２２に示すように、絶縁層の
上に素子電極１２０２を形成する。

【０１９０】４）次に、図２３に示すように、絶縁層の
一部を、例えばエッチング法を用いて除去し、素子電極
１２０３を露出させる。

【０１９１】５）次に、図２４に示すように、微粒子膜
を用いた導電性薄膜１２０４を形成する。形成するに
は、前述した平面型の場合と同じく、例えば塗布法等の
成膜技術を用いればよい。

【０１９２】６）次に、前述した平面型の場合と同じ
く、通電フォーミング処理を行い、電子放出部を形成す
る。具体的には、図１３を用いて説明した平面型の通電
フォーミング処理と同様の処理を行えばよい。

【０１９３】７）次に、前述した平面型の場合と同じ
く、通電活性化処理を行い、電子放出部近傍に炭素もし
くは炭素化合物を堆積させる。具体的には、図１４を用
いて説明した平面型の通電活性化処理と同様の処理を行
えばよい。

【０１９４】以上のような工程により、図２５に示す垂
直型の表面伝導型放出素子を製造した。

【０１９５】（画像形成装置に用いた表面伝導型放出素
子の特性）次に、本実施例に係る画像形成装置に用いた
素子の特性について述べる。

【０１９６】図２６は、本発明に適用可能な通電活性化
処理の際の放出電流Ｉｅの変化を示す図であり、本実施
例における画像形成装置に用いた素子の、（放出電流Ｉ
ｅ）対（素子印加電圧Ｖｆ）特性、及び（素子電流Ｉ
ｆ）対（素子印加電圧Ｖｆ）特性の典型的な例を示す。
尚、放出電流Ｉｅは素子電流Ｉｆに比べて著しく小さ
く、同一尺度で図示するのが困難であるうえ、これらの
特性は素子の大きさや形状等の設計パラメータを変更す
ることにより変化するものであるため、２本のグラフは
各々任意の単位で図示している。

【０１９７】本実施例において画像形成装置に用いた素
子は、放出電流Ｉｅに関して以下に述べる３つの特性を
有している。

【０１９８】第一に、ある電圧（これを閾値電圧Ｖｔｈ
と呼ぶ）以上の大きさの電圧を素子に印加すると急激に
放出電流Ｉｅが増加するが、一方、閾値電圧Ｖｔｈ未満
の電圧では放出電流Ｉｅはほとんど検出されない。即
ち、放出電流Ｉｅに関して、明確な閾値電圧Ｖｔｈを持
った非線形素子である。

【０１９９】第二に、放出電流Ｉｅは素子に印加する電
圧Ｖｆに依存して変化するため、電圧Ｖｆで放出電流Ｉ
ｅの大きさを制御できる。

【０２００】第三に、素子に印加する電圧Ｖｆに対して
素子から放出される電流Ｉｅの応答速度が速いため、電
圧Ｖｆを印加する時間の長さによって素子から放出され
る電子の電荷量を制御できる。

【０２０１】以上のような特性を有するため、表面伝導
型放出素子を画像形成装置に好適に用いることができ
る。例えば、多数の素子を表示画面の画素に対応して設
けた画像形成装置において、第一の特性を利用すれば、
表示画面を順次走査して表示を行うことが可能である。
即ち、駆動中の素子には所望の発光輝度に応じて閾値電
圧Ｖｔｈ以上の電圧を適宜印加し、非選択状態の素子に
は閾値電圧Ｖｔｈ未満の電圧を印加する。駆動する素子
を順次切り替えてゆくことにより、表示画面を順次走査
して表示を行うことが可能である。

【０２０２】また、第二の特性かまたは第三の特性を利
用することにより、発光輝度を制御することができるた
め、諧調表示を行うことが可能である。

【０２０３】（多数素子を単純マトリクス配線したマル
チ電子ビーム源の構造）次に、上述の表面伝導型放出素
子を基板上に配列して単純マトリクス配線したマルチ電
子ビーム源の構造について述べる。

【０２０４】図２７は、本発明に適用可能なマルチ電子
ビーム源の平面図であり、図６の表示パネルに用いたマ
ルチ電子ビーム源の平面図である。基板上には、図９及
び図１０に示した素子と同様な表面伝導型放出素子が複
数配列されている。これらの素子は、行方向配線電極１
００３と列方向配線電極１００４とにより単純マトリク
ス状に配線されている。行方向配線電極１００３と列方
向配線電極１００４とが交差する部分には、電極間に絶
縁層（不図示）が形成されており、電気的な絶縁が保た
れている。

【０２０５】図２８は、本発明に適用可能な表面伝導型
放出素子の、図２７のＡ−Ａ’断面における断面図であ
る。同図に示すような構造を有するマルチ電子源は、あ
らかじめ基板上に行方向配線電極１００３、列方向配線
電極１００４、電極間絶縁層（不図示）、及び表面伝導
型放出素子の素子電極と導電性薄膜を形成した後、行方
向配線電極１００３及び列方向配線電極１００４を介し
て各素子に給電して通電フォーミング処理と通電活性化
処理とを行うことにより製造した。

【０２０６】＜画像形成装置＞図２９は、本発明に係る
駆動回路により駆動される表示パネルを用いた画像形成
装置の構成例を示すブロック図であり、上述した活性化
処理を施した電子源を用いたディスプレイパネルに、例
えばテレビジョン放送をはじめとする種々の画像情報源
より提供される画像情報を表示できるように構成した画
像形成装置の一例を示す図である。

【０２０７】同図において、７０はディスプレイパネ
ル、７１は上述した各実施形態における駆動回路に相当
する表示パネルの駆動回路、７２はディスプレイコント
ローラ、７３はマルチプレクサ、７４はデコーダ、７５
は入出力インタフェース回路、７６はＣＰＵ、７７は画
像生成回路、７８及び７９及び８０は画像メモリインタ
フェース回路、８１は画像入力インタフェース回路、８
２及び８３はＴＶ信号受信回路、８４は入力部である。
尚、本画像形成装置は、例えばテレビジョン信号のよう
に映像情報と音声情報の両方を含む信号を受信する場合
には、当然映像の表示と同時に音声を再生するものであ
るが、本発明の特徴と直接関係しない音声情報の受信，
分離，再生，処理，記憶等に関する回路やスピーカー等
については説明を省略する。

【０２０８】以下、図２９に示す画像形成装置における
画像信号の流れに沿って各部の機能を説明する。

【０２０９】まず、ＴＶ信号受信回路８３は、例えば、
電波や空間光通信等のような無線伝送系を用いて伝送さ
れるＴＶ画像信号を受信する為の回路である。受信する
ＴＶ信号の方式は特に限られるものではなく、例えば、
ＮＴＳＣ方式，ＰＡＬ方式，ＳＥＣＡＭ方式等の諸方式
でもよい。また、これらより更に多数の走査線よりなる
ＴＶ信号（例えばＭＵＳＥ方式をはじめとするいわゆる
高品位ＴＶ）は、大面積化や大画素数化に適した前記デ
ィスプレイパネルの利点を生かすのに好適な信号源であ
る。ＴＶ信号受信回路８３で受信されたＴＶ信号は、デ
コーダ７４に出力される。

【０２１０】また、ＴＶ信号受信回路８２は、例えば同
軸ケーブルや光ファイバ等のような有線伝送系を用いて
伝送されるＴＶ画像信号を受信する回路であり、ＴＶ信
号受信回路８３と同様に、受信するＴＶ信号の方式は特
に限られるものではない。また、本回路で受信されたＴ
Ｖ信号もデコーダ７４に出力される。

【０２１１】また、画像入力インタフェース回路８１
は、例えばＴＶカメラや画像読み取りスキャナ等の画像
入力装置から供給される画像信号を取り込む回路で、取
り込まれた画像信号はデコーダ７４に出力される。

【０２１２】また、画像メモリインタフェース回路８０
は、ビデオテープレコーダ（以下ＶＴＲと略す）に記憶
されている画像信号を取り込む回路で、取り込まれた画
像信号はデコーダ７４に出力される。

【０２１３】また、画像メモリインタフェース回路７９
は、ビデオディスクに記憶されている画像信号を取り込
む回路で、取り込まれた画像信号はデコーダ７４に出力
される。

【０２１４】また、画像メモリインタフェース回路７８
は、いわゆる静止画ディスクのように、静止画像データ
を記憶している装置から画像信号を取り込む回路で、取
り込まれた静止画像データはデコーダ７４に入力され
る。

【０２１５】また、入出力インタフェース回路７５は、
本画像形成装置と、外部のコンピュータもしくはコンピ
ュータネットワークもしくはプリンタ等の出力装置とを
接続する回路である。画像データや文字・図形情報の入
出力を行うのは言うに及ばず、場合によっては本画像形
成装置の備えるＣＰＵ７６と外部との間で制御信号や数
値データの入出力等を行うことも可能である。

【０２１６】また、画像生成回路７７は、入出力インタ
フェース回路７５を介して外部から入力される画像デー
タや文字・図形情報や、或いはＣＰＵ７６より出力され
る画像データや文字・図形情報に基づき表示用画像デー
タを生成する回路である。本回路の内部には、例えば画
像データや文字・図形情報を蓄積するための書き換え可
能メモリや、文字コードに対応する画像パターンが記憶
されている読み出し専用メモリや、画像処理を行うため
のプロセッサー等をはじめとして画像の生成に必要な回
路が組み込まれている。

【０２１７】本回路により生成された表示用画像データ
は、デコーダ７４に出力されるが、場合によっては入出
力インタフェース回路７５を介して外部のコンピュータ
ネットワークやプリンタに出力することも可能である。

【０２１８】また、ＣＰＵ７６は、主として本画像形成
装置の動作制御や、表示画像の生成や選択や編集に関わ
る作業を行う。ＣＰＵ７６は、例えば、マルチプレクサ
７３に制御信号を出力し、ディスプレイパネルに表示す
る画像信号を適宜選択したり組み合わせたりする。ま
た、その際には表示する画像信号に応じてディスプレイ
パネルコントローラ７２に対して制御信号を発生し、画
面表示周波数や走査方法（例えば、インターレース、ま
たはノンインターレース）や、一画面の走査線の数等画
像形成装置の動作を適宜制御する。

【０２１９】また、画像生成回路７７に対して画像デー
タや文字・図形情報を直接出力したり、或いは入出力イ
ンタフェース回路７５を介して外部のコンピュータやメ
モリをアクセスして画像データや文字・図形情報を入力
する。

【０２２０】尚、ＣＰＵ７６は、むろんこれ以外の目的
の作業にも関わるものであって良い。例えば、パーソナ
ルコンピュータやワードプロセッサ等のように、情報を
生成したり処理する機能に直接関わっても良い。或い
は、前述したように入出力インタフェース回路７５を介
して外部のコンピュータネットワークと接続し、例えば
数値計算等の作業を外部機器と協同して行っても良い。

【０２２１】また、入力部８４は、ＣＰＵ７６に使用者
が命令やプログラム、或いはデータ等を入力するための
ものであり、例えばキーボードやマウスのほか、ジョイ
スティック，バーコードリーダ，音声認識装置等多様な
入力機器を用いることが可能である。

【０２２２】また、デコーダ７４は、画像生成回路７７
乃至ＴＶ信号受信回路８３より入力される種々の画像信
号を３原色信号、または輝度信号とＩ信号，Ｑ信号に逆
変換する回路である。尚、同図中に点線で示すように、
デコーダ７４は内部に画像メモリを備えるのが望まし
い。これは、例えばＭＵＳＥ方式をはじめとして、逆変
換するに際して画像メモリを必要とするようなテレビ信
号を扱うためである。また、画像メモリを備えることに
より、静止画の表示が容易になる、或いは画像生成回路
７７及びＣＰＵ７６と協同して画像の間引き，補間，拡
大，縮小，合成をはじめとする画像処理や編集が容易に
行えるようになるという利点が生まれるからである。

【０２２３】また、マルチプレクサ７３は、ＣＰＵ７６
より入力される制御信号に基づき表示画像を適宜選択す
るものである。即ち、マルチプレクサ７３はデコーダ７
４から入力される逆変換された画像信号のうちから所望
の画像信号を選択して駆動回路７１に出力する。その場
合には、一画面表示時間内で画像信号を切り替えて選択
することにより、いわゆる多画面テレビのように、一画
面を複数の領域に分けて領域によって異なる画像を表示
することも可能である。

【０２２４】また、ディスプレイパネルコントローラ７
２は、ＣＰＵ７６より入力される制御信号に基づき駆動
回路７１の動作を制御する回路である。

【０２２５】まず、ディスプレイパネルの基本的な動作
に関わるものとして、例えばディスプレイパネルの駆動
用電源（図示せず）の動作シーケンスを制御する信号を
駆動回路７１に対して出力する。

【０２２６】また、ディスプレイパネルの駆動方法に関
わるものとして、例えば画面表示周波数や走査方法（例
えば、インターレース、またはノンインターレース）を
制御する信号を駆動回路７１に対して出力する。

【０２２７】また、場合によっては表示画像の輝度やコ
ントラストや色調やシャープネスといった画質の調整に
関わる制御信号を駆動回路７１に対して出力する場合も
ある。

【０２２８】また、駆動回路７１は、ディスプレイパネ
ル７０に印加する駆動信号を発生する回路であり、マル
チプレクサ７３から入力される画像信号と、ディスプレ
イパネルコントローラ７２より入力される制御信号に基
づいて動作するものである。

【０２２９】以上、各部の機能を説明したが、図２９に
例示した構成により、本画像形成装置においては多様な
画像情報源より入力される画像情報をディスプレイパネ
ル７０に表示することが可能である。即ち、テレビジョ
ン放送をはじめとする各種の画像信号はデコーダ７４に
おて逆変換された後、マルチプレクサ７３において適宜
選択され、その選択した画像信号が駆動回路７１に入力
される。一方、ディスプレイコントローラ７２は、表示
する画像信号に応じて駆動回路７１の動作を制御する制
御信号を発生する。駆動回路７１は、上記画像信号と制
御信号に基づいてディスプレイパネル７０に駆動信号を
印加する。これにより、ディスプレイパネル７０におい
て画像が表示される。これらの一連の動作は、ＣＰＵ７
６により統括的に制御される。

【０２３０】また、本画像形成装置においては、デコー
ダ７４に内蔵する画像メモリや、画像生成回路７７及び
情報の中から選択したものを表示するだけでなく、表示
する画像情報に対して、例えば拡大，縮小，回転，移
動，エッジ強調，間引き，補間，色変換，画像の縦横比
変換等をはじめとする画像処理や、合成，消去，接続，
入れ換え，はめ込み等をはじめとする画像編集を行うこ
とも可能である。

【０２３１】また、本実施例の説明では特に触れなかっ
たが、上記画像処理や画像編集と同様に、音声情報に関
しても処理や編集を行なうための専用回路を設けても良
い。

【０２３２】従って、本画像形成装置は、テレビジョン
放送の表示機器，テレビ会議の端末機器，静止画像及び
動画像を扱う画像編集機器，コンピュータの端末機器，
ワードプロセッサをはじめとする事務用端末機器，ゲー
ム機等の機能を一台で兼ね備えることが可能で、産業
用、或いは民生用として極めて応用範囲が広い。

【０２３３】尚、上記の図２９は、表面伝導形放出素子
を電子ビーム源とするディスプレイパネルを用いた画像
形成装置の構成の一例を示したにすぎず、これのみに限
定されるものでないことは言うまでもない。例えば、図
２９の構成要素のうち使用目的上必要のない機能に関わ
る回路は省いても差し支えない。またこれとは逆に、使
用目的によっては更に構成要素を追加しても良い。例え
ば、本画像形成装置をテレビ電話機として応用する場合
には、テレビカメラ，音声マイク，照明機，モデムを含
む送受信回路等を構成要素に追加するのが好適である。

【０２３４】本画像形成装置においては、とりわけ表面
伝導型電子放出素子を電子源とするディスプレイパネル
の薄形化が容易なため、画像形成装置の奥行きを小さく
することができる。それに加えて、表面伝導型電子放出
素子を電子ビーム源とするディスプレイパネルは大画面
化が容易で輝度が高く視野角特性にも優れるため、本画
像形成装置は臨場感にあふれ迫力に富んだ画像を視認性
良く表示することが可能である。

【０２３５】

【他の実施形態】尚、本発明の目的は、前述した実施形
態の機能を実現するソフトウェアのプログラムコードを
記録した記憶媒体を、上記の画像形成装置に供給し、そ
の装置のマイクロコンピュータが記憶媒体に格納された
プログラムコードを読み出して実行することによって
も、達成されることは言うまでもない。

【０２３６】この場合、記憶媒体から読出されたプログ
ラムコード自体が前述した実施形態の機能を実現するこ
とになり、そのプログラムコードを記憶した記憶媒体は
本発明を構成することになる。

【０２３７】プログラムコードを供給するための記憶媒
体としては、例えば、フロッピディスク，ハードディス
ク，光ディスク，光磁気ディスク，ＣＤ−ＲＯＭ，ＣＤ
−Ｒ，磁気テープ，不揮発性のメモリカード，ＲＯＭ等
を用いることができる。

【０２３８】また、コンピュータが読み出したプログラ
ムコードを実行することにより、前述した実施形態の機
能が実現されるだけでなく、そのプログラムコードの指
示に基づき、コンピュータ上で稼働しているＯＳ（オペ
レーティングシステム）等が実際の処理の一部または全
部を行い、その処理によって前述した実施形態の機能が
実現される場合も含まれることは言うまでもない。

【０２３９】更に、記憶媒体から読み出されたプログラ
ムコードが、コンピュータに挿入された機能拡張ボード
やコンピュータに接続された機能拡張ユニットに備わる
メモリに書込まれた後、そのプログラムコードの指示に
基づき、その機能拡張ボードや機能拡張ユニットに備わ
るＣＰＵ等が実際の処理の一部または全部を行い、その
処理によって前述した実施形態の機能が実現される場合
も含まれることは言うまでもない。

【０２４０】

【発明の効果】以上説明したように、本発明によれば、
複数の電子放出素子を有する電子源の電子放出特性を略
均一に補正する電子源駆動装置及び画像形成装置及び電
子源の電子放出特性の補正方法の提供が実現する。

【０２４１】

【図面の簡単な説明】

【図１】本発明の第１の実施形態としての画像形成装置
における駆動回路のブロック構成図である。

【図２】本発明の第１の実施形態としての駆動回路の補
正モードにおける動作を示すタイミングチャートであ
る。

【図３】本発明の第１の実施形態としての駆動回路のシ
ステム制御ユニットが行う補正データの算出処理を示す
フローチャートである。

【図４】本発明の第２の実施形態としての駆動回路のシ
ステム制御ユニットが行う輝度補正及び補正データの算
出処理を示すフローチャートである。

【図５】本発明の第４の実施形態としての画像形成装置
における駆動回路のブロック構成図である。

【図６】本発明に適用可能な表示パネルの斜視図であ
る。

【図７】表示パネルのフェースプレートの蛍光体配列を
例示した平面図である。

【図８】表示パネルのフェースプレートの蛍光体配列を
例示した平面図である。

【図９】本発明に適用可能な平面型の表面伝導型放出素
子の構成を説明する平面図である。

【図１０】本発明に適用可能な平面型の表面伝導型放出
素子の構成を説明する断面図である。

【図１１】本発明に適用可能な平面型の表面伝導型放出
素子の製造工程を説明する断面図である。

【図１２】本発明に適用可能な平面型の表面伝導型放出
素子の製造工程を説明する断面図である。

【図１３】本発明に適用可能な平面型の表面伝導型放出
素子の製造工程を説明する断面図である。

【図１４】本発明に適用可能な平面型の表面伝導型放出
素子の製造工程を説明する断面図である。

【図１５】本発明に適用可能な平面型の表面伝導型放出
素子の製造工程を説明する断面図である。

【図１６】通電フォーミング処理の際の印加電圧波形を
示す図である。

【図１７】通電活性化処理の際の印加電圧波形を示す図
である。

【図１８】通電活性化処理の際の放出電流Ｉｅの変化を
示す図である。

【図１９】本発明に適用可能な垂直型の表面伝導型放出
素子の基本構成を説明するための模式的な断面図であ
る。

【図２０】本発明に適用可能な垂直型の表面伝導型放出
素子の製法工程を説明する断面図である。

【図２１】本発明に適用可能な垂直型の表面伝導型放出
素子の製法工程を説明する断面図である。

【図２２】本発明に適用可能な垂直型の表面伝導型放出
素子の製法工程を説明する断面図である。

【図２３】本発明に適用可能な垂直型の表面伝導型放出
素子の製法工程を説明する断面図である。

【図２４】本発明に適用可能な垂直型の表面伝導型放出
素子の製法工程を説明する断面図である。

【図２５】本発明に適用可能な垂直型の表面伝導型放出
素子の製法工程を説明する断面図である。

【図２６】本発明に適用可能な通電活性化処理の際の放
出電流Ｉｅの変化を示す図である。

【図２７】本発明に適用可能なマルチ電子ビーム源の平
面図である。

【図２８】本発明に適用可能な表面伝導型放出素子の、
図２７のＡ−Ａ’断面における断面図である。

【図２９】本発明に係る駆動回路により駆動される表示
パネルを用いた画像形成装置の構成例を示すブロック図
である。

【図３０】一般的な表面伝導型電子放出素子の構造例を
示す平面図である。

【図３１】一般的なＦＥ型の冷陰極素子の構造例を示す
断面図である。

【図３２】一般的なＭＩＭの冷陰極型素子の構造例を示
す断面図である。

【図３３】行列状に配列された複数の電子放出素子の配
線例を示す図である。

【符号の説明】

１：表示パネル，３，１７：Ａ／Ｄ変換回路，４：補正メモリ，５：テスト信号発生回路，７：信号処理回路，８：パルス発生回路，９：シフトレジスタ，１０：Ｄ／Ａ変換回路，１１：列駆動出力ＳＷ，１２：行選択制御回路，１３：行駆動出力ＳＷ，１４：高電圧発生ユニット，１５：電流センサ，１６：Ｓ／Ｈ回路，１８：タイミング制御回路，１９，２０：タイミング発生回路，２１：システム制御ユニット，２２：ユーザＩ／Ｆ，２３：フレームメモリ，

フロントページの続き (51)Int.Cl.⁷ 識別記号ＦＩテーマコート゛(参考） // Ｈ０４Ｎ 5/68 Ｈ０４Ｎ 5/68 ＢＦターム(参考） 5C027 BB02 BB08 5C036 EE02 EF06 EF09 EG48 5C058 AA05 AA07 BA05 BA35 BB03 BB14 BB20 CA15 5C080 AA08 AA18 BB05 CC03 DD05 EE29 EE30 FF12 GG02 GG07 GG08 GG12 JJ02 JJ04 JJ05 JJ06 JJ07

Claims

【特許請求の範囲】

【請求項１】複数の電子放出素子を有する電子源を駆
動する電子源駆動装置であって、前記複数の電子放出素子の中から少なくとも１つ選択
し、その選択した電子放出素子を、入力画像信号の所定
期間に所定の駆動量で駆動する駆動手段と、前記駆動手段により駆動した電子放出素子が前記所定期
間に放出する電子ビーム量に相当する電流を、少なくと
も１回計測する計測手段と、前記計測手段によって計測した電流値と前記所定の駆動
量とに基づいて、前記所定期間より後の期間に前記駆動
手段により駆動した電子放出素子を駆動するときの駆動
量を算出する算出手段と、を備えることを特徴とする電
子源駆動装置。
【請求項２】前記算出手段が算出する駆動量は、前記
駆動手段が選択した電子放出素子を前記所定の駆動量で
駆動したときに、前記計測手段により所定の電流値が計
測されるような値であって、前記算出手段は、前記所定
の駆動量を、該算出した駆動量に更新することを特徴と
する請求項１記載の電子源駆動装置。
【請求項３】前記算出手段は、前記駆動手段が選択し
た電子放出素子について、前記計測手段により複数回計
測される電流値が所定値に漸近収束するような値を、前
記駆動量として近似的に算出することを特徴とする請求
項２記載の電子源駆動装置。
【請求項４】前記駆動手段は、前記入力画像信号に含
まれる画素の輝度レベルに基づいて、駆動すべき電子放
出素子を選択することを特徴とする請求項１乃至請求項
３の何れかに記載の電子源駆動装置。
【請求項５】更に、前記入力画像信号を記憶する記憶
手段を備え、前記駆動手段は、前記記憶手段に記憶した入力画像信号
の所定期間の前後の期間に輝度レベルが所定値より大き
い画素に相当する電子放出素子を選択することを特徴と
する請求項４記載の電子源駆動装置。
【請求項６】更に、前記入力画像信号を記憶する記憶
手段を備え、前記駆動手段は、前記記憶手段に記憶した入力画像信号
の所定期間の前の期間、または後の期間に輝度レベルが
所定値より大きい画素に相当する電子放出素子を選択す
ることを特徴とする請求項４記載の電子源駆動装置。
【請求項７】更に、前記駆動手段により選択された電
子放出素子が、前記所定期間に駆動されることによって
増加する輝度レベル分を、その選択された電子放出素子
に相当するところの、入力画像信号に含まれる画素の前
記所定期間の前の期間、後の期間、または前後両方の期
間における輝度レベルから減少させる補償手段を備える
ことを特徴とする請求項１乃至請求項３の何れかに記載
の電子源駆動装置。
【請求項８】更に、前記駆動手段により選択された電
子放出素子が、前記所定期間に駆動されることによって
減少する輝度レベル分を、その選択された電子放出素子
に相当するところの、入力画像信号に含まれる画素の前
記所定期間の前の期間、後の期間、または前後両方の期
間における輝度レベルから増加させる補償手段を備える
ことを特徴とする請求項１乃至請求項３の何れかに記載
の電子源駆動装置。
【請求項９】前記所定期間は、入力画像信号の水平ま
たは垂直ブランキング期間であることを特徴とする請求
項１乃至請求項８の何れかに記載の電子源駆動装置。
【請求項１０】前記所定期間以後の期間は、入力画像
信号のフィールド期間であることを特徴とする請求項９
記載の電子源駆動装置。
【請求項１１】前記駆動手段は、駆動すべき電子放出
素子を、所定の順番で選択することを特徴とする請求項
１乃至請求項１０の何れかに記載の電子源駆動装置。
【請求項１２】前記電子源が有する複数の電子放出素
子は、行方向及び列方向に配列されており、前記駆動手
段は、該複数の電子放出素子の中から、前記所定の順番
として列単位に電子放出素子を選択することを特徴とす
る請求項１１記載の電子源駆動装置。
【請求項１３】前記駆動手段は、駆動すべき電子放出
素子を、乱数によって選択することを特徴とする請求項
１乃至請求項１０の何れかに記載の電子源駆動装置。
【請求項１４】前記算出手段により算出した駆動量
は、前記複数の電子放出素子の中から特定の電子放出素
子を選択すべくその特定の電子放出素子に印加される電
圧の制御量であることを特徴とする請求項１乃至請求項
１３の何れかに記載の電子源駆動装置。
【請求項１５】前記制御量は、電圧であることを特徴
とする請求項１４記載の電子源駆動装置。
【請求項１６】前記制御量は、電流であることを特徴
とする請求項１４記載の電子源駆動装置。
【請求項１７】前記制御量は、前記電圧の印加時間で
あることを特徴とする請求項１４記載の電子源駆動装
置。
【請求項１８】前記電子放出素子は、表面伝導型の電
子放出素子であることを特徴とする請求項１乃至請求項
１７の何れかに記載の電子源駆動装置。
【請求項１９】前記電子放出素子は、ＦＥ型の電子放
出素子であることを特徴とする請求項１乃至請求項１７
の何れかに記載の電子源駆動装置。
【請求項２０】前記電子放出素子は、ＭＩＭ型の電子
放出素子であることを特徴とする請求項１乃至請求項１
７の何れかに記載の電子源駆動装置。
【請求項２１】請求項１乃至請求項２０の何れかに記
載の電子源駆動装置により、入力画像信号に応じて前記
電子源を駆動し、その電子源を含む表示パネルに画像を
形成する画像形成装置。
【請求項２２】複数の電子放出素子を有する電子源の
電子放出特性の補正方法であって、前記複数の電子放出素子の中から少なくとも１つ選択
し、その選択した電子放出素子を、入力画像信号の所定
期間に所定の駆動量で駆動する駆動工程と、その駆動した電子放出素子が前記所定期間に放出する電
子ビーム量に相当する電流を、少なくとも１回計測する
計測工程と、その計測した電流値と前記所定の駆動量とに基づいて、
前記所定期間より後の期間に前記駆動した電子放出素子
を駆動するときの駆動量を算出する算出工程と、を有す
ることを特徴とする電子源の電子放出特性の補正方法。
【請求項２３】前記算出工程にて算出する駆動量は、
前記選択した電子放出素子を前記所定の駆動量で駆動し
たときに、前記計測工程にて所定の電流値が計測される
ような値であって、前記所定の駆動量を、前記算出工程にて算出した駆動量
に更新することを特徴とする請求項２２記載の電子源の
電子放出特性の補正方法。
【請求項２４】前記算出工程では、前記選択した電子
放出素子について、前記計測工程にて電流を複数回計測
することによって得られる電流値が所定値に漸近収束す
るような値を、前記駆動量として近似的に算出すること
を特徴とする請求項２２記載の電子源の電子放出特性の
補正方法。
【請求項２５】前記駆動工程では、前記入力画像信号
に含まれる画素の輝度レベルに基づいて、駆動すべき電
子放出素子を選択することを特徴とする請求項２２乃至
請求項２４の何れかに記載の電子源の電子放出特性の補
正方法。
【請求項２６】前記駆動工程では、前記所定期間の前
後の期間に輝度レベルが所定値より大きい画素に相当す
る電子放出素子を選択することを特徴とする請求項２５
記載の電子源の電子放出特性の補正方法。
【請求項２７】前記駆動工程では、前記所定期間の前
の期間、または後の期間に輝度レベルが所定値より大き
い画素に相当する電子放出素子を選択することを特徴と
する請求項２５記載の電子源の電子放出特性の補正方
法。
【請求項２８】前記選択した電子放出素子が、前記所
定期間に駆動されることによって増加する輝度レベル分
を、その選択された電子放出素子に相当するところの、
入力画像信号に含まれる画素の前記所定期間の前の期
間、後の期間、または前後両方の期間における輝度レベ
ルから減少させることを特徴とする請求項２２乃至請求
項２４の何れかに記載の電子源の電子放出特性の補正方
法。
【請求項２９】前記選択した電子放出素子が、前記所
定期間に駆動されることによって減少する輝度レベル分
を、その選択された電子放出素子に相当するところの、
入力画像信号に含まれる画素の前記所定期間の前の期
間、後の期間、または前後両方の期間における輝度レベ
ルから増加させることを特徴とする請求項２２乃至請求
項２４の何れかに記載の電子源の電子放出特性の補正方
法。
【請求項３０】前記所定期間は、入力画像信号の水平
または垂直ブランキング期間であることを特徴とする請
求項２２乃至請求項２９の何れかに記載の電子源の電子
放出特性の補正方法。
【請求項３１】前記所定期間以後の期間は、入力画像
信号のフィールド期間であることを特徴とする請求項３
０記載の電子源の電子放出特性の補正方法。