JPH09251276A

JPH09251276A - 画像形成装置及びその電子放出特性の補正方法

Info

Publication number: JPH09251276A
Application number: JP5950796A
Authority: JP
Inventors: Kunihiro Sakai; 邦裕酒井; Hidetoshi Suzuki; 英俊鱸
Original assignee: Canon Inc
Current assignee: Canon Inc
Priority date: 1996-03-15
Filing date: 1996-03-15
Publication date: 1997-09-22

Abstract

(57)【要約】【課題】複数の表面伝導型放出素子から放出した電子
を蛍光体に照射して画像を形成する画像形成装置におい
て、個々の放出素子が有する電子放出特性のばらつきを
補正する画像形成装置及びその電子放出特性の補正方法
の提供。【解決手段】補正処理が行われる間、画像表示ハ゜ネル10
1は、Ie検出用アノート゛電源122により駆動される。Ieモニタ回
路111は、電子放出電流値Ieを検出し、Ieテ゛ータメモリ112に
格納する。補正ハ゜ラメータ演算回路110は、電子放出電流値I
eとLUT109に記憶されたハ゜ラメータである電圧値または電流
値とを所定の関係式で近似し、その関係式に基づいて新
たなハ゜ラメータとして予測し、LUT109の記憶内容を更新す
る。電圧ト゛ライハ゛108は、LUT109を参照し画像表示ハ゜ネル101
を駆動する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、電子ビーム源とし
て冷陰極、詳しくは表面伝導型放出素子を用い、これら
を２次元平面上に複数配列した画像形成装置及びその電
子放出特性の補正方法に関する。

【０００２】

【従来技術】従来から、電子放出素子として熱陰極素子
と冷陰極素子の２種類が知られている。このうち冷陰極
素子では、例えば電界放出型素子（以下ＦＥ型と記す）
や、金属／絶縁層／金属型放出素子（以下ＭＩＭ型と記
す）や、表面伝導型放出素子等が知られている。

【０００３】ＦＥ型の例としては、例えば、Ｗ．Ｐ．Ｄ
ｙｋｅ＆Ｗ．Ｗ．Ｄｏｌａｎ，”Ｆｉｅｌｄｅｍｉｓ
ｓｉｏｎ”，ＡｄｖａｎｃｅｉｎＥｌｅｃｔｒｏｎ
Ｐｈｙｓｉｃｓ，８，８９（１９５６）や、あるい
は、Ｃ．Ａ．Ｓｐｉｎｄｔ，”Ｐｈｙｓｉｃａｌｐｒｏ
ｐｅｒｔｉｅｓｏｆｔｈｉｎ−ｆｉｌｍｆｉｅｌ
ｄｅｍｉｓｓｉｏｎｃａｔｈｏｄｅｓｗｉｔｈ
ｍｏｌｙｂｄｅｎｉｕｍｃｏｎｅｓ”，Ｊ．Ａｐｐｌ．
Ｐｈｙｓ．，４７，５２４８（１９７６）等が知られて
いる。

【０００４】また、ＭＩＭ型の例としては、例えば、
Ｃ．Ａ．Ｍｅａｄ，”Ｏｐｅｒａｔｉｏｎｏｆｔｕｎ
ｎｅｌ−ｅｍｉｓｓｉｏｎＤｅｖｉｃｅｓ，Ｊ．Ａｐ
ｐｌ．Ｐｈｙｓ．，３２，６４６（１９６１）等が知ら
れている。

【０００５】また、表面伝導型放出素子としては、例え
ば、Ｍ．Ｉ．Ｅｌｉｎｓｏｎ，ＲａｄｉｏＥｎｇ．Ｅ
ｌｅｃｔｒｏｎＰｈｙｓ．，１０，１２９０，（１９
６５）や、後述する他の例が知られている。

【０００６】表面伝導型放出素子は、基板上に形成され
た小面積の薄膜に、膜面に平行に電流を流すことにより
電子放出が生ずる現象を利用するものである。この表面
伝導型放出素子としては、前記エリンソン等によるＳｎ
Ｏ2 薄膜を用いたものの他に、Ａｕ薄膜によるもの
［Ｇ．Ｄｉｔｔｍｅｒ：”ＴｈｉｎＳｏｌｉｄＦｉ
ｌｍｓ”，９，３１７（１９７２）］や、Ｉｎ2Ｏ3 ／
ＳｎＯ2 薄膜によるもの［Ｍ．Ｈａｒｔｗｅｌｌａｎ
ｄＣ．Ｇ．Ｆｏｎｓｔａｄ：”ＩＥＥＥＴｒａｎ
ｓ．ＥＤＣｏｎｆ．”，５１９（１９７５）］や、カ
ーボン薄膜によるもの［荒木久他：真空、第２６巻、
第１号、２２（１９８３）］等が報告されている。これ
らの表面伝導型放出素子の素子構成の典型的な例を図１
７に示す。

【０００７】図１７は、従来例としての表面伝導型放出
素子の平面図であり、前述のＭ．Ｈａｒｔｗｅｌｌらに
よるものである。図中、３００１は基板であり、３００
４はスパッタで形成された金属酸化物よりなる導電性薄
膜である。導電性薄膜３００４は図示のようにＨ字形の
平面形状に形成されている。該導電性薄膜３００４に後
述の通電フォーミングと呼ばれる通電処理を施すことに
より、電子放出部３００５が形成される。間隔Ｌは、
０．５〜１［ｍｍ］，Ｗは、０．１［ｍｍ］で設定され
ている。尚、図示するための便宜から、電子放出部３０
０５を導電性薄膜３００４の中央に矩形の形状で示した
が、これは模式的なものであり、実際の電子放出部の位
置や形状を忠実に表現しているわけではない。

【０００８】Ｍ．Ｈａｒｔｗｅｌｌらによる素子をはじ
めとして上述の表面伝導型放出素子においては、電子放
出を行う前に導電性薄膜３００４に通電フォーミングと
呼ばれる通電処理を施すことにより電子放出部３００５
を形成するのが一般的であった。即ち、通電フォーミン
グとは、前記導電性薄膜３００４の両端に一定の直流電
圧、もしくは、例えば１［Ｖ／分］程度の非常にゆっく
りとしたレートで昇圧する直流電圧を印加し、導電性薄
膜３００４を局所的に破壊もしくは変形もしくは変質せ
しめ、電気的に高抵抗な状態の電子放出部３００５を形
成することである。尚、局所的に破壊もしくは変形もし
くは変質した導電性薄膜３００４の一部には、亀裂が発
生する。前記通電フォーミング後に導電性薄膜３００４
に適宜の電圧を印加した場合には、前記亀裂付近におい
て電子放出が行われる。

【０００９】上述の表面伝導型放出素子は、構造が単純
で製造も容易であることから、大面積にわたり多数の素
子を形成できるという利点がある。そこで、例えば本出
願人による特開昭６４−３１３３２において開示される
ように、多数の素子を配列して駆動するための方法が研
究されている。

【００１０】また、表面伝導型放出素子の応用について
は、例えば、画像表示装置、画像記録装置等の画像形成
装置や、荷電ビーム源等が研究されている。

【００１１】特に、画像形成装置への応用としては、例
えば本出願人によるＵＳＰ５，０６６，８８３や特開平
２−２５７５５１において開示されているように、表面
伝導型放出素子と電子ビームの照射により発光する蛍光
体とを組み合わせて用いた画像形成装置が研究されてい
る。表面伝導型放出素子と蛍光体とを組み合わせて用い
た画像形成装置は、従来の他の方式の画像形成装置より
も優れた特性が期待されている。例えば、近年普及して
きた液晶画像形成装置と比較しても、自発光型であるた
めバックライトを必要としない点や、視野角が広い点が
優れていると言える。

【００１２】

【発明が解決しようとする課題】本願の発明者らは、上
述の従来技術をはじめとして、さまざまな材料、製法、
構造の表面伝導型放出素子を試みてきた。更に、多数の
表面伝導型放出素子を配列したマルチ電子ビーム源、な
らびにこのマルチ電子ビーム源を応用した画像形成装置
について研究を行ってきた。

【００１３】発明者らは、たとえば図１８に示す電気的
な配線方法によるマルチ電子ビーム源を試みてきた。即
ち、表面伝導型放出素子を２次元に多数個配列し、これ
らの素子を同図に示すようにマトリクス状に配線したマ
ルチ電子ビーム源である。

【００１４】図１８は、従来例としての表面伝導型放出
素子を複数配列したマルチ電子ビーム源を説明する図で
ある。

【００１５】図中、４００１は、表面伝導型放出素子を
模式的に示している。４００２は、行方向配線、４００
３は列方向配線である。行方向配線４００２及び列方向
配線４００３は、実際には有限の電気抵抗を有するもの
であるが、図においては配線抵抗４００４及び４００５
として示されている。上述のような配線方法を、単純マ
トリクス配線と呼ぶ。

【００１６】尚、図示の便宜上６ｘ６のマトリクスで示
しているが、マトリクスの大きさは例えば画像形成装置
用のマルチ電子ビーム源の場合には、所望の大きさの画
像表示を行うのに足りるだけの素子を配列し配線すれば
よいことは言うまでもない。

【００１７】表面伝導型放出素子を単純マトリクス配線
したマルチ電子ビーム源においては、所望の電子ビーム
を出力させるため、行方向配線４００２及び列方向配線
４００３に適宜の電気信号を印加する。例えば、マトリ
クスの中の任意の１行の表面伝導型放出素子を駆動する
場合、選択する行の行方向配線４００２には、選択電圧
Ｖｓを印加し、同時に非選択の行の行方向配線４００２
には、非選択電圧Ｖｎｓを印加する。また、これと同期
して列方向配線４００３に電子ビームを出力するための
駆動電圧Ｖｅを印加する。上記の方法により、配線抵抗
４００４及び４００５による電圧降下を無視すれば、選
択する行の表面伝導型放出素子には、Ｖｅ−Ｖｓの電圧
が印加され、また非選択行の表面伝導型放出素子にはＶ
ｅ−Ｖｎｓの電圧が印加される。駆動電圧Ｖｅ，選択電
圧Ｖｓ，そして非選択電圧Ｖｎｓを、適宜の大きさの電
圧にすれば選択する行の表面伝導型放出素子だけから所
望する強度の電子ビームが出力される。

【００１８】ここで、前述のマルチ電子ビーム源を応用
した画像形成装置において、各画素における輝度の諧調
表示を行うためには、列方向配線に印加される駆動電圧
Ｖｅを制御すればよい。駆動電圧Ｖｅの所定の振幅幅に
応じて、選択行におけるそれぞれの素子からは所望する
強度の電子ビームが出力され、任意の輝度が得られる。
勿論、制御パラメータは、電圧値の変わりに電流値であ
ってもよい。一方、表面伝導型放出素子の応答速度は高
速であるため、駆動電圧ないし駆動電流の印加時間は、
電子ビームが放出される時間に比例する。即ち、駆動電
圧ないし駆動電流を一定として印加時間、即ちパルス幅
を変調しても階調表示を容易に行なうことができる。勿
論、振幅変調とパルス幅変調を併用しても良い。従っ
て、表面伝導型放出素子を単純マトリクス配線したマル
チ電子ビーム源には、様々な応用が可能であり、例えば
画像情報に応じた電気信号を適宜印加すれば、画像形成
装置用の電子源として好適に用いることができる。

【００１９】しかしながら、表面伝導型放出素子を単純
マトリクス配線したマルチ電子ビーム源には、実際には
以下に述べる問題が発生していた。

【００２０】例えば、テレビジョンやコンピュータ端末
に応用する場合をはじめとして、画像形成装置には、高
精細、大画面、大画素数、長寿命等の特性が望まれる。
これを実現するため、マルチ電子ビーム源には、行、列
の数が各々数百〜数千にも及ぶ非常に大規模な単純マト
リックスを構成する必要がある。そして、各表面伝導型
放出素子の電子放出特性が均一であり、しかもその電子
放出特性が長期間均一に維持されることが望まれる。

【００２１】しかしながら、上述のような大規模なマル
チ電子ビーム源においては、各表面伝導型放出素子の特
性に製造上のばらつきが発生する問題があった。製造上
のばらつきは、例えば、各表面伝導型放出素子の電極や
導電膜を形成するための成膜工程やパターニング工程に
おいて、寸法、形状、材料組成等に関して何等かの原因
で誤差が生じた場合に発生していた。

【００２２】また、単純マトリックス配線したマルチ電
子ビーム源を長期間に渡り使用した場合、表面伝導型放
出素子の電子放出特性に変化が生じるが、変化の度合が
各表面伝導型放出素子毎に異なるという問題も生じた。
即ち、表面伝導型放出素子を画像形成装置に応用した場
合、表示する画像に応じて複数の各表面伝導型放出素子
を駆動するため、画素毎に総駆動時間が異なることにな
り、表面伝導型放出素子の電子放出特性の変化の度合に
ばらつきが生じるためであると考えられる。

【００２３】このように、製造上の理由による表面伝導
型放出素子特性のばらつきや、画素毎に異なる駆動時間
により、マルチ電子ビーム源から放出される電子ビーム
強度にばらつきが生じ、結果として表示画像に輝度ムラ
や色バランスの乱れが発生し、表示画像の品位が低下す
ることになる。このため、マルチ電子ビーム源の出力の
ばらつきを補正し、表示画像の品位の低下を防止するこ
とが望まれた。具体的には、所定の電圧を印加、または
所定の電流を流した場合に、表面伝導型放出素子が行う
電子放出による放出電流を測定する。そして、その放出
電流の測定量に応じて求められる補正値を、素子駆動回
路に設けられた補正テーブル（ＬｏｏｋＵｐＴａｂｌ
ｅ；以下ＬＵＴと略す）に予め記憶させておき、素子駆
動時にその補正値に基づいて駆動条件（電圧振幅、電流
振幅、或るいは電圧ないし電流パルス幅のいずれか）を
変化させる電気的手段を設け、素子特性のばらつきを補
正して画像表示をすればよい。但しこの場合、画像形成
装置における放出電流は、マルチ電子ビーム源と蛍光面
の間に高電圧（例えば５ｋＶから３０ｋＶ程度）を印加
した状態で計測される。高電圧が印加された回路に流れ
る電流を、高精度に測定するは容易ではない。また、前
記の放出電流を測定する場合にも放出電子は蛍光体に照
射されるため、蛍光面には発光が生じる。このような通
常の画像信号の表示動作とは異なる発光が、製品として
市場に出荷された後で行われる構造は好ましくない。

【００２４】そこで本発明は、複数の表面伝導型放出素
子から放出した電子を蛍光体に照射して画像を形成する
画像形成装置において、個々の放出素子が有する電子放
出特性のばらつきを補正する画像形成装置及びその電子
放出特性の補正方法の提供を目的とする。

【００２５】

【課題を解決するための手段】前述の目的達成のため、
本発明の画像形成装置は以下の特徴を備える。

【００２６】即ち、表面伝導型の放出素子が複数配置さ
れた電子放出源と、複数の蛍光体を有し、前記電子放出
源に対向して配置された発光面と、前記発光面側に位置
する平板電極と、前記放出素子と前記平板電極との間に
電圧を印加し、前記放出素子から放出される電子を加速
する第１の電圧源と、前記放出素子から放出された電子
を制御する制御手段と、を備えた画像形成装置におい
て、更に、前記放出素子と前記平板電極との間に電圧を
印加し、前記放出素子から放出される電子を加速する第
２の電圧源と、前記第１または第２の電圧源のいずれか
を選択する選択手段と、前記選択手段が、前記第２の電
圧源を選択しているときに前記放出素子の放出電流を計
測する計測手段と、前記放出素子の放出電流値に応じ
て、前記制御手段の出力を補正する補正手段と、を備え
ることを特徴とする。

【００２７】これにより、放出電流の計測を画像表示用
の電源とは別の電源により行い、その測定結果を用いて
表面伝導型放出素子の電子放出特性のばらつきを補正す
る。具体的に、前記補正手段は、前記放出素子の放出電
流値を記憶するメモリと、前記放出素子の電子放出特性
に応じたパラメータを記憶するテーブルと、前記放出素
子の放出電流値と前記パラメータとに基づいて新たなパ
ラメータを算出し、前記テーブルの記憶内容を更新する
パラメータ算出手段と、を備えることを特徴とする。こ
れにより、比較的簡単な装置構成で補正回路を構成す
る。

【００２８】更に具体的に、前記パラメータ算出手段
は、前記放出素子の放出電流値と前記パラメータである
電圧値または電流値とを所定の関係式で近似し、その関
係式に基づいて前記放出素子の放出電流値と所定の電流
値とが略一致するような値を前記新たなパラメータとし
て予測し、前記テーブルの記憶内容を少なくとも１回更
新することを特徴とする。これにより、電子放出源製造
時の初期の素子特性のばらつき補正を短時間で行い、電
子放出源の均一駆動を実現する。また、補正テーブルの
更新を行い、長期に渡って表示品位が高い画像形成装置
が提供する。

【００２９】好ましくは、前記補正手段が行われるタイ
ミングは、前記画像形成装置の製造直後及び／または電
源投入・切断の直後及び／またはブランキング期間中で
あることを特徴とする。これにより、通常の表示動作を
中断、干渉することなく補正処理を行う。

【００３０】また、前記第２の電圧源の印加電圧は、前
記第１の電圧源の印加電圧よりも低く、前記発光面の発
光を抑制することを特徴とする。これにより、上記放出
電流計測時の蛍光面での不必要な発光が抑止され、表示
画面上に輝点や輝線が現れることを防ぐ。また、比較的
低い電圧により、単純な構造の補正用回路を実現する。

【００３１】更に好ましくは、前記パラメータは、前記
制御手段が前記放出素子から放出された電子を制御する
補正後の駆動電圧であり、ある放出素子についての前記
補正後の駆動電圧が、前記制御手段の出力可能な上限電
圧より大きい場合、その放出素子を不良と判断する。更
に、ある放出素子について前記メモリに記憶している放
出電流値と、前記計測手段により今回測定した前記放出
素子の放出電流値が等しい場合、その放出素子を欠陥と
判断することを特徴とする。これにより、電子放出素子
が多数配列された電子放出源の中から欠陥・不良を的確
に把握する。また、前述の目的達成のため、本発明の画
像形成装置の電子放出特性の補正方法は以下の特徴を備
える。

【００３２】即ち、表面伝導型の放出素子が複数配置さ
れた電子放出源と、複数の蛍光体を有し、前記電子放出
源に対向して配置された発光面と、前記発光面側に位置
する平板電極と、前記放出素子と前記平板電極との間に
電圧を印加し、前記放出素子から放出される電子を加速
する第１の電圧源とを備え、前記放出素子から放出され
た電子を制御することにより画像を形成する画像形成装
置における電子放出特性の補正方法であって、更に、前
記放出素子と前記平板電極との間に電圧を印加し、前記
放出素子から放出される電子を加速する第２の電圧源の
印加工程を備え、前記第２の電圧源を選択しているとき
に、前記放出素子の放出電流を計測する計測工程と、前
記放出素子の放出電流値に応じて、電子の放出出力を補
正する補正工程と、を備えることを特徴とする。

【００３３】これにより、放出電流の計測を画像表示用
の電源とは別の電源により行い、その測定結果を用いて
表面伝導型放出素子の電子放出特性のばらつきを補正す
る。具体的に前記補正工程は、テーブルに記憶している
前記放出素子の電子放出特性に応じたパラメータと前記
放出素子の放出電流値とに基づいて新たなパラメータを
算出し、前記テーブルの記憶内容を更新することを特徴
とする。これにより、比較的簡単な装置構成で補正回路
を構成する。

【００３４】更に好ましくは、前記パラメータは、前記
放出素子の放出電流値と前記パラメータである電圧値ま
たは電流値とを所定の関係式で近似し、その関係式に基
づいて前記放出素子の放出電流値と所定の電流値とが略
一致するような値を前記新たなパラメータとして算出
し、前記テーブルの記憶内容を少なくとも１回更新する
ことを特徴とする。これにより、電子放出源製造時の初
期の素子特性のばらつき補正を短時間で行い、電子放出
源の均一駆動を実現する。また、補正テーブルの更新を
行い、長期に渡って表示品位が高い画像形成装置が提供
する。

【００３５】更に、前記補正工程を行うタイミングは、
前記画像形成装置の製造直後及び／または電源投入・切
断の直後及び／またはブランキング期間中であることを
特徴とする。これにより、通常の表示動作を中断、干渉
することなく補正処理を行う。

【００３６】また、好ましくは前記第２の電圧源の印加
電圧を、前記第１の電圧源の印加電圧よりも低くするこ
とにより、前記発光面の発光を抑制することを特徴とす
る。これにより、上記放出電流計測時の蛍光面での不必
要な発光が抑止され、表示画面上に輝点や輝線が現れる
ことを防ぐ。また、比較的低い電圧により、単純な構造
の補正用回路を実現する。

【００３７】

【発明の実施の形態】以下、本発明の実施形態を図面を
参照して詳細に説明する。尚、本発明に好適な表面伝導
型放出素子の構造、製法、特性、及び画像形成装置の表
示パネル構造、製法等については、便宜上、実施形態に
ついて説明した後で詳しく述べる。

【００３８】まず、本発明による画像形成装置の好まし
い実施形態について図１から図４を参照して説明する。

【００３９】図１は、本発明の一実施形態としての画像
形成装置のブロック構成図である。

【００４０】図中、１０１は画像表示パネルであり、端
子Ｄｘ１からＤｘｍ及びＤｙ１からＤｙｎを介して外部
の電気回路と接続されている。このうち端子Ｄｘ１から
Ｄｘｍには、画像表示パネル１０１内に設けられている
Ｍ行Ｎ列の行列状にマトリックス配線された表面伝導型
放出素子群（以下、マルチ電子ビーム源）を１行ずつ順
次駆動してゆくための走査信号が印加される。一方、端
子Ｄｙ１からＤｙｎには、前記走査信号により選択され
た一行の表面伝導型放出素子の各素子の出力電子ビーム
を制御するための変調信号が印加される。また、画像表
示パネル１０１上の高電圧端子は、切り替え器１２０を
介して外部の画像表示用アノード電源１２１、若しくは
ｌｅ検出用アノード電源１２２に接続され、マルチ電子
ビーム源から放出された電子を加速するようになってい
る。画像表示を行なう期間においては、画像表示用アノ
ード電源１２１が選択される。一方、ｌｅ検出用アノー
ド電源１２２は、補正データ作成期間に有効になる。画
像表示用アノード電源１２１の電圧は、加速された電子
によって蛍光体面で充分な輝度（明るさ）が得られるよ
うに、ｌｅ検出用アノード電源１２２に較べ高い電圧値
が選ばれている。

【００４１】次に、走査回路１０２について説明する。
同回路は、内部にｍ個のスイッチング素子を備えるもの
で、各スイッチング素子は、不図示の直流電圧源Ｖｘの
出力電圧もしくは０［Ｖ］（グランドレベル）のいずれ
か一方を選択し、表示パネル１０１の端子Ｄｘ１〜Ｄｘ
ｍを電気的に接続するものである。各スイッチング素子
は、タイミング信号発生回路（後述）が出力する制御信
号Ｔｓｃａｎに基づいて動作するものだが、実際には、
例えばＦＥＴのようなスイッチング素子を組み合わせる
事により容易に構成することが可能である。

【００４２】尚、本実施形態において前記の直流電圧源
Ｖｘは、後述の図１３で例示する表面伝導型放出素子の
特性における電子放出しきい値電圧Ｖｔｈ（本実施形態
では８［Ｖ］）を基準とし、走査されていない素子に印
加される駆動電圧が電子放出しきい値電圧以下となるよ
う、７［Ｖ］の一定電圧を出力するよう設定されてい
る。

【００４３】引き続き入力された画像信号の流れについ
て説明する。入力されたコンポジット画像信号をデコー
ダ１０３で３原色の輝度信号及び水平、垂直同期信号
（ＨＳＹＮＣ，ＶＳＹＮＣ）に分離する。タイミング信
号発生回路１０４では、ＨＳＹＮＣ,ＶＳＹＮＣ信号に
同期した各種タイミング信号を発生させる。ＲＧＢ輝度
信号は、サンブルホールド（Ｓ／Ｈ）回路１０５におい
て所定のタイミングでサンプリングされ保持される。保
持された信号は、シリアルパラレル（Ｓ／Ｐ）変換回路
１０６においてシリアル信号に変換される。このシリア
ル信号は、画像形成パネル１０１が有する複数の蛍光体
の配列に応じて順番に並べられている。

【００４４】更に、パルス幅変調回路１０７では、画像
信号の大きさに応じたパルス幅を持つパルスが生成され
る。そしてそのパルス電圧は、電圧ドライバ１０８によ
り増幅されて表示パネル１０１の端子Ｄｙ１ないしＤｙ
ｎを介して表示パネル１０１内の表面伝導型放出素子に
印加される。この時、ＬＵＴ１０９には、各素子毎にば
らつきを補正する駆動電圧値がストアされる。これによ
り全ての放出素子が一定の電子放出電流を出力する。Ｌ
ＵＴ１０９は、タイミング発生回路１０４のアクセス信
号によりアクセスされ、駆動を行う素子の番号に対応す
る補正電圧パルスを発生する。そして画像表示パネル１
０１では、走査回路１０２により選択された行に接続さ
れている表面伝導型放出素子だけが、電圧ドライバ１０
８より供給された電圧パルスの幅に応じた期間だけ電子
を放出し、蛍光体が発光する。即ち、１水平走査期間
中、選択された行に接続されている全ての放出素子が画
像輝度信号に合わせて発光する。走査回路１０２が選択
する行を順次操作することにより、２次元画像が形成さ
れる。以上、画像表示時の動作の概要を説明した。

【００４５】次に、補正データ作成時の動作について簡
単に説明する。このとき、即ち補正データ作成時、詳し
くは電子放出電流値Ｉｅを検出する期間、タイミング発
生回路１０４からの制御信号によって、画像表示用アノ
ード電源１２１（電源電圧Ｖａ１）からＩｅ検出用アノ
ード電源１２２（電源電圧Ｖａ２）に切り換えられてい
る。

【００４６】図１において、補正パラメータ演算回路１
１０が補正駆動データをＬＵＴ１０９に格納・更新す
る。このＬＵＴデータの作成指示は、パネル製造直後、
または画像形成装置の電源投入・切断の直後や、画像表
示パネル１０１における走査が（Ｄｘｍ，Ｄｙｎ）から
再び（Ｄｘ１，Ｄｙ１）に戻るまでの期間、即ち画像信
号の水平同期回帰期間（以下、ブランキング期間）中に
不図示の制御回路により行われる。この時Ｉｅモニタ回
路１１１は、各素子を独立に駆動したときの電子放出電
流値Ｉｅを検出し、その電子放出電流値をＩｅデータメ
モリ１１２にストアする。そして各素子の電子放出電流
値と設定放出電流値との差、即ち誤差（ΔＩｅ）、及び
駆動電圧値ＶｆとＶｆ−Ｉｅの関係式を用いて、補正パ
ラメータ演算回路１１０は、ΔＩｅをゼロとするΔＶｆ
値を予測し、駆動電圧値Ｖｆを（Ｖｆ＋ΔＶｆ）に更新
してＬＵＴ１０９に書き込む。次に、駆動電圧（Ｖｆ＋
ΔＶｆ）で放出素子の駆動を行った後、改めてＩｅモニ
タ回路１１１により電子放出電流値Ｉｅを検出、ΔＩｅ
を算出し、ΔＶｆを予測し、ＬＵＴ１０９を更新する。
これを繰り返すことにより、各素子の電子放出特性のば
らつきをなくすような駆動電圧テーブルがＬＵＴ１０９
内部にできあがるわけである。

【００４７】ここで、アノード電圧Ｖａと電子放出電流
値Ｉｅの特性を考える。

【００４８】図４は、本発明の一実施形態としてのアノ
ード電圧Ｖａと電子放出電流値Ｉｅの特性を示す図であ
る。

【００４９】図中、任意の表面伝導型放出素子において
アノード電圧Ｖａを小さくすると、Ｉｅも小さくなる。
一方、各冷陰極素子間の電子放出特性のばらつきは、保
存されたまま変化する。このため、Ｖａ＝Ｖａ１以外の
電圧条件下で補正データ用ＬＵＴのデータ作成を行な
い、これをＶａ＝Ｖａ１の駆動条件下に適用することが
できる。

【００５０】次に、補正データ用ＬＵＴ１０９を作成す
る手順の例を図１、図２により詳細に説明する。タイミ
ング発生回路１０４は、ＬＵＴのデータ作成指示を受け
ると、テーブルデータ作成手順に応じて各種タイミング
信号を発生する。この信号に従って表示パネル１０１に
接続されるアノード電源が、Ｉｅ検出用電源１２２に切
り替えられ、続いてマルチ電子ビーム源の中の特定の表
面伝導型放出素子に対して所定の振幅、所定パルス幅の
電圧ドライブパルス信号が発生される。係るドライブパ
ルス信号と走査回路１０２の出力により選択された表面
伝導型放出素子が駆動され、このとき放出される電子放
出電流がＩｅモニタ回路１１１によって検出される。以
下、処理の流れを図２に示す。

【００５１】図２は、本発明の一実施形態としてのＬＵ
Ｔのデータ作成処理のフローチャートである。

【００５２】図中、ＬＵＴのデータ作成が指示される
と、ＬＵＴのデータ作成処理が開始される。ステップＳ
１では、表面伝導型放出素子の内の一つが初期駆動電圧
値（ＬＵＴ１０９の初期値）で駆動される。補正パラメ
ータ演算回路１１０は、この素子からの電子放出電流を
検出し、Ｉｅデータメモリ１１２の選択素子の番号に対
応したアドレスに格納する。Ｉｅデータメモリ１１２の
初期値は全て０とする。

【００５３】（条件１）ステップＳ２では、前記のアド
レス格納する際、補正パラメータ演算回路１１０は、対
応するメモリアドレスに格納されていたデータ（前回ス
トアしたＩｅデータ）と今回測定されたＩｅデータの比
較を行う。この目的は、マルチ電子ビーム源の表面伝導
型放出素子の欠陥を特定するためである。駆動電圧Ｖｆ
を変化させた時に、Ｉｅに変化があり、輝度に変化があ
る場合は、測定したＩｅデータをＩｅデータメモリ１１
２に更新して格納し、次の条件２に進む。一方、Ｉｅ値
に変化がない場合、この表面伝導型放出素子は欠陥があ
ると判定される。欠陥素子の判定は、検出Ｉｅがゼロか
どうか判定してもよいが、初期電圧で駆動時にＩｅがほ
とんどゼロの場合、区別できないのでこの方法が望まし
い。欠陥と判定された場合は、欠陥の場所をエラー情報
として図１に不図示のメモリ等にエラー情報としてスト
アし、次の素子の駆動補正に進む（ステップＳ３）。

【００５４】（条件２）次に、ステップＳ４では、観測
されたＩｅデータを設定Ｉｅ値と比較し、設定値との誤
差ΔＩｅを算出する。ΔＩｅ≠０の場合、駆動電圧値を
補正する必要がある。即ちΔＩｅから、駆動電圧の補正
量ΔＶｆを求める必要がある。この時Ｉｅ−Ｖｆの関係
式を用いて、ΔＩｅからΔＶｆ量を予測する（ステップ
Ｓ５）。尚、詳細については後述する。一方、ΔＩｅが
ほぼ０（正確には、補正後の許容Ｉｅばらつき量）の場
合、選択した表面伝導型放出素子の駆動電圧値は、現状
のＬＵＴのデータの値で良いので条件４に進む。

【００５５】（条件３）次に、ステップＳ６では、予測
補正量ΔＶｆと現状のＬＵＴに格納されたＶｆ値を加算
した（Ｖｆ＋ΔＶｆ）値が、駆動電圧の上限であるＶｆ
（ｍａｘ）を越えていないかどうかの判定を行う。Ｖｆ
（ｍａｘ）は、素子に印加して良い最大定格電圧からノ
イズマージン分を差し引いた値に設定しておくのが望ま
しい。この目的は、素子に過大電圧を印加することを防
止することである。条件３で（Ｖｆ＋ΔＶｆ）＞Ｖｆ
（ｍａｘ）と判定された場合は、選択された表面伝導型
放出素子は、駆動電圧の上限電圧で電子放出電流が設定
値に達せず、補正が不十分な不良素子と判断される。即
ち、条件３によって表面伝導型放出素子の不良判定を行
い、不良素子のアドレスをエラー情報として図１に不図
示のメモリ等にエラー情報としてストアし、次の素子の
駆動補正に進む（ステップＳ７）。一方、条件３で、
（Ｖｆ＋ΔＶｆ）＜Ｖｆ（ｍａｘ）と判定された場合
は、駆動電圧値をＶｆから（Ｖｆ＋ΔＶｆ）に更新して
ＬＵＴに格納する（ステップＳ８）。そして、再び（条
件１）に戻って更新したＬＵＴデータに基づいて素子の
駆動、電子放出電流の検出を行い、設定Ｉｅとの誤差Δ
Ｉｅがゼロになるまで補正を繰り返す。条件１〜３のル
ープを抜けると、結果としてある選択した素子に関して
以下のようなＬＵＴ及び／またはエラー情報がストアさ
れる。

【００５６】（終了状態）：（補正結果）・Ｉｅ補正完了：ＬＵＴに補正Ｖｆ値をストア・欠陥と判断（補正不可）：エラー情報をストア，ＬＵＴはＶｆ・不良と判断（補正不可）：エラー情報をストア，ＬＵＴは略Ｖｆ（ｍａｘ）（条件４）マルチ電子ビーム源の全ての素子に関して、
ＬＵＴのデータ作成を行ったかどうかの判定を行う（ス
テップＳ９）。全ての素子に関してＬＵＴのデータを作
成したら処理を終了する。一方、未処理の素子がまだあ
れば、その放出素子の選択を行い（ステップＳ１０）、
ステップＳ１に戻る。

【００５７】次に、観測されたＩｅデータと設定値Ｉｅ
との誤差ΔＩｅから駆動電圧の補正量ΔＶｆを予測する
方法について説明する。本発明においては、観測量Ｉｅ
と制御パラメータＶｆの関係式を用いて補正量の予測を
行った。表面伝導型放出素子の電子放出素子特性は、例
えば後述の図１３に示すようになる。この時Ｉｅ−Ｖｆ
の関係は、Ｉｅ＝ａ・Ｖｆ∧2×ｅｘｐ（ｂ／Ｖｆ）・・・・・・・・・・・・・（１）但し、∧2は２乗を表わす(以下、同様）。で近似するこ
とでその特性を記述できた。そこで、ΔＶｆ値を予測す
るために（１）式をＶｆで微分して以下の関係式を得
る。 ΔＶｆ＝（ΔＩｅ／Ｉｅ）／（（２−Ｖｆ）−（ｂ／Ｖｆ∧2））・・（２）（２）式は、Ｉｅ−Ｖｆの関係式が（１）式で記述され
た時に、設定値との誤差ΔＩｅから、駆動電圧補正量Δ
Ｖｆを近似算出する式である。（２）式において、観測
量Ｉｅ、駆動電圧値Ｖｆはメモリにストアされているの
で、（１）式のパラメータｂが分かれば、ΔＶｆ値を予
測できる。各素子特性がばらついている場合、パラメー
タｂもばらつくと考えられるが、ｂパラメータを各冷陰
極素子毎に算出するのでは処理の高速化の点で望ましく
ない。またｂパラメータのばらつきは、予測量の誤差を
もたらすが、予測と実測を何回か行うことで誤差を収束
することが可能である。そこで、ｂパラメータが全素子
で同じであると仮定して（２）式により各素子の補正値
を予測した。予測ｂ値は、パネル中ｂの最小値を予測パ
ラメータとして予測ＦＢによる制御パラメータの発振を
防ぐことができる。実際の素子パラメータを用いて
（２）式を用いた予測例を以下に示す。このとき適用し
た素子のＩｅ−Ｖｆ特性は、Ｉｅ＝１０∧(-4)×Ｖｆ∧2×ｅｘｐ（−１８０／Ｖｆ）・・・・（３）であった（係る関係式は補正データの作成には用いな
い）。また、表示用アノード電圧Ｖａ１＝６ｋＶ、Ｉｅ
検知用アノード電圧Ｖａ２＝１Ｋｖとした。このとき、
アノード電圧をＶａ１をＶａ２としたときの、Ｉｅ変化
率は０．２４５であった。

【００５８】（予測のためのパラメータ）設定：Ｉｅ＝１μＡ，ｂ＝−２００（測定データ１ｓｔ）測定データ：Ｖｆ＝１７Ｖ，Ｖａ２＝１ｋＶのとき、Ｉ
ｅ＝０．１８μＡ・・・（４）（予測１ｓｔ）得られたパラメータ（４）を（２）式に
代入して、 ΔＶｆ＝０．３３Ｖ（設定Ｉｅ＝１μＡにするために必
要な補正電圧量）従って、更新ＬＵＴデータは、Ｖｆ＋ΔＶｆ＝１７．３
３Ｖ・・・（５）（検証１ｓｔ）Ｖｆ＝１７．３４Ｖ，Ｖａ１＝６ｋＶで
駆動するとＩｅは（３）式より推定されるＩｅ＝０．９
３μＡが観測される。更に、Ｉｅ誤差を少なくしたけれ
ば更新したＬＵＴデータの電圧値（１７．３４Ｖ）駆動
時のＩｅを観測し、同様に予測を行えばよい。

【００５９】（測定データ２ｎｄ）測定データ：Ｖｆ＝１７．３４Ｖ印加時に、Ｉｅ＝０．
９３μＡ・・・（６）（予測２ｎｄ）得られたパラメータ（６）を（２）式に
代入して、 ΔＶｆ＝０．０９Ｖ（設定Ｉｅ＝１μＡにするために必
要な補正電圧量）従って、ＬＵＴデータは、Ｖｆ＋ΔＶｆ＝１７．４２Ｖ
・・・・（７）（検証２ｎｄ）Ｖｆ＝１７．４２Ｖで駆動すると（３）
式よりＩｅ＝０．９９μＡとなる。よって設定値の１μ
Ａに対する誤差は無視できる程度になる。この場合、２
回の予測を行うことでＩｅ〜１μＡとするためのＶｆ値
１７．４２Ｖが得られた。これをＬＵＴに格納して電子
放出素子の駆動を行う。実際のＬＵＴデータとしては、
Ｖｆ値から選択電位として与える電圧（８Ｖ）を差し引
いた電圧値をストアする。この処理を図２で説明したよ
うに全ての放出素子について行うことにより、電子放出
電流を所定の値（例えば設定値：１μＡ）とすることが
できる駆動電圧テーブルが完成する。

【００６０】このようにして作成したＬＵＴを用いて実
際にばらつき補正駆動を行った様子として、画像表示パ
ネル１０１の配列線１に注目し、列配線１に関する素子
駆動の時間変化を図３に示す。

【００６１】図３は、本発明の一実施形態としての列配
線１における電子放出素子を駆動した際のタイムチャー
トである。

【００６２】図中、（ａ）は水平同期信号、（ｂ）は選
択する表面伝導型放出素子の番号（この番号はＬＵＴの
アクセスアドレスにも対応する）、（ｃ）は選択した画
素に表示する映像輝度信号、（ｄ）はＬＵＴから得られ
るばらつき補正電圧、（ｅ）は実際に電圧ドライバ１０
８から出力される駆動電圧パルス波形、（ｆ）は各素子
から得られる電子放出電流である。図から明らかなよう
にＬＵＴは素子のばらつきを補正するような電圧振幅を
もつパルス電圧を発生し、この結果放出電流波形（ｆ）
は、どの素子からも１μＡと一定の振幅を持ち、映像輝
度信号に対応したパルス幅変調信号となる。

【００６３】本実施形態においてＬＵＴテーブルは、あ
る一定放出電流に対応して一つであったが、いくつかの
設定放出電流値に対してＬＵＴを用意し、輝度調整に用
いても良い。また画像信号の変調方式として振幅変調方
式を用いても良い。さらにまた、ＬＵＴ作成方法も上述
の手順例以外であってもよい。本発明はＩｅ検出時にア
ノード電圧Ｖａを小さくするものであって、検出したＩ
ｅに基づいて補正データを作成する方法に制限されるも
のではない。

【００６４】尚、本実施形態において、Ｉｅ検出時にア
ノード電圧Ｖａを小さくすることによって、回路部品耐
圧が改善され、精度の高い電流検出回路が容易に得られ
る。また一方で、Ｖａ２を適当な値（本実施形態ではＶ
ａｂ＝１ｋＶ）に選ぶことにより、蛍光体を発光を防止
した状態でＩｅの検出及びＬＵＴのデータ作成が行なえ
る。何故なら、アノード電圧Ｖａと蛍光体面での輝度β
の関係は、以下の関係式で記述される。 β∝（Ｖａ−Ｖｄ）×Ｉｅ・・・・・・・・・・・・・（８）但し、Ｖｄは発光開始アノード電圧、Ｉｅは放出電流Ｖａ２をＶｄ以下に設定した場合は、電子放出を行って
も蛍光面での発光が抑止されるからである。Ｖｄは、メ
タルバックしきい値とほぼ等しい値を取り、メタルバッ
クの膜厚、密度や蛍光体材料などに依存するが、通常、
２ｋＶから３ｋＶとなる。従って、Ｖａ２は２ｋＶ以
下、更に好ましくは１Ｋｖ以下が望まれる。この結果、
画像装置の電源投入や切断直後や画像信号のブランキン
グ期間中に駆動条件の修正動作を行なう場合にも、補正
データの取得時に表示面での発光を伴わないため、ユー
ザに対して不必要な画像を表示しなくてすむ。

【００６５】＜表示パネルの構成と製造法＞次に、本発
明を適用した画像形成装置の表示パネルの構成と製造法
について、具体的な例を示して説明する。

【００６６】図５は、本発明の実施形態に用いた表示パ
ネルの斜視図であり、内部構造を示すためにパネルの１
部を切り欠いて示している。

【００６７】図中、１００５はリアプレート、１００６
は側壁、１００７はフェースプレートであり、１００５
〜１００７により表示パネルの内部を真空に維持するた
めの気密容器を形成している。気密容器を組み立てるに
あたっては、各部材の接合部に十分な強度と気密性を保
持させるため封着する必要があるが、例えばフリットガ
ラスを接合部に塗布し、大気中あるいは窒素雰囲気中
で、摂氏４００〜５００度で１０分以上焼成することに
より封着を達成した。気密容器内部を真空に排気する方
法については後述する。

【００６８】リアプレート１００５には、基板１００１
が固定されているが、該基板上には表面伝導型放出素子
１００２がＮｘＭ個形成されている。（Ｎ，Ｍは２以上
の正の整数であり、目的とする表示画素数に応じて適宜
設定される。例えば、高品位テレビジョンの表示を目的
とした形成装置においては、Ｎ＝３０００，Ｍ＝１００
０以上の数を設定することが望ましい。本実施形態にお
いては、Ｎ＝３０７２，Ｍ＝１０２４とした。）前記Ｎ
ｘＭ個の表面伝導型放出素子は、Ｍ本の行方向配線１０
０３とＮ本の列方向配線１００４により単純マトリクス
配線されている。前記、１００１〜１００４によって構
成される部分をマルチ電子ビーム源と呼ぶ。尚、マルチ
電子ビーム源の製造方法や構造については、後で詳しく
述べる。

【００６９】本実施形態においては、気密容器のリアプ
レート１００５にマルチ電子ビーム源の基板１００１を
固定する構成としたが、マルチ電子ビーム源の基板１０
０１が十分な強度を有するものである場合には、気密容
器のリアプレートとしてマルチ電子ビーム源の基板１０
０１自体を用いてもよい。

【００７０】また、フェースプレート１００７の下面に
は、蛍光膜１００８が形成されている。本実施形態はカ
ラー画像形成装置であるため、蛍光膜１００８の部分に
はＣＲＴの分野で用いられる赤、緑、青、の３原色の蛍
光体が塗り分けられている。この状態を図６に示す。

【００７１】図６は、本発明の実施形態としてのフェー
スプレートの蛍光体配列を示す図である。

【００７２】図中、各色の蛍光体は、例えば図６の
（Ａ）に示すようにストライプ状に塗り分けられ、蛍光
体のストライプの間には黒色の導電体１０１０が設けて
ある。黒色の導電体１０１０を設ける目的は、電子ビー
ムの照射位置に多少のずれがあっても表示色にずれが生
じないようにすることや、外光の反射を防止して表示コ
ントラストの低下を防ぐこと、電子ビームによる蛍光膜
のチャージアップを防止すること等である。黒色の導電
体１０１０には、黒鉛を主成分として用いたが、上記の
目的に適するものであればこれ以外の材料を用いてもよ
い。また、３原色の蛍光体の塗り分け方は、前記の図６
（Ａ）に示したストライプ状の配列に限られるものでは
なく、図６（Ｂ）に示すようなデルタ状配列や、それ以
外の配列であってもよい。

【００７３】尚、モノクロームの表示パネルを作成する
場合には、単色の蛍光体材料を蛍光膜１００８に用いれ
ばよく、また黒色導電材料は必ずしも用いなくともよ
い。

【００７４】また、蛍光膜１００８のリアプレート側の
面には、ＣＲＴの分野では公知のメタルバック１００９
を設けてある。メタルバック１００９を設けた目的は、
蛍光膜１００８が発する光の一部を鏡面反射して光利用
率を向上させる事や、負イオンの衝突から蛍光膜１００
８を保護する事や、電子ビーム加速電圧を印加するため
の電極として作用させる事や、蛍光膜１００８を励起し
た電子の導電路として作用させる事等である。メタルバ
ック１００９は、蛍光膜１００８をフェースプレート基
板１００７上に形成した後、蛍光膜表面を平滑化処理
し、その上にＡｌを真空蒸着する方法により形成した。
尚、蛍光膜１００８に低電圧用の蛍光体材料を用いた場
合には、メタルバック１００９は用いない。

【００７５】また、本実施形態では用いなかったが、加
速電圧の印加用や蛍光膜の導電性向上を目的として、フ
ェースプレート基板１００７と蛍光膜１００８との間
に、例えばＩＴＯを材料とする透明電極を設けてもよ
い。

【００７６】また、Ｄx1〜Ｄxm及びＤy1〜Ｄyn及びＨｖ
は、当該表示パネルと不図示の電気回路とを電気的に接
続するために設けた気密構造の電気接続用端子である。
Ｄx1〜Ｄxmは、マルチ電子ビーム源の行方向配線１００
３と、Ｄy1〜Ｄynはマルチ電子ビーム源の列方向配線１
００４と、Ｈｖはフェースプレートのメタルバック１０
０９と電気的に接続している。

【００７７】また、気密容器内部を真空に排気するに
は、気密容器を組み立てた後、不図示の排気管と真空ポ
ンプとを接続し、気密容器内を１０のマイナス７乗［Ｔ
ｏｒｒ］程度の真空度まで排気する。その後、排気管を
封止するが、気密容器内の真空度を維持するために、封
止の直前あるいは封止後に気密容器内の所定の位置にゲ
ッター膜（不図示）を形成する。ゲッター膜とは、例え
ばＢａを主成分とするゲッター材料をヒーターもしくは
高周波加熱により加熱し蒸着して形成した膜であり、該
ゲッター膜の吸着作用により気密容器内は１ｘ１０マイ
ナス５乗ないしは１ｘ１０マイナス７乗［Ｔｏｒｒ］の
真空度に維持される。以上、本発明実施形態の表示パネ
ルの基本構成と製法を説明した。

【００７８】次に、本実施形態の表示パネルに用いたマ
ルチ電子ビーム源の製造方法について説明する。本発明
の画像形成装置に用いるマルチ電子ビーム源は、表面伝
導型放出素子を単純マトリクス配線した電子放出源であ
れば、表面伝導型放出素子の材料や形状あるいは製法に
制限はない。しかしながら、本願の発明者らは、表面伝
導型放出素子の中では、電子放出部もしくはその周辺部
を微粒子膜から形成したものが電子放出特性に優れ、し
かも製造が容易に行えることを見いだしている。従っ
て、高輝度で大画面の画像形成装置のマルチ電子ビーム
源に用いるには、最も好適であると言える。そこで、上
記実施形態の表示パネルにおいては、電子放出部もしく
はその周辺部を微粒子膜から形成した表面伝導型放出素
子を用いた。そこで、まず好適な表面伝導型放出素子に
ついて基本的な構成と製法及び特性を説明し、その後で
多数の素子を単純マトリクス配線したマルチ電子ビーム
源の構造について述べる。

【００７９】＜表面伝導型放出素子の好適な素子構成と
製造法＞電子放出部もしくはその周辺部を微粒子膜から
形成する表面伝導型放出素子の代表的な構成には、平面
型と垂直型の２種類が挙げられる。

【００８０】（平面型の表面伝導型放出素子）まず最初
に、平面型の表面伝導型放出素子の素子構成と製法につ
いて説明する。

【００８１】図７は、本発明の実施形態としての表面伝
導型放出素子の平面図及び断面図である。

【００８２】図中、１１０１は基板、１１０２と１１０
３は素子電極、１１０４は導電性薄膜、１１０５は通電
フォーミング処理により形成した電子放出部、１１１３
は通電活性化処理により形成した薄膜である。

【００８３】基板１１０１としては、例えば、石英ガラ
スや青板ガラスをはじめとする各種ガラス基板や、アル
ミナをはじめとする各種セラミクス基板、あるいは上述
の各種基板上に例えばＳｉＯ2 を材料とする絶縁層を積
層した基板、等を用いることができる。

【００８４】また、基板１１０１上に基板面と平行に対
向して設けられた素子電極１１０２と１１０３は、導電
性を有する材料によって形成されている。例えば、Ｎ
ｉ，Ｃｒ，Ａｕ，Ｍｏ，Ｗ，Ｐｔ，Ｔｉ，Ｃｕ，Ｐｄ，
Ａｇ等をはじめとする金属、あるいはこれらの金属の合
金、あるいはＩｎ2 Ｏ3 −ＳｎＯ2 をはじめとする金属
酸化物、ポリシリコン等の半導体、等の中から適宜材料
を選択して用いればよい。電極を形成するには、例えば
真空蒸着等の製膜技術とフォトリソグラフィー、エッチ
ング等のパターニング技術を組み合わせて用いれば容易
に形成できるが、それ以外の方法（例えば印刷技術）を
用いて形成してもさしつかえない。

【００８５】素子電極１１０２と１１０３の形状は、当
該電子放出素子の応用目的に合わせて適宜設計される。
一般的には、電極間隔Ｌは通常は数百オングストローム
から数百マイクロメーターの範囲から適当な数値を選ん
で設計されるが、なかでも画像形成装置に応用するため
に好ましいのは数マイクロメーターより数十マイクロメ
ーターの範囲である。また、素子電極の厚さｄについて
は、通常は数百オングストロームから数マイクロメータ
ーの範囲から適当な数値が選ばれる。

【００８６】また、導電性薄膜１１０４の部分には、微
粒子膜を用いる。ここで述べた微粒子膜とは、構成要素
として多数の微粒子を含んだ膜（島状の集合体も含む）
のことをさす。微粒子膜を微視的に調べれば、通常は、
個々の微粒子が離間して配置された構造か、あるいは微
粒子が互いに隣接した構造か、あるいは微粒子が互いに
重なり合った構造が観測される。

【００８７】微粒子膜に用いた微粒子の粒径は、数オン
グストロームから数千オングストロームの範囲に含まれ
るものであるが、なかでも好ましいのは１０オングスト
ロームから２００オングストロームの範囲のものであ
る。また、微粒子膜の膜厚は、以下に述べるような諸条
件を考慮して適宜設定される。即ち、素子電極１１０２
あるいは１１０３と電気的に良好に接続するのに必要な
条件、後述する通電フォーミングを良好に行うのに必要
な条件、微粒子膜自身の電気抵抗を後述する適宜の値に
するために必要な条件、等である。

【００８８】具体的には、数オングストロームから数千
オングストロームの範囲のなかで設定するが、なかでも
好ましいのは１０オングストロームから５００オングス
トロームの間である。

【００８９】また、微粒子膜を形成するのに用いられう
る材料としては、例えば、Ｐｄ，Ｐｔ，Ｒｕ，Ａｇ，Ａ
ｕ，Ｔｉ，Ｉｎ，Ｃｕ，Ｃｒ，Ｆｅ，Ｚｎ，Ｓｎ，Ｔ
ａ，Ｗ，Ｐｂ，等をはじめとする金属や、ＰｄＯ，Ｓｎ
Ｏ2 ，Ｉｎ2 Ｏ3 ，ＰｂＯ，Ｓｂ2 Ｏ3 ，等をはじめと
する酸化物や、ＨｆＢ2 ，ＺｒＢ2 ，ＬａＢ6 ，ＣｅＢ
6 ，ＹＢ4 ，ＧｄＢ4 ，等をはじめとする硼化物や、Ｔ
ｉＣ，ＺｒＣ，ＨｆＣ，ＴａＣ，ＳｉＣ，ＷＣ，等をは
じめとする炭化物や、ＴｉＮ，ＺｒＮ，ＨｆＮ，等をは
じめとする窒化物や、Ｓｉ，Ｇｅ，等をはじめとする半
導体や、カーボン、等があげられ、これらの中から適宜
選択される。

【００９０】以上述べたように、導電性薄膜１１０４を
微粒子膜で形成したが、そのシート抵抗値については、
１０の３乗から１０の７乗［オーム／ｓｑ］の範囲に含
まれるよう設定した。

【００９１】尚、導電性薄膜１１０４と素子電極１１０
２及び１１０３とは、電気的に良好に接続されるのが望
ましいため、互いの一部が重なりあうような構造をとっ
ている。その重なり方は、図７の例においては、下か
ら、基板、素子電極、導電性薄膜の順序で積層したが、
場合によっては下から基板、導電性薄膜、素子電極、の
順序で積層してもさしつかえない。

【００９２】また、電子放出部１１０５は、導電性薄膜
１１０４の一部に形成された亀裂状の部分であり、電気
的には周囲の導電性薄膜よりも高抵抗な性質を有してい
る。亀裂は、導電性薄膜１１０４に対して、後述する通
電フォーミングの処理を行うことにより形成する。亀裂
内には、数オングストロームから数百オングストローム
の粒径の微粒子を配置する場合がある。尚、実際の電子
放出部の位置や形状を精密かつ正確に図示するのは困難
なため、図７においては模式的に示した。

【００９３】また、薄膜１１１３は、炭素もしくは炭素
化合物よりなる薄膜で、電子放出部１１０５及びその近
傍を被覆している。薄膜１１１３は、通電フォーミング
処理後に、後述する通電活性化の処理を行うことにより
形成する。

【００９４】薄膜１１１３は、単結晶グラファイト、多
結晶グラファイト、非晶質カーボン、のいずれかか、も
しくはその混合物であり、膜厚は５００［オングストロ
ーム］以下とするが、３００［オングストローム］以下
とするのが更に好ましい。

【００９５】尚、実際の薄膜１１１３の位置や形状を精
密に図示するのは困難なため、図７においては模式的に
示した。また、平面図（ａ）においては、薄膜１１１３
の一部を除去した素子を図示した。

【００９６】以上、好ましい素子の基本構成を述べた
が、実施形態においては以下のような素子を用いた。

【００９７】即ち、基板１１０１には青板ガラスを用
い、素子電極１１０２と１１０３にはＮｉ薄膜を用い
た。素子電極の厚さｄは１０００［オングストロー
ム］、電極間隔Ｌは２［マイクロメーター］とした。

【００９８】微粒子膜の主要材料としてＰｄもしくはＰ
ｄＯを用い、微粒子膜の厚さは約１００［オングストロ
ーム］、幅Ｗは１００［マイクロメータ］とした。

【００９９】次に、好適な平面型の表面伝導型放出素子
の製造方法について説明する。

【０１００】図８は、本発明の実施形態としての平面型
の表面伝導型放出素子の製造工程を説明するための断面
図である。

【０１０１】図中、（ａ）〜（ｄ）は、表面伝導型放出
素子の各製造工程を表わし、各部材の参照番号は図７と
同一である。

【０１０２】１）まず、図８（ａ）に示すように、基板
１１０１上に素子電極１１０２及び１１０３を形成す
る。

【０１０３】形成するにあたっては、あらかじめ基板１
１０１を洗剤、純水、有機溶剤を用いて十分に洗浄後、
素子電極の材料を堆積させる。（堆積する方法として
は、例えば、蒸着法やスパッタ法等の真空成膜技術を用
ればよい。）その後、堆積した電極材料を、フォトリソ
グラフィー・エッチング技術を用いてパターニングし、
（ａ）に示した一対の素子電極（１１０２と１１０３）
を形成する。

【０１０４】２）次に、同図（ｂ）に示すように、導電
性薄膜１１０４を形成する。

【０１０５】形成するにあたっては、まず前記（ａ）の
基板に有機金属溶液を塗布して乾燥し、加熱焼成処理し
て微粒子膜を成膜した後、フォトリソグラフィー・エッ
チングにより所定の形状にパターニングする。ここで、
有機金属溶液とは、導電性薄膜に用いる微粒子の材料を
主要元素とする有機金属化合物の溶液である。（具体的
には、本実施形態では主要元素としてＰｄを用いた。ま
た、実施形態では塗布方法として、ディッピング法を用
いたが、それ以外の例えばスピンナー法やスプレー法を
用いてもよい。）また、微粒子膜で作られる導電性薄膜の成膜方法として
は、本実施形態で用いた有機金属溶液の塗布による方法
以外の、例えば真空蒸着法やスパッタ法、あるいは化学
的気相堆積法等を用いる場合もある。

【０１０６】３）次に、同図（ｃ）に示すように、フォ
ーミング用電源１１１０から素子電極１１０２と１１０
３の間に適宜の電圧を印加し、通電フォーミング処理を
行って、電子放出部１１０５を形成する。

【０１０７】通電フォーミング処理とは、微粒子膜で作
られた導電性薄膜１１０４に通電を行って、その一部を
適宜に破壊、変形、もしくは変質せしめ、電子放出を行
うのに好適な構造に変化させる処理のことである。微粒
子膜で作られた導電性薄膜のうち電子放出を行うのに好
適な構造に変化した部分（即ち電子放出部１１０５）に
おいては、薄膜に適当な亀裂が形成されている。尚、電
子放出部１１０５が形成される前と比較すると、形成さ
れた後は素子電極１１０２と１１０３の間で計測される
電気抵抗は大幅に増加する。

【０１０８】通電方法をより詳しく説明するために、フ
ォーミング用電源１１１０から印加する適宜の電圧波形
の一例を示す。

【０１０９】図９は、本発明の実施形態としての通電フ
ォーミング処理における印加電圧波形の一例を示す図で
ある。

【０１１０】同図において、微粒子膜で作られた導電性
薄膜をフォーミングする場合には、パルス状の電圧が好
ましく、本実施形態の場合には同図に示したようにパル
ス幅Ｔ１の三角波パルスをパルス間隔Ｔ２で連続的に印
加した。その際には、三角波パルスの波高値Ｖｐｆを、
順次昇圧した。また、電子放出部１１０５の形成状況を
モニターするためのモニターパルスＰｍを適宜の間隔で
三角波パルスの間に挿入し、その際に流れる電流を電流
計１１１１で計測した。

【０１１１】本実施形態においては、例えば１０のマイ
ナス５乗［ｔｏｒｒ］程度の真空雰囲気下において、例
えばパルス幅Ｔ１を１［ミリ秒］、パルス間隔Ｔ２を１
０［ミリ秒］とし、波高値Ｖｐｆを１パルスごとに０．
１［Ｖ］ずつ昇圧した。そして、三角波を５パルス印加
するたびに１回の割りで、モニターパルスＰｍを挿入し
た。フォーミング処理に悪影響を及ぼすことがないよう
に、モニターパルスの電圧Ｖｐｍは０．１［Ｖ］に設定
した。そして、素子電極１１０２と１１０３の間の電気
抵抗が１ｘ１０の６乗［オーム］になった段階、即ちモ
ニターパルス印加時に電流計１１１１で計測される電流
が１ｘ１０のマイナス７乗［Ａ］以下になった段階で、
フォーミング処理にかかわる通電を終了した。

【０１１２】尚、上記の方法は、本実施形態の表面伝導
型放出素子に関する好ましい方法であり、例えば微粒子
膜の材料や膜厚、あるいは素子電極間隔Ｌ等表面伝導型
放出素子の設計を変更した場合には、それに応じて通電
の条件を適宜変更するのが望ましい。

【０１１３】４）次に、図８の（ｄ）に示すように、活
性化用電源１１１２から素子電極１１０２と１１０３の
間に適宜の電圧を印加し、通電活性化処理を行って、電
子放出特性の改善を行う。

【０１１４】通電活性化処理とは、前記通電フォーミン
グ処理により形成された電子放出部１１０５に適宜の条
件で通電を行って、その近傍に炭素もしくは炭素化合物
を堆積せしめる処理のことである。（図においては、炭
素もしくは炭素化合物よりなる堆積物を部材１１１３と
して模式的に示した。）尚、通電活性化処理を行うこと
により、行う前と比較して、同じ印加電圧における放出
電流を典型的には１００倍以上に増加させることができ
る。

【０１１５】具体的には、１０のマイナス４乗ないし１
０のマイナス５乗［ｔｏｒｒ］の範囲内の真空雰囲気中
で、電圧パルスを定期的に印加することにより、真空雰
囲気中に存在する有機化合物を起源とする炭素もしくは
炭素化合物を堆積させる。堆積物１１１３は、単結晶グ
ラファイト、多結晶グラファイト、非晶質カーボン、の
いずれかか、もしくはその混合物であり、膜厚は５００
［オングストローム］以下、より好ましくは３００［オ
ングストローム］以下である。

【０１１６】次に、図１０を参照して通電方法をより詳
しく説明する。

【０１１７】図１０は、本発明の実施形態としての通電
活性化処理における印加電圧及び放出電流を説明する図
である。

【０１１８】図中、（ａ）は、活性化用電源１１１２か
ら印加する適宜の電圧波形の一例であり、（ｂ）は電圧
の印加に伴って放出される放出電流Ｉｅを示す。本実施
形態においては、一定電圧の矩形波を定期的に印加して
通電活性化処理を行ったが、具体的には，矩形波の電圧
Ｖａｃは１４［Ｖ］，パルス幅Ｔ３は１［ミリ秒］，パ
ルス間隔Ｔ４は１０［ミリ秒］とした。尚、上述の通電
条件は、本実施形態の表面伝導型放出素子に関する好ま
しい条件であり、表面伝導型放出素子の設計を変更した
場合には、それに応じて条件を適宜変更するのが望まし
い。

【０１１９】図８（ｄ）に示す１１１４は、該表面伝導
型放出素子から放出される放出電流Ｉｅを捕捉するため
のアノード電極であり、直流高電圧電源１１１５及び電
流計１１１６が接続されている。（尚、基板１１０１
を、表示パネルの中に組み込んでから活性化処理を行う
場合には、表示パネルの蛍光面をアノード電極１１１４
として用いる。）活性化用電源１１１２から電圧を印加
する間、電流計１１１６で放出電流Ｉｅを計測して通電
活性化処理の進行状況をモニターし、活性化用電源１１
１２の動作を制御する。電流計１１１６で計測された放
出電流Ｉｅの一例を図１０（ｂ）に示すが、活性化電源
１１１２からパルス電圧の印加を開始すると、時間の経
過とともに放出電流Ｉｅは増加するが、やがて飽和して
ほとんど増加しなくなる。このように、放出電流Ｉｅが
ほぼ飽和した時点で活性化用電源１１１２からの電圧印
加を停止し、通電活性化処理を終了する。

【０１２０】尚、上述の通電条件は、本実施形態の表面
伝導型放出素子に関する好ましい条件であり、表面伝導
型放出素子の設計を変更した場合には、それに応じて条
件を適宜変更するのが望ましい。以上のようにして、図
８（ｅ）に示す平面型の表面伝導型放出素子を製造し
た。

【０１２１】（垂直型の表面伝導型放出素子）次に、電
子放出部もしくはその周辺を微粒子膜から形成した表面
伝導型放出素子のもうひとつの代表的な構成、即ち垂直
型の表面伝導型放出素子の構成について説明する。

【０１２２】図１１は、本発明の実施形態としての垂直
型の表面伝導型放出素子の断面図である。

【０１２３】図中、１２０１は基板、１２０２と１２０
３は素子電極、１２０６は段差形成部材、１２０４は微
粒子膜を用いた導電性薄膜、１２０５は通電フォーミン
グ処理により形成した電子放出部、１２１３は通電活性
化処理により形成した薄膜である。

【０１２４】垂直型が先に説明した平面型と異なる点
は、素子電極のうちの片方（１２０２）が段差形成部材
１２０６上に設けられており、導電性薄膜１２０４が段
差形成部材１２０６の側面を被覆している点にある。従
って、図７の平面型における素子電極間隔Ｌは、垂直型
においては段差形成部材１２０６の段差高Ｌｓとして設
定される。尚、基板１２０１、素子電極１２０２及び１
２０３、微粒子膜を用いた導電性薄膜１２０４、につい
ては、前記平面型の説明中に列挙した材料を同ように用
いることが可能である。また、段差形成部材１２０６に
は、例えばＳｉＯ2 のような電気的に絶縁性の材料を用
いる。

【０１２５】次に、垂直型の表面伝導型放出素子の製法
について説明する。

【０１２６】図１２は、本発明の実施形態としての垂直
型の表面伝導型放出素子の製造工程を説明するための断
面図である。

【０１２７】図中、（ａ）〜（ｆ）は、表面伝導型放出
素子の各製造工程を表わし、各部材の参照番号は図１１
と同一である。

【０１２８】１）まず、図１２（ａ）に示すように、基
板１２０１上に素子電極１２０３を形成する。

【０１２９】２）次に、同図（ｂ）に示すように、段差
形成部材を形成するための絶縁層を積層する。絶縁層
は、例えばＳｉＯ2 をスパッタ法で積層すればよいが、
例えば真空蒸着法や印刷法等の他の成膜方法を用いても
よい。

【０１３０】３）次に、同図（ｃ）に示すように、絶縁
層の上に素子電極１２０２を形成する。

【０１３１】４）次に、同図（ｄ）に示すように、絶縁
層の一部を、例えばエッチング法を用いて除去し、素子
電極１２０３を露出させる。

【０１３２】５）次に、同図（ｅ）に示すように、微粒
子膜を用いた導電性薄膜１２０４を形成する。形成する
には、前記平面型の場合と同じく、例えば塗布法等の成
膜技術を用いればよい。

【０１３３】６）次に、前記平面型の場合と同じく、通
電フォーミング処理を行い、電子放出部を形成する。
（図８（ｃ）を用いて説明した平面型の通電フォーミン
グ処理と同ようの処理を行えばよい。）７）次に、前記平面型の場合と同じく、通電活性化処理
を行い、電子放出部近傍に炭素もしくは炭素化合物を堆
積させる。（図８（ｄ）を用いて説明した平面型の通電
活性化処理と同ようの処理を行えばよい。）以上のようにして、図１２（ｆ）に示す垂直型の表面伝
導型放出素子を製造した。

【０１３４】次に画像形成装置に用いた素子の特性につ
いて述べる。

【０１３５】＜画像形成装置に用いた表面伝導型放出素
子の特性＞図１３は、本発明の実施形態としての表面伝
導型放出素子の特性を示す図である。

【０１３６】同図は、（放出電流Ｉｅ）対（素子印加電
圧Ｖｆ）特性、及び（素子電流Ｉｆ）対（素子印加電圧
Ｖｆ）特性の典型的な例を示している。尚、放出電流Ｉ
ｅは、素子電流Ｉｆに比べて著しく小さく、同一尺度で
図示するのが困難であるうえ、これらの特性は素子の大
きさや形状等の設計パラメータを変更することにより変
化するものであるため、２本のグラフは各々任意単位で
図示した。

【０１３７】画像形成装置に用いた素子は、放出電流Ｉ
ｅに関して以下に述べる３つの特性を有している。

【０１３８】（１）ある電圧（これをしきい値電圧Ｖｔ
ｈと呼ぶ）以上の大きさの電圧を素子に印加すると急激
に放出電流Ｉｅが増加するが、一方、しきい値電圧Ｖｔ
ｈ未満の電圧では放出電流Ｉｅはほとんど検出されな
い。即ち、放出電流Ｉｅに関して、明確なしきい値電圧
Ｖｔｈを持った非線形素子である。

【０１３９】（２）放出電流Ｉｅは、素子に印加する電
圧Ｖｆに依存して変化するため、電圧Ｖｆで放出電流Ｉ
ｅの大きさを制御できる。

【０１４０】（３）素子に印加する電圧Ｖｆに対して素
子から放出される電流Ｉｅの応答速度が速いため、電圧
Ｖｆを印加する時間の長さによって素子から放出される
電子の電荷量を制御できる。

【０１４１】以上のような特性を有するため、表面伝導
型放出素子を形成装置に好適に用いることができた。例
えば多数の素子を表示画面の画素に対応して設けた形成
装置において、特性（１）を利用すれば、表示画面を順
次走査して表示を行うことが可能である。即ち、駆動中
の素子には所望の発光輝度に応じてしきい値電圧Ｖｔｈ
以上の電圧を適宜印加し、非選択状態の素子にはしきい
値電圧Ｖｔｈ未満の電圧を印加する。駆動する素子を順
次切り替えてゆくことにより、表示画面を順次走査して
表示を行うことが可能である。また、特性（２）または
特性（３）を利用することにより、発光輝度を制御する
ことができるため、諧調表示を行うことが可能である。

【０１４２】＜多数素子を単純マトリクス配線したマル
チ電子ビーム源の構造＞次に、上述の表面伝導型放出素
子を基板上に配列して単純マトリクス配線したマルチ電
子ビーム源の構造について述べる。

【０１４３】図１４は、本発明の実施形態としてのマル
チ電子ビーム源の基板の平面図である。

【０１４４】同図は、図５の表示パネルに用いたマルチ
電子ビーム源の平面図である。図中、基板上には、図７
で示したものと同様な表面伝導型放出素子が配列されて
おり、これらの素子は行方向配線電極１００３と列方向
配線電極１００４によって単純マトリクス状に配線され
ている。行方向配線電極１００３と列方向配線電極１０
０４の交差する部分には、電極間に絶縁層（不図示）が
形成されており、電気的な絶縁が保たれている。

【０１４５】図１５は、本発明の実施形態としてのマル
チ電子ビーム源の基板の断面図であり、図１４のＡ−
Ａ’断面を示している。

【０１４６】尚、このような構造のマルチ電子放出源
は、あらかじめ基板上に行方向配線電極１００３、列方
向配線電極１００４、電極間絶縁層（不図示）、及び表
面伝導型放出素子の素子電極と導電性薄膜を形成した
後、行方向配線電極１００３及び列方向配線電極１００
４を介して各素子に給電して通電フォーミング処理と通
電活性化処理を行うことにより製造した。

【０１４７】図１６は、本発明の実施形態としての画像
形成装置を用いた多機能画像形成装置のブロック構成図
である。

【０１４８】図中、２１００はディスプレイパネル、２
１０１はディスプレイパネルの駆動回路、２１０２はデ
ィスプレイコントローラ、２１０３はマルチプレクサ、
２１０４はデコーダ、２１０５は入出力インターフェー
ス回路、２１０６はＣＰＵ、２１０７は画像生成回路、
２１０８及び２１０９及び２１１０は画像メモリインタ
ーフェース回路、２１１１は画像入力インターフェース
回路、２１１２及び２１１３はＴＶ信号受信回路、２１
１４は入力部である。尚、本画像形成装置は、例えばテ
レビジョン信号のように映像情報と音声情報の両方を含
む信号を受信する場合には、当然映像の表示と同時に音
声を再生するものであるが、本発明の特徴と直接関係し
ない音声情報の受信，分離，再生，処理，記憶等に関す
る回路やスピーカ等については説明を省略する。

【０１４９】以下、画像信号の流れに沿って各部の機能
を説明する。

【０１５０】まず、ＴＶ信号受信回路２１１３は、例え
ば電波や空間光通信等のような無線伝送系を用いて伝送
されるＴＶ画像信号を受信するための回路である。受信
するＴＶ信号の方式は特に限られるものではなく、例え
ば、ＮＴＳＣ方式、ＰＡＬ方式、ＳＥＣＡＭ方式等の諸
方式でもよい。また、これらより更に多数の走査線より
なるＴＶ信号（例えばＭＵＳＥ方式をはじめとするいわ
ゆる高品位ＴＶ）は、大面積化や大画素数化に適した前
記ディスプレイパネルの利点を生かすのに好適な信号源
である。ＴＶ信号受信回路２１１３で受信されたＴＶ信
号は、デコーダ２１０４に出力される。

【０１５１】また、ＴＶ信号受信回路２１１２は、例え
ば同軸ケーブルや光ファイバー等のような有線伝送系を
用いて伝送されるＴＶ画像信号を受信するための回路で
ある。前記ＴＶ信号受信回路２１１３と同ように、受信
するＴＶ信号の方式は特に限られるものではなく、また
本回路で受信されたＴＶ信号もデコーダ２１０４に出力
される。

【０１５２】また、画像入力インターフェース回路２１
１１は、例えばＴＶカメラや画像読み取りスキャナ等の
画像入力装置から供給される画像信号を取り込むための
回路で、取り込まれた画像信号はデコーダ２１０４に出
力される。

【０１５３】また、画像メモリインターフェース回路２
１１０は、ビデオテープレコーダ（以下ＶＴＲと略す）
に記憶されている画像信号を取り込むための回路で、取
り込まれた画像信号はデコーダ２１０４に出力される。

【０１５４】また、画像メモリインターフェース回路２
１０９は、ビデオディスクに記憶されている画像信号を
取り込むための回路で、取り込まれた画像信号はデコー
ダ２１０４に出力される。

【０１５５】また、画像メモリインターフェース回路２
１０８は、いわゆる静止画ディスクのように、静止画像
データを記憶している装置から画像信号を取り込むため
の回路で、取り込まれた静止画像データはデコーダ２１
０４に出力される。

【０１５６】また、入出力インターフェース回路２１０
５は、本画像形成装置と外部のコンピュータもしくはコ
ンピュータネットワークもしくはプリンタ等の出力装置
とを接続するための回路である。画像データや文字デー
タ・図形情報の入出力を行うのはもちろんのこと、場合
によっては本画像形成装置の備えるＣＰＵ２１０６と外
部との間で制御信号や数値データの入出力等を行うこと
も可能である。

【０１５７】また、画像生成回路２１０７は、前記入出
力インターフェース回路２１０５を介して外部から入力
される画像データや文字・図形情報や、あるいはＣＰＵ
２１０６より出力される画像データや文字・図形情報に
基づき表示用画像データを生成するための回路である。
本回路の内部には、例えば画像データや文字・図形情報
を蓄積するための書き換え可能メモリや、文字コードに
対応する画像パターンが記憶されている読みだし専用メ
モリや、画像処理を行うためのプロセッサ等をはじめと
して画像の生成に必要な回路が組み込まれている。本回
路により生成された表示用画像データは、デコーダ２１
０４に出力されるが、場合によっては前記入出力インタ
ーフェース回路２１０５を介して外部のコンピュータネ
ットワークやプリンタ入出力することも可能である。

【０１５８】また、ＣＰＵ２１０６は、主として本画像
形成装置の動作制御や、表示画像の生成や選択や編集に
関わる作業を行う。例えば、マルチプレクサ２１０３に
制御信号を出力し、ディスプレイパネルに表示する画像
信号を適宜選択したり組み合わせたりする。また、その
際には表示する画像信号に応じてディスプレイパネルコ
ントローラ２１０２に対して制御信号を発生し、画面表
示周波数や走査方法（例えばインターレース方式または
ノンインターレース方式）や一画面の走査線の本数等の
画像形成装置の動作を適宜制御する。

【０１５９】また、前記画像生成回路２１０７に対して
画像データや文字・図形情報を直接出力したり、あるい
は前記入出力インターフェース回路２１０５を介して外
部のコンピュータやメモリをアクセスして画像データや
文字・図形情報を入力する。尚、ＣＰＵ２１０６は、こ
れ以外の目的の作業にも関わるものであっても良いこと
は言うまでもない（例えば、パーソナルコンピュータや
ワードプロセッサ等のように、情報を生成したり処理す
る機能に直接関わっても良い）。あるいは、前述したよ
うに入出力インターフェース回路２１０５を介して外部
のコンピュータネットワークと接続し、例えば数値計算
等の作業を外部機器と協同して行っても良い。

【０１６０】また、入力部２１１４は、前記ＣＰＵ２１
０６に使用者が命令やプログラム、あるいはデータ等を
入力するためのものであり、例えばキーボードやマウス
のほか、ジョイスティック，バーコードリーダ，音声認
識装置等多ような入力機器を用いることが可能である。

【０１６１】また、デコーダ２１０４は、画像生成回路
２１０７ないしＴＶ信号受信回路２１１３より入力され
る種々の画像信号を３原色信号、または輝度信号とＩ信
号，Ｑ信号に逆変換するための回路である。尚、同図中
に点線で示すように、デコーダ２１０４は内部に画像メ
モリを備えるのが望ましい。これは、例えばＭＵＳＥ方
式をはじめとして、逆変換するに際して画像メモリを必
要とするようなテレビ信号を扱うためである。また、画
像メモリを備えることにより、静止画の表示が容易にな
る、あるいは前記画像生成回路２１０７及びＣＰＵ２１
０６と協同して画像の間引き，補間，拡大，縮小，合成
をはじめとする画像処理や編集が容易に行えるようにな
るという利点が生まれるからである。

【０１６２】また、マルチプレクサ２１０３は、ＣＰＵ
２１０６より入力される制御信号に基づき表示画像を適
宜選択するものである。即ち、マルチプレクサ２１０３
はデコーダ２１０４から入力される逆変換された画像信
号のうちから所望の画像信号を選択して駆動回路２１０
１に出力する。その場合には、一画面表示時間内で画像
信号を切り替えて選択することにより、いわゆる多画面
テレビのように、一画面を複数の領域に分けて領域によ
って異なる画像を表示することも可能である。

【０１６３】また、ディスプレイパネルコントローラ２
１０２は、ＣＰＵ２１０６より入力される制御信号に基
づき駆動回路２１０１の動作を制御するための回路であ
る。

【０１６４】まず、ディスプレイパネルの基本的な動作
にかかわるものとして、例えばディスプレイパネルの駆
動用電源（図示せず）の動作シーケンスを制御するため
の信号を駆動回路２１０１に対して出力する。また、デ
ィスプレイパネルの駆動方法に関わるものとして、例え
ば画面表示周波数や走査方法（例えばインターレース方
式またはノンインターレース方式）を制御するための信
号を駆動回路２１０１に出力する。また、場合によって
は表示画像の輝度やコントラストや色調やシャープネス
といった画質の調整に関わる制御信号を駆動回路２１０
１に対して出力する場合もある。

【０１６５】また、駆動回路２１０１は、ディスプレイ
パネル２１００に印加する駆動信号を発生するための回
路であり、前記マルチプレクサ２１０３から入力される
画像信号と、前記ディスプレイパネルコントローラ２１
０２より入力される制御信号に基づいて動作するもので
ある。

【０１６６】以上、各部の機能を説明したが、図１６に
例示した構成により、本画像形成装置においては多様な
画像情報源より入力される画像情報をディスプレイパネ
ル２１００に表示することが可能である。即ち、テレビ
ジョン放送をはじめとする各種の画像信号はデコーダ２
１０４において逆変換された後、マルチプレクサ２１０
３において適宜選択され、駆動回路２１０１に入力され
る。一方、ディスプレイコントローラ２１０２は、表示
する画像信号に応じて駆動回路２１０１の動作を制御す
るための制御信号を発生する。駆動回路２１０１は、上
記画像信号と制御信号に基づいてディスプレイパネル２
１００に駆動信号を印加する。これにより、ディスプレ
イパネル２１００において画像が表示される。これらの
一連の動作は、ＣＰＵ２１０６により統括的に制御され
る。

【０１６７】また、本形成装置においては、デコーダ２
１０４に内蔵する画像メモリや、画像生成回路２１０７
及びＣＰＵ２１０６が関与することにより、単に複数の
画像情報の中から選択したものを表示するだけでなく、
表示する画像情報に対して、例えば拡大，縮小，回転，
移動，エッジ強調，間引き，補間，色変換，画像の縦横
比変換等をはじめとする画像処理や、合成，消去，接
続，入れ換え，はめ込み等をはじめとする画像編集を行
うことも可能である。また、本実施形態の説明では特に
触れなかったが、上記画像処理や画像編集と同ように、
音声情報に関しても処理や編集を行うための専用回路を
設けても良い。

【０１６８】従って、本画像形成装置は、テレビジョン
放送の表示機器，テレビ会議の端末機器，静止画像及び
動画像を扱う画像編集機器，コンピュータの端末機器，
ワードプロセッサをはじめとすること務用端末機器，ゲ
ーム機等の機能を一台で兼ね備えることが可能で、産業
用あるいは民生用として極めて応用範囲が広い。尚、上
記の図１６の構成は、表面伝導型放出素子を電子ビーム
源とするディスプレイパネルを用いた画像形成装置の構
成の一例であり、これのみに限定されるものではないこ
とは言うまでもない。例えば、図１６の構成要素のうち
使用目的により、必要のない機能に関わる回路は省いて
も差し支えない。またこれとは逆に、使用目的によって
は更に構成要素を追加しても良い。例えば、本形成装置
をテレビ電話機として応用する場合には、テレビカメ
ラ，音声マイク，照明機，モデムを含む送受信回路等を
構成要素に追加するのが好適である。

【０１６９】本形成装置においては、とりわけ表面伝導
型放出素子を電子ビーム源とするディスプレイパネルが
容易に薄形化できるため、画像形成装置全体の奥行きを
小さくすることが可能である。それに加えて、表面伝導
型放出素子を電子ビーム源とするディスプレイパネルは
大画面化が容易で輝度が高く視野角特性にも優れるた
め、本画像形成装置は臨場感にあふれ、迫力に富んだ画
像を視認性良く表示することが可能である。

【０１７０】

【発明の効果】以上説明したように、本発明によれば、
複数の表面伝導型放出素子から放出した電子を蛍光体に
照射して画像を形成する画像形成装置において、個々の
放出素子が有する電子放出特性のばらつきを補正する画
像形成装置及びその電子放出特性の補正方法の提供が実
現する。

【０１７１】即ち、製造時、経時変化により電子放出特
性のばらつきを検知した場合には、駆動条件の補正値を
修正することにより、どの表面伝導型放出素子からも長
期間に渡り適正な電子ビームを出力させることができ
た。これにより、画像形成装置の性能を長期間に渡り安
定させることができた。また、、補正駆動用データの取
得時に、画像表示面の蛍光体の発光を伴わないため、画
像装置の電源投入や切断直後の画像信号のブランキング
期間中に駆動条件の修正動作を行うことが可能となっ
た。

【０１７２】

【図面の簡単な説明】

【図１】本発明の一実施形態としての画像形成装置のブ
ロック構成図である。

【図２】本発明の一実施形態としてのＬＵＴのデータ作
成処理のフローチャートである。

【図３】本発明の一実施形態としての列配線１における
電子放出素子を駆動した際のタイムチャートである。

【図４】本発明の一実施形態としてのアノード電圧Ｖａ
と電子放出電流値Ｉｅの特性を示す図である。

【図５】本発明の実施形態に用いた表示パネルの斜視図
である。

【図６】本発明の実施形態としてのフェースプレートの
蛍光体配列を示す図である。

【図７】本発明の実施形態としての表面伝導型放出素子
の平面図及び断面図である。

【図８】本発明の実施形態としての平面型の表面伝導型
放出素子の製造工程を説明するための断面図である。

【図９】本発明の実施形態としての通電フォーミング処
理における印加電圧波形の一例を示す図である。

【図１０】本発明の実施形態としての通電活性化処理に
おける印加電圧及び放出電流を説明する図である。

【図１１】本発明の実施形態としての垂直型の表面伝導
型放出素子の断面図である。

【図１２】本発明の実施形態としての垂直型の表面伝導
型放出素子の製造工程を説明するための断面図である。

【図１３】本発明の実施形態としての表面伝導型放出素
子の特性を示す図である。

【図１４】本発明の実施形態としてのマルチ電子ビーム
源の基板の平面図である。

【図１５】本発明の実施形態としてのマルチ電子ビーム
源の基板の断面図である。

【図１６】本発明の実施形態としての画像形成装置を用
いた多機能画像形成装置のブロック構成図である。

【図１７】従来例としての表面伝導型放出素子の平面図
である。

【図１８】従来例としての表面伝導型放出素子を複数配
列したマルチ電子ビーム源を説明する図である。

【符号の説明】

１００１基板１００２表面伝導型放出素子１００３行方向配線１００４列方向配線１００５リアプレート１００６側壁１００７フェースプレート１００８蛍光膜１００９メタルバック１０１０黒色導電材１１０１基板１１０２，１１０３素子電極１１０４導電性薄膜１１０５電子放出部１１１０フォーミング用電源１１１１電流計１１１２活性化用電源１１１３薄膜１１１４アノード電極１１１５直流高電圧電源１１１６電流計１２０１基板１２０２，１２０３素子電極１２０４導電性薄膜１２０５電子放出部１２０６段差形成部材１２１３薄膜２１００ディスプレイパネル２１０１駆動回路２１０２ディスプレイコントローラ２１０３マルチプレクサ２１０４デコーダ２１０５入出力インターフェース回路２１０６ＣＰＵ２１０７画像生成回路２１０８，２１０９及び２１１０画像メモリインター
フェース回路２１１１画像入力インターフェース回路２１１２，２１１３ＴＶ信号受信回路２１１４入力部３００１基板３００４導電性薄膜３００５電子放出部４００１表面伝導型放出素子４００２行方向配線４００３列方向配線４００４，４００５配線抵抗

Claims

【特許請求の範囲】

【請求項１】表面伝導型の放出素子が複数配置された
電子放出源と、複数の蛍光体を有し、前記電子放出源に
対向して配置された発光面と、前記発光面側に位置する
平板電極と、前記放出素子と前記平板電極との間に電圧
を印加し、前記放出素子から放出される電子を加速する
第１の電圧源と、前記放出素子から放出された電子を制
御する制御手段と、を備えた画像形成装置において、更に、前記放出素子と前記平板電極との間に電圧を印加
し、前記放出素子から放出される電子を加速する第２の
電圧源と、前記第１または第２の電圧源のいずれかを選択する選択
手段と、前記選択手段が、前記第２の電圧源を選択しているとき
に前記放出素子の放出電流を計測する計測手段と、前記放出素子の放出電流値に応じて、前記制御手段の出
力を補正する補正手段と、を備えることを特徴とする画
像形成装置。
【請求項２】前記補正手段は、前記放出素子の放出電流値を記憶するメモリと、前記放出素子の電子放出特性に応じたパラメータを記憶
するテーブルと、前記放出素子の放出電流値と前記パラメータとに基づい
て新たなパラメータを算出し、前記テーブルの記憶内容
を更新するパラメータ算出手段と、を備えることを特徴
とする請求項１記載の画像形成装置。
【請求項３】前記パラメータ算出手段は、前記放出素子の放出電流値と前記パラメータである電圧
値または電流値とを所定の関係式で近似し、その関係式
に基づいて前記放出素子の放出電流値と所定の電流値と
が略一致するような値を前記新たなパラメータとして予
測し、前記テーブルの記憶内容を少なくとも１回更新す
ることを特徴とする請求項２記載の画像形成装置。
【請求項４】前記補正手段が行われるタイミングは、
前記画像形成装置の製造直後及び／または電源投入・切
断の直後及び／またはブランキング期間中であることを
特徴とする請求項１乃至請求項３の何れかに記載の画像
形成装置。
【請求項５】前記第２の電圧源の印加電圧は、前記第
１の電圧源の印加電圧よりも低く、前記発光面の発光を
抑制することを特徴とする請求項１乃至請求項４の何れ
かに記載の画像形成装置。
【請求項６】前記パラメータは、前記制御手段が前記
放出素子から放出された電子を制御する補正後の駆動電
圧であることを特徴とする請求項２乃至請求項５の何れ
かに記載の画像形成装置。
【請求項７】ある放出素子についての前記補正後の駆
動電圧が、前記制御手段の出力可能な上限電圧より大き
い場合、その放出素子を不良と判断することを特徴とす
る請求項６記載の画像形成装置。
【請求項８】ある放出素子について前記メモリに記憶
している放出電流値と、前記計測手段により今回測定し
た前記放出素子の放出電流値が等しい場合、その放出素
子を欠陥と判断することを特徴とする請求項２記載の画
像形成装置。
【請求項９】前記電子放出源は、行、列方向の配線の
交点にそれぞれ前記放出素子の一対の電極を接続し、行
列状に配置した単純マトリクス構造であることを特徴と
する請求項１記載の画像形成装置。
【請求項１０】表面伝導型の放出素子が複数配置され
た電子放出源と、複数の蛍光体を有し、前記電子放出源
に対向して配置された発光面と、前記発光面側に位置す
る平板電極と、前記放出素子と前記平板電極との間に電
圧を印加し、前記放出素子から放出される電子を加速す
る第１の電圧源とを備え、前記放出素子から放出された
電子を制御することにより画像を形成する画像形成装置
における電子放出特性の補正方法であって、更に、前記放出素子と前記平板電極との間に電圧を印加
し、前記放出素子から放出される電子を加速する第２の
電圧源の印加工程を備え、前記第２の電圧源を選択しているときに、前記放出素子
の放出電流を計測する計測工程と、前記放出素子の放出電流値に応じて、電子の放出出力を
補正する補正工程と、を備えることを特徴とする電子放
出特性の補正方法。
【請求項１１】前記補正工程は、テーブルに記憶している前記放出素子の電子放出特性に
応じたパラメータと前記放出素子の放出電流値とに基づ
いて新たなパラメータを算出し、前記テーブルの記憶内
容を更新することを特徴とする請求項１０記載の電子放
出特性の補正方法。
【請求項１２】前記パラメータは、前記放出素子の放出電流値と前記パラメータである電圧
値または電流値とを所定の関係式で近似し、その関係式に基づいて前記放出素子の放出電流値と所定
の電流値とが略一致するような値を前記新たなパラメー
タとして算出し、前記テーブルの記憶内容を少なくとも１回更新すること
を特徴とする請求項１１記載の電子放出特性の補正方
法。
【請求項１３】前記補正工程を行うタイミングは、前
記画像形成装置の製造直後及び／または電源投入・切断
の直後及び／またはブランキング期間中であることを特
徴とする請求項１０乃至請求項１２の何れかに記載の電
子放出特性の補正方法。
【請求項１４】前記第２の電圧源の印加電圧を、前記
第１の電圧源の印加電圧よりも低くすることにより、前
記発光面の発光を抑制することを特徴とする請求項１０
乃至請求項１３の何れかに記載電子放出特性の補正方
法。