JPH0748142B2 - 表示装置の駆動方法 - Google Patents
表示装置の駆動方法Info
- Publication number
- JPH0748142B2 JPH0748142B2 JP21343488A JP21343488A JPH0748142B2 JP H0748142 B2 JPH0748142 B2 JP H0748142B2 JP 21343488 A JP21343488 A JP 21343488A JP 21343488 A JP21343488 A JP 21343488A JP H0748142 B2 JPH0748142 B2 JP H0748142B2
- Authority
- JP
- Japan
- Prior art keywords
- data
- voltage
- electrode
- waveform
- scanning
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Control Of El Displays (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
Description
【発明の詳細な説明】 産業上の利用分野 本発明は、たとえば容量性フラット・マトリクスディス
プレイパネル（以下、薄膜EL表示装置と呼ぶ）などの表
示装置の駆動方法に関する。
プレイパネル（以下、薄膜EL表示装置と呼ぶ）などの表
示装置の駆動方法に関する。
従来の技術 たとえば、二重絶縁型（または三層構造）薄膜EL素子は
次のように構成される。
次のように構成される。
第９図に示すように、ガラス基板１の上にIn2O3よりな
る帯状の透明電極２を平行に設け、この上にたとえばY2
O3,Si3N4,Al2O3等の誘電物質3a、Mn等の活性剤をドープ
したZnSよりなるEL層４および上記と同じくY2O3,Si3N4,
TiO2,Al2O3等の誘電物質3bを蒸着法、スパッタリング法
のような薄膜技術を用いて順次500〜10000Åの膜厚に積
層して３層構造にし、その上に上記透明電極２と直交す
る方向にAl（アルミニウム）よりなる帯状の背面電極５
を平行に設けている。
る帯状の透明電極２を平行に設け、この上にたとえばY2
O3,Si3N4,Al2O3等の誘電物質3a、Mn等の活性剤をドープ
したZnSよりなるEL層４および上記と同じくY2O3,Si3N4,
TiO2,Al2O3等の誘電物質3bを蒸着法、スパッタリング法
のような薄膜技術を用いて順次500〜10000Åの膜厚に積
層して３層構造にし、その上に上記透明電極２と直交す
る方向にAl（アルミニウム）よりなる帯状の背面電極５
を平行に設けている。
上記薄膜EL素子はその電極間に誘電物質3a,3bに狭持さ
れたEL物質４を介在させたものであるから、等価回路的
には容量性素子と見ることができる。また、この薄膜EL
素子は第10図に示す電圧−輝度特性から明らかな如く、
200V程度の比較的高電圧を印加して駆動される。この薄
膜EL素子は交流電界によって高輝度発光し、しかも長寿
命であるという特徴を有している。
れたEL物質４を介在させたものであるから、等価回路的
には容量性素子と見ることができる。また、この薄膜EL
素子は第10図に示す電圧−輝度特性から明らかな如く、
200V程度の比較的高電圧を印加して駆動される。この薄
膜EL素子は交流電界によって高輝度発光し、しかも長寿
命であるという特徴を有している。
上記薄膜EL素子を表示パネルとする薄膜EL表示装置の基
本的な表示駆動は、薄膜EL素子の透明電極２および背面
電極５の一方を走査側電極、他方をデータ側電極とし、
データ側電極に発光・非発光を決める表示データに対応
する変調電圧を与える一方、走査側電極に線順次に書込
み電圧を与えることによって行われる。この表示駆動に
よって、上記したEL層４のうち走査側電極とデータ側電
極が交差する画素の部分に、書込み電圧と変調電圧の重
畳効果あるいは相殺効果が生じて、画素には、発光しき
い値電圧以上あるいは発光しきい値電圧以下の電圧（以
下、実効電圧と呼ぶ）が印加され、これによって各画素
が発光・非発光の状態になり所定の表示が得られる。
本的な表示駆動は、薄膜EL素子の透明電極２および背面
電極５の一方を走査側電極、他方をデータ側電極とし、
データ側電極に発光・非発光を決める表示データに対応
する変調電圧を与える一方、走査側電極に線順次に書込
み電圧を与えることによって行われる。この表示駆動に
よって、上記したEL層４のうち走査側電極とデータ側電
極が交差する画素の部分に、書込み電圧と変調電圧の重
畳効果あるいは相殺効果が生じて、画素には、発光しき
い値電圧以上あるいは発光しきい値電圧以下の電圧（以
下、実効電圧と呼ぶ）が印加され、これによって各画素
が発光・非発光の状態になり所定の表示が得られる。
従来、このような薄膜EL表示装置において、各画素の輝
度を複数段階に変える階調表示を行わせる駆動方法とし
て、データ側電極に印加する変調電圧のパルス幅を階調
表示データ（輝度データ）に応じて変化させ、画素にか
かる実効電圧の波形面積を制御するパルス幅変調方式が
知られている。
度を複数段階に変える階調表示を行わせる駆動方法とし
て、データ側電極に印加する変調電圧のパルス幅を階調
表示データ（輝度データ）に応じて変化させ、画素にか
かる実効電圧の波形面積を制御するパルス幅変調方式が
知られている。
発明が解決しようとする課題 ところが、上記した駆動方法では、たとえばデータ側電
極としてライン抵抗の高い透明電極を用いた場合に、デ
ータ側電極に印加される変調電圧がライン抵抗の影響を
受けて、以下に述べるように画素間で輝度差が生じると
いう問題があった。
極としてライン抵抗の高い透明電極を用いた場合に、デ
ータ側電極に印加される変調電圧がライン抵抗の影響を
受けて、以下に述べるように画素間で輝度差が生じると
いう問題があった。
第11図は、このような輝度差の起る原因を説明するため
に示した薄膜EL表示装置の表示パネル６とその駆動回路
の一部との接続構成図である。第11図において、奇数番
目のデータ側電極7aは同図の上辺側に引き出された電極
端部に、このデータ側電極7aに変調電圧VMを印加するた
めのデータ側駆動回路の出力ポート8aが接続され、また
偶数番目のデータ側電極7bは同図の下辺側に引き出され
た電極端部にデータ側駆動回路の出力ポート8bが接続さ
れている。一方、これらのデータ側電極7a,7bと直交す
る方向に複数本の走査側電極9a,9b,9c,9dが互いに平行
に配列され、各走査側電極9a〜9dは第11図の左辺側に引
き出された電極端部に、これらに書込み電圧−VWを印加
するための走査側駆動回路の出力ポート10a,10b,10c,10
dがそれぞれ接続されている。なお第11図では、各デー
タ側電極7a,7bと各走査側電極9a〜9dとの交差部に位置
する各画素をコンデンサで表し、また各データ側電極7
a,7bの途中のライン抵抗を抵抗Ｒで示している。
に示した薄膜EL表示装置の表示パネル６とその駆動回路
の一部との接続構成図である。第11図において、奇数番
目のデータ側電極7aは同図の上辺側に引き出された電極
端部に、このデータ側電極7aに変調電圧VMを印加するた
めのデータ側駆動回路の出力ポート8aが接続され、また
偶数番目のデータ側電極7bは同図の下辺側に引き出され
た電極端部にデータ側駆動回路の出力ポート8bが接続さ
れている。一方、これらのデータ側電極7a,7bと直交す
る方向に複数本の走査側電極9a,9b,9c,9dが互いに平行
に配列され、各走査側電極9a〜9dは第11図の左辺側に引
き出された電極端部に、これらに書込み電圧−VWを印加
するための走査側駆動回路の出力ポート10a,10b,10c,10
dがそれぞれ接続されている。なお第11図では、各デー
タ側電極7a,7bと各走査側電極9a〜9dとの交差部に位置
する各画素をコンデンサで表し、また各データ側電極7
a,7bの途中のライン抵抗を抵抗Ｒで示している。
上記構成の薄膜EL表示装置において、たとえば走査側電
極9a上に位置する２つの画素11A,11Bを同一の輝度に発
光させるために、データ側駆動回路の各出力ポート8a,8
bからそれぞれ対応するデータ側電極7a,7bに印加する変
調電圧VMとして同一波形の電圧を設定したとすると、走
査側電極9aに近い位置にある出力ポート8aからの変調電
圧VMを受ける画素11Aでは、出力ポート8aから画素11Aま
でのデータ側電極7aのライン長が短いため、そのライン
抵抗の影響をほとんど受けず、したがって画素11Aには
第12図（１）に示すように出力ポート8aから出力される
変調電圧VMとほぼ同一波形の電圧が印加されることにな
る。このとき、走査側駆動回路の出力ポート10aから走
査側電極9aに対し第12図（２）に示すような波形の発光
しきい値電圧Vthに相当する負の書込み電圧−VWが印加
されると、画素11Aには第12図（３）に示す波形の実効
電圧が印加される。
極9a上に位置する２つの画素11A,11Bを同一の輝度に発
光させるために、データ側駆動回路の各出力ポート8a,8
bからそれぞれ対応するデータ側電極7a,7bに印加する変
調電圧VMとして同一波形の電圧を設定したとすると、走
査側電極9aに近い位置にある出力ポート8aからの変調電
圧VMを受ける画素11Aでは、出力ポート8aから画素11Aま
でのデータ側電極7aのライン長が短いため、そのライン
抵抗の影響をほとんど受けず、したがって画素11Aには
第12図（１）に示すように出力ポート8aから出力される
変調電圧VMとほぼ同一波形の電圧が印加されることにな
る。このとき、走査側駆動回路の出力ポート10aから走
査側電極9aに対し第12図（２）に示すような波形の発光
しきい値電圧Vthに相当する負の書込み電圧−VWが印加
されると、画素11Aには第12図（３）に示す波形の実効
電圧が印加される。
これに対して、走査側電極9aが遠い位置にある出力ポー
ト8bからの変調電圧VMを受ける画素11Bでは、出力ポー
ト8bから画素11Bまでのデータ側電極7bのライン長が長
くその間のライン抵抗Ｒが大きくなるため、変調電圧VM
はライン抵抗Ｒの影響を大きく受ける。したがって、画
素11Bには第13図（１）に示すように出力ポート8bから
出力される変調電圧VMを積分回路に通したような積分波
形の電圧が印加されることになる。このとき、走査側駆
動回路の出力ポート10aから走査側電極9aに対し第13図
（２）に示すような波形の同じく発光しきい値電圧Vth
に相当する負の書込み電圧−VWが印加されると、画素11
Bには第13図（３）に示す波形の実効電圧VM＋VWが印加
される。
ト8bからの変調電圧VMを受ける画素11Bでは、出力ポー
ト8bから画素11Bまでのデータ側電極7bのライン長が長
くその間のライン抵抗Ｒが大きくなるため、変調電圧VM
はライン抵抗Ｒの影響を大きく受ける。したがって、画
素11Bには第13図（１）に示すように出力ポート8bから
出力される変調電圧VMを積分回路に通したような積分波
形の電圧が印加されることになる。このとき、走査側駆
動回路の出力ポート10aから走査側電極9aに対し第13図
（２）に示すような波形の同じく発光しきい値電圧Vth
に相当する負の書込み電圧−VWが印加されると、画素11
Bには第13図（３）に示す波形の実効電圧VM＋VWが印加
される。
画素11A,11Bにかかる実効電圧VM＋VWのうち、実質的に
発光に寄与する電圧は発光しきい値電圧Vth以上の部分
であるから、第12図（３）の波形と第13図（３）の波形
を発光しきい値電圧Vth以上の部分について比較する
と、第13図（３）の波形の方が斜線を施した面域分だけ
波形面積が大きくなっていることが解る。この波形面積
の差はそのまま輝度の差となるから、画素11A,11Bの間
では、同一の輝度に発光させるはずであったにもかかわ
らず、画素11Aよりも画素11Bの方が明るくなってしまう
ことになる。つまり、同じ波形の変調電圧VMを印加して
も、データ側駆動回路の出力ポートに近い画素ほど暗
く、また遠い画素ほど明るくなるといった輝度のばらつ
きが生じ、階調が同じであるはずの隣り合った画素間で
輝度差ができるなどして表示品質を低下させてしまうこ
とになる。
発光に寄与する電圧は発光しきい値電圧Vth以上の部分
であるから、第12図（３）の波形と第13図（３）の波形
を発光しきい値電圧Vth以上の部分について比較する
と、第13図（３）の波形の方が斜線を施した面域分だけ
波形面積が大きくなっていることが解る。この波形面積
の差はそのまま輝度の差となるから、画素11A,11Bの間
では、同一の輝度に発光させるはずであったにもかかわ
らず、画素11Aよりも画素11Bの方が明るくなってしまう
ことになる。つまり、同じ波形の変調電圧VMを印加して
も、データ側駆動回路の出力ポートに近い画素ほど暗
く、また遠い画素ほど明るくなるといった輝度のばらつ
きが生じ、階調が同じであるはずの隣り合った画素間で
輝度差ができるなどして表示品質を低下させてしまうこ
とになる。
したがって、本発明の目的は、データ側電極のライン抵
抗の影響を受けることなく、同一の階調表示データに対
して各画素を均一の輝度に発光させることのできる表示
装置の駆動方法を提供することである。
抗の影響を受けることなく、同一の階調表示データに対
して各画素を均一の輝度に発光させることのできる表示
装置の駆動方法を提供することである。
課題を解決するための手段 本発明は、互いに交差する方向に配列した複数の走査側
電極と複数のデータ側電極との間に誘電層を介在させ、
データ側電極にはその１ラインまたは複数ラインごとに
交互に第１の電極端部側とこの第１の電極端部とは反対
側の第２の電極端部側とから表示データに応じてパルス
幅を変化させた変調電圧を印加する一方、走査側電極に
線順次で書込み電圧を印加して、走査側電極とデータ側
電極とが交差する部分の誘電層からなる各画素を非発光
状態と数段階にわたって輝度の異なる発光状態とにする
表示装置の駆動方法において、 データ側電極の第１の電極端部側および第２の電極端部
側から印加される変調電圧のうち、少なくとも一方の電
極端部側から印加される変調電圧のレベルを、走査側電
極の線順次にしたがって減少または増加させる補正を行
って、同一表示データに対してすべての画素が同一輝度
となるようにしたことを特徴とする表示装置の駆動方法
である。
電極と複数のデータ側電極との間に誘電層を介在させ、
データ側電極にはその１ラインまたは複数ラインごとに
交互に第１の電極端部側とこの第１の電極端部とは反対
側の第２の電極端部側とから表示データに応じてパルス
幅を変化させた変調電圧を印加する一方、走査側電極に
線順次で書込み電圧を印加して、走査側電極とデータ側
電極とが交差する部分の誘電層からなる各画素を非発光
状態と数段階にわたって輝度の異なる発光状態とにする
表示装置の駆動方法において、 データ側電極の第１の電極端部側および第２の電極端部
側から印加される変調電圧のうち、少なくとも一方の電
極端部側から印加される変調電圧のレベルを、走査側電
極の線順次にしたがって減少または増加させる補正を行
って、同一表示データに対してすべての画素が同一輝度
となるようにしたことを特徴とする表示装置の駆動方法
である。
作 用 本発明に従えば、データ側電極のライン抵抗の影響によ
って画素に加わる変調電圧のパルス幅が増加しまたは減
少して輝度が変化する分だけ、予め変調電圧のレベルを
低くまたは高く補正して設定するため、同一表示データ
に対してすべての画素が同一の輝度で発光することにな
る。
って画素に加わる変調電圧のパルス幅が増加しまたは減
少して輝度が変化する分だけ、予め変調電圧のレベルを
低くまたは高く補正して設定するため、同一表示データ
に対してすべての画素が同一の輝度で発光することにな
る。
実施例 第１図は、本発明の一実施例である駆動方法が適用され
る薄膜EL表示装置の概略の構成を示すブロック図であ
る。図において、表示パネル13は薄膜EL素子からなり、
その具体的構成は従来技術について説明した場合の構成
と同じであるので、ここではその説明を省略する。
る薄膜EL表示装置の概略の構成を示すブロック図であ
る。図において、表示パネル13は薄膜EL素子からなり、
その具体的構成は従来技術について説明した場合の構成
と同じであるので、ここではその説明を省略する。
表示パネル13に配列されている複数の走査側電極Y1,Y2,
…,Ym−1,Ym（以下、任意の走査側電極については符号
Ｙで表す）は第１図の右辺側に設けられている走査側駆
動回路14に接続されている。また、走査側電極Y1〜Ymと
直交する方向に向けて配列されている複数のデータ側電
極X1,X2,…,Xn−1,Xnのうち、奇数番目のデータ側電極X
1,…,Xn−１（以下、任意のデータ側電極については符
号Ｘで表す）は第１図の上辺側に設けられている第１の
データ側駆動回路15aに接続され、偶数番目のデータ側
電極X2,…,Xnは第１図の下辺側に設けられている第２の
データ側駆動回路15bに接続されている。
…,Ym−1,Ym（以下、任意の走査側電極については符号
Ｙで表す）は第１図の右辺側に設けられている走査側駆
動回路14に接続されている。また、走査側電極Y1〜Ymと
直交する方向に向けて配列されている複数のデータ側電
極X1,X2,…,Xn−1,Xnのうち、奇数番目のデータ側電極X
1,…,Xn−１（以下、任意のデータ側電極については符
号Ｘで表す）は第１図の上辺側に設けられている第１の
データ側駆動回路15aに接続され、偶数番目のデータ側
電極X2,…,Xnは第１図の下辺側に設けられている第２の
データ側駆動回路15bに接続されている。
走査側駆動回路14では、各走査側電極Y1〜Ymに対して個
々に出力ポート16が接続され、この出力ポート16を介し
て電源17から発光しきい値電圧Vthに相当する負の書込
み電圧−VWが各走査側電極Y1〜Ymに選択的に印加され
る。これらの各出力ポート16はシフトレジスタ18に接続
されており、シフトレジスタ18のクロック入力端子から
入力されるクロックCLK3に同期してシフトレジスタ18に
走査側電極Y1〜Ymを線順次で指定するための走査データ
Ｓ−DATAが転送され、それによって各出力ポート16が走
査側電極Y1〜Ymの線順次でオン動作する。
々に出力ポート16が接続され、この出力ポート16を介し
て電源17から発光しきい値電圧Vthに相当する負の書込
み電圧−VWが各走査側電極Y1〜Ymに選択的に印加され
る。これらの各出力ポート16はシフトレジスタ18に接続
されており、シフトレジスタ18のクロック入力端子から
入力されるクロックCLK3に同期してシフトレジスタ18に
走査側電極Y1〜Ymを線順次で指定するための走査データ
Ｓ−DATAが転送され、それによって各出力ポート16が走
査側電極Y1〜Ymの線順次でオン動作する。
第１のデータ側駆動回路15aでは、奇数番目の各データ
側電極X1,…,Xn−１に対して個々に出力ポート19aが接
続され、この出力ポート19aを介して電源20から変調電
圧VMが各データ側電極X1,…,Xn−１に選択的に印加され
る。また、出力ポート19aの設定状態によっては、各デ
ータ側電極X1,…,Xn−１はグランドにクランプされる。
これらの出力ポート19aはコンパレータ21aに接続されて
いる。このコンパレータ21aはラッチ回路22aを介してシ
フトレジスタ23aに接続されている。
側電極X1,…,Xn−１に対して個々に出力ポート19aが接
続され、この出力ポート19aを介して電源20から変調電
圧VMが各データ側電極X1,…,Xn−１に選択的に印加され
る。また、出力ポート19aの設定状態によっては、各デ
ータ側電極X1,…,Xn−１はグランドにクランプされる。
これらの出力ポート19aはコンパレータ21aに接続されて
いる。このコンパレータ21aはラッチ回路22aを介してシ
フトレジスタ23aに接続されている。
シフトレジスタ23aは、そのクロック入力端子から入力
されるクロックCLK1に同期してシフト動作し各データ側
電極X1,…,Xn−１に対応する階調表示データを転送する
ための回路であり、シフトレジスタ23aに転送された階
調表示データはラッチ回路22aで一時保持されたあとコ
ンパレータ21aに送られる。コンパレータ21aは、カウン
タ24aから与えられる３ビットのパラレルデータとラッ
チ回路22aから与えられる階調表示データとを比較し
て、階調表示データに対応する階調幅を決定する機能を
持つ。
されるクロックCLK1に同期してシフト動作し各データ側
電極X1,…,Xn−１に対応する階調表示データを転送する
ための回路であり、シフトレジスタ23aに転送された階
調表示データはラッチ回路22aで一時保持されたあとコ
ンパレータ21aに送られる。コンパレータ21aは、カウン
タ24aから与えられる３ビットのパラレルデータとラッ
チ回路22aから与えられる階調表示データとを比較し
て、階調表示データに対応する階調幅を決定する機能を
持つ。
第２のデータ側駆動回路15bの構成も第１のデータ側駆
動回路15aと同じであり、偶数番目の各データ側電極X2,
…,Xnに対して個々に出力ポート19bが接続され、この出
力ポート19bを介して電源20から変調電圧VMが各データ
側電極X2,…,Xnに選択的に印加される。これらの出力ポ
ート19bはコンパレータ21bに接続され、コンパレータ21
bはラッチ回路22bを介してシフトレジスタ23bに接続さ
れている。コンパレータ21bは、カウンタ24bから与えら
れる３ビットのパラレルデータとラッチ回路22bから与
えられる階調表示データとを比較して、階調表示データ
に対応する階調幅を決定する機能を持つ。なお第１図に
おいて、表示パネル13における各画素はコンデンサによ
って等価的に表されている。
動回路15aと同じであり、偶数番目の各データ側電極X2,
…,Xnに対して個々に出力ポート19bが接続され、この出
力ポート19bを介して電源20から変調電圧VMが各データ
側電極X2,…,Xnに選択的に印加される。これらの出力ポ
ート19bはコンパレータ21bに接続され、コンパレータ21
bはラッチ回路22bを介してシフトレジスタ23bに接続さ
れている。コンパレータ21bは、カウンタ24bから与えら
れる３ビットのパラレルデータとラッチ回路22bから与
えられる階調表示データとを比較して、階調表示データ
に対応する階調幅を決定する機能を持つ。なお第１図に
おいて、表示パネル13における各画素はコンデンサによ
って等価的に表されている。
第３図は、上記した薄膜EL表示装置において、データ側
電極X1〜Xnのライン抵抗によって生じる画素間の輝度差
を補正するための補正回路を示すブロック図である。
電極X1〜Xnのライン抵抗によって生じる画素間の輝度差
を補正するための補正回路を示すブロック図である。
第３図の補正回路において、電源25はデータ側電極Ｘに
与えられる変調電圧VMの最大値に相当する電圧VMUを供
給するためのものであって、ＮチャネルFET（Field Eff
ect Transistor）26のドレインに接続されている。この
FET26のゲート・ソース間にはゲート耐圧保護用のツェ
ナダイオード27が挿入され、さらにゲートとグランド間
にはFET26のゲート電圧を与えるコンデンサ28が挿入さ
れている。またFET26のゲートと電源25との間にはスイ
ッチ29が挿入される。
与えられる変調電圧VMの最大値に相当する電圧VMUを供
給するためのものであって、ＮチャネルFET（Field Eff
ect Transistor）26のドレインに接続されている。この
FET26のゲート・ソース間にはゲート耐圧保護用のツェ
ナダイオード27が挿入され、さらにゲートとグランド間
にはFET26のゲート電圧を与えるコンデンサ28が挿入さ
れている。またFET26のゲートと電源25との間にはスイ
ッチ29が挿入される。
このスイッチ29は、入力端子30に与えられる垂直同期信
号VDをインバータ31で反転した信号によってオン・オフ
制御される。すなわち、垂直同期信号VDが「Ｌ」のとき
スイッチ29がオンとなって、電源25からコンデンサ28に
対して充電が行われる。さらに、FET26のゲートとグラ
ンド間には、スイッチ32と定電流回路33の直列回路が挿
入されている。スイッチ32は入力端子30に与えられる垂
直同期信号VDが「Ｈ」のときオンとなり、これによっ
て、コンデンサ28の充電電荷がスイッチ32および定電流
回路33を経て放電される。
号VDをインバータ31で反転した信号によってオン・オフ
制御される。すなわち、垂直同期信号VDが「Ｌ」のとき
スイッチ29がオンとなって、電源25からコンデンサ28に
対して充電が行われる。さらに、FET26のゲートとグラ
ンド間には、スイッチ32と定電流回路33の直列回路が挿
入されている。スイッチ32は入力端子30に与えられる垂
直同期信号VDが「Ｈ」のときオンとなり、これによっ
て、コンデンサ28の充電電荷がスイッチ32および定電流
回路33を経て放電される。
FET26のソース電圧は、第１図に示す表示パネル13の奇
数番目のデータ側電極X1,…,Xn−１に対する変調電圧VM
として与えられる。一方、上記したゲート電圧VGの最小
電圧をVMLとすると、第１図に示す表示パネル13の偶数
番目のデータ側電極X2,…,Xnには変調電圧VMとして、お
よそ VMC＝VML＋1/2（VMU−VML） …（１） の一定電圧VMCが与えられる。第１図に示す電源20は、
上記した補正回路を含む回路であって、奇数番目のデー
タ側電極X1,…,Xn−１と偶数番目のデータ側電極X2,…,
Xnにはそれぞれ上記した別系統の変調電圧VMが与えられ
る。
数番目のデータ側電極X1,…,Xn−１に対する変調電圧VM
として与えられる。一方、上記したゲート電圧VGの最小
電圧をVMLとすると、第１図に示す表示パネル13の偶数
番目のデータ側電極X2,…,Xnには変調電圧VMとして、お
よそ VMC＝VML＋1/2（VMU−VML） …（１） の一定電圧VMCが与えられる。第１図に示す電源20は、
上記した補正回路を含む回路であって、奇数番目のデー
タ側電極X1,…,Xn−１と偶数番目のデータ側電極X2,…,
Xnにはそれぞれ上記した別系統の変調電圧VMが与えられ
る。
次に、第１図に示す薄膜EL表示装置の基本的な動作を第
２図に示すタイミング・チャートを参照して説明する。
２図に示すタイミング・チャートを参照して説明する。
第１および第２のデータ側駆動回路15a,15bのそれぞれ
のシフトレジスタ23a,23bには、クロックCLK1に同期し
て階調表示データが３ビットのバイナリコードの形で転
送される。この３ビットの階調表示データはラッチ回路
22a,22bで一時保持される。この状態のもとで、コンパ
レータ21a,21bおよびカウンタ24a,24bにそれまで入力さ
れていたクリア信号▲▼（第２図（１）参照）が
解除されると、ラッチ回路22a,22bで保持されていた階
調表示データのうち「０」のデータに対応するデータ側
電極Ｘがグランドにクランプされ、それ以外のデータに
対応するデータ側電極Ｘはすべて変調電圧VMに引き上げ
られる。
のシフトレジスタ23a,23bには、クロックCLK1に同期し
て階調表示データが３ビットのバイナリコードの形で転
送される。この３ビットの階調表示データはラッチ回路
22a,22bで一時保持される。この状態のもとで、コンパ
レータ21a,21bおよびカウンタ24a,24bにそれまで入力さ
れていたクリア信号▲▼（第２図（１）参照）が
解除されると、ラッチ回路22a,22bで保持されていた階
調表示データのうち「０」のデータに対応するデータ側
電極Ｘがグランドにクランプされ、それ以外のデータに
対応するデータ側電極Ｘはすべて変調電圧VMに引き上げ
られる。
いま、たとえばデータ側駆動回路15a,15bのデータ側電
極X1,X2,Xn−1,Xnに対応する出力ポート19a,19bに、階
調表示データ「０」，「２」，「４」，「７」が与えら
れるものとする。このとき、データ側電極X1の出力ポー
ト19aはクリア信号▲▼の解除と同時にグランド
にクランプされて、第２図（３）の波形となる。すなわ
ち階調幅は零に設定される。
極X1,X2,Xn−1,Xnに対応する出力ポート19a,19bに、階
調表示データ「０」，「２」，「４」，「７」が与えら
れるものとする。このとき、データ側電極X1の出力ポー
ト19aはクリア信号▲▼の解除と同時にグランド
にクランプされて、第２図（３）の波形となる。すなわ
ち階調幅は零に設定される。
またデータ側電極X2の出力ポート19bでは、カウンタ24b
がカウントする第２図（２）に示すクロックCLK2のカウ
ント値がコンパレータ21bで階調表示データ「２」と比
較され、そのカウント値が「２」となったタイミングで
グランドにクランプされて、第２図（４）に示す波形の
階調幅が設定される。
がカウントする第２図（２）に示すクロックCLK2のカウ
ント値がコンパレータ21bで階調表示データ「２」と比
較され、そのカウント値が「２」となったタイミングで
グランドにクランプされて、第２図（４）に示す波形の
階調幅が設定される。
同様に、データ側電極Xn−１の出力ポート19aはカウン
タ24aのカウント値が「４」となったタイミングでグラ
ンドにクランプされて、第２図（５）に示す波形の階調
幅が設定される。データ側電極Xnの出力ポート19bにつ
いても、カウンタ24bのカウント値が「７」となったタ
イミングでグランドにクランプされて、第２図（６）に
示す波形の階調幅が設定される。したがって、それぞれ
のデータ側電極X1,X2,Xn−1,Xnには階調表示データ
「０」，「２」，「４」，「７」に相当するパルス幅の
変調電圧VMが印加されることになる。
タ24aのカウント値が「４」となったタイミングでグラ
ンドにクランプされて、第２図（５）に示す波形の階調
幅が設定される。データ側電極Xnの出力ポート19bにつ
いても、カウンタ24bのカウント値が「７」となったタ
イミングでグランドにクランプされて、第２図（６）に
示す波形の階調幅が設定される。したがって、それぞれ
のデータ側電極X1,X2,Xn−1,Xnには階調表示データ
「０」，「２」，「４」，「７」に相当するパルス幅の
変調電圧VMが印加されることになる。
一方、走査側駆動回路14では、データ側駆動回路15a,15
bにおいてクリア信号▲▼が解除されている間
に、全出力ポート16のうちの１つだけがオンとなり、こ
れに対応する１つの走査側電極Ｙだけに発光しきい値電
圧Vthに相当する負の書込み電圧−VWが印加される。
bにおいてクリア信号▲▼が解除されている間
に、全出力ポート16のうちの１つだけがオンとなり、こ
れに対応する１つの走査側電極Ｙだけに発光しきい値電
圧Vthに相当する負の書込み電圧−VWが印加される。
以上の動作が、走査側電極Ｙの線順次にしたがって繰り
返されることによって、各走査側電極Ｙ上に位置する画
素が階調表示データに応じた輝度で発光あるいは非発光
となり、全体として輝度に階調のある画面が表示され
る。
返されることによって、各走査側電極Ｙ上に位置する画
素が階調表示データに応じた輝度で発光あるいは非発光
となり、全体として輝度に階調のある画面が表示され
る。
次に、第３図に示す補正回路による輝度補正の動作を第
４図に示すタイミング・チャートを参照して説明する。
４図に示すタイミング・チャートを参照して説明する。
補正回路の入力端子30に入力される第４図（２）に示す
波形の垂直同期信号VDが「Ｌ」のときには、スイッチ29
がオンとなる一方、スイッチ32はオフとなって、コンデ
ンサ28は電源25の電圧VMUまでに充電される。すなわちF
ET26のゲート電圧VGは第４図（１）に示す波形のように
VMUまで上昇する。ついで垂直同期信号VDが「Ｈ」にな
ると、スイッチ29はオフ、スイッチ32はオンに切り替わ
り、コンデンサ28にそれまで充電されていた電荷がスイ
ッチ32および定電流回路33を経て放電される。
波形の垂直同期信号VDが「Ｌ」のときには、スイッチ29
がオンとなる一方、スイッチ32はオフとなって、コンデ
ンサ28は電源25の電圧VMUまでに充電される。すなわちF
ET26のゲート電圧VGは第４図（１）に示す波形のように
VMUまで上昇する。ついで垂直同期信号VDが「Ｈ」にな
ると、スイッチ29はオフ、スイッチ32はオンに切り替わ
り、コンデンサ28にそれまで充電されていた電荷がスイ
ッチ32および定電流回路33を経て放電される。
このとき、放電電流は定電流回路33によって一定に保た
れるため、コンデンサ28の電位つまりFET26のゲート電
圧VGは第４図（１）に示すように一定の勾配で徐々に低
下する。このゲート電圧VGの低下は、次に垂直同期信号
VDが「Ｌ」に変るまで続き、以後、このような動作が垂
直同期信号VDに同期して繰り返される。
れるため、コンデンサ28の電位つまりFET26のゲート電
圧VGは第４図（１）に示すように一定の勾配で徐々に低
下する。このゲート電圧VGの低下は、次に垂直同期信号
VDが「Ｌ」に変るまで続き、以後、このような動作が垂
直同期信号VDに同期して繰り返される。
垂直同期信号VDが「Ｈ」の間には、第４図（３）に示す
波形の水平同期信号HDが薄膜EL表示装置に与えられ、こ
の水平同期信号HDに同期して各走査側電極Ｙに書込み電
極−VWが順次印加される。FET26のソースには、FET26が
オンするのに必要なしきい値電圧Vthをゲート電圧VGか
ら差し引いた電圧が出力され、これが表示パネル13の奇
数番目のデータ側電極X1,…Xn−１に変調電圧VMとして
与えられる。
波形の水平同期信号HDが薄膜EL表示装置に与えられ、こ
の水平同期信号HDに同期して各走査側電極Ｙに書込み電
極−VWが順次印加される。FET26のソースには、FET26が
オンするのに必要なしきい値電圧Vthをゲート電圧VGか
ら差し引いた電圧が出力され、これが表示パネル13の奇
数番目のデータ側電極X1,…Xn−１に変調電圧VMとして
与えられる。
したがって、１ライン目の走査側電極Y1が指定されると
き、奇数番目のデータ側電極X1,…,Xn−１に印加される
変調電圧VMは第４図（４）に符号ａで示す波形のように
補正回路の電源25にほぼ等しい電圧レベルVMUを持つ。
もっとも、そのパレス幅はそれぞれ表示データに応じて
異なる。これに対して、中間位置のmcライン目の走査側
電極Ｙが指定されるとき、奇数番目のデータ側電極X1,
…,Xn−１に印加される変調電圧VMは第４図（４）に符
号ｂで示す波形のように先の電圧レベルVMUよりもやや
低い電圧レベルを持つことになる。さらに、最後のｍラ
イン目の走査側電極Ymが指定されるとき、奇数番目のデ
ータ側電極X1,…,Xn−１に印加される変調電圧VMは第４
図（４）に符号ｃで示す波形のように最低の電圧レベル
VMLを持つことになる。
き、奇数番目のデータ側電極X1,…,Xn−１に印加される
変調電圧VMは第４図（４）に符号ａで示す波形のように
補正回路の電源25にほぼ等しい電圧レベルVMUを持つ。
もっとも、そのパレス幅はそれぞれ表示データに応じて
異なる。これに対して、中間位置のmcライン目の走査側
電極Ｙが指定されるとき、奇数番目のデータ側電極X1,
…,Xn−１に印加される変調電圧VMは第４図（４）に符
号ｂで示す波形のように先の電圧レベルVMUよりもやや
低い電圧レベルを持つことになる。さらに、最後のｍラ
イン目の走査側電極Ymが指定されるとき、奇数番目のデ
ータ側電極X1,…,Xn−１に印加される変調電圧VMは第４
図（４）に符号ｃで示す波形のように最低の電圧レベル
VMLを持つことになる。
これに対して、表示パネル13の偶数番目のデータ側電極
X2,…,Xnには１フィールドの区間に亘って、つまりいず
れのラインが指定される場合でも、先述したように常に
一定レベルVMCの変調電圧VMが印加される。
X2,…,Xnには１フィールドの区間に亘って、つまりいず
れのラインが指定される場合でも、先述したように常に
一定レベルVMCの変調電圧VMが印加される。
第５図はこのときの１ライン目の走査側電極Y1と奇数番
目のデータ側電極X1との交差位置にある画素Ａに対する
印加電圧の波形を示し、第６図は同じく１ライン目の走
査側電極Y1と偶数番目のデータ側電極X2との交差位置に
ある画素Ｂに対する印加電圧の波形を示している。
目のデータ側電極X1との交差位置にある画素Ａに対する
印加電圧の波形を示し、第６図は同じく１ライン目の走
査側電極Y1と偶数番目のデータ側電極X2との交差位置に
ある画素Ｂに対する印加電圧の波形を示している。
そのうち、第５図（１）はデータ側電極X1から画素Ａに
加えられる変調電圧VM（＝VMU）の波形を示し、第５図
（２）は走査側電極Y1から画素Ａに加えられる発光しき
い値電圧Vthに相当する負の書込み電圧−VWの波形を示
している。したがって、このとき画素Ａに印加される実
効電圧VM＋VWは第５図（３）に示すような波形となる。
また、第６図（１）はデータ側電極X2から画素Ｂに加え
られる変調電圧VM（＝VMC）の波形を示し、第６図
（２）は走査側電極Y1から画素Ｂに加えられる発光しき
い値電圧Vthに相当する負の書込み電圧−VWの波形を示
す。したがって、このとき画素Ｂに印加される実効電圧
は第６図（３）に示すような波形となる。
加えられる変調電圧VM（＝VMU）の波形を示し、第５図
（２）は走査側電極Y1から画素Ａに加えられる発光しき
い値電圧Vthに相当する負の書込み電圧−VWの波形を示
している。したがって、このとき画素Ａに印加される実
効電圧VM＋VWは第５図（３）に示すような波形となる。
また、第６図（１）はデータ側電極X2から画素Ｂに加え
られる変調電圧VM（＝VMC）の波形を示し、第６図
（２）は走査側電極Y1から画素Ｂに加えられる発光しき
い値電圧Vthに相当する負の書込み電圧−VWの波形を示
す。したがって、このとき画素Ｂに印加される実効電圧
は第６図（３）に示すような波形となる。
このとき、画素Ａは出力ポート19aに最も近い位置にあ
るので、変調電圧VMの波形はライン抵抗の影響をほとん
ど受けない。変調電圧VMの電圧レベルVMUは画素Ｂに加
えられる電圧レベルVMCよりもVCAだけ高いので、その分
だけ、第５図（３）の実効電圧VM＋VWの波形において斜
線を施して示す面域部が増大することになる。
るので、変調電圧VMの波形はライン抵抗の影響をほとん
ど受けない。変調電圧VMの電圧レベルVMUは画素Ｂに加
えられる電圧レベルVMCよりもVCAだけ高いので、その分
だけ、第５図（３）の実効電圧VM＋VWの波形において斜
線を施して示す面域部が増大することになる。
これに対して、画素Ｂはライン抵抗の影響を強く受け、
印加される変調電圧VMは第６図（１）のような積分波形
となり、その波形の立下り部分の面積の増大分だけ、第
６図（３）の実効電圧VM＋VWの波形において斜線を施し
て示す面域部が増大することになる。すなわち、画素Ａ
に印加される実効電圧VM＋VWの変調電圧VM補正による波
形面積の増大分は、画素Ｂに印加される実効電圧VM＋VW
のライン抵抗の影響による波形面積の増大分にほぼ等し
くなる。したがって画素A,B間では同じ階調表示データ
に対して同一輝度となる。
印加される変調電圧VMは第６図（１）のような積分波形
となり、その波形の立下り部分の面積の増大分だけ、第
６図（３）の実効電圧VM＋VWの波形において斜線を施し
て示す面域部が増大することになる。すなわち、画素Ａ
に印加される実効電圧VM＋VWの変調電圧VM補正による波
形面積の増大分は、画素Ｂに印加される実効電圧VM＋VW
のライン抵抗の影響による波形面積の増大分にほぼ等し
くなる。したがって画素A,B間では同じ階調表示データ
に対して同一輝度となる。
一方、第７図は最終ラインの走査側電極YMと奇数番目の
データ側電極X1との交差位置にある画素Ｃに対する印加
電圧の波形を示し、第８図は同じく最終ラインの走査側
電極YMと偶数番目のデータ側電極X2との交差位置にある
画素Ｄに対する印加電圧の波形を示している。
データ側電極X1との交差位置にある画素Ｃに対する印加
電圧の波形を示し、第８図は同じく最終ラインの走査側
電極YMと偶数番目のデータ側電極X2との交差位置にある
画素Ｄに対する印加電圧の波形を示している。
そのうち、第７図（１）はデータ側電極X1から画素Ｃに
加えられる変調電圧VM（＝VML）の波形を示し、第７図
（２）は走査側電極Ymから画素Ｃに加えられる負の書込
み電圧−VWの波形を示している。したがって、このとき
画素Ｃに印加される実効電圧VM＋VWは第７図（３）に示
すような波形となる。また、第８図（１）はデータ側電
極X2から画素Ｄに加えられる変調電圧VM（＝VMC）の波
形を示し、第８図（２）は走査側電極YMから画素Ｄに加
えられる負の書込み電圧−VWの波形を示す。したがっ
て、このとき画素Ｄに印加される実効電圧VM＋VWは第８
図（３）に示すような波形となる。
加えられる変調電圧VM（＝VML）の波形を示し、第７図
（２）は走査側電極Ymから画素Ｃに加えられる負の書込
み電圧−VWの波形を示している。したがって、このとき
画素Ｃに印加される実効電圧VM＋VWは第７図（３）に示
すような波形となる。また、第８図（１）はデータ側電
極X2から画素Ｄに加えられる変調電圧VM（＝VMC）の波
形を示し、第８図（２）は走査側電極YMから画素Ｄに加
えられる負の書込み電圧−VWの波形を示す。したがっ
て、このとき画素Ｄに印加される実効電圧VM＋VWは第８
図（３）に示すような波形となる。
このとき、画素Ｃは出力ポート19aから最も遠い位置に
あるので、ライン抵抗の影響を強く受け、印加される変
調電圧VMは第７図（１）のような積分波形となり、その
波形の立下り部分の面積増大分（パルス幅の増大分）だ
け、第６図（３）の実効電圧VM＋VWの波形において斜線
を施して示す面域部が増大することになる。しかし、こ
の場合、変調電圧VMの電圧レベルは最小値VMLとなって
いる。これに対して、画素Ｄは出力ポート19bに最も近
い位置にあるので、変調電圧VMの波形はライン抵抗の影
響をほとんど受けない。ところが、変調電圧VMの電圧レ
ベルVMCは画素Ｃに加えられる電圧レベルVMLよりもVCB
だけ高いので、この電圧レベルの差のために第８図
（３）の実効電圧VM＋VWの波形において斜線を施して示
す面域部が増大することになる。すなわち、画素Ｃに印
加される実効電圧VM＋VWのライン抵抗の影響による波形
面積の増大分は、変調電圧VMの電圧エベルの差に基づく
画素Ｄに印加される実効電圧VM＋VWの波形面積の増大分
にほぼ等しくなる。したがって画素C,D間でも同じ階調
表示データに対して同一輝度となる。
あるので、ライン抵抗の影響を強く受け、印加される変
調電圧VMは第７図（１）のような積分波形となり、その
波形の立下り部分の面積増大分（パルス幅の増大分）だ
け、第６図（３）の実効電圧VM＋VWの波形において斜線
を施して示す面域部が増大することになる。しかし、こ
の場合、変調電圧VMの電圧レベルは最小値VMLとなって
いる。これに対して、画素Ｄは出力ポート19bに最も近
い位置にあるので、変調電圧VMの波形はライン抵抗の影
響をほとんど受けない。ところが、変調電圧VMの電圧レ
ベルVMCは画素Ｃに加えられる電圧レベルVMLよりもVCB
だけ高いので、この電圧レベルの差のために第８図
（３）の実効電圧VM＋VWの波形において斜線を施して示
す面域部が増大することになる。すなわち、画素Ｃに印
加される実効電圧VM＋VWのライン抵抗の影響による波形
面積の増大分は、変調電圧VMの電圧エベルの差に基づく
画素Ｄに印加される実効電圧VM＋VWの波形面積の増大分
にほぼ等しくなる。したがって画素C,D間でも同じ階調
表示データに対して同一輝度となる。
このようにして、全画面に亘る各画素間では、同じ階調
表示データに対して同一輝度が得られることになる。
表示データに対して同一輝度が得られることになる。
このように本実施例においては、変調電圧VMの最小値V
MLは、定電流回路33を流れる電流量を調整することによ
って変えることができ、これによって輝度補正のバラン
スを取ることができる。
MLは、定電流回路33を流れる電流量を調整することによ
って変えることができ、これによって輝度補正のバラン
スを取ることができる。
なお、上記実施例では、奇数番目のデータ側電極X1,…,
Xn−１と偶数番目のデータ側電極X2,…,Xnのうち、奇数
番目のデータ側電極X1,…,Xn−１に加える変調電圧VMの
みをライン順次にしたがって補正する場合について説明
したが、これに限らず奇数番目のデータ側電極X1,…,Xn
−１に加える変調電圧VMと偶数番目のデータ側電極X2,
…,Xnに加える変調電圧VMの両方を補正して輝度補正を
行ってもよい。
Xn−１と偶数番目のデータ側電極X2,…,Xnのうち、奇数
番目のデータ側電極X1,…,Xn−１に加える変調電圧VMの
みをライン順次にしたがって補正する場合について説明
したが、これに限らず奇数番目のデータ側電極X1,…,Xn
−１に加える変調電圧VMと偶数番目のデータ側電極X2,
…,Xnに加える変調電圧VMの両方を補正して輝度補正を
行ってもよい。
また、上記実施例では、第５図〜第８図に示すように、
画素にかかる実効電圧VM＋VWのうち発光に寄与する部分
から変調電圧VMの立上り部分が外れるように変調電圧VM
の印加タイミングを設定しているので、変調電圧VMがラ
イン抵抗の影響を受けて積分波形となった場合のその立
上り部分が問題となることはないが、逆に変調電圧VMの
立下り部分が実効電圧VM＋VWの発光に寄与する部分から
外れるように変調電圧VMの印加タイミングを設定する場
合には、今度は立上り部分が問題となる。この積分波形
の立上り部分は、上記した実施例の場合とは逆にライン
抵抗の影響が大きくなるにつれて実効電圧の波形面積を
小さくするように働くので、この場合の輝度補正は実施
例と逆にすればよいことになる。すなわち、奇数番目の
データ側電極X1,…,Xn−１に加える変調電圧VMの電圧レ
ベルは走査ラインが順次選択されるにつれて増大するよ
うに補正すればよい。
画素にかかる実効電圧VM＋VWのうち発光に寄与する部分
から変調電圧VMの立上り部分が外れるように変調電圧VM
の印加タイミングを設定しているので、変調電圧VMがラ
イン抵抗の影響を受けて積分波形となった場合のその立
上り部分が問題となることはないが、逆に変調電圧VMの
立下り部分が実効電圧VM＋VWの発光に寄与する部分から
外れるように変調電圧VMの印加タイミングを設定する場
合には、今度は立上り部分が問題となる。この積分波形
の立上り部分は、上記した実施例の場合とは逆にライン
抵抗の影響が大きくなるにつれて実効電圧の波形面積を
小さくするように働くので、この場合の輝度補正は実施
例と逆にすればよいことになる。すなわち、奇数番目の
データ側電極X1,…,Xn−１に加える変調電圧VMの電圧レ
ベルは走査ラインが順次選択されるにつれて増大するよ
うに補正すればよい。
発明の効果 以上のように本発明の表示装置の駆動方法によれば、デ
ータ側電極のライン抵抗の影響によって画素に加わる変
調電圧のパルス幅が増加または減少して輝度が変化する
分だけ、予め変調電圧のレベルを低くまたは高く補正し
て設定するようにしているので、同一表示データに対し
てすべての画素を同一の輝度で発光させることができ
る。
ータ側電極のライン抵抗の影響によって画素に加わる変
調電圧のパルス幅が増加または減少して輝度が変化する
分だけ、予め変調電圧のレベルを低くまたは高く補正し
て設定するようにしているので、同一表示データに対し
てすべての画素を同一の輝度で発光させることができ
る。
第１図は本発明の一実施例である駆動方法が適用される
薄膜EL表示装置の概略構成を示すブロック図、第２図は
その基本動作を示すタイミングチャート、第３図はその
薄膜EL表示装置の輝度補正を行う補正回路の構成を示す
回路図、第４図はその補正回路の動作を示すタイミング
チャート、第５図はその薄膜EL表示装置における第１番
目の走査側電極と奇数番目のデータ側電極との交差位置
にある画素に加わる電圧を示す波形図、第６図はその薄
膜EL表示装置における第１番目の走査側電極と偶数番目
のデータ側電極との交差位置にある画素に加わる電圧を
示す波形図、第７図はその薄膜EL表示装置における最下
位値の走査側電極と奇数番目のデータ側電極との交差位
置にある画素に加わる電圧を示す波形図、第８図はその
薄膜EL表示装置における最下位値の走査側電極と偶数番
目のデータ側電極との交差位置にある画素に加わる電圧
を示す波形図、第９図は薄膜EL素子の一部切欠き斜視
図、第10図は薄膜EL素子の印加電圧−輝度特性を示すグ
ラフ、第11図は従来の駆動方法を示す回路図、第12図は
その薄膜EL表示装置の奇数番目のデータ側電極上に位置
する画素に加わる電圧を示す波形図、第13図はその薄膜
EL表示装置の偶数番目のデータ側電極上に位置する画素
に加わる電圧を示す波形図である。 13……表示パネル、14……走査側駆動回路、15a,15b…
…データ側駆動回路、X1〜Xn……データ側電極、Y1〜Ym
……走査側電極、25……電源、26……FET、28……コン
デンサ、29,32……スイッチ、33……定電流回路
薄膜EL表示装置の概略構成を示すブロック図、第２図は
その基本動作を示すタイミングチャート、第３図はその
薄膜EL表示装置の輝度補正を行う補正回路の構成を示す
回路図、第４図はその補正回路の動作を示すタイミング
チャート、第５図はその薄膜EL表示装置における第１番
目の走査側電極と奇数番目のデータ側電極との交差位置
にある画素に加わる電圧を示す波形図、第６図はその薄
膜EL表示装置における第１番目の走査側電極と偶数番目
のデータ側電極との交差位置にある画素に加わる電圧を
示す波形図、第７図はその薄膜EL表示装置における最下
位値の走査側電極と奇数番目のデータ側電極との交差位
置にある画素に加わる電圧を示す波形図、第８図はその
薄膜EL表示装置における最下位値の走査側電極と偶数番
目のデータ側電極との交差位置にある画素に加わる電圧
を示す波形図、第９図は薄膜EL素子の一部切欠き斜視
図、第10図は薄膜EL素子の印加電圧−輝度特性を示すグ
ラフ、第11図は従来の駆動方法を示す回路図、第12図は
その薄膜EL表示装置の奇数番目のデータ側電極上に位置
する画素に加わる電圧を示す波形図、第13図はその薄膜
EL表示装置の偶数番目のデータ側電極上に位置する画素
に加わる電圧を示す波形図である。 13……表示パネル、14……走査側駆動回路、15a,15b…
…データ側駆動回路、X1〜Xn……データ側電極、Y1〜Ym
……走査側電極、25……電源、26……FET、28……コン
デンサ、29,32……スイッチ、33……定電流回路
フロントページの続き (72)発明者 岸下 博 大阪府大阪市阿倍野区長池町22番22号 シ ャープ株式会社内 (72)発明者 上出 久 大阪府大阪市阿倍野区長池町22番22号 シ ャープ株式会社内 (56)参考文献 特開 昭59−228698（ＪＰ，Ａ) 特開 昭59−121390（ＪＰ，Ａ) 特開 昭59−53891（ＪＰ，Ａ)
Claims (1)
- 【請求項１】互いに交差する方向に配列した複数の走査
側電極と複数のデータ側電極との間に誘電層を介在さ
せ、データ側電極にはその１ラインまたは複数ラインご
とに交互に第１の電極端部側とこの第１の電極端部とは
反対側の第２の電極端部側とから表示データに応じてパ
ルス幅を変化させた変調電圧を印加する一方、走査側電
極には線順次で書込み電圧を印加して、走査側電極とデ
ータ側電極とが交差する部分の誘電層からなる各画素を
非発光状態と数段階にわたって輝度の異なる発光状態と
にする表示装置の駆動方法において、 データ側電極の第１の電極端部側および第２の電極端部
側から印加される変調電圧のうち、少なくとも一方の電
極端部側から印加される変調電圧のレベルを、走査側電
極の線順次にしたがって減少または増加させる補正を行
って、同一表示データに対してすべての画素が同一輝度
となるようにしたことを特徴とする表示装置の駆動方
法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21343488A JPH0748142B2 (ja) | 1988-08-26 | 1988-08-26 | 表示装置の駆動方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21343488A JPH0748142B2 (ja) | 1988-08-26 | 1988-08-26 | 表示装置の駆動方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0261697A JPH0261697A (ja) | 1990-03-01 |
| JPH0748142B2 true JPH0748142B2 (ja) | 1995-05-24 |
Family
ID=16639165
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP21343488A Expired - Lifetime JPH0748142B2 (ja) | 1988-08-26 | 1988-08-26 | 表示装置の駆動方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0748142B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3219185B2 (ja) | 1995-08-23 | 2001-10-15 | キヤノン株式会社 | 電子発生装置、画像表示装置およびそれらの駆動回路、駆動方法 |
-
1988
- 1988-08-26 JP JP21343488A patent/JPH0748142B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0261697A (ja) | 1990-03-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3077579B2 (ja) | Ｅｌ表示装置 | |
| EP0345399B1 (en) | Method and apparatus for driving capacitive display device | |
| US4686426A (en) | Thin-film EL display panel drive circuit with voltage compensation | |
| EP1455335B1 (en) | Digitally driven type display device | |
| US5006838A (en) | Thin film EL display panel drive circuit | |
| KR20070092856A (ko) | 평판표시장치 및 데이터신호 형성방법 | |
| JP2682886B2 (ja) | 表示装置の駆動方法 | |
| EP0381479A1 (en) | Method and apparatus for driving capacitive display device | |
| KR102551915B1 (ko) | 화이트 유기 발광 다이오드 백라이트 장치 및 그를 이용한 액정 표시 장치 | |
| JP2619028B2 (ja) | 表示装置の駆動方法および装置 | |
| US5309150A (en) | Method and apparatus for driving display apparatus | |
| JPH0748142B2 (ja) | 表示装置の駆動方法 | |
| JP2628766B2 (ja) | 薄膜ｅｌ表示装置の駆動方法 | |
| JPH0748140B2 (ja) | 表示装置の駆動方法 | |
| JP2619083B2 (ja) | 表示装置の駆動方法 | |
| JPH0748141B2 (ja) | 表示装置の駆動方法 | |
| JPH0748139B2 (ja) | 表示装置の駆動方法 | |
| JP2619001B2 (ja) | 表示装置の駆動方法 | |
| JPH1039835A (ja) | Ｅｌ表示装置 | |
| JP2533945B2 (ja) | 薄膜ｅｌ表示装置の駆動方法 | |
| JP2820944B2 (ja) | 表示装置の駆動方法および装置 | |
| JP2635787B2 (ja) | 薄膜ｅｌ表示装置の駆動方法 | |
| JP2892540B2 (ja) | 表示装置の駆動装置 | |
| JPH0748136B2 (ja) | 表示駆動方法 | |
| JP2664422B2 (ja) | 表示装置の駆動方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080524 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090524 Year of fee payment: 14 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090524 Year of fee payment: 14 |