JP2892540B2 - 表示装置の駆動装置 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、たとえば容量性フラッ
ト・マトリクスディスプレイパネル（以下、薄膜ＥＬ表
示装置と呼ぶ）などの表示装置の駆動装置に関する。

【０００２】

【従来の技術】図６は、一般的な薄膜ＥＬ表示装置の構
成を概略的に示すブロック図である。表示パネル１は薄
膜ＥＬ素子から成っている。この薄膜ＥＬ素子がたとえ
ば２重絶縁型薄膜ＥＬ素子の場合には、ガラス基板上に
帯状の透明電極を平行に配列し、この上に誘電物質を積
層し、さらにその上にＥＬ層を積層し、さらにその上に
誘電物質を積層して３層構造にし、その上に上記透明電
極と直交する方向に延びる帯状の背面電極を平行に配列
して構成される。

【０００３】上記表示パネル１では、薄膜ＥＬ素子の透
明電極がデータ側電極Ｘ１〜Ｘ８とされ、また薄膜ＥＬ
素子の背面電極が走査側電極Ｙ１〜Ｙ４とされている。

【０００４】データ側スイッチング回路２は、各データ
側電極Ｘ１〜Ｘ８に個別的に変調電圧として０Ｖ，１／
２ＶM またはＶM を印加するための回路であり、各デー
タ側電極Ｘ１〜Ｘ８に個別的に接続されたデータ側出力
ポート群３と、各データ側電極Ｘ１〜Ｘ８に対応する表
示データを受け入れ、その表示データに応じてデータ側
出力ポート群３をオン・オフさせる論理回路４とを有す
る。

【０００５】走査側スイッチング回路５は、各走査側電
極Ｙ１〜Ｙ４にその線順次に従って書込み電圧としてＶ
W1または−ＶW0（ＶW1＝ＶW0＋ＶMの関係を持つ。ただ
し薄膜ＥＬ素子の発光しきい値電圧をＶthとするときＶ
W1≧Ｖth，ＶW0≦Ｖth）を印加するための回路であり、
各走査側電極Ｙ１〜Ｙ４に個別的に接続された走査側出
力ポート群６と、走査側出力ポート群６を走査側電極Ｙ
１〜Ｙ４の線順次に従ってオン・オフさせる論理回路７
とを有する。

【０００６】駆動回路８は、一定の基準電圧ＶD から表
示パネル１駆動用の高電圧を発生させるための回路であ
り、データ側出力ポート群３に変調電圧１／２ＶM，ＶM
を供給するための変調駆動回路９と、走査側出力ポート
群６に書込み電圧ＶW1，−ＶW0を供給するための書込み
駆動回路１０とを有する。

【０００７】駆動論理回路１１は、２ビットの表示デー
タ信号［Ｄ１，Ｄ０］やデータ転送クロックＣＫ、水平
同期信号Ｈ、垂直同期信号Ｖなどの入力信号に基づい
て、表示パネル１の駆動に必要な各種のタイミング信号
を発生するための回路である。この駆動論理回路１１に
は上述した２ビットの表示データ信号［Ｄ１，Ｄ０］を
処理するデータ信号処理回路１２が含まれる。

【０００８】上述した薄膜ＥＬ表示装置の基本的な表示
駆動は、第１および第２の２つのフレームにわたる区間
を１周期とし、データ側電極Ｘ１〜Ｘ８には発光・中間
調・非発光を決める表示データに対応する変調電圧とし
て０Ｖ，１／２ＶMまたはＶMを与えるとともに、走査側
電極Ｙ１〜Ｙ４には第１フレームで書込み電圧ＶW1を、
また第２フレームで書込み電圧−ＶW0を線順次に与える
ことによって行われる。

【０００９】この表示動作によって、データ側電極Ｘ１
〜Ｘ８と走査側電極Ｙ１〜Ｙ４が交差する画素の部分
に、書込み電圧ＶW1または−ＶW0と変調電圧０Ｖ，１／
２ＶMまたはＶMの重畳効果あるいは相殺効果が生じ、画
素には実行電圧として発光しきい値電圧Ｖth以上の電圧
ＶW1あるいは発光しきい値電圧Ｖth以下の電圧−ＶW0が
印加され、これによって各画素が発光、中間調または非
発光の状態となり、所定の表示が得られる。したがっ
て、１つの画素に対しては、第１フレームと第２フレー
ムとでそれぞれ極性の反転した実効電圧が交互に印加さ
れ、２つのフレームを１周期として交流駆動が行われる
ことになる。

【００１０】図７は、上記薄膜ＥＬ表示装置の任意の画
素の駆動を示すタイミングチャートである。そのうち図
７（１）は走査側電極に印加される書込み電圧の波形図
を、図７（２）はデータ側電極に印加される変調電圧の
波形図を、図７（３）は輝度レベル０および３の表示駆
動時に画素に印加される実効電圧の波形図を、図７
（４）は輝度レベル２（中間調のうち輝度の高い方）の
表示駆動時の実行電圧の波形図を、図７（５）は輝度レ
ベル１（中間調のうち輝度の低い方）の表示駆動時の実
効電圧の波形図をそれぞれ示している。

【００１１】

【発明が解決しようとする課題】しかしながら、上述し
た従来の駆動方法によって階調表示を行う場合、表示デ
ータの間引きをしない全発光時に画素に印加される実効
電圧の波形が対称性を損なっているため、焼き付きによ
る表示品位の劣化が生じるという問題点があった。

【００１２】したがって、本発明の目的は、階調表示を
行う表示装置の駆動装置であって、焼き付きを起こすこ
との無い駆動装置を提供することである。

【００１３】

【課題を解決するための手段】本発明は、（ａ）互いに
交差する方向に配列した複数の走査側電極と複数のデー
タ側電極との間に誘電層を介在した表示装置の駆動装置
において、 （ｂ）複数桁から成る２進数階調表示データを導出する
表示データ出力手段と、 （ｃ）走査側電極に対を成す第１および第２フレーム毎
に相互に極性が反転する書込み電圧を線順次に走査して
印加し、第１フレームでは第１の書込み電圧ＶW1を有
し、第２フレームでは第２の書込み電圧−ＶW2を有し、 Ｖ0を第１電圧とし、ＶMを第２電圧とするとき、第１の
書込み電圧ＶW1は、 ＶW1 ＝ Ｖ0 ＋ ＶM であり、 第２の書込み電圧−ＶW2は、 −ＶW2 ＝ −（Ｖ0 ＋ １／２ＶM） である書込み駆動手段２５，３０と、 （ｄ）変調駆動手段２２，２９であって、 基準電圧ＶD を出力し、この基準電圧ＶDは、 ＶD ＝ １／２ＶM である電源と、 その電源の一方の出力端からの前記基準電圧ＶD を導出
するダイオード１６と、 ダイオード１６の出力に一端が接続されるコンデンサ１
９と、 ダイオード１６の入力とコンデンサ１９の他端との間に
接続される第１スイッチング素子１８と、 コンデンサ１９の前記他端と電源の他方の出力端との間
に接続される第２スイッチング素子１７とを有し、 コンデンサ１９の前記一端の出力電圧を、第１および第
２の各フレームでデータ側電極に選択的に与える変調駆
動手段２２，２９と、 （ｅ）表示データ出力手段からの表示データに応答する
間引き手段であって、 第１フレームでは、その表示データの前記複数桁のうち
予め定める桁分のデータＤ０に対応して第１および第２
スイッチング素子１８，１７を予め定めるオン・オフの
組合せで制御し、 第２フレームでは、その表示データの前記複数桁のうち
残余の桁分のデータＤ１に対応して第１および第２スイ
ッチング素子１８，１７を予め定めるオン・オフの組合
せで制御し、 これによって変調駆動手段２２，２９によって、第１の
フレームで、２種類の変調電圧０，ＶM を作成し、第２
のフレームで、２種類の変調電圧１／２ＶM，０を作成
して導出させる間引き手段とを含むことを特徴とする表
示装置の駆動装置である。

【００１４】

【作用】本発明に従えば、表示データを間引きしない全
発光時の画素への印加電圧の波形の正極性と負極性との
間の対称性が保たれるので、焼き付きによる表示品位の
劣化を抑えることができる。すなわち全発光時には、後
述の図４（３）に示されるように、正極性の電圧（Ｖ0
＋ＶM）と負極性の電圧−（Ｖ0＋ＶM）が画素の誘電層
に与えられて対称性が保たれる。さらに本発明に従え
ば、書込み電圧は、第１および第２フレームでは、第１
および第２の各書込み電圧ＶW1，ＶW2に書込み駆動手段
２５，３０によって設定され、これによって書込み駆動
手段２５，３０の構成をできるだけ簡略化することがで
きる。さらに本発明に従えば、変調駆動手段２２，２９
は、第１フレームにおいて２種類の変調電圧０，ＶMを
作成して導出し、第２フレームではさらに２種類の変調
電圧１／２ＶM，０を作成して導出することができるよ
うに構成され、間引き手段は、第１および第２の各フレ
ームにおいて、表示データを構成する２進数階調の複数
桁のうち、予め定める桁分（後述の実施例では下位桁の
ビット分［Ｄ０］）のデータに対応して、また第２フレ
ームでは、残余の桁分（後述の実施例では上位桁のビッ
ト分［Ｄ１］）のデータに対応して、変調駆動手段２
２，２９による各フレームにおける２種類の変調電圧の
選択を行うので、このことによってもまた、論理演算を
単純化し、構成の簡略化を図ることができる。さらに本
発明によれば、変調駆動手段２２，２９は、第３の電圧
ＶDを出力する電源と、ダイオード１６と、コンデンサ
１９と、第１スイッチング素子１８と、第２スイッチン
グ素子１７とによって構成されるので、このことによっ
てもまた構成の簡略化を図ることができる。

【００１５】

【実施例】図１は、本発明の一実施例である薄膜ＥＬ表
示装置の概略的な構成を示すブロック図である。その概
略的な構成は図６に示した一般的な薄膜ＥＬ表示装置の
場合とほぼ同一である。すなわち、表示パネル２１は２
重絶縁型薄膜ＥＬ素子から成っており、この薄膜ＥＬ素
子はガラス基板上に帯状の透明電極を平行に配列し、こ
の上に誘電物質を積層し、さらにその上にＥＬ層を積層
し、さらにその上に誘電物質を積層して３層構造にし、
その上に透明電極と直交する方向に延びる帯状の背面電
極を平行に配列して構成されている。

【００１６】表示パネル２１では、薄膜ＥＬ素子の透明
電極がデータ側電極ｘ１〜ｘ８とされ、また薄膜ＥＬ素
子の背面電極が走査側電極ｙ１〜ｙ４とされる。

【００１７】データ側スイッチング回路２２は、各デー
タ側電極ｘ１〜ｘ８に個別的に変調電圧として０Ｖ，１
／２ＶMまたはＶMを印加するための回路であり、各デー
タ側電極ｘ１〜ｘ８に個別的に接続されたデータ側出力
ポート群２３と、各データ側電極ｘ１〜ｘ８に対応する
表示データＤを受け入れ、その表示データＤに応じてデ
ータ側出力ポート群２３をオン・オフさせる論理回路２
４とを有する。

【００１８】走査側スイッチング回路２５は、各走査側
電極ｙ１〜ｙ４にその線順次に従って書込み電圧として
ＶW1または−ＶW2（ＶW1＝ＶW0＋ＶM ，ＶW1≧Ｖth，−
ＶW2＝−（ＶW0＋１／２ＶM），ＶW2≦Ｖth）を印加す
るための回路であり、各走査側電極ｙ１〜ｙ４に個別的
に接続された走査側出力ポート群２６と、走査側出力ポ
ート群２６を走査側電極ｙ１〜ｙ４の線順次に従ってオ
ン・オフさせる論理回路２７とを有する。

【００１９】駆動回路２８は、一定の基準電圧ＶD から
表示パネル２１駆動用の高電圧を発生させるための回路
であり、データ側出力ポート群２３に変調電圧１／２Ｖ
M，ＶMを供給するための変調電圧駆動回路２９と、走査
側出力ポート群２６に書込み電圧ＶWI，−ＶW2を供給す
るための書込み駆動回路３０とを有する。

【００２０】駆動論理回路３１は、表示データ出力手段
からの２ビットの表示データ信号［Ｄ１，Ｄ０］、なら
びにデータ転送クロックＣＫ、水平同期信号Ｈ、および
垂直同期信号Ｖなどの入力信号に基づいて、表示パネル
２１の駆動に必要な各種のタイミング信号を発生するた
めの回路である。この駆動論理回路３１には、上述した
２ビットの表示データ信号［Ｄ１，Ｄ０］を処理するデ
ータ信号処理回路３２が含まれる。２ビットの表示デー
タ信号［Ｄ１，Ｄ０］は、その状態に応じて表１に示す
ように４階調の輝度レベルを指定するように対応付けが
なされている。

【００２１】図２は、上記データ信号処理回路３２の構
成を示す電気回路図である。ＡＮＤゲート１２は、上記
表示データ信号［Ｄ１，Ｄ０］の下位ビット信号Ｄ０と
フレーム反転信号ＰＮＦとを２入力とし、他のＡＮＤゲ
ート１３は表示データ信号［Ｄ１，Ｄ０］の上位ビット
信号Ｄ１とフレーム反転信号ＰＮＦをインバータ１４で
反転した信号とを２入力とする。またＯＲゲート１５
は、上記各ＡＮＤゲート１２，１３の出力を２入力と
し、その出力が図１のデータ側スイッチング回路２２の
論理回路２４へ表示データＤとして与えられる。ここで
は、第１フレームと第２フレームとで駆動の１周期が構
成され、上記フレーム反転信号ＰＮＦは、第１フレーム
においてハイレベル（以下、Ｈレベルと略称する）とな
り、第２フレームにおいてローレベル（以下、Ｌレベル
と略称する）となる信号として与えられる。

【００２２】

【表１】

【００２３】図３は、上述した変調駆動回路２９の変調
電圧発生機能部の構成を示す電気回路図である。基準電
圧ＶD （＝１／２ＶM）の入力端子ＩＮは、ダイオード
１６を介して出力端子ＯＵＴに接続されており、また入
力端子ＩＮとグランド間には２つのトランジスタ１７，
１８が直列に接続されている。さらに、２つのトランジ
スタ１７，１８の接続点と出力端子ＯＵＴとの間には、
コンデンサ１９が接続されている。トランジスタ１７の
ゲートには、これをオン・オフ制御する信号ＭＶＤが、
またもう一方のトランジスタ１８のゲートにはこれをオ
ン・オフ制御する信号ＭＶＵがＡＮＤゲート２０を介し
てそれぞれ与えられる。ＡＮＤゲート２０の他の１入力
としてＰＮＦ信号が与えられる。信号ＭＶＤ，ＭＶＵ
は、１走査期間を周期とするパルスである。

【００２４】図４は、上記薄膜ＥＬ表示装置の任意の画
素の駆動を示すタイミングチャートである。そのうち図
４（１）は走査側電極に印加される書込み電圧の波形図
を示し、図４（２）はデータ側電極に印加される変調電
圧の波形図を示し、図４（３）は輝度レベル０および３
の表示駆動時に画素に印加される実行電圧の波形図を示
し、図４（４）は輝度レベル２（中間調のうち輝度の高
い方）の表示駆動時の実効電圧の波形図を示し、図４
（５）は輝度レベル１（中間調のうち輝度の低い方）の
表示駆動時の実効電圧の波形図を示している。

【００２５】図５は、上述した変調駆動回路２９の駆動
を示すタイミングチャートである。そのうち図５（１）
はＭＶＤ信号の波形図を示し、図５（２）はＰＮＦ信号
の波形図を示し、図５（３）はＭＶＵ信号の波形図を示
し、図５（４）はＡＮＤゲード２０の出力信号の波形図
を示し、図５（５）は変調駆動回路２９から出力される
変調電圧の波形図を示している。

【００２６】次に図４および図５のタイミングチャート
を参照して、図１の薄膜ＥＬ表示装置による４階調表示
駆動の動作を説明する。

【００２７】図４（１）に示すように、走査側電極ｙ１
〜ｙ４にはその線順次に従って第１フレームでは書込み
電圧ＶW1（＝ＶW0＋ＶM）が印加され、第２フレームで
は書込み電圧−ＶW2（＝−（ＶW0＋１／２ＶM））が印
加される。

【００２８】一方、データ側電極ｘ１〜ｘ８には、表示
データＤに応じて第１フレームでは下位ビット信号［Ｄ
０］のＨレベルに対応して０Ｖ、またはＬレベルに対応
してＶM が印加され、第２フレームでは上位ビット信号
［Ｄ１］のＬレベルに対応して０Ｖ、またはＨレベルに
対応して１／２ＶM が印加される。第１フレームにおけ
る変調電圧ＶM および第２フレームにおける変調電圧１
／２ＶM は、変調駆動回路２９から以下のようにして供
給される。

【００２９】図５（１）に示すように、各走査期間の初
めの短い期間にＭＶＤ信号がＨとなりトランジスタ１７
がオンとなるため、この期間にコンデンサ１９に１／２
ＶM分の充電が行われ、これに引き続く走査期間の残り
の全期間ではＭＶＤ信号がＬとなり、ＭＶＵ信号は図５
（３）に示すようにＨとなる。したがって、図５（２）
に示すようにＰＮＦ信号がＨとなる第１フレームではＡ
ＮＤゲート２０の出力は図５（４）に示すようにＨとな
り、トランジスタ１８がオンとなってコンデンサ１９の
トランジスタ１７，１８との接続点側の電位が１／２Ｖ
Mとなり、このとき変調駆動回路２９の出力は図５
（５）に示すようにＶMとなる。

【００３０】一方、図５（２）に示すようにＰＮＦ信号
がＬとなる第２フレームではＭＶＵ信号に関係なくＡＮ
Ｄゲート２０の出力は図５（４）に示すようにＬとな
り、トランジスタ１８はオフの状態を保つため、このと
き変調駆動回路２９の出力は図５（５）に示すように１
／２ＶMとなる。

【００３１】また、駆動論理回路３１のデータ信号処理
回路３２では、入力されてくる２ビットの表示データ信
号［Ｄ１，Ｄ０］が次のようにして１ビットの表示デー
タＤに変換される。

【００３２】まず表示データ信号［Ｄ１，Ｄ０］が輝度
レベル０（非発光）に相当する［Ｌ，Ｌ］であるとき、
ＡＮＤゲート１２，１３の各出力はともにＬレベルとな
り、したがってＯＲゲート１５の出力、つまり表示デー
タＤは第１フレームおよび第２フレームのいずれにおい
ても表１に示すようにＬレベルとなる。表示データ信号
［Ｄ１，Ｄ０］が輝度レベル１（中間調のうち低輝度の
方）に相当する［Ｈ，Ｌ］であるとき、ＡＮＤゲート１
２の出力は第１フレームおよび第２フレームのいずれに
おいてもＬレベルとなり、ＡＮＤゲート１３の出力は第
２フレームにおいてのみＨレベルとなり、したがって表
示データＤは表１に示すように第１フレームにおいてＬ
レベル、第２フレームにおいてＨレベルとなる。表示デ
ータ信号［Ｄ１，Ｄ０］が輝度レベル２（中間調のうち
高輝度の方）に相当する［Ｌ，Ｈ］であるとき、ＡＮＤ
ゲート１２の出力は第１フレームにおいてのみＨレベル
となる一方、ＡＮＤゲート１３の出力は第１フレームお
よび第２フレームのいずれにおいてもＬレベルとなり、
したがって表示データＤは表１に示すように第１フレー
ムにおいてＨレベル、第２フレームにおいてＬレベルと
なる。表示データ信号［Ｄ１，Ｄ０］が輝度レベル３
（全発光）に相当する［Ｈ，Ｈ］であるとき、ＡＮＤゲ
ート１２の出力は第１フレームにおいてのみＨレベルと
なる一方、ＡＮＤゲート１３の出力は第２フレームにお
いてのみＨレベルとなり、したがって表示データＤは、
表１に示すように、第１フレームおよび第２フレームの
いずれにおいてもＨレベルとなる。

【００３３】データ側スイッチング回路２２の論理回路
２４では、上記表示データＤに応じてデータ側出力ポー
ト群２３のオン・オフが制御される。すなわち、第１フ
レームにおいては、表示データＤがＨレベルのときデー
タ側電極ｘ１〜ｘ８に印加する変調電圧として０Ｖが選
択され（図４（２）では実線で示す）、表示データＤが
Ｌレベルのとき変調電圧として１／２ＶMが選択される
（図４（２）では破線で示す）。一方、第２フレームに
おいては、表示データＤがＨレベルのとき変調電圧とし
て１／２ＶMが選択され（図４（２）では実線で示
す）、表示データＤがＬレベルのとき変調電圧として０
Ｖが選択される（図４（２）では破線で示す）。図４
（２）に破線で示す表示データＤがＬレベルの場合に対
応する変調電圧は、図４（１）に示す書込み電圧ＶW1，
−ＶW2と相殺するように作用する変調電圧であり、０１
表示（発光か非発光かの２段階表示）の場合の非発光に
対応する変調電圧である。逆に図４（２）に実線で示す
表示データＤがＨレベルの場合に対応する変調電圧は、
書込み電圧ＶW1，−ＶW2に重畳するように作用する変調
電圧であり、０１表示の場合の発光に対応する変調電圧
である。

【００３４】画素に印加される実効電圧は、その画素に
対応する走査側電極に印加される書込み電圧ＶW1，−Ｖ
W2（図４（１））とその画素に対応するデータ側電極に
印加される変調電圧０Ｖ，１／２ＶM ，ＶM の差分であ
り、図４（３）に示す波形となる（図４（３）ではデー
タ側電極を基準として実効電圧の極性を与えている）。
すなわち、図４（３）において実線は輝度レベル３（全
発光）の場合を示し、破線は輝度レベル０（非発光）の
場合を示している。

【００３５】上述したように、輝度レベル２の表示の場
合には第１フレームにおいて表示データＤはＨレベル
（したがって変調電圧は０Ｖ）、第２フレームにおいて
表示データＤはＬレベル（したがって変調電圧は０Ｖ）
であるから、画素に印加される実効電圧は図４（４）に
示すように、第１フレームでは全発光に相当する電圧Ｖ
W1（＝ＶW0＋ＶM）となり、第２フレームでは非発光に
相当する電圧−ＶW2（＝−（ＶW0＋１／２ＶM））とな
る。すなわち、全発光の表示データ信号［Ｄ１，Ｄ０］
を第２フレームでカットして間引きをしたのと同等の表
示駆動が行われることになる。

【００３６】また、輝度レベル１の表示の場合には、第
１フレームにおいて表示データＤはＬレベル（したがっ
て変調電圧はＶM）、第２フレームにおいて表示データ
ＤはＨレベル（したがって変調電圧は１／２ＶM）であ
るから、実効電圧は図４（５）に示すように第１フレー
ムでは非発光に相当する電圧ＶW0となり、第２フレーム
では全発光に相当する電圧−（ＶW2＋１／２ＶM）とな
る。すなわち、全発光の表示データ信号［Ｄ１，Ｄ０］
を第１フレームでカットして間引きをしたのと同等の表
示駆動が行われることになる。

【００３７】図４（４）と図４（５）とを比較して明ら
かなように、第１フレームと第２フレームとを合わせた
１周期の間に画素に印加される実効電圧は、輝度レベル
１の表示の場合に比べて輝度レベル２の表示の場合の方
が大きくなる。すなわち、中間調が２段階に分けて表示
されることになり、全体として４階調の表示が行われる
ことになる。

【００３８】なお、この実施例では薄膜ＥＬ表示装置に
よる階調表示の場合について示したが、これに限らず液
晶表示装置などの他の表示装置についても同様に適用で
きる。

【００３９】

【発明の効果】以上のように、本発明の表示装置の駆動
装置によれば、互いに交差する方向に配列した複数の走
査側電極と複数のデータ側電極との間に誘電層を介在さ
せ、データ側電極には表示データに応じた変調電圧を印
加し、走査側電極には正極性または負極性の書込み電圧
を線順次に印加して、前記誘電層から成る画素を発光さ
せる表示装置を、表示データを間引きするとともに、フ
レーム毎に振幅の異なる複数種類の変調電圧を印加する
ことにより交流駆動を行って、前記画素に多段階にわた
って輝度の異なる階調表示を行わせる場合に、表示デー
タを間引きしない全発光時の画素への印加電圧の波形
が、正極性の波形と負極性の波形との間で対称性を保つ
ように書込み電圧の振幅が設定されるので、焼き付きに
よる表示品位の劣化を抑えることができる。特に本発明
によれば、全発光時の画素の誘電層の印加電圧の波形
は、正極性で電圧（Ｖ0＋ＶM）が与えられ、負極性では
電圧−（Ｖ0＋ＶM）が与えられて対称性が保たれ、した
がって上述のように焼き付きによる表示品位の劣化を抑
えることができる。さらに本発明によれば、書込み駆動
手段２５，３０は、第１および第２の各フレームでは、
第１および第２の書込み電圧ＶW1（＝Ｖ0＋ＶM），ＶW2
（＝−（Ｖ0＋１／２ＶM））を有する書込み電圧を出力
し、これによって書込み駆動手段２５，３０の構成を簡
略化することができ、さらに間引き手段は、第１および
第２の各フレームでは、複数桁から成る２進数階調表示
データを構成する予め定める桁分、および残余の桁分の
各データに対応して、変調駆動手段２２，２９によって
各フレーム毎に２種類の変調電圧０，ＶM；１／２ＶM，
０を作成して導出させるように構成され、このように第
１および第２フレームでは、変調駆動手段２２，２９は
２種類の変調電圧を上述のように作成すればよいので、
このことによってもまた構成が簡略化されることにな
る。さらに本発明によれば、変調駆動手段２２，２９
は、第３の電圧ＶDを出力する電源と、ダイオード１
６、コンデンサ１９と、第１スイッチング素子１８と、
第２スイッチング素子１７とによって構成され、このこ
とによってもまた構成の簡略化を図ることができる。

【図面の簡単な説明】

【図１】本発明の一実施例である駆動装置が実施される
薄膜ＥＬ表示装置の概略的な構成を示すブロック図であ
る。

【図２】その薄膜ＥＬ表示装置の駆動論理回路に含まれ
るデータ信号処理回路の構成を示す電気回路図である。

【図３】その薄膜ＥＬ表示装置の変調駆動回路の構成を
示す電気回路図である。

【図４】その薄膜ＥＬ表示装置の任意の画素の４階調表
示駆動を示すタイミングチャートである。

【図５】その４階調表示駆動における変調駆動回路の動
作を示すタイミングチャートである。

【図６】従来の駆動方法が適用される薄膜ＥＬ表示装置
の概略的な構成を示すブロック図である。

【図７】その薄膜ＥＬ表示装置の任意の４階調表示駆動
を示すタイミングチャートである。

【符号の説明】

２１ 表示パネル ２２ データ側スイッチング回路 ２３ データ側出力ポート群 ２４ 論理回路 ２５ 走査側スイッチング回路 ２６ 走査側出力ポート群 ２７ 論理回路 ２８ 駆動回路 ２９ 変調駆動回路 ３０ 書込み駆動回路 ３１ 駆動論理回路 ３２ データ信号処理回路

Claims (1)

(57)【特許請求の範囲】
1. 【請求項１】 （ａ）互いに交差する方向に配列した複
   数の走査側電極と複数のデータ側電極との間に誘電層を
   介在した表示装置の駆動装置において、 （ｂ）複数桁から成る２進数階調表示データを導出する
   表示データ出力手段と、 （ｃ）走査側電極に対を成す第１および第２フレーム毎
   に相互に極性が反転する書込み電圧を線順次に走査して
   印加し、第１フレームでは第１の書込み電圧ＶW1を有
   し、第２フレームでは第２の書込み電圧−ＶW2を有し、 Ｖ0を第１電圧とし、ＶMを第２電圧とするとき、第１の
   書込み電圧ＶW1は、 ＶW1 ＝ Ｖ0 ＋ ＶM であり、 第２の書込み電圧−ＶW2は、 −ＶW2 ＝ −（Ｖ0 ＋ １／２ＶM） である書込み駆動手段と、 （ｄ）変調駆動手段であって、 基準電圧ＶD を出力し、この基準電圧ＶDは、 ＶD ＝ １／２ＶM である電源と、 その電源の一方の出力端からの前記基準電圧ＶD を導出
   するダイオードと、 ダイオードの出力に一端が接続されるコンデンサと、 ダイオードの入力とコンデンサの他端との間に接続され
   る第１スイッチング素子と、 コンデンサの前記他端と電源の他方の出力端との間に接
   続される第２スイッチング素子とを有し、 コンデンサの前記一端の出力電圧を、第１および第２の
   各フレームでデータ側電極に選択的に与える変調駆動手
   段と、 （ｅ）表示データ出力手段からの表示データに応答する
   間引き手段であって、 第１フレームでは、その表示データの前記複数桁のうち
   予め定める桁分のデータＤ０に対応して第１および第２
   スイッチング素子を予め定めるオン・オフの組合せで制
   御し、 第２フレームでは、その表示データの前記複数桁のうち
   残余の桁分のデータＤ１に対応して第１および第２スイ
   ッチング素子を予め定めるオン・オフの組合せで制御
   し、 これによって変調駆動手段によって、第１のフレーム
   で、２種類の変調電圧０，ＶM を作成し、第２のフレー
   ムで、２種類の変調電圧１／２ＶM ，０を作成して導出
   させる間引き手段とを含むことを特徴とする表示装置の
   駆動装置。