JP2892540B2 - 表示装置の駆動装置 - Google Patents
表示装置の駆動装置Info
- Publication number
- JP2892540B2 JP2892540B2 JP569892A JP569892A JP2892540B2 JP 2892540 B2 JP2892540 B2 JP 2892540B2 JP 569892 A JP569892 A JP 569892A JP 569892 A JP569892 A JP 569892A JP 2892540 B2 JP2892540 B2 JP 2892540B2
- Authority
- JP
- Japan
- Prior art keywords
- frame
- voltage
- data
- display
- modulation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Control Of El Displays (AREA)
Description
【0001】
【産業上の利用分野】本発明は、たとえば容量性フラッ
ト・マトリクスディスプレイパネル(以下、薄膜EL表
示装置と呼ぶ)などの表示装置の駆動装置に関する。
ト・マトリクスディスプレイパネル(以下、薄膜EL表
示装置と呼ぶ)などの表示装置の駆動装置に関する。
【0002】
【従来の技術】図6は、一般的な薄膜EL表示装置の構
成を概略的に示すブロック図である。表示パネル1は薄
膜EL素子から成っている。この薄膜EL素子がたとえ
ば2重絶縁型薄膜EL素子の場合には、ガラス基板上に
帯状の透明電極を平行に配列し、この上に誘電物質を積
層し、さらにその上にEL層を積層し、さらにその上に
誘電物質を積層して3層構造にし、その上に上記透明電
極と直交する方向に延びる帯状の背面電極を平行に配列
して構成される。
成を概略的に示すブロック図である。表示パネル1は薄
膜EL素子から成っている。この薄膜EL素子がたとえ
ば2重絶縁型薄膜EL素子の場合には、ガラス基板上に
帯状の透明電極を平行に配列し、この上に誘電物質を積
層し、さらにその上にEL層を積層し、さらにその上に
誘電物質を積層して3層構造にし、その上に上記透明電
極と直交する方向に延びる帯状の背面電極を平行に配列
して構成される。
【0003】上記表示パネル1では、薄膜EL素子の透
明電極がデータ側電極X1〜X8とされ、また薄膜EL
素子の背面電極が走査側電極Y1〜Y4とされている。
明電極がデータ側電極X1〜X8とされ、また薄膜EL
素子の背面電極が走査側電極Y1〜Y4とされている。
【0004】データ側スイッチング回路2は、各データ
側電極X1〜X8に個別的に変調電圧として0V,1/
2VM またはVM を印加するための回路であり、各デー
タ側電極X1〜X8に個別的に接続されたデータ側出力
ポート群3と、各データ側電極X1〜X8に対応する表
示データを受け入れ、その表示データに応じてデータ側
出力ポート群3をオン・オフさせる論理回路4とを有す
る。
側電極X1〜X8に個別的に変調電圧として0V,1/
2VM またはVM を印加するための回路であり、各デー
タ側電極X1〜X8に個別的に接続されたデータ側出力
ポート群3と、各データ側電極X1〜X8に対応する表
示データを受け入れ、その表示データに応じてデータ側
出力ポート群3をオン・オフさせる論理回路4とを有す
る。
【0005】走査側スイッチング回路5は、各走査側電
極Y1〜Y4にその線順次に従って書込み電圧としてV
W1または−VW0(VW1=VW0+VMの関係を持つ。ただ
し薄膜EL素子の発光しきい値電圧をVthとするときV
W1≧Vth,VW0≦Vth)を印加するための回路であり、
各走査側電極Y1〜Y4に個別的に接続された走査側出
力ポート群6と、走査側出力ポート群6を走査側電極Y
1〜Y4の線順次に従ってオン・オフさせる論理回路7
とを有する。
極Y1〜Y4にその線順次に従って書込み電圧としてV
W1または−VW0(VW1=VW0+VMの関係を持つ。ただ
し薄膜EL素子の発光しきい値電圧をVthとするときV
W1≧Vth,VW0≦Vth)を印加するための回路であり、
各走査側電極Y1〜Y4に個別的に接続された走査側出
力ポート群6と、走査側出力ポート群6を走査側電極Y
1〜Y4の線順次に従ってオン・オフさせる論理回路7
とを有する。
【0006】駆動回路8は、一定の基準電圧VD から表
示パネル1駆動用の高電圧を発生させるための回路であ
り、データ側出力ポート群3に変調電圧1/2VM,VM
を供給するための変調駆動回路9と、走査側出力ポート
群6に書込み電圧VW1,−VW0を供給するための書込み
駆動回路10とを有する。
示パネル1駆動用の高電圧を発生させるための回路であ
り、データ側出力ポート群3に変調電圧1/2VM,VM
を供給するための変調駆動回路9と、走査側出力ポート
群6に書込み電圧VW1,−VW0を供給するための書込み
駆動回路10とを有する。
【0007】駆動論理回路11は、2ビットの表示デー
タ信号[D1,D0]やデータ転送クロックCK、水平
同期信号H、垂直同期信号Vなどの入力信号に基づい
て、表示パネル1の駆動に必要な各種のタイミング信号
を発生するための回路である。この駆動論理回路11に
は上述した2ビットの表示データ信号[D1,D0]を
処理するデータ信号処理回路12が含まれる。
タ信号[D1,D0]やデータ転送クロックCK、水平
同期信号H、垂直同期信号Vなどの入力信号に基づい
て、表示パネル1の駆動に必要な各種のタイミング信号
を発生するための回路である。この駆動論理回路11に
は上述した2ビットの表示データ信号[D1,D0]を
処理するデータ信号処理回路12が含まれる。
【0008】上述した薄膜EL表示装置の基本的な表示
駆動は、第1および第2の2つのフレームにわたる区間
を1周期とし、データ側電極X1〜X8には発光・中間
調・非発光を決める表示データに対応する変調電圧とし
て0V,1/2VMまたはVMを与えるとともに、走査側
電極Y1〜Y4には第1フレームで書込み電圧VW1を、
また第2フレームで書込み電圧−VW0を線順次に与える
ことによって行われる。
駆動は、第1および第2の2つのフレームにわたる区間
を1周期とし、データ側電極X1〜X8には発光・中間
調・非発光を決める表示データに対応する変調電圧とし
て0V,1/2VMまたはVMを与えるとともに、走査側
電極Y1〜Y4には第1フレームで書込み電圧VW1を、
また第2フレームで書込み電圧−VW0を線順次に与える
ことによって行われる。
【0009】この表示動作によって、データ側電極X1
〜X8と走査側電極Y1〜Y4が交差する画素の部分
に、書込み電圧VW1または−VW0と変調電圧0V,1/
2VMまたはVMの重畳効果あるいは相殺効果が生じ、画
素には実行電圧として発光しきい値電圧Vth以上の電圧
VW1あるいは発光しきい値電圧Vth以下の電圧−VW0が
印加され、これによって各画素が発光、中間調または非
発光の状態となり、所定の表示が得られる。したがっ
て、1つの画素に対しては、第1フレームと第2フレー
ムとでそれぞれ極性の反転した実効電圧が交互に印加さ
れ、2つのフレームを1周期として交流駆動が行われる
ことになる。
〜X8と走査側電極Y1〜Y4が交差する画素の部分
に、書込み電圧VW1または−VW0と変調電圧0V,1/
2VMまたはVMの重畳効果あるいは相殺効果が生じ、画
素には実行電圧として発光しきい値電圧Vth以上の電圧
VW1あるいは発光しきい値電圧Vth以下の電圧−VW0が
印加され、これによって各画素が発光、中間調または非
発光の状態となり、所定の表示が得られる。したがっ
て、1つの画素に対しては、第1フレームと第2フレー
ムとでそれぞれ極性の反転した実効電圧が交互に印加さ
れ、2つのフレームを1周期として交流駆動が行われる
ことになる。
【0010】図7は、上記薄膜EL表示装置の任意の画
素の駆動を示すタイミングチャートである。そのうち図
7(1)は走査側電極に印加される書込み電圧の波形図
を、図7(2)はデータ側電極に印加される変調電圧の
波形図を、図7(3)は輝度レベル0および3の表示駆
動時に画素に印加される実効電圧の波形図を、図7
(4)は輝度レベル2(中間調のうち輝度の高い方)の
表示駆動時の実行電圧の波形図を、図7(5)は輝度レ
ベル1(中間調のうち輝度の低い方)の表示駆動時の実
効電圧の波形図をそれぞれ示している。
素の駆動を示すタイミングチャートである。そのうち図
7(1)は走査側電極に印加される書込み電圧の波形図
を、図7(2)はデータ側電極に印加される変調電圧の
波形図を、図7(3)は輝度レベル0および3の表示駆
動時に画素に印加される実効電圧の波形図を、図7
(4)は輝度レベル2(中間調のうち輝度の高い方)の
表示駆動時の実行電圧の波形図を、図7(5)は輝度レ
ベル1(中間調のうち輝度の低い方)の表示駆動時の実
効電圧の波形図をそれぞれ示している。
【0011】
【発明が解決しようとする課題】しかしながら、上述し
た従来の駆動方法によって階調表示を行う場合、表示デ
ータの間引きをしない全発光時に画素に印加される実効
電圧の波形が対称性を損なっているため、焼き付きによ
る表示品位の劣化が生じるという問題点があった。
た従来の駆動方法によって階調表示を行う場合、表示デ
ータの間引きをしない全発光時に画素に印加される実効
電圧の波形が対称性を損なっているため、焼き付きによ
る表示品位の劣化が生じるという問題点があった。
【0012】したがって、本発明の目的は、階調表示を
行う表示装置の駆動装置であって、焼き付きを起こすこ
との無い駆動装置を提供することである。
行う表示装置の駆動装置であって、焼き付きを起こすこ
との無い駆動装置を提供することである。
【0013】
【課題を解決するための手段】本発明は、(a)互いに
交差する方向に配列した複数の走査側電極と複数のデー
タ側電極との間に誘電層を介在した表示装置の駆動装置
において、 (b)複数桁から成る2進数階調表示データを導出する
表示データ出力手段と、 (c)走査側電極に対を成す第1および第2フレーム毎
に相互に極性が反転する書込み電圧を線順次に走査して
印加し、第1フレームでは第1の書込み電圧VW1を有
し、第2フレームでは第2の書込み電圧−VW2を有し、 V0を第1電圧とし、VMを第2電圧とするとき、第1の
書込み電圧VW1は、 VW1 = V0 + VM であり、 第2の書込み電圧−VW2は、 −VW2 = −(V0 + 1/2VM) である書込み駆動手段25,30と、 (d)変調駆動手段22,29であって、 基準電圧VD を出力し、この基準電圧VDは、 VD = 1/2VM である電源と、 その電源の一方の出力端からの前記基準電圧VD を導出
するダイオード16と、 ダイオード16の出力に一端が接続されるコンデンサ1
9と、 ダイオード16の入力とコンデンサ19の他端との間に
接続される第1スイッチング素子18と、 コンデンサ19の前記他端と電源の他方の出力端との間
に接続される第2スイッチング素子17とを有し、 コンデンサ19の前記一端の出力電圧を、第1および第
2の各フレームでデータ側電極に選択的に与える変調駆
動手段22,29と、 (e)表示データ出力手段からの表示データに応答する
間引き手段であって、 第1フレームでは、その表示データの前記複数桁のうち
予め定める桁分のデータD0に対応して第1および第2
スイッチング素子18,17を予め定めるオン・オフの
組合せで制御し、 第2フレームでは、その表示データの前記複数桁のうち
残余の桁分のデータD1に対応して第1および第2スイ
ッチング素子18,17を予め定めるオン・オフの組合
せで制御し、 これによって変調駆動手段22,29によって、第1の
フレームで、2種類の変調電圧0,VM を作成し、第2
のフレームで、2種類の変調電圧1/2VM,0を作成
して導出させる間引き手段とを含むことを特徴とする表
示装置の駆動装置である。
交差する方向に配列した複数の走査側電極と複数のデー
タ側電極との間に誘電層を介在した表示装置の駆動装置
において、 (b)複数桁から成る2進数階調表示データを導出する
表示データ出力手段と、 (c)走査側電極に対を成す第1および第2フレーム毎
に相互に極性が反転する書込み電圧を線順次に走査して
印加し、第1フレームでは第1の書込み電圧VW1を有
し、第2フレームでは第2の書込み電圧−VW2を有し、 V0を第1電圧とし、VMを第2電圧とするとき、第1の
書込み電圧VW1は、 VW1 = V0 + VM であり、 第2の書込み電圧−VW2は、 −VW2 = −(V0 + 1/2VM) である書込み駆動手段25,30と、 (d)変調駆動手段22,29であって、 基準電圧VD を出力し、この基準電圧VDは、 VD = 1/2VM である電源と、 その電源の一方の出力端からの前記基準電圧VD を導出
するダイオード16と、 ダイオード16の出力に一端が接続されるコンデンサ1
9と、 ダイオード16の入力とコンデンサ19の他端との間に
接続される第1スイッチング素子18と、 コンデンサ19の前記他端と電源の他方の出力端との間
に接続される第2スイッチング素子17とを有し、 コンデンサ19の前記一端の出力電圧を、第1および第
2の各フレームでデータ側電極に選択的に与える変調駆
動手段22,29と、 (e)表示データ出力手段からの表示データに応答する
間引き手段であって、 第1フレームでは、その表示データの前記複数桁のうち
予め定める桁分のデータD0に対応して第1および第2
スイッチング素子18,17を予め定めるオン・オフの
組合せで制御し、 第2フレームでは、その表示データの前記複数桁のうち
残余の桁分のデータD1に対応して第1および第2スイ
ッチング素子18,17を予め定めるオン・オフの組合
せで制御し、 これによって変調駆動手段22,29によって、第1の
フレームで、2種類の変調電圧0,VM を作成し、第2
のフレームで、2種類の変調電圧1/2VM,0を作成
して導出させる間引き手段とを含むことを特徴とする表
示装置の駆動装置である。
【0014】
【作用】本発明に従えば、表示データを間引きしない全
発光時の画素への印加電圧の波形の正極性と負極性との
間の対称性が保たれるので、焼き付きによる表示品位の
劣化を抑えることができる。すなわち全発光時には、後
述の図4(3)に示されるように、正極性の電圧(V0
+VM)と負極性の電圧−(V0+VM)が画素の誘電層
に与えられて対称性が保たれる。さらに本発明に従え
ば、書込み電圧は、第1および第2フレームでは、第1
および第2の各書込み電圧VW1,VW2に書込み駆動手段
25,30によって設定され、これによって書込み駆動
手段25,30の構成をできるだけ簡略化することがで
きる。さらに本発明に従えば、変調駆動手段22,29
は、第1フレームにおいて2種類の変調電圧0,VMを
作成して導出し、第2フレームではさらに2種類の変調
電圧1/2VM,0を作成して導出することができるよ
うに構成され、間引き手段は、第1および第2の各フレ
ームにおいて、表示データを構成する2進数階調の複数
桁のうち、予め定める桁分(後述の実施例では下位桁の
ビット分[D0])のデータに対応して、また第2フレ
ームでは、残余の桁分(後述の実施例では上位桁のビッ
ト分[D1])のデータに対応して、変調駆動手段2
2,29による各フレームにおける2種類の変調電圧の
選択を行うので、このことによってもまた、論理演算を
単純化し、構成の簡略化を図ることができる。さらに本
発明によれば、変調駆動手段22,29は、第3の電圧
VDを出力する電源と、ダイオード16と、コンデンサ
19と、第1スイッチング素子18と、第2スイッチン
グ素子17とによって構成されるので、このことによっ
てもまた構成の簡略化を図ることができる。
発光時の画素への印加電圧の波形の正極性と負極性との
間の対称性が保たれるので、焼き付きによる表示品位の
劣化を抑えることができる。すなわち全発光時には、後
述の図4(3)に示されるように、正極性の電圧(V0
+VM)と負極性の電圧−(V0+VM)が画素の誘電層
に与えられて対称性が保たれる。さらに本発明に従え
ば、書込み電圧は、第1および第2フレームでは、第1
および第2の各書込み電圧VW1,VW2に書込み駆動手段
25,30によって設定され、これによって書込み駆動
手段25,30の構成をできるだけ簡略化することがで
きる。さらに本発明に従えば、変調駆動手段22,29
は、第1フレームにおいて2種類の変調電圧0,VMを
作成して導出し、第2フレームではさらに2種類の変調
電圧1/2VM,0を作成して導出することができるよ
うに構成され、間引き手段は、第1および第2の各フレ
ームにおいて、表示データを構成する2進数階調の複数
桁のうち、予め定める桁分(後述の実施例では下位桁の
ビット分[D0])のデータに対応して、また第2フレ
ームでは、残余の桁分(後述の実施例では上位桁のビッ
ト分[D1])のデータに対応して、変調駆動手段2
2,29による各フレームにおける2種類の変調電圧の
選択を行うので、このことによってもまた、論理演算を
単純化し、構成の簡略化を図ることができる。さらに本
発明によれば、変調駆動手段22,29は、第3の電圧
VDを出力する電源と、ダイオード16と、コンデンサ
19と、第1スイッチング素子18と、第2スイッチン
グ素子17とによって構成されるので、このことによっ
てもまた構成の簡略化を図ることができる。
【0015】
【実施例】図1は、本発明の一実施例である薄膜EL表
示装置の概略的な構成を示すブロック図である。その概
略的な構成は図6に示した一般的な薄膜EL表示装置の
場合とほぼ同一である。すなわち、表示パネル21は2
重絶縁型薄膜EL素子から成っており、この薄膜EL素
子はガラス基板上に帯状の透明電極を平行に配列し、こ
の上に誘電物質を積層し、さらにその上にEL層を積層
し、さらにその上に誘電物質を積層して3層構造にし、
その上に透明電極と直交する方向に延びる帯状の背面電
極を平行に配列して構成されている。
示装置の概略的な構成を示すブロック図である。その概
略的な構成は図6に示した一般的な薄膜EL表示装置の
場合とほぼ同一である。すなわち、表示パネル21は2
重絶縁型薄膜EL素子から成っており、この薄膜EL素
子はガラス基板上に帯状の透明電極を平行に配列し、こ
の上に誘電物質を積層し、さらにその上にEL層を積層
し、さらにその上に誘電物質を積層して3層構造にし、
その上に透明電極と直交する方向に延びる帯状の背面電
極を平行に配列して構成されている。
【0016】表示パネル21では、薄膜EL素子の透明
電極がデータ側電極x1〜x8とされ、また薄膜EL素
子の背面電極が走査側電極y1〜y4とされる。
電極がデータ側電極x1〜x8とされ、また薄膜EL素
子の背面電極が走査側電極y1〜y4とされる。
【0017】データ側スイッチング回路22は、各デー
タ側電極x1〜x8に個別的に変調電圧として0V,1
/2VMまたはVMを印加するための回路であり、各デー
タ側電極x1〜x8に個別的に接続されたデータ側出力
ポート群23と、各データ側電極x1〜x8に対応する
表示データDを受け入れ、その表示データDに応じてデ
ータ側出力ポート群23をオン・オフさせる論理回路2
4とを有する。
タ側電極x1〜x8に個別的に変調電圧として0V,1
/2VMまたはVMを印加するための回路であり、各デー
タ側電極x1〜x8に個別的に接続されたデータ側出力
ポート群23と、各データ側電極x1〜x8に対応する
表示データDを受け入れ、その表示データDに応じてデ
ータ側出力ポート群23をオン・オフさせる論理回路2
4とを有する。
【0018】走査側スイッチング回路25は、各走査側
電極y1〜y4にその線順次に従って書込み電圧として
VW1または−VW2(VW1=VW0+VM ,VW1≧Vth,−
VW2=−(VW0+1/2VM),VW2≦Vth)を印加す
るための回路であり、各走査側電極y1〜y4に個別的
に接続された走査側出力ポート群26と、走査側出力ポ
ート群26を走査側電極y1〜y4の線順次に従ってオ
ン・オフさせる論理回路27とを有する。
電極y1〜y4にその線順次に従って書込み電圧として
VW1または−VW2(VW1=VW0+VM ,VW1≧Vth,−
VW2=−(VW0+1/2VM),VW2≦Vth)を印加す
るための回路であり、各走査側電極y1〜y4に個別的
に接続された走査側出力ポート群26と、走査側出力ポ
ート群26を走査側電極y1〜y4の線順次に従ってオ
ン・オフさせる論理回路27とを有する。
【0019】駆動回路28は、一定の基準電圧VD から
表示パネル21駆動用の高電圧を発生させるための回路
であり、データ側出力ポート群23に変調電圧1/2V
M,VMを供給するための変調電圧駆動回路29と、走査
側出力ポート群26に書込み電圧VWI,−VW2を供給す
るための書込み駆動回路30とを有する。
表示パネル21駆動用の高電圧を発生させるための回路
であり、データ側出力ポート群23に変調電圧1/2V
M,VMを供給するための変調電圧駆動回路29と、走査
側出力ポート群26に書込み電圧VWI,−VW2を供給す
るための書込み駆動回路30とを有する。
【0020】駆動論理回路31は、表示データ出力手段
からの2ビットの表示データ信号[D1,D0]、なら
びにデータ転送クロックCK、水平同期信号H、および
垂直同期信号Vなどの入力信号に基づいて、表示パネル
21の駆動に必要な各種のタイミング信号を発生するた
めの回路である。この駆動論理回路31には、上述した
2ビットの表示データ信号[D1,D0]を処理するデ
ータ信号処理回路32が含まれる。2ビットの表示デー
タ信号[D1,D0]は、その状態に応じて表1に示す
ように4階調の輝度レベルを指定するように対応付けが
なされている。
からの2ビットの表示データ信号[D1,D0]、なら
びにデータ転送クロックCK、水平同期信号H、および
垂直同期信号Vなどの入力信号に基づいて、表示パネル
21の駆動に必要な各種のタイミング信号を発生するた
めの回路である。この駆動論理回路31には、上述した
2ビットの表示データ信号[D1,D0]を処理するデ
ータ信号処理回路32が含まれる。2ビットの表示デー
タ信号[D1,D0]は、その状態に応じて表1に示す
ように4階調の輝度レベルを指定するように対応付けが
なされている。
【0021】図2は、上記データ信号処理回路32の構
成を示す電気回路図である。ANDゲート12は、上記
表示データ信号[D1,D0]の下位ビット信号D0と
フレーム反転信号PNFとを2入力とし、他のANDゲ
ート13は表示データ信号[D1,D0]の上位ビット
信号D1とフレーム反転信号PNFをインバータ14で
反転した信号とを2入力とする。またORゲート15
は、上記各ANDゲート12,13の出力を2入力と
し、その出力が図1のデータ側スイッチング回路22の
論理回路24へ表示データDとして与えられる。ここで
は、第1フレームと第2フレームとで駆動の1周期が構
成され、上記フレーム反転信号PNFは、第1フレーム
においてハイレベル(以下、Hレベルと略称する)とな
り、第2フレームにおいてローレベル(以下、Lレベル
と略称する)となる信号として与えられる。
成を示す電気回路図である。ANDゲート12は、上記
表示データ信号[D1,D0]の下位ビット信号D0と
フレーム反転信号PNFとを2入力とし、他のANDゲ
ート13は表示データ信号[D1,D0]の上位ビット
信号D1とフレーム反転信号PNFをインバータ14で
反転した信号とを2入力とする。またORゲート15
は、上記各ANDゲート12,13の出力を2入力と
し、その出力が図1のデータ側スイッチング回路22の
論理回路24へ表示データDとして与えられる。ここで
は、第1フレームと第2フレームとで駆動の1周期が構
成され、上記フレーム反転信号PNFは、第1フレーム
においてハイレベル(以下、Hレベルと略称する)とな
り、第2フレームにおいてローレベル(以下、Lレベル
と略称する)となる信号として与えられる。
【0022】
【表1】
【0023】図3は、上述した変調駆動回路29の変調
電圧発生機能部の構成を示す電気回路図である。基準電
圧VD (=1/2VM)の入力端子INは、ダイオード
16を介して出力端子OUTに接続されており、また入
力端子INとグランド間には2つのトランジスタ17,
18が直列に接続されている。さらに、2つのトランジ
スタ17,18の接続点と出力端子OUTとの間には、
コンデンサ19が接続されている。トランジスタ17の
ゲートには、これをオン・オフ制御する信号MVDが、
またもう一方のトランジスタ18のゲートにはこれをオ
ン・オフ制御する信号MVUがANDゲート20を介し
てそれぞれ与えられる。ANDゲート20の他の1入力
としてPNF信号が与えられる。信号MVD,MVU
は、1走査期間を周期とするパルスである。
電圧発生機能部の構成を示す電気回路図である。基準電
圧VD (=1/2VM)の入力端子INは、ダイオード
16を介して出力端子OUTに接続されており、また入
力端子INとグランド間には2つのトランジスタ17,
18が直列に接続されている。さらに、2つのトランジ
スタ17,18の接続点と出力端子OUTとの間には、
コンデンサ19が接続されている。トランジスタ17の
ゲートには、これをオン・オフ制御する信号MVDが、
またもう一方のトランジスタ18のゲートにはこれをオ
ン・オフ制御する信号MVUがANDゲート20を介し
てそれぞれ与えられる。ANDゲート20の他の1入力
としてPNF信号が与えられる。信号MVD,MVU
は、1走査期間を周期とするパルスである。
【0024】図4は、上記薄膜EL表示装置の任意の画
素の駆動を示すタイミングチャートである。そのうち図
4(1)は走査側電極に印加される書込み電圧の波形図
を示し、図4(2)はデータ側電極に印加される変調電
圧の波形図を示し、図4(3)は輝度レベル0および3
の表示駆動時に画素に印加される実行電圧の波形図を示
し、図4(4)は輝度レベル2(中間調のうち輝度の高
い方)の表示駆動時の実効電圧の波形図を示し、図4
(5)は輝度レベル1(中間調のうち輝度の低い方)の
表示駆動時の実効電圧の波形図を示している。
素の駆動を示すタイミングチャートである。そのうち図
4(1)は走査側電極に印加される書込み電圧の波形図
を示し、図4(2)はデータ側電極に印加される変調電
圧の波形図を示し、図4(3)は輝度レベル0および3
の表示駆動時に画素に印加される実行電圧の波形図を示
し、図4(4)は輝度レベル2(中間調のうち輝度の高
い方)の表示駆動時の実効電圧の波形図を示し、図4
(5)は輝度レベル1(中間調のうち輝度の低い方)の
表示駆動時の実効電圧の波形図を示している。
【0025】図5は、上述した変調駆動回路29の駆動
を示すタイミングチャートである。そのうち図5(1)
はMVD信号の波形図を示し、図5(2)はPNF信号
の波形図を示し、図5(3)はMVU信号の波形図を示
し、図5(4)はANDゲード20の出力信号の波形図
を示し、図5(5)は変調駆動回路29から出力される
変調電圧の波形図を示している。
を示すタイミングチャートである。そのうち図5(1)
はMVD信号の波形図を示し、図5(2)はPNF信号
の波形図を示し、図5(3)はMVU信号の波形図を示
し、図5(4)はANDゲード20の出力信号の波形図
を示し、図5(5)は変調駆動回路29から出力される
変調電圧の波形図を示している。
【0026】次に図4および図5のタイミングチャート
を参照して、図1の薄膜EL表示装置による4階調表示
駆動の動作を説明する。
を参照して、図1の薄膜EL表示装置による4階調表示
駆動の動作を説明する。
【0027】図4(1)に示すように、走査側電極y1
〜y4にはその線順次に従って第1フレームでは書込み
電圧VW1(=VW0+VM)が印加され、第2フレームで
は書込み電圧−VW2(=−(VW0+1/2VM))が印
加される。
〜y4にはその線順次に従って第1フレームでは書込み
電圧VW1(=VW0+VM)が印加され、第2フレームで
は書込み電圧−VW2(=−(VW0+1/2VM))が印
加される。
【0028】一方、データ側電極x1〜x8には、表示
データDに応じて第1フレームでは下位ビット信号[D
0]のHレベルに対応して0V、またはLレベルに対応
してVM が印加され、第2フレームでは上位ビット信号
[D1]のLレベルに対応して0V、またはHレベルに
対応して1/2VM が印加される。第1フレームにおけ
る変調電圧VM および第2フレームにおける変調電圧1
/2VM は、変調駆動回路29から以下のようにして供
給される。
データDに応じて第1フレームでは下位ビット信号[D
0]のHレベルに対応して0V、またはLレベルに対応
してVM が印加され、第2フレームでは上位ビット信号
[D1]のLレベルに対応して0V、またはHレベルに
対応して1/2VM が印加される。第1フレームにおけ
る変調電圧VM および第2フレームにおける変調電圧1
/2VM は、変調駆動回路29から以下のようにして供
給される。
【0029】図5(1)に示すように、各走査期間の初
めの短い期間にMVD信号がHとなりトランジスタ17
がオンとなるため、この期間にコンデンサ19に1/2
VM分の充電が行われ、これに引き続く走査期間の残り
の全期間ではMVD信号がLとなり、MVU信号は図5
(3)に示すようにHとなる。したがって、図5(2)
に示すようにPNF信号がHとなる第1フレームではA
NDゲート20の出力は図5(4)に示すようにHとな
り、トランジスタ18がオンとなってコンデンサ19の
トランジスタ17,18との接続点側の電位が1/2V
Mとなり、このとき変調駆動回路29の出力は図5
(5)に示すようにVMとなる。
めの短い期間にMVD信号がHとなりトランジスタ17
がオンとなるため、この期間にコンデンサ19に1/2
VM分の充電が行われ、これに引き続く走査期間の残り
の全期間ではMVD信号がLとなり、MVU信号は図5
(3)に示すようにHとなる。したがって、図5(2)
に示すようにPNF信号がHとなる第1フレームではA
NDゲート20の出力は図5(4)に示すようにHとな
り、トランジスタ18がオンとなってコンデンサ19の
トランジスタ17,18との接続点側の電位が1/2V
Mとなり、このとき変調駆動回路29の出力は図5
(5)に示すようにVMとなる。
【0030】一方、図5(2)に示すようにPNF信号
がLとなる第2フレームではMVU信号に関係なくAN
Dゲート20の出力は図5(4)に示すようにLとな
り、トランジスタ18はオフの状態を保つため、このと
き変調駆動回路29の出力は図5(5)に示すように1
/2VMとなる。
がLとなる第2フレームではMVU信号に関係なくAN
Dゲート20の出力は図5(4)に示すようにLとな
り、トランジスタ18はオフの状態を保つため、このと
き変調駆動回路29の出力は図5(5)に示すように1
/2VMとなる。
【0031】また、駆動論理回路31のデータ信号処理
回路32では、入力されてくる2ビットの表示データ信
号[D1,D0]が次のようにして1ビットの表示デー
タDに変換される。
回路32では、入力されてくる2ビットの表示データ信
号[D1,D0]が次のようにして1ビットの表示デー
タDに変換される。
【0032】まず表示データ信号[D1,D0]が輝度
レベル0(非発光)に相当する[L,L]であるとき、
ANDゲート12,13の各出力はともにLレベルとな
り、したがってORゲート15の出力、つまり表示デー
タDは第1フレームおよび第2フレームのいずれにおい
ても表1に示すようにLレベルとなる。表示データ信号
[D1,D0]が輝度レベル1(中間調のうち低輝度の
方)に相当する[H,L]であるとき、ANDゲート1
2の出力は第1フレームおよび第2フレームのいずれに
おいてもLレベルとなり、ANDゲート13の出力は第
2フレームにおいてのみHレベルとなり、したがって表
示データDは表1に示すように第1フレームにおいてL
レベル、第2フレームにおいてHレベルとなる。表示デ
ータ信号[D1,D0]が輝度レベル2(中間調のうち
高輝度の方)に相当する[L,H]であるとき、AND
ゲート12の出力は第1フレームにおいてのみHレベル
となる一方、ANDゲート13の出力は第1フレームお
よび第2フレームのいずれにおいてもLレベルとなり、
したがって表示データDは表1に示すように第1フレー
ムにおいてHレベル、第2フレームにおいてLレベルと
なる。表示データ信号[D1,D0]が輝度レベル3
(全発光)に相当する[H,H]であるとき、ANDゲ
ート12の出力は第1フレームにおいてのみHレベルと
なる一方、ANDゲート13の出力は第2フレームにお
いてのみHレベルとなり、したがって表示データDは、
表1に示すように、第1フレームおよび第2フレームの
いずれにおいてもHレベルとなる。
レベル0(非発光)に相当する[L,L]であるとき、
ANDゲート12,13の各出力はともにLレベルとな
り、したがってORゲート15の出力、つまり表示デー
タDは第1フレームおよび第2フレームのいずれにおい
ても表1に示すようにLレベルとなる。表示データ信号
[D1,D0]が輝度レベル1(中間調のうち低輝度の
方)に相当する[H,L]であるとき、ANDゲート1
2の出力は第1フレームおよび第2フレームのいずれに
おいてもLレベルとなり、ANDゲート13の出力は第
2フレームにおいてのみHレベルとなり、したがって表
示データDは表1に示すように第1フレームにおいてL
レベル、第2フレームにおいてHレベルとなる。表示デ
ータ信号[D1,D0]が輝度レベル2(中間調のうち
高輝度の方)に相当する[L,H]であるとき、AND
ゲート12の出力は第1フレームにおいてのみHレベル
となる一方、ANDゲート13の出力は第1フレームお
よび第2フレームのいずれにおいてもLレベルとなり、
したがって表示データDは表1に示すように第1フレー
ムにおいてHレベル、第2フレームにおいてLレベルと
なる。表示データ信号[D1,D0]が輝度レベル3
(全発光)に相当する[H,H]であるとき、ANDゲ
ート12の出力は第1フレームにおいてのみHレベルと
なる一方、ANDゲート13の出力は第2フレームにお
いてのみHレベルとなり、したがって表示データDは、
表1に示すように、第1フレームおよび第2フレームの
いずれにおいてもHレベルとなる。
【0033】データ側スイッチング回路22の論理回路
24では、上記表示データDに応じてデータ側出力ポー
ト群23のオン・オフが制御される。すなわち、第1フ
レームにおいては、表示データDがHレベルのときデー
タ側電極x1〜x8に印加する変調電圧として0Vが選
択され(図4(2)では実線で示す)、表示データDが
Lレベルのとき変調電圧として1/2VMが選択される
(図4(2)では破線で示す)。一方、第2フレームに
おいては、表示データDがHレベルのとき変調電圧とし
て1/2VMが選択され(図4(2)では実線で示
す)、表示データDがLレベルのとき変調電圧として0
Vが選択される(図4(2)では破線で示す)。図4
(2)に破線で示す表示データDがLレベルの場合に対
応する変調電圧は、図4(1)に示す書込み電圧VW1,
−VW2と相殺するように作用する変調電圧であり、01
表示(発光か非発光かの2段階表示)の場合の非発光に
対応する変調電圧である。逆に図4(2)に実線で示す
表示データDがHレベルの場合に対応する変調電圧は、
書込み電圧VW1,−VW2に重畳するように作用する変調
電圧であり、01表示の場合の発光に対応する変調電圧
である。
24では、上記表示データDに応じてデータ側出力ポー
ト群23のオン・オフが制御される。すなわち、第1フ
レームにおいては、表示データDがHレベルのときデー
タ側電極x1〜x8に印加する変調電圧として0Vが選
択され(図4(2)では実線で示す)、表示データDが
Lレベルのとき変調電圧として1/2VMが選択される
(図4(2)では破線で示す)。一方、第2フレームに
おいては、表示データDがHレベルのとき変調電圧とし
て1/2VMが選択され(図4(2)では実線で示
す)、表示データDがLレベルのとき変調電圧として0
Vが選択される(図4(2)では破線で示す)。図4
(2)に破線で示す表示データDがLレベルの場合に対
応する変調電圧は、図4(1)に示す書込み電圧VW1,
−VW2と相殺するように作用する変調電圧であり、01
表示(発光か非発光かの2段階表示)の場合の非発光に
対応する変調電圧である。逆に図4(2)に実線で示す
表示データDがHレベルの場合に対応する変調電圧は、
書込み電圧VW1,−VW2に重畳するように作用する変調
電圧であり、01表示の場合の発光に対応する変調電圧
である。
【0034】画素に印加される実効電圧は、その画素に
対応する走査側電極に印加される書込み電圧VW1,−V
W2(図4(1))とその画素に対応するデータ側電極に
印加される変調電圧0V,1/2VM ,VM の差分であ
り、図4(3)に示す波形となる(図4(3)ではデー
タ側電極を基準として実効電圧の極性を与えている)。
すなわち、図4(3)において実線は輝度レベル3(全
発光)の場合を示し、破線は輝度レベル0(非発光)の
場合を示している。
対応する走査側電極に印加される書込み電圧VW1,−V
W2(図4(1))とその画素に対応するデータ側電極に
印加される変調電圧0V,1/2VM ,VM の差分であ
り、図4(3)に示す波形となる(図4(3)ではデー
タ側電極を基準として実効電圧の極性を与えている)。
すなわち、図4(3)において実線は輝度レベル3(全
発光)の場合を示し、破線は輝度レベル0(非発光)の
場合を示している。
【0035】上述したように、輝度レベル2の表示の場
合には第1フレームにおいて表示データDはHレベル
(したがって変調電圧は0V)、第2フレームにおいて
表示データDはLレベル(したがって変調電圧は0V)
であるから、画素に印加される実効電圧は図4(4)に
示すように、第1フレームでは全発光に相当する電圧V
W1(=VW0+VM)となり、第2フレームでは非発光に
相当する電圧−VW2(=−(VW0+1/2VM))とな
る。すなわち、全発光の表示データ信号[D1,D0]
を第2フレームでカットして間引きをしたのと同等の表
示駆動が行われることになる。
合には第1フレームにおいて表示データDはHレベル
(したがって変調電圧は0V)、第2フレームにおいて
表示データDはLレベル(したがって変調電圧は0V)
であるから、画素に印加される実効電圧は図4(4)に
示すように、第1フレームでは全発光に相当する電圧V
W1(=VW0+VM)となり、第2フレームでは非発光に
相当する電圧−VW2(=−(VW0+1/2VM))とな
る。すなわち、全発光の表示データ信号[D1,D0]
を第2フレームでカットして間引きをしたのと同等の表
示駆動が行われることになる。
【0036】また、輝度レベル1の表示の場合には、第
1フレームにおいて表示データDはLレベル(したがっ
て変調電圧はVM)、第2フレームにおいて表示データ
DはHレベル(したがって変調電圧は1/2VM)であ
るから、実効電圧は図4(5)に示すように第1フレー
ムでは非発光に相当する電圧VW0となり、第2フレーム
では全発光に相当する電圧−(VW2+1/2VM)とな
る。すなわち、全発光の表示データ信号[D1,D0]
を第1フレームでカットして間引きをしたのと同等の表
示駆動が行われることになる。
1フレームにおいて表示データDはLレベル(したがっ
て変調電圧はVM)、第2フレームにおいて表示データ
DはHレベル(したがって変調電圧は1/2VM)であ
るから、実効電圧は図4(5)に示すように第1フレー
ムでは非発光に相当する電圧VW0となり、第2フレーム
では全発光に相当する電圧−(VW2+1/2VM)とな
る。すなわち、全発光の表示データ信号[D1,D0]
を第1フレームでカットして間引きをしたのと同等の表
示駆動が行われることになる。
【0037】図4(4)と図4(5)とを比較して明ら
かなように、第1フレームと第2フレームとを合わせた
1周期の間に画素に印加される実効電圧は、輝度レベル
1の表示の場合に比べて輝度レベル2の表示の場合の方
が大きくなる。すなわち、中間調が2段階に分けて表示
されることになり、全体として4階調の表示が行われる
ことになる。
かなように、第1フレームと第2フレームとを合わせた
1周期の間に画素に印加される実効電圧は、輝度レベル
1の表示の場合に比べて輝度レベル2の表示の場合の方
が大きくなる。すなわち、中間調が2段階に分けて表示
されることになり、全体として4階調の表示が行われる
ことになる。
【0038】なお、この実施例では薄膜EL表示装置に
よる階調表示の場合について示したが、これに限らず液
晶表示装置などの他の表示装置についても同様に適用で
きる。
よる階調表示の場合について示したが、これに限らず液
晶表示装置などの他の表示装置についても同様に適用で
きる。
【0039】
【発明の効果】以上のように、本発明の表示装置の駆動
装置によれば、互いに交差する方向に配列した複数の走
査側電極と複数のデータ側電極との間に誘電層を介在さ
せ、データ側電極には表示データに応じた変調電圧を印
加し、走査側電極には正極性または負極性の書込み電圧
を線順次に印加して、前記誘電層から成る画素を発光さ
せる表示装置を、表示データを間引きするとともに、フ
レーム毎に振幅の異なる複数種類の変調電圧を印加する
ことにより交流駆動を行って、前記画素に多段階にわた
って輝度の異なる階調表示を行わせる場合に、表示デー
タを間引きしない全発光時の画素への印加電圧の波形
が、正極性の波形と負極性の波形との間で対称性を保つ
ように書込み電圧の振幅が設定されるので、焼き付きに
よる表示品位の劣化を抑えることができる。特に本発明
によれば、全発光時の画素の誘電層の印加電圧の波形
は、正極性で電圧(V0+VM)が与えられ、負極性では
電圧−(V0+VM)が与えられて対称性が保たれ、した
がって上述のように焼き付きによる表示品位の劣化を抑
えることができる。さらに本発明によれば、書込み駆動
手段25,30は、第1および第2の各フレームでは、
第1および第2の書込み電圧VW1(=V0+VM),VW2
(=−(V0+1/2VM))を有する書込み電圧を出力
し、これによって書込み駆動手段25,30の構成を簡
略化することができ、さらに間引き手段は、第1および
第2の各フレームでは、複数桁から成る2進数階調表示
データを構成する予め定める桁分、および残余の桁分の
各データに対応して、変調駆動手段22,29によって
各フレーム毎に2種類の変調電圧0,VM;1/2VM,
0を作成して導出させるように構成され、このように第
1および第2フレームでは、変調駆動手段22,29は
2種類の変調電圧を上述のように作成すればよいので、
このことによってもまた構成が簡略化されることにな
る。さらに本発明によれば、変調駆動手段22,29
は、第3の電圧VDを出力する電源と、ダイオード1
6、コンデンサ19と、第1スイッチング素子18と、
第2スイッチング素子17とによって構成され、このこ
とによってもまた構成の簡略化を図ることができる。
装置によれば、互いに交差する方向に配列した複数の走
査側電極と複数のデータ側電極との間に誘電層を介在さ
せ、データ側電極には表示データに応じた変調電圧を印
加し、走査側電極には正極性または負極性の書込み電圧
を線順次に印加して、前記誘電層から成る画素を発光さ
せる表示装置を、表示データを間引きするとともに、フ
レーム毎に振幅の異なる複数種類の変調電圧を印加する
ことにより交流駆動を行って、前記画素に多段階にわた
って輝度の異なる階調表示を行わせる場合に、表示デー
タを間引きしない全発光時の画素への印加電圧の波形
が、正極性の波形と負極性の波形との間で対称性を保つ
ように書込み電圧の振幅が設定されるので、焼き付きに
よる表示品位の劣化を抑えることができる。特に本発明
によれば、全発光時の画素の誘電層の印加電圧の波形
は、正極性で電圧(V0+VM)が与えられ、負極性では
電圧−(V0+VM)が与えられて対称性が保たれ、した
がって上述のように焼き付きによる表示品位の劣化を抑
えることができる。さらに本発明によれば、書込み駆動
手段25,30は、第1および第2の各フレームでは、
第1および第2の書込み電圧VW1(=V0+VM),VW2
(=−(V0+1/2VM))を有する書込み電圧を出力
し、これによって書込み駆動手段25,30の構成を簡
略化することができ、さらに間引き手段は、第1および
第2の各フレームでは、複数桁から成る2進数階調表示
データを構成する予め定める桁分、および残余の桁分の
各データに対応して、変調駆動手段22,29によって
各フレーム毎に2種類の変調電圧0,VM;1/2VM,
0を作成して導出させるように構成され、このように第
1および第2フレームでは、変調駆動手段22,29は
2種類の変調電圧を上述のように作成すればよいので、
このことによってもまた構成が簡略化されることにな
る。さらに本発明によれば、変調駆動手段22,29
は、第3の電圧VDを出力する電源と、ダイオード1
6、コンデンサ19と、第1スイッチング素子18と、
第2スイッチング素子17とによって構成され、このこ
とによってもまた構成の簡略化を図ることができる。
【図1】本発明の一実施例である駆動装置が実施される
薄膜EL表示装置の概略的な構成を示すブロック図であ
る。
薄膜EL表示装置の概略的な構成を示すブロック図であ
る。
【図2】その薄膜EL表示装置の駆動論理回路に含まれ
るデータ信号処理回路の構成を示す電気回路図である。
るデータ信号処理回路の構成を示す電気回路図である。
【図3】その薄膜EL表示装置の変調駆動回路の構成を
示す電気回路図である。
示す電気回路図である。
【図4】その薄膜EL表示装置の任意の画素の4階調表
示駆動を示すタイミングチャートである。
示駆動を示すタイミングチャートである。
【図5】その4階調表示駆動における変調駆動回路の動
作を示すタイミングチャートである。
作を示すタイミングチャートである。
【図6】従来の駆動方法が適用される薄膜EL表示装置
の概略的な構成を示すブロック図である。
の概略的な構成を示すブロック図である。
【図7】その薄膜EL表示装置の任意の4階調表示駆動
を示すタイミングチャートである。
を示すタイミングチャートである。
21 表示パネル 22 データ側スイッチング回路 23 データ側出力ポート群 24 論理回路 25 走査側スイッチング回路 26 走査側出力ポート群 27 論理回路 28 駆動回路 29 変調駆動回路 30 書込み駆動回路 31 駆動論理回路 32 データ信号処理回路
Claims (1)
- 【請求項1】 (a)互いに交差する方向に配列した複
数の走査側電極と複数のデータ側電極との間に誘電層を
介在した表示装置の駆動装置において、 (b)複数桁から成る2進数階調表示データを導出する
表示データ出力手段と、 (c)走査側電極に対を成す第1および第2フレーム毎
に相互に極性が反転する書込み電圧を線順次に走査して
印加し、第1フレームでは第1の書込み電圧VW1を有
し、第2フレームでは第2の書込み電圧−VW2を有し、 V0を第1電圧とし、VMを第2電圧とするとき、第1の
書込み電圧VW1は、 VW1 = V0 + VM であり、 第2の書込み電圧−VW2は、 −VW2 = −(V0 + 1/2VM) である書込み駆動手段と、 (d)変調駆動手段であって、 基準電圧VD を出力し、この基準電圧VDは、 VD = 1/2VM である電源と、 その電源の一方の出力端からの前記基準電圧VD を導出
するダイオードと、 ダイオードの出力に一端が接続されるコンデンサと、 ダイオードの入力とコンデンサの他端との間に接続され
る第1スイッチング素子と、 コンデンサの前記他端と電源の他方の出力端との間に接
続される第2スイッチング素子とを有し、 コンデンサの前記一端の出力電圧を、第1および第2の
各フレームでデータ側電極に選択的に与える変調駆動手
段と、 (e)表示データ出力手段からの表示データに応答する
間引き手段であって、 第1フレームでは、その表示データの前記複数桁のうち
予め定める桁分のデータD0に対応して第1および第2
スイッチング素子を予め定めるオン・オフの組合せで制
御し、 第2フレームでは、その表示データの前記複数桁のうち
残余の桁分のデータD1に対応して第1および第2スイ
ッチング素子を予め定めるオン・オフの組合せで制御
し、 これによって変調駆動手段によって、第1のフレーム
で、2種類の変調電圧0,VM を作成し、第2のフレー
ムで、2種類の変調電圧1/2VM ,0を作成して導出
させる間引き手段とを含むことを特徴とする表示装置の
駆動装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP569892A JP2892540B2 (ja) | 1992-01-16 | 1992-01-16 | 表示装置の駆動装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP569892A JP2892540B2 (ja) | 1992-01-16 | 1992-01-16 | 表示装置の駆動装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH05188879A JPH05188879A (ja) | 1993-07-30 |
JP2892540B2 true JP2892540B2 (ja) | 1999-05-17 |
Family
ID=11618324
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP569892A Expired - Fee Related JP2892540B2 (ja) | 1992-01-16 | 1992-01-16 | 表示装置の駆動装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2892540B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002236474A (ja) * | 2001-02-09 | 2002-08-23 | Nec Corp | 液晶表示装置及びその駆動方法 |
-
1992
- 1992-01-16 JP JP569892A patent/JP2892540B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH05188879A (ja) | 1993-07-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3077579B2 (ja) | El表示装置 | |
US7362299B2 (en) | Liquid crystal display device, driving circuit for the same and driving method for the same | |
JP5341191B2 (ja) | 表示装置および表示装置の駆動方法 | |
KR20060105758A (ko) | 디스플레이 디바이스를 가진 디스플레이 장치 및 이디스플레이 디바이스를 구동하는 주기적 레일-안정화된방법 | |
US8659525B2 (en) | Method of driving a display panel with depolarization | |
JPH11231835A (ja) | 表示装置 | |
JP4417839B2 (ja) | 液晶表示装置 | |
JP2534334B2 (ja) | 表示装置 | |
US5206631A (en) | Method and apparatus for driving a capacitive flat matrix display panel | |
JP2619028B2 (ja) | 表示装置の駆動方法および装置 | |
JP2892540B2 (ja) | 表示装置の駆動装置 | |
JPH07306660A (ja) | 液晶表示装置の階調駆動回路及びその階調駆動方法 | |
US5233340A (en) | Method of driving a display device | |
JP2002351419A (ja) | 表示装置 | |
JP2628760B2 (ja) | 表示装置の駆動装置 | |
JP2003173163A (ja) | 表示装置 | |
JP4474138B2 (ja) | 表示装置用画素駆動部、表示回路および表示装置 | |
JPH07120725A (ja) | 液晶表示装置の駆動方法及び液晶表示装置 | |
JPH1039835A (ja) | El表示装置 | |
JP2619083B2 (ja) | 表示装置の駆動方法 | |
JPH0748144B2 (ja) | 表示装置の駆動方法 | |
JPH11352920A (ja) | 表示装置 | |
JP2820944B2 (ja) | 表示装置の駆動方法および装置 | |
KR100433215B1 (ko) | 일렉트로 루미네센스 패널 및 그 구동장치와 방법 | |
JPS6327176A (ja) | マトリツクス表示パネルの駆動方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
LAPS | Cancellation because of no payment of annual fees |