JPH11352920A

JPH11352920A - 表示装置

Info

Publication number: JPH11352920A
Application number: JP10163886A
Authority: JP
Inventors: Koji Ogusu; 幸治小楠; Naoki Matsumoto; 直樹松本
Original assignee: Denso Corp
Current assignee: Denso Corp
Priority date: 1998-06-11
Filing date: 1998-06-11
Publication date: 1999-12-24

Abstract

(57)【要約】【課題】ＥＬ表示装置などの表示装置において、製造
誤差によって生じる表示ムラを低減することを目的とす
る。【解決手段】表示パネルの各画素における電圧−輝度
特性を補正する補正データを補正データ記憶部４２に記
憶しておき、表示ムラ補正部４３において、入力画像デ
ータを補正データに応じて各画素毎に補正し、この補正
された画像データに基づいて表示パネルに画像を表示さ
せるようにした。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、ＥＬ表示装置など
の表示装置に関し、特にその表示ムラをなくすようにし
たものに関する。

【０００２】

【従来の技術および発明が解決しようとする課題】従
来、ＥＬ表示装置においては、製造工程における発光層
の膜厚のばらつきなどの製造誤差によって、各画素にお
ける電圧−輝度特性が異なる場合がある。その結果、表
示パネル全体に同一色、同一階調を表示した場合に、面
内の輝度( 明るさ）のムラ、色度（色合い）のムラなど
の表示ムラが生じる。

【０００３】このような問題に対し、発光層の膜厚を均
一化することによって表示ムラを低減するものが提案さ
れている。例えば、特公昭６３−１５７１４号公報に記
載されたものでは、ガラス基板と蒸着マスクとの間に隙
間を設け、ガラス基板を均一な温度で加熱することによ
って、発光層の膜厚を均一化している。また、特開平４
−１９１３６２号公報に記載されたものでは、ガラス基
板に伝える熱量を調節する均熱板をガラス基板より大き
くし、ガラス基板の温度を均一にすることによって、発
光層の膜厚を均一化している。

【０００４】しかしながら、上記した方法では、表示パ
ネル側の方で表示ムラをなくすための細工を必要とす
る。一方、表示パネルを駆動する回路側の方で表示ムラ
を補正するものも提案されている。例えば、特開昭６４
−１３１９４号公報に記載されたものでは、発光画素の
数に応じて書き込みパルスのパルス幅を変化させ、発光
画素数の大小にかかわらず同一の発光輝度を得るように
している。また、特開平９−２１２１２９号公報に記載
されたものでは、走査駆動する行の発光画素数に応じて
ＥＬ素子への充電期間を変化させて、行間での輝度ムラ
をなくすようにしている。

【０００５】しかしながら、これらの方法では、発光画
素数の大小によって生じる表示ムラを補正することはで
きるが、製造誤差によって生じる各画素の電圧−輝度特
性の違いを補正することはできない。本発明は上記問題
に鑑みたもので、表示パネルを駆動する回路側の方で製
造誤差によって生じる表示ムラを低減することを目的と
する。

【０００６】

【課題を解決するための手段】上記目的を達成するため
に、請求項１乃至３に記載の発明においては、画像を表
示する表示パネル（１）と、この表示パネルの各画素に
おける電圧−輝度特性を補正する補正データを記憶した
補正データ記憶手段（４２）と、入力された画像データ
を前記補正データに応じて各画素毎に補正する補正手段
（４３）と、この補正手段によって補正された画像デー
タに基づいて前記表示パネルに画像を表示させる手段
（２、３、４１）とを備えたことを特徴としている。

【０００７】従って、表示パネルの各画素における電圧
−輝度特性を補正する補正データによって、入力画像デ
ータを補正しているから、製造誤差によって生じる表示
ムラを低減することができる。また、請求項４、５に記
載の発明においては、画像を表示する表示パネル（１）
と、この表示パネルの各画素における電圧−輝度特性を
補正した画像データを記憶した表示データ記憶手段（４
４）と、この表示データ記憶手段に記憶された画像デー
タ基づいて前記表示パネルに画像を表示させる手段
（２、３、４１）とを備えたことを特徴としている。

【０００８】従って、この発明においては、予め表示さ
れる画像が限定されている場合に、製造誤差によって生
じる表示ムラを低減することができる。なお、上記した
括弧内の符号は、後述する実施形態記載の具体的手段と
の対応関係を示すものである。

【０００９】

【発明の実施の形態】（第１実施形態）図１に本発明の
第１実施形態にかかるＥＬ表示装置の全体構成を示す。
また、図２にＥＬ素子の模式的な断面構成を示す。図２
において、ＥＬ素子１０は、ガラス基板１１上に積層形
成された、透明電極１２、第１絶縁層１３、発光層１
４、第２絶縁層１５、背面電極１６から構成されてい
る。そして、透明電極１２、背面電極１６間に正負の電
圧パルスを印加することにより、ＥＬ素子１０が発光す
る。図２では、ガラス基板１１より光を取り出すように
している。なお、背面電極１６を透明電極とすれば図２
の上下の両方向から光を取り出すことができる。

【００１０】図１に示すＥＬ表示パネル１は、図２に示
す構成に対し、透明電極１２、背面電極１６を行列状に
複数配置して走査電極およびデータ電極とし、ＥＬ素子
をマトリクス配置して表示を行うように構成されてい
る。具体的には、行方向に走査電極２０１、２０２、…
が形成され、列方向にデータ電極３０１、３０２、…が
形成されている。

【００１１】走査電極２０１、２０２、…とデータ電極
３０１、３０２、…のそれぞれの交点領域には、画素と
してのＥＬ素子１１１、１１２、…が形成されている。
なお、ＥＬ素子は容量性素子であるため、図ではコンデ
ンサの記号で表している。このＥＬ表示パネル１の表示
動作を行うために、走査側ドライバＩＣ２およびデータ
側ドライバＩＣ３が設けられている。

【００１２】走査側ドライバＩＣ２は、プッシュプルタ
イプの駆動回路であり、走査電極２０１、２０２、…に
接続されたＰチャンネルＦＥＴ２１ａ、２２ａ、…とＮ
チャンネルＦＥＴ２１ｂ、２２ｂ、…を有し、駆動回路
２０からの出力に従って、走査電極２０１、２０２、…
に走査電圧を印加する。また、ＦＥＴ２１ａ、２１ｂ、
２２ａ、２２ｂ、…のそれぞれには、寄生ダイオード２
１ｃ、２１ｄ、２２ｃ、２２ｄ、…が形成されており、
走査電極を所望の基準電圧に設定する。

【００１３】データ側ドライバＩＣ３も同様の構成で、
駆動回路３０、ＰチャンネルＦＥＴ３１ａ、３２ａ、
…、ＮチャンネルＦＥＴ３１ｂ、３２ｂ、…を有してお
り、データ電極３０１、３０２、３０３、…にデータ電
圧を印加する。走査側ドライバＩＣ２には、走査電圧供
給回路５、６から走査電圧が供給される。走査電圧供給
回路５は、スイッチング素子５１、５２を有し、そのオ
ンオフ状態に応じて、直流電圧（書き込み電圧）Ｖｒま
たは接地電圧を、走査側ドライバＩＣ２におけるＰチャ
ネルＦＥＴソース側共通線Ｌ１に供給する。走査電圧供
給回路６は、スイッチング素子６１、６２を有し、その
オンオフ状態に応じて、直流電圧−Ｖｒ＋Ｖｍまたはオ
フセット電圧Ｖｍを、走査側ドライバＩＣ２におけるＮ
チャンネルＦＥＴソース側共通線Ｌ２に供給する。

【００１４】また、データ側ドライバＩＣ３には、デー
タ電圧供給回路７からデータ電圧が供給される。このデ
ータ電圧供給回路７は、データ側ドライバＩＣ３のＰチ
ャネルＦＥＴソース側共通線に直流電圧Ｖｍを供給し、
ＮチャンネルＦＥＴソース側共通線に接地電圧を供給す
る。上記した走査側ドライバＩＣ２、データ側ドライバ
ＩＣ３、および走査電圧供給回路５、６は、制御回路４
からの制御信号に基づいて、それぞれの作動が行われ
る。

【００１５】上記した構成において、ＥＬ素子を発光さ
せるためには、走査電極とデータ電極との間に正負の電
圧パルスを印加する必要があり、このためフィールド毎
に正負に極性反転する電圧パルスを各走査線毎に作成し
て駆動を行うようしている。以下、図３に示すタイミン
グチャートを参照して、正負フィールドでの動作につい
て説明する。なお、図３に示すタイミングチャートで
は、ＦＥＴ２１ａ、２１ｂ、３１ａ、３１ｂにおいて、
オン状態をハイレベル、オフ状態をローレベルで示して
いる。また、電圧波形については波形なまりがないもの
として図示している。（正フィールドでの作動）スイッチング素子５１、６２
をオン、５２、６１をオフにする。この時、走査電極２
０１、２０２、…の基準電圧は、走査側ドライバＩＣ２
のＦＥＴの寄生ダイオードの動作により、オフセット電
圧Ｖｍとなっている。また、データ側ドライバＩＣ３の
ＦＥＴ３１ａ、３２ａ、…側をオンし、データ電極の電
圧をＶｍにする。この状態では、全てのＥＬ素子に印加
される電圧が０Ｖになるため、ＥＬ素子は発光しない。

【００１６】この後、正フィールドでの発光動作を開始
する。まず、１行目の走査電極２０１に接続されている
走査側ドライバＩＣ２のＰチャンネルＦＥＴ２１ａをオ
ンにして、走査電極２０１の電圧をＶｒにする。また、
他の走査電極に接続されている走査側ドライバＩＣ２の
出力段ＦＥＴを全てオフにしそれらの走査電極をフロー
ティング状態にする。

【００１７】一方、データ電極３０１、３０２、…のう
ち発光させたいＥＬ素子のデータ電極に接続されている
データ側ドライバＩＣ３のＰチャンネルＦＥＴをオフ、
ＮチャンネルＦＥＴをオンにし、発光させたくないＥＬ
素子のデータ電極に接続されているデータ側ドライバＩ
Ｃ３のＰチャンネルＦＥＴをオン、ＮチャンネルＦＥＴ
をオフにする。

【００１８】このことにより、発光させたいＥＬ素子の
データ電極の電圧が接地電圧になるため、ＥＬ素子にし
きい値電圧以上の電圧ＶｒがかかりＥＬ素子が発光す
る。また、発光させたくないＥＬ素子のデータ電極の電
圧はＶｍのままとなり、ＥＬ素子にはＶｒ−Ｖｍの電圧
が印加される。このＶｒ−Ｖｍの電圧は、しきい値電圧
より低く設定されておりＥＬ素子は発光しない。

【００１９】図３のタイミングチャートでは、データ側
ドライバＩＣ３のＰチャンネルＦＥＴ３１ａをオフ、Ｎ
チャンネルＦＥＴ４１ｂをオンにして、ＥＬ素子１１１
にＶｒの電圧を印加しＥＬ素子を発光させる状態を示し
ている。この後、１行目の走査電極２０１に接続されて
いる走査側ドライバＩＣ２のＰチャンネルＦＥＴ２１ａ
をオフ、ＮチャンネルＦＥＴ２１ｂをオンにすることに
より、走査電極２０１上のＥＬ素子に蓄積した電荷を放
電する。

【００２０】次に、２行目の走査電極２０２に接続され
ている走査側ドライバＩＣ２のＰチャンネルＦＥＴ２１
ａをオンして、走査電極２０２の電圧をＶｒにする。ま
た、他の走査電極に接続されている走査側電極２の出力
段ＦＥＴを全てオフにしそれらの走査電極をフローティ
ング状態にする。また、データ電極３０１、３０２、…
の電圧レベルを、発光させたいＥＬ素子と発光させたく
ないＥＬ素子に応じた電圧レベルにすることにより、上
記したのと同様にして２行目のＥＬ素子の発光駆動を行
う。

【００２１】図３のタイミングチャートでは、データ側
ドライバＩＣ３のＰチャンネルＦＥＴ３１ａをオン、Ｎ
チャンネルＦＥＴ３１ｂをオフにし、データ電極３０１
の電圧をＶｍとして、ＥＬ素子１２１にＶｒ−Ｖｍの電
圧を印加し、ＥＬ素子１２１を発光させない状態を示し
ている。この後、２行目の走査電極２０２に接続されて
いる走査側ドライバＩＣ２のＰチャンネルＦＥＴ２２ａ
をオフにし、ＮチャンネルＦＥＴ２２ｂをオンすること
により、走査電極２０２上のＥＬ素子に蓄積した電荷を
放電する。

【００２２】以後、同様にして、最後の走査線に至るま
で上記動作を繰り返す、線順次走査を行う。（負フィールドでの作動）スイッチング素子５２、６１
をオン、５１、６２をオフにし、極生を反転させて正フ
ィールドと同様な走査を行う。この時、走査電極の基準
電圧は接地電圧となる。また、データ側ドライバＩＣ３
のＦＥＴ３１ｂ、３２ｂ、…側をオンし、データ電極の
電圧を接地電圧とする。この状態では、全てのＥＬ素子
に印加される電圧が０Ｖになるため、ＥＬ素子は発光し
ない。

【００２３】以下、負フィールドも正フィールドと同様
に線順次走査を行う。この場合、表示選択を行う行の走
査電極には−Ｖｒ＋Ｖｍを印加する。データ電極側にお
いては、正フィールドとは逆に、発光させたいデータ電
極の電圧をＶｍにし、発光させたくないデータ電極に対
しては接地電圧のままにする。従って、−Ｖｒ＋Ｖｍの
電圧が印加されている走査電極に対し、データ電極に電
圧Ｖｍが印加されると、それに対するＥＬ素子に−Ｖｒ
の電圧が印加されＥＬ素子が発光する。また、データ電
極の電圧が接地電圧であると、ＥＬ素子にしきい値電圧
より低い−Ｖｒ＋Ｖｍが印加されるため、ＥＬ素子は発
光しない。

【００２４】そして、上記した正負フィールドの駆動に
より、１サイクルの表示動作が終了し、これを繰り返し
行う。次に、ＥＬ表示の階調制御について説明する。Ｅ
Ｌ表示パネル１の発光輝度は、ＥＬ素子に印加する電圧
パルスの幅により制御することができる。すなわち、電
圧パルスの幅が狭ければ輝度が低くなり、電圧パルスの
幅が広ければ輝度は高くなる。

【００２５】データ側ドライバＩＣ３は、ＥＬ素子に印
加する電圧パルスの幅を変化させて階調制御を行うよう
にしたもので、具体的には、東芝製ＴＤ６２Ｃ９４８の
ＥＬドライバＩＣを用いることができる。このＥＬドラ
イバは、階調度０〜１５のパルス幅データ（階調デー
タ）を受けて、１６階調の階調制御ができるようになっ
ている。

【００２６】図４に、走査側ドライバＩＣ２、データ側
ドライバＩＣ３、および走査電圧供給回路５、６を制御
する制御回路４の構成を示す。この制御回路４は、制御
部４１と、補正データ記憶部４２と、表示ムラ補正部４
３から構成されており、データ側ドライバＩＣ３に出力
するパルス幅データに関して、表示パネル１の各画素に
おける電圧−輝度特性を補正し、製造誤差による表示ム
ラをなくすように構成されている。すなわち、補正デー
タ記憶部４２は、表示パネル１の各画素における電圧−
輝度特性を補正するための補正データを記憶しており、
表示ムラ補正部４３は、階調度０〜１５のパルス幅デー
タで構成される画像データにより補正データ記憶部４２
からの補正データを用いて補正された画像データ（以
下、補正画像データという）を制御部４１に出力し、制
御部４１は、その補正画像データに従ってパルス幅デー
タをデータ側ドライバＩＣ３に出力する。

【００２７】次に、上記した画像データの補正について
説明する。図５に、補正データ記憶部４２に記憶されて
いる補正データの構成を示す。この補正データは、図に
示すように、階調度０〜階調度１５のそれぞれの階調に
おいて各画素毎に６４階調のデータを用いて設定されて
いる。すなわち、１６階調の画像データに対し、その階
調数よりも階調数の多いデータを補正データとしてい
る。

【００２８】表示ムラ補正部４３は、入力された画像デ
ータにおける各画素毎の階調度に対応した６４階調の補
正データを補正データ記憶部４２から抽出し、補正画像
データとして制御部４１に出力する。ここで、データ側
ドライバＩＣ３は、上述したように１６階調の制御を行
うものであるため、制御部４１は、その６４階調の補正
画像データに従って６４階調の表示ができるパルス幅デ
ータに変換してデータ側ドライバＩＣ３に出力する。こ
のため、制御部４１は、パルス幅指定部４１１を備え
て、６４階調の階調制御を実現している。

【００２９】以下、このパルス幅指定部４１１による６
４階調制御について説明する。ＥＬ素子は、上述したよ
うに正負の電圧パルスを交互に印加することにより発光
する。そこで、１組の正負の電圧パルスを印加する期
間、すなわち１組の正フィールドと負フィールドによる
期間を１つのフレームとし、図６に示すように、４フレ
ームの周期で周期的にパルス幅を制御する。ＥＬ素子の
輝度は、単位時間内のパルス数が多いほど明るく、また
パルス幅が広いほど明るい。従って、図６に示すような
電圧パルスを印加することによって、６４階調制御を実
現することができる。

【００３０】具体的には、階調度６３〜４８では、最初
のフレーム０から２でパルス幅を最大（パルス幅データ
＝１５）とし、最後のフレーム３でパルス幅を変化させ
る。階調度４７〜３２では、フレーム０、１でパルス幅
を最大とし、フレーム２でパルス幅を変化させる。フレ
ーム３では、パルスを出力しない（パルス幅データ＝
０）。階調度３１〜１６では、フレーム０でパルス幅を
最大とし、フレーム１でパルス幅を変化させる。フレー
ム２、３では、パルスを出力しない。階調度１５〜０で
は、フレーム０でパルス幅を変化させる。フレーム１か
ら３では、パルスを出力しない。

【００３１】図７に、階調度と、それぞれのフレームで
パルス幅指定部４からデータ側ドライバＩＣ３に出力さ
れるパルス幅データとの関係を示す。パルス幅指定部４
１１は、この図７に示す関係に従い、フレーム０〜３を
１つの単位として、パルス幅データをデータ側ドライバ
ＩＣ３に出力する。図８に、上記したパルス幅指定部４
の具体的な構成を示す。図において、ｄ５〜ｄ０には６
ビットの補正画像データが入力される。この６ビットの
補正画像データにより、６３〜０の６４個の階調度を表
すことができる。また、出力ｏ３〜ｏ０からデータ側ド
ライバＩＣ３にパルス幅データが出力される。

【００３２】補正画像データｄ５〜ｄ０のうち上位２ビ
ットのｄ５、ｄ４は、２ビットコンパレータ４１１ａに
入力される。２ビットコンパレータ４１１ａは、ｄ５を
上位ビット、ｄ４を下位ビットとした変数Ｆ（０〜３）
を、フレーム番号Ｒ（０〜３）と比較する。ここで、フ
レーム番号Ｒが変数Ｆよりも小さい場合は、２ビットコ
ンパレータ４１１ａの出力ＯＵＴ１がＨレベルになり、
ＯＲ回路４１１ｂによって出力ｏ３〜ｏ０が全てＨレベ
ルになるため、パルス幅指定部４１１からは１５を示す
パルス幅データが出力される。

【００３３】また、変数Ｆがフレーム番号Ｒよりも小さ
い場合は、２ビットコンパレータ４１１ａの出力ＯＵＴ
２がＨレベルになり、ＡＮＤ回路４１１ｃにより出力ｏ
３〜ｏ０が全てＬレベルになるため、パルス幅指定部４
１１からは０を示すパルス幅データが出力される。ま
た、フレーム番号Ｒ＝変数Ｆのときは、２ビットコンパ
レータ４１１ａの出力ＯＵＴ１およびＯＵＴ２がＬレベ
ルになるため、出力ｏ３〜ｏ０からは補正画像データｄ
３〜ｄ０がそのまま出力される。

【００３４】つまり、パルス幅指定部４１１は、フレー
ム番号Ｒと補正画像データｄ５〜ｄ０の上位２ビットを
比較し、補正画像データの上位２ビットがフレーム番号
Ｒより大きいときは１５を、一致するときはｄ３〜ｄ０
を、小さいときは０をデータ側ドライバＩＣ３にパルス
幅データとして出力する。その結果、図６に示すような
パルス幅データがデータ側ドライバＩＣ３に出力され
る。このようなパルス幅指定部４１１の制御によって、
データ側ドライバＩＣ３から出力されるデータ電圧のパ
ルス幅を周期的に変化させて、６４階調の輝度変調を実
現している。なお、１６階調用のデータ側ドライバＩＣ
３に対し６４階調の階調制御を実現する方法としては、
上記したようなパルス幅を周期的に変化させる方法以外
にデータ電圧の大きさを周期的に変化させる方法を用い
ることもできる。

【００３５】従って、この実施形態によれば、予め、補
正データ記憶部４２に、階調度０〜階調度１５のそれぞ
れに対し各画毎に６４階調の補正データを記憶させてお
き、その補正データを用いて各画素毎に１６階調の画像
データを６４階調の補正画像データに変換し、その補正
画像データにより６４階調で表示を行うようにしてい
る。このため、補正データ記憶部４２に記憶する補正デ
ータを、製造誤差によって生じる各画素の電圧−輝度特
性の違いを補正したものとしておけば、表示ムラをなく
すことができる。

【００３６】次に、補正データ記憶部４２に記憶する補
正データの作成方法について説明する。まず、面輝度計
を用いて、図９に示すように、各画素毎の階調度と輝度
との関係を測定する。次に、この階調度と輝度との関係
に基づき、ある輝度になるための階調度（０〜６３の中
のいずれかの階調度）を求め、これを補正データとす
る。図９の場合、階調度１０に対する画素１の補正デー
タは４０であり、画素２の補正データは３５である。こ
のようにして、各階調度毎で各画素毎に補正データを設
定する。

【００３７】上記の場合、補正データは１画素毎に求め
ているが、複数画素毎のブロックで補正データを求めて
もよい。つまり、製造誤差による表示ムラの面内分布は
急激に変化するものではないので、付近の数画素を１つ
のブロックとして補正データを求めても実用上問題はな
い。この場合、補正データ記憶部４２の記憶容量を少な
くすることができる。（第２実施形態）上記第１実施形態では、補正データ記
憶部４２に（１６×画素数）個の補正データを記憶する
ものを示したが、この実施形態では、その記憶する補正
データを大幅に減らすようにしている。

【００３８】このため、この実施形態においては、階調
度と輝度の測定結果に基づき、階調度と輝度との関係を
図１０に示すように直線近似する。これを図１１に示す
ように、画像データの階調度（０〜１５の階調度）と補
正画像データ（０〜６３の階調度）との直線関係に変換
した後、補正データ記憶部４２に、その直線と切片の２
つのデータを記憶させる。

【００３９】表示ムラ補正部４３は、補正データ記憶部
４２に記憶された各画素の傾きと切片のデータを基に、
入力された画像データの階調度を補正し、補正画像デー
タとして出力する。このような補正を用いれば補正デー
タ記憶部４２に記憶しておくデータ量を大幅に減らすこ
とができる。この場合、第１実施形態で述べたように、
付近の数画素を１つのブロックとして補正データを求め
れば、さらに補正データ記憶部４２の記憶容量を少なく
することができる。 ( 第３実施形態）上記第１、第２実施形態においては、
外部から入力される任意の画像データを補正し、表示ム
ラを軽減させるものを示したが、この実施形態では、予
め表示される画像が限定されている場合において表示ム
ラを補正するものを示す。この場合、予め表示される画
像が限定されているため、表示ムラ補正部４３でリアル
タイムに補正処理を行う必要はなく、予め補正した画像
データを記憶させておけばよい。

【００４０】図１２にこの実施形態における制御回路４
の構成を示す。表示データ記憶部４４に、予め補正した
表示データ（６４階調の画像データ）を記憶しておき、
その表示データを用いて上記第１、第２実施形態と同様
に６４階調の表示を行わせる。従って、この実施形態に
おいても製造誤差による表示ムラをなくすことができ
る。

【００４１】なお、上記した制御回路４においては、ハ
ードロジック回路によって構成する他、コンピュータ手
段を用いても構成することができる。また、本発明は、
ＥＬ表示装置に限らず、液晶表示装置などの表示装置に
も同様に適用することができる。

【図面の簡単な説明】

【図１】本発明の第１実施形態を示すＥＬ表示装置の構
成図である。

【図２】ＥＬ素子の模式的構成を示す構成図である。

【図３】図１に示すもの作動説明に供するタイミングチ
ャートである。

【図４】図１中の制御回路４の構成を示す図である。

【図５】図４中の補正データ記憶部４２に記憶されてい
る補正データの構成を示す図である。

【図６】図１中の表示パネル１における各ＥＬ素子への
印加電圧波形を示す図である。

【図７】図４中のパルス幅指定部４１１がデータ側ドラ
イバＩＣ３に出力するパルス幅データを示す図である。

【図８】図４中のパルス幅指定部４１１の構成を示す図
である。

【図９】補正データ記憶部４２に記憶する補正データを
作成するために、各画素毎の階調度と輝度との関係を測
定した結果を示す図である。

【図１０】本発明の第２実施形態において、補正データ
記憶部４２に記憶する補正データを作成するために、各
画素毎の階調度と輝度との関係を直線近似したものを示
す図である。

【図１１】図１０に示す結果に基づき、入力画像データ
の階調度と補正画像データの関係に変換した状態を示す
図である。

【図１２】本発明の第３実施形態における制御回路４の
構成を示す図である。

【符号の説明】

１…ＥＬ表示パネル、２…走査側ドライバＩＣ、３…デ
ータ側ドライバＩＣ、４…制御回路、５、６…走査電圧
供給回路、７…データ電圧供給回路。４１…制御部、４
１１…パルス幅指定部、４２…補正データ記憶部、４３
…表示ムラ補正部、４４…表示データ記憶部。

Claims

【特許請求の範囲】

【請求項１】画像を表示する表示パネル（１）と、この表示パネルの各画素における電圧−輝度特性を補正
する補正データを記憶した補正データ記憶手段（４２）
と、入力された画像データを前記補正データに応じて各画素
毎に補正する補正手段（４３）と、この補正手段によって補正された画像データに基づいて
前記表示パネルに画像を表示させる手段（２、３、４
１）とを備えたことを特徴とする表示装置。
【請求項２】前記補正手段は、前記入力された画像デ
ータを、その階調数よりも階調数の多い画像データに補
正するものであることを特徴とする請求項１に記載の表
示装置。
【請求項３】前記画像を表示させる手段は、前記補正
された画像データの階調数よりも少ない階調数の階調デ
ータに基づいて前記表示パネルをフレーム単位で表示駆
動する駆動手段（２、３）と、前記補正された画像デー
タを複数のフレームにおける前記階調データの組み合わ
せに変換する手段（４１１）とを有することを特徴とす
る請求項１又は２に記載の表示装置。
【請求項４】画像を表示する表示パネル（１）と、この表示パネルの各画素における電圧−輝度特性を補正
した画像データを記憶した表示データ記憶手段（４４）
と、この表示データ記憶手段に記憶された画像データ基づい
て前記表示パネルに画像を表示させる手段（２、３、４
１）とを備えたことを特徴とする表示装置。
【請求項５】前記画像を表示させる手段は、前記画像
データの階調数よりも少ない階調数の階調データに基づ
いて前記表示パネルをフレーム単位で表示駆動する駆動
手段（２、３）と、前記画像データを複数のフレームに
おける前記階調データの組み合わせに変換する手段（４
１１）とを有することを特徴とする請求項４に記載の表
示装置。