JP2003173163A - 表示装置 - Google Patents
表示装置Info
- Publication number
- JP2003173163A JP2003173163A JP2002157356A JP2002157356A JP2003173163A JP 2003173163 A JP2003173163 A JP 2003173163A JP 2002157356 A JP2002157356 A JP 2002157356A JP 2002157356 A JP2002157356 A JP 2002157356A JP 2003173163 A JP2003173163 A JP 2003173163A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- circuit
- data
- modulation
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/2007—Display of intermediate tones
- G09G3/2011—Display of intermediate tones by amplitude modulation
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
- G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
- G09G2310/0243—Details of the generation of driving signals
- G09G2310/0259—Details of the generation of driving signals with use of an analog or digital ramp generator in the column driver or in the pixel circuit
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
- G09G2310/0264—Details of driving circuits
- G09G2310/027—Details of drivers for data electrodes, the drivers handling digital grey scale data, e.g. use of D/A converters
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/2007—Display of intermediate tones
- G09G3/2074—Display of intermediate tones using sub-pixels
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/2007—Display of intermediate tones
- G09G3/2077—Display of intermediate tones by a combination of two or more gradation control methods
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Control Of El Displays (AREA)
Abstract
(57)【要約】
【課題】電圧−輝度特性が異なる複数種類の発光層を用
いた無機ＥＬ表示装置において、各発光層毎に最適な階
調表示を得る。 【解決手段】データ側電極と走査側電極の交点に発光特
性が異なる発光層Ａ、Ｂを有する表示パネル５０６と、
データ側電極に入力信号に応じた変調電圧を供給するデ
ータ側駆動回路５０３と、データ側駆動回路に変調電源
電圧を供給する変調駆動電源回路５０２と、走査側電極
に正・負極性の書き込み電圧を線順次に供給する走査側
駆動回路５０５と、走査側駆動回路に正・負極性の書き
込み電圧と一定電圧を供給する書き込み駆動電源回路５
０４と、各部を制御する駆動制御回路５０１を有する無
機ＥＬ表示装置において、データ側駆動回路５０３から
の変調電圧を、各発光層の特性に基づいて階調数ｍ＋調
整範囲ｎの範囲で調整する。
いた無機ＥＬ表示装置において、各発光層毎に最適な階
調表示を得る。 【解決手段】データ側電極と走査側電極の交点に発光特
性が異なる発光層Ａ、Ｂを有する表示パネル５０６と、
データ側電極に入力信号に応じた変調電圧を供給するデ
ータ側駆動回路５０３と、データ側駆動回路に変調電源
電圧を供給する変調駆動電源回路５０２と、走査側電極
に正・負極性の書き込み電圧を線順次に供給する走査側
駆動回路５０５と、走査側駆動回路に正・負極性の書き
込み電圧と一定電圧を供給する書き込み駆動電源回路５
０４と、各部を制御する駆動制御回路５０１を有する無
機ＥＬ表示装置において、データ側駆動回路５０３から
の変調電圧を、各発光層の特性に基づいて階調数ｍ＋調
整範囲ｎの範囲で調整する。
Description
【０００１】
【発明の属する技術分野】本発明は、容量性フラットマ
トリクスディスプレイである表示装置に関し、特に、発
光特性が異なる複数種類の発光層を有する無機ＥＬ（Ｅ
ｌｅｃｔｒｏＬｕｍｉｎｅｓｃｅｎｃｅ）表示装置に関
する。
トリクスディスプレイである表示装置に関し、特に、発
光特性が異なる複数種類の発光層を有する無機ＥＬ（Ｅ
ｌｅｃｔｒｏＬｕｍｉｎｅｓｃｅｎｃｅ）表示装置に関
する。
【０００２】
【従来の技術】無機ＥＬ表示装置の表示パネルは、基板
上に、透明導電性物質からなり、互いに平行に配置され
た帯状の複数本の第１電極（データ側電極）と、第２電
極（走査側電極）とが互いに直交する方向に配置されて
いる。第１電極と第２電極との交差部には、誘電物質か
らなる絶縁層−発光層−誘電物質からなる絶縁層の３層
が積層されて無機ＥＬ素子が構成され、マトリクス状の
表示ドットとなっている。表示パネルには、発光色を変
えること等を目的として、複数種類の発光層が設けられ
る。無機ＥＬ素子は、図７に示すような印加電圧−輝度
特性を有しており、２００Ｖ程度の比較的高い電圧によ
って駆動される。
上に、透明導電性物質からなり、互いに平行に配置され
た帯状の複数本の第１電極（データ側電極）と、第２電
極（走査側電極）とが互いに直交する方向に配置されて
いる。第１電極と第２電極との交差部には、誘電物質か
らなる絶縁層−発光層−誘電物質からなる絶縁層の３層
が積層されて無機ＥＬ素子が構成され、マトリクス状の
表示ドットとなっている。表示パネルには、発光色を変
えること等を目的として、複数種類の発光層が設けられ
る。無機ＥＬ素子は、図７に示すような印加電圧−輝度
特性を有しており、２００Ｖ程度の比較的高い電圧によ
って駆動される。
【０００３】従来、このような無機ＥＬ表示装置には、
走査側電極の駆動回路として、データ側電極に対して負
極性の電圧を印加する出力素子と正極性の電圧を印加す
る出力素子とが設けられたプッシュプル構造の走査側駆
動回路が設けられている。また、データ側電極の駆動回
路として、発光層に変調電圧を充電するソースフォロワ
型の出力素子によって構成されたデータ側駆動回路が設
けられている。
走査側電極の駆動回路として、データ側電極に対して負
極性の電圧を印加する出力素子と正極性の電圧を印加す
る出力素子とが設けられたプッシュプル構造の走査側駆
動回路が設けられている。また、データ側電極の駆動回
路として、発光層に変調電圧を充電するソースフォロワ
型の出力素子によって構成されたデータ側駆動回路が設
けられている。
【０００４】データ側駆動回路では、充電用出力素子お
よび放電用出力素子を用いて、表示データ信号に従って
任意の振幅の変調電圧まで無機ＥＬ素子の充放電を行う
変調駆動が行われる。また、走査側駆動回路では、サイ
リスタ等のスイッチ素子を用いて、所謂フィールド反転
駆動が行われる。これによって、発光層に対して対称性
の良い交流パルスが印加され、信頼性の高い表示が得ら
れる。
よび放電用出力素子を用いて、表示データ信号に従って
任意の振幅の変調電圧まで無機ＥＬ素子の充放電を行う
変調駆動が行われる。また、走査側駆動回路では、サイ
リスタ等のスイッチ素子を用いて、所謂フィールド反転
駆動が行われる。これによって、発光層に対して対称性
の良い交流パルスが印加され、信頼性の高い表示が得ら
れる。
【０００５】以下に、無機ＥＬ表示装置の具体的な構成
について、図１に示す回路図を用いて説明する。なお、
ここでは８階調を表示する場合を例として説明する。
について、図１に示す回路図を用いて説明する。なお、
ここでは８階調を表示する場合を例として説明する。
【０００６】この無機ＥＬ表示装置は、ＥＬ表示パネル
１０６が設けられている。ＥＬ表示パネル１０６には、
データ側電極Ｘ１ａ、Ｘ１ｂ、・・・、ＸｎａおよびＸ
ｎｂと、走査側電極Ｙ１、Ｙ２、・・・Ｙｍとが互いに
直交するように設けられており、データ側電極と走査側
電極との各交差部に、図７に示すような電圧−輝度特性
（発光層Ａ）を有し、発光しきい値電圧がＶＷａ、発光
飽和電圧がＶＳａである発光層Ａと、図７に示すような
電圧−輝度特性（発光層Ｂ）を有し、発光しきい値電圧
がＶＷｂ、発光飽和電圧がＶＳｂである発光層Ｂとが、
Ｘ方向に交互に配置されて表示ドットが構成されてい
る。１画素は、これら２種類の発光層からなる一対の表
示ドットによって構成されている。
１０６が設けられている。ＥＬ表示パネル１０６には、
データ側電極Ｘ１ａ、Ｘ１ｂ、・・・、ＸｎａおよびＸ
ｎｂと、走査側電極Ｙ１、Ｙ２、・・・Ｙｍとが互いに
直交するように設けられており、データ側電極と走査側
電極との各交差部に、図７に示すような電圧−輝度特性
（発光層Ａ）を有し、発光しきい値電圧がＶＷａ、発光
飽和電圧がＶＳａである発光層Ａと、図７に示すような
電圧−輝度特性（発光層Ｂ）を有し、発光しきい値電圧
がＶＷｂ、発光飽和電圧がＶＳｂである発光層Ｂとが、
Ｘ方向に交互に配置されて表示ドットが構成されてい
る。１画素は、これら２種類の発光層からなる一対の表
示ドットによって構成されている。
【０００７】ＥＬ表示パネル１０６の周辺には、駆動制
御回路１０１が設けられている。駆動制御回路１０１に
は、垂直同期信号ＶＳ、水平同期信号ＨＳ、データ転送
クロック信号ＣＫＤおよび表示データ信号Ｄ０〜Ｄ２等
の信号が外部から入力される。外部から入力される表示
データ信号Ｄ０〜Ｄ２は、８階調の階調度を示す。最も
暗い輝度から順にＬ０、Ｌ１、・・・とし、最も明るい
輝度をＬ７とした場合の表示データ信号Ｄ０〜Ｄ２と輝
度との関係を下記表１に示す。
御回路１０１が設けられている。駆動制御回路１０１に
は、垂直同期信号ＶＳ、水平同期信号ＨＳ、データ転送
クロック信号ＣＫＤおよび表示データ信号Ｄ０〜Ｄ２等
の信号が外部から入力される。外部から入力される表示
データ信号Ｄ０〜Ｄ２は、８階調の階調度を示す。最も
暗い輝度から順にＬ０、Ｌ１、・・・とし、最も明るい
輝度をＬ７とした場合の表示データ信号Ｄ０〜Ｄ２と輝
度との関係を下記表１に示す。
【０００８】
【表１】
駆動制御回路１０１は、外部から入力される論理回路用
電圧ＶＬ（例えば５Ｖ）によって動作する。
電圧ＶＬ（例えば５Ｖ）によって動作する。
【０００９】駆動制御回路１０１では、入力される各信
号に応じて、ＥＬ表示装置の各部分の動作タイミングを
制御するために、以下のような制御信号が生成される。
ＰＮフレーム信号ＰＮＦは、表示フレームの第１フレー
ムと第２フレームとを制御する信号であり、第１フレー
ムでは「Ｈ」、第２フレームでは「Ｌ」となる。ランプ
波出力信号ＲＰは、ランプ波を制御する信号であり、
「Ｈ」の期間にランプ波が出力される。ステップクロッ
ク信号ＳＣＫは、ランプ波出力信号ＲＰが「Ｈ」の期間
を７等分するクロック信号である。変調電圧出力信号Ｍ
Ｏは、変調基準電圧パルスを制御する信号であり、
「Ｈ」の期間に変調基準電圧パルスが変調共通電圧線１
２３に導出される。また、ＣＫＤはデータ転送クロック
信号であり、ＤＬＳはデータラッチ信号である。
号に応じて、ＥＬ表示装置の各部分の動作タイミングを
制御するために、以下のような制御信号が生成される。
ＰＮフレーム信号ＰＮＦは、表示フレームの第１フレー
ムと第２フレームとを制御する信号であり、第１フレー
ムでは「Ｈ」、第２フレームでは「Ｌ」となる。ランプ
波出力信号ＲＰは、ランプ波を制御する信号であり、
「Ｈ」の期間にランプ波が出力される。ステップクロッ
ク信号ＳＣＫは、ランプ波出力信号ＲＰが「Ｈ」の期間
を７等分するクロック信号である。変調電圧出力信号Ｍ
Ｏは、変調基準電圧パルスを制御する信号であり、
「Ｈ」の期間に変調基準電圧パルスが変調共通電圧線１
２３に導出される。また、ＣＫＤはデータ転送クロック
信号であり、ＤＬＳはデータラッチ信号である。
【００１０】また、無機ＥＬ表示装置においては、信頼
性の高い表示を得るために、発光層に対して対称性の良
い交流パルスが印加されており、第１フレームでは正極
性の書き込み電圧である＋（ＶＷ＋ＶＭ）が印加され、
第２フレームでは負極性の書き込み電圧である−ＶＷが
印加される。従って、第１フレームでは輝度レベルが高
いほど変調電圧の振幅は低く、輝度レベルが低いほど変
調電圧の振幅を高くする必要があり、第２フレームで
は、第１フレームとは反対に、輝度レベルが高いほど変
調電圧の振幅は高く、輝度レベルが低いほど変調電圧の
振幅を低くする必要がある。このため、第１フレームで
は、駆動制御回路１０１に入力される表示データ信号が
反転されてデータ側駆動回路１０３に供給され、第２フ
レームでは表示データ信号がそのままデータ側駆動回路
１０３に供給される。データ側駆動回路１０３に供給さ
れる表示データ信号ＤＡ０〜ＤＡ２は、駆動制御回路１
０１に入力される表示データ信号Ｄ０〜Ｄ２とＰＮフレ
ーム信号ＰＮＦとのＥＸＯＲによって生成される。
性の高い表示を得るために、発光層に対して対称性の良
い交流パルスが印加されており、第１フレームでは正極
性の書き込み電圧である＋（ＶＷ＋ＶＭ）が印加され、
第２フレームでは負極性の書き込み電圧である−ＶＷが
印加される。従って、第１フレームでは輝度レベルが高
いほど変調電圧の振幅は低く、輝度レベルが低いほど変
調電圧の振幅を高くする必要があり、第２フレームで
は、第１フレームとは反対に、輝度レベルが高いほど変
調電圧の振幅は高く、輝度レベルが低いほど変調電圧の
振幅を低くする必要がある。このため、第１フレームで
は、駆動制御回路１０１に入力される表示データ信号が
反転されてデータ側駆動回路１０３に供給され、第２フ
レームでは表示データ信号がそのままデータ側駆動回路
１０３に供給される。データ側駆動回路１０３に供給さ
れる表示データ信号ＤＡ０〜ＤＡ２は、駆動制御回路１
０１に入力される表示データ信号Ｄ０〜Ｄ２とＰＮフレ
ーム信号ＰＮＦとのＥＸＯＲによって生成される。
【００１１】駆動制御回路１０１によって生成される変
調電圧出力信号ＭＯは、変調駆動電源回路１０２が有す
る変調電源回路１２１に供給される。変調電源回路１２
１では、ＤＣ／ＤＣコンバータ等を用いて外部から入力
される駆動回路用電圧ＶＤ（例えば１２Ｖ）が振幅ＶＭ
（例えば３５Ｖ）のＤＣ電圧に昇圧され、変調電圧出力
信号ＭＯに同期して、昇圧されたＤＣ電圧が変調基準電
圧パルスＶＭＢに変換される。変調電源回路１２１によ
って生成された変調基準電圧ＶＭＢは、変調電源電圧と
して変調共通電圧線１２３へ導出される。
調電圧出力信号ＭＯは、変調駆動電源回路１０２が有す
る変調電源回路１２１に供給される。変調電源回路１２
１では、ＤＣ／ＤＣコンバータ等を用いて外部から入力
される駆動回路用電圧ＶＤ（例えば１２Ｖ）が振幅ＶＭ
（例えば３５Ｖ）のＤＣ電圧に昇圧され、変調電圧出力
信号ＭＯに同期して、昇圧されたＤＣ電圧が変調基準電
圧パルスＶＭＢに変換される。変調電源回路１２１によ
って生成された変調基準電圧ＶＭＢは、変調電源電圧と
して変調共通電圧線１２３へ導出される。
【００１２】また、駆動制御回路１０１によって生成さ
れるランプ波出力信号ＲＰは、変調駆動電源回路１０２
が有するランプ波生成回路１２２に供給される。ランプ
波生成回路１２２では、ランプ波出力信号ＲＰの立ち上
がりに同期して、駆動回路用電圧ＶＤから振幅ＶＭ（例
えば３５Ｖ）をピークとするランプ波ＲＶＭの生成が開
始される。ランプ波は、ランプ波出力信号ＲＰの立ち下
がり時にピーク振幅ＶＭに到達する傾きで生成され、ラ
ンプ波出力信号の立ち下がり時に同期してＧＮＤに戻さ
れる。ランプ波生成回路１２２によって生成されたラン
プ波ＲＶＭは、ランプ波線１２４へ導出される。
れるランプ波出力信号ＲＰは、変調駆動電源回路１０２
が有するランプ波生成回路１２２に供給される。ランプ
波生成回路１２２では、ランプ波出力信号ＲＰの立ち上
がりに同期して、駆動回路用電圧ＶＤから振幅ＶＭ（例
えば３５Ｖ）をピークとするランプ波ＲＶＭの生成が開
始される。ランプ波は、ランプ波出力信号ＲＰの立ち下
がり時にピーク振幅ＶＭに到達する傾きで生成され、ラ
ンプ波出力信号の立ち下がり時に同期してＧＮＤに戻さ
れる。ランプ波生成回路１２２によって生成されたラン
プ波ＲＶＭは、ランプ波線１２４へ導出される。
【００１３】駆動制御回路１０１によって生成される表
示データ信号ＤＡ０〜ＤＡ２、ランプ波出力信号ＲＰ、
変調電圧出力信号ＭＯ、データ転送クロック信号ＣＫ
Ｄ、データラッチ信号ＤＬＳおよびステップクロック信
号ＳＣＫは、データ側駆動回路１０３が有するデータ側
制御回路１３１に供給される。データ側制御回路１３１
は、図２に示すように、シフトレジスタ・ラッチ回路２
００および振幅制御回路２０１によって構成されてい
る。
示データ信号ＤＡ０〜ＤＡ２、ランプ波出力信号ＲＰ、
変調電圧出力信号ＭＯ、データ転送クロック信号ＣＫ
Ｄ、データラッチ信号ＤＬＳおよびステップクロック信
号ＳＣＫは、データ側駆動回路１０３が有するデータ側
制御回路１３１に供給される。データ側制御回路１３１
は、図２に示すように、シフトレジスタ・ラッチ回路２
００および振幅制御回路２０１によって構成されてい
る。
【００１４】シフトレジスタ・ラッチ回路２００には、
データ転送クロック信号ＣＫＤ、データラッチ信号ＤＬ
Ｓおよび表示データ信号ＤＡ０〜ＤＡ２が供給される。
シフトレジスタ・ラッチ回路２００は、図３に示すよう
に、データ側電極Ｘ１ａ、Ｘ１ｂ、Ｘ２ａ、・・・のそ
れぞれに対応して、表示データ信号ＤＡ０〜ＤＡ２がＤ
入力端子に入力され、データ転送クロック信号ＣＫＤが
ＣＬＫ入力端子に入力される３つのシフトレジスタと、
シフトレジスタのＱ出力端子がＤ入力端子に接続され、
データラッチ信号ＤＬＳがＣＬＫ入力端子ＣＬＫに入力
され、Ｑ出力端子が振幅制御回路２０１に接続される３
つのラッチ部とによって構成されている。シフトレジス
タのＱ出力端子は、次のデータ側電極に対応するシフト
レジスタのＤ入力端子に接続されている。
データ転送クロック信号ＣＫＤ、データラッチ信号ＤＬ
Ｓおよび表示データ信号ＤＡ０〜ＤＡ２が供給される。
シフトレジスタ・ラッチ回路２００は、図３に示すよう
に、データ側電極Ｘ１ａ、Ｘ１ｂ、Ｘ２ａ、・・・のそ
れぞれに対応して、表示データ信号ＤＡ０〜ＤＡ２がＤ
入力端子に入力され、データ転送クロック信号ＣＫＤが
ＣＬＫ入力端子に入力される３つのシフトレジスタと、
シフトレジスタのＱ出力端子がＤ入力端子に接続され、
データラッチ信号ＤＬＳがＣＬＫ入力端子ＣＬＫに入力
され、Ｑ出力端子が振幅制御回路２０１に接続される３
つのラッチ部とによって構成されている。シフトレジス
タのＱ出力端子は、次のデータ側電極に対応するシフト
レジスタのＤ入力端子に接続されている。
【００１５】シフトレジスタ・ラッチ回路２００におい
て、表示データ信号ＤＡ０〜ＤＡ２は、データ転送クロ
ック信号ＣＫＤに同期して、それぞれ対応するシフトレ
ジスタ内を３ビット並列に転送される。そして、１水平
期間終了後に、データラッチ信号ＤＬＳによってラッチ
部にデータがラッチされ、表示データ信号ＤＡ０（Ｘ）
〜ＤＡ２（Ｘ）が得られる。
て、表示データ信号ＤＡ０〜ＤＡ２は、データ転送クロ
ック信号ＣＫＤに同期して、それぞれ対応するシフトレ
ジスタ内を３ビット並列に転送される。そして、１水平
期間終了後に、データラッチ信号ＤＬＳによってラッチ
部にデータがラッチされ、表示データ信号ＤＡ０（Ｘ）
〜ＤＡ２（Ｘ）が得られる。
【００１６】また、振幅制御回路２０１には、駆動制御
回路１０１によって生成されるランプ波出力信号ＲＰ、
変調電圧出力信号ＭＯおよびステップクロック信号ＳＣ
Ｋと、シフトレジスタ・ラッチ回路２００からの表示デ
ータ信号ＤＡ０（Ｘ）〜ＤＡ２（Ｘ）が供給される。振
幅制御回路２０１は、図４（ａ）に示すように、カウン
ター回路２２０と、デコード回路２２１と、マスク回路
２２２とを有している。
回路１０１によって生成されるランプ波出力信号ＲＰ、
変調電圧出力信号ＭＯおよびステップクロック信号ＳＣ
Ｋと、シフトレジスタ・ラッチ回路２００からの表示デ
ータ信号ＤＡ０（Ｘ）〜ＤＡ２（Ｘ）が供給される。振
幅制御回路２０１は、図４（ａ）に示すように、カウン
ター回路２２０と、デコード回路２２１と、マスク回路
２２２とを有している。
【００１７】カウンター回路２２０は、ステップクロッ
ク信号ＳＣＫがＣＬＫ入力端子に入力され、ランプ波出
力信号ＲＰがＣＬＲ端子に入力され、Ｑ出力端子が右側
のフリップフロップのＤ入力端子に接続され、Ｑバー出
力端子がマスク回路２２２を構成するＯＲ回路の入力に
接続されている７つのフリップフロップを有している。
左端のフリップフロップのＤ入力端子は、電源電圧ＶＣ
Ｃに接続されている。カウンター回路２２０では、ステ
ップクロック信号ＳＣＫおよびランプ波出力信号ＲＰが
入力され、各フリップフロップのＱバー端子から、それ
ぞれ同じタイミングで立ち上がり、ステップクロック信
号ＳＣＫの立ち上がりに同期して右側のフリップフロッ
プ程、遅いタイミングで立ち下がる、パルス幅が７通り
の信号が出力される。
ク信号ＳＣＫがＣＬＫ入力端子に入力され、ランプ波出
力信号ＲＰがＣＬＲ端子に入力され、Ｑ出力端子が右側
のフリップフロップのＤ入力端子に接続され、Ｑバー出
力端子がマスク回路２２２を構成するＯＲ回路の入力に
接続されている７つのフリップフロップを有している。
左端のフリップフロップのＤ入力端子は、電源電圧ＶＣ
Ｃに接続されている。カウンター回路２２０では、ステ
ップクロック信号ＳＣＫおよびランプ波出力信号ＲＰが
入力され、各フリップフロップのＱバー端子から、それ
ぞれ同じタイミングで立ち上がり、ステップクロック信
号ＳＣＫの立ち上がりに同期して右側のフリップフロッ
プ程、遅いタイミングで立ち下がる、パルス幅が７通り
の信号が出力される。
【００１８】デコード回路２２１は、３ｂｉｔ Ｔｏ ８
ｌｉｎｅ Ｄｅｃｏｄｅｒ（標準ロジック回路７４１３
７相当）によって構成されており、セレクト入力端子
（Ａ、ＢおよびＣ）にシフトレジスタ・ラッチ回路２０
０からの表示データ信号ＤＡ０（Ｘ）〜ＤＡ２（Ｘ）が
それぞれ入力されることによって、階調に応じたマスク
信号が出力端子Ｙ０〜Ｙ７からそれぞれ出力される。マ
スク信号は、カウンター回路２２０から出力される７通
りのパルス幅の信号のうち、必要なパルス幅の信号のみ
をＲＰ信号として出力し、それ以外の６通りの信号をマ
スクするために用いられる。出力端子Ｙ０〜Ｙ６からの
マスク信号は、マスク回路２２２の７つのＯＲ回路の一
方の入力にそれぞれ接続され、出力端子Ｙ７からのマス
ク信号は、マスク回路２２２のＡＮＤ回路のうち、上側
右端のＡＮＤ回路の一方の入力に接続されている。
ｌｉｎｅ Ｄｅｃｏｄｅｒ（標準ロジック回路７４１３
７相当）によって構成されており、セレクト入力端子
（Ａ、ＢおよびＣ）にシフトレジスタ・ラッチ回路２０
０からの表示データ信号ＤＡ０（Ｘ）〜ＤＡ２（Ｘ）が
それぞれ入力されることによって、階調に応じたマスク
信号が出力端子Ｙ０〜Ｙ７からそれぞれ出力される。マ
スク信号は、カウンター回路２２０から出力される７通
りのパルス幅の信号のうち、必要なパルス幅の信号のみ
をＲＰ信号として出力し、それ以外の６通りの信号をマ
スクするために用いられる。出力端子Ｙ０〜Ｙ６からの
マスク信号は、マスク回路２２２の７つのＯＲ回路の一
方の入力にそれぞれ接続され、出力端子Ｙ７からのマス
ク信号は、マスク回路２２２のＡＮＤ回路のうち、上側
右端のＡＮＤ回路の一方の入力に接続されている。
【００１９】マスク回路２２２は、ＡＮＤ回路とＯＲ回
路によって構成されており、カウンター回路２２０から
出力される７通りのパルス幅の信号から、表示データ信
号ＤＡ０（Ｘ）〜ＤＡ２（Ｘ）に応じたパルス幅の信号
が選択される。マスク回路２２２の出力は、ランプ波出
力信号ＲＰと共にマスク回路２２２の右側に設けられた
ＡＮＤ回路に入力され、データ側ドライバ１３２を制御
するアナログスイッチ制御信号ＭＰが生成される。
路によって構成されており、カウンター回路２２０から
出力される７通りのパルス幅の信号から、表示データ信
号ＤＡ０（Ｘ）〜ＤＡ２（Ｘ）に応じたパルス幅の信号
が選択される。マスク回路２２２の出力は、ランプ波出
力信号ＲＰと共にマスク回路２２２の右側に設けられた
ＡＮＤ回路に入力され、データ側ドライバ１３２を制御
するアナログスイッチ制御信号ＭＰが生成される。
【００２０】さらに、振幅制御回路２０１は、図４
（ｂ）に示すように、電源電圧ＶＣＣがＤ入力端子に接
続され、変調電圧出力信号ＭＯをインバータによって反
転した信号がＣＬＫ入力端子に入力され、Ｑ出力端子が
直列に接続された３つのインバータを介し、反転されて
ＣＬＲ端子に入力されるフリップフロップを有してお
り、ランプ波放電信号ＭＤが生成される。
（ｂ）に示すように、電源電圧ＶＣＣがＤ入力端子に接
続され、変調電圧出力信号ＭＯをインバータによって反
転した信号がＣＬＫ入力端子に入力され、Ｑ出力端子が
直列に接続された３つのインバータを介し、反転されて
ＣＬＲ端子に入力されるフリップフロップを有してお
り、ランプ波放電信号ＭＤが生成される。
【００２１】振幅制御回路２０１によって生成されるア
ナログスイッチ制御信号ＭＰおよびランプ波放電信号Ｍ
Ｄは、データ側ドライバ１３２に供給される。また、変
調駆動電源回路１０２によって生成される変調基準電圧
パルスＶＭＢおよびランプ波は、データ側駆動回路１０
３が有するデータ側ドライバ１３２に供給される。
ナログスイッチ制御信号ＭＰおよびランプ波放電信号Ｍ
Ｄは、データ側ドライバ１３２に供給される。また、変
調駆動電源回路１０２によって生成される変調基準電圧
パルスＶＭＢおよびランプ波は、データ側駆動回路１０
３が有するデータ側ドライバ１３２に供給される。
【００２２】データ側ドライバ１３２は、図２に示すよ
うに、ソース同士が接続されたＮチャンネルＦＥＴ３０
０とＰチャンネルＦＥＴ３０１とを有しており、それぞ
れのＦＥＴには並列に寄生ダイオード３０２および３０
３が接続されてソースフォロワ型出力素子が構成されて
いる。両ＦＥＴ３００および３０１の接続されたソース
は、ＥＬ表示パネル１０６のデータ側電極に接続されて
いる。ＮチャンネルＦＥＴ３００のドレインは変調駆動
電源回路１０２に接続された変調共通電圧線１２３と接
続され、ＰチャンネルＦＥＴ３０１のドレインはＧＮＤ
電位に接続されている。両ＦＥＴ３００および３０１の
ゲートには、ゲート容量３０４が接続されると共に、ア
ナログスイッチ３０５を介して変調駆動電源回路１０２
に接続されたランプ波線１２４と接続されている。
うに、ソース同士が接続されたＮチャンネルＦＥＴ３０
０とＰチャンネルＦＥＴ３０１とを有しており、それぞ
れのＦＥＴには並列に寄生ダイオード３０２および３０
３が接続されてソースフォロワ型出力素子が構成されて
いる。両ＦＥＴ３００および３０１の接続されたソース
は、ＥＬ表示パネル１０６のデータ側電極に接続されて
いる。ＮチャンネルＦＥＴ３００のドレインは変調駆動
電源回路１０２に接続された変調共通電圧線１２３と接
続され、ＰチャンネルＦＥＴ３０１のドレインはＧＮＤ
電位に接続されている。両ＦＥＴ３００および３０１の
ゲートには、ゲート容量３０４が接続されると共に、ア
ナログスイッチ３０５を介して変調駆動電源回路１０２
に接続されたランプ波線１２４と接続されている。
【００２３】アナログスイッチ３０５のゲートは、振幅
制御回路２０１から出力されるアナログスイッチ制御信
号ＭＰによって制御される。アナログスイッチ制御信号
ＭＰに従ってアナログスイッチ３０５が導通状態になる
と、ランプ波の電位がゲート容量Ｃ３０４に充電され、
ゲート容量Ｃ３０４に充電された電位が忠実に変調電位
としてデータ側電極に充電される。アナログスイッチ制
御信号ＭＰは、駆動フレームおよび階調度に対応した期
間が「Ｈ」となり、そのパルス幅は、ランプ波と同期す
ることによって変調電圧振幅に変換される。
制御回路２０１から出力されるアナログスイッチ制御信
号ＭＰによって制御される。アナログスイッチ制御信号
ＭＰに従ってアナログスイッチ３０５が導通状態になる
と、ランプ波の電位がゲート容量Ｃ３０４に充電され、
ゲート容量Ｃ３０４に充電された電位が忠実に変調電位
としてデータ側電極に充電される。アナログスイッチ制
御信号ＭＰは、駆動フレームおよび階調度に対応した期
間が「Ｈ」となり、そのパルス幅は、ランプ波と同期す
ることによって変調電圧振幅に変換される。
【００２４】各フレームにおいて、外部から入力される
表示データＤ０〜Ｄ２と出力変調電圧の振幅レベルとの
関係を下記表２に示す。
表示データＤ０〜Ｄ２と出力変調電圧の振幅レベルとの
関係を下記表２に示す。
【００２５】
【表２】
第１フレームでは正極性の書き込み電圧が走査側電極に
印加されるため、輝度レベルが高いほど、データ側電極
に印加される変調駆動電圧の振幅は低く、輝度レベルが
低いほど、データ側電極に印加される変調駆動電圧の振
幅は高くなっている。また、第２フレームでは負極性の
書き込み電圧が走査側電極に印加されるため、輝度レベ
ルが高いほど、データ側電極に印加される変調駆動電圧
の振幅は高く、輝度レベルが低いほど、データ側電極に
印加される変調駆動電圧の振幅は低くなっている。
印加されるため、輝度レベルが高いほど、データ側電極
に印加される変調駆動電圧の振幅は低く、輝度レベルが
低いほど、データ側電極に印加される変調駆動電圧の振
幅は高くなっている。また、第２フレームでは負極性の
書き込み電圧が走査側電極に印加されるため、輝度レベ
ルが高いほど、データ側電極に印加される変調駆動電圧
の振幅は高く、輝度レベルが低いほど、データ側電極に
印加される変調駆動電圧の振幅は低くなっている。
【００２６】さらに、ゲート容量Ｃ３０４と並列に、Ｎ
チャンネルＦＥＴ３０６が設けられており、Ｎチャンネ
ルＦＥＴ３０６のゲートにはランプ波放電信号ＭＤが接
続されている。ランプ波放電信号ＭＤは、変調電圧出力
信号ＭＯの立ち下がりエッジに同期して一定期間「Ｈ」
となり、ＦＥＴ３０６が導通状態となって、ゲート容量
３０４に充電された電荷が放電される。
チャンネルＦＥＴ３０６が設けられており、Ｎチャンネ
ルＦＥＴ３０６のゲートにはランプ波放電信号ＭＤが接
続されている。ランプ波放電信号ＭＤは、変調電圧出力
信号ＭＯの立ち下がりエッジに同期して一定期間「Ｈ」
となり、ＦＥＴ３０６が導通状態となって、ゲート容量
３０４に充電された電荷が放電される。
【００２７】ＤＣ／ＤＣコンバータ等を用いて外部から
入力される駆動回路用電圧ＶＤは、書き込み駆動電源回
路１０４が有する書き込み電源回路１４０によって、正
極性のＤＣ電圧である＋（ＶＷ＋ＶＭ）、および負極性
のＤＣ電圧である−ＶＷに昇圧される。書き込み電源回
路１４０によって昇圧された正負両極性のＤＣ電圧は、
書き込みパルス生成回路１４１に供給され、駆動制御回
路１０１から供給される制御信号に従って、正負両極性
のパルス状書き込み電圧に変換される。この場合、ＶＷ
は発光層Ａの発光しきい値電圧ＶＷａ（＝１８０Ｖ）で
あり、駆動回路用電圧ＶＤは例えば１２Ｖである。ま
た、書き込み駆動電源回路１０４は、書き込み電圧を放
電する際には０Ｖを出力し、書き込みおよび放電以外の
タイミングではフローティング状態となる。
入力される駆動回路用電圧ＶＤは、書き込み駆動電源回
路１０４が有する書き込み電源回路１４０によって、正
極性のＤＣ電圧である＋（ＶＷ＋ＶＭ）、および負極性
のＤＣ電圧である−ＶＷに昇圧される。書き込み電源回
路１４０によって昇圧された正負両極性のＤＣ電圧は、
書き込みパルス生成回路１４１に供給され、駆動制御回
路１０１から供給される制御信号に従って、正負両極性
のパルス状書き込み電圧に変換される。この場合、ＶＷ
は発光層Ａの発光しきい値電圧ＶＷａ（＝１８０Ｖ）で
あり、駆動回路用電圧ＶＤは例えば１２Ｖである。ま
た、書き込み駆動電源回路１０４は、書き込み電圧を放
電する際には０Ｖを出力し、書き込みおよび放電以外の
タイミングではフローティング状態となる。
【００２８】書き込み駆動電源回路１０４によって発生
される正負両極性のパルス状書き込み電圧は、それぞ
れ、プルアップラインおよびプルダウンラインを介し
て、走査側駆動回路１０５が有する走査側ドライバ１５
２に供給される。走査側ドライバ１５２は、図５に示す
ように、プルアップサイリスタ１５３とプルダウンサイ
リスタ１５４とを有するプッシュプル構造のスイッチ回
路が複数個、並列に接続されて構成されている。プルア
ップラインとＱ出力端子間、およびＱ出力端子とプルダ
ウンライン間は、それぞれ２５０Ｖ程度の耐圧を有し、
プルアップラインとプルダウンライン間は約５Ｖの電位
で変化する。
される正負両極性のパルス状書き込み電圧は、それぞ
れ、プルアップラインおよびプルダウンラインを介し
て、走査側駆動回路１０５が有する走査側ドライバ１５
２に供給される。走査側ドライバ１５２は、図５に示す
ように、プルアップサイリスタ１５３とプルダウンサイ
リスタ１５４とを有するプッシュプル構造のスイッチ回
路が複数個、並列に接続されて構成されている。プルア
ップラインとＱ出力端子間、およびＱ出力端子とプルダ
ウンライン間は、それぞれ２５０Ｖ程度の耐圧を有し、
プルアップラインとプルダウンライン間は約５Ｖの電位
で変化する。
【００２９】走査側ドライバ１５２は、走査側制御回路
１５１に接続されている。走査側ドライバ１５２は、走
査側制御回路１５１に設けられたシフトレジスタによっ
て、走査側電極のそれぞれに順次的に対応付けられてお
り、全ての走査側電極が順次走査される。走査側制御回
路１５１ではＧＮＤ電位が正負に振れているため、駆動
制御回路１０１側と絶縁する必要があり、走査側制御回
路１５１からの制御信号は、フォトカプラ等を用いたア
イソレーション回路１０７を介して、駆動制御回路１０
１側とは絶縁されて入力される。
１５１に接続されている。走査側ドライバ１５２は、走
査側制御回路１５１に設けられたシフトレジスタによっ
て、走査側電極のそれぞれに順次的に対応付けられてお
り、全ての走査側電極が順次走査される。走査側制御回
路１５１ではＧＮＤ電位が正負に振れているため、駆動
制御回路１０１側と絶縁する必要があり、走査側制御回
路１５１からの制御信号は、フォトカプラ等を用いたア
イソレーション回路１０７を介して、駆動制御回路１０
１側とは絶縁されて入力される。
【００３０】このように構成された無機ＥＬ表示装置の
駆動方法について、図６Ａおよび図６Ｂに示す駆動例を
用いて説明する。ここでは、データ側電極Ｘ１ａおよび
Ｘ１ｂと走査側電極Ｙ１との交点に構成される画素Ａの
ＥＬ素子（Ｘ１ａ、Ｙ１）および（Ｘ１ｂ、Ｙ１）を、
輝度レベル６で発光させる場合について説明する。な
お、データ側電極Ｘ１ａと走査側電極Ｙ１との交点（Ｘ
１ａ、Ｙ１）には発光層ａが配置され、データ側電極Ｘ
１ｂと走査側電極Ｙ１との交点（Ｘ１ｂ、Ｙ１）には発
光層ｂが配置されている。なお、図６Ａおよび図６Ｂで
は、発光層ａと発光層ｂとに同じ電圧が印加されるた
め、発光層ａについて示しており、発光層ｂについては
記載を省略している。
駆動方法について、図６Ａおよび図６Ｂに示す駆動例を
用いて説明する。ここでは、データ側電極Ｘ１ａおよび
Ｘ１ｂと走査側電極Ｙ１との交点に構成される画素Ａの
ＥＬ素子（Ｘ１ａ、Ｙ１）および（Ｘ１ｂ、Ｙ１）を、
輝度レベル６で発光させる場合について説明する。な
お、データ側電極Ｘ１ａと走査側電極Ｙ１との交点（Ｘ
１ａ、Ｙ１）には発光層ａが配置され、データ側電極Ｘ
１ｂと走査側電極Ｙ１との交点（Ｘ１ｂ、Ｙ１）には発
光層ｂが配置されている。なお、図６Ａおよび図６Ｂで
は、発光層ａと発光層ｂとに同じ電圧が印加されるた
め、発光層ａについて示しており、発光層ｂについては
記載を省略している。
【００３１】第１のフレームでは、駆動制御回路１０１
に入力される表示データ信号Ｄ０〜Ｄ２とＰＮフレーム
信号ＰＮＦとのＥＸＯＲによって、表示データ信号Ｄ０
〜Ｄ２が反転されて表示データ信号ＤＡ０〜ＤＡ２が生
成され、データ側駆動回路１０３に出力される。
に入力される表示データ信号Ｄ０〜Ｄ２とＰＮフレーム
信号ＰＮＦとのＥＸＯＲによって、表示データ信号Ｄ０
〜Ｄ２が反転されて表示データ信号ＤＡ０〜ＤＡ２が生
成され、データ側駆動回路１０３に出力される。
【００３２】データ側駆動回路１０３には、表示データ
信号ＤＡ０〜ＤＡ２、データ転送クロック信号ＣＫＤ、
データラッチ信号ＤＬＳが入力される。表示データ信号
ＤＡ０〜ＤＡ２は、データ転送クロック信号ＣＫＤによ
って、データ側制御回路１３１内のシフトレジスタ・ラ
ッチ回路２００の正規の場所に転送され、その後、デー
タラッチ信号ＤＬＳの立ち上がり時に一旦ラッチされ
て、表示データ信号ＤＡ０（Ｘ）〜ＤＡ２（Ｘ）が生成
される。
信号ＤＡ０〜ＤＡ２、データ転送クロック信号ＣＫＤ、
データラッチ信号ＤＬＳが入力される。表示データ信号
ＤＡ０〜ＤＡ２は、データ転送クロック信号ＣＫＤによ
って、データ側制御回路１３１内のシフトレジスタ・ラ
ッチ回路２００の正規の場所に転送され、その後、デー
タラッチ信号ＤＬＳの立ち上がり時に一旦ラッチされ
て、表示データ信号ＤＡ０（Ｘ）〜ＤＡ２（Ｘ）が生成
される。
【００３３】走査側駆動回路１０５に接続されている全
走査側電極は、フローティング電位（実質的に０Ｖ）に
保たれている。また、変調共通電圧線１２３には、変調
電圧出力信号ＭＯに従って、変調基準電圧パルスＶＭＢ
が出力される。データ側電極には、ステップクロック信
号ＳＣＫ、ランプ波出力信号ＲＰおよび表示データ信号
ＤＡ０（Ｘ）〜ＤＡ２（Ｘ）をデータ側駆動制御回路１
３１にて処理することによって得られるアナログスイッ
チ制御信号ＭＰおよびランプ波線１２４から供給される
ランプ波ＲＶＭに基づいて、データ側ドライバ１３２か
ら所望の電圧レベルの変調電圧が、それぞれＥＬパネル
１０６に印加される。
走査側電極は、フローティング電位（実質的に０Ｖ）に
保たれている。また、変調共通電圧線１２３には、変調
電圧出力信号ＭＯに従って、変調基準電圧パルスＶＭＢ
が出力される。データ側電極には、ステップクロック信
号ＳＣＫ、ランプ波出力信号ＲＰおよび表示データ信号
ＤＡ０（Ｘ）〜ＤＡ２（Ｘ）をデータ側駆動制御回路１
３１にて処理することによって得られるアナログスイッ
チ制御信号ＭＰおよびランプ波線１２４から供給される
ランプ波ＲＶＭに基づいて、データ側ドライバ１３２か
ら所望の電圧レベルの変調電圧が、それぞれＥＬパネル
１０６に印加される。
【００３４】輝度レベル６で発光させる画素ＡのＥＬ素
子（Ｘ１ａ、Ｙ１）および（Ｘ１ｂ、Ｙ１）のデータ側
電極Ｘ１ａおよびＸ１ｂに接続されるデータ側ドライバ
１３２は、ゲート容量Ｃ３０４が１／７ＶＭ（＝５Ｖ）
まで充電され、ＦＥＴ３００がＯＮ状態になり、接続さ
れた画素Ａのデータ側電極Ｘ１ａおよびＸ１ｂが、１／
７ＶＭ（＝５Ｖ）になるまで充電される。
子（Ｘ１ａ、Ｙ１）および（Ｘ１ｂ、Ｙ１）のデータ側
電極Ｘ１ａおよびＸ１ｂに接続されるデータ側ドライバ
１３２は、ゲート容量Ｃ３０４が１／７ＶＭ（＝５Ｖ）
まで充電され、ＦＥＴ３００がＯＮ状態になり、接続さ
れた画素Ａのデータ側電極Ｘ１ａおよびＸ１ｂが、１／
７ＶＭ（＝５Ｖ）になるまで充電される。
【００３５】次に、書き込み電源回路１０４から供給さ
れるパルス状の書き込み駆動電圧である＋（ＶＷ＋Ｖ
Ｍ）（＝２１５Ｖ）が、プルアップラインおよび走査側
ドライバ１５２内の選択されたプルアップサイリスタ１
５３を介して、選択された走査側電極Ｙ１に供給され、
走査側電極Ｙ１が＋（ＶＷ＋ＶＭ）（＝２１５Ｖ）に充
電される。
れるパルス状の書き込み駆動電圧である＋（ＶＷ＋Ｖ
Ｍ）（＝２１５Ｖ）が、プルアップラインおよび走査側
ドライバ１５２内の選択されたプルアップサイリスタ１
５３を介して、選択された走査側電極Ｙ１に供給され、
走査側電極Ｙ１が＋（ＶＷ＋ＶＭ）（＝２１５Ｖ）に充
電される。
【００３６】その結果、データ側電極Ｘ１ａと走査側電
極Ｙ１の交点に構成されるＥＬ素子（Ｘ１ａ、Ｙ１）、
およびデータ側電極Ｘ１ｂと走査側電極Ｙ１の交点に構
成されるＥＬ素子（Ｘ１ｂ、Ｙ１）の両端に印加される
電圧は、書き込み駆動電圧と変調電圧とが重畳されてＶ
Ｗ＋６／７ＶＭ（＝２１０Ｖ）となる。この場合、ＥＬ
素子（Ｘ１ａ、Ｙ１）は輝度レベルＬ６にて発光する
が、ＥＬ素子（Ｘ１ｂ、Ｙ１）は輝度レベルＬ４程度の
発光しか得られない。
極Ｙ１の交点に構成されるＥＬ素子（Ｘ１ａ、Ｙ１）、
およびデータ側電極Ｘ１ｂと走査側電極Ｙ１の交点に構
成されるＥＬ素子（Ｘ１ｂ、Ｙ１）の両端に印加される
電圧は、書き込み駆動電圧と変調電圧とが重畳されてＶ
Ｗ＋６／７ＶＭ（＝２１０Ｖ）となる。この場合、ＥＬ
素子（Ｘ１ａ、Ｙ１）は輝度レベルＬ６にて発光する
が、ＥＬ素子（Ｘ１ｂ、Ｙ１）は輝度レベルＬ４程度の
発光しか得られない。
【００３７】所定の時間、ＥＬ素子が発光した後、走査
側電極Ｙ１は、走査側ドライバ１５２における選択され
たプルダウンサイリスタ１５４からプルダウンラインを
介して、０Ｖに放電される。また、変調電圧出力信号Ｍ
Ｏが「Ｌ」となり、変調共通電圧線１２３への変調基準
電圧ＶＭの導出が停止される。さらに、ランプ波放電信
号ＭＤが一定期間「Ｈ」となり、ＦＥＴ３０６がＯＮ状
態となって、ゲート容量３０４に充電された電荷が放電
される。これによって、ＰチャンネルＦＥＴ３０１がＯ
Ｎ状態となり、ＥＬ素子に充電された電荷は放電され
る。
側電極Ｙ１は、走査側ドライバ１５２における選択され
たプルダウンサイリスタ１５４からプルダウンラインを
介して、０Ｖに放電される。また、変調電圧出力信号Ｍ
Ｏが「Ｌ」となり、変調共通電圧線１２３への変調基準
電圧ＶＭの導出が停止される。さらに、ランプ波放電信
号ＭＤが一定期間「Ｈ」となり、ＦＥＴ３０６がＯＮ状
態となって、ゲート容量３０４に充電された電荷が放電
される。これによって、ＰチャンネルＦＥＴ３０１がＯ
Ｎ状態となり、ＥＬ素子に充電された電荷は放電され
る。
【００３８】以上によって、選択された走査側電極Ｙ１
の駆動が終了し、走査側電極Ｙ１は第２フレームのＹ１
の駆動が始まるまでの間、書き込み駆動電源回路１０４
から電気的に切り離されフローティング状態となる。同
様にＹ２〜Ｙｍまでの駆動を線順次に繰り返すことによ
って、第１フレームの駆動が完了する。
の駆動が終了し、走査側電極Ｙ１は第２フレームのＹ１
の駆動が始まるまでの間、書き込み駆動電源回路１０４
から電気的に切り離されフローティング状態となる。同
様にＹ２〜Ｙｍまでの駆動を線順次に繰り返すことによ
って、第１フレームの駆動が完了する。
【００３９】第２のフレームでは、駆動制御回路１０１
に入力される表示データ信号Ｄ０〜Ｄ２とＰＮフレーム
信号ＰＮＦとのＥＸＯＲによって、表示データ信号Ｄ０
〜Ｄ２が反転されず、表示データ信号ＤＡ０〜ＤＡ２と
してデータ側駆動回路１０３に出力される。
に入力される表示データ信号Ｄ０〜Ｄ２とＰＮフレーム
信号ＰＮＦとのＥＸＯＲによって、表示データ信号Ｄ０
〜Ｄ２が反転されず、表示データ信号ＤＡ０〜ＤＡ２と
してデータ側駆動回路１０３に出力される。
【００４０】データ側駆動回路１０３には、表示データ
信号ＤＡ０〜ＤＡ２、データ転送クロック信号ＣＫＤ、
データラッチ信号ＤＬＳが入力される。表示データ信号
ＤＡ０〜ＤＡ２は、第１フレームと同様に、データ転送
クロック信号ＣＫＤによって、データ側制御回路１３１
内のシフトレジスタ・ラッチ回路２００の正規の場所に
転送され、その後、データラッチ信号ＤＬＳの立ち上が
り時に一旦ラッチされて、表示データ信号ＤＡ０（Ｘ）
〜ＤＡ２（Ｘ）が生成される。
信号ＤＡ０〜ＤＡ２、データ転送クロック信号ＣＫＤ、
データラッチ信号ＤＬＳが入力される。表示データ信号
ＤＡ０〜ＤＡ２は、第１フレームと同様に、データ転送
クロック信号ＣＫＤによって、データ側制御回路１３１
内のシフトレジスタ・ラッチ回路２００の正規の場所に
転送され、その後、データラッチ信号ＤＬＳの立ち上が
り時に一旦ラッチされて、表示データ信号ＤＡ０（Ｘ）
〜ＤＡ２（Ｘ）が生成される。
【００４１】走査側駆動回路１０５に接続されている全
走査側電極は、フローティング電位に保たれている。ま
た、変調共通電圧線１２３には、変調電圧出力信号ＭＯ
に従って、変調基準電圧パルスＶＭＢが出力される。デ
ータ側電極には、ステップクロック信号ＳＣＫ、ランプ
波出力信号ＲＰおよび表示データ信号ＤＡ０（Ｘ）〜Ｄ
Ａ２（Ｘ）をデータ側駆動制御回路１３１にて処理する
ことによって得られるアナログスイッチ制御信号ＭＰお
よびランプ波線１２４から供給されるランプ波ＲＶＭに
基づいて、データ側ドライバ１３２から所望の電圧レベ
ルの変調電圧が、それぞれ表示パネル１０６に印加され
る。
走査側電極は、フローティング電位に保たれている。ま
た、変調共通電圧線１２３には、変調電圧出力信号ＭＯ
に従って、変調基準電圧パルスＶＭＢが出力される。デ
ータ側電極には、ステップクロック信号ＳＣＫ、ランプ
波出力信号ＲＰおよび表示データ信号ＤＡ０（Ｘ）〜Ｄ
Ａ２（Ｘ）をデータ側駆動制御回路１３１にて処理する
ことによって得られるアナログスイッチ制御信号ＭＰお
よびランプ波線１２４から供給されるランプ波ＲＶＭに
基づいて、データ側ドライバ１３２から所望の電圧レベ
ルの変調電圧が、それぞれ表示パネル１０６に印加され
る。
【００４２】輝度レベル６で発光させる画素ＡのＥＬ素
子（Ｘ１ａ、Ｙ１）および（Ｘ１ｂ、Ｙ１）のデータ側
電極Ｘ１ａおよびＸ１ｂに接続されるデータ側ドライバ
１３２は、ゲート容量Ｃ３０４が６／７ＶＭ（＝３０
Ｖ）まで充電され、ＦＥＴ３００がＯＮ状態になり、接
続された画素Ａのデータ側電極Ｘ１ａおよびＸ１ｂが、
６／７ＶＭ（＝３０Ｖ）になるまで充電される。
子（Ｘ１ａ、Ｙ１）および（Ｘ１ｂ、Ｙ１）のデータ側
電極Ｘ１ａおよびＸ１ｂに接続されるデータ側ドライバ
１３２は、ゲート容量Ｃ３０４が６／７ＶＭ（＝３０
Ｖ）まで充電され、ＦＥＴ３００がＯＮ状態になり、接
続された画素Ａのデータ側電極Ｘ１ａおよびＸ１ｂが、
６／７ＶＭ（＝３０Ｖ）になるまで充電される。
【００４３】次に、書き込み電源回路１０４から供給さ
れるパルス状の書き込み駆動電圧である−ＶＷ（＝−１
８０Ｖ）が、プルダウンラインおよび走査側ドライバ１
５２内の選択されたプルダウンサイリスタ１５４を介し
て、選択された走査側電極Ｙ１に供給され、走査側電極
Ｙ１が−ＶＷ（＝−１８０Ｖ）に充電される。
れるパルス状の書き込み駆動電圧である−ＶＷ（＝−１
８０Ｖ）が、プルダウンラインおよび走査側ドライバ１
５２内の選択されたプルダウンサイリスタ１５４を介し
て、選択された走査側電極Ｙ１に供給され、走査側電極
Ｙ１が−ＶＷ（＝−１８０Ｖ）に充電される。
【００４４】その結果、データ側電極Ｘ１ａと走査側電
極Ｙ１の交点に構成されるＥＬ素子（Ｘ１ａ、Ｙ１）、
およびデータ側電極Ｘ１ｂと走査側電極Ｙ１の交点に構
成されるＥＬ素子（Ｘ１ｂ、Ｙ１）の両端に印加される
電圧は、書き込み駆動電圧と変調電圧とが重畳されて−
（ＶＷ＋６／７ＶＭ）（＝２１０Ｖ）となる。この場
合、ＥＬ素子（Ｘ１ａ、Ｙ１）は輝度レベルＬ６にて発
光するが、ＥＬ素子（Ｘ１ｂ、Ｙ１）は輝度レベルＬ４
程度の発光しか得られない。
極Ｙ１の交点に構成されるＥＬ素子（Ｘ１ａ、Ｙ１）、
およびデータ側電極Ｘ１ｂと走査側電極Ｙ１の交点に構
成されるＥＬ素子（Ｘ１ｂ、Ｙ１）の両端に印加される
電圧は、書き込み駆動電圧と変調電圧とが重畳されて−
（ＶＷ＋６／７ＶＭ）（＝２１０Ｖ）となる。この場
合、ＥＬ素子（Ｘ１ａ、Ｙ１）は輝度レベルＬ６にて発
光するが、ＥＬ素子（Ｘ１ｂ、Ｙ１）は輝度レベルＬ４
程度の発光しか得られない。
【００４５】所定の時間、ＥＬ素子が発光した後、走査
側電極Ｙ１は、走査側ドライバ１５２における選択され
たプルアップサイリスタ１５３からプルアップラインを
介して、０Ｖに放電される。また、変調電圧出力信号Ｍ
Ｏが「Ｌ」となり、変調共通電圧線１２３への変調基準
電圧ＶＭの導出が停止される。さらに、ランプ波放電信
号ＭＤが一定期間「Ｈ」となり、ＦＥＴ３０６がＯＮ状
態となって、ゲート容量３０４に充電された電荷が放電
される。これによって、ＰチャンネルＦＥＴ３０１がＯ
Ｎ状態となり、ＥＬ素子に充電された電荷は放電され
る。
側電極Ｙ１は、走査側ドライバ１５２における選択され
たプルアップサイリスタ１５３からプルアップラインを
介して、０Ｖに放電される。また、変調電圧出力信号Ｍ
Ｏが「Ｌ」となり、変調共通電圧線１２３への変調基準
電圧ＶＭの導出が停止される。さらに、ランプ波放電信
号ＭＤが一定期間「Ｈ」となり、ＦＥＴ３０６がＯＮ状
態となって、ゲート容量３０４に充電された電荷が放電
される。これによって、ＰチャンネルＦＥＴ３０１がＯ
Ｎ状態となり、ＥＬ素子に充電された電荷は放電され
る。
【００４６】以上によって、選択された走査側電極Ｙ１
の駆動が終了し、走査側電極Ｙ１は第１フレームのＹ１
の駆動が始まるまでの間、書き込み駆動電源回路１０４
から電気的に切り離されフローティング状態となる。同
様にＹ２〜Ｙｍまでの駆動を線順次に繰り返すことによ
って、第２フレームの駆動が完了する。
の駆動が終了し、走査側電極Ｙ１は第１フレームのＹ１
の駆動が始まるまでの間、書き込み駆動電源回路１０４
から電気的に切り離されフローティング状態となる。同
様にＹ２〜Ｙｍまでの駆動を線順次に繰り返すことによ
って、第２フレームの駆動が完了する。
【００４７】
【発明が解決しようとする課題】上述した従来の無機Ｅ
Ｌ表示装置において、データ側駆動回路１０３から出力
される変調電圧は、表示データ信号に基づいて所定の振
幅によって出力されるが、画素を構成するいずれの表示
ドットの発光層においても、表示データ信号と変調電圧
の振幅との関係は同じである。
Ｌ表示装置において、データ側駆動回路１０３から出力
される変調電圧は、表示データ信号に基づいて所定の振
幅によって出力されるが、画素を構成するいずれの表示
ドットの発光層においても、表示データ信号と変調電圧
の振幅との関係は同じである。
【００４８】図７に示すように、電圧−輝度特性が異な
る複数種類の発光層を用いた無機ＥＬ素子において、発
光層Ａの発光しきい値電圧ＶＷａ（＝１８０Ｖ）にＶＷ
が設定され、ＶＭが３５Ｖに設定され、ＶＭを７等分し
た電圧振幅によって階調表示が行われている。従って、
発光層Ａに対して最適な印加電圧であっても、発光層Ｂ
に対しては非発光−低輝度領域のみの発光となり、十分
な階調表示を得ることができない。このように、いずれ
かの発光層で全消去状態から全発光状態まで、最適な階
調を得るためにＶＷを設定した場合には、他の発光層で
は最適な階調表示が得られないという問題がある。
る複数種類の発光層を用いた無機ＥＬ素子において、発
光層Ａの発光しきい値電圧ＶＷａ（＝１８０Ｖ）にＶＷ
が設定され、ＶＭが３５Ｖに設定され、ＶＭを７等分し
た電圧振幅によって階調表示が行われている。従って、
発光層Ａに対して最適な印加電圧であっても、発光層Ｂ
に対しては非発光−低輝度領域のみの発光となり、十分
な階調表示を得ることができない。このように、いずれ
かの発光層で全消去状態から全発光状態まで、最適な階
調を得るためにＶＷを設定した場合には、他の発光層で
は最適な階調表示が得られないという問題がある。
【００４９】また、発光層Ａの発光しきい値電圧ＶＷａ
（＝１８０Ｖ）から発光層Ｂの発光飽和電圧ＶＳｂ（＝
２２５Ｖ）の差（＝４５Ｖ）をＶＭとして、この電圧を
７等分した電圧振幅を印加する場合には、発光層Ａでは
高輝度階調の間隔が狭くなり、発光層Ｂでは低輝度階調
の間隔が狭くなって、いずれの発光層に対しても最適な
階調表示を得ることができない。
（＝１８０Ｖ）から発光層Ｂの発光飽和電圧ＶＳｂ（＝
２２５Ｖ）の差（＝４５Ｖ）をＶＭとして、この電圧を
７等分した電圧振幅を印加する場合には、発光層Ａでは
高輝度階調の間隔が狭くなり、発光層Ｂでは低輝度階調
の間隔が狭くなって、いずれの発光層に対しても最適な
階調表示を得ることができない。
【００５０】このような電圧−輝度特性が異なる複数種
類の発光層を用いた無機ＥＬ表示装置において、発光の
最適化を図るために、それぞれの発光層に印加される駆
動パルスの印加時間（パルス幅）を発光層毎に最適化す
る方法が、特開平１０−３９８３５号公報に開示されて
いる。しかしながら、無機ＥＬ素子は、その構造からも
明らかなように、容量性の素子であるため、本来、パル
ス幅階調法には適していない。
類の発光層を用いた無機ＥＬ表示装置において、発光の
最適化を図るために、それぞれの発光層に印加される駆
動パルスの印加時間（パルス幅）を発光層毎に最適化す
る方法が、特開平１０−３９８３５号公報に開示されて
いる。しかしながら、無機ＥＬ素子は、その構造からも
明らかなように、容量性の素子であるため、本来、パル
ス幅階調法には適していない。
【００５１】無機ＥＬ素子に矩形波状の駆動パルスを印
加すると、発光に寄与する電流は、電圧の立ち上がり直
後に急峻なピークをもって立ち上がり、コンデンサへの
充電電流と同様の挙動を示す。電流が流れる時間は数μ
秒という短い時間であり、電流が流れた後のパルス幅を
制御しても、階調間に十分な輝度差を得ることができな
い。従って、パルス幅の制御によって十分な輝度差を有
する階調表示を得るためには、充電電流が流れる数μ秒
の時間に多段階のパルス幅を設定する必要がある。しか
し、駆動回路の応答速度およびパルス幅の制御精度等に
よって、パルス幅が僅かでも変化すると、輝度が大きく
変化するという問題がある。
加すると、発光に寄与する電流は、電圧の立ち上がり直
後に急峻なピークをもって立ち上がり、コンデンサへの
充電電流と同様の挙動を示す。電流が流れる時間は数μ
秒という短い時間であり、電流が流れた後のパルス幅を
制御しても、階調間に十分な輝度差を得ることができな
い。従って、パルス幅の制御によって十分な輝度差を有
する階調表示を得るためには、充電電流が流れる数μ秒
の時間に多段階のパルス幅を設定する必要がある。しか
し、駆動回路の応答速度およびパルス幅の制御精度等に
よって、パルス幅が僅かでも変化すると、輝度が大きく
変化するという問題がある。
【００５２】無機ＥＬ素子において、複数種類の発光層
に対する電圧−輝度特性を全く同じように作製すること
ができれば、いずれの発光層に対しても最適な階調表示
を得ることができるが、そのような無機ＥＬ素子を再現
性良く作製することは非常に困難である。
に対する電圧−輝度特性を全く同じように作製すること
ができれば、いずれの発光層に対しても最適な階調表示
を得ることができるが、そのような無機ＥＬ素子を再現
性良く作製することは非常に困難である。
【００５３】本発明は、このような従来技術の課題を解
決するためになされたものであり、電圧−輝度特性が異
なる複数種類の発光層を用いた表示装置において、各発
光層毎に最適な階調表示を得ることができる表示装置を
提供することを目的とする。
決するためになされたものであり、電圧−輝度特性が異
なる複数種類の発光層を用いた表示装置において、各発
光層毎に最適な階調表示を得ることができる表示装置を
提供することを目的とする。
【００５４】
【課題を解決するための手段】本発明の表示装置は、複
数の第１電極と、該複数の第１電極にそれぞれ交差する
複数の第２電極とを有し、各第１電極と各第２電極との
それぞれの交点に、各第１電極および各第２電極との間
にそれぞれ絶縁膜を介して、発光特性が異なる複数種類
の発光層がそれぞれ配置された表示パネルと、該第１電
極に接続され、入力信号に応じた変調電圧をそれぞれ供
給するデータ側駆動回路と、該データ側駆動回路に変調
電源電圧を供給する変調駆動電源回路と、各第２電極に
接続され、書き込み電圧を選択的に第２電極へ供給する
走査側駆動回路と、該走査側駆動回路に書き込み電圧を
供給する書き込み駆動電源回路と、外部から入力される
信号に基づいて、該データ側駆動回路、該変調駆動電源
回路、該走査側駆動回路および該書き込み駆動電源回路
を制御する駆動制御回路とを有し、該データ側駆動回路
から出力される変調電圧の振幅を変化させることによっ
て階調表示を行う場合に、該駆動制御回路は、入力され
る表示データ信号に基づいて各発光層の発光特性に応じ
た最適な変調電圧の振幅が得られるように、該データ側
駆動回路に対して、所望される階調数ｍに対して調整範
囲ｎ（ｎは１以上の整数）を加えたｍ＋ｎ種類のデータ
信号を該データ側駆動回路に供給可能であり、該データ
側駆動回路は、該駆動制御回路から供給されるデータ信
号に応じて、階調数ｍに対して調整範囲ｎを加えたｍ＋
ｎ種類の振幅の変調電圧を該第１電極に対して出力可能
であり、入力される表示データ信号に基づいて各発光層
の発光特性に応じた最適な振幅の変調電圧が、ｎの範囲
で調整されて該第１電極に供給され、そのことにより上
記目的が達成される。
数の第１電極と、該複数の第１電極にそれぞれ交差する
複数の第２電極とを有し、各第１電極と各第２電極との
それぞれの交点に、各第１電極および各第２電極との間
にそれぞれ絶縁膜を介して、発光特性が異なる複数種類
の発光層がそれぞれ配置された表示パネルと、該第１電
極に接続され、入力信号に応じた変調電圧をそれぞれ供
給するデータ側駆動回路と、該データ側駆動回路に変調
電源電圧を供給する変調駆動電源回路と、各第２電極に
接続され、書き込み電圧を選択的に第２電極へ供給する
走査側駆動回路と、該走査側駆動回路に書き込み電圧を
供給する書き込み駆動電源回路と、外部から入力される
信号に基づいて、該データ側駆動回路、該変調駆動電源
回路、該走査側駆動回路および該書き込み駆動電源回路
を制御する駆動制御回路とを有し、該データ側駆動回路
から出力される変調電圧の振幅を変化させることによっ
て階調表示を行う場合に、該駆動制御回路は、入力され
る表示データ信号に基づいて各発光層の発光特性に応じ
た最適な変調電圧の振幅が得られるように、該データ側
駆動回路に対して、所望される階調数ｍに対して調整範
囲ｎ（ｎは１以上の整数）を加えたｍ＋ｎ種類のデータ
信号を該データ側駆動回路に供給可能であり、該データ
側駆動回路は、該駆動制御回路から供給されるデータ信
号に応じて、階調数ｍに対して調整範囲ｎを加えたｍ＋
ｎ種類の振幅の変調電圧を該第１電極に対して出力可能
であり、入力される表示データ信号に基づいて各発光層
の発光特性に応じた最適な振幅の変調電圧が、ｎの範囲
で調整されて該第１電極に供給され、そのことにより上
記目的が達成される。
【００５５】前記調整範囲ｎは、前記駆動制御回路に入
力される信号に基づいて規定されてもよい。または、前
記調整範囲ｎは、前記駆動制御回路に予め内蔵されたデ
ータに基づいて規定されてもよい。
力される信号に基づいて規定されてもよい。または、前
記調整範囲ｎは、前記駆動制御回路に予め内蔵されたデ
ータに基づいて規定されてもよい。
【００５６】前記データ側駆動回路の変調電圧出力部
は、ソースフォロワ型素子によって構成されていてもよ
い。
は、ソースフォロワ型素子によって構成されていてもよ
い。
【００５７】以下に、本発明の作用について説明する。
【００５８】本発明にあっては、電圧−輝度特性が異な
る複数種類の発光層を用いた表示装置において、階調表
示を行う場合に、データ側駆動回路部から出力される変
調電圧ＶＭが、表示データ信号および各発光層の発光特
性に応じた最適な振幅に調整されるため、各発光層毎に
最適な階調表示を得ることができる。
る複数種類の発光層を用いた表示装置において、階調表
示を行う場合に、データ側駆動回路部から出力される変
調電圧ＶＭが、表示データ信号および各発光層の発光特
性に応じた最適な振幅に調整されるため、各発光層毎に
最適な階調表示を得ることができる。
【００５９】変調電圧の振幅調整範囲ｎは、駆動制御回
路に入力される信号に基づいて規定することができる。
また、駆動制御回路に予めデータとして内蔵させておく
ことにより、予め規定された発光層に対応して自動的に
振幅調整範囲を規定することができる。
路に入力される信号に基づいて規定することができる。
また、駆動制御回路に予めデータとして内蔵させておく
ことにより、予め規定された発光層に対応して自動的に
振幅調整範囲を規定することができる。
【００６０】
【発明の実施の形態】以下に、本発明の実施の形態につ
いて、図面を参照しながら説明する。
いて、図面を参照しながら説明する。
【００６１】図８は、本発明の一実施形態である無機Ｅ
Ｌ表示装置の構成を説明するための回路図である。な
お、本実施形態では、図７に示すような異なる輝度−電
圧特性を有する２種類の発光層を用いて、８階調を表示
する際に、２階調分の調整電圧幅を設ける場合を例とし
て説明する。
Ｌ表示装置の構成を説明するための回路図である。な
お、本実施形態では、図７に示すような異なる輝度−電
圧特性を有する２種類の発光層を用いて、８階調を表示
する際に、２階調分の調整電圧幅を設ける場合を例とし
て説明する。
【００６２】この無機ＥＬ表示装置は、ＥＬ表示パネル
５０６が設けられている。ＥＬ表示パネル５０６には、
データ側電極Ｘ１ａ、Ｘ１ｂ、・・・、ＸｎａおよびＸ
ｎｂと、走査側電極Ｙ１、Ｙ２、・・・Ｙｍとが互いに
直交するように設けられており、データ側電極と走査側
電極との各交差部に、図７に示すような電圧−輝度特性
（発光層Ａ）を有し、発光しきい値電圧がＶＷａ、発光
飽和電圧がＶＳａである発光層Ａと、図７に示すような
電圧−輝度特性（発光層Ｂ）を有し、発光しきい値電圧
がＶＷｂ、発光飽和電圧がＶＳｂである発光層Ｂとが、
Ｘ方向に交互に配置されて表示ドットが構成されてい
る。１画素は、これら２種類の発光層からなる一対の表
示ドットによって構成されている。
５０６が設けられている。ＥＬ表示パネル５０６には、
データ側電極Ｘ１ａ、Ｘ１ｂ、・・・、ＸｎａおよびＸ
ｎｂと、走査側電極Ｙ１、Ｙ２、・・・Ｙｍとが互いに
直交するように設けられており、データ側電極と走査側
電極との各交差部に、図７に示すような電圧−輝度特性
（発光層Ａ）を有し、発光しきい値電圧がＶＷａ、発光
飽和電圧がＶＳａである発光層Ａと、図７に示すような
電圧−輝度特性（発光層Ｂ）を有し、発光しきい値電圧
がＶＷｂ、発光飽和電圧がＶＳｂである発光層Ｂとが、
Ｘ方向に交互に配置されて表示ドットが構成されてい
る。１画素は、これら２種類の発光層からなる一対の表
示ドットによって構成されている。
【００６３】ＥＬ表示パネル５０６の周辺には、駆動制
御回路５０１が設けられている。駆動制御回路５０１に
は、垂直同期信号ＶＳ、水平同期信号ＨＳ、データ転送
クロック信号ＣＫＤ、表示データ信号Ｄ０〜Ｄ２、変調
電圧調整信号ＭＡ０およびＭＡ１等の信号が外部から入
力される。外部から入力される表示データ信号Ｄ０〜Ｄ
２は、８階調の階調度を示す。最も暗い輝度から順にＬ
０、Ｌ１、・・・とし、最も明るい輝度をＬ７とした場
合の表示データ信号Ｄ０〜Ｄ２と輝度との関係を下記表
３に示す。
御回路５０１が設けられている。駆動制御回路５０１に
は、垂直同期信号ＶＳ、水平同期信号ＨＳ、データ転送
クロック信号ＣＫＤ、表示データ信号Ｄ０〜Ｄ２、変調
電圧調整信号ＭＡ０およびＭＡ１等の信号が外部から入
力される。外部から入力される表示データ信号Ｄ０〜Ｄ
２は、８階調の階調度を示す。最も暗い輝度から順にＬ
０、Ｌ１、・・・とし、最も明るい輝度をＬ７とした場
合の表示データ信号Ｄ０〜Ｄ２と輝度との関係を下記表
３に示す。
【００６４】
【表３】
駆動制御回路５０１は、外部から入力される論理回路用
電圧ＶＬ（例えば５Ｖ）によって動作する。
電圧ＶＬ（例えば５Ｖ）によって動作する。
【００６５】駆動制御回路５０１では、入力される各信
号に応じて、ＥＬ表示装置の各部分の動作タイミングを
制御するために、以下のような制御信号が生成される。
ＰＮフレーム信号ＰＮＦは、表示フレームの第１フレー
ムと第２フレームとを制御する信号であり、第１フレー
ムでは「Ｈ」、第２フレームでは「Ｌ」となる。ランプ
波出力信号ＲＰは、ランプ波を制御する信号であり、
「Ｈ」の期間にランプ波が出力される。ステップクロッ
ク信号ＳＣＫは、ランプ波出力信号ＲＰが「Ｈ」の期間
を９等分するクロック信号である。変調電圧出力信号Ｍ
Ｏは、変調基準電圧パルスを制御する信号であり、
「Ｈ」の期間に変調基準電圧パルスが変調共通電圧線５
２３に導出される。また、ＣＫＤはデータ転送クロック
信号であり、ＤＬＳはデータラッチ信号である。
号に応じて、ＥＬ表示装置の各部分の動作タイミングを
制御するために、以下のような制御信号が生成される。
ＰＮフレーム信号ＰＮＦは、表示フレームの第１フレー
ムと第２フレームとを制御する信号であり、第１フレー
ムでは「Ｈ」、第２フレームでは「Ｌ」となる。ランプ
波出力信号ＲＰは、ランプ波を制御する信号であり、
「Ｈ」の期間にランプ波が出力される。ステップクロッ
ク信号ＳＣＫは、ランプ波出力信号ＲＰが「Ｈ」の期間
を９等分するクロック信号である。変調電圧出力信号Ｍ
Ｏは、変調基準電圧パルスを制御する信号であり、
「Ｈ」の期間に変調基準電圧パルスが変調共通電圧線５
２３に導出される。また、ＣＫＤはデータ転送クロック
信号であり、ＤＬＳはデータラッチ信号である。
【００６６】変調電圧調整信号ＭＡ０およびＭＡ１は、
階調度のシフト量を規定するための信号であり、表示デ
ータ信号Ｄ０〜Ｄ２と同様に、データ転送クロック信号
ＣＫＤに同期して入力される。本実施形態では、例えば
下記表４に示すようにシフト量が定義付けられている。
ここでは、「シフトなし」、「１階調シフト」および
「２階調シフト」の３種類を２ｂｉｔで制御するために
「シフトなし」がＬＬおよびＬＨに割り当てられてい
る。
階調度のシフト量を規定するための信号であり、表示デ
ータ信号Ｄ０〜Ｄ２と同様に、データ転送クロック信号
ＣＫＤに同期して入力される。本実施形態では、例えば
下記表４に示すようにシフト量が定義付けられている。
ここでは、「シフトなし」、「１階調シフト」および
「２階調シフト」の３種類を２ｂｉｔで制御するために
「シフトなし」がＬＬおよびＬＨに割り当てられてい
る。
【００６７】
【表４】
入力された表示データ信号Ｄ０〜Ｄ２と、変調電圧調整
信号ＭＡ０およびＭＡ１は、駆動制御回路５０１内に設
けられた加算器５０８によって加算され、加算結果が表
示データ信号ＤＡ０〜ＤＡ３として出力される。従っ
て、例えば輝度レベルＬ６の階調度は、下記表５に示す
範囲で調整される。
信号ＭＡ０およびＭＡ１は、駆動制御回路５０１内に設
けられた加算器５０８によって加算され、加算結果が表
示データ信号ＤＡ０〜ＤＡ３として出力される。従っ
て、例えば輝度レベルＬ６の階調度は、下記表５に示す
範囲で調整される。
【００６８】
【表５】
また、無機ＥＬ表示装置においては、信頼性の高い表示
を得るために、発光層に対して対称性の良い交流パルス
が印加されており、第１フレームでは正極性の書き込み
電圧である＋（ＶＷ＋ＶＭ）が印加され、第２フレーム
では負極性の書き込み電圧である−ＶＷが印加される。
従って、第１フレームでは輝度レベルが高いほど変調電
圧の振幅は低く、輝度レベルが低いほど変調電圧の振幅
を高くする必要があり、第２フレームでは、第１フレー
ムとは反対に、輝度レベルが高いほど変調電圧の振幅は
高く、輝度レベルが低いほど変調電圧の振幅を低くする
必要がある。
を得るために、発光層に対して対称性の良い交流パルス
が印加されており、第１フレームでは正極性の書き込み
電圧である＋（ＶＷ＋ＶＭ）が印加され、第２フレーム
では負極性の書き込み電圧である−ＶＷが印加される。
従って、第１フレームでは輝度レベルが高いほど変調電
圧の振幅は低く、輝度レベルが低いほど変調電圧の振幅
を高くする必要があり、第２フレームでは、第１フレー
ムとは反対に、輝度レベルが高いほど変調電圧の振幅は
高く、輝度レベルが低いほど変調電圧の振幅を低くする
必要がある。
【００６９】本実施形態において、第１フレームでは、
駆動制御回路５０１に入力される表示データ信号Ｄ０〜
Ｄ２に変調電圧調整信号ＭＡ０〜ＭＡ１を加算した結果
とＰＮＦ信号とのＥＸＯＲから得られる値、すなわち、
ＭＡ０〜ＭＡ１を加算した結果を反転させた値から減算
器５０９にて６を引いた表示データ信号がデータ側駆動
回路５０３に供給され、第２フレームでは、表示データ
信号Ｄ０〜Ｄ２に変調電圧調整信号ＭＡ０〜ＭＡ１を加
算した結果とＰＮＦ信号とのＥＸＯＲから得られる値、
すなわち、ＭＡ０〜ＭＡ１を加算した結果がそのままデ
ータ側駆動回路５０３に供給される。データ側駆動回路
５０３に供給される表示データ信号ＤＡ０〜ＤＡ２は、
下記表６に示すようなものになる。
駆動制御回路５０１に入力される表示データ信号Ｄ０〜
Ｄ２に変調電圧調整信号ＭＡ０〜ＭＡ１を加算した結果
とＰＮＦ信号とのＥＸＯＲから得られる値、すなわち、
ＭＡ０〜ＭＡ１を加算した結果を反転させた値から減算
器５０９にて６を引いた表示データ信号がデータ側駆動
回路５０３に供給され、第２フレームでは、表示データ
信号Ｄ０〜Ｄ２に変調電圧調整信号ＭＡ０〜ＭＡ１を加
算した結果とＰＮＦ信号とのＥＸＯＲから得られる値、
すなわち、ＭＡ０〜ＭＡ１を加算した結果がそのままデ
ータ側駆動回路５０３に供給される。データ側駆動回路
５０３に供給される表示データ信号ＤＡ０〜ＤＡ２は、
下記表６に示すようなものになる。
【００７０】
【表６】
駆動制御回路５０１によって生成される変調電圧出力信
号ＭＯは、変調駆動電源回路５０２が有する変調電源回
路５２１に供給される。変調電源回路５２１では、ＤＣ
／ＤＣコンバータ等を用いて外部から入力される駆動回
路用電圧ＶＤ（例えば１２Ｖ）が振幅ＶＭのＤＣ電圧に
昇圧され、変調電圧出力信号ＭＯに同期して、昇圧され
たＤＣ電圧が変調基準電圧パルスＶＭＢに変換される。
本実施形態では、発光層Ａの発光しきい値電圧ＶＷａ
（＝１８０Ｖ）から発光層Ｂの発光飽和電圧ＶＳｂ（＝
２２５Ｖ）の差（＝４５Ｖ）がＶＭに設定される。変調
電源回路５２１によって生成された変調基準電圧ＶＭＢ
は、変調共通電圧線５２３へ導出される。
号ＭＯは、変調駆動電源回路５０２が有する変調電源回
路５２１に供給される。変調電源回路５２１では、ＤＣ
／ＤＣコンバータ等を用いて外部から入力される駆動回
路用電圧ＶＤ（例えば１２Ｖ）が振幅ＶＭのＤＣ電圧に
昇圧され、変調電圧出力信号ＭＯに同期して、昇圧され
たＤＣ電圧が変調基準電圧パルスＶＭＢに変換される。
本実施形態では、発光層Ａの発光しきい値電圧ＶＷａ
（＝１８０Ｖ）から発光層Ｂの発光飽和電圧ＶＳｂ（＝
２２５Ｖ）の差（＝４５Ｖ）がＶＭに設定される。変調
電源回路５２１によって生成された変調基準電圧ＶＭＢ
は、変調共通電圧線５２３へ導出される。
【００７１】また、駆動制御回路５０１によって生成さ
れるランプ波出力信号ＲＰは、変調駆動電源回路５０２
が有するランプ波生成回路５２２に供給される。ランプ
波生成回路５２２では、ランプ波出力信号ＲＰの立ち上
がりに同期して、駆動回路用電圧ＶＤから振幅ＶＭをピ
ークとするランプ波ＲＶＭの生成が開始される。
れるランプ波出力信号ＲＰは、変調駆動電源回路５０２
が有するランプ波生成回路５２２に供給される。ランプ
波生成回路５２２では、ランプ波出力信号ＲＰの立ち上
がりに同期して、駆動回路用電圧ＶＤから振幅ＶＭをピ
ークとするランプ波ＲＶＭの生成が開始される。
【００７２】ランプ波は、ランプ波出力信号ＲＰの立ち
下がり時にピーク振幅ＶＭに到達する傾きで生成され、
ランプ波出力信号の立ち下がり時に同期してＧＮＤに戻
される。ランプ波生成回路５２２によって生成されたラ
ンプ波ＲＶＭは、ランプ波線５２４へ導出される。
下がり時にピーク振幅ＶＭに到達する傾きで生成され、
ランプ波出力信号の立ち下がり時に同期してＧＮＤに戻
される。ランプ波生成回路５２２によって生成されたラ
ンプ波ＲＶＭは、ランプ波線５２４へ導出される。
【００７３】駆動制御回路５０１によって生成される表
示データ信号ＤＡ０〜ＤＡ３、ランプ波出力信号ＲＰ、
変調電圧出力信号ＭＯ、データ転送クロック信号ＣＫ
Ｄ、データラッチ信号ＤＬＳおよびステップクロック信
号ＳＣＫは、データ側駆動回路５０３が有するデータ側
制御回路５３１に供給される。データ側制御回路５３１
は、図９に示すように、シフトレジスタ・ラッチ回路６
００および振幅制御回路６０１によって構成されてい
る。
示データ信号ＤＡ０〜ＤＡ３、ランプ波出力信号ＲＰ、
変調電圧出力信号ＭＯ、データ転送クロック信号ＣＫ
Ｄ、データラッチ信号ＤＬＳおよびステップクロック信
号ＳＣＫは、データ側駆動回路５０３が有するデータ側
制御回路５３１に供給される。データ側制御回路５３１
は、図９に示すように、シフトレジスタ・ラッチ回路６
００および振幅制御回路６０１によって構成されてい
る。
【００７４】シフトレジスタ・ラッチ回路６００には、
データ転送クロック信号ＣＫＤ、データラッチ信号ＤＬ
Ｓおよび表示データ信号ＤＡ０〜ＤＡ３が供給される。
シフトレジスタ・ラッチ回路６００は、図１０に示すよ
うに、データ側電極Ｘ１ａ、Ｘ１ｂ、Ｘ２ａ、・・・の
それぞれに対応して、表示データ信号ＤＡ０〜ＤＡ３が
Ｄ入力端子に入力され、データ転送クロック信号ＣＫＤ
がＣＬＫ入力端子に入力される３つのシフトレジスタ
と、シフトレジスタのＱ出力端子がＤ入力端子に接続さ
れ、データラッチ信号ＤＬＳがＣＬＫ入力端子ＣＬＫに
入力され、Ｑ出力端子が振幅制御回路６０１に接続され
る３つのラッチ部とによって構成されている。シフトレ
ジスタのＱ出力端子は、次のデータ側電極に対応するシ
フトレジスタのＤ入力端子に接続されている。
データ転送クロック信号ＣＫＤ、データラッチ信号ＤＬ
Ｓおよび表示データ信号ＤＡ０〜ＤＡ３が供給される。
シフトレジスタ・ラッチ回路６００は、図１０に示すよ
うに、データ側電極Ｘ１ａ、Ｘ１ｂ、Ｘ２ａ、・・・の
それぞれに対応して、表示データ信号ＤＡ０〜ＤＡ３が
Ｄ入力端子に入力され、データ転送クロック信号ＣＫＤ
がＣＬＫ入力端子に入力される３つのシフトレジスタ
と、シフトレジスタのＱ出力端子がＤ入力端子に接続さ
れ、データラッチ信号ＤＬＳがＣＬＫ入力端子ＣＬＫに
入力され、Ｑ出力端子が振幅制御回路６０１に接続され
る３つのラッチ部とによって構成されている。シフトレ
ジスタのＱ出力端子は、次のデータ側電極に対応するシ
フトレジスタのＤ入力端子に接続されている。
【００７５】シフトレジスタ・ラッチ回路６００におい
て、表示データ信号ＤＡ０〜ＤＡ３は、データ転送クロ
ック信号ＣＫＤに同期して、それぞれ対応するシフトレ
ジスタ内を４ビット並列に転送される。そして、１水平
期間終了後に、データラッチ信号ＤＬＳによってラッチ
部にデータがラッチされ、表示データ信号ＤＡ０（Ｘ）
〜ＤＡ３（Ｘ）が得られる。
て、表示データ信号ＤＡ０〜ＤＡ３は、データ転送クロ
ック信号ＣＫＤに同期して、それぞれ対応するシフトレ
ジスタ内を４ビット並列に転送される。そして、１水平
期間終了後に、データラッチ信号ＤＬＳによってラッチ
部にデータがラッチされ、表示データ信号ＤＡ０（Ｘ）
〜ＤＡ３（Ｘ）が得られる。
【００７６】また、振幅制御回路６０１には、駆動制御
回路５０１によって生成されるランプ波出力信号ＲＰ、
変調電圧出力信号ＭＯおよびステップクロック信号ＳＣ
Ｋと、シフトレジスタ・ラッチ回路６００からの表示デ
ータ信号ＤＡ０（Ｘ）〜ＤＡ３（Ｘ）が供給される。振
幅制御回路６０１は、図１１（ａ）に示すように、カウ
ンター回路６２０と、デコード回路６２１と、マスク回
路６２２とを有している。
回路５０１によって生成されるランプ波出力信号ＲＰ、
変調電圧出力信号ＭＯおよびステップクロック信号ＳＣ
Ｋと、シフトレジスタ・ラッチ回路６００からの表示デ
ータ信号ＤＡ０（Ｘ）〜ＤＡ３（Ｘ）が供給される。振
幅制御回路６０１は、図１１（ａ）に示すように、カウ
ンター回路６２０と、デコード回路６２１と、マスク回
路６２２とを有している。
【００７７】カウンター回路６２０は、ステップクロッ
ク信号ＳＣＫがＣＬＫ入力端子に入力され、ランプ波出
力信号ＲＰがＣＬＲ端子に入力され、Ｑ出力端子が右側
のフリップフロップのＤ入力端子に接続され、Ｑバー出
力端子がマスク回路６２２を構成するＯＲ回路の入力に
接続されている９つのフリップフロップを有している。
左端のフリップフロップのＤ入力端子は、電源電圧ＶＣ
Ｃに接続されている。カウンター回路６２０では、ステ
ップクロック信号ＳＣＫおよびランプ波出力信号ＲＰが
入力され、各フリップフロップのＱバー端子から、それ
ぞれ同じタイミングで立ち上がり、ステップクロック信
号ＳＣＫの立ち上がりに同期して右側のフリップフロッ
プ程、遅いタイミングで立ち下がる、パルス幅が９通り
の信号が出力される。
ク信号ＳＣＫがＣＬＫ入力端子に入力され、ランプ波出
力信号ＲＰがＣＬＲ端子に入力され、Ｑ出力端子が右側
のフリップフロップのＤ入力端子に接続され、Ｑバー出
力端子がマスク回路６２２を構成するＯＲ回路の入力に
接続されている９つのフリップフロップを有している。
左端のフリップフロップのＤ入力端子は、電源電圧ＶＣ
Ｃに接続されている。カウンター回路６２０では、ステ
ップクロック信号ＳＣＫおよびランプ波出力信号ＲＰが
入力され、各フリップフロップのＱバー端子から、それ
ぞれ同じタイミングで立ち上がり、ステップクロック信
号ＳＣＫの立ち上がりに同期して右側のフリップフロッ
プ程、遅いタイミングで立ち下がる、パルス幅が９通り
の信号が出力される。
【００７８】デコード回路６２１は、４ｂｉｔ Ｔｏ １
６ ｌｉｎｅ Ｄｅｃｏｄｅｒ（標準ロジック回路７４１
５４相当）によって構成されており、セレクト入力端子
（Ａ〜Ｄ）にシフトレジスタ・ラッチ回路６００からの
表示データ信号ＤＡ０（Ｘ）〜ＤＡ２（Ｘ）がそれぞれ
入力されることによって、階調に応じたマスク信号が出
力端子０〜９からそれぞれ出力される。１０〜１５は空
き端子である。マスク信号は、カウンター回路６２０か
ら出力される９通りのパルス幅の信号のうち、必要なパ
ルス幅の信号のみをＲＰ信号として出力し、それ以外の
８通りの信号をマスクするために用いられる。出力端子
０〜８からのマスク信号は、マスク回路６２２の９つの
ＯＲ回路の一方の入力にそれぞれ接続され、出力端子９
からのマスク信号は、マスク回路６２２のＡＮＤ回路の
うち、上側右端のＡＮＤ回路の一方の入力に接続されて
いる。
６ ｌｉｎｅ Ｄｅｃｏｄｅｒ（標準ロジック回路７４１
５４相当）によって構成されており、セレクト入力端子
（Ａ〜Ｄ）にシフトレジスタ・ラッチ回路６００からの
表示データ信号ＤＡ０（Ｘ）〜ＤＡ２（Ｘ）がそれぞれ
入力されることによって、階調に応じたマスク信号が出
力端子０〜９からそれぞれ出力される。１０〜１５は空
き端子である。マスク信号は、カウンター回路６２０か
ら出力される９通りのパルス幅の信号のうち、必要なパ
ルス幅の信号のみをＲＰ信号として出力し、それ以外の
８通りの信号をマスクするために用いられる。出力端子
０〜８からのマスク信号は、マスク回路６２２の９つの
ＯＲ回路の一方の入力にそれぞれ接続され、出力端子９
からのマスク信号は、マスク回路６２２のＡＮＤ回路の
うち、上側右端のＡＮＤ回路の一方の入力に接続されて
いる。
【００７９】マスク回路６２２は、ＡＮＤ回路とＯＲ回
路によって構成されており、カウンター回路６２０から
出力される９通りのパルス幅の信号から、表示データ信
号ＤＡ０（Ｘ）〜ＤＡ２（Ｘ）に応じたパルス幅の信号
が選択される。マスク回路６２２の出力は、ランプ波出
力信号ＲＰと共にマスク回路６２２の右側に設けられた
ＡＮＤ回路に入力され、データ側ドライバ５３２を制御
するアナログスイッチ制御信号ＭＰが生成される。
路によって構成されており、カウンター回路６２０から
出力される９通りのパルス幅の信号から、表示データ信
号ＤＡ０（Ｘ）〜ＤＡ２（Ｘ）に応じたパルス幅の信号
が選択される。マスク回路６２２の出力は、ランプ波出
力信号ＲＰと共にマスク回路６２２の右側に設けられた
ＡＮＤ回路に入力され、データ側ドライバ５３２を制御
するアナログスイッチ制御信号ＭＰが生成される。
【００８０】さらに、振幅制御回路６０１は、図１１
（ｂ）に示すように、電源電圧ＶＣＣがＤ入力端子に接
続され、変調電圧出力信号ＭＯをインバータによって反
転した信号がＣＬＫ入力端子に入力され、Ｑ出力端子が
直列に接続された３つのインバータを介し、反転されて
ＣＬＲ端子に接続されたフリップフロップを有してお
り、ランプ波放電信号ＭＤが生成される。
（ｂ）に示すように、電源電圧ＶＣＣがＤ入力端子に接
続され、変調電圧出力信号ＭＯをインバータによって反
転した信号がＣＬＫ入力端子に入力され、Ｑ出力端子が
直列に接続された３つのインバータを介し、反転されて
ＣＬＲ端子に接続されたフリップフロップを有してお
り、ランプ波放電信号ＭＤが生成される。
【００８１】振幅制御回路６０１によって生成されるア
ナログスイッチ制御信号ＭＰおよびランプ波放電信号Ｍ
Ｄは、データ側ドライバ６３２に供給される。また、変
調駆動電源回路６０２によって生成される変調基準電圧
パルスＶＭＢおよびランプ波は、データ側駆動回路５０
３が有するデータ側ドライバ５３２に供給される。
ナログスイッチ制御信号ＭＰおよびランプ波放電信号Ｍ
Ｄは、データ側ドライバ６３２に供給される。また、変
調駆動電源回路６０２によって生成される変調基準電圧
パルスＶＭＢおよびランプ波は、データ側駆動回路５０
３が有するデータ側ドライバ５３２に供給される。
【００８２】データ側ドライバ５３２は、図９に示すよ
うに、ソース同士が接続されたＮチャンネルＦＥＴ７０
０とＰチャンネルＦＥＴ７０１とを有しており、それぞ
れのＦＥＴには並列に寄生ダイオード７０２および７０
３が接続されてソースフォロワ型出力素子が構成されて
いる。両ＦＥＴ７００および７０１の接続されたソース
は、ＥＬ表示パネル７０６のデータ側電極に接続されて
いる。ＮチャンネルＦＥＴ７００のドレインは変調駆動
電源回路５０２に接続された変調共通電圧線５２３と接
続され、ＰチャンネルＦＥＴ７０１のドレインはＧＮＤ
電位に接続されている。両ＦＥＴ７００および７０１の
ゲートには、ゲート容量７０４が接続されると共に、ア
ナログスイッチ７０５を介して変調駆動電源回路５０２
に接続されたランプ波線５２４と接続されている。
うに、ソース同士が接続されたＮチャンネルＦＥＴ７０
０とＰチャンネルＦＥＴ７０１とを有しており、それぞ
れのＦＥＴには並列に寄生ダイオード７０２および７０
３が接続されてソースフォロワ型出力素子が構成されて
いる。両ＦＥＴ７００および７０１の接続されたソース
は、ＥＬ表示パネル７０６のデータ側電極に接続されて
いる。ＮチャンネルＦＥＴ７００のドレインは変調駆動
電源回路５０２に接続された変調共通電圧線５２３と接
続され、ＰチャンネルＦＥＴ７０１のドレインはＧＮＤ
電位に接続されている。両ＦＥＴ７００および７０１の
ゲートには、ゲート容量７０４が接続されると共に、ア
ナログスイッチ７０５を介して変調駆動電源回路５０２
に接続されたランプ波線５２４と接続されている。
【００８３】アナログスイッチ７０５のゲートは、振幅
制御回路６０１から出力されるアナログスイッチ制御信
号ＭＰによって制御される。アナログスイッチ制御信号
ＭＰに従ってアナログスイッチ３０５が導通状態になる
と、ランプ波の電位がゲート容量Ｃ３０４に充電され、
ゲート容量Ｃ３０４に充電された電位が忠実に変調電位
としてデータ側電極に充電される。アナログスイッチ制
御信号ＭＰは、駆動フレームおよび階調度に対応した期
間が「Ｈ」となり、そのパルス幅は、ランプ波と同期す
ることによって変調電圧振幅に変換される。
制御回路６０１から出力されるアナログスイッチ制御信
号ＭＰによって制御される。アナログスイッチ制御信号
ＭＰに従ってアナログスイッチ３０５が導通状態になる
と、ランプ波の電位がゲート容量Ｃ３０４に充電され、
ゲート容量Ｃ３０４に充電された電位が忠実に変調電位
としてデータ側電極に充電される。アナログスイッチ制
御信号ＭＰは、駆動フレームおよび階調度に対応した期
間が「Ｈ」となり、そのパルス幅は、ランプ波と同期す
ることによって変調電圧振幅に変換される。
【００８４】各フレームにおいて、外部から入力される
表示データＤ０〜Ｄ２と出力変調電圧の振幅レベルとの
関係を下記表７に示す。
表示データＤ０〜Ｄ２と出力変調電圧の振幅レベルとの
関係を下記表７に示す。
【００８５】
【表７】
第１フレームでは正極性の書き込み電圧が走査側電極に
印加されるため、輝度レベルが高いほど、データ側電極
に印加される変調駆動電圧の振幅は低く、輝度レベルが
低いほど、データ側電極に印加される変調駆動電圧の振
幅は高くなっている。また、第２フレームでは負極性の
書き込み電圧が走査側電極に印加されるため、輝度レベ
ルが高いほど、データ側電極に印加される変調駆動電圧
の振幅は高く、輝度レベルが低いほど、データ側電極に
印加される変調駆動電圧の振幅は低くなっている。な
お、上記表７中、Ｄ０〜Ｄ２が「−」となっているレベ
ルは、振幅調整時に適用されるレベルである。
印加されるため、輝度レベルが高いほど、データ側電極
に印加される変調駆動電圧の振幅は低く、輝度レベルが
低いほど、データ側電極に印加される変調駆動電圧の振
幅は高くなっている。また、第２フレームでは負極性の
書き込み電圧が走査側電極に印加されるため、輝度レベ
ルが高いほど、データ側電極に印加される変調駆動電圧
の振幅は高く、輝度レベルが低いほど、データ側電極に
印加される変調駆動電圧の振幅は低くなっている。な
お、上記表７中、Ｄ０〜Ｄ２が「−」となっているレベ
ルは、振幅調整時に適用されるレベルである。
【００８６】さらに、ゲート容量Ｃ７０４と並列に、Ｎ
チャンネルＦＥＴ７０６が設けられており、Ｎチャンネ
ルＦＥＴ７０６のゲートにはランプ波放電信号ＭＤが接
続されている。ランプ波放電信号ＭＤは、変調電圧出力
信号ＭＯの立ち下がりエッジに同期して一定期間「Ｈ」
となり、ＦＥＴ７０６が導通状態となって、ゲート容量
７０４に充電された電荷が放電される。
チャンネルＦＥＴ７０６が設けられており、Ｎチャンネ
ルＦＥＴ７０６のゲートにはランプ波放電信号ＭＤが接
続されている。ランプ波放電信号ＭＤは、変調電圧出力
信号ＭＯの立ち下がりエッジに同期して一定期間「Ｈ」
となり、ＦＥＴ７０６が導通状態となって、ゲート容量
７０４に充電された電荷が放電される。
【００８７】ＤＣ／ＤＣコンバータ等を用いて外部から
入力される駆動回路用電圧ＶＤは、書き込み駆動電源回
路５０４が有する書き込み電源回路５４０によって、正
極性のＤＣ電圧である＋（ＶＷ＋ＶＭ）、および負極性
のＤＣ電圧である−ＶＷに昇圧される。書き込み電源回
路５４０によって昇圧された正負両極性のＤＣ電圧は、
書き込みパルス生成回路５４１に供給され、駆動制御回
路５０１から供給される制御信号に従って、正負両極性
のパルス状書き込み電圧に変換される。この場合、ＶＷ
は発光層Ａの発光しきい値電圧ＶＷａ（＝１８０Ｖ）で
あり、駆動回路用電圧ＶＤは例えば１２Ｖである。ま
た、書き込み駆動電源回路５０４は書き込み電圧を放電
する際には一定電圧を出力し、書き込みおよび放電以外
のタイミングではフローティング状態となる。一定電圧
は書き込み電圧より絶対値の小さな電圧であり、例えば
０Ｖである。
入力される駆動回路用電圧ＶＤは、書き込み駆動電源回
路５０４が有する書き込み電源回路５４０によって、正
極性のＤＣ電圧である＋（ＶＷ＋ＶＭ）、および負極性
のＤＣ電圧である−ＶＷに昇圧される。書き込み電源回
路５４０によって昇圧された正負両極性のＤＣ電圧は、
書き込みパルス生成回路５４１に供給され、駆動制御回
路５０１から供給される制御信号に従って、正負両極性
のパルス状書き込み電圧に変換される。この場合、ＶＷ
は発光層Ａの発光しきい値電圧ＶＷａ（＝１８０Ｖ）で
あり、駆動回路用電圧ＶＤは例えば１２Ｖである。ま
た、書き込み駆動電源回路５０４は書き込み電圧を放電
する際には一定電圧を出力し、書き込みおよび放電以外
のタイミングではフローティング状態となる。一定電圧
は書き込み電圧より絶対値の小さな電圧であり、例えば
０Ｖである。
【００８８】書き込み駆動電源回路５０４によって発生
される正負両極性のパルス状書き込み電圧は、それぞ
れ、プルアップラインおよびプルダウンラインを介し
て、走査側駆動回路５０５が有する走査側ドライバ５５
２に供給される。走査側ドライバ５５２は、図１２に示
すように、プルアップサイリスタ５５３とプルダウンサ
イリスタ５５４とを有するプッシュプル構造のスイッチ
回路が複数個、並列に接続されて構成されている。プル
アップラインとＱ出力端子間、およびＱ出力端子とプル
ダウンライン間は、それぞれ２５０Ｖ程度の耐圧を有
し、プルアップラインとプルダウンライン間は約５Ｖの
電位で変化する。
される正負両極性のパルス状書き込み電圧は、それぞ
れ、プルアップラインおよびプルダウンラインを介し
て、走査側駆動回路５０５が有する走査側ドライバ５５
２に供給される。走査側ドライバ５５２は、図１２に示
すように、プルアップサイリスタ５５３とプルダウンサ
イリスタ５５４とを有するプッシュプル構造のスイッチ
回路が複数個、並列に接続されて構成されている。プル
アップラインとＱ出力端子間、およびＱ出力端子とプル
ダウンライン間は、それぞれ２５０Ｖ程度の耐圧を有
し、プルアップラインとプルダウンライン間は約５Ｖの
電位で変化する。
【００８９】走査側ドライバ５５２は、走査側制御回路
５５１に接続されている。走査側ドライバ５５２は、走
査側制御回路５５１に設けられたシフトレジスタによっ
て、走査側電極のそれぞれに順次的に対応付けられてお
り、全ての走査側電極が順次走査される。走査側制御回
路５５１ではＧＮＤ電位が正負に振れているため、駆動
制御回路５０１側と絶縁する必要があり、走査側制御回
路５５１からの制御信号は、フォトカプラ等を用いたア
イソレーション回路５０７を介して、駆動制御回路５０
１側とは絶縁されて入力される。
５５１に接続されている。走査側ドライバ５５２は、走
査側制御回路５５１に設けられたシフトレジスタによっ
て、走査側電極のそれぞれに順次的に対応付けられてお
り、全ての走査側電極が順次走査される。走査側制御回
路５５１ではＧＮＤ電位が正負に振れているため、駆動
制御回路５０１側と絶縁する必要があり、走査側制御回
路５５１からの制御信号は、フォトカプラ等を用いたア
イソレーション回路５０７を介して、駆動制御回路５０
１側とは絶縁されて入力される。
【００９０】このように構成された本実施形態の無機Ｅ
Ｌ表示装置の駆動方法について、図１３Ａ、図１３Ｂ、
図１４Ａおよび図１４Ｂに示す駆動例を用いて説明す
る。ここでは、データ側電極Ｘ１ａおよびＸ１ｂと走査
側電極Ｙ１との交点に構成される画素ＡのＥＬ素子（Ｘ
１ａ、Ｙ１）および（Ｘ１ｂ、Ｙ１）を、輝度レベル６
で発光させる場合について説明する。図１３Ａおよび図
１３ＢはＥＬ素子（Ｘ１ａ、Ｙ１）の駆動例を示し、図
１４Ａおよび図１４ＢはＥＬ素子（Ｘ１ｂ、Ｙ１）の駆
動例を示す。なお、データ側電極Ｘ１ａと走査側電極Ｙ
１との交点（Ｘ１ａ、Ｙ１）には発光層ａが配置され、
データ側電極Ｘ１ｂと走査側電極Ｙ１との交点（Ｘ１
ｂ、Ｙ１）には発光層ｂが配置されている。
Ｌ表示装置の駆動方法について、図１３Ａ、図１３Ｂ、
図１４Ａおよび図１４Ｂに示す駆動例を用いて説明す
る。ここでは、データ側電極Ｘ１ａおよびＸ１ｂと走査
側電極Ｙ１との交点に構成される画素ＡのＥＬ素子（Ｘ
１ａ、Ｙ１）および（Ｘ１ｂ、Ｙ１）を、輝度レベル６
で発光させる場合について説明する。図１３Ａおよび図
１３ＢはＥＬ素子（Ｘ１ａ、Ｙ１）の駆動例を示し、図
１４Ａおよび図１４ＢはＥＬ素子（Ｘ１ｂ、Ｙ１）の駆
動例を示す。なお、データ側電極Ｘ１ａと走査側電極Ｙ
１との交点（Ｘ１ａ、Ｙ１）には発光層ａが配置され、
データ側電極Ｘ１ｂと走査側電極Ｙ１との交点（Ｘ１
ｂ、Ｙ１）には発光層ｂが配置されている。
【００９１】第１のフレームでは、駆動制御回路５０１
において、データ転送クロック信号ＣＫＤに同期して外
部から入力される表示データ信号Ｄ０〜Ｄ２と変調電圧
調整信号ＭＡ０およびＭＡ１とが、加算器５０８によっ
て加算され、得られた加算結果とＰＮＦ信号とのＥＸＯ
Ｒから得られる値、すなわち、ＭＡ０〜ＭＡ１を加算し
た結果を反転させた値から減算器５０９にて６を引いて
表示データ信号ＤＡ０〜ＤＡ３が生成されて、データ側
駆動回路５０３に出力される。
において、データ転送クロック信号ＣＫＤに同期して外
部から入力される表示データ信号Ｄ０〜Ｄ２と変調電圧
調整信号ＭＡ０およびＭＡ１とが、加算器５０８によっ
て加算され、得られた加算結果とＰＮＦ信号とのＥＸＯ
Ｒから得られる値、すなわち、ＭＡ０〜ＭＡ１を加算し
た結果を反転させた値から減算器５０９にて６を引いて
表示データ信号ＤＡ０〜ＤＡ３が生成されて、データ側
駆動回路５０３に出力される。
【００９２】発光層Ｂは、発光層Ａよりも発光開始電圧
が２階調分だけ高いため、発光層Ａに対応する変調電圧
調整信号として階調をシフトさせない「ＭＡ０：Ｌ、Ｍ
Ａ１：Ｌ」が入力され、発光層Ｂに対応する変調電圧調
整信号として高階調側へ２階調度シフトさせる「ＭＡ
０：Ｈ、ＭＡ１：Ｈ」が入力される。従って、それぞれ
の表示ドットに対応する表示データは、下記表８に示す
ようなものになる。
が２階調分だけ高いため、発光層Ａに対応する変調電圧
調整信号として階調をシフトさせない「ＭＡ０：Ｌ、Ｍ
Ａ１：Ｌ」が入力され、発光層Ｂに対応する変調電圧調
整信号として高階調側へ２階調度シフトさせる「ＭＡ
０：Ｈ、ＭＡ１：Ｈ」が入力される。従って、それぞれ
の表示ドットに対応する表示データは、下記表８に示す
ようなものになる。
【００９３】
【表８】
データ側駆動回路５０３には、表示データ信号ＤＡ０〜
ＤＡ３、データ転送クロック信号ＣＫＤ、データラッチ
信号ＤＬＳが入力される。表示データ信号ＤＡ０〜ＤＡ
３は、データ転送クロック信号ＣＫＤによって、データ
側制御回路５３１内のシフトレジスタ・ラッチ回路６０
０の正規の場所に転送され、その後、データラッチ信号
ＤＬＳの立ち上がり時に一旦ラッチされて、表示データ
信号ＤＡ０（Ｘ）〜ＤＡ３（Ｘ）が生成される。
ＤＡ３、データ転送クロック信号ＣＫＤ、データラッチ
信号ＤＬＳが入力される。表示データ信号ＤＡ０〜ＤＡ
３は、データ転送クロック信号ＣＫＤによって、データ
側制御回路５３１内のシフトレジスタ・ラッチ回路６０
０の正規の場所に転送され、その後、データラッチ信号
ＤＬＳの立ち上がり時に一旦ラッチされて、表示データ
信号ＤＡ０（Ｘ）〜ＤＡ３（Ｘ）が生成される。
【００９４】走査側駆動回路５０５に接続されている全
走査側電極は、フローティング電位（実質的に０Ｖ）に
保たれている。また、変調共通電圧線５２３には、変調
電圧出力信号ＭＯに従って、変調基準電圧パルスＶＭＢ
が出力される。データ側電極には、ステップクロック信
号ＳＣＫ、ランプ波出力信号ＲＰおよび表示データ信号
ＤＡ０（Ｘ）〜ＤＡ３（Ｘ）をデータ側駆動制御回路５
３１にて処理することによって得られるアナログスイッ
チ制御信号ＭＰおよびランプ波線５２４から供給される
ランプ波ＲＶＭに基づいて、データ側ドライバ５３２か
ら所望の電圧レベルの変調電圧が、それぞれ表示パネル
５０６に印加される。
走査側電極は、フローティング電位（実質的に０Ｖ）に
保たれている。また、変調共通電圧線５２３には、変調
電圧出力信号ＭＯに従って、変調基準電圧パルスＶＭＢ
が出力される。データ側電極には、ステップクロック信
号ＳＣＫ、ランプ波出力信号ＲＰおよび表示データ信号
ＤＡ０（Ｘ）〜ＤＡ３（Ｘ）をデータ側駆動制御回路５
３１にて処理することによって得られるアナログスイッ
チ制御信号ＭＰおよびランプ波線５２４から供給される
ランプ波ＲＶＭに基づいて、データ側ドライバ５３２か
ら所望の電圧レベルの変調電圧が、それぞれ表示パネル
５０６に印加される。
【００９５】ＥＬ素子（Ｘ１ａ、Ｙ１）のデータ側電極
Ｘ１ａに接続されるデータ側ドライバ５３２は、ゲート
容量Ｃ７０４が３／９ＶＭ（＝１５Ｖ）まで充電され、
ＦＥＴ７００がＯＮ状態になり、接続されたデータ側電
極Ｘ１ａが、３／９ＶＭ（＝１５Ｖ）になるまで充電さ
れる。また、ＥＬ素子（Ｘ１ｂ、Ｙ１）のデータ側電極
Ｘ１ｂに接続されるデータ側ドライバ５３２は、ゲート
容量Ｃ７０４が１／９ＶＭ（＝５Ｖ）まで充電され、Ｆ
ＥＴ７００がＯＮ状態になり、接続されたデータ側電極
Ｘ１ｂが、１／９ＶＭ（＝５Ｖ）になるまで充電され
る。
Ｘ１ａに接続されるデータ側ドライバ５３２は、ゲート
容量Ｃ７０４が３／９ＶＭ（＝１５Ｖ）まで充電され、
ＦＥＴ７００がＯＮ状態になり、接続されたデータ側電
極Ｘ１ａが、３／９ＶＭ（＝１５Ｖ）になるまで充電さ
れる。また、ＥＬ素子（Ｘ１ｂ、Ｙ１）のデータ側電極
Ｘ１ｂに接続されるデータ側ドライバ５３２は、ゲート
容量Ｃ７０４が１／９ＶＭ（＝５Ｖ）まで充電され、Ｆ
ＥＴ７００がＯＮ状態になり、接続されたデータ側電極
Ｘ１ｂが、１／９ＶＭ（＝５Ｖ）になるまで充電され
る。
【００９６】次に、書き込み電源回路５０４から供給さ
れるパルス状の書き込み駆動電圧である＋（ＶＷ＋Ｖ
Ｍ）（＝２２５Ｖ）が、プルアップラインおよび走査側
ドライバ５５２内の選択されたプルアップサイリスタ５
５３を介して、選択された走査側電極Ｙ１に供給され、
走査側電極Ｙ１が＋（ＶＷ＋ＶＭ）（＝２２５Ｖ）に充
電される。
れるパルス状の書き込み駆動電圧である＋（ＶＷ＋Ｖ
Ｍ）（＝２２５Ｖ）が、プルアップラインおよび走査側
ドライバ５５２内の選択されたプルアップサイリスタ５
５３を介して、選択された走査側電極Ｙ１に供給され、
走査側電極Ｙ１が＋（ＶＷ＋ＶＭ）（＝２２５Ｖ）に充
電される。
【００９７】その結果、データ側電極Ｘ１ａと走査側電
極Ｙ１の交点に構成されるＥＬ素子（Ｘ１ａ、Ｙ１）の
両端に印加される電圧は、書き込み駆動電圧と変調電圧
とが重畳されてＶＷ＋６／９ＶＭ（＝２１０Ｖ）とな
る。一方、データ側電極Ｘ１ｂと走査側電極Ｙ１の交点
に構成されるＥＬ素子（Ｘ１ｂ、Ｙ１）の両端に印加さ
れる電圧は、書き込み駆動電圧と変調電圧とが重畳され
てＶＷ＋８／９ＶＭ（＝２２０Ｖ）となる。これによっ
て、図７に示すような電流−輝度特性を有する発光層Ａ
によって構成されるＥＬ素子（Ｘ１ａ、Ｙ１）は輝度レ
ベルＬ６にて発光し、発光層Ｂによって構成されるＥＬ
素子（Ｘ１ｂ、Ｙ１）も輝度レベルＬ６にて発光する。
極Ｙ１の交点に構成されるＥＬ素子（Ｘ１ａ、Ｙ１）の
両端に印加される電圧は、書き込み駆動電圧と変調電圧
とが重畳されてＶＷ＋６／９ＶＭ（＝２１０Ｖ）とな
る。一方、データ側電極Ｘ１ｂと走査側電極Ｙ１の交点
に構成されるＥＬ素子（Ｘ１ｂ、Ｙ１）の両端に印加さ
れる電圧は、書き込み駆動電圧と変調電圧とが重畳され
てＶＷ＋８／９ＶＭ（＝２２０Ｖ）となる。これによっ
て、図７に示すような電流−輝度特性を有する発光層Ａ
によって構成されるＥＬ素子（Ｘ１ａ、Ｙ１）は輝度レ
ベルＬ６にて発光し、発光層Ｂによって構成されるＥＬ
素子（Ｘ１ｂ、Ｙ１）も輝度レベルＬ６にて発光する。
【００９８】所定の時間、ＥＬ素子が発光した後、走査
側電極Ｙ１は、走査側ドライバ５５２における選択され
たプルダウンサイリスタ５５４からプルダウンラインを
介して、一定電圧に放電される。一定電圧は書き込み電
圧より絶対値の小さな電圧であり例えば０Ｖである。ま
た、変調電圧出力信号ＭＯが「Ｌ」となり、変調共通電
圧線５２３への変調基準電圧ＶＭの導出が停止される。
さらに、ランプ波放電信号ＭＤが一定期間「Ｈ」とな
り、ＦＥＴ７０６がＯＮ状態となって、ゲート容量７０
４に充電された電荷が放電される。これによって、Ｐチ
ャンネルＦＥＴ７０１がＯＮ状態となり、ＥＬ素子に充
電された電荷は放電される。
側電極Ｙ１は、走査側ドライバ５５２における選択され
たプルダウンサイリスタ５５４からプルダウンラインを
介して、一定電圧に放電される。一定電圧は書き込み電
圧より絶対値の小さな電圧であり例えば０Ｖである。ま
た、変調電圧出力信号ＭＯが「Ｌ」となり、変調共通電
圧線５２３への変調基準電圧ＶＭの導出が停止される。
さらに、ランプ波放電信号ＭＤが一定期間「Ｈ」とな
り、ＦＥＴ７０６がＯＮ状態となって、ゲート容量７０
４に充電された電荷が放電される。これによって、Ｐチ
ャンネルＦＥＴ７０１がＯＮ状態となり、ＥＬ素子に充
電された電荷は放電される。
【００９９】以上によって、選択された走査側電極Ｙ１
の駆動が終了し、走査側電極Ｙ１は第２フレームのＹ１
の駆動が始まるまでの間、書き込み駆動電源回路５０４
から電気的に切り離されフローティング状態となる。同
様にＹ２〜Ｙｍまでの駆動を線順次に繰り返すことによ
って、第１フレームの駆動が完了する。
の駆動が終了し、走査側電極Ｙ１は第２フレームのＹ１
の駆動が始まるまでの間、書き込み駆動電源回路５０４
から電気的に切り離されフローティング状態となる。同
様にＹ２〜Ｙｍまでの駆動を線順次に繰り返すことによ
って、第１フレームの駆動が完了する。
【０１００】第２のフレームでは、駆動制御回路５０１
において、データ転送クロック信号ＣＫＤに同期して外
部から入力される表示データ信号Ｄ０〜Ｄ２と変調電圧
調整信号ＭＡ０およびＭＡ１とが、加算器５０８によっ
て加算されて表示データ信号ＤＡ０〜ＤＡ３が生成され
て、データ側駆動回路５０３に出力される。
において、データ転送クロック信号ＣＫＤに同期して外
部から入力される表示データ信号Ｄ０〜Ｄ２と変調電圧
調整信号ＭＡ０およびＭＡ１とが、加算器５０８によっ
て加算されて表示データ信号ＤＡ０〜ＤＡ３が生成され
て、データ側駆動回路５０３に出力される。
【０１０１】発光層Ｂは、発光層Ａよりも発光開始電圧
が２階調分だけ高いため、発光層Ａに対応する変調電圧
調整信号として階調をシフトさせない「ＭＡ０：Ｌ、Ｍ
Ａ１：Ｌ」が入力され、発光層Ｂに対応する変調電圧調
整信号として高階調側へ２階調度シフトさせる「ＭＡ
０：Ｈ、ＭＡ１：Ｈ」が入力される。従って、それぞれ
の表示ドットに対応する表示データは、下記表９に示す
ようなものになる。
が２階調分だけ高いため、発光層Ａに対応する変調電圧
調整信号として階調をシフトさせない「ＭＡ０：Ｌ、Ｍ
Ａ１：Ｌ」が入力され、発光層Ｂに対応する変調電圧調
整信号として高階調側へ２階調度シフトさせる「ＭＡ
０：Ｈ、ＭＡ１：Ｈ」が入力される。従って、それぞれ
の表示ドットに対応する表示データは、下記表９に示す
ようなものになる。
【０１０２】
【表９】
データ側駆動回路５０３には、表示データ信号ＤＡ０〜
ＤＡ３、データ転送クロック信号ＣＫＤ、データラッチ
信号ＤＬＳが入力される。表示データ信号ＤＡ０〜ＤＡ
３は、データ転送クロック信号ＣＫＤによって、データ
側制御回路５３１内のシフトレジスタ・ラッチ回路６０
０の正規の場所に転送され、その後、データラッチ信号
ＤＬＳの立ち上がり時に一旦ラッチされて、表示データ
信号ＤＡ０（Ｘ）〜ＤＡ３（Ｘ）が生成される。
ＤＡ３、データ転送クロック信号ＣＫＤ、データラッチ
信号ＤＬＳが入力される。表示データ信号ＤＡ０〜ＤＡ
３は、データ転送クロック信号ＣＫＤによって、データ
側制御回路５３１内のシフトレジスタ・ラッチ回路６０
０の正規の場所に転送され、その後、データラッチ信号
ＤＬＳの立ち上がり時に一旦ラッチされて、表示データ
信号ＤＡ０（Ｘ）〜ＤＡ３（Ｘ）が生成される。
【０１０３】走査側駆動回路５０５に接続されている全
走査側電極は、フローティング電位（実質的に０Ｖ）に
保たれている。また、変調共通電圧線５２３には、変調
電圧出力信号ＭＯに従って、変調基準電圧パルスＶＭＢ
が出力される。データ側電極には、ステップクロック信
号ＳＣＫ、ランプ波出力信号ＲＰおよび表示データ信号
ＤＡ０（Ｘ）〜ＤＡ３（Ｘ）をデータ側駆動制御回路５
３１にて処理することによって得られるアナログスイッ
チ制御信号ＭＰおよびランプ波線５２４から供給される
ランプ波ＲＶＭに基づいて、データ側ドライバ５３２か
ら所望の電圧レベルの変調電圧が、それぞれ表示パネル
５０６に印加される。
走査側電極は、フローティング電位（実質的に０Ｖ）に
保たれている。また、変調共通電圧線５２３には、変調
電圧出力信号ＭＯに従って、変調基準電圧パルスＶＭＢ
が出力される。データ側電極には、ステップクロック信
号ＳＣＫ、ランプ波出力信号ＲＰおよび表示データ信号
ＤＡ０（Ｘ）〜ＤＡ３（Ｘ）をデータ側駆動制御回路５
３１にて処理することによって得られるアナログスイッ
チ制御信号ＭＰおよびランプ波線５２４から供給される
ランプ波ＲＶＭに基づいて、データ側ドライバ５３２か
ら所望の電圧レベルの変調電圧が、それぞれ表示パネル
５０６に印加される。
【０１０４】ＥＬ素子（Ｘ１ａ、Ｙ１）のデータ側電極
Ｘ１ａに接続されるデータ側ドライバ５３２は、ゲート
容量Ｃ７０４が６／９ＶＭ（＝３０Ｖ）まで充電され、
ＦＥＴ７００がＯＮ状態になり、接続されたデータ側電
極Ｘ１ａが、６／９ＶＭ（＝３０Ｖ）になるまで充電さ
れる。また、ＥＬ素子（Ｘ１ｂ、Ｙ１）のデータ側電極
Ｘ１ｂに接続されるデータ側ドライバ５３２は、ゲート
容量Ｃ７０４が８／９ＶＭ（＝４０Ｖ）まで充電され、
ＦＥＴ７００がＯＮ状態になり、接続されたデータ側電
極Ｘ１ｂが、８／９ＶＭ（＝４０Ｖ）になるまで充電さ
れる。
Ｘ１ａに接続されるデータ側ドライバ５３２は、ゲート
容量Ｃ７０４が６／９ＶＭ（＝３０Ｖ）まで充電され、
ＦＥＴ７００がＯＮ状態になり、接続されたデータ側電
極Ｘ１ａが、６／９ＶＭ（＝３０Ｖ）になるまで充電さ
れる。また、ＥＬ素子（Ｘ１ｂ、Ｙ１）のデータ側電極
Ｘ１ｂに接続されるデータ側ドライバ５３２は、ゲート
容量Ｃ７０４が８／９ＶＭ（＝４０Ｖ）まで充電され、
ＦＥＴ７００がＯＮ状態になり、接続されたデータ側電
極Ｘ１ｂが、８／９ＶＭ（＝４０Ｖ）になるまで充電さ
れる。
【０１０５】次に、書き込み電源回路５０４から供給さ
れるパルス状の書き込み駆動電圧である−（ＶＷ＋Ｖ
Ｍ）（＝−２２５Ｖ）が、プルダウンラインおよび走査
側ドライバ５５２内の選択されたプルダウンサイリスタ
５５４を介して、選択された走査側電極Ｙ１に供給さ
れ、走査側電極Ｙ１が−（ＶＷ＋ＶＭ）（＝−２２５
Ｖ）に充電される。
れるパルス状の書き込み駆動電圧である−（ＶＷ＋Ｖ
Ｍ）（＝−２２５Ｖ）が、プルダウンラインおよび走査
側ドライバ５５２内の選択されたプルダウンサイリスタ
５５４を介して、選択された走査側電極Ｙ１に供給さ
れ、走査側電極Ｙ１が−（ＶＷ＋ＶＭ）（＝−２２５
Ｖ）に充電される。
【０１０６】その結果、データ側電極Ｘ１ａと走査側電
極Ｙ１の交点に構成されるＥＬ素子（Ｘ１ａ、Ｙ１）の
両端に印加される電圧は、書き込み駆動電圧と変調電圧
とが重畳されて−（ＶＷ−６／９ＶＭ）（＝−２１０
Ｖ）となる。一方、データ側電極Ｘ１ｂと走査側電極Ｙ
１の交点に構成されるＥＬ素子（Ｘ１ｂ、Ｙ１）の両端
に印加される電圧は、書き込み駆動電圧と変調電圧とが
重畳されて−（ＶＷ−８／９ＶＭ）（＝−２２０Ｖ）と
なる。これによって、図７に示すような電流−輝度特性
を有する発光層Ａによって構成されるＥＬ素子（Ｘ１
ａ、Ｙ１）は輝度レベルＬ６にて発光し、発光層Ｂによ
って構成されるＥＬ素子（Ｘ１ｂ、Ｙ１）も輝度レベル
Ｌ６にて発光する。
極Ｙ１の交点に構成されるＥＬ素子（Ｘ１ａ、Ｙ１）の
両端に印加される電圧は、書き込み駆動電圧と変調電圧
とが重畳されて−（ＶＷ−６／９ＶＭ）（＝−２１０
Ｖ）となる。一方、データ側電極Ｘ１ｂと走査側電極Ｙ
１の交点に構成されるＥＬ素子（Ｘ１ｂ、Ｙ１）の両端
に印加される電圧は、書き込み駆動電圧と変調電圧とが
重畳されて−（ＶＷ−８／９ＶＭ）（＝−２２０Ｖ）と
なる。これによって、図７に示すような電流−輝度特性
を有する発光層Ａによって構成されるＥＬ素子（Ｘ１
ａ、Ｙ１）は輝度レベルＬ６にて発光し、発光層Ｂによ
って構成されるＥＬ素子（Ｘ１ｂ、Ｙ１）も輝度レベル
Ｌ６にて発光する。
【０１０７】所定の時間、ＥＬ素子が発光した後、走査
側電極Ｙ１は、走査側ドライバ５５２における選択され
たプルアップサイリスタ５５３からプルアップラインを
介して、一定電圧に放電される。一定電圧は書き込み電
圧より絶対値の小さな電圧であり例えば０Ｖである。ま
た、変調電圧出力信号ＭＯが「Ｌ」となり、変調共通電
圧線５２３への変調基準電圧ＶＭの導出が停止される。
さらに、ランプ波放電信号ＭＤが一定期間「Ｈ」とな
り、ＦＥＴ７０６がＯＮ状態となって、ゲート容量７０
４に充電された電荷が放電される。これによって、Ｐチ
ャンネルＦＥＴ７０１がＯＮ状態となり、ＥＬ素子に充
電された電荷は放電される。
側電極Ｙ１は、走査側ドライバ５５２における選択され
たプルアップサイリスタ５５３からプルアップラインを
介して、一定電圧に放電される。一定電圧は書き込み電
圧より絶対値の小さな電圧であり例えば０Ｖである。ま
た、変調電圧出力信号ＭＯが「Ｌ」となり、変調共通電
圧線５２３への変調基準電圧ＶＭの導出が停止される。
さらに、ランプ波放電信号ＭＤが一定期間「Ｈ」とな
り、ＦＥＴ７０６がＯＮ状態となって、ゲート容量７０
４に充電された電荷が放電される。これによって、Ｐチ
ャンネルＦＥＴ７０１がＯＮ状態となり、ＥＬ素子に充
電された電荷は放電される。
【０１０８】以上によって、選択された走査側電極Ｙ１
の駆動が終了し、走査側電極Ｙ１は第１フレームのＹ１
の駆動が始まるまでの間、書き込み駆動電源回路５０４
から電気的に切り離されフローティング状態となる。同
様にＹ２〜Ｙｍまでの駆動を線順次に繰り返すことによ
って、第２フレームの駆動が完了する。
の駆動が終了し、走査側電極Ｙ１は第１フレームのＹ１
の駆動が始まるまでの間、書き込み駆動電源回路５０４
から電気的に切り離されフローティング状態となる。同
様にＹ２〜Ｙｍまでの駆動を線順次に繰り返すことによ
って、第２フレームの駆動が完了する。
【０１０９】なお、以上の実施形態では、変調電圧調整
信号ＭＡ０およびＭＡ１を外部から入力して表示データ
信号Ｄ０〜Ｄ２に加算したが、駆動制御回路５０１内に
加算データを内蔵しておくことによって、予め規定され
た発光層に対応するデータ信号に自動的に加算すること
も可能である。
信号ＭＡ０およびＭＡ１を外部から入力して表示データ
信号Ｄ０〜Ｄ２に加算したが、駆動制御回路５０１内に
加算データを内蔵しておくことによって、予め規定され
た発光層に対応するデータ信号に自動的に加算すること
も可能である。
【０１１０】さらに、本発明は、発光層が２種類以上の
場合、階調数がさらに多い場合、およびシフトされる階
調度がさらに多い場合等についても適用可能であること
は言うまでもない。
場合、階調数がさらに多い場合、およびシフトされる階
調度がさらに多い場合等についても適用可能であること
は言うまでもない。
【０１１１】以上、発明の実施の形態として、無機ＥＬ
表示装置について記載しているが本願発明は、他の表示
装置にも適用できることは言うまでもない。
表示装置について記載しているが本願発明は、他の表示
装置にも適用できることは言うまでもない。
【０１１２】
【発明の効果】以上詳述したように、本発明によれば、
表示装置において多階調表示を行う場合に、同じ輝度レ
ベルの表示データが入力された場合でも、それぞれの発
光層の特性に対応して最適化された駆動電圧をＥＬ素子
に印加することができるため、良好な表示品位を得るこ
とができる。
表示装置において多階調表示を行う場合に、同じ輝度レ
ベルの表示データが入力された場合でも、それぞれの発
光層の特性に対応して最適化された駆動電圧をＥＬ素子
に印加することができるため、良好な表示品位を得るこ
とができる。
【図１】従来の無機ＥＬ表示装置の構成を示す回路図で
ある。
ある。
【図２】従来の無機ＥＬ表示装置におけるデータ側駆動
回路の構成を示す回路図である。
回路の構成を示す回路図である。
【図３】従来の無機ＥＬ表示装置におけるシフトレジス
タ・ラッチ回路の構成を示す回路図である。
タ・ラッチ回路の構成を示す回路図である。
【図４】（ａ）および（ｂ）は、従来の無機ＥＬ表示装
置における振幅制御回路の構成を示す回路図である。
置における振幅制御回路の構成を示す回路図である。
【図５】従来の無機ＥＬ表示装置における走査側駆動回
路の構成を示す回路図である。
路の構成を示す回路図である。
【図６Ａ】従来の無機ＥＬ表示装置における各部の動作
状態を示すタイミングチャートである。
状態を示すタイミングチャートである。
【図６Ｂ】従来の無機ＥＬ表示装置における各部の動作
状態を示すタイミングチャートである。
状態を示すタイミングチャートである。
【図７】無機ＥＬ素子の印加電圧−輝度特性の例を示す
特性図である。
特性図である。
【図８】本発明の一実施形態である無機ＥＬ表示装置の
構成を示す回路図である。
構成を示す回路図である。
【図９】本発明の一実施形態である無機ＥＬ表示装置に
おけるデータ側駆動回路の構成を示す回路図である。
おけるデータ側駆動回路の構成を示す回路図である。
【図１０】本発明の一実施形態である無機ＥＬ表示装置
におけるシフトレジスタ・ラッチ回路の構成を示す回路
図である。
におけるシフトレジスタ・ラッチ回路の構成を示す回路
図である。
【図１１】（ａ）および（ｂ）は、本発明の一実施形態
である無機ＥＬ表示装置における振幅制御回路の構成を
示す回路図である。
である無機ＥＬ表示装置における振幅制御回路の構成を
示す回路図である。
【図１２】本発明の一実施形態である無機ＥＬ表示装置
における走査側駆動回路の構成を示す回路図である。
における走査側駆動回路の構成を示す回路図である。
【図１３Ａ】本発明の一実施形態である無機ＥＬ表示装
置において、発光層Ａによって構成される表示ドットの
動作状態を示すタイミングチャートである。
置において、発光層Ａによって構成される表示ドットの
動作状態を示すタイミングチャートである。
【図１３Ｂ】本発明の一実施形態である無機ＥＬ表示装
置において、発光層Ａによって構成される表示ドットの
動作状態を示すタイミングチャートである。
置において、発光層Ａによって構成される表示ドットの
動作状態を示すタイミングチャートである。
【図１４Ａ】本発明の一実施形態である無機ＥＬ表示装
置において、発光層Ｂによって構成される表示ドットの
動作状態を示すタイミングチャートである。
置において、発光層Ｂによって構成される表示ドットの
動作状態を示すタイミングチャートである。
【図１４Ｂ】本発明の一実施形態である無機ＥＬ表示装
置において、発光層Ｂによって構成される表示ドットの
動作状態を示すタイミングチャートである。
置において、発光層Ｂによって構成される表示ドットの
動作状態を示すタイミングチャートである。
１０１、５０１ 駆動制御回路
１０２、５０２ 変調駆動電源回路
１０３、５０３ データ側駆動回路
１０４、５０４ 書き込み駆動電源回路
１０５、５０５ 走査側駆動回路
１０６、５０６ ＥＬ表示パネル
１０７、５０７ アイソレーション回路
１２１、５２１ 変調電源回路
１２２、５２２ ランプ波生成回路
１２３、５２３ 変調共通電圧線
１２４、５２４ ランプ波線
１３１、５３１ データ側制御回路
１３２、５３２ データ側ドライバ
１４０、５４０ 書き込み電源回路
１４１、５４１ 書き込みパルス生成回路
１５１、５５１ 走査側制御回路
１５２、５５２ 走査側ドライバ
１５３、５５３ プルアップサイリスタ
１５４、５５４ プルダウンサイリスタ
２００、６００ シフトレジスタ・ラッチ回路
２０１、６０１ 振幅制御回路
２２０、６２０ カウンター回路
２２１、６２１ デコード回路
２２２、６２２ マスク回路
３００、３０６、７００、７０６ ＮチャンネルＦＥＴ
３０１、７０１ ＰチャンネルＦＥＴ
３０２、３０３、７０２、７０３ 寄生ダイオード
３０４、７０４ ゲート容量
３０５、７０５ アナログスイッチ
５０８ 加算器
５０９ 減算器
─────────────────────────────────────────────────────
フロントページの続き
(51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考）
Ｇ０９Ｇ 3/20 ６４２ Ｇ０９Ｇ 3/20 ６４２Ｅ
Ｆターム(参考） 5C080 AA06 BB05 DD05 EE29 FF03
FF12 GG11 GG12 HH09 JJ02
JJ03 JJ04
Claims (3)
- 【請求項１】 複数の第１電極と、該複数の第１電極に
それぞれ交差する複数の第２電極とを有し、各第１電極
と各第２電極とのそれぞれの交点に、各第１電極および
各第２電極との間にそれぞれ絶縁膜を介して、発光特性
が異なる複数種類の発光層がそれぞれ配置された表示パ
ネルと、 各第１電極に接続され、入力信号に応じた変調電圧をそ
れぞれ供給するデータ側駆動回路と、 該データ側駆動回路に変調電源電圧を供給する変調駆動
電源回路と、 各第２電極に接続され、書き込み電圧を線順次に第２電
極へ供給する走査側駆動回路と、 該走査側駆動回路に書き込み電圧を供給する書き込み駆
動電源回路と、 外部から入力される信号に基づいて、該データ側駆動回
路、該変調駆動電源回路、該走査側駆動回路および該書
き込み駆動電源回路を制御する駆動制御回路とを有し、 該データ側駆動回路から出力される変調電圧の振幅を変
化させることによって階調表示を行う場合に、 該駆動制御回路は、入力される表示データ信号に基づい
て各発光層の発光特性に応じた最適な変調電圧の振幅が
得られるように、該データ側駆動回路に対して、所望さ
れる階調数ｍに対して調整範囲ｎ（ｎは１以上の整数）
を加えたｍ＋ｎ種類のデータ信号を該データ側駆動回路
に供給可能であり、 該データ側駆動回路は、該駆動制御回路から供給される
データ信号に応じて、ｍ＋ｎ種類の振幅の変調電圧を該
第１電極に対して出力可能であり、 入力される表示データ信号に基づいて各発光層の発光特
性に応じた最適な振幅の変調電圧が、ｎの範囲で調整さ
れて該第１電極に供給される、表示装置。 - 【請求項２】 前記調整範囲ｎは、前記駆動制御回路に
入力される信号に基づいて規定される請求項１に記載の
表示装置。 - 【請求項３】 前記調整範囲ｎは、前記駆動制御回路に
予め内蔵されたデータに基づいて規定される請求項１に
記載の表示装置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002157356A JP2003173163A (ja) | 2001-09-27 | 2002-05-30 | 表示装置 |
| US10/255,077 US7042425B2 (en) | 2001-09-27 | 2002-09-26 | Display device |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001295482 | 2001-09-27 | ||
| JP2001-295482 | 2001-09-27 | ||
| JP2002157356A JP2003173163A (ja) | 2001-09-27 | 2002-05-30 | 表示装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2003173163A true JP2003173163A (ja) | 2003-06-20 |
Family
ID=26623020
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002157356A Pending JP2003173163A (ja) | 2001-09-27 | 2002-05-30 | 表示装置 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US7042425B2 (ja) |
| JP (1) | JP2003173163A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4714681B2 (ja) * | 2004-04-21 | 2011-06-29 | 株式会社ブリヂストン | 情報表示装置の駆動方法およびそれを用いる情報表示装置 |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100692854B1 (ko) * | 2004-02-20 | 2007-03-13 | 엘지전자 주식회사 | 일렉트로-루미네센스 표시 패널의 구동 방법 및 장치 |
| JP2005257791A (ja) * | 2004-03-09 | 2005-09-22 | Canon Inc | 画像表示装置及び画像表示装置の駆動方法 |
| JP2008241930A (ja) * | 2007-03-26 | 2008-10-09 | Sanyo Electric Co Ltd | 液晶駆動装置 |
| US7956824B2 (en) * | 2007-07-26 | 2011-06-07 | Stmicroelectronics S.R.L. | Light emitting element driver device |
| JP5284198B2 (ja) * | 2009-06-30 | 2013-09-11 | キヤノン株式会社 | 表示装置およびその駆動方法 |
| US8749456B2 (en) * | 2009-10-05 | 2014-06-10 | Ihor Wacyk | Method of driving an organic light emitting diode (OLED) pixel, a system for driving an OLED pixel and a computer-readable medium |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CA2138363C (en) * | 1993-12-22 | 1999-06-22 | Yasuyuki Todokoro | Electron beam generating apparatus, image display apparatus, and method of driving the apparatuses |
| KR0171938B1 (ko) * | 1994-08-25 | 1999-03-20 | 사토 후미오 | 액정표시장치 |
| JP3808534B2 (ja) * | 1996-02-09 | 2006-08-16 | Ｔｄｋ株式会社 | 画像表示装置 |
| JP3598664B2 (ja) | 1996-07-22 | 2004-12-08 | 株式会社デンソー | Ｅｌ表示装置 |
| CN1151481C (zh) * | 1997-02-17 | 2004-05-26 | 精工爱普生株式会社 | 显示装置 |
| JP4627822B2 (ja) * | 1999-06-23 | 2011-02-09 | 株式会社半導体エネルギー研究所 | 表示装置 |
| US6414662B1 (en) * | 1999-10-12 | 2002-07-02 | Texas Digital Systems, Inc. | Variable color complementary display device using anti-parallel light emitting diodes |
| JP4727029B2 (ja) * | 1999-11-29 | 2011-07-20 | 株式会社半導体エネルギー研究所 | Ｅｌ表示装置、電気器具及びｅｌ表示装置用の半導体素子基板 |
| JP2002156938A (ja) * | 2000-11-21 | 2002-05-31 | Canon Inc | 画像表示装置およびその駆動方法 |
-
2002
- 2002-05-30 JP JP2002157356A patent/JP2003173163A/ja active Pending
- 2002-09-26 US US10/255,077 patent/US7042425B2/en not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4714681B2 (ja) * | 2004-04-21 | 2011-06-29 | 株式会社ブリヂストン | 情報表示装置の駆動方法およびそれを用いる情報表示装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| US7042425B2 (en) | 2006-05-09 |
| US20030132899A1 (en) | 2003-07-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7358935B2 (en) | Display device of digital drive type | |
| JP3829778B2 (ja) | 電子回路、電気光学装置、及び電子機器 | |
| JP3077579B2 (ja) | Ｅｌ表示装置 | |
| US20080224989A1 (en) | Electrophoretic Display and a Method and Apparatus for Driving an Electrophoretic Display | |
| KR20060105758A (ko) | 디스플레이 디바이스를 가진 디스플레이 장치 및 이디스플레이 디바이스를 구동하는 주기적 레일-안정화된방법 | |
| JP2008309873A (ja) | 液晶表示装置および液晶駆動回路 | |
| CA2345562C (en) | El display apparatus | |
| JPH11231835A (ja) | 表示装置 | |
| JP2003173163A (ja) | 表示装置 | |
| KR960016720B1 (ko) | 상대전위차를 이용한 교류구동형 박막 전계발광소자 구동회로 | |
| CN108806615A (zh) | 一种针对电润湿显示器的新型像素数据编码方法及装置 | |
| US20070146561A1 (en) | Display apparatus with a display device and a rail-stabilized method of driving the display device | |
| JP3982544B2 (ja) | 電子回路、電気光学装置、及び電子機器 | |
| JP3598664B2 (ja) | Ｅｌ表示装置 | |
| JP2001083936A (ja) | 車載用表示器の駆動装置 | |
| EP0477014A2 (en) | Display unit having brightness control function | |
| JP3301379B2 (ja) | Ｅｌ表示装置 | |
| JP2619083B2 (ja) | 表示装置の駆動方法 | |
| JP2002023695A (ja) | Ｅｌ表示装置 | |
| JP2001312245A (ja) | Ｅｌ表示装置の駆動回路 | |
| JP2892540B2 (ja) | 表示装置の駆動装置 | |
| JP2002006807A (ja) | Ｅｌ表示装置の駆動回路 | |
| KR930002913B1 (ko) | 박막 교류 el표시소자의 구동방법 및 구동회로 | |
| JP4360170B2 (ja) | Ｅｌディスプレイ表示装置及びｅｌディスプレイの駆動制御方法 | |
| KR100433215B1 (ko) | 일렉트로 루미네센스 패널 및 그 구동장치와 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050225 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070319 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070611 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070809 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20071106 |