JP3982544B2 - 電子回路、電気光学装置、及び電子機器 - Google Patents

Description

本発明は、電子回路、電気光学装置及び電子機器に関する。

近年、有機ＥＬ素子を用いた電気光学装置が注目されている。この種の電気光学装置には、有機ＥＬ素子の中間調を制御する駆動方式としてアナログ階調法がある。（例えば、特許文献１）。

特開平10-319908号公報

ところで、このアナログ階調で用いられるＤＡ変換回路は、画素回路で採用されている薄膜トランジスタ（ＴＦＴ）で構成することは精度の面で難しく、外付けのＩＣドライバーを使用することが一般的であった。

しかしながら、外付けのＩＣドライバーで構成されたＤＡ変換回路は、表示パネル上で形成されるＴＦＴドライバー回路に比べて消費電力が大きくなる問題があった。そこで、多値（アナログ値）を生成するＤＡ変換回路を必要としないことから消費電力を低減を図ることができるデジタル階調法が考えられる。しかしながら、デジタル階調法は表示品位がアナログ階調法に比べて劣るという問題があった。それに対して、本発明の一形態は、上記問題点に対して効果を奏する。

本発明に係る電子回路は、容量素子と、第１のソース、第１のドレイン及び第１のゲートを備えた第１のトランジスタと、第２のソース、第２のドレイン及び第２のゲートを備えた第２のトランジスタと、第３のソース、第３のドレイン及び第３のゲートを備え、所定電位と前記容量素子との電気的接続を制御する第３のトランジスタと、を含み、前記第１のソース又は前記第１のドレインが前記容量素子に接続され、前記容量素子は前記第２のゲートに接続され、前記第１のトランジスタを介して前記容量素子に供給される第１のデータによって前記第２のトランジスタの導通状態が設定される第１のモードにおいて、前記第２のトランジスタの導通状態は、オン状態又はオフ状態のいずれかに設定され、前記第１のトランジスタを介して前記容量素子に供給される第２のデータによって前記第２のトランジスタの導通状態が設定される第２のモードにおいて、前記第２のトランジスタの導通状態は、前記第２のデータに応じた導通状態に設定され、前記第２のデータはアナログデータであることを特徴とする。
本発明に係る電子回路は、容量素子と、第１のソース、第１のドレイン及び第１のゲートを備えた第１のトランジスタと、第２のソース、第２のドレイン及び第２のゲートを備えた第２のトランジスタと、第４のソース、第４のドレイン及び第４のゲートを備えた第４のトランジスタと、を含み、前記容量素子は前記第２のゲートに接続され、前記第１のソース又は前記第１のドレインが前記容量素子に接続され、前記第４のソース又は前記第４のドレインが前記容量素子に接続され、前記第１のトランジスタを介して前記容量素子に供給される第１のデータによって前記第２のトランジスタの導通状態が設定される第１のモードにおいて、前記第２のトランジスタの導通状態は、オン状態又はオフ状態のいずれかに設定され、前記第４のトランジスタを介して前記容量素子に供給される第２のデータによって前記第２のトランジスタの導通状態が設定される第２のモードにおいて、前記第２のトランジスタの導通状態は、前記第２のデータに応じた導通状態が設定され、前記第２のデータはアナログデータであることを特徴とする。
上記の電子回路において、前記第１のデータは、デジタルデータであることが好ましい。
上記の電子回路において、前記第２のドレインと前記第２のゲートとの間に配置された第５のトランジスタをさらに含むようにしてもよい。
上記の電子回路において、前記第１のデータ及び前記第２のデータは、それぞれ、デジタルデータ電圧及びアナログデータ電圧として供給されるようにしてもよい。
上記の電子回路において、前記第２のモードにおいて、前記第２のトランジスタの閾値電圧の補償が行われるようにしてもよい。
上記の電子回路において、前記第１のモードにおいて、前記容量素子は前記第１のデータを電荷として保持し、前記第２のモードにおいて、前記容量素子は前記第２のデータを電荷として保持するようにしてもよい。
上記の電子回路において、前記第１のデータにより設定された前記第２のトランジスタの前記導通状態は、前記第３のトランジスタを介して前記所定電位と前記第２のゲートとが電気的に接続されることにより所定状態にリセットされるようにしてもよい。
上記の電子回路において、前記第１のモードにおいて、前記容量素子は前記第１のデータを電荷として保持し、前記第２のモードにおいて、前記容量素子は前記第２のデータを電荷として保持し、前記第１のモードにおいて、前記容量素子に前記第１のデータとして保持された前記電荷は、前記第３のトランジスタがオン状態となることによりリセットされるようにしてもよい。
上記の電子回路において、前記第１のモードにおいて、前記第１のトランジスタを介して前記第１のデータが前記容量素子に供給された後、所定期間経過後、前記第３のトランジスタを介して前記容量素子と前記所定電位とが電気的に接続されることにより、前記第２のトランジスタはオフ状態となるようにしてもよい。
本発明に係る電気光学装置は、複数の走査線と、複数のデータ線と、複数の単位回路と、を含み、前記複数の単位回路の各々は、電気光学素子と、容量素子と、第１のソース、第１のドレイン及び第１のゲートを有する第１のトランジスタと、第２のソース、第２のドレイン及び第２のゲートを有する第２のトランジスタと、第３のソース、第３のドレイン及び第３のゲートを有する第３のトランジスタと、を備えており、前記第３のトランジスタは、所定電位と前記容量素子との電気的接続を制御し、前記第１のゲートは、前記複数の走査線のうち一つの走査線に接続され、前記第１のソース又は前記第１のドレインが前記容量素子に接続され、前記容量素子は前記第２のゲートに接続され、前記第１のトランジスタを介して前記容量素子に供給される第１のデータによって前記電気光学素子の輝度が設定される第１のモードにおいて、前記電気光学素子は、点灯状態又は消灯状態のいずれかに設定され、前記第１のトランジスタを介して前記容量素子に供給される第２のデータによって前記電気光学素子の輝度が設定される第２のモードにおいて、前記電気光学素子の輝度は、前記第２のデータにより設定された前記第２のトランジスタの導通状態に対応していることを特徴とする。
本発明に係る他の電気光学装置は、複数の走査線と、複数のデータ線と、複数の単位回路と、を含み、前記複数のデータ線は、複数の第１のデータ線と、複数の第２のデータ線と、を含み、前記複数の単位回路の各々は、電気光学素子と、容量素子と、第１のソース、第１のドレイン及び第１のゲートを有する第１のトランジスタと、第２のソース、第２のドレイン及び第２のゲートを有する第２のトランジスタと、第４のソース、第４のドレイン及び第４のゲートを有する第４のトランジスタと、備えており、前記容量素子は前記第２のゲートに接続され、前記第１のソース及び前記第１のドレインのうちいずれか一方が、前記容量素子に接続され、前記第１のソース及び前記第１のドレインのうちいずれか他方が、前記複数の第１のデータ線のうち一つの第１のデータ線に接続され、前記第４のソース及び前記第４のドレインのうちいずれか一方が、前記容量素子に接続され、前記第４のソース及び前記第４のドレインのうちいずれか他方が、前記複数の第２のデータ線のうち一つの第２のデータ線に接続され、前記一つの第１のデータ線及び前記第１のトランジスタを介して前記容量素子に供給される第１のデータによって前記電気光学素子の輝度が設定される第１のモードにおいて、前記電気光学素子は、点灯状態又は消灯状態のいずれかに設定され、前記一つの第２のデータ線及び前記第４のトランジスタを介して前記容量素子に供給される第２のデータによって前記電気光学素子の輝度が設定される第２のモードにおいて、前記電気光学素子の輝度は、前記第２のデータにより設定された前記第２のトランジスタの導通状態に対応していることを特徴とする。
本発明に係る他の電気光学装置は、複数の走査線と、複数のデータ線と、複数の単位回路と、を含み、前記複数の単位回路の各々は、電気光学素子と、容量素子と、第１のソース、第１のドレイン及び第１のゲートを有する第１のトランジスタと、第２のソース、第２のドレイン及び第２のゲートを有する第２のトランジスタと、を備えており、前記第１のゲートは、前記複数の走査線のうちの一つの走査線に接続され、前記第１のソース又は前記第１のドレインが前記容量素子に接続され、前記容量素子は前記第２のゲートに接続され、第１のデータが前記容量素子に供給されることにより、前記第２のトランジスタの導通状態が設定される第１のモードにおいて、前記電気光学素子は点灯状態及び消灯状態のいずれかに設定され、前記電気光学素子を前記点灯状態とする場合は前記電気光学素子に順バイアス電圧が印加され、前記電気光学素子を前記消灯状態とする場合は前記電気光学素子に逆バイアス電圧が印加され、第２のデータが前記容量素子に供給されることにより、前記第２のトランジスタの導通状態が設定される第２のモードにおいて、前記電気光学素子の輝度は、前記第２のデータにより設定された前記第２のトランジスタの導通状態に対応していることを特徴とする。
上記の電気光学装置において、前記第１のデータ及び前記第２のデータは、それぞれデジタルデータ及びアナログデータであってもよい。
上記の電気光学装置において、前記複数の単位回路の各々は、前記第２のトランジスタのゲートとドレインとの間に配置された第５のトランジスタをさらに含んでいてもよい。
上記の電気光学装置において、前記電気光学素子はEL素子であってもよい。
上記の電気光学装置において、前記第２のモードにおいて、前記第２のトランジスタの閾値電圧の補償が行われるようにしてもよい。
上記の電気光学装置において、前記第１のモードにおける階調数は、前記第２のモードにおける階調数より少なくてもよい。
本発明に係る他の電気光学装置は、上記の電子回路を備えている。
本発明に係る電子機器は、上記の電気光学装置を含む。
上記の電子機器において、前記電気光学装置は、前記電子機器の表示部であり、
前記表示部の表示品位を優先する場合は前記第２のモードが用いられ、前記表示部の低消費電力を優先する場合は前記第１のモードが用いられることが好ましい。
本発明の電子回路は、第１のトランジスタと、第２のトランジスタと、を含み、第１のデータにより前記第２のトランジスタの導通状態が設定される第１のモードにおいて、前記第２のトランジスタは、オン状態またはオフ状態のいずれかに制御され、第２のデータにより前記第２のトランジスタの導通状態が設定される第２のモードにおいて、前記第２のトランジスタは、前記第２のデータに応じた導通状態に設定され、前記第２のデータはアナログデータであることを特徴とする。

上記の電子回路において、前記第１のデータは、デジタルデータであることが好ましい。

上記電子回路において、さらに容量素子を含み、前記容量素子は、前記第１のモードにおいて、前記第１のデータを電荷として保持し、前記第２のモードにおいて、前記第２のデータを電荷として保持するようにしてもよい。

上記の電子回路において、前記容量素子に保持された電荷を所定状態にリセットするための第３のトランジスタをさらに含んでもよい。

上記の電子回路において、前記第２のトランジスタのゲートとドレインとの間に配置された第４のトランジスタをさらに含んでいてもよい。

上記の電子回路において、前記第１のデータ及び前記第２のデータは、それぞれ、デジタルデータ電圧及びアナログデータ電圧として供給されるようにしてもよい。

上記の電子回路において、前記第２のモードにおいて、前記第２のトランジスタの閾値電圧が行われることが好ましい。

本発明の電気光学装置は、複数の走査線と、複数のデータ線と、複数の単位回路と、を含み、前記複数の単位回路の各々は、電気光学素子と、前記複数の走査線のうち一つの走査線が選択されたとき導通する第１のトランジスタと、第２のトランジスタと、を含み、第１のデータによって前記電気光学素子の輝度が設定される第１のモードにおいて、前記電気光学素子は点灯状態または消灯状態のいずれかに設定され、第２のデータによって前記電気光学素子の輝度が設定される第２のモードにおいて、前記電気光学素子の輝度は、前記第２のデータにより設定された前記第２のトランジスタの導通状態に対応していることを特徴とする。

上記の電気光学装置において、前記第１のデータ及び前記第２のデータは、それぞれデジタルデータ及びアナログデータであることが好ましい。

上記の電気光学装置において、前記複数のデータ線は、複数の第１のデータ線と、複数の第２のデータ線と、を含み、前記第１のデータは、前記複数の第１のデータ線を介して前記複数の単位回路に供給され、前記第２のデータは、前記複数の第２のデータ線を介して前記複数の単位回路に供給されるようにしてもよい。

上記の電気光学装置において、前記複数の単位回路の各々は、さらに容量素子を含み、前記容量素子は、前記第１のモードにおいて、前記第１のデータを電荷として保持し、前記第２のモードにおいて、前記第２のデータを電荷として保持することが好ましい。
上記の電気光学装置において、前記複数の単位回路の各々は、前記第２のトランジスタのゲートとドレインとの間に配置された第４のトランジスタをさらに含んでいることが好ましい。

上記の電気光学装置において、前記電気光学素子はEL素子であることが好ましい。
上記の電気光学装置において、前記第２のモードにおいて、前記第２のトランジスタの閾値電圧が行われることが好ましい。

上記の電気光学装置において、前記第１のモードにおける階調数は、前記第２のモードにおける階調数より少ないことが好ましい。
上記の電気光学装置は電子機器の一部として用いることができる。

上記の電子機器において、前記電気光学装置は、前記電子機器の表示部として用いられ、前記表示部の表示品位を優先する場合は前記第２のモードが用いられ、前記表示部の低消費電力を優先する場合は前記第１のモードが用いられるようにしてもよい。

本発明における他の電子回路は、走査線が選択されたとき導通する第１のトランジスタと、前記第１のトランジスタを介してデータ線から供給されるデータ信号に応じた電荷量を保持する容量素子と、前記容量素子に保持された電荷量に基づいて導通状態が制御され、その導通状態に相対した電流量を電子素子に供給する第２のトランジスタとを含み、前記容量素子は、前記データ信号としての２値のデータ電圧及び多値のデータ電圧のいずれかが供給された場合でも前記データ信号に応じた電荷量を蓄積可能した。

これによれば、２値のデータ電圧と多値のデータ電圧を使い分けることによって、例えば、デジタル階調と、アナログ階調の２通りの方法で中間調を表現することができる。その結果、例えば、表示品位をあまり必要とせず低消費電力を優先したい場合にはデジタル階調を選択し、表示品位を必要とする場合にはアナログ階調を選択して中間調を表現することができる。

この電子回路において、２値のデータ電圧と多値のデータ電圧が同一の第１のスイッチングトランジスタを介して供給される。

これによれば、例えば、前記デジタル階調及びアナログ階調を行う場合にも、第１のスイッチングトランジスタを介してそれぞれデジタル階調ための２値のデータ電圧及びアナログ諧調のための多値のデータ電圧が容量素子にそれぞれ供給される。

この電子回路おいて、容量素子に保持された電荷量をリセットする第３のトランジスタを備えた。

これによれば、容量素子に保持された２値のデータ電圧は第３のトランジスタによってリセットされ、容量素子は次の新たな２値のデータ電圧の供給を待つ。

この電子回路おいて、多値のデータ電圧に基づいた導通状態で導通し、前記第２のトランジスタの閾値電圧を補償するための第４のトランジスタを前記第２のトランジスタのゲート・ドレイン間に接続した。

これによれば、第４のトランジスタによって、第２のトランジスタの閾値電圧の製造ばらつきが補償され、第２のトランジスタは、閾値電圧に左右されることなく多値のデータ電圧に応じた導通状態になる。

この電子回路おいて、多値のデータ電圧に基づいた導通状態で前記電子素子の駆動タイミングを決定する第５のトランジスタを備えた。

これによれば、第５のトランジスタによって第２のトランジスタの多値のデータ電圧に基づく導通状態に応じた電流量を電子素子に供給し駆動を開始される。

この電子回路おいて、電子素子はＥＬ素子である。

これによれば、ＥＬ素子は第２のトランジスタの導通状態に相対して発光する。

この電子回路おいて、ＥＬ素子は、発光層が有機材料で構成されている。

これによれば、ＥＬ素子は、発光層が有機材料で形成された有機ＥＬ素子である。

本発明における他の電気光学装置は、複数の走査線と、複数のデータ線と、複数の単位回路とを含む電気光学装置であって、前記複数の単位回路の各々に前記複数のデータ線を介してデータ信号として２値のデータ電圧を出力する第１のデータ電圧出力回路と、前記複数の単位回路の各々に前記複数のデータ線を介して多値のデータ電圧を出力するための第２のデータ電圧出力回路とを備えている。

これによれば、第１のデータ電圧出力回路から２値のデータ電圧を入力すればデジタル諧調が、第２のデータ電圧出力回路から多値のデータ電圧を入力すればアナログ階調が行うことができる。

この電気光学装置において、２値のデータ電圧と多値のデータ電圧とが同一のデータ線を介して供給される。

これによれば、デジタル諧調及びアナログ諧調を行う場合、いずれの場合にも同一のデータ線を介して２値のデータ電圧と多値のデータ電圧とが供給される。

この電気光学装置において、前記２値のデータ電圧と前記多値のデータ電圧はそれぞれ別々のデータ線を介して供給される。

これによれば、デジタル諧調を行う場合とアナログ諧調を行う場合とで、それぞれ異なるデータ線を介して単位回路に２値のデータ電圧と多値のデータ電圧とが供給される。

本発明における他の電気光学装置は、複数の走査線と、前記各走査線に対して交差するように配線された複数のデータ線と、前記各走査線と前記各データ線との交差部に対応してそれぞれ設けられ、前記データ線を介して供給されるデータ電圧に応じた駆動電流を電気光学素子に供給する単位回路を含み、画像データに基づいて前記電気光学素子をデジタル階調するための２値のデータ電圧又は前記電気光学素子をアナログ階調するための多値のデータ電圧のいずれかを生成し出力する制御手段を設けた。

これによれば、制御手段は、電気光学素子に対してデジタル階調と、アナログ階調の２通りの方法で中間調を表現することができる。その結果、例えば、表示品位をあまり必要とせず低消費電力を優先したい場合にはデジタル階調を選択し、表示品位を必要とする場合にはアナログ階調を選択して中間調を表現することができる。

この電気光学装置おいて、単位回路は，前記走査線が選択されたとき導通する第１のトランジスタと、前記第１のトランジスタを介して前記データ線から供給されるデジタル階調のための２値のデータ電圧又はアナログ階調のための多値のデータ電圧を電荷量として保持する容量素子と、前記容量素子に保持された電荷量に基づいて導通状態が制御され、その導通状態に相対した電流量を電気光学素子に供給する第２のトランジスタとからなる。

これによれば、容量素子はデジタル階調のときは２値のデータ電圧を保持し、第２のトランジスタはその保持した２値のデータ電圧に基づいて導通・非導通になる。容量素子はアナログ階調のときは多値のデータ電圧を保持し、第２のトランジスタはその保持した多値のデータ電圧に相対した導通状態になる。

この電気光学装置おいて、単位回路は前記容量素子に保持された電荷量をリセットする第３のトランジスタを備えた。

これによれば、容量素子に保持された２値のデータ電圧は第３のトランジスタによってリセットされ、容量素子は次の新たな２値のデータ電圧の供給を待つ。

この電気光学装置おいて、単位回路は前記アナログ階調時に導通し、前記第２のトランジスタの閾値電圧を補償するための第４のトランジスタを前記第２のトランジスタのゲート・ドレイン間に接続した。

これによれば、第４のトランジスタによって、第２のトランジスタの閾値電圧の製造ばらつきが補償され、第２のトランジスタは、閾値電圧に左右されることなく多値のデータ電圧に応じた導通状態になる。

この電気光学装置おいて、単位回路が前記アナログ階調時に前記電気光学素子の駆動タイミングを決定する第５のトランジスタを備えた。

これによれば、第５のトランジスタによって第２のトランジスタの多値のデータ電圧に基づく導通状態に相対した電流量を電気光学素子に供給し発光を開始される。

この電気光学装置おいて、電気光学素子はＥＬ素子である。

これによれば、ＥＬ素子は第２のトランジスタの導通状態に相対して発光する。

この電気光学装置において、ＥＬ素子は、発光層が有機材料で構成されている。

これによれば、ＥＬ素子は発光層が有機材料で形成された有機ＥＬ素子である。

この電気光学装置において、前記制御手段は、低消費電力モードの場合には、前記電気光学素子をデジタル階調するための２値のデータ電圧を作成し、非低消費電力モードの場合には前記電気光学素子をアナログ階調するための多値のデータ電圧を作成して、前記電気光学素子を駆動する。

これによれば、制御手段によって、電気光学素子に対して低消費電力モードの場合にはデジタル階調で、非低消費電力モードの場合にはアナログ階調で中間調を表現することができる。

この電気光学装置において、前記制御手段は、画像データが第１の表示データの場合には、前記電気光学素子をデジタル階調するための２値のデータ電圧を作成し、画像データが前記第１の表示データより表示品位の高い第２の表示データの場合には前記電気光学素子をアナログ階調するための多値のデータ電圧を作成して、前記電気光学素子を駆動する。

これによれば、制御手段によって、表示品位を必要としない場合には電気光学素子に対してデジタル階調で、表示品位を必要とする場合にはアナログ階調で中間調を表現することができる。

この電気光学装置において、制御手段は、電気光学素子をデジタル階調するための２値のデータ電圧を生成するための２値データ電圧生成回路と、電気光学素子をアナログ階調するための多値のデータ電圧を生成する多値データ電圧生成回路とを備えた。

これによれば、２値データ電圧生成回路にてデジタル階調するための２値のデータ電圧が生成され、多値データ電圧生成回路にてアナログ階調するための多値のデータ電圧が生成される。

この電気光学装置において、制御手段と前記各データ線との間には、２値データ電圧生成回路からの２値のデータ電圧を出力する第１の出力回路と、多値データ電圧生成回路からの多値のデータ電圧を出力する第２の出力回路とを備えるとともに、その第１の出力回路からの２値のデータ電圧と第２の出力回路からの多値のデータ電圧のいずれかを一方を前記データ線に出力する切り替え回路を備えた。

これによれば、切り替え回路によってデジタル階調のときには第１の出力回路から２値のデータ電圧が、アナログ階調のときには第２の出力回路から多値のデータ電圧がデータ線に出力される。

この電気光学装置において、デジタル階調は、時分割階調である。

これによれば、電気光学素子は時分割階調にて中間調が制御される。

この電気光学装置において、時分割階調は、順次選択される一つの走査線に対応した前記単位回路に前記２値のデータ電圧を書き込むと同時に前記２値のデータ電圧に応じた電流レベルを有する電流を電気光学素子に供給開始し、所定時間後に前記電気光学素子への前記電流供給を遮断する階調方法である。

これによれば、電気光学素子に対して、順次選択される一つの走査線に対応した前記単位回路に前記２値のデータ電圧を書き込まれると同時に前記２値のデータ電圧に応じた電流レベルの電流が供給され、所定時間後にその電流供給が遮断されることによって、中間調が制御される。

本発明における電気光学装置の駆動方法は、複数の走査線と、前記各走査線に対して交差するように配線された複数のデータ線と、前記各走査線と前記各データ線との交差部に対応してそれぞれ設けられ、前記データ線を介して供給されるデータ電圧に応じた駆動電流を電気光学素子に供給する単位回路とを備えた電気光学装置の駆動方法において、低消費電力モードの場合には、前記電気光学素子をデジタル階調するための２値のデータ電圧を作成し、非低消費電力モードの場合には前記電気光学素子をアナログ階調するための多値のデータ電圧を作成して、前記電気光学素子を駆動する。

これによれば、電気光学素子は低消費電力モードの場合にはデジタル階調で、非低消費電力モードの場合にはアナログ階調で中間調が制御される。

本発明における電気光学装置の駆動方法は、複数の走査線と、前記各走査線に対して交差するように配線された複数のデータ線と、前記各走査線と前記各データ線との交差部に対応してそれぞれ設けられ、前記データ線を介して供給されるデータ電圧に応じた駆動電流を電気光学素子に供給する単位回路とを備えた電気光学装置の駆動方法において、画像データが第１の表示データの場合には、前記電気光学素子をデジタル階調するための２値のデータ電圧を作成し、画像データが前記第１の表示データより表示品位の高い第２の表示データの場合には前記電気光学素子をアナログ階調するための多値のデータ電圧を作成して、前記電気光学素子を駆動する。

これによれば、電気光学素子は表示品位を必要としない場合にはデジタル階調で、表示品位を必要とする場合にはアナログ階調で中間調が制御される。

この電気光学装置の駆動方法において、デジタル階調は、時分割階調である。

これによれば、電気光学素子は時分割階調にて中間調が制御される。

この電気光学装置の駆動方法において、前記時分割階調は、順次選択される一つの走査線に対応した前記単位回路に前記２値のデータ電圧を書き込むと同時に前記２値のデータ電圧に応じた電流レベルを有する電流を電気光学素子に供給開始し、所定時間後に前記電気光学素子への前記電流供給を遮断する階調方法である。

これによれば、電気光学素子に対して、順次選択される一つの走査線に対応した前記単位回路に前記２値のデータ電圧を書き込まれると同時に前記２値のデータ電圧に応じた電流レベルの電流が供給され、所定時間後にその電流供給が遮断されることによって、中間調が制御される。

本発明における電子機器は、請求項８〜２２のいずれか１つに記載の電気光学装置を実装した。

これによれば、低消費電力と十分な表示品位を両立することができる。

（第１実施形態）
以下、本発明を具体化した第１実施形態を図１〜図３に従って説明する。

図１は、電気光学装置としての有機ＥＬディスプレイ１０の電気的構成を示すブロック回路図を示す。図１において、有機ＥＬディスプレイ１０は、中間調をデジタル階調及びアナログ階調のいずれの方法でも表現できるディスプレイである。詳述すると、本実施形態では、デジタル階調は時分割階調であって、その時分割階調法のなかの、順次選択される一つの走査線に対応した画素回路に前記２値のデータ電圧を書き込むと同時に前記２値のデータ電圧に応じた電流レベルを有する電流を電気光学素子に供給開始し、所定時間後に前記電気光学素子への前記電流供給を遮断する階調方法で６４階調を表現するようになっている。又、アナログ階調においては、電気光学素子に多値のデータ電圧に応じた電流レベルの電流を供給する駆動用トランジスタのゲート・ソース間電圧を同トランジスタの閾値電圧にして駆動する方式で階調を表現するようになっている。

因みに、この時分割階調は、図３に示すように、１画像を表示するための走査（１フレーム）を、６つに分割しその分割されたフレームをサブフレームＳＦ１〜ＳＦ６としている。そして、各サブフレームＳＦ１〜ＳＦ６において、各走査線を順番に選択すると同時にその選択れた走査線上の有機ＥＬ素子を点灯させ一定時間（発光時間）後に個々に順番に消灯させるようにした方式である。

各サブフレームＳＦ１〜ＳＦ６はそれぞれ発光時間（発光期間）ＴL1〜ＴL6からなり、これら発光時間（発光期間）ＴL1〜ＴL6は以下のように設定している。

３２ＴL1＝１６ＴL2＝８ＴL3＝４ＴL4＝２ＴL5＝ＴL6
つまり、各発光時間ＴL1〜ＴL6は、
ＴL1：ＴL2：ＴL3：ＴL4：ＴL5：ＴL6＝１：２：４：８：１６：３２となる時間比を設定している。

そして、「７」の輝度階調を得る場合には、第１〜第３サブフレームＳＦ１〜ＳＦ３の時に、画素回路を駆動させて有機ＥＬ素子を発光させ、第４〜第６サブフレームＳＦ４〜ＳＦ６の時に、画素回路を停止させて有機ＥＬ素子を消灯させる。

又、「３２」の輝度階調を得る場合には、第６サブフレームＳＦ６の時に、画素回路を駆動させて有機ＥＬ素子を発光させ、第１〜第５サブフレームＳＦ１〜ＳＦ５の時に、画素回路を停止させて有機ＥＬ素子を消灯させる。

さらに、「４４」の輝度階調を得る場合には、第３、第４及び第６サブフレームＳＦ３，ＳＦ４，ＳＦ６の時に、画素回路を駆動させて有機ＥＬ素子を発光させ、第１、第２及び第５サブフレームＳＦ１，ＳＦ２，ＳＦ５の時に、画素回路を停止させて有機ＥＬ素子を消灯させる。

このようにして、１フレーム毎に各サブフレームＳＦ１〜ＳＦ６を適宜選択することで、中間調を得ることができる。

図１において、有機ＥＬディスプレイ１０は、表示パネル部１１、走査線駆動回路１２、データ線駆動回路１３及び制御回路１４を備えている。

有機ＥＬディスプレイ１０の表示パネル部１１、走査線駆動回路１２、データ線駆動回路１３及び制御回路１４は、それぞれが独立した電子部品によって構成されていてもよい。例えば、走査線駆動回路１２、データ線駆動回路１３及び制御回路１４が１チップの半導体集積回路装置によって構成されていてもよい。また、表示パネル部１１、走査線駆動回路１２、データ線駆動回路１３及び制御回路１４の全部若しくは一部が一体となった電子部品として構成されていてもよい。例えば、表示パネル部１１に、データ線駆動回路１３と走査線駆動回路１２とが一体的に形成されていてもよい。走査線駆動回路１２、データ線駆動回路１３及び制御回路１４の全部若しくは一部がプログラマブルなＩＣチップで構成され、その機能がＩＣチップに書き込まれたプログラムによりソフトウェア的に実現されてもよい。

表示パネル部１１は、図１に示すように、マトリクス状に配列された複数の電子回路又は単位回路としての画素回路２０を有している。つまり、各画素回路２０は、その列方向に沿ってのびる複数（ｍ本）のデータ線Ｘ１〜Ｘｍ（ｍは整数）と、行方向に沿ってのびる複数（ｎ本）の走査線Ｙ１〜Ｙｎ（ｎは整数）との交差部に対応して配置されている。そして、各画素回路２０は、対応する各データ線Ｘ１〜Ｘｍと各走査線Ｙ１〜Ｙｎとの間にそれぞれ接続されることにより、マトリクス状に配列されている。各画素回路２０には電子素子又は電気光学素子として発光層が有機材料で構成された有機ＥＬ素子２１を有している。尚、画素回路２０内に形成れる後記するトランジスタは、通常は薄膜トランジスタ（ＴＦＴ）で構成している。

図２は、画素回路２０の内部回路構成を説明するための電気回路図を示す。尚、説明の便宜上、ｍ番目のデータ線Ｘｍとｎ番目の走査線Ｙｎとの点に配置され、両データ線Ｘｍと走査線Ｙｎとの間に接続された画素回路２０について説明する。

画素回路２０は、駆動用トランジスタＱ１、スイッチング用トランジスタＱ２、リセット用トランジスタＱ３、補償用トランジスタＱ４、開始用トランジスタＱ５、容量素子としての保持キャパシタＣ１及びコンデンサＣ２を備えている。第１のトランジスタとしてのスイッチング用トランジスタＱ２、第３のトランジスタとしてのリセット用トランジスタＱ３、第４のトランジスタとしての補償用トランジスタＱ４及び第５のトランジスタとしての開始用トランジスタＱ５はＮチャネルＦＥＴよりなる構成されている。第２のトランジスタとしての駆動用トランジスタＱ１はＰチャネルＦＥＴよりなる構成されている。

駆動用トランジスタＱ１は、ドレインが開始用トランジスタＱ５を介して前記有機ＥＬ素子２１の陽極に接続され、ソースが電源電圧ＶOELが供給される電源線Ｌ１に接続されている。駆動用トランジスタＱ１のゲートと電源線Ｌ１との間には、保持キャパシタＣ１が接続されている。又、駆動用トランジスタＱ１のゲートとドレインとの間には、補償用トランジスタＱ４が接続されている。補償用トランジスタＱ４のゲートは、走査線Ｙｎを構成する第２の副走査線Ｙｎ２に接続され、その第２の副走査線Ｙｎ２から第２走査信号ＳＣｎ２が入力される。

さらに、駆動用トランジスタＱ１のゲートは、コンデンサＣ２及びスイッチング用トランジスタＱ２を介して前記データ線Ｘｍに接続されている。スイッチング用トランジスタＱ２のゲートは、走査線Ｙｎを構成する第１の副走査線Ｙｎ１に接続され、その第１の副走査線Ｙｎ１から第１走査信号ＳＣｎ１が入力される。リセット用トランジスタＱ３は、前記保持キャパシタＣ１に対して並列に接続されている。リセット用トランジスタＱ３のゲートは、前記走査線Ｙｎを構成する第４の副走査線Ｙｎ４に接続され、その第４の副走査線Ｙｎ４からリセット信号ＳRESTｎが入力される。開始用トランジスタＱ５のゲートは、前記走査線Ｙｎを構成する第３の副走査線Ｙｎ３に接続され、その第３の副走査線Ｙｎ３から第３走査信号ＳＣｎ３が入力される。

そして、このように構成された画素回路２０において、順次選択される一つの走査線に対応した画素回路２０に２値のデータ電圧を書き込むと同時に２値のデータ電圧に応じた電流レベルを有する電流を有機ＥＬ素子２１に供給開始し、所定時間後に有機ＥＬ素子２１への前記電流供給を遮断して行う時分割階調が以下のように行われる。図４に示すように、各サブフレームＳＦ１〜ＳＦ６において、第２走査信号ＳＣｎ２及び第３走査信号ＳＣｎ３に基づいて補償用トランジスタＱ４が非導通（オフ）状態及び開始用トランジスタＱ５が導通（オン）状態に保持される。そして、各サブフレームＳＦ１〜ＳＦ６において、スイッチング用トランジスタＱ２とリセット用トランジスタＱ３とを所定のタイミングでオン・オフ制御する第１走査信号ＳＣｎ１及びリセット信号ＳRESTｎを出力することによってデジタル階調による中間調を表現するようになっている。

つまり、補償用トランジスタＱ４が非導通状態及び開始用トランジスタＱ５が導通状態に保持される状態において、第１の副走査線Ｙｎ１に走査信号ＳＣｎ１が出力されると、スイッチング用トランジスタＱ２はオン状態となる。スイッチング用トランジスタＱ２がオン状態となると、データ線Ｘｍから出力されている２値、すなわち、「Ｌレベル」又は「Ｈレベル」のいずれかの値となるデジタルデータＶDGDATAmに応じた電荷量が前記保持キャパシタＣ１に蓄積される。この「Ｌレベル」又は「Ｈレベル」からなるデジタルデータＶDGDATAmは、前記駆動用トランジスタＱ１をオン状態又はオフ状態のいずれかにするためのデータである。尚、デジタルデータＶDGDATAmが保持された保持キャパシタＣ１は、走査信号ＳＣｎ１が消失しスイッチング用トランジスタＱ２がオフ状態になっても先に蓄積したデジタルデータＶDGDATAmを保持する。

そして、前記駆動用トランジスタＱ１は、蓄積されるデジタルデータＶDGDATAmの内容に基づいてオン状態又はオフ状態のいずれかに制御される。そして、駆動用トランジスタＱ１がオン状態のとき、有機ＥＬ素子２１は駆動電流が供給され発光する。反対に、駆動用トランジスタＱ１がオフ状態のとき、有機ＥＬ素子２１は駆動電流の供給が遮断され発光を停止する。

次に、第４の副走査線Ｙｎ４にリセット信号ＳRESTｎが出力されると、リセット用トランジスタＱ３がオフ状態からオン状態となる。リセット用トランジスタＱ３がオン状態となると、電源線Ｌ１から電源電圧ＶOELが同リセット用トランジスタＱ３を介して前記保持キャパシタＣ１に印加され先のデジタルデータＶDGDATAmは消去されるとともに、駆動用トランジスタＱ１のゲートは電源電圧ＶOELの電位となる。つまり、保持キャパシタＣ１はリセットされる。

保持キャパシタＣ１がリセットされると、駆動用トランジスタＱ１はオフ状態となり、先のデジタルデータＶDGDATAmに基づいて発光していた有機ＥＬ素子２１がその発光が停止する。そして、次に実行される発光動作を待つ。つまり、時分割階調が行われる時、各画素回路２０の有機ＥＬ素子２１の発光期間ＴL1〜ＴL6は、走査信号ＳＣｎ１が出力されてからリセット信号ＳRESTnが出力されるまでの間が発光期間となる。

一方、画素回路２０において、駆動用トランジスタＱ１のゲート・ソース間電圧を同トランジスタＱ１の閾値電圧にして駆動する方式のアナログ階調が以下のように行われる。図５に示すように、リセット信号ＳRESTｎに基づいてリセット用トランジスタＱ３が非導通状態に保持される。そして、スイッチング用トランジスタＱ２、補償用トランジスタＱ４、開始用トランジスタＱ５とを所定のタイミングでオン・オフ制御する第１〜第３走査信号ＳＣｎ１〜ＳＣｎ３を出力することによってアナログ階調による中間調を表現するようになっている。

つまり、リセット用トランジスタＱ３が非導通状態持される状態において、第１の副走査線Ｙｎ１にＨレベルの走査信号ＳＣｎ１が出力されると、スイッチング用トランジスタＱ２はオン状態となる。この時、この時データ線Ｘｍにかかっているバイアス電圧（＝ＶOEL）が、スイッチング用トランジスタＱ２を介してコンデンサＣ２に印加される。さらに、前のサイクル周期（Ｈレベルの走査信号ＳＣｎ１が出力前）において、第３の副走査線Ｙｎ３に出力されているＨレベルの走査信号ＳＣｎ３によって、開始用トランジスタＱ５はオン状態にあるので、有機ＥＬ素子２１は電流が流れる状態にある。その結果、駆動用トランジスタＱ１のドレイン電位は、有機ＥＬ素子２１の接地電位に対して十分に近い状態にある。従って、駆動用トランジスタＱ１のドレイン電位は、十分マイナス方向に振れており、駆動用トランジスタＱ１はオープン状態を確保される。

続いて、第２の副走査線Ｙｎ２に出力されている走査信号ＳＣｎ２がＬレベルからＨレベルになると、補償用トランジスタＱ４はオン状態となる。又、第３の副走査線Ｙｎ３に走査信号ＳＣｎ３が消失して（Ｌレベルになって）、開始用トランジスタＱ５はオフ状態となる。

補償用トランジスタＱ４のオン及び開始用トランジスタＱ５のオフによって、駆動用トランジスタＱ１のゲートに、電源電圧ＶOELの電流が回りこみ、同ゲートの電位を押し上げる。そして、駆動用トランジスタＱ１は、ゲートにかかる電圧が、電源電圧ＶOELから同駆動用トランジスタＱ１の閾値電圧Ｖｔｈを引いた電圧Ｖｇ（＝ＶOEL−Ｖｔｈ）まで押し上げられると、オフする。

次に、第２の副走査線Ｙｎ２の走査信号ＳＣｎ２がＬレベルなると、補償用トランジスタＱ４はオフ状態となる。この時点で、駆動用トランジスタＱ１は、ゲートにかかる電圧Ｖｇ（＝ＶOEL−Ｖｔｈ）が保持される。

駆動用トランジスタＱ１のゲートに電圧Ｖｇ（＝ＶOEL−Ｖｔｈ）が保持されると、データ線Ｘｍからアナログデータ電圧ＶANDATAm（＜ＶOEL）が供給される。このとき、駆動用トランジスタＱ１及び補償用トランジスタＱ４はオフ状態となっているため、コンデンサＣ２の駆動用トランジスタＱ１のゲート側はフローティング状態にある。その結果、コンデンサＣ２と保持キャパシタＣ１の容量カップリングによって、駆動用トランジスタＱ１のゲートに電圧Ｖｇは、アナログデータ電圧ＶANDATAmに応じて下がる。この状態で、第１の副走査線Ｙｎ１の走査信号ＳＣｎ１がＬレベルになってスイッチング用トランジスタＱ２がオフする。スイッチング用トランジスタＱ２のオフによって、駆動用トランジスタＱ１のゲートに電圧Ｖｇは、アナログデータ電圧ＶANDATAmに応じて下がった電位に保持される。

続いて、第３の副走査線Ｙｎ３からＨレベルの走査信号ＳＣｎ３が出力されて、開始用トランジスタＱ５がオン状態する。開始用トランジスタＱ５のオンによって、駆動用トランジスタＱ１は、このアナログデータ電圧ＶANDATAmの値に応じた導通状態となり、そのアナログデータ電圧ＶANDATAmに応じた駆動電流が有機ＥＬ素子２１に供給される。有機ＥＬ素子２１はアナログデータ電圧ＶANDATAmに応じた輝度で発光する。

走査線駆動回路１２は、前記複数の走査線Ｙ１〜Ｙｎの中の１本を選択、即ち走査信号を出力してその選択された走査線に接続された画素回路２０群を駆動するための回路である。走査線駆動回路１２は、制御回路１４からの各種信号に基づいて各走査線Ｙ１〜Ｙｎに対して所定のタイミングで走査信号ＳＣ１〜ＳＣｎをそれぞれ出力する。

詳述すると、前記したように、順次選択される一つの走査線に対応した画素回路２０に２値のデータ電圧を書き込むと同時に２値のデータ電圧に応じた電流レベルの電流を有機ＥＬ素子２１に供給開始し、所定時間後に有機ＥＬ素子２１への電流供給を遮断する階調方法において、１フレームを構成する各サブフレームＳＦ１〜ＳＦ６において、各走査線Ｙ１〜Ｙｎ上の画素回路群を順次駆動させる必要がある。そのため、走査線駆動回路１２は、１フレームの画像を表示するために、各サブフレームＳＦ１〜ＳＦ６の期間において、各走査線Ｙ１〜Ｙｎを順番に選択するように走査信号ＳＣ１〜ＳＣｎを順番に生成し出力するようになっている。また、走査線駆動回路１２は、各走査線Ｙ１〜Ｙｎに対して対応する走査信号ＳＣ１〜ＳＣｎをそれぞれ出力し所定時間（発光時間）経過すると、その対応する走査線Ｙ１〜Ｙｎにリセット信号ＳREST１〜ＳRESTｎをそれぞれ出力するようになっている。

つまり、各サブフレームＳＦ１〜ＳＦ６において、それぞれ発光時間ＴL1〜ＴL6だけ発光させるように設定している。

一方、走査線駆動回路１２は、前記したアナログ階調において、前記したように制御回路１４からの各種信号に基づいて各走査線Ｙ１〜Ｙｎに対して所定のタイミングで走査信号ＳＣ１〜ＳＣｎをそれぞれ出力する。

データ線駆動回路１３は、前記各データ線Ｘ１〜Ｘｍ毎に、図２に示すように第１のデータ電圧出力回路としてのデジタルデータ電圧出力回路１３ａと第２のデータ電圧出力回路としてのアナログデータ電圧出力回路１３ｂを備えている。デジタルデータ電圧出力回路１３ａは、制御回路１４からの前記デジタルデータＶDGDATA1〜ＶDGDATAmを入力し、このデジタルデータＶDGDATA1〜ＶDGDATAmを前記走査信号ＳＣ１〜ＳＣｎに同期して第１スイッチＱ１１を介して対応するデータ線Ｘ１〜Ｘｍに出力される。一方、アナログデータ電圧出力回路１３ｂは、制御回路１４から前記アナログデータ電圧ＶANDATA1〜ＶANDATAmを入力し、このアナログデータ電圧ＶANDATA1〜ＶANDATAmを前記走査信号ＳＣ１〜ＳＣｎに同期して第２スイッチＱ１２を介して対応するデータ線Ｘ１〜Ｘｍに出力する。

第１スイッチＱ１１及び第２スイッチＱ１２は、デジタルデータＶDGDATA1〜ＶDGDATAmとアナログデータ電圧ＶANDATA1〜ＶANDATAmのいずれかを選択し各データ線Ｘ１〜Ｘｍに出力させるスイッチであって、ＮチャネルＦＥＴよりな構成されている。そして、第１スイッチＱ１１はゲート端子に第１制御信号ＳＧ１が制御回路１４から入力されるとオンし、デジタルデータＶDGDATA1〜ＶDGDATAmを各データ線Ｘ１〜Ｘｍに出力させる。第２スイッチＱ１２はゲート端子に第２制御信号ＳＧ２が制御回路１４から入力されるとオンし、アナログデータ電圧ＶANDATA1〜ＶANDATAmを各データ線Ｘ１〜Ｘｍに出力させる。

尚、各データ線Ｘ１〜Ｘｍは、デジタルデータＶDGDATA1〜ＶDGDATAmや、アナログデータ電圧ＶANDATA1〜ＶANDATAmが供給されていない状態では、バイアス電圧（電源電圧ＶOEL）が供給されている。

つまり、前記走査線駆動回路１２が１つの走査線に走査信号を出力した時、デジタル階調においてはデータ線駆動回路１３はその選択された走査線上の各画素回路２０に対してデジタルデータＶDGDATA1〜ＶDGDATAmを出力する。また、アナログ階調においてはデータ線駆動回路１３はその選択された走査線上の各画素回路２０に対してアナログデータ電圧ＶANDATA1〜ＶANDATAmを出力する。

制御手段、２値データ電圧生成回路、多値データ電圧生成回路としての制御回路１４は、図示しない外部装置から画像データＤを入力し、同画像データＤに基づいて中間調の制御をデジタル階調で行うかアナログ階調で行うかを判断する。本実施形態では、画像データＤが文字等の静止画を表示する第１の表示データとしての画像データの場合には、デジタル階調で中間調の制御を行う。又、画像データＤがアニメ、ムービーのような動画を表示する第２の表示データとしての画像データの場合には、アナログ階調で中間調の制御を行う。言い換えると、制御回路１４は、静止画等も表示品位を特に必要としない場合にはデジタル階調（時分割階調）で、動画等の表示品位を必要とする場合にはアナログ階調で行うように走査線駆動回路１２及びデータ線駆動回路１３を制御する。

そして、制御回路１４は、時分割階調を実行する場合、１フレームの画像データＤを有機ＥＬディスプレイ１０で表現するために、１フレームを６つに分割しその分割された６つのサブフレームＳＦ１〜ＳＦ６を使って１つの画像を６４階調で表現する。

制御回路１４は、１フレームの画像データＤについて、データ線駆動回路１３に対して第１〜第６サブフレームＳＦ１〜ＳＦ６に対する各走査線Ｙ１〜Ｙｎ上の各画素回路２０に供給するデジタルデータＶDGDATA1〜ＶDGDATAmを生成する。このとき、制御回路１４は、「１」の諧調を表現するためのデジタルデータＶDGDATA1〜ＶDGDATAmを第１サブフレームＳＦ１に、「２」の諧調を表現するためのデジタルデータＶDGDATA1〜ＶDGDATAmを第２サブフレームＳＦ２に、「４」の諧調を表現するためのデジタルデータＶDGDATA1〜ＶDGDATAmを第３サブフレームＳＦ３にそれぞれ作成する。さらに、制御回路１４は、「８」の諧調を表現するためのデジタルデータＶDGDATA1〜ＶDGDATAmを第４サブフレームＳＦ４に、「１６」の諧調を表現するためのデジタルデータＶDGDATA1〜ＶDGDATAmを第５サブフレームＳＦ５にそれぞれ作成する。さらにまた、制御回路１４は、「３２」の諧調を表現するためのデジタルデータＶDGDATA1〜ＶDGDATAmを第６サブフレームＳＦ６に作成する。

そして、これら第１〜第６サブフレームＳＦ１〜ＳＦ６のデジタルデータＶDGDATA1〜ＶDGDATAmをデータ線駆動回路１３のデジタルデータ電圧出力回路１３ａに所定のタイミングで出力する。この時、制御回路１４はデータ線駆動回路１３の第１スイッチＱ１１に対して第１制御信号ＳＧ１を出力する。

制御回路１４は、デジタル階調において、走査線駆動回路１２に対して走査線駆動回路１２において生成される走査線を順番に選択し画素回路２０を制御するための走査信号ＳＣｎ（ＳＣｎ１〜ＳＣｎ３）を順番に出力させるタイミングを制御する。

又、走査線駆動回路１２に対して各サブフレームＳＦ１〜ＳＦ６における各走査線Ｙ１〜Ｙｎに対するリセット信号ＳREST１〜ＳRESTｎを順番に出力させるタイミングを制御する。因みに、走査線駆動回路１２は、第１サブフレームＳＦ１においては、走査信号ＳＣ１〜ＳＣｎが出力されてＴL1時間経過後にリセット信号ＳREST１〜ＳRESTｎがそれぞれ出力するようになっている。因みに、第２サブフレームＳＦ２においては、走査信号ＳＣｎ１が出力されてＴL2（＝２×ＴL1）時間経過後に、第３サブフレームＳＦ３においては、走査信号ＳＣｎ１が出力されてＴL3（＝４×ＴL1）時間経過後に、第４サブフレームＳＦ４においては、走査信号ＳＣｎ１が出力されてＴL4（＝８×ＴL1）時間経過後に、リセット信号ＳREST１〜ＳRESTｎがそれぞれ出力するようになっている。又、第５サブフレームＳＦ５においては、走査信号ＳＣｎ１が出力されてＴL5（＝１６×ＴL1）時間経過後に、第６サブフレームＳＦ６においては、走査信号ＳＣｎ１が出力されてＴL6（＝３２×ＴL1）時間経過後に、リセット信号ＳREST１〜ＳRESTｎがそれぞれ出力するようになっている。

一方、制御回路１４は、アナログ階調を実行する場合、１フレームの画像データＤを有機ＥＬディスプレイ１０で表現するために、順番に選択される各走査線Ｙ１〜Ｙｎ毎に、その走査線Ｙ１〜Ｙｎに接続される各画素回路２０に対するアナログデータ電圧ＶANDATA1〜ＶANDATAmを１フレームの画像データＤに基づいて生成する。制御回路１４は、その生成したアナログデータ電圧ＶANDATA1〜ＶANDATAmを所定のタイミングでデータ線駆動回路１３のアナログデータ電圧出力回路１３ｂに出力する。この時、制御回路１４はデータ線駆動回路１３の第２スイッチＱ１２に対して第２制御信号ＳＧ２を出力する。

制御回路１４は、アナログ階調において、走査線駆動回路１２に対して走査線駆動回路１２において生成される走査線を順番に選択しその選択された走査線上の各画素回路２０を制御するための走査信号ＳＣｎ（ＳＣｎ１〜ＳＣｎ３）を順番に出力させるタイミングを制御する。

次に、上記のように構成した有機ＥＬディスプレイ１０の作用を説明する。

制御回路１４は、外部装置から画像データＤが入力されると、その画像データＤが静止画又は動画のデータかを判断する。そして、画像データＤが静止画のデータの場合、デジタル階調モードとなる。画像データＤが動画のデータの場合、アナログ階調モードとなる。

（デジタル階調モード）
まず、デジタル階調モードについて説明する。制御回路１４は、１フレームの画像データＤについて、データ線駆動回路１３に対して第１〜第６サブフレームＳＦ１〜ＳＦ６に対する各走査線Ｙ１〜Ｙｎ上の各画素回路２０に供給するデジタルデータＶDGDATA1〜ＶDGDATAmを生成する。そして、これら第１〜第６サブフレームＳＦ１〜ＳＦ６のデジタルデータＶDGDATA1〜ＶDGDATAmをデータ線駆動回路１３のデジタルデータ電圧出力回路１３ａに所定のタイミングで出力する。この時、制御回路１４はデータ線駆動回路１３の第１スイッチＱ１１に対して第１制御信号ＳＧ１を出力する。

又、制御回路１４は、走査線駆動回路１２に対して走査線駆動回路１２において生成される走査線を順番に選択し画素回路２０を制御するための走査信号ＳＣｎ（ＳＣｎ１〜ＳＣｎ３）を順番に出力させるタイミングを制御する。さらに、制御回路１４は、走査線駆動回路１２に対して各サブフレームＳＦ１〜ＳＦ６における各走査線Ｙ１〜Ｙｎに対するリセット信号ＳREST１〜ＳRESTｎを順番に出力させるタイミングを制御する。

そして、走査線駆動回路１２は、第１サブフレームＳＦ１のための走査信号ＳＣｎ（ＳＣｎ１〜ＳＣｎ３）を順次出力し各走査線Ｙｎを順番に選択していく。また、走査線駆動回路１２は、走査信号ＳＣｎ出力してTL1時間経過後、リセット信号ＳRESTｎを出力する。

一方、データ線駆動回路１３は、各走査線Ｙｎが選択される毎に、その選択された走査線上の各画素回路２０に第１サブフレームＳＦ１におけるデジタルデータＶDGDATA1〜ＶDGDATAmを順次出力する。従って、選択された走査線上の各画素回路２０はデジタルデータＶDGDATA1〜ＶDGDATAmに基づいて動作（点灯又は消灯）する。そして、各画素回路２０はTL1時間経過後のリセット信号ＳRESTｎに応答して消灯動作する。

第１サブフレームＳＦ１の最後の走査線Ｙ１〜Ｙｎ上の各画素回路２０へのデジタルデータＶDGDATA1〜ＶDGDATAmの供給が終了すると、走査線駆動回路１２は第２サブフレームＳＦ２のための走査信号ＳＣｎ（ＳＣｎ１〜ＳＣｎ３）を順次出力し各走査線Ｙ１〜Ｙｎを順番に選択していく。また、走査線駆動回路１２は、走査信号ＳＣｎ出力してTL2（＝２×ＴL1）時間経過後、リセット信号ＳREST１〜ＳRESTｎを出力する。

一方、データ線駆動回路１３は、前記と同様に、選択された走査線上の各画素回路２０に第２サブフレームＳＦ２におけるデジタルデータＶDGDATA1〜ＶDGDATAmを順次出力する。そして、選択された走査線上の各画素回路２０は前記同様にデジタルデータＶDGDATA1〜ＶDGDATAmに基づいて動作（点灯又は消灯）し、TL2時間経過後のリセット信号ＳRESTｎに応答して消灯動作する。

以後、第３サブフレームＳＦ３〜第６サブフレームＳＦ６についても、同様な動作が繰り返されて１フレームの画像が表現される。そして、１フレームの画像表示動作が終了すると、次の１フレームのための画像表示動作が同様に行われる。

（アナログ階調モード）
次に、アナログ階調モードについて説明する。制御回路１４は、１フレームの画像データＤに基づいて順番に選択される各走査線Ｙ１〜Ｙｎ毎に、その走査線Ｙ１〜Ｙｎに接続される各画素回路２０に対するアナログデータ電圧ＶANDATA1〜ＶANDATAmを生成する。制御回路１４は、その生成したアナログデータ電圧ＶANDATA1〜ＶANDATAmを所定のタイミングでデータ線駆動回路１３のアナログデータ電圧出力回路１３ｂに出力する。この時、制御回路１４はデータ線駆動回路１３の第２スイッチＱ１２に対して第２制御信号ＳＧ２を出力する。又、制御回路１４は、走査線駆動回路１２に対して走査線駆動回路１２において生成される走査線を順番に選択しその選択された走査線上の各画素回路２０を制御するための走査信号ＳＣｎ（ＳＣｎ１〜ＳＣｎ３）を順番に出力させるタイミングを制御する。

そして、走査線駆動回路１２は、走査信号ＳＣｎ（ＳＣｎ１〜ＳＣｎ３）を順次出力し各走査線Ｙ１〜Ｙｎを順番に選択していく。一方、データ線駆動回路１３は、各走査線Ｙｎが選択される毎に、その選択された走査線上の各画素回路２０にアナログデータ電圧ＶANDATA1〜ＶANDATAmを順次出力する。従って、選択された走査線上の各画素回路２０の有機ＥＬ素子２１はアナログデータ電圧ＶANDATA1〜ＶANDATAmに応じた輝度で発光する。

次に、上記のように構成した有機ＥＬディスプレイ１０の特徴を以下に記載する。

本実施形態によれば、静止画の場合にはデジタル階調で、動画の場合にはアナログ階調でその中間調を表現した。又、逆に静止画において、表示品位が要求される場合はアナログ階調で、動画の場合にはデジタル階調とすることもできる。さらには、文字表示を行う場合には、デジタル階調で、画像表示を行う場合はアナログ階調とすることもできる。言い換えると、表示品位をあまり必要としない場合には低消費電力のデジタル階調で中間調を表現し、表示品位を必要とする場合にはアナログ階調で中間調を表現した。

従って、有機ＥＬディスプレイ１０は、低消費電力と十分な表示品位を両立することができる。

（第２実施形態）
次に、本発明の第２実施形態について図６に従って説明する。本実施形態は、電子回路又は単位回路としての画素回路２０が第１実施形態と相違する。従って、その相違する部分について詳細に説明する。

図６に示すように、本実施形態の画素回路２０は、第１実施形態と相違して補償用トランジスタＱ４、開始用トランジスタＱ５及びコンデンサＣ２を省略している。つまり、駆動用トランジスタＱ１のドレインは有機ＥＬ素子２１の陽極に接続され、その有機ＥＬ素子２１の陰極は接地されている。駆動用トランジスタＱ１のソースは、電源電圧ＶOELが供給される電源線Ｌ１に接続されている。駆動用トランジスタＱ１のゲートと電源線Ｌ１との間には、保持キャパシタＣ１が接続されている。

さらに、駆動用トランジスタＱ１のゲートは、スイッチング用トランジスタＱ２を介して前記データ線Ｘｍに接続されている。スイッチング用トランジスタＱ２のゲートは、走査線Ｙｎを構成する第１の副走査線Ｙｎ１に接続され、その第１の副走査線Ｙｎ１から第１走査信号ＳＣｎ１が入力される。リセット用トランジスタＱ３は、前記保持キャパシタＣ１に対して並列に接続されている。リセット用トランジスタＱ３のゲートは、前記走査線Ｙｎを構成する第４の副走査線Ｙｎ４に接続され、その第４の副走査線Ｙｎ４からリセット信号ＳRESTｎが入力される。

従って、本実施形態では、走査線Ｙｎは、第１の副走査線Ｙｎ１と第４の副走査線Ｙｎ４で構成され、第２の副走査線Ｙｎ２と第３の副走査線Ｙｎ３が省略されている。

この画素回路２０において、デジタル階調を行なう場合、第１の副走査線Ｙｎ１に走査信号ＳＣｎ１が出力されると、スイッチング用トランジスタＱ２がオン状態となる。スイッチング用トランジスタＱ２がオン状態となると、データ線Ｘｍに介してデジタルデータ電圧出力回路１３ａから「Ｌレベル」又は「Ｈレベル」のいずれかの値となるデジタルデータＶDGDATAmに応じた電荷量が前記保持キャパシタＣ１に蓄積される。

駆動用トランジスタＱ１は、蓄積されるデジタルデータＶDGDATAmの内容に基づいてオン状態又はオフ状態のいずれかに制御される。そして、駆動用トランジスタＱ１がオン状態のとき、有機ＥＬ素子２１は駆動電流が供給され発光する。反対に、駆動用トランジスタＱ１がオフ状態のとき、有機ＥＬ素子２１は駆動電流の供給が遮断され発光を停止する。

次に、第４の副走査線Ｙｎ４にリセット信号ＳRESTｎが出力されると、リセット用トランジスタＱ３がオフ状態からオン状態となる。リセット用トランジスタＱ３がオン状態となると、電源線Ｌ１から電源電圧ＶOELが同リセット用トランジスタＱ３を介して前記保持キャパシタＣ１に印加され先のデジタルデータＶDGDATAmは消去されるとともに、駆動用トランジスタＱ１のゲートは電源電圧ＶOELの電位となる。つまり、保持キャパシタＣ１はリセットされる。

従って、前記実施形態と同様な時分割階調を行なう時、各画素回路２０の有機ＥＬ素子２１の発光期間ＴL1〜ＴL6は、走査信号ＳＣｎ１が出力されてからリセット信号ＳRESTnが出力されるまでの間が発光期間となる。

一方、画素回路２０において、駆動用トランジスタＱ１のゲート・ソース間電圧を同トランジスタＱ１の閾値電圧にして駆動する方式のアナログ階調を行う場合、リセット信号ＳRESTｎに基づいてリセット用トランジスタＱ３が非導通状態に保持される。そして、スイッチング用トランジスタＱ２を所定のタイミングでオン・オフ制御する第１走査信号ＳＣｎ１を出力することによってアナログ階調による中間調を表現するようになっている。

つまり、第１の副走査線Ｙｎ１に走査信号ＳＣｎ１が出力されると、スイッチング用トランジスタＱ２はオン状態となる。スイッチング用トランジスタＱ２がオン状態となると、データ線Ｘｍに介してアナログデータ電圧出力回路１３ｂから供給されたアナログデータ電圧ＶANDATAmに応じた電荷量が前記保持キャパシタＣ１に蓄積される。駆動用トランジスタＱ１は、この保持キャパシタＣ１に蓄積されたアナログデータ電圧ＶANDATAmの値に応じた導通状態となる。その駆動用トランジスタＱ１の導通状態に応じた駆動電流が有機ＥＬ素子２１に供給される。有機ＥＬ素子２１はアナログデータ電圧ＶANDATAmに応じた輝度で発光する。

本実施形態の画素回路２０においても、静止画の場合にはデジタル階調で、動画の場合にはアナログ階調でその中間調を表現することができる。又、逆に静止画において、表示品位が要求される場合はアナログ階調で、動画の場合にはデジタル階調とすることもできる。さらには、文字表示を行う場合には、デジタル階調で、画像表示を行う場合はアナログ階調とすることもできる。言い換えると、表示品位をあまり必要としない場合には低消費電力のデジタル階調で中間調を表現し、表示品位を必要とする場合にはアナログ階調で中間調を表現することができる。従って、本実施形態の画素回路２０にて構成された有機ＥＬディスプレイ１０においても、低消費電力と十分な表示品位を両立することができる。

（第３実施形態）
次に、本発明の第３実施形態について図７に従って説明する。本実施形態は、電子回路又は単位回路としての画素回路２０が第１実施形態と相違する。従って、その相違する部分について詳細に説明する。

図７に示すように、本実施形態の画素回路２０は、第１実施形態と相違して補償用トランジスタＱ４及び開始用トランジスタＱ５を省略している。つまり、駆動用トランジスタＱ１のドレインは有機ＥＬ素子２１の陽極に接続され、その有機ＥＬ素子２１の陰極は接地されている。駆動用トランジスタＱ１のソースは、電源電圧ＶOELが供給される電源線Ｌ１に接続されている。駆動用トランジスタＱ１のゲートと電源線Ｌ１との間には、保持キャパシタＣ１が接続されている。

又、駆動用トランジスタＱ１のゲートは、スイッチング用トランジスタＱ２を介して前記データ線Ｘｍに接続されている。スイッチング用トランジスタＱ２のゲートは、走査線Ｙｎを構成する第１の副走査線Ｙｎ１に接続され、その第１の副走査線Ｙｎ１から第１走査信号ＳＣｎ１が入力される。

さらに、リセット用トランジスタＱ３は、そのソースが前記電源線Ｌ１に接続されているとともに、ゲートが前記走査線Ｙｎを構成する第４の副走査線Ｙｎ４に接続されている。又、リセット用トランジスタＱ３のドレインは、Ｐチャネルのトランジスタよりなる補償用トランジスタＱ６のソースに接続されている。補償用トランジスタＱ６のドレインは、前記駆動用トランジスタＱ１のゲートに接続されている。又、補償用トランジスタＱ６は、そのゲートとドレインが互いに接続、即ちダイオード接続されている。

この画素回路２０において、デジタル階調を行なう場合、リセット用トランジスタＱ３がオフ状態において、第１の副走査線Ｙｎ１にＨレベルの走査信号ＳＣｎ１が出力されると、スイッチング用トランジスタＱ２がオン状態となる。スイッチング用トランジスタＱ２がオン状態となると、データ線Ｘｍに介してデジタルデータ電圧出力回路１３ａから「Ｌレベル」又は「Ｈレベル」のいずれかの値となるデジタルデータＶDGDATAmに応じた電荷量が前記保持キャパシタＣ１に蓄積される。

駆動用トランジスタＱ１は、蓄積されるデジタルデータＶDGDATAmの内容に基づいてオン状態又はオフ状態のいずれかに制御される。そして、駆動用トランジスタＱ１がオン状態のとき、有機ＥＬ素子２１は駆動電流が供給され発光する。反対に、駆動用トランジスタＱ１がオフ状態のとき、有機ＥＬ素子２１は駆動電流の供給が遮断され発光を停止する。

次に、第４の副走査線Ｙｎ４にリセット信号ＳRESTｎが出力されると、リセット用トランジスタＱ３がオフ状態からオン状態となる。リセット用トランジスタＱ３がオン状態となると、電源線Ｌ１から電源電圧ＶOELが同リセット用トランジスタＱ３を介し補償用トランジスタＱ６に印加され、補償用トランジスタＱ６がオンされる。補償用トランジスタＱ６がオンされることにより、駆動用トランジスタＱ１のゲート電圧は、電源電圧ＶOELから補償用トランジスタＱ６の閾値電圧分を引いた電圧となる。つまり、デジタルデータＶDGDATAmの内容に基づいて駆動用トランジスタＱ１がオンし有機ＥＬ素子２１は駆動電流が供給され発光している場合は、駆動用トランジスタＱ１のゲート電圧は上昇する。すなわち、保持キャパシタＣ１はリセットされ、駆動用トランジスタＱ１はオフし有機ＥＬ素子２１は発光を停止する。

従って、前記実施形態と同様な時分割階調を行なう時、各画素回路２０の有機ＥＬ素子２１の発光期間ＴL1〜ＴL6は、走査信号ＳＣｎ１が出力されてからリセット信号ＳRESTnが出力されるまでの間が発光期間となる。

一方、画素回路２０において、駆動用トランジスタＱ１のゲート・ソース間電圧を同トランジスタＱ１の閾値電圧にして駆動する方式のアナログ階調を行う場合、まず、第１の副走査線Ｙｎ１に走査信号ＳＣｎ１が出力されると、スイッチング用トランジスタＱ２はオン状態となる。この時、この時データ線Ｘｍにかかっているバイアス電圧（＝ＶOEL）が、スイッチング用トランジスタＱ２を介してコンデンサＣ２に印加される。

続いて、第４の副走査線Ｙｎ４にＨレベルのリセット信号ＳRESTｎを出力して、リセット用トランジスタＱ３をオン状態にする。リセット用トランジスタＱ３がオン状態となると、電源電圧ＶOELが同リセット用トランジスタＱ３を介し補償用トランジスタＱ６に印加される。これにより、補償用トランジスタＱ６がオンされることにより、駆動用トランジスタＱ１のゲート電圧は、補償用トランジスタＱ６の閾値電圧（Ｖｔｈ）まで押し上げられると、駆動用トランジスタＱ１はオフする。

次に、リセット信号ＳRESTｎが消失すると、リセット用トランジスタＱ３はオフ状態となる。この時点で、駆動用トランジスタＱ１は、ゲートにかかる電圧Ｖｇ（＝ＶOEL−Ｖｔｈ）が保持される。

駆動用トランジスタＱ１のゲートに電圧Ｖｇ（＝ＶOEL−Ｖｔｈ）が保持されると、データ線Ｘｍからアナログデータ電圧ＶANDATAm（＜ＶOEL）が供給される。このとき、駆動用トランジスタＱ１及びリセット用トランジスタＱ３はオフ状態となっているため、コンデンサＣ２の駆動用トランジスタＱ１のゲート側はフローティング状態にある。その結果、コンデンサＣ２と保持キャパシタＣ１の容量カップリングによって、駆動用トランジスタＱ１のゲートに電圧Ｖｇは、アナログデータ電圧ＶANDATAmに応じて下がる。

この状態で、第１の副走査線Ｙｎ１の走査信号ＳＣｎ１が消失してスイッチング用トランジスタＱ２がオフする。スイッチング用トランジスタＱ２のオフによって、コンデンサＣ２はフローティング状態となり、駆動用トランジスタＱ１のゲートに電圧Ｖｇは、アナログデータ電圧ＶANDATAmに応じて下がった電位に保持される。

これによって、駆動用トランジスタＱ１は、このアナログデータ電圧ＶANDATAmの値に応じた導通状態となり、そのアナログデータ電圧ＶANDATAmに応じた駆動電流が有機ＥＬ素子２１に供給される。有機ＥＬ素子２１はアナログデータ電圧ＶANDATAmに応じた輝度で発光する。そして、次の発光動作まで発光する。

本実施形態の画素回路２０においても、静止画の場合にはデジタル階調で、動画の場合にはアナログ階調でその中間調を表現することができる。又、逆に静止画において、表示品位が要求される場合はアナログ階調で、動画の場合にはデジタル階調とすることもできる。さらには、文字表示を行う場合には、デジタル階調で、画像表示を行う場合はアナログ階調とすることもできる。言い換えると、表示品位をあまり必要としない場合には低消費電力のデジタル階調で中間調を表現し、表示品位を必要とする場合にはアナログ階調で中間調を表現することができる。従って、本実施形態の画素回路２０にて構成された有機ＥＬディスプレイ１０においても、低消費電力と十分な表示品位を両立することができる。

（第４実施形態）
次に、第１実施形態で説明した電気光学装置としての有機ＥＬディスプレイ１０を搭載した電子機器の適用について図８及び図９に従って説明する。有機ＥＬディスプレイ１０は、モバイル型のパーソナルコンピュータ、携帯電話、デジタルカメラ等種々の電子機器に適用できる。

図８は、モバイル型パーソナルコンピュータの構成を示す斜視図を示す。図８において、パーソナルコンピュータ６０は、キーボード６１を備え本体部６２と、前記有機ＥＬディスプレイ１０を用いた表示ユニット６３を備えている。この場合でも、有機ＥＬディスプレイ１０を用いた表示ユニット６３は前記実施形態と同様な効果を発揮する。その結果、パーソナルコンピュータ６０は、低消費電力と十分な表示品位の両立を実現することができる。

図９は、携帯電話の構成を示す斜視図を示す。図９において、携帯電話７０は、複数の操作ボタン７１、受話口７２、送話口７３、前記有機ＥＬディスプレイ１０を用いた表示ユニット７４を備えている。この場合でも、有機ＥＬディスプレイ１０を用いた表示ユニット７４は前記実施形態と同様な効果を発揮する。その結果、携帯電話７０は、低消費電力と十分な表示品位の両立を実現することができる。

尚、本発明の実施形態は、以下のように変更してもよい。

前記第１〜第３実施形態では、図１、図６及び図７に示すように、デジタルデータＶDGDATAm及びアナログデータ電圧ＶANDATAmを共通のスイッチング用トランジスタＱ２を介して保持キャパシタＣ１に供給した。これを図１０、図１１及び図１２に示すように、データ線Ｘｍを第１副データ線Ｘｍ１と第２副データ線Ｘｍ２で構成する。第１副データ線Ｘｍ１はデジタルデータ電圧出力回路１３ａを第１スイッチＱ１１を介して接続する。第２副データ線Ｘｍ２はアナログデータ電圧出力回路１３ｂを第２スイッチＱ１２を介して接続する。そして、第１副データ線Ｘｍ１と第１スイッチング用トランジスタＱ２ａと接続し、第２副データ線Ｘｍ２と第２スイッチング用トランジスタＱ２ｂと接続する。

このように構成して、第１スイッチング用トランジスタＱ２ａをオンさせて、デジタルデータ電圧出力回路１３ａからのデジタルデータＶDGDATAmを保持キャパシタＣ１に供給させる。又、第２スイッチング用トランジスタＱ２ｂをオンさせて、アナログデータ電圧出力回路１３ｂを保持キャパシタＣ１に供給させる。

つまり、デジタルデータＶDGDATAm及びアナログデータ電圧ＶANDATAmをそれぞれ異なる第１スイッチング用トランジスタＱ２ａと第２スイッチング用トランジスタＱ２ｂを介して保持キャパシタＣ１に供給するようにしてもよい。

この場合にもそれぞれ前記第１〜第３実施形態と同様な効果を有する。

前記第１実施形態では、デジタル階調について順次選択される一つの走査線に対応した画素回路２０に２値のデータ電圧を書き込むと同時に２値のデータ電圧に応じた電流レベルの電流を有機ＥＬ素子２１に供給開始し、所定時間後に有機ＥＬ素子２１への電流供給を遮断するといった時分割階調で行った。これに代えて同時点灯法を用いた時分割階調で実施してもよい。さらに、デジタル階調の一つとして、面積階調で実施してもよい。つまり、画素回路２０をサブ画素としてそのサブ画素の複数個を組にする。そして、デジタル階調を行う場合、その組に属するサブ画素の適宜の数をそれぞれ非発光、発光の２つの状態に制御することによって中間調を表現するようにしてもよい。

前記第１実施形態では、リセット用トランジスタＱ３にゲートに第４の副走査線Ｙｎ４を介してリセット信号ＳRESTｎを入力させて、時分割階調での保持キャパシタＣ１に保持した２値のデータ電圧ＶDGDATAmをリセットさせた。

これを、第４の副走査線Ｙｎ４を省略する。また、リセット用トランジスタＱ３をＮチャネルＦＥＴからＰチャネルＦＥＴに変更し、そのＰチャネルＦＥＴに変更したリセット用トランジスタＱ３のゲートを前記第１の副走査線Ｙｎ１に接続する。そして、第１の副走査線Ｙｎ１に出力する第１走査信号ＳＣｎ１を３値の信号にする。つまり、第１走査信号ＳＣｎ１は、スイッチング用トランジスタＱ２のみを導通状態にするプラス電位、スイッチング用トランジスタＱ２及びリセット用トランジスタＱ３をともに非導通状態にする０電位、リセット用トランジスタＱ３のみを導通状態にするマイナス電位となる信号である。

従って、この場合にも前記と同様な効果を奏するとともに、第４の副走査線Ｙｎ４を省略した分だけ、回路規模を小型化できるとともに、画素回路２０の開口率を上げることができる。

前記第１実施形態では、時分割階調において、リセット用トランジスタＱ３を使って所定時間後リセットした。これを、以下に説明する時分割階調方法にも応用してもよい。即ち、全ての画素回路２０にデータ電圧を書き込む際、有機ＥＬ素子２１の対向電極（陰極）側に逆バイアス電圧を印加した状態で行う。データ電圧の書き込み終了後、有機ＥＬ素子２１の対向電極側に順バイアス電圧を印加して、前記データ電圧に応じた電流レベルを有する電流を供給する。そして、所定期間経過後、再び逆バイアス電圧を有機ＥＬ素子２１の対向電極側に印加してリセットする。

前記実施形態では、電子回路として画素回路２０に具体化して好適な効果を得たが、有機ＥＬ素子２１以外の例えばＬＥＤやＦＥＤ等の発光素子を駆動する電子回路に具体化してもよい。

前記実施形態では、有機ＥＬ素子２１について具体化したが、無機ＥＬ素子に具体化してもよい。つまり、無機ＥＬ素子からなる無機ＥＬディスプレイに応用しても良い。
（発明の効果）

本発明によれば、低消費電力と十分な表示品位の両立を図ることができる。

第１実施形態を説明するための有機ＥＬディスプレイの回路構成を示すブロック回路図。 同じく画素回路とデータ線駆動回路の内部回路構成を説明するための回路図。 本実施形態の時分割諧調を説明するための説明図。 時分割諧調における走査線の選択を説明するためのタイミングチャート。 アナログ階調における走査線の選択を説明するためのタイミングチャート。 第２実施形態の画素回路を説明するための回路図。 第３実施形態の画素回路を説明するための回路図。 第４実施形態を説明するためのモバイル型パーソナルコンピュータの構成を示す斜視図。 第４実施形態を説明するための携帯電話の構成を示す斜視図。 第１実施形態の画素回路の別例を説明するための回路図。 第２実施形態の画素回路の別例を説明するための回路図。 第３実施形態の画素回路の別例を説明するための回路図。

符号の説明

１０ 電気光学装置としての有機ＥＬディスプレイ
１１ 表示パネル部
１２ データ線駆動回路
１３ 走査線駆動回路
１４ 制御手段としての制御回路
２０ 電子回路又は単位回路としての画素回路
２１ 電子素子又は電気光学素子としての有機ＥＬ素子
６０ 電子機器としてのパーソナルコンピュータ
７０ 電子機器としての携帯電話
１３ａ 第１の出力回路としてのデジタルデータ電圧電流出力回路
１３ｂ 第２の出力回路としてのアナログデータ電圧出力回路
Ｑ１ 第２のトランジスタとしての駆動用トランジスタ
Ｑ２ 第１のトランジスタとしてのスイッチング用トランジスタ
Ｑ３ 第３のトランジスタとしてのリセット用トランジスタ
Ｑ４ 第４のトランジスタとしての補償用トランジスタ
Ｑ５ 第５のトランジスタとしての開始用トランジスタ
Ｃ１ 容量素子としての保持キャパシタ
Ｙ１〜Ｙｎ 走査線
Ｘ１〜Ｘｍ データ線
ＳＣｎ 走査信号
ＶDGDATA1〜ＶDGDATAm ２値のデータ電圧としてのデジタルデータ
ＶANDATA1〜ＶANDATAm 多値のデータ電圧としてのアナログデータ電圧

Claims (20)

1. 容量素子と、
   第１のソース、第１のドレイン及び第１のゲートを備えた第１のトランジスタと、
   第２のソース、第２のドレイン及び第２のゲートを備えた第２のトランジスタと、
   第３のソース、第３のドレイン及び第３のゲートを備え、所定電位と前記容量素子との電気的接続を制御する第３のトランジスタと、を含み、
   前記第１のソース又は前記第１のドレインが前記容量素子に接続され、
   前記容量素子は前記第２のゲートに接続され、
   前記第１のトランジスタを介して前記容量素子に供給される第１のデータによって前記第２のトランジスタの導通状態が設定される第１のモードにおいて、前記第２のトランジスタの導通状態は、オン状態又はオフ状態のいずれかに設定され、
   前記第１のトランジスタを介して前記容量素子に供給される第２のデータによって前記第２のトランジスタの導通状態が設定される第２のモードにおいて、前記第２のトランジスタの導通状態は、前記第２のデータに応じた導通状態に設定され、
   前記第２のデータはアナログデータであること、
   を特徴とする電子回路。
2. 容量素子と、
   第１のソース、第１のドレイン及び第１のゲートを備えた第１のトランジスタと、
   第２のソース、第２のドレイン及び第２のゲートを備えた第２のトランジスタと、
   第４のソース、第４のドレイン及び第４のゲートを備えた第４のトランジスタと、を含み、
   前記容量素子は前記第２のゲートに接続され、
   前記第１のソース又は前記第１のドレインが前記容量素子に接続され、
   前記第４のソース又は前記第４のドレインが前記容量素子に接続され、
   前記第１のトランジスタを介して前記容量素子に供給される第１のデータによって前記第２のトランジスタの導通状態が設定される第１のモードにおいて、前記第２のトランジスタの導通状態は、オン状態又はオフ状態のいずれかに設定され、
   前記第４のトランジスタを介して前記容量素子に供給される第２のデータによって前記第２のトランジスタの導通状態が設定される第２のモードにおいて、前記第２のトランジスタの導通状態は、前記第２のデータに応じた導通状態が設定され、
   前記第２のデータはアナログデータであること、
   を特徴とする電子回路。
3. 請求項１又は２に記載の電子回路において、
   前記第１のデータは、デジタルデータであること、
   を特徴とする電子回路。
4. 請求項１乃至３のいずれかに記載の電子回路において、
   前記第２のドレインと前記第２のゲートとの間に配置された第５のトランジスタをさらに含むこと、
   を特徴とする電子回路。
5. 請求項１乃至４のいずれかに記載の電子回路において、
   前記第１のデータ及び前記第２のデータは、それぞれ、デジタルデータ電圧及びアナログデータ電圧として供給されること、
   を特徴とする電子回路。
6. 請求項１乃至５のいずれかに記載の電子回路において、
   前記第２のモードにおいて、前記第２のトランジスタの閾値電圧の補償が行われること、
   を特徴とする電子回路。
7. 請求項１乃至６のいずれかに記載の電子回路において、
   前記第１のモードにおいて、前記容量素子は前記第１のデータを電荷として保持し、
   前記第２のモードにおいて、前記容量素子は前記第２のデータを電荷として保持すること、
   を特徴とする電子回路。
8. 請求項１に記載の電子回路において、
   前記第１のデータにより設定された前記第２のトランジスタの前記導通状態は、前記第３のトランジスタを介して前記所定電位と前記第２のゲートとが電気的に接続されることにより所定状態にリセットされること、
   を特徴とする電子回路。
9. 請求項１に記載の電子回路において、
   前記第１のモードにおいて、前記容量素子は前記第１のデータを電荷として保持し、
   前記第２のモードにおいて、前記容量素子は前記第２のデータを電荷として保持し、
   前記第１のモードにおいて、前記容量素子に前記第１のデータとして保持された前記電荷は、前記第３のトランジスタがオン状態となることによりリセットされること、
   を特徴とする電子回路。
10. 請求項１に記載の電子回路において、
    前記第１のモードにおいて、前記第１のトランジスタを介して前記第１のデータが前記容量素子に供給された後、所定期間経過後、前記第３のトランジスタを介して前記容量素子と前記所定電位とが電気的に接続されることにより、前記第２のトランジスタはオフ状態となること、
    を特徴とする電子回路。
11. 複数の走査線と、
    複数のデータ線と、
    複数の単位回路と、を含み、
    前記複数の単位回路の各々は、電気光学素子と、容量素子と、第１のソース、第１のドレイン及び第１のゲートを有する第１のトランジスタと、第２のソース、第２のドレイン及び第２のゲートを有する第２のトランジスタと、第３のソース、第３のドレイン及び第３のゲートを有する第３のトランジスタと、を備えており、
    前記第３のトランジスタは、所定電位と前記容量素子との電気的接続を制御し、
    前記第１のゲートは、前記複数の走査線のうち一つの走査線に接続され、
    前記第１のソース又は前記第１のドレインが前記容量素子に接続され、
    前記容量素子は前記第２のゲートに接続され、
    前記第１のトランジスタを介して前記容量素子に供給される第１のデータによって前記電気光学素子の輝度が設定される第１のモードにおいて、前記電気光学素子は、点灯状態又は消灯状態のいずれかに設定され、
    前記第１のトランジスタを介して前記容量素子に供給される第２のデータによって前記電気光学素子の輝度が設定される第２のモードにおいて、前記電気光学素子の輝度は、前記第２のデータにより設定された前記第２のトランジスタの導通状態に対応していること、
    を特徴とする電気光学装置。
12. 複数の走査線と、
    複数のデータ線と、
    複数の単位回路と、を含み、
    前記複数のデータ線は、複数の第１のデータ線と、複数の第２のデータ線と、を含み、
    前記複数の単位回路の各々は、電気光学素子と、容量素子と、第１のソース、第１のドレイン及び第１のゲートを有する第１のトランジスタと、第２のソース、第２のドレイン及び第２のゲートを有する第２のトランジスタと、第４のソース、第４のドレイン及び第４のゲートを有する第４のトランジスタと、備えており、
    前記容量素子は前記第２のゲートに接続され、
    前記第１のソース及び前記第１のドレインのうちいずれか一方が、前記容量素子に接続され、前記第１のソース及び前記第１のドレインのうちいずれか他方が、前記複数の第１のデータ線のうち一つの第１のデータ線に接続され、
    前記第４のソース及び前記第４のドレインのうちいずれか一方が、前記容量素子に接続され、前記第４のソース及び前記第４のドレインのうちいずれか他方が、前記複数の第２のデータ線のうち一つの第２のデータ線に接続され、
    前記一つの第１のデータ線及び前記第１のトランジスタを介して前記容量素子に供給される第１のデータによって前記電気光学素子の輝度が設定される第１のモードにおいて、前記電気光学素子は、点灯状態又は消灯状態のいずれかに設定され、
    前記一つの第２のデータ線及び前記第４のトランジスタを介して前記容量素子に供給される第２のデータによって前記電気光学素子の輝度が設定される第２のモードにおいて、前記電気光学素子の輝度は、前記第２のデータにより設定された前記第２のトランジスタの導通状態に対応していること、
    を特徴とする電気光学装置。
13. 請求項１１又は１２に記載の電気光学装置において、
    前記第１のデータ及び前記第２のデータは、それぞれデジタルデータ及びアナログデータであること、
    を特徴とする電気光学装置。
14. 請求項１１乃至１３のいずれかに記載の電気光学装置において、
    前記複数の単位回路の各々は、前記第２のトランジスタのゲートとドレインとの間に配置された第５のトランジスタをさらに含んでいること、
    を特徴とする電気光学装置。
15. 請求項１１乃至１４のいずれかに記載の電気光学装置において、
    前記電気光学素子はEL素子であること、
    を特徴とする電気光学装置。
16. 請求項１１乃至１５のいずれかに記載の電気光学装置において、
    前記第２のモードにおいて、前記第２のトランジスタの閾値電圧の補償が行われること、
    を特徴とする電気光学装置。
17. 請求項１１乃至１６のいずれかに記載の電気光学装置において、
    前記第１のモードにおける階調数は、前記第２のモードにおける階調数より少ないこと、
    を特徴とする電気光学装置。
18. 請求項１乃至１０のいずれかに記載の電子回路を備えた電気光学装置。
19. 請求項１１乃至１８のいずれかに記載の電気光学装置を含む電子機器。
20. 請求項１９に記載の電子機器において、
    前記電気光学装置は、前記電子機器の表示部であり、
    前記表示部の表示品位を優先する場合は前記第２のモードが用いられ、
    前記表示部の低消費電力を優先する場合は前記第１のモードが用いられること、
    を特徴とする電子機器

Images