JP2006259530A - 有機ｅｌ装置及びその駆動方法並びに電子機器 - Google Patents

Abstract

【課題】 有機ＥＬ素子等の発光輝度特性に起因するホワイトバランスのばらつきを調整することができるとともに、経時的なホワイトバランスの変化を防止することができる有機ＥＬ装置及びその駆動方法、並びに当該有機ＥＬ装置を備える電子機器を提供する。
【解決手段】 有機ＥＬ装置は、赤色光（Ｒ）を発する有機ＥＬ素子、緑色光（Ｇ）を発する有機ＥＬ素子、及び青色光（Ｂ）を発する有機ＥＬ素子を有する画素を複数備えている。本発明は、各画素に設けられる上記の有機ＥＬ素子を同時に発光させた後で、赤色光（Ｒ）を発する有機ＥＬ素子、緑色光（Ｇ）を発する有機ＥＬ素子、及び青色光（Ｂ）を発する有機ＥＬ素子を非発光とするタイミングを異ならせることで各色の輝度比を調整する。
【選択図】 図５

Description

本発明は、有機ＥＬ装置及びその駆動方法並びに電子機器に関する。

バックライト等を必要としない自発光素子として、近年、有機エレクトロルミネッセンス（以下、有機ＥＬという）素子を備えた有機ＥＬ装置が注目されている。有機ＥＬ素子は、対向する一対の電極間に有機ＥＬ層、即ち発光素子を備えて構成されたものであり、フルカラー表示を行う有機ＥＬ装置は、赤色（Ｒ）、緑色（Ｇ）、青色（Ｂ）の各色に対応する発光波長帯域を有する発光素子を備えている。対向する一対の電極間に電圧が印加されると、注入された電子と正孔とが発光素子内で再結合し、これより発光素子が発光する。このような有機ＥＬ装置に形成される発光素子は、通常１μｍを下回るほどの薄膜で形成される。また、有機ＥＬ装置は、発光素子そのものが発光するため、従来の液晶表示装置に用いられているようなバックライトも必要ない。従って、有機ＥＬ装置は、その厚みを極めて薄型化することができるという利点を有する。

有機ＥＬ装置において、赤色（Ｒ）、緑色（Ｇ）、青色（Ｂ）の各色を発光する発光素子からの発光を組み合わせて白色及び任意の色表示を行う場合には、ＣＩＥ（国際照明委員会）標準座標系上で目標座標点の白色を得るために、各色の輝度バランスをとる必要がある。この輝度バランスをとる一般的な方法として、赤色（Ｒ）、緑色（Ｇ）、青色（Ｂ）の各色を発光する発光素子に対してそれぞれ異なる電圧を印加して輝度を調整する方法がある。

しかしながら、印加電圧により赤色（Ｒ）、緑色（Ｇ）、青色（Ｂ）の各色を発光する発光素子の発光輝度を調整しようとすると、各々の発光素子の注入電流量が色によって異なってしまう。有機ＥＬ素子は発光寿命が注入電流量に大きく依存しているため、各色を発光する発光素子に対する注入電流が異なると、色によって輝度の劣化の速度が相違してしまい、時間の経過とともにホワイトバランスが崩れてしまう。かかる課題を解決するために、以下の特許文献１には各色を発光する発光素子に対して同一の駆動電圧を印加し、発光面積を異ならせることによりホワイトバランスをとる技術が開示されている。
特開平１０−３９７９１号公報

ところで、上記の特許文献１に開示された技術を用いることによって、従来よりは各色の輝度バランスを長く維持することが可能となる。しかしながら、上記の技術においては、有機ＥＬ装置の個体差の調整を行うことができないという問題があった。また、経時的な発光特性の変化、即ち経時劣化には対応することができないという問題があった。

本発明は、上記事情に鑑みてなされたものであり、有機ＥＬ素子等の発光輝度特性に起因するホワイトバランスのばらつきを調整することができるとともに、経時的なホワイトバランスの変化を防止することができる有機ＥＬ装置及びその駆動方法、並びに当該有機ＥＬ装置を備える電子機器を提供することを目的とする。

上記課題を解決するために、本発明の有機ＥＬ装置は、赤色光を発する赤色発光素子、緑色光を発する緑色発光素子、及び青色光を発する青色発光素子を有する画素を複数備える有機ＥＬ装置において、前記画素に設けられる前記赤色発光素子、前記緑色発光素子、及び前記青色発光素子の各々の発光時間を調整して前記赤色光、前記緑色光、及び前記青色光の輝度比を調整する駆動装置を備えることを特徴としている。
この発明によると、画素に設けられる赤色発光素子、緑色発光素子、及び青色発光素子の各々の発光時間を調整して赤色光、緑色光、及び青色光の輝度比を調整しているため、赤色発光素子、緑色発光素子、及び青色発光素子の特性に相違があったとしても赤色光、緑色光、及び青色光を所定の輝度比にすることができる。また、赤色光、緑色光、及び青色光の輝度比を赤色発光素子、緑色発光素子、及び青色発光素子の発光時間を調整することにより行っているため、赤色発光素子、緑色発光素子、及び青色発光素子に印加する電圧は同一で良く、これにより、各発光素子の輝度の劣化の速度をほぼ等しくすることができる。
ここで、本発明の有機ＥＬ装置は、前記駆動装置が、所定のホワイトバランスが得られるように前記赤色光、前記緑色光、及び前記青色光の輝度比を調整することが望ましい。
また、本発明の有機ＥＬ装置は、前記駆動装置が、前記画素に設けられる前記赤色発光素子、前記緑色発光素子、及び前記青色発光素子の各々を同一の発光開始タイミングで発光させ、前記画素に設けられる前記赤色発光素子、前記緑色発光素子、及び前記青色発光素子の各々を非発光とする非発光開始タイミングを異ならせることにより前記赤色光、前記緑色光、及び前記青色光の輝度比を調整することを特徴としている。
この発明によると、赤色発光素子、緑色発光素子、及び青色発光素子の各々を同一の発光開始タイミングで発光し、異なる非発光開始タイミングで非発光としているため、赤色発光素子、緑色発光素子、及び青色発光素子各々の駆動を複雑化することなく所定の輝度比を有する赤色光、緑色光、及び青色光を得ることができる。
ここで、具体的には、本発明の有機ＥＬ装置は、前記複数の画素のうちの所定数の画素を単位として設けられた複数の書込用走査線と、前記画素の前記赤色発光素子、前記緑色発光素子、及び前記青色発光素子毎に前記書込用走査線に対応して設けられた複数の消去用走査線と、前記書込用走査線が設けられる単位の前記所定数の画素に含まれる前記赤色発光素子、前記緑色発光素子、及び前記青色発光素子毎に設けられ、前記書込用走査線及び前記消去用走査線に対して直交する方向に延びる複数のデータ線とを備え、前記駆動装置は、前記書込用走査線を介して前記画素に設けられる前記赤色発光素子、前記緑色発光素子、及び前記青色発光素子の各々を発光させ、前記消去用走査線を介して前記画素に設けられる前記赤色発光素子、前記緑色発光素子、及び前記青色発光素子の各々を非発光としている。
また、本発明の有機ＥＬ装置は、前記駆動装置が、前記データ線に供給する画像信号により表現される階調数に応じて１フレームを複数のサブフレームに分割し、当該サブフレームの各々において前記赤色発光素子、前記緑色発光素子、及び前記青色発光素子の各々の発光・非発光を制御することを特徴とすることを特徴としている。
この発明によると、１フレームを複数のサブフレームに分割し、サブフレームの各々において赤色発光素子、緑色発光素子、及び青色発光素子の各々の発光・非発光を制御しているため、データ線に供給される画像信号がデジタル信号であっても、赤色光、緑色光、及び青色光を所定の輝度比にすることができる。
ここで、本発明の有機ＥＬ装置は、前記駆動装置が、前記サブフレーム内における前記赤色発光素子、前記緑色発光素子、及び前記青色発光素子の各々の発光時間が所定の時間比となるよう制御することが望ましい。
一方、本発明の有機ＥＬ装置は、前記画素の各々が、前記書込用走査線及び前記データ線からの信号に基づいて前記赤色発光素子、前記緑色発光素子、及び前記青色発光素子をそれぞれ駆動する駆動素子と、前記駆動素子の特性を記憶する記憶素子とを備えていることを特徴としている。
この発明によると、前記画素の各々に、赤色発光素子、緑色発光素子、及び青色発光素子をそれぞれ駆動する駆動素子の特性が記憶素子に記憶される。
ここで、本発明の有機ＥＬ装置は、前記書込用走査線に対応して、前記駆動素子の特性を前記記憶素子に記憶させるか否かを制御する第１制御用線を備えることを特徴としている。
この発明によると、第１制御用線を介して駆動素子の特性を記憶素子に記憶させるか否かを制御することができる。
また、本発明の有機ＥＬ装置は、前記書込用走査線に対応して、前記記憶素子の記憶内容に従って前記特性が補正された前記駆動素子を用いて前記赤色発光素子、前記緑色発光素子、及び前記青色発光素子をそれぞれ駆動するか否かを制御する第２制御用線を備えることを特徴としている。
この発明によると、第２制御線を介して、特性が補正された駆動素子を用いて赤色発光素子、緑色発光素子、及び青色発光素子をそれぞれ駆動するか否かを制御することができる。
更に、本発明の有機ＥＬ装置は、前記駆動装置が、前記画素に設けられる前記赤色発光素子から発せられる前記赤色光、前記緑色発光素子から発せられる前記緑色光、及び前記青色発光素子から発せられる前記青色光の輝度の経時変化を補償することを特徴している。
この発明によると、各発光素子から得られる光の輝度の経時変化が補償されるため、経時的なホワイトバランスの変化を防止することができる。
上記課題を解決するために、本発明の有機ＥＬ装置の駆動方法は、赤色光を発する赤色発光素子、緑色光を発する緑色発光素子、及び青色光を発する青色発光素子を有する画素を複数備える有機ＥＬ装置の駆動方法において、前記画素に設けられる前記赤色発光素子、前記緑色発光素子、及び前記青色発光素子の各々の発光時間を調整して前記赤色光、前記緑色光、及び前記青色光の輝度比を調整することを特徴としている。
この発明によると、画素に設けられる赤色発光素子、緑色発光素子、及び青色発光素子の各々の発光時間を調整して赤色光、緑色光、及び青色光の輝度比を調整しているため、赤色発光素子、緑色発光素子、及び青色発光素子の特性に相違があったとしても赤色光、緑色光、及び青色光を所定の輝度比にすることができる。また、赤色光、緑色光、及び青色光の輝度比を赤色発光素子、緑色発光素子、及び青色発光素子の発光時間を調整することにより行っているため、赤色発光素子、緑色発光素子、及び青色発光素子に印加する電圧は同一で良く、これにより、各発光素子の輝度の劣化の速度をほぼ等しくすることができる。
ここで、本発明の有機ＥＬ装置の駆動方法は、所定のホワイトバランスが得られるように前記赤色光、前記緑色光、及び前記青色光の輝度比を調整することが望ましい。
また、本発明の有機ＥＬ装置の駆動方法は、前記画素に設けられる前記赤色発光素子、前記緑色発光素子、及び前記青色発光素子の各々を同一の発光開始タイミングで発光させ、前記画素に設けられる前記赤色発光素子、前記緑色発光素子、及び前記青色発光素子の各々を非発光とする非発光開始タイミングを異ならせることにより前記赤色光、前記緑色光、及び前記青色光の輝度比を調整することを特徴としている。
この発明によると、赤色発光素子、緑色発光素子、及び青色発光素子の各々を同一の発光開始タイミングで発光し、異なる非発光開始タイミングで非発光としているため、赤色発光素子、緑色発光素子、及び青色発光素子各々の駆動を複雑化することなく所定の輝度比を有する赤色光、緑色光、及び青色光を得ることができる。
本発明の電子機器は、上記の何れかに記載の有機ＥＬ装置を備えたことを特徴としている。
この構成によれば、良好な表示特性を有する電子機器を提供することができる。

以下、図面を参照して本発明の一実施形態による有機ＥＬ装置及びその駆動方法並びに電子機器について詳細に説明する。尚、以下に説明する実施形態は、本発明の一部の態様を示すものであり、本発明を限定するものではなく、本発明の技術的思想の範囲内で任意に変更可能である。また、以下に示す各図においては、各層や各部材を図面上で認識可能な程度の大きさとするため、各層や各部材毎に縮尺を異ならせてある。

〔第１実施形態〕
図１は、本発明の第１実施形態による有機ＥＬ装置の電気的構成を示すブロック図である。本実施形態の有機ＥＬ装置１は、１フレームを時間比の異なる４つのサブフレームに分割し、発光させるサブフレームを適宜選択することによって中間調を表現する時分割階調方式を採用している。

図１に示す通り、本実施形態の有機ＥＬ装置１は、周辺駆動装置２と表示パネル部３とを含んで構成される。周辺駆動装置２は、ＣＰＵ（中央処理装置）４、主記憶部５、グラフィックコントローラ６、タイミングコントローラ８、及びビデオＲＡＭ（ＶＲＡＭ）９を含んで構成される。尚、ＣＰＵ４に変えてＭＰＵ演算処理装置を備える構成であっても良い。また、表示パネル部３は、表示パネル１１、書き込み用走査ドライバ１２、消去用走査ドライバ１３、及びデータドライバ１４を含んで構成される。

周辺駆動装置２が備えるＣＰＵ（中央処理装置）は、主記憶部５に記憶された画像データを読み出し、主記憶部５を用いて展開処理等の各種処理を行ってグラフィックコントローラ６に出力する。グラフィックコントローラ６は、ＣＰＵ４から出力された画像データを元に表示パネル部３に対応した画像データ及び同期信号（垂直同期信号、水平同期信号）を生成する。グラフィックコントローラ６は生成した画像データをＶＲＡＭ９に転送し、生成した同期信号をタイミングコントローラ８に出力する。

ＶＲＡＭ９は、グラフィックコントローラ６から出力された画像データを表示パネル部３のデータドライバ１４に出力し、タイミングコントローラ８は水平同期信号を表示パネル部３のデータドライバ１４に出力するとともに、垂直同期信号を表示パネル部３の書き込み用走査ドライバ１２に出力する。更に、タイミングコントローラ８は、表示パネル１１に設けられた有機ＥＬ素子を非発光とするための消去用の走査信号を表示パネル部３の消去用走査ドライバ１３に出力する。尚、ＶＲＡＭ９からの画像データとタイミングコントローラ８からの各種信号とは同期が取られて表示パネル１１に出力される。

［表示パネル部３］
図２は、本発明の第１実施形態による有機ＥＬ装置が備える表示パネル部の構成を示すブロック図である。図２に示す通り、表示パネル部３の表示パネル１１は、行方向に沿って延びるｎ本（ｎは自然数）の書き込み用走査線ＹＷ１〜ＹＷｎと、行方向に沿って延びる３ｎ本の消去用走査線ＹＥ１〜ＹＥｎとを備えている。尚、例えば消去用走査線ＹＥ１は、赤用の消去用走査線ＹＥ１Ｒ、緑用の消去用走査線ＹＥ１Ｇ、青用の消去用走査線ＹＥ１Ｂからなり、消去用走査線ＹＥｎは、赤用の消去用走査線ＹＥｎＲ、緑用の消去用走査線ＹＥｎＧ、青用の消去用走査線ＹＥｎＢからなる。これは他の消去用走査線ＹＥ２〜ＹＥｎ−１についても同様である。

また、表示パネル１１は、行方向に直交する列方向に沿って延びる３ｍ本（ｍは自然数）のデータ線Ｘ１〜Ｘ３ｍを備えている。更に、表示パネル１１には、書き込み用走査線ＹＷ１〜ＹＷｎ（消去用走査線ＹＥ１〜ＹＥｎ）とデータ線Ｘ１〜Ｘ３ｍとの交差部に対応する位置に複数の画素２０を有している。つまり、各画素２０は、行方向に沿って延びる複数の書き込み用走査線ＹＷ１〜ＹＷｎ（消去用走査線ＹＥ１〜ＹＥｎ）と、列方向に沿って延びる複数のデータ線Ｘ１〜Ｘ３ｍとの交点にそれぞれ配置され電気的に接続されることによりマトリクス状に配列されている。

図３は、本発明の第１実施形態による有機ＥＬ装置が備える表示パネルの左上隅に位置する画素２０の構成を示す回路図である。図３に示す通り、表示パネル１１の左上隅に位置する画素２０は、赤色の光を放射する画素２０Ｒと、発光層から緑色の光を放射する画素２０Ｇと、発光層から青色の光を放射する画素２０Ｂとを有している。尚、表示パネル１１に設けられる他の画素も以下に説明する画素２０Ｒ，２０Ｇ，２０Ｂから構成されている。

画素２０Ｒには、書き込み用走査線ＹＷ１を介して書き込み用の走査信号がゲート電極に供給されるスイッチング用ＴＦＴ２１と、このスイッチング用ＴＦＴ２１を介してデータ線Ｘ１から供給される画素信号を保持する保持容量２２と、保持容量２２によって保持された画素信号がゲート電極に供給される駆動用ＴＦＴ２３と、この駆動用ＴＦＴ２３を介して電源線Ｌｅに電気的に接続したときに電源線Ｌｅから駆動電流が流れ込む画素電極（電極）２４と、この画素電極２４と共通電極２６との間に挟み込まれた有機ＥＬ素子２５Ｒとが設けられている。また、消去用走査線ＹＥ１Ｒを介して消去用の走査信号がゲート電極に供給されるスイッチング用ＴＦＴ２７が設けられている。このスイッチング用ＴＦＴのソース電極は電源線Ｌｅに接続され、ドレイン電極はスイッチング用ＴＦＴ２１、保持容量２２、及び駆動用ＴＦＴ２３の接続点Ｐ１に接続されている。

画素２０Ｇには、書き込み用走査線ＹＷ１を介して書き込み用の走査信号がゲート電極に供給されるスイッチング用ＴＦＴ２１と、このスイッチング用ＴＦＴ２１を介してデータ線Ｘ２から供給される画素信号を保持する保持容量２２と、保持容量２２によって保持された画素信号がゲート電極に供給される駆動用ＴＦＴ２３と、この駆動用ＴＦＴ２３を介して電源線Ｌｅに電気的に接続したときに電源線Ｌｅから駆動電流が流れ込む画素電極（電極）２４と、この画素電極２４と共通電極２６との間に挟み込まれた有機ＥＬ素子２５Ｇとが設けられている。また、消去用走査線ＹＥ１Ｇを介して消去用の走査信号がゲート電極に供給されるスイッチング用ＴＦＴ２７が設けられている。このスイッチング用ＴＦＴのソース電極は電源線Ｌｅに接続され、ドレイン電極はスイッチング用ＴＦＴ２１、保持容量２２、及び駆動用ＴＦＴ２３の接続点Ｐ１に接続されている。

同様に、画素２０Ｂには、書き込み用走査線ＹＷ１を介して書き込み用の走査信号がゲート電極に供給されるスイッチング用ＴＦＴ２１と、このスイッチング用ＴＦＴ２１を介してデータ線Ｘ３から供給される画素信号を保持する保持容量２２と、保持容量２２によって保持された画素信号がゲート電極に供給される駆動用ＴＦＴ２３と、この駆動用ＴＦＴ２３を介して電源線Ｌｅに電気的に接続したときに電源線Ｌｅから駆動電流が流れ込む画素電極（電極）２４と、この画素電極２４と共通電極２６との間に挟み込まれた有機ＥＬ素子２５Ｂとが設けられている。また、消去用走査線ＹＥ１Ｂを介して消去用の走査信号がゲート電極に供給されるスイッチング用ＴＦＴ２７が設けられている。このスイッチング用ＴＦＴのソース電極は電源線Ｌｅに接続され、ドレイン電極はスイッチング用ＴＦＴ２１、保持容量２２、及び駆動用ＴＦＴ２３の接続点Ｐ１に接続されている。

上記構成の画素２０において、書き込み用走査線ＹＷ１が駆動されてスイッチング用ＴＦＴ２１がオン状態になると、そのときのデータ線Ｘ１〜Ｘ３の電位が画素２０Ｒ，２０Ｇ，２０Ｂの保持容量２２にそれぞれ保持される。次いで、各保持容量２２の状態に応じて、画素２０Ｒ，２０Ｇ，２０Ｂに設けられた駆動用ＴＦＴ２３各々のオン・オフ状態が決まる。そして、駆動用ＴＦＴ２３のチャネルを介して電源線Ｌｅの各々から各画素２０Ｒ，２０Ｇ，２０Ｂの画素電極２４にそれぞれ電流が流れ、有機ＥＬ素子２５Ｒ，２５Ｇ，２５Ｂの各々を介して共通電極２６に電流が流れる。すると、有機ＥＬ素子２５Ｒ，２５Ｇ，２５Ｂは流れる電流量に応じて発光する。

また、書き込み用走査線ＹＷ１が駆動されてない状態で、消去用走査線ＹＥ１Ｒが駆動されて画素２０Ｒに設けられたスイッチング用ＴＦＴ２７がオン状態になると、画素２０Ｒにおける接続点Ｐ１の電源線Ｌｅの電位と同電位になり、保持容量２２の電位差が「０」になるとともに駆動用ＴＦＴ２３がオン状態にある場合にはオフ状態となる。また、消去用走査線ＹＥ１Ｇが駆動されて画素２０Ｇに設けられたスイッチング用ＴＦＴ２７がオン状態になると、画素２０Ｒにおける接続点Ｐ１の電源線Ｌｅの電位と同電位になり、保持容量２２の電位差が「０」になるとともに駆動用ＴＦＴ２３がオン状態にある場合にはオフ状態となる。同様に、消去用走査線ＹＥ１Ｂが駆動されて画素２０Ｂに設けられたスイッチング用ＴＦＴ２７がオン状態になると、画素２０Ｂにおける接続点Ｐ１の電源線Ｌｅの電位と同電位になり、保持容量２２の電位差が「０」になるとともに駆動用ＴＦＴ２３がオン状態にある場合にはオフ状態となる。

図２に戻り、表示パネル１１には、列方向に沿って複数の電源線Ｌｅが画素２０Ｒ，２０Ｇ，２０Ｂに隣接して配線されている。これらの電源線Ｌｅには、電源供給線ＬＥを介して駆動電圧ＶＥが供給される。このように、本実施形態では、有機ＥＬ素子２５Ｒ，２５Ｇ，２５Ｂの各々に対して同一の駆動電圧ＶＥを印加して駆動している。このため、有機ＥＬ素子２５Ｒ，２５Ｇ，２５Ｂの各々の輝度の劣化の速度をほぼ等しくすることができる。

［周辺駆動装置２］
次に、周辺駆動装置２について説明する。前述した通り、周辺駆動装置２は、表示パネル部３に対して画像データ及び同期信号を出力する訳であるが、これらを基本クロック信号ＣＬＫに同期させて出力する。図４は、本発明の第１実施形態において、周辺駆動装置２から表示パネル部３に出力される各信号のタイミングチャートである。図４に示す通り、周辺駆動装置２は、データドライバスタートパルスＳＰＸ、データドライバクロック信号ＣＬＸ、及びデータドライバクロック反転信号ＸＣＬＸを生成して表示パネル部３に設けられたデータドライバ１４に出力する。

データドライバスタートパルスＳＰＸは、書き込み用走査線ＹＷ１〜ＹＷｎの一つを選択する毎に出力され、その選択した一つの書き込み用走査線ＹＷ１〜ＹＷｎ上の各画素２０を図２において左から右へ点順次で選択するための信号である。データドライバクロック信号ＣＬＸ及びデータドライバクロック反転信号ＸＣＬＸは、相補信号であって上記のデータドライバスタートパルスＳＰＸを順番にシフトさせるための信号である。本実施形態では、画素２０は、赤用の画素２０Ｒ、緑用の画素２０Ｇ、青用の画素２０Ｂを一つの組としている。

そして、データドライバクロック信号ＣＬＸ、データドライバクロック反転信号ＸＣＬＸに応答して１組を１単位としてデータドライバスタートパルスＳＰＸがシフトされて、図２において左から右に順番に１組の画素２０Ｒ，２０Ｇ，２０Ｂを選択するようになっている。また、周辺駆動装置２は、基本クロック信号ＣＬＫに基づいてラッチ転送信号ＬＡＴを生成してデータドライバ１４に出力する。ラッチ転送信号ＬＡＴは、選択された走査線上の各画素２０において点順次で書き込まれたデジタルデータ信号ＶＤＲ，ＶＤＧ，ＶＤＢを所定のタイミングで保持（ラッチ）するための信号である。

また、周辺駆動装置２は、基本クロック信号ＣＬＫに基づいて、図４のタイムチャートに示す通り、書き込み用走査ドライバスタートパルスＳＰＹＷ、書き込み用書き込み用走査ドライバクロック信号ＣＬＹＷ、及び書き込み用走査ドライバクロック反転信号ＸＣＬＹＷを生成して書き込み用走査ドライバ１２に出力する。書き込み用走査ドライバスタートパルスＳＰＹＷは、書き込み用走査線ＹＷ１〜ＹＷｎを上から下に順次選択する際の最も上の走査線ＹＷ１を選択する際に、出力される信号である。書き込み用書き込み用走査ドライバクロック信号ＣＬＹＷ及び書き込み用走査ドライバクロック反転信号ＸＣＬＹＷは、相補信号であって、順次書き込み用走査線を選択するために書き込み用走査ドライバスタートパルスＳＰＹＷを順番にシフトさせるための信号である。

周辺駆動装置２は、主記憶部５に記憶されている画像データに基づいて、各画素２０（２０Ｒ，２０Ｇ，２０Ｂ）の赤用デジタルデータ信号ＶＤＲ、緑用デジタルデータ信号ＶＤＧ、青用デジタルデータ信号ＶＤＢを生成する。周辺駆動装置２は、生成したこれらデジタルデータ信号ＶＤＲ，ＶＤＧ，ＶＤＢを前述したデータドライバクロック信号ＣＬＸ及びデータドライバクロック反転信号ＸＣＬＸに同期してデータドライバ１４に出力する。

つまり、周辺駆動装置２は、データドライバクロック信号ＣＬＸ及びデータドライバクロック反転信号ＸＣＬＸに同期して選択された走査線上の各画素２０（２０Ｒ，２０Ｇ，２０Ｂ）であって左から右に順番に点順次に選択画素のデジタルデータ信号ＶＤＲ，ＶＤＧ，ＶＤＢを出力する。デジタルデータ信号ＶＤＲ，ＶＤＧ，ＶＤＢは、２値のデジタルデータであって、対応する画素２０の有機ＥＬ素子２５Ｒ，２５Ｇ，２５Ｂを発光させるか否かを決定するデータである。そして、デジタルデータ信号ＶＤＲ，ＶＤＧ，ＶＤＢがＨレベルの場合には発光させるデータで、デジタルデータ信号ＶＤＲ，ＶＤＧ，ＶＤＢがＬレベルの場合には発光させないデータとしている。

ところで、周辺駆動装置２は、１フレームを４つの時間比の異なるサブフレームに分割し、発光させるサブフレームを適宜選択するとともに順次選択駆動により書き込み用走査線ＹＷ１〜ＹＷｎを駆動することによって階調を表現している。図５は、本発明の第１実施形態による駆動方法を説明するための図である。図５に示す通り、画像データの各色についての階調を１６階調（４０９６色）で表現するため、１フレームを４つの第１〜第４サブフレームＳＦ１〜ＳＦ４に分割し、第１〜第４サブフレームＳＦ１〜ＳＦ４の期間ＴＬ１〜ＴＬ４を、ＴＬ１：ＴＬ２：ＴＬ３：ＴＬ４＝１：２：４：８となる時間比で設定している。尚、この時間比はあくまでも一例であって、適宜任意の時間比に設定することができる。

そして、画像データが「１５」階調の場合、第１〜第４サブフレームＳＦ１〜ＳＦ４の全てを選択し、発光期間Ｔ（＝ＴＬ１＋ＴＬ２＋ＴＬ３＋ＴＬ４）でだけ発光させて、「１５」階調の画像データの輝度の発光が得られるようにする。また、例えば画像データが「６」階調の場合、第２サブフレームＳＦ２及び第３サブフレームＳＦ３のみを選択して、その発光期間Ｔ（＝ＴＬ２＋ＴＬ３）だけ発光させることによって、画素２０を「６」階調の輝度で発光をさせる。つまり、データ線Ｘ１〜Ｘ３ｍに「１５」階調に対応する最も大きなデータ電流Ｉｍａｘを供給し、画像データの階調に応じて発光期間Ｔを変更することによって、画素２０をその画像データの階調に対応する輝度で発光させる。

このため、周辺駆動装置２は、各画素２０毎にその画素２０の画像データに基づいて１フレームの各サブフレームＳＦ１〜ＳＦ４におけるデジタルデータ信号ＶＤＲ，ＶＤＧ，ＶＤＢを作成する。つまり、周辺駆動装置２は、各サブフレームＳＦ１〜ＳＦ４において有機ＥＬ素子２５Ｒ，２５Ｇ，２５Ｂの発光・非発光を決める２値からなるデジタルデータ信号ＶＤＲ，ＶＤＧ，ＶＤＢを作成する。

また、周辺駆動装置２は、基本クロック信号ＣＬＫに基づいて、図２に示す通り、赤色消去用走査ドライバスタートパルスＳＰＹＲＥ、緑色消去用走査ドライバスタートパルスＳＰＹＧＥ、及び青色消去用走査ドライバスタートパルスＳＰＹＢＥ、並びに、消去用書き込み用走査ドライバクロック信号ＣＬＹＥ及び消去用走査ドライバクロック反転信号ＸＣＬＹＥを生成して消去用走査ドライバ１３に出力する。

赤色消去用走査ドライバスタートパルスＳＰＹＲＥは、消去用走査線ＹＥ１Ｒ〜ＹＥｎＲを上から下に順次選択する際の最も上の消去用走査線ＹＥ１Ｒを選択する際に出力される信号である。緑色消去用走査ドライバスタートパルスＳＰＹＧＥは、消去用走査線ＹＥ１Ｇ〜ＹＥｎＧを上から下に順次選択する際の最も上の消去用走査線ＹＥ１Ｇを選択する際に出力される信号である。

同様に、青色消去用走査ドライバスタートパルスＳＰＹＢＥは、消去用走査線ＹＥ１Ｂ〜ＹＥｎＢを上から下に順次選択する際の最も上の消去用走査線ＹＥ１Ｂを選択する際に出力される信号である。消去用書き込み用走査ドライバクロック信号ＣＬＹＥ及び消去用走査ドライバクロック反転信号ＸＣＬＹＥは、相補信号であって、順次で消去用走査線を選択するために赤色消去用走査ドライバスタートパルスＳＰＹＲＥ、緑色消去用走査ドライバスタートパルスＳＰＹＧＥ、及び青色消去用走査ドライバスタートパルスＳＰＹＢＥの各々を順番にシフトさせるための信号である。

周辺駆動装置２は、上述したサブフレームＳＦ１〜ＳＦ４の各々において、前述した書き込み用走査ドライバスタートパルスＳＰＹＷを書き込み用走査ドライバ１２に出力した後に、赤色消去用走査ドライバスタートパルスＳＰＹＲＥ、緑色消去用走査ドライバスタートパルスＳＰＹＧＥ、及び青色消去用走査ドライバスタートパルスＳＰＹＢＥを所定のタイミングで消去用走査ドライバ１３に出力する。これにより、各画素２０に設けられた有機ＥＬ素子２５Ｒ，２５Ｇ，２５Ｂを非発光とする（消去する）ことで、有機ＥＬ素子２５Ｒ，２５Ｇ，２５Ｂ各々の発光輝度を個別に調整する。

［書き込み用走査ドライバ１２及び消去用走査ドライバ１３］
次に、書き込み用走査ドライバ１２及び消去用走査ドライバ１３について説明する。図６は、本発明の第１実施形態の有機ＥＬ装置が備える書き込み用走査ドライバ１２の構成を示す回路図である。図６に示す通り、書き込み用走査ドライバ１２は、周辺駆動装置２からの書き込み用走査ドライバスタートパルスＳＰＹＷ、書き込み用走査ドライバクロック信号ＣＬＹＷ、及び書き込み用走査ドライバクロック反転信号ＸＣＬＹＷを入力としている。

書き込み用走査ドライバ１２は、シフトレジスタ１２ａ及びレベルシフタ１２ｂを含んで構成される。シフトレジスタ１２ａは、図６に示す通り、書き込み用走査線ＹＷ１〜ＹＷｎに対応したｎ個の保持回路３０を備えている。尚、図６においては、図示の都合上、２個の保持回路３０のみを図示している。各保持回路３０は、インバータ回路３１、ラッチ部３２、及びＮＡＮＤ回路３３を含んで構成される。

奇数段目の保持回路３０のインバータ回路３１には書き込み用走査ドライバクロック反転信号ＸＣＬＹＷが、偶数段目の保持回路３０のインバータ回路３１には書き込み用走査ドライバクロック信号ＣＬＹＷが同期信号として入力される。奇数段目の保持回路３０のインバータ回路３１は、書き込み用走査ドライバクロック反転信号ＸＣＬＹＷの立ち上がりに応答して書き込み用走査ドライバスタートパルスＳＰＹＷを入力しラッチ部３２に出力する。偶数段目の保持回路３０のインバータ回路３１は、書き込み用走査ドライバクロック信号ＣＬＹＷの立ち上がりに応答して書き込み用走査ドライバスタートパルスＳＰＹＷを入力しラッチ部３２に出力する。

各保持回路３０のラッチ部３２は、２個のインバータ回路からなり、奇数段目の保持回路３０のラッチ部３２には書き込み用走査ドライバクロック信号ＣＬＹＷが、偶数段目の保持回路３０のラッチ部３２には書き込み用走査ドライバクロック反転信号ＸＣＬＹＷが同期信号として入力される。奇数段目の保持回路３０のラッチ部３２は、書き込み用走査ドライバクロック信号ＣＬＹＷの立ち上がりに応答してインバータ回路３１からの書き込み用走査ドライバスタートパルスＳＰＹＷを入力し保持する。偶数段目の保持回路３０のラッチ部３２は、書き込み用走査ドライバクロック反転信号ＸＣＬＹＷの立ち上がりに応答してインバータ回路３１からの書き込み用走査ドライバスタートパルスＳＰＹＷを入力し保持する。各ラッチ部３２は、保持した書き込み用走査ドライバスタートパルスＳＰＹＷを次段の保持回路３０のインバータ回路３１に出力する。従って、制御回路１２から出力されたＨレベルの書き込み用走査ドライバスタートパルスＳＰＹＷは、書き込み用走査ドライバクロック信号ＣＬＹＷ及び書き込み用走査ドライバクロック反転信号ＸＣＬＹＷに同期して、書き込み用走査線ＹＷ１の保持回路３０から順番に書き込み用走査線ＹＷｎの保持回路３０までシフトされていく。

保持回路３０に設けたＮＡＮＤ回路３３は、一方の入力端子がラッチ部３２の出力端子に接続され、他方の入力端子が次段の保持回路３０に設けたラッチ部３２の出力端子と接続されている。従って、各保持回路３０のＮＡＮＤ回路３３は、その保持回路３０及び次段の保持回路３０のラッチ部３２がＨレベルの書き込み用走査ドライバスタートパルスＳＰＹＷを保持するとＬレベルの信号を出力する。そして、ＮＡＮＤ回路３３は、その保持回路３０のラッチ部３２がその書き込み用走査ドライバスタートパルスＳＰＹＷをシフトさせるとＨレベルの信号を出力する。以後、新たな書き込み用走査ドライバスタートパルスＳＰＹＷをラッチ部３２がそれぞれ保持するまで、ＮＡＮＤ回路３３はＨレベルの信号を出力する。尚、保持回路３０（ＮＡＮＤ回路３３）から出力される信号のＬレベルに立ち下がってからＨレベルに立ち上がる期間は、書き込み用走査ドライバクロック信号ＣＬＹＷ（書き込み用走査ドライバクロック反転信号ＸＣＬＹＷ）の１／２周期となる。

各保持回路３０に設けられたＮＡＮＤ回路３３からの信号は、レベルシフタ１２ｂに出力される。レベルシフタ１２ｂは、図６に示す通り、保持回路３０の各々に対応したｎ個のバッファ回路３４を備えている。これらのバッファ回路３４は、書き込み用走査線ＹＷ１〜ＹＷｎにそれぞれ接続されている。従って、バッファ回路３４は、対応する保持回路３０から出力される信号を書き込み用走査信号ＳＣｗ１〜Ｓｃｗｎとして書き込み用走査線ＹＷ１〜ＹＷｎのそれぞれに出力する。レベルシフタ１２ｂは、書き込み用走査信号ＳＣｗ１〜Ｓｃｗｎによって書き込み用走査線ＹＷ１〜ＹＷｎを上から順番に下まで線順次で選択し、画像データに応じたデータ電流Ｉｄ１〜Ｉｄ３ｍを、選択した書き込み用走査線に接続された画素２０にそれぞれ書き込む。

消去用走査ドライバ１３は、図２に示す通り、周辺駆動装置２からの赤色消去用走査ドライバスタートパルスＳＰＹＲＥ、緑色消去用走査ドライバスタートパルスＳＰＹＧＥ、及び青色消去用走査ドライバスタートパルスＳＰＹＢＥ、並びに、消去用走査ドライバクロック信号ＣＬＹＥ及び消去用走査ドライバクロック反転信号ＸＣＬＹＥを生成して消去用走査ドライバ１３を入力としている。この消去用走査ドライバ１３は、シフトレジスタ１３ａ及びレベルシフタ１３ｂを含んで構成される。

シフトレジスタ１３ａは、図６に示すシフトレジスタ１２ａを、消去用走査線ＹＥ１Ｒ〜ＹＥｎＲ、消去用走査線ＹＥ１Ｇ〜ＹＥｎＧ、及び消去用走査線ＹＥ１Ｂ〜ＹＥｎＢ毎に設けた構成である。つまり、赤色消去用走査ドライバスタートパルスＳＰＹＲＥ、消去用走査ドライバクロック信号ＣＬＹＥ、及び消去用走査ドライバクロック反転信号ＸＣＬＹＥを入力とする第１のシフトレジスタと、緑色消去用走査ドライバスタートパルスＳＰＹＧＥ、消去用走査ドライバクロック信号ＣＬＹＥ、及び消去用走査ドライバクロック反転信号ＸＣＬＹＥを入力とする第２のシフトレジスタと、青色消去用走査ドライバスタートパルスＳＰＹＢＥ、消去用走査ドライバクロック信号ＣＬＹＥ、及び消去用走査ドライバクロック反転信号ＸＣＬＹＥを入力とする第３のシフトレジスタとを備える構成である。

また、レベルシフタ１３ｂは、図６に示すシフトレジスタ１２ｂを、消去用走査線ＹＥ１Ｒ〜ＹＥｎＲ、消去用走査線ＹＥ１Ｇ〜ＹＥｎＧ、及び消去用走査線ＹＥ１Ｂ〜ＹＥｎＢ毎に設けた構成である。つまり、上記の第１のシフトレジスタに設けられるｎ個の保持回路（シフトレジスタ１２ａの保持回路３０に相当する回路）に対応したｎ個のバッファ回路（レベルシフタ１２ｂのバッファ回路３４に相当する構成）を備える第１のレベルシフタと、上記の第２のシフトレジスタに設けられるｎ個の保持回路（シフトレジスタ１２ａの保持回路３０に相当する回路）に対応したｎ個のバッファ回路（レベルシフタ１２ｂのバッファ回路３４に相当する構成）を備える第２のレベルシフタと、上記の第３のシフトレジスタに設けられるｎ個の保持回路（シフトレジスタ１２ａの保持回路３０に相当する回路）に対応したｎ個のバッファ回路（レベルシフタ１２ｂのバッファ回路３４に相当する構成）を備える第３のレベルシフタとを備える構成である。尚、シフトレジスタ１３ａ及びレベルシフタ１３ｂの動作は、シフトレジスタ１２ａ及びレベルシフタ１２ｂと同様であるため説明を省略する。

〔データドライバ１４〕
次に、データドライバ１４について説明する。図７は、本発明の第１実施形態の有機ＥＬ装置が備えるデータドライバ１４の構成を示す回路図である。図７に示す通り、データドライバ１４は、周辺駆動装置２からのデータドライバスタートパルスＳＰＸ、データドライバクロック信号ＣＬＸ、及びデータドライバクロック反転信号ＸＣＬＸを入力する。また、データドライバ１４は、周辺駆動装置２から赤用デジタルデータ信号ＶＤＲ、緑用デジタルデータ信号ＶＤＧ、青用デジタルデータ信号ＶＤＢを入力する。更に、データドライバ１４は、周辺駆動装置２からラッチ転送信号ＬＡＴを入力する。そして、データドライバ１４は、これら各信号に基づいて各データ線Ｘ１〜Ｘ３ｍに書き込み用走査線ＹＷ１〜ＹＷｎの選択動作に同期してデータ線Ｘ１〜Ｘ３ｍの各々を駆動するためのデータ電流Ｉｄ１〜Ｉｄ３ｍを供給する。

データドライバ１４は、シフトレジスタ１４ａ、第１ラッチ回路１４ｂ、及び第２ラッチ回路１４ｃを含んで構成されている。以下、これらの構成について順に説明する。

〈シフトレジスタ１４ａ〉
図７に示す通り、シフトレジスタ１４ａは、３ｍ本のデータ線Ｘ１〜Ｘ３ｍであって３本のデータ線を１組としその組数に対応した数（ｍ個）の保持回路４０を有している。尚、図７では、説明の便宜上、３個の保持回路４０のみを図示している。各保持回路４０は、インバータ回路４１、ラッチ部４２、ＮＡＮＤ回路４３、及びインバータ回路４４から構成されている。

各保持回路４０のインバータ回路４１は、奇数段目の保持回路４０のインバータ回路４１にはデータドライバクロック信号ＣＬＸが、偶数段目の保持回路４０のインバータ回路４１にはデータドライバクロック反転信号ＸＣＬＸが同期信号として入力される。奇数段目の保持回路４０のインバータ回路４１は、データドライバクロック信号ＣＬＸの立ち上がりに応答してデータドライバスタートパルスＳＰＸを入力しラッチ部４２に出力する。偶数段目の保持回路４０のインバータ回路４１は、データドライバクロック反転信号ＸＣＬＸの立ち上がりに応答してデータドライバスタートパルスＳＰＸを入力しラッチ部４２に出力する。

各保持回路４０のラッチ部４２は、２個のインバータ回路からなり、奇数段目の保持回路４０のラッチ部４２にはデータドライバクロック反転信号ＸＣＬＸが、偶数段目の保持回路４０のラッチ部４２にはデータドライバクロック信号ＣＬＸが同期信号として入力される。奇数段目の保持回路４０のラッチ部４２は、データドライバクロック反転信号ＸＣＬＸの立ち上がりに応答してインバータ回路４１からのデータドライバスタートパルスＳＰＸを入力し保持する。偶数段目の保持回路４０のラッチ部４２は、データドライバクロック信号ＣＬＸの立ち上がりに応答してインバータ回路４１からのデータドライバスタートパルスＳＰＸを入力し保持する。各ラッチ部４２は、保持したデータドライバスタートパルスＳＰＸを次段の保持回路４０のインバータ回路４１に出力する。

従って、周辺駆動装置２から出力されたＨレベルのデータドライバスタートパルスＳＰＸは、データドライバクロック信号ＣＬＸ及びデータドライバクロック反転信号ＸＣＬＸに同期して、３本のデータ線Ｘ１〜Ｘ３に対応する保持回路４０から順番にデータ線Ｘ３ｍ−２〜Ｘ３ｍに対応する保持回路４０までシフトされていく。

保持回路４０のＮＡＮＤ回路４３は、その入力端子の一方がラッチ部４２の出力端子に接続され、他方が次段の保持回路４０に設けられたラッチ部４２の出力端子に接続されている。従って、各保持回路４０のＮＡＮＤ回路４３は、その保持回路４０のラッチ部４２及び次段の保持回路４０のラッチ部４２が共にＨレベルのデータドライバスタートパルスＳＰＸを保持すると、Ｌレベルの信号を出力する。そして、ＮＡＮＤ回路４３は、その保持回路４０のラッチ部４２がそのデータドライバスタートパルスＳＰＸをシフトさせるとＨレベルの信号を出力する。以後、新たなデータドライバスタートパルスＳＰＸをラッチ部４２がそれぞれ保持するまで、ＮＡＮＤ回路４３はＨレベルの信号を出力する。

尚、保持回路４０（ＮＡＮＤ回路４３）から出力される信号がＬレベルに立ち下がってからＨレベルに立ち上がるまでの期間は、データドライバクロック信号ＣＬＸ（走査ドライバクロック反転信号ＸＣＬＸ）の１／２周期となる。各保持回路４０に設けられたＮＡＮＤ回路４３の出力信号は、インバータ回路４４を介してレベル反転されて反転出力信号ＵＢＸとして第１ラッチ回路１４ｂに出力される。尚、図４では、ｍ個のＮＡＮＤ回路４３に基づく反転出力信号ＵＢＸを、図７中の左側から順にＵＢＸ１，ＵＢＸ２，ＵＢＸ３，…，ＵＢＸｍ−１，ＵＢＸｍと表記している。

〈第１ラッチ回路１４ｂ〉
第１ラッチ回路１４ｂは、シフトレジスタ１４ａに設けられる各保持回路４０から順番に出力される反転出力信号ＵＢＸを入力している。また、第１ラッチ回路１４ｂは、各画素２０Ｒ，２０Ｇ，２０Ｂ毎の赤用デジタルデータ信号ＶＤＲ、緑用デジタルデータ信号ＶＤＧ、青用デジタルデータ信号ＶＤＢを、各保持回路４０から順番に出力される反転出力信号ＵＢＸに同期して入力する。

第１ラッチ回路１４ｂは、各保持回路４０に対応した数の第１メモリ部４５を有している。各第１メモリ部４５は、３個のラッチ部４５Ｒ，４５Ｇ，４５Ｂと３個のＮチャネルＭＯＳトランジスタからなるスイッチＱＲ１，ＱＧ１，ＱＢ１を有している。スイッチＱＲ１，ＱＧ１，ＱＢ１は、そのゲートに反転出力信号ＵＢＸが入力されており、Ｈレベルの反転出力信号ＵＢＸが入力されるとオン状態となる。

ラッチ部４５Ｒは、２個のインバータ回路からなり、スイッチＱＲ１を介して赤用デジタルデータ信号ＶＤＲが入力されるようになっている。また、ラッチ部４５Ｇは、２個のインバータ回路からなり、スイッチＱＧ１を介して緑用デジタルデータ信号ＶＤＧが入力されるようになっている。同様に、ラッチ部４５Ｂは、２個のインバータ回路からなり、スイッチＱＢ１を介して青用デジタルデータ信号ＶＤＢが入力されるようになっている。

そして、各ラッチ部４５Ｒ，４５Ｇ，４５Ｂは、対応する保持回路４０からのＬレベルの反転出力信号ＵＢＸに応答して、その時の周辺駆動装置２から出力された赤用デジタルデータ信号ＶＤＲ、緑用デジタルデータ信号ＶＤＧ、青用デジタルデータ信号ＶＤＢをそれぞれ保持する。つまり、第１ラッチ回路１４ｂの各第１メモリ部４５は、図中左側から順番に対応する保持回路４０から出力される反転出力信号ＵＢＸに応答して、赤用デジタルデータ信号ＶＤＲ、緑用デジタルデータ信号ＶＤＧ及び青用デジタルデータ信号ＶＤＢを記憶する。そして、各第１メモリ部４５に記憶された各デジタルデータ信号ＶＤＲ，ＶＤＧ，ＶＤＢは第２ラッチ回路１４ｃに出力される。

〈第２ラッチ回路１４ｃ〉
第２ラッチ回路１４ｃは、各第１メモリ部４５に対応した数の第２メモリ部４６を有している。各第２メモリ部４６は、３個のラッチ部４６Ｒ，４６Ｇ，４６Ｂと３個のＮチャネルＭＯＳトランジスタからなるスイッチＱＲ２，ＱＧ２，ＱＢ２を有している。スイッチＱＲ２，ＱＧ２，ＱＢ２は、そのゲートにラッチ転送信号ＬＡＴが入力されており、Ｈレベルのラッチ転送信号ＬＡＴが入力されるとオン状態となる。

ラッチ部４６Ｒは、２個のインバータ回路からなり、スイッチＱＲ２を介して前段のラッチ部４５Ｒが保持した赤用デジタルデータ信号ＶＤＲが入力されるようになっている。また、ラッチ部４６Ｇは、２個のインバータ回路からなり、スイッチＱＧ２を介して前段のラッチ部４５Ｇが保持した緑用デジタルデータ信号ＶＤＧが入力されるようになっている。同様に、ラッチ部４６Ｂは、２個のインバータ回路からなり、スイッチＱＢ２を介して前段のラッチ部４５Ｂが保持した青用デジタルデータ信号ＶＤＢが入力されるようになっている。

そして、第２メモリ部４６の各ラッチ部４６Ｒ，４６Ｇ，４６Ｂは、Ｈレベルのラッチ転送信号ＬＡＴに応答して、対応する第１メモリ部４５の各ラッチ部４６Ｒ，４６Ｇ，４６Ｂから赤用デジタルデータ信号ＶＤＲ、緑用デジタルデータ信号ＶＤＧ、青用デジタルデータ信号ＶＤＢをそれぞれ保持する。このＨレベルのラッチ転送信号ＬＡＴは、第２ラッチ回路１４ｃの全ての第２メモリ部４６に同時に出力される。従って、第１ラッチ回路１４ｂの全ての第１メモリ部４５に記憶された各デジタルデータ信号ＶＤＲ，ＶＤＧ，ＶＤＢは、一斉に対応する第２ラッチ回路１４ｃの第２メモリ部４６に記憶される。そして、第２ラッチ回路１４ｃの各第２メモリ部４６に記憶された各デジタルデータ信号ＶＤＲ，ＶＤＧ，ＶＤＢは、データ線Ｘ１〜Ｘ３ｍにデータ電流Ｉｄ１〜Ｉｄ３ｍとして出力される。

次に、上記構成における有機ＥＬ装置１の動作について説明する。まず、周辺駆動装置２が備えるＣＰＵ（中央処理装置）は、主記憶部５に記憶された画像データを読み出し、主記憶部５を用いて展開処理等の各種処理を行ってグラフィックコントローラ６に出力する。１フレーム分の画像データがグラフィックコントローラ６に入力されると、グラフィックコントローラ６は、各画素２０毎に第１〜第４サブフレームＳＦ１〜ＳＦ４におけるデジタルデータ信号ＶＤＲ，ＶＤＧ，ＶＤＢを作成する。１フレーム分の各画素２０の第１〜第４サブフレームＳＦ１〜ＳＦ４におけるデジタルデータ信号ＶＤＲ，ＶＤＧ，ＶＤＢが作成されると、グラフィックコントローラ６は、これらをＶＲＡＭ９に出力するとともに同期信号をタイミングコントローラ８に出力する。

そして、デジタルデータ信号ＶＤＲ，ＶＤＧ，ＶＤＢが、図４に示すデータドライバスタートパルスＳＰＸ、データドライバクロック信号ＣＬＸ、及びデータドライバクロック反転信号ＸＣＬＸ並びにラッチ転送信号ＬＡＴとともにデータドライバ１４へ出力され、書き込み用走査ドライバスタートパルスＳＰＹＷ、書き込み用走査ドライバクロック信号ＣＬＹＷ、及び書き込み用走査ドライバクロック反転信号ＸＣＬＹＷが書き込み用走査ドライバ１２へ出力されて表示パネル１１の表示が行われる。

これらの信号が出力されると、図５の時刻ｔ１において書き込み用走査線ＹＷ１が選択され、この書き込み用走査線ＹＷ１に接続された画素２０に設けられた有機ＥＬ素子２５Ｒ，２５Ｇ，２５Ｂの発光が同一のタイミングで開始される。次に、書き込み用走査線ＹＷ２が選択され、この書き込み用走査線ＹＷ２に接続された画素２０に設けられた有機ＥＬ素子２５Ｒ，２５Ｇ，２５Ｂの発光が同一のタイミングで開始される。以下同様に、書き込み用走査線ＹＷ３〜ＹＷｎが順に選択されて各々の書き込み用走査線ＹＷ３〜ＹＷｎに接続された画素２０に設けられた有機ＥＬ素子２５Ｒ，２５Ｇ，２５Ｂの発光が同一のタイミングで開始される。

上記の書き込み用走査線ＹＷ３〜ＹＷｎの走査が行われている最中で、時刻ｔ１から所定時間した時刻ｔ１１になると、周辺駆動装置２のタイミングコントローラ８から消去用走査ドライバ１３へ、緑色消去用走査ドライバスタートパルスＳＰＹＧＥが消去用書き込み用走査ドライバクロック信号ＣＬＹＥ及び消去用走査ドライバクロック反転信号ＸＣＬＹＥとともに出力される。これらの信号が出力されると、図５の時刻ｔ１１において消去用走査線ＹＥ１Ｇが選択され、この消去用走査線ＹＥ１Ｇに接続された画素２０に設けられた有機ＥＬ素子２５Ｇが非発光とされる（消去される）。次に、消去用走査線ＹＥ２Ｇが選択され、この消去用走査線ＹＥ２Ｇに接続された画素２０に設けられた有機ＥＬ素子２５Ｇが非発光とされる（消去される）。以下同様に、消去用走査線ＹＥ３Ｇ〜ＹＥｎＧが順に選択されて各々の消去用走査線ＹＥ３Ｇ〜ＹＥｎＧに接続された画素２０に設けられた有機ＥＬ素子２５Ｇの発光が順次非発光とされる（消去される）。

また、上記の書き込み用走査線ＹＷ３〜ＹＷｎの走査が行われている最中で、時刻ｔ１から所定時間した時刻ｔ１２になると、周辺駆動装置２のタイミングコントローラ８から消去用走査ドライバ１３へ、赤色消去用走査ドライバスタートパルスＳＰＹＲＥが消去用書き込み用走査ドライバクロック信号ＣＬＹＥ及び消去用走査ドライバクロック反転信号ＸＣＬＹＥとともに出力される。これらの信号が出力されると、図５の時刻ｔ１２において消去用走査線ＹＥ１Ｒが選択され、この消去用走査線ＹＥ１Ｒに接続された画素２０に設けられた有機ＥＬ素子２５Ｒが非発光とされる（消去される）。次に、消去用走査線ＹＥ２Ｒが選択され、この消去用走査線ＹＥ２Ｒに接続された画素２０に設けられた有機ＥＬ素子２５Ｒが非発光とされる（消去される）。以下同様に、消去用走査線ＹＥ３Ｒ〜ＹＥｎＲが順に選択されて各々の消去用走査線ＹＥ３Ｒ〜ＹＥｎＲに接続された画素２０に設けられた有機ＥＬ素子２５Ｒの発光が順次非発光とされる（消去される）。

尚、上記の書き込み用走査線ＹＷ３〜ＹＷｎの走査が行われている最中で、時刻ｔ１から所定時間した時刻において、周辺駆動装置２のタイミングコントローラ８から消去用走査ドライバ１３へ、青色消去用走査ドライバスタートパルスＳＰＹＢＥを消去用書き込み用走査ドライバクロック信号ＣＬＹＥ及び消去用走査ドライバクロック反転信号ＸＣＬＹＥとともに出力することにより、消去用走査線ＹＥ１Ｂ〜ＹＥｎＢに接続された画素２０に設けられた有機ＥＬ素子２５Ｂを非発光とする（消去する）こともできる。しかしながら、本実施形態では、有機ＥＬ素子２５Ｂの発光時間を各サブフレームの期間と同一にしているため、有機ＥＬ素子２５Ｂを非発光とする（消去する）制御は行ってない。

上記の書き込み用走査線ＹＷｎまでの走査が完了するとサブフレームＳＦ１についての走査が終了し、次にサブフレームＳＦ２についての走査が開始される。図５の時刻ｔ２において書き込み用走査線ＹＷ１が選択されると、サブフレームＳＦ２についての走査が開始され、この書き込み用走査線ＹＷ１に接続された画素２０に設けられた有機ＥＬ素子２５Ｒ，２５Ｇ，２５Ｂの発光が同一のタイミングで開始される。次に、書き込み用走査線ＹＷ２が選択され、この書き込み用走査線ＹＷ２に接続された画素２０に設けられた有機ＥＬ素子２５Ｒ，２５Ｇ，２５Ｂの発光が同一のタイミングで開始される。以下同様に、書き込み用走査線ＹＷ３〜ＹＷｎが順に選択されて各々の書き込み用走査線ＹＷ３〜ＹＷｎに接続された画素２０に設けられた有機ＥＬ素子２５Ｒ，２５Ｇ，２５Ｂの発光が同一のタイミングで開始される。

上記の書き込み用走査線ＹＷ３〜ＹＷｎの走査が行われている最中で、時刻ｔ２から所定時間した時刻ｔ２１になると、周辺駆動装置２のタイミングコントローラ８から消去用走査ドライバ１３へ、緑色消去用走査ドライバスタートパルスＳＰＹＧＥが消去用書き込み用走査ドライバクロック信号ＣＬＹＥ及び消去用走査ドライバクロック反転信号ＸＣＬＹＥとともに出力される。これらの信号が出力されると、図５の時刻ｔ２１において消去用走査線ＹＥ１Ｇが選択され、この消去用走査線ＹＥ１Ｇに接続された画素２０に設けられた有機ＥＬ素子２５Ｇが非発光とされる（消去される）。次に、消去用走査線ＹＥ２Ｇが選択され、この消去用走査線ＹＥ２Ｇに接続された画素２０に設けられた有機ＥＬ素子２５Ｇが非発光とされる（消去される）。以下同様に、消去用走査線ＹＥ３Ｇ〜ＹＥｎＧが順に選択されて各々の消去用走査線ＹＥ３Ｇ〜ＹＥｎＧに接続された画素２０に設けられた有機ＥＬ素子２５Ｇの発光が順次非発光とされる（消去される）。

また、上記の書き込み用走査線ＹＷ３〜ＹＷｎの走査が行われている最中で、時刻ｔ２から所定時間した時刻ｔ２２になると、周辺駆動装置２のタイミングコントローラ８から消去用走査ドライバ１３へ、赤色消去用走査ドライバスタートパルスＳＰＹＲＥが消去用書き込み用走査ドライバクロック信号ＣＬＹＥ及び消去用走査ドライバクロック反転信号ＸＣＬＹＥとともに出力される。これらの信号が出力されると、図５の時刻ｔ２２において消去用走査線ＹＥ１Ｒが選択され、この消去用走査線ＹＥ１Ｒに接続された画素２０に設けられた有機ＥＬ素子２５Ｒが非発光とされる（消去される）。次に、消去用走査線ＹＥ２Ｒが選択され、この消去用走査線ＹＥ２Ｒに接続された画素２０に設けられた有機ＥＬ素子２５Ｒが非発光とされる（消去される）。以下同様に、消去用走査線ＹＥ３Ｒ〜ＹＥｎＲが順に選択されて各々の消去用走査線ＹＥ３Ｒ〜ＹＥｎＲに接続された画素２０に設けられた有機ＥＬ素子２５Ｒの発光が順次非発光とされる（消去される）。

上記の書き込み用走査線ＹＷｎまでの走査が完了するとサブフレームＳＦ２についての走査が終了し、次にサブフレームＳＦ３についての走査が時刻ｔ３から開始される。サブフレームＳＦ３については、時刻ｔ３から書き込み用走査線ＹＷ１〜ＹＷｎの走査が順次行われる。この走査が行われている最中で時刻ｔ３から所定時間した時刻ｔ３１になると消去用走査線ＹＥ１Ｇ〜ＹＥｎＧの走査が順に開始され、時刻ｔ３から所定時間した時刻ｔ３２になると消去用走査線ＹＥ１Ｒ〜ＹＥｎＲの走査が順に開始される。次いで、上記の書き込み用走査線ＹＷｎまでの走査が完了するとサブフレームＳＦ３についての走査が終了し、次にサブフレームＳＦ４についての走査が時刻ｔ４から開始される。サブフレームＳＦ４については、時刻ｔ４から書き込み用走査線ＹＷ１〜ＹＷｎの走査が順次行われる。この走査が行われている最中で時刻ｔ４から所定時間した時刻ｔ４１になると消去用走査線ＹＥ１Ｇ〜ＹＥｎＧの走査が順に開始され、時刻ｔ４から所定時間した時刻ｔ４２になると消去用走査線ＹＥ１Ｒ〜ＹＥｎＲの走査が順に開始される。

有機ＥＬ素子２５Ｒ，２５Ｇ，２５Ｂの発光時間は、有機ＥＬ素子２５Ｒ，２５Ｇ，２５Ｂ各々の色座標及び発光効率から求まる輝度比、その輝度を実現するための電流、及び有機ＥＬ素子２５Ｒ，２５Ｇ，２５Ｂ各々の電流−電圧特性（Ｉ−Ｖ特性）により定められる。例えば、図５に示す例では、有機ＥＬ素子２５Ｒ，２５Ｇ，２５Ｂの発光時間の比が０．７５：０．５：１に設定されている。尚、有機ＥＬ素子２５Ｒ，２５Ｇ，２５Ｂの発光時間の比は、所定のホワイトバランスが得られるように調整されるのが望ましい。また、有機ＥＬ素子２５Ｒ，２５Ｇ，２５Ｂの発光時間の比は、サブフレームＳＦ１〜ＳＦ４の全てにおいて一定の比とすることが望ましいが、サブフレームＳＦ１〜ＳＦ４毎に異ならせても良い。尚、上記実施形態では、各色について１６階調の階調表示を行う場合を例に挙げて説明したが、３２階調、１２８階調、２５６階調等の階調表示を行う場合にも本発明を適用することができる。

以上説明した通り、本実施形態では、消去用走査線ＹＥ１Ｒ〜ＹＥｎＲ、消去用走査線ＹＥ１Ｇ〜ＹＥｎＧ、及び消去用走査線ＹＥ１Ｂ〜ＹＥｎＢを走査するタイミングを調整することによって有機ＥＬ素子２５Ｒ，２５Ｇ，２５Ｂの発光時間を調整し、これにより赤色光、緑色光、及び青色光の輝度比を調整している。このため、有機ＥＬ素子２５Ｒ，２５Ｇ，２５Ｂの特性に相違があったとしても赤色光、緑色光、及び青色光を所定の輝度比にすることができる。

〔第２実施形態〕
次に、本発明の第２実施形態について説明する。本実施形態の有機ＥＬ装置の電気的構成は図１に示す構成とほぼ同様であるが、周辺駆動装置２がデジタルデータ信号ＶＤＲ，ＶＤＧ，ＶＤＢに代えてアナログ画像信号ＶＡＲ，ＶＡＧ，ＶＡＢを生成して表示パネル部３に出力する点が相違する。また、上述した第１実施形態ではデジタルデータ信号ＶＤＲ，ＶＤＧ，ＶＤＢを用いていたため１フレームを複数のサブフレームに分割し、発光させるサブフレームを適宜選択することによって中間調を表現する時分割階調方式を採用していたのに対し、本実施形態ではデジタルデータ信号ＶＤＲ，ＶＤＧ，ＶＤＢに代えてアナログ画像信号ＶＡＲ，ＶＡＧ，ＶＡＢを用いているため、フレーム単位で駆動する点が相違する。

［表示パネル部３］
図８は、本発明の第２実施形態による有機ＥＬ装置が備える表示パネル部の構成を示すブロック図である。尚、図８においては、図２に示す構成と同一の構成又は相当する構成には同一の符号を付してある。図８に示す通り、表示パネル部３の表示パネル１１は、前述した第１実施形態と同様に、行方向に沿って延びるｎ本の書き込み用走査線ＹＷ１〜ＹＷｎと、行方向に沿って延びる３ｎ本の消去用走査線ＹＥ１〜ＹＥｎとを備えている。

また、書き込み用走査線ＹＷ１〜ＹＷｎの各々に対して設けられた行方向に延びるｎ本の閾値記憶用制御線Ｌ１１〜Ｌ１ｎと、同じく書き込み用走査線ＹＷ１〜ＹＷｎの各々に対して設けられたｎ本の発光制御用制御線Ｌ２１〜Ｌ２ｎとを備えている。更に、表示パネル１１は、行方向に直交する列方向に沿って延びる３ｍ本のデータ線Ｘ１〜Ｘ３ｍを備えている。上記の書き込み用走査線ＹＷ１〜ＹＷｎ（消去用走査線ＹＥ１〜ＹＥｎ）とデータ線Ｘ１〜Ｘ３ｍとの交差部に対応する位置には、マトリクス状に複数の画素２０が配列されている。

図９は、本発明の第２実施形態による有機ＥＬ装置が備える表示パネルの左上隅に位置する画素２０の構成を示す回路図である。図９に示す通り、表示パネル１１の左上隅に位置する画素２０は、赤色の光を放射する画素２０Ｒと、発光層から緑色の光を放射する画素２０Ｇと、発光層から青色の光を放射する画素２０Ｂとを有している。尚、表示パネル１１に設けられる他の画素も以下に説明する画素２０Ｒ，２０Ｇ，２０Ｂから構成されている。

第１実施形態と同様に、画素２０Ｒ，２０Ｇ，２０Ｂには、有機ＥＬ素子２５Ｒ，２５Ｇ，２５Ｂがそれぞれ設けられている。また、これらの画素２０Ｒ，２０Ｇ，２０Ｂの各々には、スイッチング用ＴＦＴ２１、保持容量２２、駆動用ＴＦＴ２３、画素電極２４、有機ＥＬ素子２５Ｒ、共通電極２６、及びスイッチング用ＴＦＴ２７が設けられている。更に、本実施形態では、画素２０Ｒ，２０Ｇ，２０Ｂの各々に、保持容量６１、閾値記憶用トランジスタ６２、及び発光制御用トランジスタ６３が設けられている。

保持容量６１は、駆動用ＴＦＴ２３をオン状態にするための閾値電圧を記憶（保持）するためのものである。この保持容量６１は、一方の電極がスイッチング用ＴＦＴ２１、保持容量２２、及び駆動用ＴＦＴ２３の接続点Ｐ１に接続されており、他方の電極が駆動用ＴＦＴ２３のゲート電極に接続されている。閾値記憶用トランジスタ６２は、上記の保持容量６１に駆動用ＴＦＴ２３の閾値電圧を記憶（保持）させるか否かを制御するためのトランジスタである。この閾値記憶用トランジスタ６２は、そのゲート電極が閾値記憶用制御線Ｌ１１に接続されているとともに、ソース電極が保持容量６１と駆動用ＴＦＴ２３のゲート電極との接続点Ｐ２に接続され、ドレイン電極が画素電極２４に接続されている。

また、発光制御用トランジスタ６３は、有機ＥＬ素子２５Ｒ，２５Ｇ，２５Ｂを発光可能状態とするか、又は非発光状態とするかを制御するためのトランジスタである。この発光制御用トランジスタ６３は、そのゲート電極が発光制御用制御線Ｌ２１に接続されているとともに、ソース電極が画素電極２４に接続され、ドレイン電極が有機ＥＬ素子（画素２０Ｒの場合には有機ＥＬ素子２５Ｒ、画素２０Ｇの場合には有機ＥＬ素子２５Ｇ、画素２０Ｂの場合には有機ＥＬ素子２５Ｂ）に接続されている。

図８に戻り、表示パネル部３に設けられる書き込み用走査ドライバ１２は、第１実施形態で説明したシフトレジスタ１２ａと、レベルシフタ１２ｃとから構成されている。レベルシフタ１２ｃの基本的な構成は、第１実施形態で説明したレベルシフタ１２ｂと同様であるが、上述した閾値記憶用制御線Ｌ１１〜Ｌ１ｎを駆動するための閾値記憶制御信号ＶＡＺと、発光制御用制御線Ｌ２１〜Ｌ２ｎを駆動するための発光制御信号ＶＡＺＢとを入力としている点が相違する。また、データドライバ１４は、第１実施形態で説明したシフトレジスタ１４ａと、図３に示す第１ラッチ回路１４ｂ及び第２ラッチ回路１４ｃに代えて設けられた複数のトランジスタ７０とを含んで構成される。尚、消去用走査ドライバ１３は、第１実施形態で説明したものと同一の構成である。

次に、上記構成における有機ＥＬ装置１の動作について説明する。まず、周辺駆動装置２が備えるＣＰＵ（中央処理装置）は、主記憶部５に記憶された画像データを読み出し、主記憶部５を用いて展開処理等の各種処理を行ってグラフィックコントローラ６に出力する。１フレーム分の画像データがグラフィックコントローラ６に入力されると、グラフィックコントローラ６は、各画素２０毎にアナログ画像信号ＶＡＲ，ＶＡＧ，ＶＡＢを作成する。１フレーム分の各画素２０のアナログ画像信号ＶＡＲ，ＶＡＧ，ＶＡＢが作成されると、グラフィックコントローラ６は、これらをＶＲＡＭ９に出力するとともに同期信号をタイミングコントローラ８に出力する。

そして、アナログ画像信号ＶＡＲ，ＶＡＧ，ＶＡＢが、図８に示すデータドライバスタートパルスＳＰＸ、データドライバクロック信号ＣＬＸ、及びデータドライバクロック反転信号ＸＣＬＸとともにデータドライバ１４へ出力される。また、書き込み用走査ドライバスタートパルスＳＰＹＷ、書き込み用走査ドライバクロック信号ＣＬＹＷ、及び書き込み用走査ドライバクロック反転信号ＸＣＬＹＷ、並びに閾値記憶制御信号ＶＡＺ及び発光制御信号ＶＡＺＢが書き込み用走査ドライバ１２へ出力される。更に、赤色消去用走査ドライバスタートパルスＳＰＹＲＥ、緑色消去用走査ドライバスタートパルスＳＰＹＧＥ、及び青色消去用走査ドライバスタートパルスＳＰＹＢＥ、並びに、消去用書き込み用走査ドライバクロック信号ＣＬＹＥ及び消去用走査ドライバクロック反転信号ＸＣＬＹＥが消去用走査ドライバ１３へ出力される。これにより、表示パネル１１の表示が行われる。

図１０は、本発明の第２実施形態において、周辺駆動装置２から表示パネル部３に出力される各信号のタイミングチャートである。図１０に示す通り、本実施形態では各書き込み用走査線ＹＷ１〜ＹＷｎの各々を駆動するにあたって、実際に有機ＥＬ素子２５Ｒ，２５Ｇ，２５Ｂを発光させる発光期間Ｔ３の前に閾値記憶期間Ｔ１と書き込み期間Ｔ２とを設けている。また、発光期間Ｔ３の後には有機ＥＬ素子２５Ｒ，２５Ｇ，２５Ｂを非発光とする（消去する）消去期間Ｔ４（Ｔ４１，Ｔ４２，…）も設けられている。

まず、記憶期間Ｔ１において、書き込み用走査線ＹＷ１に対する書き込み用走査信号ＳＣｗ１がＬレベルとされ、閾値記憶用制御線Ｌ１１に対する閾値記憶用制御信号Ｃ１１がＨレベルとされ、発光制御用制御線Ｌ２１に対する発光制御用信号Ｃ２１がＬレベルとされ、消去用走査線ＹＥ１Ｒ，ＹＥ１Ｇ，ＹＥ１Ｂに対する消去用走査信号ＳＣｅ１Ｒ，ＳＣｅ１Ｇ，ＳＣｅ１Ｂの各々がＨレベルとされる。発光制御用信号Ｃ２１がＬレベルであるため、図９に示す発光制御用トランジスタ６３がオフ状態になって有機ＥＬ装置２５Ｒ，２５Ｇ，２５Ｂからの発光はなされていない。

また、閾値記憶用制御線Ｌ１１に対する閾値記憶用制御信号Ｃ１１がＨレベルとされると、図９に示す閾値記憶用トランジスタ６２がオン状態となり、駆動用ＴＦＴ２３のゲート電極とドレイン電極２４とが導通状態になる。また、消去用走査線ＹＥ１Ｒ，ＹＥ１Ｇ，ＹＥ１Ｂに対する消去用走査信号ＳＣｅ１Ｒ，ＳＣｅ１Ｇ，ＳＣｅ１Ｂの各々がＨレベルとされると、画素２０Ｒ，２０Ｇ，２０Ｂ各々の接続点Ｐ１が電源線Ｌｅと同電位になる。これにより、駆動用ＴＦＴ２３のゲート電極とドレイン電極との間に保持容量６１が並列に接続された状態になり、保持容量６１には駆動用ＴＦＴ２３をオン状態にするための閾値電圧が記憶（保持される）。

記憶期間Ｔ１が経過すると、書き込み期間Ｔ２において、書き込み用走査線ＹＷ１に対する書き込み用走査信号ＳＣｗ１のみがＨレベルとされ、閾値記憶用制御線Ｌ１１に対する閾値記憶用制御信号Ｃ１１、発光制御用制御線Ｌ２１に対する発光制御用信号Ｃ２１、及び消去用走査線ＹＥ１Ｒ，ＹＥ１Ｇ，ＹＥ１Ｂに対する消去用走査信号ＳＣｅ１Ｒ，ＳＣｅ１Ｇ，ＳＣｅ１ＢはＬレベルとされる。これにより、書き込み用走査線ＹＷ１に接続された画素２０（２０Ｒ，２０Ｇ，２０Ｂ）に設けられたスイッチング用ＴＦＴ２１がオン状態になり、そのときのデータ線Ｘ１〜Ｘ３ｍを介したアナログ画像信号ＶＡＲ，ＶＡＧ，ＶＡＢの電位が画素２０Ｒ，２０Ｇ，２０Ｂ各々の保持容量２２にそれぞれ保持される。
書き込み期間Ｔ２が経過すると、発光期間Ｔ３において、発光制御用制御線Ｌ２１に対する発光制御用信号Ｃ２１のみがＨレベルとされ、書き込み用走査線ＹＷ１に対する書き込み用走査信号ＳＣｗ１、閾値記憶用制御線Ｌ１１に対する閾値記憶用制御信号Ｃ１１、及び消去用走査線ＹＥ１Ｒ，ＹＥ１Ｇ，ＹＥ１Ｂに対する消去用走査信号ＳＣｅ１Ｒ，ＳＣｅ１Ｇ，ＳＣｅ１ＢはＬレベルとされる。これにより、各発光制御用トランジスタ６３がオン状態になり、各駆動用ＴＦＴ２３のゲート電極の電位に応じた電流が駆動用ＴＦＴ２３のチャネルを介して流れ、この電流が発光制御用トランジスタ６３を介して有機ＥＬ素子２５Ｒ，２５Ｇ，２５Ｂの各々に流れ、各有機ＥＬ素子２５Ｒ，２５Ｇ，２５Ｂからは流れる電流量に応じた発光輝度が得られる。尚、各有機ＥＬ素子２５Ｒ，２５Ｇ，２５Ｂは同一のタイミングで発光する。

ここで、各駆動用ＴＦＴ２３のゲート電極の電位は各保持容量２２に保持された電位と、各保持容量６１に記憶（保持）された電位とを加算した電位であるため、各駆動用ＴＦＴ２３の閾値電圧にばらつきがあったとしても、各保持容量６１に記憶（保持）された電位によってそのばらつきが補償される。これにより、各有機ＥＬ素子２５Ｒ，２５Ｇ，２５Ｂからは、アナログ画像信号ＶＡＲ，ＶＡＧ，ＶＡＢに応じた発光輝度が得られる。

発光期間Ｔ３が経過すると、消去期間Ｔ４（Ｔ４１）において、書き込み用走査線ＹＷ１に対する書き込み用走査信号ＳＣｗ１及び閾値記憶用制御線Ｌ１１に対する閾値記憶用制御信号Ｃ１１はＬレベル、発光制御用制御線Ｌ２１に対する発光制御用信号Ｃ２１はＨレベルに維持され、消去用走査線ＹＥ１Ｒ，ＹＥ１Ｇ，ＹＥ１Ｂに対する消去用走査信号ＳＣｅ１Ｒ，ＳＣｅ１Ｇ，ＳＣｅ１Ｂのうち、消去用走査線ＹＥ１Ｇに対する消去用走査信号ＳＣｅ１ＧのみがＨレベルとされる。これにより、消去用走査線ＹＥ１Ｇが駆動され、この消去用走査線ＹＥ１Ｇに接続された画素２０Ｇの有機ＥＬ素子２５Ｇは非発光とされる（消去される）。

以上、書き込み用走査線ＹＷ１について説明したが、他の書き込み用走査線ＹＷ２〜Ｙｗｎを駆動する場合も、まず閾値記憶期間Ｔ１において駆動用ＴＦＴ２３の閾値電圧を記憶（保持）し、次に書き込み期間Ｔ２においてアナログ画像信号ＶＡＲ，ＶＡＧ，ＶＡＢの電位を各画素２０Ｒ，２０Ｇ，２０Ｂで保持し、発光期間Ｔ３で各画素２０Ｒ，２０Ｇ，２０Ｂに設けられる有機ＥＬ素子２５Ｒ，２５Ｇ，２５Ｂの各々を発光させ、消去期間Ｔ４で有機ＥＬ素子２５Ｒ，２５Ｇ，２５Ｂを非発光とする（消去する）。

図１１は、本発明の第２実施形態による駆動方法を説明するための図である。図１１に示す通り、本実施形態では、時刻ｔ１００において書き込み用走査線ＹＷ１が選択され、この書き込み用走査線ＹＷ１に接続された画素２０に設けられた有機ＥＬ素子２５Ｒ，２５Ｇ，２５Ｂの発光が同一のタイミングで開始される。尚、有機ＥＬ素子２５Ｒ，２５Ｇ，２５Ｂの発光を開始する前に、上述した閾値記憶期間Ｔ１において駆動用ＴＦＴ２３の閾値電圧を記憶（保持）し、書き込み期間Ｔ２においてアナログ画像信号ＶＡＲ，ＶＡＧ，ＶＡＢの電位を各画素２０Ｒ，２０Ｇ，２０Ｂで保持している。

次に、書き込み用走査線ＹＷ２が選択され、この書き込み用走査線ＹＷ２に接続された画素２０に設けられた有機ＥＬ素子２５Ｒ，２５Ｇ，２５Ｂの発光が同一のタイミングで開始される。以下同様に、書き込み用走査線ＹＷ３〜ＹＷｎが順に選択されて各々の書き込み用走査線ＹＷ３〜ＹＷｎに接続された画素２０に設けられた有機ＥＬ素子２５Ｒ，２５Ｇ，２５Ｂの発光が同一のタイミングで開始される。尚、書き込み用走査線ＹＷ２〜ＹＷｎについても、有機ＥＬ素子２５Ｒ，２５Ｇ，２５Ｂの発光を開始する前に、上述した閾値記憶期間Ｔ１において駆動用ＴＦＴ２３の閾値電圧を記憶（保持）し、書き込み期間Ｔ２においてアナログ画像信号ＶＡＲ，ＶＡＧ，ＶＡＢの電位を各画素２０Ｒ，２０Ｇ，２０Ｂで保持している。

上記の書き込み用走査線ＹＷ３〜ＹＷｎの走査が行われている最中で、時刻ｔ１００から所定時間した時刻ｔ１１０になると、周辺駆動装置２のタイミングコントローラ８から消去用走査ドライバ１３へ、緑色消去用走査ドライバスタートパルスＳＰＹＧＥが消去用書き込み用走査ドライバクロック信号ＣＬＹＥ及び消去用走査ドライバクロック反転信号ＸＣＬＹＥとともに出力される。これらの信号が出力されると、図１１の時刻ｔ１１０において消去用走査線ＹＥ１Ｇが選択され、この消去用走査線ＹＥ１Ｇに接続された画素２０に設けられた有機ＥＬ素子２５Ｇが非発光とされる（消去される）。この期間は上述した消去期間Ｔ４１である。次に、消去用走査線ＹＥ２Ｇが選択され、この消去用走査線ＹＥ２Ｇに接続された画素２０に設けられた有機ＥＬ素子２５Ｇが非発光とされる（消去される）。この期間は図１０に示す消去期間Ｔ４２である。以下同様に、消去用走査線ＹＥ３Ｇ〜ＹＥｎＧが順に選択されて各々の消去用走査線ＹＥ３Ｇ〜ＹＥｎＧに接続された画素２０に設けられた有機ＥＬ素子２５Ｇの発光が順次非発光とされる（消去される）。

また、上記の書き込み用走査線ＹＷ３〜ＹＷｎの走査が行われている最中で、時刻ｔ１００から所定時間した時刻ｔ１２０になると、周辺駆動装置２のタイミングコントローラ８から消去用走査ドライバ１３へ、赤色消去用走査ドライバスタートパルスＳＰＹＲＥが消去用書き込み用走査ドライバクロック信号ＣＬＹＥ及び消去用走査ドライバクロック反転信号ＸＣＬＹＥとともに出力される。これらの信号が出力されると、図１１の時刻ｔ１２０において消去用走査線ＹＥ１Ｒが選択され、この消去用走査線ＹＥ１Ｒに接続された画素２０に設けられた有機ＥＬ素子２５Ｒが非発光とされる（消去される）。次に、消去用走査線ＹＥ２Ｒが選択され、この消去用走査線ＹＥ２Ｒに接続された画素２０に設けられた有機ＥＬ素子２５Ｒが非発光とされる（消去される）。以下同様に、消去用走査線ＹＥ３Ｒ〜ＹＥｎＲが順に選択されて各々の消去用走査線ＹＥ３Ｒ〜ＹＥｎＲに接続された画素２０に設けられた有機ＥＬ素子２５Ｒの発光が順次非発光とされる（消去される）。

尚、上記の書き込み用走査線ＹＷ３〜ＹＷｎの走査が行われている最中で、時刻ｔ１から所定時間した時刻において、周辺駆動装置２のタイミングコントローラ８から消去用走査ドライバ１３へ、青色消去用走査ドライバスタートパルスＳＰＹＢＥを消去用書き込み用走査ドライバクロック信号ＣＬＹＥ及び消去用走査ドライバクロック反転信号ＸＣＬＹＥとともに出力することにより、消去用走査線ＹＥ１Ｂ〜ＹＥｎＢに接続された画素２０に設けられた有機ＥＬ素子２５Ｂを非発光とする（消去する）こともできる。しかしながら、本実施形態では、第１実施形態と同様に、有機ＥＬ素子２５Ｂの発光時間を１フレームの期間と同一にしているため、有機ＥＬ素子２５Ｂを非発光とする（消去する）制御は行ってない。

上記の書き込み用走査線ＹＷｎまでの走査が完了すると１フレーム分の走査が終了し、次のフレームの走査が開始される。尚、図１１に示す例では、第１実施形態と同様に、有機ＥＬ素子２５Ｒ，２５Ｇ，２５Ｂの発光時間の比を０．７５：０．５：１に設定している。本実施形態においても、有機ＥＬ素子２５Ｒ，２５Ｇ，２５Ｂの発光時間は、有機ＥＬ素子２５Ｒ，２５Ｇ，２５Ｂ各々の色座標及び発光効率から求まる輝度比、その輝度を実現するための電流、及び有機ＥＬ素子２５Ｒ，２５Ｇ，２５Ｂ各々の電流−電圧特性（Ｉ−Ｖ特性）により定められるが、有機ＥＬ素子２５Ｒ，２５Ｇ，２５Ｂの発光時間の比は、所定のホワイトバランスが得られるように調整されるのが望ましい。

以上説明した通り、本実施形態においても、消去用走査線ＹＥ１Ｒ〜ＹＥｎＲ、消去用走査線ＹＥ１Ｇ〜ＹＥｎＧ、及び消去用走査線ＹＥ１Ｂ〜ＹＥｎＢを走査するタイミングを調整することによって有機ＥＬ素子２５Ｒ，２５Ｇ，２５Ｂの発光時間を調整し、これにより赤色光、緑色光、及び青色光の輝度比を調整している。このため、有機ＥＬ素子２５Ｒ，２５Ｇ，２５Ｂの特性に相違があったとしても赤色光、緑色光、及び青色光を所定の輝度比にすることができる。

また、アナログ画像信号ＶＡＲ，ＶＡＧ，ＶＡＢを用いているため、各画素２０Ｒ，２０Ｇ，２０Ｂに設けられた駆動用ＴＦＴ２３の特性（閾値電圧）のばらつきがあると、アナログ画像信号ＶＡＲ，ＶＡＧ，ＶＡＢに応じた発光輝度が得られない。本実施形態では、駆動用ＴＦＴ２３の閾値電圧を記憶（保持）する保持容量６１を設けているため、駆動用ＴＦＴ２３の特性ばらつきが解消される。これにより、アナログ画像信号ＶＡＲ，ＶＡＧ，ＶＡＢに応じた発光輝度を得ることができ、ホワイトバランスのばらつきも解消することができる。

以上説明した第１実施形態及び第２実施形態の何れの実施形態においても、周辺駆動装置２から消去用走査ドライバ１３に出力する赤色消去用走査ドライバスタートパルスＳＰＹＲＥ、緑色消去用走査ドライバスタートパルスＳＰＹＧＥ、及び青色消去用走査ドライバスタートパルスＳＰＹＢＥの出力タイミングを調整することにより、有機ＥＬ素子２５Ｒ，２５Ｇ，２５Ｂの発光時間を任意に調整することができる。このため、例えば表示パネル１１に設けられた一部の画素２０Ｒ，２０Ｇ，２０Ｂの各々から発せられる光の輝度をモニタする輝度センサを設け、この輝度センサの検出結果に基づいて有機ＥＬ素子２５Ｒ，２５Ｇ，２５Ｂの発光時間を調整するようにしても良い。或いは、有機ＥＬ素子２５Ｒ，２５Ｇ，２５Ｂ各々の輝度の経時変化を求めて作成したテーブルと、有機ＥＬ装置１の使用時間（累積発光時間）を計時するタイマとを周辺駆動装置２に設けておき、タイマの計時結果からテーブルを参照して有機ＥＬ素子２５Ｒ，２５Ｇ，２５Ｂの発光時間を調整するようにしても良い。これらは補償装置であって、経時的なホワイトバランスの変化を補償することができる。

尚、上記実施形態では、電気光学素子として有機ＥＬ素子２５Ｒ，２５Ｇ，２５Ｂについて具体化したが、無機エレクトロルミネッセンス素子に具体化してもよい。つまり、無機エレクトロルミネッセンス素子からなる無機エレクトロルミネッセンス表示装置に応用してもよい。更に、上記実施形態では、有機ＥＬ素子を用いた例について説明したが、本発明はこれに限定されるものではなく、液晶素子、デジタルマイクロミラーデバイス（ＤＭＤ）、ＦＥＤ（Field Emission Display）やＳＥＤ（Surface-Conductive Electron-Emitter Display）等にも適用可能である。

〔電子機器〕
次に、本発明の電子機器について説明する。本発明の電子機器は、上述した有機ＥＬ装置１を表示部として備えるものであり、具体的には図１２に示すものが挙げられる。図１２は、本発明の電子機器の例を示す図である。図１２（ａ）は、携帯電話の一例を示した斜視図である。図１２（ａ）において、携帯電話１０００は、上述した有機ＥＬ装置１を用いた表示部１００１を備える。図１２（ｂ）は、腕時計型電子機器の一例を示した斜視図である。図１２（ｂ）において、時計１１００は、上述した有機ＥＬ装置１を用いた表示部１１０１を備える。図１２（ｃ）は、ワープロ、パソコン等の携帯型情報処理装置の一例を示した斜視図である。図１２（ｃ）において、情報処理装置１２００は、キーボードなどの入力部１２０２、上述した有機ＥＬ装置１を用いた表示部１２０６、情報処理装置本体（筐体）１２０４を備える。図１２（ａ）〜（ｃ）に示すそれぞれの電子機器は、上述した有機ＥＬ装置１を有した表示部１００１，１１０１，１２０６を備えているので、表示部を構成する有機ＥＬ装置の発光素子の長寿命化が図られたものとなる。

尚、本実施形態の有機ＥＬ装置１は、上記の電子機器以外に、ビューワ、ゲーム機等の携帯情報端末、電子書籍、電子ペーパ等種々の電子機器に適応できる。また、有機ＥＬ装置１は、ビデオカメラ、デジタルカメラ、カーナビゲーション、カーステレオ、運転操作パネル、パーソナルコンピュータ、プリンタ、スキャナ、テレビ、ビデオプレーヤー等種々の電子機器にも適応できる。

本発明の第１実施形態による有機ＥＬ装置の電気的構成を示すブロック図である。 本発明の第１実施形態による有機ＥＬ装置が備える表示パネル部の構成を示すブロック図である。 本発明の第１実施形態による有機ＥＬ装置が備える表示パネルの左上隅に位置する画素２０の構成を示す回路図である。 本発明の第１実施形態において、周辺駆動装置２から表示パネル部３に出力される各信号のタイミングチャートである。 本発明の第１実施形態による駆動方法を説明するための図である。 本発明の第１実施形態の有機ＥＬ装置が備える書き込み用走査ドライバ１２の構成を示す回路図である。 本発明の第１実施形態の有機ＥＬ装置が備えるデータドライバ１４の構成を示す回路図である。 本発明の第２実施形態による有機ＥＬ装置が備える表示パネル部の構成を示すブロック図である。 本発明の第２実施形態による有機ＥＬ装置が備える表示パネルの左上隅に位置する画素２０の構成を示す回路図である。 本発明の第２実施形態において、周辺駆動装置２から表示パネル部３に出力される各信号のタイミングチャートである。 本発明の第２実施形態による駆動方法を説明するための図である。 本発明の電子機器の例を示す図である。

符号の説明

１……有機ＥＬ装置
２……周辺駆動装置（駆動装置）
２０……画素
２３……駆動用ＴＦＴ（駆動素子）
２５Ｒ……有機ＥＬ素子（赤色発光素子）
２５Ｇ……有機ＥＬ素子（緑色発光素子）
２５Ｂ……有機ＥＬ素子（青色発光素子）
６１……保持容量（記憶素子）
Ｌ１１〜Ｌ１ｎ……閾値記憶用制御線（第１制御線）
Ｌ２１〜Ｌ２ｎ……発光制御用制御線（第２制御線）
ＳＦ１〜ＳＦ４……サブフレーム
Ｘ１〜Ｘ３ｍ……データ線
ＹＷ１〜ＹＷｎ……書き込み用走査線（書込用走査線）
ＹＥ１〜ＹＥｎ……消去用走査線

Claims (14)

1. 赤色光を発する赤色発光素子、緑色光を発する緑色発光素子、及び青色光を発する青色発光素子を有する画素を複数備える有機ＥＬ装置において、
   前記画素に設けられる前記赤色発光素子、前記緑色発光素子、及び前記青色発光素子の各々の発光時間を調整して前記赤色光、前記緑色光、及び前記青色光の輝度比を調整する駆動装置を備えることを特徴とする有機ＥＬ装置。
2. 前記駆動装置は、所定のホワイトバランスが得られるように前記赤色光、前記緑色光、及び前記青色光の輝度比を調整することを特徴とする請求項１記載の有機ＥＬ装置。
3. 前記駆動装置は、前記画素に設けられる前記赤色発光素子、前記緑色発光素子、及び前記青色発光素子の各々を同一の発光開始タイミングで発光させ、前記画素に設けられる前記赤色発光素子、前記緑色発光素子、及び前記青色発光素子の各々を非発光とする非発光開始タイミングを異ならせることにより前記赤色光、前記緑色光、及び前記青色光の輝度比を調整することを特徴とする請求項１又は請求項２記載の有機ＥＬ装置。
4. 前記複数の画素のうちの所定数の画素を単位として設けられた複数の書込用走査線と、
   前記画素の前記赤色発光素子、前記緑色発光素子、及び前記青色発光素子毎に前記書込用走査線に対応して設けられた複数の消去用走査線と、
   前記書込用走査線が設けられる単位の前記所定数の画素に含まれる前記赤色発光素子、前記緑色発光素子、及び前記青色発光素子毎に設けられ、前記書込用走査線及び前記消去用走査線に対して直交する方向に延びる複数のデータ線とを備え、
   前記駆動装置は、前記書込用走査線を介して前記画素に設けられる前記赤色発光素子、前記緑色発光素子、及び前記青色発光素子の各々を発光させ、前記消去用走査線を介して前記画素に設けられる前記赤色発光素子、前記緑色発光素子、及び前記青色発光素子の各々を非発光とすることを特徴とする請求項３記載の有機ＥＬ装置。
5. 前記駆動装置は、前記データ線に供給する画像信号により表現される階調数に応じて１フレームを複数のサブフレームに分割し、当該サブフレームの各々において前記赤色発光素子、前記緑色発光素子、及び前記青色発光素子の各々の発光・非発光を制御することを特徴とすることを特徴とする請求項４記載の有機ＥＬ装置。
6. 前記駆動装置は、前記サブフレーム内における前記赤色発光素子、前記緑色発光素子、及び前記青色発光素子の各々の発光時間が所定の時間比となるよう制御することを特徴とする請求項５記載の有機ＥＬ装置。
7. 前記画素の各々は、前記書込用走査線及び前記データ線からの信号に基づいて前記赤色発光素子、前記緑色発光素子、及び前記青色発光素子をそれぞれ駆動する駆動素子と、
   前記駆動素子の特性を記憶する記憶素子と
   を備えていることを特徴とする請求項４記載の有機ＥＬ装置。
8. 前記書込用走査線に対応して、前記駆動素子の特性を前記記憶素子に記憶させるか否かを制御する第１制御用線を備えることを特徴とする請求項７記載の有機ＥＬ装置。
9. 前記書込用走査線に対応して、前記記憶素子の記憶内容に従って前記特性が補正された前記駆動素子を用いて前記赤色発光素子、前記緑色発光素子、及び前記青色発光素子をそれぞれ駆動するか否かを制御する第２制御用線を備えることを特徴とする請求項８記載の有機ＥＬ装置。
10. 前記駆動装置は、前記画素に設けられる前記赤色発光素子から発せられる前記赤色光、前記緑色発光素子から発せられる前記緑色光、及び前記青色発光素子から発せられる前記青色光の輝度の経時変化を補償することを特徴とする請求項１から請求項９の何れか一項に記載の有機ＥＬ装置。
11. 赤色光を発する赤色発光素子、緑色光を発する緑色発光素子、及び青色光を発する青色発光素子を有する画素を複数備える有機ＥＬ装置の駆動方法において、
    前記画素に設けられる前記赤色発光素子、前記緑色発光素子、及び前記青色発光素子の各々の発光時間を調整して前記赤色光、前記緑色光、及び前記青色光の輝度比を調整することを特徴とする有機ＥＬ装置の駆動方法。
12. 所定のホワイトバランスが得られるように前記赤色光、前記緑色光、及び前記青色光の輝度比を調整することを特徴とする請求項１１記載の有機ＥＬ装置の駆動方法。
13. 前記画素に設けられる前記赤色発光素子、前記緑色発光素子、及び前記青色発光素子の各々を同一の発光開始タイミングで発光させ、前記画素に設けられる前記赤色発光素子、前記緑色発光素子、及び前記青色発光素子の各々を非発光とする非発光開始タイミングを異ならせることにより前記赤色光、前記緑色光、及び前記青色光の輝度比を調整することを特徴とする請求項１１又は請求項１２記載の有機ＥＬ装置の駆動方法。
14. 請求項１から請求項１０の何れか一項に記載の有機ＥＬ装置を備えたことを特徴とする電子機器。
    

Images