JP2001312245A

JP2001312245A - Ｅｌ表示装置の駆動回路

Info

Publication number: JP2001312245A
Application number: JP2000133718A
Authority: JP
Inventors: Atsushi Kiyohara; 篤喜代原
Original assignee: Sharp Corp
Current assignee: Sharp Corp
Priority date: 2000-05-02
Filing date: 2000-05-02
Publication date: 2001-11-09

Abstract

(57)【要約】【課題】駆動電圧を正および負の両極性で対称にし
て、負荷に応じて表示を均一にする補正を行う。【解決手段】ＥＬ表示パネル３０のデータ電極３９
は、データ側駆動ＩＣ３１で表示データの階調に応じた
電圧を、正および負の極性で印加して駆動する。走査電
極４０は、走査側駆動ＩＣ３２で、正および負で絶対値
が等しい書込み電圧で駆動する。データ演算回路５０
は、表示データを１ライン分演算し、負荷が大きいとき
には書込み電圧の電圧波形が直ちに立上がり、負荷が小
さいときには書込み電圧の電圧波形が遅れて立上がるよ
うなパルス幅制御信号をパルス幅制御回路５１に与え
る。正電圧供給回路４１および負電圧供給回路４２は、
パルス幅制御回路５１によって制御される変調電圧を発
生するので、走査電極４２は負荷に応じてパルス幅が制
御された変調電圧波形が印加され、負荷に応じた輝度の
均一化のための補正を行うことができる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、ＥＬ表示パネルを
用いて画像の階調表示を行うＥＬ表示装置の駆動回路に
関する。

【０００２】

【従来の技術】図９は、ＥＬ表示装置に用いるＥＬ素子
の基本的構成を示す。このＥＬ素子は、ガラス基板１等
の上に帯状の電極２を第１の電極群として平行に配列
し、この上に誘電物質３を積層し、さらにその上に無機
のＥＬ層４を積層し、さらにその上に誘電物質５を積層
して３層構造を形成している。誘電物質５の上には、第
１の電極群である帯状の電極２と直交する方向に延びる
帯状の電極６を第２の電極群として平行に配列する。

【０００３】図１０は、図９に示すような基本構造を有
するＥＬ素子の印加電圧−輝度特性の一例を示す。印加
電圧が約１８０Ｖの発光開始電圧に達するまでは、ＥＬ
層４は全く発光しない。印加電圧が発光開始電圧を超え
て大きくなると、ＥＬ層４からの輝度は高くなり、約２
３０Ｖの発光電圧に達すると充分な輝度が得られる。発
光開始電圧や充分な輝度が得られる発光電圧は、ＥＬ素
子のＥＬ層４に使用する材料などによって異なるけれど
も、ＥＬ素子は、一般に２００Ｖ程度の比較的高電圧に
よって駆動する必要がある。

【０００４】ＥＬ表示装置の表示パネルでは、ＥＬ素子
の第１の電極群である帯状の電極２がデータ側電極とさ
れ、インジウム錫酸化物（ＩＴＯ）などの透明導電材料
で形成される。第２の電極群である帯状の電極６は、背
面電極として走査側電極となる。データ側電極と走査側
電極との各交差部はそれぞれ絵素となる。したがって、
表示パネルには絵素がマトリクス状に配列されているこ
とになる。

【０００５】図１１は、ＥＬ素子を用いた表示装置とし
て、特公平６−３４１５２号公報に開示されている駆動
回路の構成を簡略化して示す。図９に示すような基本構
造を有するＥＬ表示パネル１０に対して、透明な帯状の
電極２側をデータ側として駆動する半導体集積回路が、
データ側駆動ＩＣ１１として設けられる。背面電極とな
る帯状の電極６側を走査側として駆動するために、走査
側駆動ＩＣ１２が設けられる。データ側駆動ＩＣ１１内
には、シフトレジスタ・ラッチ１３と、プルアップ素子
１４およびプルダウン素子１５が含まれる。走査側駆動
ＩＣ１２内にも、シフトレジスタ・ラッチ１６と、プル
アップ素子１７およびプルダウン素子１８が含まれる。
データ側駆動ＩＣ１１のプルアップ素子１４およびプル
ダウン素子１５は、出力回路を構成し、ＥＬ表示パネル
１０のデータ電極１９を駆動する。走査側駆動ＩＣ１２
内のプルアップ素子１７およびプルダウン素子１８は、
走査電極２０を駆動する駆動回路を構成する。

【０００６】データ側駆動ＩＣ１１の各プルアップ素子
１４の出力側電極の一方は、共通接続されて正の極性の
電圧ＶＭが与えられる。プルダウン素子１５の出力側の
一方の電極も共通接続され、接地されてＧＮＤ電位とな
る。１組のプルアップ素子１４およびプルダウン素子１
５の出力側の他方は、共通接続されて、各データ電極１
９に接続される。データ電極１９は、たとえばｎ本配列
され、Ｘ１，Ｘ２，Ｘ３，…，Ｘｎとして、それぞれプ
ルアップ素子１４またはプルダウン素子１５によって駆
動される。データ側では、表示データに従って充電用お
よび放電用の出力素子を動作させて変調駆動を行う。走
査側では、Ｎチャネルのトランジスタや電界効果トラン
ジスタ（ＦＥＴ）とＰチャネルのトランジスタやＦＥＴ
等を用いて、いわゆるフィールド反転駆動を行う。ＥＬ
層４に対しては対称性のよい交流パルスを印加し、信頼
性の高い表示を実現する。

【０００７】図１２は、図１１に示す駆動回路の構成
で、Ｘ１のデータ電極１９とＹ１の走査電極２０との交
点（Ｘ１，Ｙ１）のＥＬ素子を発光させ、Ｘ２のデータ
電極１９とＹ１の走査電極２０との交点（Ｘ２，Ｙ１）
を非発光とする場合の駆動方法を示す。なお、ここで用
いるＶＭ，ＶＷの電圧は、ＥＬ素子の特性に合わせて、
次に示すような範囲として規定する。

【０００８】ＶＭは、ＥＬ素子の発光・非発光を制御
するための電圧であり、発光開始電圧よりも低い電圧で
予め定められる任意の値とする。ＶＷは、のＶＭに
加算した場合にＥＬ素子の発光開始電圧を超えて充分な
発光強度が得られる範囲で、任意の値とする。

【０００９】図１２に示す駆動方法で、第１のフレーム
に対しては、まずデータ側駆動ＩＣ１１に順番に表示デ
ータ（Ｄａｔａ）とクロック（Ｃｋ_d）が入力され、シ
フトレジスタ・ラッチ１３の動作によって、指定された
データ電極１９の位置まで転送した後、ラッチストロー
ブ（ＬＳ）に従ってデータを一旦ラッチする。走査側駆
動ＩＣ１２に接続される走査電極２０はフローティング
電位に保っておき、ラッチされたデータに基づき、発光
させるＥＬ素子を含むＸ１や他のデータ電極は、プルダ
ウン素子１５をＯＮとしてＧＮＤ電位とし、非発光のＥ
Ｌ素子を含むＸ２や他のデータ電極は、プルアップ素子
１４をＯＮ状態として、＋ＶＭまで充電を行う。

【００１０】次に、選択された走査電極２０として、た
とえばＹ１に接続された駆動素子が正電圧供給回路２１
から端子Ｐｄ１を経て供給される電圧＋（ＶＷ＋ＶＭ）
を、プルアップ素子１７を用いてＹ１の走査電極２０へ
接続することによって、Ｙ１の走査電極２０の電位を＋
（ＶＷ＋ＶＭ）に持上げる。この結果、Ｘ１のデータ電
極１９とＹ１の走査電極２０との交点（Ｘ１，Ｙ１）の
ＥＬ素子には、発光するのに充分な電圧である＋（ＶＷ
＋ＶＭ）が印加されるので発光し、Ｘ２のデータ電極１
９とＹ１の走査電極２０との交点（Ｘ２，Ｙ１）には発
光するには不充分な＋ＶＷの電圧が印加されるので非発
光となる。次に、全部のデータ電極Ｘ１〜Ｘｎに接続さ
れるデータ側駆動素子を、ＧＮＤ電位に放電させ、端子
Ｐｄ２によってＹ１の走査電極２０をＧＮＤ電位に放電
させて、選択されたＹ１の走査電極２０に関する駆動が
終了する。同様の駆動を、Ｙ２からＹｍまで、線順次に
繰り返すことによって、第１のフレームの駆動を完了す
る。

【００１１】第２のフレームでは、第１のフレームと同
様に、データ側駆動ＩＣ１１に順番に表示データ（Ｄａ
ｔａ）とクロック（Ｃｋ_d）が入力され、シフトレジス
タ・ラッチ１３を用いて指定の位置に転送したあとに、
ラッチストローブ（ＬＳ）によって表示データを一旦ラ
ッチする。走査側駆動ＩＣ１２に接続される走査電極２
０はフローティング電位に保っておき、ラッチされた表
示データに基づいて、発光させるＥＬ素子を含むＸ１な
どのデータ電極１９は、プルアップ素子１４をＯＮ状態
として、接続されているデータ電極１９を＋ＶＭまで充
電する。非発光のＥＬ素子を含むＸ２等のデータ電極１
９は、プルダウン素子１５をＯＮ状態として、ＧＮＤ電
位とする。

【００１２】次に、選択された走査電極であるＹ１に接
続された駆動素子は、負電圧供給回路２２から端子Ｎｄ
１を介して供給される電圧−（ＶＷ）をプルダウン素子
１８を用いてＹ１の走査電極２０へ出力することによっ
て、Ｙ１の走査電極２０の電位を−（ＶＷ）に持上げ
る。

【００１３】この結果、Ｘ１のデータ電極１９とＹ１の
走査電極２０との交点（Ｘ１，Ｙ１）のＥＬ素子に、発
光するのに充分な電圧である−（ＶＷ＋ＶＭ）が印加さ
れて発光し、Ｘ２のデータ電極１９とＹ１の走査電極２
０との交点（Ｘ２，Ｙ１）には発光するには不充分な−
ＶＷが印加されるので非発光となる。

【００１４】次に、全部のデータ電極Ｘ１〜Ｘｎに接続
されるデータ側駆動素子をＧＮＤ電位に放電させ、端子
Ｎｄ２によってＹ１の走査電極２０をＧＮＤ電位に放電
させることによって、選択されたＹ１の走査電極２０の
駆動が終了する。同様の駆動を、Ｙ２からＹｍまで線順
次に繰り返すことによって、第２のフレームの駆動を完
了する。

【００１５】以上のような第１のフレームの駆動と、第
２のフレームの駆動とを、順次繰り返すことによって、
ＥＬ素子に正と負との交流パルスを印加し、任意の表示
を行わせることができる。

【００１６】特許第２６１９００１号の特許公報には、
階調データに応じて変調電圧を可変させ、または変調電
圧の印加時間の調整等によって、階調表示を行わせる場
合、発光絵素数および階調度によって生じる輝度変化を
補正する方法が開示されている。この先行技術では、階
調表示データによって発光負荷の総和を求め、データ電
極に与える変調電圧を可変にしている。

【００１７】図１３は、特許第２６１９００１の特許公
報に開示されている階調表示の際の駆動波形を示す。こ
の先行技術では、各絵素の階調データに応じてコンデン
サに充電していく時間を定め、よって、発光絵素が多
く、明るい階調度を表示させるほどコンデンサへの充電
が多くなり、書込み電圧も高くなるため、負荷の増加に
合わせて輝度の補正を行うことができる。

【００１８】

【発明が解決しようとする課題】前述のような階調表示
における補正は、各走査側電極の発光絵素数および階調
度に応じて、出力素子のＯＮ抵抗、あるいは電極の配線
抵抗等に影響されて、発光絵素に印加される電圧が変化
するのを補正するために行われる。この補正は、正極性
または負極性の書込み電圧の増減によって行っている。
このため、印加電圧の対称性が損なわれる可能性があ
る。補正によって印加電圧の対称性が損なわれると、長
時間駆動した後では、図１０に示すような印加電圧−輝
度特定に変化が生じ、表示品位の低下を引起こすため
に、長期信頼性の観点からは望ましい補正とは言えな
い。

【００１９】本発明の目的は、印加する電圧を正および
負の極性で対称にすることができるＥＬ表示装置の駆動
回路を提供することである。

【００２０】

【課題を解決するための手段】本発明は、ＥＬ発光層を
互いに交差する方向に配列した第１電極群および第２電
極群の間に挟んで形成するＥＬ表示装置を、交差部を絵
素として画像の階調表示を行うようにパルス波形で駆動
する回路であって、第１電極群の各電極にそれぞれ接続
される出力端子を備え、正または負の変調電圧を第１電
極群の各電極に印加可能な第１駆動回路と、第２電極群
の各電極にそれぞれ接続される出力端子を備え、正また
は負の書込み電圧の印加と、接地電位またはフローティ
ング電位とに、第２電極群を切換え可能な第２駆動回路
と、各絵素の階調レベルを表す表示データを、第２電極
群の配列方向のライン毎に演算し、その演算結果に応じ
て、該ライン上に配列される各絵素に印加される電圧波
形のパルス幅を変化させる補正回路とを含むことを特徴
とするＥＬ表示装置の駆動回路である。

【００２１】本発明に従えば、ＥＬ発光層を挟んで互い
に交差する方向に配列される第１電極群と第２電極群と
を、第１駆動回路と第２駆動回路とでそれぞれ駆動す
る。第１電極群の各電極は、第１駆動回路から、正また
は負の変調電圧を印加して駆動される。第２電極群の各
電極は、第２駆動回路から、正または負の書込み電圧の
印加と、接地電位またはフローティング電位とに切換え
られる。第１駆動回路および第２駆動回路から絵素上印
加される電圧は、正または負で絶対値は等しくなるの
で、正および負の極性での電圧の対称性を保つことがで
きる。補正回路は、第２電極群の配列方向のライン毎に
各絵素の階調レベルを示す表示データを演算し、その演
算結果に応じて該ライン上に配列される各絵素に印加さ
れる電圧波形のパルス幅を変化させるので、同一の階調
レベルでも絵素数が多いときにはパルス幅を大きくし、
絵素数が少ないときにはパルス幅を小さくすることによ
って、発光絵素が増減しても均一な輝度での表示を行う
ことができる。

【００２２】また本発明で前記補正回路は、前記第１駆
動回路からの変調電圧または前記第２駆動回路からの書
込み電圧のうちの少なくとも一方の電圧波形のパルス幅
を変化させることを特徴とする。

【００２３】本発明に従えば、第１駆動回路からの変調
電圧または第２駆動回路からの書込み電圧のうちの少な
くとも一方の電圧波形のパルス幅を変化させるので、各
絵素にかかる電圧波形のパルス幅も変化し、負荷の増減
に応じた輝度の均一化のための補正を行うことができ
る。

【００２４】また本発明で前記補正回路は、前記第１駆
動回路からの変調電圧と前記第２駆動回路からの書込み
電圧との間の相対的なタイミングを変化させることを特
徴とする。

【００２５】本発明に従えば、補正回路は、第１駆動回
路からの変調電圧と第２駆動回路からの書込み電圧との
間の相対的なタイミングを変化させるので、変調電圧と
書込み電圧との電圧波形が時間的に重なって各絵素に印
加される部分の時間が変化し、各絵素を駆動する電圧波
形のパルス幅の変化と同等になり、負荷に応じた輝度の
均一化のための補正を行うことができる。

【００２６】また本発明で前記補正回路は、前記ライン
上に配列される各絵素に印加される電圧波形のパルス幅
の変化を、正および負の極性で等しく行うことを特徴と
する。

【００２７】本発明に従えば、補正回路が変化させる各
絵素に印加される電圧波形のパルス幅の変化を正および
負の極性で等しくするので、各絵素を正および負の両極
性で電圧ばかりではなく時間も同等に対称的に駆動し、
長期信頼性を高めることができる。

【００２８】また本発明で、前記補正回路は、階調デー
タの全部または一部の演算、および演算結果の全部また
は一部のデータにより絵素に印加される電圧波形のパル
ス幅の変化を行うことを特徴とする。

【００２９】本発明に従えば、補正回路は階調データの
全部または一部の演算、および演算結果の一部により、
絵素に印加される電圧波形のパルス幅の変化を行うこと
により簡略化することができる。

【００３０】

【発明の実施の形態】図１は、本発明の実施の一形態と
しての駆動回路２９の概略的な電気的構成を示す。本実
施形態の駆動回路２９も図１１の駆動回路で同一の名称
を有する部分と対応するデータ側駆動ＩＣ３１、走査側
駆動ＩＣ３２、シフトレジスタ・ラッチ３３、プルアッ
プ素子３４、プルダウン素子３５、シフトレジスタ・ラ
ッチ３６、プルアップ素子３７およびプルダウン素子３
８を有する。また、ＥＬ表示パネル３０は、第１電極群
としてＸ１〜Ｘｎまでのデータ電極３９と、第２電極群
としてＹ１〜Ｙｍまでの走査電極４０とを有する。ま
た、正電圧供給回路４１および負電圧供給回路４２も備
えられる。なお、データ側駆動ＩＣ３１は、ダブルウェ
ル構造で、表示データに応じてデータ電極３９に充電す
る変調電圧を正または負に切替えることができる。本実
施形態では、階調表示の際の補正を行うために、データ
演算回路５０とパルス幅制御回路５１とを備えている。
表示データは、Ｄａｔａ１とＤａｔａ２との２ビットで
表され、４段階の輝度で階調表示が行われる。入力信号
Ｄａｔａ１およびＤａｔａ２と階調レベルの関係を、次
の表１に示す。

【００３１】

【表１】

【００３２】また、ＶＭ，ＶＷの電圧は、次のような範
囲で規定する。ＶＭは、ＥＬ素子の発光と非発光とを制
御するための電圧であり、数Ｖから、発光開始電圧より
低い数１０Ｖまでの間の電圧で、任意の値を設定可能で
ある。ＶＷは、ＥＬ素子の発光開始電圧を基準に、その
上下数１０Ｖの範囲内で任意に設定される電圧とする。

【００３３】図２は、本実施形態の駆動回路２９による
ＥＬ表示パネル３０に対する駆動波形を示す。第１のフ
レームでは、まずデータ側駆動ＩＣ３１に順番に表示デ
ータ（Ｄａｔａ）とクロック（Ｃｋ_D）が入力され、シ
フトレジスタ・ラッチ３３を用いて、指定のデータ電極
の位置まで転送した後に、表示データを一旦ラッチスト
ローブ（ＬＳ）でシフトレジスタ・ラッチ３３にラッチ
させる。なお、表示データ、クロックおよびラッチスト
ローブは、データ演算回路５０を介してデータ側駆動Ｉ
Ｃ３１に与えられる。

【００３４】走査側駆動ＩＣ３２に接続されるＹ１〜Ｙ
ｍの走査電極４０はフローティング電位に保っておき、
ラッチされた表示データに基づき、発光させるＥＬ素子
を含むＸ１等のデータ電極３９は、プルダウン素子３５
をＯＮとして、階調レベルに応じてＬ３なら−１／２Ｖ
Ｍ、Ｌ２なら−１／２ＶＭ＋Ｖ１、Ｌ１なら−１／２Ｖ
Ｍ＋Ｖ２とする。非発光のＥＬ素子を含むＸ２等のデー
タ電極は、プルアップ素子３４をＯＮとして、＋１／２
ＶＭまで充電を行う。Ｖ１とＶ２との関係は、Ｖ１＜Ｖ
２とし、 −１／２ＶＭ＜−１／２ＶＭ＋Ｖ１＜−１／２ＶＭ＋Ｖ
２＜＋１／２ＶＭとする。

【００３５】次に、走査電極４０で選択されたＹ１に接
続される駆動素子は、正電圧供給回路４１の端子ＰＤ１
から供給される電圧＋（ＶＷ＋１／２ＶＭ）を、プルア
ップ素子３７を用いてＹ１の走査電極４０に出力するこ
とによって、Ｙ１の走査電極４０の電位を＋（ＶＷ＋１
／２ＶＭ）に持上げる。この結果、Ｘ１のデータ電極３
９とＹ１の走査電極４０との交点（Ｘ１，Ｙ１）のＥＬ
素子に、発光するのに充分な電圧が印加されて発光し、
Ｙ２のデータ電極３９とＹ１の走査電極４０との交点
（Ｘ２，Ｙ１）には発光するには不充分な＋ＶＷの電圧
が印加されるので、非発光となる。

【００３６】このときの発光するに充分な電圧とは、階調レベルＬ３では−（ＶＷ＋ＶＭ）階調レベルＬ２では−（ＶＷ＋ＶＭ−Ｖ１）階調レベルＬ１では−（ＶＷ＋ＶＭ−Ｖ２）となる。次に、ＰＤ２の端子からＹ１の走査電極４０を
ＧＮＤ電位に放電させることによって、選択されたＹ１
の走査電極４０に対する駆動を終了する。同様の駆動
を、Ｙ２からＹｍの走査電極まで線順次に繰返すことに
よって、第１のフレームについての駆動を完了する。

【００３７】第２のフレームでは、第１のフレームと同
様に、データ側駆動ＩＣ３１に順番に表示データ（Ｄａ
ｔａ）とクロック（Ｃｋ_D）が入力され、シフトレジス
タ・ラッチ３３を用いて、指定のデータ電極４０の位置
まで転送した後に、表示データをラッチストローブ（Ｌ
Ｓ）で一旦シフトレジスタ・ラッチ３３にラッチさせ
る。走査側駆動ＩＣ３２に接続されるＹ１〜Ｙｍの走査
側電極４０はフローティング電位に保っておき、ラッチ
された表示データに基づき、発光させるＥＬ素子を含む
Ｘ１等のデータ電極３９は、プルアップ素子３４をＯＮ
として、階調レベルに応じてＬ３ならば＋１／２ＶＭ、
Ｌ２ならば＋１／２ＶＭ−Ｖ１、Ｌ１ならば＋１／２Ｖ
Ｍ−Ｖ２まで充電を行う。非発光のＥＬ素子を含むＸ２
等のデータ電極３９は、プルダウン素子３３をＯＮ状態
として、−１／２ＶＭの電位とする。

【００３８】Ｖ１およびＶ２の電圧は、第１のフレーム
と同一電圧で、Ｖ１＜Ｖ２として、＋１／２ＶＭ＞＋１
／２ＶＭ−Ｖ１＞＋１／２ＶＭ−Ｖ２＞−１／２ＶＭと
する。

【００３９】次に、選択されたＹ１の走査電極４０に接
続された駆動素子から、正電圧供給回路４１の端子ＰＤ
１から供給される電圧＋（ＶＷ＋１／２ＶＭ）をプルア
ップ素子３７を用いてＹ１の走査電極４０へ出力するこ
とによって、Ｙ１の走査電極４０の電位を＋（ＶＷ＋１
／２ＶＭ）に持上げる。この結果、Ｘ１のデータ電極３
９とＹ１の走査電極４０との交点（Ｘ１，Ｙ１）のＥＬ
素子に、発光するのに充分な電圧が印加されて発光し、
Ｘ２のデータ電極３９とＹ１の走査電極４０との交点
（Ｘ２，Ｙ１）には発光するには不充分な電圧＋（Ｖ
Ｗ）が印加されるので非発光となる。このときの発光す
るのに充分な電圧とは、階調レベルＬ３では−（ＶＷ＋ＶＭ）階調レベルＬ２では−（ＶＷ＋ＶＭ−Ｖ１）階調レベルＬ１では−（ＶＷ＋ＶＭ−Ｖ２）となる。次に、端子ＰＤ２からＹ１の走査電極４０をＧ
ＮＤ電位に放電することによって、選択されたＹ１の走
査電極４０の駆動を終了する。同様の駆動を、Ｙ２から
Ｙｍまでの走査電極４０に対し線順次に繰返すことによ
って、第１のフレームの駆動を完了する。

【００４０】第２のフレームでは、第１のフレームと同
様に、データ側駆動ＩＣ３１に順番に表示データ（Ｄａ
ｔａ）とクロック（Ｃｋ_D）が入力され、シフトレジス
タ・ラッチ３３を用いて、指定のデータ電極の位置まで
転送した後に、表示データを一旦ラッチストローブ（Ｌ
Ｓ）によってラッチさせる。走査側駆動ＩＣ３２に接続
されるＹ１〜Ｙｍの走査電極４０はフローティング電位
に保っておき、シフトレジスタ・ラッチ３３にラッチさ
れた表示データに基づき、発光させるＥＬ素子を含むＸ
１等のデータ電極３９は、プルアップ素子３４をＯＮ状
態として、階調レベルに応じてＬ３ならば＋１／２Ｖ
Ｍ、Ｌ２ならば＋１／２ＶＭ−Ｖ１、Ｌ１ならば＋１／
２ＶＭ−Ｖ２までそれぞれ充電を行い、非発光のＥＬ素
子を含むＸ２等のデータ電極は、プルダウン素子３４を
ＯＮ状態にして−１／２ＶＭの電位とする。Ｖ１および
Ｖ２は第１のフレームの際と同一電圧で、Ｖ１＜Ｖ２と
なり、＋１／２ＶＭ＞＋１／２ＶＭ−Ｖ１＞＋１／２ＶＭ−Ｖ
２＞−１／２ＶＭとする。

【００４１】次に、選択されたＹ１の走査電極４０に接
続される駆動素子は、負電圧供給回路４２の端子ＮＤ１
から供給される電圧−（ＶＷ＋１／２ＶＭ）をプルダウ
ン素子３８を用いてＹ１の走査電極４０へ出力すること
によって、Ｙ１の走査電極４０の電位を−（ＶＷ＋１／
２ＶＭ）に持上げる。この結果、Ｘ１のデータ電極３９
とＹ１の走査電極４０との交点（Ｘ１，Ｙ１）のＥＬ素
子に、発光するのに充分な電圧が印加されて発光し、Ｘ
２のデータ電極３９とＹ１の走査電極４０との交点（Ｘ
２，Ｙ１）のＥＬ素子には、発光するには不充分な−Ｖ
Ｗの電圧が印加されるので非発光となる。このときの発
光するのに充分な電圧とは、階調レベルＬ３では＋（ＶＷ＋ＶＭ）階調レベルＬ２では＋（ＶＷ＋ＶＭ−Ｖ１）階調レベルＬ１では＋（ＶＷ＋ＶＭ−Ｖ２）となる。次に、端子ＮＤ２によってＹ１の走査電極４０
をＧＮＤ電位に放電し、選択されたＹ１の走査電極に対
する駆動が終了する。同様の駆動を、Ｙ２からＹｍまで
の走査電極４０に対して線順次に繰返すことによって、
第２のフレームの駆動を完了する。以上のような第１の
フレームの駆動と第２のフレームの駆動とを順次繰返す
ことによって、ＥＬ素子に正および負の交流パルスを交
互に印加し、任意の表示を行わせることができる。

【００４２】次に、図１の駆動回路２９を用いる本発明
の補正方法について説明する。まずデータ側駆動ＩＣ３
１に入力される信号のうち、データ信号（Ｄａｔａ１，
Ｄａｔａ２）、ラッチストローブ信号（ＬＳ）およびデ
ータ転送クロック（Ｃｋ_D）をデータ演算回路５０に入
力し、Ｄａｔａ１，Ｄａｔａ２の信号を加算する。ラッ
チストローブ（ＬＳ）の信号によって加算結果を出力
し、データ演算回路５０の初期化を行うことによって、
１ライン分の加算結果を得ることができる。加算結果の
上位数ビットを取出して反転させ、データ転送クロック
（Ｃｋ_D）またはこのクロックを分周した結果得られる
クロックによってカウントして、一致したときに“Ｈｉ
ｇｈ”出力となるパルス幅制御信号を生成させる。パル
ス幅制御信号とクロックとをパルス幅制御回路５１に送
り、書込み電圧の立上がりに同期させる。パルス幅制御
回路５１は、図２に点線で示すように、パルス幅制御信
号の出力が“Ｈｉｇｈ”となったときに書込み電圧の立
上がりを開始して、書込み電圧のパルス幅を可変させ
る。

【００４３】図３は、たとえば１ラインを６４０絵素で
構成するＥＬ表示装置での表示例を示す。各ラインを同
様に駆動すると、ラインＡ，Ｂ上のポイントα，βで
は、図４に示すように、同一の階調レベルＬ１でも電圧
が異なってしまう。図５は、本実施形態での補正動作を
示す。ラインＡは、全絵素がＬ３の階調レベルで発光し
ており、加算結果は“１１１１０００００００”とな
る。上位４ビットは“１１１１”となる。この加算結果
を反転すると“００００”となり、１クロック目が“Ｈ
ｉｇｈ”となるパルス幅制御信号が出力される。書込み
電圧はこのパルス幅制御信号によって絵素への印加を開
始するため、書込み電圧のパルス幅を狭める調整は行わ
れない。

【００４４】また、図３に示すラインＢのように、１ラ
インのうち３２０絵素が非発光で、残りの３２０絵素が
Ｌ１の階調レベルで発光している場合の加算結果は、
“００１０１００００００”となり、上位４ビットは
“００１０”となる。この加算結果の反転は、“１１０
１”となり、１４クロック目が“Ｈｉｇｈ”となるパル
ス幅制御信号が出力される。このパルス幅制御信号によ
って、１３クロック分書込み電圧の印加開始が遅れ、パ
ルス幅の狭い書込みパルスが印加されることによって、
均一な表示を得ることができる。

【００４５】本実施形態では、データ加算の結果の上位
４ビットによる補正を行っているけれども、ビット数を
増やしたり、データ転送クロックの分周回数を変えるこ
となどによって、より細かな補正が可能となる。また、
データ演算回路５０でデジタル量の加算によって得られ
る結果を元に補正を行っているけれども、減算結果の加
工によっても同様の制御信号を得ることができる。

【００４６】さらに、本実施形態では１ライン分の全階
調データの加算結果によって補正を行っているけれど
も、階調データ数が多い場合は上位数ビット分の階調デ
ータを１ライン分演算することによって補正することも
可能である。また、クロックとしてデータ転送クロック
（Ｃｋ_D）以外のクロックを使ってもよい。１ライン６
４０絵素以外の構成でも、４階調以外の表示による場合
でも、最大階調レベル１ライン分を加算した結果の任意
のビット数が全て“１”になるように補正することで、
本発明を容易に応用することが可能となる。

【００４７】以上の説明では、階調データ信号がデジタ
ルデータとして入力されているけれども、アナログデー
タとして入力される場合は、Ａ／Ｄ変換によってデジタ
ルデータに変換すれば、同様の補正が可能となる。ま
た、容量素子等を使用するアナログ量の加算の方法を用
いれば、Ａ／Ｄ変換が不要となり、アナログデータのま
ま演算することによって補正が可能となる。なお、長期
信頼性に影響を与えない場合は、第１のフレームまたは
第２のフレームのどちらか一方のフレームにおいてのみ
書込み電圧のパルス幅を調整することもできる。また、
電圧波形の立上がりの調整ではなく、立下がりの調整、
あるいは両方の調整も可能である。

【００４８】図６は、本発明の実施の他の形態としての
駆動回路５９の概略的な電気的構成を示す。また図７
は、ＥＬ素子パネル３０に対する駆動波形を示す。図８
は、補正動作を示す。本実施形態で、図１に示す実施形
態に対応する部分には同一の参照符を付し、重複する説
明を省略する。本実施形態の駆動回路５９では、データ
演算回路６０の演算結果に基づいて、タイミング遅延回
路６１が、パルス幅を変えずに書込み電圧の印加タイミ
ングを調整して補正を行う。まず、データ演算回路６０
は、Ｄａｔａ１，Ｄａｔａ２の表示データ信号を１ライ
ン分加算して、上位４ビットを取出し、このデータをタ
イミング遅延回路６１に与える。タイミング遅延回路６
１では、書込み制御信号を遅らせることによって、変調
電圧と書込み電圧とが同時に印加される時間を可変させ
て調整する。

【００４９】データ側駆動ＩＣ３１に入力される信号の
うち、データ信号（Ｄａｔａ１，Ｄａｔａ２）、ラッチ
ストローブ信号（ＬＳ）およびデータ転送クロックＣｋ
_Dをデータ演算回路６０に入力し、Ｄａｔａ１，Ｄａｔ
ａ２の信号を加算する。ラッチストローブ信号によって
加算結果を出力し、データ演算回路６０を初期化する。
このようにして、ラッチストローブ信号のタイミング
で、１ライン分の加算結果を得ることができる。加算結
果の上位数ビットを取出して反転させ、データ転送クロ
ックまたはこのクロックを分周した結果得られるクロッ
クによってカウントして一致したときに“Ｈｉｇｈ”出
力となる遅延信号Ｄ１，Ｄ２を生成する。遅延信号Ｄ
１，Ｄ２とクロックとをタイミング遅延回路６１に与え
て、書込み信号の立上がりと立下がりとを変化させる。

【００５０】図３に示すような１ライン６４０絵素で構
成されるＥＬ表示装置の場合について説明すると、ライ
ンＡのように全絵素がＬ３の階調レベルで発光する場合
の加算結果は“１１１１０００００００”となり、上位
４ビットは“１１１１”となる。この加算結果を反転す
ると、“００００”となり、図８に示すように、１クロ
ック目が“Ｈｉｇｈ”となる遅延信号Ｄ１，Ｄ２が出力
される。書込み電圧はこの遅延信号Ｄ１，Ｄ２によって
充電と放電とを開始するため、書込み電圧の遅延は生じ
ない。図３のラインＢのように、１ラインのうちの３２
０絵素が非発光で、残りの３２０絵素がＬ１の階調レベ
ルで発光している場合の加算結果は、“００１０１００
００００”となり、上位４ビットは“００１０”とな
る。この加算結果の反転は、“１１０１”となり、１４
クロック目が“Ｈｉｇｈ”となる遅延信号ｄ１，ｄ２が
図８に示すように出力される。この遅延信号ｄ１，ｄ２
によって、１３クロック分書込み電圧の充電と放電とが
遅れ、書込みパルスを図７の点線で示すように、全体的
に遅らせることができる。書込みパルスの立上がりと立
下がりが同様に遅れても、立下がり側は変調電圧と重な
らないので、立上がり側の遅れの部分が、図２に示すよ
うなパルス幅が狭い状態と同様になり、均一な表示を得
ることがでる。

【００５１】なお本実施形態では、データ加算の結果の
上位４ビットによる補正を行っているけれども、ビット
数を増やすこととデータ転送クロックの分周回数を変え
ることで、より細かい補正が可能となる。また、データ
演算回路６０でデジタル量の加算によって得られる結果
を元に補正を行っているけれども、減算結果の加工でも
同様の制御信号を得ることができる。さらに、本実施形
態では１ライン分の全階調データの加算結果によって補
正を行っているけれども、階調データ数が多い場合は上
位数ビットの階調データを１ライン分演算することで、
同様の補正を行うことができる。

【００５２】なおクロックとしては、データ転送クロッ
ク（Ｃｋ_D）とは異なるクロックを用いることもでき
る。また、１ラインが６４０絵素以外の構成や、４階調
以外の表示による場合でも、最大階調レベルを１ライン
分加算した結果では補正を行わないように、そのような
加算結果の任意のビット数が全て“１”になるように補
正することによって、本発明を容易に応用することが可
能となる。また、本実施形態でも、階調データ信号をア
ナログデータとして入力し、Ａ／Ｄ変換によって同様の
補正が可能となるばかりではなく、容量素子等を使用し
たアナログ演算の方法でも、Ａ／Ｄ変換を用いないで補
正を行うことも可能である。さらに、長期信頼性に影響
を与えない場合は、第１のフレームまたは第２のフレー
ムのいずれか一方のフレームにおいてのみ書込み電圧の
印加タイミングを調整することもできる。また、書込み
電圧ではなく変調電圧の印加タイミングの調整や、両者
の相対的なタイミングの調整によっても同様の効果を得
ることができる。

【００５３】

【発明の効果】以上のように本発明によれば、ＥＬ表示
装置を駆動する電圧を正および負の両極性で対称にしな
がら、階調表示を行い、負荷に応じて輝度を電圧波形の
パルス幅を変えて調整し、表示の均一化を図ることがで
きる。

【００５４】また本発明によれば、第１駆動回路からの
変調電圧または第２駆動回路からの書込み電圧のうちの
少なくとも一方のパルス幅を変化させて、負荷に応じた
輝度の補正を行うことができる。

【００５５】また本発明によれば、第１駆動回路からの
変調電圧と第２駆動回路からの書込み電圧との間の相対
的なタイミングを変化させて、負荷に応じた輝度の均一
化を図ることができる。

【００５６】また本発明によれば、各絵素を駆動する電
圧波形を対称にして、階調表示および負荷に伴う輝度の
均一化のための補正を行うことができる。

【００５７】また本発明によれば、階調データに対する
補正を簡略化することができる。

【図面の簡単な説明】

【図１】本発明の実施の一形態としての駆動回路２９の
概略的な電気的構成を示すブロック図である。

【図２】図１の駆動回路２９によるＥＬ表示パネル３０
の駆動波形を示すタイムチャートである。

【図３】図１のＥＬ表示パネル３０で表示する表示画面
の一例を示す図である。

【図４】図３の表示画面で、１ラインで表示する絵素の
数によって各絵素に印加する電圧の振幅が変化する状態
を示す電圧波形図である。

【図５】図１の実施形態で書込み電圧波形をパルス幅制
御信号によって補正する動作を示す電圧波形図である。

【図６】本発明の実施の他の形態としての駆動回路５９
の概略的な電気的構成を示すブロック図である。

【図７】図６の駆動回路５９でＥＬ表示パネル３０を駆
動する駆動波形を示すタイムチャートである。

【図８】図６に示す駆動回路５９で、書込み電圧波形を
遅延信号に基づいて補正する動作を示すタイムチャート
である。

【図９】ＥＬ表示パネルの基本的構成を示す図である。

【図１０】図９のＥＬ表示パネルの輝度と印加電圧との
関係を示すグラフである。

【図１１】従来からのＥＬ表示装置の駆動回路の概略的
な電気的構成を示すブロック図である。

【図１２】図１１のＥＬ表示装置の駆動回路でＥＬ表示
パネル１０を駆動する駆動波形の一例を示すタイムチャ
ートである。

【図１３】先行技術で階調表示を行う際の補正を含む駆
動電圧波形を示すタイムチャートである。

【符号の説明】

２９，５９駆動回路３０ＥＬ表示パネル３１データ側駆動ＩＣ３２走査側駆動ＩＣ３３，３６シフトレジスタ・ラッチ３４，３７プルアップ素子３５，３８プルダウン素子３９データ電極４０走査電極４１正電圧供給回路４２負電圧供給回路５０，６０データ演算回路５１パルス幅制御回路６１タイミング遅延回路

Claims

【特許請求の範囲】

【請求項１】ＥＬ発光層を互いに交差する方向に配列
した第１電極群および第２電極群の間に挟んで形成する
ＥＬ表示装置を、交差部を絵素として画像の階調表示を
行うようにパルス波形で駆動する回路であって、第１電極群の各電極にそれぞれ接続される出力端子を備
え、正または負の変調電圧を第１電極群の各電極に印加
可能な第１駆動回路と、第２電極群の各電極にそれぞれ接続される出力端子を備
え、正または負の書込み電圧の印加と、接地電位または
フローティング電位とに、第２電極群を切換え可能な第
２駆動回路と、各絵素の階調レベルを表す表示データを、第２電極群の
配列方向のライン毎に演算し、その演算結果に応じて、
該ライン上に配列される各絵素に印加される電圧波形の
パルス幅を変化させる補正回路とを含むことを特徴とす
るＥＬ表示装置の駆動回路。
【請求項２】前記補正回路は、前記第１駆動回路から
の変調電圧または前記第２駆動回路からの書込み電圧の
うちの少なくとも一方の電圧波形のパルス幅を変化させ
ることを特徴とする請求項１記載のＥＬ表示装置の駆動
回路。
【請求項３】前記補正回路は、前記第１駆動回路から
の変調電圧と前記第２駆動回路からの書込み電圧との間
の相対的なタイミングを変化させることを特徴とする請
求項１または２記載のＥＬ表示装置の駆動回路。
【請求項４】前記補正回路は、前記ライン上に配列さ
れる各絵素に印加される電圧波形のパルス幅の変化を、
正および負の極性で等しく行うことを特徴とする請求項
１〜３のいずれかに記載のＥＬ表示装置の駆動回路。
【請求項５】前記補正回路は、階調データの全部また
は一部の演算、および演算結果の全部または一部のデー
タにより絵素に印加される電圧波形のパルス幅の変化を
行うことを特徴とする請求項１〜４のいずれかに記載の
ＥＬ表示装置の駆動回路。