JP2001312245A - El表示装置の駆動回路 - Google Patents
El表示装置の駆動回路Info
- Publication number
- JP2001312245A JP2001312245A JP2000133718A JP2000133718A JP2001312245A JP 2001312245 A JP2001312245 A JP 2001312245A JP 2000133718 A JP2000133718 A JP 2000133718A JP 2000133718 A JP2000133718 A JP 2000133718A JP 2001312245 A JP2001312245 A JP 2001312245A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- data
- circuit
- electrode
- driving
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- Y02B20/346—
Landscapes
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Control Of El Displays (AREA)
Abstract
(57)【要約】
【課題】 駆動電圧を正および負の両極性で対称にし
て、負荷に応じて表示を均一にする補正を行う。 【解決手段】 EL表示パネル30のデータ電極39
は、データ側駆動IC31で表示データの階調に応じた
電圧を、正および負の極性で印加して駆動する。走査電
極40は、走査側駆動IC32で、正および負で絶対値
が等しい書込み電圧で駆動する。データ演算回路50
は、表示データを1ライン分演算し、負荷が大きいとき
には書込み電圧の電圧波形が直ちに立上がり、負荷が小
さいときには書込み電圧の電圧波形が遅れて立上がるよ
うなパルス幅制御信号をパルス幅制御回路51に与え
る。正電圧供給回路41および負電圧供給回路42は、
パルス幅制御回路51によって制御される変調電圧を発
生するので、走査電極42は負荷に応じてパルス幅が制
御された変調電圧波形が印加され、負荷に応じた輝度の
均一化のための補正を行うことができる。
て、負荷に応じて表示を均一にする補正を行う。 【解決手段】 EL表示パネル30のデータ電極39
は、データ側駆動IC31で表示データの階調に応じた
電圧を、正および負の極性で印加して駆動する。走査電
極40は、走査側駆動IC32で、正および負で絶対値
が等しい書込み電圧で駆動する。データ演算回路50
は、表示データを1ライン分演算し、負荷が大きいとき
には書込み電圧の電圧波形が直ちに立上がり、負荷が小
さいときには書込み電圧の電圧波形が遅れて立上がるよ
うなパルス幅制御信号をパルス幅制御回路51に与え
る。正電圧供給回路41および負電圧供給回路42は、
パルス幅制御回路51によって制御される変調電圧を発
生するので、走査電極42は負荷に応じてパルス幅が制
御された変調電圧波形が印加され、負荷に応じた輝度の
均一化のための補正を行うことができる。
Description
【0001】
【発明の属する技術分野】本発明は、EL表示パネルを
用いて画像の階調表示を行うEL表示装置の駆動回路に
関する。
用いて画像の階調表示を行うEL表示装置の駆動回路に
関する。
【0002】
【従来の技術】図9は、EL表示装置に用いるEL素子
の基本的構成を示す。このEL素子は、ガラス基板1等
の上に帯状の電極2を第1の電極群として平行に配列
し、この上に誘電物質3を積層し、さらにその上に無機
のEL層4を積層し、さらにその上に誘電物質5を積層
して3層構造を形成している。誘電物質5の上には、第
1の電極群である帯状の電極2と直交する方向に延びる
帯状の電極6を第2の電極群として平行に配列する。
の基本的構成を示す。このEL素子は、ガラス基板1等
の上に帯状の電極2を第1の電極群として平行に配列
し、この上に誘電物質3を積層し、さらにその上に無機
のEL層4を積層し、さらにその上に誘電物質5を積層
して3層構造を形成している。誘電物質5の上には、第
1の電極群である帯状の電極2と直交する方向に延びる
帯状の電極6を第2の電極群として平行に配列する。
【0003】図10は、図9に示すような基本構造を有
するEL素子の印加電圧−輝度特性の一例を示す。印加
電圧が約180Vの発光開始電圧に達するまでは、EL
層4は全く発光しない。印加電圧が発光開始電圧を超え
て大きくなると、EL層4からの輝度は高くなり、約2
30Vの発光電圧に達すると充分な輝度が得られる。発
光開始電圧や充分な輝度が得られる発光電圧は、EL素
子のEL層4に使用する材料などによって異なるけれど
も、EL素子は、一般に200V程度の比較的高電圧に
よって駆動する必要がある。
するEL素子の印加電圧−輝度特性の一例を示す。印加
電圧が約180Vの発光開始電圧に達するまでは、EL
層4は全く発光しない。印加電圧が発光開始電圧を超え
て大きくなると、EL層4からの輝度は高くなり、約2
30Vの発光電圧に達すると充分な輝度が得られる。発
光開始電圧や充分な輝度が得られる発光電圧は、EL素
子のEL層4に使用する材料などによって異なるけれど
も、EL素子は、一般に200V程度の比較的高電圧に
よって駆動する必要がある。
【0004】EL表示装置の表示パネルでは、EL素子
の第1の電極群である帯状の電極2がデータ側電極とさ
れ、インジウム錫酸化物(ITO)などの透明導電材料
で形成される。第2の電極群である帯状の電極6は、背
面電極として走査側電極となる。データ側電極と走査側
電極との各交差部はそれぞれ絵素となる。したがって、
表示パネルには絵素がマトリクス状に配列されているこ
とになる。
の第1の電極群である帯状の電極2がデータ側電極とさ
れ、インジウム錫酸化物(ITO)などの透明導電材料
で形成される。第2の電極群である帯状の電極6は、背
面電極として走査側電極となる。データ側電極と走査側
電極との各交差部はそれぞれ絵素となる。したがって、
表示パネルには絵素がマトリクス状に配列されているこ
とになる。
【0005】図11は、EL素子を用いた表示装置とし
て、特公平6−34152号公報に開示されている駆動
回路の構成を簡略化して示す。図9に示すような基本構
造を有するEL表示パネル10に対して、透明な帯状の
電極2側をデータ側として駆動する半導体集積回路が、
データ側駆動IC11として設けられる。背面電極とな
る帯状の電極6側を走査側として駆動するために、走査
側駆動IC12が設けられる。データ側駆動IC11内
には、シフトレジスタ・ラッチ13と、プルアップ素子
14およびプルダウン素子15が含まれる。走査側駆動
IC12内にも、シフトレジスタ・ラッチ16と、プル
アップ素子17およびプルダウン素子18が含まれる。
データ側駆動IC11のプルアップ素子14およびプル
ダウン素子15は、出力回路を構成し、EL表示パネル
10のデータ電極19を駆動する。走査側駆動IC12
内のプルアップ素子17およびプルダウン素子18は、
走査電極20を駆動する駆動回路を構成する。
て、特公平6−34152号公報に開示されている駆動
回路の構成を簡略化して示す。図9に示すような基本構
造を有するEL表示パネル10に対して、透明な帯状の
電極2側をデータ側として駆動する半導体集積回路が、
データ側駆動IC11として設けられる。背面電極とな
る帯状の電極6側を走査側として駆動するために、走査
側駆動IC12が設けられる。データ側駆動IC11内
には、シフトレジスタ・ラッチ13と、プルアップ素子
14およびプルダウン素子15が含まれる。走査側駆動
IC12内にも、シフトレジスタ・ラッチ16と、プル
アップ素子17およびプルダウン素子18が含まれる。
データ側駆動IC11のプルアップ素子14およびプル
ダウン素子15は、出力回路を構成し、EL表示パネル
10のデータ電極19を駆動する。走査側駆動IC12
内のプルアップ素子17およびプルダウン素子18は、
走査電極20を駆動する駆動回路を構成する。
【0006】データ側駆動IC11の各プルアップ素子
14の出力側電極の一方は、共通接続されて正の極性の
電圧VMが与えられる。プルダウン素子15の出力側の
一方の電極も共通接続され、接地されてGND電位とな
る。1組のプルアップ素子14およびプルダウン素子1
5の出力側の他方は、共通接続されて、各データ電極1
9に接続される。データ電極19は、たとえばn本配列
され、X1,X2,X3,…,Xnとして、それぞれプ
ルアップ素子14またはプルダウン素子15によって駆
動される。データ側では、表示データに従って充電用お
よび放電用の出力素子を動作させて変調駆動を行う。走
査側では、Nチャネルのトランジスタや電界効果トラン
ジスタ(FET)とPチャネルのトランジスタやFET
等を用いて、いわゆるフィールド反転駆動を行う。EL
層4に対しては対称性のよい交流パルスを印加し、信頼
性の高い表示を実現する。
14の出力側電極の一方は、共通接続されて正の極性の
電圧VMが与えられる。プルダウン素子15の出力側の
一方の電極も共通接続され、接地されてGND電位とな
る。1組のプルアップ素子14およびプルダウン素子1
5の出力側の他方は、共通接続されて、各データ電極1
9に接続される。データ電極19は、たとえばn本配列
され、X1,X2,X3,…,Xnとして、それぞれプ
ルアップ素子14またはプルダウン素子15によって駆
動される。データ側では、表示データに従って充電用お
よび放電用の出力素子を動作させて変調駆動を行う。走
査側では、Nチャネルのトランジスタや電界効果トラン
ジスタ(FET)とPチャネルのトランジスタやFET
等を用いて、いわゆるフィールド反転駆動を行う。EL
層4に対しては対称性のよい交流パルスを印加し、信頼
性の高い表示を実現する。
【0007】図12は、図11に示す駆動回路の構成
で、X1のデータ電極19とY1の走査電極20との交
点(X1,Y1)のEL素子を発光させ、X2のデータ
電極19とY1の走査電極20との交点(X2,Y1)
を非発光とする場合の駆動方法を示す。なお、ここで用
いるVM,VWの電圧は、EL素子の特性に合わせて、
次に示すような範囲として規定する。
で、X1のデータ電極19とY1の走査電極20との交
点(X1,Y1)のEL素子を発光させ、X2のデータ
電極19とY1の走査電極20との交点(X2,Y1)
を非発光とする場合の駆動方法を示す。なお、ここで用
いるVM,VWの電圧は、EL素子の特性に合わせて、
次に示すような範囲として規定する。
【0008】VMは、EL素子の発光・非発光を制御
するための電圧であり、発光開始電圧よりも低い電圧で
予め定められる任意の値とする。VWは、のVMに
加算した場合にEL素子の発光開始電圧を超えて充分な
発光強度が得られる範囲で、任意の値とする。
するための電圧であり、発光開始電圧よりも低い電圧で
予め定められる任意の値とする。VWは、のVMに
加算した場合にEL素子の発光開始電圧を超えて充分な
発光強度が得られる範囲で、任意の値とする。
【0009】図12に示す駆動方法で、第1のフレーム
に対しては、まずデータ側駆動IC11に順番に表示デ
ータ(Data)とクロック(Ckd)が入力され、シ
フトレジスタ・ラッチ13の動作によって、指定された
データ電極19の位置まで転送した後、ラッチストロー
ブ(LS)に従ってデータを一旦ラッチする。走査側駆
動IC12に接続される走査電極20はフローティング
電位に保っておき、ラッチされたデータに基づき、発光
させるEL素子を含むX1や他のデータ電極は、プルダ
ウン素子15をONとしてGND電位とし、非発光のE
L素子を含むX2や他のデータ電極は、プルアップ素子
14をON状態として、+VMまで充電を行う。
に対しては、まずデータ側駆動IC11に順番に表示デ
ータ(Data)とクロック(Ckd)が入力され、シ
フトレジスタ・ラッチ13の動作によって、指定された
データ電極19の位置まで転送した後、ラッチストロー
ブ(LS)に従ってデータを一旦ラッチする。走査側駆
動IC12に接続される走査電極20はフローティング
電位に保っておき、ラッチされたデータに基づき、発光
させるEL素子を含むX1や他のデータ電極は、プルダ
ウン素子15をONとしてGND電位とし、非発光のE
L素子を含むX2や他のデータ電極は、プルアップ素子
14をON状態として、+VMまで充電を行う。
【0010】次に、選択された走査電極20として、た
とえばY1に接続された駆動素子が正電圧供給回路21
から端子Pd1を経て供給される電圧+(VW+VM)
を、プルアップ素子17を用いてY1の走査電極20へ
接続することによって、Y1の走査電極20の電位を+
(VW+VM)に持上げる。この結果、X1のデータ電
極19とY1の走査電極20との交点(X1,Y1)の
EL素子には、発光するのに充分な電圧である+(VW
+VM)が印加されるので発光し、X2のデータ電極1
9とY1の走査電極20との交点(X2,Y1)には発
光するには不充分な+VWの電圧が印加されるので非発
光となる。次に、全部のデータ電極X1〜Xnに接続さ
れるデータ側駆動素子を、GND電位に放電させ、端子
Pd2によってY1の走査電極20をGND電位に放電
させて、選択されたY1の走査電極20に関する駆動が
終了する。同様の駆動を、Y2からYmまで、線順次に
繰り返すことによって、第1のフレームの駆動を完了す
る。
とえばY1に接続された駆動素子が正電圧供給回路21
から端子Pd1を経て供給される電圧+(VW+VM)
を、プルアップ素子17を用いてY1の走査電極20へ
接続することによって、Y1の走査電極20の電位を+
(VW+VM)に持上げる。この結果、X1のデータ電
極19とY1の走査電極20との交点(X1,Y1)の
EL素子には、発光するのに充分な電圧である+(VW
+VM)が印加されるので発光し、X2のデータ電極1
9とY1の走査電極20との交点(X2,Y1)には発
光するには不充分な+VWの電圧が印加されるので非発
光となる。次に、全部のデータ電極X1〜Xnに接続さ
れるデータ側駆動素子を、GND電位に放電させ、端子
Pd2によってY1の走査電極20をGND電位に放電
させて、選択されたY1の走査電極20に関する駆動が
終了する。同様の駆動を、Y2からYmまで、線順次に
繰り返すことによって、第1のフレームの駆動を完了す
る。
【0011】第2のフレームでは、第1のフレームと同
様に、データ側駆動IC11に順番に表示データ(Da
ta)とクロック(Ckd)が入力され、シフトレジス
タ・ラッチ13を用いて指定の位置に転送したあとに、
ラッチストローブ(LS)によって表示データを一旦ラ
ッチする。走査側駆動IC12に接続される走査電極2
0はフローティング電位に保っておき、ラッチされた表
示データに基づいて、発光させるEL素子を含むX1な
どのデータ電極19は、プルアップ素子14をON状態
として、接続されているデータ電極19を+VMまで充
電する。非発光のEL素子を含むX2等のデータ電極1
9は、プルダウン素子15をON状態として、GND電
位とする。
様に、データ側駆動IC11に順番に表示データ(Da
ta)とクロック(Ckd)が入力され、シフトレジス
タ・ラッチ13を用いて指定の位置に転送したあとに、
ラッチストローブ(LS)によって表示データを一旦ラ
ッチする。走査側駆動IC12に接続される走査電極2
0はフローティング電位に保っておき、ラッチされた表
示データに基づいて、発光させるEL素子を含むX1な
どのデータ電極19は、プルアップ素子14をON状態
として、接続されているデータ電極19を+VMまで充
電する。非発光のEL素子を含むX2等のデータ電極1
9は、プルダウン素子15をON状態として、GND電
位とする。
【0012】次に、選択された走査電極であるY1に接
続された駆動素子は、負電圧供給回路22から端子Nd
1を介して供給される電圧−(VW)をプルダウン素子
18を用いてY1の走査電極20へ出力することによっ
て、Y1の走査電極20の電位を−(VW)に持上げ
る。
続された駆動素子は、負電圧供給回路22から端子Nd
1を介して供給される電圧−(VW)をプルダウン素子
18を用いてY1の走査電極20へ出力することによっ
て、Y1の走査電極20の電位を−(VW)に持上げ
る。
【0013】この結果、X1のデータ電極19とY1の
走査電極20との交点(X1,Y1)のEL素子に、発
光するのに充分な電圧である−(VW+VM)が印加さ
れて発光し、X2のデータ電極19とY1の走査電極2
0との交点(X2,Y1)には発光するには不充分な−
VWが印加されるので非発光となる。
走査電極20との交点(X1,Y1)のEL素子に、発
光するのに充分な電圧である−(VW+VM)が印加さ
れて発光し、X2のデータ電極19とY1の走査電極2
0との交点(X2,Y1)には発光するには不充分な−
VWが印加されるので非発光となる。
【0014】次に、全部のデータ電極X1〜Xnに接続
されるデータ側駆動素子をGND電位に放電させ、端子
Nd2によってY1の走査電極20をGND電位に放電
させることによって、選択されたY1の走査電極20の
駆動が終了する。同様の駆動を、Y2からYmまで線順
次に繰り返すことによって、第2のフレームの駆動を完
了する。
されるデータ側駆動素子をGND電位に放電させ、端子
Nd2によってY1の走査電極20をGND電位に放電
させることによって、選択されたY1の走査電極20の
駆動が終了する。同様の駆動を、Y2からYmまで線順
次に繰り返すことによって、第2のフレームの駆動を完
了する。
【0015】以上のような第1のフレームの駆動と、第
2のフレームの駆動とを、順次繰り返すことによって、
EL素子に正と負との交流パルスを印加し、任意の表示
を行わせることができる。
2のフレームの駆動とを、順次繰り返すことによって、
EL素子に正と負との交流パルスを印加し、任意の表示
を行わせることができる。
【0016】特許第2619001号の特許公報には、
階調データに応じて変調電圧を可変させ、または変調電
圧の印加時間の調整等によって、階調表示を行わせる場
合、発光絵素数および階調度によって生じる輝度変化を
補正する方法が開示されている。この先行技術では、階
調表示データによって発光負荷の総和を求め、データ電
極に与える変調電圧を可変にしている。
階調データに応じて変調電圧を可変させ、または変調電
圧の印加時間の調整等によって、階調表示を行わせる場
合、発光絵素数および階調度によって生じる輝度変化を
補正する方法が開示されている。この先行技術では、階
調表示データによって発光負荷の総和を求め、データ電
極に与える変調電圧を可変にしている。
【0017】図13は、特許第2619001の特許公
報に開示されている階調表示の際の駆動波形を示す。こ
の先行技術では、各絵素の階調データに応じてコンデン
サに充電していく時間を定め、よって、発光絵素が多
く、明るい階調度を表示させるほどコンデンサへの充電
が多くなり、書込み電圧も高くなるため、負荷の増加に
合わせて輝度の補正を行うことができる。
報に開示されている階調表示の際の駆動波形を示す。こ
の先行技術では、各絵素の階調データに応じてコンデン
サに充電していく時間を定め、よって、発光絵素が多
く、明るい階調度を表示させるほどコンデンサへの充電
が多くなり、書込み電圧も高くなるため、負荷の増加に
合わせて輝度の補正を行うことができる。
【0018】
【発明が解決しようとする課題】前述のような階調表示
における補正は、各走査側電極の発光絵素数および階調
度に応じて、出力素子のON抵抗、あるいは電極の配線
抵抗等に影響されて、発光絵素に印加される電圧が変化
するのを補正するために行われる。この補正は、正極性
または負極性の書込み電圧の増減によって行っている。
このため、印加電圧の対称性が損なわれる可能性があ
る。補正によって印加電圧の対称性が損なわれると、長
時間駆動した後では、図10に示すような印加電圧−輝
度特定に変化が生じ、表示品位の低下を引起こすため
に、長期信頼性の観点からは望ましい補正とは言えな
い。
における補正は、各走査側電極の発光絵素数および階調
度に応じて、出力素子のON抵抗、あるいは電極の配線
抵抗等に影響されて、発光絵素に印加される電圧が変化
するのを補正するために行われる。この補正は、正極性
または負極性の書込み電圧の増減によって行っている。
このため、印加電圧の対称性が損なわれる可能性があ
る。補正によって印加電圧の対称性が損なわれると、長
時間駆動した後では、図10に示すような印加電圧−輝
度特定に変化が生じ、表示品位の低下を引起こすため
に、長期信頼性の観点からは望ましい補正とは言えな
い。
【0019】本発明の目的は、印加する電圧を正および
負の極性で対称にすることができるEL表示装置の駆動
回路を提供することである。
負の極性で対称にすることができるEL表示装置の駆動
回路を提供することである。
【0020】
【課題を解決するための手段】本発明は、EL発光層を
互いに交差する方向に配列した第1電極群および第2電
極群の間に挟んで形成するEL表示装置を、交差部を絵
素として画像の階調表示を行うようにパルス波形で駆動
する回路であって、第1電極群の各電極にそれぞれ接続
される出力端子を備え、正または負の変調電圧を第1電
極群の各電極に印加可能な第1駆動回路と、第2電極群
の各電極にそれぞれ接続される出力端子を備え、正また
は負の書込み電圧の印加と、接地電位またはフローティ
ング電位とに、第2電極群を切換え可能な第2駆動回路
と、各絵素の階調レベルを表す表示データを、第2電極
群の配列方向のライン毎に演算し、その演算結果に応じ
て、該ライン上に配列される各絵素に印加される電圧波
形のパルス幅を変化させる補正回路とを含むことを特徴
とするEL表示装置の駆動回路である。
互いに交差する方向に配列した第1電極群および第2電
極群の間に挟んで形成するEL表示装置を、交差部を絵
素として画像の階調表示を行うようにパルス波形で駆動
する回路であって、第1電極群の各電極にそれぞれ接続
される出力端子を備え、正または負の変調電圧を第1電
極群の各電極に印加可能な第1駆動回路と、第2電極群
の各電極にそれぞれ接続される出力端子を備え、正また
は負の書込み電圧の印加と、接地電位またはフローティ
ング電位とに、第2電極群を切換え可能な第2駆動回路
と、各絵素の階調レベルを表す表示データを、第2電極
群の配列方向のライン毎に演算し、その演算結果に応じ
て、該ライン上に配列される各絵素に印加される電圧波
形のパルス幅を変化させる補正回路とを含むことを特徴
とするEL表示装置の駆動回路である。
【0021】本発明に従えば、EL発光層を挟んで互い
に交差する方向に配列される第1電極群と第2電極群と
を、第1駆動回路と第2駆動回路とでそれぞれ駆動す
る。第1電極群の各電極は、第1駆動回路から、正また
は負の変調電圧を印加して駆動される。第2電極群の各
電極は、第2駆動回路から、正または負の書込み電圧の
印加と、接地電位またはフローティング電位とに切換え
られる。第1駆動回路および第2駆動回路から絵素上印
加される電圧は、正または負で絶対値は等しくなるの
で、正および負の極性での電圧の対称性を保つことがで
きる。補正回路は、第2電極群の配列方向のライン毎に
各絵素の階調レベルを示す表示データを演算し、その演
算結果に応じて該ライン上に配列される各絵素に印加さ
れる電圧波形のパルス幅を変化させるので、同一の階調
レベルでも絵素数が多いときにはパルス幅を大きくし、
絵素数が少ないときにはパルス幅を小さくすることによ
って、発光絵素が増減しても均一な輝度での表示を行う
ことができる。
に交差する方向に配列される第1電極群と第2電極群と
を、第1駆動回路と第2駆動回路とでそれぞれ駆動す
る。第1電極群の各電極は、第1駆動回路から、正また
は負の変調電圧を印加して駆動される。第2電極群の各
電極は、第2駆動回路から、正または負の書込み電圧の
印加と、接地電位またはフローティング電位とに切換え
られる。第1駆動回路および第2駆動回路から絵素上印
加される電圧は、正または負で絶対値は等しくなるの
で、正および負の極性での電圧の対称性を保つことがで
きる。補正回路は、第2電極群の配列方向のライン毎に
各絵素の階調レベルを示す表示データを演算し、その演
算結果に応じて該ライン上に配列される各絵素に印加さ
れる電圧波形のパルス幅を変化させるので、同一の階調
レベルでも絵素数が多いときにはパルス幅を大きくし、
絵素数が少ないときにはパルス幅を小さくすることによ
って、発光絵素が増減しても均一な輝度での表示を行う
ことができる。
【0022】また本発明で前記補正回路は、前記第1駆
動回路からの変調電圧または前記第2駆動回路からの書
込み電圧のうちの少なくとも一方の電圧波形のパルス幅
を変化させることを特徴とする。
動回路からの変調電圧または前記第2駆動回路からの書
込み電圧のうちの少なくとも一方の電圧波形のパルス幅
を変化させることを特徴とする。
【0023】本発明に従えば、第1駆動回路からの変調
電圧または第2駆動回路からの書込み電圧のうちの少な
くとも一方の電圧波形のパルス幅を変化させるので、各
絵素にかかる電圧波形のパルス幅も変化し、負荷の増減
に応じた輝度の均一化のための補正を行うことができ
る。
電圧または第2駆動回路からの書込み電圧のうちの少な
くとも一方の電圧波形のパルス幅を変化させるので、各
絵素にかかる電圧波形のパルス幅も変化し、負荷の増減
に応じた輝度の均一化のための補正を行うことができ
る。
【0024】また本発明で前記補正回路は、前記第1駆
動回路からの変調電圧と前記第2駆動回路からの書込み
電圧との間の相対的なタイミングを変化させることを特
徴とする。
動回路からの変調電圧と前記第2駆動回路からの書込み
電圧との間の相対的なタイミングを変化させることを特
徴とする。
【0025】本発明に従えば、補正回路は、第1駆動回
路からの変調電圧と第2駆動回路からの書込み電圧との
間の相対的なタイミングを変化させるので、変調電圧と
書込み電圧との電圧波形が時間的に重なって各絵素に印
加される部分の時間が変化し、各絵素を駆動する電圧波
形のパルス幅の変化と同等になり、負荷に応じた輝度の
均一化のための補正を行うことができる。
路からの変調電圧と第2駆動回路からの書込み電圧との
間の相対的なタイミングを変化させるので、変調電圧と
書込み電圧との電圧波形が時間的に重なって各絵素に印
加される部分の時間が変化し、各絵素を駆動する電圧波
形のパルス幅の変化と同等になり、負荷に応じた輝度の
均一化のための補正を行うことができる。
【0026】また本発明で前記補正回路は、前記ライン
上に配列される各絵素に印加される電圧波形のパルス幅
の変化を、正および負の極性で等しく行うことを特徴と
する。
上に配列される各絵素に印加される電圧波形のパルス幅
の変化を、正および負の極性で等しく行うことを特徴と
する。
【0027】本発明に従えば、補正回路が変化させる各
絵素に印加される電圧波形のパルス幅の変化を正および
負の極性で等しくするので、各絵素を正および負の両極
性で電圧ばかりではなく時間も同等に対称的に駆動し、
長期信頼性を高めることができる。
絵素に印加される電圧波形のパルス幅の変化を正および
負の極性で等しくするので、各絵素を正および負の両極
性で電圧ばかりではなく時間も同等に対称的に駆動し、
長期信頼性を高めることができる。
【0028】また本発明で、前記補正回路は、階調デー
タの全部または一部の演算、および演算結果の全部また
は一部のデータにより絵素に印加される電圧波形のパル
ス幅の変化を行うことを特徴とする。
タの全部または一部の演算、および演算結果の全部また
は一部のデータにより絵素に印加される電圧波形のパル
ス幅の変化を行うことを特徴とする。
【0029】本発明に従えば、補正回路は階調データの
全部または一部の演算、および演算結果の一部により、
絵素に印加される電圧波形のパルス幅の変化を行うこと
により簡略化することができる。
全部または一部の演算、および演算結果の一部により、
絵素に印加される電圧波形のパルス幅の変化を行うこと
により簡略化することができる。
【0030】
【発明の実施の形態】図1は、本発明の実施の一形態と
しての駆動回路29の概略的な電気的構成を示す。本実
施形態の駆動回路29も図11の駆動回路で同一の名称
を有する部分と対応するデータ側駆動IC31、走査側
駆動IC32、シフトレジスタ・ラッチ33、プルアッ
プ素子34、プルダウン素子35、シフトレジスタ・ラ
ッチ36、プルアップ素子37およびプルダウン素子3
8を有する。また、EL表示パネル30は、第1電極群
としてX1〜Xnまでのデータ電極39と、第2電極群
としてY1〜Ymまでの走査電極40とを有する。ま
た、正電圧供給回路41および負電圧供給回路42も備
えられる。なお、データ側駆動IC31は、ダブルウェ
ル構造で、表示データに応じてデータ電極39に充電す
る変調電圧を正または負に切替えることができる。本実
施形態では、階調表示の際の補正を行うために、データ
演算回路50とパルス幅制御回路51とを備えている。
表示データは、Data1とData2との2ビットで
表され、4段階の輝度で階調表示が行われる。入力信号
Data1およびData2と階調レベルの関係を、次
の表1に示す。
しての駆動回路29の概略的な電気的構成を示す。本実
施形態の駆動回路29も図11の駆動回路で同一の名称
を有する部分と対応するデータ側駆動IC31、走査側
駆動IC32、シフトレジスタ・ラッチ33、プルアッ
プ素子34、プルダウン素子35、シフトレジスタ・ラ
ッチ36、プルアップ素子37およびプルダウン素子3
8を有する。また、EL表示パネル30は、第1電極群
としてX1〜Xnまでのデータ電極39と、第2電極群
としてY1〜Ymまでの走査電極40とを有する。ま
た、正電圧供給回路41および負電圧供給回路42も備
えられる。なお、データ側駆動IC31は、ダブルウェ
ル構造で、表示データに応じてデータ電極39に充電す
る変調電圧を正または負に切替えることができる。本実
施形態では、階調表示の際の補正を行うために、データ
演算回路50とパルス幅制御回路51とを備えている。
表示データは、Data1とData2との2ビットで
表され、4段階の輝度で階調表示が行われる。入力信号
Data1およびData2と階調レベルの関係を、次
の表1に示す。
【0031】
【表1】
【0032】また、VM,VWの電圧は、次のような範
囲で規定する。VMは、EL素子の発光と非発光とを制
御するための電圧であり、数Vから、発光開始電圧より
低い数10Vまでの間の電圧で、任意の値を設定可能で
ある。VWは、EL素子の発光開始電圧を基準に、その
上下数10Vの範囲内で任意に設定される電圧とする。
囲で規定する。VMは、EL素子の発光と非発光とを制
御するための電圧であり、数Vから、発光開始電圧より
低い数10Vまでの間の電圧で、任意の値を設定可能で
ある。VWは、EL素子の発光開始電圧を基準に、その
上下数10Vの範囲内で任意に設定される電圧とする。
【0033】図2は、本実施形態の駆動回路29による
EL表示パネル30に対する駆動波形を示す。第1のフ
レームでは、まずデータ側駆動IC31に順番に表示デ
ータ(Data)とクロック(CkD)が入力され、シ
フトレジスタ・ラッチ33を用いて、指定のデータ電極
の位置まで転送した後に、表示データを一旦ラッチスト
ローブ(LS)でシフトレジスタ・ラッチ33にラッチ
させる。なお、表示データ、クロックおよびラッチスト
ローブは、データ演算回路50を介してデータ側駆動I
C31に与えられる。
EL表示パネル30に対する駆動波形を示す。第1のフ
レームでは、まずデータ側駆動IC31に順番に表示デ
ータ(Data)とクロック(CkD)が入力され、シ
フトレジスタ・ラッチ33を用いて、指定のデータ電極
の位置まで転送した後に、表示データを一旦ラッチスト
ローブ(LS)でシフトレジスタ・ラッチ33にラッチ
させる。なお、表示データ、クロックおよびラッチスト
ローブは、データ演算回路50を介してデータ側駆動I
C31に与えられる。
【0034】走査側駆動IC32に接続されるY1〜Y
mの走査電極40はフローティング電位に保っておき、
ラッチされた表示データに基づき、発光させるEL素子
を含むX1等のデータ電極39は、プルダウン素子35
をONとして、階調レベルに応じてL3なら−1/2V
M、L2なら−1/2VM+V1、L1なら−1/2V
M+V2とする。非発光のEL素子を含むX2等のデー
タ電極は、プルアップ素子34をONとして、+1/2
VMまで充電を行う。V1とV2との関係は、V1<V
2とし、 −1/2VM<−1/2VM+V1<−1/2VM+V
2<+1/2VM とする。
mの走査電極40はフローティング電位に保っておき、
ラッチされた表示データに基づき、発光させるEL素子
を含むX1等のデータ電極39は、プルダウン素子35
をONとして、階調レベルに応じてL3なら−1/2V
M、L2なら−1/2VM+V1、L1なら−1/2V
M+V2とする。非発光のEL素子を含むX2等のデー
タ電極は、プルアップ素子34をONとして、+1/2
VMまで充電を行う。V1とV2との関係は、V1<V
2とし、 −1/2VM<−1/2VM+V1<−1/2VM+V
2<+1/2VM とする。
【0035】次に、走査電極40で選択されたY1に接
続される駆動素子は、正電圧供給回路41の端子PD1
から供給される電圧+(VW+1/2VM)を、プルア
ップ素子37を用いてY1の走査電極40に出力するこ
とによって、Y1の走査電極40の電位を+(VW+1
/2VM)に持上げる。この結果、X1のデータ電極3
9とY1の走査電極40との交点(X1,Y1)のEL
素子に、発光するのに充分な電圧が印加されて発光し、
Y2のデータ電極39とY1の走査電極40との交点
(X2,Y1)には発光するには不充分な+VWの電圧
が印加されるので、非発光となる。
続される駆動素子は、正電圧供給回路41の端子PD1
から供給される電圧+(VW+1/2VM)を、プルア
ップ素子37を用いてY1の走査電極40に出力するこ
とによって、Y1の走査電極40の電位を+(VW+1
/2VM)に持上げる。この結果、X1のデータ電極3
9とY1の走査電極40との交点(X1,Y1)のEL
素子に、発光するのに充分な電圧が印加されて発光し、
Y2のデータ電極39とY1の走査電極40との交点
(X2,Y1)には発光するには不充分な+VWの電圧
が印加されるので、非発光となる。
【0036】このときの発光するに充分な電圧とは、 階調レベルL3では−(VW+VM) 階調レベルL2では−(VW+VM−V1) 階調レベルL1では−(VW+VM−V2) となる。次に、PD2の端子からY1の走査電極40を
GND電位に放電させることによって、選択されたY1
の走査電極40に対する駆動を終了する。同様の駆動
を、Y2からYmの走査電極まで線順次に繰返すことに
よって、第1のフレームについての駆動を完了する。
GND電位に放電させることによって、選択されたY1
の走査電極40に対する駆動を終了する。同様の駆動
を、Y2からYmの走査電極まで線順次に繰返すことに
よって、第1のフレームについての駆動を完了する。
【0037】第2のフレームでは、第1のフレームと同
様に、データ側駆動IC31に順番に表示データ(Da
ta)とクロック(CkD)が入力され、シフトレジス
タ・ラッチ33を用いて、指定のデータ電極40の位置
まで転送した後に、表示データをラッチストローブ(L
S)で一旦シフトレジスタ・ラッチ33にラッチさせ
る。走査側駆動IC32に接続されるY1〜Ymの走査
側電極40はフローティング電位に保っておき、ラッチ
された表示データに基づき、発光させるEL素子を含む
X1等のデータ電極39は、プルアップ素子34をON
として、階調レベルに応じてL3ならば+1/2VM、
L2ならば+1/2VM−V1、L1ならば+1/2V
M−V2まで充電を行う。非発光のEL素子を含むX2
等のデータ電極39は、プルダウン素子33をON状態
として、−1/2VMの電位とする。
様に、データ側駆動IC31に順番に表示データ(Da
ta)とクロック(CkD)が入力され、シフトレジス
タ・ラッチ33を用いて、指定のデータ電極40の位置
まで転送した後に、表示データをラッチストローブ(L
S)で一旦シフトレジスタ・ラッチ33にラッチさせ
る。走査側駆動IC32に接続されるY1〜Ymの走査
側電極40はフローティング電位に保っておき、ラッチ
された表示データに基づき、発光させるEL素子を含む
X1等のデータ電極39は、プルアップ素子34をON
として、階調レベルに応じてL3ならば+1/2VM、
L2ならば+1/2VM−V1、L1ならば+1/2V
M−V2まで充電を行う。非発光のEL素子を含むX2
等のデータ電極39は、プルダウン素子33をON状態
として、−1/2VMの電位とする。
【0038】V1およびV2の電圧は、第1のフレーム
と同一電圧で、V1<V2として、+1/2VM>+1
/2VM−V1>+1/2VM−V2>−1/2VMと
する。
と同一電圧で、V1<V2として、+1/2VM>+1
/2VM−V1>+1/2VM−V2>−1/2VMと
する。
【0039】次に、選択されたY1の走査電極40に接
続された駆動素子から、正電圧供給回路41の端子PD
1から供給される電圧+(VW+1/2VM)をプルア
ップ素子37を用いてY1の走査電極40へ出力するこ
とによって、Y1の走査電極40の電位を+(VW+1
/2VM)に持上げる。この結果、X1のデータ電極3
9とY1の走査電極40との交点(X1,Y1)のEL
素子に、発光するのに充分な電圧が印加されて発光し、
X2のデータ電極39とY1の走査電極40との交点
(X2,Y1)には発光するには不充分な電圧+(V
W)が印加されるので非発光となる。このときの発光す
るのに充分な電圧とは、 階調レベルL3では−(VW+VM) 階調レベルL2では−(VW+VM−V1) 階調レベルL1では−(VW+VM−V2) となる。次に、端子PD2からY1の走査電極40をG
ND電位に放電することによって、選択されたY1の走
査電極40の駆動を終了する。同様の駆動を、Y2から
Ymまでの走査電極40に対し線順次に繰返すことによ
って、第1のフレームの駆動を完了する。
続された駆動素子から、正電圧供給回路41の端子PD
1から供給される電圧+(VW+1/2VM)をプルア
ップ素子37を用いてY1の走査電極40へ出力するこ
とによって、Y1の走査電極40の電位を+(VW+1
/2VM)に持上げる。この結果、X1のデータ電極3
9とY1の走査電極40との交点(X1,Y1)のEL
素子に、発光するのに充分な電圧が印加されて発光し、
X2のデータ電極39とY1の走査電極40との交点
(X2,Y1)には発光するには不充分な電圧+(V
W)が印加されるので非発光となる。このときの発光す
るのに充分な電圧とは、 階調レベルL3では−(VW+VM) 階調レベルL2では−(VW+VM−V1) 階調レベルL1では−(VW+VM−V2) となる。次に、端子PD2からY1の走査電極40をG
ND電位に放電することによって、選択されたY1の走
査電極40の駆動を終了する。同様の駆動を、Y2から
Ymまでの走査電極40に対し線順次に繰返すことによ
って、第1のフレームの駆動を完了する。
【0040】第2のフレームでは、第1のフレームと同
様に、データ側駆動IC31に順番に表示データ(Da
ta)とクロック(CkD)が入力され、シフトレジス
タ・ラッチ33を用いて、指定のデータ電極の位置まで
転送した後に、表示データを一旦ラッチストローブ(L
S)によってラッチさせる。走査側駆動IC32に接続
されるY1〜Ymの走査電極40はフローティング電位
に保っておき、シフトレジスタ・ラッチ33にラッチさ
れた表示データに基づき、発光させるEL素子を含むX
1等のデータ電極39は、プルアップ素子34をON状
態として、階調レベルに応じてL3ならば+1/2V
M、L2ならば+1/2VM−V1、L1ならば+1/
2VM−V2までそれぞれ充電を行い、非発光のEL素
子を含むX2等のデータ電極は、プルダウン素子34を
ON状態にして−1/2VMの電位とする。V1および
V2は第1のフレームの際と同一電圧で、V1<V2と
なり、 +1/2VM>+1/2VM−V1>+1/2VM−V
2>−1/2VM とする。
様に、データ側駆動IC31に順番に表示データ(Da
ta)とクロック(CkD)が入力され、シフトレジス
タ・ラッチ33を用いて、指定のデータ電極の位置まで
転送した後に、表示データを一旦ラッチストローブ(L
S)によってラッチさせる。走査側駆動IC32に接続
されるY1〜Ymの走査電極40はフローティング電位
に保っておき、シフトレジスタ・ラッチ33にラッチさ
れた表示データに基づき、発光させるEL素子を含むX
1等のデータ電極39は、プルアップ素子34をON状
態として、階調レベルに応じてL3ならば+1/2V
M、L2ならば+1/2VM−V1、L1ならば+1/
2VM−V2までそれぞれ充電を行い、非発光のEL素
子を含むX2等のデータ電極は、プルダウン素子34を
ON状態にして−1/2VMの電位とする。V1および
V2は第1のフレームの際と同一電圧で、V1<V2と
なり、 +1/2VM>+1/2VM−V1>+1/2VM−V
2>−1/2VM とする。
【0041】次に、選択されたY1の走査電極40に接
続される駆動素子は、負電圧供給回路42の端子ND1
から供給される電圧−(VW+1/2VM)をプルダウ
ン素子38を用いてY1の走査電極40へ出力すること
によって、Y1の走査電極40の電位を−(VW+1/
2VM)に持上げる。この結果、X1のデータ電極39
とY1の走査電極40との交点(X1,Y1)のEL素
子に、発光するのに充分な電圧が印加されて発光し、X
2のデータ電極39とY1の走査電極40との交点(X
2,Y1)のEL素子には、発光するには不充分な−V
Wの電圧が印加されるので非発光となる。このときの発
光するのに充分な電圧とは、 階調レベルL3では+(VW+VM) 階調レベルL2では+(VW+VM−V1) 階調レベルL1では+(VW+VM−V2) となる。次に、端子ND2によってY1の走査電極40
をGND電位に放電し、選択されたY1の走査電極に対
する駆動が終了する。同様の駆動を、Y2からYmまで
の走査電極40に対して線順次に繰返すことによって、
第2のフレームの駆動を完了する。以上のような第1の
フレームの駆動と第2のフレームの駆動とを順次繰返す
ことによって、EL素子に正および負の交流パルスを交
互に印加し、任意の表示を行わせることができる。
続される駆動素子は、負電圧供給回路42の端子ND1
から供給される電圧−(VW+1/2VM)をプルダウ
ン素子38を用いてY1の走査電極40へ出力すること
によって、Y1の走査電極40の電位を−(VW+1/
2VM)に持上げる。この結果、X1のデータ電極39
とY1の走査電極40との交点(X1,Y1)のEL素
子に、発光するのに充分な電圧が印加されて発光し、X
2のデータ電極39とY1の走査電極40との交点(X
2,Y1)のEL素子には、発光するには不充分な−V
Wの電圧が印加されるので非発光となる。このときの発
光するのに充分な電圧とは、 階調レベルL3では+(VW+VM) 階調レベルL2では+(VW+VM−V1) 階調レベルL1では+(VW+VM−V2) となる。次に、端子ND2によってY1の走査電極40
をGND電位に放電し、選択されたY1の走査電極に対
する駆動が終了する。同様の駆動を、Y2からYmまで
の走査電極40に対して線順次に繰返すことによって、
第2のフレームの駆動を完了する。以上のような第1の
フレームの駆動と第2のフレームの駆動とを順次繰返す
ことによって、EL素子に正および負の交流パルスを交
互に印加し、任意の表示を行わせることができる。
【0042】次に、図1の駆動回路29を用いる本発明
の補正方法について説明する。まずデータ側駆動IC3
1に入力される信号のうち、データ信号(Data1,
Data2)、ラッチストローブ信号(LS)およびデ
ータ転送クロック(CkD)をデータ演算回路50に入
力し、Data1,Data2の信号を加算する。ラッ
チストローブ(LS)の信号によって加算結果を出力
し、データ演算回路50の初期化を行うことによって、
1ライン分の加算結果を得ることができる。加算結果の
上位数ビットを取出して反転させ、データ転送クロック
(CkD)またはこのクロックを分周した結果得られる
クロックによってカウントして、一致したときに“Hi
gh”出力となるパルス幅制御信号を生成させる。パル
ス幅制御信号とクロックとをパルス幅制御回路51に送
り、書込み電圧の立上がりに同期させる。パルス幅制御
回路51は、図2に点線で示すように、パルス幅制御信
号の出力が“High”となったときに書込み電圧の立
上がりを開始して、書込み電圧のパルス幅を可変させ
る。
の補正方法について説明する。まずデータ側駆動IC3
1に入力される信号のうち、データ信号(Data1,
Data2)、ラッチストローブ信号(LS)およびデ
ータ転送クロック(CkD)をデータ演算回路50に入
力し、Data1,Data2の信号を加算する。ラッ
チストローブ(LS)の信号によって加算結果を出力
し、データ演算回路50の初期化を行うことによって、
1ライン分の加算結果を得ることができる。加算結果の
上位数ビットを取出して反転させ、データ転送クロック
(CkD)またはこのクロックを分周した結果得られる
クロックによってカウントして、一致したときに“Hi
gh”出力となるパルス幅制御信号を生成させる。パル
ス幅制御信号とクロックとをパルス幅制御回路51に送
り、書込み電圧の立上がりに同期させる。パルス幅制御
回路51は、図2に点線で示すように、パルス幅制御信
号の出力が“High”となったときに書込み電圧の立
上がりを開始して、書込み電圧のパルス幅を可変させ
る。
【0043】図3は、たとえば1ラインを640絵素で
構成するEL表示装置での表示例を示す。各ラインを同
様に駆動すると、ラインA,B上のポイントα,βで
は、図4に示すように、同一の階調レベルL1でも電圧
が異なってしまう。図5は、本実施形態での補正動作を
示す。ラインAは、全絵素がL3の階調レベルで発光し
ており、加算結果は“11110000000”とな
る。上位4ビットは“1111”となる。この加算結果
を反転すると“0000”となり、1クロック目が“H
igh”となるパルス幅制御信号が出力される。書込み
電圧はこのパルス幅制御信号によって絵素への印加を開
始するため、書込み電圧のパルス幅を狭める調整は行わ
れない。
構成するEL表示装置での表示例を示す。各ラインを同
様に駆動すると、ラインA,B上のポイントα,βで
は、図4に示すように、同一の階調レベルL1でも電圧
が異なってしまう。図5は、本実施形態での補正動作を
示す。ラインAは、全絵素がL3の階調レベルで発光し
ており、加算結果は“11110000000”とな
る。上位4ビットは“1111”となる。この加算結果
を反転すると“0000”となり、1クロック目が“H
igh”となるパルス幅制御信号が出力される。書込み
電圧はこのパルス幅制御信号によって絵素への印加を開
始するため、書込み電圧のパルス幅を狭める調整は行わ
れない。
【0044】また、図3に示すラインBのように、1ラ
インのうち320絵素が非発光で、残りの320絵素が
L1の階調レベルで発光している場合の加算結果は、
“00101000000”となり、上位4ビットは
“0010”となる。この加算結果の反転は、“110
1”となり、14クロック目が“High”となるパル
ス幅制御信号が出力される。このパルス幅制御信号によ
って、13クロック分書込み電圧の印加開始が遅れ、パ
ルス幅の狭い書込みパルスが印加されることによって、
均一な表示を得ることができる。
インのうち320絵素が非発光で、残りの320絵素が
L1の階調レベルで発光している場合の加算結果は、
“00101000000”となり、上位4ビットは
“0010”となる。この加算結果の反転は、“110
1”となり、14クロック目が“High”となるパル
ス幅制御信号が出力される。このパルス幅制御信号によ
って、13クロック分書込み電圧の印加開始が遅れ、パ
ルス幅の狭い書込みパルスが印加されることによって、
均一な表示を得ることができる。
【0045】本実施形態では、データ加算の結果の上位
4ビットによる補正を行っているけれども、ビット数を
増やしたり、データ転送クロックの分周回数を変えるこ
となどによって、より細かな補正が可能となる。また、
データ演算回路50でデジタル量の加算によって得られ
る結果を元に補正を行っているけれども、減算結果の加
工によっても同様の制御信号を得ることができる。
4ビットによる補正を行っているけれども、ビット数を
増やしたり、データ転送クロックの分周回数を変えるこ
となどによって、より細かな補正が可能となる。また、
データ演算回路50でデジタル量の加算によって得られ
る結果を元に補正を行っているけれども、減算結果の加
工によっても同様の制御信号を得ることができる。
【0046】さらに、本実施形態では1ライン分の全階
調データの加算結果によって補正を行っているけれど
も、階調データ数が多い場合は上位数ビット分の階調デ
ータを1ライン分演算することによって補正することも
可能である。また、クロックとしてデータ転送クロック
(CkD)以外のクロックを使ってもよい。1ライン6
40絵素以外の構成でも、4階調以外の表示による場合
でも、最大階調レベル1ライン分を加算した結果の任意
のビット数が全て“1”になるように補正することで、
本発明を容易に応用することが可能となる。
調データの加算結果によって補正を行っているけれど
も、階調データ数が多い場合は上位数ビット分の階調デ
ータを1ライン分演算することによって補正することも
可能である。また、クロックとしてデータ転送クロック
(CkD)以外のクロックを使ってもよい。1ライン6
40絵素以外の構成でも、4階調以外の表示による場合
でも、最大階調レベル1ライン分を加算した結果の任意
のビット数が全て“1”になるように補正することで、
本発明を容易に応用することが可能となる。
【0047】以上の説明では、階調データ信号がデジタ
ルデータとして入力されているけれども、アナログデー
タとして入力される場合は、A/D変換によってデジタ
ルデータに変換すれば、同様の補正が可能となる。ま
た、容量素子等を使用するアナログ量の加算の方法を用
いれば、A/D変換が不要となり、アナログデータのま
ま演算することによって補正が可能となる。なお、長期
信頼性に影響を与えない場合は、第1のフレームまたは
第2のフレームのどちらか一方のフレームにおいてのみ
書込み電圧のパルス幅を調整することもできる。また、
電圧波形の立上がりの調整ではなく、立下がりの調整、
あるいは両方の調整も可能である。
ルデータとして入力されているけれども、アナログデー
タとして入力される場合は、A/D変換によってデジタ
ルデータに変換すれば、同様の補正が可能となる。ま
た、容量素子等を使用するアナログ量の加算の方法を用
いれば、A/D変換が不要となり、アナログデータのま
ま演算することによって補正が可能となる。なお、長期
信頼性に影響を与えない場合は、第1のフレームまたは
第2のフレームのどちらか一方のフレームにおいてのみ
書込み電圧のパルス幅を調整することもできる。また、
電圧波形の立上がりの調整ではなく、立下がりの調整、
あるいは両方の調整も可能である。
【0048】図6は、本発明の実施の他の形態としての
駆動回路59の概略的な電気的構成を示す。また図7
は、EL素子パネル30に対する駆動波形を示す。図8
は、補正動作を示す。本実施形態で、図1に示す実施形
態に対応する部分には同一の参照符を付し、重複する説
明を省略する。本実施形態の駆動回路59では、データ
演算回路60の演算結果に基づいて、タイミング遅延回
路61が、パルス幅を変えずに書込み電圧の印加タイミ
ングを調整して補正を行う。まず、データ演算回路60
は、Data1,Data2の表示データ信号を1ライ
ン分加算して、上位4ビットを取出し、このデータをタ
イミング遅延回路61に与える。タイミング遅延回路6
1では、書込み制御信号を遅らせることによって、変調
電圧と書込み電圧とが同時に印加される時間を可変させ
て調整する。
駆動回路59の概略的な電気的構成を示す。また図7
は、EL素子パネル30に対する駆動波形を示す。図8
は、補正動作を示す。本実施形態で、図1に示す実施形
態に対応する部分には同一の参照符を付し、重複する説
明を省略する。本実施形態の駆動回路59では、データ
演算回路60の演算結果に基づいて、タイミング遅延回
路61が、パルス幅を変えずに書込み電圧の印加タイミ
ングを調整して補正を行う。まず、データ演算回路60
は、Data1,Data2の表示データ信号を1ライ
ン分加算して、上位4ビットを取出し、このデータをタ
イミング遅延回路61に与える。タイミング遅延回路6
1では、書込み制御信号を遅らせることによって、変調
電圧と書込み電圧とが同時に印加される時間を可変させ
て調整する。
【0049】データ側駆動IC31に入力される信号の
うち、データ信号(Data1,Data2)、ラッチ
ストローブ信号(LS)およびデータ転送クロックCk
Dをデータ演算回路60に入力し、Data1,Dat
a2の信号を加算する。ラッチストローブ信号によって
加算結果を出力し、データ演算回路60を初期化する。
このようにして、ラッチストローブ信号のタイミング
で、1ライン分の加算結果を得ることができる。加算結
果の上位数ビットを取出して反転させ、データ転送クロ
ックまたはこのクロックを分周した結果得られるクロッ
クによってカウントして一致したときに“High”出
力となる遅延信号D1,D2を生成する。遅延信号D
1,D2とクロックとをタイミング遅延回路61に与え
て、書込み信号の立上がりと立下がりとを変化させる。
うち、データ信号(Data1,Data2)、ラッチ
ストローブ信号(LS)およびデータ転送クロックCk
Dをデータ演算回路60に入力し、Data1,Dat
a2の信号を加算する。ラッチストローブ信号によって
加算結果を出力し、データ演算回路60を初期化する。
このようにして、ラッチストローブ信号のタイミング
で、1ライン分の加算結果を得ることができる。加算結
果の上位数ビットを取出して反転させ、データ転送クロ
ックまたはこのクロックを分周した結果得られるクロッ
クによってカウントして一致したときに“High”出
力となる遅延信号D1,D2を生成する。遅延信号D
1,D2とクロックとをタイミング遅延回路61に与え
て、書込み信号の立上がりと立下がりとを変化させる。
【0050】図3に示すような1ライン640絵素で構
成されるEL表示装置の場合について説明すると、ライ
ンAのように全絵素がL3の階調レベルで発光する場合
の加算結果は“11110000000”となり、上位
4ビットは“1111”となる。この加算結果を反転す
ると、“0000”となり、図8に示すように、1クロ
ック目が“High”となる遅延信号D1,D2が出力
される。書込み電圧はこの遅延信号D1,D2によって
充電と放電とを開始するため、書込み電圧の遅延は生じ
ない。図3のラインBのように、1ラインのうちの32
0絵素が非発光で、残りの320絵素がL1の階調レベ
ルで発光している場合の加算結果は、“0010100
0000”となり、上位4ビットは“0010”とな
る。この加算結果の反転は、“1101”となり、14
クロック目が“High”となる遅延信号d1,d2が
図8に示すように出力される。この遅延信号d1,d2
によって、13クロック分書込み電圧の充電と放電とが
遅れ、書込みパルスを図7の点線で示すように、全体的
に遅らせることができる。書込みパルスの立上がりと立
下がりが同様に遅れても、立下がり側は変調電圧と重な
らないので、立上がり側の遅れの部分が、図2に示すよ
うなパルス幅が狭い状態と同様になり、均一な表示を得
ることがでる。
成されるEL表示装置の場合について説明すると、ライ
ンAのように全絵素がL3の階調レベルで発光する場合
の加算結果は“11110000000”となり、上位
4ビットは“1111”となる。この加算結果を反転す
ると、“0000”となり、図8に示すように、1クロ
ック目が“High”となる遅延信号D1,D2が出力
される。書込み電圧はこの遅延信号D1,D2によって
充電と放電とを開始するため、書込み電圧の遅延は生じ
ない。図3のラインBのように、1ラインのうちの32
0絵素が非発光で、残りの320絵素がL1の階調レベ
ルで発光している場合の加算結果は、“0010100
0000”となり、上位4ビットは“0010”とな
る。この加算結果の反転は、“1101”となり、14
クロック目が“High”となる遅延信号d1,d2が
図8に示すように出力される。この遅延信号d1,d2
によって、13クロック分書込み電圧の充電と放電とが
遅れ、書込みパルスを図7の点線で示すように、全体的
に遅らせることができる。書込みパルスの立上がりと立
下がりが同様に遅れても、立下がり側は変調電圧と重な
らないので、立上がり側の遅れの部分が、図2に示すよ
うなパルス幅が狭い状態と同様になり、均一な表示を得
ることがでる。
【0051】なお本実施形態では、データ加算の結果の
上位4ビットによる補正を行っているけれども、ビット
数を増やすこととデータ転送クロックの分周回数を変え
ることで、より細かい補正が可能となる。また、データ
演算回路60でデジタル量の加算によって得られる結果
を元に補正を行っているけれども、減算結果の加工でも
同様の制御信号を得ることができる。さらに、本実施形
態では1ライン分の全階調データの加算結果によって補
正を行っているけれども、階調データ数が多い場合は上
位数ビットの階調データを1ライン分演算することで、
同様の補正を行うことができる。
上位4ビットによる補正を行っているけれども、ビット
数を増やすこととデータ転送クロックの分周回数を変え
ることで、より細かい補正が可能となる。また、データ
演算回路60でデジタル量の加算によって得られる結果
を元に補正を行っているけれども、減算結果の加工でも
同様の制御信号を得ることができる。さらに、本実施形
態では1ライン分の全階調データの加算結果によって補
正を行っているけれども、階調データ数が多い場合は上
位数ビットの階調データを1ライン分演算することで、
同様の補正を行うことができる。
【0052】なおクロックとしては、データ転送クロッ
ク(CkD)とは異なるクロックを用いることもでき
る。また、1ラインが640絵素以外の構成や、4階調
以外の表示による場合でも、最大階調レベルを1ライン
分加算した結果では補正を行わないように、そのような
加算結果の任意のビット数が全て“1”になるように補
正することによって、本発明を容易に応用することが可
能となる。また、本実施形態でも、階調データ信号をア
ナログデータとして入力し、A/D変換によって同様の
補正が可能となるばかりではなく、容量素子等を使用し
たアナログ演算の方法でも、A/D変換を用いないで補
正を行うことも可能である。さらに、長期信頼性に影響
を与えない場合は、第1のフレームまたは第2のフレー
ムのいずれか一方のフレームにおいてのみ書込み電圧の
印加タイミングを調整することもできる。また、書込み
電圧ではなく変調電圧の印加タイミングの調整や、両者
の相対的なタイミングの調整によっても同様の効果を得
ることができる。
ク(CkD)とは異なるクロックを用いることもでき
る。また、1ラインが640絵素以外の構成や、4階調
以外の表示による場合でも、最大階調レベルを1ライン
分加算した結果では補正を行わないように、そのような
加算結果の任意のビット数が全て“1”になるように補
正することによって、本発明を容易に応用することが可
能となる。また、本実施形態でも、階調データ信号をア
ナログデータとして入力し、A/D変換によって同様の
補正が可能となるばかりではなく、容量素子等を使用し
たアナログ演算の方法でも、A/D変換を用いないで補
正を行うことも可能である。さらに、長期信頼性に影響
を与えない場合は、第1のフレームまたは第2のフレー
ムのいずれか一方のフレームにおいてのみ書込み電圧の
印加タイミングを調整することもできる。また、書込み
電圧ではなく変調電圧の印加タイミングの調整や、両者
の相対的なタイミングの調整によっても同様の効果を得
ることができる。
【0053】
【発明の効果】以上のように本発明によれば、EL表示
装置を駆動する電圧を正および負の両極性で対称にしな
がら、階調表示を行い、負荷に応じて輝度を電圧波形の
パルス幅を変えて調整し、表示の均一化を図ることがで
きる。
装置を駆動する電圧を正および負の両極性で対称にしな
がら、階調表示を行い、負荷に応じて輝度を電圧波形の
パルス幅を変えて調整し、表示の均一化を図ることがで
きる。
【0054】また本発明によれば、第1駆動回路からの
変調電圧または第2駆動回路からの書込み電圧のうちの
少なくとも一方のパルス幅を変化させて、負荷に応じた
輝度の補正を行うことができる。
変調電圧または第2駆動回路からの書込み電圧のうちの
少なくとも一方のパルス幅を変化させて、負荷に応じた
輝度の補正を行うことができる。
【0055】また本発明によれば、第1駆動回路からの
変調電圧と第2駆動回路からの書込み電圧との間の相対
的なタイミングを変化させて、負荷に応じた輝度の均一
化を図ることができる。
変調電圧と第2駆動回路からの書込み電圧との間の相対
的なタイミングを変化させて、負荷に応じた輝度の均一
化を図ることができる。
【0056】また本発明によれば、各絵素を駆動する電
圧波形を対称にして、階調表示および負荷に伴う輝度の
均一化のための補正を行うことができる。
圧波形を対称にして、階調表示および負荷に伴う輝度の
均一化のための補正を行うことができる。
【0057】また本発明によれば、階調データに対する
補正を簡略化することができる。
補正を簡略化することができる。
【図1】本発明の実施の一形態としての駆動回路29の
概略的な電気的構成を示すブロック図である。
概略的な電気的構成を示すブロック図である。
【図2】図1の駆動回路29によるEL表示パネル30
の駆動波形を示すタイムチャートである。
の駆動波形を示すタイムチャートである。
【図3】図1のEL表示パネル30で表示する表示画面
の一例を示す図である。
の一例を示す図である。
【図4】図3の表示画面で、1ラインで表示する絵素の
数によって各絵素に印加する電圧の振幅が変化する状態
を示す電圧波形図である。
数によって各絵素に印加する電圧の振幅が変化する状態
を示す電圧波形図である。
【図5】図1の実施形態で書込み電圧波形をパルス幅制
御信号によって補正する動作を示す電圧波形図である。
御信号によって補正する動作を示す電圧波形図である。
【図6】本発明の実施の他の形態としての駆動回路59
の概略的な電気的構成を示すブロック図である。
の概略的な電気的構成を示すブロック図である。
【図7】図6の駆動回路59でEL表示パネル30を駆
動する駆動波形を示すタイムチャートである。
動する駆動波形を示すタイムチャートである。
【図8】図6に示す駆動回路59で、書込み電圧波形を
遅延信号に基づいて補正する動作を示すタイムチャート
である。
遅延信号に基づいて補正する動作を示すタイムチャート
である。
【図9】EL表示パネルの基本的構成を示す図である。
【図10】図9のEL表示パネルの輝度と印加電圧との
関係を示すグラフである。
関係を示すグラフである。
【図11】従来からのEL表示装置の駆動回路の概略的
な電気的構成を示すブロック図である。
な電気的構成を示すブロック図である。
【図12】図11のEL表示装置の駆動回路でEL表示
パネル10を駆動する駆動波形の一例を示すタイムチャ
ートである。
パネル10を駆動する駆動波形の一例を示すタイムチャ
ートである。
【図13】先行技術で階調表示を行う際の補正を含む駆
動電圧波形を示すタイムチャートである。
動電圧波形を示すタイムチャートである。
29,59 駆動回路 30 EL表示パネル 31 データ側駆動IC 32 走査側駆動IC 33,36 シフトレジスタ・ラッチ 34,37 プルアップ素子 35,38 プルダウン素子 39 データ電極 40 走査電極 41 正電圧供給回路 42 負電圧供給回路 50,60 データ演算回路 51 パルス幅制御回路 61 タイミング遅延回路
Claims (5)
- 【請求項1】 EL発光層を互いに交差する方向に配列
した第1電極群および第2電極群の間に挟んで形成する
EL表示装置を、交差部を絵素として画像の階調表示を
行うようにパルス波形で駆動する回路であって、 第1電極群の各電極にそれぞれ接続される出力端子を備
え、正または負の変調電圧を第1電極群の各電極に印加
可能な第1駆動回路と、 第2電極群の各電極にそれぞれ接続される出力端子を備
え、正または負の書込み電圧の印加と、接地電位または
フローティング電位とに、第2電極群を切換え可能な第
2駆動回路と、 各絵素の階調レベルを表す表示データを、第2電極群の
配列方向のライン毎に演算し、その演算結果に応じて、
該ライン上に配列される各絵素に印加される電圧波形の
パルス幅を変化させる補正回路とを含むことを特徴とす
るEL表示装置の駆動回路。 - 【請求項2】 前記補正回路は、前記第1駆動回路から
の変調電圧または前記第2駆動回路からの書込み電圧の
うちの少なくとも一方の電圧波形のパルス幅を変化させ
ることを特徴とする請求項1記載のEL表示装置の駆動
回路。 - 【請求項3】 前記補正回路は、前記第1駆動回路から
の変調電圧と前記第2駆動回路からの書込み電圧との間
の相対的なタイミングを変化させることを特徴とする請
求項1または2記載のEL表示装置の駆動回路。 - 【請求項4】 前記補正回路は、前記ライン上に配列さ
れる各絵素に印加される電圧波形のパルス幅の変化を、
正および負の極性で等しく行うことを特徴とする請求項
1〜3のいずれかに記載のEL表示装置の駆動回路。 - 【請求項5】 前記補正回路は、階調データの全部また
は一部の演算、および演算結果の全部または一部のデー
タにより絵素に印加される電圧波形のパルス幅の変化を
行うことを特徴とする請求項1〜4のいずれかに記載の
EL表示装置の駆動回路。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000133718A JP2001312245A (ja) | 2000-05-02 | 2000-05-02 | El表示装置の駆動回路 |
CA002345562A CA2345562C (en) | 2000-05-01 | 2001-04-27 | El display apparatus |
US09/845,684 US6621228B2 (en) | 2000-05-01 | 2001-05-01 | EL display apparatus |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000133718A JP2001312245A (ja) | 2000-05-02 | 2000-05-02 | El表示装置の駆動回路 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2001312245A true JP2001312245A (ja) | 2001-11-09 |
Family
ID=18642151
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2000133718A Pending JP2001312245A (ja) | 2000-05-01 | 2000-05-02 | El表示装置の駆動回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2001312245A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100660049B1 (ko) * | 2006-04-26 | 2006-12-20 | 하나 마이크론(주) | 디스플레이 장치의 채널 간섭 보상 방법, 데이터 신호 구동제어 장치 및 디스플레이 장치 |
JP2013504081A (ja) * | 2009-09-02 | 2013-02-04 | スコビル インダストリーズ コープ | 電界発光ディスプレイを駆動するための方法および装置 |
-
2000
- 2000-05-02 JP JP2000133718A patent/JP2001312245A/ja active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100660049B1 (ko) * | 2006-04-26 | 2006-12-20 | 하나 마이크론(주) | 디스플레이 장치의 채널 간섭 보상 방법, 데이터 신호 구동제어 장치 및 디스플레이 장치 |
JP2013504081A (ja) * | 2009-09-02 | 2013-02-04 | スコビル インダストリーズ コープ | 電界発光ディスプレイを駆動するための方法および装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7358935B2 (en) | Display device of digital drive type | |
JP3077579B2 (ja) | El表示装置 | |
US4975691A (en) | Scan inversion symmetric drive | |
KR100477986B1 (ko) | 유기 전계발광 표시장치 및 이의 구동방법 | |
US20140210874A1 (en) | Method and apparatus for gray-scale gamma correction for electroluminescent displays | |
US6621228B2 (en) | EL display apparatus | |
JP2002297097A (ja) | 表示装置及びその駆動方法 | |
KR20020096851A (ko) | 화상 표시 장치 | |
KR20070092856A (ko) | 평판표시장치 및 데이터신호 형성방법 | |
JP4074502B2 (ja) | 表示装置用電源回路、表示装置及び電子機器 | |
JP2006313306A (ja) | ガンマ基準電圧発生回路,及びそれを備える平板表示装置 | |
GB2553075A (en) | A display | |
US8681082B2 (en) | Display device and drive method therefor, and electronic unit | |
JP2620585B2 (ja) | 表示装置の駆動方法および装置 | |
JP2003345307A (ja) | 表示装置およびその駆動方法 | |
US7042425B2 (en) | Display device | |
JP2001312245A (ja) | El表示装置の駆動回路 | |
EP1626390A1 (en) | Active matrix type display device and digital-analog converter | |
JP2619083B2 (ja) | 表示装置の駆動方法 | |
JP2619001B2 (ja) | 表示装置の駆動方法 | |
KR100629177B1 (ko) | 유기 전계발광 표시장치 | |
JP2002023695A (ja) | El表示装置 | |
JP2007279143A (ja) | 表示装置 | |
CN111292676B (zh) | 电子装置 | |
JP2533945B2 (ja) | 薄膜el表示装置の駆動方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20031212 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20031224 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040220 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20040810 |