JP2619001B2 - 表示装置の駆動方法 - Google Patents
表示装置の駆動方法Info
- Publication number
- JP2619001B2 JP2619001B2 JP63187175A JP18717588A JP2619001B2 JP 2619001 B2 JP2619001 B2 JP 2619001B2 JP 63187175 A JP63187175 A JP 63187175A JP 18717588 A JP18717588 A JP 18717588A JP 2619001 B2 JP2619001 B2 JP 2619001B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- data
- electrode
- circuit
- write
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Control Of El Displays (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
Description
【発明の詳細な説明】 産業上の利用分野 本発明は、たとえば容量性フラット・マトリクスディ
スプレイパネル（以下、薄膜EL表示装置と呼ぶ）などの
表示装置の駆動方法に関する。
スプレイパネル（以下、薄膜EL表示装置と呼ぶ）などの
表示装置の駆動方法に関する。
従来の技術 第12図は、薄膜EL表示装置におけるEL表示パネルの基
本的な構造を示す縦断面図である。第12図において、ガ
ラス基板1Aの上にはI.T.O.（Indium Tin Oxide）などか
ら成る帯状の透明電極２が複数互いに平行に設けられ、
この上にはSi3N4,SiO2,Al2O3などから成る誘電体層3Aが
積層され、さらにその上には発光層4Aが積層されてい
る。この発光層4Aは、発光中心を形成する活性物質とし
てMnなどをドープしたZnSから成る。この発光層4Aの上
には上記と同じ材料から成る誘電体層5Aが積層され、そ
の上に上記した透明電極2Aと直交する方向に延びるAlな
どから成る帯状の背面電極6Aが複数互いに平行に設けら
れており、上記した透明電極2A側が表示側とされる。
本的な構造を示す縦断面図である。第12図において、ガ
ラス基板1Aの上にはI.T.O.（Indium Tin Oxide）などか
ら成る帯状の透明電極２が複数互いに平行に設けられ、
この上にはSi3N4,SiO2,Al2O3などから成る誘電体層3Aが
積層され、さらにその上には発光層4Aが積層されてい
る。この発光層4Aは、発光中心を形成する活性物質とし
てMnなどをドープしたZnSから成る。この発光層4Aの上
には上記と同じ材料から成る誘電体層5Aが積層され、そ
の上に上記した透明電極2Aと直交する方向に延びるAlな
どから成る帯状の背面電極6Aが複数互いに平行に設けら
れており、上記した透明電極2A側が表示側とされる。
第５図は、上記したEL表示パネルを持つ一般的な薄膜
EL表示装置の概略的な構成を示す回路図である。第５図
におけるEL表示パネル10では、Ｘ方向電極をデータ側電
極とし、Ｙ方向電極を走査側電極として電極のみを示し
ている。20,30は、Ｙ方向電極の奇数ラインと偶数ライ
ンにそれぞれ対応する走査側Ｎ−ch高耐圧MOSICで、21,
31は各IC中のシフトレジスタ等の論理回路である。40,5
0は同走査側Ｐ−ch（チャンネル）高耐圧金属酸化物半
導体集積回路（以下、MOSICと略称する）で、41,51は各
IC中のシフトレジスタ等の論理回路である。60はデータ
側Ｎ−ch高耐圧MOSICで、61はIC中のシフトレジスタ等
の論理回路である。70はデータ側のダイオードアレイを
示し、これはデータ側駆動線の分離およびスイッチング
素子の逆バイアス保護をする。80は予備充電駆動回路、
90は引き上げ充電駆動回路、100は書込み駆動回路であ
る。また、110は走査側Ｎ−ch高耐圧MOSIC20および30の
ソース電位切換え回路で、通常はアース電位に保たれ
る。
EL表示装置の概略的な構成を示す回路図である。第５図
におけるEL表示パネル10では、Ｘ方向電極をデータ側電
極とし、Ｙ方向電極を走査側電極として電極のみを示し
ている。20,30は、Ｙ方向電極の奇数ラインと偶数ライ
ンにそれぞれ対応する走査側Ｎ−ch高耐圧MOSICで、21,
31は各IC中のシフトレジスタ等の論理回路である。40,5
0は同走査側Ｐ−ch（チャンネル）高耐圧金属酸化物半
導体集積回路（以下、MOSICと略称する）で、41,51は各
IC中のシフトレジスタ等の論理回路である。60はデータ
側Ｎ−ch高耐圧MOSICで、61はIC中のシフトレジスタ等
の論理回路である。70はデータ側のダイオードアレイを
示し、これはデータ側駆動線の分離およびスイッチング
素子の逆バイアス保護をする。80は予備充電駆動回路、
90は引き上げ充電駆動回路、100は書込み駆動回路であ
る。また、110は走査側Ｎ−ch高耐圧MOSIC20および30の
ソース電位切換え回路で、通常はアース電位に保たれ
る。
第６図に各高耐圧MOSトランジスタおよび各駆動回
路、さらに電位切換え回路のオン・オフタイミングチャ
ートを、第７図に第５図中の絵素A,Bを代表例とする印
加電圧波形および発光波形をそれぞれ示す。
路、さらに電位切換え回路のオン・オフタイミングチャ
ートを、第７図に第５図中の絵素A,Bを代表例とする印
加電圧波形および発光波形をそれぞれ示す。
以下、第６図と第７図を参照して従来の駆動回路の動
作を説明する。なお、ここでは、線順次駆動で、絵素Ａ
を含むY1と絵素Ｂを含むY2の走査側電極とが選択される
ものとする。また、後述のように、１ライン毎に絵素に
印加される電圧の極性を反転して駆動されるが、奇数ラ
イン上の絵素に正の書込みパルスを印加するフィールド
をＮ−Ｐフィールド、偶数ライン上の絵素に正の書込み
パルスを印加するフィールドをＰ−ｎフィールドと呼
ぶ。
作を説明する。なお、ここでは、線順次駆動で、絵素Ａ
を含むY1と絵素Ｂを含むY2の走査側電極とが選択される
ものとする。また、後述のように、１ライン毎に絵素に
印加される電圧の極性を反転して駆動されるが、奇数ラ
イン上の絵素に正の書込みパルスを印加するフィールド
をＮ−Ｐフィールド、偶数ライン上の絵素に正の書込み
パルスを印加するフィールドをＰ−ｎフィールドと呼
ぶ。
Ｎ−Ｐフィールド （Ａ）まず、絵素Ａを含む１ライン目（奇数ライン）の
駆動から説明する。
駆動から説明する。
第１段階T1:予備充電期間（奇数ライン） まず、ソース電位切換え回路110をアース電位にし
て、走査側Ｎ−ch高耐圧MOSIS20,30中のすべてのMOSト
ランジスタNT1〜NT1をオン状態にする。同時に、予備充
電駆動回路80（電圧1/2VM＝30V）をオン状態にし、デー
タ側ダイオードアレイ70を介してパネル全面を充電す
る。このとき、データ側Ｎ−ch高耐圧MOSIC60内のMOSト
ランジスタNt1〜Ntiおよび走査側Ｐ−ch高耐圧MOSIC40,
50内の全MOSトランジスタPT1〜PTiはすべてオフ状態に
保たれる。
て、走査側Ｎ−ch高耐圧MOSIS20,30中のすべてのMOSト
ランジスタNT1〜NT1をオン状態にする。同時に、予備充
電駆動回路80（電圧1/2VM＝30V）をオン状態にし、デー
タ側ダイオードアレイ70を介してパネル全面を充電す
る。このとき、データ側Ｎ−ch高耐圧MOSIC60内のMOSト
ランジスタNt1〜Ntiおよび走査側Ｐ−ch高耐圧MOSIC40,
50内の全MOSトランジスタPT1〜PTiはすべてオフ状態に
保たれる。
第２段階T2:放電／引上げ充電期間（奇数ライン） 次に、走査側Ｎ−ch高耐圧MOSIC20,30内の全MOSトラ
ンジスタNT1〜NTiをオフ状態にして、かつデータ側Ｎ−
ch高耐圧MOSIC60内の選択されたデータ側駆動電極（た
とえばX2）に接続されたMOSトランジスタ（Nt2）のみオ
フ状態のままにし、他のデータ側駆動電極に接続された
MOSトランジスタNt1,Nt3〜Ntjをオン状態に切換える。
また同時に、走査側Ｐ−ch高耐圧MOSIC40,50内の全MOS
トランジスタPT1〜PTiをオン状態にする。データ側の非
選択電極（Xj≠２）の電荷は、オン状態のデータ側Ｎ−
ch高耐圧MOSIC60内のMOSトランジスタNt1〜Ntj（Nt2を
のぞく）と、走査側Ｐ−ch高耐圧MOSIC40,50内の全MOS
トランジスタPT1〜PTiおよび書込み駆動回路100内のダ
イオード101による接地ループ形成で放電する。
ンジスタNT1〜NTiをオフ状態にして、かつデータ側Ｎ−
ch高耐圧MOSIC60内の選択されたデータ側駆動電極（た
とえばX2）に接続されたMOSトランジスタ（Nt2）のみオ
フ状態のままにし、他のデータ側駆動電極に接続された
MOSトランジスタNt1,Nt3〜Ntjをオン状態に切換える。
また同時に、走査側Ｐ−ch高耐圧MOSIC40,50内の全MOS
トランジスタPT1〜PTiをオン状態にする。データ側の非
選択電極（Xj≠２）の電荷は、オン状態のデータ側Ｎ−
ch高耐圧MOSIC60内のMOSトランジスタNt1〜Ntj（Nt2を
のぞく）と、走査側Ｐ−ch高耐圧MOSIC40,50内の全MOS
トランジスタPT1〜PTiおよび書込み駆動回路100内のダ
イオード101による接地ループ形成で放電する。
その後、引上げ充電駆動回路90（電圧1/2VM＝30V）を
オン状態として、走査側電極をすべて30Vの電位に引上
げる。このとき、走査側Ｎ−ch高耐圧MOSIC20,30内の全
MOSトランジスタNt1〜Ntiはオフ状態にしておく。この
結果、走査側電極（Ｙ）を中心に考えると、選択された
データ側電極（X2）は＋30V、非選択データ側電極（Xj
≠２）は−30Vの状態にある。
オン状態として、走査側電極をすべて30Vの電位に引上
げる。このとき、走査側Ｎ−ch高耐圧MOSIC20,30内の全
MOSトランジスタNt1〜Ntiはオフ状態にしておく。この
結果、走査側電極（Ｙ）を中心に考えると、選択された
データ側電極（X2）は＋30V、非選択データ側電極（Xj
≠２）は−30Vの状態にある。
第３段階T3:書込み駆動期間（奇数ライン） 今、線順次駆動で選択された走査側電極はY1であるの
で、走査側Ｎ−ch高耐圧MOSIC20内のY1接続されたMOSト
ランジスタNT1のみをオン状態に切換え、また奇数ライ
ン側のＰ−ch高耐圧MOSIC40内の全MOSトランジスタPT1
〜PTi-1をオフ状態にする。このとき、対向する偶数ラ
イン側のＰ−ch高耐圧MOSIC50内の全MOSトランジスタPT
2〜PTiはオン状態にある。そして同時に、書込み駆動回
路100（ここでは電圧VW＝190V）をオン状態にする事に
より、偶数ライン側Ｐ−ch高耐圧MOSIC50内の全MOSトラ
ンジスタPT2〜PTiを介してすべての偶数番目走査側電極
を190Vに引上げる。これによって、容量結合の性質から
データ側選択電極は、VW＋1/2VM＝220Vに引き上げら
れ、データ側非選択電極VW−1/2VM＝160Vに引き上げら
れる。
で、走査側Ｎ−ch高耐圧MOSIC20内のY1接続されたMOSト
ランジスタNT1のみをオン状態に切換え、また奇数ライ
ン側のＰ−ch高耐圧MOSIC40内の全MOSトランジスタPT1
〜PTi-1をオフ状態にする。このとき、対向する偶数ラ
イン側のＰ−ch高耐圧MOSIC50内の全MOSトランジスタPT
2〜PTiはオン状態にある。そして同時に、書込み駆動回
路100（ここでは電圧VW＝190V）をオン状態にする事に
より、偶数ライン側Ｐ−ch高耐圧MOSIC50内の全MOSトラ
ンジスタPT2〜PTiを介してすべての偶数番目走査側電極
を190Vに引上げる。これによって、容量結合の性質から
データ側選択電極は、VW＋1/2VM＝220Vに引き上げら
れ、データ側非選択電極VW−1/2VM＝160Vに引き上げら
れる。
（Ｂ）次に絵素Ｂを含む２ライン目（偶数ライン）の駆
動を説明する。
動を説明する。
第４段階T4:予備充電期間（偶数ライン） この予備充電期間は、Ｎ−Ｐフィールド第１段階と全
く同様に行う。
く同様に行う。
第５段階T5:放電／引上げ充電期間（偶数ライン） 次に、走査側Ｎ−ch高耐圧MOSIC20,30内の全MOSトラ
ンジスタNT1〜NTiをオフ状態にして、かつデータ側Ｎ−
ch高耐圧MOSIC60内では、選択されたデータ側駆動電極
に接続されたMOSトランジスタ（たとえばNt2）のみオン
状態にし、他のデータ側駆動電極に接続されたMOSトラ
ンジスタNt1〜Ntj（Nt2を除く）をオフ状態にする。ま
た同時に、走査側Ｐ−ch高耐圧MOSIC40,50内の全MOSト
ランジスタPT1〜PTiをオン状態にする。データ側の選択
電極の電荷は、オン状態のデータ側Ｎ−ch高耐圧MOSIC6
0内のMOSトランジスタNt2と走査側Ｐ−ch高耐圧MOSIC4
0,50内の全MOSトランジスタPT1〜PTiおよび書込み駆動
回路100内のダイオード101による接地ループ形成で放電
する。
ンジスタNT1〜NTiをオフ状態にして、かつデータ側Ｎ−
ch高耐圧MOSIC60内では、選択されたデータ側駆動電極
に接続されたMOSトランジスタ（たとえばNt2）のみオン
状態にし、他のデータ側駆動電極に接続されたMOSトラ
ンジスタNt1〜Ntj（Nt2を除く）をオフ状態にする。ま
た同時に、走査側Ｐ−ch高耐圧MOSIC40,50内の全MOSト
ランジスタPT1〜PTiをオン状態にする。データ側の選択
電極の電荷は、オン状態のデータ側Ｎ−ch高耐圧MOSIC6
0内のMOSトランジスタNt2と走査側Ｐ−ch高耐圧MOSIC4
0,50内の全MOSトランジスタPT1〜PTiおよび書込み駆動
回路100内のダイオード101による接地ループ形成で放電
する。
そして次に、引上げ充電駆動回路90をオン状態にし
て、走査側電極（Ｙ）をすべて1/2VM＝30Vの電位に引上
げる。このとき、走査側Ｎ−ch高耐圧MOSIC20,30内の全
MOSトランジスタNT1〜NTiはオフ状態にしておく。この
結果、走査側電極（Ｙ）を中心に考えると、選択された
データ側電極（X2）は−30V、非選択電極（Xj≠２）は
＋30Vとなる。
て、走査側電極（Ｙ）をすべて1/2VM＝30Vの電位に引上
げる。このとき、走査側Ｎ−ch高耐圧MOSIC20,30内の全
MOSトランジスタNT1〜NTiはオフ状態にしておく。この
結果、走査側電極（Ｙ）を中心に考えると、選択された
データ側電極（X2）は−30V、非選択電極（Xj≠２）は
＋30Vとなる。
第６段階T6:書込み期間（偶数ライン） 選択された走査電極がY2であるとすると、走査側Ｐ−
ch高耐圧IC50内のY2に接続されたMOSトランジスタPT2の
みをオン状態のままとして、他をオフ状態に切換える。
また、偶数ライン側の走査側Ｎ−ch高耐圧MOSIC30内の
全MOSトランジスタNT2〜NTiをオフ状態に保ち、対向す
る奇数ライン側の走査側Ｎ−ch高耐圧MOSIC20内の全MOS
トランジスタNT1〜NTi-1をオン状態に切換える。そし
て、書込み駆動回路100（電圧VW＝190Vと1/2VM＝30Vの
和）をオン状態にして、オン状態のMOSトランジスタPT2
を介して走査側電極Y2に220Vの電圧を供給する。一方、
このときソース電位切換え回路110は1/2VM＝30Vの電圧
に切換えられ、奇数ライン側のＮ−ch高耐圧MOSIC20内
のソース電位を30Vとして、奇数側の走査側電極を＋30V
に引上げる。これによって、容量結合の性質から選択さ
れたデータ側駆動電極X2は−220Vに引下げられ、非選択
のデータ側電極Xj≠２は−160Vに引下げられる。
ch高耐圧IC50内のY2に接続されたMOSトランジスタPT2の
みをオン状態のままとして、他をオフ状態に切換える。
また、偶数ライン側の走査側Ｎ−ch高耐圧MOSIC30内の
全MOSトランジスタNT2〜NTiをオフ状態に保ち、対向す
る奇数ライン側の走査側Ｎ−ch高耐圧MOSIC20内の全MOS
トランジスタNT1〜NTi-1をオン状態に切換える。そし
て、書込み駆動回路100（電圧VW＝190Vと1/2VM＝30Vの
和）をオン状態にして、オン状態のMOSトランジスタPT2
を介して走査側電極Y2に220Vの電圧を供給する。一方、
このときソース電位切換え回路110は1/2VM＝30Vの電圧
に切換えられ、奇数ライン側のＮ−ch高耐圧MOSIC20内
のソース電位を30Vとして、奇数側の走査側電極を＋30V
に引上げる。これによって、容量結合の性質から選択さ
れたデータ側駆動電極X2は−220Vに引下げられ、非選択
のデータ側電極Xj≠２は−160Vに引下げられる。
以上の第１段階T1から第３段階T3迄を奇数ラインに、
第４段階T4から第６段階迄を偶数ラインに順次行うこと
により、Ｎ−Ｐフィールドの駆動を完了する。
第４段階T4から第６段階迄を偶数ラインに順次行うこと
により、Ｎ−Ｐフィールドの駆動を完了する。
Ｐ−Ｎフィールド （Ａ）次にＰ−Ｎフィールドの駆動を、絵素Ａを含む１
ライン目（奇数ライン）の駆動から行う。
ライン目（奇数ライン）の駆動から行う。
第１段階T1′：予備充電期間（奇数ライン） この予備充電期間は、Ｎ−Ｐフィールド第１段階と全
く同様に行う。
く同様に行う。
第２段階T2′：放電／引上げ充電期間（奇数ライン） この放電／引上げ充電期間は、Ｎ−Ｐフィールド第５
段階と全く同様に行う。
段階と全く同様に行う。
第３段階T3′：書込み駆動期間（奇数ライン） 選択された走査側電極がY1であるとすると、走査側Ｐ
−ch高耐圧MOSIC40内のY1に接続されたMOSトランジスタ
PT1のみをオン状態のままとして、他をオフ状態に切換
える。また奇数ライン側の走査側Ｎ−ch高耐圧MOSIC20
内の全MOSトランジスタNT1〜NTi-1をオフ状態に保ち、
対向する偶数ライン側の走査側Ｎ−ch高耐圧MOSIC30内
の全MOSトランジスタNT2〜NTiをオン状態に切換える。
そして書込み駆動回路100（電圧VW＝190Vと1/2VM＝30V
の和）をオン状態にして、オン状態のMOSトランジスタP
T1を介して走査側電極Y1に220Vの電圧を供給する。一
方、このときソース電位切換え回路110は1/2VM＝30Vの
電圧に切換えられ、偶数ライン側のＮ−ch高耐圧MOSIC3
0内のソース電位を30Vとして、偶数側の走査電極を＋30
Vに引下げる。これによって、容量結合の性質から選択
されたデータ側駆動電極X2は−220Vに引下げられ、非選
択のデータ電極Xj（ｊ≠２）は−160Vに引下げられる。
−ch高耐圧MOSIC40内のY1に接続されたMOSトランジスタ
PT1のみをオン状態のままとして、他をオフ状態に切換
える。また奇数ライン側の走査側Ｎ−ch高耐圧MOSIC20
内の全MOSトランジスタNT1〜NTi-1をオフ状態に保ち、
対向する偶数ライン側の走査側Ｎ−ch高耐圧MOSIC30内
の全MOSトランジスタNT2〜NTiをオン状態に切換える。
そして書込み駆動回路100（電圧VW＝190Vと1/2VM＝30V
の和）をオン状態にして、オン状態のMOSトランジスタP
T1を介して走査側電極Y1に220Vの電圧を供給する。一
方、このときソース電位切換え回路110は1/2VM＝30Vの
電圧に切換えられ、偶数ライン側のＮ−ch高耐圧MOSIC3
0内のソース電位を30Vとして、偶数側の走査電極を＋30
Vに引下げる。これによって、容量結合の性質から選択
されたデータ側駆動電極X2は−220Vに引下げられ、非選
択のデータ電極Xj（ｊ≠２）は−160Vに引下げられる。
（Ｂ）次に、絵素Ｂを含む２ライン目（偶数ライン）の
駆動を説明する。
駆動を説明する。
第４段階T4′：予備充電期間（偶数ライン） この予備充電期間は、Ｎ−Ｐフィールド第１段階と全
く同様に行う。
く同様に行う。
第５段階T5′：放電／引上げ充電期間（偶数ライン） この放電／引上げ充電期間は、Ｎ−Ｐフィールド第２
段階と全く同様に行う。
段階と全く同様に行う。
第６段階T6′：書込み駆動期間（偶数ライン） 今、線順次駆動で選択された走査側電極はY2であるの
で、走査側Ｎ−ch高耐圧MOSIC30内のY2に接続されたMOS
トランジスタNT2のみをオン状態に切換え、また偶数ラ
イン側のＰ−ch高耐圧MOSIC50内の全MOSトランジスタPT
2〜PTiをオフ状態にする。このとき、対向する奇数ライ
ン側のＰ−ch高耐圧MOSIC40内の全MOSトランジスタPT1
〜PTi-1はオン状態にある。そして同時に、書込み駆動
回路100（ここでは電圧VW＝190V）をオン状態にするこ
とにより、奇数ライン側Ｐ−ch高耐圧MOSIC40内の全MOS
トランジスタPT1〜PTi-1を介してすべての奇数番目走査
側電極を190Vに引上げる。これによって、容量結合の性
質から、データ側選択駆動電極はVW＋1/2VM＝220Vに引
上げられ、データ側非選択電極はVW−1/2VM＝160Vに引
上げられる。
で、走査側Ｎ−ch高耐圧MOSIC30内のY2に接続されたMOS
トランジスタNT2のみをオン状態に切換え、また偶数ラ
イン側のＰ−ch高耐圧MOSIC50内の全MOSトランジスタPT
2〜PTiをオフ状態にする。このとき、対向する奇数ライ
ン側のＰ−ch高耐圧MOSIC40内の全MOSトランジスタPT1
〜PTi-1はオン状態にある。そして同時に、書込み駆動
回路100（ここでは電圧VW＝190V）をオン状態にするこ
とにより、奇数ライン側Ｐ−ch高耐圧MOSIC40内の全MOS
トランジスタPT1〜PTi-1を介してすべての奇数番目走査
側電極を190Vに引上げる。これによって、容量結合の性
質から、データ側選択駆動電極はVW＋1/2VM＝220Vに引
上げられ、データ側非選択電極はVW−1/2VM＝160Vに引
上げられる。
以上の第１段階T1′から第３段階T3′迄を奇数ライン
に、第４段階T4′から第６段階T6′迄を偶数ラインに順
次行うことにより、Ｐ−Ｎフィールドの駆動を完了す
る。
に、第４段階T4′から第６段階T6′迄を偶数ラインに順
次行うことにより、Ｐ−Ｎフィールドの駆動を完了す
る。
以上、説明したＮ−ＰフィールドとＰ−Ｎフィールド
の駆動を交互に繰り返すことにより、第６図のタイミン
グチャートに明らかなように、選択交点絵素には、Ｎ−
ＰフィールドとＰ−Ｎフィールドとで極性の反転をし
た、発光に充分な書込み電圧VW＋1/2VM（＝220V）が加
わる。つまり、Ｎ−ＰフィールドとＰ−Ｎフィールドの
２フィールドによって、薄膜EL表示装置に必要とされる
交流サイクルを閉じる。非選択絵素にはVW−1/2VM（＝1
60V）が加わるが、これは発光しきい値以下である。
の駆動を交互に繰り返すことにより、第６図のタイミン
グチャートに明らかなように、選択交点絵素には、Ｎ−
ＰフィールドとＰ−Ｎフィールドとで極性の反転をし
た、発光に充分な書込み電圧VW＋1/2VM（＝220V）が加
わる。つまり、Ｎ−ＰフィールドとＰ−Ｎフィールドの
２フィールドによって、薄膜EL表示装置に必要とされる
交流サイクルを閉じる。非選択絵素にはVW−1/2VM（＝1
60V）が加わるが、これは発光しきい値以下である。
さらに、１ライン毎に書込み電圧の正、負を反転させ
て印加することによって、フィールド毎の発光強度の差
をなくすことができ（第７図に示す、絵素Ａの発光波形
に於けるAMとAP、および絵素Ｂの発光波形に於けるBPと
BMは、それぞれ発光量に差があるが、絵素ＡおよびＢ発
光積分波形に於ける（AM＋BP）と、（AP＋BM）とは等し
い発光量となる）、１フィールド毎に正、負の書込み電
圧を印加した場合に起こる１フィールド毎の発光強度の
差が原因となるフリッカを低減および防止できるもので
ある。このとき、１ライン毎に発光強度差は存在する
が、視覚的には、平均化されてフリッカを感じない。
て印加することによって、フィールド毎の発光強度の差
をなくすことができ（第７図に示す、絵素Ａの発光波形
に於けるAMとAP、および絵素Ｂの発光波形に於けるBPと
BMは、それぞれ発光量に差があるが、絵素ＡおよびＢ発
光積分波形に於ける（AM＋BP）と、（AP＋BM）とは等し
い発光量となる）、１フィールド毎に正、負の書込み電
圧を印加した場合に起こる１フィールド毎の発光強度の
差が原因となるフリッカを低減および防止できるもので
ある。このとき、１ライン毎に発光強度差は存在する
が、視覚的には、平均化されてフリッカを感じない。
以上のように、走査側電極の駆動回路として、Ｎ−ch
高耐圧MOSドライバーとＰ−ch高耐圧MOSドライバーを備
えたフィールド反転駆動において、１ライン毎に絵素に
加わる書込み波形の極性を変える事により、パネルの印
加電圧極性による発光強度のバラツキが平均化される事
により、フリッカを低減でき、表示品質上で良好な結果
を与える有用な駆動装置が提供できる。
高耐圧MOSドライバーとＰ−ch高耐圧MOSドライバーを備
えたフィールド反転駆動において、１ライン毎に絵素に
加わる書込み波形の極性を変える事により、パネルの印
加電圧極性による発光強度のバラツキが平均化される事
により、フリッカを低減でき、表示品質上で良好な結果
を与える有用な駆動装置が提供できる。
走査側電極の駆動回路として、Ｎ−ch高耐圧MOSドラ
イバーとＰ−ch高耐圧MOSドライバーを備えた第５図に
示す回路を用いて、１ライン毎に絵素に印加される電圧
の極性を反転させる駆動方法により、走査側選択ライン
上の絵素に負の書込みパルスを印加するタイミングにお
いて、選択された走査側電極がYSであるとすると、書込
みのタイミングでは走査側Ｐ−ch高耐圧MOSIC内のYSに
接続されたMOSトランジスタPTSのみをオン状態にする。
このとき、書込み駆動回路100により供給される電圧
は、MOSトランジスタPTSのオン抵抗による電圧降下のた
めに、実際に薄膜EL表示装置の電極に印加される電圧は
低くなる。また、この電圧降下は、１ラインの発光状態
（表示データDATA）により変動し、発光絵素が多いほど
負荷電流が大きくなりMOSトランジスタのオン抵抗によ
る電圧降下も大きくなる。このため、第５図のみの回路
で第８図のような表示をさせた場合、（同図において、
Ａ′,B′,C′,D′は各走査ラインの発光部分を示し、ハ
ッチング部分は非発光部分を示す）本来なら同輝度であ
るべきＡ′,B′,C′,D′の部分が、実際の輝度の関係
は、Ａ′＜Ｂ′＜Ｃ′＜Ｄ′となり、ライン単位の変調
がかかっている状態（以下、このような現象をシャドー
イング現象と呼ぶ）になって、表示として非常に見づら
く、表示品質を損うものであった。なお、Ｎ−chMOSIC
はオン抵抗が低いので、それによる電圧降下も小さい。
したがって、Ｎ−chMOSICにおける電圧降下およびその
値の変動の輝度への影響は、Ｐ−chMOSICのオン抵抗に
よるものに比較すれば、きわめて小さい。
イバーとＰ−ch高耐圧MOSドライバーを備えた第５図に
示す回路を用いて、１ライン毎に絵素に印加される電圧
の極性を反転させる駆動方法により、走査側選択ライン
上の絵素に負の書込みパルスを印加するタイミングにお
いて、選択された走査側電極がYSであるとすると、書込
みのタイミングでは走査側Ｐ−ch高耐圧MOSIC内のYSに
接続されたMOSトランジスタPTSのみをオン状態にする。
このとき、書込み駆動回路100により供給される電圧
は、MOSトランジスタPTSのオン抵抗による電圧降下のた
めに、実際に薄膜EL表示装置の電極に印加される電圧は
低くなる。また、この電圧降下は、１ラインの発光状態
（表示データDATA）により変動し、発光絵素が多いほど
負荷電流が大きくなりMOSトランジスタのオン抵抗によ
る電圧降下も大きくなる。このため、第５図のみの回路
で第８図のような表示をさせた場合、（同図において、
Ａ′,B′,C′,D′は各走査ラインの発光部分を示し、ハ
ッチング部分は非発光部分を示す）本来なら同輝度であ
るべきＡ′,B′,C′,D′の部分が、実際の輝度の関係
は、Ａ′＜Ｂ′＜Ｃ′＜Ｄ′となり、ライン単位の変調
がかかっている状態（以下、このような現象をシャドー
イング現象と呼ぶ）になって、表示として非常に見づら
く、表示品質を損うものであった。なお、Ｎ−chMOSIC
はオン抵抗が低いので、それによる電圧降下も小さい。
したがって、Ｎ−chMOSICにおける電圧降下およびその
値の変動の輝度への影響は、Ｐ−chMOSICのオン抵抗に
よるものに比較すれば、きわめて小さい。
そこで、このような問題を解決するために、従来は、
第10図や第11図に示す駆動電圧補正制御回路を用いるこ
とで、表示データに応じた負荷変動に関係なく、薄膜EL
表示装置の電極に一定ないしほぼ一定の発光電圧を印加
する方法が採られている。以下に、これらの駆動電圧補
正制御回路の動作を説明するが、それに先立ち、駆動タ
イミングについて次のような定義付けをしておく。すな
わち、走査側選択電極に接続されているＮ−ch高耐圧MO
Sトランジスタをオンし、その電極ライン上の絵素に正
の書込みパルスを印加する１ラインの駆動タイミングを
Ｎ−ch駆動タイミングと呼び、一方、走査側選択電極に
接続されているＰ−ch高耐圧MOSトランジスタをオン
し、その電極ライン上の絵素に負の書込みパルスを印加
する１ラインの駆動タイミングをＰ−ch駆動タイミング
と呼ぶことにする。先ず、第10図の駆動電圧補正制御回
路の説明に入る前に、この回路と関連する第５図に示す
論理回路61について言及する。
第10図や第11図に示す駆動電圧補正制御回路を用いるこ
とで、表示データに応じた負荷変動に関係なく、薄膜EL
表示装置の電極に一定ないしほぼ一定の発光電圧を印加
する方法が採られている。以下に、これらの駆動電圧補
正制御回路の動作を説明するが、それに先立ち、駆動タ
イミングについて次のような定義付けをしておく。すな
わち、走査側選択電極に接続されているＮ−ch高耐圧MO
Sトランジスタをオンし、その電極ライン上の絵素に正
の書込みパルスを印加する１ラインの駆動タイミングを
Ｎ−ch駆動タイミングと呼び、一方、走査側選択電極に
接続されているＰ−ch高耐圧MOSトランジスタをオン
し、その電極ライン上の絵素に負の書込みパルスを印加
する１ラインの駆動タイミングをＰ−ch駆動タイミング
と呼ぶことにする。先ず、第10図の駆動電圧補正制御回
路の説明に入る前に、この回路と関連する第５図に示す
論理回路61について言及する。
第９図は、上記した論理回路61の内部構成を示すブロ
ック図である。この論理回路61において、あるラインの
駆動が実行されている期間に、次のラインの表示データ
DATA（1:発光、0:非発光）と、信号▲▼との
排他的論理和出力が、順次、１ライン分の記憶容量をも
つシフトレジスタ611に入力される。このシフトレジス
タに入力された情報DATA＋▲▼は、各駆動タ
イミング（Ｎ−ch,P−ch駆動タイミング）の最初のタイ
ミングでラッチ回路612に取り込まれ、以後、その駆動
タイミングの終了時まで該ラッチ回路612において記憶
される。613は、ラッチ回路612の各出力を、それぞれ対
応するデータ側Ｎ−chMOSトランジスタNt1〜Ntjのゲー
トに供給するか否かを制御するゲート回路であり、T2,T
5,…,T2′,T5′，…の期間のみオンして、ラッチ回路61
2の各出力を、それぞれ対応するＮ−chMOSトランジスタ
のゲートに与える。その他の期間（T1,T3,T4,T6,…）は
オフ状態を保つ。
ック図である。この論理回路61において、あるラインの
駆動が実行されている期間に、次のラインの表示データ
DATA（1:発光、0:非発光）と、信号▲▼との
排他的論理和出力が、順次、１ライン分の記憶容量をも
つシフトレジスタ611に入力される。このシフトレジス
タに入力された情報DATA＋▲▼は、各駆動タ
イミング（Ｎ−ch,P−ch駆動タイミング）の最初のタイ
ミングでラッチ回路612に取り込まれ、以後、その駆動
タイミングの終了時まで該ラッチ回路612において記憶
される。613は、ラッチ回路612の各出力を、それぞれ対
応するデータ側Ｎ−chMOSトランジスタNt1〜Ntjのゲー
トに供給するか否かを制御するゲート回路であり、T2,T
5,…,T2′,T5′，…の期間のみオンして、ラッチ回路61
2の各出力を、それぞれ対応するＮ−chMOSトランジスタ
のゲートに与える。その他の期間（T1,T3,T4,T6,…）は
オフ状態を保つ。
第10図に示す駆動電圧補正制御回路において、CSは補
正電圧充電用コンデンサである。LINEC信号は、Ｎ−ch
駆動タイミング時“1"となり、Ｐ−ch駆動タイミング時
“0"となる信号で、HD信号（データ有効期間信号）と表
示データDATAとの論理積をとり、そのタイミングで、上
記コンデンサCSに電源VCから充電する。VCは補助電圧
で、約30Vくらいである。CSに蓄えられる電圧VSは、max
＝VCからmin＝0Vまでと、DATAの“1"期間の幅（換言す
れば、発光絵素数）により変化する。そして、次のＰ−
ch駆動タイミングの書込み時にPchUP信号がオンとな
り、通常の書込み電圧VW′に、CSに充電された補正電圧
VSを加えた電圧VWが、書込み駆動回路100に供給され
る。上記した駆動電圧補正制御回路では、表示データDA
TAで直接スイッチング・トランジスタ123をオン・オフ
し、補正電圧充電用コンデンサCSの充電制御を行ってい
るが、スイッチング・トランジスタが上記表示データDA
TAの変化に追従し得る応答特性をもたせない場合は、第
11図に示すように、Ｎ進カウンタ（Ｎは適宜設定する）
121とワンショット・マルチバイブレータ122とを設け、
発光絵素数がＮに達する毎に、ワンショット・マルチバ
イブレータ122から所定幅のパルス信号を出力させ、こ
の信号でスイッチング・トランジスタ123のオン・オフ
を制御するようにした駆動電圧補正制御回路も用いてい
る。
正電圧充電用コンデンサである。LINEC信号は、Ｎ−ch
駆動タイミング時“1"となり、Ｐ−ch駆動タイミング時
“0"となる信号で、HD信号（データ有効期間信号）と表
示データDATAとの論理積をとり、そのタイミングで、上
記コンデンサCSに電源VCから充電する。VCは補助電圧
で、約30Vくらいである。CSに蓄えられる電圧VSは、max
＝VCからmin＝0Vまでと、DATAの“1"期間の幅（換言す
れば、発光絵素数）により変化する。そして、次のＰ−
ch駆動タイミングの書込み時にPchUP信号がオンとな
り、通常の書込み電圧VW′に、CSに充電された補正電圧
VSを加えた電圧VWが、書込み駆動回路100に供給され
る。上記した駆動電圧補正制御回路では、表示データDA
TAで直接スイッチング・トランジスタ123をオン・オフ
し、補正電圧充電用コンデンサCSの充電制御を行ってい
るが、スイッチング・トランジスタが上記表示データDA
TAの変化に追従し得る応答特性をもたせない場合は、第
11図に示すように、Ｎ進カウンタ（Ｎは適宜設定する）
121とワンショット・マルチバイブレータ122とを設け、
発光絵素数がＮに達する毎に、ワンショット・マルチバ
イブレータ122から所定幅のパルス信号を出力させ、こ
の信号でスイッチング・トランジスタ123のオン・オフ
を制御するようにした駆動電圧補正制御回路も用いてい
る。
以上のように、上記した駆動電圧補正制御回路は、Ｎ
−ch駆動タイミングとＰ−ch駆動タイミングとを交互に
設ける薄膜EL表示装置の駆動方法において、オン抵抗の
大きいＰ−chMOSICで駆動するＰ−ch駆動タイミング時
の負荷電流によるＰ−chMOSICでの電圧降下を考慮し、
Ｎ−ch駆動タイミング時に、発光絵素数に応じた補正電
圧VSをコンデンサCSに充電しておき、次のＰ−ch駆動タ
イミング時に、上記補正電圧VSを通常の書込み電圧VW′
に加えて書込み駆動回路100に印加することで、電圧降
下分を補正し、薄膜EL表示装置の各電極にほぼ一定の電
圧を印加するようにしたものであり、これによってオン
抵抗の大きい駆動回路を使用する薄膜EL表示装置におい
て発光絵素数が変化しても、その電極には一定の電圧を
供給でき、いわゆるシャドーイング現象による輝度むら
をなくし、表示品質を向上させることができるものであ
る。
−ch駆動タイミングとＰ−ch駆動タイミングとを交互に
設ける薄膜EL表示装置の駆動方法において、オン抵抗の
大きいＰ−chMOSICで駆動するＰ−ch駆動タイミング時
の負荷電流によるＰ−chMOSICでの電圧降下を考慮し、
Ｎ−ch駆動タイミング時に、発光絵素数に応じた補正電
圧VSをコンデンサCSに充電しておき、次のＰ−ch駆動タ
イミング時に、上記補正電圧VSを通常の書込み電圧VW′
に加えて書込み駆動回路100に印加することで、電圧降
下分を補正し、薄膜EL表示装置の各電極にほぼ一定の電
圧を印加するようにしたものであり、これによってオン
抵抗の大きい駆動回路を使用する薄膜EL表示装置におい
て発光絵素数が変化しても、その電極には一定の電圧を
供給でき、いわゆるシャドーイング現象による輝度むら
をなくし、表示品質を向上させることができるものであ
る。
発明が解決しようとする課題 ところで、上記した従来の表示装置の駆動方法は、表
示データが１ビットの場合つまり１つの絵素が発光また
は非発光のいずれか一方となる表示装置の場合に、駆動
回路のオン抵抗に起因するシャドーイング現象を防ぐよ
うにしたものであって、１つの画素を数段階の輝度で発
光させて階調表示を行うようにした表示装置についてシ
ャドーイング現象を防止する駆動方法は未だ開発されて
いない。
示データが１ビットの場合つまり１つの絵素が発光また
は非発光のいずれか一方となる表示装置の場合に、駆動
回路のオン抵抗に起因するシャドーイング現象を防ぐよ
うにしたものであって、１つの画素を数段階の輝度で発
光させて階調表示を行うようにした表示装置についてシ
ャドーイング現象を防止する駆動方法は未だ開発されて
いない。
したがって、本発明の目的は、階調表示を行う表示装
置において、駆動回路のオン抵抗に起因するシャドーイ
ング現象を防止することのできる表示装置の駆動方法を
提供することである。
置において、駆動回路のオン抵抗に起因するシャドーイ
ング現象を防止することのできる表示装置の駆動方法を
提供することである。
課題を解決するための手段 本発明は、互いに交差する方向に配列した複数の走査
側電極と複数のデータ側電極との間に誘電層を介在さ
せ、データ側電極には数段階の階調を持つ階調表示デー
タに対応したデータ側駆動回路から出力される変調電圧
を印加する一方、走査側電極には走査側駆動回路から出
力される各書込み期間毎の書込み電圧を線順次的に印加
して駆動し、走査側電極とデータ側電極とが交差する部
分の誘電層から成る各画素の発光輝度に階調を持たせる
ようにした表示装置の駆動方法において、 各絵素毎の階調表示データは、複数ｍの並列ビットか
ら成り、 各絵素毎の階調表示データを順次的に発生し、 各ビットｉ（ただしｉ＝１〜ｍ）毎に、Wm-1（ただし
Ｗは予め定める値）に対応するパルス数を有する信号を
発生し、 各書込み期間における各ビット毎の前記パルス数の総
和に対応する電荷量となるようにコンデンサを充電し、 このコンデンサの充電電圧を、予め定める電圧VW′に
加えて書き込み電圧VWとすることを特徴とする表示装置
の駆動方法である。
側電極と複数のデータ側電極との間に誘電層を介在さ
せ、データ側電極には数段階の階調を持つ階調表示デー
タに対応したデータ側駆動回路から出力される変調電圧
を印加する一方、走査側電極には走査側駆動回路から出
力される各書込み期間毎の書込み電圧を線順次的に印加
して駆動し、走査側電極とデータ側電極とが交差する部
分の誘電層から成る各画素の発光輝度に階調を持たせる
ようにした表示装置の駆動方法において、 各絵素毎の階調表示データは、複数ｍの並列ビットか
ら成り、 各絵素毎の階調表示データを順次的に発生し、 各ビットｉ（ただしｉ＝１〜ｍ）毎に、Wm-1（ただし
Ｗは予め定める値）に対応するパルス数を有する信号を
発生し、 各書込み期間における各ビット毎の前記パルス数の総
和に対応する電荷量となるようにコンデンサを充電し、 このコンデンサの充電電圧を、予め定める電圧VW′に
加えて書き込み電圧VWとすることを特徴とする表示装置
の駆動方法である。
また本発明は、互いに交差する方向に配列した複数の
走査側電極と複数のデータ側電極との間に誘電層を介在
させ、データ側電極には数段階の階調を持つ階調表示デ
ータに対応したデータ側駆動回路から出力される変調電
圧を印加する一方、走査側電極には走査側駆動回路から
出力される各書込み期間毎の書込み電圧を線順次的に印
加して駆動し、走査側電極とデータ側電極とが交差する
部分の誘電層から成る各画素の発光輝度に階調を持たせ
るようにした表示装置の駆動方法において、 各絵素毎の階調表示データは、複数ｍの配列ビットか
ら成り、 各絵素毎の階調表示データを順次的に発生し、 各ビットｉ（ただしｉ＝１〜ｍ）毎に、Wm-1（ただし
Ｗは予め定める値）に対応するパルス数を有する信号を
発生し、 各書込み期間における各ビット毎の前記パルス数の総
和に対応する電荷量となるようにコンデンサを充電し、 このコンデンサの充電電圧を、予め定める電圧VW′に
加えて書き込み電圧VWとすることを特徴とする表示装置
の駆動方法である。
走査側電極と複数のデータ側電極との間に誘電層を介在
させ、データ側電極には数段階の階調を持つ階調表示デ
ータに対応したデータ側駆動回路から出力される変調電
圧を印加する一方、走査側電極には走査側駆動回路から
出力される各書込み期間毎の書込み電圧を線順次的に印
加して駆動し、走査側電極とデータ側電極とが交差する
部分の誘電層から成る各画素の発光輝度に階調を持たせ
るようにした表示装置の駆動方法において、 各絵素毎の階調表示データは、複数ｍの配列ビットか
ら成り、 各絵素毎の階調表示データを順次的に発生し、 各ビットｉ（ただしｉ＝１〜ｍ）毎に、Wm-1（ただし
Ｗは予め定める値）に対応するパルス数を有する信号を
発生し、 各書込み期間における各ビット毎の前記パルス数の総
和に対応する電荷量となるようにコンデンサを充電し、 このコンデンサの充電電圧を、予め定める電圧VW′に
加えて書き込み電圧VWとすることを特徴とする表示装置
の駆動方法である。
作用 本発明に従えば、走査側電極に印加される書込み電圧
は、その走査側電極に含まれる複数の絵素がそれぞれ階
調表示データに応じて担う発光負荷の総和が大きいとき
には低く、またその総和が小さいときは高くなるように
増減変化するので、走査側駆動回路のオン抵抗の影響で
発光負荷の総和量に応じて書込み電圧に生じる電圧降下
が補正され、発光負荷の総和量に関係なく一定の書込み
電圧が走査側電極に印加される。特に本発明に従えば、
各絵素間の階調表示データは複数ｍの並列ビットから成
り、各ビットｉ毎に、Wm-1に対応するパルス数またはパ
ルス幅を有する信号を発生して、各書き込み期間におけ
る各ビット毎のパルス数の総和を求め、したがって１つ
の走査側選択電極上における発光負荷の総和が求めら
れ、この総和に対応する電荷量となるようにコンデンサ
を充電して、予め定める電圧VW′に加えて書き込み電圧
VWを作り、これによって前述のようにシャドーイング現
象を防止することができるようになる。
は、その走査側電極に含まれる複数の絵素がそれぞれ階
調表示データに応じて担う発光負荷の総和が大きいとき
には低く、またその総和が小さいときは高くなるように
増減変化するので、走査側駆動回路のオン抵抗の影響で
発光負荷の総和量に応じて書込み電圧に生じる電圧降下
が補正され、発光負荷の総和量に関係なく一定の書込み
電圧が走査側電極に印加される。特に本発明に従えば、
各絵素間の階調表示データは複数ｍの並列ビットから成
り、各ビットｉ毎に、Wm-1に対応するパルス数またはパ
ルス幅を有する信号を発生して、各書き込み期間におけ
る各ビット毎のパルス数の総和を求め、したがって１つ
の走査側選択電極上における発光負荷の総和が求めら
れ、この総和に対応する電荷量となるようにコンデンサ
を充電して、予め定める電圧VW′に加えて書き込み電圧
VWを作り、これによって前述のようにシャドーイング現
象を防止することができるようになる。
実施例 第１図は本発明の一実施例である駆動方法に用いられ
る駆動電圧補正制御回路200を示す回路図であり、第２
図はその駆動方法が適用される階調表示機能を有する薄
膜EL表示装置の概略的な構成を示す回路図である。第２
図の薄膜EL表示装置において、上記した第５図の薄膜EL
表示装置と異なる点は、第５図におけるダイオードアレ
イ70に替えて、Ｐ−ch高耐圧MOSIC7を用いた点であり、
これによってデータ側電極に印加する変調パルスの電圧
または印加時間（パルス幅）を調整し階調表示を行える
ようにしている。すなわち、第２図に示す薄膜EL表示装
置において、EL表示パネル１にはデータ側電極となるＸ
方向電極と、走査側電極となるＹ方向電極のみが示され
ており、Ｙ方向電極の奇数ラインと偶数ラインにはそれ
ぞれ走査側Ｎ−ch高耐圧MOSIC2,3が接続され、各ICはシ
フトレジスタなどの論理回路2a,2bをそれぞれ有する。
上記した各走査側Ｎ−ch高耐圧MOSIC2,3には、走査側Ｐ
−ch高耐圧MOSIC4,5がそれぞれ接続され、それら各ICも
シフトレジスタなどの論理回路4a,5aを有する。これら
走査側Ｎ−ch高耐圧MOSIC2,3および走査側Ｐ−ch高耐圧
MOSIC4,5によって、走査側駆動回路の一部が構成されて
いる。また、Ｘ方向電極にはデータ側Ｎ−ch高耐圧MOSI
C6とデータ側Ｐ−ch高耐圧MOSIC7が接続されている。さ
らにこれらのMOSICを制御し、階調データに応じて、変
調パルスの電圧、または印加時間を制御する論理回路6a
が接続されており、これらによって、データ側駆動回路
の一部が構成されている。データ側Ｐ−ch高耐圧MOSIC7
には予備充電駆動回路８が接続され、走査側Ｐ−ch高耐
圧MOSIC4,5には引上げ充電駆動回路９および書込み駆動
回路18が接続されている。またソース電位切換え回路11
は、走査側Ｎ−ch高耐圧MOSIC2,3のソース電位を切換え
るための回路であり、通常はアース電位に保たれる。
る駆動電圧補正制御回路200を示す回路図であり、第２
図はその駆動方法が適用される階調表示機能を有する薄
膜EL表示装置の概略的な構成を示す回路図である。第２
図の薄膜EL表示装置において、上記した第５図の薄膜EL
表示装置と異なる点は、第５図におけるダイオードアレ
イ70に替えて、Ｐ−ch高耐圧MOSIC7を用いた点であり、
これによってデータ側電極に印加する変調パルスの電圧
または印加時間（パルス幅）を調整し階調表示を行える
ようにしている。すなわち、第２図に示す薄膜EL表示装
置において、EL表示パネル１にはデータ側電極となるＸ
方向電極と、走査側電極となるＹ方向電極のみが示され
ており、Ｙ方向電極の奇数ラインと偶数ラインにはそれ
ぞれ走査側Ｎ−ch高耐圧MOSIC2,3が接続され、各ICはシ
フトレジスタなどの論理回路2a,2bをそれぞれ有する。
上記した各走査側Ｎ−ch高耐圧MOSIC2,3には、走査側Ｐ
−ch高耐圧MOSIC4,5がそれぞれ接続され、それら各ICも
シフトレジスタなどの論理回路4a,5aを有する。これら
走査側Ｎ−ch高耐圧MOSIC2,3および走査側Ｐ−ch高耐圧
MOSIC4,5によって、走査側駆動回路の一部が構成されて
いる。また、Ｘ方向電極にはデータ側Ｎ−ch高耐圧MOSI
C6とデータ側Ｐ−ch高耐圧MOSIC7が接続されている。さ
らにこれらのMOSICを制御し、階調データに応じて、変
調パルスの電圧、または印加時間を制御する論理回路6a
が接続されており、これらによって、データ側駆動回路
の一部が構成されている。データ側Ｐ−ch高耐圧MOSIC7
には予備充電駆動回路８が接続され、走査側Ｐ−ch高耐
圧MOSIC4,5には引上げ充電駆動回路９および書込み駆動
回路18が接続されている。またソース電位切換え回路11
は、走査側Ｎ−ch高耐圧MOSIC2,3のソース電位を切換え
るための回路であり、通常はアース電位に保たれる。
この薄膜EL表示装置では、階調表示が行われる点が第
５図に示した薄膜EL表示装置の場合と動作を異にする
が、そのほかの動作については同じである。したがっ
て、ここではその基本動作については説明を省略する。
５図に示した薄膜EL表示装置の場合と動作を異にする
が、そのほかの動作については同じである。したがっ
て、ここではその基本動作については説明を省略する。
第１図に示す駆動電圧補正制御回路200は、Ｙ方向電
極つまり走査側電極に印加する書込み電圧VWを補正する
ための回路であり、前記した書込み駆動回路18と書込み
電圧の供給電源とを結ぶ電路の途中に接続される。すな
わち、書込み駆動回路18と書込み電圧供給電源との間に
はダイオードDIaが接続され、そのダイオードDIaのアノ
ード側つまり書込み電圧供給電源側にはNPNトランジス
タQaのコレクタが接続されている。このNPNトランジス
タQaは、Ｐ−ch駆動タイミング（走査側選択電極に接続
されているＰ−ch高耐圧MOSトランジスタをオンし、そ
の電極ライン上の絵素に負の書込みパルスを印加する１
ラインの駆動タイミング）の書込み時にオンとなるPchU
P信号をベースに受けてオン動作するスイッチング素子
であり、そのエミッタは補正電圧充電用コンデンサCsa
の一端に接続されている。補正電圧充電用コンデンサC
saの他端は、ダイオードD2aを介してダイオードD1aのカ
ソード側つまり書込み駆動回路18側に接続されている。
また、コンデンサCsaとダイオードD2aとの接続点にはダ
イオードD3aを介して補助電圧電源12aが接続されてお
り、この補助電圧電源12aからコンデンサCsaに対してほ
ぼ30Vの補助電圧VCが印加される。
極つまり走査側電極に印加する書込み電圧VWを補正する
ための回路であり、前記した書込み駆動回路18と書込み
電圧の供給電源とを結ぶ電路の途中に接続される。すな
わち、書込み駆動回路18と書込み電圧供給電源との間に
はダイオードDIaが接続され、そのダイオードDIaのアノ
ード側つまり書込み電圧供給電源側にはNPNトランジス
タQaのコレクタが接続されている。このNPNトランジス
タQaは、Ｐ−ch駆動タイミング（走査側選択電極に接続
されているＰ−ch高耐圧MOSトランジスタをオンし、そ
の電極ライン上の絵素に負の書込みパルスを印加する１
ラインの駆動タイミング）の書込み時にオンとなるPchU
P信号をベースに受けてオン動作するスイッチング素子
であり、そのエミッタは補正電圧充電用コンデンサCsa
の一端に接続されている。補正電圧充電用コンデンサC
saの他端は、ダイオードD2aを介してダイオードD1aのカ
ソード側つまり書込み駆動回路18側に接続されている。
また、コンデンサCsaとダイオードD2aとの接続点にはダ
イオードD3aを介して補助電圧電源12aが接続されてお
り、この補助電圧電源12aからコンデンサCsaに対してほ
ぼ30Vの補助電圧VCが印加される。
一方、上記したNPNトランジスタQaのエミッタと補正
電圧充電用コンデンサCsaの接続点には、階調表示デー
タ〔Dm,Dm-1,…,D2,D1〕のビット数ｍに相当する数のス
イッチング回路Ｕ−１〜Ｕ−ｍが並列に接続されてい
る。階調表示データ〔Dm,…,D1〕は、絵素の発光輝度を
指定するためのデータであって、Dmが最上位ビット、D1
が最下位ビットを示しており、各ビットｉ（ｉ＝１〜
ｍ）のデータDiには2i-1の重み付けがされている。した
がって、階調表示データ〔Dm,…,D1〕に対する階調度
は、 Dm×2m-1＋…D1×20 として表される。各スイッチング回路Ｕ−１〜Ｕ−ｍ
は、上記した階調表示データ〔Dm,…,D1〕のうち対応す
るビットのデータを受けて、それに応じた回数だけ前記
したNPNトランジスタQaのエミッタと補正電圧充電用コ
ンデンサCsaの接続点とをアース電位にクランプするた
めの回路である。たとえば最上位ビットのデータDmを受
けるスイッチング回路Ｕ−ｍでは、データDmを直接入力
とするN0進（N0は適宜決定する）カウンタ131−ｍと、
このN0進カウンタ131−ｍのキャリィを受けて出力動作
するワンショット・マルチバイブレータ132−ｍと、こ
のワンショット・マルチバイブレータ132−ｍの出力とA
NDゲート14の出力との論理積をとるANDゲート133−ｍ
と、このANDゲート133−ｍの出力をベース信号として受
けオン動作するNPNトランジスタ134−ｍとを有し、NPN
トランジスタ134−ｍのコレクタはNPNトランジスタQaの
エミッタと補正電圧充電用コンデンサCsaの接続点に接
続され、NPNトランジスタ134−ｍのエミッタ側は接地さ
れている。同様にして、一般にデータDi（ｉ＝１〜ｍ）
を受けるスイッチング回路Ｕ−ｉでは、データDiを直接
入力とするN0×Wm-i（Ｗ≠１、Ｗは適宜決定する）進カ
ウンタ131−ｉと、このN0×Wm-1進カウンタ131−ｉのキ
ャリィを受けて出力動作するワンショット・マルチバイ
ブレータ132−ｉと、このワンショット・マルチバイブ
レータ132−ｉの出力とANDゲート14aの出力との論理積
をとるANDゲート133−ｉと、このANDゲート133−ｉの出
力をベース信号として受けオン動作するNPNトランジス
タ134−ｉとを有する。各ワンショット・マルチバイブ
レータ132−１〜132−ｍの出力パルスの幅は同一であ
る。ANDゲート14aはLINEC信号とHD信号（データ有効期
間信号）との論理積をとる回路であり、LINEC信号はＮ
−ch駆動タイミング（走査側選択電極に接続されている
Ｎ−ch高耐圧MOSトランジスタをオンし、その電極ライ
ン上の絵素に正の書込みパルスを印加するラインの駆動
タイミング）時に“1"となり、Ｐ−ch駆動タイミング時
に“0"となる信号である。
電圧充電用コンデンサCsaの接続点には、階調表示デー
タ〔Dm,Dm-1,…,D2,D1〕のビット数ｍに相当する数のス
イッチング回路Ｕ−１〜Ｕ−ｍが並列に接続されてい
る。階調表示データ〔Dm,…,D1〕は、絵素の発光輝度を
指定するためのデータであって、Dmが最上位ビット、D1
が最下位ビットを示しており、各ビットｉ（ｉ＝１〜
ｍ）のデータDiには2i-1の重み付けがされている。した
がって、階調表示データ〔Dm,…,D1〕に対する階調度
は、 Dm×2m-1＋…D1×20 として表される。各スイッチング回路Ｕ−１〜Ｕ−ｍ
は、上記した階調表示データ〔Dm,…,D1〕のうち対応す
るビットのデータを受けて、それに応じた回数だけ前記
したNPNトランジスタQaのエミッタと補正電圧充電用コ
ンデンサCsaの接続点とをアース電位にクランプするた
めの回路である。たとえば最上位ビットのデータDmを受
けるスイッチング回路Ｕ−ｍでは、データDmを直接入力
とするN0進（N0は適宜決定する）カウンタ131−ｍと、
このN0進カウンタ131−ｍのキャリィを受けて出力動作
するワンショット・マルチバイブレータ132−ｍと、こ
のワンショット・マルチバイブレータ132−ｍの出力とA
NDゲート14の出力との論理積をとるANDゲート133−ｍ
と、このANDゲート133−ｍの出力をベース信号として受
けオン動作するNPNトランジスタ134−ｍとを有し、NPN
トランジスタ134−ｍのコレクタはNPNトランジスタQaの
エミッタと補正電圧充電用コンデンサCsaの接続点に接
続され、NPNトランジスタ134−ｍのエミッタ側は接地さ
れている。同様にして、一般にデータDi（ｉ＝１〜ｍ）
を受けるスイッチング回路Ｕ−ｉでは、データDiを直接
入力とするN0×Wm-i（Ｗ≠１、Ｗは適宜決定する）進カ
ウンタ131−ｉと、このN0×Wm-1進カウンタ131−ｉのキ
ャリィを受けて出力動作するワンショット・マルチバイ
ブレータ132−ｉと、このワンショット・マルチバイブ
レータ132−ｉの出力とANDゲート14aの出力との論理積
をとるANDゲート133−ｉと、このANDゲート133−ｉの出
力をベース信号として受けオン動作するNPNトランジス
タ134−ｉとを有する。各ワンショット・マルチバイブ
レータ132−１〜132−ｍの出力パルスの幅は同一であ
る。ANDゲート14aはLINEC信号とHD信号（データ有効期
間信号）との論理積をとる回路であり、LINEC信号はＮ
−ch駆動タイミング（走査側選択電極に接続されている
Ｎ−ch高耐圧MOSトランジスタをオンし、その電極ライ
ン上の絵素に正の書込みパルスを印加するラインの駆動
タイミング）時に“1"となり、Ｐ−ch駆動タイミング時
に“0"となる信号である。
次に上記した駆動電圧補正制御回路の動作を、ｍ＝2,
N0＝2,W＝２と設定した回路の場合について説明する。
この場合、N0×Wm-1進カウンタ131−１は４進むカウン
タ、N0×Wm-2カウンタ131−２は２進カウンタとなり、
スイッチング回路はＵ−1,U−２の２つだけとなる。
N0＝2,W＝２と設定した回路の場合について説明する。
この場合、N0×Wm-1進カウンタ131−１は４進むカウン
タ、N0×Wm-2カウンタ131−２は２進カウンタとなり、
スイッチング回路はＵ−1,U−２の２つだけとなる。
データD1を受ける４進むカウンタ131−１は、データD
1を４つ計数してキャリィ出力し、これを受けてワンシ
ョット・マルチバイブレータ132−１からワンショット
・パルスが出力され、そのワンショット・パルスの時間
だけNPNトランジスタ134−１がオン動作して、補正電圧
充電用コンデンサCsaがアースされるため、この間、補
助電圧電源12aからコンデンサSSaに対して充電が行われ
る。
1を４つ計数してキャリィ出力し、これを受けてワンシ
ョット・マルチバイブレータ132−１からワンショット
・パルスが出力され、そのワンショット・パルスの時間
だけNPNトランジスタ134−１がオン動作して、補正電圧
充電用コンデンサCsaがアースされるため、この間、補
助電圧電源12aからコンデンサSSaに対して充電が行われ
る。
一方、データD2を受ける２進カウンタ131−２は、デ
ータD2を２つ計数しただけでキャリィが出力されるの
で、この場合は、データD1の場合の２倍（Ｗ倍）だけコ
ンデンサCsaの充電に寄与する。つまり、補正電圧充電
用コンデンサCsaへの充電は、データD1とデータD2の２
倍の総和量とが寄与することになる。この総和量は階調
表示データに応じて１つの走査側電極に含まれる全絵素
がそれぞれ担う発光負荷の総和に相当しており、したが
って補正電圧充電用コンデンサCsaに充電される。この
ときの補正電圧は、発光負荷の総和に相当した値とな
る。以上の動作は、ANDゲート14aの制御によって、Ｎ−
ch駆動タイミング時に行われ、次のＰ−ch駆動タイミン
グの書込み時にPchUP信号がオンとなり、NPNトランジス
タQaがオン動作して、通常の書込み電圧VW′に、補正電
圧充電用コンデンサCsaに充電された補正電圧を加えた
電圧が、書込み電圧VWとして書込み駆動回路18に供給さ
れる。このようにして、第２図に示す薄膜EL表示装置に
おいて、走査側Ｐ−ch高耐圧MOSIC4,5のMOSトランジス
タ（オン抵抗が大きい）がオン動作して行われるＰ−ch
駆動タイミングの際に、発光負荷に応じたレベルだけ書
込み電圧VWの補正が行われるため、MOSトランジスタの
オン抵抗に起因するシャドーイング現象が防止される。
ータD2を２つ計数しただけでキャリィが出力されるの
で、この場合は、データD1の場合の２倍（Ｗ倍）だけコ
ンデンサCsaの充電に寄与する。つまり、補正電圧充電
用コンデンサCsaへの充電は、データD1とデータD2の２
倍の総和量とが寄与することになる。この総和量は階調
表示データに応じて１つの走査側電極に含まれる全絵素
がそれぞれ担う発光負荷の総和に相当しており、したが
って補正電圧充電用コンデンサCsaに充電される。この
ときの補正電圧は、発光負荷の総和に相当した値とな
る。以上の動作は、ANDゲート14aの制御によって、Ｎ−
ch駆動タイミング時に行われ、次のＰ−ch駆動タイミン
グの書込み時にPchUP信号がオンとなり、NPNトランジス
タQaがオン動作して、通常の書込み電圧VW′に、補正電
圧充電用コンデンサCsaに充電された補正電圧を加えた
電圧が、書込み電圧VWとして書込み駆動回路18に供給さ
れる。このようにして、第２図に示す薄膜EL表示装置に
おいて、走査側Ｐ−ch高耐圧MOSIC4,5のMOSトランジス
タ（オン抵抗が大きい）がオン動作して行われるＰ−ch
駆動タイミングの際に、発光負荷に応じたレベルだけ書
込み電圧VWの補正が行われるため、MOSトランジスタの
オン抵抗に起因するシャドーイング現象が防止される。
第３図は本発明の他の実施例である駆動方法に用いら
れる駆動電圧補正制御回路300を示す回路図であり、そ
の駆動方法が第２図に示す薄膜EL表示装置に対して適用
されることは先の実施例と同様である。第３図におい
て、書込み駆動回路10と書込み電圧供給電源との間には
ダイオードD1bが接続され、そのダイオードD1bのアノー
ド側つまり書込み電圧供給電源側にはNPNトランジスタQ
bのコレクタが接続されている。このNPNトランジスタQb
は、Ｐ−ch駆動タイミングの書込み時にオンとなるPchU
P信号をベースに受けてオン動作するスイッチング素子
であり、そのエミッタは補正電圧充電用コンデンサCsb
の一端に接続されている。コンデンサCsbの他端はダイ
オードD2bを介してダイオードD1bのカソード側つまり書
込み駆動回路10側に接続されている。また、コンデンサ
CsbとダイオードD2bとの接続点にはダイオードD3bを介
して補助電圧電源12bが接続されており、この補助電圧
電源12bからコンデンサCsbに対してほぼ30Vの補助電圧V
Cが印加される。上記したNPNトランジスタQbのエミッタ
と補正電圧充電用コンデンサCSBの接続点にはNPNトラン
ジスタ15のコレクタが接続され、そのNPNトランジスタ1
5のエミッタ側に接地されている。このNPNトランジスタ
15はANDゲート16の出力をベースに受けてオン動作する
スイッチング素子であり、ANDゲート16は充放電回路17
の充電電圧とSHD信号とを２入力としてこれらの論理積
をとる回路である。SHD信号はＰ−ch駆動タイミングの
第１段階T4の期間に“1"となる信号であり、第３図にそ
の信号を付記して示している。上記した充放電回路17は
一端を接地し他端をANDゲート16の１入力端子に接続し
たコンデンサCPと、ANDゲート16の１入力端子に抵抗17a
を介して接続したＮ−chMOSトランジスタ17bを有し、ト
ランジスタ17bのソースは接地されている。そのトラン
ジスタ17bのゲートは上記したSHD信号が与えられる。
れる駆動電圧補正制御回路300を示す回路図であり、そ
の駆動方法が第２図に示す薄膜EL表示装置に対して適用
されることは先の実施例と同様である。第３図におい
て、書込み駆動回路10と書込み電圧供給電源との間には
ダイオードD1bが接続され、そのダイオードD1bのアノー
ド側つまり書込み電圧供給電源側にはNPNトランジスタQ
bのコレクタが接続されている。このNPNトランジスタQb
は、Ｐ−ch駆動タイミングの書込み時にオンとなるPchU
P信号をベースに受けてオン動作するスイッチング素子
であり、そのエミッタは補正電圧充電用コンデンサCsb
の一端に接続されている。コンデンサCsbの他端はダイ
オードD2bを介してダイオードD1bのカソード側つまり書
込み駆動回路10側に接続されている。また、コンデンサ
CsbとダイオードD2bとの接続点にはダイオードD3bを介
して補助電圧電源12bが接続されており、この補助電圧
電源12bからコンデンサCsbに対してほぼ30Vの補助電圧V
Cが印加される。上記したNPNトランジスタQbのエミッタ
と補正電圧充電用コンデンサCSBの接続点にはNPNトラン
ジスタ15のコレクタが接続され、そのNPNトランジスタ1
5のエミッタ側に接地されている。このNPNトランジスタ
15はANDゲート16の出力をベースに受けてオン動作する
スイッチング素子であり、ANDゲート16は充放電回路17
の充電電圧とSHD信号とを２入力としてこれらの論理積
をとる回路である。SHD信号はＰ−ch駆動タイミングの
第１段階T4の期間に“1"となる信号であり、第３図にそ
の信号を付記して示している。上記した充放電回路17は
一端を接地し他端をANDゲート16の１入力端子に接続し
たコンデンサCPと、ANDゲート16の１入力端子に抵抗17a
を介して接続したＮ−chMOSトランジスタ17bを有し、ト
ランジスタ17bのソースは接地されている。そのトラン
ジスタ17bのゲートは上記したSHD信号が与えられる。
一方、上記したコンデンサCPの一端には、階調表示デ
ータ〔Dm,…,D1〕のビット数ｍに相当する数の給電回路
Ｖ−１〜Ｖ−ｍが並列に接続されている。階調表示デー
タ〔Dm,…,D1〕は先の実施例の場合と同様である。各給
電回路Ｖ−１〜Ｖ−ｍは上記した階調表示データ〔Dm,
…,D1〕のうち対応するビットのデータを受けて、それ
に応じた時間だけコンデンサCPに電流を流すための回路
である。たとえば最上位ビットのデータDmを受ける給電
回路Ｖ−ｍでは、データDmとANDゲート14bの出力との論
理積をとるANDゲート181−ｍと、このANDゲート181−ｍ
の出力を計数するＮ進カウンタ（Ｎは適宜決定する）18
2−ｍと、このＮ進カウンタ182−ｍのキャリィを受けて
Wm-1×tw（tw,Wは適宜決定する）のパルス幅を持つワン
ショット・パルスを出力するワンショット・マルチバイ
ブレータ183−ｍと、このワンショット・マルチバイブ
レータ183−ｍの出力時間の間、コンデンサCPに電流を
流す出力部184−ｍとで構成されている。同様にして、
一般にデータDi（ｉ＝１〜ｍ）を受ける給電回路Ｖ−ｉ
では、データDiとANDゲート14bの出力の論理積をとるAN
Dゲート181−ｉと、このANDゲート181−ｉの出力を計数
するＮ進カウンタ182−ｉと、このＮ進カウンタ182iの
キャリィを受けてWi-1×twのパルス幅を持つワンショッ
ト・パルスを出力するワンショット・マルチバイブレー
タ183−ｉと、このワンショット・マルチバイブレータ1
83−ｉの出力時間の間、コンデンサCPに電流を流す出力
部184−ｉとで構成される。ANDゲート14bは、LINEC信号
とHD信号（データ有効期間信号）の論理積をとる回路で
ある。
ータ〔Dm,…,D1〕のビット数ｍに相当する数の給電回路
Ｖ−１〜Ｖ−ｍが並列に接続されている。階調表示デー
タ〔Dm,…,D1〕は先の実施例の場合と同様である。各給
電回路Ｖ−１〜Ｖ−ｍは上記した階調表示データ〔Dm,
…,D1〕のうち対応するビットのデータを受けて、それ
に応じた時間だけコンデンサCPに電流を流すための回路
である。たとえば最上位ビットのデータDmを受ける給電
回路Ｖ−ｍでは、データDmとANDゲート14bの出力との論
理積をとるANDゲート181−ｍと、このANDゲート181−ｍ
の出力を計数するＮ進カウンタ（Ｎは適宜決定する）18
2−ｍと、このＮ進カウンタ182−ｍのキャリィを受けて
Wm-1×tw（tw,Wは適宜決定する）のパルス幅を持つワン
ショット・パルスを出力するワンショット・マルチバイ
ブレータ183−ｍと、このワンショット・マルチバイブ
レータ183−ｍの出力時間の間、コンデンサCPに電流を
流す出力部184−ｍとで構成されている。同様にして、
一般にデータDi（ｉ＝１〜ｍ）を受ける給電回路Ｖ−ｉ
では、データDiとANDゲート14bの出力の論理積をとるAN
Dゲート181−ｉと、このANDゲート181−ｉの出力を計数
するＮ進カウンタ182−ｉと、このＮ進カウンタ182iの
キャリィを受けてWi-1×twのパルス幅を持つワンショッ
ト・パルスを出力するワンショット・マルチバイブレー
タ183−ｉと、このワンショット・マルチバイブレータ1
83−ｉの出力時間の間、コンデンサCPに電流を流す出力
部184−ｉとで構成される。ANDゲート14bは、LINEC信号
とHD信号（データ有効期間信号）の論理積をとる回路で
ある。
次に、上記した駆動電圧補正制御回路300の動作を、
ｍ＝2,W＝２と設定した回路の場合について説明する。
この場合、ワンショット・マルチバイブレータ183−１
から出力されるワンショット・パルスのパルス幅はtw、
ワンショット・マルチバイブレータ183−２から出力さ
れるワンショット・パルスのパルス幅は２×twとなり、
給電回路はＶ−1,V−２の２つだけとなる。
ｍ＝2,W＝２と設定した回路の場合について説明する。
この場合、ワンショット・マルチバイブレータ183−１
から出力されるワンショット・パルスのパルス幅はtw、
ワンショット・マルチバイブレータ183−２から出力さ
れるワンショット・パルスのパルス幅は２×twとなり、
給電回路はＶ−1,V−２の２つだけとなる。
ANDゲート181−１を介してデータD1を受けるＮ進カウ
ンタ182−１は、これをＮ個計数するごとにキャリィを
出力し、これを受けてワンショット・マルチバイブレー
タ183−１はパルス幅がtwのワンショット・パルスを出
力し、そのパルス幅の間だけ出力部184−１を通してコ
ンデンサCPに充電が行われる。
ンタ182−１は、これをＮ個計数するごとにキャリィを
出力し、これを受けてワンショット・マルチバイブレー
タ183−１はパルス幅がtwのワンショット・パルスを出
力し、そのパルス幅の間だけ出力部184−１を通してコ
ンデンサCPに充電が行われる。
一方、ANDゲート182−２を介してデータD2を受けるＮ
進カウンタ182−２は、これをＮ個計数するごとにキャ
リィを出力し、これを受けてワンショット・マルチバイ
ブレータ183−２はパルス幅が２×twのワンショット・
パルスを出力し、そのパルス幅の間だけ出力部184−２
を通してコンデンサCPに充電が行われる。したがって、
この場合は、データD1の場合の２倍だけコンデンサCPの
充電に寄与することになる。つまり、コンデンサCPへの
充電は、データD1とデータD2の２倍の総和量が寄与する
ことになる。この総和量が階調表示データに応じて１つ
の走査側電極に含まれる全絵素がそれぞれ担う発光負荷
の総和に相当している。このコンデンサCPへの充電動作
は、第４図のタイミングチャートに示すようにＮ−ch駆
動タイミング時のHD信号が“1"となる期間、つまり次の
Ｐ−ch駆動に対応する階調表示データについて行われ、
続くＰ−ch駆動タイミングの第４段階T4の期間にSHD信
号が“1"となると、ANDゲート16を通してコンデンサCP
の充電電圧がNPNトランジスタ15のベースに入力され、N
PNトランジスタ15がオン動作して補正電圧充電用コンデ
ンサCsbへの充電が行われる。このときの充電時間はコ
ンデンサCPの充電電荷がMOSトランジスタ17bを通して放
電されANDゲート16のしきい値以下になるまでの時間と
して定まる。コンデンサCPへの充電電荷量は前述したよ
うに、１走査側電極に含まれる全絵素がそれぞれ担う発
光負荷の総和に相当しているので、補正電圧充電用コン
デンサCsbにこのとき充電される補正電圧も１走査側電
極上の全絵素が担う発光負荷に対応していることにな
り、先の実施例と同様にしてシャドーイング現象が防止
される。
進カウンタ182−２は、これをＮ個計数するごとにキャ
リィを出力し、これを受けてワンショット・マルチバイ
ブレータ183−２はパルス幅が２×twのワンショット・
パルスを出力し、そのパルス幅の間だけ出力部184−２
を通してコンデンサCPに充電が行われる。したがって、
この場合は、データD1の場合の２倍だけコンデンサCPの
充電に寄与することになる。つまり、コンデンサCPへの
充電は、データD1とデータD2の２倍の総和量が寄与する
ことになる。この総和量が階調表示データに応じて１つ
の走査側電極に含まれる全絵素がそれぞれ担う発光負荷
の総和に相当している。このコンデンサCPへの充電動作
は、第４図のタイミングチャートに示すようにＮ−ch駆
動タイミング時のHD信号が“1"となる期間、つまり次の
Ｐ−ch駆動に対応する階調表示データについて行われ、
続くＰ−ch駆動タイミングの第４段階T4の期間にSHD信
号が“1"となると、ANDゲート16を通してコンデンサCP
の充電電圧がNPNトランジスタ15のベースに入力され、N
PNトランジスタ15がオン動作して補正電圧充電用コンデ
ンサCsbへの充電が行われる。このときの充電時間はコ
ンデンサCPの充電電荷がMOSトランジスタ17bを通して放
電されANDゲート16のしきい値以下になるまでの時間と
して定まる。コンデンサCPへの充電電荷量は前述したよ
うに、１走査側電極に含まれる全絵素がそれぞれ担う発
光負荷の総和に相当しているので、補正電圧充電用コン
デンサCsbにこのとき充電される補正電圧も１走査側電
極上の全絵素が担う発光負荷に対応していることにな
り、先の実施例と同様にしてシャドーイング現象が防止
される。
なお、上記した各実施例では、階調表示データとして
各ビットごとに重みを設定した場合について説明した
が、EMI（Electromagnetic Interference）の対策など
のために、重みを付けない複数ビットのデータとして、
表示データを駆動電圧補正制御回路に入力する場合にも
同様にして（この場合は重みが１の場合と考えて）シャ
ドーイング現象を防止することができる。
各ビットごとに重みを設定した場合について説明した
が、EMI（Electromagnetic Interference）の対策など
のために、重みを付けない複数ビットのデータとして、
表示データを駆動電圧補正制御回路に入力する場合にも
同様にして（この場合は重みが１の場合と考えて）シャ
ドーイング現象を防止することができる。
発明の効果 以上のように、本発明の表示装置の駆動方法によれ
ば、走査側電極に含まれる複数の絵素がそれぞれ階調表
示データに応じて担う発光負荷の総和に応じて、その走
査側電極に印加する書込み電圧を増減変化させるように
しているので、走査側駆動回路のオン抵抗の影響で発光
負荷の総和量に応じて書込み電圧に生じる電圧降下が補
正され、発光負荷の総和量に関係なく一定の書込み電圧
が走査側電極に印加されて、シャドーイング現象を防止
できる。特に本発明によれば、各絵素毎の階調表示デー
タは複数ｍの配列ビットから成り、各ビットｉ毎にWm-1
で重み付けをしたパルス数またはパルス幅を有する信号
を発生して、各書き込み期間毎に総和を求め、コンデン
サを、この総和に対応する電荷量となるように充電して
予め定める電圧VW′に加えて書き込み電圧VWを得るよう
にしたので、上述のようにシャドーイング現象を確実に
防止することが容易に可能となる。
ば、走査側電極に含まれる複数の絵素がそれぞれ階調表
示データに応じて担う発光負荷の総和に応じて、その走
査側電極に印加する書込み電圧を増減変化させるように
しているので、走査側駆動回路のオン抵抗の影響で発光
負荷の総和量に応じて書込み電圧に生じる電圧降下が補
正され、発光負荷の総和量に関係なく一定の書込み電圧
が走査側電極に印加されて、シャドーイング現象を防止
できる。特に本発明によれば、各絵素毎の階調表示デー
タは複数ｍの配列ビットから成り、各ビットｉ毎にWm-1
で重み付けをしたパルス数またはパルス幅を有する信号
を発生して、各書き込み期間毎に総和を求め、コンデン
サを、この総和に対応する電荷量となるように充電して
予め定める電圧VW′に加えて書き込み電圧VWを得るよう
にしたので、上述のようにシャドーイング現象を確実に
防止することが容易に可能となる。
第１図は本発明の一実施例である駆動方法に用いられる
駆動電圧補正制御回路を示す回路図、第２図はその駆動
方法が適用される薄膜EL表示装置の概略の構成を示す回
路図、第３図は本発明の他の実施例である駆動方法に用
いられる駆動電圧補正制御回路を示す回路図、第４図は
第１図および第３図示の薄膜EL表示装置の動作を示すタ
イミングチャート、第５図は従来の駆動方法が適用され
る薄膜EL表示装置の概略の構成を示す回路図、第６図は
その薄膜EL表示表示装置の動作を示すタイミングチャー
ト、第７図はその薄膜EL表示装置の絵素に印加される電
圧を示す波形図、第８図はその薄膜EL表示装置における
シャドーイング現象を示す説明図、第９図はその薄膜EL
表示装置におけるデータ側Ｎ−ch高耐圧MOSIC中の論理
回路の具体的構成を示すブロック図、第10図はその薄膜
EL表示装置の駆動に用いられる駆動電圧補正制御回路の
一例を示す回路図、第11図はその薄膜EL表示装置の駆動
に用いられる駆動電圧補正制御回路の他の一例を示す回
路図、第12図は薄膜EL表示装置におけるEL表示パネルの
基本的な構造を示す縦断面図である。 １……EL表示パネル、2,3……走査側Ｎ−ch高耐圧MOSI
C、4,5……走査側Ｐ−ch高耐圧MOSIC、６……データ側
Ｎ−ch高耐圧MOSIC、７……データ側Ｐ−ch高耐圧MOSI
C、８……予備充電駆動回路、９……引上げ充電駆動回
路、18……書込み駆動回路、11……ソース電位切換え回
路、200,300……駆動電圧補正制御回路
駆動電圧補正制御回路を示す回路図、第２図はその駆動
方法が適用される薄膜EL表示装置の概略の構成を示す回
路図、第３図は本発明の他の実施例である駆動方法に用
いられる駆動電圧補正制御回路を示す回路図、第４図は
第１図および第３図示の薄膜EL表示装置の動作を示すタ
イミングチャート、第５図は従来の駆動方法が適用され
る薄膜EL表示装置の概略の構成を示す回路図、第６図は
その薄膜EL表示表示装置の動作を示すタイミングチャー
ト、第７図はその薄膜EL表示装置の絵素に印加される電
圧を示す波形図、第８図はその薄膜EL表示装置における
シャドーイング現象を示す説明図、第９図はその薄膜EL
表示装置におけるデータ側Ｎ−ch高耐圧MOSIC中の論理
回路の具体的構成を示すブロック図、第10図はその薄膜
EL表示装置の駆動に用いられる駆動電圧補正制御回路の
一例を示す回路図、第11図はその薄膜EL表示装置の駆動
に用いられる駆動電圧補正制御回路の他の一例を示す回
路図、第12図は薄膜EL表示装置におけるEL表示パネルの
基本的な構造を示す縦断面図である。 １……EL表示パネル、2,3……走査側Ｎ−ch高耐圧MOSI
C、4,5……走査側Ｐ−ch高耐圧MOSIC、６……データ側
Ｎ−ch高耐圧MOSIC、７……データ側Ｐ−ch高耐圧MOSI
C、８……予備充電駆動回路、９……引上げ充電駆動回
路、18……書込み駆動回路、11……ソース電位切換え回
路、200,300……駆動電圧補正制御回路
───────────────────────────────────────────────────── フロントページの続き (72)発明者 上出 久 大阪府大阪市阿倍野区長池町22番22号 シャープ株式会社内 (56)参考文献 特開 昭61−200592（ＪＰ，Ａ) 特開 昭61−83596（ＪＰ，Ａ) 特開 昭64−13194（ＪＰ，Ａ)
Claims (2)
- 【請求項１】互いに交差する方向に配列した複数の走査
側電極と複数のデータ側電極との間に誘電層を介在さ
せ、データ側電極には数段階の階調を持つ階調表示デー
タに対応したデータ側駆動回路から出力される変調電圧
を印加する一方、走査側電極には走査側駆動回路から出
力される各書込み期間毎の書込み電圧を線順次的に印加
して駆動し、走査側電極とデータ側電極とが交差する部
分の誘電層から成る各画素の発光輝度に階調を持たせる
ようにした表示装置の駆動方法において、 各絵素毎の階調表示データは、複数ｍの並列ビットから
成り、 各絵素毎の階調表示データを順次的に発生し、 各ビットｉ（ただしｉ＝１〜ｍ）毎に、Wm-1（ただしＷ
は予め定める値）に対応するパルス数を有する信号を発
生し、 各書込み期間における各ビット毎の前記パルス数の総和
に対応する電荷量となるようにコンデンサを充電し、 このコンデンサの充電電圧を、予め定める電圧VW′に加
えて書き込み電圧VWとすることを特徴とする表示装置の
駆動方法。 - 【請求項２】互いに交差する方向に配列した複数の走査
側電極と複数のデータ側電極との間に誘電層を介在さ
せ、データ側電極には数段階の階調を持つ階調表示デー
タに対応したデータ側駆動回路から出力される変調電圧
を印加する一方、走査側電極には走査側駆動回路から出
力される各書込み期間毎の書込み電圧を線順次的に印加
して駆動し、走査側電極とデータ側電極とが交差する部
分の誘電層から成る各画素の発光輝度に階調を持たせる
ようにした表示装置の駆動方法において、 各絵素毎の階調表示データは、複数ｍの配列ビットから
成り、 各絵素毎の階調表示データを順次的に発生し、 各ビットｉ（ただしｉ＝１〜ｍ）毎に、Wm-1（ただしＷ
は予め定める値）に対応するパルス幅を有する信号を発
生し、 各書込み期間における各ビット毎の前記パルス幅の総和
に対応する電荷量となるようにコンデンサを充電し、 このコンデンサの充電電圧を、予め定める電圧VW′に加
えて書き込み電圧VWとすることを特徴とする表示装置の
駆動方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63187175A JP2619001B2 (ja) | 1988-07-26 | 1988-07-26 | 表示装置の駆動方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63187175A JP2619001B2 (ja) | 1988-07-26 | 1988-07-26 | 表示装置の駆動方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0235491A JPH0235491A (ja) | 1990-02-06 |
| JP2619001B2 true JP2619001B2 (ja) | 1997-06-11 |
Family
ID=16201418
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63187175A Expired - Lifetime JP2619001B2 (ja) | 1988-07-26 | 1988-07-26 | 表示装置の駆動方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2619001B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3794802B2 (ja) * | 1997-10-28 | 2006-07-12 | 株式会社半導体エネルギー研究所 | 表示パネル駆動回路および表示パネル |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6183596A (ja) * | 1984-09-28 | 1986-04-28 | シャープ株式会社 | 薄膜ｅｌ表示装置の駆動方法 |
-
1988
- 1988-07-26 JP JP63187175A patent/JP2619001B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0235491A (ja) | 1990-02-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP1455335B1 (en) | Digitally driven type display device | |
| US4686426A (en) | Thin-film EL display panel drive circuit with voltage compensation | |
| US7639211B2 (en) | Electronic circuit, electronic device, method of driving electronic device, electro-optical device, and electronic apparatus | |
| JPH0748137B2 (ja) | 薄膜ｅｌ表示装置の駆動方法 | |
| JPWO2002077958A1 (ja) | アクティブマトリクス型発光素子の駆動回路 | |
| JPH0634152B2 (ja) | 薄膜ｅｌ表示装置の駆動回路 | |
| US6960889B2 (en) | Method and apparatus for driving electro-luminescence display device | |
| KR102519364B1 (ko) | 게이트 구동부, 이를 포함하는 표시 장치 및 이를 이용한 표시 패널의 구동 방법 | |
| JP2619001B2 (ja) | 表示装置の駆動方法 | |
| JP5385791B2 (ja) | 画像表示装置 | |
| JP2647859B2 (ja) | 薄膜ｅｌ表示装置 | |
| US20030179165A1 (en) | Method and apparatus for driving electro-luminescence display device | |
| JPS62513B2 (ja) | ||
| JPH0748138B2 (ja) | エレクトロルミネッセンス表示装置の駆動方式 | |
| JP2533945B2 (ja) | 薄膜ｅｌ表示装置の駆動方法 | |
| JP2664422B2 (ja) | 表示装置の駆動方法 | |
| JP2618983B2 (ja) | 薄膜ｅｌ表示装置の駆動方法 | |
| JPH0748141B2 (ja) | 表示装置の駆動方法 | |
| US20050219154A1 (en) | Method of driving display panel | |
| JP2001312245A (ja) | Ｅｌ表示装置の駆動回路 | |
| JPH01177075A (ja) | 薄膜ｅｌ表示装置の駆動回路 | |
| JPH0748135B2 (ja) | 薄膜ｅｌ表示装置の駆動回路 | |
| JPH0748142B2 (ja) | 表示装置の駆動方法 | |
| JP2820944B2 (ja) | 表示装置の駆動方法および装置 | |
| JPH07109543B2 (ja) | 表示装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080311 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090311 Year of fee payment: 12 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090311 Year of fee payment: 12 |