JPS62513B2 - - Google Patents

Description

【発明の詳細な説明】 本発明は薄膜EL表示装置の駆動手段に関し、
特に消費電力を低減し得る駆動方式に関するもの
である。

本発明の駆動方式が採用される薄膜EL表示装
置の１例として二重絶縁型薄膜EL表示装置につ
いて以下に説明する。

第１図に一部断面斜視図として示すようにガラ
ス基板１の上にIn₂O₃、SnO₂よりなる帯状の透明
電極２を平行に設け、この上に例えばY₂O₃、
Si₂N₄、TiO₂、Al₂O₃等の誘電物質層３、Mn等の
活性剤をドープしたZnSよりなるEL層４、上記
と同じくY₂O₃、Si₂N₄、TiO₂、Al₂O₃等の誘電物
質層３′を蒸着法、スパツタリング法のような薄
膜技術を用いて順次500〜10000Åの膜厚に積層し
て３層構造にし、その上に上記透明電極２と直交
する方向にAlなどよりなる帯状の背面電極５を
平行に配列する。この構成の二重絶縁型薄膜EL
表示装置において、透明電極群２のうちの１つと
背面電極群５のうちの一つに適当な交流電圧を印
加すると、両電極が交差して挾まれた微少面積部
分のEL層４が発光する。この微少面積部分が文
字、記号、模様を表示する場合の一絵素に相当す
る。従つてこの一絵素を１個ずつ選択走査して、
又は選択された絵素全部を同時に駆動して文字、
記号等を表示する。この薄膜EL表示装置は高輝
度発光し寿命が長く安定である等の点で従来の分
散型EL素子に比べて優れた特性を持つている。

上記薄膜EL素子は電極間に誘電物質層３，
３′で挾持されたEL層を介在させるものであるか
ら等価回路的には容量性素子と見ることができ、
この容量性を利用し、且つＮチヤンネルMOS又
はNPNトランジスタの一種類でドライバー回路
を構成するマトリツクス型薄膜EL表示装置の駆
動装置を本件発明者の中の一発明者が発明し、本
件出願人が特願昭51−92571号及び特願昭52−
121213号で「薄膜EL表示装置の駆動装置」を出
願している。

上記特願昭52−121213号で出願した発明を以下
に説明する。

第２図は駆動装置の回路図を示し、第３図はタ
イムチヤートを示す。

第２図において、１０は前記の薄膜EL表示装
置を示し、この図ではＸ方向の電極X₁〜Xmをデ
ータ側電極とし、Ｙ方向電極Y₁〜Ynを走査側電
極とし、電極のみを示している。

２０は共通線ＡにVpreを信号S₁で動作するト
ランジスタ２１，２２を介して印加する駆動回路
である。

３０はデータ側のダイオードアレイを示し、共
通線ＡとＸ電極の間にダイオード３１_１，３１_２
…………３１ｍが接続され、これはデータ側駆動
線の分離と後述する高耐圧トランジスタよりなる
スイツチング素子の逆バイアスを保護する作用を
する。

４０はデータ側のスイツチング素子回路であり
ＮチヤンネルMOSトランジスタよりなり、Ｘ電
極とアースライン間に接続され、書込みの非選択
絵素点に充電された電荷を放電させる回路を形成
する。そしてこのトランジスタは入力電圧に対し
て出力電流が第４図に示すように一定の関係を有
する定電流型駆動素子として動作する。第４図の
横軸はソースドレイン間電圧Vdsで、縦軸はドレ
イン電流Idであり、ゲート電圧Vgをパラメータ
として図の曲線の通り変化する。

５０は走査側のスイツチング素子回路で、Ｎチ
ヤンネルMOSトランジスタよりなり、Ｙ電極と
アースライン間に接続され書込みの選択絵素点に
書込み電圧を印加する回路を形成する。

６０はＹ方向電極の奇数番目のラインにカソー
ド側が接続されたアノード共通のダイオードアレ
イである。

７０はＹ方向電極の偶数番目のラインにカソー
ド側が接続されたアノード共通のダイオードアレ
イである。

上記ダイオードアレイ６０，７０は走査側駆動
線の分離とスイツチング素子の逆バイアスを保護
するものである。

８０はダイオードアレイ６０の共通線Ｂを発光
閾値電圧Vth迄引上げるため電源電圧としてVth
を持し、信号S₂によつて動作するトランジスタ８
１，８２により書込み駆動を行う駆動回路であ
る。

９０は同じく共通線Ｃを発光閾値電圧Vth迄引
上げるため電源電圧としてVthを持ち信号S₃によ
つて動作するトランジスタ９１，９２により書込
み駆動を行う駆動回路である。

１００は１フイールド走査の終了時に、薄膜
EL表示装置全面にフイールドリフレツシユパル
スを印加するため信号S₄によつて動作するトラン
ジスタ１０１，１０２を介して駆動線Ｂ，Ｃにフ
イールドリフレツシユパルスを供給する駆動回路
である。

次にこの回路の動作を第３図のタイムチヤート
とともに説明する。

Γ第１段階T₁：予備充電期間 回路５０の全ての走査側スイツチング素子SS₁
〜SSnのゲートにハイレベル信号を供給し、全て
をON状態にする。このときデータ側スイツチン
グ素子回路４０の全トランジスタSD₁〜SDmは
OFF状態にされている。そして駆動回路２０の
入力端子S₁に信号が供給されトランジスタ２１，
２２がオンになり回路３０の共通線Ａに電圧
Vpreを印加する。従つて全てのデータラインX₁
〜Xmより薄膜EL表示装置の全絵素に電圧Vpre
が充電される。ここで電圧Vpreは薄膜EL素子の
発光電圧Vwと閾値電圧Vthとの間に、Vpre＝Vw
−Vthの関係がある。

Γ第２段階T₂：放電変調期間 走査側スイツチング回路５０のトランジスタ
SS₁〜SSnの全てをOFFにし、変調側駆動回路４
０の非発光絵素に接続されたトランジスタを選択
してトランジスタSD₁〜SDmを入力電圧と出力電
流に一定の関係を有するよう定電流駆動させて、
上記第１段階にて充電された電荷を定電流放電す
る。回路４０のトランジスタSDiの出力に流れる
放電電流をidとしたとき、 id＝−ＣｄＶ／ｄｔ …………(1) （但し、Ｃは変調側駆動ラインX₁〜Xmから見た
各ラインの容量の合計、即ち、マトリツクスパネ
ルの１絵素容量をCeとして全ての絵素容量は同
じであり総絵素数がｎのときＣ＝nCeである。） の関係があり、またトランジスタSD₁〜SDmは定
電流型駆動素子であるから、単位時間当りの放電
電圧Ｖは、 Ｖ＝∫〓_０−ｉｄ／Ｃdt＝Vpre−ｉｄ／Ｃτ…………(2
) （但し、τは放電時間） となる。

今、例えば変調側駆動回路４０の素子として入
力ゲート電圧Vgとドレイン電流Idが次式の比例
関係を有するＮチヤンネルMOSトランジスタを
使用する。

Id＝gm・Vg …………(3) （但し、gmはトランジスタのゲート−ドレイン間
の相互コンダクタンスであり、この式では比例定
数とする。） 変調側駆動回路４０に接続された駆動線Xiを
駆動する定電流型駆動素子SDiの入力ゲート電圧
Vg(i)とし、その相互コンダクタンスをgm(i)とし
た場合、電圧Vg(i)を期間τの間、トランジスタ
SDiのゲートに印加した後の駆動線Xiの電圧Ｖ(i)
は、上記(2)、(3)式より Ｖ(i)＝Vpre−ｉｄ／Ｃτ＝Vpre−Ｉｄ／Ｃτ＝Vpre−ｇｍ(i)／Ｃ・Vg(i)・τ…………(4) （但し、Idはドレイン電流で、放電電流idと同じ
である。） となる。

回路４０を構成する素子SD₁〜SDmの相互コン
ダクタンスgmが充分にバラツキの少ない素子で
あるとすると、即ちgm(i)≒gm（Ｋ≠ｉ）＝gmが
成立し、従つてｇｍ／Ｃは定数Ｋとみなすことがで き、(4)式は次式(5)のようになる。

Ｖ(i)＝Vpre−Ｋ・Vg(i)・τ …………(5) この(5)式より電圧Ｖ(i)を決定するパラメータに
は、駆動素子SDiの入力ゲート電圧Vg(i)と入力ゲ
ート電圧印加時間τの二つあることが分る。

従つて、薄膜EL素子を振幅変調して中間調表
示するための手段には、定電流型駆動素子の入力
に一定期間映像信号に対応する振幅を持つ信号を
加えると法と、定電流型駆動素子の入力に映像信
号に対応するパルス幅をもち一定電圧の信号を加
える方法がある。前者を振幅変調入力信号による
振幅変調駆動方式、後者をパルス幅変調入力信号
による振幅変調駆動方式という。

振幅変調入力信号による振幅変調駆動方式は、
トランジスタSDiのゲートに映像信号に応じて電
圧が変化する信号を加えれば、この方式を実施で
きる。

またパルス幅変調入力信号による振幅変調駆動
方式は、トランジスタSDiの入力に映像信号に応
じてパルス幅が変化する信号を加えればこの方式
を実施できる。

この第２段階で書込み絵素に映像信号の大きさ
に応じた電圧が予備充電される。

Γ第３段階T₃：書込み駆動期間 次に走査側スイツチング回路５０の全トランジ
スタSS₁〜SSn及びデータ側スイツチング回路４
０の全トランジスタSD₁〜SDmをOFF状態にす
る。

この状態のとき、変調側駆動電極X₁〜Xmは第
２段階における変調側素子SD₁〜SDmの入力に応
じた電圧Ｖ(i)、ｉ＝１、２、…………、ｍにてホ
ールドされている。

ここで選択された走査電極Yjを駆動する駆動
素子、即ちトランジスタSSjをONにして、他の
全ての走査側駆動素子即ち、トランジスタSS_l≠_j
はOFF状態に保つ。このとき走査電極Yjが奇数
番目の走査電極であるとすると、偶数番目の走査
電極に接続されたダイオードアレイ回路７０の共
通線Ｃを書込み駆動回路９０によつて発光閾値電
圧Vthまで引上げる。この書込み駆動によつて選
択走査電極Yjを除く全ての走査側電極Ｙ_l≠_jは発
光閾値電圧Vth迄引上げられるため変調側電極X₁
〜Xmの電圧Vw(i)、ｉ＝１、２、…………ｍは Vw(i)＝Ｖ(i)＋Vth …………(6) となる。

選択された走査電極YjのトランジスタはON状
態にあるため、選択走査電極Yj上の絵素Ｅ
（ｉ、ｊ）には(6)式の電圧が印加され書込み電圧
Vw(i)に対応した発光が行われる。

一方選択されていない走査電極Ｙ_l≠_jの絵素Ｅ
（ｉ、ｌ≠ｊ）に印加される電圧はＶ(i)である。

選択走査電極Yj上の選択絵素を発光せしめ、
非選択走査電極Ｙ_l≠_j上の非選択絵素を発光させ
ないようにするためには上記各電圧は Ｖ(i)VpreVthVw(i) …………(7) の関係になるように共通線駆動回路２０，８０，
９０，１００の各電圧を設定しておく。

以上の３段階により選択走査電極Yj上の絵素
を中間調書込み駆動することができる。

次に奇数番目の走査電極の書込みが終つた後、
順次駆動のため偶数番目の走査電極の書込みをす
るには、第１段階T₁：予備充電、第２段階T₂：
放電変調期間の各駆動を既述の通り行う。第３段
階T₃：書込み駆動のとき、走査電極Ｙ_j+1を選択
し、偶数番目の走査電極を書込むために、奇数番
目の走査電極に接続されたダイオードアレイ回路
６０の共通線Ｂを書込み駆動回路８０によつて発
光閾値電圧Vthまで引上げる。

以上第１段階、第２段階、第３段階の駆動を繰
返して奇数番目の走査電極と偶数番目の走査電極
を順次書込み駆動する。

そして順次走査が終り一フイールドの中間調書
込みが終了したとき、フイールドリフレツシユパ
ルスが駆動回路１００、ダイオードアレイ回路６
０，７０を介して加えられる。このとき走査側ス
イツチング回路５０の全トランジスタSS₁〜SSn
はオフ、データ側スイツチング回路４０の全トラ
ンジスタSD₁〜SDmはオンにされる。フイールド
リフレツシユパルスの電圧値は上記各走査電極ご
とより加えられた最高輝度の書込み電圧と等し
く、薄膜EL表示装置にとつて逆極性になるよう
加える。従つて薄膜EL表示装置は書込み電圧と
フイールドリフレツシユパルスとで交番駆動され
ることになる。フイールドリフレツシユパルスが
加えられるとき、書込み電圧が加えられた絵素は
分極しているため、この分極による電界とフイー
ルドリフレツシユパルスとが重畳して書込み絵素
のみを発光させる。書込み絵素の分極量は発光輝
度の大きさに比例しているので、フイールドリフ
レツシユパルスが印加されたときも上記分極量に
応じた発光、即ち中間調表示をする。またフイー
ルドリフレツシユパルスは分極の偏りをなくし次
のフイールドで書込み電圧が加えられてときに書
込み絵素の発光を可能にしている。

この実施例において、各電圧及びパルス定数は
次のように決められた。

Vpre＝70（ボルト） Vth＝140（ボルト） −Vw＝−210（ボルト） 印加パルス幅：40（μsec） 一フイールド期間：16.7（ｍsec） なお、上記実施例において、書込み駆動回路８
０，９０は発光閾値電圧Vthを供給するが、この
回路は発光閾値電圧以下の電圧を供給すればよ
く、そしてこの発光閾値電圧より低下した電圧分
だけを駆動回路２０の電圧を上昇させる必要があ
る。但し駆動回路２０の供給電圧が発光閾値電圧
を越えてはならない。

また薄膜EL表示装置が印加電圧と発光輝度に
ヒステリシス特性を持つ場合には、上記実施例と
同様にして書込みをすることができる。また駆動
回路８０，９０からの供給電圧を維持電圧に変化
させるか又は維持電圧を持つ駆動回路を用意すれ
ば維持駆動することができる。このとき維持駆動
を交番駆動するためにはデータ側走査電極の側に
逆極性の維持電圧を供給する回路を用意すればよ
い。更に消去駆動は駆動回路８０，９０からの供
給電圧を消去電圧に変化させるか、又は消去電圧
を持つ駆動回路を用意すればよい。

ところで、先願発明において、予備充電をする
ときの消費電力は、薄膜EL素子の合計の静電容
量をＣとするとき、Ｃ・（Vpre）²になる。

この予備充電時の消費電力を半減することを目
的として本件出願人は特願昭53−10093号「薄膜
EL表示装置の駆動回路及び駆動方法」にて新た
に開発した駆動方式を提唱している。この駆動方
式に係る回路構成図を第５図に示し、以下第５図
に基いて説明する。第２図と同一部分には同一符
号を付して説明を省略する。

但し、回路８０と９０の電圧Vwaは、発光開始
電圧Vthと最高輝度発光電圧V₀との中間電圧Vwa
＝Ｖｔｈ＋Ｖ_０／２である。

また回路１１０は共通線Ｂ，Ｃを介して走査電
極側より予備充電電圧Vpreを印加する回路で、
信号S₁₂によつて動作するトランジスタ１１１，
１１２を備えている。

次にこの回路の動作の詳細について第６図乃至
第８図に示すタイムチヤートとともに説明する。

Γ第１段階T₁：予備充電期間 回路５０の全ての走査側スイツチング素子SS₁
〜SSnのゲートにハイレベル信号を供給し、全て
をON状態にする。このときデーター側のスイツ
チング素子回路４０のMOSトランジスターの全
てはOFF状態にされている。そして駆動回路２
０の入力端子S₁₁に信号が供給されトランジスタ
２１，２２がONになり、回路３０の共通線Ａに
予備充電電圧Vpreを印加する。

従つて全てのデーターラインX₁〜Xmより薄膜
EL表示装置の全絵素に電圧Vpreが充電される。
ここで電圧Vpreは薄膜EL素子の最高輝度発光電
圧V₀と閾電圧Vthとの間に2Vpre＝V₀＝Vthの関
係がある。

Γ第２段階T₂：放電変調及び走査側引き上げ期
間 走査側スイツチング回路５０のMOSトランジ
スタSS₁〜SSnの全てをOFFし、データー側スイ
ツチング素子アレイの内非発光絵素に接続された
MOSトランジスターSDK（Ｋ≠ｉ）のみONし、
発光絵素Ｅ（ｉ、ｊ）に接続されたMOSトラン
ジスターSDiはOFFに保つ、またこのMOSトラ
ンジスターSDKをONする同タイミングで走査側
予備充電回路１１０の入力端子S₁₂に信号が供給
され、トランジスター１１１，１１２をONにし
回路６０，７０の共通線Ｂ，Ｃに電圧Vpreを印
加し全絵素を走査側から引き上げる。

Γ第３段階T₃：書込み駆動期間 次に第５図中絵素Ｅ（ｉ、ｊ）を例えば書込み
絵素点とすると、該選択点と接続されていない回
路７０の共通線Ｃを書込み電圧Vwaに引き上げる
為、回路９０の入力端子S₁₄に信号が供給され
る。

この時、絵素Ｅ（ｉ、ｊ）の走査側MOSトラ
ンジスターSSjのみONし、他の走査側MOSトラ
ンジスターSSlはOFFに保たれる。

またこの期間中データー側MOSトランジスタ
ーはすべてOFFに保たれる。この書込み駆動に
よつて選択走査電極Yjを除く全ての走査側電極
は発光開始電圧Vthと最高輝度発光電圧V₀との中
間電圧Vwa（Ｖｔｈ＋Ｖ_０／２）迄引き上げられる。

以上第１〜第３段階の駆動により第８図に代表
例として絵素Ｅ（ｉ、ｊ）、Ｅ（ｉ、ｊ＋１）の
印加波形を示す如く選択走査電極上の各絵素に
は、発光を望む場合電圧Vwa＋Vpreが印加さ
れ、また発光を望まない場合電圧Vwa−Vpreが
印加され変調電圧は2Vpreとなる。

なお選択走査電極外の各絵素には±Vpreの電
圧が印加されるが、通常電圧Vpreは電圧Vthより
十分低く保たれる為、発光を供うことはない。

そして順次走査が終りフイールドリフレツシユ
パルスが駆動回路１００、ダイオードアレイ回路
６０，７０を介して加えられる。このとき走査側
スイツチング素子回路５０の全MOSトランジス
ターはOFFデーター側スイツチング回路４０の
全MOSトランジスターはONされる。フイールド
リフレツシユパルスの電圧値は上記走査電極ごと
より加えられた最高輝度の書込み電圧V₀と等し
く薄膜EL表示装置にとつて逆極性となるよう加
える。フイールドリフレツシユパルスが加えられ
ると書込み電圧が加えられ発光した絵素は分極し
ている為、この分極による電界とフイールドリフ
レツシユパルスとが重畳して書込み発光した絵素
のみが発光する。

以上のように上記回路構成は書込み駆動の際、
予備充電により変調電圧Ｖ(i)を各選択点絵素に印
加する為、変調電圧Ｖ(i)の1/2の電圧をデーター
側予備充電回路２０により、アノード共通ダイオ
ードアレイ３０及び走査側のスイツチング素子ア
レイ５０を介して全絵素に充電する。次に走査側
予備充電回路１１０により、アノード共通ダイオ
ードアレイ６０，７０を介してすべての走査側電
極を予備充電電圧Vpreに引き上げる。この走査
側から電圧Vpreの引き上げ時、データー側スイ
ツチング素子アレイ４０の内非選択点（ライン）
に接続されているスイツチング素子を導通状態に
する。

以上の駆動によりデーター側非選択ラインは
Ov選択ラインは2Vpreの電位を持ち、1/2変調電
圧を二度該ELパネルに印加することにより、所
定の変調電圧を得ることが可能である。従つて予
備充電時の消費電力は2C（1/2Ｖ）^２より1/2
CV²となる。

ところで、薄膜EL表示装置を用いて、文字記
号等を表示する際に、表示態様により選択走査ラ
インに点灯絵素が存在しない場合がある。例えば
12行表示可能な薄膜EL表示装置に於いて、実際
の表示は１行乃至２行で表示可能であり、他の行
は表示に不要となる場合等である。

本発明はこの点に着目し、通常動作において、
選択走査ラインに点灯絵素のない場合、上記先願
発明中に示された駆動回路に点灯データーの有無
を判別する回路を設け、平均消費電力を低減し得
る駆動方式を提供することを目的としてなされた
ものである。

以下、本発明を実施例に従つて図面を参照しな
がら詳細に説明する。

第９図は本発明の１実施例である薄膜EL表示
装置の駆動方式を示す回路構成図である。図中第
５図と同一符号は同一内容を示し説明を省略す
る。

点灯データーの有無を判別する回路１２０はリ
セツト端子付フリツプフロツプ１２１とANDゲ
ート１２２によつて構成され、キヤラクターゼネ
レーター１２３のデータを並列・直列変換器１２
４を介してクロツク信号として受ける。フリツプ
フロツプ１２１の出力ＱはANDゲート１２２の
一方の入力端子に接続されプレチヤージ信号Pre
を制御する。またフリツプフロツプ１２１は１ラ
イン走査ごとにリセツト信号１２５が加えられ
る。

従つて選択走査ラインに点灯絵素が全くない場
合フリツプフロツプ１２１の出力Ｑは論理“０”
でありプリチヤージ信号は回路２０の入力端子
S₁₁に入力されない。一方選択走査ラインに１つ
でも点灯絵素があればプリチヤージ信号は入力端
子S₁₁に入力される。なお点灯データーはシフト
レジスター１２６に入力されクロツク信号１２
７、ラツチストローブ信号１２８によつて制御さ
れデーター側スイツチング回路４０に入力され
る。

次に第９図の回路の動作の詳細を第１０図Ａ，
Ｂ，Ｃに示すタイミングチヤートを用いて説明す
る。データー側電極を正極性として予備充電する
動作を点灯データーの有無によつて判別した場
合、薄膜EL表示装置の表示の見易さを妨げるこ
となく、平均消費電力を低減することができる。

Γ第一段階T₁：予備充電期間 回路５０の全ての走査側スイツチング素子SS₁
〜SSnのゲートに論理“１”信号を加え全てを
ON状態にする。このときデーター側のスイツチ
ング素子回路４０の全MOSトランジスターSD₁〜
SDmはOFF状態にされている。

点灯データーのある場合回路２０の入力端子
S₁₁にプリチヤージ信号が供給されダイオードア
レイ３１_１−３１ｍの共通線Ａに電圧Vpreが印
加される。従つて、薄膜EL表示の全絵素にデー
ター側を正極性として電圧Vpreが充電される。

点灯データーのない場合全ての走査側スイツチ
ング素子SS₁〜SSnのゲートには論理“１”信号
を加えるが、入力端子S₁₁には入力信号を加えな
い。

Γ第二段階T₂：放電変調及び設査側引き上げ期
間 走査側スイツチング回路５０のMOSトランジ
スターSS₁〜SSnの全てをOFFにしデーター側ス
イツチング回路４０のMOSトランジスターSD₁〜
SDmの内、非発光絵素に接続されたMOSトラン
ジスターのみONし、発光絵素に接続されたMOS
トランジスターはOFFに保つ。またこのMOSト
ランジスターをONする同じタイミングで走査側
予備充電回路１１０の入力端子S₁₂にはデーター
の有無にかかわらず信号が供給されダイオードア
レイ６０，７０の共通線Ｂ，Ｃに電圧Vpreを印
加し、走査側から全絵素を引き上げる。

Γ第三段階T₃：書込み駆動期間 次に第９図中選択走査電極を奇数番目のYjと
すると偶数側の電極とダイオードを介して接続さ
れている共通線Ｃを書込み電圧Vwaに引き上げる
為回路９０の入力端子S₁₄に信号が供給される。
このとき選択走査電極に接続されているMOSト
ランジスターのみONし他の走査側MOSトランジ
スターはOFFに保たれる。

またこの期間中データー側MOSトランジスタ
ーはすべてOFFに保たれる。この書込み駆動に
よつて選択走査電極を除くすべての走査側電極は
電圧Vwaまで引き上げられる。

なお、書込み電圧Vwaとプレチヤージ電圧
Vpreは発光開始電圧Vthと最高輝度発光電圧V₀と
の間に通常次の関係式をもつ。

Vth＝Vwa−Vpre V₀＝Vwa＋Vpre 以上の第一〜第三段階の駆動の全走査電極に関
して順次駆動する。

Γリフレツシユ駆動期間 順次走査が終ると、フイールドリフレツシユパ
ルスが駆動回路１００、ダイオードアレイ６０，
７０を介して加えられる。このとき走査側スイツ
チング回路５０の全MOSトランジスターは
OFF、データー側スイツチング回路４０の全
MOSトランジスターはONされる。

フイールドリフレツシユパルスが加えられると
書込み電圧が加えられ発光した絵素は分極してい
る為、この分極による電界とフイールド、リフレ
ツシユパルスとが重畳して書込み発光した絵素の
み再度発光する。

ところで、このデーター側を正極性として予備
充電する駆動をデーターの有無により判別した場
合においても第１０図Ｃに示す印加波形から明ら
かな如く非発光絵素には電圧Vwa−Vpre、発光
絵素には電圧Vwa＋Vpreが印加され、変調電圧
として電位差が2Vpreとなり表示に必要な変調電
圧を低下することは全くない。

そこでデーター判別すると例えば上記駆動方式
を用いた表示装置が駆動オンされ、表示データー
の入力の待機状態とすれば判別しない場合と比べ
て、予備充電に必要な消費電力は1/2に低減する
ことは明らかである。

ところで、この予備充電に必要な消費電力は書
込み駆動、フイールドリフレツシユ駆動に必要な
消費電力と比較して全絵素を負荷とし且つ駆動周
波数が高いことから大きくなる。例えば一例とし
て電極数がＸ方向の電極240本、Ｙ方向の電極120
本である薄膜EL素子をフレーム周波数100Hz走査
周波数12KHzで駆動する場合予備充電駆動の消
費電力はデーター判別せず且つ全絵素非発光状態
において、書行み駆動、フイールドリフレツシユ
駆動、予備充電駆動の全消費電力のうち70％程度
の消費電力を占める。

従つて、本発明によるデーターの有無の判定回
路を設けることは平均消費電力を低減する上で効
果的であることは明らかである。

なお、データーの転送は第１０図中Ａのタイミ
ングチヤート中にも示す如く１つ前の走査駆動中
の主に期間T₃中に行う。

【図面の簡単な説明】

第１図は薄膜EL表示装置の一部切欠斜視図、
第２図は先願発明の１実施例である駆動回路図、
第３図は第２図の回路のタイムチヤート、第４図
は第２図の回路を構成する素子の電圧一電流特性
図、第５図は先願発明の他の実施例である薄膜
EL表示装置の駆動回路図、第６図乃至第８図は
第５図の回路のタイムチヤート、第９図は本発明
の１実施例である薄膜EL表示装置の駆動方式を
示す回路構成図、第１０図Ａ，Ｂ，Ｃは第９図の
タイムチヤートである。 １０：薄膜EL表示装置、２０：予備充電電源
回路、４０：データー側スイツチング回路、５
０：走査側スイツチング回路、８０，９０：書込
み電圧回路、１００：リフレツシユ回路、１１
０：予備充電電源回路、１２１：フリツプフロツ
プ、１２０：点灯データ判別回路、１２６：シフ
トレジスター。

Claims (1)

1. 【特許請求の範囲】 １ EL層の両面に誘電体層を設け、該誘電体層
   の両表面に互いに直交する方向にマトリツクス状
   に電極を形成した薄膜EL表示装置の駆動回路に
   おいて、 前記電極の一方を走査側電極に、他方をデータ
   側電極にそれぞれ設定し、 前記走査側電極と前記データ側電極が交差する
   部分に位置する各絵素部分に所定の予備充電電圧
   を印加する回路と、 表示信号に応じて前記各絵素部分の前記予備充
   電電圧値を修正する回路と、 選択走査ライン上の各絵素部分に、前記修正後
   の印加電圧に重畳させて所定の書込み電圧を印加
   する回路と、 選択走査ラインの点灯絵素の有無を判別する回
   路と、 を具備して成り、 選択走査ライン上の点灯絵素の有無に対応して
   前記予備充電電圧の印加を実行または停止するこ
   とを特徴とする薄膜EL表示装置の駆動回路。