JPS62514B2 - - Google Patents
Info
- Publication number
- JPS62514B2 JPS62514B2 JP4744778A JP4744778A JPS62514B2 JP S62514 B2 JPS62514 B2 JP S62514B2 JP 4744778 A JP4744778 A JP 4744778A JP 4744778 A JP4744778 A JP 4744778A JP S62514 B2 JPS62514 B2 JP S62514B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- circuit
- drive
- channel mos
- thin film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 239000010409 thin film Substances 0.000 claims description 28
- 238000007599 discharging Methods 0.000 claims description 4
- 230000000717 retained effect Effects 0.000 claims 1
- 238000000034 method Methods 0.000 description 11
- 238000010586 diagram Methods 0.000 description 6
- 230000010287 polarization Effects 0.000 description 5
- 239000000758 substrate Substances 0.000 description 4
- 239000003989 dielectric material Substances 0.000 description 3
- 229910018072 Al 2 O 3 Inorganic materials 0.000 description 2
- 229910010413 TiO 2 Inorganic materials 0.000 description 2
- 230000002411 adverse Effects 0.000 description 2
- 230000005684 electric field Effects 0.000 description 2
- 239000011159 matrix material Substances 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 239000012190 activator Substances 0.000 description 1
- 238000003491 array Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
Landscapes
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Illuminated Signs And Luminous Advertising (AREA)
- Control Of El Displays (AREA)
Description
【発明の詳細な説明】
本発明は、薄膜EL表示装置の駆動装置におい
て、特に高耐圧ＮチヤンネルMOS型ICを用いた
駆動装置に関するものである。
て、特に高耐圧ＮチヤンネルMOS型ICを用いた
駆動装置に関するものである。
まず、本発明の実施例に使用する二重絶縁型薄
膜EL表示素子および先願発明について説明す
る。
膜EL表示素子および先願発明について説明す
る。
本発明に使用する二重絶縁型薄膜EL素子は、
第１図に示すようにガラス基板１の上にIn2O3よ
りなる帯状の透明電極２を平行に設け、この上に
たとえばY2O3、Si3N4、TiO2、Al2O3などの誘電
物質層３、Mnなどの活性剤をドープしたZnSよ
りなるEL層４、上記と同じくY2O3、Si3N4、
TiO2、Al2O3等の誘電物質層３′を蒸着法、スパ
ツタリング法のような薄膜技術を用いて順次500
〜10000Åの膜厚に積層して３層構造にし、その
上に上記透明電極２と直交する方向にAlなどよ
りなる帯状の背面電極５を平行に設けた構成をし
ている。この構成の二重絶縁型薄膜EL表示装置
において、透明電極群２のうちの１つと背面電極
群５のうちの１つに適当な交流電圧を印加する
と、両電極が交差して挾まれた微少面積部分の
EL層４が発光する。この微少面積部分が文字記
号、模様を表示する場合の一絵素に相当する。し
たがつてこの一絵素を１個ずつ選択走査して、ま
たは選択された絵素全部を同時に駆動して文字、
記号等を表示する。この薄膜EL表示装置は高輝
度発光し寿命が長く安定であるなどの点で従来の
分散型EL素子に比べて優れた特性を持つてい
る。
第１図に示すようにガラス基板１の上にIn2O3よ
りなる帯状の透明電極２を平行に設け、この上に
たとえばY2O3、Si3N4、TiO2、Al2O3などの誘電
物質層３、Mnなどの活性剤をドープしたZnSよ
りなるEL層４、上記と同じくY2O3、Si3N4、
TiO2、Al2O3等の誘電物質層３′を蒸着法、スパ
ツタリング法のような薄膜技術を用いて順次500
〜10000Åの膜厚に積層して３層構造にし、その
上に上記透明電極２と直交する方向にAlなどよ
りなる帯状の背面電極５を平行に設けた構成をし
ている。この構成の二重絶縁型薄膜EL表示装置
において、透明電極群２のうちの１つと背面電極
群５のうちの１つに適当な交流電圧を印加する
と、両電極が交差して挾まれた微少面積部分の
EL層４が発光する。この微少面積部分が文字記
号、模様を表示する場合の一絵素に相当する。し
たがつてこの一絵素を１個ずつ選択走査して、ま
たは選択された絵素全部を同時に駆動して文字、
記号等を表示する。この薄膜EL表示装置は高輝
度発光し寿命が長く安定であるなどの点で従来の
分散型EL素子に比べて優れた特性を持つてい
る。
上記薄膜EL素子は、電極間に誘電物質層３，
３′で挾持されたEL層を介在させるものであるか
ら等価回路的には容量性素子と見ることができ
る。そこで、この容量性を利用し、Ｎチヤンネル
MOS型により駆動回路を構成するマトリツクス
型薄膜EL表示装置の駆動装置を、本件発明者の
中の１発明者が発明し、本願出願人が出願してい
る。この内容に関する出願としては、特願昭51−
92571号、特願昭52−13630号、特願昭52−13631
号、特願昭52−121213号、特願昭52−121214号な
どを挙げることができる。また、本件発明者は上
記の出願の改良を特願昭53−10093号（昭和53年
１月30日出願）で「薄膜EL表示装置の駆動回路
及び駆動方法」として出願している。
３′で挾持されたEL層を介在させるものであるか
ら等価回路的には容量性素子と見ることができ
る。そこで、この容量性を利用し、Ｎチヤンネル
MOS型により駆動回路を構成するマトリツクス
型薄膜EL表示装置の駆動装置を、本件発明者の
中の１発明者が発明し、本願出願人が出願してい
る。この内容に関する出願としては、特願昭51−
92571号、特願昭52−13630号、特願昭52−13631
号、特願昭52−121213号、特願昭52−121214号な
どを挙げることができる。また、本件発明者は上
記の出願の改良を特願昭53−10093号（昭和53年
１月30日出願）で「薄膜EL表示装置の駆動回路
及び駆動方法」として出願している。
上記特許出願のうち、特願昭52−121213号で出
願した発明を以下に説明する。
願した発明を以下に説明する。
第２図はこの発明に使用する駆動装置の回路図
を示し、第３図はそのタイムチヤートを示す。
を示し、第３図はそのタイムチヤートを示す。
第２図において、１０は前記の薄膜EL表示装
置を示し、この図ではＸ方向の電極X1〜Ｘnをデ
ータ側電極とし、Ｙ方向電極Y1〜Ｙoを走査側電
極とし、電極のみを示している。
置を示し、この図ではＸ方向の電極X1〜Ｘnをデ
ータ側電極とし、Ｙ方向電極Y1〜Ｙoを走査側電
極とし、電極のみを示している。
２０は共通線ＡにVpreを信号S1で動作するト
ランジスタ２１，２２を介して印加する駆動回路
である。
ランジスタ２１，２２を介して印加する駆動回路
である。
３０はデータ側のダイオードアレイを示し、共
通線ＡとＸ電極の間にダイオード３１１，３１２
………３１nが接続されこれはデータ側駆動線の
分離と後述する高耐圧トランジスタよりなるスイ
ツチング素子の逆バアイスを保護する作用をす
る。
通線ＡとＸ電極の間にダイオード３１１，３１２
………３１nが接続されこれはデータ側駆動線の
分離と後述する高耐圧トランジスタよりなるスイ
ツチング素子の逆バアイスを保護する作用をす
る。
４０はデータ側のスイツチング素子回路でＮチ
ヤンネルMOSトランジスタよりなり、Ｘ電極と
アースライン間に接続され、書込みの非選択絵素
点に充電された電荷を放電させる回路を形成す
る。そしてこのトランジスタは入力電圧に対して
出力電流が第４図に示すように一定の関係を有す
る定電流型駆動素子として動作する。第４図の横
軸はソース−ドレイン間電圧Vdsで、縦軸はドレ
イン電流Idであり、ゲート電圧Vgをパラメータ
として図の曲線のように変化する。
ヤンネルMOSトランジスタよりなり、Ｘ電極と
アースライン間に接続され、書込みの非選択絵素
点に充電された電荷を放電させる回路を形成す
る。そしてこのトランジスタは入力電圧に対して
出力電流が第４図に示すように一定の関係を有す
る定電流型駆動素子として動作する。第４図の横
軸はソース−ドレイン間電圧Vdsで、縦軸はドレ
イン電流Idであり、ゲート電圧Vgをパラメータ
として図の曲線のように変化する。
５０は走査側のスイツチング素子回路で、Ｎチ
ヤンネルMOSトランジスタよりなり、Ｙ電極と
アースライン間に接続され書込みの選択絵素点に
書込み電圧を印加する回路を形成する。
ヤンネルMOSトランジスタよりなり、Ｙ電極と
アースライン間に接続され書込みの選択絵素点に
書込み電圧を印加する回路を形成する。
６０はＹ方向電極の奇数番目のラインにカソー
ド側が接続されたアノード共通のダイオードアレ
イである。
ド側が接続されたアノード共通のダイオードアレ
イである。
７０はＹ方向電極の偶数番目のラインにカソー
ド側が接続されたアノード共通のダイオードアレ
イである。
ド側が接続されたアノード共通のダイオードアレ
イである。
上記ダイオードアレイ６０，７０は走査側駆動
線の分離とスイツチング素子の逆バイアスを保護
するものである。
線の分離とスイツチング素子の逆バイアスを保護
するものである。
８０はダイオードアレイ６０の共通線Ｂを発光
閾値電圧Vthまで引上げるため電源電圧として
Vthを持ち、信号S2によつて動作するトランジス
タ８１，８２により書込み駆動を行う駆動回路で
ある。
閾値電圧Vthまで引上げるため電源電圧として
Vthを持ち、信号S2によつて動作するトランジス
タ８１，８２により書込み駆動を行う駆動回路で
ある。
９０は同じく共通線Ｃを発光閾値電圧Vthまで
引上げるため電源電圧としてVthを持ち信号S3に
よつて動作するトランジスタ９１，９２により書
込み駆動を行う駆動回路である。
引上げるため電源電圧としてVthを持ち信号S3に
よつて動作するトランジスタ９１，９２により書
込み駆動を行う駆動回路である。
１００は１フイールド走査の終了時に、薄膜
EL表示装置全面にフイールドリフレツシユパル
スを印加するため信号S4によつて動作するトラン
ジスタ１０１，１０２を介して駆動線Ｂ，Ｃにフ
イールドリフレツシユパルスを供給する駆動回路
である。
EL表示装置全面にフイールドリフレツシユパル
スを印加するため信号S4によつて動作するトラン
ジスタ１０１，１０２を介して駆動線Ｂ，Ｃにフ
イールドリフレツシユパルスを供給する駆動回路
である。
次にこの回路の動作を第３図のタイムチヤート
とともに説明する。
とともに説明する。
Γ第１段階T1：予備充電期間
回路５０の全ての走査側スイツチング素子SS1
〜SSoのゲートにハイレベル信号を供給し、総て
をON状態にする。このときデータ側のスイツチ
ング素子回路４０の全トランジスタSD1〜SDnは
OFF状態にされている。そして駆動回路２０の
入力端子S1に信号が供給されトランジスタ２１，
２２がオンになり回路３０の共通線Ａに電圧
Vperを印加する。したがつてすべてのデータラ
インX1〜Ｘnより薄膜EL表示装置の全絵素に電圧
Vpreが充電される。ここで電圧Vpreは薄膜EL素
子の発光電圧Vwと閾値電圧Vthとの間に、Vpre
＝Vw−Vthの関係がある。
〜SSoのゲートにハイレベル信号を供給し、総て
をON状態にする。このときデータ側のスイツチ
ング素子回路４０の全トランジスタSD1〜SDnは
OFF状態にされている。そして駆動回路２０の
入力端子S1に信号が供給されトランジスタ２１，
２２がオンになり回路３０の共通線Ａに電圧
Vperを印加する。したがつてすべてのデータラ
インX1〜Ｘnより薄膜EL表示装置の全絵素に電圧
Vpreが充電される。ここで電圧Vpreは薄膜EL素
子の発光電圧Vwと閾値電圧Vthとの間に、Vpre
＝Vw−Vthの関係がある。
Γ第２段階T2：放電変調期間
走査側スイツチング回路５０のトランジスタ
SS1〜SSoの全てをOFFにし、変調側駆動回路４
０の非発光絵素に接続されたトランジスタを選択
してトランジスタSD1〜SDnを入力電圧と出力電
流に一定の関係を有するよう定電流駆動させて、
上記第１段階にて充電された電荷を定電流放電す
る。回路４０のトランジスタSDiの出力に流れる
放電電流をidとしたとき、 id＝−ｃｄｖ／ｄｔ ……(1) （ただし、ｃは変調側駆動ラインX1〜Ｘnから見
た各ラインの容量の合計、すなわち、マトリツク
スパネルの１絵素容量をceとして全ての絵素容量
は同じであり総絵素数がｎのときｃ＝nceであ
る。） の関係があり、またトランジスタSD1〜SDnは定
電流型駆動素子であるから、単位時間当りの放電
電圧Ｖは、 Ｖ＝∫〓０−ｉｄ／ｃdt＝vpre−ｉｄ／ｃτ ……(2) （ただし、τは放電時間） となる。
SS1〜SSoの全てをOFFにし、変調側駆動回路４
０の非発光絵素に接続されたトランジスタを選択
してトランジスタSD1〜SDnを入力電圧と出力電
流に一定の関係を有するよう定電流駆動させて、
上記第１段階にて充電された電荷を定電流放電す
る。回路４０のトランジスタSDiの出力に流れる
放電電流をidとしたとき、 id＝−ｃｄｖ／ｄｔ ……(1) （ただし、ｃは変調側駆動ラインX1〜Ｘnから見
た各ラインの容量の合計、すなわち、マトリツク
スパネルの１絵素容量をceとして全ての絵素容量
は同じであり総絵素数がｎのときｃ＝nceであ
る。） の関係があり、またトランジスタSD1〜SDnは定
電流型駆動素子であるから、単位時間当りの放電
電圧Ｖは、 Ｖ＝∫〓０−ｉｄ／ｃdt＝vpre−ｉｄ／ｃτ ……(2) （ただし、τは放電時間） となる。
今、たとえば変調側駆動回路４０の素子として
入力ゲート電圧Vgとドレイン電流Idが次式の比
例関数を有するＮチヤンネルMOSトランジスタ
を使用する。
入力ゲート電圧Vgとドレイン電流Idが次式の比
例関数を有するＮチヤンネルMOSトランジスタ
を使用する。
Id＝gm・Vg ……(3)
（ただしgmはトランジスタのゲート−ドレイン間
の相互コンダクタンスであり、この式では比例定
数とする。） 変調側駆動回路４０に接続された駆動線Xiを
駆動する定電流型駆動素子SDiの入力ゲート電圧
をVg(i)とし、その相互コンダクタンスをgm(i)と
した場合、電圧Vg(i)を期間τの間、トランジス
タSDiのゲートに印加した後の駆動線Xiの電圧Ｖ
(i)は、上記(2)、(3)式より Ｖ(i)＝Vpre−ｉｄ／ｃτ＝Vpre−Ｉｄ／ｃτ ＝Vpre−ｇｍ(i)／ｃ・Vg(i)・τ ……(4) （ただし、Idはドレイン電流で、放電電流idと同
じである。） となる。
の相互コンダクタンスであり、この式では比例定
数とする。） 変調側駆動回路４０に接続された駆動線Xiを
駆動する定電流型駆動素子SDiの入力ゲート電圧
をVg(i)とし、その相互コンダクタンスをgm(i)と
した場合、電圧Vg(i)を期間τの間、トランジス
タSDiのゲートに印加した後の駆動線Xiの電圧Ｖ
(i)は、上記(2)、(3)式より Ｖ(i)＝Vpre−ｉｄ／ｃτ＝Vpre−Ｉｄ／ｃτ ＝Vpre−ｇｍ(i)／ｃ・Vg(i)・τ ……(4) （ただし、Idはドレイン電流で、放電電流idと同
じである。） となる。
回路４０を構成する素子SD1〜SDnの相互コン
ダクタンスgmが充分にバラツキの少ない素子で
あるとすると、gm(i)≒gm（Ｋ≠ｉ）gmが成立
し、したがつてｇｍ／ｃは定数Ｋとみなすことがで き、(4)式は次式(5)のようになる。
ダクタンスgmが充分にバラツキの少ない素子で
あるとすると、gm(i)≒gm（Ｋ≠ｉ）gmが成立
し、したがつてｇｍ／ｃは定数Ｋとみなすことがで き、(4)式は次式(5)のようになる。
Ｖ(i)＝Vpre−Ｋ・Vg(i)・τ ……(5)
この(5)式より電圧Ｖ(i)を決定するパラメータに
は、駆動素子SDiの入力ゲート電圧Vg(i)と入力ゲ
ート電圧印加時間τの二つあることが分る。
は、駆動素子SDiの入力ゲート電圧Vg(i)と入力ゲ
ート電圧印加時間τの二つあることが分る。
したがつて、薄膜EL素子を振幅変調して中間
調表示するための手段には、定電流型駆動素子の
入力に一定期間映像信号に対応する振幅を持つ信
号を加える方法と、定電流型駆動素子の入力に映
像信号に対応するパルス幅をもち一定電圧の信号
を加える方法がある。前者を振幅変調入力信号に
よる振幅変調駆動方式、後者をパルス幅変調入力
信号による振幅変調駆動方式という。
調表示するための手段には、定電流型駆動素子の
入力に一定期間映像信号に対応する振幅を持つ信
号を加える方法と、定電流型駆動素子の入力に映
像信号に対応するパルス幅をもち一定電圧の信号
を加える方法がある。前者を振幅変調入力信号に
よる振幅変調駆動方式、後者をパルス幅変調入力
信号による振幅変調駆動方式という。
振幅変調入力信号による振幅変調駆動方式は、
トランジスタSDiのゲートに映像信号に応じて電
圧が変化する信号を加えれば、この方式を実施で
きる。
トランジスタSDiのゲートに映像信号に応じて電
圧が変化する信号を加えれば、この方式を実施で
きる。
またパルス幅変調入力信号による振幅変調駆動
方式は、トランジスタSDiの入力に映像信号に応
じてパルス幅が変化する信号を加えれば、この方
式を実施できる。
方式は、トランジスタSDiの入力に映像信号に応
じてパルス幅が変化する信号を加えれば、この方
式を実施できる。
この第２段階で書込み絵素に映像信号の大きさ
に応じた電圧が予備充電される。
に応じた電圧が予備充電される。
Γ第３段階T3：書込み駆動期間
次に走査側スイツチング回路５０の全トランジ
スタSS1〜SSoおよびデータ側スイツチング回路
４０の全トランジスタSD1〜SDnをOFF状態にす
る。
スタSS1〜SSoおよびデータ側スイツチング回路
４０の全トランジスタSD1〜SDnをOFF状態にす
る。
この状態のとき、変調側駆動電極X1〜Ｘnは第
２段階における変調側素子SD1〜SDnの入力に応
じた電圧Ｖ(i)、ｉ＝１、２、………、ｍにてホー
ルドされている。
２段階における変調側素子SD1〜SDnの入力に応
じた電圧Ｖ(i)、ｉ＝１、２、………、ｍにてホー
ルドされている。
ここで選択された走査電極Yjを駆動する駆動
素子、すなわちトランジスタSSjをONにして他
の全ての走査側駆動素子すなわち、トランジスタ
SS1≠ｊはOFF状態に保つ。この走査電極Yjが奇
数番目の走査電極の場合には、偶数番目の走査電
極に接続されたダイオードアレイ回路７０の共通
線ｃを書込み駆動回路９０によつて発光閾値電圧
Vthまで引上げる。この書込み駆動によつて選択
走査電極Yjを除くすべての走査側電極Y1≠ｊは
発光閾値電圧Vthまで引上げられるため変調側電
極X1〜Ｘnの電圧Vw(i)、ｉ＝１、２、………、
ｍは Vw(i)＝Ｖ(i)＋Vth ……(6) となる。
素子、すなわちトランジスタSSjをONにして他
の全ての走査側駆動素子すなわち、トランジスタ
SS1≠ｊはOFF状態に保つ。この走査電極Yjが奇
数番目の走査電極の場合には、偶数番目の走査電
極に接続されたダイオードアレイ回路７０の共通
線ｃを書込み駆動回路９０によつて発光閾値電圧
Vthまで引上げる。この書込み駆動によつて選択
走査電極Yjを除くすべての走査側電極Y1≠ｊは
発光閾値電圧Vthまで引上げられるため変調側電
極X1〜Ｘnの電圧Vw(i)、ｉ＝１、２、………、
ｍは Vw(i)＝Ｖ(i)＋Vth ……(6) となる。
選択された走査電極YjのトランジスタはON状
態にあるため、選択走査電極Yj上の絵素Ｅ
（ｉ、ｊ）には(6)式の電圧が印加され書込み電圧
Vw(i)に対応した発光が行われる。
態にあるため、選択走査電極Yj上の絵素Ｅ
（ｉ、ｊ）には(6)式の電圧が印加され書込み電圧
Vw(i)に対応した発光が行われる。
一方選択されていない走査電極Y1≠ｊの絵素
Ｅ（ｉ、１≠ｊ）に印加される電圧はＶ(i)であ
る。
Ｅ（ｉ、１≠ｊ）に印加される電圧はＶ(i)であ
る。
選択走査電極Yj上の選択絵素を発光せしめ、
非選択走査電極Y1≠ｊ上の非選択絵素を発孔さ
せないように上記各電圧は、 Ｖ(i)VpreVthVw(i) ……(7) の関係になるように共通線駆動回路２０，８０，
９０，１００の各電圧を設定しておく。
非選択走査電極Y1≠ｊ上の非選択絵素を発孔さ
せないように上記各電圧は、 Ｖ(i)VpreVthVw(i) ……(7) の関係になるように共通線駆動回路２０，８０，
９０，１００の各電圧を設定しておく。
以上の３段階により選択走査電極Yj上の絵素
を中間調書込み駆動することができる。
を中間調書込み駆動することができる。
次に奇数番目の走査電極の書込みが終つた後、
順次駆動のため偶数番目の走査電極の書込みをす
るには、第１段階T1：予備充電、第２段階T2：
放電変調期間の各駆動を既述の通り行う。第３段
階T3：書込み駆動のとき、走査電極Ｙj+1を選択
し、偶数番目の走査電極を書込むために、奇数番
目の走査電極に接続されたダイオードアレイ回路
６０の共通線Ｂを書込み駆動回路８０によつて発
光閾値電圧Vthまで引上げる。
順次駆動のため偶数番目の走査電極の書込みをす
るには、第１段階T1：予備充電、第２段階T2：
放電変調期間の各駆動を既述の通り行う。第３段
階T3：書込み駆動のとき、走査電極Ｙj+1を選択
し、偶数番目の走査電極を書込むために、奇数番
目の走査電極に接続されたダイオードアレイ回路
６０の共通線Ｂを書込み駆動回路８０によつて発
光閾値電圧Vthまで引上げる。
以上第１段階、第２段階、第３段階の駆動を繰
返して奇数番目の走査電極と偶数番目の走査電極
を順次書込み駆動する。
返して奇数番目の走査電極と偶数番目の走査電極
を順次書込み駆動する。
そして順次走査が終り１フイールドの中間調書
込みが終了したとき、フイールドリフレツシユパ
ルスが駆動回路１００、ダイオードアレイ回路６
０，７０を介して加えられる。このとき走査側ス
イツチング回路５０の全トランジスタSS1〜SSo
はオフ、データ側スイツチング回路４０の全トラ
ンジスタSD1〜SDnはオンにされる。フイールド
リフレツシユパルスの電圧値は上記各走査電極ご
とより加えられた最高輝度の書込み電圧と等し
く、薄膜EL表示装置にとつて逆極性になるよう
加える。したがつて薄膜EL表示装置は書込み電
圧とフイールドリフレツシユパルスとで交番駆動
されることになる。フイールドリフレツシユパル
スが加えられるとき、書込み電圧が加えられた絵
素は分極しているため、この分極による電界とフ
イールドリフレツシユパルスとが重畳して書込み
絵素のみを発光させる。書込み絵素の分極量は発
光輝度の大きさに比例しているので、フイールド
リフレツシユパルスが印加されたときも上記分極
量に応じた発光、すなわち中間調表示をする。ま
たフイールドリフレツシユパルスは分極のかたよ
りをなくし、次のフイールドで書込み電圧が加え
られたときに、書込み絵素の発光を可能にしてい
る。
込みが終了したとき、フイールドリフレツシユパ
ルスが駆動回路１００、ダイオードアレイ回路６
０，７０を介して加えられる。このとき走査側ス
イツチング回路５０の全トランジスタSS1〜SSo
はオフ、データ側スイツチング回路４０の全トラ
ンジスタSD1〜SDnはオンにされる。フイールド
リフレツシユパルスの電圧値は上記各走査電極ご
とより加えられた最高輝度の書込み電圧と等し
く、薄膜EL表示装置にとつて逆極性になるよう
加える。したがつて薄膜EL表示装置は書込み電
圧とフイールドリフレツシユパルスとで交番駆動
されることになる。フイールドリフレツシユパル
スが加えられるとき、書込み電圧が加えられた絵
素は分極しているため、この分極による電界とフ
イールドリフレツシユパルスとが重畳して書込み
絵素のみを発光させる。書込み絵素の分極量は発
光輝度の大きさに比例しているので、フイールド
リフレツシユパルスが印加されたときも上記分極
量に応じた発光、すなわち中間調表示をする。ま
たフイールドリフレツシユパルスは分極のかたよ
りをなくし、次のフイールドで書込み電圧が加え
られたときに、書込み絵素の発光を可能にしてい
る。
この実施例において、各電圧及びパルス定数は
次のように決められた。
次のように決められた。
Vpre＝70（ボルト）
Vth＝140（ボルト）
−Vw＝−210（ボルト）
印加パルス幅：40（μsec）
１フイールド期間：16.7（ｍsec）
なお、上記実施例において、書込み駆動回路８
０，９０は発光閾値電圧Vthを供給するが、この
回路は発光閾値電圧以下の電圧を供給すればよ
く、そしてこの発光閾値電圧より低下した電圧分
だけを駆動回路２０の電圧を上昇させる必要があ
る。ただし駆動回路２０の供給電圧が発光閾値電
圧を越えてはならない。
０，９０は発光閾値電圧Vthを供給するが、この
回路は発光閾値電圧以下の電圧を供給すればよ
く、そしてこの発光閾値電圧より低下した電圧分
だけを駆動回路２０の電圧を上昇させる必要があ
る。ただし駆動回路２０の供給電圧が発光閾値電
圧を越えてはならない。
また薄膜EL表示装置が印加電圧と発光輝度に
ヒステリシス特性を持つ場合にも、上記実施例と
同様にして書込みをすることができる。また、駆
動回路８０，９０からの供給電圧を維持電圧に変
化させるか、または維持電圧を持つ駆動回路を用
意すれば維持駆動することができる。このとき維
持駆動を交番駆動するためにはデータ側走査電極
の側に逆極性の維持電圧を供給する回路を用意す
ればよい。更に消去駆動は駆動回路８０，９０か
らの供給電圧を消去電圧に変化させるか、または
消去電圧を持つ駆動回路を用意すればよい。
ヒステリシス特性を持つ場合にも、上記実施例と
同様にして書込みをすることができる。また、駆
動回路８０，９０からの供給電圧を維持電圧に変
化させるか、または維持電圧を持つ駆動回路を用
意すれば維持駆動することができる。このとき維
持駆動を交番駆動するためにはデータ側走査電極
の側に逆極性の維持電圧を供給する回路を用意す
ればよい。更に消去駆動は駆動回路８０，９０か
らの供給電圧を消去電圧に変化させるか、または
消去電圧を持つ駆動回路を用意すればよい。
この先願発明は薄膜EL表示装置を中間調表示
するものであるが、まず、この装置に使用される
ＮチヤンネルMOS型IC（トランジスタ）につい
て第５図とともに簡単に説明する。
するものであるが、まず、この装置に使用される
ＮチヤンネルMOS型IC（トランジスタ）につい
て第５図とともに簡単に説明する。
ＮチヤンネルMOSはＰ型サブストレート４１
にＮ型のソース４２、Ｎ型のドレイン４３を設
け、酸化シリコンなどを介してゲート４４を載置
する形状をしている。
にＮ型のソース４２、Ｎ型のドレイン４３を設
け、酸化シリコンなどを介してゲート４４を載置
する形状をしている。
ドレイン４３はグランド電位であるサブストレ
ート４１に対して正電位に保たれる。ドレイン４
３が負にバイアスされると、逆方向に保たれるべ
きPN接合は順方向になり、MOS型トランジスタ
として機能しなくなる。
ート４１に対して正電位に保たれる。ドレイン４
３が負にバイアスされると、逆方向に保たれるべ
きPN接合は順方向になり、MOS型トランジスタ
として機能しなくなる。
すなわち、このＮチヤンネルMOS型IC（トラ
ンジスタ）を動作中に、ドレインに負のスパイク
ノイズなどが入ると、MOS型ICを損ねたり、
MOS型IC中にシフトレジスタなどの論理回路が
内蔵されている場合、論理回路の論理を乱したり
して表示を見づらくするなどの問題が生じる。
ンジスタ）を動作中に、ドレインに負のスパイク
ノイズなどが入ると、MOS型ICを損ねたり、
MOS型IC中にシフトレジスタなどの論理回路が
内蔵されている場合、論理回路の論理を乱したり
して表示を見づらくするなどの問題が生じる。
前記先願発明において、表示動作駆動中に、Ｎ
チヤンネルMOSのドレインに負のスパイクノイ
ズが入り、表示に悪影響を及ぼしていることが発
見された。このスパイクノイズについて以下に詳
説するが、本発明はこのスパイクノイズによる悪
影響を除去するものである。
チヤンネルMOSのドレインに負のスパイクノイ
ズが入り、表示に悪影響を及ぼしていることが発
見された。このスパイクノイズについて以下に詳
説するが、本発明はこのスパイクノイズによる悪
影響を除去するものである。
第６図に本発明に使用する薄膜EL表示装置の
駆動回路の１実施例を示し（特願昭53−10093号
で出願済のもの）、この回路とともに前記スパイ
クノイズについて説明する。なお、第７図は第６
図に示した回路のタイムチヤートである。また第
２図に示した回路と同一の部分には同一の符号を
付し、説明を省略する。
駆動回路の１実施例を示し（特願昭53−10093号
で出願済のもの）、この回路とともに前記スパイ
クノイズについて説明する。なお、第７図は第６
図に示した回路のタイムチヤートである。また第
２図に示した回路と同一の部分には同一の符号を
付し、説明を省略する。
ただし、回路８０と９０の電圧Vwaは、発光開
始電圧Vthと最高輝度発光電圧V0との中間電圧
で、Vwa＝Ｖｔｈ＋Ｖ０／２である。
始電圧Vthと最高輝度発光電圧V0との中間電圧
で、Vwa＝Ｖｔｈ＋Ｖ０／２である。
また回路１１０は共通線Ｂ，Ｃを介して走査電
極側より予備充電電圧Vpreを印加する回路で、
信号S2によつて動作するトランジスタ１１１，１
１２を備えている。
極側より予備充電電圧Vpreを印加する回路で、
信号S2によつて動作するトランジスタ１１１，１
１２を備えている。
次にこの回路の動作の詳細について第７図に示
すタイムチヤートとともに説明する。
すタイムチヤートとともに説明する。
Γ第１段階T1：予備充電期間
回路５０のすべての走査側スイツチング素子
SS1〜SSoのゲートにハイレベル信号を供給し、
全てをON状態にする。このときデータ側のスイ
ツチング素子回路４０のMOSトランジスタのす
べてはOFF状態にされている。そして駆動回路
２０の入力端子S1に信号が供給されトランジスタ
２１，２２がONになり、回路３０の共通線Ａに
予備充電電圧Vpreを印加する。
SS1〜SSoのゲートにハイレベル信号を供給し、
全てをON状態にする。このときデータ側のスイ
ツチング素子回路４０のMOSトランジスタのす
べてはOFF状態にされている。そして駆動回路
２０の入力端子S1に信号が供給されトランジスタ
２１，２２がONになり、回路３０の共通線Ａに
予備充電電圧Vpreを印加する。
したがつて全てのデータラインX1〜Ｘnより薄
膜EL表示装置の全絵素に電圧Vpreが充電され
る。ここで電圧Vpreは薄膜EL素子の最高輝度発
光電圧V0と閾電圧Vthとの間に2Vpre＝V0−Vth
の関係がある。
膜EL表示装置の全絵素に電圧Vpreが充電され
る。ここで電圧Vpreは薄膜EL素子の最高輝度発
光電圧V0と閾電圧Vthとの間に2Vpre＝V0−Vth
の関係がある。
Γ第２段階T2：放電変調及び走査側引き上げ期
間 走査側スイツチング回路５０のMOSトランジ
スタSS1〜SSoのすべてをOFFし、データ側スイ
ツチング素子アレイのうち非発光絵素に接続され
たMOSトランジスタSDK（Ｋ≠ｉ）のみONし、
発光絵素Ｅ（ｉ、ｊ）に接続されたMOSトラン
ジスタSDiはOFFに保つ、またこのMOSトラン
ジスタSDKをONする同タイミングで走査側予備
充電回路１１０の入力端子S2に信号が供給され、
トランジスタ１１１，１１２をONにし回路６
０，７０の共通線Ｂ，Ｃに電圧Vpreを印加し全
絵素を走査側から引き上げる。
間 走査側スイツチング回路５０のMOSトランジ
スタSS1〜SSoのすべてをOFFし、データ側スイ
ツチング素子アレイのうち非発光絵素に接続され
たMOSトランジスタSDK（Ｋ≠ｉ）のみONし、
発光絵素Ｅ（ｉ、ｊ）に接続されたMOSトラン
ジスタSDiはOFFに保つ、またこのMOSトラン
ジスタSDKをONする同タイミングで走査側予備
充電回路１１０の入力端子S2に信号が供給され、
トランジスタ１１１，１１２をONにし回路６
０，７０の共通線Ｂ，Ｃに電圧Vpreを印加し全
絵素を走査側から引き上げる。
Γ第３段階T3：書込み駆動期間
次に第６図中絵素Ｅ（ｉ、ｊ）をたとえば書込
み絵素点とすると、該選択点と接続されていない
回路７０の共通線Ｃを書込み電圧Vwaに引き上げ
るため、回路９０の入力端子S4に信号が供給され
る。
み絵素点とすると、該選択点と接続されていない
回路７０の共通線Ｃを書込み電圧Vwaに引き上げ
るため、回路９０の入力端子S4に信号が供給され
る。
この時、絵素Ｅ（ｉ、ｊ）の走査側MOSトラ
ンジスタSSjのみONし、他の走査側MOSトラン
ジスタSS1（１≠ｊ）はOFFに保たれる。またこ
の期間中データ側MOSトランジスタはすべて
OFFに保たれる。この書込み駆動によつて選択
走査電極Yjを除くすべての走査側電極は発光開
始電圧Vthと最高輝度発光電圧V0との中間電圧
Vwa＝Ｖｔｈ＋Ｖ０／２まで引き上げられる。
ンジスタSSjのみONし、他の走査側MOSトラン
ジスタSS1（１≠ｊ）はOFFに保たれる。またこ
の期間中データ側MOSトランジスタはすべて
OFFに保たれる。この書込み駆動によつて選択
走査電極Yjを除くすべての走査側電極は発光開
始電圧Vthと最高輝度発光電圧V0との中間電圧
Vwa＝Ｖｔｈ＋Ｖ０／２まで引き上げられる。
以上第１〜第３段階の駆動により第６図に代表
例として絵素Ｅ（ｉ、ｊ）、Ｅ（ｉ、ｊ＋１）の
印加波形を示す如く選択走査電極上の各絵素に
は、発光を望む場合電圧Vwa＋Vpreが印加さ
れ、また発光を望まない場合電圧Vwa−Vpreが
印加され、変調電圧は2Vpreとなる。
例として絵素Ｅ（ｉ、ｊ）、Ｅ（ｉ、ｊ＋１）の
印加波形を示す如く選択走査電極上の各絵素に
は、発光を望む場合電圧Vwa＋Vpreが印加さ
れ、また発光を望まない場合電圧Vwa−Vpreが
印加され、変調電圧は2Vpreとなる。
なお選択走査電極外の各絵素には±Vpreの電
圧が印加されるが、通常電圧Vpreは電圧Vthより
十分低く保たれるため、発光を供うことはない。
圧が印加されるが、通常電圧Vpreは電圧Vthより
十分低く保たれるため、発光を供うことはない。
そして順次走査が終りフイールドリフレツシユ
パルスRefが駆動回路１００、ダイオードアレイ
回路６０，７０を介して加えられる。このとき走
査側スイツチング回路５０の全MOSトランジス
タはOFF、データ側スイツチング回路４０の全
MOSトランジスタはONにされる。フイールドリ
フレツシユパルスの電圧値は上記各走査電極ごと
により加えられた最高輝度の書込み電圧V0と等
しく薄膜EL表示装置にとつて逆極性となるよう
加える。フイールドリフレツシユパルスが加えら
れると書込み電圧が加えられ発光した絵素は分極
しているため、この分極による電界とフイールド
リフレツシユパルスとが重畳して書込み発光した
絵素のみが発光する。
パルスRefが駆動回路１００、ダイオードアレイ
回路６０，７０を介して加えられる。このとき走
査側スイツチング回路５０の全MOSトランジス
タはOFF、データ側スイツチング回路４０の全
MOSトランジスタはONにされる。フイールドリ
フレツシユパルスの電圧値は上記各走査電極ごと
により加えられた最高輝度の書込み電圧V0と等
しく薄膜EL表示装置にとつて逆極性となるよう
加える。フイールドリフレツシユパルスが加えら
れると書込み電圧が加えられ発光した絵素は分極
しているため、この分極による電界とフイールド
リフレツシユパルスとが重畳して書込み発光した
絵素のみが発光する。
ところで、第３段階において選択走査電極と全
データ側電極の光差する絵素は、データ側を正極
性としてほぼVwa−Vpre〜Vwa＋Vpreに充電さ
れている。そして第１段階に戻る時、つまりデー
タ側を正極性として電圧Vpreの予備充電を開始
する時、Vpre＜Vwa±Vpreであるため、上記充
電絵素は放電する。また、フイールドリフレツシ
ユパルスにより全絵素に走査側電極を正極性とす
る充電電荷はＮチヤンネルMOS回路５０をONし
放電電流が流れる。この放電電流は、絵素の負電
荷側に接続されたＮチヤンネルMOS型IC（トラ
ンジスタ）の出力端子（ドレイン）に負のスパイ
クノイズSNを与えることになる。
データ側電極の光差する絵素は、データ側を正極
性としてほぼVwa−Vpre〜Vwa＋Vpreに充電さ
れている。そして第１段階に戻る時、つまりデー
タ側を正極性として電圧Vpreの予備充電を開始
する時、Vpre＜Vwa±Vpreであるため、上記充
電絵素は放電する。また、フイールドリフレツシ
ユパルスにより全絵素に走査側電極を正極性とす
る充電電荷はＮチヤンネルMOS回路５０をONし
放電電流が流れる。この放電電流は、絵素の負電
荷側に接続されたＮチヤンネルMOS型IC（トラ
ンジスタ）の出力端子（ドレイン）に負のスパイ
クノイズSNを与えることになる。
本発明は上記問題に鑑み、充電電荷の放電時に
正のバイアス電圧ＶBをＮチヤンネルMOSに与え
ることにより、このスパイクノイズの影響を解消
するものである。
正のバイアス電圧ＶBをＮチヤンネルMOSに与え
ることにより、このスパイクノイズの影響を解消
するものである。
本発明の１実施例を第８図に示す。図中、先願
と同一の部分は同一の符号を付し、説明を略す。
と同一の部分は同一の符号を付し、説明を略す。
１２０は走査側電極にスイツチＳSを用いてバ
イアス電圧ＶBを印加する回路であり、１３０は
データ側電極にスイツチＳDを用いてバイアス電
圧ＶB′を印加する回路である。
イアス電圧ＶBを印加する回路であり、１３０は
データ側電極にスイツチＳDを用いてバイアス電
圧ＶB′を印加する回路である。
以下、本発明の動作を説明する。
前記の第３段階（書込み期間）から第１段階
（予備充電期間）に戻る時、バイアス電圧印加回
路１２０の入力端子ＳSにハイレベルの信号を与
え、バイアス電圧ＶBを走査側ＮチヤンネルMOS
のドレインに加えられる。もしバイアス電圧ＶB
が印加されないと、走査側回路８０，９０，１１
０中のダイオードおよびダイオードアレイ６０，
７０を介してグランド電位から絵素に放電電流が
流れる。したがつて、ダイオードの電圧降下分が
負のスパイクノイズとして選択走査電極に接続さ
れているＮチヤンネルMOS型トランジスタのド
レインに印加されることになる。
（予備充電期間）に戻る時、バイアス電圧印加回
路１２０の入力端子ＳSにハイレベルの信号を与
え、バイアス電圧ＶBを走査側ＮチヤンネルMOS
のドレインに加えられる。もしバイアス電圧ＶB
が印加されないと、走査側回路８０，９０，１１
０中のダイオードおよびダイオードアレイ６０，
７０を介してグランド電位から絵素に放電電流が
流れる。したがつて、ダイオードの電圧降下分が
負のスパイクノイズとして選択走査電極に接続さ
れているＮチヤンネルMOS型トランジスタのド
レインに印加されることになる。
一方、フイールドリフレツシユパルスの放電に
よる負のスパイクノイズの解消の場合は次のよう
にする。フイールドリフレツシユパルスにより全
絵素に走査側電極を正極性とする充電電荷は全走
査側ＮチヤンネルMOS回路５０をONし、同じタ
イミングで回路１３０の入力端子ＳDにハイレベ
ルの信号を与え、データ側ＮチヤンネルMOS回
路４０のドレインに正バイアスＶB′を与えること
により放電する。もし、ＮチヤンネルMOS回路
４０のドレインに正バイアスを与えないと、予備
充電回路２０のダイオードおよびダイオードアレ
イ３０を介してグランド電位から放電電流が流れ
る。したがつて、ダイオードの電圧降下分が負の
スパイクノイズとしてデータ側Ｎチヤンネル
MOS回路４０のドレインに印加されることにな
る。
よる負のスパイクノイズの解消の場合は次のよう
にする。フイールドリフレツシユパルスにより全
絵素に走査側電極を正極性とする充電電荷は全走
査側ＮチヤンネルMOS回路５０をONし、同じタ
イミングで回路１３０の入力端子ＳDにハイレベ
ルの信号を与え、データ側ＮチヤンネルMOS回
路４０のドレインに正バイアスＶB′を与えること
により放電する。もし、ＮチヤンネルMOS回路
４０のドレインに正バイアスを与えないと、予備
充電回路２０のダイオードおよびダイオードアレ
イ３０を介してグランド電位から放電電流が流れ
る。したがつて、ダイオードの電圧降下分が負の
スパイクノイズとしてデータ側Ｎチヤンネル
MOS回路４０のドレインに印加されることにな
る。
第９図に本発明に使用するタイムチヤートを示
す。なお、バイアス電圧ＶBおよびＶB′はスパイ
クノイズのピーク値｜−VP｜より大きくするこ
とは言うまでもない。
す。なお、バイアス電圧ＶBおよびＶB′はスパイ
クノイズのピーク値｜−VP｜より大きくするこ
とは言うまでもない。
本発明は、ＮチヤンネルMOS回路のドレイン
に、放電時に正バイアスを与えるもので、その方
法としては、実施例に示したもの以外に単にDC
電圧をダイオードを介して印加する方法であつて
もかまわない。
に、放電時に正バイアスを与えるもので、その方
法としては、実施例に示したもの以外に単にDC
電圧をダイオードを介して印加する方法であつて
もかまわない。
以上に述べたように本発明は、マトリツクス型
薄膜EL表示装置のスイツチング回路をＮチヤン
ネルMOS型IC（トランジスタ）で構成する場合
に、各絵素に生じる負のスパイクノイズを除去
し、ＮチヤンネルMOS型ICを保護するととも
に、IC内蔵の論理回路の乱れを防止させること
が可能である。
薄膜EL表示装置のスイツチング回路をＮチヤン
ネルMOS型IC（トランジスタ）で構成する場合
に、各絵素に生じる負のスパイクノイズを除去
し、ＮチヤンネルMOS型ICを保護するととも
に、IC内蔵の論理回路の乱れを防止させること
が可能である。
第１図は薄膜EL表示装置の一部切欠斜視図、
第２図は先願発明の駆動回路図、第３図は第２図
の回路のタイムチヤート、第４図は第２図の回路
を構成する素子の電圧−電流特性図、第５図は本
発明に使用するＮチヤンネルMOSの断面図、第
６図は本発明に係わる１実施例の薄膜EL表示装
置の駆動回路図、第７図は第６図の回路のタイム
チヤート、第８図は本発明の駆動装置の駆動回路
の１実施例を示す図、第９図は第８図の回路のタ
イムチヤートである。 １０……薄膜EL表示装置、２０……予備充電
電源回路、４０……データ側スイツチング回路、
５０……走査側スイツチング回路、８０，９０…
…書込み電圧回路、１００……リフレツシユ回
路、１１０……予備充電電源回路、１２０，１３
０……正バイアス印加回路。
第２図は先願発明の駆動回路図、第３図は第２図
の回路のタイムチヤート、第４図は第２図の回路
を構成する素子の電圧−電流特性図、第５図は本
発明に使用するＮチヤンネルMOSの断面図、第
６図は本発明に係わる１実施例の薄膜EL表示装
置の駆動回路図、第７図は第６図の回路のタイム
チヤート、第８図は本発明の駆動装置の駆動回路
の１実施例を示す図、第９図は第８図の回路のタ
イムチヤートである。 １０……薄膜EL表示装置、２０……予備充電
電源回路、４０……データ側スイツチング回路、
５０……走査側スイツチング回路、８０，９０…
…書込み電圧回路、１００……リフレツシユ回
路、１１０……予備充電電源回路、１２０，１３
０……正バイアス印加回路。
Claims (1)
- 【特許請求の範囲】 １ EL層の両面に誘電体層を設け、該誘電体層
の両表面に互いに直交する方向に電極を形成した
薄膜EL表示装置の駆動装置において、 上記電極の一方を走査側電極とし、他方をデー
タ側電極として、 上記走査側電極と上記データ側電極が交差する
部分に位置する各絵素部分に、所定の予備充電電
圧を印加するための第1NチヤンネルMOS型トラ
ンジスタ群から成る回路と、 選択走査側電極上の書き込み絵素部分に上記予
備充電電圧に重畳させて書き込み電圧を印加する
ための第2NチヤンネルMOS型トランジスタ群か
ら成る回路と、 一走査の終了時にフイールドリフレツシユ電圧
を印加するためのスイツチング素子から成る回路
と、 上記書き込み絵素部分に残存する保持電荷を放
電する際に、上記第１及び第2NチヤンネルMOS
型トランジスタ群のうち負極性側に位置するＮチ
ヤンネルMOS型トランジスタ群に正のバイアス
電圧を付与する回路と、 を具備して成ることを特徴とする薄膜EL表示装
置の駆動装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4744778A JPS54139395A (en) | 1978-04-20 | 1978-04-20 | Driving unit of thin film el display device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4744778A JPS54139395A (en) | 1978-04-20 | 1978-04-20 | Driving unit of thin film el display device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS54139395A JPS54139395A (en) | 1979-10-29 |
| JPS62514B2 true JPS62514B2 (ja) | 1987-01-08 |
Family
ID=12775391
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4744778A Granted JPS54139395A (en) | 1978-04-20 | 1978-04-20 | Driving unit of thin film el display device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS54139395A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0460820U (ja) * | 1990-10-04 | 1992-05-25 |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FI69720C (fi) * | 1984-06-05 | 1986-03-10 | Lohja Ab Oy | Foerfarande foer foermedling av styrsignaler till raddrivkretsarna vid styrning av tunnfilmelektroluminens-displayanordningar |
-
1978
- 1978-04-20 JP JP4744778A patent/JPS54139395A/ja active Granted
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0460820U (ja) * | 1990-10-04 | 1992-05-25 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS54139395A (en) | 1979-10-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3457819B2 (ja) | 表示装置 | |
| EP0595792B1 (en) | Method and apparatus for driving capacitive display device | |
| KR100293329B1 (ko) | 액티브매트릭스전자발광표시장치및구동방법 | |
| JP4820001B2 (ja) | アクティブマトリックス電界発光表示装置 | |
| JP3822029B2 (ja) | 発光器、発光装置、及び表示パネル | |
| US4686426A (en) | Thin-film EL display panel drive circuit with voltage compensation | |
| US4338598A (en) | Thin-film EL image display panel with power saving features | |
| JPS63168998A (ja) | 薄膜ｅｌ表示装置の駆動回路 | |
| KR100568597B1 (ko) | 일렉트로-루미네센스 표시장치와 그의 구동방법 | |
| US4893060A (en) | Drive circuit for a thin-film electroluminescent display panel | |
| KR20050070342A (ko) | 일렉트로-루미네센스 표시장치와 그의 구동방법 | |
| JP3936528B2 (ja) | 電気光学素子 | |
| JPH0528387B2 (ja) | ||
| US5032829A (en) | Thin film el display device | |
| JPS62514B2 (ja) | ||
| JPS62513B2 (ja) | ||
| GB2105085A (en) | Drive for thin-film electroluminescent display panel | |
| JPS6157639B2 (ja) | ||
| JP2728582B2 (ja) | Ｅｌ表示装置の駆動方法 | |
| JPS6015078B2 (ja) | 薄膜ｅｌ表示装置の駆動装置 | |
| JPS62510B2 (ja) | ||
| JPS6315588B2 (ja) | ||
| JPH0528386B2 (ja) | ||
| JPH0683284A (ja) | Ｅｌ表示装置 | |
| JPS6015079B2 (ja) | 薄膜ｅｌ表示装置の駆動装置 |