JPH0528386B2 - - Google Patents
Info
- Publication number
- JPH0528386B2 JPH0528386B2 JP7362184A JP7362184A JPH0528386B2 JP H0528386 B2 JPH0528386 B2 JP H0528386B2 JP 7362184 A JP7362184 A JP 7362184A JP 7362184 A JP7362184 A JP 7362184A JP H0528386 B2 JPH0528386 B2 JP H0528386B2
- Authority
- JP
- Japan
- Prior art keywords
- high voltage
- scanning
- turned
- electrode
- field
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000010409 thin film Substances 0.000 claims description 17
- 230000003213 activating effect Effects 0.000 claims 1
- 238000010586 diagram Methods 0.000 description 10
- 230000000694 effects Effects 0.000 description 5
- 230000015556 catabolic process Effects 0.000 description 4
- 230000008878 coupling Effects 0.000 description 4
- 238000010168 coupling process Methods 0.000 description 4
- 238000005859 coupling reaction Methods 0.000 description 4
- 230000010287 polarization Effects 0.000 description 4
- 230000007774 longterm Effects 0.000 description 3
- 239000011159 matrix material Substances 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 238000003491 array Methods 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000007599 discharging Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
Description
【発明の詳細な説明】
〈技術分野〉
本発明は、薄膜EL表示装置の駆動装置に関す
るものである。
るものである。
〈従来技術〉
薄膜EL表示装置は、交流駆動型容量性フラツ
トマトリツクスデイスプレイパネルであり、高電
圧駆動を要する。
トマトリツクスデイスプレイパネルであり、高電
圧駆動を要する。
従来、このような薄膜EL表示装置のため、例
えば、日径エレクトロニクス、1979年４月２日号
の特集「薄膜ELエレクトロルミネツセント
（EL）文字デイスプレイの実用化技術」に詳細に
説明されるように、プルダウン機能のみを有する
高耐圧Ｎ−chMOSドライバと、プルアツプ機能
を有するダイオードとを組み合わせて、その駆動
装置を構成している。
えば、日径エレクトロニクス、1979年４月２日号
の特集「薄膜ELエレクトロルミネツセント
（EL）文字デイスプレイの実用化技術」に詳細に
説明されるように、プルダウン機能のみを有する
高耐圧Ｎ−chMOSドライバと、プルアツプ機能
を有するダイオードとを組み合わせて、その駆動
装置を構成している。
第５図において２１０は薄膜EL装置を示し、
この図ではＸ方向の電極をデータ側電極とし、Ｙ
方向電極を走査側電極とし、電極のみを示してい
る。
この図ではＸ方向の電極をデータ側電極とし、Ｙ
方向電極を走査側電極とし、電極のみを示してい
る。
２２０，２３０は走査側Ｎ−ch高耐圧MOSIC
で、２２１，２３１はIC中のシフトレジスタ等
の論理回路である。
で、２２１，２３１はIC中のシフトレジスタ等
の論理回路である。
２４０はＹ方向電極の奇数番目のラインにカソ
ード側が接続されたアノード共通のダイオードア
レイであり、走査側駆動線分離及びスイツチング
素子の逆バイアス保護をする。２５０はＹ方向電
極の偶数番目のラインにカソード側が接続された
アノード共通のダイオードアレイであり、走査側
駆動線分離及びスイツチング素子の逆バイアス保
護をする。
ード側が接続されたアノード共通のダイオードア
レイであり、走査側駆動線分離及びスイツチング
素子の逆バイアス保護をする。２５０はＹ方向電
極の偶数番目のラインにカソード側が接続された
アノード共通のダイオードアレイであり、走査側
駆動線分離及びスイツチング素子の逆バイアス保
護をする。
２６０はデータ側Ｎ−ch高耐圧MOSICで、２
６１はIC中のシフトレジスタ等の論理回路であ
る。２７０はデータ側のダイオードアレイを示
し、これはデータ側駆動線の分離と後述する高耐
圧トランジスタよりなるスイツチング素子の逆バ
イアスを保護する作用をする。
６１はIC中のシフトレジスタ等の論理回路であ
る。２７０はデータ側のダイオードアレイを示
し、これはデータ側駆動線の分離と後述する高耐
圧トランジスタよりなるスイツチング素子の逆バ
イアスを保護する作用をする。
２８０，２９０は書込み及びリフレツシユ駆動
回路、３００は予備充電駆動回路、３１０は引上
げ充電駆動回路である。次にこの回路の動作を第
６図のタイムチヤートと共に説明する。第６図は
第５図中の絵素Ａ，Ｂを代表例とし、各々の印加
電圧波形を示すものである。
回路、３００は予備充電駆動回路、３１０は引上
げ充電駆動回路である。次にこの回路の動作を第
６図のタイムチヤートと共に説明する。第６図は
第５図中の絵素Ａ，Ｂを代表例とし、各々の印加
電圧波形を示すものである。
第１段階T1：予備充電期間
まず、走査側電極に接続されたIC２２０，２
３０内のすべての走査側Ｎ−ｃ高耐圧MOSトラ
ンジスタをオン状態にしアース電位とする。同時
に予備充電駆動回路３００をオン状態にし（この
時データ側IC２６０内の全データ側Ｎ−ch高耐
圧MOSトランジスタはオフ状態）、データ側ダイ
オードアレイ２７０を介してパネル全面を充電す
る。この結果、走査側電極はすべて0Vとなり、
一方データ側駆動電極はすべて30Vとなる。
３０内のすべての走査側Ｎ−ｃ高耐圧MOSトラ
ンジスタをオン状態にしアース電位とする。同時
に予備充電駆動回路３００をオン状態にし（この
時データ側IC２６０内の全データ側Ｎ−ch高耐
圧MOSトランジスタはオフ状態）、データ側ダイ
オードアレイ２７０を介してパネル全面を充電す
る。この結果、走査側電極はすべて0Vとなり、
一方データ側駆動電極はすべて30Vとなる。
第２段階T2：引き上げ充電／放電期間
次に走査側IC２２０，２３０内の全走査側Ｎ
−ch高耐圧MOSトランジスタをオフ状態にして、
引き上げ充電駆動回路３１０をオンに切換え、走
査側ダイオードアレイ２４０，２５０を介してす
べての走査側電極を30Vまで引き上げる。ELマ
トリツクスの電極交点が容量結合している性質か
らすべてのデータ側駆動電極は60Vまで引き上げ
られる。この後、IC２６０内の選択されたデー
タ側駆動電極に接続されたデータ側Ｎ−ch高耐
圧MOSトランジスタのみオフ状態のままにし、
他のデータ側駆動電極に接続されたデータ側Ｎ−
ch高耐圧MOSトランジスタをオン状態に切換え、
データ側の非選択電極の電荷を放電する。この結
果、選択されたデータ側電極は60Vを保ち、非選
択電極は0Vとなる。今、走査側電極はすべて
30Vに引き上げられているため、走査側電極から
見れば、選択されたデータ側電極は＋30V、非選
択電極は−30Vの状態にある。
−ch高耐圧MOSトランジスタをオフ状態にして、
引き上げ充電駆動回路３１０をオンに切換え、走
査側ダイオードアレイ２４０，２５０を介してす
べての走査側電極を30Vまで引き上げる。ELマ
トリツクスの電極交点が容量結合している性質か
らすべてのデータ側駆動電極は60Vまで引き上げ
られる。この後、IC２６０内の選択されたデー
タ側駆動電極に接続されたデータ側Ｎ−ch高耐
圧MOSトランジスタのみオフ状態のままにし、
他のデータ側駆動電極に接続されたデータ側Ｎ−
ch高耐圧MOSトランジスタをオン状態に切換え、
データ側の非選択電極の電荷を放電する。この結
果、選択されたデータ側電極は60Vを保ち、非選
択電極は0Vとなる。今、走査側電極はすべて
30Vに引き上げられているため、走査側電極から
見れば、選択されたデータ側電極は＋30V、非選
択電極は−30Vの状態にある。
第３段階T3：書込み駆動期間
選択された走査側電極が偶数番目である時、奇
数側書込み及びリフレツシユ駆動回路２８０をオ
ン状態にし、走査側ダイオードアレイ２４０を介
してすべての奇数側走査電極を＋190Vに引き上
げる。この時、先に述べた容量性結合の性質か
ら、選択されたデータ側駆動電極は＋220Vまで
引き上げられ、非選択のデータ側駆動電極は＋
160Vに引き上げられる。この後、IC３０内の選
択された走査側電極（今の場合偶数番目）に対応
する走査側Ｎ−ch高耐圧MOSトランジスタのみ
をオンに切り換えるとこの走査電極が0Vとなり、
結局選択交点絵素には発光するのに十分な書き込
み電圧220V（尖頭値）が加わる。他方、選択され
た走査側電極上の非選択絵素子には発光しきい値
以下の160V（尖頭値）が加わる。
数側書込み及びリフレツシユ駆動回路２８０をオ
ン状態にし、走査側ダイオードアレイ２４０を介
してすべての奇数側走査電極を＋190Vに引き上
げる。この時、先に述べた容量性結合の性質か
ら、選択されたデータ側駆動電極は＋220Vまで
引き上げられ、非選択のデータ側駆動電極は＋
160Vに引き上げられる。この後、IC３０内の選
択された走査側電極（今の場合偶数番目）に対応
する走査側Ｎ−ch高耐圧MOSトランジスタのみ
をオンに切り換えるとこの走査電極が0Vとなり、
結局選択交点絵素には発光するのに十分な書き込
み電圧220V（尖頭値）が加わる。他方、選択され
た走査側電極上の非選択絵素子には発光しきい値
以下の160V（尖頭値）が加わる。
なお、上述したように選択されたデータ側駆動
電極は＋220Vに引き上げられ、非選択のデータ
側駆動電極は＋160Vに引き上げられるものの、
奇数番目の走査側電極及び選択された走査側を除
く偶数番目の走査側電極から見れば、選択された
データ側電極は＋30V、非選択電極は−30Vの状
態のままで、第２段階T2からの変化はない。
電極は＋220Vに引き上げられ、非選択のデータ
側駆動電極は＋160Vに引き上げられるものの、
奇数番目の走査側電極及び選択された走査側を除
く偶数番目の走査側電極から見れば、選択された
データ側電極は＋30V、非選択電極は−30Vの状
態のままで、第２段階T2からの変化はない。
選択された走査側電極が奇数番目の時は、偶数
側書込み及びリフレツシユ駆動回路２９０をオン
状態にし、走査側ダイオードアレイ２５０を介し
てすべての偶数側走査電極を＋190Vまで引き上
げる。
側書込み及びリフレツシユ駆動回路２９０をオン
状態にし、走査側ダイオードアレイ２５０を介し
てすべての偶数側走査電極を＋190Vまで引き上
げる。
書き込み後、逆特性のリフレツシユパルス印加
以上の３段階による線順次書込み駆動を、走査
側電極すべてについて行い、１画面分の書き込み
終了後、IC２６０内の全データ側Ｎ−ch高耐圧
MOSトランジスタをオン状態にし、同時に書込
み及びリフレツシユ駆動回路２８０，２９０をオ
ン状態にすると、走査側ダイオードアレイ２４
０，２５０を介して、書込み駆動とは極性が逆で
振幅190Vのリフレツシユパルスがパネル全体に
わたつて加わる。
側電極すべてについて行い、１画面分の書き込み
終了後、IC２６０内の全データ側Ｎ−ch高耐圧
MOSトランジスタをオン状態にし、同時に書込
み及びリフレツシユ駆動回路２８０，２９０をオ
ン状態にすると、走査側ダイオードアレイ２４
０，２５０を介して、書込み駆動とは極性が逆で
振幅190Vのリフレツシユパルスがパネル全体に
わたつて加わる。
第６図において、実線は上記３段階における各
線順次書込み駆動時にデータ側電極が選択された
場合であり、破線は選択されなかつた場合であ
る。
線順次書込み駆動時にデータ側電極が選択された
場合であり、破線は選択されなかつた場合であ
る。
以上に説明したように、従来の駆動装置におい
ては、第６図に示す如く、(1)リフレツシユパルス
の固定化された位相に対して書き込みパルスの位
相が走査電極に沿つて順次変化する。(2)データ側
電極の選択、非選択によつて予備充電圧による
DC電圧が生じる。(3)リフレツシユパルスと書込
みパルスの振幅が非対称となる特性を有している
ものである。これらのことは、交流駆動型である
薄膜EL表示装置において、薄膜EL素子に直流成
分が残留し、これが時間経過とともに薄膜EL素
子の電圧−輝度特性のおいて変化を生じさせる。
例えば第７図の破線にて示す通り傾斜を緩やかに
変化させることになり、表示品質の低下なとの長
期信頼性の上で望ましくない現象を生じさせた。
ては、第６図に示す如く、(1)リフレツシユパルス
の固定化された位相に対して書き込みパルスの位
相が走査電極に沿つて順次変化する。(2)データ側
電極の選択、非選択によつて予備充電圧による
DC電圧が生じる。(3)リフレツシユパルスと書込
みパルスの振幅が非対称となる特性を有している
ものである。これらのことは、交流駆動型である
薄膜EL表示装置において、薄膜EL素子に直流成
分が残留し、これが時間経過とともに薄膜EL素
子の電圧−輝度特性のおいて変化を生じさせる。
例えば第７図の破線にて示す通り傾斜を緩やかに
変化させることになり、表示品質の低下なとの長
期信頼性の上で望ましくない現象を生じさせた。
〈発明の目的〉
本発明は上記書き込みパルスの正負駆動電圧及
び位相をほぼ対称にすること及びその後に対称な
リフレツシユパルスを追加することによつて従来
の駆動回路による上記３つの特性を除去すること
を目的とするものであり、走査側電極の駆動回路
として、プルダウン機能のみを有するＮ−ch高
耐圧MOSドライバとプルアツプ機能のみを有す
るＰ−ch高耐圧MOSドライバーとを巧みに組み
合わせて、１フイールド（１画面の線順次駆動）
毎に極性を反転したいわゆるフイールド反転駆動
を実現することにより解消することができる。特
に本発明においてはリフレツシユパルスを付加す
ることによつて対称性を維持するとともに、それ
以上にELパネルの分極効果により書き込みパル
ス印加時に発光した絵素を再び発光させることが
できるため、高輝度化を図ることができるもので
ある。そのため本発明は、交流駆動型、容量性の
薄膜EL表示装置に対し、表示品質における長期
信頼性の高い駆動装置を提供することができるも
のである。
び位相をほぼ対称にすること及びその後に対称な
リフレツシユパルスを追加することによつて従来
の駆動回路による上記３つの特性を除去すること
を目的とするものであり、走査側電極の駆動回路
として、プルダウン機能のみを有するＮ−ch高
耐圧MOSドライバとプルアツプ機能のみを有す
るＰ−ch高耐圧MOSドライバーとを巧みに組み
合わせて、１フイールド（１画面の線順次駆動）
毎に極性を反転したいわゆるフイールド反転駆動
を実現することにより解消することができる。特
に本発明においてはリフレツシユパルスを付加す
ることによつて対称性を維持するとともに、それ
以上にELパネルの分極効果により書き込みパル
ス印加時に発光した絵素を再び発光させることが
できるため、高輝度化を図ることができるもので
ある。そのため本発明は、交流駆動型、容量性の
薄膜EL表示装置に対し、表示品質における長期
信頼性の高い駆動装置を提供することができるも
のである。
〈実施例〉
以下図面に従つて本発明の一実施例を詳細に説
明する。
明する。
第１図は本発明の駆動回路構成例を示す回路図
である。
である。
１０は薄膜EL表示装置を示し、この図ではＸ
方向電極をデータ側電極とし、Ｙ方向電極を走査
側電極として電極のみを示している。
方向電極をデータ側電極とし、Ｙ方向電極を走査
側電極として電極のみを示している。
２０，３０は、Ｙ方向電極の奇数ラインと偶数
ラインにそれぞれ対応する走査側Ｎ−ch高耐圧
MOSICで、２１，３１は各IC中のシフトレジス
タ等の論理回路である。４０，５０は同走査側Ｐ
−ch高耐圧MOSICで、４１，５１は各IC中のシ
フトレジスタ等の論理回路である。
ラインにそれぞれ対応する走査側Ｎ−ch高耐圧
MOSICで、２１，３１は各IC中のシフトレジス
タ等の論理回路である。４０，５０は同走査側Ｐ
−ch高耐圧MOSICで、４１，５１は各IC中のシ
フトレジスタ等の論理回路である。
６０はデータ側Ｎ−ch高耐圧MOSICで、６１
はIC中のシフトレジスタ等の論理回路である。
はIC中のシフトレジスタ等の論理回路である。
７０はデータ側のダイオードアレイを示し、こ
れはデータ側駆動線の分離及びスイツチング素子
逆バイアス保護をする。
れはデータ側駆動線の分離及びスイツチング素子
逆バイアス保護をする。
８０は予備充電駆動回路、９０は引上げ充電駆
動回路、１００は書込み／リフレツシユ駆動回路
である。また、１１０は走査側Ｎ−ch高耐圧
MOSIC２０及び３０のソース電位切換え回路で、
通常はアース電位に保たれる。１２０はデータ側
リフレツシユ駆動回路である。
動回路、１００は書込み／リフレツシユ駆動回路
である。また、１１０は走査側Ｎ−ch高耐圧
MOSIC２０及び３０のソース電位切換え回路で、
通常はアース電位に保たれる。１２０はデータ側
リフレツシユ駆動回路である。
第２図に各回路部及び各素子のオン・オフタイ
ミング、第３図に第１図中の絵素Ａ，Ｂを代表例
とする印加電圧波形を示す。
ミング、第３図に第１図中の絵素Ａ，Ｂを代表例
とする印加電圧波形を示す。
以下、第２図と第３図を参照して本案駆動装置
の動作を説明する。なおここでは、線順次駆動で
絵素Ａを含むY2の走査側電極が選択されるもの
とする。また、後述のように、１フイールド毎に
絵素に印加される電圧の極性を反転して駆動する
が、第１フイールドをＮ−chフイールド、第２
のフイールドをＰ−chフイールドと呼ぶことと
する。
の動作を説明する。なおここでは、線順次駆動で
絵素Ａを含むY2の走査側電極が選択されるもの
とする。また、後述のように、１フイールド毎に
絵素に印加される電圧の極性を反転して駆動する
が、第１フイールドをＮ−chフイールド、第２
のフイールドをＰ−chフイールドと呼ぶことと
する。
Ｎ−chフイールド
Ｎ−chフイールドでは、走査側Ｎ−ch高耐圧
MOSIC２０，３０のソース電位切換え回路１１
０は常にアース電位を保持する。
MOSIC２０，３０のソース電位切換え回路１１
０は常にアース電位を保持する。
Ｎ−ch第１段階T1：予備充電期間
走査側Ｎ−ch高耐圧MOSIC２０，３０内のす
べてのMOSトランジスタNT1〜NTiをオン状態
にする。同時に、予備充電駆動回路８０（電圧1/
２VM＝30V）をオン状態にし、データ側ダイオ
ードアレイ７０を介してパネル全面を充電する。
この時、データ側Ｎ−ch高耐圧MOSIC６０内の
全MOSトランジスタNt1〜Ntj及び走査側Ｐ−ch
高耐圧MOSIC４０，５０内の全MOSトランジス
タPT1〜PTiはすべてオフ状態に保たれる。
べてのMOSトランジスタNT1〜NTiをオン状態
にする。同時に、予備充電駆動回路８０（電圧1/
２VM＝30V）をオン状態にし、データ側ダイオ
ードアレイ７０を介してパネル全面を充電する。
この時、データ側Ｎ−ch高耐圧MOSIC６０内の
全MOSトランジスタNt1〜Ntj及び走査側Ｐ−ch
高耐圧MOSIC４０，５０内の全MOSトランジス
タPT1〜PTiはすべてオフ状態に保たれる。
Ｎ−ch第２段階T2：放電／引上げ充電期間
次に、走査側Ｎ−ch高耐圧MOSIC２０，３０
内の全MOSトランジスタNT1〜NTiをオフ状態
にして、かつデータ側Ｎ−ch高耐圧MOSIC６０
内の選択されたデータ側駆動電極（例えばX2）
に接続されたMOSトランジスタ（Nt2）のみオ
フ状態のままにし、他のデータ側駆動電極に接続
されたMOSトランジスタNt1〜Ntjをオン状態に
切換える。また同時に走査側Ｐ−ch高耐圧
MOSIC４０，５０内の全MOSトランジスタPT1
〜PTiをオン状態にする。データ側の非選択電極
（Xj2）の電荷はオン状態のデータ側Ｎ−ch高耐
圧MOSIC６０内のMOSトランジスタNt1〜Ntj
（Nt2のぞく）と、走査側Ｐ−ch高耐圧MOSIC４
０，５０内の全MOSトランジスタPT1〜PTi及
び書込み／リフレツシユ駆動回路１００内のダイ
オード１０１による接地ループ形成で放電する。
内の全MOSトランジスタNT1〜NTiをオフ状態
にして、かつデータ側Ｎ−ch高耐圧MOSIC６０
内の選択されたデータ側駆動電極（例えばX2）
に接続されたMOSトランジスタ（Nt2）のみオ
フ状態のままにし、他のデータ側駆動電極に接続
されたMOSトランジスタNt1〜Ntjをオン状態に
切換える。また同時に走査側Ｐ−ch高耐圧
MOSIC４０，５０内の全MOSトランジスタPT1
〜PTiをオン状態にする。データ側の非選択電極
（Xj2）の電荷はオン状態のデータ側Ｎ−ch高耐
圧MOSIC６０内のMOSトランジスタNt1〜Ntj
（Nt2のぞく）と、走査側Ｐ−ch高耐圧MOSIC４
０，５０内の全MOSトランジスタPT1〜PTi及
び書込み／リフレツシユ駆動回路１００内のダイ
オード１０１による接地ループ形成で放電する。
その後、引上げ充電駆動回路９０（電圧1/2
VM＝30V）をオン状態として、走査側電極をす
べて30Vの電位引上げる。この時、走査側Ｎ−ch
高耐圧MOSIC２０，３０内の全MOSトランジス
タNT1〜NTiはオフ状態にしておく。この結果、
走査側電極（Ｙ）を中心に考えると、選択された
データ側電極（X2）は＋30V、非選択データ側
電極（Xjキ２）は−30Vの状態にある。
VM＝30V）をオン状態として、走査側電極をす
べて30Vの電位引上げる。この時、走査側Ｎ−ch
高耐圧MOSIC２０，３０内の全MOSトランジス
タNT1〜NTiはオフ状態にしておく。この結果、
走査側電極（Ｙ）を中心に考えると、選択された
データ側電極（X2）は＋30V、非選択データ側
電極（Xjキ２）は−30Vの状態にある。
Ｎ−ch第２段階T3：書込み駆動期間
今、線順次駆動で選択された走査側電極はY2
であるので、走査側Ｎ−ch高耐圧MOSIC３０内
のY2に接続されたMOSトランジスタNT2のみを
オン状態に切り換え、また偶数ライン側のＰ−
ch高耐圧MOSIC５０内の全MOSトランジスタ
PT2〜PTiをオフ状態にする。この時、対向する
奇数ライン側のＰ−ch高耐圧MOSIC４０内の全
MOSトランジスタPT1〜PTi-1はオン状態にあ
る。そして同時に、書込み／リフレツシユ駆動回
路１００（ここでは電圧VW＝190V）をオン状
態にすることにより、奇数ライン側Ｐ−ch高耐
圧MOSIC４０内の全MOSトランジスタPT1〜
PTi-1を介してすべての奇数番目走査側電極を
190Vに引上げる。
であるので、走査側Ｎ−ch高耐圧MOSIC３０内
のY2に接続されたMOSトランジスタNT2のみを
オン状態に切り換え、また偶数ライン側のＰ−
ch高耐圧MOSIC５０内の全MOSトランジスタ
PT2〜PTiをオフ状態にする。この時、対向する
奇数ライン側のＰ−ch高耐圧MOSIC４０内の全
MOSトランジスタPT1〜PTi-1はオン状態にあ
る。そして同時に、書込み／リフレツシユ駆動回
路１００（ここでは電圧VW＝190V）をオン状
態にすることにより、奇数ライン側Ｐ−ch高耐
圧MOSIC４０内の全MOSトランジスタPT1〜
PTi-1を介してすべての奇数番目走査側電極を
190Vに引上げる。
これによつて、容量結合の性質から、データ側
選択駆動電極はVW＋1/2VM＝220Vに引上げら
れ、データ側非選択電極はVW−1/2VW＝160V
に引上げられる。
選択駆動電極はVW＋1/2VM＝220Vに引上げら
れ、データ側非選択電極はVW−1/2VW＝160V
に引上げられる。
選択された走査側電極（Ｙ）が奇数ライン側の
場合は、走査側Ｎ−ch高耐圧MOSIC２０内の１
つのMOSトランジスタと対向する同Ｐ−ch高耐
圧MOSIC５０内の全MOSトランジスタPT2〜
PTiをオン状態にし、すべての偶数側走査電極を
190Vに引上げる。
場合は、走査側Ｎ−ch高耐圧MOSIC２０内の１
つのMOSトランジスタと対向する同Ｐ−ch高耐
圧MOSIC５０内の全MOSトランジスタPT2〜
PTiをオン状態にし、すべての偶数側走査電極を
190Vに引上げる。
以上、走査側電極Y2を例に説明した、第１段
階から第３段階までと同様の駆動を、走査側電極
Y1からYiまで順次実行し、次のＰ−chフイール
ドが始まるブランキング期間にリフレツシユ駆動
を行なう。
階から第３段階までと同様の駆動を、走査側電極
Y1からYiまで順次実行し、次のＰ−chフイール
ドが始まるブランキング期間にリフレツシユ駆動
を行なう。
Ｎ−chリフレツシユ駆動期間（RF）
走査側Ｎ−ch高耐圧MOSIC２０，３０をオフ
状態とし、データ側Ｎ−ch高耐圧MOSIC６０と
走査側Ｐ−ch高耐圧MOSIC４０，５０内の全
MOSトランジスタをオン状態にして、データ側
駆動電極をアース電位に引下げ、走査側書込み／
リフレツシユ駆動回路１００をオン状態にして、
走査側駆動電極をVW（＝190V）まで引上げ、Ｎ
−chフイールドの書込み波形とは逆極性のリフ
レツシユパルス１を印加する。
状態とし、データ側Ｎ−ch高耐圧MOSIC６０と
走査側Ｐ−ch高耐圧MOSIC４０，５０内の全
MOSトランジスタをオン状態にして、データ側
駆動電極をアース電位に引下げ、走査側書込み／
リフレツシユ駆動回路１００をオン状態にして、
走査側駆動電極をVW（＝190V）まで引上げ、Ｎ
−chフイールドの書込み波形とは逆極性のリフ
レツシユパルス１を印加する。
次に、走査側Ｐ−ch高耐圧MOSIC４０，５０
とデータ側Ｎ−ch高耐圧MOSIC６０はオフ状態
とし、走査側Ｎ−ch高耐圧MOSIC２０，３０内
の全MOSトランジスタNT1〜NTiをオン状態に
して、走査側駆動電極をアース電位に引下げ、デ
ータ側リフレツシユ駆動回路１２０をオン状態に
して、データ側ダイオードアレイ７０を介して、
データ側駆動電極をVW（＝190V）まで引上げ、
リフレツシユパルス１とは逆極性で印加電圧の等
しいリフレツシユパルス２を加える。
とデータ側Ｎ−ch高耐圧MOSIC６０はオフ状態
とし、走査側Ｎ−ch高耐圧MOSIC２０，３０内
の全MOSトランジスタNT1〜NTiをオン状態に
して、走査側駆動電極をアース電位に引下げ、デ
ータ側リフレツシユ駆動回路１２０をオン状態に
して、データ側ダイオードアレイ７０を介して、
データ側駆動電極をVW（＝190V）まで引上げ、
リフレツシユパルス１とは逆極性で印加電圧の等
しいリフレツシユパルス２を加える。
この時、リフレツシユパルス１，２によつて、
ELパネルの分極効果から書込みパルス印加時に
発光した絵素のみが発光する。
ELパネルの分極効果から書込みパルス印加時に
発光した絵素のみが発光する。
なお、ここではリフレツシユパルスを２個加え
たが、フイールドの書込み波形とは逆極性のリフ
レツシユパルス１のみでもよい。このリフレツシ
ユパルス１または１及び２によつて、ELパネル
の分極効果から書込みパルス印加時に発光した絵
素のみが再発光する。このようなリフレツシユ駆
動を経て、Ｐ−chフイールドの駆動に移る。
たが、フイールドの書込み波形とは逆極性のリフ
レツシユパルス１のみでもよい。このリフレツシ
ユパルス１または１及び２によつて、ELパネル
の分極効果から書込みパルス印加時に発光した絵
素のみが再発光する。このようなリフレツシユ駆
動を経て、Ｐ−chフイールドの駆動に移る。
Ｐ−chフイールド
Ｐ−ch第１段階T1′：予備充電期間
この予備充電期間は、Ｎ−chフイールド第１
段階と全く同様に行う。
段階と全く同様に行う。
Ｐ−ch第２段階T2′：放電／引上げ充電期間
次に、走査側Ｎ−ch高耐圧MOSIC２０，３０
内の全MOSトランジスタNT1〜NTiをオフ状態
にして、かつデータ側Ｎ−ch高耐圧MOSIC６０
内では、Ｎ−chフイールドの場合とは逆に、選
択されたデータ側駆動電極に接続されたMOSト
ランジスタ（例えばNt2）のみオン状態のままに
し、他のデータ側駆動電極に接続されたMOSト
ランジスタNt1〜Ntj（Nt2を除く）をオフ状態に
切換える。また同時に、走査側Ｐ−ch高耐圧
MOSIC４０，５０内の全MOSトランジスタPT1
〜PTiをオン状態にする。データ側の選択電極の
電荷は、オン状態のデータ側Ｎ−ch高耐圧
MOSIC６０内のMOSトランジスタNt2と走査側
Ｐ−ch高耐圧MOSIC４０，５０内の全MOSトラ
ンジスタPT1〜PTi及び書込み駆動回路１００内
のダイオード１０１による接地ループ形成で放電
する。
内の全MOSトランジスタNT1〜NTiをオフ状態
にして、かつデータ側Ｎ−ch高耐圧MOSIC６０
内では、Ｎ−chフイールドの場合とは逆に、選
択されたデータ側駆動電極に接続されたMOSト
ランジスタ（例えばNt2）のみオン状態のままに
し、他のデータ側駆動電極に接続されたMOSト
ランジスタNt1〜Ntj（Nt2を除く）をオフ状態に
切換える。また同時に、走査側Ｐ−ch高耐圧
MOSIC４０，５０内の全MOSトランジスタPT1
〜PTiをオン状態にする。データ側の選択電極の
電荷は、オン状態のデータ側Ｎ−ch高耐圧
MOSIC６０内のMOSトランジスタNt2と走査側
Ｐ−ch高耐圧MOSIC４０，５０内の全MOSトラ
ンジスタPT1〜PTi及び書込み駆動回路１００内
のダイオード１０１による接地ループ形成で放電
する。
そして次に、引上げ充電駆動回路９０をオン状
態にして、走査側電極（Ｙ）をすべて1/2VM＝
30Vの電位に引上げる。この時、走査側Ｎ−ch高
耐圧MOSIC２０，３０内の全MOSトランジスタ
NT1〜NTiはオフ状態にしておく。この結果走
査側電極（Ｙ）を中心に考えると、選択されたデ
ータ側電極（X2）は−30V、非選択電極（Xj2）
は＋30Vとなる。
態にして、走査側電極（Ｙ）をすべて1/2VM＝
30Vの電位に引上げる。この時、走査側Ｎ−ch高
耐圧MOSIC２０，３０内の全MOSトランジスタ
NT1〜NTiはオフ状態にしておく。この結果走
査側電極（Ｙ）を中心に考えると、選択されたデ
ータ側電極（X2）は−30V、非選択電極（Xj2）
は＋30Vとなる。
Ｐ−ch第３段階T3′：書込み駆動期間
選択された走査側電極がY2であるとすると、
走査側Ｐ−ch高耐圧IC５０内のY2に接続された
MOSトランジスタPT2のみをオン状態のままと
して、他をオフ状態に切換える。また、偶数ライ
ン側の走査側Ｎ−ch高耐圧MOSIC３０内の全
MOSトランジスタNT2〜NTiをオフ状態に保ち、
対向する奇数ライン側の走査側Ｎ−ch高耐圧
MOSIC２０内の全MOSトランジスタNT1〜
NTi-1をオン状態に切換える。そして、書込み／
リフレツシユ駆動回路１００（電圧VW＝190V
と1/2VM＝30Vの和）をオン状態にして、オン
状態のMOSトランジスタPT2を介して走査側電
極Y2K220Vの電圧を供給する。
走査側Ｐ−ch高耐圧IC５０内のY2に接続された
MOSトランジスタPT2のみをオン状態のままと
して、他をオフ状態に切換える。また、偶数ライ
ン側の走査側Ｎ−ch高耐圧MOSIC３０内の全
MOSトランジスタNT2〜NTiをオフ状態に保ち、
対向する奇数ライン側の走査側Ｎ−ch高耐圧
MOSIC２０内の全MOSトランジスタNT1〜
NTi-1をオン状態に切換える。そして、書込み／
リフレツシユ駆動回路１００（電圧VW＝190V
と1/2VM＝30Vの和）をオン状態にして、オン
状態のMOSトランジスタPT2を介して走査側電
極Y2K220Vの電圧を供給する。
一方、この時ソース電位切換え回路１１０は1/
２VM＝30Vの電圧に切換えられ、奇数ライン側
のＮ−ch高耐圧MOSIC２０内のソース電位を
30Vとして、奇数側の走査側電極を＋30Vに引下
げる。これによつて、容量結合の性質から選択さ
れたデータ側駆動電極はX2は−220Vに引下げら
れ、非選択のデータ電極Xj≠2は−160Vに引下げ
られる。
２VM＝30Vの電圧に切換えられ、奇数ライン側
のＮ−ch高耐圧MOSIC２０内のソース電位を
30Vとして、奇数側の走査側電極を＋30Vに引下
げる。これによつて、容量結合の性質から選択さ
れたデータ側駆動電極はX2は−220Vに引下げら
れ、非選択のデータ電極Xj≠2は−160Vに引下げ
られる。
選択された走査側電極が奇数ラインの場合は、
走査側Ｐ−ch高耐圧MOSIC４０内の選択された
走査電極に接続された１つのMOSトランジスタ
と対向する走査側Ｎ−ch高耐圧MOSIC３０内の
全MOSトランジスタNT2〜NTiがオン状態とな
る。
走査側Ｐ−ch高耐圧MOSIC４０内の選択された
走査電極に接続された１つのMOSトランジスタ
と対向する走査側Ｎ−ch高耐圧MOSIC３０内の
全MOSトランジスタNT2〜NTiがオン状態とな
る。
以上の第１段階から第３段階の駆動を、走査側
電極Y1〜Yiまで順次駆動する。
電極Y1〜Yiまで順次駆動する。
Ｐ−chリフレツシユ駆動期間（RF′）
最後にＰ−chフイールドのリフレツシユ駆動
を行う。
を行う。
走査側Ｐ−ch高耐圧MOSIC４０，５０内の全
MOSトランジスタをオフ状態とすると共に走査
側Ｎ−ch高耐圧MOSIC２０，３０内の全MOSト
ランジスタをオン状態にして全走査側駆動電極を
アース電位に引き下げ、またデータ側Ｎ−ch高
耐圧MOSIC６０内の全MOSトランジスタをオフ
状態にすると共にデータ側リフレツシユ駆動回路
１２０をオン状態にして、データ側ダイオードア
レイ７０を介してデータ側駆動電極をVW（＝
190V）まで引上げ、Ｐ−chフイールドの書込み
波形と逆極性のリフレツシユパルス１′を印加す
る。
MOSトランジスタをオフ状態とすると共に走査
側Ｎ−ch高耐圧MOSIC２０，３０内の全MOSト
ランジスタをオン状態にして全走査側駆動電極を
アース電位に引き下げ、またデータ側Ｎ−ch高
耐圧MOSIC６０内の全MOSトランジスタをオフ
状態にすると共にデータ側リフレツシユ駆動回路
１２０をオン状態にして、データ側ダイオードア
レイ７０を介してデータ側駆動電極をVW（＝
190V）まで引上げ、Ｐ−chフイールドの書込み
波形と逆極性のリフレツシユパルス１′を印加す
る。
次に、データ側Ｎ−ch高耐圧MOSIC６０の全
MOSトランジスタをオン状態にして、データ側
駆動電極をアース電位に引き下げ、走査側Ｎ−
ch高耐圧MOSIC２０，３０内の全MOSトランジ
スタをオフ状態にすると共に、走査側Ｐ−ch高
耐圧MOSIC４０，５０内の全MOSトランジスタ
をオン状態にして、走査側書込み／リフレツシユ
駆動回路１００をオン状態にして走査側駆動電極
をVW（＝190V）まで引き上げリフレツシユパル
ス１′とは逆極性で印加電圧の等しいリフレツシ
ユパルス２′を加える。
MOSトランジスタをオン状態にして、データ側
駆動電極をアース電位に引き下げ、走査側Ｎ−
ch高耐圧MOSIC２０，３０内の全MOSトランジ
スタをオフ状態にすると共に、走査側Ｐ−ch高
耐圧MOSIC４０，５０内の全MOSトランジスタ
をオン状態にして、走査側書込み／リフレツシユ
駆動回路１００をオン状態にして走査側駆動電極
をVW（＝190V）まで引き上げリフレツシユパル
ス１′とは逆極性で印加電圧の等しいリフレツシ
ユパルス２′を加える。
この時、Ｎ−chフイールドの場合と同様に少
なくともリフレツシユパルス１′のみでもよいこ
とももちろんである。
なくともリフレツシユパルス１′のみでもよいこ
とももちろんである。
以上のＮ−chフイールドの駆動と、Ｐ−chフ
イールドの駆動を交互に行なうことによつて、第
３図の波形図で示されるように、結局、選択交点
絵素には、Ｎ−chフイールドとＰ−chフイール
ドとで、極性を反転した発光に充分な書込み電圧
VW＋1/2VM（＝220V）と各フイールドのブラン
キング期間で印加されるリフレツシユ電圧VM
（＝190V）によつて少なくとも２回の発光を行
う。本実施例では、リフレツシユパルスは、各フ
イールド２回印加されて、リフレツシユパルス同
志で交流サイクルを閉じているが、全体としても
完全対称な形で、Ｎ−chフイールドとＰ−chフ
イールドの２フイールドによつて薄膜EL表示装
置に必要とされる交流サイクルを閉じ得ることは
明かである。なお非選択絵素には、VW−1/2
VW（＝160V）と、リフレツシユ電圧VM（＝
190V）が印加されるが、書込み電圧が発光しき
い値以下である為、分極効果によつてリフレツシ
ユ電圧印加時に、発光することはない。
イールドの駆動を交互に行なうことによつて、第
３図の波形図で示されるように、結局、選択交点
絵素には、Ｎ−chフイールドとＰ−chフイール
ドとで、極性を反転した発光に充分な書込み電圧
VW＋1/2VM（＝220V）と各フイールドのブラン
キング期間で印加されるリフレツシユ電圧VM
（＝190V）によつて少なくとも２回の発光を行
う。本実施例では、リフレツシユパルスは、各フ
イールド２回印加されて、リフレツシユパルス同
志で交流サイクルを閉じているが、全体としても
完全対称な形で、Ｎ−chフイールドとＰ−chフ
イールドの２フイールドによつて薄膜EL表示装
置に必要とされる交流サイクルを閉じ得ることは
明かである。なお非選択絵素には、VW−1/2
VW（＝160V）と、リフレツシユ電圧VM（＝
190V）が印加されるが、書込み電圧が発光しき
い値以下である為、分極効果によつてリフレツシ
ユ電圧印加時に、発光することはない。
第４図輝度−電圧特性図で、フイールド反転駆
動において、書込みパルスだけの場合と本案のよ
うに書込みパルス及びリフレツシユパルスの両方
を印加する場合とを対比して示したものである。
図示のように、本案装置では、リフレツシユパル
スの追加によりさらに高輝度な画像が得られるこ
とが判る。
動において、書込みパルスだけの場合と本案のよ
うに書込みパルス及びリフレツシユパルスの両方
を印加する場合とを対比して示したものである。
図示のように、本案装置では、リフレツシユパル
スの追加によりさらに高輝度な画像が得られるこ
とが判る。
〈発明の効果〉
以上のように本発明は、書込みパルスの位相及
び波高値の対称性の改善に加えて、予備充電電圧
によるDCレベルでの対称性改善及び、予備充電
に伴なう消費電力の低減を実現し、交流駆動型、
容量性の薄膜EL表示装置に対し、表示品質にお
ける長期信頼性を高い水準に保つたままで、かつ
高輝度化を実現し得る有用な駆動装置が提供でき
る。
び波高値の対称性の改善に加えて、予備充電電圧
によるDCレベルでの対称性改善及び、予備充電
に伴なう消費電力の低減を実現し、交流駆動型、
容量性の薄膜EL表示装置に対し、表示品質にお
ける長期信頼性を高い水準に保つたままで、かつ
高輝度化を実現し得る有用な駆動装置が提供でき
る。
第１図は本発明の一実施例を示すブロツク図、
第２図は第１図の動作を説明する各部のオン・オ
フタイミング図、第３図は絵素の印加電圧波形及
び発光強度を示す波形図、第４図輝度−電圧特性
図、第５図は従来例を示す薄膜EL表示装置の駆
動装置回路図、第６図は第５図の絵素Ａ，Ｂの印
加電圧波形を示すタイムチヤート、第７図は薄膜
EL表示装置の印加電圧−輝度特性図である。 １０……薄膜EL表示装置、２０，３０……走
査側、Ｎ−ch高耐圧MOSIC、４０，５０……走
査側Ｐ−ch高耐圧MOSIC、６０……データ側Ｎ
−ch高耐圧MOSIC、７０……ダイオードアレイ、
８０……予備充電駆動回路、９０……引上げ充電
駆動回路、１００……書込み／リフレツシユ駆動
回路、１１０……ソース電位切換え回路、１２０
……データ側リフレツシユ駆動回路。
第２図は第１図の動作を説明する各部のオン・オ
フタイミング図、第３図は絵素の印加電圧波形及
び発光強度を示す波形図、第４図輝度−電圧特性
図、第５図は従来例を示す薄膜EL表示装置の駆
動装置回路図、第６図は第５図の絵素Ａ，Ｂの印
加電圧波形を示すタイムチヤート、第７図は薄膜
EL表示装置の印加電圧−輝度特性図である。 １０……薄膜EL表示装置、２０，３０……走
査側、Ｎ−ch高耐圧MOSIC、４０，５０……走
査側Ｐ−ch高耐圧MOSIC、６０……データ側Ｎ
−ch高耐圧MOSIC、７０……ダイオードアレイ、
８０……予備充電駆動回路、９０……引上げ充電
駆動回路、１００……書込み／リフレツシユ駆動
回路、１１０……ソース電位切換え回路、１２０
……データ側リフレツシユ駆動回路。
Claims (1)
- 【特許請求の範囲】 １ EL層を互いに交差する方向に配列した走査
側電極とデータ側電極との間に介在させた薄膜
EL表示装置の駆動装置において、 １ライン走査期間中に、予備充電駆動期間、放
電／引上げ充電駆動期間、書込み駆動期間の３段
階の駆動期間を得て線順次駆動を行うことにより
第１フイールドを完了し、次の第２フイールドで
は極性を反転して表示に必要な交流サイクルを閉
じる駆動を行うものであつて、 奇数番目、偶数番目のそれぞれのグループに分
割した走査側電極に、 他端を共通にソース電位切替え回路に接続した
走査側Ｎ−ch高耐圧MOSドライバと、他端を共
通に引上げ充電駆動回路及び書き込み／走査側リ
フレツシユ駆動回路に接続した走査側Ｐ−ch高
耐圧MOSドライバと、データ側電極に、他端を
接地するとともに一端をダイオードアレイを介し
て予備充電駆動回路及びデータ側リフレツシユ駆
動回路に接続したデータ側Ｎ−ch高耐圧MOSド
ライバとを備えてなり、 前記第１フイールドの書込み駆動期間において
前記奇数番目（又は偶数番目）の選択された走査
側電極の走査側Ｎ−ch高耐圧MOSドライバの中
の１つをソース電位としてアース電位を印加しつ
つオン状態としたMOSトランジスタと、他方の
偶数番目（又は奇数番目）の走査側電極の走査側
Ｐ−ch高耐圧MOSドライバに書き込み駆動電圧
を印加しつつオン状態とした全MOSトランジス
タ、又は前記第２フイールドの書込み駆動期間に
おいて前記奇数番目（又は偶数番目）の選択され
た走査側電極の走査側Ｐ−ch高耐圧MOSドライ
バの中の１つに書き込み駆動電圧を印加しつつオ
ン状態としたMOSトランジスタと、他方の偶数
番目（又は奇数番目）の走査側電極の走査側Ｎ−
ch高耐圧MOSドライバをソース電位として引き
上げ充電電位を印加しつつオン状態とした全
MOSトランジスタとを選択的に順次切替える論
理回路手段を備え、 前記走査側電極に接続した走査側Ｎ−ch高耐
圧MOSドライバ及び走査側Ｐ−ch高耐圧MOSド
ライバを介し走査側電極の容量結合により、前記
第１フイールドと第２フイールドどて同位相で正
負逆極性の書き込みパルスを印加するように構成
すると共に、 更に前記論理回路手段は、前記第１フイールド
の最終電極の駆動終了後のブランキング期間中
に、前記データ側Ｎ−ch高耐圧MOSドライバの
全MOSトランジスタをオン状態とし全データ側
電極をアースで電位となし、走査側Ｐ−ch高耐
圧MOSドライバの全MOSトランジスタをオン状
態とし走査側リフレツシユ駆動回路を作動させ全
走査側電極より前記第１フイールドの書き込みパ
ルスとは逆極性のリフレツシユパルスを加えるこ
とを単独に、 なおかつ必要に応じて前記走査側Ｎ−ch高耐
圧MOSドライバの全MOSトランジスタをオン状
態とし全走査側電極をアース電位となし、データ
側Ｎ−ch高耐圧MOSドライバの全MOSトランジ
スタをオフ状態としデータ側リフレツシユ駆動回
路を作動させ全データ側電極より逆極性のリフレ
ツシユパルスを更に加え、 また前記第２フイールドの最終電極の駆動終了
後のブランキング期間中に、前記走査側Ｎ−ch
高耐圧MOSドライバの全MOSトランジスタをオ
ン状態とし全走査側電極をアース電位となし、デ
ータ側Ｎ−ch高耐圧MOSドライバの全MOSトラ
ンジスタをオフ状態としデータ側リフレツシユ駆
動回路を作動させ全データ側電極より前記第２フ
イールドの書き込みパルスとは逆極性のリフレツ
シユパルスを加えることを単独に、 なおかつ必要に応じて前記データ側Ｎ−ch高
耐圧MOSドライバの全MOSトランジスタをオン
状態とし全データ側電極をアース電位となし、走
査側Ｐ−ch高耐圧MOSドライバの全MOSトラン
ジスタをオン状態とし走査側リフレツシユ駆動回
路を作動させ全走査側電極より逆極性のリフレツ
シユパルスを更に加えてなり、 各フイールド内においてリフレツシユパルスを
印加するようにしたことを特徴とする薄膜EL表
示装置の駆動装置。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7362184A JPS60216389A (ja) | 1984-04-11 | 1984-04-11 | 薄膜ｅｌ表示装置の駆動装置 |
| DE19853511886 DE3511886A1 (de) | 1984-04-02 | 1985-04-01 | Treiberschaltung zum ansteuern eines duennfilm-el-displays |
| GB08508570A GB2158982B (en) | 1984-04-02 | 1985-04-02 | Electroluminescent panels |
| US07/045,189 US4866348A (en) | 1984-04-02 | 1987-04-28 | Drive system for a thin-film el panel |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7362184A JPS60216389A (ja) | 1984-04-11 | 1984-04-11 | 薄膜ｅｌ表示装置の駆動装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS60216389A JPS60216389A (ja) | 1985-10-29 |
| JPH0528386B2 true JPH0528386B2 (ja) | 1993-04-26 |
Family
ID=13523573
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7362184A Granted JPS60216389A (ja) | 1984-04-02 | 1984-04-11 | 薄膜ｅｌ表示装置の駆動装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60216389A (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2571766B2 (ja) * | 1986-04-30 | 1997-01-16 | 富士通株式会社 | マトリクス表示パネル |
| JP2618983B2 (ja) * | 1988-06-03 | 1997-06-11 | シャープ株式会社 | 薄膜ｅｌ表示装置の駆動方法 |
-
1984
- 1984-04-11 JP JP7362184A patent/JPS60216389A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS60216389A (ja) | 1985-10-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100224119B1 (ko) | 평면표시용 구동장치 | |
| US4983885A (en) | Thin film EL display panel drive circuit | |
| US4866348A (en) | Drive system for a thin-film el panel | |
| JPH0634151B2 (ja) | 薄膜ｅｌ表示装置の駆動回路 | |
| JPH07109798B2 (ja) | 薄膜ｅｌ表示装置の駆動回路 | |
| JPH0634152B2 (ja) | 薄膜ｅｌ表示装置の駆動回路 | |
| US4893060A (en) | Drive circuit for a thin-film electroluminescent display panel | |
| US5206631A (en) | Method and apparatus for driving a capacitive flat matrix display panel | |
| JPH0528387B2 (ja) | ||
| KR100486908B1 (ko) | 일렉트로 루미네센스 패널의 구동 방법 및 장치 | |
| JPH0528386B2 (ja) | ||
| JP2728582B2 (ja) | Ｅｌ表示装置の駆動方法 | |
| JPH0528385B2 (ja) | ||
| JPH0748138B2 (ja) | エレクトロルミネッセンス表示装置の駆動方式 | |
| JPS62513B2 (ja) | ||
| JPS62514B2 (ja) | ||
| JP2533945B2 (ja) | 薄膜ｅｌ表示装置の駆動方法 | |
| JP2618983B2 (ja) | 薄膜ｅｌ表示装置の駆動方法 | |
| JPS6157639B2 (ja) | ||
| JPH0546119A (ja) | マトリツクス表示装置の駆動回路 | |
| JPS63232293A (ja) | 薄膜ｅｌ表示装置の駆動方法 | |
| JPH01117297A (ja) | 薄膜ｅｌ表示装置の駆動方法 | |
| JPS6315588B2 (ja) | ||
| JPH0230025B2 (ja) | ||
| JPH01126689A (ja) | Ｅｌ表示装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |