JPH0528385B2 - - Google Patents
Info
- Publication number
- JPH0528385B2 JPH0528385B2 JP6616684A JP6616684A JPH0528385B2 JP H0528385 B2 JPH0528385 B2 JP H0528385B2 JP 6616684 A JP6616684 A JP 6616684A JP 6616684 A JP6616684 A JP 6616684A JP H0528385 B2 JPH0528385 B2 JP H0528385B2
- Authority
- JP
- Japan
- Prior art keywords
- scan
- scanning
- numbered
- field
- side electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000010409 thin film Substances 0.000 claims description 17
- 230000015556 catabolic process Effects 0.000 claims description 7
- 230000008878 coupling Effects 0.000 claims description 4
- 238000010168 coupling process Methods 0.000 claims description 4
- 238000005859 coupling reaction Methods 0.000 claims description 4
- 238000010586 diagram Methods 0.000 description 5
- 230000007774 longterm Effects 0.000 description 3
- 239000011159 matrix material Substances 0.000 description 2
- 238000003491 array Methods 0.000 description 1
- 230000001808 coupling effect Effects 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000007599 discharging Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
Landscapes
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Control Of El Displays (AREA)
Description
【発明の詳細な説明】
〈技術分野〉
本発明は、薄膜EL表示装置の駆動装置に関す
るものである。
るものである。
〈従来技術〉
薄膜EL表示装置は、交流駆動型容量性フラツ
トマトリツクスデイスプレイパネルであり、高電
圧駆動を要する。
トマトリツクスデイスプレイパネルであり、高電
圧駆動を要する。
従来、このような薄膜EL表示装置のため、例
えば、日経エレクトロニクス、1979年４月２日号
の特集「薄膜エレクトロルミネツセント（EL）
文字デイスプレイの実用化技術」に詳細に説明さ
れるように、プルダウン機能のみを有する高耐圧
Ｎ−chMOSドライバと、プルアツプ機能を有す
るダイオードとを組合わせて、その駆動装置を構
成している。
えば、日経エレクトロニクス、1979年４月２日号
の特集「薄膜エレクトロルミネツセント（EL）
文字デイスプレイの実用化技術」に詳細に説明さ
れるように、プルダウン機能のみを有する高耐圧
Ｎ−chMOSドライバと、プルアツプ機能を有す
るダイオードとを組合わせて、その駆動装置を構
成している。
第４図において２１０は薄膜EL装置を示し、
この図ではＸ方向の電極をデータ側電極とし、Ｙ
方向電極を走査側電極とし、電極のみを示してい
る。
この図ではＸ方向の電極をデータ側電極とし、Ｙ
方向電極を走査側電極とし、電極のみを示してい
る。
２２０，２３０は走査側Ｎ−ch高耐圧MOSIC
で、２２１，２３１はIC中のシフトレジスタ等
の論理回路である。
で、２２１，２３１はIC中のシフトレジスタ等
の論理回路である。
２４０はＹ方向電極の奇数番目のラインにカソ
ード側が接続されたアノード共通のダイオードア
レイであり、走査側駆動線分離及びスイツチング
素子の逆バイアス保護をする。２５０はＹ方向電
極の偶数番目のラインにカソード側が接続された
アノード共通のダイオードアレイであり、走査側
駆動線分離及びスイツチング素子の逆バイアス保
護をする。
ード側が接続されたアノード共通のダイオードア
レイであり、走査側駆動線分離及びスイツチング
素子の逆バイアス保護をする。２５０はＹ方向電
極の偶数番目のラインにカソード側が接続された
アノード共通のダイオードアレイであり、走査側
駆動線分離及びスイツチング素子の逆バイアス保
護をする。
２６０はデータ側Ｎ−ch高耐圧MOSICで、２
６１はIC中のシフトレジスタ等の論理回路であ
る。２７０はデータ側のダイオードアレイを示
し、これはデータ側駆動線の分離と後述する高耐
圧トランジスタよりるるスイツチング素子の逆バ
イアスを保護する作用をする。
６１はIC中のシフトレジスタ等の論理回路であ
る。２７０はデータ側のダイオードアレイを示
し、これはデータ側駆動線の分離と後述する高耐
圧トランジスタよりるるスイツチング素子の逆バ
イアスを保護する作用をする。
２８０，２９０は書込み及びリフレツシユ駆動
回路、３００は予備充電駆動回路、３１０は引上
げ充電駆動回路である。次にこの回路の動作を第
５図のタイムチヤートと共に説明する。第５図は
第４図中の絵素Ａ，Ｂを代表例とし、各々の印加
電圧波形を示すものである。
回路、３００は予備充電駆動回路、３１０は引上
げ充電駆動回路である。次にこの回路の動作を第
５図のタイムチヤートと共に説明する。第５図は
第４図中の絵素Ａ，Ｂを代表例とし、各々の印加
電圧波形を示すものである。
第１段階T1：予備充電期間
まず、走査側電極に接続されたIC２２０，２
３０内のすべての走査側Ｎ−ch高耐圧MOSトラ
ンジスタをオン状態にしアース電位とする。同時
に予備充電駆動回路３００がオン状態にし（この
時データ側IC２６０内の全データ側Ｎ−ch高耐
圧MOSトランジスタはオフ状態）、データ側ダイ
オードアレイ２７０を介してパネル全面を充電す
る。この結果、走査側電極はすべて0Vとなり、
一方データ側駆動電極はすべて30Vとなる。
３０内のすべての走査側Ｎ−ch高耐圧MOSトラ
ンジスタをオン状態にしアース電位とする。同時
に予備充電駆動回路３００がオン状態にし（この
時データ側IC２６０内の全データ側Ｎ−ch高耐
圧MOSトランジスタはオフ状態）、データ側ダイ
オードアレイ２７０を介してパネル全面を充電す
る。この結果、走査側電極はすべて0Vとなり、
一方データ側駆動電極はすべて30Vとなる。
第２段階T2：引き上げ充電／放電期間
次に走査側IC２２０，２３０内の全走査側−
ch高耐圧MOSトランジスタをオフ状態にして、
引き上げ充電駆動回路３１０をオンに切換え、走
査側ダイオードアレイ２４０，２５０を介してす
べての走査側電極を30Vまで引き上げる。ELマ
トリツクスの電極交点が容量結合している性質か
らすべてのデータ側駆動電極は60Vまで引き上げ
られる。この後、IC２６０内の選択されたデー
タ側駆動電極に接続されたデータ側Ｎ−ch高耐
圧MOSトランジスタのみオフ状態のままにし、
他のデータ側駆動電極に接続されたデータ側Ｎ−
ch高耐圧MOSトランジスタをオン状態に切換え、
データ側の非選択電極の電荷を放電する。この結
果、選択されたデータ側電極は60Vを保ち、非選
択電極は0Vとなる。今、走査側電極はすべて
30Vに引き上げられているため、走査側電極から
見れば、選択されたデータ側電極は＋30V、非選
択電極は−30Vの状態にある。
ch高耐圧MOSトランジスタをオフ状態にして、
引き上げ充電駆動回路３１０をオンに切換え、走
査側ダイオードアレイ２４０，２５０を介してす
べての走査側電極を30Vまで引き上げる。ELマ
トリツクスの電極交点が容量結合している性質か
らすべてのデータ側駆動電極は60Vまで引き上げ
られる。この後、IC２６０内の選択されたデー
タ側駆動電極に接続されたデータ側Ｎ−ch高耐
圧MOSトランジスタのみオフ状態のままにし、
他のデータ側駆動電極に接続されたデータ側Ｎ−
ch高耐圧MOSトランジスタをオン状態に切換え、
データ側の非選択電極の電荷を放電する。この結
果、選択されたデータ側電極は60Vを保ち、非選
択電極は0Vとなる。今、走査側電極はすべて
30Vに引き上げられているため、走査側電極から
見れば、選択されたデータ側電極は＋30V、非選
択電極は−30Vの状態にある。
第３段階T3：書込み駆動期間
選択された走査側電極が偶数番目である時、奇
数側書込み及びリフレツシユ駆動回路２８０をオ
ン状態にし、走査側ダイオードアレイ２４０を介
してすべての奇数側走査電極を＋190Vに引き上
げる。この時、先に述べた容量性結合の性質か
ら、選択されたデータ側駆動電極は＋220Vまで
引き上げられ、非選択のデータ側駆動電極は＋
160Vに引き上げられる。この後、IC３０内の選
択された走査側電極（今の場合偶数番目）に対応
する走査側Ｎ−ch高耐圧MOSトランジスタのみ
をオンに切り換えるとこの走査電極が0Vとなり、
結局選択交点絵素には発光するのに十分な書き込
み電圧220V（尖頭値）が加わる。他方、選択され
た走査側電極上の非選択絵素子には発光しきい値
以下の160V（尖頭値）が加わる。
数側書込み及びリフレツシユ駆動回路２８０をオ
ン状態にし、走査側ダイオードアレイ２４０を介
してすべての奇数側走査電極を＋190Vに引き上
げる。この時、先に述べた容量性結合の性質か
ら、選択されたデータ側駆動電極は＋220Vまで
引き上げられ、非選択のデータ側駆動電極は＋
160Vに引き上げられる。この後、IC３０内の選
択された走査側電極（今の場合偶数番目）に対応
する走査側Ｎ−ch高耐圧MOSトランジスタのみ
をオンに切り換えるとこの走査電極が0Vとなり、
結局選択交点絵素には発光するのに十分な書き込
み電圧220V（尖頭値）が加わる。他方、選択され
た走査側電極上の非選択絵素子には発光しきい値
以下の160V（尖頭値）が加わる。
なお、上述したように選択されたデータ側駆動
電極は＋220Vに引き上げられ、非選択のデータ
側駆動電極は＋160Vに引き上げられるものの、
奇数番目の走査側電極及び選択された走査側を除
く偶数番目の走査側電極から見れば、選択された
データ側電極は＋30V、非選択電極は−30Vの状
態のままで、第２段階T2からの変化はない。
電極は＋220Vに引き上げられ、非選択のデータ
側駆動電極は＋160Vに引き上げられるものの、
奇数番目の走査側電極及び選択された走査側を除
く偶数番目の走査側電極から見れば、選択された
データ側電極は＋30V、非選択電極は−30Vの状
態のままで、第２段階T2からの変化はない。
選択された走査側電極が奇数番目の時は、偶数
側書込み及びリフレツシユ駆動回路２９０をオン
状態にし、走査側ダイオードアレイ２５０を介し
てすべての偶数側走査電極を＋190Vまで引き上
げる。
側書込み及びリフレツシユ駆動回路２９０をオン
状態にし、走査側ダイオードアレイ２５０を介し
てすべての偶数側走査電極を＋190Vまで引き上
げる。
書き込み後、逆特性のリフレツシユパルス印加
以上の３段階による線順次書込み駆動を、走査
側電極すべてについて行い、１画面分の書き込み
終了後、IC２６０内の全データ側Ｎ−ch高耐圧
MOSトランジスタをオン状態にし、同時に書込
み及びリフレツシユ駆動回路２８０，２９０をオ
ン状態にすると、走査側ダイオードアレイ２４
０，２５０を介して、書込み駆動とは極性が逆で
振幅190Vのリフレツシユパルスがパネル全体に
わたつて加わる。
側電極すべてについて行い、１画面分の書き込み
終了後、IC２６０内の全データ側Ｎ−ch高耐圧
MOSトランジスタをオン状態にし、同時に書込
み及びリフレツシユ駆動回路２８０，２９０をオ
ン状態にすると、走査側ダイオードアレイ２４
０，２５０を介して、書込み駆動とは極性が逆で
振幅190Vのリフレツシユパルスがパネル全体に
わたつて加わる。
第５図において、実線は上記３段階における各
線順次書込み駆動時にデータ側電極が選択された
場合であり、破線は選択されなかつた場合であ
る。
線順次書込み駆動時にデータ側電極が選択された
場合であり、破線は選択されなかつた場合であ
る。
以上に説明したように、従来の駆動装置におい
ては、第５図に示す如く、(1)リフレツシユパルス
の固定化された位相に対して書き込みパルスの位
相が走査電極に沿つて順次変化する。(2)データ側
電極の選択、非選択によつて予備充電圧による
DC電圧が生じる。(3)リフレツシユパルスと書込
みパルスの振幅が非対称となる特性を有している
ものである。これらのことは、交流駆動型である
薄膜EL表示装置において、薄膜EL素子に直流成
分が残留し、これが時間経過とともに薄膜EL素
子の電圧−輝度特性において変化を生じさせる。
例えば第６図の破線にて示す通り傾斜を緩やかに
変化させることになり、表示品質の低下などの長
期信頼性の上で望ましくない現象を生じさせた。
ては、第５図に示す如く、(1)リフレツシユパルス
の固定化された位相に対して書き込みパルスの位
相が走査電極に沿つて順次変化する。(2)データ側
電極の選択、非選択によつて予備充電圧による
DC電圧が生じる。(3)リフレツシユパルスと書込
みパルスの振幅が非対称となる特性を有している
ものである。これらのことは、交流駆動型である
薄膜EL表示装置において、薄膜EL素子に直流成
分が残留し、これが時間経過とともに薄膜EL素
子の電圧−輝度特性において変化を生じさせる。
例えば第６図の破線にて示す通り傾斜を緩やかに
変化させることになり、表示品質の低下などの長
期信頼性の上で望ましくない現象を生じさせた。
〈発明の目的〉
本発明は上記書き込みパルスの正負駆動電圧及
び位相をほぼ対称にすることによつて従来の駆動
回路による上記３つの特性を除去することを目的
とするものであり、走査側電極の駆動回路とし
て、プルダウン機能のみを有するＮ−ch高耐圧
MOSドライバとプルアツプ機能のみを有するＰ
−ch高耐圧MOSドライバーとを巧みに組み合わ
せて、１フイールド（１画面の線順次駆動）毎に
極性を反転したいわゆるフイールド反転駆動を実
現することにより解消することができる。特に本
発明においてはこのフイールド反転駆動におい
て、書き込み駆動時の走査側電極においてそれぞ
れのフイールドに適合したソース電位を設定する
回路に付加することによりより理想的な駆動パル
スにより駆動可能にするものである。そのため本
発明は、交流駆動型、容量性の薄膜EL表示装置
に対し、表示品質における長期信頼性の高い駆動
装置を提供することができるものである。
び位相をほぼ対称にすることによつて従来の駆動
回路による上記３つの特性を除去することを目的
とするものであり、走査側電極の駆動回路とし
て、プルダウン機能のみを有するＮ−ch高耐圧
MOSドライバとプルアツプ機能のみを有するＰ
−ch高耐圧MOSドライバーとを巧みに組み合わ
せて、１フイールド（１画面の線順次駆動）毎に
極性を反転したいわゆるフイールド反転駆動を実
現することにより解消することができる。特に本
発明においてはこのフイールド反転駆動におい
て、書き込み駆動時の走査側電極においてそれぞ
れのフイールドに適合したソース電位を設定する
回路に付加することによりより理想的な駆動パル
スにより駆動可能にするものである。そのため本
発明は、交流駆動型、容量性の薄膜EL表示装置
に対し、表示品質における長期信頼性の高い駆動
装置を提供することができるものである。
〈実施例〉
以下図面に従つて本発明の一実施例を詳細に説
明する。
明する。
第１図は本発明の駆動回路構成例を示すブロツ
ク図である。
ク図である。
１０は薄膜EL表示装置を示し、この図ではＸ
方向電極をデータ側電極とし、Ｙ方向電極を走査
側電極として電極のみを示している。
方向電極をデータ側電極とし、Ｙ方向電極を走査
側電極として電極のみを示している。
２０，３０は、Ｙ方向電極の奇数ラインと偶数
ラインにそれぞれ対応する走査側Ｎ−ch高耐圧
MOSICで、２１，３１は各IC中のシフトレジス
タ等の論理回路である。４０，５０は同走査側Ｐ
−ch高耐圧MOSICで、４１，５１は各IC中のシ
フトレジスタ等の論理回路である。
ラインにそれぞれ対応する走査側Ｎ−ch高耐圧
MOSICで、２１，３１は各IC中のシフトレジス
タ等の論理回路である。４０，５０は同走査側Ｐ
−ch高耐圧MOSICで、４１，５１は各IC中のシ
フトレジスタ等の論理回路である。
６０はデータ側Ｎ−ch高耐圧MOSICで、６１
はIC中のシフトレジスタ等の論理回路である。
はIC中のシフトレジスタ等の論理回路である。
７０はデータ側のダイオードアレイを示し、こ
れはデータ側駆動線の分離及びスイツチング素子
の逆バイアス保護をする。
れはデータ側駆動線の分離及びスイツチング素子
の逆バイアス保護をする。
８０は予備充電駆動回路、９０は引上げ充電駆
動回路、１００は書込み駆動回路である。また、
１１０は走査側Ｎ−ch高耐圧MOSIC２０及び３
０のソース電位切換え回路で、通常はアース電位
に保たれる。
動回路、１００は書込み駆動回路である。また、
１１０は走査側Ｎ−ch高耐圧MOSIC２０及び３
０のソース電位切換え回路で、通常はアース電位
に保たれる。
第２図に各高耐圧MOSトランジスタ及び各駆
動回路さらに電位切換え回路のオン・オフタイミ
ング、第３図に第１図中の絵素Ａ，Ｂを代表例と
する印加電圧波形を示す。
動回路さらに電位切換え回路のオン・オフタイミ
ング、第３図に第１図中の絵素Ａ，Ｂを代表例と
する印加電圧波形を示す。
以下、第２図と第３図を参照して本案駆動装置
の動作を説明する。なおここでは、線順次駆動
で、絵素Ａを含むY2の走査側電極が選択される
ものとする。また、後述のように、１フイールド
毎に絵素に印加される電圧の極性を反転して駆動
されるが、第１のフイールドをＮ−chテイール
ド、第２のフイールドをＰ−chフイールドと呼
ぶこととする。
の動作を説明する。なおここでは、線順次駆動
で、絵素Ａを含むY2の走査側電極が選択される
ものとする。また、後述のように、１フイールド
毎に絵素に印加される電圧の極性を反転して駆動
されるが、第１のフイールドをＮ−chテイール
ド、第２のフイールドをＰ−chフイールドと呼
ぶこととする。
Ｎ−chフイールド
第１段階T1：予備充電期間
まず、ソース電位切り換え回路１１０をアース
電位にして、走査側Ｎ−ch高耐圧MOSIC２０，
３０内のすべてのMOSトランジスタNT1〜NTi
をオン状態にする。同時に、予備充電駆動回路８
０（電圧1/2VM＝30V）をオン状態にし、デー
タ側ダイオードアレイ７０を介してパネル全面を
充電する。この時、データ側Ｎ−ch高耐圧
MOSIC６０内の全MOSトランジスタNt1〜Ntj
及び走査側Ｐ−ch高耐圧MOSIC４０，５０内の
全MOSトランジスタPT1〜PTiはすべてオフ状
態に保たれる。
電位にして、走査側Ｎ−ch高耐圧MOSIC２０，
３０内のすべてのMOSトランジスタNT1〜NTi
をオン状態にする。同時に、予備充電駆動回路８
０（電圧1/2VM＝30V）をオン状態にし、デー
タ側ダイオードアレイ７０を介してパネル全面を
充電する。この時、データ側Ｎ−ch高耐圧
MOSIC６０内の全MOSトランジスタNt1〜Ntj
及び走査側Ｐ−ch高耐圧MOSIC４０，５０内の
全MOSトランジスタPT1〜PTiはすべてオフ状
態に保たれる。
第２段階T2：放電／引上げ充電期間
次に、走査側Ｎ−ch高耐圧MOSIC２０，３０
内に全MOSトランジスタNT1〜NTiをオフ状態
にして、かつデータ側Ｎ−ch高耐圧MOSSIC６
０内の選択されたデータ側駆動電極（例えばX2）
に接続されたMOSトランジスタ（Nt2）のみオ
フ状態のままにし、他のデータ側駆動電極に接続
されたMOSトランジスタNt1〜Ntjをオン状態に
切換える。また同時に、走査側Ｐ−ch高耐圧
MOSIC４０，５０内の全MOSトランジスタPT1
〜PTiをオン状態にする。データ側の非選択電極
（Xj≠２）の電荷は、オン状態のデータ側Ｎ−ch
高耐圧MOSIC６０内のMOSトランジスタNt1〜
Ntj（Nt2のぞく）と、走査側Ｐ−ch高耐圧
MOSIC４０，５０内の全MOSトランジスタPT1
〜PTi及び書込み駆動回路１００内のダイオード
１０１による接地ループ形成で放電する。
内に全MOSトランジスタNT1〜NTiをオフ状態
にして、かつデータ側Ｎ−ch高耐圧MOSSIC６
０内の選択されたデータ側駆動電極（例えばX2）
に接続されたMOSトランジスタ（Nt2）のみオ
フ状態のままにし、他のデータ側駆動電極に接続
されたMOSトランジスタNt1〜Ntjをオン状態に
切換える。また同時に、走査側Ｐ−ch高耐圧
MOSIC４０，５０内の全MOSトランジスタPT1
〜PTiをオン状態にする。データ側の非選択電極
（Xj≠２）の電荷は、オン状態のデータ側Ｎ−ch
高耐圧MOSIC６０内のMOSトランジスタNt1〜
Ntj（Nt2のぞく）と、走査側Ｐ−ch高耐圧
MOSIC４０，５０内の全MOSトランジスタPT1
〜PTi及び書込み駆動回路１００内のダイオード
１０１による接地ループ形成で放電する。
その後、引上げ充電駆動回路９０（電圧1/2
VM＝30V）をオン状態にして、走査側電極をす
べて30Vの電位に引上げる。この時、走査側Ｎ−
ch高耐圧MOSIC２０，３０内の全MOSトランジ
スタNT1〜NTiはオフ状態にしておく。この結
果、走査側電極（Ｙ）を中心に考えると、選択さ
れたデータ側電極（X2）は＋30V、非選択デー
タ側電極（Xj≠２）は−30Vの状態にある。
VM＝30V）をオン状態にして、走査側電極をす
べて30Vの電位に引上げる。この時、走査側Ｎ−
ch高耐圧MOSIC２０，３０内の全MOSトランジ
スタNT1〜NTiはオフ状態にしておく。この結
果、走査側電極（Ｙ）を中心に考えると、選択さ
れたデータ側電極（X2）は＋30V、非選択デー
タ側電極（Xj≠２）は−30Vの状態にある。
第３段階T3：書込み駆動期間
今、線順次駆動で選択された走査側電極はY2
であるので、走査側Ｎ−ch高耐圧MOSIC３０内
のY2に接続されたMOSトランジスタNT2のみを
オン状態に切り換え、また偶数ライン側のＰ−
ch高耐圧MOSIC５０内の全MOSトランジスタ
PT2〜PTiをオフ状態にする。この時、対向する
奇数ライン側のＰ−ch高耐圧MOSIC４０内の全
MOSトランジスタPT1〜PTi−1はオン状態にあ
る。そして同時に、書込み駆動回路１００（ここ
では電圧VW＝190V）をオン状態にすることに
より、奇数ライン側Ｐ−ch高耐圧MOSIC４０内
の全MOSトランジスタPT1〜PTi-1を介してすべ
ての奇数番目走査側電極を190Vに引上げる。
であるので、走査側Ｎ−ch高耐圧MOSIC３０内
のY2に接続されたMOSトランジスタNT2のみを
オン状態に切り換え、また偶数ライン側のＰ−
ch高耐圧MOSIC５０内の全MOSトランジスタ
PT2〜PTiをオフ状態にする。この時、対向する
奇数ライン側のＰ−ch高耐圧MOSIC４０内の全
MOSトランジスタPT1〜PTi−1はオン状態にあ
る。そして同時に、書込み駆動回路１００（ここ
では電圧VW＝190V）をオン状態にすることに
より、奇数ライン側Ｐ−ch高耐圧MOSIC４０内
の全MOSトランジスタPT1〜PTi-1を介してすべ
ての奇数番目走査側電極を190Vに引上げる。
これによつて、容量結合の性質から、データ側
選択駆動電極はVW＋１／２VM＝220Vに引き上げ られ、データ側非選択電極はVW−１／２VM＝ 160Vに引上げられる。
選択駆動電極はVW＋１／２VM＝220Vに引き上げ られ、データ側非選択電極はVW−１／２VM＝ 160Vに引上げられる。
選択された走査側電極（Ｙ）が奇数ライン側の
場合は、偶数ライン側の走査側Ｐ−ch高耐圧
MOSIC５０内の全MOSトランジスタPT2〜PTi
をオン状態にして、すべての偶数側走査電極を
190Vに引上げる。
場合は、偶数ライン側の走査側Ｐ−ch高耐圧
MOSIC５０内の全MOSトランジスタPT2〜PTi
をオン状態にして、すべての偶数側走査電極を
190Vに引上げる。
以上、走査側電極Y2を例に説明した、第１段
階から第３段階までと同様の駆動を、走査側電極
Y1からYiまで順次行なうことによつてＮ−chフ
イールドの駆動を完了し、次にＰ−chフイール
ドの駆動を始める。
階から第３段階までと同様の駆動を、走査側電極
Y1からYiまで順次行なうことによつてＮ−chフ
イールドの駆動を完了し、次にＰ−chフイール
ドの駆動を始める。
Ｐ−chフイールド
第１段階T1′：予備充電期間
この予備充電期間は、Ｎ−chフイールド第１
段階と全く同様に行う。
段階と全く同様に行う。
第２段階T2′：放電／引上げ充電期間
次に、走査側Ｎ−ch高耐圧MOSIC２０，３０
内の全MOSトランジスタNT1〜NTiをオフ状態
にして、かつデータ側Ｎ−ch高耐圧MOSIC６０
内では、Ｎ−chフイールドの場合とは逆に、選
択されたデータ側駆動電極に接続されたMOSト
ランジスタ（例えばNt2）のみオン状態のままに
し、他のデータ側駆動電極に接続されたMOSト
ランジスタNt1〜Ntj（Nt2を除く）をオフ状態に
切換える。また同時に、走査側Ｐ−ch高耐圧
MOSIC４０，５０内の全MOSトランジスタPT1
〜PTiをオン状態にする。データ側の選択電極の
電荷は、オン状態のデータ側Ｎ−ch高耐圧
MOSIC６０内のMOSトランジスタNt2と走査側
Ｐ−ch高耐圧MOSIC４０，５０内の全MOSトラ
ンジスタPT1〜PTi及び書込み駆動回路１００内
のダイオード１０１による接地ループ形成で放電
する。
内の全MOSトランジスタNT1〜NTiをオフ状態
にして、かつデータ側Ｎ−ch高耐圧MOSIC６０
内では、Ｎ−chフイールドの場合とは逆に、選
択されたデータ側駆動電極に接続されたMOSト
ランジスタ（例えばNt2）のみオン状態のままに
し、他のデータ側駆動電極に接続されたMOSト
ランジスタNt1〜Ntj（Nt2を除く）をオフ状態に
切換える。また同時に、走査側Ｐ−ch高耐圧
MOSIC４０，５０内の全MOSトランジスタPT1
〜PTiをオン状態にする。データ側の選択電極の
電荷は、オン状態のデータ側Ｎ−ch高耐圧
MOSIC６０内のMOSトランジスタNt2と走査側
Ｐ−ch高耐圧MOSIC４０，５０内の全MOSトラ
ンジスタPT1〜PTi及び書込み駆動回路１００内
のダイオード１０１による接地ループ形成で放電
する。
そして次に、引上げ充電駆動回路９０をオン状
態にして、走査側電極（Ｙ）をすべて1/2VM＝
30Vの電位に引上げる。この時、走査側Ｎ−ch高
耐圧MOSIC２０，３０内の全MOSトランジスタ
NT1〜NTiはオフ状態にしておく。この結果、
走査側電極（Ｙ）を中心に考えると、選択された
データ側電極（X2）は−30V、非選択電極（Xj
≠２）は＋30Vとなる。
態にして、走査側電極（Ｙ）をすべて1/2VM＝
30Vの電位に引上げる。この時、走査側Ｎ−ch高
耐圧MOSIC２０，３０内の全MOSトランジスタ
NT1〜NTiはオフ状態にしておく。この結果、
走査側電極（Ｙ）を中心に考えると、選択された
データ側電極（X2）は−30V、非選択電極（Xj
≠２）は＋30Vとなる。
第３段階T3′：書込み駆動期間
選択された走査側電極がY2であるとすると、
走査側Ｐ−ch高耐圧IC５０内のY2に接続された
MOSトランジスタPT2のみをオン状態のままと
して、他をオフ状態に切換える。また、偶数ライ
ン側の走査側Ｎ−ch高耐圧MOSIC３０内の全
MOSトランジスタNT2〜NTiをオフ状態に保ち、
対向する奇数ライン側の走査側Ｎ−ch高耐圧
MOSIC２０内の全MOSトランジスタNT1〜
NTi-1をオン状態に切換える。そして、書込み駆
動回路１００（電圧VW＝190Vと1/2VW＝30V
の和）をオン状態にして、オン状態のMOSトラ
ンジスタPT2を介して走査側電極Y2に220Vの電
圧を供給する。
走査側Ｐ−ch高耐圧IC５０内のY2に接続された
MOSトランジスタPT2のみをオン状態のままと
して、他をオフ状態に切換える。また、偶数ライ
ン側の走査側Ｎ−ch高耐圧MOSIC３０内の全
MOSトランジスタNT2〜NTiをオフ状態に保ち、
対向する奇数ライン側の走査側Ｎ−ch高耐圧
MOSIC２０内の全MOSトランジスタNT1〜
NTi-1をオン状態に切換える。そして、書込み駆
動回路１００（電圧VW＝190Vと1/2VW＝30V
の和）をオン状態にして、オン状態のMOSトラ
ンジスタPT2を介して走査側電極Y2に220Vの電
圧を供給する。
一方、この時ソース電位切換え回路１１０は1/
２VW＝30Vの電圧に切換えられ、奇数ライン側
のＮ−ch高耐圧MOSIC２０内のソース電位を
30Vとして、奇数側の走査側電極を＋30Vに引下
げる。これによつて、容量結合の性質から選択さ
れたデータ側駆動電極X2は−220Vに引下げら
れ、非選択のデータ電極Xj≠２は−160Vに引下
げられる。
２VW＝30Vの電圧に切換えられ、奇数ライン側
のＮ−ch高耐圧MOSIC２０内のソース電位を
30Vとして、奇数側の走査側電極を＋30Vに引下
げる。これによつて、容量結合の性質から選択さ
れたデータ側駆動電極X2は−220Vに引下げら
れ、非選択のデータ電極Xj≠２は−160Vに引下
げられる。
選択された走査側電極が奇数ラインの場合は、
走査側Ｐ−ch高耐圧MOSIC４０内の選択された
走査電極に接続された１つのMOSトランジスタ
と対向する走査側Ｎ−ch高耐圧MOSIC３０内の
全MOSトランジスタNT2〜NTiがオン状態とな
る。
走査側Ｐ−ch高耐圧MOSIC４０内の選択された
走査電極に接続された１つのMOSトランジスタ
と対向する走査側Ｎ−ch高耐圧MOSIC３０内の
全MOSトランジスタNT2〜NTiがオン状態とな
る。
以上の第１段階から第３段階の駆動を、走査側
電極Y1〜Yiまで順次駆動することによつてＰ−
chフイールドの駆動を完了する。
電極Y1〜Yiまで順次駆動することによつてＰ−
chフイールドの駆動を完了する。
第３図のタイムチヤートに明らかなように、結
合選択交点絵素には、Ｎ−chフイールドとＰ−
chフイールドとで極性を反転した、発光に充分
な書込み電圧VW＋１／２VM（＝220V）が加わる。
合選択交点絵素には、Ｎ−chフイールドとＰ−
chフイールドとで極性を反転した、発光に充分
な書込み電圧VW＋１／２VM（＝220V）が加わる。
つまり、Ｎ−chフイールドとＰ−chフイールド
の２フイールドによつて、薄膜EL表示装置に必
要とされる交流サイクルを閉じる。非選択絵素に
はVW−１／２VM（＝160V）が加わるが、これは発 光しきい値以下である。
の２フイールドによつて、薄膜EL表示装置に必
要とされる交流サイクルを閉じる。非選択絵素に
はVW−１／２VM（＝160V）が加わるが、これは発 光しきい値以下である。
ここにおいて、正負の書き込みパルスが加えら
れるタイミング関係はいずれの走査側電極におい
ても同じである。
れるタイミング関係はいずれの走査側電極におい
ても同じである。
本発明の構成では、予備充電期間T1において
充電される電圧期間の部分がＮ−chフイールド
及びＰ−chフイールドについては、共通した30V
が加えられた非対称となつているが、この後に行
われている放電／引き上げ（引き下げ）駆動期間
T2及び書き込み駆動期間T3については両フール
ドにおいて完全な対称形となつています。すなわ
ち上記対称となる期間ｔは ｔ＝T2＋T3／T1＋T2＋T3 となり、この期間ｔが実際には75％以上の割合を
占めるとともに、上記直流成分の絶対値が低いこ
とによりほぼ直流成分をキヤンセルすることが可
能となり従来の非対称性を大幅に改善することが
できるものとなつています。
充電される電圧期間の部分がＮ−chフイールド
及びＰ−chフイールドについては、共通した30V
が加えられた非対称となつているが、この後に行
われている放電／引き上げ（引き下げ）駆動期間
T2及び書き込み駆動期間T3については両フール
ドにおいて完全な対称形となつています。すなわ
ち上記対称となる期間ｔは ｔ＝T2＋T3／T1＋T2＋T3 となり、この期間ｔが実際には75％以上の割合を
占めるとともに、上記直流成分の絶対値が低いこ
とによりほぼ直流成分をキヤンセルすることが可
能となり従来の非対称性を大幅に改善することが
できるものとなつています。
〈発明の効果〉
以上のように走査側電極の駆動回路として、プ
ルダウン機能のみを有するＮ−ch高耐圧MOSド
ライバとプルアツプ機能のみを有するＰ−ch高
耐圧MOSドライバーとを巧みに組み合わせて、
１フイールド（１画面の線順次駆動）毎に極性を
反転したいわゆるフイールド反転駆動を実現する
ことにより解消することができる。特に本発明に
おいてはフイールド反転駆動において、書き込み
駆動時の走査側電極においてそれぞれフイールド
に適合したソース電位を設定する回路を付加する
ことによりより理想的な駆動パルスにより駆動可
能にするものであつて、書き込みパルスの位相及
び波高値に対称性を持たせるとともに、データ側
電極の選択／非選択による予備充電電圧の直流レ
ベルをほぼ対称とすると共に、Ｎ−chフイール
ドにおける非選択時、Ｐ−chフイールドにおけ
る選択時には印加電圧が0Vであるため、予備充
電時の消費電力の低減を実現することができる。
したがつて、交流駆動型、容量性の薄膜EL表示
装置に対し、表示品質における長期信頼性の上で
良好な結果を与える有用な駆動装置を提供でき
る。
ルダウン機能のみを有するＮ−ch高耐圧MOSド
ライバとプルアツプ機能のみを有するＰ−ch高
耐圧MOSドライバーとを巧みに組み合わせて、
１フイールド（１画面の線順次駆動）毎に極性を
反転したいわゆるフイールド反転駆動を実現する
ことにより解消することができる。特に本発明に
おいてはフイールド反転駆動において、書き込み
駆動時の走査側電極においてそれぞれフイールド
に適合したソース電位を設定する回路を付加する
ことによりより理想的な駆動パルスにより駆動可
能にするものであつて、書き込みパルスの位相及
び波高値に対称性を持たせるとともに、データ側
電極の選択／非選択による予備充電電圧の直流レ
ベルをほぼ対称とすると共に、Ｎ−chフイール
ドにおける非選択時、Ｐ−chフイールドにおけ
る選択時には印加電圧が0Vであるため、予備充
電時の消費電力の低減を実現することができる。
したがつて、交流駆動型、容量性の薄膜EL表示
装置に対し、表示品質における長期信頼性の上で
良好な結果を与える有用な駆動装置を提供でき
る。
第１図は本発明の一実施例を示すブロツク図、
第２図は第１図の動作を説明する各部のオン・オ
フタイミング図、第３図は絵素の印加電圧波形例
を示すタイムチヤート、第４図は従来例を示す薄
膜EL表示装置の駆動装置回路図、第５図は第４
図の絵素Ａ，Ｂの印加電圧波形を示すタイムチヤ
ート、第６図は薄膜EL表示装置の印加電圧−輝
度特性図である。 １０……薄膜EL表示装置、２０，３０……走
査側Ｎ−ch高耐圧MOSIC、４０，５０……走査
側Ｐ−ch高耐圧MOSIC、６０……データ側Ｎ−
ch高耐圧MOSIC、７０……ダイオードアレイ、
８０……予備充電駆動回路、９０……引上げ充電
駆動回路、１００……書込み駆動回路、１１０…
…ソース電位切換え回路。
第２図は第１図の動作を説明する各部のオン・オ
フタイミング図、第３図は絵素の印加電圧波形例
を示すタイムチヤート、第４図は従来例を示す薄
膜EL表示装置の駆動装置回路図、第５図は第４
図の絵素Ａ，Ｂの印加電圧波形を示すタイムチヤ
ート、第６図は薄膜EL表示装置の印加電圧−輝
度特性図である。 １０……薄膜EL表示装置、２０，３０……走
査側Ｎ−ch高耐圧MOSIC、４０，５０……走査
側Ｐ−ch高耐圧MOSIC、６０……データ側Ｎ−
ch高耐圧MOSIC、７０……ダイオードアレイ、
８０……予備充電駆動回路、９０……引上げ充電
駆動回路、１００……書込み駆動回路、１１０…
…ソース電位切換え回路。
Claims (1)
- 【特許請求の範囲】 １ EL層を互いに交差する方向に配列した走査
側電極とデータ側電極との間に介在させた薄膜
EL表示装置の駆動装置において、 １ライン走査期間中に、予備充電駆動期間、放
電／引上げ充電駆動期間、書込み駆動期間の３段
階の駆動期間を得て線順次駆動を行うことにより
第１フイールドを完了し、次の第２フイールドで
は極性を反転して表示に必要な交流サイクルを閉
じる駆動を行うものであつて、 奇数番目、偶数番目のそれぞれのグループに分
割した走査側電極に、他端を共通にソース電位切
替え回路に接続した走査側Ｎ−ch高耐圧MOSド
ライバと、他端を共通に引上げ充電駆動回路及び
書き込み駆動回路に接続した走査側Ｐ−ch高耐
圧MOSドライバと、データ側電極に、他端を接
地するとともに一端をダイオードアレイを介して
予備充電駆動回路に接続したデータ側Ｎ−ch高
耐圧MOSドライバとを備えてなり、 前記第１フイールドの書込み駆動期間において
前記奇数番目（又は偶数番目）の選択された走査
側電極の走査側Ｎ−ch高耐圧MOSドライバの中
の１つのMOSトランジスタと、他方の偶数番目
（又は奇数番目）の走査側電極の走査側Ｐ−ch高
耐圧MOSドライバの全MOSトランジスタ、又は
前記第２フイールドの書込み駆動期間において前
記奇数番目（又は偶数番目）の選択された走査側
電極の走査側Ｐ−ch高耐圧MOSドライバの中の
１つのMOSトランジスタと、他方の偶数番目
（又は奇数番目）の走査側電極の走査側Ｎ−chと
高耐圧MOSドライバの全MOSトランジスタを選
択的に順次切替える論理回路手段を備え、 前記走査側電極に接続した走査側Ｎ−ch高耐
圧MOSドライバ及び走査側Ｐ−ch高耐圧MOSド
ライバを介し走査側電極間の容量結合により、前
記第１フイールドと第２フイールドとで同位相で
正負逆極性の書き込みパルスを印加するように構
成すると共に、 前記第１フイールドの書込み駆動期間における
奇数番目（又は偶数番目）の走査側Ｎ−ch高耐
圧MOSドライバの１つのMOSトランジスタのオ
ン状態時には前記ソース電位切替え回路をアース
電位となるように切り替え、前記第２フイールド
の書込み駆動期間における奇数番目（又は偶数番
目）の走査側Ｎ−ch高耐圧MOSドライバの全て
のMOSトランジスタのオン状態時には前記ソー
ス電位切替え回路を引き上げ充電電位に切り替え
設定してなることを特徴とする薄膜EL表示装置
の駆動装置。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6616684A JPS60208798A (ja) | 1984-04-02 | 1984-04-02 | 薄膜ｅｌ表示装置の駆動装置 |
| DE19853511886 DE3511886A1 (de) | 1984-04-02 | 1985-04-01 | Treiberschaltung zum ansteuern eines duennfilm-el-displays |
| GB08508570A GB2158982B (en) | 1984-04-02 | 1985-04-02 | Electroluminescent panels |
| US07/045,189 US4866348A (en) | 1984-04-02 | 1987-04-28 | Drive system for a thin-film el panel |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6616684A JPS60208798A (ja) | 1984-04-02 | 1984-04-02 | 薄膜ｅｌ表示装置の駆動装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS60208798A JPS60208798A (ja) | 1985-10-21 |
| JPH0528385B2 true JPH0528385B2 (ja) | 1993-04-26 |
Family
ID=13307989
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6616684A Granted JPS60208798A (ja) | 1984-04-02 | 1984-04-02 | 薄膜ｅｌ表示装置の駆動装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60208798A (ja) |
-
1984
- 1984-04-02 JP JP6616684A patent/JPS60208798A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS60208798A (ja) | 1985-10-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4686426A (en) | Thin-film EL display panel drive circuit with voltage compensation | |
| US5006838A (en) | Thin film EL display panel drive circuit | |
| JPH0748137B2 (ja) | 薄膜ｅｌ表示装置の駆動方法 | |
| JPH07109798B2 (ja) | 薄膜ｅｌ表示装置の駆動回路 | |
| US4866348A (en) | Drive system for a thin-film el panel | |
| JPH0634152B2 (ja) | 薄膜ｅｌ表示装置の駆動回路 | |
| US4893060A (en) | Drive circuit for a thin-film electroluminescent display panel | |
| JP2682886B2 (ja) | 表示装置の駆動方法 | |
| JPH0528387B2 (ja) | ||
| JPH0572589B2 (ja) | ||
| JP2728582B2 (ja) | Ｅｌ表示装置の駆動方法 | |
| JPH0528385B2 (ja) | ||
| JPH0528386B2 (ja) | ||
| JP2618983B2 (ja) | 薄膜ｅｌ表示装置の駆動方法 | |
| JP2533945B2 (ja) | 薄膜ｅｌ表示装置の駆動方法 | |
| JP2619001B2 (ja) | 表示装置の駆動方法 | |
| JPH0748135B2 (ja) | 薄膜ｅｌ表示装置の駆動回路 | |
| JP2628758B2 (ja) | 表示装置 | |
| JPS63232293A (ja) | 薄膜ｅｌ表示装置の駆動方法 | |
| JPS62513B2 (ja) | ||
| JPH0546119A (ja) | マトリツクス表示装置の駆動回路 | |
| JPH01227191A (ja) | 表示駆動方法 | |
| JPH04246686A (ja) | マトリックス表示装置の駆動回路 | |
| JPS62514B2 (ja) | ||
| JPH01117297A (ja) | 薄膜ｅｌ表示装置の駆動方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |