JPH0572589B2 - - Google Patents
Info
- Publication number
- JPH0572589B2 JPH0572589B2 JP59105375A JP10537584A JPH0572589B2 JP H0572589 B2 JPH0572589 B2 JP H0572589B2 JP 59105375 A JP59105375 A JP 59105375A JP 10537584 A JP10537584 A JP 10537584A JP H0572589 B2 JPH0572589 B2 JP H0572589B2
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- mos
- line
- high voltage
- polarity
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000010409 thin film Substances 0.000 claims abstract description 20
- 238000000034 method Methods 0.000 claims abstract description 11
- 230000015556 catabolic process Effects 0.000 description 4
- 230000008878 coupling Effects 0.000 description 4
- 238000010168 coupling process Methods 0.000 description 4
- 238000005859 coupling reaction Methods 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 3
- 238000004020 luminiscence type Methods 0.000 description 3
- 238000007599 discharging Methods 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 239000000758 substrate Substances 0.000 description 2
- 229910018072 Al 2 O 3 Inorganic materials 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- 239000013543 active substance Substances 0.000 description 1
- 230000003292 diminished effect Effects 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 210000005036 nerve Anatomy 0.000 description 1
- XOLBLPGZBRYERU-UHFFFAOYSA-N tin dioxide Chemical compound O=[Sn]=O XOLBLPGZBRYERU-UHFFFAOYSA-N 0.000 description 1
- 229910001887 tin oxide Inorganic materials 0.000 description 1
- 230000000007 visual effect Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
- G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
- G09G2310/0264—Details of driving circuits
- G09G2310/0267—Details of drivers for scan electrodes, other than drivers for liquid crystal, plasma or OLED displays
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
- G09G2310/0264—Details of driving circuits
- G09G2310/0275—Details of drivers for data electrodes, other than drivers for liquid crystal, plasma or OLED displays, not related to handling digital grey scale data or to communication of data to the pixels by means of a current
Description
【発明の詳細な説明】
＜技術分野＞
この発明は薄膜EL表示装置の駆動方法に関す
る。
る。
＜発明の背景＞
現在マトリツクス構造を有する薄膜EL表示装
置の駆動は線順次方式を採用しており、フレーム
周波数の上限はある程度走査側電極数で制限され
る。最近のEL表示装置の大表示容量化に伴い走
査側電極数が多くなつたことで、フレーム周波数
の低下が避けられない状況となつている。
置の駆動は線順次方式を採用しており、フレーム
周波数の上限はある程度走査側電極数で制限され
る。最近のEL表示装置の大表示容量化に伴い走
査側電極数が多くなつたことで、フレーム周波数
の低下が避けられない状況となつている。
薄膜EL表示装置の基本的な構造を第２図に示
す。図において、４は薄膜EL表示装置の発光層
となるZnS層で、発光中心を形成する活性物質と
してMn等を添加してある。３および５はSi3N4，
SiO2，Al2O3等の誘電体層、２は表示側に設けた
I.T.O.（Insium Tin Oxide）等の透明電極、６は
Al等の背面電極である。さらに、１はガラス基
板である。
す。図において、４は薄膜EL表示装置の発光層
となるZnS層で、発光中心を形成する活性物質と
してMn等を添加してある。３および５はSi3N4，
SiO2，Al2O3等の誘電体層、２は表示側に設けた
I.T.O.（Insium Tin Oxide）等の透明電極、６は
Al等の背面電極である。さらに、１はガラス基
板である。
この様な構造を有する薄膜EL表示装置に適当
な交流パルス電圧７を印加するとEL発光を行な
うが、第３図に示すように１サイクル当り２回の
断続的な発光が得られる（：周波数）。たとえ
ば、60Hz交流パルスに対しては120Hzの発光が得
られる。この２回の発光は、素子構造が発光層に
対して完全対称でない等の理由により、それぞれ
の発光量が異なつており、最大数十％の差が生じ
る。
な交流パルス電圧７を印加するとEL発光を行な
うが、第３図に示すように１サイクル当り２回の
断続的な発光が得られる（：周波数）。たとえ
ば、60Hz交流パルスに対しては120Hzの発光が得
られる。この２回の発光は、素子構造が発光層に
対して完全対称でない等の理由により、それぞれ
の発光量が異なつており、最大数十％の差が生じ
る。
人間の視覚は、断続的な発光体に対し、その周
波数が特定の値より低いとフリツカーとして感じ
る。この限界は、個人差、発光波形により異なる
が、40〜50Hzと言われる。薄膜EL表示装置の場
合、印加交流パルスが30Hzであつても発光パルス
は60Hzになるので、通常フリツカーは感じないは
ずであるが、１サイクル２回の発光量が全く同等
でないため、人間の視覚には30Hzのフリツカーを
感じる事になる。これは薄膜EL表示装置の表示
品質を著しく損なうものである。
波数が特定の値より低いとフリツカーとして感じ
る。この限界は、個人差、発光波形により異なる
が、40〜50Hzと言われる。薄膜EL表示装置の場
合、印加交流パルスが30Hzであつても発光パルス
は60Hzになるので、通常フリツカーは感じないは
ずであるが、１サイクル２回の発光量が全く同等
でないため、人間の視覚には30Hzのフリツカーを
感じる事になる。これは薄膜EL表示装置の表示
品質を著しく損なうものである。
＜発明の目的＞
本発明はこのような問題に関して有効な手段を
与えるもので、発光量に差のある２種類の発光パ
ルスを、近接する電極間で、ほぼ同時（1/60＝
16.7msec以内）に発光させることにより、視覚
に対しては異種発光パルスの平均発光量を感じさ
せるようにして、フリツカーを感じなくする方法
を提供するものである。
与えるもので、発光量に差のある２種類の発光パ
ルスを、近接する電極間で、ほぼ同時（1/60＝
16.7msec以内）に発光させることにより、視覚
に対しては異種発光パルスの平均発光量を感じさ
せるようにして、フリツカーを感じなくする方法
を提供するものである。
＜発明の構成＞
本発明の薄膜EL表示装置の駆動方法は、薄膜
EL発光層を挟んで対向する２電極の複数組を設
けた薄膜EL表示装置を線順次駆動するにあたつ
て、対向する電極の交点に形成される絵素に印加
する交流パルスの極性を、隣り合うラインの絵素
或いは数本のラインを隔てた近傍の絵素間で、互
いに逆極性となるように印加することにより、複
数個の絵素における発光の重なりによつて、発光
強度の均一化を行うことができるものである。
EL発光層を挟んで対向する２電極の複数組を設
けた薄膜EL表示装置を線順次駆動するにあたつ
て、対向する電極の交点に形成される絵素に印加
する交流パルスの極性を、隣り合うラインの絵素
或いは数本のラインを隔てた近傍の絵素間で、互
いに逆極性となるように印加することにより、複
数個の絵素における発光の重なりによつて、発光
強度の均一化を行うことができるものである。
＜発明の概要＞
第４図は薄膜EL表示装置の電極構成を示す図
である。発光層、絶縁層から成る三層を挾むよう
に、それぞれ平行電極群X0，X1…Xm（Ｘ電極）
及びY0，Y1…Yn（Ｙ電極）が設けてある。この
Ｘ電極、Ｙ電極はEL層を挾んで互いに直交する
ように配置されていて、各電極の交点が１発光点
（絵素）を構成している。
である。発光層、絶縁層から成る三層を挾むよう
に、それぞれ平行電極群X0，X1…Xm（Ｘ電極）
及びY0，Y1…Yn（Ｙ電極）が設けてある。この
Ｘ電極、Ｙ電極はEL層を挾んで互いに直交する
ように配置されていて、各電極の交点が１発光点
（絵素）を構成している。
第５図は、同図に示すパルス電圧を、それぞれ
Ｘ電極、Ｙ電極に印加した場合に、絵素にかかる
電圧パルス波形（印加波形）と発光波形を示すタ
イムチヤートである。図の様に、Ｘ電極から見た
Ｙ電極の極性が正と負で、発光パルスの発光量が
異なつている。それぞれの発光量をＢ＋，Ｂ−と
すると、発光量の差の比γは、 γ＝２×｜Ｂ＋−Ｂ−／Ｂ＋＋Ｂ−｜＝０〜0.3
程度 になる。
Ｘ電極、Ｙ電極に印加した場合に、絵素にかかる
電圧パルス波形（印加波形）と発光波形を示すタ
イムチヤートである。図の様に、Ｘ電極から見た
Ｙ電極の極性が正と負で、発光パルスの発光量が
異なつている。それぞれの発光量をＢ＋，Ｂ−と
すると、発光量の差の比γは、 γ＝２×｜Ｂ＋−Ｂ−／Ｂ＋＋Ｂ−｜＝０〜0.3
程度 になる。
この状態でも交流周波数が高い場合、たとえば
印加電圧パルスが60Hz以上では全くフリツカーを
感じないが、低い周波数たとえば30Hzの電圧パル
スに対しては、発光量の差が５％以上になると、
ほとんどの人がフリツカーを感じる。
印加電圧パルスが60Hz以上では全くフリツカーを
感じないが、低い周波数たとえば30Hzの電圧パル
スに対しては、発光量の差が５％以上になると、
ほとんどの人がフリツカーを感じる。
本発明はこの様な場合にフリツカーを感じない
様にするもので、第６図及び第１図に駆動方法を
示す。
様にするもので、第６図及び第１図に駆動方法を
示す。
第１図は、隣り合つた電極Yj，Yj+1上の絵素
に印加される交流パルス電圧波形、および発光波
形を示すタイム・チヤートである。図に示す様
に、Yjライン上の絵素にかかるパルスは、Yj+1
ライン上の絵素にかかるパルスに対して逆極性に
なつており、かつ、それらのパルスの印加タイミ
ング時間差Δtが16.7msec以内になつていること
が特徴である。
に印加される交流パルス電圧波形、および発光波
形を示すタイム・チヤートである。図に示す様
に、Yjライン上の絵素にかかるパルスは、Yj+1
ライン上の絵素にかかるパルスに対して逆極性に
なつており、かつ、それらのパルスの印加タイミ
ング時間差Δtが16.7msec以内になつていること
が特徴である。
上記の方法で全面駆動したEL表示装置の発光
は、ある時刻ｔに電極Yj上の絵素から発せられ
た光Ｂ＋と、これよりΔt後のｔ＋Δtに電極Yj+1
上の絵素から発せられた光B-とが、視覚神経に
は同時に、ほぼ同じ場所から発せられた光〔Ｂ＝
１／２（B+＋B-）〕として知覚されることにより、
EL表示装置に発光の非対称性が存在しても知覚
的になくすることが可能となり、フリツカーが防
止できる。
は、ある時刻ｔに電極Yj上の絵素から発せられ
た光Ｂ＋と、これよりΔt後のｔ＋Δtに電極Yj+1
上の絵素から発せられた光B-とが、視覚神経に
は同時に、ほぼ同じ場所から発せられた光〔Ｂ＝
１／２（B+＋B-）〕として知覚されることにより、
EL表示装置に発光の非対称性が存在しても知覚
的になくすることが可能となり、フリツカーが防
止できる。
本発明が特に有効なのは、フレーム周波数が50
Hz以下の駆動に対し、EL表示装置の発光波形が、
印加電圧の極性により発光量が等しくない場合で
あるが、50Hz以上の駆動に対しても、表示品質を
向上させる効果は有る。
Hz以下の駆動に対し、EL表示装置の発光波形が、
印加電圧の極性により発光量が等しくない場合で
あるが、50Hz以上の駆動に対しても、表示品質を
向上させる効果は有る。
なお、以上に説明した方法に於ては、逆極性の
パルスを隣り合つた電極間に印加しているが、特
に高精細デイスプレイの場合等の電極の線間密度
の高いものにおいては２〜３ライン置きに逆極性
のパルスを印加するようにしても同様の効果は得
られる。
パルスを隣り合つた電極間に印加しているが、特
に高精細デイスプレイの場合等の電極の線間密度
の高いものにおいては２〜３ライン置きに逆極性
のパルスを印加するようにしても同様の効果は得
られる。
＜駆動回路構成例＞
以下、具体的駆動回路構成例を説明する。
第７図は、本発明に係る駆動回路構成例を示す
回路構成図である。
回路構成図である。
１０は薄膜EL表示装置を示し、この図のＸ方
向電極をデータ側電極とし、Ｙ方向電極を走査側
電極として電極のみを示している。２０，３０
は、Ｙ方向電極の奇数ラインと偶数ラインにそれ
ぞれ対応する走査側Ｎ−ch高耐圧MOS ICで、２
１，３１は各IC中のシフトレジスタ等の論理回
路である。４０，５０は同走査側Ｐ−ch高耐圧
MOS ICで、４１，５１は各IC中のシフトレジス
タ等の論理回路である。６０はデータ側Ｎ−ch
高耐圧MOS CIで、６１はIC中のシフトレジスタ
等の論理回路である。７０はデータ側のダイオー
ドアレイを示し、これはデータ側駆動線の分離及
びスイツチング素子の逆バイアス保護をする。８
０は予備充電駆動回路、９０は引き上げ充電駆動
回路、１００は書込み駆動回路である。また、１
１０は走査側Ｎ−ch高耐圧MOS IC２０及び３０
のソース電位切換え回路で、通常はアース電位に
保たれる。
向電極をデータ側電極とし、Ｙ方向電極を走査側
電極として電極のみを示している。２０，３０
は、Ｙ方向電極の奇数ラインと偶数ラインにそれ
ぞれ対応する走査側Ｎ−ch高耐圧MOS ICで、２
１，３１は各IC中のシフトレジスタ等の論理回
路である。４０，５０は同走査側Ｐ−ch高耐圧
MOS ICで、４１，５１は各IC中のシフトレジス
タ等の論理回路である。６０はデータ側Ｎ−ch
高耐圧MOS CIで、６１はIC中のシフトレジスタ
等の論理回路である。７０はデータ側のダイオー
ドアレイを示し、これはデータ側駆動線の分離及
びスイツチング素子の逆バイアス保護をする。８
０は予備充電駆動回路、９０は引き上げ充電駆動
回路、１００は書込み駆動回路である。また、１
１０は走査側Ｎ−ch高耐圧MOS IC２０及び３０
のソース電位切換え回路で、通常はアース電位に
保たれる。
第８図に各高耐圧MOSトランジスタ及び各駆
動回路、さらに電位切換え回路のオン・オフタイ
ミング、第９図に第７図中の絵素Ａ，Ｂに代表例
とする印加電圧波形及び発光波形を示す。
動回路、さらに電位切換え回路のオン・オフタイ
ミング、第９図に第７図中の絵素Ａ，Ｂに代表例
とする印加電圧波形及び発光波形を示す。
以下、第８図と第９図を参照して本案駆動装置
の動作を説明する。なお、ここでは、線順次駆動
で、絵素Ａを含むY1と絵素Ｂを含むY2の走査側
電極が選択されるものとする。また、後述のよう
に、１ライン毎に絵素に印加される電圧の極性を
反転して駆動されるが、奇数ライン上の絵素に正
の書込みパルスを印加するフイールドをＮ−Ｐフ
イールド、偶数ライン上の絵素に正の書込みパル
スを印加するフイールドをＰ−Ｎフイールドと呼
ぶ。
の動作を説明する。なお、ここでは、線順次駆動
で、絵素Ａを含むY1と絵素Ｂを含むY2の走査側
電極が選択されるものとする。また、後述のよう
に、１ライン毎に絵素に印加される電圧の極性を
反転して駆動されるが、奇数ライン上の絵素に正
の書込みパルスを印加するフイールドをＮ−Ｐフ
イールド、偶数ライン上の絵素に正の書込みパル
スを印加するフイールドをＰ−Ｎフイールドと呼
ぶ。
Ｎ−Ｐフイールド
(A) まず、絵素Ａを含む１ライン目（奇数ライ
ン）の駆動から説明する。
ン）の駆動から説明する。
第１段階T1：予備充電期間（奇数ライン）
まず、ソース電位切り換え回路１１０をアース
電位にして、走査側Ｎ−ch高耐圧MOS IC２０，
３０中のすべてのMOSトランジスタNT1〜NTi
をオン状態にする。同時に、予備充電駆動回路８
０（電圧1/2VM＝30V）をオン状態にし、デー
タ側ダイオードアレイ７０を介してパネル全面を
充電する。この時、データ側Ｎ−ch高耐圧MOS
IC６０内の全MOSトランジスタNt1〜Ntj及び走
査側Ｐ−ch高耐圧MOS IC４０，５０内の全
MOSトランジスタPT1〜PTiはすべてオフ状態
に保たれる。
電位にして、走査側Ｎ−ch高耐圧MOS IC２０，
３０中のすべてのMOSトランジスタNT1〜NTi
をオン状態にする。同時に、予備充電駆動回路８
０（電圧1/2VM＝30V）をオン状態にし、デー
タ側ダイオードアレイ７０を介してパネル全面を
充電する。この時、データ側Ｎ−ch高耐圧MOS
IC６０内の全MOSトランジスタNt1〜Ntj及び走
査側Ｐ−ch高耐圧MOS IC４０，５０内の全
MOSトランジスタPT1〜PTiはすべてオフ状態
に保たれる。
第２段階T2：放電／引上げ充電期間（奇数ライ
ン） 次に、走査側Ｎ−ch高耐圧MOS IC２０，３０
内の全MOSトランジスタNT1〜NTiをオフ状態
にして、かつデータ側Ｎ−ch高耐圧MOS IC６０
内の選択されたデータ側駆動電極（例えばX2）
に接続されたMOSトランジスタ（Nt2）のみオ
フ状態のままにし、他のデータ側駆動電極に接続
されたMOSトランジスタNt1，Nt3〜Ntjをオン
状態に切換える。また同時に、走査側Ｐ−ch高
耐圧MOS IC４０，５０内の全MOSトランジス
タPT1〜PTiをオン状態にする。データ側の非選
択電極（Xj〓２）の電荷は、オン状態のデータ
側Ｎ−ch高耐圧MOS IC６０内のMOSトランジ
スタNt1〜Ntj（Nt2をのぞく）と、走査側Ｐ−ch
高耐圧MOS IC４０，５０内の全MOSトランジ
スタPT1〜PTi及び書込み駆動回路１００内のダ
イオード１０１による接地ループ形成で放電す
る。
ン） 次に、走査側Ｎ−ch高耐圧MOS IC２０，３０
内の全MOSトランジスタNT1〜NTiをオフ状態
にして、かつデータ側Ｎ−ch高耐圧MOS IC６０
内の選択されたデータ側駆動電極（例えばX2）
に接続されたMOSトランジスタ（Nt2）のみオ
フ状態のままにし、他のデータ側駆動電極に接続
されたMOSトランジスタNt1，Nt3〜Ntjをオン
状態に切換える。また同時に、走査側Ｐ−ch高
耐圧MOS IC４０，５０内の全MOSトランジス
タPT1〜PTiをオン状態にする。データ側の非選
択電極（Xj〓２）の電荷は、オン状態のデータ
側Ｎ−ch高耐圧MOS IC６０内のMOSトランジ
スタNt1〜Ntj（Nt2をのぞく）と、走査側Ｐ−ch
高耐圧MOS IC４０，５０内の全MOSトランジ
スタPT1〜PTi及び書込み駆動回路１００内のダ
イオード１０１による接地ループ形成で放電す
る。
その後、引上げ充電駆動回路９０（電圧1/2
VM＝30V）をオン状態として、走査側電極をす
べて30Vの電位に引上げる。この時、走査側Ｎ−
ch高耐圧MOS IC２０，３０内の全MOSトラン
ジスタNT1〜NTiはオフ状態にしておく。この
結果、走査側電極（Ｙ）を中心に考えると、選択
されたデータ側電極（X2）は＋30V、非選択デ
ータ側電極（Xj≠２）は−30Vの状態にある。
VM＝30V）をオン状態として、走査側電極をす
べて30Vの電位に引上げる。この時、走査側Ｎ−
ch高耐圧MOS IC２０，３０内の全MOSトラン
ジスタNT1〜NTiはオフ状態にしておく。この
結果、走査側電極（Ｙ）を中心に考えると、選択
されたデータ側電極（X2）は＋30V、非選択デ
ータ側電極（Xj≠２）は−30Vの状態にある。
第３段階T3：書込み駆動期間（奇数ライン）
今、線順次駆動で選択された走査側電極はY1
であるので、走査側Ｎ−ch高耐圧MOS IC２０内
のY1に接続されたMOSトランジスタNT1のみを
オン状態に切り換え、また奇数ライン側のＰ−
ch高耐圧MOS IC４０内の全MOSトランジスタ
のPT1〜PTi-1をオフ状態にする。この時、対向
する偶数ライン側のＰ−ch高耐圧MOS IC５０内
の全MOSトランジスタTP2〜PTiはオン状態に
ある。そして同時に、書込み駆動回路１００（こ
こでは電圧VW＝190V）をオン状態にする事に
より、偶数ライン側Ｐ−ch高耐圧MOS IC５０内
の全MOSトランジスタPT2〜PTiを介してすべ
ての偶数番目走査側電極を190Vに引き上げる。
これによつて容量結合の性質から、データ側選択
電極はVW＋1/2VM＝220Vに引き上げられ、デ
ータ側非選択電極はVW−1/2VM＝160Vに引上
げられる。
であるので、走査側Ｎ−ch高耐圧MOS IC２０内
のY1に接続されたMOSトランジスタNT1のみを
オン状態に切り換え、また奇数ライン側のＰ−
ch高耐圧MOS IC４０内の全MOSトランジスタ
のPT1〜PTi-1をオフ状態にする。この時、対向
する偶数ライン側のＰ−ch高耐圧MOS IC５０内
の全MOSトランジスタTP2〜PTiはオン状態に
ある。そして同時に、書込み駆動回路１００（こ
こでは電圧VW＝190V）をオン状態にする事に
より、偶数ライン側Ｐ−ch高耐圧MOS IC５０内
の全MOSトランジスタPT2〜PTiを介してすべ
ての偶数番目走査側電極を190Vに引き上げる。
これによつて容量結合の性質から、データ側選択
電極はVW＋1/2VM＝220Vに引き上げられ、デ
ータ側非選択電極はVW−1/2VM＝160Vに引上
げられる。
(B) 次に絵素Ｂを含む２ライン目（偶数ライン）
の駆動を説明する。
の駆動を説明する。
第４段階T4：予備充電期間（偶数ライン）
この予備充電期間は、Ｎ−Ｐフイールド第１段
階と全く同様に行う。
階と全く同様に行う。
第５段階T5：放電／引上げ充電期間（偶数ライ
ン） 次に、走査側Ｎ−ch高耐圧MOS IC２０，３０
内の全MOSトランジスタNT1〜NTiをオフ状態
にして、かつデータ側Ｎ−ch高耐圧MOS IC６０
内では、選択されたデータ側駆動電極に接続され
たMOSトランジスタ（例えばNt2）のみオン状
態にし、他のデータ側駆動電極に接続された
MOSトランジスタNt1〜Ntj（Nt2を除く）をオフ
状態にする。また同時に、走査側Ｐ−ch高耐圧
MOS IC４０，５０内の全MOSトランジスタ
PT1〜PTiをオン状態にする。データ側の選択電
極の電荷は、オン状態のデータ側Ｎ−ch高耐圧
MOS IC６０内のMOSトランジスタNt2と走査側
Ｐ−ch高耐圧MOS IC４０，５０内の全MOSト
ランジスタPT1〜PTi及び書込み駆動回路１００
内のダイオード１０１による接地ループ形成で放
電する。
ン） 次に、走査側Ｎ−ch高耐圧MOS IC２０，３０
内の全MOSトランジスタNT1〜NTiをオフ状態
にして、かつデータ側Ｎ−ch高耐圧MOS IC６０
内では、選択されたデータ側駆動電極に接続され
たMOSトランジスタ（例えばNt2）のみオン状
態にし、他のデータ側駆動電極に接続された
MOSトランジスタNt1〜Ntj（Nt2を除く）をオフ
状態にする。また同時に、走査側Ｐ−ch高耐圧
MOS IC４０，５０内の全MOSトランジスタ
PT1〜PTiをオン状態にする。データ側の選択電
極の電荷は、オン状態のデータ側Ｎ−ch高耐圧
MOS IC６０内のMOSトランジスタNt2と走査側
Ｐ−ch高耐圧MOS IC４０，５０内の全MOSト
ランジスタPT1〜PTi及び書込み駆動回路１００
内のダイオード１０１による接地ループ形成で放
電する。
そして次に、引上げ充電駆動回路９０をオン状
態にして、走査側電極（Ｙ）をすべて1/2VM＝
30Vの電位に引上げる。この時、走査側Ｎ−ch高
電圧MOS IC２０，３０内の全MOSトランジス
タNT1〜NTiはオフ状態にしておく。この結果、
走査側電極（Ｙ）を中心に考えると、選択された
データ側電極（X2）は−30V、非選択電極（Xj
≠２）は＋30Vとなる。
態にして、走査側電極（Ｙ）をすべて1/2VM＝
30Vの電位に引上げる。この時、走査側Ｎ−ch高
電圧MOS IC２０，３０内の全MOSトランジス
タNT1〜NTiはオフ状態にしておく。この結果、
走査側電極（Ｙ）を中心に考えると、選択された
データ側電極（X2）は−30V、非選択電極（Xj
≠２）は＋30Vとなる。
第６段階T6：書込み駆動期間（偶数ライン）
選択された走査側電極がY2であるとすると、
走査側Ｐ−ch高耐圧IC５０内のY2に接続された
MOSトランジスタPT2のみをオン状態のままと
して、他をオフ状態に切換える。また、偶数ライ
ン側の走査側Ｎ−ch高耐圧MOS IC３０内の全
MOSトランジスタNT2〜NTiをオフ状態に保ち、
対向する奇数ライン側の走査Ｎ−ch高耐圧MOS
IC２０内の全MOSトランジスタNT1〜NTi-1を
オン状態に切換える。そして、書込み駆動回路１
００（電圧VW＝190Vと1/2VM＝30Vの和）を
オン状態にして、オン状態のMOSトランジスタ
PT2を介して走査側電極Y2に220Vの電圧を供給
する。一方、この時ソース電位切換え回路１１０
は1/2VM＝30Vの電圧に切換えられ、奇数ライ
ン側のＮ−ch高耐圧MOS IC２０内のソース電位
を30Vとして、奇数側の走査側電極を＋30Vに引
下げる。これによつて、容量結合の性質から選択
されたデータ側駆動電極X2は−220Vに引下げら
れ、非選択のデータ側電極Xj≠２は−160Vに引
下げられる。
走査側Ｐ−ch高耐圧IC５０内のY2に接続された
MOSトランジスタPT2のみをオン状態のままと
して、他をオフ状態に切換える。また、偶数ライ
ン側の走査側Ｎ−ch高耐圧MOS IC３０内の全
MOSトランジスタNT2〜NTiをオフ状態に保ち、
対向する奇数ライン側の走査Ｎ−ch高耐圧MOS
IC２０内の全MOSトランジスタNT1〜NTi-1を
オン状態に切換える。そして、書込み駆動回路１
００（電圧VW＝190Vと1/2VM＝30Vの和）を
オン状態にして、オン状態のMOSトランジスタ
PT2を介して走査側電極Y2に220Vの電圧を供給
する。一方、この時ソース電位切換え回路１１０
は1/2VM＝30Vの電圧に切換えられ、奇数ライ
ン側のＮ−ch高耐圧MOS IC２０内のソース電位
を30Vとして、奇数側の走査側電極を＋30Vに引
下げる。これによつて、容量結合の性質から選択
されたデータ側駆動電極X2は−220Vに引下げら
れ、非選択のデータ側電極Xj≠２は−160Vに引
下げられる。
以上の第１段階T1から第３段階T3迄を奇数ラ
インに、第４段階T4から第６段階T6迄を偶数ラ
インに順次行なう事により、Ｎ−ｐフイールドの
駆動を完了する。
インに、第４段階T4から第６段階T6迄を偶数ラ
インに順次行なう事により、Ｎ−ｐフイールドの
駆動を完了する。
Ｐ−Ｎフイールド
(A) 次にＰ−Ｎフイールドの駆動を、絵素Ａを含
む１ライン目（奇数ライン）の駆動から行う。
む１ライン目（奇数ライン）の駆動から行う。
第１段階T1′：予備充電期間（奇数ライン）
この予備充電期間は、Ｎ−Ｐフイールド第１段
階と全く同様に行う。
階と全く同様に行う。
第２段階T2′：放電／引上げ充電期間（奇数ライ
ン） この放電／引上げ充電期間は、Ｎ−Ｐフイール
ド第５段階と全く同様に行う。
ン） この放電／引上げ充電期間は、Ｎ−Ｐフイール
ド第５段階と全く同様に行う。
第３段階T3′：書込み駆動期間（奇数ライン）
選択された走査側電極がY1であるとすると、
走査側Ｐ−ch高耐圧MOS IC４０内のY1に接続
されたMOSトランジスタPT1のみをオン状態の
ままとして、他をオフ状態に切換える。また奇数
ライン側の走査側Ｎ−ch高耐圧MOS IC２０内の
全MOSトランジスタNT1〜NTi-1をオフ状態に
保ち、対向する偶数ライン側の走査側Ｎ−ch高
耐圧MOS IC３０内の全MOSトランジスタNT2
〜NTiをオン状態に切換える。そして書込み駆
動回路１００（電圧VW＝190Vと1/2VM＝30V
の和）をオン状態にして、オン状態のMOSトラ
ンジスタPT1を介して走査側電極Y1に220Vの電
圧を供給する。一方、この時ソース電位切換え回
路１１０は1/2VM＝30Vの電圧に切換えられ、
偶数ライン側のＮ−ch高耐圧MOS IC３０内のソ
ース電位を30Vとして、偶数側の走査側電極を＋
30Vに引下げる。これによつて、容量結合の性質
から選択されたデータ側駆動電極X2は−220Vに
引下げられ、非選択のデータ電極Xj≠２は−
160Vに引下げられる。
走査側Ｐ−ch高耐圧MOS IC４０内のY1に接続
されたMOSトランジスタPT1のみをオン状態の
ままとして、他をオフ状態に切換える。また奇数
ライン側の走査側Ｎ−ch高耐圧MOS IC２０内の
全MOSトランジスタNT1〜NTi-1をオフ状態に
保ち、対向する偶数ライン側の走査側Ｎ−ch高
耐圧MOS IC３０内の全MOSトランジスタNT2
〜NTiをオン状態に切換える。そして書込み駆
動回路１００（電圧VW＝190Vと1/2VM＝30V
の和）をオン状態にして、オン状態のMOSトラ
ンジスタPT1を介して走査側電極Y1に220Vの電
圧を供給する。一方、この時ソース電位切換え回
路１１０は1/2VM＝30Vの電圧に切換えられ、
偶数ライン側のＮ−ch高耐圧MOS IC３０内のソ
ース電位を30Vとして、偶数側の走査側電極を＋
30Vに引下げる。これによつて、容量結合の性質
から選択されたデータ側駆動電極X2は−220Vに
引下げられ、非選択のデータ電極Xj≠２は−
160Vに引下げられる。
(B) 次に、絵素Ｂを含む２ライン目（偶数ライ
ン）の駆動を説明する。
ン）の駆動を説明する。
第４段階T4′：予備充電期間（偶数ライン）
この予備充電期間は、Ｎ−Ｐフイールド第１段
階と全く同様に行う。
階と全く同様に行う。
第５段階T5′：放電／引上げ充電期間（偶数ライ
ン） この放電／引上げ充電期間は、Ｎ−Ｐフイール
ド第２段階と全く同様に行う。
ン） この放電／引上げ充電期間は、Ｎ−Ｐフイール
ド第２段階と全く同様に行う。
第６段階T6′：書込み駆動期間（偶数ライン）
今、線順次駆動で選択された走査側電極はY2
であるので、走査側Ｎ−ch高耐圧MOS IC３０内
のY2に接続されたMOSトランジスタNT2のみを
オン状態に切り換え、また偶数ライン側のＰ−
ch高耐圧MOS IC５０内の全MOSトランジスタ
PT2〜PTiをオフ状態にする。この時、対向する
偶数ライン側のＰ−ch高耐圧MOS IC４０内の全
MOSトランジスタPT1〜PTi-1はオン状態にあ
る。そして同時に、書込み駆動回路１００（ここ
では電圧VW＝190V）をオン状態にすることに
より、奇数ライン側Ｐ−ch高耐圧MOS IC４０内
の全MOSトランジスタPT1〜PTi−１を介して
すべての奇数番目走査側電極を190Vに引上げる。
これによつて、容量結合の性質から、データ側選
択駆動電極はVW＋1/2VM＝220Vに引き上げら
れ、データ側非選択電極はVW−1/2VM＝160V
に引き上げられる。
であるので、走査側Ｎ−ch高耐圧MOS IC３０内
のY2に接続されたMOSトランジスタNT2のみを
オン状態に切り換え、また偶数ライン側のＰ−
ch高耐圧MOS IC５０内の全MOSトランジスタ
PT2〜PTiをオフ状態にする。この時、対向する
偶数ライン側のＰ−ch高耐圧MOS IC４０内の全
MOSトランジスタPT1〜PTi-1はオン状態にあ
る。そして同時に、書込み駆動回路１００（ここ
では電圧VW＝190V）をオン状態にすることに
より、奇数ライン側Ｐ−ch高耐圧MOS IC４０内
の全MOSトランジスタPT1〜PTi−１を介して
すべての奇数番目走査側電極を190Vに引上げる。
これによつて、容量結合の性質から、データ側選
択駆動電極はVW＋1/2VM＝220Vに引き上げら
れ、データ側非選択電極はVW−1/2VM＝160V
に引き上げられる。
以上の第１段階T1′から第３段階T3′迄を奇数
ラインに、第４段階T4′から第６段階T6′迄を偶
数ラインに順次行なう事により、Ｐ−Ｎフイール
ドの駆動を完了する。
ラインに、第４段階T4′から第６段階T6′迄を偶
数ラインに順次行なう事により、Ｐ−Ｎフイール
ドの駆動を完了する。
以上、説明したＮ−ＰフイールドとＰ−Ｎフイ
ールドの駆動を交互に繰り返す事により、第９図
のタイムチヤートに明らかなように、選択交点絵
素には、Ｎ−ＰフイールドとＰ−Ｎフイールドと
で極性の反転した、発光に充分な書込み電圧VW
＋1/2VM（＝220V）加わる。つまり、Ｎ−Ｐフ
イールドとＰ−Ｎフイールドの２フイールドによ
つて、薄膜EL表示装置に必要とされる交流サイ
クルを閉じる。非選択絵素にはVW−1/2VM（＝
160V）が加わるが、これは発光しきい値以下で
ある。
ールドの駆動を交互に繰り返す事により、第９図
のタイムチヤートに明らかなように、選択交点絵
素には、Ｎ−ＰフイールドとＰ−Ｎフイールドと
で極性の反転した、発光に充分な書込み電圧VW
＋1/2VM（＝220V）加わる。つまり、Ｎ−Ｐフ
イールドとＰ−Ｎフイールドの２フイールドによ
つて、薄膜EL表示装置に必要とされる交流サイ
クルを閉じる。非選択絵素にはVW−1/2VM（＝
160V）が加わるが、これは発光しきい値以下で
ある。
さらに、１ライン毎に書込み電圧の正、負を反
転させて印加することにより、フイールド毎の発
光強度の差をなくすことができ（第９図に示す、
絵素Ａの発光波形に於けるANとAP、及び絵素Ｂ
の発光波形に於けるBPとBNは、それぞれ発光量
に差があるが、絵素Ａ及びＢ発光積分波形に於け
る（AN＋BP）と（AP＋BN）とは等しい発光量と
なる）、１フイールド毎に正、負の書込み電圧を
印加した場合に起こる１フイールド毎の発光強度
の差が原因となるフリツカを低減乃至防止できる
ものである。この時、１ライン毎に発光強度差は
存在するが、視覚的には、平均化されてフリツカ
を感じない。
転させて印加することにより、フイールド毎の発
光強度の差をなくすことができ（第９図に示す、
絵素Ａの発光波形に於けるANとAP、及び絵素Ｂ
の発光波形に於けるBPとBNは、それぞれ発光量
に差があるが、絵素Ａ及びＢ発光積分波形に於け
る（AN＋BP）と（AP＋BN）とは等しい発光量と
なる）、１フイールド毎に正、負の書込み電圧を
印加した場合に起こる１フイールド毎の発光強度
の差が原因となるフリツカを低減乃至防止できる
ものである。この時、１ライン毎に発光強度差は
存在するが、視覚的には、平均化されてフリツカ
を感じない。
以上のように、走査側電極の駆動回路として、
Ｎ−ch高耐圧MOSドライバーとＰ−ch高耐圧
MOSドライバーを備えたフイールド反転駆動に
おいて、１ライン毎に絵素に加わる書込み波形の
極性を変える事により、パネルの印加電圧極性に
よる発光強度のバラツキが平均化される事によ
り、フリツカを低減でき、表示品質上で良好な結
果を与える有用な駆動装置が提供できる。
Ｎ−ch高耐圧MOSドライバーとＰ−ch高耐圧
MOSドライバーを備えたフイールド反転駆動に
おいて、１ライン毎に絵素に加わる書込み波形の
極性を変える事により、パネルの印加電圧極性に
よる発光強度のバラツキが平均化される事によ
り、フリツカを低減でき、表示品質上で良好な結
果を与える有用な駆動装置が提供できる。
また、複数ライン毎に絵素に加わる書込み波形
の極性を変える事により発光強度のバラツキを平
均化し、フリツカを低減する場合においても本発
明の要旨を損うものではない。
の極性を変える事により発光強度のバラツキを平
均化し、フリツカを低減する場合においても本発
明の要旨を損うものではない。
以上の如く、本発明は、ELパネルを線順次駆
動する場合、交互に印加電圧の極性を反転させ、
発光の重なりによつて発光強度の極性による差を
均一化し、フリツカを低減する事を要旨とするも
のである。
動する場合、交互に印加電圧の極性を反転させ、
発光の重なりによつて発光強度の極性による差を
均一化し、フリツカを低減する事を要旨とするも
のである。
＜発明の効果＞
以上詳細に説明したように、本発明によれば、
フリツカーを防止でき、表示品質を著しく向上さ
せることができる、きわめて有用な薄膜EL表示
装置駆動方法を提供することができるものであ
る。
フリツカーを防止でき、表示品質を著しく向上さ
せることができる、きわめて有用な薄膜EL表示
装置駆動方法を提供することができるものであ
る。
第１図はタイムチヤート、第２図は断面図、第
３図はタイムチヤート、第４図は電極構成図、第
５図はタイムチヤート、第６図は電極構成図、第
７図は回路構成図、第８図及び第９図はタイムチ
ヤートである。 符号の説明、１……ガラス基板、２……透明電
極、３，５……誘電体層、４……発光層、６……
背面電極、７……交流パルス電圧、１０……薄膜
EL表示装置、２０，３０……走査側Ｎ−ch高耐
圧MOS IC、４０，５０……走査側Ｐ−ch高耐圧
MOS IC、６０……データ側Ｎ−ch高耐圧MOS
IC、７０……ダイオードアレイ、８０……予備
充電駆動回路、９０……引上げ充電駆動回路、１
００……書込み駆動回路、１１０……ソース電位
切換え回路。
３図はタイムチヤート、第４図は電極構成図、第
５図はタイムチヤート、第６図は電極構成図、第
７図は回路構成図、第８図及び第９図はタイムチ
ヤートである。 符号の説明、１……ガラス基板、２……透明電
極、３，５……誘電体層、４……発光層、６……
背面電極、７……交流パルス電圧、１０……薄膜
EL表示装置、２０，３０……走査側Ｎ−ch高耐
圧MOS IC、４０，５０……走査側Ｐ−ch高耐圧
MOS IC、６０……データ側Ｎ−ch高耐圧MOS
IC、７０……ダイオードアレイ、８０……予備
充電駆動回路、９０……引上げ充電駆動回路、１
００……書込み駆動回路、１１０……ソース電位
切換え回路。
Claims (1)
- １ 薄膜EL発光層を挟んで対向する２電極の複
数組を設けた薄膜EL表示装置を線順次駆動する
にあたつて、対向する電極の交点に形成される絵
素に印加する交流パルスの極性を、隣り合うライ
ンの絵素或いは数本のラインを隔てた近傍の絵素
間で、互いに逆極性となるように印加することを
特徴とする薄膜EL表示装置の駆動方法。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59105375A JPS60247693A (ja) | 1984-05-23 | 1984-05-23 | 薄膜ｅｌ表示装置の駆動方法 |
| DE19853518596 DE3518596A1 (de) | 1984-05-23 | 1985-05-23 | Verfahren zur ansteuerung einer duennfilm-elektrolumineszenz-anzeigeeinrichtung |
| GB08513058A GB2161011B (en) | 1984-05-23 | 1985-05-23 | El display arrangements |
| US07/229,751 US4935671A (en) | 1984-05-23 | 1988-08-08 | Thin-film EL display panel drive |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59105375A JPS60247693A (ja) | 1984-05-23 | 1984-05-23 | 薄膜ｅｌ表示装置の駆動方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS60247693A JPS60247693A (ja) | 1985-12-07 |
| JPH0572589B2 true JPH0572589B2 (ja) | 1993-10-12 |
Family
ID=14405940
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59105375A Granted JPS60247693A (ja) | 1984-05-23 | 1984-05-23 | 薄膜ｅｌ表示装置の駆動方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US4935671A (ja) |
| JP (1) | JPS60247693A (ja) |
| DE (1) | DE3518596A1 (ja) |
| GB (1) | GB2161011B (ja) |
Families Citing this family (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6183596A (ja) * | 1984-09-28 | 1986-04-28 | シャープ株式会社 | 薄膜ｅｌ表示装置の駆動方法 |
| JPH0634151B2 (ja) * | 1985-06-10 | 1994-05-02 | シャープ株式会社 | 薄膜ｅｌ表示装置の駆動回路 |
| US4982183A (en) * | 1988-03-10 | 1991-01-01 | Planar Systems, Inc. | Alternate polarity symmetric drive for scanning electrodes in a split-screen AC TFEL display device |
| JPH0239093A (ja) * | 1988-07-28 | 1990-02-08 | Sharp Corp | 薄膜ｅｌ表示装置の駆動回路 |
| JPH0748143B2 (ja) * | 1988-12-28 | 1995-05-24 | シャープ株式会社 | 表示装置の駆動方法 |
| JP2682886B2 (ja) * | 1990-04-25 | 1997-11-26 | シャープ株式会社 | 表示装置の駆動方法 |
| US5432015A (en) * | 1992-05-08 | 1995-07-11 | Westaim Technologies, Inc. | Electroluminescent laminate with thick film dielectric |
| JPH09245969A (ja) * | 1996-03-01 | 1997-09-19 | Matsushita Electric Ind Co Ltd | 分散型エレクトロ・ルミネセンス素子およびそれを用いた照光式スイッチユニット |
| US6396218B1 (en) * | 2000-10-03 | 2002-05-28 | Xerox Corporation | Multisegment electroluminescent source for a scanner |
| US6661180B2 (en) * | 2001-03-22 | 2003-12-09 | Semiconductor Energy Laboratory Co., Ltd. | Light emitting device, driving method for the same and electronic apparatus |
| JP4659292B2 (ja) * | 2001-08-03 | 2011-03-30 | パイオニア株式会社 | 容量性発光素子表示パネルの駆動装置 |
| TWI413052B (zh) * | 2009-10-02 | 2013-10-21 | Innolux Corp | 畫素陣列與其驅動方法及採用該畫素陣列之顯示面板 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3885196A (en) * | 1972-11-30 | 1975-05-20 | Us Army | Pocketable direct current electroluminescent display device addressed by MOS or MNOS circuitry |
| US4032818A (en) * | 1975-11-10 | 1977-06-28 | Burroughs Corporation | Uniform current level control for display panels |
| US4338598A (en) * | 1980-01-07 | 1982-07-06 | Sharp Kabushiki Kaisha | Thin-film EL image display panel with power saving features |
| US4367468A (en) * | 1980-12-22 | 1983-01-04 | Ncr Corporation | D.C. Input shift panel driver circuits-biased inputs |
| US4485379A (en) * | 1981-02-17 | 1984-11-27 | Sharp Kabushiki Kaisha | Circuit and method for driving a thin-film EL panel |
-
1984
- 1984-05-23 JP JP59105375A patent/JPS60247693A/ja active Granted
-
1985
- 1985-05-23 GB GB08513058A patent/GB2161011B/en not_active Expired
- 1985-05-23 DE DE19853518596 patent/DE3518596A1/de active Granted
-
1988
- 1988-08-08 US US07/229,751 patent/US4935671A/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| GB8513058D0 (en) | 1985-06-26 |
| GB2161011B (en) | 1987-10-14 |
| JPS60247693A (ja) | 1985-12-07 |
| US4935671A (en) | 1990-06-19 |
| DE3518596A1 (de) | 1985-11-28 |
| GB2161011A (en) | 1986-01-02 |
| DE3518596C2 (ja) | 1987-07-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4401090B2 (ja) | 表示装置およびその駆動方法 | |
| JPH0546952B2 (ja) | ||
| KR100561946B1 (ko) | 액정표시장치 및 그 구동방법 | |
| JPH0748137B2 (ja) | 薄膜ｅｌ表示装置の駆動方法 | |
| JPH0634151B2 (ja) | 薄膜ｅｌ表示装置の駆動回路 | |
| JPH0634152B2 (ja) | 薄膜ｅｌ表示装置の駆動回路 | |
| JPH07109798B2 (ja) | 薄膜ｅｌ表示装置の駆動回路 | |
| JPH0572589B2 (ja) | ||
| JPH11231835A (ja) | 表示装置 | |
| TW201117167A (en) | Liquid crystal display device | |
| JP2682886B2 (ja) | 表示装置の駆動方法 | |
| US10896650B2 (en) | Video signal line drive circuit, display device including same, and drive method for video signal line | |
| CN100405440C (zh) | 显示装置 | |
| JPH0528387B2 (ja) | ||
| JP2693238B2 (ja) | 表示装置の駆動方法 | |
| JPH01117296A (ja) | 薄膜ｅｌパネルのエージング駆動方法 | |
| JP2728582B2 (ja) | Ｅｌ表示装置の駆動方法 | |
| JPH03182793A (ja) | 表示装置の駆動方法 | |
| JPH1039835A (ja) | Ｅｌ表示装置 | |
| JPH0748138B2 (ja) | エレクトロルミネッセンス表示装置の駆動方式 | |
| JP2533945B2 (ja) | 薄膜ｅｌ表示装置の駆動方法 | |
| JPS60216389A (ja) | 薄膜ｅｌ表示装置の駆動装置 | |
| JPH0748136B2 (ja) | 表示駆動方法 | |
| JP2820944B2 (ja) | 表示装置の駆動方法および装置 | |
| JPH01227191A (ja) | 表示駆動方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |