JPS6183596A - 薄膜ｅｌ表示装置の駆動方法 - Google Patents
薄膜ｅｌ表示装置の駆動方法Info
- Publication number
- JPS6183596A JPS6183596A JP59205428A JP20542884A JPS6183596A JP S6183596 A JPS6183596 A JP S6183596A JP 59205428 A JP59205428 A JP 59205428A JP 20542884 A JP20542884 A JP 20542884A JP S6183596 A JPS6183596 A JP S6183596A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- drive
- line
- circuit
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
- G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
- G09G2310/0264—Details of driving circuits
- G09G2310/0267—Details of drivers for scan electrodes, other than drivers for liquid crystal, plasma or OLED displays
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
- G09G2310/0264—Details of driving circuits
- G09G2310/0275—Details of drivers for data electrodes, other than drivers for liquid crystal, plasma or OLED displays, not related to handling digital grey scale data or to communication of data to the pixels by means of a current
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Control Of El Displays (AREA)
- Electroluminescent Light Sources (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
く技術分野〉
本発明は、薄膜ＥＬ表示装置の駆動回路に関する０
薄膜ＥＬ表示装置の基本的な構造を第２図に示す。図に
おいて、４は薄膜ＥＬ表示装装設発光層となるＺｎＳ層
で、発光中心を形成する活性物質としてＭｎ等を添加し
である。３および５はＳ １３Ｎ４１ Ｓ ＋０２．
Ａ／＝２０３等の誘電体層、２は表示側に設けた１、
Ｔ、 Ｏ，（Ｉｎｓｉｕｍ Ｔｉｎ ０ｘｉｄｅ ）等
の透明電り、６はＡＡ等の背面電極である。さらに、１
はガラス基板である。
おいて、４は薄膜ＥＬ表示装装設発光層となるＺｎＳ層
で、発光中心を形成する活性物質としてＭｎ等を添加し
である。３および５はＳ １３Ｎ４１ Ｓ ＋０２．
Ａ／＝２０３等の誘電体層、２は表示側に設けた１、
Ｔ、 Ｏ，（Ｉｎｓｉｕｍ Ｔｉｎ ０ｘｉｄｅ ）等
の透明電り、６はＡＡ等の背面電極である。さらに、１
はガラス基板である。
〈従来技術〉
まず、従来の駆動回路について説明する。
第３図は従来の駆動回路全示す回路構成図である。
１０は薄膜ＥＬ表示装置全示し、この図ではＸ方向電極
をデータ側電極とし、Ｙ方向電極を走査側電極として電
極のみを示している。２０．３０は、Ｙ方向電極の奇数
ラインと偶数ラインにそれぞれ対応する走査側Ｎ−ｃｈ
高耐圧ＭＯ５ＩＣで、２１．３１Ｈ各ＩＣ中のシフトレ
ジスタ等の論理回路である。４０．５０は同走査側Ｐ−
ｃｈ高耐圧ＭＯ５ＩＣで、４］、５］は各ＩＣ中のシフ
トレジスタ等の論理回路である。６０にデータ側Ｎ−ｃ
ｈ高耐圧ＭＯ５ＩＣで、６１ｉＩＣ中ノシフトレジスタ
等の論理回路である。７０はデータ側のダイオードアレ
イ全示し、これはデータ側、駆動線の分離及びスイッチ
ング素子の逆バイアス保護をする。８０は予備充電出動
回路１，９０は引き上げ充電駆動回路、＋０．０ｉは書
込み１駆動回路である。
をデータ側電極とし、Ｙ方向電極を走査側電極として電
極のみを示している。２０．３０は、Ｙ方向電極の奇数
ラインと偶数ラインにそれぞれ対応する走査側Ｎ−ｃｈ
高耐圧ＭＯ５ＩＣで、２１．３１Ｈ各ＩＣ中のシフトレ
ジスタ等の論理回路である。４０．５０は同走査側Ｐ−
ｃｈ高耐圧ＭＯ５ＩＣで、４］、５］は各ＩＣ中のシフ
トレジスタ等の論理回路である。６０にデータ側Ｎ−ｃ
ｈ高耐圧ＭＯ５ＩＣで、６１ｉＩＣ中ノシフトレジスタ
等の論理回路である。７０はデータ側のダイオードアレ
イ全示し、これはデータ側、駆動線の分離及びスイッチ
ング素子の逆バイアス保護をする。８０は予備充電出動
回路１，９０は引き上げ充電駆動回路、＋０．０ｉは書
込み１駆動回路である。
また、＋１０は走査側Ｎ−ｃｈ高耐圧ＭＯ５ＩＣ２０及
び３０のソース電位切換え回路で、通常はアース電位に
保たれる。
び３０のソース電位切換え回路で、通常はアース電位に
保たれる。
第４図に各高耐圧ＭＯ５）ランジスタ及び各駆動回路、
さらに電位切換え回路のオン・オフタイミング、第５図
に第３図中の絵素Ａ、Ｂ’（５代表例とする印加電圧波
形及び発光波形を示す。
さらに電位切換え回路のオン・オフタイミング、第５図
に第３図中の絵素Ａ、Ｂ’（５代表例とする印加電圧波
形及び発光波形を示す。
以下、第４図と第５図を参照して従来の駆動回路の動作
を説明する。なお、ここでは、線順次駆動で、絵素Ａｉ
含むＹｌと絵素Ｂを含むＹ２の走査側電極が選択される
ものとする。また、後述のように、１ライン毎に絵素に
印加される電圧の極性を反転して駆動されるが、奇数ラ
イン上の絵素ｔて正の書込みパルスを印加するフィール
ドｆ Ｎ −Ｐフィールド、偶数ライン上の絵素に正の
書込みパルスを印加するフィールド−１Ｐ−Ｎフィール
ドと呼ぶ。
を説明する。なお、ここでは、線順次駆動で、絵素Ａｉ
含むＹｌと絵素Ｂを含むＹ２の走査側電極が選択される
ものとする。また、後述のように、１ライン毎に絵素に
印加される電圧の極性を反転して駆動されるが、奇数ラ
イン上の絵素ｔて正の書込みパルスを印加するフィール
ドｆ Ｎ −Ｐフィールド、偶数ライン上の絵素に正の
書込みパルスを印加するフィールド−１Ｐ−Ｎフィール
ドと呼ぶ。
（Ａ） まず、絵素Ａを含むＩライン目（奇数ライン
）の駆動から説明する。
）の駆動から説明する。
第１段階Ｔ１ 二予備充電期間（奇数ライン）まず、ソ
ース電位切り換え回路１１０全ア一ス電位にして、走査
側Ｎ−ｃｈ高耐圧ＭＯ５ＩＣ２０，３０中のすべてのＭ
ＯＳトランジスタＮＴｌ−ＮＴ１全オン状態にする。同
時に、予備充電駆動回路８０（電圧１／２ＶＭ＝３０
Ｖ ）全オン状態にし、データ側ダイオードアレイ７０
を介してパネル全面を充電する。この時、データ側Ｎ−
ｃｈ高耐圧ＭＯ３ＩＣ６０内の全ＭＯＳトランジスタＮ
ｃｌ〜Ｎｔｊ及び走査側Ｐ−ｃｈ高耐圧ＭＯ５ＩＣ４０
，５０内の全ＭＯＳトランジスタＰＴ１〜ＰＴｉはすべ
てオフ状態に保たれる。
ース電位切り換え回路１１０全ア一ス電位にして、走査
側Ｎ−ｃｈ高耐圧ＭＯ５ＩＣ２０，３０中のすべてのＭ
ＯＳトランジスタＮＴｌ−ＮＴ１全オン状態にする。同
時に、予備充電駆動回路８０（電圧１／２ＶＭ＝３０
Ｖ ）全オン状態にし、データ側ダイオードアレイ７０
を介してパネル全面を充電する。この時、データ側Ｎ−
ｃｈ高耐圧ＭＯ３ＩＣ６０内の全ＭＯＳトランジスタＮ
ｃｌ〜Ｎｔｊ及び走査側Ｐ−ｃｈ高耐圧ＭＯ５ＩＣ４０
，５０内の全ＭＯＳトランジスタＰＴ１〜ＰＴｉはすべ
てオフ状態に保たれる。
第２段階Ｔ２ ：放電／引上げ充電期間（奇数ライン）
次に、走査側Ｎ−ｃｈ高耐圧ＭＯ５ＩＣ２０，３０内の
全ＭＯＳトランジスタＮＴ、〜ＮＴ１ｆオフ状態にして
、かつデータ側Ｎ’−（１１高耐圧ＭＯ５ＩＣ６０内の
選択されたデータ側、駆動電極（例えばＸ２ ）に接伏
されたＭＯ３ｈラントランジスタｚ ）のみオフ状態
のままにし、他のデータ側駆動電極に接続されたＭＯＳ
トランジスタＮｔ１．Ｎｔ３〜Ｎｔｊをオン状態に切換
える。また同時に、走査側Ｐ−ｃｈ高耐圧ＭＯ５ＩＣ４
０゜５０内の全ＭＯＳトランジスタＰＴ、〜ＰＴｉをオ
ン状態にする。データ側の非選択電Ｈｉ ＣＸｊ埃２）
の電荷は、オン状態のデータ側Ｎ−ｃｈ高耐圧ＭＯ３Ｉ
Ｃ６０内のＭＯＳ）ランジスタＮｔ＋−Ｎｔ Ｊ（Ｎｊ
２’ｅのぞく）と、走査側Ｐ−ｃｈ高耐圧ＭＯ５ＴＣ４
０，５’０内の全ＭＯＳトランジスタＰＴ１〜ＰＴｉ及
び書込み駆動回路＋００内のダイオード＋０１による接
地ループ形成で放電する。
全ＭＯＳトランジスタＮＴ、〜ＮＴ１ｆオフ状態にして
、かつデータ側Ｎ’−（１１高耐圧ＭＯ５ＩＣ６０内の
選択されたデータ側、駆動電極（例えばＸ２ ）に接伏
されたＭＯ３ｈラントランジスタｚ ）のみオフ状態
のままにし、他のデータ側駆動電極に接続されたＭＯＳ
トランジスタＮｔ１．Ｎｔ３〜Ｎｔｊをオン状態に切換
える。また同時に、走査側Ｐ−ｃｈ高耐圧ＭＯ５ＩＣ４
０゜５０内の全ＭＯＳトランジスタＰＴ、〜ＰＴｉをオ
ン状態にする。データ側の非選択電Ｈｉ ＣＸｊ埃２）
の電荷は、オン状態のデータ側Ｎ−ｃｈ高耐圧ＭＯ３Ｉ
Ｃ６０内のＭＯＳ）ランジスタＮｔ＋−Ｎｔ Ｊ（Ｎｊ
２’ｅのぞく）と、走査側Ｐ−ｃｈ高耐圧ＭＯ５ＴＣ４
０，５’０内の全ＭＯＳトランジスタＰＴ１〜ＰＴｉ及
び書込み駆動回路＋００内のダイオード＋０１による接
地ループ形成で放電する。
その後、引上げ充電駆動回路９０（電圧１／２ＶＭ＝３
０Ｖ）ｋオン状態として、走査側電極をすべて３０Ｖの
電位に引上げる。この時、走査側Ｎ−ｃｈ高耐圧ＭＯ５
ＩＣ２０，３０内の全ＭＯＳトランジスタＮＴ、〜Ｎ
Ｔ ｉｉ’Ｊオフ状態にしておく。この結果、走査側電
極（Ｙ）ｋ中心に考えると、選択されたデータ側電極（
Ｘ２）は＋ ３０ Ｖ、非選択データ側電極ＣＸｊ笑２
）は−５０Ｖの状態（／ｉ’ある。
０Ｖ）ｋオン状態として、走査側電極をすべて３０Ｖの
電位に引上げる。この時、走査側Ｎ−ｃｈ高耐圧ＭＯ５
ＩＣ２０，３０内の全ＭＯＳトランジスタＮＴ、〜Ｎ
Ｔ ｉｉ’Ｊオフ状態にしておく。この結果、走査側電
極（Ｙ）ｋ中心に考えると、選択されたデータ側電極（
Ｘ２）は＋ ３０ Ｖ、非選択データ側電極ＣＸｊ笑２
）は−５０Ｖの状態（／ｉ’ある。
第３段階Ｔ３ 書込み駆動期間（奇数ライン）今、線順
次駆動で選択された走査側電扱はＹ。
次駆動で選択された走査側電扱はＹ。
であるので、走査側Ｎ−ｃｈ高耐圧ＭＯ３ｒｃ２０内の
Ｙｌに接続されたＭＯＳ）ランジスタＮＴ。
Ｙｌに接続されたＭＯＳ）ランジスタＮＴ。
のみをオン状態に切り換え、また奇数ライン側のＰ−ｃ
ｈ高耐圧ＭＯ５Ｉ（：４Ｑ内の全ＭＯＳトランジスタＰ
Ｔ１〜ＰＴＨ４オフ状態Ｋｆる。この時、対向する偶数
ライン側のＰ−ｃｈ高耐圧ＭＯ５ＩＣ５０内の全ＭＯ３
）ランジスタＰＴ２〜ＰＴｉはオン状態にある。そして
同時に、書込み駆動回路１００（ここではＴ圧ＶＷ＝＋
９０Ｖ）をオン状態にする事により、偶数ライン側Ｐ−
ｃｈ高耐圧ＭＯ３ＩＣ５０内の全ＭＯＳトランジスタＰ
Ｔ２〜ＰＴｉｉ介してすべての偶数番目走査側電極を１
９０Ｖに引き上げる。これ）てよって容量結合の性質か
ら、データ側・」択電極に夕側非選択電極はＶＷ−ΣＶ
Ｍ＝ ＋ ６０ Ｖに引上げられる。
ｈ高耐圧ＭＯ５Ｉ（：４Ｑ内の全ＭＯＳトランジスタＰ
Ｔ１〜ＰＴＨ４オフ状態Ｋｆる。この時、対向する偶数
ライン側のＰ−ｃｈ高耐圧ＭＯ５ＩＣ５０内の全ＭＯ３
）ランジスタＰＴ２〜ＰＴｉはオン状態にある。そして
同時に、書込み駆動回路１００（ここではＴ圧ＶＷ＝＋
９０Ｖ）をオン状態にする事により、偶数ライン側Ｐ−
ｃｈ高耐圧ＭＯ３ＩＣ５０内の全ＭＯＳトランジスタＰ
Ｔ２〜ＰＴｉｉ介してすべての偶数番目走査側電極を１
９０Ｖに引き上げる。これ）てよって容量結合の性質か
ら、データ側・」択電極に夕側非選択電極はＶＷ−ΣＶ
Ｍ＝ ＋ ６０ Ｖに引上げられる。
（Ｂ） 次に絵素Ｂｉ含む２ライン目（偶数ライン）
の駆動を説明する。
の駆動を説明する。
第４段階Ｔ４：予備充電期間（偶数ライン）この予備充
電期間は、Ｎ−Ｐフィールド第１段階と全く同様に行う
。
電期間は、Ｎ−Ｐフィールド第１段階と全く同様に行う
。
第５段階Ｔ５ ・放電／引上げ充電期間（偶数ライン）
次に、走査側Ｎ−ｃｈ高耐圧ＭＯ５ＩＣ２ｏ。
３０内の全ＭＯ５）ランジスタＮＴ、〜ＮＴｉをオフ状
態にして、かつデータ側Ｎ（ｈ高耐圧ＭＯ５ＩＣ’６０
内では、選択されたデータ側１駆動電極に接続されたＭ
ＯＳトランジスタ（例えばｌ’Ｊ（２）のみオン状態に
し、他のデータ側、駆動電極に接続されたＭＯＳトラン
ジスタＮｔ＋〜Ｎｔ Ｊ（Ｎｔ Ｚを除り）全オフ状態
にする。また同時に、走査側Ｐ−ｃｈ高耐圧ＭＯ５ＩＣ
４０，５０内の全ＭＯ５）ランジスタＰＴ！〜ＰＴｉｉ
オン状態にする。データ側の選択電極の電荷は、オン状
態のデータ側Ｎ−ｃｈ高耐圧ＭＯ３ＩＣ６０内のＭＯＳ
トランジスタＮｔ２ と走査側Ｐ−ｃｈ高耐圧ＭＯ５Ｉ
Ｃ４０，５０内の全ＭＯＳトランジスタＰＴ、〜ＰＴｉ
及び書込み駆動回路＋００内のダイオード＋０１による
接地ループ形成で放電する。
態にして、かつデータ側Ｎ（ｈ高耐圧ＭＯ５ＩＣ’６０
内では、選択されたデータ側１駆動電極に接続されたＭ
ＯＳトランジスタ（例えばｌ’Ｊ（２）のみオン状態に
し、他のデータ側、駆動電極に接続されたＭＯＳトラン
ジスタＮｔ＋〜Ｎｔ Ｊ（Ｎｔ Ｚを除り）全オフ状態
にする。また同時に、走査側Ｐ−ｃｈ高耐圧ＭＯ５ＩＣ
４０，５０内の全ＭＯ５）ランジスタＰＴ！〜ＰＴｉｉ
オン状態にする。データ側の選択電極の電荷は、オン状
態のデータ側Ｎ−ｃｈ高耐圧ＭＯ３ＩＣ６０内のＭＯＳ
トランジスタＮｔ２ と走査側Ｐ−ｃｈ高耐圧ＭＯ５Ｉ
Ｃ４０，５０内の全ＭＯＳトランジスタＰＴ、〜ＰＴｉ
及び書込み駆動回路＋００内のダイオード＋０１による
接地ループ形成で放電する。
そして仄に、引上げ充電駆動回路９０ｉオン状態にして
、走査側電極（ＹｉすべてＩ ／ ２ ＶＭ＝３０Ｖの
電位に引上げる。この時、走査側Ｎ−ｃｈ高耐圧ＭＯ５
ＩＣ２０，３０内の全ＭＯＳトランジスタＮＴＩ〜ＮＴ
Ｈｕオフ状態にしておく。この結果、走査側電極（Ｙ）
’ｅ中心に考えると、選択されたデータ側電極（Ｘ２）
は−５０Ｖ、非選択電極（Ｘｊ＃２）は＋３０Ｖとなる
。
、走査側電極（ＹｉすべてＩ ／ ２ ＶＭ＝３０Ｖの
電位に引上げる。この時、走査側Ｎ−ｃｈ高耐圧ＭＯ５
ＩＣ２０，３０内の全ＭＯＳトランジスタＮＴＩ〜ＮＴ
Ｈｕオフ状態にしておく。この結果、走査側電極（Ｙ）
’ｅ中心に考えると、選択されたデータ側電極（Ｘ２）
は−５０Ｖ、非選択電極（Ｘｊ＃２）は＋３０Ｖとなる
。
第６段階Ｔ６ 、書込み駆動期間（偶数ライン）選択さ
れた走査電極がＴ２であるとすると、走査側Ｐ−ｃｈ高
耐圧ＩＣ５０内のＴ２に接続されたＭＯＳトランジスタ
ＰＴ２のみをオン状態のままとして、他をオフ状態に切
換える。また、偶数ライン側の走査側Ｎ−ｃｈ高耐圧Ｍ
Ｏ５ＩＣ３０内の全ＭＯ５）ランジスタＮＴ２〜ＮＴｉ
をオフ状態に保ち、対向する奇数ライン側の走査側Ｎ−
ｃｈ高耐圧ＭＯ５ＩＣ２０内の全ＭＯＳトランジスタＮ
Ｔ、〜Ｎ Ｔ １−１をオン状態に切換える。そして、
書込み、駆動回路１００（電圧ＶＷ＝＋９０ＶとＩ／２
ＶＭ＝３０Ｖの和）全オン状態にして、オン状態のＭ
Ｃ）Ｓ）ランジスタＰＴ２ｉ介して走査側電極Ｙ２に２
２０Ｖの電圧を供給する。一方、この時ソース電位切換
え回路＋１０はＩ／２ＶＭ二３０Ｖ二定０Ｖ切換えられ
、奇数ライン側のＮ−ｃｈ高耐圧ＭＯ３ＩＣ２０内のソ
ース電位１ａｏｖとして、奇数側の走査側電極’ｉ＋３
０ＶＫ引下げる。これによって、容量結合の性質から選
択されたデータ側駆動電極Ｘ２に一２２Ｏｖに引下げら
れ、非選択のデータ側電極Ｘ、哄２ は−１６ＯＶに引
下げられる。
れた走査電極がＴ２であるとすると、走査側Ｐ−ｃｈ高
耐圧ＩＣ５０内のＴ２に接続されたＭＯＳトランジスタ
ＰＴ２のみをオン状態のままとして、他をオフ状態に切
換える。また、偶数ライン側の走査側Ｎ−ｃｈ高耐圧Ｍ
Ｏ５ＩＣ３０内の全ＭＯ５）ランジスタＮＴ２〜ＮＴｉ
をオフ状態に保ち、対向する奇数ライン側の走査側Ｎ−
ｃｈ高耐圧ＭＯ５ＩＣ２０内の全ＭＯＳトランジスタＮ
Ｔ、〜Ｎ Ｔ １−１をオン状態に切換える。そして、
書込み、駆動回路１００（電圧ＶＷ＝＋９０ＶとＩ／２
ＶＭ＝３０Ｖの和）全オン状態にして、オン状態のＭ
Ｃ）Ｓ）ランジスタＰＴ２ｉ介して走査側電極Ｙ２に２
２０Ｖの電圧を供給する。一方、この時ソース電位切換
え回路＋１０はＩ／２ＶＭ二３０Ｖ二定０Ｖ切換えられ
、奇数ライン側のＮ−ｃｈ高耐圧ＭＯ３ＩＣ２０内のソ
ース電位１ａｏｖとして、奇数側の走査側電極’ｉ＋３
０ＶＫ引下げる。これによって、容量結合の性質から選
択されたデータ側駆動電極Ｘ２に一２２Ｏｖに引下げら
れ、非選択のデータ側電極Ｘ、哄２ は−１６ＯＶに引
下げられる。
以上の第１段階Ｔ１から第１段階Ｔ１迄を奇数ラインに
、第４段階Ｔ４から第６段階Ｔ６迄全偶数ラインに・順
次行なう事により、Ｎ−Ｐフィールドの駆動を完了する
。
、第４段階Ｔ４から第６段階Ｔ６迄全偶数ラインに・順
次行なう事により、Ｎ−Ｐフィールドの駆動を完了する
。
Ｐ−Ｎ フィールド
（Ａ）次にＰ−Ｎフィールドの７動を、絵素Ａｉ含む１
ライン目（奇数ライン）の駆動から行う。
ライン目（奇数ライン）の駆動から行う。
第１段階Ｔ１′・予備充電期間（奇数ライン）この予備
充電期間は、Ｎ−Ｐフィールド第Ｊ段階と全く同様に行
うつ 第２膜 ライン） この放電／引上げ充電期間に、Ｎ−Ｐフィールド第５段
階と全く同様に行う。 ゛第１段階Ｔ１′ 書込
み駆動期間（奇数ライン）選択された走査側電極がＹ，
であるとすると、走査側Ｐ−ｃｈ高付圧ＭＯ５ ＩＣ
、ｔ Ｏ内のＹｌに接続されたＭＯＳ）ランジスタＰＴ
，のみ？オン法曹のままとして、他をオフ状態に切換え
る。
充電期間は、Ｎ−Ｐフィールド第Ｊ段階と全く同様に行
うつ 第２膜 ライン） この放電／引上げ充電期間に、Ｎ−Ｐフィールド第５段
階と全く同様に行う。 ゛第１段階Ｔ１′ 書込
み駆動期間（奇数ライン）選択された走査側電極がＹ，
であるとすると、走査側Ｐ−ｃｈ高付圧ＭＯ５ ＩＣ
、ｔ Ｏ内のＹｌに接続されたＭＯＳ）ランジスタＰＴ
，のみ？オン法曹のままとして、他をオフ状態に切換え
る。
また奇数ライン側の走査側Ｎ−ｃｈ高耐圧ＭＯ５ＩＣ２
０内の全Ｍ Ｏ Ｓ ）ランンスタＮ Ｔ １ 〜Ｎ
Ｔｉ−１ ｆオフ状態に保ち、対向する偶数ライノ倒
の走査側Ｎ−ｃｈ高耐圧ＭＯ５ＴＣ３０内の全ＭＯＳト
ランジスタＮＴ２〜Ｎ Ｔ 、全オフ状態に切換える。
０内の全Ｍ Ｏ Ｓ ）ランンスタＮ Ｔ １ 〜Ｎ
Ｔｉ−１ ｆオフ状態に保ち、対向する偶数ライノ倒
の走査側Ｎ−ｃｈ高耐圧ＭＯ５ＴＣ３０内の全ＭＯＳト
ランジスタＮＴ２〜Ｎ Ｔ 、全オフ状態に切換える。
そして當込み駆動回路１００（電圧ＶＷ＝＋９０ＶとＩ
／２ＶＭ＝３ ０ Ｖの和）全オン状態にして、オン状
態のＭ ＯＳ トランジスタｐＴ、ｅ介して走査側電極
Ｙ１に２２０Ｖの電圧を供給する。一方、この時ソース
電位切換え回路＋１０にＩ／２ＶＭ＝３０Ｖの電圧に切
換えられ、偶数ライン側のＮ−ｃｈ高耐圧ＭＯ３ＩＣ３
０内のソース電位を３０Ｖとして、偶数側の走査側電極
を＋３０ ＶＫ引下げる。これによって、容量結合の性
質から選択されたデータ１１１１］１１ 、下動電極Ｘ
２は一２２ＯＶに引下げられ、非選択のデータ電極Ｘｊ
’＝ ２ＨＩ ６０Ｖに引下げられる。
／２ＶＭ＝３ ０ Ｖの和）全オン状態にして、オン状
態のＭ ＯＳ トランジスタｐＴ、ｅ介して走査側電極
Ｙ１に２２０Ｖの電圧を供給する。一方、この時ソース
電位切換え回路＋１０にＩ／２ＶＭ＝３０Ｖの電圧に切
換えられ、偶数ライン側のＮ−ｃｈ高耐圧ＭＯ３ＩＣ３
０内のソース電位を３０Ｖとして、偶数側の走査側電極
を＋３０ ＶＫ引下げる。これによって、容量結合の性
質から選択されたデータ１１１１］１１ 、下動電極Ｘ
２は一２２ＯＶに引下げられ、非選択のデータ電極Ｘｊ
’＝ ２ＨＩ ６０Ｖに引下げられる。
七 次に、絵素Ｂｉ含む２ライン目（偶数ライン）の、
駆動を説明する。
駆動を説明する。
第４段階Ｔ４′、予備充電期間（偶数ライン）この予備
充電期間な、Ｎ−Ｐフィールドｉ１段階と全く同様に行
う。
充電期間な、Ｎ−Ｐフィールドｉ１段階と全く同様に行
う。
菜５段階Ｔ５′：放電／引上げ充電期間（偶数ライン）
この放電／引上げ充電期間は、Ｎ −Ｐフィールド第２
段階と全く同様に行う。
段階と全く同様に行う。
第６段階Ｔ６′ 書込み駆動期間（偶数ライン）今、
線順次、駆動で選択された走査側電極はＹ２であるので
、走査側Ｎ−ｃｈ高耐圧ＭＯ５ＩＣ３０内のＹ２に接続
されたＭＯＳトランジスタＮＴ２のみをオン状態に切り
換え、また偶数ライン側のＰ−ｃｈ高耐圧ＭＯ３ＩＣ５
０内の全ＭＯＳトランジスタＰＴ２〜ＰＴｉ ｉオフ状
態にする。この時、対向する奇数ライン側のＰ−ｃｈ高
耐圧ＭＯ５Ｉ’ Ｃ４０内の全ＭＯＳトランジスタＰＴ
、−ＰＴｉ 。
線順次、駆動で選択された走査側電極はＹ２であるので
、走査側Ｎ−ｃｈ高耐圧ＭＯ５ＩＣ３０内のＹ２に接続
されたＭＯＳトランジスタＮＴ２のみをオン状態に切り
換え、また偶数ライン側のＰ−ｃｈ高耐圧ＭＯ３ＩＣ５
０内の全ＭＯＳトランジスタＰＴ２〜ＰＴｉ ｉオフ状
態にする。この時、対向する奇数ライン側のＰ−ｃｈ高
耐圧ＭＯ５Ｉ’ Ｃ４０内の全ＭＯＳトランジスタＰＴ
、−ＰＴｉ 。
にオン状態にある。そして同時に、書込み駆動回路１０
０（こコテハ電圧ＶＷ＝＋９０Ｖ）ｔ”オン状態にする
ことにより、奇数ライン側Ｐ−ｃｈ高耐圧ＭＯ５ＩＣ４
０内の全ＭＯＳトランジスタＰＴ、〜ＰＴｉ−＋に介し
てすべての奇数番目走査側電極を＋９０Ｖに引上げる。
０（こコテハ電圧ＶＷ＝＋９０Ｖ）ｔ”オン状態にする
ことにより、奇数ライン側Ｐ−ｃｈ高耐圧ＭＯ５ＩＣ４
０内の全ＭＯＳトランジスタＰＴ、〜ＰＴｉ−＋に介し
てすべての奇数番目走査側電極を＋９０Ｖに引上げる。
これによって、容量結合の性質から、データ側選択駆動
データ側非選択電極はｖｗ−ΣＶＭ＝］６０Ｖ□ に引上げられる。
データ側非選択電極はｖｗ−ΣＶＭ＝］６０Ｖ□ に引上げられる。
以上の第１段階Ｔ 、 ／から第３段階Ｔ３′迄を奇数
ラインに、第４段階Ｔ４′から第６段階下６′迄を偶数
ラインに順次行なう事によｐ、Ｐ−Ｎフィールドの駆動
全完了する。
ラインに、第４段階Ｔ４′から第６段階下６′迄を偶数
ラインに順次行なう事によｐ、Ｐ−Ｎフィールドの駆動
全完了する。
以上、説明したＮ−ＰフィールドとＰ−Ｎフィールドの
駆動全交互に繰り返す事により、肩５図のタイムチャー
トに明らかなように、選択交点絵素Ｋｆｄ、Ｎ−Ｐフィ
ールドとＰ−Ｎフィールドとで極性の反転した、発光に
充分な書込み電圧ＶＷ】 ＋百ＶＭ（＝２２０Ｖ）が加わる。つまり、Ｎ−Ｐフィ
ールドとＰ−Ｎフィールドの２フイールドによって、薄
、嘆ＥＬ表示装着に必要とされる交流サイクルを閉じる
。非選択絵素にはＶＷ−、ＶＭ（＝］６０Ｖ）が加わる
が、これは発光しきい値以下である。
駆動全交互に繰り返す事により、肩５図のタイムチャー
トに明らかなように、選択交点絵素Ｋｆｄ、Ｎ−Ｐフィ
ールドとＰ−Ｎフィールドとで極性の反転した、発光に
充分な書込み電圧ＶＷ】 ＋百ＶＭ（＝２２０Ｖ）が加わる。つまり、Ｎ−Ｐフィ
ールドとＰ−Ｎフィールドの２フイールドによって、薄
、嘆ＥＬ表示装着に必要とされる交流サイクルを閉じる
。非選択絵素にはＶＷ−、ＶＭ（＝］６０Ｖ）が加わる
が、これは発光しきい値以下である。
さらに、１ライン毎に書込み電圧の正、負を反転させて
印加することにより、フィールド毎の発光強度の差をな
くすことができ（第５図に示す、絵素Ａの発光波形に於
けるＡＮとＡＰ、及び絵素Ｂの発光波形に於けるＢＰと
ＢＮは、それぞれ発光量に差があるが、絵素Ａ及びＢ発
光種分波形に於ける（ＡＮ＋ＢＰ ）と（Ａ ｐ ＋
Ｂ Ｎ ）とは等しい発光量となる）、１フイールド毎
に正、負の書込み電圧全印加した場合に起こる１フイー
ルド毎の発光強度の差が原因となるフリッカを低減乃至
防止できるものである。この時、１ライン毎に発光強度
差は存在するが、視覚的には、平均化されてフリッカを
感じない。
印加することにより、フィールド毎の発光強度の差をな
くすことができ（第５図に示す、絵素Ａの発光波形に於
けるＡＮとＡＰ、及び絵素Ｂの発光波形に於けるＢＰと
ＢＮは、それぞれ発光量に差があるが、絵素Ａ及びＢ発
光種分波形に於ける（ＡＮ＋ＢＰ ）と（Ａ ｐ ＋
Ｂ Ｎ ）とは等しい発光量となる）、１フイールド毎
に正、負の書込み電圧全印加した場合に起こる１フイー
ルド毎の発光強度の差が原因となるフリッカを低減乃至
防止できるものである。この時、１ライン毎に発光強度
差は存在するが、視覚的には、平均化されてフリッカを
感じない。
以上のように、走査側電極の駆動回路として、Ｎ−ｃｈ
高耐圧ＭＯＳドライバーとＰ−ｃｈ高耐圧ＭＯＳドライ
バーを備えたフィールド反転駆動にご？いて、１ライン
毎に絵素に加わる書込み波形の極性を変える事により、
パネルの印加電圧極性による発光強度のバラツキが平均
化される事により、フリッカを低減でき、表示品質上で
良好な結果を与える有用な駆動装置が提供できす。
高耐圧ＭＯＳドライバーとＰ−ｃｈ高耐圧ＭＯＳドライ
バーを備えたフィールド反転駆動にご？いて、１ライン
毎に絵素に加わる書込み波形の極性を変える事により、
パネルの印加電圧極性による発光強度のバラツキが平均
化される事により、フリッカを低減でき、表示品質上で
良好な結果を与える有用な駆動装置が提供できす。
走査側電極の、駆動回路として、Ｎ−ｃｈ高耐圧ＭＯＳ
ドライバーとＰ−ｃｈ高耐圧ＭＯＳドライバーを備えた
第３図に示す回路を用いて、１ライン毎に絵素に印加さ
れる電圧の極性を反転させる駆動力法により、走査側選
択ライン上の絵素に負の書込みパルスを印加するタイミ
ングにおいて、選択された走査側電極がＹ５であるとす
ると、書込みのタイミングでは走査側Ｐ−ａｈ高耐圧Ｍ
Ｏ５ＩＣ内のＹ５に接続されたＭＯＳトランジスタＰＴ
ｓのみをオン状、態にする。この時、書込み７動回路に
より供給される電圧に、ＭＯＳトランジスタＰＴ５のオ
ン抵抗による電圧降下のために、実際に薄膜ＥＬ表示装
置の電極に印加される電圧は低くなる。
ドライバーとＰ−ｃｈ高耐圧ＭＯＳドライバーを備えた
第３図に示す回路を用いて、１ライン毎に絵素に印加さ
れる電圧の極性を反転させる駆動力法により、走査側選
択ライン上の絵素に負の書込みパルスを印加するタイミ
ングにおいて、選択された走査側電極がＹ５であるとす
ると、書込みのタイミングでは走査側Ｐ−ａｈ高耐圧Ｍ
Ｏ５ＩＣ内のＹ５に接続されたＭＯＳトランジスタＰＴ
ｓのみをオン状、態にする。この時、書込み７動回路に
より供給される電圧に、ＭＯＳトランジスタＰＴ５のオ
ン抵抗による電圧降下のために、実際に薄膜ＥＬ表示装
置の電極に印加される電圧は低くなる。
また、この電圧降下は、１ラインの発光状態（ＤＡＴＡ
）により変動し、発光絵素が多いほど負荷電流が大きく
なり、ＭＯＳトランジスタのオン抵抗による電圧降下も
大きくなる。このため、従来の回路で第６図のような表
示をさせた場合、本来なら同輝度であるべきＡ、Ｂ、Ｃ
，Ｄの部分が、実際の輝度の関係に、Ａ＜Ｂ＜Ｃ＜Ｄと
なり、ライン単位の変調がかかっている状態になって、
表示として非常に見づらく、表示品質全損うものであっ
た。なお、Ｎ−ｃｈＭＯＳ Ｉ Ｃｎオン抵抗が低いの
で、それによる電圧降下も小さい。したがって、Ｎ−ｃ
ｈＭＯ５Ｉｃに於ける電圧降下及びその値の変動の輝度
への影響は、Ｐ ｃｈＭＯ５Ｉ（：のオン抵抗による
ものに比較すれば、きわめて小さいものである。
）により変動し、発光絵素が多いほど負荷電流が大きく
なり、ＭＯＳトランジスタのオン抵抗による電圧降下も
大きくなる。このため、従来の回路で第６図のような表
示をさせた場合、本来なら同輝度であるべきＡ、Ｂ、Ｃ
，Ｄの部分が、実際の輝度の関係に、Ａ＜Ｂ＜Ｃ＜Ｄと
なり、ライン単位の変調がかかっている状態になって、
表示として非常に見づらく、表示品質全損うものであっ
た。なお、Ｎ−ｃｈＭＯＳ Ｉ Ｃｎオン抵抗が低いの
で、それによる電圧降下も小さい。したがって、Ｎ−ｃ
ｈＭＯ５Ｉｃに於ける電圧降下及びその値の変動の輝度
への影響は、Ｐ ｃｈＭＯ５Ｉ（：のオン抵抗による
ものに比較すれば、きわめて小さいものである。
〈発明の目的〉
本発明に上記従来の問題点ｔＫ、対して有効な解決手段
を与えるものであり、表示情報による負荷変動に関係す
ることなく、薄膜ＥＬ表示装置の電極に一定ないし略一
定の発光電圧が印加されるよう、予めＭＯ５ＩＣのオン
抵抗全考慮し、負荷変動に対して供給源である駆動電圧
を変化させることによって、表示情報による輝度への影
響をなくし、表示品質を向上させた、薄膜ＥＬ表示装置
の、駆動回路を提供するものである。
を与えるものであり、表示情報による負荷変動に関係す
ることなく、薄膜ＥＬ表示装置の電極に一定ないし略一
定の発光電圧が印加されるよう、予めＭＯ５ＩＣのオン
抵抗全考慮し、負荷変動に対して供給源である駆動電圧
を変化させることによって、表示情報による輝度への影
響をなくし、表示品質を向上させた、薄膜ＥＬ表示装置
の、駆動回路を提供するものである。
〈実施例〉
以下、実施例に基づいて本発明の詳細な説明するつ
第１図は本発明に係る薄膜ＥＬ表示装置の駆動回路の回
路構成図である。第３図に示す各部分と同一部分には同
一符号を符し、その詳細な説明は省略する。また、デフ
図は、第１図に示す論理回路６１の内部構成全示すブロ
ック図である。さらに、第８図は、各高耐圧ＭＯＳトラ
ンジスタ並びに各、駆動回路及び電位切換え回路のオン
・オフタイミング、並びに各信号の波形を示すタイムチ
ャートである。
路構成図である。第３図に示す各部分と同一部分には同
一符号を符し、その詳細な説明は省略する。また、デフ
図は、第１図に示す論理回路６１の内部構成全示すブロ
ック図である。さらに、第８図は、各高耐圧ＭＯＳトラ
ンジスタ並びに各、駆動回路及び電位切換え回路のオン
・オフタイミング、並びに各信号の波形を示すタイムチ
ャートである。
なお、走査側選択電極に接続されているＮ−ｃｈ高耐圧
ＭＯＳトランジスタ？オンし、その電極ライン上の絵素
に正の書込みパルスを印加するｌラインの、駆動タイミ
ング全Ｎ−ｃｈ駆動タイ好ングと呼び、一方、走査側選
択電極に接続されているＰ−ｃｈ高耐圧ＭＯＳトランジ
スタをオンし、その電極ライン上の絵素に負の書込みパ
ルス金印加するｌラインの駆動タイミング＝ｚＰ−ｃｈ
Ｆｌ［動タイミす ングと呼ぶことにするっ まず、第７図に示す論理回路６１の内部構成について説
明するつ あるラインの駆動が実行されている期間に、次のライン
の表示情報ＤＡＴ、Ａ（１：発光、０ 非発光）と、信
号ＬＩＮＥＣとの排他的論理和出力が、５頃次、１ライ
ン分の記憶容量？もつシフトレジスタ６１１に入力され
る。このシフトレジスタに入力された情報ＤＡＴＡθＬ
ＩＮＥＣ”、各、駆動タイミング（Ｎ−ｃ ｈ ＋’
Ｐ−ｃ ｈ駆動タイミング）の最初のタイミングでラッ
チ回路６１２に取り込まれ、以後、その駆動タイミング
の終了時まで該ラッチ回路に於いて記憶される。６．１
３ｆｉ、ラッチ回路６１２の各出力を、それぞれ対応す
るデータ側Ｎ−ｃｈＭＯ３）ランジスタＮｔ ｌ −”
Ｊのゲートに供給するか否かを制御するゲート回路で
あり、Ｔ２＋Ｔ５＋・・・・・・Ｉ Ｔ２’ 、 Ｔ５
’・・・の期間のみオンして、ラッチ回路の各出力を、
それぞれ対応するＮ−ｃｈＭＯ３）ランジスタのゲー）
Ｋ与える。その他の期間（ＴＩ、 Ｔ３． Ｔ４１ Ｔ
６．川 ）はオフ状態を保つ。
ＭＯＳトランジスタ？オンし、その電極ライン上の絵素
に正の書込みパルスを印加するｌラインの、駆動タイミ
ング全Ｎ−ｃｈ駆動タイ好ングと呼び、一方、走査側選
択電極に接続されているＰ−ｃｈ高耐圧ＭＯＳトランジ
スタをオンし、その電極ライン上の絵素に負の書込みパ
ルス金印加するｌラインの駆動タイミング＝ｚＰ−ｃｈ
Ｆｌ［動タイミす ングと呼ぶことにするっ まず、第７図に示す論理回路６１の内部構成について説
明するつ あるラインの駆動が実行されている期間に、次のライン
の表示情報ＤＡＴ、Ａ（１：発光、０ 非発光）と、信
号ＬＩＮＥＣとの排他的論理和出力が、５頃次、１ライ
ン分の記憶容量？もつシフトレジスタ６１１に入力され
る。このシフトレジスタに入力された情報ＤＡＴＡθＬ
ＩＮＥＣ”、各、駆動タイミング（Ｎ−ｃ ｈ ＋’
Ｐ−ｃ ｈ駆動タイミング）の最初のタイミングでラッ
チ回路６１２に取り込まれ、以後、その駆動タイミング
の終了時まで該ラッチ回路に於いて記憶される。６．１
３ｆｉ、ラッチ回路６１２の各出力を、それぞれ対応す
るデータ側Ｎ−ｃｈＭＯ３）ランジスタＮｔ ｌ −”
Ｊのゲートに供給するか否かを制御するゲート回路で
あり、Ｔ２＋Ｔ５＋・・・・・・Ｉ Ｔ２’ 、 Ｔ５
’・・・の期間のみオンして、ラッチ回路の各出力を、
それぞれ対応するＮ−ｃｈＭＯ３）ランジスタのゲー）
Ｋ与える。その他の期間（ＴＩ、 Ｔ３． Ｔ４１ Ｔ
６．川 ）はオフ状態を保つ。
以下、第１図全参照しながら、本発明の、駆動回路に於
ける特徴的部分について説明していくつ図に示す１２０
が本発明に於ける特徴部分であり、各１動ラインの発光
絵素数に対応させて、Ｐ−ｃｈ、１ｆｆｌ動タイミング
時の駆動電圧ＶＷ全変化させる、駆動電圧補正制御回路
である。なお、木実施例では、Ｎ（１１駆動タイミング
に於ける駆動電圧に、発光絵素数にかかわらず一定とし
ている。これは、先に述べた通り、Ｎ−ｃｈＭＯ３ＩＣ
に於ける電圧降下は小さく、その値が発光絵素数によっ
て変化しても、表示に悪影響が出ることは殆どないとい
う理由による。
ける特徴的部分について説明していくつ図に示す１２０
が本発明に於ける特徴部分であり、各１動ラインの発光
絵素数に対応させて、Ｐ−ｃｈ、１ｆｆｌ動タイミング
時の駆動電圧ＶＷ全変化させる、駆動電圧補正制御回路
である。なお、木実施例では、Ｎ（１１駆動タイミング
に於ける駆動電圧に、発光絵素数にかかわらず一定とし
ている。これは、先に述べた通り、Ｎ−ｃｈＭＯ３ＩＣ
に於ける電圧降下は小さく、その値が発光絵素数によっ
て変化しても、表示に悪影響が出ることは殆どないとい
う理由による。
駆動電圧補正制御回路１２０に於いて、Ｃ８は補正電圧
充電用コンデンサである。ＬＩＮＥＣ信号は、Ｎ−ｃｈ
ｈ動タイミング時” ］ ”とな９、Ｐ−ｃｈ駆動タイ
ミング時ＩＩ Ｏ１１となる信号で、ＨＤ信号（データ
有効期間信号）及び表示情報ＤＡＴＡとアンドをとり、
そのタイミングで、上記コンデンサＣ３に電源ＶＣから
充電する。ＶＣは補助電圧で、約ａ ＯＶ＜らいである
。Ｃ５に蓄えられる電圧ＶＳは、ｍａｘ ＝ Ｖ Ｃか
らｍ１ｎ−＝ＯＶまでと、ＤＡＴＡの゛１″期間の幅（
換言すれば、発光絵素数）により変化する。そして、次
のＰ−ｃｈｈ動タイミングの書込み時にＰｃｈＵＰ信号
がオンとなり、通常の書込み電圧ＶＷ′に、Ｃ５に充電
された補正電圧ｖＳを加えた電圧が、書込み駆動回路Ｉ
ＱＯに供給される。
充電用コンデンサである。ＬＩＮＥＣ信号は、Ｎ−ｃｈ
ｈ動タイミング時” ］ ”とな９、Ｐ−ｃｈ駆動タイ
ミング時ＩＩ Ｏ１１となる信号で、ＨＤ信号（データ
有効期間信号）及び表示情報ＤＡＴＡとアンドをとり、
そのタイミングで、上記コンデンサＣ３に電源ＶＣから
充電する。ＶＣは補助電圧で、約ａ ＯＶ＜らいである
。Ｃ５に蓄えられる電圧ＶＳは、ｍａｘ ＝ Ｖ Ｃか
らｍ１ｎ−＝ＯＶまでと、ＤＡＴＡの゛１″期間の幅（
換言すれば、発光絵素数）により変化する。そして、次
のＰ−ｃｈｈ動タイミングの書込み時にＰｃｈＵＰ信号
がオンとなり、通常の書込み電圧ＶＷ′に、Ｃ５に充電
された補正電圧ｖＳを加えた電圧が、書込み駆動回路Ｉ
ＱＯに供給される。
このように、Ｎ−ｃｈｈ動タイミングとＰ−ｃｈ駆駆動
タイノングとを交互に設ける駆動方法に於いて、オン抵
抗の大きいＰ−ｃｈＭＯ５Ｉｃで、駆動するＰ−Ｃｈｈ
動タイミング時の負荷電流によるＰ−ｃｈＭｏｓｔ（：
：での電圧降下を考慮し、Ｎ−ｃｈｈ動タイミング時に
、発光絵素数に応じた補正電圧ＶＳをコンデンサＣ５に
充電しておき、次のＰ−ｃｂ駆動タイミング時に、上記
補正電圧ＶＳを通常の書込み電圧ＶＷ′に加えて書込み
駆動回路＋００に印加することで、電圧降下分を補正し
、薄膜ＥＬ表示装置の電極に略一定の電圧を印加するも
のである。
タイノングとを交互に設ける駆動方法に於いて、オン抵
抗の大きいＰ−ｃｈＭＯ５Ｉｃで、駆動するＰ−Ｃｈｈ
動タイミング時の負荷電流によるＰ−ｃｈＭｏｓｔ（：
：での電圧降下を考慮し、Ｎ−ｃｈｈ動タイミング時に
、発光絵素数に応じた補正電圧ＶＳをコンデンサＣ５に
充電しておき、次のＰ−ｃｂ駆動タイミング時に、上記
補正電圧ＶＳを通常の書込み電圧ＶＷ′に加えて書込み
駆動回路＋００に印加することで、電圧降下分を補正し
、薄膜ＥＬ表示装置の電極に略一定の電圧を印加するも
のである。
以上のように、零回路は、オン抵抗の大きな駆動回路を
使用するものに於いて、発光絵素数が変化しても、薄膜
ＥＬ表示装置の電極には一定め電圧を供給するものであ
り、輝度むらをなりシ、表示品質を向上させるものであ
る。
使用するものに於いて、発光絵素数が変化しても、薄膜
ＥＬ表示装置の電極には一定め電圧を供給するものであ
り、輝度むらをなりシ、表示品質を向上させるものであ
る。
く他の実施例〉
上記実施例に於いては、表示情報信号ＤＡＴＡで直接ス
イッチング・トランジスタをオン・オフし、補正電圧充
電用コンデンサＣ５の充電制御を行っているが、スイッ
チング・トランジスタが上記表示情報信号ＤＡＴＡの変
化に追従し得る応答特性をもたない場合に、第９図に示
すように、Ｎ進Ｘカウンタ（Ｎは適宜設定する）＋２＋
４ワンシヨツト・マルチバイブレータ回路１２２とを設
け、発光絵素数がＮに達する毎に、ワンショット・マル
チバイブレータ回路１２２から所定幅のパルス信号を出
力させ、この信号でスイッチング・トランジスタのオン
・オフを制御するようにすればよい。
イッチング・トランジスタをオン・オフし、補正電圧充
電用コンデンサＣ５の充電制御を行っているが、スイッ
チング・トランジスタが上記表示情報信号ＤＡＴＡの変
化に追従し得る応答特性をもたない場合に、第９図に示
すように、Ｎ進Ｘカウンタ（Ｎは適宜設定する）＋２＋
４ワンシヨツト・マルチバイブレータ回路１２２とを設
け、発光絵素数がＮに達する毎に、ワンショット・マル
チバイブレータ回路１２２から所定幅のパルス信号を出
力させ、この信号でスイッチング・トランジスタのオン
・オフを制御するようにすればよい。
上記実施例は、ライン毎にＮ−ｃｈ；駆動とＰ−ｃｈ、
駆動とを交互に繰り返すものに於いて、本発明を実施し
たものであるため、駆動電圧補正制御回路＋２０は１つ
でよいが、フィールド毎にＮ−ｃｈ駆動とＰ−ｃｈ駆動
と全交互に繰り返す通常の１駆動回路の場合は、上記１
駆動電圧補正制御回路を２つ設け、Ｐ−ｃｈ反駆動時こ
れらを交互に使用するようにすればよい。
駆動とを交互に繰り返すものに於いて、本発明を実施し
たものであるため、駆動電圧補正制御回路＋２０は１つ
でよいが、フィールド毎にＮ−ｃｈ駆動とＰ−ｃｈ駆動
と全交互に繰り返す通常の１駆動回路の場合は、上記１
駆動電圧補正制御回路を２つ設け、Ｐ−ｃｈ反駆動時こ
れらを交互に使用するようにすればよい。
また、上記実施例に於いてＵ、Ｐ−ｃｈｈ動タイミング
【於いてのみ、発光絵素数に対応させて駆動電圧ＶＷを
補正するようにしているが、Ｎ−ｃｈｈ動タイミングに
於いても同様のＶＷ補正を行うことによって、表示品質
をより一層向上させ得るものであることに言うまでもな
い。
【於いてのみ、発光絵素数に対応させて駆動電圧ＶＷを
補正するようにしているが、Ｎ−ｃｈｈ動タイミングに
於いても同様のＶＷ補正を行うことによって、表示品質
をより一層向上させ得るものであることに言うまでもな
い。
さらに、補正電圧発生回路として、Ｃ充電回路を設ける
代わりに、Ｄ／Ａコンバータ回路を設け、これで補正電
圧を発生させ、基準電圧に重畳させて書込み駆動回路に
印加するようにしてもよい。
代わりに、Ｄ／Ａコンバータ回路を設け、これで補正電
圧を発生させ、基準電圧に重畳させて書込み駆動回路に
印加するようにしてもよい。
〈発明の効果〉
、 以上詳細に説明したように、本発明によれば、発
光絵素数が変化しても、薄膜ＥＬ表示装置の電極には、
常に一定ないし略一定の発光電圧が印加されるものであ
り、従来問題となっていた、駆動回路のオン抵抗に基づ
く輝度むらを防止することができ、表示品質を著しく向
上させることができるものである。
光絵素数が変化しても、薄膜ＥＬ表示装置の電極には、
常に一定ないし略一定の発光電圧が印加されるものであ
り、従来問題となっていた、駆動回路のオン抵抗に基づ
く輝度むらを防止することができ、表示品質を著しく向
上させることができるものである。
第１図は回路構成図、第２図は断面図、第３図は回路構
成図、第４図及び第５図はタイムチャート、第６図は表
示状態図、第７図はブロック図、ｆＦＪ８図はタイムチ
ャート、第９図は回路構成図である。 符号の説明 １２０・駆動電圧補正制御回路、ｃ５ 補正電圧充電用
コンデンサ、１２！：Ｎ進カウンタ、１２２：ワンショ
ット・マルチバイブレータ回路。 代理人 弁理士 福 士 愛 彦（化２名）第２図
成図、第４図及び第５図はタイムチャート、第６図は表
示状態図、第７図はブロック図、ｆＦＪ８図はタイムチ
ャート、第９図は回路構成図である。 符号の説明 １２０・駆動電圧補正制御回路、ｃ５ 補正電圧充電用
コンデンサ、１２！：Ｎ進カウンタ、１２２：ワンショ
ット・マルチバイブレータ回路。 代理人 弁理士 福 士 愛 彦（化２名）第２図
Claims (1)
- 【特許請求の範囲】 １、薄膜ＥＬ表示装置を時分割駆動する、薄膜ＥＬ表示
装置の駆動回路に於いて、 発光絵素数の変化に応じて、駆動電圧を変化させる手段
を設けたことを特徴とする、薄膜ＥＬ表示装置の駆動回
路。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59205428A JPS6183596A (ja) | 1984-09-28 | 1984-09-28 | 薄膜ｅｌ表示装置の駆動方法 |
| US06/780,177 US4686426A (en) | 1984-09-28 | 1985-09-26 | Thin-film EL display panel drive circuit with voltage compensation |
| DE19853534350 DE3534350A1 (de) | 1984-09-28 | 1985-09-26 | Treiberschaltung fuer eine duennfilm-el-anzeigeeinrichtung |
| GB08523924A GB2165078B (en) | 1984-09-28 | 1985-09-27 | Thin-film el display panel drive circuit |
| US07/277,420 US4983885A (en) | 1984-09-28 | 1988-11-29 | Thin film EL display panel drive circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59205428A JPS6183596A (ja) | 1984-09-28 | 1984-09-28 | 薄膜ｅｌ表示装置の駆動方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6183596A true JPS6183596A (ja) | 1986-04-28 |
| JPH0546952B2 JPH0546952B2 (ja) | 1993-07-15 |
Family
ID=16506689
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59205428A Granted JPS6183596A (ja) | 1984-09-28 | 1984-09-28 | 薄膜ｅｌ表示装置の駆動方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (2) | US4686426A (ja) |
| JP (1) | JPS6183596A (ja) |
| DE (1) | DE3534350A1 (ja) |
| GB (1) | GB2165078B (ja) |
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61251899A (ja) * | 1985-01-08 | 1986-11-08 | ヒューレット・パッカード・カンパニー | Ｅｌデイスプレイの駆動回路 |
| JPS62195184U (ja) * | 1986-06-03 | 1987-12-11 | ||
| JPS6370291A (ja) * | 1986-09-11 | 1988-03-30 | 富士通株式会社 | マトリツクス表示パネルの駆動回路 |
| JPS63148990U (ja) * | 1987-03-20 | 1988-09-30 | ||
| JPS6413194A (en) * | 1987-07-07 | 1989-01-18 | Sharp Kk | Driving of thin film el display device |
| JPH0289A (ja) * | 1987-08-13 | 1990-01-05 | Seiko Epson Corp | 液晶表示装置 |
| JPH0235491A (ja) * | 1988-07-26 | 1990-02-06 | Sharp Corp | 表示装置の駆動方法 |
| JPH02125288A (ja) * | 1988-11-02 | 1990-05-14 | Nec Corp | 表示装置 |
| WO2003027999A1 (fr) * | 2001-09-26 | 2003-04-03 | Sanyo Electric Co., Ltd. | Afficheur plat |
Families Citing this family (21)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6183596A (ja) * | 1984-09-28 | 1986-04-28 | シャープ株式会社 | 薄膜ｅｌ表示装置の駆動方法 |
| JPH0634151B2 (ja) * | 1985-06-10 | 1994-05-02 | シャープ株式会社 | 薄膜ｅｌ表示装置の駆動回路 |
| DE3724086A1 (de) * | 1986-07-22 | 1988-02-04 | Sharp Kk | Treiberschaltung fuer eine duennschichtige elektrolumineszenzanzeige |
| JPH07109798B2 (ja) * | 1987-01-06 | 1995-11-22 | シャープ株式会社 | 薄膜ｅｌ表示装置の駆動回路 |
| US4839563A (en) * | 1987-05-28 | 1989-06-13 | Gte Products Corporation | Pulse burst panel drive for electroluminescent displays |
| JPH0746266B2 (ja) * | 1987-06-17 | 1995-05-17 | シャープ株式会社 | 薄膜ｅｌディスプレイユニットの駆動方法および駆動回路 |
| US4982183A (en) * | 1988-03-10 | 1991-01-01 | Planar Systems, Inc. | Alternate polarity symmetric drive for scanning electrodes in a split-screen AC TFEL display device |
| EP0595792B1 (en) * | 1988-06-07 | 1997-08-27 | Sharp Kabushiki Kaisha | Method and apparatus for driving capacitive display device |
| JPH0748143B2 (ja) * | 1988-12-28 | 1995-05-24 | シャープ株式会社 | 表示装置の駆動方法 |
| US5075596A (en) * | 1990-10-02 | 1991-12-24 | United Technologies Corporation | Electroluminescent display brightness compensation |
| US5151632A (en) * | 1991-03-22 | 1992-09-29 | General Motors Corporation | Flat panel emissive display with redundant circuit |
| US5408380A (en) * | 1992-03-09 | 1995-04-18 | Milliken Research Corporation | Method and apparatus for load voltage compensation |
| US5432015A (en) * | 1992-05-08 | 1995-07-11 | Westaim Technologies, Inc. | Electroluminescent laminate with thick film dielectric |
| WO1994000962A1 (en) * | 1992-06-30 | 1994-01-06 | Westinghouse Electric Corporation | Gray-scale stepped ramp generator with individual step correction |
| US5594463A (en) * | 1993-07-19 | 1997-01-14 | Pioneer Electronic Corporation | Driving circuit for display apparatus, and method of driving display apparatus |
| JPH0832903A (ja) * | 1994-07-18 | 1996-02-02 | Pioneer Electron Corp | プラズマディスプレイ装置 |
| JP3077579B2 (ja) * | 1996-01-30 | 2000-08-14 | 株式会社デンソー | Ｅｌ表示装置 |
| GB2327523B (en) * | 1997-07-18 | 1999-12-15 | Inmatic Limited | Electroluminescent lamp driver |
| US6351076B1 (en) * | 1999-10-06 | 2002-02-26 | Tohoku Pioneer Corporation | Luminescent display panel drive unit and drive method thereof |
| KR20030008692A (ko) * | 2001-07-19 | 2003-01-29 | 엘지전자 주식회사 | 평면 전계방출 표시소자의 구동장치 및 방법 |
| KR101492885B1 (ko) * | 2007-08-10 | 2015-02-12 | 삼성전자주식회사 | 구동회로 및 이를 포함하는 액정 표시 장치 |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3885196A (en) * | 1972-11-30 | 1975-05-20 | Us Army | Pocketable direct current electroluminescent display device addressed by MOS or MNOS circuitry |
| US4032818A (en) * | 1975-11-10 | 1977-06-28 | Burroughs Corporation | Uniform current level control for display panels |
| US4338598A (en) * | 1980-01-07 | 1982-07-06 | Sharp Kabushiki Kaisha | Thin-film EL image display panel with power saving features |
| DE3026392C2 (de) * | 1980-02-26 | 1985-08-22 | Sharp K.K., Osaka | Anzeigevorrichtung mit einem elektrolumineszenten Dünnschichtelement zur Bilddarstellung |
| US4485379A (en) * | 1981-02-17 | 1984-11-27 | Sharp Kabushiki Kaisha | Circuit and method for driving a thin-film EL panel |
| JPS6097394A (ja) * | 1983-10-31 | 1985-05-31 | シャープ株式会社 | 薄膜ｅｌ表示装置の駆動装置 |
| DE3511886A1 (de) * | 1984-04-02 | 1985-10-03 | Sharp K.K., Osaka | Treiberschaltung zum ansteuern eines duennfilm-el-displays |
| JPS60247694A (ja) * | 1984-05-23 | 1985-12-07 | シャープ株式会社 | 薄膜ｅｌ表示装置の駆動回路 |
| JPS60247693A (ja) * | 1984-05-23 | 1985-12-07 | シャープ株式会社 | 薄膜ｅｌ表示装置の駆動方法 |
| JPS6183596A (ja) * | 1984-09-28 | 1986-04-28 | シャープ株式会社 | 薄膜ｅｌ表示装置の駆動方法 |
-
1984
- 1984-09-28 JP JP59205428A patent/JPS6183596A/ja active Granted
-
1985
- 1985-09-26 US US06/780,177 patent/US4686426A/en not_active Expired - Lifetime
- 1985-09-26 DE DE19853534350 patent/DE3534350A1/de active Granted
- 1985-09-27 GB GB08523924A patent/GB2165078B/en not_active Expired
-
1988
- 1988-11-29 US US07/277,420 patent/US4983885A/en not_active Expired - Lifetime
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61251899A (ja) * | 1985-01-08 | 1986-11-08 | ヒューレット・パッカード・カンパニー | Ｅｌデイスプレイの駆動回路 |
| JPS62195184U (ja) * | 1986-06-03 | 1987-12-11 | ||
| JPS6370291A (ja) * | 1986-09-11 | 1988-03-30 | 富士通株式会社 | マトリツクス表示パネルの駆動回路 |
| JPS63148990U (ja) * | 1987-03-20 | 1988-09-30 | ||
| JPS6413194A (en) * | 1987-07-07 | 1989-01-18 | Sharp Kk | Driving of thin film el display device |
| JPH0289A (ja) * | 1987-08-13 | 1990-01-05 | Seiko Epson Corp | 液晶表示装置 |
| JPH0235491A (ja) * | 1988-07-26 | 1990-02-06 | Sharp Corp | 表示装置の駆動方法 |
| JPH02125288A (ja) * | 1988-11-02 | 1990-05-14 | Nec Corp | 表示装置 |
| WO2003027999A1 (fr) * | 2001-09-26 | 2003-04-03 | Sanyo Electric Co., Ltd. | Afficheur plat |
| US7071635B2 (en) | 2001-09-26 | 2006-07-04 | Sanyo Electric Co., Ltd. | Planar display apparatus |
Also Published As
| Publication number | Publication date |
|---|---|
| DE3534350C2 (ja) | 1987-07-02 |
| GB8523924D0 (en) | 1985-10-30 |
| GB2165078A (en) | 1986-04-03 |
| US4686426A (en) | 1987-08-11 |
| US4983885A (en) | 1991-01-08 |
| GB2165078B (en) | 1988-05-25 |
| JPH0546952B2 (ja) | 1993-07-15 |
| DE3534350A1 (de) | 1986-09-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6183596A (ja) | 薄膜ｅｌ表示装置の駆動方法 | |
| US10891903B2 (en) | Gate-in-panel gate driver and organic light emitting display device having the same | |
| KR102596043B1 (ko) | 액티브 매트릭스 표시장치 | |
| US11735119B2 (en) | Shift register unit, gate driving circuit and control method thereof and display apparatus | |
| US4888523A (en) | Driving circuit of thin membrane EL display apparatus | |
| KR101298302B1 (ko) | 유기 발광다이오드 표시장치와 그의 구동방법 | |
| JPH0748137B2 (ja) | 薄膜ｅｌ表示装置の駆動方法 | |
| JPH0634151B2 (ja) | 薄膜ｅｌ表示装置の駆動回路 | |
| JPH0569433B2 (ja) | ||
| KR102519364B1 (ko) | 게이트 구동부, 이를 포함하는 표시 장치 및 이를 이용한 표시 패널의 구동 방법 | |
| JP5655371B2 (ja) | 電子装置およびその駆動方法 | |
| CN112908246A (zh) | 像素电路及其驱动方法、显示面板 | |
| JPH0634152B2 (ja) | 薄膜ｅｌ表示装置の駆動回路 | |
| US11610537B2 (en) | Display device | |
| US20220020332A1 (en) | Scan driving unit | |
| US20240169897A1 (en) | Pixel, display device, and driving method of the display device | |
| JPS60247693A (ja) | 薄膜ｅｌ表示装置の駆動方法 | |
| JPS60247694A (ja) | 薄膜ｅｌ表示装置の駆動回路 | |
| CN116386530A (zh) | 栅极驱动器电路、显示面板和包括其的显示设备 | |
| CN114078446A (zh) | 栅极驱动器 | |
| US20230215359A1 (en) | Display device comprising pixel driving circuit | |
| EP4250278A1 (en) | Display device | |
| JPH0748138B2 (ja) | エレクトロルミネッセンス表示装置の駆動方式 | |
| JPH0528386B2 (ja) | ||
| JPH03182793A (ja) | 表示装置の駆動方法 |