JP2533945B2 - 薄膜el表示装置の駆動方法 - Google Patents

薄膜el表示装置の駆動方法

Info

Publication number
JP2533945B2
JP2533945B2 JP20731589A JP20731589A JP2533945B2 JP 2533945 B2 JP2533945 B2 JP 2533945B2 JP 20731589 A JP20731589 A JP 20731589A JP 20731589 A JP20731589 A JP 20731589A JP 2533945 B2 JP2533945 B2 JP 2533945B2
Authority
JP
Japan
Prior art keywords
voltage
field
polarization
power supply
side electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP20731589A
Other languages
English (en)
Other versions
JPH0369990A (ja
Inventor
欽一 井坂
章夫 猪原
博 岸下
久 上出
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP20731589A priority Critical patent/JP2533945B2/ja
Publication of JPH0369990A publication Critical patent/JPH0369990A/ja
Application granted granted Critical
Publication of JP2533945B2 publication Critical patent/JP2533945B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Control Of El Displays (AREA)

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、交流駆動型容量性フラット・マトリクスデ
ィスプレイパネル(以下、薄膜EL表示装置と呼ぶ)の駆
動方法に関する。
従来の技術 第10図は、典型的な先行技術の2重絶縁型(または3
層構造)薄膜EL素子6の一部を切欠いて示す斜視図であ
る。この薄膜EL素子6は、ガラス基板1の上にIn2O3
ら成る帯状の透明電極2を平行に設け、この上にたとえ
ばY2O3,Si3N4,TiO2,Al2O3等の誘電物質層3、Mn等の
活性剤をドープしたZnSから成るEL層4、上記と同じくY
2O3,Si3N4,TiO2,Al2O3等の誘電物質層3aを蒸着法、
スパッタリング法のような薄膜技術を用いて順次500〜1
0000Åの膜厚に積層して3層構造にし、その上に上記透
明電極2と直交する方向にAlから成る帯状の背面電極5
を平行に設けて構成されている。
上記薄膜EL素子6は、その電極間に誘電物質層3,3aで
挟持されたEL物質4を介在させたものであるから、等価
回路的には容量性素子と見ることができる。また、この
薄膜EL素子6は第11図に示す電圧−輝度特性から明らか
な如く、250V程度の比較的高い電圧を印加して駆動され
る。
従来、このような薄膜EL素子6を表示パネルとする薄
膜EL表示装置の走査側電極の駆動回路として、Nチャネ
ルMOSドライバとPチャネルMOSドライバを採用し、フィ
ールド(1画面の線順次駆動)毎に極性を反転する、い
わゆるフィールド反転駆動を行う駆動方法が用いられて
きた。さらに特願昭59−105375号には、1走査線毎に絵
素に加わる書込み電圧波形の極性を変えることにより、
表示パネルの印加電圧極性による発光強度のばらつきを
平均化し、フリッカを低減できる駆動方法が提案されて
いる。また、特願昭60−125384号には、データ側駆動回
路としてプッシュプル構成のドライバICを使用し、表示
パネルの絵素に印加される正負極性のパルス電圧波形を
完全対称として、分極による焼付け現象をなくし、長期
信頼性を向上させるとともに、消費電力を低減させるよ
うにした駆動方法が提案されている。
第12図は、上記対称交流駆動法により、表示パネルの
絵素に印加される電圧の波形(第12図(1))と、その
ときの絵素の発光波形(第12図(2)とを対応付けて示
したタイミングチャートである。ここでは、発光に相当
する電圧±(VW+VM)が印加される場合を示している。
第12図に示すように、上記対称交流駆動法では絵素に
印加される電圧は1フィールド毎に極性が異なり、2フ
ィールドを1周期として動作が繰返される。交流駆動型
薄膜EL素子の場合、絵素に印加される電圧の絶対値が発
光しきい値電圧を越える限り、いずれの極性を問わず発
光し、一方の極性の電圧が印加されて絵素が発光すると
きに流れる発光電流が絵素に内部分極を形成する。そこ
で、次のフィールドにおいて逆極性の電圧が絵素に印加
されるとき、その外部電界に先の内部分極電圧が重畳し
て発光を強めるように働き、効率の良い発光が得られる
のである。
また、上記対称交流駆動法を改良したものとして、書
込み電圧の印加による発光で絵素の内部に生じた分極
を、その後の同じフィールド内で上記書込み電圧と逆極
性の分極補正電圧を印加することによって元の状態に戻
し、次のフィールドでの書込み電圧の印加による絵素の
発光状態に分極の影響が及ばないようにし、高速スクロ
ール表示においても高い表示品位が得られるようにした
駆動方法も提案されている。
第13図は、分極補正電圧を用いる上記駆動方法での絵
素に印加される電圧の波形(第13図(1))と、そのと
きの絵素の発光波形(第13図(2))とを対応付けて示
したタイミングチャートである。ここでは、書込み電圧
として発光に相当する電圧±(VW+VM)が印加され、分
極補正電圧として±VCが印加される場合を示している。
第14図は、表示パネルを構成する薄膜EL素子の1絵素
当りの電気的等価回路を示す回路図である。すなわち、
第14図において、コンデンサC1,C2は第10図における誘
電物質層3,3aに相当しており、コンデンサCZで示した発
光層とこれに並列に接続された2つのツエナダイオード
DZおよび抵抗Rから成る直列回路は、第10図におけるEL
層4に相当している。
いま、第13図(1)に示すように、ある1フィールド
において分極のない状態にある絵素に書込み電圧として
発光しきい値電圧VWを越える正極性(データ側電極を基
準として)の電圧(VW+VM)が印加されるとき(VMは変
調電圧で、たとえばデータ側電極にOVが印加される一
方、走査側電極に(VW+VM)が印加されるものとす
る)、第14図に示す絵素の等価回路において、その発光
層CZには、 VZ=VZW+VZM …(1) の電圧が加わる。ただし、VZWはツエナダイオードDZ
降服電圧であり、書込み電圧として発光しきい値電圧VW
が印加されたときに発光層CZにかかる電圧である。ま
た、VZWは書込み電圧(VW+VM)のうち変調電圧VM分の
ために発光層CZにかかる電圧である。
第1式に示すように、発光層CZにかかる電圧VZはツエ
ナダイオードDZの降服電圧VZWよりも大きいので、この
とき絵素の内部を、 IB=VZM/R …(2) の電流が流れ、その結果、発光層CZの電圧VZはVZWとな
り、変化分の電圧−VZWによって絵素内に分極が形成さ
れる。このときの絵素の発光量は上記電流IBに比例す
る。
次に、同じフィールド内で上記書込み電圧(VW+VM
と逆極性の分極補正電圧−VCが絵素に印加されると(た
とえば、走査側電極に−VCが印加されるものとする)、
絵素の内部には−(VZC+VZM−VZW)/Rの電流が流れ
(−VZCは分極補正電圧−VCのために発光層CZにかかる
電圧)、この電流に比例した発光が得られ、電圧(VZC
+VZM)分の分極が絵素内に残る。この場合に、分極補
正電圧VCは発光しきい値電圧VWに等しくなるように設定
されており、したがって、 VZC+VZW=0 …(3) となる。その結果、絵素内部に分極は残らない。すなわ
ち、このフィールドでは書込み電圧(VW+VM)の印加時
に第2式の電流IBが流れる一方、分極補正電圧−VC(=
−VW)の印加時には、 −(VZC+VZM−VZW)/R=−VZM/R …(4) の電流が流れることになり、総発光量は2IBに比例した
値となる。
次のフィールドでは、書込み電圧として−(VW+VM
が、また分極補正電圧としてVC(=VW)が印加される。
すなわち、これらの極性は先のフィールドの場合と逆極
性となるのみで、その絶対値は変わらない。また、先の
フィールドで分極が残らないので、このフィールドにお
いても先のフィールドと同じ全発光表示が行われる。
なお、上記発光表示のフィールド(書込み電圧が正極
性)に続いて、次のフィールドで非発光の書込み電圧−
VWが印加される場合には、先のフィールドにおいて分極
が残らないので、発光層CZには電圧VZWしかかからず電
流は流れない。したがって、分極も形成されない。ま
た、これに続いて同じフィールド内で分極補正電圧V
C(=VW)が印加されるときも、同様にして電流が流れ
ず分極形成もない。したがって、絵素は発光しない。
このように分極補正電圧を印加することによって、各
フィールドの最後では、常に分極の残らない状態が得ら
れる。
発明が解決しようとする課題 しかしながら、第12図に示す対称交流駆動法におい
て、絵素の内部分極や発光は薄膜EL素子の構造に強く影
響されるため、正極性の電圧(VW+VM)が印加される場
合と、負極性の電圧−(VW+VM)が印加される場合と
で、発光が必ずしも同じにならない。そのために、第1
フィールドと第2フィールドとで絵素の発光が異なる場
合が生じ、これに起因して画面に発光強度のちらつきが
現れるという問題が生じる。
1走査線毎に絵素に加わる書込み電圧波形の極性を変
えるようにした前述の特願昭59−105375号に示された駆
動方法は、上述した発光強度のちらつきを平均化する1
つの方法ではあるが、この駆動方法においては、たとえ
ば表示内容が横1本置きの直線のような場合に全く効果
がない。
これとは別に、各フィールド毎に絵素に印加する電圧
の波形を変えることによって、正極性の電圧印加の場合
と負極性の電圧印加の場合の発光のアンバランスを解消
することが考えられる。しかし、この方法も発光に伴い
生じる内部分極のため上記課題の解決にはならない。す
なわち、この方法によって、たとえば絵素の発光強度の
小さいフィールドでの印加電圧を強く(たとえば電圧を
高くする)して発光強度を大きくすると、それに応じて
発光電流が増大し内部分極が大きくなるので、その内部
分極の電圧が次のフィールドでの外部電界に重畳して、
そのフィールドでの発光強度もそれだけ大きくなってし
まい、結局フィールド毎に独立して発光強度を調整する
ことは不可能である。
また、分極補正電圧の印加を行う第13図の駆動方法の
場合も、書込み電圧や分極補正電圧の極性についてはフ
ィールド毎に変えるものの、これらの波形(波高値やパ
ルス幅)そのものは各フィールドで共通であるため、上
述したように印加電圧の極性による発光のアンバランス
は解消されず、画面に発光強度のちらつきが現れること
になる。
したがって本発明の目的は、フィールド間で発光強度
にばらつきがなく、フリッカのない表示品位の良好な画
面を得ることのできる薄膜EL表示装置の駆動方法を提供
することである。
課題を解決するための手段 本発明は、互いに交差する方向に配列した複数の走査
側電極と複数のデータ側電極との間にEL層を介在させ、
データ側電極を基準として一方の極性の書込みパルスを
走査側電極に印加する第1フィールドと、データ側電極
を基準として他方の極性の書込み電圧を走査側電極に印
加する第2フィールドとによって1フレームの表示を完
了する薄膜EL表示装置の駆動方法において、 各フィールド毎に、走査側電極に書込み電圧を印加し
たあと、その書込み電圧と逆極性でかつ書込み電圧によ
って生じた分極を消去するための分極補正電圧を同じ走
査側電極に印加するとともに、 書込み電圧または分極補正電圧の絶対量を第1フィー
ルドと第2フィールドとで異ならせることによって、第
1フィールドでの発光強度と第2フィールドでの発光強
度とが等しくなるようにしたことを特徴とする薄膜EL表
示装置の駆動方法である。
作用 本発明に従えば、第1フィールドでの絵素の発光強度
が第2フィールドに比べて大きい場合に、たとえば第1
フィールドでの書込み電圧の絶対量を少し小さくするこ
とによって、第1フィールドで絵素の内部に分極を残す
ことなく、発光強度を第2フィールドの発光強度と同等
に小さく抑えることができ、フリッカのない画面が得ら
れる。
実施例 まず本発明の実施例の基礎となる駆動方法が適用され
る薄膜EL表示装置の概略的構成を第1図を参照して説明
する。図において、表示パネル10は、薄膜EL素子から成
り、その発光しきい値電圧VWは190Vであり、表示パネル
10には複数のデータ側電極X1,X2,…,Xi(以下、総称す
るときにはデータ側電極Xと呼ぶ)と、複数の走査側電
極Y1,Y2,…,Yi(以下、総称するときにはデータ側電極
Yと称する)とが相互に交差するように配設される。
走査側電極Yには、たとえばNチャネル高耐圧MOS(M
etal Oxide Semiconductor)型集積回路によって実現さ
れる第1スイッチング回路20,30と、たとえばPチャネ
ル高耐圧MOS型集積回路によって実現される第2スイッ
チング回路40,50とが設けられる。
各データ側電極Xには、データ側駆動回路200が設け
られ、このデータ側駆動回路200は、ソース側が共通に
電圧VM(=60V)の電源ライン1に接続されたプルア
ップ機能を有するトランジスタUT1〜UTiと、ソース側が
共通に接地されたプルダウン機能を有するトランジスタ
DT1〜DTiと、前記各トランジスタと逆方向の電流を流す
ためのダイオードUD1〜UDiと、DD1〜DDiとを含んで構成
され、各々選択回路201によって選択的に駆動される。
第2スイッチング回路40における各トランジスタのソ
ース側には、電源回路300の電源電圧が供給される。こ
の電源回路300においては、2種類の電源電圧VW+V
M(=250V),VW(=190V)に基づいて、2つのスイッ
チング素子SW1,SW2のオン/オフの組合せ状態によっ
て、0V,250V,190Vの3種類の電圧のいずれかが設定され
る。
たとえば、スイッチング素子SW1をオフ、スイッチン
グ素子SW2をオンにすることによって、電源回路300の出
力電圧として190V(=VW)が設定され、スイッチング素
子SW1をオン、スイッチング素子SW2をオフにすると電源
回路300の出力電圧として250V(=VW+VM)が設定さ
れ、また2つのスイッチング素子SW1,SW2をオフにする
と電源回路300の出力電圧として0Vが設定される。な
お、これら2つのスイッチング素子SW1およびSW2は後述
される制御信号PSC,PSWによって制御される。
前記第1スイッチング回路20の各トランジスタのソー
ス側には、電源回路400の出力電圧が供給される。
この電源回路400においては、電源電圧−VW(=−190
V)とスイッチング素子SW3のオン/オフによって、0V,
−190Vの2種類の電圧のいずれかが設定される。
たとえば、スイッチング素子SW3をオンにすることに
よって、電源回路400の出力電圧として−190V(=−
VW)が設定され、スイッチング素子SW3をオフにすると
電源回路400の出力電圧として0Vが設定される。なお、
このスイッチング素子SW3は後述される制御信号NSCによ
って制御される。
また、データ側駆動回路200内の各トランジスタUT1〜
UTIおよび各ダイオードUD1〜UDIが共通に接続される電
源ライン1には、電源回路600の出力電圧が供給され
る。
この電源回路600は、電源電圧1/2VM(=30V)に基づ
いて、4つのスイッチング素子SW4〜SW7をオン/オフ制
御することよって、前記電源ライン1に印加される電
圧を所定のレベルに設定することができる。
たとえば、前記スイッチング素子SW5をオン、スイッ
チング素子SW4をオフにすると、コンデンサCMに電源電
圧1/2VM(=30V)が充電され、この後にスイッチング素
子SW6をオン、スイッチング素子SW5をオフにすると、電
源ライン1に印加される電位が30V(=1/2VM)に引上
げられる。この後に、スイッチング素子SW4をオンにす
ると、電源ライン1には60V(=VM)が印加される。
これら4つのスイッチング素子SW4〜SW7のオン/オフ
制御は、後述される3つの制御信号T1,T2,T3によって行
われる。なお、前記電源ライン1に対して60V(=
VM)を印加するにあたって、その印加電圧を段階的に引
上げるのは、変調時における消費電力を低減するためで
ある。
第2図は、上記薄膜EL表示装置の動作を説明するため
のタイミングチャートである。ここでは、絵素Aを含む
走査側電極Y1と絵素Bを含む走査側電極Y2とが選択され
ているものとする。なお、この薄膜EL表示装置では、各
走査側電極Y毎に絵素に印加される電圧の極性を反転し
て駆動される。
ここで説明の便宜のため、第1スイッチング回路20,3
0内の任意のトランジスタを導通状態とし、この走査側
選択電極に負の書込み電圧を印加する駆動タイミング
を、以下、Nch駆動タイミングと称し、第2スイッチン
グ回路40,50内の任意のトランジスタを導通状態とし、
この走査側選択電極に正の書込みパルスを印加する駆動
タイミングをPch駆動タイミングと称する。
また、奇数番目の走査電極側Yに対してNch駆動を行
い、偶数番目の走査側電極Yに対してPch駆動を行うフ
ィールド(画面)をNPフィールド、これと逆のフィール
ドをPNフィールドと称する。
第2図(1)には、水平同期信号Hの波形が示され、
ハイレベルの期間はデータの有効期間を示す。同図
(2)には、垂直同期信号Vの波形が示され、この垂直
同期信号Vの立上りエッジから1フレームの駆動が開始
される。同図(3)には、データラッチ信号DLSの波形
が示され、このデータラッチ信号DLSは、各走査側電極
Yにそれぞれ対応する各ラインにおいて、1ラインのデ
ータ転送が終了した後に出力される。
同図(4)には、データ側データ転送用のクロック信
号DCKの波形が示される。同図(5)には、データ反転
信号RVCの波形が示され、Pch駆動が行われるラインのデ
ータ転送期間においてハイレベルとなり、この期間中の
データを全て反転させる。同図(6)には、表示データ
DATAの波形が示され、同図(7)には、データ側駆動回
路200の各トランジスタに入力されるデータD1〜Diの波
形が示される。同図(8)〜同図(10)には、それぞれ
電源回路600に与えられる制御信号T1,T2,T3の波形が示
される。以上、同図(3)〜同図(10)に示される各信
号は、データ側電極Xに関連した信号である。
同図(11)〜同図(16)には、それぞれ第1スイッチ
ング回路20,30に関連した信号の波形が示され、同図(1
7)〜同図(23)には、第2スイッチング回路40,50に関
連した信号の波形が示される。以下、同図(11)〜同図
(23)の各信号、すなわち走査側電極Yに関連した信号
について次の第1表に説明する。
また、同図(24)には、データ側電極X2に印加される
電圧波形が示され、同図(25)および同図(27)には、
それぞれ走査側電極Y1,Y2に印加される電圧波形が示さ
れる。同図(26)には、データ側電極X2および走査側電
極Y1にそれぞれ印加される電圧に基づいて絵素Aに印加
される電圧波形が示される。さらに同図(28)には、デ
ータ側電極X2および走査側電極Y2にそれぞれ印加される
電圧に基づいて、絵素Bに印加される電圧波形が示され
る。
データ側電極Xの駆動は、基本的には、表示データ
(ハイレベル;発光、ローレベル;非発光)に従って1
水平期間の周期で各データラインに印加される電圧を、
0VとVM(=60V)に切換えることによって行われる。
この薄膜EL表示装置の動作は、上述したように大きく
分けてNPフィールド、PNフィールドの2種類のタイミン
グから構成され、この2つのフィールドの実行を完了す
ることにより、薄膜EL表示装置の全絵素に対して発光に
必要な交流パルスを閉じるものである。さらに、それぞ
れのフィールドは書込み電圧のNch駆動と分極補正電圧
のPch駆動、および書込み電圧のPch駆動と分極補正電圧
のNch駆動の2種類のタイミングから構成されており、
書込み電圧の印加期間はNPフィールドでは走査側の奇数
番目選択ラインに対してNch駆動を、偶数番目選択ライ
ンに対してPch駆動を実行し、PNフィールドではその逆
の駆動を実行する。
分極補正電圧印加期間は、NPフィールドでは走査側の
奇数番目選択ラインに対してPch駆動を実行した後、偶
数番目選択ラインに対してNch駆動を実行し、PNフィー
ルドではその逆の駆動を実行する。
第3図は、第1図に示す薄膜EL表示装置の等価回路で
ある。この等価回路を参照して、以下に上記薄膜EL表示
装置のそれぞれの駆動期間での動作について説明する。
なお、第3図における各記号の説明を第2表に示す。
1、NPフィールドNch駆動における書込み期間 Nch高耐圧MOSトランジスタのソース電位を−190V(=
−VW)にするため、信号“NSC"をオンにし、Pch高耐圧M
OSトランジスタのソース電位を0Vにするため、信号“PS
C"をオフにする。そして、シフトレジスタ21のデータに
従って奇数側Nch高圧MOSトランジスタNToddの中から1
ラインを選択し、トランジスタNTSをオンにする。その
他のNchおよびPch高耐圧MOSトランジスタは全てオフに
する。データ側のトランジスタUTB,UTD,DTB,DTDは変
調期間の駆動を継続し、ラインVCC2は、まずスイッチT3
をオンにし、電位を0Vから1/2VMに切換え、次にスイッ
チT2をオフ、スイッチT1をオンにし、電位VMに引上げ
る。これにより、データ側の選択絵素を含む電極はVM
60V、非選択電極は0Vの電位になり走査側の選択電極が
−VW=−190Vであるから、走査側の選択電極とデータ側
の選択電極間の絵素CBSには、60V−(−190V)=250Vが
印加され発光する。データ側の非選択電極間の絵素CDS
には、OV−(−190V)=190Vが印加されるが発光するし
きい値以下なので発光しない。また、走査側非選択ライ
ン上の絵素CB,CDについては、走査側の電極はフローテ
ィングであるから、データ側の選択ラインと非選択ライ
ンの比率によって0Vから60Vまで変化する。
2、NPフィールドPch駆動における分極補正電圧印加期
間 Pch高耐圧MOSトランジスタのソース電位を190V(=
VW)にするため、信号“PSW"をオンに、信号“PSC"をオ
ンにし、Nch高耐圧MOSトランジスタのソース電位を0Vに
するため、信号“NSC"をオフにする。そして、シフトレ
ジスタ41のデータに従って奇数側Pch高耐圧MOSトランジ
スタPToddの中から1ラインを選択し、PTSをオンにす
る。その他のNchおよびPch高耐圧MOSトランジスタPT
even,NTeven,NToddは全てオフにする。データ側はス
イッチT3をオフにして0Vにする。これにより、データ側
の全ての電極は0Vの電位になり、走査側選択奇数ライン
の絵素には、190V−0V=190Vの分極補正電圧が書込み電
圧とは逆極性で印加されることになる。
3、NPフィールドPch駆動における書込み期間 Pch高耐圧MOSトランジスタのソース電位をVW+VM=25
0Vにするため、信号“PSW"および信号“PSC"をオンに
し、Nch高耐圧MOSトランジスタのソース電位を0Vにする
ため、信号“NSC"をオフにする。そして、シフトレジス
タ51のデータに従って偶数側Pch高耐圧MOSトランジスタ
PTevenの中から1ラインを選択し、トランジスタPTS
オンにする。その他のNchおよびPch高耐圧MOSトランジ
スタPT,NTS,NTは全てオフにする。データ側のトランジ
スタUTB,UTD,DTB,DTDは、変調期間の駆動を継続し、
ラインVCC2はまずスイッチT3をオンにし、0Vから1/2VM
に切換え、次にスイッチT2をオフ、スイッチT1をオンに
し、電位VMに引上げる。これにより、データ側の選択絵
素を含む電極は0V、非選択電極はVM=60Vの電位にな
り、走査側の選択電極がVW+VM=250Vであるから、走査
側の選択電極とデータ側の選択電極間の絵素には、250V
−0V=250Vが、前記Nch駆動の書込み電圧とは逆極性で
印加されることになり、発光する。しかし、データ側の
非選択電極間の絵素では、250V−60V=190Vが印加され
るが、発光するしきい値以下なので発光しない。
4、NPフィールドNch駆動における分極補正電圧印加期
間 Nch高耐圧MOSトランジスタのソース電位を−VW=−19
0Vにするため、信号“NSC"をオンにし、Pch高耐圧MOSト
ランジスタのソース電位を0Vにするため、信号“PSC"を
オフにする。そして、シフトレジスタ31のデータに従っ
て、偶数側Nch高耐圧MOSトランジスタNTevenの中から1
ラインを選択し、トランジスタNTSをオンにする。その
他のNchおよびPch高耐圧MOSトランジスタPTeven,P
Todd,NToddは全てオフにする。データ側はスイッチT3
をオフにして0Vにする。これにより、データ側の全ての
電極は0Vの電位になり、走査側選択偶数ラインの絵素に
は、0V−190V=190Vの分極補正電圧が書込み電圧とは逆
極性で印加されることになる。
5、NPフィールドPch駆動における書込み期間 走査側の選択ラインが奇数側から選択される以外はNP
フィールドのPch駆動と同様の駆動を行う。
6、PNフィールドNch駆動における分極補正電圧印加期
間 奇数側と偶数側が入替える以外は、NPフィールドのNc
h駆動と同様の駆動を行う。
7、PNフィールドNch駆動における書込み期間 走査側の選択ラインが偶数側から選択され、そのライ
ンのNch高耐圧MOSトランジスタがオンする以外は、NPフ
ィールドと同様の駆動を行う。
8、PNフィールドPch駆動における分極補正電圧印加期
間 偶数側と奇数側が入替わる以外は、NPフィールドのPc
h駆動と同様の駆動を行う。
次に、本発明の薄膜EL表示装置の駆動方法の第1の実
施例について説明する。
第4図は、この駆動方法における絵素への印加電圧波
形(第4図(1))と、そのときの絵素の発光波形(第
4図(2))とを対応付けて示したタイミングチャート
である。ただし、ここではデータ側電極Xを基準にして
絵素への印加電圧の極性が示されている。
この駆動方法は、第1図に示す薄膜EL表示装置に対し
て上述した基本の駆動を行った場合に、ある絵素に対し
て発光に相当するPch駆動が行われるフィールド(ここ
では第1フィールドと呼ぶ)と、これに続いて発光に相
当するNch駆動が行われるフィールド(ここでは第2フ
ィールドと呼ぶ)とで、第4図(2)に実線で示すよう
に絵素に発光強度に差が生じたとき、これを補正してい
ずれのフィールドでも発光強度が均一になるようにする
ものであって、この駆動方法を適用するために第1図に
示す薄膜EL表示装置における電源回路300に代えて、こ
の実施例では第6図に示す電源回路300Aが採用される。
すなわち、この電源回路300Aはスイッチング素子SWa,
SWbを介して電圧源VMが第1図における第2スイッチン
グ回路40,50(走査側)の電源ラインl2に接続され、ま
た電圧源VWがスイッチング素子SWe,SWbを介して電源ラ
インl2に接続され、電圧源VWよりも少し電圧の低い電圧
源VW−vがスイッチング素子SWbを介して電源ラインl2
に接続されている。また、電圧源VWはスイッチング素子
SWe,SWc、コンデンサCa、スイッチング素子SWa,SWbを介
して電源ラインl2に接続され、電圧源VW−vはスイッチ
ング素子SWc、コンデンサCa、スイッチング素子SWa,SWb
介して電源ラインl2に接続されている。さらに、スイッ
チング素子SWcとコンデンサCaの接続点はスイッチング
素子SWdを介して接地されている。
この電源回路300Aでは、スイッチング素子SWdがオン
のとき、コンデンサCaに電圧VMが充電され、次にスイッ
チング素子SWdがオフでスイッチング素子SWc,SWeがオン
となったときコンデンサCaの充電電位は(VW+VM)とな
り、この状態でスイッチング素子SWa,SWbがオンであれ
ば電源ラインl2つまり走査側電極Yに正極性の電圧(VW
+VM)が供給される。また、コンデンサCaに電圧VMが充
電されたあと、スイッチング素子SWdがオフでスイッチ
ング素子SWcがオンおよびスイッチング素子SWeがオフと
なったときにはコンデンサCaの充電電位は(VW+VM
v)となり、この状態でスイッチング素子SWa,SWbがオ
ンであれば、電源ラインl2に正極性の電圧(VW+VM
v)が供給される。
一方、スイッチング素子SWaがオフでスイッチング素
子SWe,SWbがオンの場合には電圧VWが電源ラインl2に供
給される。また、スイッチング素子SWa,SWeがオフでス
イッチング素子SWbがオンの場合には電源ラインl2に電
圧(VW−v)が供給される。すなわち、電源回路300Aで
は、スイッチング素子SWa,SWeの切換え制御によって走
査側電極Yに対し4種類の電圧((VW+VM),(VW+VM
−v),VW,(VW−v)を切換え供給できる。
第4図(2)に実線で示すように、第2フィールドで
の発光強度に比べて第1フィールドでの発光強度が小さ
くなる傾向を示すとき、この駆動方法ではPch駆動とな
る第1フィールドにおいて、書込み期間に走査側電極Y
に印加する電圧として本来の電圧(VW+VM)よりやや低
い電圧(VW+VM−v)が上記電源回路300Aでのスイッチ
ング素子のオン/オフ切換えによって供給される。Pch
駆動では、データ側電極に印加される発光に対応する電
圧は0Vであるから、絵素には本来の書込み電圧(VW
VM)よりやや低い第4図(1)に破線で示す電圧レベル
の書込み電圧(VW+VM−v)が印加されることになる。
その結果、このときの発光強度は第4図(2)に破線で
示すように、本来の場合の発光強度(実線)よりやや小
さくなる。この書込み電圧(VW+VM−v)の印加のあ
と、同じ第1フィールド内で行われる分極補正電圧の印
加は本来の場合と同様に行われる。すなわち、このPch
駆動の分極補正電圧印加期間においては第1図における
電源回路400から走査側電極Yに対して負極性の分極補
正電圧−VWが印加される。この場合、書込み電圧(VW
VM−v)の印加に伴って絵素の内部に残る分極は本来の
場合よりも小さいので、分極補正電圧−VWの印加時の発
光強度も第4図(2)に破線で示すようにその分だけ小
さくする。すなわち、第1フィールドでの総発光量は本
来の場合に比べて小さくなる。
一方、第1フィールドと書込み電圧および分極補正電
圧の極性が逆になる第2フィールドでは、書込み電圧お
よび分極補正電圧のいずれについても電圧レベルは変え
られない。すなわち、書込み電圧として−(VW+VM
が、また分極補正電圧としてVWがそれぞれ印加される。
したがって、第2フィールドでの発光強度は、本来の発
光強度と変らない。すなわち、第1フィールドの発光強
度だけが独立に小さく補正されたことになり、これによ
って第1フィールドと第2フィールドの発光強度は均一
にされる。
第5図は、本発明の駆動方法の第2の実施例における
絵素への印加電圧波形(第5図(1))と、そのときの
絵素の発光波形(第5図(2))とを対応付けて示した
タイミングチャートである。この場合も、データ側電極
Xを基準として絵素への印加電圧の極性が示されてい
る。
この駆動方法は、第1図に示す薄膜EL表示装置に対し
て上述した基本の駆動を行った場合に、ある絵素に対し
て発光に相当するPch駆動が行われる第1フィールドで
の発光強度に比べて、これに続いて発光に相当するNch
駆動が行われる第2フィールドでの発光強度が第5図
(2)に実線で示すように大きいとき、これを補正して
いずれのフィールドでも発光強度が均一になるようにす
るものであって、この駆動方法を適用するために第1図
に示す薄膜EL表示装置における電源回路400に代えて、
この実施例では第7図に示す電源回路400Aが採用され
る。
すなわち、この電源回路400Aはスイッチング素子SWf,
SWgを介して電圧源−VWが第1図における第1スイッチ
ング回路20,30(走査側)の電源ラインl3に接続され、
また電圧源−VWよりも少し絶対値の小さい電圧源−(VW
−v)がスイッチング素子SWfを介して接続されてお
り、さらに電源ラインl3はダイオードDaを介して接地さ
れている。
この電源回路400Aでは、スイッチング素子SWf,SWgが
ともにオンのとき、電源ラインl3、つまり走査側電極Y
に負極性の電圧−VWが供給される。また、スイッチング
素子SWgがオフで、スイッチング素子SWfがオンのとき電
圧−(VW−v)が電源ラインl3に供給され、さらにスイ
ッチング素子SWf,SWgがともにオフのとき電源ラインl3
の電位は0Vとなる。
第5図(2)に実線で示すように、第1フィールドで
の発光強度に比べて第2フィールドでの発光強度が大き
くなる傾向を示すとき、この駆動方法ではNch駆動とな
る第2フィールドにおいて、分極補正電圧印加期間に走
査側電極Yに、上記電源回路400Aでのスイッチング素子
のオン/オフ切換えによって、本来の電圧VWよりやや低
い電圧(VW−v)が分極補正電圧として印加される。こ
れに先立ち、同じ第2フィールド内で行われる書込み期
間には絵素に対して本来の書込み電圧と同じ電圧−(VW
+VM)が印加される(走査側電極Yには電圧−VWが印加
される一方、データ側電極には発光に相当する電圧VM
印加される)ので、書込み期間に絵素内部に生じる分極
を打ち消す効果は、本来の分極補正電圧VWより弱くな
り、それによって絵素の内部電極は完全に打ち消され
る。分極補正電圧が低く補正された分だけ、絵素の発光
強度は第5図(2)に破線で示すように本来の場合の発
光強度(実線)より小さくなる。
一方、第1フィールドでは書込み電圧も分極補正電圧
も本来の駆動の場合と同一電圧が与えられるが、その書
込み期間に先立ち絵素の内部分極は完全に除かれた状態
にされているので(本来の駆動では、第2フィールドに
おける分極補正電圧の効果が適正値よりもやや大きいた
め、第1フィールドでの書込み電圧の効果を減じるよう
に働く分極が残る)、第1フィールドでの書込み電圧
(VW+VM)の印加による絵素の発光強度は破線で示すよ
うに本来の駆動の場合の発光強度(実線)よりも大きく
なる。
このように、第1フィールドでは発光強度が本来の駆
動の場合に比べて少し大きくなるように補正され、かつ
第2フィールドでは本来の駆動の場合に比べて少し小さ
くなるように補正されるため、これによって第1フィー
ルドと第2フィールドの発光強度は均一にされる。
なお、上記第1、第2の実施例では書込み電圧や分極
補正電圧の電圧レベルを補正することによって発光強度
を均一にする場合について説明したが、これらの電圧の
パルス幅を補正することによって各フィールドでの発光
強度を均一にするようにしてもよい。
第8図は、パルス幅を補正することによってフィール
ド間での発光強度の不均衡を改善するようにした第3の
実施例に採用される電源回路300Bを示している。すなわ
ち、この実施例では第4図(2)に示すように第1フィ
ールドと第2フィールドとで発光強度が異なる場合に、
第1図に示す薄膜EL表示装置の電源回路300に代えて上
記電源回路300Bが用いられる。
上記電源回路300Bは、スイッチング素子SWh,SWiを介
して電圧源VMが電源ラインl2に接続され、また電圧源VM
がスイッチング素子SWj、コンデンサCb、スイッチング
素子SWh,SWiを介して電源ラインl2に接続され、電圧源V
Wは別にスイッチング素子SWiを介して電源ラインl2に接
続されている。さらに、スイッチング素子SWjとコンデ
ンサCbの接続点はスイッチング素子SWkを介して接地さ
れ、電源ラインl2はスイッチング素子SWlを介して接地
されている。
この電源回路300Bでは、スイッチング素子SWkがオン
のとき、コンデンサCbに電圧VMが充電され、次にスイッ
チング素子SWkがオフでスイッチング素子SWjがオンとな
ったとき、コンデンサCbの充電電位は(VW+VM)とな
り、この状態でスイッチング素子SWh,SWiがオン、スイ
ッチング素子SWlがオフであれば電源ラインl2、つまり
走査側電極Yに正極性の電圧(VW+VM)が供給される。
一方、スイッチング素子SWh,SWlがオフで、スイッチ
ング素子SWiがオンの場合には、電圧VWが電源ラインl2
に供給される。電圧(VW+VM)、VWのパルス幅は、上記
スイッチング素子SWlがオフからオンに切換わるタイミ
ングに応じて可変設定される。
この実施例では、先の第1の実施例が第1フィールド
で印加する書込み電圧の電圧レベルを本来の電圧(VW
VM)よりやや低い電圧(VW+VM−v)とすることによっ
て発光強度を小さい値に補正したのに対して、書込み電
圧(VW+VM)のパルス幅を本来の駆動の場合のパルス幅
よりも少し狭くすることによって発光強度の低減が図ら
れる。
すなわち、第1フィールドの書込み期間において、電
源回路300Aから走査側電極Yに電圧(VW+VM)が供給さ
れるとき、そのスイッチング素子SWlがオフからオンに
切換わるタイミングは、本来の駆動の場合よりも早めに
設定される。同じ第1フィールドでの分極補正電圧−VW
や、第2フィールドでの書込み電圧−(VW+VM)、分極
補正電圧VWについては本来の駆動の場合と同じパルス幅
に設定される。
このようにして、第1フィールドと第2フィールドで
の間での発光強度が均一になるように補正される。
第9図は、パルス幅を補正することによってフィール
ド間での発光強度の不均衡を改善するようにした第4の
実施例に採用される電源回路400Bを示している。すなわ
ち、この実施例では第5図(2)に示すように第1フィ
ールドと第2フィールドとで発光強度が異なる場合に、
第1図に示す薄膜EL表示装置の電源回路400に代えて上
記電源回路400Bが用いられる。
上記電源回路400Bは、スイッチング素子SWmを介して
電圧源−VWが電源ラインl3に接続され、電源ラインl3は
スイッチング素子SWnを介して接地されている。
この電源回路400Bでは、スイッチング素子SWmがオン
でスイッチング素子SWnがオフのとき電源ラインl3、つ
まり走査側電極Yに電圧−VWが供給され、そのパルス幅
はスイッチング素子SWnのオフからオンへの切換えタイ
ミングに応じて可変設定される。
この実施例では、先の第2の実施例が第2フィールド
で印加する分極補正電圧の電圧レベルを本来の電圧VW
りやや低い電圧(VW−v)とすることによって発光強度
を小さい値に補正したのに対して、分極補正電圧VWのパ
ルス幅を本来の駆動の場合のパルス幅よりも少し狭くす
ることによって発光強度の低減が図られる。
すなわち、第2フィールドの分極補正電圧印加期間に
おいて、電源回路400Bから走査側電極Yに電圧−VWが供
給されるとき、そのスイッチング素子SWnがオフからオ
ンに切換わるタイミングは本来の駆動の場合よりも早め
に設定される。同じ第2フィールドでの書込み電圧−
(VW+VM)や、第1フィールドでの書込み電圧(VW
VM)、分極補正電圧−VWについては、本来の駆動の場合
と同じパルス幅に設定される。
このようにして、第2フィールドでの分極補正電圧印
加期間における発光強度の低減が図られ、この第2フィ
ールドでの補正に伴って第1フィールドでの書込み期間
における発光強度の低減が第2の実施例の場合と同様に
行われる。したがって、第1フィールドと第2フィール
ドの間での発光強度が均一になるように補正される。
発明の効果 以上のように、本発明の薄膜EL表示装置の駆動方法に
よれば、フィールド間で発光非対称が現れる場合に、第
1フィールドまたは第2フィールドでの書込み電圧或い
は分極補正電圧の絶対量(電圧レベルやパルス幅)を加
減設定することによって、各フィールドで絵素の内部に
分極を残すことなく発光強度をフィールド間で均一にな
るように補正するようにしているので、フリッカのない
表示品位の良好な画面を表示することができる。
【図面の簡単な説明】 第1図は本発明の駆動方法の基礎となる駆動方法が適用
される薄膜EL表示装置の概略の構成を示すブロック図、
第2図はその薄膜EL表示装置の動作を示すタイミングチ
ャート、第3図はその薄膜EL表示装置の等価回路を示す
回路図、第4図は本発明の駆動方法の第1の実施例を示
すタイミングチャート、第5図は本発明の駆動方法の第
2の実施例を示すタイミングチャート、第6図は第1の
実施例に適用される電源回路を示す回路図、第7図は第
2の実施例に適用される電源回路を示す回路図、第8図
は本発明の駆動方法の第3の実施例に適用される電源回
路を示す回路図、第9図は本発明の駆動方法の第4の実
施例に適用される電源回路を示す回路図、第10図は典型
的な薄膜EL素子の一部を切欠いて示す斜視図、第11図は
その薄膜EL素子の印加電圧−輝度特性を示すグラフ、第
12図は従来の対称駆動方法を示すタイミングチャート、
第13図は分極補正電圧を用いた従来の駆動方法を示すタ
イミングチャート、第14図は薄膜EL素子の1絵素に相当
する等価回路を示す回路図である。 10…表示パネル、20,30…第1スイッチング回路、40,50
…第2スイッチング回路、200…データ側駆動回路、30
0,300A,300B,400A,400B,600…電源回路、X…データ側
電極、Y…走査側電極、NT,PT,UT,DT…トランジスタ
───────────────────────────────────────────────────── フロントページの続き (72)発明者 上出 久 大阪府大阪市阿倍野区長池町22番22号 シャープ株式会社内 (56)参考文献 特開 昭63−237388(JP,A) 特開 昭63−237389(JP,A) 特開 昭61−282895(JP,A) 特開 平3−51884(JP,A)

Claims (1)

    (57)【特許請求の範囲】
  1. 【請求項1】互いに交差する方向に配列した複数の走査
    側電極と複数のデータ側電極との間にEL層を介在させ、
    データ側電極を基準として一方の極性の書込みパルスを
    走査側電極に印加する第1フィールドと、データ側電極
    を基準として他方の極性の書込み電圧を走査側電極に印
    加する第2フィールドとによって1フレームの表示を完
    了する薄膜EL表示装置の駆動方法において、 各フィールド毎に、走査側電極に書込み電圧を印加した
    あと、その書込み電圧と逆極性でかつ書込み電圧によっ
    て生じた分極を消去するための分極補正電圧を同じ走査
    側電極に印加するとともに、 書込み電圧または分極補正電圧の絶対量を第1フィール
    ドと第2フィールドとで異ならせることによって、第1
    フィールドでの発光強度と第2フィールドでの発光強度
    とが等しくなるようにしたことを特徴とする薄膜EL表示
    装置の駆動方法。
JP20731589A 1989-08-09 1989-08-09 薄膜el表示装置の駆動方法 Expired - Fee Related JP2533945B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP20731589A JP2533945B2 (ja) 1989-08-09 1989-08-09 薄膜el表示装置の駆動方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP20731589A JP2533945B2 (ja) 1989-08-09 1989-08-09 薄膜el表示装置の駆動方法

Publications (2)

Publication Number Publication Date
JPH0369990A JPH0369990A (ja) 1991-03-26
JP2533945B2 true JP2533945B2 (ja) 1996-09-11

Family

ID=16537737

Family Applications (1)

Application Number Title Priority Date Filing Date
JP20731589A Expired - Fee Related JP2533945B2 (ja) 1989-08-09 1989-08-09 薄膜el表示装置の駆動方法

Country Status (1)

Country Link
JP (1) JP2533945B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2006046553A1 (ja) 2004-10-28 2006-05-04 Matsushita Electric Industrial Co., Ltd. 表示装置及び表示装置の駆動方法

Also Published As

Publication number Publication date
JPH0369990A (ja) 1991-03-26

Similar Documents

Publication Publication Date Title
US4983885A (en) Thin film EL display panel drive circuit
JPH0748137B2 (ja) 薄膜el表示装置の駆動方法
JPH0634152B2 (ja) 薄膜el表示装置の駆動回路
JPH0118434B2 (ja)
JPS63314594A (ja) 薄膜elディスプレイユニットの駆動方法および駆動回路
JPH0528387B2 (ja)
JP2533945B2 (ja) 薄膜el表示装置の駆動方法
JPH0748143B2 (ja) 表示装置の駆動方法
JP2693238B2 (ja) 表示装置の駆動方法
JP2619027B2 (ja) 表示装置の駆動方法および装置
JP2619083B2 (ja) 表示装置の駆動方法
JP2728582B2 (ja) El表示装置の駆動方法
JPH0460316B2 (ja)
JP3301379B2 (ja) El表示装置
JPH0748138B2 (ja) エレクトロルミネッセンス表示装置の駆動方式
JP2618983B2 (ja) 薄膜el表示装置の駆動方法
JP3072221B2 (ja) 表示装置の駆動方法及びその回路
JP2820944B2 (ja) 表示装置の駆動方法および装置
JP2664422B2 (ja) 表示装置の駆動方法
JPH05333815A (ja) 表示装置の駆動方法
JPH0528386B2 (ja)
JPH07109543B2 (ja) 表示装置
JPH01177075A (ja) 薄膜el表示装置の駆動回路
JPS63232293A (ja) 薄膜el表示装置の駆動方法
JPH08328501A (ja) 薄膜el素子の駆動方法および装置

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees