JPH0118434B2 - - Google Patents
Info
- Publication number
- JPH0118434B2 JPH0118434B2 JP58206514A JP20651483A JPH0118434B2 JP H0118434 B2 JPH0118434 B2 JP H0118434B2 JP 58206514 A JP58206514 A JP 58206514A JP 20651483 A JP20651483 A JP 20651483A JP H0118434 B2 JPH0118434 B2 JP H0118434B2
- Authority
- JP
- Japan
- Prior art keywords
- numbered
- scanning side
- odd
- driver
- voltage mos
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 239000010409 thin film Substances 0.000 claims abstract description 22
- 230000008878 coupling Effects 0.000 claims description 5
- 238000010168 coupling process Methods 0.000 claims description 5
- 238000005859 coupling reaction Methods 0.000 claims description 5
- 239000011159 matrix material Substances 0.000 abstract description 6
- 229910018072 Al 2 O 3 Inorganic materials 0.000 description 3
- 230000015556 catabolic process Effects 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 229910010413 TiO 2 Inorganic materials 0.000 description 2
- 238000003491 array Methods 0.000 description 2
- 239000003989 dielectric material Substances 0.000 description 2
- 239000012190 activator Substances 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000007599 discharging Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000007774 longterm Effects 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 230000010363 phase shift Effects 0.000 description 1
- 229910052950 sphalerite Inorganic materials 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
- 229910052984 zinc sulfide Inorganic materials 0.000 description 1
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
- G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
- G09G2310/0264—Details of driving circuits
- G09G2310/0267—Details of drivers for scan electrodes, other than drivers for liquid crystal, plasma or OLED displays
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
- G09G2310/0264—Details of driving circuits
- G09G2310/0275—Details of drivers for data electrodes, other than drivers for liquid crystal, plasma or OLED displays, not related to handling digital grey scale data or to communication of data to the pixels by means of a current
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Control Of El Displays (AREA)
Description
【発明の詳細な説明】
＜技術分野＞
本発明は、高電圧駆動を要する、交流駆動型容
量性フラツト・マトリツクスデイプレイパネルで
ある薄膜EL表示装置の駆動装置に関するもので
ある。
量性フラツト・マトリツクスデイプレイパネルで
ある薄膜EL表示装置の駆動装置に関するもので
ある。
例えば、二重絶縁型（又は三層構造）薄膜EL
表示装置は次のように構成される。
表示装置は次のように構成される。
第１図に図示のように、ガラス基板１の上に
In2O3よりなる帯状の透明電極２を平行に設け、
この上に例えばY2O3，Si3N4，TiO2，Al2O3等の
透電物質層３、Mn等の活性剤をドープしたZnS
よりなるEL層４、上記と同じくY2O3，Si3N4，
TiO2，Al2O3等の誘電物質層３′を蒸着法、スバ
ツタリング法のような薄膜技術を用いて順次500
〜10000Åの膜厚に積層して３層構造にし、その
上に上記透明電極２と直交する方向にAl2O3より
なる帯状の背面電極５を平行に設ける。
In2O3よりなる帯状の透明電極２を平行に設け、
この上に例えばY2O3，Si3N4，TiO2，Al2O3等の
透電物質層３、Mn等の活性剤をドープしたZnS
よりなるEL層４、上記と同じくY2O3，Si3N4，
TiO2，Al2O3等の誘電物質層３′を蒸着法、スバ
ツタリング法のような薄膜技術を用いて順次500
〜10000Åの膜厚に積層して３層構造にし、その
上に上記透明電極２と直交する方向にAl2O3より
なる帯状の背面電極５を平行に設ける。
上記薄膜EL素子はその電極間に、誘電物質３，
３′で挾持されたEL物質４を介在させたものであ
るから、等価回路的には容量性素子と見ることが
できる。また、該薄膜EL素子は第２図に示す電
圧―輝度特性（実線）から明らかな如く、200V
程度の比較的高電圧を印加して駆動される。
３′で挾持されたEL物質４を介在させたものであ
るから、等価回路的には容量性素子と見ることが
できる。また、該薄膜EL素子は第２図に示す電
圧―輝度特性（実線）から明らかな如く、200V
程度の比較的高電圧を印加して駆動される。
＜従来技術＞
従来、このような薄膜EL表示装置のため、プ
ルダウン機能のみを有する高耐圧Ｎ―chMOSド
ライバとプルアツプ機能を有するダイオードを組
合わせてその駆動回路を構成している。第３図に
従来の駆動回路構成例を示す。公知文献としては
例えば、日経エレクトロニクス、1979年４月２日
号の特集「薄膜エレクトロルミネセント（EL）
文字デイスプレイの実用化技術」がある。
ルダウン機能のみを有する高耐圧Ｎ―chMOSド
ライバとプルアツプ機能を有するダイオードを組
合わせてその駆動回路を構成している。第３図に
従来の駆動回路構成例を示す。公知文献としては
例えば、日経エレクトロニクス、1979年４月２日
号の特集「薄膜エレクトロルミネセント（EL）
文字デイスプレイの実用化技術」がある。
第３図において、１０は前記の薄膜EL表示装
置を示し、この図ではＸ方向の電極をデータ側電
極とし、Ｙ方向電極を走査側電極とし、電極のみ
を示している。
置を示し、この図ではＸ方向の電極をデータ側電
極とし、Ｙ方向電極を走査側電極とし、電極のみ
を示している。
２０，３０は走査側Ｎ―chMOSICで、２１，
３１は、IC中のシフトレジスタ等の論理回路で
ある。
３１は、IC中のシフトレジスタ等の論理回路で
ある。
４０はＹ方向電極の奇数番目のラインにカソー
ド側が接続されたアノード共通のダイオードアレ
イであり、走査側駆動線分離及びスイツチング素
子の逆バイアス保護をする。５０はＹ方向電極の
偶数番目のラインにカソード側が接続されたアノ
ード共通のダイオードアレイであり、走査側駆動
線分離及びスイツチング素子の逆バイアス保護を
する。
ド側が接続されたアノード共通のダイオードアレ
イであり、走査側駆動線分離及びスイツチング素
子の逆バイアス保護をする。５０はＹ方向電極の
偶数番目のラインにカソード側が接続されたアノ
ード共通のダイオードアレイであり、走査側駆動
線分離及びスイツチング素子の逆バイアス保護を
する。
６０はデータ側Ｎ―chMOSICで、６１はIC中
のシフトレジスタ等の論理回路である。
のシフトレジスタ等の論理回路である。
７０はデータ側のダイオードアレイを示し、こ
れはデータ側駆動線の分離と後述する高耐圧トラ
ンジスタよりなるスイツチング素子の逆バイアス
を保護する作用をする。
れはデータ側駆動線の分離と後述する高耐圧トラ
ンジスタよりなるスイツチング素子の逆バイアス
を保護する作用をする。
８０，９０は書込み及びリフレツシユ駆動回
路、１００は予備充電駆動回路、１１０は引き上
げ充電駆動回路である。
路、１００は予備充電駆動回路、１１０は引き上
げ充電駆動回路である。
次にこの回路の動作を第４図のタイムチヤート
とともに説明する。第４図は第３図中の絵素Ａ，
Ｂを代表例とし、各々の印加電圧波形を示すもの
である。
とともに説明する。第４図は第３図中の絵素Ａ，
Ｂを代表例とし、各々の印加電圧波形を示すもの
である。
第１段階T1：予備充電期間
まず、走査側電極に接続されたIC２０，３０
内のすべての高耐圧MOSトランジスタをオン状
態にする。同時に予備充電駆動回路１００をオン
状態にし（この時データ側IC６０内の全MOSト
ランジスタ状態）、データ側ダイオードアレイ７
０を介してパネル全面を充電する。この結果、走
査側電極はすべて0Vになり、一方データ側駆動
電極はすべて30Vになる。
内のすべての高耐圧MOSトランジスタをオン状
態にする。同時に予備充電駆動回路１００をオン
状態にし（この時データ側IC６０内の全MOSト
ランジスタ状態）、データ側ダイオードアレイ７
０を介してパネル全面を充電する。この結果、走
査側電極はすべて0Vになり、一方データ側駆動
電極はすべて30Vになる。
第２段階T2：引き上げ充電／放電期間
次に、走査側IC２０，３０内の全MOSトラン
ジスタをオフ状態にして、引き上げ充電駆動回路
１１０をオンに切換え、走査側ダイオードアレイ
４０，５０を介してすべての走査側電極を30Vま
で引き上げる。ELマトリツクスの電極交点が容
量結合している性質からすべてのデータ側駆動電
極は0Vまで引き上げられる。この後、IC６０内
の選択されたデータ側駆動電極に接続された
MOSトランジスタのみオフ状態のままにし、他
のデータ側駆動電極に接続されたトランジスタを
オン状態に切換え、データ側の非選択電極の電荷
を放電する。この結果、選択されたデータ側電極
の60Vを保ち、非選択電極は0Vになる。今、走
査側電極はすべて30Vに引き上げられているた
め、走査側電極から見れば、選択されたデータ側
電極は＋30V、非選択電極は−30Vの状態にあ
る。
ジスタをオフ状態にして、引き上げ充電駆動回路
１１０をオンに切換え、走査側ダイオードアレイ
４０，５０を介してすべての走査側電極を30Vま
で引き上げる。ELマトリツクスの電極交点が容
量結合している性質からすべてのデータ側駆動電
極は0Vまで引き上げられる。この後、IC６０内
の選択されたデータ側駆動電極に接続された
MOSトランジスタのみオフ状態のままにし、他
のデータ側駆動電極に接続されたトランジスタを
オン状態に切換え、データ側の非選択電極の電荷
を放電する。この結果、選択されたデータ側電極
の60Vを保ち、非選択電極は0Vになる。今、走
査側電極はすべて30Vに引き上げられているた
め、走査側電極から見れば、選択されたデータ側
電極は＋30V、非選択電極は−30Vの状態にあ
る。
第３段階T3：書込み駆動期間
選択された走査側電極が偶数番目である時、奇
数側書込み及びリフレツシユ駆動回路８０をオン
状態にし、走査側ダイオードアレイ４０を介して
すべての奇数側走査電極を＋190Vに引き上げる。
この時、先に述べた容量結合の性質から、選択さ
れたデータ側駆動電極は＋220Vに引き上げられ、
非選択のデータ側駆動電極は＋160Vに引き上げ
られる。この後、IC３０内の選択された走査電
極（今の場合偶数番目）に対応するMOSトラン
ジスタのみをオンに切換えるとこの走査電極が
0Vとなり、結局選択交点絵素には発光するのに
十分な書込み電圧220V（尖頭値）が加わる。他
方、選択された走査側電極上の非選択絵素には発
光しきい値以下の160V（尖頭値）が加わる。
数側書込み及びリフレツシユ駆動回路８０をオン
状態にし、走査側ダイオードアレイ４０を介して
すべての奇数側走査電極を＋190Vに引き上げる。
この時、先に述べた容量結合の性質から、選択さ
れたデータ側駆動電極は＋220Vに引き上げられ、
非選択のデータ側駆動電極は＋160Vに引き上げ
られる。この後、IC３０内の選択された走査電
極（今の場合偶数番目）に対応するMOSトラン
ジスタのみをオンに切換えるとこの走査電極が
0Vとなり、結局選択交点絵素には発光するのに
十分な書込み電圧220V（尖頭値）が加わる。他
方、選択された走査側電極上の非選択絵素には発
光しきい値以下の160V（尖頭値）が加わる。
なお、上述したように選択されたデータ側駆動
電極は＋220Vに引き上げられ、非選択のデータ
側駆動電極は＋160Vに引き上げられるものの、
奇数番目の走査側電極及び選択された走査側を除
く偶数番目の走査側電極から見れば、選択された
データ側電極は＋30V、非選択電極は−30Vの状
態のままで、第２段階T2からの変化はない。
電極は＋220Vに引き上げられ、非選択のデータ
側駆動電極は＋160Vに引き上げられるものの、
奇数番目の走査側電極及び選択された走査側を除
く偶数番目の走査側電極から見れば、選択された
データ側電極は＋30V、非選択電極は−30Vの状
態のままで、第２段階T2からの変化はない。
選択された走査側電極が奇数番目の時は、偶数
側書込み及びリフレツシユ駆動回路９０をオン状
態にし、走査側ダイオードアレイ５０を介してす
べての偶数側走査電極を＋190Vまで引き上げる。
側書込み及びリフレツシユ駆動回路９０をオン状
態にし、走査側ダイオードアレイ５０を介してす
べての偶数側走査電極を＋190Vまで引き上げる。
書込み後、逆極性のリフレツシユパルス印加
以上の３段階による線順次書込み駆動を、走査
側電極すべてについて行ない、１画面分の書込み
終了後、IC６０内の全データ側トランジスタを
オン状態にし、同時に書込み及びリフレツシユ駆
動回路８０，９０をオン状態にすると、走査側ダ
イオードアレイ４０，５０を介して、書込み駆動
とは極性が逆で振幅190Vのリフレツシユパルス
がパネル全面にわたつて加わる。
側電極すべてについて行ない、１画面分の書込み
終了後、IC６０内の全データ側トランジスタを
オン状態にし、同時に書込み及びリフレツシユ駆
動回路８０，９０をオン状態にすると、走査側ダ
イオードアレイ４０，５０を介して、書込み駆動
とは極性が逆で振幅190Vのリフレツシユパルス
がパネル全面にわたつて加わる。
第４図において、実線は上記３段階による各線
順次書込み駆動時にデータ側電極が選択された場
合であり、破線は選択されなかつた場合である。
順次書込み駆動時にデータ側電極が選択された場
合であり、破線は選択されなかつた場合である。
以上に説明したように、従来の駆動装置におい
ては、第４図に示す如く、リフレツシユパルスに
対して書込みパルスの位相が走査電極にそつて順
次変わり、また、データ側電極の選択、非選択に
よつて予備充電電圧によるDC電圧が生じ、更に、
リフレツシユパルスと書込みパルスの振幅の非対
称を生じる。この３つのことは、交流駆動型であ
る薄膜EL表示装置において、電圧―輝度特性に
変化を生じさせ、例えば第２図の破線の如くにな
つて、表示品質の低下など長期信頼性の上で望ま
しくない現象を起させている。
ては、第４図に示す如く、リフレツシユパルスに
対して書込みパルスの位相が走査電極にそつて順
次変わり、また、データ側電極の選択、非選択に
よつて予備充電電圧によるDC電圧が生じ、更に、
リフレツシユパルスと書込みパルスの振幅の非対
称を生じる。この３つのことは、交流駆動型であ
る薄膜EL表示装置において、電圧―輝度特性に
変化を生じさせ、例えば第２図の破線の如くにな
つて、表示品質の低下など長期信頼性の上で望ま
しくない現象を起させている。
＜発明の目的＞
本発明は上記点に鑑み、走査側電極の駆動回路
として、プルダウン機能のみを有するＮ―
chMOSドライバとプルアツプ機能のみを有する
Ｐ―chMOSドライバを巧みに組み合わせ、走査
側からの制御のみでかつ一方極の電源の使用によ
り、フイールド毎に正負の対称な書込みパルスを
印加するようにして、上述した従来の欠点を解消
した駆動装置を提供するものである。
として、プルダウン機能のみを有するＮ―
chMOSドライバとプルアツプ機能のみを有する
Ｐ―chMOSドライバを巧みに組み合わせ、走査
側からの制御のみでかつ一方極の電源の使用によ
り、フイールド毎に正負の対称な書込みパルスを
印加するようにして、上述した従来の欠点を解消
した駆動装置を提供するものである。
＜実施例＞
第５図に本発明における駆動回路構成例を示
す。第６図は第５図中の絵素Ｃ及びＤを代表例と
し各各の印加電圧波形を示すタイムチヤートであ
る。
す。第６図は第５図中の絵素Ｃ及びＤを代表例と
し各各の印加電圧波形を示すタイムチヤートであ
る。
第５図において、第３図と同一機能を有する部
分については第３図と同じ符号を付して示す。従
つて同一部分については説明を省略する。
分については第３図と同じ符号を付して示す。従
つて同一部分については説明を省略する。
３１０，３２０は奇数番目，偶数番目の各々走
査側ダイオードアレイ４０，５０の代りに設けら
れたＰ―ch高耐圧MOSICで、３１１，３２１は
各IC中のシフトレジスタ等の論理回路である。
査側ダイオードアレイ４０，５０の代りに設けら
れたＰ―ch高耐圧MOSICで、３１１，３２１は
各IC中のシフトレジスタ等の論理回路である。
３３０，３４０は書込み駆動回路である。
絵素Ｃを含む走査側電極X2を選択走査側電極
とする場合を例として説明する。本案駆動装置で
はフイールド毎に極性を反転して駆動される。第
１のフイールドを奇数フイールド、第２のフイー
ルドを偶数フイールドと呼ぶ。
とする場合を例として説明する。本案駆動装置で
はフイールド毎に極性を反転して駆動される。第
１のフイールドを奇数フイールド、第２のフイー
ルドを偶数フイールドと呼ぶ。
奇数フイールド第１段階T1：予備充電期間
走査側Ｎ―chMOSIC２０，３０内のすべての
MOSトランジスタNT1〜NTiをオン状態にする。
同時に予備充電駆動回路100（圧VM）をオン状態
にし、データ側ダイオードアレイ７０を介してパ
ネル全面を充電する。この時、データ側Ｎ―
chMOSIC６０内の全MOSトランジスタNt1〜Nti
及び走査側Ｐ―chMOSIC３１０，３２０内の全
MOSトランジスタPT1〜PTiはすべてオフ状態
に保たれる。
MOSトランジスタNT1〜NTiをオン状態にする。
同時に予備充電駆動回路100（圧VM）をオン状態
にし、データ側ダイオードアレイ７０を介してパ
ネル全面を充電する。この時、データ側Ｎ―
chMOSIC６０内の全MOSトランジスタNt1〜Nti
及び走査側Ｐ―chMOSIC３１０，３２０内の全
MOSトランジスタPT1〜PTiはすべてオフ状態
に保たれる。
奇数フイールド第２段階T2：放電期間
次に走査側Ｎ―chMOSIC２０，３０内の全全
MOSトランジスタNT1〜NTiをオフ状態にして、
かつデータ側Ｎ―chMOSIC６０内の選択された
データ側駆動電極に接続されたMOSトランジス
タのみオフ状態のままにし、他のデータ側駆動電
極に接続されたMOSトランジスタをオン状態に
切換える。また同時に、走査側Ｐ―chMOSIC３
１０，３２０内の全MOSトランジスタPT1〜
PTiをオン状態にする。データ側の非選択電極の
電荷は、オンしているデータ側Ｎ―chMOSIC６
０内のMOSトランジスタと、走査側Ｐ―
chMOSIC３１０，３２０内のMOSトランジスタ
PT1〜PTi及び書込み駆動回路３３０，３４０内
ダイオード３３１，３４１による接地ループ形成
で放電する。選択されたデータ側電極の電荷はそ
のまま保持する。
MOSトランジスタNT1〜NTiをオフ状態にして、
かつデータ側Ｎ―chMOSIC６０内の選択された
データ側駆動電極に接続されたMOSトランジス
タのみオフ状態のままにし、他のデータ側駆動電
極に接続されたMOSトランジスタをオン状態に
切換える。また同時に、走査側Ｐ―chMOSIC３
１０，３２０内の全MOSトランジスタPT1〜
PTiをオン状態にする。データ側の非選択電極の
電荷は、オンしているデータ側Ｎ―chMOSIC６
０内のMOSトランジスタと、走査側Ｐ―
chMOSIC３１０，３２０内のMOSトランジスタ
PT1〜PTi及び書込み駆動回路３３０，３４０内
ダイオード３３１，３４１による接地ループ形成
で放電する。選択されたデータ側電極の電荷はそ
のまま保持する。
この実施例では引き上げ充電はなく、走査側電
極は0Vで、走査側電極からみて選択されたデー
タ側電極は＋30V、非選択電極は0Vの状態にあ
る。
極は0Vで、走査側電極からみて選択されたデー
タ側電極は＋30V、非選択電極は0Vの状態にあ
る。
奇数フイールド第３段階T3：書込み駆動期間
選択された走査側電極がX2であるとすると、
走査側Ｎ―chMOSIC３０内のX2に接続された
MOSトランジスタNT2のみをオン状態に切換え、
同時に偶数番目の方の走査側Ｐ―chMOSIC３２
０内の全MOSトランジスタPT2〜PTiをオフ状態
にする。つまりこの時、対向する奇数番目の方の
走査側Ｐ―chMOSIC３１０内の全MOSトランジ
スタPT1〜PTi-1はオン状態にある。この走査側
Ｐ―chMOSIC３１０内のMOSトランジスタPT1
〜PTi-1を介してすべての奇数側走査電極を＋
190Vに引き上げられる。そして、上記選択され
た走査側電極X2に接続された走査側MOSIC３０
内のMOSトランジスタNT2のみをオン状態とす
ることにより、容量結合の性質から、選択された
データ側駆動電極は＋220Vに引き上げられ、非
選択のデータ電極は＋190Vに引き上げられる。
走査側Ｎ―chMOSIC３０内のX2に接続された
MOSトランジスタNT2のみをオン状態に切換え、
同時に偶数番目の方の走査側Ｐ―chMOSIC３２
０内の全MOSトランジスタPT2〜PTiをオフ状態
にする。つまりこの時、対向する奇数番目の方の
走査側Ｐ―chMOSIC３１０内の全MOSトランジ
スタPT1〜PTi-1はオン状態にある。この走査側
Ｐ―chMOSIC３１０内のMOSトランジスタPT1
〜PTi-1を介してすべての奇数側走査電極を＋
190Vに引き上げられる。そして、上記選択され
た走査側電極X2に接続された走査側MOSIC３０
内のMOSトランジスタNT2のみをオン状態とす
ることにより、容量結合の性質から、選択された
データ側駆動電極は＋220Vに引き上げられ、非
選択のデータ電極は＋190Vに引き上げられる。
選択された走査側電極が奇数番目の時は、偶数
番目の方の走査側Ｐ―chMOSIC３２０内の全
MOSトランジスタPT2〜PTiをオン状態にして、
すべての偶数側走査電極が＋190Vに引き上げら
れる。
番目の方の走査側Ｐ―chMOSIC３２０内の全
MOSトランジスタPT2〜PTiをオン状態にして、
すべての偶数側走査電極が＋190Vに引き上げら
れる。
書込み駆動回路３３０，３４０はこの第３段階
の書込み駆動期間内にオン状態（選択された走査
側電極が偶数番目の時は３３０がオン、奇数番目
の時は３４０がオン）となるが、奇数フイールド
においては上記したようにVW（＝190V）が供給
される。後述する偶数フイールドの時は切換えら
れて、VW＋VM（＝220V）が供給される。
の書込み駆動期間内にオン状態（選択された走査
側電極が偶数番目の時は３３０がオン、奇数番目
の時は３４０がオン）となるが、奇数フイールド
においては上記したようにVW（＝190V）が供給
される。後述する偶数フイールドの時は切換えら
れて、VW＋VM（＝220V）が供給される。
以上走査側電極X2を例とした第１段階から第
３段階と同様の駆動を、走査側電極X1からXiま
で順次駆動することによつて奇数フイールドの駆
動を完了し、ひきつづき偶数フイールドの駆動を
始める。
３段階と同様の駆動を、走査側電極X1からXiま
で順次駆動することによつて奇数フイールドの駆
動を完了し、ひきつづき偶数フイールドの駆動を
始める。
偶数フイールド第１段階T1′：予備充電期間
この予備充電期間は奇数フイールド第１段階と
全く同様に行なう。
全く同様に行なう。
偶数フイールド第２段階T2′：放電期間
ここでは、データ側Ｎ―chMOSIC６０内の選
択されたデータ側駆動電極に接続されたMOSト
ランジスタをオン状態に切換え、他のデータ側駆
動電極に接続されたMOSトランジスタをオフ状
態のままとする。従つてデータ側の選択された電
極の電荷が、オンしているデータ側Ｎ―
chMOSIC６０内のMOSトランジスタと、走査側
Ｐ―chMOSIC３１０，３２０内のMOSトランジ
スタPT1〜PTi及び書込み駆動回路３３０，３４
０内のダイオード３３１，３４１を介して放電す
る。
択されたデータ側駆動電極に接続されたMOSト
ランジスタをオン状態に切換え、他のデータ側駆
動電極に接続されたMOSトランジスタをオフ状
態のままとする。従つてデータ側の選択された電
極の電荷が、オンしているデータ側Ｎ―
chMOSIC６０内のMOSトランジスタと、走査側
Ｐ―chMOSIC３１０，３２０内のMOSトランジ
スタPT1〜PTi及び書込み駆動回路３３０，３４
０内のダイオード３３１，３４１を介して放電す
る。
偶数フイールド第３段階T3′：書込み駆動期間
選択された走査側電極がX2であるとすると、
走査側Ｐ―chMOSIC３２０内のX2に接続された
MOSトランジスタPT2のみをオン状態のままと
し、同時に奇数番目の方の走査側Ｎ―chMOSIC
２０内の全MOSトランジスタNT1〜NTi―1をオ
ン状態に切換える。そして、偶数側書込み駆動回
路３４０がオン状態となりVW＋VM＝220Vを供
給するので、容量結合の性質から選択されたデー
タ側駆動電極は−220Vに引き下げられ、非選択
のデータ電極は−190Vに引き下げられる。
走査側Ｐ―chMOSIC３２０内のX2に接続された
MOSトランジスタPT2のみをオン状態のままと
し、同時に奇数番目の方の走査側Ｎ―chMOSIC
２０内の全MOSトランジスタNT1〜NTi―1をオ
ン状態に切換える。そして、偶数側書込み駆動回
路３４０がオン状態となりVW＋VM＝220Vを供
給するので、容量結合の性質から選択されたデー
タ側駆動電極は−220Vに引き下げられ、非選択
のデータ電極は−190Vに引き下げられる。
選択された走査側電極が偶数番目の時は、奇数
側書込み駆動回路３３０がオン状態となり220V
を供給する。またこの時、走査側Ｐ―chMOSIC
３１０内の選択された走査側電極に接続された１
つのMOSトランジスタと、対向する走査側Ｎ―
chMOSIC３０内の全MOSトランジスタNT2〜
NTiがオン状態となる。
側書込み駆動回路３３０がオン状態となり220V
を供給する。またこの時、走査側Ｐ―chMOSIC
３１０内の選択された走査側電極に接続された１
つのMOSトランジスタと、対向する走査側Ｎ―
chMOSIC３０内の全MOSトランジスタNT2〜
NTiがオン状態となる。
以上の第１段階から第３段階の駆動を、走査側
電極X1〜Xiまで順次駆動することによつて偶数
フイールドの駆動を完了する。
電極X1〜Xiまで順次駆動することによつて偶数
フイールドの駆動を完了する。
第６図のタイムチヤートに明らかなように、結
局選択交点絵素には、奇数フイールドと偶数フイ
ールドとで極性を反転した。発光に十分な書込み
電圧220V（尖頭値）が加わる。つまり、奇数フイ
ールドと偶数フイールドの２フイールドによつて
薄膜EL表示装置に必要とされる交流サイクルを
閉じる。非選択絵素には190V（尖頭値）が加わる
が、これは発光しきい値以下である。
局選択交点絵素には、奇数フイールドと偶数フイ
ールドとで極性を反転した。発光に十分な書込み
電圧220V（尖頭値）が加わる。つまり、奇数フイ
ールドと偶数フイールドの２フイールドによつて
薄膜EL表示装置に必要とされる交流サイクルを
閉じる。非選択絵素には190V（尖頭値）が加わる
が、これは発光しきい値以下である。
ここにおいて、正、負の書込みパルスが加えら
れるタイミング関係は、いずれの走査側電極にお
いても同じである。従来の駆動装置におけるよう
な書込みパルスとリフレツシユパルスの位相ズ
レ、また振幅の非対称というようなものがない。
れるタイミング関係は、いずれの走査側電極にお
いても同じである。従来の駆動装置におけるよう
な書込みパルスとリフレツシユパルスの位相ズ
レ、また振幅の非対称というようなものがない。
また本例において、パネルの容量結合をうまく
利用して、正負書込みパルス印加の制御は走査側
から、しかも走査側の書込み駆動回路の電源は一
方極の電源の使用で上記駆動が実現でき、回路構
成を簡単にできる利点がある。
利用して、正負書込みパルス印加の制御は走査側
から、しかも走査側の書込み駆動回路の電源は一
方極の電源の使用で上記駆動が実現でき、回路構
成を簡単にできる利点がある。
＜発明の効果＞
以上のように本発明は、走査側電極の駆動回路
としてＮ―chMOSドライバとＰ―chMOSドライ
バを備え、フイールド（１画面の線順次駆動）毎
に極性を反転する、いわゆるフイールド反転駆動
を実現するとともに、書込みパネルの制御を走査
側のみから、かつ書込み駆動の電源も一方極のみ
で、回路構成を簡単にして、交流駆動型、容量性
の薄膜EL装置に対し、表示品質における長期信
頼性の上で良好な結果を与える有用な駆動装置が
提供できる。
としてＮ―chMOSドライバとＰ―chMOSドライ
バを備え、フイールド（１画面の線順次駆動）毎
に極性を反転する、いわゆるフイールド反転駆動
を実現するとともに、書込みパネルの制御を走査
側のみから、かつ書込み駆動の電源も一方極のみ
で、回路構成を簡単にして、交流駆動型、容量性
の薄膜EL装置に対し、表示品質における長期信
頼性の上で良好な結果を与える有用な駆動装置が
提供できる。
第１図は薄膜EL表示装置の一部切欠き斜視図、
第２図は薄膜EL表示装置の印加電圧―輝度特性
図、第３図は従来例を示す薄膜EL表示装置の駆
動装置回路図、第４図は第３図の絵素Ａ，Ｂの印
加電圧波形を示すタイムチヤート、第５図は本発
明の一実施例を示す薄膜EL表示装置の駆動装置
回路図、第６図は第５図の絵素Ｃ，Ｄの印加電圧
波形を示すタイムチヤートである。 １０…薄膜EL表示装置、２０，３０…走査側
高耐圧Ｎ―chMOSIC、３１０，３２０…走査側
高耐圧Ｐ―chMOSIC、２１，３１，３１１，３
２１…論理回路、６０…データ側高耐圧Ｎ―
chMOSIC、７０…データ側ダイオードアレイ、
１００…予備充電駆動回路、３３０，３４０…書
込み駆動回路。
第２図は薄膜EL表示装置の印加電圧―輝度特性
図、第３図は従来例を示す薄膜EL表示装置の駆
動装置回路図、第４図は第３図の絵素Ａ，Ｂの印
加電圧波形を示すタイムチヤート、第５図は本発
明の一実施例を示す薄膜EL表示装置の駆動装置
回路図、第６図は第５図の絵素Ｃ，Ｄの印加電圧
波形を示すタイムチヤートである。 １０…薄膜EL表示装置、２０，３０…走査側
高耐圧Ｎ―chMOSIC、３１０，３２０…走査側
高耐圧Ｐ―chMOSIC、２１，３１，３１１，３
２１…論理回路、６０…データ側高耐圧Ｎ―
chMOSIC、７０…データ側ダイオードアレイ、
１００…予備充電駆動回路、３３０，３４０…書
込み駆動回路。
Claims (1)
- 【特許請求の範囲】 １ EL層を、互いに交差する方向に配列された
走査側電極とデータ側電極間に介設した薄膜EL
表示装置の駆動装置において、 奇数番目、偶数番目の走査側電極のそれぞれ
に、他端を接地したＮ―ch高耐圧MOSドライバ
及び他端を書込み駆動回路に導いたＰ―ch高耐
圧MOSドライバを接続し、２フイールドの第１
フイールドにおいて、前記奇数番目（または偶数
番目）の走査側電極のＮ―ch高耐圧MOSドライ
バーの一つのMOSトランジスタと、対向する他
方の偶数番目（または奇数番目）の走査側電極の
Ｐ―ch高耐圧MOSドライバの全MOSトランジス
タ、また前記２フイールドの第２フイールドにお
いて、前記奇数番目（または偶数番目）の走査側
電極のＰ―ch高耐圧MOSドライバの一つのMOS
トランジスタと、対向する他方の偶数番目（また
は奇数番目）の走査側電極のＮ―ch高耐圧MOS
ドライバの全MOSトランジスタを選択的に順次
切換える論理回路手段を備え、前記走査側電極に
接続した前記Ｎ―ch高耐圧MOSドライバ及びＰ
―ch高耐圧MOSドライバを介し走査側電極間の
容量結合により、前記第１フイールドと第２フイ
ールドで同位相で正負逆極性の書込みパルスを印
加するよう構成したことを特徴とする薄膜EL表
示装置の駆動装置。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58206514A JPS6097394A (ja) | 1983-10-31 | 1983-10-31 | 薄膜ｅｌ表示装置の駆動装置 |
| DE19843439719 DE3439719A1 (de) | 1983-10-31 | 1984-10-30 | Treiberschaltung und verfahren zum ansteuern eines duennfilm-el-displays |
| GB08427528A GB2149182B (en) | 1983-10-31 | 1984-10-31 | Electroluminescent panels |
| US07/186,743 US4893060A (en) | 1983-10-31 | 1988-04-25 | Drive circuit for a thin-film electroluminescent display panel |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58206514A JPS6097394A (ja) | 1983-10-31 | 1983-10-31 | 薄膜ｅｌ表示装置の駆動装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6097394A JPS6097394A (ja) | 1985-05-31 |
| JPH0118434B2 true JPH0118434B2 (ja) | 1989-04-05 |
Family
ID=16524622
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58206514A Granted JPS6097394A (ja) | 1983-10-31 | 1983-10-31 | 薄膜ｅｌ表示装置の駆動装置 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US4893060A (ja) |
| JP (1) | JPS6097394A (ja) |
| DE (1) | DE3439719A1 (ja) |
| GB (1) | GB2149182B (ja) |
Families Citing this family (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60247694A (ja) | 1984-05-23 | 1985-12-07 | シャープ株式会社 | 薄膜ｅｌ表示装置の駆動回路 |
| JPS6183596A (ja) * | 1984-09-28 | 1986-04-28 | シャープ株式会社 | 薄膜ｅｌ表示装置の駆動方法 |
| JPS6289090A (ja) * | 1985-10-15 | 1987-04-23 | シャープ株式会社 | Ｅｌパネル駆動装置 |
| JPH0795225B2 (ja) * | 1986-09-11 | 1995-10-11 | 富士通株式会社 | マトリツクス表示パネルの駆動回路 |
| DE3724086A1 (de) * | 1986-07-22 | 1988-02-04 | Sharp Kk | Treiberschaltung fuer eine duennschichtige elektrolumineszenzanzeige |
| JPH07109798B2 (ja) * | 1987-01-06 | 1995-11-22 | シャープ株式会社 | 薄膜ｅｌ表示装置の駆動回路 |
| FI91684C (fi) * | 1992-05-15 | 1994-07-25 | Planar International Oy Ltd | Menetelmä ja laitteisto elektroluminenssimatriisinäytön ohjaamiseksi |
| CA2151469A1 (en) * | 1992-12-10 | 1994-06-23 | Mohan L. Kapoor | Increased brightness drive system for an electroluminescent display panel |
| US5519414A (en) * | 1993-02-19 | 1996-05-21 | Off World Laboratories, Inc. | Video display and driver apparatus and method |
| JP2850728B2 (ja) * | 1993-11-15 | 1999-01-27 | 株式会社デンソー | Ｅｌ表示装置の駆動装置及び駆動方法 |
| WO1996015519A1 (en) * | 1994-11-09 | 1996-05-23 | Off World Laboratories, Inc. | Video display and driver apparatus and method |
| JP3485175B2 (ja) * | 2000-08-10 | 2004-01-13 | 日本電気株式会社 | エレクトロルミネセンスディスプレイ |
| US20050264179A1 (en) * | 2004-05-27 | 2005-12-01 | Sigma Laboratories Of Arizona, Inc. | Large-area electroluminescent light-emitting devices |
| TWI331741B (en) * | 2006-10-14 | 2010-10-11 | Au Optronics Corp | System and driving method for color sequencial liquid crystal display (lcd) |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3885196A (en) * | 1972-11-30 | 1975-05-20 | Us Army | Pocketable direct current electroluminescent display device addressed by MOS or MNOS circuitry |
| US4237456A (en) * | 1976-07-30 | 1980-12-02 | Sharp Kabushiki Kaisha | Drive system for a thin-film EL display panel |
| US4338598A (en) * | 1980-01-07 | 1982-07-06 | Sharp Kabushiki Kaisha | Thin-film EL image display panel with power saving features |
| US4485379A (en) * | 1981-02-17 | 1984-11-27 | Sharp Kabushiki Kaisha | Circuit and method for driving a thin-film EL panel |
-
1983
- 1983-10-31 JP JP58206514A patent/JPS6097394A/ja active Granted
-
1984
- 1984-10-30 DE DE19843439719 patent/DE3439719A1/de active Granted
- 1984-10-31 GB GB08427528A patent/GB2149182B/en not_active Expired
-
1988
- 1988-04-25 US US07/186,743 patent/US4893060A/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| DE3439719C2 (ja) | 1987-07-02 |
| JPS6097394A (ja) | 1985-05-31 |
| DE3439719A1 (de) | 1985-08-01 |
| GB2149182B (en) | 1987-06-03 |
| GB8427528D0 (en) | 1984-12-05 |
| GB2149182A (en) | 1985-06-05 |
| US4893060A (en) | 1990-01-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4983885A (en) | Thin film EL display panel drive circuit | |
| US4888523A (en) | Driving circuit of thin membrane EL display apparatus | |
| JPH07109798B2 (ja) | 薄膜ｅｌ表示装置の駆動回路 | |
| JPH0748137B2 (ja) | 薄膜ｅｌ表示装置の駆動方法 | |
| JPH0634151B2 (ja) | 薄膜ｅｌ表示装置の駆動回路 | |
| JPH0634152B2 (ja) | 薄膜ｅｌ表示装置の駆動回路 | |
| JPH0118434B2 (ja) | ||
| US5206631A (en) | Method and apparatus for driving a capacitive flat matrix display panel | |
| JPH0528387B2 (ja) | ||
| JPS63314594A (ja) | 薄膜ｅｌディスプレイユニットの駆動方法および駆動回路 | |
| JP2647859B2 (ja) | 薄膜ｅｌ表示装置 | |
| JP2728582B2 (ja) | Ｅｌ表示装置の駆動方法 | |
| JPH0634153B2 (ja) | 薄膜ｅｌ表示装置の駆動回路 | |
| JP2693238B2 (ja) | 表示装置の駆動方法 | |
| JP3301379B2 (ja) | Ｅｌ表示装置 | |
| JPH0528386B2 (ja) | ||
| JP2533945B2 (ja) | 薄膜ｅｌ表示装置の駆動方法 | |
| JP2618983B2 (ja) | 薄膜ｅｌ表示装置の駆動方法 | |
| JPH0638360B2 (ja) | 薄膜ｅｌ表示装置の駆動方法 | |
| JPH0620318Y2 (ja) | 薄膜ｅｌ表示装置の駆動回路 | |
| JPH0528385B2 (ja) | ||
| JPH0748135B2 (ja) | 薄膜ｅｌ表示装置の駆動回路 | |
| JP2628758B2 (ja) | 表示装置 | |
| JPH0546119A (ja) | マトリツクス表示装置の駆動回路 | |
| JPS62514B2 (ja) |