JPH1039835A

JPH1039835A - Ｅｌ表示装置

Info

Publication number: JPH1039835A
Application number: JP19213996A
Authority: JP
Inventors: Masahiko Osada; 雅彦長田; Mitsuaki Kondou; 充晃近藤; Osamu Katayama; 理片山
Original assignee: Denso Corp
Current assignee: Denso Corp
Priority date: 1996-07-22
Filing date: 1996-07-22
Publication date: 1998-02-13
Anticipated expiration: 2016-07-22
Also published as: JP3598664B2

Abstract

(57)【要約】【課題】複数色の発光層に対しパルス幅変調により階
調表示を行う場合に、線形性のある混色階調表示が行え
るようにする。【解決手段】ＥＬ素子によりマトリクス表示を行う場
合のデータ電極駆動回路において、第１の階調用クロッ
ク信号ＣＫ２ａと第２の階調用クロック信号ＣＫ２ｂの
出力タイミングおよび周波数が異なるようにし、第１、
第２の階調用クロックＣＫ２ａ、ＣＫ２ｂをカウンタ４
１４ａ、４１４ｂにてカウントした値と、階調信号とを
比較して、第１、第２の発光層用のデータ電圧のパルス
幅を設定する。このことにより、発光層の輝度−パルス
幅特性に応じたパルス幅を設定することができ、線形性
のある混色階調表示を行うことができる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、ＥＬ（エレクトロ
ルミネッセンス）素子をマトリクス配置して表示を行う
ＥＬ表示装置に関する。

【０００２】

【発明が解決しようとする課題】従来、ＥＬ表示装置に
おいて、データ電極のパルス幅を変調して階調表示を行
うようにしたものがある（特開平１−３０７７９７号公
報参照）。実際には、ＥＬドライバーＩＣに東芝製ＴＤ
６２Ｃ９４８を用いることにより、階調表示を行うこと
ができる。

【０００３】また、特開平２−４４３９２号公報には、
３原色光を発光する３つの発光層を設けることにより、
マルチカラーのＥＬ表示を行うようにしたものが提案さ
れている。このように複数色の発光層を有するＥＬ素子
に対し、上記したパルス幅変調による階調制御を行うこ
とが考えられる。

【０００４】例えば、特公平７−９９４６２号公報にお
いては、蛍光表示管を主な適用対象とし、階調に応じた
クロック数を計数してパルス幅を設定し、これにより複
数色にて階調表示を行うようにしている。しかしなが
ら、蛍光表示管では、電流により発光を制御するもので
あるため、パルス幅と輝度が比例し、クロック数による
パルス幅の設定で階調表示を行うことができるが、ＥＬ
素子では、電圧により発光を制御するものであるため、
パルス幅と輝度は相関関係はあるものの比例はしない。

【０００５】例えば、複数の発光層として、青色のＳｒ
Ｓ：Ｃｅ発光層、黄橙色のＺｎＳ：Ｍｎ発光層、緑色の
ＺｎＳ：ＴｂＯＦ発光層とした場合、電圧印加時間に対
する伝導電流特性は、図７に示すように、それぞれＡ、
Ｂ、Ｃとなる。すなわち、電圧を印加してからＥＬ素子
に伝導電流が流れ始めるまでの時間や応答（時定数）が
発光層によって異なる。このため、階調度が低い（例え
ば１６階調とした場合の１〜３階調あたり）場合に、そ
の階調度に応じたパルス幅とすると、ＥＬ素子が発光す
る前に電圧印加が終了してしまうことになる。

【０００６】このように、ＥＬ素子においては、発光層
毎に輝度−パルス幅特性が異なるため、単純にパルス幅
変調を行ったのでは、混色発光時に階調の線形性が悪く
なるという問題がある。本発明は上記問題に鑑みたもの
で、複数色の発光層に対しパルス幅を変調して階調表示
を行う場合に、線形性のある混色階調表示が行えるよう
にすることを目的とする。

【０００７】

【課題を解決するための手段】上記目的を達成するた
め、請求項１に記載の発明においては、各発光層の輝度
−パルス幅特性に応じ、各発光層毎に独立した階調開始
タイミングとすることにより、線形性のある混色階調表
示を行うことができる。特に、請求項２に記載の発明の
ように、階調信号がＥＬ素子を最低の階調度で発光させ
る信号でも、データ電圧のパルス幅を、ＥＬ素子を発光
できる時間以上に設定するようにすれば、一定のパルス
幅を確保してパルス幅変調制御を行うことができ、階調
度が低い場合であってもＥＬ素子を発光させて、混色発
光時の線形性を良好にすることができる。

【０００８】この場合、請求項３に記載の発明のよう
に、パルス幅の決定に用いられるクロック信号の発生
を、設定されたパルス幅に相当する時間まで停止させる
ことにより行うことができる。また、請求項４に記載の
発明のように、クロック信号を、各発光層毎に独立して
設定することにより、各発光層毎に独立したパルス幅の
設定を容易に行うことができる。

【０００９】さらに、請求項５に記載の発明のように、
各クロック信号の周波数を異ならせるようにすれば、輝
度−パルス幅特性に応じたパルス幅の設定をより容易に
行うことができる。

【００１０】

【発明の実施の形態】図１に本発明の一実施形態を示す
ＥＬ表示装置の全体構成を示す。また、図２にＥＬ素子
の模式的な断面構成を示す。図２において、ＥＬ素子１
０は、ガラス基板１１上に積層形成された、透明電極１
２、第１絶縁層１３、複数色の発光層を並列に形成した
発光層１４、第２絶縁層１５、背面電極１６から構成さ
れており、透明電極１２、背面電極１６間に交流の駆動
電圧パルスを印加することにより、ＥＬ素子が発光す
る。この図２では、ガラス基板１１より光を取り出すよ
うにしている。この構成は、基本的には、特開平２−４
４３９２号公報に示されるものと同様である。なお、背
面電極１６を透明電極とすれば図の上下の両方向から光
を取り出すことができる。

【００１１】図１に示すＥＬ表示パネル１は、図２に示
す構成に対し、透明電極１２、背面電極１６を行列上に
複数配置して走査電極およびデータ電極とし、ＥＬ素子
をマトリクス配置して表示を行うように構成されてい
る。具体的には、行方向に奇数走査電極２０１、２０
２、…、偶数走査電極３０１、３０２、…が形成され、
列方向にデータ電極４０１、４０２、４０３、…が形成
されている。なお、奇数走査電極２０１、２０２、…、
偶数走査電極３０１、３０２、…は、上述した複数色の
発光層と交差し、またデータ電極４０１、４０２、４０
３、…は、複数色の発光層と平行になるように形成され
ている。

【００１２】走査電極２０１、３０１、２０２、３０
２、…とデータ電極４０１、４０２、４０３、…とのそ
れぞれの交差領域には、画素としてのＥＬ素子１１１、
１１２、…１２１、…が形成されている。なお、ＥＬ素
子は容量性の素子であるため、図ではコンデンサの記号
で表している。このＥＬ表示パネル１の表示駆動を行う
ために、走査側ドライバＩＣ２、３およびデータ側ドラ
イバＩＣ４が設けられている。

【００１３】走査側ドライバＩＣ２は、プッシュプルタ
イプの駆動回路であり、奇数走査電極２０１、２０２、
…に接続されたＰチャンネルＦＥＴ２１ａ、２２ａ、…
とＮチャンネルＦＥＴ２１ｂ、２２ｂ、…を有し、駆動
回路２０からの出力に従って奇数走査電極２０１、２０
２、…に走査電圧を印加する。また、ＦＥＴ２１ａ、２
１ｂ、２２ａ、２２ｂ、…のそれぞれには、寄生ダイオ
ード２１ｃ、２１ｄ、２２ｃ、２２ｄ、…が形成されて
おり、走査電極を所望の基準電圧に設定する。

【００１４】走査側ドライバＩＣ３も同様の構成で、駆
動回路３０、ＰチャンネルＦＥＴ３１ａ、３２ａ、…と
ＮチャンネルＦＥＴ３１ｂ、３２ｂ、…を有して、偶数
走査電極３０１、３０２、…に走査電圧（電圧パルス）
を供給する。データ側ドライバＩＣ４も同様に、駆動回
路４０、ＰチャンネルＦＥＴ４１ａ、４２ａ、…とＮチ
ャンネルＦＥＴ４１ｂ、４２ｂ、…を有して、データ電
極４０１、４０２、４０３、…にデータ電圧（表示電
圧）を供給する。

【００１５】走査側ドライバＩＣ２、３には、走査電圧
供給回路５、６から走査電圧が供給される。走査電圧供
給回路５は、スイッチング素子５１、５２を有し、その
オンオフ状態に応じて、直流電圧（書き込み電圧）Ｖｒ
または接地電圧を、走査側ドライバＩＣ２、３における
ＰチャンネルＦＥＴソース側共通線Ｌ１に供給する。走
査電圧供給回路６は、スイッチング素子６１、６２を有
し、そのオンオフ状態に応じて、直流電圧−Ｖｒ＋Ｖ
ｍ、オフセット電圧Ｖｍを、走査側ドライバＩＣ２、３
におけるＮチャンネルＦＥＴソース側共通線Ｌ２に供給
する。

【００１６】また、データ側ドライバＩＣ４には、デー
タ電圧供給回路７からデータ電圧が供給される。このデ
ータ電圧供給回路７は、データ側ドライバＩＣ４のＰチ
ャンネルＦＥＴソース側共通線に直流電圧（変調電圧）
Ｖｍを供給し、ＮチャンネルＦＥＴソース側共通線に接
地電圧を供給する。上記構成において、ＥＬ素子を発光
させるには、走査電極とデータ電極との間に交流のパル
ス電圧を印加する必要があり、このためフィールド毎に
正負に極性反転するパルス電圧を各走査線毎に作成して
駆動を行うようにしている。以下、図３に示すタイミン
グチャートを参照して、正負フィールドでの作動につい
て説明する。（正フィールド）スイッチング素子５１、６２をオン、
５２、６１をオフにする。この時、走査電極２０１、３
０１、２０２、３０２、…の基準電圧は、走査側ドライ
バＩＣ２、３のＦＥＴの寄生ダイオードの作動により、
オフセット電圧Ｖｍとなっている。また、データ側ドラ
イバＩＣ４のＦＥＴ４１ａ、４２ａ、４３ａ、…側をオ
ンし、データ電極の電圧をＶｍにする。この状態では、
全てのＥＬ素子に印加される電圧が０Ｖになるため、Ｅ
Ｌ素子は発光しない。

【００１７】この後、正フィールドでの発光動作を開始
する。まず、１行目の走査電極２０１に接続されている
走査側ドライバＩＣ２のＰチャンネルＦＥＴ２１ａをオ
ンにして、走査電極２０１の電圧をＶｒにする。また、
他の走査電極に接続されている走査側ドライバＩＣ２、
３の出力段ＦＥＴを全てオフにしそれらの走査電極をフ
ローティング状態にする。

【００１８】また、データ電極４０１、４０２、４０
３、…のうち発光させたいＥＬ素子のデータ電極に接続
されているデータ側ドライバＩＣ４のＰチャンネルＦＥ
Ｔをオフ、ＮチャンネルＦＥＴをオンにし、発光させた
くないＥＬ素子のデータ電極に接続されているデータ側
ドライバＩＣ４のＰチャンネルＦＥＴをオン、Ｎチャン
ネルＦＥＴをオフにする。

【００１９】このことにより、発光させたいＥＬ素子の
データ電極の電圧が接地電圧になるため、ＥＬ素子にし
きい値電圧以上の電圧ＶｒがかかりＥＬ素子が発光す
る。また、発光させたくないＥＬ素子のデータ電極の電
圧はＶｍのままとなり、ＥＬ素子にはＶｒ−Ｖｍの電圧
が印加される。このＶｒ−Ｖｍの電圧は、しきい値電圧
より低く設定されておりＥＬ素子は発光しない。

【００２０】図３のタイミングチャートでは、データ側
ドライバＩＣ４のＰチャンネルＦＥＴ４１ａをオフ、Ｎ
チャンネルＦＥＴ４１ｂをオンにして、ＥＬ素子１１１
にＶｒの電圧を印加し、ＥＬ素子１１１を発光させる状
態を示している。この後、１行目の走査電極２０１に接
続されている走査側ドライバＩＣ２のＰチャンネルＦＥ
Ｔ２１ａをオフにし、ＮチャンネルＦＥＴ２１ｂをオン
することにより、走査電極２０１上のＥＬ素子に蓄積し
た電荷を放電する。

【００２１】次に、２行目の走査電極３０１に接続され
ている走査側ドライバＩＣ３のＰチャンネルＦＥＴ３１
ａをオンして、走査電極３０１の電圧をＶｒにする。ま
た、他の走査電極に接続されている走査側ドライバＩＣ
２、３の出力段ＦＥＴを全てオフにしそれらの走査電極
をフローティング状態にする。また、データ電極４０
１、４０２、４０３、…の電圧レベルを、発光させたい
ＥＬ素子と発光させたくないＥＬ素子に応じた電圧レベ
ルとすることにより、上記したのと同様にして２行目の
ＥＬ素子の発光駆動を行う。

【００２２】図３のタイミングチャートでは、データ側
ドライバＩＣ４のＰチャンネルＦＥＴ４１ａをオン、Ｎ
チャンネルＦＥＴ４１ｂをオフにし、データ電極４０１
の電圧をＶｍとして、ＥＬ素子１２１にＶｒ−Ｖｍの電
圧を印加し、ＥＬ素子１２１を発光させない状態を示し
ている。この後、２行目の走査電極３０１に接続されて
いる走査側ドライバＩＣ３のＰチャンネルＦＥＴ３１ａ
をオフにし、ＮチャンネルＦＥＴ３１ｂをオンすること
により、走査電極３０１上のＥＬ素子に蓄積した電荷を
放電する。

【００２３】以後、同様にして、最後の走査線に至るま
で上記作動を繰り返す、線順次走査を行う。（負フィールド）スイッチング素子５２、６１をオン、
５１、６２をオフにし、極性を反転させて正フィールド
と同様な動作を行う。この時、走査電極の基準電圧は接
地電圧となる。また、データ側ドライバＩＣ４のＦＥＴ
４１ｂ、４２ｂ、４３ｂ…、側をオンし、データ電極の
電圧を接地電圧にする。この状態では、全てのＥＬ素子
に印加される電圧が０Ｖになるため、ＥＬ素子は発光し
ない。

【００２４】以下、負フィールドも正フィールドと同様
に線順次走査を行う。この場合、表示選択を行う行の走
査電極には−Ｖｒ＋Ｖｍを印加する。データ電極側にお
いては、正フィールドとは逆に、発光させたいデータ電
極の電圧をＶｍにし、発光させたくないデータ電極に対
しては接地電圧のままにする。従って、−Ｖｒ＋Ｖｍの
電圧が印加されている走査電極に対し、データ電極に電
圧Ｖｍが印加されると、それに対するＥＬ素子に−Ｖｒ
の電圧が印加されＥＬ素子が発光する。また、データ電
極の電圧が接地電圧であると、ＥＬ素子にしきい値電圧
より低い−Ｖｒ＋Ｖｍが印加されるためＥＬ素子は発光
しない。

【００２５】そして、上記した正負フィールドの駆動に
より１サイクルの表示動作が終了し、これを繰り返し行
う。次に、データ側ドライバＩＣ４における駆動回路４
０の構成に説明する。図４にその具体的な構成を示す。
このものは、東芝製ＴＤ６２Ｃ９４８のＥＬドライバー
ＩＣと基本的な構成は同じであるが、複数の発光層（本
実施形態では２色の第１、第２の発光層としている）に
対して階調表示を行うように構成されている。

【００２６】図において、シフトレジスタ回路４１１に
は、Ａ PORT IN、Ｂ PORT INに４ビットの階調データ
（階調信号）が入力される。その入力された階調データ
は、ドットクロック信号ＣＫ１（後述する図６（ｄ）参
照）の立ち上がりに同期して、図に示す下段の各シフト
レジスタに転送される。Ａ PORT INに入力された４ビッ
トの階調データは第１の発光層の階調を行うためのもの
であり、Ｂ PORT INに入力された４ビットの階調データ
は第２の発光層の階調を行うためのものである。

【００２７】なお、図では４０個の出力を行う１つのド
ライバＩＣについて示しているが、このドライバＩＣの
Ａ PORT OUT、Ｂ PORT OUT を、後段のドライバＩＣの
Ａ PORT IN、Ｂ PORT INに接続するようにしていけば、
複数のドライバＩＣにて所望数の出力を得ることができ
る。シフトレジスタ回路４１１に全ての階調データが転
送された後、水平同期信号をなすＳＴＢ（ストローブ）
バー信号（バーは負論理信号を表す）がＬレベルになる
と、その時のシフトレジスタ回路４１１の出力がラッチ
回路４１２にラッチされ、ＳＴＢバー信号がＬレベルの
期間中そのデータが保持される。

【００２８】ラッチ回路４１２の奇数番目の出力４１２
１ａ、…からは、第１の発光層に対応する階調データが
出力され、偶数番目の出力４１２１ｂ、…からは、第２
の発光層に対応する階調データが出力される。次に、Ｃ
Ｌ（クリア）バー信号（後述する図６（ｃ）参照）がＬ
レベルからＨレベルになると、第１の発光層のパルス幅
を決定するためのカウンタ４１４ａとコンパレータ４１
３ａ、第２の発光層のパルス幅を決定するためのカウン
タ４１４ｂとコンパレータ４１３ｂが動作可能になる。
このとき、コンパレータ４１３ａ、４１３ｂからは、階
調データが０（表示を行わないデータ）以外のとき、Ｈ
レベル信号が出力される。

【００２９】カウンタ４１４ａは、第１の階調用クロッ
クＣＫ２ａによりカウントアップを行い、コンパレータ
４１３ａは、カウンタ４１４ａのカウント値とラッチ回
路４１２にラッチされた奇数番目の出力４１２１ａ、…
の出力とを比較し、両者が一致したときに、出力４１３
１ａ、…をＬレベルにする。同様に、カウンタ４１４ｂ
は、第２の階調用クロックＣＫ２ｂによってカウントア
ップを行い、コンパレータ４１３ｂは、カウンタ４１４
ｂのカウント値とラッチ回路４１２にラッチされた偶数
番目の出力４１２１ｂ、…の出力とを比較し、両者が一
致したときに、出力４１３１ｂ、…をＬレベルにする。

【００３０】コンパレータ４１３ａ、４１３ｂの出力
は、排他的論理和回路４１５に入力される。負フィール
ドのときには、Ｐ／Ｃバー信号がＬレベルであるため、
コンパレータ４１３ａ、４１３ｂの出力はそのまま出力
回路４１６に出力され、変調電圧Ｖｍに変換される。な
お、正フィールドのときには、Ｐ／Ｃバー信号がＨレベ
ルであるため、コンパレータ４１３ａ、４１３ｂの出力
に対し反転した信号が出力回路４１６に出力される。

【００３１】上記した説明から理解されるように、Ａ P
ORT OUT、Ｂ PORT OUT に、第１、第２の発光層に対応
する階調データが入力され、この入力後、ＣＬバー信号
がＨレベルになると、階調データが０以外のときにはコ
ンパレータ４１３ａ、４１３ｂの出力がＨレベルにな
り、負フィールドにおいては出力回路４１６から変調電
圧Ｖｍが出力され、正フィールドにおいては出力回路４
１６から接地電圧が出力される。

【００３２】この後、第１の階調用クロックＣＫ２ａを
用いてカウントしたカウント値が第１の発光層に対応す
る階調データに一致すると、コンパレータ４１３ａの出
力が反転する。同様に、第２の階調用クロックＣＫ２ｂ
を用いてカウントしたカウント値が第２の発光層に対応
する階調データに一致すると、コンパレータ４１３ｂの
出力が反転する。階調データに応じてコンパレータ４１
３ａ、４１３ｂの出力が反転するタイミングが変化する
ため、階調データに応じたパルス幅の設定を行うことが
できる。

【００３３】本実施形態においては、第１、第２の発光
層の輝度−パルス幅特性に応じたパルス幅を得るため、
第１、第２の階調用クロックＣＫ２ａ、ＣＫ２ｂの発生
タイミングおよびその周波数を異ならせている。図５
に、第１、第２の階調用クロックＣＫ２ａ、ＣＫ２ｂを
出力する回路構成を示す。また、図６に、タイミングチ
ャートを示す。

【００３４】バイナリーカウンタ５１は、ＳＴＢバー信
号（図６（ｂ）参照）がＨレベルになるとクリアされ、
ＳＴＢバー信号がＬレベルになるとＣＫ１バー信号（図
６（ａ）参照）によりカウント動作を開始する。また、
Ｄフリップフロップ５６、５７は、ＳＴＢバー信号の立
ち下がり変化により、Ｑバー端子よりＬレベル信号を出
力する。このＬレベル信号により、ＡＮＤ回路５８、５
９の出力はＬレベルに維持される、すなわちマスキング
が行われる。

【００３５】コンパレータ５２、５３は、バイナリーカ
ウンタ５１のカウント値を、第１、第２の設定値とそれ
ぞれ比較する。第１、第２の設定値は、第１、第２の設
定回路５４、５５にて設定される。ここで、バイナリー
カウンタ５１のカウント値が第１の設定値に達すると、
コンパレータ５２のＡ＝Ｂ端子よりＨレベルの信号が出
力され（図６（ｅ）参照）、Ｄフリップフロップ５６お
よびカウンタ６０がクリアされる。

【００３６】Ｄフリップフロップ５６がクリアされる
と、周波数設定回路６６からのクロック信号ＳＡによ
り、ＡＮＤ回路５８から第１の階調用クロックＣＫ２ａ
が出力される（図６（ｆ）参照）。また、カウンタ６０
は、ＡＮＤ回路５８からの第１の階調用クロックＣＫ２
ａによりカウントアップを行い、そのカウント値が１５
になると、ＡＮＤ回路６２、インバータ６４を介してＡ
ＮＤ回路５８にＬレベル信号を出力し、ＡＮＤ回路５８
を閉じる。従って、ＡＮＤ回路５８からは、第１の階調
用クロックＣＫ２ａが１５個だけ出力されることにな
る。すなわち、本実施形態では、１６階調としているた
め、１５個だけ第１の階調用クロックＣＫ２ａが出力さ
れる。

【００３７】同様に、バイナリーカウンタ５３のカウン
ト値が第２の設定値に達すると、コンパレータ５２のＡ
＝Ｂ端子よりＨレベルの信号が出力され（図６（ｇ）参
照）、Ｄフリップフロップ５７およびカウンタ６１がク
リアされる。Ｄフリップフロップ５７がクリアされる
と、周波数設定回路６６からのクロック信号ＳＢによ
り、ＡＮＤ回路５９から第２の階調用クロックＣＫ２ｂ
が出力される（図６（ｈ）参照）。

【００３８】また、カウンタ６１は、ＡＮＤ回路５９か
らの第２の階調用クロックＣＫ２ｂによりカウントアッ
プを行い、そのカウント値が１５になると、ＡＮＤ回路
６３、インバータ６５を介してＡＮＤ回路５９にＬレベ
ル信号を出力し、ＡＮＤ回路５９を閉じる。従って、Ａ
ＮＤ回路５９からは、第２の階調用クロックＣＫ２ｂが
１５個だけ出力される。

【００３９】ここで、第１、第２の設定値を、第１、第
２の発光層に応じて異なる値に設定することにより、図
６（ｆ）、（ｈ）に示すように、第１、第２の階調用ク
ロックＣＫ２ａ、ＣＫ２ｂの発生タイミングを異ならせ
ることができる。また、周波数設定回路６６は、バイナ
リカウンター５１の出力端子Ｑ₁〜Ｑ₈のいずれかを選
択してクロック信号を出力するように構成されており、
本実施形態では、バイナリカウンター５１の出力端子Ｑ
₂からクロック信号ＳＡを、出力端子Ｑ₃からクロック
信号ＳＢを出力するようにしている。このことによっ
て、クロック信号ＳＡ、ＳＢの周波数が異なり、第１、
第２の階調用クロックＣＫ２ａ、ＣＫ２ｂの周波数を図
６（ｆ）、（ｈ）に示すように異ならせることができ
る。

【００４０】第１、第２の階調用クロックＣＫ２ａ、Ｃ
Ｋ２ｂは図４のカウンタ４１４ａ、４１４ｂにてカウン
トされパルス幅を決定するのに用いられるため、コンパ
レータ４１３ａ、４１３ｂの出力は、図６（ｉ）、
（ｊ）のように変化する。なお、図では、第１の発光層
の所定のデータ電極に対する階調データが３で、第２の
発光層の所定のデータ電極に対する階調データが７であ
り、それぞれの階調データに対する第１、第２の階調用
クロックＣＫ２ａ、ＣＫ２ｂのカウントが行われたとき
に、コンパレータ４１３ａ、４１３ｂの出力がＬレベル
になっている。

【００４１】コンパレータ４１３ａ、４１３ｂの出力に
より、出力回路４１６の出力は、図６（ｋ）、（ｌ）の
ように変化する（なお、図では負フレームの場合を示し
ている）。この実施形態では、第１の発光層に対して、
第１の階調用クロックＣＫ２ａの発生タイミング、すな
わち階調開始タイミングを早くするとともにその周波数
を高くしてパルス幅を短くし、また第２の発光層に対し
て、第２の階調用クロックＣＫ２ｂの発生タイミングを
遅くするとともにその周波数を低くしてパルス幅を長く
することにより、図６（ｋ）、（ｌ）に示すように、第
１、第２の発光層の輝度−パルス幅特性に応じたパルス
幅の設定を行うようにしている。

【００４２】従って、第１、第２の発光層に対し、第
１、第２の階調用クロックＣＫ２ａ、ＣＫ２ｂを用いて
各発光層毎に独立した階調開始タイミングを設定すると
ともに、それらの周波数を異ならせることにより、第
１、第２の発光層が図７に示すように、異なる輝度−パ
ルス幅特性であっても、線形性のある混色階調表示を行
うことができる。

【００４３】また、図５に示す回路５１〜５７により、
所定時間の間第１、第２の階調用クロック信号ＳＡ、Ｓ
Ｂの出力を停止し、パルス幅を所定のパルス幅以上にし
ているため、一定のパルス幅を確保し、階調信号が非常
に低いときであっても、ＥＬ素子に確実に伝導電流が流
れるようにしてＥＬ素子を発光させ、混色発光時の線形
性を良好にすることができる。

【００４４】なお、上記実施形態では、２色の発光層に
対して輝度−パルス幅特性に応じたパルス幅の設定を行
うものを示したが、３色の発光層に対して同様のパルス
幅設定を行うようにしてもよい。

【図面の簡単な説明】

【図１】本発明の一実施形態を示すＥＬ表示装置の構成
図である。

【図２】ＥＬ素子の模式的構成を示す構成図である。

【図３】図１に示すものの駆動タイミングチャートを示
す図である。

【図４】データ側ドライバＩＣ４における駆動回路４０
の構成を示す図である。

【図５】第１、第２の階調用クロックＣＫ２ａ、ＣＫ２
ｂを出力する回路構成を示す図である。

【図６】図４、図５中の各部の信号波形を示す図であ
る。

【図７】発光層の、電圧印加時間に対する伝導電流特性
を示す図である。

【符号の説明】

１…ＥＬ表示パネル、２、３…走査側ドライバＩＣ、４
…データ側ドライバＩＣ、４１１…シフトレジスタ回
路、４１２…ラッチ回路、４１３ａ、４１３ｂ…コンパ
レータ、４１４ａ、４１４ｂ…カウンタ、４１５…排他
的論理和回路、４１６…出力回路、５１…バイナリーカ
ウンタ、５２、５３…コンパレータ、５６、５７…Ｄフ
リップフロップ、６０、６１…カウンタ。

Claims

【特許請求の範囲】

【請求項１】異なる発光色を持つ複数の発光層を挟ん
で一方の面側に複数の走査電極（２０１、３０１、２０
２、３０２、…）が行方向に形成され、他方の面側に複
数のデータ電極（４０１、４０２、４０３、…）が列方
向に形成され、前記走査電極と前記データ電極とが交差
する位置にてＥＬ素子（１１１、１１２、…１２１、
…）が形成されたＥＬ表示パネル（１）と、前記走査電極に走査電圧を印加する走査電極駆動回路
（２、３）と、前記各発光層に対応したデータ電極に、階調信号に応じ
たパルス幅のデータ電圧を印加するデータ電極駆動回路
（４）とを備え、前記データ電極駆動回路は、各発光層の輝度−パルス幅
特性に応じ、各発光層毎に独立した階調開始タイミング
により、階調信号に応じたパルス幅のデータ電圧を前記
データ電極に印加することを特徴とするＥＬ表示装置。
【請求項２】前記データ電極駆動回路は、前記階調信
号がＥＬ素子を最低の階調度で発光させる信号でも、前
記データ電圧のパルス幅を、ＥＬ素子を発光できる時間
以上に設定するパルス幅保証回路（５１〜５７）を有す
ることを特徴とする請求項１に記載のＥＬ表示装置。
【請求項３】前記データ電極駆動回路は、クロック信
号のカウント値と前記階調信号とを比較して前記パルス
幅を決定する回路（４１１〜４１６）を有し、前記パル
ス幅保証回路は、前記設定されたパルス幅に相当する時
間まで前記クロック信号の発生を停止させるものである
ことを特徴とする請求項２に記載のＥＬ表示装置。
【請求項４】前記クロック信号は、前記各発光層毎に
独立して設定された信号であることを特徴とする請求項
３に記載のＥＬ表示装置。
【請求項５】前記各発光層毎に独立して設定されたク
ロック信号は、互いに周波数の異なる信号であることを
特徴とする請求項４に記載のＥＬ表示装置。