JPS638479B2

JPS638479B2 -

Info

Publication number: JPS638479B2
Application number: JP1115279A
Authority: JP
Inventors: Kenzo Inazaki; Masahiro Ise; Katsuyuki Machino; Chuji Suzuki
Original assignee: Sharp Corp
Current assignee: Sharp Corp
Priority date: 1979-01-31
Filing date: 1979-01-31
Publication date: 1988-02-23
Also published as: JPS55103593A

Description

【発明の詳細な説明】

本発明はメモリー機能を有する薄膜EL表示装
置に関し、特にパワー回収可能な薄膜EL素子の
維持パルス回路の回路方式に関するものである。薄膜EL表示装置はガラス基板の上に透明電極
を縞状に配置し、この上に例えばY₂O₃、Si₃N₄、
TiO₂、Al₂O₃等の誘電物質を、更にこの上に例え
ばMn等の活性物質をドープしたZnS、ZnSe等の
蛍光層を、その上に更にY₂O₃、Si₃N₄、TiO₂、
Al₂O₃等の誘電物質を蒸着法、スパツタ法等の薄
膜技術により各々の層を500〜10000Åの厚さに被
着するとともに２重絶縁型３層構造にしてその上
に上記透明電極と直交する方向に縞状背面電極を
配置しマトリツクス形電極を構成して成る。かか
る構造の３層構造薄膜EL表示装置において、透
明電極群のうちの一つと背面電極群のうちの一つ
を選び適当な交流電圧を印加すると、この両電極
が交差して挾まれた微少面積部分が発光する。こ
れが画面の一絵素に相当する。これの組合せによ
つて、文字、記号、模様等が表示される。このような構造のEL素子は輝度や寿命、安定
性の点で従来の分散型EL素子に比して優れた特
性を有しているが、このEL素子は更に新たな特
性として印加電圧と発光輝度の間にヒステリシス
特性を示す。即ち電圧振幅V₁のパルスを維持電
圧として印加すると、輝度は低レベルの輝度B₁
にある。ここで維持電圧V₁は発光閾値電圧Vthと
するとV₁＞Vthに設定されている。維持電圧V₁
の連続印加期間中輝度はB₁に維持される。次に
書込み電圧V₂（V₂＞V₁）を印加すると、輝度は
高レベルの輝度B₃にまで一挙に上昇し、以後、
電圧が維持電圧V₁に再び戻つても輝度は先の輝
度B₁よりも大きい輝度B₂に落着く。維持電圧V₁
の連続印加では輝度B₂に維持される。この状態
のとき、次に消去電圧V₃（V₃＜V₁）を印加する
と、輝度レベルは急激に減少し、再び維持電圧
V₁まで戻すと前の低レベルの輝度B₁に落着く。
この履歴現象は書き込み電圧の振幅やパルス幅、
パルス周波数に応じて任意の小ループをとりう
る。即ち中間調の表示も可能である。このように一度書込み電圧、又は消去電圧を与
えると、各絵素は維持パルスによつてそれぞれ与
えられた階調を失わずに発光し続けるのが、EL
表示装置の他の表示装置に無い大きな特徴であ
る。上記の各電圧は組成や膜厚の物理条件や製造条
件、印加波形により大分異なるが、因みにある試
作例ではVth＝200V、V₁＝210V、V₂＝210〜
280V、V₃＝190Vなる値を得ている。この薄膜ELパネルの駆動回路を本発明者等は
特願昭52−126948号「薄膜EL素子の駆動回路」
及び特願昭52−130529号「薄膜EL素子の駆動回
路」で特許出願したのでこれを先願発明として第
１図に示し以下説明する。１０は前記薄膜EL素子であり、ここでは透明
電極１１よりなる列（Ｘ）電極X₁〜Xmと、アル
ミニウム電極１２よりなる行（Ｙ）電極Y₁〜Yn
のみを示す。２０はＹ電極へ正の維持電圧Vs₁を電源ライン
Ａより供給する回路で、維持信号T₁によつて動
作するトランジスタ２１，２２よりなり、各電極
Y₁〜Ynとは各電極に接続したダイオード２３，
２３，………を介して接続する。３０は維持駆動時に全てのＸ電極をアースに導
く回路で、維持信号T₄によつて動作するトラン
ジスタ３１よりなり、各電極X₁〜Xmとダイオー
ド３２，３２………を介して接続される。４０は全てのＸ電極へインＢより正の維持電圧
Vs₁を供給する回路で、ラインＣに加えられる維
持信号T₃によつて動作するトランジスタ４１，
４２よりなり、各電極X₁〜Xmとはダイオード４
３，４３，………を介して接続される。５０は全てのＹ電極Y₁〜Ynをアースに導く回
路で、各電極はダイオード５１，５１，………を
介して維持信号T₂によつて動作するトランジス
タ５２に接続される。６０はＹ電極Y₁〜Ynを選択するスイツチング
回路で、各電極に電圧Vw、Ve、Vrを供給する
電源６３のラインＤ間に高耐圧Ｐ型スイツチング
トランジスタ６１，………とダイオード６２，…
……が接続され、上記トランジスタ６１は垂直バ
イナリアドレス信号によつて、動作するデコーダ
（図示しない）により選択動作される。デコーダ
は高電圧トランジスタにより直接トランジスタ６
１のベースを駆動するように、或いはオプトアイ
ソレータ等によりバイナリアドレス信号のレベル
シフトを行い、５ボルト程度の出力によりトラン
ジスタ６１のベースを駆動するように構成され
る。上記電源ラインＤには書込み電圧、消去電
圧、読出し電圧を薄膜EL素子の動作モードに合
わせて選択的に出力し、上記トランジスタ６１の
１個を通して選ばれたＹ電極の一つに上記各種電
圧を印加する。７０はＸ電極をアースに導くスイツチング回路
で、各電極X₁〜Xmに高耐圧Ｎ型トランジスタ７
１，………が電極X₁〜Xmとアース間に接続され
る。このトランジスタのベースには、書込み信号
WRITE、消去信号ERASEが水平バイナリアド
レス信号によつて動作するアナログスイツチ（図
示しない）を介して加えられる。このトランジス
タ７１，………は書込み、消去、読出し時の電極
を選択するスイツチング素子として作用する。この駆動回路の動作を第２図に示すタイムチヤ
ートとともに説明する。 Γ維持駆動第１のタイミングで信号T₁が回路２０に加え
られるとともに、信号T₄が回路３０に加えられ
る。従つて、維持電圧Vs₁はトランジスタ２２→
ダイオード２３，………→Ｙ電極→Ｘ電極→ダイ
オード３２，………トランジスタ３１を介して加
えられる。第２のタイミングで信号T₂が回路５０に加え
られ、ダイオード４４→ダイオード４３，………
→Ｘ電極→Ｙ電極→ダイオード５１，………→ト
ランジスタ５２の回路に残留している電荷を放電
させる。これは残留電荷による薄膜EL表示のブ
レークダウンを防止するためである。第３のタイミングで信号T₂が回路５０に、ま
た信号T₃が回路４０に加えられる。従つて、維
持電圧Vs₁はトランジスタ４２→ダイオード４
３，………→Ｘ電極→Ｙ電極→ダイオード５１，
………→トランジスタ５２を介して加えられる。
このときの維持電圧は薄膜EL素子に対して前記
と逆方向に加えられることとなる。第４のタイミングで信号T₄が回路３０に加え
られ、ダイオード２４→ダイオード２３，………
→Ｙ電極→Ｘ電極→ダイオード３２，………トラ
ンジスタ３１→の回路で残留電荷を放電させる。以上の４つのタイミングを順次繰返して、維持
駆動を行う。 Γ書込み、消去、読出し駆動薄膜EL素子の駆動モード、例えば書込み、消
去、読出し駆動に合わせて電源６３は書込み電圧
Vw、消去電圧Ve、読出し電圧VrをラインＤに
出力する。そして、書込み、消去、或いは読出しを希望す
る絵素に接続されたＸ電極及びＹ電極のトランジ
スタ６１，７１を電極選択信号により選択的にオ
ンする。電極選択信号は維持駆動の第４のタイミ
ング終了後で第１のタイミングの開始前に与えら
れる。このため書込み電圧Vw、消去電圧Ve或い
は読出し電圧Vrは、ラインＤ→トランジスタ６
１→ダイオード６２→Ｙ電極→Ｘ電極→トランジ
スタ７１の回路で加えられる。このときの駆動は
点順次方式、又は線順次方式により行われる。第３図Ａは第１図に示す駆動回路の簡略回路構
成図である。第３図Ａより明らかな如く、マトリ
ツクス型薄膜EL表示装置の駆動に於いては維持
パルス印加回路と書込み、消去パルス印加回路を
分離することができる。第３図Ｂはこのうちの維
持パルス印加回路を示す簡略回路構成図である。
薄膜EL素子はコンデンサＣと等価的な抵抗R₁，
R₂で表わしている。また第４図に示すタイミン
グでスイツチSW₁〜SW₄をオン−オフさせると薄
膜EL素子へ図示する如き出力波形のパルスが表
示パネル全面に印加される。本発明は上記維持パルス印加回路に技術的手段
を駆使することにより任意電圧電源を形成し、パ
ワー回収可能とした新規有用な薄膜EL素子の維
持パルス回路を提供することを目的とするもので
ある。以下、本発明を実施例に従つて図面を参照しな
がら説明する。第５図は本発明の１実施例を示す維持パルス印
加回路の簡略回路構成図である。第６図は第５図
の動作説明に供するタイミングチヤート図であ
る。尚、第５図に於いて第３図と同一符号は同一
内容を示す。破線内が新たに付加された技術要素
である。また第６図のEL素子の波形は電極Ｂよ
り電極Ａをみた電圧である。以下回路の動作を説明する。初期状態のEL素
子の電圧はφである。SW₄をONにし、Ｂ点を
GNDにつけた（接地した）のち、SW₁をONに
するとEL素子はVsで充電され、Ｂ点からＡ点を
みた電圧（以下簡単にEL素子の電圧という）は、
Vsとなる。次にSW₁，SW₄をOFFにして、ELを
浮かした状態にし、SW₅をONにする。するとEL
素子のＡ側に充電されていた電荷は、等価抵抗
R₁、ダイオードD₁、スイツチSW₅、コイルＬ、
ダイオードD₄、等価抵抗R₂からなるループで放
電され、EL素子の電圧は第６図Ｐに示すような
形で低下する。上記のループを流れる電流ｉが最大になつた時
点でSW₅をOFFにしてそのループを遮断する。
その瞬間コイルＬに蓄積されるエネルギーは、1/
２Li²である。次の瞬間、そのエネルギーはＬ，
Cs，D₅の閉ループでコンデンサCsに充電される
と同時にＥ点に負の出力電圧として取り出され
る。その後SW₃をONにして、EL素子に残つてい
た電荷を除去する。これで半周期の動作は終了す
る。さらにこの後EL素子に逆方向に充電される
とき（次の半周期、SW₂，SW₃をONにする）
も、SW₂，SW₃のOFFの後SW₅をONさせて、
R₂，D₂，SW₅，Ｌ，D₃，R₁の閉ループで放電
し、最大電流の時点でSW₅を遮断する。そこでコ
イルＬに蓄積されたエネルギーは出力電圧として
再び外部に取り出される。第５図点線内のトラン
ジスタとツエナーダイオードの回路は一定直流電
源を得るレギユレータで、直接本発明とは関係な
い。この場合はツエナーダイオードで決まる電圧
が取り出される。次に回収されるパワーがどれくらいになるか計
算する。第５図の回路の半周期の等価回路は第７
図のようになる。ここでＲはＬを通して放電する
とき直列にはいる抵抗である。まずS₂をOFFに
して、S₁をONにし、コンデンサＣに完全に充電
をする。この場合、供給エネルギーとコンデンサ
Ｃに蓄えられたエネルギーは次のようになる。供給エネルギー：CVs² コンデンサＣのエネルギー：1/2CVs² 即ち供給エネルギーの50％がEL素子に蓄えら
れる。実際はここでEL素子の発光が行なわれる
ため完全に50％のエネルギーがEL素子に存在す
るとはいえないが、発光に要するエネルギーは数
％以下なので今は無視する。次にS₁をOFFし、
S₂をONとすると、Ｃ，Ｒ，Ｌの回路を通して放
電が行なわれる。Ｃの初期電荷をQo，Ｃの電荷
をｑ、ｔ＝０なる時刻にS₂を閉じ、ｔ≧０におい
て、 d²q／dt₂＋Ｒ／Ｌ dq／dt＋１／LCｑ＝０(
1) なる式が成立する。これはRLC直列回路のＣの
放電として、すでに明らかなように、R²と4L／Ｃの大小により３通りの解が得られる。Ｌに蓄えられ
るエネルギーが取り出されるエネルギーなので、
Ｌが大きい方が望ましいことより、R₂＜4L／Ｃの場合を考察する。この場合、電流ｉと、電荷ｑは次式のようにな
り、その関係は第８図のようになる。ただし、φ＝tan^-1β／α ………(4) α＝Ｒ／2L ………(5)

【式】ここでＣはEL表示パネルの容量、ＲはEL表示
パネルの電極抵抗、スイツチ素子のON抵抗、及
びコイルの抵抗の和、Ｌはコイルのインダクタン
スである。このエネルギー回収回路を形成するに
あたつて選定の対象となるのは、スイツチS₂とコ
イルＬである。その場合、パラメータＬ，Ｃ，Ｒ
のうちＬとＲを選定することになる。Ｒは小さい
方が望ましいことは当然であるが、EL表示パネ
ルの電極抵抗以下にすることはできない。次にＣからＬに取り出せるエネルギーを考察す
る。Ｌ，ＣがＲより非常に大きい場合、すなわち
Ｒが無視できる場合、(5)式、(6)式においてＲ＝φ
とおくと、α＝φ、β＝１／LCとなり、(2)式に代入すると、

【式】で、ｉの最大値

【式】となる。従つて、１／２Li²max＝１／２ＬQo²／LC＝Qo²／2C＝C²Vs²／2C
＝１／２ CVs² となつて、Ｃに初期にたまつていたエネルギーと
等しくなる。即ち、Ｒ＝φのときは、Ｃのエネル
ギーの100％がＬに蓄えられる。Ｒ＝φの場合は
実際上は考えられないが、Ｌを大きくすることに
よつて、相対的にＲを小さくすることができるの
で、エネルギー取り出し効率は100％に近くする
ことができる。しかし現実には、ｉが最大になる時間はあまり
大きくとれないこと（EL素子維持周波数500Hzと
すると、この放電にとれる時間は数100μsec以下
にしなければならない。）、ｉの最大値もスイツチ
S₂（現実にはトランジスタを使用する）に流せる
最大電流以下であることを考える必要がある。
又、Ｌを大きくしてコイルの飽和磁束密度以下で
使用しようとすると、コイルの形状が大きくなる
ので無限にＬを大きくすることもできない。現実
的なひとつの実例で計算してみると、Ｃ＝0.3μF（６インチEL表示パネルの容量に
略々相当する。）Ｒ＝100Ω Ｌ＝50ｍＨに対して、Vs＝180Voltとすると、１／２CVs²＝4.86（ｍＷ） imax＝368（ｍＡ）ｔ＝179（μs）１／２Limax²＝3.39（ｍＷ）となり、回収エネルギーの比率は、１／２Li²max／１／２CVs²×100＝69.8（％）となる。上記の値のうち最大電流368ｍＡはスイツチの
部分を普通のパワートランジスタで充分構成可能
であり、最大電流になる時間ｔ＝179μsもELパネ
ルの維持パルスの間に充分とれる時間である。実例のエネルギー回収率は、EL素子に存在す
るエネルギーに対するものであり、高圧電源の供
給から考えればすでに50％失なわれているので供
給パワーに対する回収率は、0.5×69.8＝34.9（％）
となる。６インチ程度のメモリ付EL表示装置を
駆動する場合、維持周波数500Hzで維持電圧180V
程度の場合、約50ｍＡ程流れる。すなわち供給パ
ワーは9W（180×50×10^-3）程であり、上記の回
収率の場合再び3W程が任意電圧の電源として使
用できることになる。第３図において本発明の回
路を付加したために、新しく必要とされる論理回
路は、SW₅のONのタイミングを発生するだけの
回路であり、そのために消費されるパワーは数10
ｍＷ程度であるので、回収の効果は充分ある。また、今までの説明でも明らかなように、EL
の印加波形は変化するが、パルスの立ち下がりの
放電時のみを利用しているので、EL表示装置の
駆動に一番重要なパルスの立ち上りは回収回路が
ない場合も全く同形なので何ら問題はない。本発明では任意のマイナス電源が形成されるわ
けであるが、出力電源部分を第９図のように２次
巻線を持つトランスにすれば、任意のプラス電源
も作成できる。第９図の場合SW₅がONになつて
EL素子の電荷を放電する時は第９図のダイオー
ドが回路に逆向きにはいるためやはり２次側の負
荷の影響は全くなく、１次側のＬにエネルギーが
蓄えられ、SW₅がOFFすれば、そのエネルギー
は２次側のＬを通つて２次側に供給される。た
だ、１次、２次間のもれインダクタンス分だけパ
ワーのロスがある。

【図面の簡単な説明】

第１図は薄膜ELパネルの駆動回路図である。
第２図は第１図に示す駆動回路の動作を示すタイ
ミングチヤート図である。第３図Ａ，Ｂは第１図
に示す駆動回路の簡略回路構成図である。第４図
は第３図に示す回路構成図の動作を示すタイミン
グチヤート図である。第５図は本発明の１実施例
を示す維持パルス印加回路の簡略回路構成図であ
る。第６図は第５図に示す回路構成図の動作説明
に供するタイミングチヤート図である。第７図は
第５図に示す回路構成図の半周期の等価回路図で
ある。第８図は第７図に於ける電流ｉと電荷ｑの
関係を示す特性図である。第９図は本発明の他の
実施例を示す簡略回路構成図である。１０：薄膜EL素子、２０：維持電圧印加回路、
３０：Ｘ電極のアース回路、４０：維持電圧印加
回路、５０：Ｙ電極のアース回路、SW₁，SW₂，
SW₃，SW₄，SW₅……スイツチ、Ｌ……コイル。

Claims

【特許請求の範囲】

１維持パルスの印加に応答して電荷が充電され
EL発光を呈する発光層を１対の電極間に介在せ
しめて成る薄膜EL素子に、交流維持パルスを印
加して充放電動作にともなう発光維持駆動を実行
する薄膜EL素子の維持パルス回路において、前
記維持パルスの印加によつて充電された前記薄膜
EL素子の電荷を放電する放電回路に介設された
スイツチ手段及びインダクタンス手段と、該イン
ダクタンス手段に並列接続され、前記スイツチ手
段の閉成時に前記薄膜EL素子の電荷が電磁エネ
ルギーとして蓄積された前記インダクタンス手段
より前記スイツチ手段の開成時に前記電磁エネル
ギーに対応した電荷が充電されるコンデンサと、
該コンデンサの充電電荷を回収電力として取り出
す出力端子と、から成る任意電圧電源を付加した
ことを特徴とする薄膜EL素子の維持パルス回路。