JPS599067B2 - 薄膜エレクトロルミネツセンスパネルの消去回路 - Google Patents

Description

【発明の詳細な説明】 本発明は薄膜エレクトロルミネッセンスパネル（以下Ｅ
ＬＰという。

）の消去駆動回路に関する。まずＥＬＰであるが、第１
図に示したように、ガラス基板１の上に縞状の透明電極
２を平行に配置する。この上に例えばＹ２０３等の誘電
物質層３を、更に例えばＭｎをドープしたＺｎＳ等螢光
層４を、更に上記と同じ誘電物質３’を蒸着、スパッタ
リング等の薄膜技術により３層構造に積層する。その上
に透明電極２を直交する方向に縞状の電極５を平行に配
置する。かゝる構造にすると、第１の電極群２のうちの
１つと、第２の電極群５のうちの１つに適当な交流電圧
が印加された場合両電極が交叉して挾まれた微小面積の
みが発光することになり、これが画面の１絵素に相当す
る。第１図のような構造のＥＬは輝度や寿命・安定性の
点で従来の分散型ＥＬ素子に比して優れた特性を有して
いるが、このＥＬは新たに輝度と印加電圧の間に、第２
図ｂの如き履歴現象を示す。この特性を第２図に従い説
明すると、最初第２図ａの如く電圧振幅Ｖ１のパルスを
印加すると輝度は同図ｂ、ｃに示すように、Ｂ、のレベ
ルにある。こゝでＶ、は発光閾値電圧をＶｔｈとすると
、Ｖ１＞Ｖｔｈである。

これに適当な書込み電圧Ｖ２を印加すると、輝度は一挙
にＢ３まで上昇し、以後電圧値を再び維持電圧Ｖ１に戻
しても輝度はＢ４より大きいＢ２に落着く。これに消去
電圧Ｖ３を印加すると輝度レベルは急激に減少し、再び
維持電圧Ｖ４まで戻すと輝度はＢ１に落着く。これら時
間的な関係は第２図ａに附加された記号ｔｌ、を３、・
・・・・・、を２１が同図ｃの各同じ記号の位置に対応
させることにより示されている。この履歴現象は第２図
をの細線で示された如く、書込み電圧の振幅やパルス幅
（図示せず）に応じて任意、の小ループをとり得る。即
ち中間調表示も可能である。一度書込み電圧を与えると
、各絵素は維持パルスによつてそれぞれ与えられた階調
を失わずに発光し続けるのがＥＬＰの他の表示素子に無
い大きな特徴である。上記の各電圧は組成や膜厚及び印
加波形により大分異なるが、因みにある試作例ではＶｔ
ｈ＝２００Ｖ，．Ｖ１＝２１０Ｖ，．Ｖ２一２１０〜２
８０Ｖ，．Ｖ３＝１９０である。以上のようにヒステリ
シス特性を有する薄膜ＥＬは電気的書込を行うこともで
きるが、以下に述べるような光書込も可能である。即ち
まず第３図ａに示したように、ＥＬＰの両端に常時交流
の維持パルスを加えながら、Ｔ２期間のみに外部から光
を照射する場合を考える。第３図ｂに駆動波形に対応し
た発光波形の様子を、また同図Ｃには時間積分した輝度
変化を示す。これから分るように光照射する前のＴ１期
間に発光輝度がＢｓにあつたものが、光照射後のＴ３期
間でＢｗに上昇する。第４図にＥＬＰの電圧一輝度曲線
上の変化を示している。この輝度レベルＢｗは勿論Ｔ２
期間の長さや維持パルスの振幅Ｖｓやパルス幅τ及び外
部光の強度や波長にも大きく依存する。維持パルスの印
加されている＋Ｖｓ，−Ｖｓ期間中、外部から光を照射
すると、光照射によつてＥＬＰに分極電場が発生し、維
持パルスの加わつていない０Ｖの期間はこの分極電場が
緩和、即ち消去が行われている。即ちもしＥＬＰに第３
図のような電圧が印加されている場合、光照射している
Ｔ２間では分極電荷の発生と緩和を交互に繰り返してい
ることになるが、通常同一光源に対しては、前者即ち分
極電荷の発生の方が早く進行する。普通は第３図の印加
波形においてデユーテイ比が約１０％以上では分極電荷
発生の方が優勢である。上述の光書込の特性について簡
単に述べる。第４図の発光輝度ＢｌＶの光書込原の波長
依存性を分光器で測定すると第５図のようになる。波長
３５００λあたりの光に対して最も感度よく光書込でき
ることがわかる。一方維持パルスの振幅Ｖｓや幅τに対
する光書込後の輝度レベルＢｗは第６図のような依存性
を示す。即ち維持電圧やパルス幅の大きい程輝度レベル
Ｂｗは大きい。臥上の説明において書込にも電気的書込
と光書込があり、また消去においても電気的消去と光消
去があることを示した。ところで光消去の場合は強力な
低波長の光を、光書込に比べてかなり長時間照射せねば
ならないこと、その際両端の電位をＯ（短絡）に近い状
態に保たねばならないこと等応答速度や駆動方式の両倒
さ等の欠点を有していた。

その点電気的消去の場合、複数発の正負両極性の消去パ
ルスを与えれば、光消去よりも早く消去できる利点を有
している。その代り、維持パルスとは別に消去パルスを
与えるための電圧源や回路素子及びタイミング信号を用
意しなければならない欠点を有している。本発明はかｋ
る点に鑑みなされたもので、回路は維持パルス供給回路
と極く簡単な回路を付加するだけで、書込方式が光の場
合でも電気的の場合でも操作者の指示により全面同時に
消去できる方式を提供せんとするものである。まず第３
図のような維持パノレスを供給する回路は種々考えられ
る。

→ｌとして第７図のような回路が考えられよう。第７図
において６は電源接続端子、７，８はそれぞれトランジ
スタ１１，１３を０Ｎ、０ＦＦさせるタイミング信号入
力端子、９ａ，９ｂはＥＬＰへ維持パルスを供給する出
力端子、１０，１１，１２，１３はトランジスタ、１４
，１５は抵抗、１６，１７はダイオードである。第７図
の入力端子７，８に与えられるタイミング信号をそれぞ
れ第８図Ａ，ｂに示す。今、この入力信号ａがハイレベ
ルのときは、トランジスタ１１は０Ｎするので、出力端
子９ａはグランドレベル（０ボルト）である。また入力
信号ａがローレベルのときはトランジスタ１１は０ＦＦ
、トランジスタ１０は０Ｎなので出力端子９ａは端子６
から供給される電源電圧のレベルＶｓになる。第８図の
入力信号ｂに対してもトランジスタ１２，１３は同様の
働きをする。従つて出力端子９ａ，９ｂからＥＬＰに与
えられる電圧波形は第８図Ｃのようになる。本発明の一
実施例は第７図の端子６に接続される電源回路に第９図
に示すような電流制限特性を有するものを用いる。

即ち電源回路の出力電流が低い間は一定電圧ｓ（これそ
のものは可変でよい）を供給しているが、出力電流があ
る閾値１０ｔｈを越えると直ちに出力電圧が低下する。
最悪の場合負荷が短絡しても出力電流はＩｓに制限され
る。過負荷状態でなくなれば出力電圧は元の状態に復帰
する。所謂１ｅフ１字形特性を示すものでその回路例を
第１０図に示す。この回路の動作は周知なので省略する
。本発明はこの゜１フ１１字形特性を有する電源に対し
て、操作者の制御信号により過負荷状態を一時的に発生
させることを特徴とする。

その簡単な回路を第１１図に示す。即ち同図においてイ
部は前述の“１７゛１字形特性を有する電源回路、ハ部
は第７図で示したＥＬＰ駆動回路である。イ部とハ部の
間に口部のような回路を挿入する。１８は抵抗、１９は
トランジスタ、２０は入力端子である。

もし操作者が書込まれたＥＬＰを全面消去したい場合は
消去指令を与えると、入力端子２０から・・イレベル信
号が与えられるようになつている。従つてその時はトラ
ンジスタ１９は導通する。その場合電源イからの出力電
流１。はＥＬＰ駆動回路ハへ流れる電流１１と新たに抵
抗１８、トランジスタ１９へ流れる電流１２の和である
。抵抗１８を適当に設定することにより１０−１１＋Ｉ
２〉ＩＯｔｈ と選べば、指令信号を与えたとき電源イの出力電圧は変
化する。

第１２図Ａ，ｂ，ｃにその様子を示す。即ち第１２図ａ
のような制御信号を第１１図の入力端子１１に与えるこ
とによつて電源イに過負荷状態を作り出し、電源の出力
電圧が第１２図ｂに示すように低下する。従つてＥＬＰ
に供給される駆動電圧波形は第１２図ｃのようになり、
維持パルスより振幅の小さい消去パルスが与えられるこ
ととなる。従つて制御信号によりパネル全体が消去され
ることになる。本発明の今一つの方式は、第７図のＥＬ
Ｐ駆動回路の電源接続端子６に第１３図に示す電源回路
を直接接続する方式である。

第１３図において２１，２２，２３はトランジスタ、２
４，２５，・・・・・・２８は抵抗、２９は出力可変用
ボリウム、３０はツエナーダイオード、３１はコンデン
サ、３２ａ，３２ｂは非安定電圧入力端子、３３ａ，３
３ｂは安定化電圧出力端子である。また３４は信号入力
端子である。抵抗２５、トランジスタ２３を除く回路は
、周知の如く出力端子３３ａ，３３ｂより出力される電
圧が負荷変動に対しても一定であるよう制御する。本発
明はこの回路に新たに抵抗２５、トランジ）スタ２３を
設けている。

もし操作者が書込まれたＥＬＰを全面消去したい場合に
は消去指令を与えると、入力端子３４から第１２図ａの
ようなハイレベル信号が与えられるようになつている。
従つてその時は抵抗２４，２５を通つてトランジスタ２
３に電流が流れる。このためトランジスタ２１のベース
電位は下り、トランジスタ２１のコレクターエミツタ間
の電圧は上るのでその分だけ出力端子３３ａ，３３ｂか
らの出力電圧は第１２図ｂの如く低下する。従つて抵抗
２５の抵抗直は比較的小さく選んで、出力制御用トラン
ジスタ２２の制御範囲を越えさせねばならない。

電源回路を以上のような構成にすると、第７図のＥＬＰ
，駆動回路の出力端子９ａ，９ｂからはやはり第１２図
ｃのような電圧波形が得られる。以上述べたように本発
明は、簡単な手段で全面消去が実現できる。

通常必要とされる消去のための別の電源及びタイミング
信号及び回路素子等は必要としないので非常に有効な方
法である。

【図面の簡単な説明】

第１図Ａ，ｂはＥＬＰの二部切載斜視図と、断面図、第
２図はＥＬＰの印加電圧と発光輝度との関係図、第３図
はＥＬＰの印加パルスと発光輝度との関係を示すタイム
チヤート、第４図は印加電圧と発光輝度との関係図、第
５図はＥＬＰに照射する光の波長と発光輝度との関係図
、第６図は印加パルスのパルス巾変化に対する発光輝度
の変化を説明する特性図、第７図はＥＬＰに維持パルス
を供給する，駆動回路、第８図は第７図の回路の動作を
説明するタイムチヤート、第９図は本発明の回路に使用
される電源回路の電圧一電流特性図、第１０図は本発明
の一実施例の電源回路図、第１１図は本発明の消去回路
のプロツクダイャグラム、第１２図は第１１図の回路の
動作を説明するためのタイムチヤート第１３図は本発明
の他の実施例の要部回路図を示す。 ２，５は電極、３，３′は誘電物質層、４は螢光層、イ
は電源回路、口は過負荷回路、ハは駆動回路、２５は抵
抗、２６はトランジスタ。

Claims (1)

【特許請求の範囲】
1. １ 印加電圧と発光輝度との間にヒステリシス特性を持
   つ薄膜エレクトロルミネッセンスパネルにおいて、上記
   薄膜エレクトロルミネッセンスパネルに各絵素の書込み
   又は消去状態を維持させる維持電圧を供給する全絵素に
   共通の維持電圧用電源回路と、上記全絵素に共通の電源
   回路に消去制御信号により動作して、全面消去用に出力
   電圧を薄膜エレクトロルミネッセンスパネルの消去電圧
   にまで低下させるために附加された、上記電源回路を過
   負荷にする回路と、からなることを特徴とする薄膜エレ
   クトロルミネッセンスパネルの消去回路。