JPS62512B2

JPS62512B2 -

Info

Publication number: JPS62512B2
Application number: JP3335878A
Authority: JP
Inventors: Masahiro Ise; Kenzo Inazaki; Katsuyuki Machino; Chuji Suzuki
Original assignee: Sharp Corp
Current assignee: Sharp Corp
Priority date: 1978-03-22
Filing date: 1978-03-22
Publication date: 1987-01-08
Also published as: JPS54124998A

Description

【発明の詳細な説明】

＜梗概＞本発明はメモリ付薄膜EL素子を駆動する回路
の耐圧要求を低減する回路方式に関するものであ
る。メモリ付マトリツクス薄膜EL素子を駆動する
ため、その駆動系統はデータ電極の選択回路をＮ
型トランジスタで構成し、走査電極の選択回路を
Ｐ型トランジスタで構成している。Ｎ型トランジ
スタは本願出願人が以前、出願したように高耐圧
化することが可能であるとともに、ゲート選択回
路も含めてドライバ回路を１つの半導体基板上に
作り、IC化することもできる。しかし、Ｐ型ト
ランジスタは原理的にも高耐圧のものは製造困難
であり、１パツケージ当り４素子以上のものは製
造されていないという事実からも明らかなように
Ｐ型トランジスタの高集積化は不可能に近く、ゲ
ート選択回路等のロジツク回路とともにIC化で
きる見込みも極めて薄く、またこのトランジスタ
は製造コストが高い等、幾多の問題点を内包す
る。本発明は走査電極を駆動するＰ型トランジスタ
の所要耐圧を下げる回路方式及び駆動に際し、迅
速性を改善する技術を提唱するものである。＜先願発明＞メモリ付薄膜ELマトリツクス素子の構成及び
特性は本願出願人が出願した特願昭50−83767号
「大容量性表示素子の駆動回路」その他に説明さ
れている。即ち、薄膜EL表示装置はガラス基板の上に透
明電極を縞状に配置し、この上に例えばY₂O₃、
Si₃N₄、TiO₂、Al₂O₃等の誘電物質を、更にこの
上に例えばMnをドープしたZnS、ZnSe等の蛍光
層を、その上更にY₂O₃、Si₃N₄、TiO₂、Al₂O₃等
の誘電物質を蒸着法、スパツタ法等の薄膜技術に
より各々の層を500〜10000Åの厚さに被着すると
ともに２重絶縁型３層構造にして、その上に上記
透明電極と直交する方向に縞状背面電極を配置し
マトリツクス形電極を構成する。かかる構造の３
層構造薄膜EL表示装置において、透明電極群の
うちの一つと背面電極群のうちの一つを選び適当
な交流電圧を印加すると、この両電極が交差して
挾まれた微少面積部分が発光する。これが画面の
一絵素に相当する。これの組合せによつて、文
字、記号、模様等が表示される。この様な構造のEL素子は輝度や寿命、安定性
の点で従来の分散型EL素子に比して優れた特性
を有しているが、このEL素子は更に新たな特性
として印加電圧と発光輝度の間にヒステリシス特
性を示す。即ち電圧振幅V₁のパルスを維持電圧
として印加すると、輝度は低レベルの輝度B₁に
ある。ここで維持電圧V₁は発光閾値電圧をVthと
するとV₁＞Vthに設定されている。維持電圧V₁の
連続印加期間中輝度はB₁に維持される。次に書
込み電圧V₂（V₂＞V₁）を印加すると、輝度は高レ
ベルの輝度B₃にまで一挙に上昇し、以後、電圧
が維持電圧V₁に再び戻つても輝度は先の輝度B₁
より大きい輝度B₂に落着く。維持電圧V₁の連続
印加では輝度はB₂に維持される。この状態のと
き、次に消去電圧V₃（V₃＜V₁）を印加すると、輝
度レベルは急激に減少し、再び維持電圧V₁まで
戻すと前の低レベルの輝度B₁に落着く。この履
歴現象は書き込み電圧の振幅、パルス幅あるいは
パルス周波数に応じて任意の小ループをとりう
る。即ち中間調の表示も可能である。このように一度書込み電圧、又は消去電圧を与
えると、各絵素は維持パルスによつてそれぞれ与
えられた階調を失わずに発光し続けるのが、EL
表示装置の他の表示装置に無い大きな特徴であ
る。上記の各電圧は組成や膜厚の物理条件や製造
条件、印加波形により大分異なるが、因みにある
試作例ではVth＝200V、V₁＝210V、V₂＝210〜
280V、V₃＝190Vなる値を得ている。この薄膜ELパネルの駆動回路を本発明者等は
特願昭52−126948号「薄膜EL素子の駆動回路」
及び特願昭52−130529号「薄膜EL素子の駆動回
路」で特許出願したのでこれを先願発明として第
１図に示し以下説明する。１０は前記薄膜EL素子であり、ここでは透明
電極１１よりなる列（Ｘ）電極X₁〜Xmと、アル
ミニウム電極１２よりなる行（Ｙ）電極Y₁〜Yn
のみを示す。２０はＹ電極への正の維持電圧Vs₁を電源ライ
ンＡより供給する回路で、維持信号T₁によつて
動作するトランジスタ２１，２２よりなり、各電
極Y₁〜Ynとは各電極に接続したダイオード２
３，２３，……………を介して接続する。３０は維持駆動時に全てのＸ電極をアースに導
く回路で、維持信号T₄によつて動作するトラン
ジスタ３１よりなり、各電極X₁〜Xmとダイオー
ド３２，３２……………を介して接続される。４０は全てのＸ電極へラインＢより正の維持電
圧Vs₁を供給する回路で、Ｃに加えられる維持信
号T₃によつて動作するトランジスタ４１，４２
よりなり、各電極X₁〜Xmとはダイオード４３，
４３，……………を介して接続される。５０は全てのＹ電極Y₁〜Ynをアースに導く回
路で、各電極はダイオード５１，５１，…………
…を介して維持信号T₂によつて動作するトラン
ジスタ５２に接続される。６０はＹ電極Y₁〜Ynを選択するスイツチング
回路で、各電極に電圧Vw，Ve，Vrを供給する電
源６３のラインＤ間に高耐圧Ｐ型スイツチングト
ランジスタ６１，……………とダイオード６２，
……………が接続され、上記トランジスタ６１は
垂直バイナリアドレス信号によつて、動作するデ
コーダ（図示しない）により選択動作される。デ
コーダは高電圧トランジスタにより直接トランジ
スタ６１のベースを駆動するように、或いはオプ
トアイソレータ等によりバイナリアドレス信号の
レベルシフトを行い、５ボルト程度の出力により
トランジスタ６１のベースを駆動するように構成
される。上記電源ラインＤには書込み電圧、消去
電圧、読出し電圧を薄膜EL素子の動作モードに
合わせて選択的に出力し、上記トランジスタ６１
の１個を通して選ばれたＹ電極の１つに上記各種
電圧を印加する。７０はＸ電極をアースに導びくスイツチング回
路で、各電極X₁〜Xmに高耐圧Ｎ型トランジスタ
７０，……………が電極X₁〜Xmとアース間に接
続される。このトランジスタのベースには、書込
み信号WRITE、消去信号ERASEが水平バイナ
リアドレス信号によつて動作するアナログスイツ
チ（図示しない）を介して加えられる。このトラ
ンジスタ７１，……………は書込み、消去、読出
しの時の電極を選択するスイツチング素子として
作用する。この駆動回路の動作を第２図に示すタイムチヤ
トとともに説明する。 Γ維持駆動第１のタイミングで信号T₁が回路２０に加え
られるとともに、信号T₄が回路３０に加えられ
る。従つて、維持電圧Vs₁はトランジスタ２２→
ダイオード２３，……………→Ｙ電極→Ｘ電極→
ダイオード３２，……………トランジスタ３１を
介して加えられる。第２のタイミングで信号T₂が回路５０に加え
られ、ダイオード４４→ダイオード４３，………
……→Ｘ電極→Ｙ電極→ダイオード５１，………
……→トランジスタ５２の回路に残留している電
荷を放電させる。これは残留電荷による薄膜EL
素子のブレークダウンを防止するためである。第３のタイミングで信号T₂が回路５０に、ま
た信号T₃が回路４０に加えられる。従つて、維
持電圧Vs₁はトランジスタ４２→ダイオード４
３，……………→Ｘ電極→Ｙ電極→ダイオード５
１，……………→トランジスタ５２を介して加え
られる。このときの維持電圧は薄膜EL素子に対
して前記と逆方向に加えられることとなる。第４のタイミングで信号T₄が回路３０に加え
られ、ダイオード２４→ダイオード２３，………
……→Ｙ電極→Ｘ電極→ダイオード３２，………
……→トランジスタ３１→の回路で残留電荷を放
電させる。以上の４つのタイミングを順次繰返して、維持
駆動を行う。 Γ書込み、消去、読出し駆動薄膜EL素子の駆動モード、例えば書込み、消
去、読出し駆動に合わせて電源６３は書込み電圧
Vw、消去電圧Ve、読出し電圧VrをラインＤに出
力する。そして、書込み、消去、或いは読出しを希望す
る絵素に接続されたＸ電極及びＹ電極のトランジ
スタ６１，７１を電極選択信号により選択的にオ
ンする。電極選択信号は維持駆動の第４のタイミ
ング終了後で第１のタイミングの開始前に与えら
れる。このため書込み電圧Vw、消去電圧Ve或い
は読出し電圧Vrは、ラインＤ→トランジスタ６
１→ダイオード６２→Ｙ電極→Ｘ電極→トランジ
スタ７１の回路で加えられる。このときの駆動は
点順次方式、又は線順次方式により行われる。上記回路において、書込み電圧Vw、消去電圧
Ve、及び読出し電圧Vrは維持電圧が加えられて
いない時、即ち0Vの時加えられるから、トラン
ジスタ６１，……………，７１，……………の耐
圧は書込み電圧Vw以上例えば250ボルト以上を必
要とする。これはダイオード２３，３２，４３，
５１，２４，４４に対しても同様にあてはまり、
同じだけの耐圧を必要とする。トランジスタ６
１，７１、ダイオード２３，３２，４３，５１は
薄膜EL素子の電極数と同数用意する必要がある
ので、これら各素子はIC化しなければ小型化す
ることはできない。ところで、Ｎ型トランジスタ
７１はロジツク回路を含めてIC化することが可
能であるがＰ型トランジスタ６１は高耐圧のもの
を作ることが困難であるばかりでなく、集積化す
ることは殆んど不可能である。上記問題点に鑑み、特にＰ型トランジスタ６１
の所要耐圧を低減した基本回路を第３図に示し、
その動作を第４図のタイミチヤートとともに説明
する。第３図において、第１図と同一回路部分は同一
符号を付して説明を省略する。但し、トランジス
タ６１，７１は第１図ではバイポーラトランジス
タであるが、第３図ではMOSトランジスタであ
るのでシンボルを変え、符号６１′，７１′として
いる。また、電源８１は耐圧軽減電圧発生部であ
り、この実施例では維持電圧源である。第３図に
おいて電源６３′は書込用電圧（書込み電圧Ｖ_w
を得るために維持電圧Ｖ_s1に重畳される電圧）Ｖ
_weを発生し、この電圧は書込み電圧Vwと維持電
圧Ｖ_s1との間にＶ_we＝Ｖ_w−Ｖ_s1の関係がある。電
源６３′はトランジスタ６１′のソース共通ライン
とダイオード２３のアノード共通ライン間に接続
される。第３図を簡略化した回路を第５図に示す。第５
図では薄膜EL素子を１絵素ELだだけ表わしその
Ｘ及びＹ電極を１本だけで表わしている。また選
択トランジスタ６１′，７１′、ダイオード２３，
３２，４３，５１も１個だけ表わしている。第３図、第５図の回路において、維持駆動は第
１図の回路と同様に行われるので説明を省略す
る。書込み、消去、読出しなど電極を選択して駆動
するタイミングは第１図の場合とは異なり、第４
図の如く動作する。ここでは書込み駆動を例にし
て説明する。書込み駆動は３段階よりなる。信号T₁とT₄が回路２０と３０に加えられ、維
持電圧Vs₁を薄膜EL素子の全絵素に印加し、薄膜
EL素子の両端電圧が維持電圧Vs₁になるまで加え
る。次に、信号T₁は加え続け、信号T₄は０にす
る。そして、書込みを希望する絵素を含むＸ電極
及びＹ電極を選択するため、電極選択信号Tvと
Thをトランジスタ６１′，７１′に加える。従つ
て書込み絵素には維持電圧Vs₁と書込み用電圧
Vweが重畳されて印加され、書込み絵素は発光す
る。最後に信号T₁，Tv，Thを０にして信号T₂，
T₄を加えて放電回路を形成し、薄膜EL素子の両
端電圧を０にする。上記回路構成は第５図の回路より明らかなよう
にダイオード２３の両端に書込用電源６３′とト
ランジスタ６１′とダイオード６２の直列回路を
並列に接続し、且つ第４図より明らかなように維
持電圧Vs₁を全絵素に印加した後、書込用電圧
Vweを印加している点が特徴である。このため、上記回路構成によれば次の理由で耐
圧が軽減される。 (1) 維持電圧Vs₁を薄膜EL素子の全絵素に印加し
た後、書込用電圧Vweを印加する場合に初めト
ランジスタ２２と３１をオンにして全絵素に維
持電圧を加えると、薄膜EL素子は電極間に蛍
光層を挾持する絶縁層を介在させているから等
価的にコンデンサと考えることができ、そのた
め維持電圧の印加後にトランジスタ３１をオフ
にしても薄膜EL素子の両端電圧は維持電圧を
保つている。従つて書込用電圧Vweを印加する
場合のトランジスタ６１′，７１′のオン耐圧は
書込用電圧Vweとなる。 (2) 書込み絵素に書込み電圧Vwが印加された
後、第５図に示すＳ点が０電位になつた場合、
書込用電源６３′、トランジスタ６１′、ダイオ
ード６２の直列回路に書込み電圧Vwが印加さ
れることになるが、このときダイオード６２は
この電圧に対して逆方向であるから、ダイオー
ド６２がオフになり、トランジスタ６１′に電
圧が印加されるのを阻止する。従つてこの場合
には、ダイオード６２の耐圧が充分にあればト
ランジスタ６１′の耐圧は高電圧を必要としな
い。以上の理由によつてトランジスタ６１′の絶対
耐圧は書込用電圧Vwe以上、トランジスタ７１′
のオン耐圧は書込用電圧Vwe以上、トランジスタ
７１′のオフ耐圧は維持電圧Vs₁以上となる。一
実施例として維持電圧Vs₁は210ボルト、書込用
電圧Vweは35ボルト程度である。上記回路構成は一度の書込動作で１点を書込む
点順次方式を基調としている。＜本発明の説明＞本発明は上記回路構成を用いて、選択Ｘ電極を
接地選択Ｙ電極に書込用、消去用、読出用電圧を
印加する場合、非選択Ｙ電極にも重畳して上記各
電圧の1/2電圧値を印加することにより、Ｙ電極
選択スイツチングトランジスタの耐圧を略々半減
すると同時に廻り込み容量の影響を除き、線順次
走差を可能とする駆動方式を提供することを目的
とするものである。以下、本発明の１実施例について、書込を実行
する場合を例にとつて、図面を参照しながら詳細
に説明する。廻り込みの影響を計算した結果、書込時非選択
Ｙ電極に1/2書込用電圧を印加すれば廻り込み容
量の影響がなくなり、しかもEL素子の表示内容
には何ら悪影響を及ぼさないことが明らかとなつ
た。その上、Ｙ電極選択スイツチトランジスタの
耐圧も半減する。 EL素子に書込むには、前述した如く、維持電
圧から更に35V程高い書込電圧を与えればよく、
Ｙ電極選択スイツチトランジスタの耐圧も35V程
度であつた。しかし、本発明によりこの電圧が1/
２になるため、耐圧は18V程度で充分となる。こ
のため特別のスイツチング素子は不必要で、普通
一般に市販されているCMOS（耐圧20V）を用い
ることができる。ｍ×ｎマトリツクス電極構造EL素子に耐する
書込時の等価回路を第６図に示す。選択Ｙ電極
（１本）には書込用電圧源Vw、非選択Ｙ電極には
補償電圧源Vtを接続、選択Ｘ電極（ｋ本）を接
地、非選択Ｘ電極｛（ｍ−ｋ）本｝をフローテイ
ングに保つた場合、Vwから流出する電流をIw、
Vtから流出する電流を金It、Ｘ電極からグランド
に流れる電流をIx、フローテイングＸ電極の電圧
をEx、EL素子の一絵素容量をＣとして求めると
次式のようになる。（ラプラス変換形） Iw＝〔mVw−ｍ−ｋ／ｎ｛Vw＋（ｎ−１）Vt｝〕Ｃ It＝〔mVt−ｍ−ｋ／ｎ｛Vw＋（ｎ−１）Vt｝〕Ｃ ix＝｛Vw＋（ｎ−１）Vt｝Ｃ Ex＝１／ｎ｛Vw＋（ｎ−１）Vt｝このような電圧印加を行なつた場合、EL絵素
への電圧印加は次の４つの場合に限られる。即ち、第６図に示す如く選択Ｘ電極、選択Ｙ
電極に接続され、書込電圧の印加される部分、第６図に示す如く選択Ｘ電極、非選択Ｙ電極
に接続されVtがない場合廻り込みにより半選択
電圧の印加される部分第６図に示す如く非選択Ｘ電極、選択Ｙ電極
に接続され、Vtがない場合半選択電圧の印加さ
れる部分及び第６図に示す如く非選択Ｘ電極、非選択Ｙ電
極に接続され、Vtがなくてもほとんど絵素に電
圧のかからない部分である。各々の部分について印加される電圧Ｖを求めて
みると、の部分ではＶ＝Vwとなり、書込が実行され
る。の部分ではＶ＝Vtとなる。の部分ではＶ＝Vw−Ex＝ｎ−１／ｎ（Vw−Vt） ≒Vw−Vtとなる。（但し：ｎ≫１）の部分ではＶ＝Vt−Ex＝１／ｎ（Vw−Vt）≒０となる。（但し：ｎ≫１）この結果、Vt＝1/2Vwとすれば，の部分
はＶ＝Vt＝1/2Vwとなる。この電圧Ｖが書込ス
レツシヨールド電圧以下になるようにVwを選べ
ば、選択した絵素のみが書込まれ他に何ら悪影響
を及ぼさない。実験に用いたパネルでは書込用電
圧＝35V、Vt＝1/2Vw＝17.5Vに選ぶと選択絵素
は充分なレベルまで書込めかつ，の絵素に何
ら悪影響がなかつた。 Iw，It，Ixの流れる方向は回路で実現する場合
重要であるので、実験に用いた６インチELパネ
ルでの値ｍ＝240、ｎ＝180、Vt＝1/2Vwで求め
ると

【表】＋：第６図と同方向
−：第６図と逆方向
となる。ｋ＝１の時のみItはVtへ流入する方向に
なる。実現回路ではVtから流出方向にダイオー
ドが入るので、この時Vtの効果はなくなる。し
かしVtがなくても廻り込みによりる，の絵
素はＶ≒1/2Vwとなるので悪影響はない。他の場
合には全てVtが有効に働くので、どのようなｋ
の値に対しても正常に書込むことができる。第７図は本発明の１実施例を示す基本回路図で
ある。第７図に於て第５図と同一符号は同一内容を示
す。９１は廻り込み防止及びトランジスター６１′
の耐圧軽減用電圧源である。電圧源９１と接続さ
れるトランジスター９２′は書込時に非選択Ｙ電
極に、電圧源８１の電圧Vs（＝維持電圧Vs₁）に
重畳して1/2Vw（＝Vt）、即ち電圧源９１の電圧
を印加するためのスイツチングトランジスターで
ある。ダイオード９３は図中のＳ点の電位をVs
＋Vtにした場合オフになり、トランジスター２
２と電圧源８１を切離すためのダイオードであ
る。ここでVsは電圧源８１の電位である。電圧
源６３′の電圧はＳ点の電圧がVs＋Vt（＝Vs＋
1/2Vw）であるため、1/2Vwでよい。従つてトラ
ンジスター６１′の所要耐圧も1/2に半減し、前述
した如く18V程度となる。非選択Ｘ電極にVtを印加してもほぼ同様の効
果が期待できるが、計算の結果ItがVtからの流出
方向となる上選択Ｘ電極を接地しているため、
Vtを非選択Ｘ電極に印加するためには余分にス
イツチ素子を附加するか抵抗等を用いることが必
要となる。従つて回路が複雑になり、また余分の
駆動パワーを要し、特策ではない。しかもトラン
ジスター６１′の耐圧軽減効果は望めない。以上の説明は書込を例としているが、維持パル
ス印加タイミングと選択絵素への電圧印加タイミ
ングをずらせ、Vsを適切な値にすれば選択点の
消去、読み出しにも適用できることは当然であ
る。

【図面の簡単な説明】

第１図は先願発明の一実施例の回路図、第２図
は第１図のタイムチヤート、第３図は先願発明の
他の実施例の回路図、第４図は第３図の回路の動
作を説明するタイムチヤート、第５図は第３図の
簡略回路図を示す。第６図は本発明の一実施例の
説明に供する等価回路図である。第７図は本発明
の一実施例を示す基本回路構成図である。１０：薄膜EL素子、２０：維持電圧印加回
路、３０：Ｘ電極のアース回路、４０：維持電圧
印加回路、５０：Ｙ電極のアース回路、６０：Ｙ
電極選択回路、６３′：書込用電圧源、７０：Ｘ
電極選択回路、８１，９１：電圧源。

Claims

【特許請求の範囲】１互いに直交するマトリツクス電極間に薄膜
EL層を介在させてなる薄膜EL素子の一方の全電
極より他方の電極に維持電圧を印加し、その後、
選択された一方の電極のみ、前記維持電圧に書込
み用電圧を重畳して書込み動作電圧を印加するも
のにおいて、前記書込み選択時、一方の全電極に印加される
維持電圧に前記書込み用電圧の略々1/2の補償用
電圧を重畳し、前記書込み選択するためのスイツ
チング素子の耐圧を、書込み動作電圧と維持電圧
の差電圧の略々1/2に半減せしめてなることを特
徴とする薄膜EL素子の駆動方法。