JPS624718B2

JPS624718B2 -

Info

Publication number: JPS624718B2
Application number: JP4819078A
Authority: JP
Inventors: Masahiro Ise; Kenzo Inazaki; Katsuyuki Machino; Chuji Suzuki
Original assignee: Sharp Corp
Current assignee: Sharp Corp
Priority date: 1978-04-21
Filing date: 1978-04-21
Publication date: 1987-01-31
Also published as: JPS54140430A

Description

【発明の詳細な説明】＜梗概＞本発明はメモリ付薄膜EL素子に対し、書込電
圧を変えることにより中間調書込を行なう回路方
式に関するものである。

メモリ付マトリツクス薄膜EL素子を駆動する
ため、その駆動系統はデータ電極の選択回路をＮ
型トランジスタで構成し、走査電極の選択回路を
Ｐ型トランジスタで構成している。Ｎ型トランジ
スタは本願出願人が以前出願したように高耐圧化
することが可能であるとともに、ゲート選択回路
も含めてドライバ回路を１つの半導体基板上に作
り、IC化することができる。しかし、Ｐ型トラ
ンジスタは原理的にも高耐圧のものは製造困難で
あり、１パツケージ当り４素子以上のものは製造
されていないという事実からも明らかなようにＰ
型トランジスタの高集積化は不可能に近く、ゲー
ト選択回路等のロジツク回路とともにIC化でき
る見込みも極めて薄く、またこのトランジスタは
製造コストが高い等、幾多の問題点を内包する。

本発明は走査電極を駆動するＰ型トランジスタ
の所要耐圧を下げる回路を用いて、駆動時の迅速
性を改善し、中間調書込を実行する技術を提唱す
るものである。

＜先願発明＞メモリ付薄膜ELマトリツクス素子の構成及び
特性は本願出願人が出願した特願昭50−83767号
「大容量性表示素子の駆動回路」その他に説明さ
れている。

即ち、薄膜EL表示装置はガラス基板の上に透
明電極を縞状に配置し、この上に例えばY₂O₃、
Si₃N₄、TiO₂、Al₂O₃等の誘電物質を、更にこの
上に例えばＭ_oをドープしたZnS、ZnSe等の螢光
層を、その上に更にY₂O₃、Si₃N₄、TiO₂、Al₂O₃
等の誘電物質を蒸着法、スパツタ法等の薄膜技術
により各々の層を500〜10000Åの厚さに被着する
とともに２重絶縁型３層構造にして、その上に上
記透明電極と直交する方向に縞状背面電極を配置
しマトリツクス形電極を構成する。かかる構造の
３層構造薄膜EL表示装置において、透明電極群
のうちの一つと背面電極群のうちの一つを選び適
当な光流電圧を印加すると、この両電極が交差し
て挾まれた微少面積部分が発光する。これが画面
の一絵素に相当する。これの組合せによつて、文
字、記号、模様等が表示される。

このような構造のEL素子は輝度や寿命、安定
性の点で従来の分散型EL素子に比して優れた特
性を有しているが、このEL素子は更に新たな特
性として印加電圧と発光輝度の間にヒステリシス
特性を示す。即ち電圧振幅V₁のパルスを維持電
圧として印加すると、輝度は低レベルの輝度B₁
にある。ここで維持電圧V₁は発光閾値電圧Ｖ_thと
するとV₁＞Ｖ_thに設定されている。維持電圧V₁の
連続印加期間中輝度はB₁に維持される。次に書
込み電圧V₂（V₂＞V₁）を印加すると、輝度は高レ
ベルの輝度B₃にまで一挙に上昇し、以後、電圧
が維持電圧V₁に再び戻つても輝度は先の輝度B₁
より大きい輝度B₂に落着く。維持電圧V₁の連続
印加では輝度はB₂に維持される。この状態のと
き、次に消去電圧V₃（V₃＜V₁）を印加すると、輝
度レベルは急激に減少し、再び維持電圧V₁まで
戻すと前の低レベルの輝度B₁に落着く。この履
歴現象は書き込み電圧の振幅やパルス幅、パルス
周波数に応じて任意の小ループをとりうる。即ち
中間調の表示も可能である。

このように一度書込み電圧、又は消去電圧を与
えると、各絵素は維持パルスによつてそれぞれ与
えられた階調を失わずに発光し続けるのが、EL
表示装置の他の表示装置に無い大きな特徴であ
る。上記の各電圧は組成や膜厚の物理条件や製造
条件、印加波形により大分異なるが、因みにある
試作例ではＶ_th＝200V、V₁＝210V、V₂＝210〜
280V、V₃＝190Vなる値を得ている。

この薄膜ELパネルの駆動回路を本発明者等は
特願昭52−126948号「薄膜EL素子の駆動回路」
及び特願昭52−130529号「薄膜EL素子の駆動回
路」で特許出願したのでこれを先願発明として第
１図に示し以下説明する。

１０は前記薄膜EL素子であり、ここでは透明
電極１１よりなる列（Ｘ）電極X₁〜Ｘ_nと、アル
ミニウム電極１２よりなる行（Ｙ）電極Y₁〜Ｙ_o
のみを示す。

２０はＹ電極へ正の維持電圧Ｖ_s1を電源ライン
Ａより供給する回路で、維持信号T₁によつて動
作するトランジスタ２１，２２よりなり、各電極
Y₁〜Ｙ_oとは各電極に接続したダイオード２３，
２３，………を介して接続されている。

３０は維持駆動時に全てのＸ電極をアースに導
く回路で、維持信号T₄によつて動作するトラン
ジスタ３１よりなり、各電極X₁〜Ｘ_nとダイオー
ド３２，３２………を介して接続される。

４０は全てのＸ電極へラインＢより正の維持電
圧Ｖ_s1を供給する回路で、ラインＣに加えられる
維持信号T₃によつて動作するトランジスタ４
１，４２よりなり、各電極X₁〜Ｘ_nとはダイオー
ド４３，４３，………を介して接続される。

５０は全てのＹ電極Y₁〜Ｙ_oをアースに導く回
路で、各電極はダイオード５１，５１，………を
介して維持信号T₁によつて動作するトランジス
タ５２に接続される。

６０はＹ電極Y₁〜Ｙ_oを選択するスイツチング
回路で、各電極に電圧Ｖ_w、Ｖ_e、Ｖ_rを供給する
電源６３のラインＤ間に高耐圧Ｐ型スイツチング
トランジスタ６１，………とダイオード６２，…
……が接続され、上記トランジスタ６１は垂直バ
イナリアドレス信号によつて、動作するデコーダ
（図示しない）により選択動作される。デコーダ
は高電圧トランジスタにより直接トランジスタ６
１のベースを駆動するように、或いはオプトアイ
ソレータ等によりバイナリアドレス信号のレベル
シフトを行い、５ボルト程度の出力によりトラン
ジスタ６１のベースを駆動するように構成され
る。上記電源ラインＤには書込み電圧、消去電
圧、読出し電圧を薄膜EL素子の動作モードに合
わせて選択搭に出力し、上記トランジスタ６１の
１個を通して選ばれたＹ電極の一つに上記各種電
圧を印加する。

７０はＸ電極をアースに導びくスイツチング回
路で、各電極X₁〜Ｘ_nに高耐圧Ｎ型トランジスタ
７１，………が電極X₁〜Ｘ_nとアース間に接続さ
れる。このトランジスタのベースには、書込み信
号WRITE、消去信号ERASEが水平バイナリア
ドレス信号によつて動作するアナログスイツチ
（図示しない）を介して加えられる。このトラン
ジスタ７１，………は書込み、消去、読出しの時
の電極を選択するスイツチング素子として作用す
る。

この駆動回路の動作を第２図に示すタイムチヤ
ートとともに説明する。

Γ維持運動第１のタイミングで信号T₁が回路２０に加え
られるとともに、信号T₄が回路３０に加えられ
る。従つて、維持電圧Ｖ_s1はトランジスタ２２→
ダイオード２３，………→Ｙ電極→Ｘ電極→ダイ
オード３２，………トランジスタ３１を介して加
えられる。

第２のタイミングで信号T₂が回路５０に加え
られ、ダイオード４４→ダイオード４３，………
→Ｘ電極→Ｙ電極→ダイオード５１，………→ト
ランジスタ５２の回路に残留している電荷を放電
させる。これは残留電荷による薄膜EL表示のブ
レークダウンを防止するためである。

第３のタイミングで信号T₂が回路５０に、ま
た信号T₃が回路４０に加えられる。従つて、維
持電圧Ｖ_s1はトランジスタ４２→ダイオード４
３，………→Ｘ電極→Ｙ電極→ダイオード５１，
………→トランジスタ５２を介して加えられる。
このときの難持電圧は薄膜EL素子に対して前記
と逆方向に加えられることとなる。

第４のタイミングで信号T₄が回路３０に加え
られ、ダイオード２４→ダイオード２３，………
→Ｙ電極→Ｘ電極→ダイオード３２，………トラ
ンジスタ３１の回路で残留電荷を放電させる。

以上の４つのタイミングを順次繰返して、維持
駆動を行う。

Γ書込み、消去、読出し駆動薄膜EL素子の駆動モード、例えば書込み、消
去、読出し駆動に合わせて電源６３は書込み電圧
Ｖ_w、消去電圧Ｖ_e、読出し電圧Ｖ_rをラインＤに
出力する。

そして、書込み、消去、或いは読出しを希望す
る絵素に接続されたＸ電極及びＹ電極のトランジ
スタ６１，７１を電極選択信号により選択的にオ
ンする。電極選択信号は維持駆動の第４のタイミ
ング終了後で第１のタイミングの開始前に与えら
れる。このため書込み電圧Ｖ_w、消去電圧Ｖ_e或い
は読出し電圧Ｖ_rは、ラインＤ→トランジスタ６
１→ダイオード６２→Ｙ電極→Ｘ電極→トランジ
スタ７１の回路で加えられる。このときの駆動は
点順次方式、又は線順次方式により行われる。

上記回路において、書込み電圧Ｖ_w、消去電圧
Ｖ_e及び読出し電圧Ｖ_rは維持電圧が加えられてい
ない時、即ちOVの時加えられるから、トランジ
スタ６１，………，７１，………の耐圧は書込み
電圧Ｖ_w以上例えば250ボルト以上を必要とす
る。これはダイオード２３，３２，４３，５１，
２４，４４に対しても同様にあてはまり、同じだ
けの耐圧を必要とする。トランジスタ６１，７
１、ダイオード２３，３２，４３，５１は薄膜
EL素子の電極数と同数用意する必要があるの
で、これら各素子はIC化しなければ小型化する
ことはできない。ところで、Ｎ型トランジスタ７
１はロジツク回路も含めてIC化することが可能
であるがＰ型トランジスタ６１は高耐圧のものを
作ることが困難であるばかりでなく、集積化する
ことは殆んど不可能である。

上記問題点に鑑み、特にＰ型トランジスタ６１
の所要耐圧を低減した基本回路を第３図に示し、
その動作を第４図のタイムチヤートとともに説明
する。

第３図において、第１図と同一回路部分は同一
符号を付して説明を省略する。但し、トランジス
タ６１，７１は第１図ではバイポーラトランジス
タであるが、第３図ではMOSトランジスタであ
るのでシンボルを変え、符号を６１′，７１′とし
ている。また電源８１は耐圧軽減電圧発生部であ
り、この実施例では維持電圧源である。第３図に
おいて電源６３′は書込補助電圧Ｖ_weを発生し、
この電圧は書込み電圧Ｖ_wと維持電圧Ｖ_s1との間
に、Ｖ_we＝Ｖ_w−Ｖ_s1の関係がある。電源６３′は
トランジスタ６１′のソース共通ラインとダイオ
ード２３のアノード共通ライン間に接続される。

第３図を簡略化した回路を第５図に示す。第５
図では薄膜EL素子を１絵素ELだけ表わしそのＸ
及びＹ電極を１本だけで表わしている。また選択
トランジスタ６１′，７１′、ダイオード２３，３
２，４３，５１も１個だけ表わしている。

第３図、第５図の回路において、維持駆動は第
１図の回路と同様に行われるので説明を省略す
る。

書込み、消去、読出しなど電極を選択して駆動
するタイミングは第１図の場合とは異なり、第４
図の如く動作する。ここでは書込み駆動を例にし
て説明する。

書込み駆動は３段階よりなる。

信号T₁とT₄が回路２０と３０に加えられ、維
持電圧Ｖ_s1を薄膜EL素子の全絵素に印加し、薄
膜EL素子の両端電圧が維持電圧Ｖ_s1になるまで
加える。

次に、信号T₁は加え続け、信号T₄は０にす
る。そして書込みを希望する絵素を含むＸ電極及
びＹ電極を選択するため、電極選択信号Ｔ_vとＴ_h
をトランジスタ６１′，７１′に加える。従つて書
込み絵素には維持電圧Ｖ_s1と書込補助電圧Ｖ_weが
重畳されて印加され、書込み絵素は発光する。

最後にに信号T₁，Ｔ_v，Ｔ_hを０にして記号
T₂，T₄を加えて放電回路を形成し、薄膜EL素子
の両端電圧を０にする。

上記回路構成は第５図の回路より明らかなよう
にダイオード２３の両端に書込用電源６３′とト
ランジスタ６１′とダイオード６２の直列回路を
並列に接続し、且つ第４図より明らかなように維
持電圧Ｖ_s1を全絵素に印加した後、書込補助電圧
Ｖ_weを印加している点が特徴である。

このため上記回路構成によれば次の理由で耐圧
が軽減される。

(1) 維持電圧Ｖ_s1を薄膜EL素子の全絵素に印加
した後、書込補助電圧Ｖ_weを印加する場合に初
めトランジスタ２２と３１をオンにして全絵素
に維持電圧を加えると、薄膜EL素子は電極間
に螢光層を挾持する絶縁層を介在させているか
ら等価的にコンデンサと考えることができ、そ
のため維持電圧の印加後にトランジスタ３１を
オフにしても薄膜EL素子の両端電圧は維持電
圧を保つている。従つて書込補助電圧Ｖ_weを印
加する場合のトランジスタ６１′，７１′のオン
耐圧は書込補助電圧Ｖ_weとなる。

(2) 書込み絵素に書込み電圧Ｖ_wが印加された
後、第５図に示すＳ点が０電位になつた場合、
書込用電源６３′、トランジスタ６１′、ダイオ
ード６２の直列回路に書込み電圧Ｖ_wが印加さ
れることになるが、このときダイオード６２は
この電圧に対して逆方向であるから、ダイオー
ド６２がオフになり、トランジスタ６１′に電
圧が印加されるのを阻止する。従つてこの場合
には、ダイオード６２の耐圧が充分にあればト
ランジスタ６１′の耐圧は高電圧を必要としな
い。

以上の理由によつてトランジスタ６１′の絶対
耐圧は書込補助電圧Ｖ_we以上、トランジスタ７
１′のオン耐圧は書込補助電圧Ｖ_we以上、トラン
ジスタ７１′のオフ耐圧は維持電圧Ｖ_s1以上とな
る。１例として維持電圧Ｖ_s1は210ボルト、書込
補助電圧Ｖ_wは35ボルト程度である。

上記回路構成は一度の書込動作で１点を書込む
点順次方式を基調としている。

＜本発明の説明＞本発明は上記回路構成に於いてダイオード６２
を不要とするとともに選択Ｘ電極を接地、選択Ｙ
電極に書込用、消去用、読出用電圧を印加する場
合、非選択Ｙ電極にも重畳して、上記各電圧の1/
２電圧値を印加することにより、Ｙ電極選択スイ
ツチトランジスタの耐圧を略々半減すると同時に
廻り込み容量の影響を除き、線順次走査を可能と
するとともに中間調書込、消去を実行する駆動方
式を提供することを目的とするものである。ダイ
オード６２が不要となるのは上記耐圧が軽減され
る理由として述べた(2)の場合が起こらないためで
ある。

以下、本発明の１実施例について、図面を参照
しながら詳細に説明する。

第６図は本発明の１実施例を示す基本回路図で
ある。第７図は第６図に示す実施例の動作説明に
供するタイムチヤート図である。

第６図に於いて同一符号はそれぞれ第３図、第
５図と同一内容を示す。ダイオード６２は撤廃さ
れている。６４は書込補助電圧保持用コンデン
サ、６５はコンデンサ６４を書込補助電圧まで充
電する前にダイオード２４とともにコンデンサ６
４の両端電位を零にリセツトするためのトランジ
スター、６６はコンデンサ６４とダイオード２
３，２４との共通接続部Ａ点が維持電圧等の高電
圧まで上昇した時オフとなり、後述するエミツタ
フオロワ９４等を保護するダイオードである。９
１はバイナリイ・データに対応した電流を出力す
るDAコンバータ、９２はDAコンバータ９１の出
力電流を低インピーダンスで受け、出力端での電
圧如何にかかわらず一定電流を流すためのトラン
ジスタ、９３はトランジスタ９２のコレクタ端子
とエミツタフオロワ９４のベース端子とに共通接
続され、該共通接続部Ｃ点の電圧を書込み用電圧
源６３の電圧からDAコンバータ９１の出力電流
に応じて低下させ、バイナリイ・データに対応し
た電圧を発生させるための抵抗、９４はＣ点での
高インピーダンスを充分低くするため附加したエ
ミツタフオロワである。

トランジスタ６５のコレクター測にはエミツタ
フオロワ９４のベース端子と接続される経路上及
びダイオード６６と接続される経路上にダイオー
ド８５が介設されている。従つてトランジスタ６
５がオンの時点でエミツタフオロワ９４のベース
電位が零となりエミツタフオロワ９４とダイオー
ド６６の共通接地点Ｄ点の電位が零となる。

ダイオード１０１はダイオード２４と、ダイオ
ード１０２はダイオード６６と、トランジスター
１０３はトランジスター９４と、トランジスター
１０４はトランジスター９２と、電圧線１０５は
電圧源６３と、抵抗１０６は抵抗９３と、それぞ
れ書込動作時に同様の作用をする。抵抗１０６と
抵抗９３は等しい書込補助電圧を発生させるた
め、抵抗値を相等しい値に設定する必要がある。

１０７は書込み時にオンとなり、Ｆ点の電位を
Ｖ_s＋（コンデンサ１１０に充電された電圧）に上
昇させるためのスイツチングトランジスター、１
０８はＦ点の電位が上昇し、Ｖ_s以上になつた時
オフになり、Ｖ_sをＦ点から切離すためのダイオ
ード、１０９はコンデンサ１１０に書込み補償用
電圧を充電する時オンになり、コンデンサ１１０
の一端を接地してコンデンサ１１０を書込み補償
用電圧まで充電する一方の経路を形成するトラン
ジスタ、１１０は書込み補償用電圧保持用コンデ
ンサ、１１１は書込時のみオンとなり、その他の
時はコンデンサ１１０をＦ点から切離すためのダ
イオードである。

書込動作を行なう前には、前述した如く電込絵
素の両端電位は零に設定されている。

書込みに対する基本的動作は次のようにして行
なわれる。タイミング信号を第７図に示す。

(1) 書込動作に移る前にDIS信号によりトランジ
スタ１５をオンにし、ダイオード２４→コンデ
ンサ６４→トランジスタ６５の経路でコンデン
サ６４を放電させ、両端電位を零にする（リセ
ツト）。同時に、この時点までにDAコンバータ
９１に所要の値をセツトする。この結果Ｄ点の
電圧＝（書込み用電圧源６３の電圧）−抵抗９３
の抵抗値Ｒ×（DAコンバータ９１の出力電流）
となり適切な書込補助電圧になる。

(2) 次にT₂によりトランジスタ５２をオンにす
れば、Ｄ点の電圧がダイオード６６→コンデン
サ６４→ダイオード２３→トランジスタ５２の
経路でコンデンサ６４に印加され、コンデンサ
６４の両端電圧が適切な書込補助電圧にセツト
される。コンデンサ６４の値はELに書込を行
なつてもほとんど電位低下のないように大きく
選定されているので（〜１μＦ）一度書込補助
電圧に充電すれば、リーク分等は無視でき、そ
のままの電圧を保持する。

(3) 続いて前述したと同様の方式により書込動作
を行なえば、書込電圧に対応してEL素子の選
択絵素は書込まれる。

第７図に於いてＡはトランジスター１０９のベ
ース端子に現出するチヤージ（CHARGE）信号
で、これはトランジスタ１０３→ダイオード１０
２→コンデンサ１１０→トランジスタ１０９の経
路で書込み補償用電圧充電部を構成するための信
号である。またＢはコンデンサ６４，１１０の両
端電圧波形である。

上記回路構成に於いて、トランジスタ９２，１
０４は同一電流源、即ちDAコンバータ９１の出
力電流からトランジスタ９２，１０４を通して電
流を２等分する必要があるため、極力Ｖ_BE，hfe
の揃つたペアタイプのものを用いることが望まし
い。Ｖ_BE，hfeが異なればその程度に応じて電流
配分が不均等となり、このためコンデンサ６４，
１１０の充電々圧のアンバランスを引き起こし、
非選択絵素に悪影響を及ぼす。

トランジスタ群６１′の内オンにするトランジ
スタを決定する電極指定用ロジツク回路を構成す
る場合、CMOSを浮遊状態で用いるのがスペー
ス、消費電力の点で有利であるが、その場合コン
デンサ６４と直列に固定電圧源（10V程度）を挿
入する必要がある。この場合には電圧源１０５の
電圧は電圧源６３の電圧と固定電圧の合計値にし
なければＶ_t＝1/2Ｖ_wの関係が満足されず電圧の
アンバランスが生ずる。しかしトランジスタ９
２，１０４とも一定のベース電流印加時にはコレ
クタ電流はコレクタ電圧が変化してもほぼ一定で
あるので、何ら不都合を生じない。トランジスタ
６１′の耐圧はEL素子への最大書込補助電圧の1/
２であり、18V程度で充分である。

中間調書込はパルス幅を変えることによつても
可能であるが、薄膜EL素子に対しては以下の理
由により本発明の方が優る。

即ち、中間調パルス幅の変化によりとると８レ
ベル程度でも最低輝度を与えるパルス幅は数μ秒
程度となり、大きな透明電極抵抗の存在のため、
電極引出し部ではほぼ完全に印加されるとしても
先端部では印加されない惧れがあり、輝度ムラが
大きくなる。これに対して本発明の如く電圧を変
えて書込んだ場合には、充分のパルス幅がとれ
る。また、パルス幅が狭いと電極選択トランジス
タのhfe（MOSではgm）のバラツキがパルス幅
に大きな影響を与え、出力パルス幅はかなりのバ
ラツキを生ずる。これを除くためにはトランジス
タの選別、抵抗等の調整が必要となり手間がかか
るのみならず、かなりのコストアツプにつながる
が、本発明はこのような問題から解放されてい
る。本発明は単にメモリ付薄膜EL素子のみでは
なく、リフレツシユ型薄膜EL素子のように基本
絵素構成要素にコンデンサを含む場合にも実施可
能である。

また本発明において、書込み駆動をするとき、
維持電圧を全絵素に印加し、書込みのためにコン
デンサの充電電圧を書込み絵素にのみ加えるの
で、書込み絵素に書込み電圧を印加して書込みが
行われると同時に、その他の絵素には維持電圧が
印加され維持駆動することができる。この書込み
駆動は維持電圧の印加タイミングに合わせて行な
われる。また上記駆動回路において、書込み絵素
に書込み電圧を印加して書込み駆動した後、書込
み電圧を解除すると書込み絵素には書込み電圧に
対応する充電電荷が残つておりこの残留電圧が第
５図の駆動回路へ逆印加される。残留電圧はほぼ
維持電圧とコンデンサ６４の充電電圧及びコンデ
ンサ１１０の充電電圧を加えた書込み電圧と等し
い高電圧値となる。この場合、トランジスタ２２
はダイオード２３によつて残留電圧からフローテ
イング状態にされているが、トランジスタ６１′
のドレインには残留電圧が印加されることにな
る。しかしながら、トランジスタ６１′のソース
には書込補助電圧保持用コンデンサ６４の充電電
圧が印加されているため、トランジスタ６１′の
ソース・ゲート間の実質的要求耐圧は維持電圧＋
コンデンサ１１０の最大充電電圧で良く、従つて
この程度の耐圧を有するMOSトランジスタ素子
を用いることにより、第３図で必要とされたフロ
ーテイング用のダイオード６２，６２………を廃
止することができる。即ち、トランジスタ６１′
は残留電圧に対してフローテイングにする必要が
なくなりダイオードの数が大幅に減少する。

以上の如く本発明は先願発明よりダイオードア
レイが少なくなり、コスト縮減に寄与するととも
に実装容積も小さくなる。また選択されたＹ電極
上の同一書込レベルのＸ電極を一度に書込むこと
により、Ｘ電極数がどのように多くなつても（設
定した階調−１）回だけの書込で１ラインの中間
調画像の書込を完了できるので、静止画、あるい
は動きの遅い動画表示には本発明は非常に有効な
ものとなる。（最低レベルの書込は不必要であ
る。）次に消去又は読出し駆動は維持パルスの第４の
タイミングと第１のタイミングの間で行われ、上
記書込み駆動と同じ要領で実施される。但し、初
めに加える電圧は維持電圧Ｖ_s1ではなく、消去あ
るいは読出し電圧より書込用電圧Ｖ_wsだけ低い電
圧である。

【図面の簡単な説明】

第１図は先願発明の一実施例の回路図、第２図
は第１図のタイムチヤート、第３図は先願発明の
改良実施例の回路図、第４図は第３図の回路の動
作を説明するタイムチヤート、第５図は第３図の
概略回路図を示す。第６図は本発明の１実施例を
示す基本回路図、第７図は第６図の動作説明に供
するタイムチヤート図である。１０：薄膜EL素子、２０：維持電圧印加回
路、３０：Ｘ電極のアース回路、４０：維持電圧
印加回路、５０：Ｙ電極のアース回路、６０：Ｙ
電極選択回路、６３：書込用電圧源、６４：コン
デンサ、７０：Ｘ電極選択回路、８１：耐圧軽減
電圧源、９１：DAコンバータ。

Claims

【特許請求の範囲】１互いに直交するマトリツクス電極間に薄膜
EL層を介在させてなり、印加電圧と発光輝度特
性にヒステリシス現象を呈する薄膜EL素子の駆
動回路において、維持電圧源と、第１のスイツチング素子を含
み、該第１のスイツチング素子のオン時、前記マ
トリツクス電極間に、前記薄膜EL層に対する維
持電圧を印加する回路と、前記第１のスイツチング素子と前記維持電圧源
の間にあつて、第１のコンデンサと第２のスイツ
チング素子を含み、前記維持電圧の印加後、前記
第１のスイツチング素子のオン状態を継続し、前
記第２のスイツチング素子のオン動作により前記
第１のコンデンサの充電電圧を前記維持電圧に重
畳せしめる回路と、前記第１のスイツチング素子と前記マトリツク
ス電極の一方の電極間にあつて、第２のコンデン
サと第３のスイツチング素子を含み、前記第２の
スイツチング素子のオン動作に同期して前記第３
のスイツチング素子を選択的にオン状態とし、前
記第２のコンデンサの充電電圧を前記維持電圧と
前記第１のコンデンサの充電電圧の重畳電圧に重
畳せしめる回路と、データ信号に呼応して前記第１のコンデンサと
前記第２のコンデンサの各充電電圧値を変換せし
めかつ各々の充電電圧を同電圧値とする回路と、を具備して成り、前記一方の電極より他方の電極へ、選択電極を
通して前記維持電圧と前記第１及び第２のコンデ
ンサの充電電圧が重畳された書込み電圧を、非選
択電極を通して前記維持電圧と前記第１のコンデ
ンサの充電電圧が重畳された電圧を、それぞれ印
加して中間調書書込みを実行し、前記第３のスイ
ツチング素子にはオフ時に、ドレイン側に書込み
絵素に書込まれた充電電荷の残留電圧が印加され
ることを特徴とする薄膜EL素子の駆動回路。