JPS648829B2 - - Google Patents
Info
- Publication number
- JPS648829B2 JPS648829B2 JP15714881A JP15714881A JPS648829B2 JP S648829 B2 JPS648829 B2 JP S648829B2 JP 15714881 A JP15714881 A JP 15714881A JP 15714881 A JP15714881 A JP 15714881A JP S648829 B2 JPS648829 B2 JP S648829B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- thin film
- electrode
- transistor
- charging
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 239000010409 thin film Substances 0.000 claims description 46
- 238000000034 method Methods 0.000 claims description 35
- 230000005684 electric field Effects 0.000 claims description 7
- 239000011159 matrix material Substances 0.000 claims description 7
- 230000008569 process Effects 0.000 claims description 2
- 230000001747 exhibiting effect Effects 0.000 claims 1
- 239000003990 capacitor Substances 0.000 description 20
- 238000010586 diagram Methods 0.000 description 16
- 238000007599 discharging Methods 0.000 description 4
- 238000007796 conventional method Methods 0.000 description 3
- 239000003574 free electron Substances 0.000 description 3
- 239000008188 pellet Substances 0.000 description 3
- -1 Si 3 N 4 Inorganic materials 0.000 description 2
- 229910010413 TiO 2 Inorganic materials 0.000 description 2
- 239000013543 active substance Substances 0.000 description 2
- 238000003491 array Methods 0.000 description 2
- 230000008878 coupling Effects 0.000 description 2
- 238000010168 coupling process Methods 0.000 description 2
- 238000005859 coupling reaction Methods 0.000 description 2
- 238000005566 electron beam evaporation Methods 0.000 description 2
- 230000005283 ground state Effects 0.000 description 2
- 238000004020 luminiscence type Methods 0.000 description 2
- 230000010287 polarization Effects 0.000 description 2
- 229910052761 rare earth metal Inorganic materials 0.000 description 2
- SBIBMFFZSBJNJF-UHFFFAOYSA-N selenium;zinc Chemical compound [Se]=[Zn] SBIBMFFZSBJNJF-UHFFFAOYSA-N 0.000 description 2
- 229910018072 Al 2 O 3 Inorganic materials 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- 229910006404 SnO 2 Inorganic materials 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 239000003086 colorant Substances 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 230000011514 reflex Effects 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
Landscapes
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Control Of El Displays (AREA)
Description
【発明の詳細な説明】
本発明は交流電界の印加に依つてEL（Electro
Luminescence）発光を呈する薄膜EL表示装置の
駆動方法に関するもので特に高耐圧MOS型ICを
用いた場合に有効な低消費電力の駆動方式を確立
したものである。
Luminescence）発光を呈する薄膜EL表示装置の
駆動方法に関するもので特に高耐圧MOS型ICを
用いた場合に有効な低消費電力の駆動方式を確立
したものである。
従来、表示装置の表示体として用いられる薄膜
EL素子に関して、発光層に規則的に高い交流電
界（106V／cm程度）を印加し、絶縁耐圧、発光
効率及び動作の安定性等を高めるために、0.1〜
2.0wt％のMn（あるいはCu，Al，Br等）をドー
プしたZnS，ZnSe等の半導体発光層をY2O3，
TiO2等の誘電体薄膜でサンドイツチした三層構
造ZnS：Mn（又はZnSe：Mn）EL素子が開発さ
れ、発光諸特性の向上が確かめられている。この
薄膜EL素子は数ＫHzの交流電界によつて高輝度
発光し、しかも長寿命であるという特徴を有して
いる。
EL素子に関して、発光層に規則的に高い交流電
界（106V／cm程度）を印加し、絶縁耐圧、発光
効率及び動作の安定性等を高めるために、0.1〜
2.0wt％のMn（あるいはCu，Al，Br等）をドー
プしたZnS，ZnSe等の半導体発光層をY2O3，
TiO2等の誘電体薄膜でサンドイツチした三層構
造ZnS：Mn（又はZnSe：Mn）EL素子が開発さ
れ、発光諸特性の向上が確かめられている。この
薄膜EL素子は数ＫHzの交流電界によつて高輝度
発光し、しかも長寿命であるという特徴を有して
いる。
薄膜EL素子の１例としてZnS：Mn薄膜EL素
子の基本的構造を第１図に示す。
子の基本的構造を第１図に示す。
第１図に基いて薄膜EL素子の構造を具体的に
説明すると、ガラス基板１上にln2O3，SnO2等の
透明電極２、さらにその上に積層してY2O3，
TiO2，Al2O3，Si3N4，SiO2等からなる第１の誘
電体層３がスパツタあるいは電子ビーム蒸着法等
により重畳形成されている。第１の誘電体層３上
にはZnS：Mn焼結ペレツトを電子ビーム蒸着す
ることにより得られるZnS発光層４が形成されて
いる。この時蒸着用のZnS：Mn焼結ペレツトに
は活性物質となるMnが目的に応じた濃度に設定
されたペレツトが使用される。ZnS発光層４上に
は第１の誘電体層３と同様の材質から成る第２の
誘電体層５が積層され、更にその上にAl等から
成る背面電極６が蒸着形成されている。透明電極
２と背面電極６は交流電源７に接続され、薄膜
EL素子が駆動される。
説明すると、ガラス基板１上にln2O3，SnO2等の
透明電極２、さらにその上に積層してY2O3，
TiO2，Al2O3，Si3N4，SiO2等からなる第１の誘
電体層３がスパツタあるいは電子ビーム蒸着法等
により重畳形成されている。第１の誘電体層３上
にはZnS：Mn焼結ペレツトを電子ビーム蒸着す
ることにより得られるZnS発光層４が形成されて
いる。この時蒸着用のZnS：Mn焼結ペレツトに
は活性物質となるMnが目的に応じた濃度に設定
されたペレツトが使用される。ZnS発光層４上に
は第１の誘電体層３と同様の材質から成る第２の
誘電体層５が積層され、更にその上にAl等から
成る背面電極６が蒸着形成されている。透明電極
２と背面電極６は交流電源７に接続され、薄膜
EL素子が駆動される。
電極２，６間にAC電圧を印加すると、ZnS発
光層４の両側の誘電体層３，５間に上記AC電圧
が誘起されることになり、従つてZnS発光層４内
に発生した電界によつて伝導帯に励起されかつ加
速されて充分なエネルギーを得た電子が、自由電
子となつて発光層界面へ誘引され、この界面で蓄
積されて内部分極を形成する。この時に高速移動
する自由電子が直接Mn発光センターを励起し、
励起されたMn発光センターが基底状態に戻る際
に黄橙色の発光を行なう。即ち高い交流電界で加
速された自由電子が発光層の界面から他方の界面
へ移動する過程でZnS発光層４中の発光センター
であるZnサイトに入つたMn原子の電子を励起
し、基底状態に落ちる時、略々5850Åをピークに
幅広い波長領域で、強いEL発光を放射する。活
性物質としてMn以外に希土類の弗化物を用いた
場合にはこの希土類に特有の緑色その他の発光色
が得られる。
光層４の両側の誘電体層３，５間に上記AC電圧
が誘起されることになり、従つてZnS発光層４内
に発生した電界によつて伝導帯に励起されかつ加
速されて充分なエネルギーを得た電子が、自由電
子となつて発光層界面へ誘引され、この界面で蓄
積されて内部分極を形成する。この時に高速移動
する自由電子が直接Mn発光センターを励起し、
励起されたMn発光センターが基底状態に戻る際
に黄橙色の発光を行なう。即ち高い交流電界で加
速された自由電子が発光層の界面から他方の界面
へ移動する過程でZnS発光層４中の発光センター
であるZnサイトに入つたMn原子の電子を励起
し、基底状態に落ちる時、略々5850Åをピークに
幅広い波長領域で、強いEL発光を放射する。活
性物質としてMn以外に希土類の弗化物を用いた
場合にはこの希土類に特有の緑色その他の発光色
が得られる。
上記の如き構造を有する薄膜EL素子はスペー
ス・フアクタの利点を生かした平面薄型デイスプ
レイ・デバイスとして、文字及び図形を含むコン
ピユーターの出力表示端末機器その他種々の表示
装置に文字、記号、静止画像、動画像等の表示手
段として利用することができる。また、その具体
的な駆動方法としては特願昭51―92571号，特願
昭52―13630号、特願昭52―13631号、特願昭52―
121213号、特願昭52―121214号、特願昭53―
10093号、特願昭54―110794号などにその詳細が
説明されている。
ス・フアクタの利点を生かした平面薄型デイスプ
レイ・デバイスとして、文字及び図形を含むコン
ピユーターの出力表示端末機器その他種々の表示
装置に文字、記号、静止画像、動画像等の表示手
段として利用することができる。また、その具体
的な駆動方法としては特願昭51―92571号，特願
昭52―13630号、特願昭52―13631号、特願昭52―
121213号、特願昭52―121214号、特願昭53―
10093号、特願昭54―110794号などにその詳細が
説明されている。
上記従来の薄膜EL素子は、これをコンデンサ
ーの如き動作を行なう容量性の素子と見ることが
できる。ところで、この薄膜EL素子は駆動電圧
が200V程度と非常に高くまたその容量も約
6nF／cm2程度と大きい値を呈する。このため発光
表示駆動に於ける消費電力を求めるに際し発光に
関与する電力を省略し、単なるコンデンサーへの
充放電電力を消費電力量と見なしても実際に消費
される電力と大差はない。従つて、上記薄膜EL
素子を単なるコンデンサーＣと考え、電圧V0を
１回充放電するのに必要な電力量を求める。ま
ず、従来から行なわれている駆動方法に於ける充
放電動作を簡略化して第２図に示す。スイツチS2
をOFF，スイツチS1をONすることによつて抵抗
Ｒを通して容量Ｃを電圧V0で充電する場合次式
が成立する。
ーの如き動作を行なう容量性の素子と見ることが
できる。ところで、この薄膜EL素子は駆動電圧
が200V程度と非常に高くまたその容量も約
6nF／cm2程度と大きい値を呈する。このため発光
表示駆動に於ける消費電力を求めるに際し発光に
関与する電力を省略し、単なるコンデンサーへの
充放電電力を消費電力量と見なしても実際に消費
される電力と大差はない。従つて、上記薄膜EL
素子を単なるコンデンサーＣと考え、電圧V0を
１回充放電するのに必要な電力量を求める。ま
ず、従来から行なわれている駆動方法に於ける充
放電動作を簡略化して第２図に示す。スイツチS2
をOFF，スイツチS1をONすることによつて抵抗
Ｒを通して容量Ｃを電圧V0で充電する場合次式
が成立する。
Ri＋１／Ｃ∫idt＝Ｅ ……(1)
(1)式を電荷ｑで書き改めると
Ｒdq／dt＋１／Ｃｑ＝Ｅ ……(2)
となる。
この式の一般解はよく知られている。（但し、
ｔ＝０においてｑ＝０と考える。） 即ち 抵抗Ｒおよび容量Ｃにおける電力量WR，WCは
各々次式から算出される。
ｔ＝０においてｑ＝０と考える。） 即ち 抵抗Ｒおよび容量Ｃにおける電力量WR，WCは
各々次式から算出される。
ｔ→∞において、(5)式(6)式は次の値を示す。
WR＝WC＝１／２CV0 2 ……(7)
(7)式は電源から供給したエネルギーの内1/2を
抵抗Ｒ中で消費し残り1/2が容量Ｃに蓄積された
ことを示している。また、容量Ｃに蓄積されたエ
ネルギーは、スイツチS1をOFF，スイツチS2を
ONすることによつて放電される時抵抗Ｒで全て
消費される。従つて、従来の方法において容量Ｃ
に電圧V0を充放電するのに必要な消費電力は合
計WR＋WC＝CV0 2となることは明らかである。
抵抗Ｒ中で消費し残り1/2が容量Ｃに蓄積された
ことを示している。また、容量Ｃに蓄積されたエ
ネルギーは、スイツチS1をOFF，スイツチS2を
ONすることによつて放電される時抵抗Ｒで全て
消費される。従つて、従来の方法において容量Ｃ
に電圧V0を充放電するのに必要な消費電力は合
計WR＋WC＝CV0 2となることは明らかである。
第３図は従来の薄膜EL表示装置に於ける駆動
回路の構成を示す回路図である。また第４図は第
３図に示す駆動回路の各端子及び薄膜EL素子８
に入力される電圧波形図である。
回路の構成を示す回路図である。また第４図は第
３図に示す駆動回路の各端子及び薄膜EL素子８
に入力される電圧波形図である。
電源電圧V0が供給されている回路の各端子IN
１，IN２，IN３，IN４に第４図に示すタイミン
グでパルス電圧を印加することによりトランジス
タTrのベース電位が切換えられてスイツチング
が行なわれ薄膜EL素子８には交番パルス電界が
印加されてシーソー駆動されることになり、EL
発光が得られる。即ち、端子IN１及びIN４にパ
ルスが印加されるとトランジスタTr1及びTr4が
導通状態となり、トランジスタTr1より薄膜EL素
子８を介してトランジスタTr4方向へ流れ、薄膜
EL素子８は充電状態となる。次の期間で端子IN
２のみにパルスを印加するとトランジスタTr2が
導通状態となり、薄膜EL素子８の電荷は放電さ
れる。次に端子IN２及びIN３にパルスが印加さ
れるとトランジスタTr2及びTr3が導通状態とな
り、トランジスタTr3より薄膜EL素子８を介して
トランジスタTr2方向へ電流が流れ、薄膜EL素子
８は上記とは逆極性の充電状態となる。次の期間
で端子IN４のみにパルスを印加するとトランジ
スタTr4が導通状態となり、薄膜EL素子８の電荷
は放電される。
１，IN２，IN３，IN４に第４図に示すタイミン
グでパルス電圧を印加することによりトランジス
タTrのベース電位が切換えられてスイツチング
が行なわれ薄膜EL素子８には交番パルス電界が
印加されてシーソー駆動されることになり、EL
発光が得られる。即ち、端子IN１及びIN４にパ
ルスが印加されるとトランジスタTr1及びTr4が
導通状態となり、トランジスタTr1より薄膜EL素
子８を介してトランジスタTr4方向へ流れ、薄膜
EL素子８は充電状態となる。次の期間で端子IN
２のみにパルスを印加するとトランジスタTr2が
導通状態となり、薄膜EL素子８の電荷は放電さ
れる。次に端子IN２及びIN３にパルスが印加さ
れるとトランジスタTr2及びTr3が導通状態とな
り、トランジスタTr3より薄膜EL素子８を介して
トランジスタTr2方向へ電流が流れ、薄膜EL素子
８は上記とは逆極性の充電状態となる。次の期間
で端子IN４のみにパルスを印加するとトランジ
スタTr4が導通状態となり、薄膜EL素子８の電荷
は放電される。
上記パルス電圧の印加により薄膜EL素子８は
交流駆動され、EL発光パターンが得られる。
交流駆動され、EL発光パターンが得られる。
本発明は技術的手段を駆使することにより表示
駆動のための上記消費電力を低減し得る新規有用
な薄膜EL表示装置の駆動方法を提供することを
目的とするものである。
駆動のための上記消費電力を低減し得る新規有用
な薄膜EL表示装置の駆動方法を提供することを
目的とするものである。
第５図はステツプ駆動法を用いた薄膜EL表示
装置の基本的駆動方法を説明する回路の簡略構成
図である。
装置の基本的駆動方法を説明する回路の簡略構成
図である。
スイツチS1，S2をOFF、スイツチS3をONと
し、電圧V0よりも低い電圧値を有する電源KV0
（０＜Ｋ＜１）で抵抗Ｒを介し容量Ｃ（薄膜EL素
子）を充電する。次にスイツチS2，S3をOFF、
スイツチS1をONにし、電源V0で容量Ｃを充電す
る。この充電方法がステツプ駆動法と称されるも
のである。放電時においては従来の方法と同様ス
イツチS2のみONし放電する。次にこのステツプ
駆動法による充放電に必要な電力量を求めると次
の如くとなる。
し、電圧V0よりも低い電圧値を有する電源KV0
（０＜Ｋ＜１）で抵抗Ｒを介し容量Ｃ（薄膜EL素
子）を充電する。次にスイツチS2，S3をOFF、
スイツチS1をONにし、電源V0で容量Ｃを充電す
る。この充電方法がステツプ駆動法と称されるも
のである。放電時においては従来の方法と同様ス
イツチS2のみONし放電する。次にこのステツプ
駆動法による充放電に必要な電力量を求めると次
の如くとなる。
電源KV0からの充電によつて抵抗Ｒおよび容
量Ｃにおける電力量は(7)式より次の値が求まる。
量Ｃにおける電力量は(7)式より次の値が求まる。
WR′＝WC′＝１／２Ｃ（KV0）2 ……(8)
次に電源V0から容量Ｃを充電する場合の電力
量は(2)式およびｔ＝０のときq0＝CKV0であるこ
とから となる。
量は(2)式およびｔ＝０のときq0＝CKV0であるこ
とから となる。
ｔ→∞において(9)式(10)式は次の値を示す。
WR″＝１／２Ｃ（１−Ｋ）2V0 2 ……(11)
WR″＝Ｃ（１−Ｋ）V0 2−１／２Ｃ（１−Ｋ）2V0 2
……(12)
従つてステツプ駆動法による充電時の抵抗Ｒ、
容量Ｃにおける電力量の各々の合計WRS，WCSは
(8)式(11)式(12)式より次の値を示す。
容量Ｃにおける電力量の各々の合計WRS，WCSは
(8)式(11)式(12)式より次の値を示す。
WRS＝１／２CK2V0 2＋１／２Ｃ（１−Ｋ）2V0 2……(13
) WCS＝１／２CV0 2 ……(14) なお、(14)式で示される容量Ｃに蓄積されたエ
ネルギーは放電時に抵抗Ｒで全て消費される。従
つて、ステツプ駆動法において容量Ｃに電圧V0
を充放電するのに必要な消費電力WSは(13)式(14)
式より次の値をとる。
) WCS＝１／２CV0 2 ……(14) なお、(14)式で示される容量Ｃに蓄積されたエ
ネルギーは放電時に抵抗Ｒで全て消費される。従
つて、ステツプ駆動法において容量Ｃに電圧V0
を充放電するのに必要な消費電力WSは(13)式(14)
式より次の値をとる。
WS＝WRS＋WCS
＝｛（Ｋ−１／２）2＋３／４｝CV0 2 ……(15)
(15)式の消費電力WSとパラメータＫとの関係を
第６図に示す。
第６図に示す。
図中の一点鎖線P1は従来の駆動法であり、曲
線P2は第５図のステツプ駆動法に対応する。第
６図から明らかなようにＫ＝1/2では消費電力WS
は最小値をとり、従来の方法と比較して消費電力
は3/4になることが分る。
線P2は第５図のステツプ駆動法に対応する。第
６図から明らかなようにＫ＝1/2では消費電力WS
は最小値をとり、従来の方法と比較して消費電力
は3/4になることが分る。
またステツプ駆動法により薄膜EL表示装置を
駆動した場合上記原理とよく一致する実験的結果
を得ている。
駆動した場合上記原理とよく一致する実験的結果
を得ている。
第７図は上記ステツプ駆動法を実現するための
駆動回路の概略構成を示す回路構成図である。第
８図は第７図に示す駆動回路の各端子及び薄膜
EL素子８に入力されるパルス電圧の電圧波形図
である。
駆動回路の概略構成を示す回路構成図である。第
８図は第７図に示す駆動回路の各端子及び薄膜
EL素子８に入力されるパルス電圧の電圧波形図
である。
端子IN１′，IN２′，IN３′及びIN４′には第
４図同様にパルス電圧が印加される。ステツプ駆
動法は端子IN５に印加されるパルスによつて行
なわれ、薄膜EL素子８に印加される駆動パルス
の立ち上りは端子IN５に印加されるパルスの立
ち上りに同期して２段階に上昇する。また薄膜
EL素子８に充電された電荷は端子IN２′，IN
４′を選択してパルス電圧を印加することにより
従来と同様に放電される。トランジスタTr1と
Tr4及びTr2とTr3を交互に導通させることにより
薄膜EL素子８が交流駆動され、薄膜EL素子８へ
印加される正逆パルスの立ち上り途中でトランジ
スタTr5を導通させることによりシーソー駆動法
にステツプ駆動法が重畳された駆動方式が確立さ
れる。
４図同様にパルス電圧が印加される。ステツプ駆
動法は端子IN５に印加されるパルスによつて行
なわれ、薄膜EL素子８に印加される駆動パルス
の立ち上りは端子IN５に印加されるパルスの立
ち上りに同期して２段階に上昇する。また薄膜
EL素子８に充電された電荷は端子IN２′，IN
４′を選択してパルス電圧を印加することにより
従来と同様に放電される。トランジスタTr1と
Tr4及びTr2とTr3を交互に導通させることにより
薄膜EL素子８が交流駆動され、薄膜EL素子８へ
印加される正逆パルスの立ち上り途中でトランジ
スタTr5を導通させることによりシーソー駆動法
にステツプ駆動法が重畳された駆動方式が確立さ
れる。
本発明は上記ステツプ駆動法を基本として薄膜
EL表示装置を駆動するものであり、以下高耐圧
ＮチヤンネルMOS型ICを用いた駆動方法を例に
とつて実施例に従つて図面とともに詳説する。
EL表示装置を駆動するものであり、以下高耐圧
ＮチヤンネルMOS型ICを用いた駆動方法を例に
とつて実施例に従つて図面とともに詳説する。
第９図は本発明の１実施例を説明する薄膜EL
表示装置の駆動回路の構成図である。第１０図は
第９図の駆動回路に於ける各部のパルス波形図で
ある。
表示装置の駆動回路の構成図である。第１０図は
第９図の駆動回路に於ける各部のパルス波形図で
ある。
第９図に於いて薄膜EL表示装置１０はＸ方向
電極X1〜Xnをデータ側電極とし、Ｙ方向電極Y1
〜Yoを走査側電極とするマトリツクス電極構造
を有し、マトリツクス電極間に薄膜EL素子が介
設され、その交点で表示絵素Ｅ（ｉ，ｊ）が構成
されている。Ｘ電極には信号S1によつて動作する
トランジスタ２１，２２によつて予備充電電圧を
印加する駆動回路２０及びデータ側のダイオード
アレイ３０が共通線Ａを介して接続され、ダイオ
ードアレイ３０にはＸ電極の各々と対応するダイ
オード３１ａ，３１ｂ，…３１ｍが接続配列され
ている。これはデータ側駆動線とＮチヤンネル
MOSトランジスタSD1，SD2，…SDnの逆バイア
スを保護する作用をする。ダイオードアレイ３０
とＸ電極間にはデータ側のスイツチング素子回路
４０がＮチヤンネルMOSトランジスタSD1，
SD2，…SDnより構成配置され、Ｎチヤンネル
MOSトランジスタはＸ電極とアースライン間に
接続されている。これは書込みの非選択絵素点に
充電された電荷の放電回路を形成し、またフイー
ルドリフレツシユパルス印加時に充電回路を形成
する。Ｙ電極には走査側のスイツチング素子回路
５０がＮチヤンネルMOSトランジスタSS1，
SS2，…SSoより構成配置され、Ｎチヤンネル
MOSトランジスタは同様にＹ電極とアースライ
ン間に接続されている。これは書込みの選択絵素
点に書込み電圧を印加する回路を形成する。ま
た、Ｙ電極の奇数番目のラインにはカソードが接
続されかつアノードが共通線Ｂに接続されるダイ
オードアレイ６０が配置されている。更にＹ電極
の偶数番目のラインにはカソードが接続されかつ
アノードが共通線Ｃに接続されるダイオードアレ
イ７０が配置されている。これらのダイオードア
レイ６０，７０は走査側駆動線の分離とスイツチ
ング素子の逆バイアスを保護するものである。共
通線Ｂ，Ｃには信号S2によつて動作するトランジ
スタ８１，８２によつて引き上げ充電電圧を印加
する駆動回路８０が接続されている。また共通線
Ｃには信号S3によつて動作するトランジスタ９１
によつて共通線Ｃに書込み及びフイールドリフレ
ツシユパルス電圧を印加する駆動回路９０が接続
されており、共通線Ｂには信号S4によつて動作す
るトランジスタ１０１によつて共通線Ｂに書込み
及びフイールドリフレツシユパルス電圧を印加す
る駆動回路１００が接続されている。ステツプ駆
動法により予備充電電圧及び引き上げ充電電圧を
印加する為の駆動回路１１０は電源線Ｄを介して
駆動回路２０及び駆動回路８０に接続されてお
り、信号S5によつて動作するトランジスタ１１１
でコンデンサ結合により電源線Ｄを電圧VM／４から VM／２に引き上げる。またトランジスタ１１２は信 号S6によつてトランジスタ１１１がOFFの時に
コンデンサ１１３を充電する。駆動回路９０及び
駆動回路１００には電源線Ｅを介してステツプ駆
動法により書込み電圧パルス及びフイールドリフ
レツシユパルスを印加する為の駆動回路１２０が
接続され信号S7によつて動作するトランジスタ１
２１でコンデンサ結合により電源線Ｅを電圧VW／２ （＝VR／２）からVW（＝VR）に引き上げる。またト ランジスタ１２３には信号S8によつてトランジス
タ１２１がOFFの時にコンデンサ１２３を充電
する。
電極X1〜Xnをデータ側電極とし、Ｙ方向電極Y1
〜Yoを走査側電極とするマトリツクス電極構造
を有し、マトリツクス電極間に薄膜EL素子が介
設され、その交点で表示絵素Ｅ（ｉ，ｊ）が構成
されている。Ｘ電極には信号S1によつて動作する
トランジスタ２１，２２によつて予備充電電圧を
印加する駆動回路２０及びデータ側のダイオード
アレイ３０が共通線Ａを介して接続され、ダイオ
ードアレイ３０にはＸ電極の各々と対応するダイ
オード３１ａ，３１ｂ，…３１ｍが接続配列され
ている。これはデータ側駆動線とＮチヤンネル
MOSトランジスタSD1，SD2，…SDnの逆バイア
スを保護する作用をする。ダイオードアレイ３０
とＸ電極間にはデータ側のスイツチング素子回路
４０がＮチヤンネルMOSトランジスタSD1，
SD2，…SDnより構成配置され、Ｎチヤンネル
MOSトランジスタはＸ電極とアースライン間に
接続されている。これは書込みの非選択絵素点に
充電された電荷の放電回路を形成し、またフイー
ルドリフレツシユパルス印加時に充電回路を形成
する。Ｙ電極には走査側のスイツチング素子回路
５０がＮチヤンネルMOSトランジスタSS1，
SS2，…SSoより構成配置され、Ｎチヤンネル
MOSトランジスタは同様にＹ電極とアースライ
ン間に接続されている。これは書込みの選択絵素
点に書込み電圧を印加する回路を形成する。ま
た、Ｙ電極の奇数番目のラインにはカソードが接
続されかつアノードが共通線Ｂに接続されるダイ
オードアレイ６０が配置されている。更にＹ電極
の偶数番目のラインにはカソードが接続されかつ
アノードが共通線Ｃに接続されるダイオードアレ
イ７０が配置されている。これらのダイオードア
レイ６０，７０は走査側駆動線の分離とスイツチ
ング素子の逆バイアスを保護するものである。共
通線Ｂ，Ｃには信号S2によつて動作するトランジ
スタ８１，８２によつて引き上げ充電電圧を印加
する駆動回路８０が接続されている。また共通線
Ｃには信号S3によつて動作するトランジスタ９１
によつて共通線Ｃに書込み及びフイールドリフレ
ツシユパルス電圧を印加する駆動回路９０が接続
されており、共通線Ｂには信号S4によつて動作す
るトランジスタ１０１によつて共通線Ｂに書込み
及びフイールドリフレツシユパルス電圧を印加す
る駆動回路１００が接続されている。ステツプ駆
動法により予備充電電圧及び引き上げ充電電圧を
印加する為の駆動回路１１０は電源線Ｄを介して
駆動回路２０及び駆動回路８０に接続されてお
り、信号S5によつて動作するトランジスタ１１１
でコンデンサ結合により電源線Ｄを電圧VM／４から VM／２に引き上げる。またトランジスタ１１２は信 号S6によつてトランジスタ１１１がOFFの時に
コンデンサ１１３を充電する。駆動回路９０及び
駆動回路１００には電源線Ｅを介してステツプ駆
動法により書込み電圧パルス及びフイールドリフ
レツシユパルスを印加する為の駆動回路１２０が
接続され信号S7によつて動作するトランジスタ１
２１でコンデンサ結合により電源線Ｅを電圧VW／２ （＝VR／２）からVW（＝VR）に引き上げる。またト ランジスタ１２３には信号S8によつてトランジス
タ１２１がOFFの時にコンデンサ１２３を充電
する。
次にこの回路の動作を第１０図Ａ，Ｂのタイム
チヤートとともに説明する。なお、上記実施例で
は書込み駆動電圧VWは発光開始電圧Vthと最高
輝度発光電圧V0との中間電圧VW＝Vth＋V0／２で あり、フイールドリフレツシユ駆動電圧VRは書
込み駆動電圧VWとは電源数を低減する為に同じ
電圧値を用いている。
チヤートとともに説明する。なお、上記実施例で
は書込み駆動電圧VWは発光開始電圧Vthと最高
輝度発光電圧V0との中間電圧VW＝Vth＋V0／２で あり、フイールドリフレツシユ駆動電圧VRは書
込み駆動電圧VWとは電源数を低減する為に同じ
電圧値を用いている。
Γ 第１段階T1：予備充電期間
スイツチング素子回路５０の全ての走査側スイ
ツチング素子SS1〜SSoのゲートにハイレベル信
号を供給し、すべてをON状態にし、Ｙ電極の電
位を接地電位にする。この時Ｘ電極電位と比べて
Ｙ電極電位が高い絵素はダイオード２３，ダイオ
ードアレイ３０そしてスイツチング素子回路５０
を介して蓄積電荷が放電される。またこの時デー
タ側のスイツチング素子回路４０のMOSトラン
ジスタの全てはOFF状態に設定されている。
ツチング素子SS1〜SSoのゲートにハイレベル信
号を供給し、すべてをON状態にし、Ｙ電極の電
位を接地電位にする。この時Ｘ電極電位と比べて
Ｙ電極電位が高い絵素はダイオード２３，ダイオ
ードアレイ３０そしてスイツチング素子回路５０
を介して蓄積電荷が放電される。またこの時デー
タ側のスイツチング素子回路４０のMOSトラン
ジスタの全てはOFF状態に設定されている。
次に駆動回路２０は信号S1によりトランジスタ
２１，２２がONになり、ダイオードアレイ３０
の共通線Ａに電圧VM／４を印加し全絵素に電圧VM／４ が充電されると駆動回路１１０は信号S5によつて
トランジスタ１１１がONしコンデンサ１１３に
よつて電圧VM／４が重畳され電源線Ｄを電圧VM／２に 引き上げ全絵素に電圧VM／２を充電する。この時ト ランジスタ１１２はOFFに保持されている。こ
こで電圧VMは発光開始電圧Vthと最高輝度発光
電圧V0との間にVM＝V0−Vthの関係がある。
２１，２２がONになり、ダイオードアレイ３０
の共通線Ａに電圧VM／４を印加し全絵素に電圧VM／４ が充電されると駆動回路１１０は信号S5によつて
トランジスタ１１１がONしコンデンサ１１３に
よつて電圧VM／４が重畳され電源線Ｄを電圧VM／２に 引き上げ全絵素に電圧VM／２を充電する。この時ト ランジスタ１１２はOFFに保持されている。こ
こで電圧VMは発光開始電圧Vthと最高輝度発光
電圧V0との間にVM＝V0−Vthの関係がある。
Γ 第２段階T2：放電変調及び走査側引き上げ
期間 走査側スイツチング素子回路５０のMOSトラ
ンジスタSS1〜SSoの全てをOFFしデーター側ス
イツチング素子アレイ４０の内非発光絵素に接続
されたMOSトランジスタのみONし、発光絵素
に接続されたMOSトランジスタはOFFに保つ。
非発光絵素の放電を終了した後走査側引き上げ充
電電圧を印加する駆動回路８０は信号S2によつて
トランジスタ８１がONし、スイツチング素子回
路５０、及びダイオードアレイ６０，７０の共通
線Ｂ，Ｃに電圧VM／４を印加し全絵素の走査側電極 を電圧VM／４まで引き上げる。
期間 走査側スイツチング素子回路５０のMOSトラ
ンジスタSS1〜SSoの全てをOFFしデーター側ス
イツチング素子アレイ４０の内非発光絵素に接続
されたMOSトランジスタのみONし、発光絵素
に接続されたMOSトランジスタはOFFに保つ。
非発光絵素の放電を終了した後走査側引き上げ充
電電圧を印加する駆動回路８０は信号S2によつて
トランジスタ８１がONし、スイツチング素子回
路５０、及びダイオードアレイ６０，７０の共通
線Ｂ，Ｃに電圧VM／４を印加し全絵素の走査側電極 を電圧VM／４まで引き上げる。
次に駆動回路１１０は信号S5によつてトランジ
スタ１１１がONし、コンデンサ１１３によつて
電圧VM／４が重畳され電源線Ｄを電圧VM／２に引き上 げ、全絵素の走査側電極を電圧VM／２まで引き上げ る。
スタ１１１がONし、コンデンサ１１３によつて
電圧VM／４が重畳され電源線Ｄを電圧VM／２に引き上 げ、全絵素の走査側電極を電圧VM／２まで引き上げ る。
Γ 第３段階T3：書込み駆動期間
次に第９図に示す絵素Ｅ（ｉ，ｊ）を例えば選
択された書込み絵素点とすると、該選択点と接続
されていないダイオードアレイ７０の共通線Ｃは
駆動回路９０のトランジスタ９１が信号S3によつ
てONし電圧VW／２まで引き上げられる。この時、 絵素Ｅ（ｉ，ｊ）の走査側MOSトランジスタSSj
のみONし、他の走査側MOSトランジスタはす
べてOFFに保たれる。このMOSトランジスタ
SSjのみONされた状態において次に駆動回路１
２０のトランジスタ１２１は信号S7によつてON
し、コンデンサ１２３によつて電圧VW／２が重畳さ れ、電源線Ｅ及び共通線Ｃは電圧VWまで引き上
げられる。この期間中データー側MOSトランジ
スターはすべてOFFに保持されている。この書
込み駆動によつて選択走査電極Yjを除く全ての
走査側電極は発光開始電圧Vthと最高輝度発光電
圧V0との中間電圧VW＝Vth＋V0／２まで引き上げ られる。
択された書込み絵素点とすると、該選択点と接続
されていないダイオードアレイ７０の共通線Ｃは
駆動回路９０のトランジスタ９１が信号S3によつ
てONし電圧VW／２まで引き上げられる。この時、 絵素Ｅ（ｉ，ｊ）の走査側MOSトランジスタSSj
のみONし、他の走査側MOSトランジスタはす
べてOFFに保たれる。このMOSトランジスタ
SSjのみONされた状態において次に駆動回路１
２０のトランジスタ１２１は信号S7によつてON
し、コンデンサ１２３によつて電圧VW／２が重畳さ れ、電源線Ｅ及び共通線Ｃは電圧VWまで引き上
げられる。この期間中データー側MOSトランジ
スターはすべてOFFに保持されている。この書
込み駆動によつて選択走査電極Yjを除く全ての
走査側電極は発光開始電圧Vthと最高輝度発光電
圧V0との中間電圧VW＝Vth＋V0／２まで引き上げ られる。
以上第１〜第３段階の駆動により第１０図Ｂに
代表例として絵素Ｅ（ｉ，ｊ），Ｅ（ｉ，ｊ＋１）
の印加波形を示す如く選択走査電極上の各絵素に
は発光を望む場合電圧VW＋１／２VMが印加され、 また発光を望まない場合電圧VW−１／２VMが印加 され変調電圧はVMとなる。なお、選択走査電極
外の各絵素には±１／２VMが印加されるが通常電圧 １／２VMは電圧Vthより十分低く保たれる為、発光 を伴なうことはない。
代表例として絵素Ｅ（ｉ，ｊ），Ｅ（ｉ，ｊ＋１）
の印加波形を示す如く選択走査電極上の各絵素に
は発光を望む場合電圧VW＋１／２VMが印加され、 また発光を望まない場合電圧VW−１／２VMが印加 され変調電圧はVMとなる。なお、選択走査電極
外の各絵素には±１／２VMが印加されるが通常電圧 １／２VMは電圧Vthより十分低く保たれる為、発光 を伴なうことはない。
全走査ラインに対する順次走査が終了すると次
のTrefの期間でフイールドリフレツシユ駆動を
行なう。
のTrefの期間でフイールドリフレツシユ駆動を
行なう。
Γ 第４段階：フイールドリフレツシユ駆動期間
（Tref） 駆動回路90及び駆動回路１００中のトランジス
タ９１，１０１は信号S3，S4によつて共通線Ｂ，
Ｃに電圧VR／２（＝VW／２）を印加する。この時、走 査側スイツチング素子回路５０の全MOSトラン
ジスタはすべてOFF、データ側スイツチング素
子回路４０の全MOSトランジスタはONされる。
これらのMOSトランジスタが同じ状態において
次に駆動回路１２０中のトランジスタ１２１は信
号S7によつてONし、コンデンサ１２３によつて
電圧VR／２（＝VW／２）が重畳され電源線Ｅ及び共通 線Ｂ，Ｃは電圧VRまで引き上げられ、全絵素に
電圧VRが印加される。
（Tref） 駆動回路90及び駆動回路１００中のトランジス
タ９１，１０１は信号S3，S4によつて共通線Ｂ，
Ｃに電圧VR／２（＝VW／２）を印加する。この時、走 査側スイツチング素子回路５０の全MOSトラン
ジスタはすべてOFF、データ側スイツチング素
子回路４０の全MOSトランジスタはONされる。
これらのMOSトランジスタが同じ状態において
次に駆動回路１２０中のトランジスタ１２１は信
号S7によつてONし、コンデンサ１２３によつて
電圧VR／２（＝VW／２）が重畳され電源線Ｅ及び共通 線Ｂ，Ｃは電圧VRまで引き上げられ、全絵素に
電圧VRが印加される。
このフイールドリフレツシユ駆動により、薄膜
EL表示装置１０に対して書込み駆動とは逆極性
のフイールドリフレツシユパルスが印加され、１
フイールド（１フレーム）の交流駆動サイクルを
閉じる。なお、フイールドリフレツシユパルスが
加えられると、すでに書込み電圧が加えられて発
光した絵素は分極している為、この分極による電
界とフイールドリフレツシユパルスが重畳して書
込み発光した絵素のみが発光する。
EL表示装置１０に対して書込み駆動とは逆極性
のフイールドリフレツシユパルスが印加され、１
フイールド（１フレーム）の交流駆動サイクルを
閉じる。なお、フイールドリフレツシユパルスが
加えられると、すでに書込み電圧が加えられて発
光した絵素は分極している為、この分極による電
界とフイールドリフレツシユパルスが重畳して書
込み発光した絵素のみが発光する。
以上によりステツプ駆動法による消費電力低減
効果を高耐圧ＮチヤンネルMOSICを用いたＸ―
Ｙマトリツクス型薄膜EL表示装置に適用した駆
動方法が確立される。なお上述の実施例ではフイ
ールドリフレツシユパルス電圧VRと書込み電圧
VWとは同じ電圧を用いまた予備充電電圧Vpreと
引き上げ充電電圧VBSも同じ電圧を用いている。
これは駆動回路の簡単化の為であり、各々異つた
電圧を用いる場合においても本発明を適用するこ
とは可能である。
効果を高耐圧ＮチヤンネルMOSICを用いたＸ―
Ｙマトリツクス型薄膜EL表示装置に適用した駆
動方法が確立される。なお上述の実施例ではフイ
ールドリフレツシユパルス電圧VRと書込み電圧
VWとは同じ電圧を用いまた予備充電電圧Vpreと
引き上げ充電電圧VBSも同じ電圧を用いている。
これは駆動回路の簡単化の為であり、各々異つた
電圧を用いる場合においても本発明を適用するこ
とは可能である。
以上詳説した如く本発明はデータ側電極と走査
側電極とからなるマトリツクス電極構造を有する
薄膜EL表示装置にあつて、その表示に際しての
駆動電力を従来の3/4の消費電力に低減し得るも
のであり、薄膜EL表示装置の駆動方法として非
常に有効な技術である。
側電極とからなるマトリツクス電極構造を有する
薄膜EL表示装置にあつて、その表示に際しての
駆動電力を従来の3/4の消費電力に低減し得るも
のであり、薄膜EL表示装置の駆動方法として非
常に有効な技術である。
第１図は薄膜EL素子の基本的構造を示す構成
図である。第２図は従来の駆動方法に於ける充放
電動作を説明する説明図である。第３図は従来の
薄膜EL表示装置に於ける駆動回路の構成を示す
回路図である。第４図は第３図に示す駆動回路に
入力される電圧波形を示すタイミング波形図であ
る。第５図はステツプ駆動法の基本的動作を説明
する回路の簡略構成図である。第６図は従来の駆
動法とステツプ駆動法に於ける消費電力を比較し
て説明する説明図である。第７図は第５図に示す
ステツプ駆動法を実行する薄膜EL表示装置の駆
動回路の構成図である。第８図は第７図に示す駆
動回路に入力される電圧波形を示すタイミング波
形図である。第９図は本発明の１実施例を示す薄
膜EL表示装置の駆動回路の構成図である。第１
０図は第９図に示す駆動回路に於ける各部の電圧
波形図である。 １０……薄膜EL表示装置、２０……Ｘ電極予
備充電用駆動回路、４０……Ｘ電極スイツチング
素子回路、５０……Ｙ電極スイツチング素子回
路、１１０……充電電圧印加用駆動回路、１２０
……ステツプ駆動用駆動回路。
図である。第２図は従来の駆動方法に於ける充放
電動作を説明する説明図である。第３図は従来の
薄膜EL表示装置に於ける駆動回路の構成を示す
回路図である。第４図は第３図に示す駆動回路に
入力される電圧波形を示すタイミング波形図であ
る。第５図はステツプ駆動法の基本的動作を説明
する回路の簡略構成図である。第６図は従来の駆
動法とステツプ駆動法に於ける消費電力を比較し
て説明する説明図である。第７図は第５図に示す
ステツプ駆動法を実行する薄膜EL表示装置の駆
動回路の構成図である。第８図は第７図に示す駆
動回路に入力される電圧波形を示すタイミング波
形図である。第９図は本発明の１実施例を示す薄
膜EL表示装置の駆動回路の構成図である。第１
０図は第９図に示す駆動回路に於ける各部の電圧
波形図である。 １０……薄膜EL表示装置、２０……Ｘ電極予
備充電用駆動回路、４０……Ｘ電極スイツチング
素子回路、５０……Ｙ電極スイツチング素子回
路、１１０……充電電圧印加用駆動回路、１２０
……ステツプ駆動用駆動回路。
Claims (1)
- １ データ側電極と走査側電極とからなるマトリ
ツクス電極構造を有し、電界の印加に応答して
EL発光を呈する薄膜発光層を前記マトリツクス
電極間に介設してなる薄膜EL表示装置の駆動方
法に於いて、前記データ側電極からの予備充電電
圧印加、前記走査側電極からの引き上げ充電電圧
印加、線走査の選択された走査側電極を除く他の
前記走査側電極からの書込み充電電圧印加、及び
前記線走査の終了後の前記走査側電極からのフイ
ールドリフレツシユ充電電圧印加に際し、それぞ
れの最終電圧値の1/2の電圧を前記対象電極に印
加した後、引き続き前記1/2の電圧と同じ方向か
ら前記最終電圧を印加することにより、前記各電
圧印加工程に、それぞれ同一方向から充電され
る、最終電圧の1/2の電圧と、最終電圧のステツ
プ状充電状態を持たせたことを特徴とする薄膜
EL表示装置の駆動方法。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15714881A JPS5857191A (ja) | 1981-09-30 | 1981-09-30 | 薄膜ｅｌ表示装置の駆動方法 |
| US06/412,377 US4594589A (en) | 1981-08-31 | 1982-08-27 | Method and circuit for driving electroluminescent display panels with a stepwise driving voltage |
| DE19823232389 DE3232389A1 (de) | 1981-08-31 | 1982-08-31 | Verfahren und treiberschaltung zum erregen von duennschicht-elektrolumineszenz-anzeigetafeln |
| GB08224801A GB2105085B (en) | 1981-08-31 | 1982-08-31 | Drive for thin-film electroluminescent display panel |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15714881A JPS5857191A (ja) | 1981-09-30 | 1981-09-30 | 薄膜ｅｌ表示装置の駆動方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5857191A JPS5857191A (ja) | 1983-04-05 |
| JPS648829B2 true JPS648829B2 (ja) | 1989-02-15 |
Family
ID=15643223
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15714881A Granted JPS5857191A (ja) | 1981-08-31 | 1981-09-30 | 薄膜ｅｌ表示装置の駆動方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5857191A (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| ZA832831B (en) * | 1982-05-04 | 1984-03-28 | Repco Ltd | Emergency locking reel for belts |
| US4739320A (en) * | 1985-04-30 | 1988-04-19 | Planar Systems, Inc. | Energy-efficient split-electrode TFEL panel |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5942311B2 (ja) * | 1974-06-05 | 1984-10-13 | シャープ株式会社 | 発光素子の書込み状態時の信号電流分離方法 |
| JPS5922953B2 (ja) * | 1976-09-03 | 1984-05-30 | シャープ株式会社 | 薄膜ｅｌ表示装置の駆動装置 |
| JPS54124998A (en) * | 1978-03-22 | 1979-09-28 | Sharp Corp | Driving method of thin-film el element |
-
1981
- 1981-09-30 JP JP15714881A patent/JPS5857191A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5857191A (ja) | 1983-04-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4594589A (en) | Method and circuit for driving electroluminescent display panels with a stepwise driving voltage | |
| JPS63168998A (ja) | 薄膜ｅｌ表示装置の駆動回路 | |
| JPS63314594A (ja) | 薄膜ｅｌディスプレイユニットの駆動方法および駆動回路 | |
| JP4406951B2 (ja) | 薄膜発光素子の駆動方法および駆動回路 | |
| JPH09212128A (ja) | 有機ｅｌ表示装置 | |
| JP2728567B2 (ja) | Ｅｌパネルのエージング方法 | |
| JPS648829B2 (ja) | ||
| JPS645318B2 (ja) | ||
| JPH0634153B2 (ja) | 薄膜ｅｌ表示装置の駆動回路 | |
| GB2105085A (en) | Drive for thin-film electroluminescent display panel | |
| JPH0460316B2 (ja) | ||
| JP2693238B2 (ja) | 表示装置の駆動方法 | |
| JP2002023695A (ja) | Ｅｌ表示装置 | |
| JPS638479B2 (ja) | ||
| JPH0973282A (ja) | Ｅｌ表示装置 | |
| JPS648828B2 (ja) | ||
| JPH0245197B2 (ja) | ||
| JP2664422B2 (ja) | 表示装置の駆動方法 | |
| JPH0748135B2 (ja) | 薄膜ｅｌ表示装置の駆動回路 | |
| JPS623431B2 (ja) | ||
| JPS6315588B2 (ja) | ||
| JP2004093960A (ja) | 表示装置の駆動方法 | |
| JPS62514B2 (ja) | ||
| JPS62509B2 (ja) | ||
| JPS6157639B2 (ja) |