JPS623431B2 - - Google Patents
Info
- Publication number
- JPS623431B2 JPS623431B2 JP52145324A JP14532477A JPS623431B2 JP S623431 B2 JPS623431 B2 JP S623431B2 JP 52145324 A JP52145324 A JP 52145324A JP 14532477 A JP14532477 A JP 14532477A JP S623431 B2 JPS623431 B2 JP S623431B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- circuit
- electrodes
- switch
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 239000010409 thin film Substances 0.000 claims description 25
- 238000007599 discharging Methods 0.000 claims 2
- 238000000926 separation method Methods 0.000 description 12
- 239000003990 capacitor Substances 0.000 description 9
- 239000011159 matrix material Substances 0.000 description 4
- 230000015556 catabolic process Effects 0.000 description 3
- 229910018072 Al 2 O 3 Inorganic materials 0.000 description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 2
- 229910010413 TiO 2 Inorganic materials 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 239000003989 dielectric material Substances 0.000 description 2
- 229910006404 SnO 2 Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 230000011514 reflex Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
Landscapes
- Illuminated Signs And Luminous Advertising (AREA)
- Control Of El Displays (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
Description
【発明の詳細な説明】
本発明は二重絶縁型三層構造薄膜EL表示装置
に関し、特に各スイツチ素子及びその他の回路部
品の耐圧要求を低減し得る回路を提供するもので
ある。
に関し、特に各スイツチ素子及びその他の回路部
品の耐圧要求を低減し得る回路を提供するもので
ある。
二重絶縁型薄膜EL表示装置はその特性よりし
て220V前後の電圧を印加する必要があるが、現
在のトランジスタやその他のスイツチング素子の
製造技術では上記220Vの電圧は比較的高圧であ
り、特別なスイツチング素子、特別構造のトラン
ジスタを必要とし、またこれらの素子は一般に大
型であり且つIC化することが難しい等の問題を
起こす。特にこの問題は薄膜EL素子がマトリツ
クス電極を持つ場合には、少くともマトリツクス
電極の数のスイツチング素子を必要とし、大型で
あるためにマトリツクス電極とスイツチング素子
の接続に新たな問題を惹起する。
て220V前後の電圧を印加する必要があるが、現
在のトランジスタやその他のスイツチング素子の
製造技術では上記220Vの電圧は比較的高圧であ
り、特別なスイツチング素子、特別構造のトラン
ジスタを必要とし、またこれらの素子は一般に大
型であり且つIC化することが難しい等の問題を
起こす。特にこの問題は薄膜EL素子がマトリツ
クス電極を持つ場合には、少くともマトリツクス
電極の数のスイツチング素子を必要とし、大型で
あるためにマトリツクス電極とスイツチング素子
の接続に新たな問題を惹起する。
以下に本発明の回路を説明する前に薄膜EL素
子の構造について簡単に説明する。
子の構造について簡単に説明する。
薄膜EL表示装置はガラス基板の上にIn2O3又は
SnO2の透明電極を縞状に配置し、この上に例え
ばY2O3、Si3N4、TiO2、Al2O3等の誘電物質を、
更にこの上に例えばMnを0.5重量％ドープした
ZnS（黄橙発光）等の螢光層を、その上に更に
Y2O3、Si3N4、TiO2、Al2O3等の誘電物質を蒸着
法、スパツタ法等の薄膜技術により500〜10000Å
の厚さに被着して二重絶縁型三層構造にして、そ
の上に上記透明電極と直交する方向にAlよりな
る縞状電極を配置しマトリツクス形電極を構成す
る。かかる構造の三層構造薄膜EL表示装置にお
いて、第１の電極群のうちの一つと第２の電極群
のうちの一つを選び適当な交流電圧を印加する
と、この両電極が交差して挾まれた微少面積部分
が発光する。これが画面の一絵素に相当する。こ
れの組合せによつて文字、記号模様等を表示す
る。
SnO2の透明電極を縞状に配置し、この上に例え
ばY2O3、Si3N4、TiO2、Al2O3等の誘電物質を、
更にこの上に例えばMnを0.5重量％ドープした
ZnS（黄橙発光）等の螢光層を、その上に更に
Y2O3、Si3N4、TiO2、Al2O3等の誘電物質を蒸着
法、スパツタ法等の薄膜技術により500〜10000Å
の厚さに被着して二重絶縁型三層構造にして、そ
の上に上記透明電極と直交する方向にAlよりな
る縞状電極を配置しマトリツクス形電極を構成す
る。かかる構造の三層構造薄膜EL表示装置にお
いて、第１の電極群のうちの一つと第２の電極群
のうちの一つを選び適当な交流電圧を印加する
と、この両電極が交差して挾まれた微少面積部分
が発光する。これが画面の一絵素に相当する。こ
れの組合せによつて文字、記号模様等を表示す
る。
このような構造のELは輝度や寿命、安定性の
点で従来の分散型EL素子に比して優れた特性を
有している。
点で従来の分散型EL素子に比して優れた特性を
有している。
本発明は上記した三層構造薄膜EL素子の駆動
回路に関し、本発明の一実施例の回路を第１図に
示し、以下これを説明する。
回路に関し、本発明の一実施例の回路を第１図に
示し、以下これを説明する。
本発明の回路は大きく分けて７つのブロツクよ
りなる。
りなる。
１０は前記薄膜EL素子であり、ここでは透明
電極よりなるデータ側（Ｘ）電極X1〜Xmと、ア
ルミニウム電極よりなる順次走査側（Ｙ）電極
Y1〜Ynのみを示す。
電極よりなるデータ側（Ｘ）電極X1〜Xmと、ア
ルミニウム電極よりなる順次走査側（Ｙ）電極
Y1〜Ynのみを示す。
２０はＸ電極をデータ信号に合わせて選択的に
アース電位に導く選択スイツチ回路である。Ｘ電
極のそれぞれにスイツチSx1〜Sxmが接続され
る。
アース電位に導く選択スイツチ回路である。Ｘ電
極のそれぞれにスイツチSx1〜Sxmが接続され
る。
３０はＸ電極側のダイオード分離回路である。
各Ｘ電極と、ラインＡ間にそれぞれダイオードが
接続される。
各Ｘ電極と、ラインＡ間にそれぞれダイオードが
接続される。
４０はラインＡに後述する第３タイミングのと
き発光閾値電圧Vpを印加し、またリフレツシユ
駆動時にリフレツシユ電圧VrfをラインＡに印加
する電源回路である。電源Vp及びVrfとラインＡ
の間には適宜駆動タイミングのときオンするスイ
ツチS4とS5が挿入されている。またラインＡとア
ース間にダイオードD1が接続されている。
き発光閾値電圧Vpを印加し、またリフレツシユ
駆動時にリフレツシユ電圧VrfをラインＡに印加
する電源回路である。電源Vp及びVrfとラインＡ
の間には適宜駆動タイミングのときオンするスイ
ツチS4とS5が挿入されている。またラインＡとア
ース間にダイオードD1が接続されている。
５０はＹ電極Y1〜Ynを順次走査して選択する
Ｙ側の選択スイツチ回路である。Ｙ電極のそれぞ
れとラインＢ間に順次オンになるスイツチSy1〜
Synが挿入される。
Ｙ側の選択スイツチ回路である。Ｙ電極のそれぞ
れとラインＢ間に順次オンになるスイツチSy1〜
Synが挿入される。
６０はラインＢに書込み電圧Vsを印加する電
源回路であり、書込み電圧VsとラインＢの間に
挿入されたスイツチS1は１フイールドの走査期間
中オンしており、リフレツシユ駆動時のみオフに
なる。
源回路であり、書込み電圧VsとラインＢの間に
挿入されたスイツチS1は１フイールドの走査期間
中オンしており、リフレツシユ駆動時のみオフに
なる。
７０はＹ電極側のダイオード分離回路である。
各Ｙ電極とラインＣ間にダイオードが接続され、
また奇数番目のＹ電極とラインＤ間にダイオード
が接続され、偶数番目のＹ電極とラインＥ間にダ
イオードが接続される。
各Ｙ電極とラインＣ間にダイオードが接続され、
また奇数番目のＹ電極とラインＤ間にダイオード
が接続され、偶数番目のＹ電極とラインＥ間にダ
イオードが接続される。
８０は発光閾値電圧Vpを印加し、又はライン
Ｄ及びＥをアースして薄膜EL素子にリフレツシ
ユ電圧Vrfを印加する電源回路である。ラインＣ
と発光閾値電圧Vp間にスイツチS7が挿入され、
薄膜EL素子の書込み点Ｍ（ｉ、ｊ）に発光閾値
電圧Vpを印加する。ラインＣとアース間にダイ
オードD2が接続され、薄膜EL素子の放電回路を
作る。ラインＤと発光閾値電圧Vp間にスイツチ
S3が挿入され、データ側の半選択絵素M′（ｉ、
ｋ）（ｋ≠ｊ）の電位が発光閾値電圧Vp以上にな
るのを抑える。ラインＤとアース間にダイオード
D3とスイツチS6の直列回路が挿入されリフレツ
シユ電圧印加時にＹ電極の奇数番目をアースす
る。ラインＥと発光閾値電圧Vp間にスイツチS2
が挿入され、データ側の半選択絵素Ｍ（ｉ、ｋ）
（ｋ≠ｊ）の電位が発光閾値電圧以上になるのを
抑える。ラインＥとアース間にダイオードD4と
スイツチS6の直列回路が挿入されリフレツシユ電
圧印加時にＹ電極の偶数番目をアースする。走査
電極は高密度配線（２本／mm以上）されているた
め、電極端子の導出を容易にするようパネルの右
側と左側、又は上側と下側に交互に配置されてお
り、従つて奇数番目の走査電極は左側、偶数番目
の走査電極は右側に配置される。
Ｄ及びＥをアースして薄膜EL素子にリフレツシ
ユ電圧Vrfを印加する電源回路である。ラインＣ
と発光閾値電圧Vp間にスイツチS7が挿入され、
薄膜EL素子の書込み点Ｍ（ｉ、ｊ）に発光閾値
電圧Vpを印加する。ラインＣとアース間にダイ
オードD2が接続され、薄膜EL素子の放電回路を
作る。ラインＤと発光閾値電圧Vp間にスイツチ
S3が挿入され、データ側の半選択絵素M′（ｉ、
ｋ）（ｋ≠ｊ）の電位が発光閾値電圧Vp以上にな
るのを抑える。ラインＤとアース間にダイオード
D3とスイツチS6の直列回路が挿入されリフレツ
シユ電圧印加時にＹ電極の奇数番目をアースす
る。ラインＥと発光閾値電圧Vp間にスイツチS2
が挿入され、データ側の半選択絵素Ｍ（ｉ、ｋ）
（ｋ≠ｊ）の電位が発光閾値電圧以上になるのを
抑える。ラインＥとアース間にダイオードD4と
スイツチS6の直列回路が挿入されリフレツシユ電
圧印加時にＹ電極の偶数番目をアースする。走査
電極は高密度配線（２本／mm以上）されているた
め、電極端子の導出を容易にするようパネルの右
側と左側、又は上側と下側に交互に配置されてお
り、従つて奇数番目の走査電極は左側、偶数番目
の走査電極は右側に配置される。
以上の回路においてスイツチS1〜S7，Sx1〜
Sxm及びスイツチSy1〜Synはメカニカルスイツ
チを図示したが、勿論これはトランジスタやその
他の半導体素子によるスイツチング回路によつて
構成されるものである。
Sxm及びスイツチSy1〜Synはメカニカルスイツ
チを図示したが、勿論これはトランジスタやその
他の半導体素子によるスイツチング回路によつて
構成されるものである。
次に本発明の上記回路の動作を第２図のタイム
チヤートとともに説明する。
チヤートとともに説明する。
今、選択絵素Ｍ（ｉ、ｊ）を発光させる場合を
考える。
考える。
第１のタイミングではスイツチS1とS7のみがオ
ンしており、このとき、データ側のスイツチSxi
をオンする。従つて選択されたデータ電極Xiに
接続された絵素M″（ｉ、１〜ｎ）は、発光閾値
電圧Vp→スイツチS7→ラインＣ→ダイオード分
離回路→走査電極Y1〜Yn→データ電極Xi→スイ
ツチSxi→アースを通して電圧Vpまで充電させ
る。即ち第２図Ｍ（ｉ、ｊ）M′（ｉ、ｊ＋１）
に示すように、データ電極Xiに接続された絵素
Ｍ（ｉ、１〜ｎ）に発光閾値電圧Vpが走査電極
を正、データ電極を負にして充電される。
ンしており、このとき、データ側のスイツチSxi
をオンする。従つて選択されたデータ電極Xiに
接続された絵素M″（ｉ、１〜ｎ）は、発光閾値
電圧Vp→スイツチS7→ラインＣ→ダイオード分
離回路→走査電極Y1〜Yn→データ電極Xi→スイ
ツチSxi→アースを通して電圧Vpまで充電させ
る。即ち第２図Ｍ（ｉ、ｊ）M′（ｉ、ｊ＋１）
に示すように、データ電極Xiに接続された絵素
Ｍ（ｉ、１〜ｎ）に発光閾値電圧Vpが走査電極
を正、データ電極を負にして充電される。
次に第２タイミングで全データ側のスイツチ
SX1〜Sxmをオフにして、スイツチS1，S7をオン
のままに保つ。
SX1〜Sxmをオフにして、スイツチS1，S7をオン
のままに保つ。
第３タイミングではスイツチS1，S2，S7、走査
側選択スイツチSyjをオンにする。すると、選択
絵素Ｍ（ｉ、ｊ）には、書込み電圧Vs→スイツ
チS1→スイツチSyj→走査電極Yj→データ電極Xi
→偶数番目の走査電極→ダイオード分離回路→ス
イツチS2→発光閾値電圧Vpの回路で電流が流れ
る。従つて選択絵素Ｍ（ｉ、ｊ）には電圧Vs
（後述する）がかかり、データ電極上の半選択絵
素Ｍ（ｉ、ｋ）には電圧Vpがそのまま加えられ
ている。
側選択スイツチSyjをオンにする。すると、選択
絵素Ｍ（ｉ、ｊ）には、書込み電圧Vs→スイツ
チS1→スイツチSyj→走査電極Yj→データ電極Xi
→偶数番目の走査電極→ダイオード分離回路→ス
イツチS2→発光閾値電圧Vpの回路で電流が流れ
る。従つて選択絵素Ｍ（ｉ、ｊ）には電圧Vs
（後述する）がかかり、データ電極上の半選択絵
素Ｍ（ｉ、ｋ）には電圧Vpがそのまま加えられ
ている。
従つて、選択絵素Ｍ（ｉ、ｊ）に電圧Vsが印
加され、半選択絵素Ｍ（ｉ、ｋ）は発光閾値電圧
Vpに維持される。即ち、選択絵素Ｍ（ｉ、ｊ）
は発光する。
加され、半選択絵素Ｍ（ｉ、ｋ）は発光閾値電圧
Vpに維持される。即ち、選択絵素Ｍ（ｉ、ｊ）
は発光する。
第４タイミングでスイツチSyjをオフにする。
その次に第５タイミングで、スイツチS1，S2，S7
のオンを保ちスイツチS3，S4をオンにする。スイ
ツチS3によつて奇数番目の走査電極を発光閾値電
圧Vpにし、またスイツチS4によつて偶数番目の
走査電極を発光閾値電圧Vpにし、更に全データ
側電極を発光閾値電圧Vpにするので、薄膜EL素
子の全絵素はＯ電圧まで放電する。
その次に第５タイミングで、スイツチS1，S2，S7
のオンを保ちスイツチS3，S4をオンにする。スイ
ツチS3によつて奇数番目の走査電極を発光閾値電
圧Vpにし、またスイツチS4によつて偶数番目の
走査電極を発光閾値電圧Vpにし、更に全データ
側電極を発光閾値電圧Vpにするので、薄膜EL素
子の全絵素はＯ電圧まで放電する。
最後にスイツチS2，S3，S4をオフにする。
走査電極の線順次走査に伴い、上記第１〜第６
タイミングの動作が繰返されるが、但し、奇数番
目と偶数番目の走査電極を走査する場合に応じて
スイツチS2とS3の動作は入れ換えられる。即ち奇
数番目の電極を走査するときには、第３タイミン
グでスイツチS2がオンし、偶数番目のときは第３
タイミングでスイツチS3がオンする。
タイミングの動作が繰返されるが、但し、奇数番
目と偶数番目の走査電極を走査する場合に応じて
スイツチS2とS3の動作は入れ換えられる。即ち奇
数番目の電極を走査するときには、第３タイミン
グでスイツチS2がオンし、偶数番目のときは第３
タイミングでスイツチS3がオンする。
以上の走査電極の順次走査の際に、該当の走査
電極上の発光絵素に対しては同時にデータ電極が
選択される。いわゆる線順次走査を行う。
電極上の発光絵素に対しては同時にデータ電極が
選択される。いわゆる線順次走査を行う。
以上のようにして１フイールドの走査が終つた
後、スイツチS5とS6のみをオンにして他の全ての
スイツチをオフにする。従つてリフレツシユ電源
Vrf→スイツチS5→ダイオード分離回路２０→全
データ電極→全走査電極→ダイオード分離回路７
０→ダイオードD3，D4→スイツチS6→アースに
電流が流れ薄膜EL素子の全電極にリフレツシユ
パルスPrが加わる。リフレツシユパルスPrは選
択絵素の書込み電圧とは逆方向であり、且つ選択
絵素への印加電圧にほぼ等しい。
後、スイツチS5とS6のみをオンにして他の全ての
スイツチをオフにする。従つてリフレツシユ電源
Vrf→スイツチS5→ダイオード分離回路２０→全
データ電極→全走査電極→ダイオード分離回路７
０→ダイオードD3，D4→スイツチS6→アースに
電流が流れ薄膜EL素子の全電極にリフレツシユ
パルスPrが加わる。リフレツシユパルスPrは選
択絵素の書込み電圧とは逆方向であり、且つ選択
絵素への印加電圧にほぼ等しい。
最後にデータ側スイツチSx1〜Sxmのみをオン
にして、他の全てのスイツチをオフにする。従つ
てダイオードD2→ダイオード分離回路７０→全
走査電極→全データ電極→ダイオード分離回路３
０→データ側スイツチSx1〜Sxm→アースの回路
が形成され、薄膜EL素子に充電されていた電荷
を全部放電させる。
にして、他の全てのスイツチをオフにする。従つ
てダイオードD2→ダイオード分離回路７０→全
走査電極→全データ電極→ダイオード分離回路３
０→データ側スイツチSx1〜Sxm→アースの回路
が形成され、薄膜EL素子に充電されていた電荷
を全部放電させる。
以上の動作が次のフイールドでも繰返して実施
される。
される。
以上のように選択絵素Ｍ（ｉ、ｊ）にはフイー
ルド走査時に電圧Vsが加えられ、リフレツシユ
時に電圧Vrfが加えられることになる。
ルド走査時に電圧Vsが加えられ、リフレツシユ
時に電圧Vrfが加えられることになる。
また半選択点M′（ｉ、ｋ）には発光閾値電圧
Vpが印加されるが、この電圧は薄膜EL素子のス
レツシユホールド電圧以下であり、表示には何ら
関係しない。
Vpが印加されるが、この電圧は薄膜EL素子のス
レツシユホールド電圧以下であり、表示には何ら
関係しない。
なお、因に本発明の上記実施例において、発光
閾値電圧Vpは70ボルト、書込み電圧Vsは220ボ
ルト、リフレツシユ電圧Vrfは210ボルトに設定
された。ここで発光閾値電圧と書込み電圧の差は
薄膜EL素子のスレツシユホールド電圧以下に選
ぶことが必要である。通常スレツシユホールド電
圧は140±20ボルト程度である。
閾値電圧Vpは70ボルト、書込み電圧Vsは220ボ
ルト、リフレツシユ電圧Vrfは210ボルトに設定
された。ここで発光閾値電圧と書込み電圧の差は
薄膜EL素子のスレツシユホールド電圧以下に選
ぶことが必要である。通常スレツシユホールド電
圧は140±20ボルト程度である。
ここで第３タイミングのときに各部分に加わる
電圧について考察する。
電圧について考察する。
薄膜EL素子は螢光層の両側に誘電体層が設け
られ、両誘電体層の表面に電極が設けられている
ため、直交電極に挾まれる絵素部分はコンデンサ
とみることができる。従つて第３タイミングのと
きの各部分の電圧は第３図の等価回路で表わすこ
とができる。
られ、両誘電体層の表面に電極が設けられている
ため、直交電極に挾まれる絵素部分はコンデンサ
とみることができる。従つて第３タイミングのと
きの各部分の電圧は第３図の等価回路で表わすこ
とができる。
第３図において、各コンデンサC1〜C6は次の
意味を持つ。
意味を持つ。
C1：１走査電極上の発光させるべき絵素の合計
容量 今の例では絵素Ｍ（ｉ、ｊ）のみ C2：１走査電極上の発光させない絵素（半選択
絵素）の合計容量 今の例では絵素M′（ｌ、ｊ）（ｌ≠ｊ） C3：１データ電極上の発光させない絵素（半選
択絵素）のうち、オンしているスイツチS2又は
S3に接続されている絵素の合計容量 今の例では（ｉ、２）（ｉ、４）……（ｉ、ｊ
＋１）……（ｉ、ｎ）の合計容量 C4：オンしているスイツチS2又はS3の一方に接
続されている走査電極上の非選択絵素の合計容
量 今の例では（ｋ、２）（ｋ、４）……（ｋ、ｊ
＋１）……（ｋ、ｎ）（ｋ≠ｉ）の合計容量 C5：データ電極上の半選択絵素のうち、オフし
ているスイツチS2又はS3に接続されている走査
電極上の絵素の合計容量 今の例では（ｉ、2a−１）（2a−１≠ja）は自
然数）の合計容量 C6：オフしているスイツチS2又はS3に接続され
ている走査電極上の非選択絵素の合計容量 今の例では（ｒ、2a−１）（ｒ≠ｉ 2a−１≠
ｊ ａは自然数）の合計容量 第１タイミングの電圧印加のため、コンデンサ
C1，C3，C5は第３図に示す極性に電圧Vpだけ充
電されている。そして第３タイミングで端子ａに
電圧Vs、端子ｂに電圧Vpが印加される。このと
きにコンデンサC1に流れる電荷量をQ1とし、コ
ンデンサC2に流れる電荷量をQ2とし、コンデン
サC6に流れる電荷量をQ3とし、コンデンサC1，
C3，C5の接続点電位をV1とし、コンデンサC2，
C4，C6の接続点電位をv2とするとき、次式が成
立する。
容量 今の例では絵素Ｍ（ｉ、ｊ）のみ C2：１走査電極上の発光させない絵素（半選択
絵素）の合計容量 今の例では絵素M′（ｌ、ｊ）（ｌ≠ｊ） C3：１データ電極上の発光させない絵素（半選
択絵素）のうち、オンしているスイツチS2又は
S3に接続されている絵素の合計容量 今の例では（ｉ、２）（ｉ、４）……（ｉ、ｊ
＋１）……（ｉ、ｎ）の合計容量 C4：オンしているスイツチS2又はS3の一方に接
続されている走査電極上の非選択絵素の合計容
量 今の例では（ｋ、２）（ｋ、４）……（ｋ、ｊ
＋１）……（ｋ、ｎ）（ｋ≠ｉ）の合計容量 C5：データ電極上の半選択絵素のうち、オフし
ているスイツチS2又はS3に接続されている走査
電極上の絵素の合計容量 今の例では（ｉ、2a−１）（2a−１≠ja）は自
然数）の合計容量 C6：オフしているスイツチS2又はS3に接続され
ている走査電極上の非選択絵素の合計容量 今の例では（ｒ、2a−１）（ｒ≠ｉ 2a−１≠
ｊ ａは自然数）の合計容量 第１タイミングの電圧印加のため、コンデンサ
C1，C3，C5は第３図に示す極性に電圧Vpだけ充
電されている。そして第３タイミングで端子ａに
電圧Vs、端子ｂに電圧Vpが印加される。このと
きにコンデンサC1に流れる電荷量をQ1とし、コ
ンデンサC2に流れる電荷量をQ2とし、コンデン
サC6に流れる電荷量をQ3とし、コンデンサC1，
C3，C5の接続点電位をV1とし、コンデンサC2，
C4，C6の接続点電位をv2とするとき、次式が成
立する。
Q1＝C1（Vs−Vp−v1−Vp）
Q2＝C2（Vs−Vp−v2）
Q2−Q3＝C4V2
Q3＝Ｃ５−Ｃ６／Ｃ５＋Ｃ６（V2−V1−Vp）
Q1＋Q3＝C3（v1＋Vp）
以上よりコンデンサC1にかかる電圧ｖを求め
ると、 となる。今スイツチS2に接続されている走査電極
の本数をｒとすると、C3＝rC、C4＝rC2となり、 となる。ここでｒ≫１であるので、ｖ≒Vsにな
る。そして半選択絵素C2，C3，C5には次のの電
圧がかかる。
ると、 となる。今スイツチS2に接続されている走査電極
の本数をｒとすると、C3＝rC、C4＝rC2となり、 となる。ここでｒ≫１であるので、ｖ≒Vsにな
る。そして半選択絵素C2，C3，C5には次のの電
圧がかかる。
C2→ｒ／１＋ｒ（Vs−Vp）
C3→Vp−１／１＋ｒ（Vs−Vp）
C5→Vp
上記各電圧は薄膜EL素子のスレツシユホール
ド電圧以下に選び、半選択絵素が動作するのを防
止する。
ド電圧以下に選び、半選択絵素が動作するのを防
止する。
以上のように本発明によれば、走査時にはスイ
ツチS7がオンし、リフレツシユ駆動時にはスイツ
チS1がオフしているため、走査スイツチSy1〜
Synの耐圧は書込み電圧と発光閾値電圧の差（Vs
−Vp）となり、耐圧要求が低下する。また同様
に走査側ダイオード分離回路７０を構成する各ダ
イオードの耐圧も書込み電圧と発光閾値の差の電
圧となる。更にデータ電極の選択スイツチ回路２
０を構成する各スイツチ素子Sx1〜Sxn及びダイ
オード分離回路３０を構成する各ダイオードは発
光閾値電圧Vpの耐圧でよい。このようにして本
発明によれば、各スイツチ素子の耐圧を低減する
ことができ、従つて回路設計上有利になる。
ツチS7がオンし、リフレツシユ駆動時にはスイツ
チS1がオフしているため、走査スイツチSy1〜
Synの耐圧は書込み電圧と発光閾値電圧の差（Vs
−Vp）となり、耐圧要求が低下する。また同様
に走査側ダイオード分離回路７０を構成する各ダ
イオードの耐圧も書込み電圧と発光閾値の差の電
圧となる。更にデータ電極の選択スイツチ回路２
０を構成する各スイツチ素子Sx1〜Sxn及びダイ
オード分離回路３０を構成する各ダイオードは発
光閾値電圧Vpの耐圧でよい。このようにして本
発明によれば、各スイツチ素子の耐圧を低減する
ことができ、従つて回路設計上有利になる。
また本発明によれば、選択絵素と半選択絵素の
直列回路に書込み電圧を加えるから、選択絵素の
放電破壊が起り、電流が流れた場合でも絵素の電
圧が低下することになり、放電を停止する方向に
働くため直線選択絵素に発光電圧を印加する場合
と比べて絵素の放電破壊を保護する効果がある。
直列回路に書込み電圧を加えるから、選択絵素の
放電破壊が起り、電流が流れた場合でも絵素の電
圧が低下することになり、放電を停止する方向に
働くため直線選択絵素に発光電圧を印加する場合
と比べて絵素の放電破壊を保護する効果がある。
なお、本発明の上記実施例の薄膜EL素子はリ
フレツシユタイブのものであるが、印加電圧と発
光輝度の関係においてヒステリシス現象を示すメ
モリ付薄膜EL素子の駆動回路に適用可能であ
る。即ち選択絵素に加えられる電圧Vsを書込み
電圧又は消去電圧になるように設定し、またリフ
レツシユ電圧の印加に代えて交番の維持電圧に設
定すればよい。
フレツシユタイブのものであるが、印加電圧と発
光輝度の関係においてヒステリシス現象を示すメ
モリ付薄膜EL素子の駆動回路に適用可能であ
る。即ち選択絵素に加えられる電圧Vsを書込み
電圧又は消去電圧になるように設定し、またリフ
レツシユ電圧の印加に代えて交番の維持電圧に設
定すればよい。
第１図は本発明の一実施例による薄膜EL素子
の駆動装置の回路図、第２図は第１図の回路のタ
イムチヤート、第３図は動作を説明するための等
価回路図である。 １０：薄膜EL素子、２０：データ側スイツチ
ング回路、３０：ダイオード分離回路、４０：電
源回路、５０：走査側スイツチング回路、６０：
書込み電圧回路、７０：ダイオード分離回路、８
０：発光閾値電圧回路。
の駆動装置の回路図、第２図は第１図の回路のタ
イムチヤート、第３図は動作を説明するための等
価回路図である。 １０：薄膜EL素子、２０：データ側スイツチ
ング回路、３０：ダイオード分離回路、４０：電
源回路、５０：走査側スイツチング回路、６０：
書込み電圧回路、７０：ダイオード分離回路、８
０：発光閾値電圧回路。
Claims (1)
- 【特許請求の範囲】 １ EL層の両面に誘電体層を設け、該両誘電体
層の表面に互いに直交する方向にマトリツクス状
の電極を形成した薄膜EL素子の駆動装置におい
て、 上記電極の一方を走査電極とし、他方をデータ
電極とし、 選択絵素を含む選択データ電極上の全絵素に発
光閾値電圧を予備充電する回路と、 選択絵素を含む選択走査電極よりデータ電極を
通して複数の非選択走査電極へ書込み電圧を印加
することにより、選択絵素に、予備充電された発
光閾値電圧に重畳して発光に必要な電圧成分を付
与する回路と、 選択絵素の発光後、各絵素に残存する充電電荷
を放電せしめる回路と、 を具備して成ることを特徴とする薄膜EL素子の
駆動装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14532477A JPS5476085A (en) | 1977-11-30 | 1977-11-30 | Driver for thin film el element |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14532477A JPS5476085A (en) | 1977-11-30 | 1977-11-30 | Driver for thin film el element |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5476085A JPS5476085A (en) | 1979-06-18 |
| JPS623431B2 true JPS623431B2 (ja) | 1987-01-24 |
Family
ID=15382518
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP14532477A Granted JPS5476085A (en) | 1977-11-30 | 1977-11-30 | Driver for thin film el element |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5476085A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0441836U (ja) * | 1990-08-10 | 1992-04-09 |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0731483B2 (ja) * | 1983-01-28 | 1995-04-10 | 富士通株式会社 | Ｅｌ表示パネルの駆動方式 |
-
1977
- 1977-11-30 JP JP14532477A patent/JPS5476085A/ja active Granted
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0441836U (ja) * | 1990-08-10 | 1992-04-09 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5476085A (en) | 1979-06-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100293329B1 (ko) | 액티브매트릭스전자발광표시장치및구동방법 | |
| CN100530313C (zh) | 场致发光显示器件 | |
| US4594589A (en) | Method and circuit for driving electroluminescent display panels with a stepwise driving voltage | |
| JPH10207417A (ja) | プラズマディスプレイパネルの駆動方法、プラズマディスプレイパネル及び表示装置 | |
| JPS5922953B2 (ja) | 薄膜ｅｌ表示装置の駆動装置 | |
| JP2775941B2 (ja) | Ｅｌ素子の駆動装置 | |
| JPS623431B2 (ja) | ||
| JP2728567B2 (ja) | Ｅｌパネルのエージング方法 | |
| JP2693238B2 (ja) | 表示装置の駆動方法 | |
| JPS623430B2 (ja) | ||
| US9220132B2 (en) | Breakover conduction illumination devices and operating method | |
| JPS623432B2 (ja) | ||
| JP2007279143A (ja) | 表示装置 | |
| JPS638479B2 (ja) | ||
| KR100510183B1 (ko) | 플라즈마 디스플레이 패널과 그의 구동장치 및 방법 | |
| JPS62510B2 (ja) | ||
| KR20060091651A (ko) | 유기발광소자 | |
| JP2004512664A (ja) | 容量切換えマトリックス化ｅｌ表示装置 | |
| JPH01140188A (ja) | 薄膜ｅｌ表示パネル | |
| JPH0748136B2 (ja) | 表示駆動方法 | |
| JP2664422B2 (ja) | 表示装置の駆動方法 | |
| JP2635787B2 (ja) | 薄膜ｅｌ表示装置の駆動方法 | |
| JPS648829B2 (ja) | ||
| JPS62509B2 (ja) | ||
| JPH01177075A (ja) | 薄膜ｅｌ表示装置の駆動回路 |