JPS6311680B2 - - Google Patents
Info
- Publication number
- JPS6311680B2 JPS6311680B2 JP11451580A JP11451580A JPS6311680B2 JP S6311680 B2 JPS6311680 B2 JP S6311680B2 JP 11451580 A JP11451580 A JP 11451580A JP 11451580 A JP11451580 A JP 11451580A JP S6311680 B2 JPS6311680 B2 JP S6311680B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- display
- power supply
- electrode
- supply line
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 239000011159 matrix material Substances 0.000 claims description 9
- 230000000694 effects Effects 0.000 claims description 6
- 238000010586 diagram Methods 0.000 description 6
- 238000007599 discharging Methods 0.000 description 3
- 238000000034 method Methods 0.000 description 3
- 230000000295 complement effect Effects 0.000 description 2
- 238000002955 isolation Methods 0.000 description 2
- 239000000758 substrate Substances 0.000 description 2
- 239000010409 thin film Substances 0.000 description 2
- 230000015556 catabolic process Effects 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
Landscapes
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Control Of El Displays (AREA)
Description
【発明の詳細な説明】
この発明は、容量性の表示素子をマトリクス状
に配列してなるマトリクス表示装置のための選択
駆動回路に関し、さらに具体的にはEL表示装置
のような表示パネルに対して選択的に表示用電圧
を印加するためのアドレスドライバの耐圧を軽減
するようにした新しい回路方式に関するものであ
る。
に配列してなるマトリクス表示装置のための選択
駆動回路に関し、さらに具体的にはEL表示装置
のような表示パネルに対して選択的に表示用電圧
を印加するためのアドレスドライバの耐圧を軽減
するようにした新しい回路方式に関するものであ
る。
容量性の表示素子をマトリクス状に配列してな
るマトリクス表示装置としては、EL物質や放電
用ガスのような表示媒体層の両側にそれぞれ絶縁
層を介して走査電極とデータ電極とを互いに直交
する方向に対向配置した構成の表示パネルが周知
である。而してこのような表示パネルを駆動する
場合には、一般的にはいわゆるACリフレツシユ
駆動がなされるのであるが、走査側、データ側と
も選択電極には多くの半選択表示素子が接続され
た形となるので、駆動電力としてはこれら半選択
表示素子の素子容量をも充放電するだけの電力が
要求されることになる。しかるにこのような半選
択表示素子の充放電に消費する電力は表示のため
には全く無用な電力であり、できるだけ低減する
のが望ましい。
るマトリクス表示装置としては、EL物質や放電
用ガスのような表示媒体層の両側にそれぞれ絶縁
層を介して走査電極とデータ電極とを互いに直交
する方向に対向配置した構成の表示パネルが周知
である。而してこのような表示パネルを駆動する
場合には、一般的にはいわゆるACリフレツシユ
駆動がなされるのであるが、走査側、データ側と
も選択電極には多くの半選択表示素子が接続され
た形となるので、駆動電力としてはこれら半選択
表示素子の素子容量をも充放電するだけの電力が
要求されることになる。しかるにこのような半選
択表示素子の充放電に消費する電力は表示のため
には全く無用な電力であり、できるだけ低減する
のが望ましい。
かかる観点から本発明者等は先に、順次的に選
択した走査電極を基準電位にクランプした状態で
選択データ電極からレベルVaの表示用電圧を供
給する際、非選択データ電極に実質的な表示効果
を得るには不充分なレベルVnaの非表示電圧を与
えるとともに、非選択走査電極をフローテイング
状態に維持して、非選択走査電極上の半選択点な
らびに非選択点の素子容量に対する無用な充放電
電流を低減することを提案（特願昭55−098291）
した。この先の提案に従うと、データ電極側から
見て非選択走査電極上の表示素子が表示用電圧と
してのアドレスパルスの印加期間中きわめて高イ
ンピーダンスの状態に置かれるので無駄な電力消
費を減らせるのであるが、反面走査電極側とデー
タ電極側からそれぞれ表示用電圧に半分ずつを印
加して選択点を駆動する通常の方法に比べ、所要
波高の表示用電圧をデータ電極一側から供給する
分だけアドレス回路に大きな耐圧が要求されるこ
とになり、駆動回路のIC化に困難をきたすこと
となる。因みにAC駆動型のEL表示装置では発光
表示電圧として200V程度が必要とされており、
アドレス回路としてこのような電圧をスイツチン
グする１対のスイツチング素子をCMOS構成の
ICで実現するのは耐圧の点で困難な状況にある。
択した走査電極を基準電位にクランプした状態で
選択データ電極からレベルVaの表示用電圧を供
給する際、非選択データ電極に実質的な表示効果
を得るには不充分なレベルVnaの非表示電圧を与
えるとともに、非選択走査電極をフローテイング
状態に維持して、非選択走査電極上の半選択点な
らびに非選択点の素子容量に対する無用な充放電
電流を低減することを提案（特願昭55−098291）
した。この先の提案に従うと、データ電極側から
見て非選択走査電極上の表示素子が表示用電圧と
してのアドレスパルスの印加期間中きわめて高イ
ンピーダンスの状態に置かれるので無駄な電力消
費を減らせるのであるが、反面走査電極側とデー
タ電極側からそれぞれ表示用電圧に半分ずつを印
加して選択点を駆動する通常の方法に比べ、所要
波高の表示用電圧をデータ電極一側から供給する
分だけアドレス回路に大きな耐圧が要求されるこ
とになり、駆動回路のIC化に困難をきたすこと
となる。因みにAC駆動型のEL表示装置では発光
表示電圧として200V程度が必要とされており、
アドレス回路としてこのような電圧をスイツチン
グする１対のスイツチング素子をCMOS構成の
ICで実現するのは耐圧の点で困難な状況にある。
この発明は、以上のような状況から、容量性表
示素子をマトリクス配列した構成の表示装置を対
像とした低電力、低耐圧の選択駆動回路の提供を
目的とするものである。
示素子をマトリクス配列した構成の表示装置を対
像とした低電力、低耐圧の選択駆動回路の提供を
目的とするものである。
簡単に述べるとこの発明は、各データ電極に連
なるアドレスドライバの電源をフローテイング電
源とし、該フローテイング電源からの所定のアド
レス電圧を実質的な表示効果を得るには不充分な
非表示電圧に重畳した基準電位にクランプされた
走査電極上の選択表示素子に供給する考え方を骨
子とするものである。そしてこの非表示電圧にア
ドレス電圧を重畳した形の表示用電圧を低耐圧の
アドレスドライバから選択データ電極に印加する
間、残りの非選択データ電極は非表示電圧のレベ
ルに維持される一方、非選択走査電極はフローテ
イング状態に置かれて半選択点の表示素子に加わ
る電位差が最小に維持されることになる。
なるアドレスドライバの電源をフローテイング電
源とし、該フローテイング電源からの所定のアド
レス電圧を実質的な表示効果を得るには不充分な
非表示電圧に重畳した基準電位にクランプされた
走査電極上の選択表示素子に供給する考え方を骨
子とするものである。そしてこの非表示電圧にア
ドレス電圧を重畳した形の表示用電圧を低耐圧の
アドレスドライバから選択データ電極に印加する
間、残りの非選択データ電極は非表示電圧のレベ
ルに維持される一方、非選択走査電極はフローテ
イング状態に置かれて半選択点の表示素子に加わ
る電位差が最小に維持されることになる。
以下この発明の好ましい実施例につき、図面を
参照してさらに具体的に説明する。
参照してさらに具体的に説明する。
第１図ａおよびｂは、この発明の対象となる
EL表示装置の一般的構成を模式的に示した断面
図と電気配置図で、透明ガラス基板１の上にＹ方
向の透明走査（またはデータ）電極２を配設し、
その上に絶縁層３を介してEL層（発光層）４を
置き、さらにその上に他方の絶縁層５を介してＸ
方向の背面データ（または走査）電極６を載せた
形となつている。かくして第１図ｂのごとく、走
査電極２とデータ電極６との各交点ごとに容量性
の表示素子７が画定された形となり、一般的には
Ｙ側走査電極２を順次１本ずつ選択した状態で、
当該選択ライン上に表示すべきデータに対応した
アドレスパルスをデータ電極６側から並列に加え
る操作を１画面分繰返した後、Ｙ側走査電極２よ
り共通にリフレツシユパルスを加えて所要の表示
をなすような駆動方法が採られている。
EL表示装置の一般的構成を模式的に示した断面
図と電気配置図で、透明ガラス基板１の上にＹ方
向の透明走査（またはデータ）電極２を配設し、
その上に絶縁層３を介してEL層（発光層）４を
置き、さらにその上に他方の絶縁層５を介してＸ
方向の背面データ（または走査）電極６を載せた
形となつている。かくして第１図ｂのごとく、走
査電極２とデータ電極６との各交点ごとに容量性
の表示素子７が画定された形となり、一般的には
Ｙ側走査電極２を順次１本ずつ選択した状態で、
当該選択ライン上に表示すべきデータに対応した
アドレスパルスをデータ電極６側から並列に加え
る操作を１画面分繰返した後、Ｙ側走査電極２よ
り共通にリフレツシユパルスを加えて所要の表示
をなすような駆動方法が採られている。
ここで上記のような薄膜EL表示装置の発光輝
度特性は、一般に第２図の曲線８のように、横軸
にとつた電極間印加電圧150V程度から急速に立
上がつて200V近辺で飽和する傾向を示す。従つ
て例えば選択データ電極Xaに表示のための飽和
輝度レベルLSを与えるような200Vの表示用電圧
Vaを印加する間、非選択データ電極Xnaに表示
効果を与えるには不充分な輝度LDの点に対応し
た150Vの非表示電圧Vnaを印加しても表示に対
する影響は現われない。
度特性は、一般に第２図の曲線８のように、横軸
にとつた電極間印加電圧150V程度から急速に立
上がつて200V近辺で飽和する傾向を示す。従つ
て例えば選択データ電極Xaに表示のための飽和
輝度レベルLSを与えるような200Vの表示用電圧
Vaを印加する間、非選択データ電極Xnaに表示
効果を与えるには不充分な輝度LDの点に対応し
た150Vの非表示電圧Vnaを印加しても表示に対
する影響は現われない。
この発明は、以上のような認識から、表示用電
圧Vaと非表示電圧Vnaとの差に相当する電圧を
アドレス電圧△Vaとして設定し、このアドレス
電圧△Vaをフローテイング電源方式のアドレス
ドライバから非表示電圧Vnaに重畳する形で選択
データ電極に印加するようにした回路方式を実現
するもので、具体的には第３図のような回路構成
が採られる。
圧Vaと非表示電圧Vnaとの差に相当する電圧を
アドレス電圧△Vaとして設定し、このアドレス
電圧△Vaをフローテイング電源方式のアドレス
ドライバから非表示電圧Vnaに重畳する形で選択
データ電極に印加するようにした回路方式を実現
するもので、具体的には第３図のような回路構成
が採られる。
すなわち第３図において、１０は４×４素子構
成の薄膜EL表示装置を示し、そのＹ側走査電極
群２の各電極Y1〜Y4には、それぞれ走査ドライ
バとしての選択接地用トランジスタQS１〜QS４
が接続される一方、リフレツシユパルス供給用の
トランジスタQyrが分離用のダイオードD1を介し
て共通に接続されている。
成の薄膜EL表示装置を示し、そのＹ側走査電極
群２の各電極Y1〜Y4には、それぞれ走査ドライ
バとしての選択接地用トランジスタQS１〜QS４
が接続される一方、リフレツシユパルス供給用の
トランジスタQyrが分離用のダイオードD1を介し
て共通に接続されている。
他方、Ｘ側データ電極群６については、各電極
X1〜X4ごとに、高電位側浮動電源ライン（第２
電源ライン）１１と低電位側浮動電源ライン（第
１電源ライン）１２との間に直列接続したpnpと
npnの相補型トランジスタ対Q1，Q2よりなるアド
レスドライバXA１〜XA４が接続されている。
そして前記第１電源ライン１２は、非表示電圧レ
ベルの直流電源Vnaと基準となる接地電位Vgと
の間に直列接続した相補型トランジスタ対Q3，
Q4よりなる電位切換回路１３に接続され、かつ
それぞれ分離用のダイオードD2を介して各デー
タ電極X1〜X4にも接続されている。また上記第
２電源ライン１１は、第１電源ライン１２に対し
て常に表示用電圧Vaと非表示電圧Vnaの差に相
当する電圧△Vaだけ高い電位に維持されるよう、
第１電源ラインとの間にアドレス電圧源△Vaを
接続されている。かくして当該Ｘ側データ電極群
６について見ると、第１電源ライン１２は、電位
切換回路１３のトランジスタQ3とQ4のオン、オ
フ状態に応じて基準接地電位Vgか非表示電圧
Vnaかの２つの電位を取り、非表示電圧Vnaが選
ばれた時は、全データ電極がダイオードD2を通
して当該非表示電圧Vnaにクランプされた形とな
る。従つてこの状態でアドレスドライバのpnpト
ランジスタQ1をオン状態に制御すれば、選択デ
ータ電極上には非表示電圧Vnaに第２電源ライン
上のアドレス電圧△Vaが重畳した形で表示電圧
Vaが加わることになる。また、電位切換回路１
３のnpnトランジスタQ4を引いて、第１電源ライ
ン１２を接地電位Vgに落し、この状態でアドレ
スドライバのnpnトランジスタQ2をオンにすれ
ば、データ電極側の電荷を放電して印加電圧パル
スの立下がりを形成することができる。
X1〜X4ごとに、高電位側浮動電源ライン（第２
電源ライン）１１と低電位側浮動電源ライン（第
１電源ライン）１２との間に直列接続したpnpと
npnの相補型トランジスタ対Q1，Q2よりなるアド
レスドライバXA１〜XA４が接続されている。
そして前記第１電源ライン１２は、非表示電圧レ
ベルの直流電源Vnaと基準となる接地電位Vgと
の間に直列接続した相補型トランジスタ対Q3，
Q4よりなる電位切換回路１３に接続され、かつ
それぞれ分離用のダイオードD2を介して各デー
タ電極X1〜X4にも接続されている。また上記第
２電源ライン１１は、第１電源ライン１２に対し
て常に表示用電圧Vaと非表示電圧Vnaの差に相
当する電圧△Vaだけ高い電位に維持されるよう、
第１電源ラインとの間にアドレス電圧源△Vaを
接続されている。かくして当該Ｘ側データ電極群
６について見ると、第１電源ライン１２は、電位
切換回路１３のトランジスタQ3とQ4のオン、オ
フ状態に応じて基準接地電位Vgか非表示電圧
Vnaかの２つの電位を取り、非表示電圧Vnaが選
ばれた時は、全データ電極がダイオードD2を通
して当該非表示電圧Vnaにクランプされた形とな
る。従つてこの状態でアドレスドライバのpnpト
ランジスタQ1をオン状態に制御すれば、選択デ
ータ電極上には非表示電圧Vnaに第２電源ライン
上のアドレス電圧△Vaが重畳した形で表示電圧
Vaが加わることになる。また、電位切換回路１
３のnpnトランジスタQ4を引いて、第１電源ライ
ン１２を接地電位Vgに落し、この状態でアドレ
スドライバのnpnトランジスタQ2をオンにすれ
ば、データ電極側の電荷を放電して印加電圧パル
スの立下がりを形成することができる。
実際の駆動に際しては、初めに述べこような
ACリフレツシユ駆動法が採られ、１ラインごと
のアドレス期間を順次繰返して１画面分の走査を
なし、しかる後、走査電極側から共通にリフレツ
シユパルスを印加してアドレス点の発光を得るこ
ととなる。第４図ａは、第３図の走査電極Y2と
データ電極X2との交点の素子C22を発光させる場
合のドライバならびにトランジスタに対しての入
力信号波形をアドレス期間TAとリフレツシユ期
間TRとについて示す図で、各波形は対応する入
力端子に符した符号をもつて示されている。また
第４図ｂは、電極印加波形を示し、第４図ｃはそ
れぞれの表示素子に対する印加電圧波形を示して
いる。
ACリフレツシユ駆動法が採られ、１ラインごと
のアドレス期間を順次繰返して１画面分の走査を
なし、しかる後、走査電極側から共通にリフレツ
シユパルスを印加してアドレス点の発光を得るこ
ととなる。第４図ａは、第３図の走査電極Y2と
データ電極X2との交点の素子C22を発光させる場
合のドライバならびにトランジスタに対しての入
力信号波形をアドレス期間TAとリフレツシユ期
間TRとについて示す図で、各波形は対応する入
力端子に符した符号をもつて示されている。また
第４図ｂは、電極印加波形を示し、第４図ｃはそ
れぞれの表示素子に対する印加電圧波形を示して
いる。
第３図および第４図を参照して、代表的に示し
た選択走査電極YaすなわちY2が接地用トランジ
スタQS２を通して接地された時、当該選択ライ
ン上において選択すべきXa−Ya点の表示素子す
なわち素子C22には、アドレスドライバXA２の
pnpトランジスタQ1を通して代表的に示した選択
データ電極XaすなわちX2に現われるVna＋△Va
の表示用電圧が第４図ｃのように加わる。この
間、第４図ｂの電極波形図から明らかなように、
非選択データ電極XnaすなわちX1，X3およびX4
はダイオードD2を通して第１電源ライン１２上
の150Vの非表示電圧Vnaにクランプされた状態
にある。従つて、フローテイング状態におかれた
非選択走査電極YnaすなわちY1，Y3およびY4に
は、選択データ電極の選択本数に応じて200Vの
表示用電圧Vaと150Vの非表示用電圧Vnaの間で
浮動する電圧Vfが誘起する。この結果、第４図
ｃに示すごとく選択走査ライン上の選択点Xa−
Yaの表示素子に200Vの表示用電圧パルスが印加
される時、当該走査ラインすなわち選択走査電極
Ya上の半選択点Ya−Xnaの素子には150Vの非
表示用電圧が加わるものの、残りの大部分を占め
る選択データ電極Xa上の半選択点Xa−Ynaの素
子、ならびに非選択点Xna−Ynaの素子には、非
選択走査電極のフローテイング電位に応じて最高
50Vの電圧が加わるのみである。
た選択走査電極YaすなわちY2が接地用トランジ
スタQS２を通して接地された時、当該選択ライ
ン上において選択すべきXa−Ya点の表示素子す
なわち素子C22には、アドレスドライバXA２の
pnpトランジスタQ1を通して代表的に示した選択
データ電極XaすなわちX2に現われるVna＋△Va
の表示用電圧が第４図ｃのように加わる。この
間、第４図ｂの電極波形図から明らかなように、
非選択データ電極XnaすなわちX1，X3およびX4
はダイオードD2を通して第１電源ライン１２上
の150Vの非表示電圧Vnaにクランプされた状態
にある。従つて、フローテイング状態におかれた
非選択走査電極YnaすなわちY1，Y3およびY4に
は、選択データ電極の選択本数に応じて200Vの
表示用電圧Vaと150Vの非表示用電圧Vnaの間で
浮動する電圧Vfが誘起する。この結果、第４図
ｃに示すごとく選択走査ライン上の選択点Xa−
Yaの表示素子に200Vの表示用電圧パルスが印加
される時、当該走査ラインすなわち選択走査電極
Ya上の半選択点Ya−Xnaの素子には150Vの非
表示用電圧が加わるものの、残りの大部分を占め
る選択データ電極Xa上の半選択点Xa−Ynaの素
子、ならびに非選択点Xna−Ynaの素子には、非
選択走査電極のフローテイング電位に応じて最高
50Vの電圧が加わるのみである。
第５図ａ，ｂおよびｃはデータ電極の選択本数
に応じて表示画面上の各領域に加わる素子印加電
圧の関係を模式的に示す図であつて、同図ａのよ
うに選択データ電極Xaの本数が１本の場合には、
フローテイング状態の非選択走査電極Ynaの電位
は非選択データ電極Xnaのクランプ電位に従つて
略150Vとなり、選択データ電極上の半選択点に
50Vの電位差を生じるものの、画面上の大部分を
占める非選択点Xna−Ynaの素子には実効的な電
圧は加わらない。また第５図ｂはデータ電極の半
数（1/2）が選択された場合の状態を示し、非選
択走査電極Ynaのフローテイング電位が選択デー
タ電極の200Vと非選択データ電極の150Vに依存
して175V近辺になるところから、半選択点Xa−
Ynaおよび非選択点Xna−Ynaの各表示素子には
実質25V程度の電圧が加わる。さらに第５図ｃ
は、ａ図の場合と逆にデータ電極１本のみを非選
択とした場合の状態を示し、非選択走査電極のフ
ローテイング電位は選択データ電極の電圧に従つ
て略200Vまで上昇し、それに関連した半選択点
Xa−Ynaの素子には実質的な電圧は加わらない
ことになる。従つてこの発明によれば第５図ｂの
ような半数選択時に無効消費電力が最高となるけ
れども、その値は高々25V程度の電位差による浮
遊容量への充放電電流にすぎないので、従来方式
に比べて消費電力低減の効果は顕著である。
に応じて表示画面上の各領域に加わる素子印加電
圧の関係を模式的に示す図であつて、同図ａのよ
うに選択データ電極Xaの本数が１本の場合には、
フローテイング状態の非選択走査電極Ynaの電位
は非選択データ電極Xnaのクランプ電位に従つて
略150Vとなり、選択データ電極上の半選択点に
50Vの電位差を生じるものの、画面上の大部分を
占める非選択点Xna−Ynaの素子には実効的な電
圧は加わらない。また第５図ｂはデータ電極の半
数（1/2）が選択された場合の状態を示し、非選
択走査電極Ynaのフローテイング電位が選択デー
タ電極の200Vと非選択データ電極の150Vに依存
して175V近辺になるところから、半選択点Xa−
Ynaおよび非選択点Xna−Ynaの各表示素子には
実質25V程度の電圧が加わる。さらに第５図ｃ
は、ａ図の場合と逆にデータ電極１本のみを非選
択とした場合の状態を示し、非選択走査電極のフ
ローテイング電位は選択データ電極の電圧に従つ
て略200Vまで上昇し、それに関連した半選択点
Xa−Ynaの素子には実質的な電圧は加わらない
ことになる。従つてこの発明によれば第５図ｂの
ような半数選択時に無効消費電力が最高となるけ
れども、その値は高々25V程度の電位差による浮
遊容量への充放電電流にすぎないので、従来方式
に比べて消費電力低減の効果は顕著である。
再び第４図にかえつて、以上のごとくＸ側デー
タ電極から各走査電極ごとにアドレスデータに応
じた表示用電圧を並列的に加える走査を一画面分
行なつた後、Ｙ側走査電極に共通に接続したリフ
レツシユドライバとしてのトランジスタQyrから
表示電圧Vaと同等のリフレツシユ電圧パルスVr
を印加して１フレーム分の動作を完了する。リフ
レツシユ電圧パルスVrを印加するリフレツシユ
期間TRにおいては、全てのデータ電極X1〜X4が
アドレスドライバの低電位側npnトランジスタQ2
を通して第１電源ライン１２に接続され、さらに
電位切換回路１３のnpnトランジスタQ4を介して
接地電位Vgに接続された形となる。
タ電極から各走査電極ごとにアドレスデータに応
じた表示用電圧を並列的に加える走査を一画面分
行なつた後、Ｙ側走査電極に共通に接続したリフ
レツシユドライバとしてのトランジスタQyrから
表示電圧Vaと同等のリフレツシユ電圧パルスVr
を印加して１フレーム分の動作を完了する。リフ
レツシユ電圧パルスVrを印加するリフレツシユ
期間TRにおいては、全てのデータ電極X1〜X4が
アドレスドライバの低電位側npnトランジスタQ2
を通して第１電源ライン１２に接続され、さらに
電位切換回路１３のnpnトランジスタQ4を介して
接地電位Vgに接続された形となる。
この場合、第１電源ライン１２の電位が非表示
電圧Vnaのレベルと接地電位Vgとの間で切換え
られても、第１および第２電源ライン間の電位差
は変らないのでアドレスドライバとしては、△
Vaで示された50V程度のアドレス電圧に耐える
もので充分である。かくしてデータ電極側のアド
レスドライバXA１〜XA４をCMOS構成のICで
構成しても、もはや耐圧の問題は起こらない。
電圧Vnaのレベルと接地電位Vgとの間で切換え
られても、第１および第２電源ライン間の電位差
は変らないのでアドレスドライバとしては、△
Vaで示された50V程度のアドレス電圧に耐える
もので充分である。かくしてデータ電極側のアド
レスドライバXA１〜XA４をCMOS構成のICで
構成しても、もはや耐圧の問題は起こらない。
さて以上の説明から明らかなように、要するに
この発明は、半選択表示素子に加わる電位差を小
さくして無用な電力消費を低減するとともに、デ
ータ電極側から表示用電圧を印加するアドレスド
ライバをフローテイング電源構成として当該アド
レスドライバの耐圧を軽減したものであり、EL
表示装置やプラズマデイスプレイパネル、その他
の容量性表示素子を含んだマトリクス表示装置に
適用して駆動回路を安価な構成とするのにきわめ
て有益である。
この発明は、半選択表示素子に加わる電位差を小
さくして無用な電力消費を低減するとともに、デ
ータ電極側から表示用電圧を印加するアドレスド
ライバをフローテイング電源構成として当該アド
レスドライバの耐圧を軽減したものであり、EL
表示装置やプラズマデイスプレイパネル、その他
の容量性表示素子を含んだマトリクス表示装置に
適用して駆動回路を安価な構成とするのにきわめ
て有益である。
第１図ａおよびｂはEL表示装置の一般的構成
を模式的に示す断面図と電極配置図、第２図は
EL表示装置の輝度電圧特性を示す線図、第３図
はこの発明による選択駆動回路の１実施例を示す
図、第４図ａ，ｂおよびｃはそれぞれ第３図の回
路動作を説明するための入力信号波形、電極印加
波形ならびに表示素子印加波形を示す図、第５図
ａ，ｂおよびｃはデータ電極の選択本数に応じて
表示画面上の各領域に加わる印加電圧の関係を模
式的に示す図である。 １：基板、２：走査電極群、３および５：絶縁
層、４：EL層、６：データ電極群、７：表示素
子、Va：表示用電圧、Vna：非表示電圧、△
Va：アドレス電圧、QS１〜QS４：走査用接地
トランジスタ、Qyr：リフレツシユドライバ用ト
ランジスタ、XA１〜XA４：アドレスドライバ、
１１：第２電源ライン、１２：第１電源ライン、
１３：電位切換回路、D1およびD2：分離用ダイ
オード。
を模式的に示す断面図と電極配置図、第２図は
EL表示装置の輝度電圧特性を示す線図、第３図
はこの発明による選択駆動回路の１実施例を示す
図、第４図ａ，ｂおよびｃはそれぞれ第３図の回
路動作を説明するための入力信号波形、電極印加
波形ならびに表示素子印加波形を示す図、第５図
ａ，ｂおよびｃはデータ電極の選択本数に応じて
表示画面上の各領域に加わる印加電圧の関係を模
式的に示す図である。 １：基板、２：走査電極群、３および５：絶縁
層、４：EL層、６：データ電極群、７：表示素
子、Va：表示用電圧、Vna：非表示電圧、△
Va：アドレス電圧、QS１〜QS４：走査用接地
トランジスタ、Qyr：リフレツシユドライバ用ト
ランジスタ、XA１〜XA４：アドレスドライバ、
１１：第２電源ライン、１２：第１電源ライン、
１３：電位切換回路、D1およびD2：分離用ダイ
オード。
Claims (1)
- １ 表示媒体層および該表示媒体層と容量的に結
合したマトリクス配列の走査電極ならびにデータ
電極を有し、各電極の交点部に定まる容量性表示
素子に両電極から所定の表示用電圧を印加して電
気光学的表示効果を得るマトリクス表示装置にお
いて、前記走査電極には各電極を順次選択的に基
準電位に接続するための走査ドライバを設け、か
つ前記データ電極側においては実質的な表示効果
を得るには不充分な非表示電圧と基準電圧との２
つの電圧レベルに選択的に維持される第１の電源
ラインと、該第１の電源ラインに対して前記表示
用電圧と非表示電圧との差に相当する電圧分だけ
高い電位に維持された第２の電源ラインを付設す
るとともに、各データ電極をこれら第１および第
２の電源ラインに選択的に接続するための１対の
スイツチング素子よりなるアドレスドライバを設
け、前記走査ドライバによつて順次的に選択され
た走査電極を基準電位に接続した状態で、選択す
べきデータ電極を前記アドレスドライバを通して
第２の電源ラインに接続し、第１電源ライン上の
非表示電圧に第２電源ラインとの差電圧に相当す
るアドレス電圧を選択的に重畳した形で選択表示
素子に印加するようにしたことを特徴とするマト
リクス表示装置の選択駆動回路。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11451580A JPS5738494A (en) | 1980-08-19 | 1980-08-19 | Cirucit for selectively driving matric display unit |
| CA000380838A CA1190338A (en) | 1980-06-30 | 1981-06-29 | Method for driving a matrix type display |
| US06/278,715 US4456909A (en) | 1980-06-30 | 1981-06-29 | Method and circuit for selectively driving capacitive display cells in a matrix type display |
| EP81302958A EP0043277B1 (en) | 1980-06-30 | 1981-06-30 | Driving a matrix type display device |
| DE8181302958T DE3174454D1 (en) | 1980-06-30 | 1981-06-30 | Driving a matrix type display device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11451580A JPS5738494A (en) | 1980-08-19 | 1980-08-19 | Cirucit for selectively driving matric display unit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5738494A JPS5738494A (en) | 1982-03-03 |
| JPS6311680B2 true JPS6311680B2 (ja) | 1988-03-15 |
Family
ID=14639677
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11451580A Granted JPS5738494A (en) | 1980-06-30 | 1980-08-19 | Cirucit for selectively driving matric display unit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5738494A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6325683A (ja) * | 1986-07-18 | 1988-02-03 | 松下電器産業株式会社 | 液晶パネルのシ−ルド装置 |
| JPH0633130U (ja) * | 1992-09-28 | 1994-04-28 | 株式会社東芝 | 液晶表示装置 |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6031443A (ja) * | 1983-07-28 | 1985-02-18 | Tokyo Jido Kikai Seisakusho:Kk | 箱製品の搬送装置 |
| US4642524A (en) * | 1985-01-08 | 1987-02-10 | Hewlett-Packard Company | Inverse shadowing in electroluminescent displays |
-
1980
- 1980-08-19 JP JP11451580A patent/JPS5738494A/ja active Granted
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6325683A (ja) * | 1986-07-18 | 1988-02-03 | 松下電器産業株式会社 | 液晶パネルのシ−ルド装置 |
| JPH0633130U (ja) * | 1992-09-28 | 1994-04-28 | 株式会社東芝 | 液晶表示装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5738494A (en) | 1982-03-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100662069B1 (ko) | 구동 장치, 구동 방법, 플라즈마 디스플레이 장치 및플라즈마 디스플레이 패널의 전원 회로 | |
| EP0043277B1 (en) | Driving a matrix type display device | |
| US4237456A (en) | Drive system for a thin-film EL display panel | |
| CA1211874A (en) | Method for driving a matrix type display | |
| EP0899709B1 (en) | Row electrode driving apparatus of plasma display panel | |
| JPH0782300B2 (ja) | マトリクス型薄膜電界発光パネルの電極構造 | |
| JP3269451B2 (ja) | 表示装置の駆動回路 | |
| KR100421670B1 (ko) | 플라즈마 디스플레이 패널의 구동장치 | |
| JPS6311680B2 (ja) | ||
| JP4012529B2 (ja) | プラズマディスプレイパネル及びその駆動方法 | |
| KR100438914B1 (ko) | 플라즈마 디스플레이 패널의 구동장치 | |
| KR100430089B1 (ko) | 플라즈마 디스플레이 패널의 구동장치 | |
| JPS6365958B2 (ja) | ||
| KR100370032B1 (ko) | 발광소자의 구동제어회로 및 그 방법 | |
| JPS638479B2 (ja) | ||
| US20050219154A1 (en) | Method of driving display panel | |
| JP2528195B2 (ja) | Ａｃプラズマディスプレイ表示装置 | |
| KR100784529B1 (ko) | 플라즈마 디스플레이 장치 | |
| KR20040107596A (ko) | 수동 매트릭스 유기 ｌｅｄ 디스플레이의 구동방법 | |
| JPH10214056A (ja) | 交流駆動型プラズマディスプレイ装置及び駆動方法 | |
| JP2002072962A (ja) | 表示装置とその駆動回路及びその駆動方法 | |
| JPS624717B2 (ja) | ||
| JPH0799461B2 (ja) | 表示装置の駆動方法および駆動用出力インバ−タ | |
| JPS6315588B2 (ja) | ||
| JPH0528385B2 (ja) |