JP5385791B2 - 画像表示装置 - Google Patents

Description

本発明は、発光素子を備えた画像表示装置に関するものである。

従来から、発光層に注入された正孔と電子とが再結合することによって光を生じる機能を有する有機ＥＬ（Ｅｌｅｃｔｒｏｌｕｍｉｎｅｓｃｅｎｃｅ）素子を用いた画像表示装置が提案されている。

画像表示装置では、例えばアモルファスシリコンや多結晶シリコン等で形成された薄膜トランジスタ（Ｔｈｉｎ Ｆｉｌｍ Ｔｒａｎｓｉｓｔｏｒ：ＴＦＴ）や有機ＥＬ素子の一つである有機発光ダイオード（Ｏｒｇａｎｉｃ Ｌｉｇｈｔ Ｅｍｉｔｔｉｎｇ Ｄｉｏｄｅ：ＯＬＥＤ）などが各画素を構成しており、各画素がマトリックス状に配置されている。そして、各画素に適切な電流値が設定されることにより、各画素の輝度が制御され、所望の画像が表示される。

なお、発光素子と、ＴＦＴなどの駆動トランジスタとが直列に配置された画素を複数持つアクティブ・マトリクス型の画像表示装置が存在する（例えば、Ｒ．Ｍ．Ａ． Ｄａｗｓｏｎ，ｅｔ ａｌ．（１９９８）．Ｄｅｓｉｇｎ ｏｆ ａｎ Ｉｍｐｒｏｖｅｄ Ｐｉｘｅｌ ｆｏｒ ａ Ｐｏｌｙｓｉｌｉｃｏｎ Ａｃｔｉｖｅ−Ｍａｔｒｉｘ Ｏｒｇａｎｉｃ ＬＥＤ Ｄｉｓｐｌａｙ． ＳＩＤ９８ Ｄｉｇｅｓｔ， ｐｐ．１１−１４．）。

ところで、上記のような画像表示装置の各画素を発光制御する方式には、一括発光方式と順次発光方式とがある。一括発光方式は、各画素回路に対する画像信号電位の書き込みは、所定の単位ごと（例えば行ごと、列ごとなど）に順次行いつつ、各画素回路に対する発光制御は全画素回路で一斉に行う方式である。一方、順次発光方式は、各画素回路に対する画像信号電位の書き込み、および各画素回路の発光制御の双方ともに、所定のグループごと（例えば一行ごと、一列ごとなど）に順次行う方式である。

ここで、順次発光方式は、上記のように画像信号電位の書き込み制御や各画素回路に対する発光制御が所定のグループごとに順次行われるので、負荷のピークが分散され、電源装置の電源容量に与えるインパクトが小さい。一方、一括発光方式は、各画素回路に対する発光制御が全画素回路で一斉に行われるので、負荷のピークが集中し、電源装置の電源容量に与える影響が大きくなる。このため、画素回路の規模（画素数）が同等の場合、一括発光方式の画像表示装置では、順次発光方式に比して容量の大きな電源装置を準備する必要があるという課題があった。

本発明は、一括発光方式で駆動される画像表示装置において、電源装置の電源容量に与える影響を小さくすることができる画像表示装置を提供することを目的とする。

本発明の第１実施形態に係る画像表示装置は、発光素子および該発光素子を駆動する駆動素子をそれぞれ有する複数の画素回路と、前記各画素回路に対して接続される電源線と、前記発光素子の発光輝度に対応する画像データ電位を前記駆動素子に印加する画像信号線と、前記画像信号線に印加する電位の大きさおよび出力タイミングを制御するとともに、前記電源線に印加する電位の大きさおよび出力タイミングを制御し、前記各画素回路に対する発光制御を全画素回路で一斉に行なう駆動制御部と、を備える。この駆動制御部は、前記画像信号線の画像データ電位を基準電位となる第１電位から一定電位となる第２電位となるまで漸次変化させることにより、前記発光素子の発光を開始させる制御を行う。

本発明によれば、一括発光方式で駆動される画像表示装置において、電源装置の電源容量に与える影響を小さくすることができる画像表示装置を提供することができるという効果が得られる。

図１は、本発明の一実施形態にかかる画像表示装置の構成を示す図である。 図２は、図１に示した表示パネル２に設けられる画素回路（１画素）の構成を示す図である。 図３は、図２に示す画素回路の動作を説明するためのシーケンス図である。 図４は、図１に示したタイミングコントローラ１のより詳細な構成を示すブロック図である。 図５は、タイミングコントローラ１の機能を実現するためのプログラムコードの一例を示す図である。 図６は、一実施形態にかかる制御手法を用いない場合の電圧波形および電流波形の測定結果を示す図である。 図７は、一実施形態にかかる制御手法を用いた場合の電圧波形および電流波形の測定結果を示す図である。 図８は、一実施形態にかかる制御手法の変形例を示すシーケンス図である。 図９は、一実施形態にかかる制御手法の変形例を示すシーケンス図である。

以下、本発明の一実施形態にかかる画像表示装置を図面に基づいて詳細に説明する。なお、以下の実施の形態によって本発明が限定されるものではない。

＜画像表示装置の概略構成＞
図１において、この画像表示装置は、タイミングコントローラ１および表示パネル２を備えている。表示パネル２には、第１電源線１１、第２電源線１２、走査線１３、および画像信号線１４による各配線が配設された表示部３が設けられている。さらに、表示パネル２には、走査線１３に対し所定の電位を所望のタイミングで印加するＹドライバ（ラインドライバ）２０、画像信号線１４に対し所定の電位を所望のタイミングで印加するＸドライバ（データドライバ）２２が設けられている。これらの配線において、第１電源線１１、第２電源線１２および走査線１３は、表示部３における所定方向（図１の例では横方向）に配設されている。そして、走査線１３については、Ｙドライバ２０に接続されている。また、画像信号線１４は、第１電源線１１、第２電源線１２および走査線１３とは異なる方向（概略直交方向）に沿って配設されるとともに、Ｘドライバ２２に接続されている。

表示部３には、上述した第１電源線１１、第２電源線１２、走査線１３および画像信号線１４に接続された有機発光ダイオード（有機発光素子）がマトリックス状に配列されてなる複数の画素（画素回路）が構成されている。

表示パネル２の外部には、タイミングコントローラ１が設けられている。タイミングコントローラ１は、例えば演算回路、論理回路などを内部に含む駆動用ＩＣやカウンタなどの制御機器を用いて構成される。タイミングコントローラ１は、入力された画像データや、当該画像データを表示部３に表示させるための電源入力として例示した３種の発光制御用電源（ＶＤＤ，−ＶＥ、ＶｄＨ）を、Ｘドライバ２２またはＹドライバ２０に供給するタイミングを制御する。なお、Ｘドライバ２２、Ｙドライバ２０およびタイミングコントローラ１は、本発明における駆動制御部に対応する構成部である。

Ｘドライバ２２は、例えば演算回路などを内部に含む駆動用ＩＣなどを用いて構成される。Ｘドライバ２２は、タイミングコントローラ１から画像信号供給線６を通じて入力された画像データ信号に基づき、当該画像データ信号に対応する電位（以下「画像データ電位」という）を生成する。そして、タイミングコントローラ１からクロック信号供給線７を通じて入力されたクロック信号（ＸＣＬＫ）に基づき、生成した画像データ電位を画像信号線１４に供給するタイミングを制御する。

また、Ｙドライバ２０は、例えばスイッチング素子などを内部に含む駆動用ＩＣなどを用いて構成される。Ｙドライバ２０は、タイミングコントローラ１から、クロック信号供給線８を通じて入力されたクロック信号（ＹＣＬＫ）に基づき、自己の内部で生成した制御信号を走査線１３に印加するタイミングを制御する。

第１電源線１１に対する印加電位（ＯＵＴ＿Ｐ）は、Ｙドライバ２０を介さず第１電源供給線４を用いて直接的に付与される。同様に、第２電源線１２に対する印加電位（ＯＵＴ＿Ｎ）も、Ｙドライバ２０を介さず第２電源供給線５を用いて直接的に付与される。

なお、図１の表示部３において、第１電源線１１、第２電源線１２、走査線１３および画像信号線１４、ならびにＹドライバ２０、Ｘドライバ２２に関する同図のレイアウトは、その一例を示すものであり、これらのレイアウトに限られるものではない。

例えば、図１では、Ｙドライバ２０およびＸドライバ２２を表示パネル上に配置しているが、表示パネル２の外部に配置するようにしてもよい。また、図１では、タイミングコントローラ１を表示パネル２の外部に配置するようにしているが、表示パネル２の内部に配置するようにしてもよい。

＜画素回路の構成＞
図２に示す画素回路は、表示パネル２上にマトリックス状に配列されている。そして、各画素回路は、有機ＥＬ素子の一つである有機発光素子ＯＬＥＤ、駆動トランジスタＴ_ｄ、閾値電圧検出用トランジスタＴ_ｓおよび閾値電圧（Ｖ_ｔｈ）や画像信号電位を保持する容量Ｃ_ｓを備えるように構成されている。

図２において、駆動トランジスタＴ_ｄは、ゲート電極・ソース電極間に与えられる電位差に応じて有機発光素子ＯＬＥＤに流れる電流量を制御するためのドライバ素子である。また、閾値電圧検出用トランジスタＴ_ｓは、オン状態となったときに、駆動トランジスタＴ_ｄのゲート電極とドレイン電極とを電気的に接続することにより、駆動トランジスタＴ_ｄのゲート電極からドレイン電極に向かって電流を流し、駆動トランジスタＴ_ｄのゲート電極・ソース電極間の電位差を駆動トランジスタＴ_ｄの閾値電圧Ｖ_ｔｈに近づけ、結果的に、駆動トランジスタＴ_ｄのゲート電極・ソース電極間の電位差を閾値電圧Ｖ_ｔｈに近づけるもしくは閾値電圧Ｖ_ｔｈとする機能（以下「Ｖ_ｔｈ検出機能」という）を有している。

有機発光素子ＯＬＥＤは、両端に閾値電圧以上の電位差（アノード−カソード間電圧）が生じることにより電流が流れ、発光する特性を有する素子である。有機発光素子ＯＬＥＤは、Ａｌ、Ｃｕ、ＩＴＯ（Ｉｎｄｉｕｍ Ｔｉｎ Ｏｘｉｄｅ）等によって形成されたアノード層およびカソード層と、アノード層とカソード層との間にフタルシアニン、トリスアルミニウム錯体、ベンゾキノリノラト、ベリリウム錯体等の有機系の材料によって形成された発光層とを少なくとも備えた構造である。そして、発光層に注入された正孔と電子とが再結合することによって光を生じる機能を有する。

駆動トランジスタＴ_ｄおよび閾値電圧検出用トランジスタＴ_ｓは、例えば、薄膜トランジスタである。なお、以下に参照される各図面において、各薄膜トランジスタのチャネル（Ｎ型またはＰ型）については、Ｎ型、Ｐ型のいずれのタイプを用いてもよいが、本実施形態ではＮ型を用いるものとする。

第１電源線１１および第２電源線１２は、有機発光素子ＯＬＥＤや駆動トランジスタＴ_ｄに対して、これらの各動作期間に応ずる所定の電位（可変電位）を付与する。走査線１３は、閾値電圧検出用トランジスタＴ_ｓを制御するための信号を供給する。画像信号線１４は、有機発光素子ＯＬＥＤの発光輝度に対応する画像信号を容量Ｃ_ｓに供給する。

＜画素回路の動作＞
つぎに、図２に示す画素回路の動作について、図２および図３を参照して説明する。図２に示す画素回路にあっては、図３に示すように、Ｃ_ｓリセット期間、Ｖ_ｔｈ検出準備期間）、Ｖ_ｔｈ検出期間、データ書き込み期間、Ｃ_ｏｌｅｄリセット期間および発光期間という６つの期間を経て動作することになる。なお、これらの動作の中で、発光期間における動作は、後述の図４に示すタイミングコントローラ１の詳細ブロックおよび図５に示す処理フローに基づいて実行されるが、ここでは、動作の概要について説明し、詳細な動作については後述する。

（Ｃ_ｓリセット期間）
Ｃ_ｓリセット期間では、第１電源線１１が高電位（ＶＤＤ）、第２電源線１２が高電位（ＶＤＤ）、走査線１３が高電位（ＶｇＨ）、画像信号線１４がゼロ電位（ＧＮＤ）とされる。この制御により、閾値電圧検出用トランジスタＴ_ｓがオン、駆動トランジスタＴ_ｄがオフとされ、第１電源線１１→有機発光素子ＯＬＥＤ→閾値電圧検出用トランジスタＴ_ｓ→容量Ｃ_ｓという経路で電流が流れる。そして、容量Ｃ_ｓが充電されることにより、容量Ｃ_ｓの電荷がリセットされる。なお、このＣ_ｓリセット期間で容量Ｃ_ｓを充電する理由は、容量Ｃ_ｓに書き込まれている１フレーム前の画像信号電位をリセットするためである。

（Ｖ_ｔｈ検出準備期間）
Ｖ_ｔｈ検出準備期間では、第１電源線１１がマイナス電位（−ＶＥ）、第２電源線１２がゼロ電位（ＧＮＤ）、走査線１３が低電位（ＶｇＬ）、画像信号線１４が高電位（ＶｇＨ）とされる。この制御により、閾値電圧検出用トランジスタＴ_ｓがオフ、駆動トランジスタＴ_ｄがオンとされ、第２電源線１２→駆動トランジスタＴ_ｄ→有機発光素子ＯＬＥＤという経路で電流が流れる。そして、有機発光素子ＯＬＥＤが固有に有している素子容量（以下「素子容量Ｃ_ｏｌｅｄ」と表記）に電荷が蓄積される。なお、このＶ_ｔｈ検出準備期間において、有機発光素子ＯＬＥＤに電荷を蓄積する理由は、後述するＶ_ｔｈ検出期間に駆動トランジスタＴ_ｄのゲート・ソース間電圧を閾値電圧に近づける際に、有機発光素子ＯＬＥＤを駆動トランジスタＴ_ｄのドレイン・ソース間に流す電流の供給源として作用させるためである。

（Ｖ_ｔｈ検出期間）
Ｖ_ｔｈ検出期間では、第１電源線１１がゼロ電位（ＧＮＤ）、走査線１３が高電位（ＶｇＨ）とされる一方で、画像信号線１４が高電位（ＶｄＨ）に、第２電源線１２がゼロ電位（ＧＮＤ）に維持される。この制御により、閾値電圧検出用トランジスタＴ_ｓがオンとなり、駆動トランジスタＴ_ｄのゲートとドレインとが接続される。

また、容量Ｃ_ｓおよび有機発光素子ＯＬＥＤに蓄積されていた電荷が放電され、容量Ｃ_ｓ→閾値電圧検出用トランジスタＴ_ｓ→駆動トランジスタＴ_ｄ→第２電源線１２および有機発光素子ＯＬＥＤ→駆動トランジスタＴ_ｄ→第２電源線１２という両経路での電流が流れる。そして、駆動トランジスタＴ_ｄのゲート・ソース間電圧Ｖ_ｇｓが閾値電圧Ｖ_ｔｈに達すると、駆動トランジスタＴ_ｄがオフとなるため、結果的に、駆動トランジスタＴ_ｄの閾値電圧Ｖ_ｔｈが検出される。

（データ書き込み期間）
データ書き込み期間では、画像信号電位（−Ｖｄａｔａ）を容量Ｃ_ｓに反映させることにより、駆動トランジスタＴ_ｄのゲート電位を所望電位に変化させることが行われる。より詳細には、第１電源線１１がゼロ電位（ＧＮＤ）に、第２電源線１２がゼロ電位（ＧＮＤ）にそれぞれ維持される。また、画像信号線１４は、Ｖ_ｔｈ検出期間時の印加電位（ＶｄＨ）から画像信号電位（Ｖｄａｔａ）を差し引いた分の電位（ＶｄＨ−Ｖｄａｔａ）とされ、走査線１３は、データ書き込み期間内の所定期間において、高電位（ＶｇＨ）とされる。

この制御により、閾値電圧検出用トランジスタＴ_ｓがオンとなり、素子容量Ｃ_ｏｌｅｄに蓄積された電荷が放電され、有機発光素子ＯＬＥＤ→閾値電圧検出用トランジスタＴ_ｓ→容量Ｃ_ｓという経路で電流が流れる。すなわち、有機発光素子ＯＬＥＤに蓄積されていた電荷が容量Ｃ_ｓに移動する。この結果、容量Ｃ_ｓには、画像信号電位（Ｖｄａｔａ）に基づいて決定される所定の電荷が蓄積される。

なお、データ書き込み期間では、容量Ｃ_ｓと有機発光素子ＯＬＥＤとが直列に接続されるので、容量Ｃ_ｓの一端（駆動トランジスタＴ_ｄのゲートに接続される端）の電位の低下量は、画像信号線１４の電位低下量（Ｖｄａｔａ）とはならず、容量Ｃ_ｓと有機発光素子ＯＬＥＤとの容量比の影響を受ける。

（Ｃ_ｏｌｅｄリセット期間）
Ｃ_ｏｌｅｄリセット期間では、第１電源線１１がマイナス電位（−ＶＥ）、第２電源線１２もマイナス電位（−ＶＥ）とされる。一方、走査線１３が低電位（ＶｇＬ）に、画像信号線１４が高電位（ＶｄＨ）に維持される。このとき、閾値電圧検出用トランジスタＴ_ｓがオフ、駆動トランジスタＴ_ｄがオンとされ、有機発光素子ＯＬＥＤ→駆動トランジスタＴ_ｄ→第２電源線１２という経路で電流が流れ、有機発光素子ＯＬＥＤに残存する電荷が放電される。なお、このＣ_ｏｌｅｄリセット期間に素子容量Ｃ_ｏｌｅｄの電荷を放電する理由は、素子容量Ｃ_ｏｌｅｄの残存電荷による発光への影響を回避するためである。

（発光期間）
発光期間では、第１電源線１１が高電位（ＶＤＤ）、第２電源線１２がゼロ高電位（ＧＮＤ）とされ、走査線１３が低電位（ＶｇＬ）に維持される。なお、このようにして、第１電源線１１が、発光期間開始時に第３電位としてのマイナス電位（−ＶＥ）から第４電位としての高電位（ＶＤＤ）に切り替えられる。一方、画像信号線１４は、発光期間の開始直後では、一旦、基準電位となる第１電位としてのＧＮＤレベルまで引き下げられる。その後、一定電位となる第２電位としての高電位（ＶｄＨ）まで引き上げられ、その高電位（ＶｄＨ）のレベルが維持される。さらに、発光期間の終了直前では、ＧＮＤレベルまで引き下げられる。すなわち、発光期間における発光開始時からの制御では、制御対象の画素回路における有機発光素子ＯＬＥＤに流れる電流が所望の発光輝度を発光させるに必要な電流レベルとなるまで一気に引き上げるのではなく、当該有機発光素子ＯＬＥＤに流れる電流を増加させる制御を行っている。すなわち、発光期間における発光停止までの制御では、制御対象の画素回路における有機発光素子ＯＬＥＤに流れる電流が非発光のレベル（黒レベル）まで一気に引き下げるのではなく、当該有機発光素子ＯＬＥＤに流れる電流を減少させる制御を行っている。よって、画像信号線１４が第１電位から第２電位となるために要する時間は、第１電源線１１が第３電位から第４電位となるために要する時間よりも長くなる。

ここで、画像信号線１４の電位を発光期間の開始時点から第１電位から第２電位まで上げていく時間について説明する。まず、次のようなモデルを想定する。画像信号線１４を上昇させている過渡現象の考察においては、有機発光素子ＯＬＥＤを容量素子、駆動トランジスタＴ_ｄを電気抵抗とモデル化することができる。すなわち、第１電源線１１と第２電源線との間に、容量素子と電気抵抗が直列に接続されている回路を想定する。ここで、発光期間の開始時点において第１電源線１１が高電位となり、第２電源線１２との間に電位差を生じる。この電位差によりその間に電流が流れるが、電気抵抗が小さいときは容量素子に大きな電流が流れてしまう。そこで、電気抵抗を大きなものとし、容量素子に徐々に電荷を蓄積することで、容量素子に大きな電流が流れるのを抑制することができる。なお、画像信号線１４がＧＮＤレベルになってから、高電位（ＶｄＨ）になるまでの時間は、例えば、５０μｓ以上３５０μｓ以下に設定されている。
発光開始時の駆動トランジスタＴ_ｄの状態について考えると、ゲートとソース間には点灯させる絵の輝度に対応した電位が書き込まれている。その結果、明るい絵を出す設定のときは駆動トランジスタＴ_ｄの抵抗成分が小さく、駆動トランジスタＴ_ｄに電流が流れやすい状態であるため、発光開始直後に発光制御用電源（ＶＤＤ）の入力端に過電流が流れてしまう。本実施形態のように、画像信号線の電位を徐々に上げていくことで有機発光素子ＯＬＥＤの容量成分に電荷を蓄積させることで、過電流を低減することができる。駆動トランジスタＴ_ｄの抵抗成分を大きくし、駆動トランジスタＴ_ｄに急に電流が流れるのを抑制した状態とすることで、点灯させる絵の輝度によらず発光制御用電源（ＶＤＤ）に過電流が発生するのを抑制することができる。

また、画像信号線１４の電位を段階的に上げていく方法について説明する。段階的にあげる必要性は、発光制御用電源（ＶＤＤ）に過電流が発生するのを避けるために必要な画像信号線１４の電位の決定は温度特性や駆動トランジスタＴ_ｄの特性変動を考慮する必要があるが、あらかじめこれらの要因を求めることは困難である。その結果、段階的に画像信号線１４の電位を設定、その状態を保持することをＧＮＤレベルから高電位（ＶｄＨ）まで行うことにより、過電流を抑制することができる。

さらに、発光期間の最後において、画像信号線１４の電位を徐々に下げることにより、駆動トランジスタＴ_ｄの電気抵抗が大きくなり、第１電源線１１と第２電源線１２に流れる電流を徐々に小さくすることができる。仮に、画像信号線１４の電位を徐々に下げない場合は、第１電源線１１と第２電源線１２に存在するインダクタンス成分により、両者の間に電流が流れ続けようとする。そして、駆動トランジスタＴ_ｄのドレイン−ソース間にインダクタンス成分による大きな誘導電圧がかかることになり、駆動トランジスタＴ_ｄの寿命に悪影響を与えてしまう。一方、本実施形態によれば、画像信号線１４の電位を徐々に下げることにより、誘導電圧を小さくすることができ、ひいては駆動トランジスタＴｄの製品寿命を長くすることができる。

この制御により、駆動トランジスタＴ_ｄのオン、閾値電圧検出用トランジスタＴ_ｓのオフは継続される一方で、有機発光素子ＯＬＥＤに順バイアスの電圧が印加されるので、有機発光素子ＯＬＥＤ→駆動トランジスタＴ_ｄ→第２電源線１２という経路で電流が流れ、有機発光素子ＯＬＥＤが発光する。ただし、上記のように、発光開始時からの制御では、画像信号線１４の電位が引き上げられるので、発光輝度も徐々に増加し、発光停止までの制御では、画像信号線１４の電位が引き下げられるので、発光輝度も徐々に減少して行く。

＜タイミングコントローラ１の構成および機能＞
つぎに、タイミングコントローラ１の構成および機能について図４を参照して説明する。

図４において、タイミングコントローラ１は、信号生成部２１、制御部２３、カウンタ２５、演算部２７およびセレクタ２９を備えて構成される。タイミングコントローラ１には、上述した３種類の発光制御用電源（ＶＤＤ，−ＶＥ，ＶｄＨ）および画像データ（Ｘｄａｔａ０）が入力される。信号生成部２１は、電位波形の生成に必要なロジック信号（Ｃｔｒｌ＿Ｐ，Ｃｔｒｌ＿Ｎ）、画像表示の同期制御に必要なロジック信号（ＨＳＹＮＣ）、同じく同期制御に必要なクロック信号（ＸＣＬＫ，ＹＣＬＫ）を生成して出力する。さらに、信号生成部２１は、入力された画像データ（Ｘｄａｔａ０）の出力タイミングを制御する。
制御部２３は、入力された信号生成部２１からのロジック信号（Ｃｔｒｌ＿Ｐ）に基づき、第１電源線１１に対する印加電位（ＯＵＴ＿Ｐ）を決定して出力する。また、制御部２３は、入力された信号生成部２１からのロジック信号（Ｃｔｒｌ＿Ｎ）に基づき、第２電源線１２に対する印加電位（ＯＵＴ＿Ｎ）を決定して出力する。なお、制御部２３から出力される印加電位（ＯＵＴ＿Ｐ）は、図３のシーケンス図における第１電源線１１に対する印加電位に対応し、印加電位（ＯＵＴ＿Ｎ）は、図３のシーケンス図における第２電源線１２に対する印加電位に対応する。
カウンタ２５は、入力されたロジック信号（ＨＳＹＮＣ）をカウントしたカウント値（ＣＯＵＮＴ）を演算部２７およびセレクタ２９に出力する。なお、カウンタ２５がカウントしたカウント値は、制御部２３から出力される制御信号（ＣＬＲ）によってクリアされ、その後、再度のカウント処理が実行される。
演算部２７は、カウンタ２５からのカウント値に基づき、信号生成部２１からの画像データを補正した補正画像データを演算してセレクタ２９に出力する。
セレクタ２９は、カウンタ２５からのカウント値に基づき、信号生成部２１から入力された画像データと、演算部２７から入力された補正画像データとの中から、いずれか一方を選択してＸドライバ２２に出力する。すなわち、セレクタ２９は、画像データおよび補正画像データのうちのいずれか一方の画像データを選択する処理を行う。

制御部２３、カウンタ２５、演算部２７およびセレクタ２９は、本発明における画像データ生成部に対応する構成部である。

図５は、上述したタイミングコントローラ１の機能を実現するためのプログラムコードの一例を示す図であり、特に、発光開始直後の発光制御を行うプログラムコードの一例を示したものである。なお、発光停止直前の発光制御を行うプログラムコードについても、図５に倣って記述することができる。

図５において、まず、発光期間であるか否かをロジック信号（ＶＳＹＮＣ）に基づいて判定する（ステップＳ１）。このステップＳ１において、発光期間ではないと判定した場合には（例えば、ＶＳＹＮＣ＝０）、ステップＳ９の処理に移行する。なお、ステップＳ９の処理では、ロジック信号（Ｃｒｔｌ＿Ｐ，Ｃｒｔｌ＿Ｎ）に基づき、第１電源線１１に対する印加電位および第２電源線１２に対する印加電位のそれぞれが決定される。

ここで、ステップＳ１において、発光期間であると判定した場合には（例えば、ＶＳＹＮＣ＝１）、さらに発光期間の開始であるか否かをロジック信号（Ｃｒｔｌ＿Ｐ，Ｃｒｔｌ＿Ｎ）に基づいて判定する（ステップＳ２）。発光期間の開始ではないと判定した場合には（例えば、Ｃｒｔｌ＿Ｐ＝０、または、Ｃｒｔｌ＿Ｎ＝０）、後述のステップＳ４の処理に移行する。また、発光期間の開始であると判定した場合には（例えば、Ｃｒｔｌ＿Ｐ＝１、かつ、Ｃｒｔｌ＿Ｎ＝１）、カウンタ２５のカウント値をクリアする処理を行う（ステップＳ３）。

次に、カウンタ２５のカウント値が所定値（Ｎ）に達しているか否かが判定される（ステップＳ４）。そして、カウント値が所定値（Ｎ）に達していなければカウンタのカウント処理が進められる（ステップＳ５）。さらに、信号生成部２１から入力された画像データにカウント値（ＣＯＵＮＴ）と所定の係数（Ａ）とをそれぞれ乗算し、乗算した値を上記補正した補正画像データとして出力する（ステップＳ６，Ｓ７）。

一方、カウント値が所定値（Ｎ）に達していれば、信号生成部２１から入力された画像データを出力する（ステップＳ６，Ｓ８）。すなわち、ステップＳ６〜Ｓ８の処理では、カウント値が所定値（Ｎ）に達していなければ、カウント値に比例する値が補正画像データとして設定され、カウント値が所定値（Ｎ）に達していれば、入力された画像データが設定されることになる。

上記では、発光開始時の制御について説明したが、発光停止時の制御についても同様である。詳細な説明は省略するが、概括して説明すると以下のような制御となる。

まず、入力されたロジック信号（Ｃｒｔｌ＿Ｐ，Ｃｒｔｌ＿Ｎ）に基づき、発光期間における発光停止の制御期間に入っているか否かが判定され、発光停止時の制御期間に入っていないと判定された場合には、ロジック信号（Ｃｒｔｌ＿Ｐ，Ｃｒｔｌ＿Ｎ）に基づいて決定された各印加電位（第１電源線１１に対する印加電位および第２電源線１２に対する印加電位）のそれぞれが第１電源線１１および第２電源線１２に印加される。
一方、発光停止の制御期間に入っていると判定された場合には、カウンタ２５のカウント値をカウントダウンする処理が行われる。さらに、カウントされたカウント値が所定値（Ｍ，ＭはＭ＜Ｎを満たす正の整数）に達しているか否かが判定される。

ここで、カウント値が所定値（Ｍ）に達していなければ、信号生成部２１から入力された画像データにカウント値（ＣＯＵＮＴ）と所定の係数（Ｂ，この係数Ｂは上記係数Ａと同じ値であっても、異なっていてもよい）とをそれぞれ乗算した値が補正画像データとして出力される。また、カウント値が所定値（Ｍ）に達していれば発光期間の動作が終了となる。なお、上記図５に示した処理フローは、タイミングコントローラ１の機能をソフトウェア処理として実現するためのプログラムコードという位置づけで説明したが、図５に示すような各機能ブロックに基づくハードウェア処理としてもよい。

＜画像データ電位の立ち上げ時間および立ち下げ時間＞
つぎに、画像信号線１４に印加される画像データ電位の立ち上げ時間および立ち下げ時間について説明する。なお、画像表示装置の表示仕様としては、以下のものを想定する。
（１）１フレーム：１６．６ｍｓ（６０Ｈｚ）
（２）１フレームにおける発光期間：８．３ｍｓ（１／２フレームに相当）
（３）Ｘドライバのクロック周波数：１６．６μｓ（１／１０００フレームに相当）

画像データ電位の「立ち上げ時間」とは、発光開始時の制御期間において、画像信号線１４の電位が第１電位としてのＧＮＤ電位から第２電位としての高電位（ＶｄＨ）のレベルに達するまでの時間である。この時間は、タイミングコントローラ１を介して入力された画像データを、補正された補正画像データに加工する期間と捉えることもできる。なお、この立ち上げ時間は、所望輝度で発光させるのに充分な発光期間を確保する観点から、例えば上記仕様の画像表示装置であれば、３００μｓ程度とすることが好ましく、また１００μｓ程度とすればさらに好ましい。また、この立ち上げ時間内は、各画素回路に対する発光制御が全画素回路で一斉に行われる期間であり、負荷のピークが集中する期間となるので、上記のような画像信号線１４の電位をＧＮＤレベルから高電位（ＶｄＨ）まで徐々に引き上げる制御を行うことで、電源装置の電源容量に与える影響を小さくすることが可能となる。

また、画像データ電位の「立ち下げ時間」とは、発光停止時の制御期間において、画像信号線１４の電位が高電位（ＶｄＨ）からＧＮＤ電位のレベルに達するまでの時間である。なお、この時間も、タイミングコントローラ１を介して入力された画像データを、補正された画像データに加工する期間と捉えることができる。

また、この立ち下げ時間は、一般的な画像表示装置の特性を考慮して、０．５〜１ｍｓ程度とすることが好ましい条件となる。

なお、上記立ち下げ時間の好ましい値が、上記立ち上げ時間の好ましい値と異なっているのは、一般的な画像表示装置に用いられる電源回路の特性による。一般的な画像表示装置に用いられる電源回路では、３Ｖ程度の低電圧から１５Ｖ程度の電圧を生成する昇圧回路が用いられており、出力をフィードバックすることで安定した出力を得るようにしている。このため、負荷変動によって上昇した電圧変動がフィードバック機能によって安定した出力電圧に戻るまでの時間が、画像データ電位を制御する時間の目安となる。なお、この時間は、スイッチング周波数やフィードバック方式にも依存するが、概ね０．５〜１ｍｓの時間となる。

負荷変動によって降下した電圧変動を元に戻す場合と、負荷変動によって上昇した電圧変動を元に戻す場合とでは、安定した電圧に戻る時間は前者の方が短い。この理由は、昇圧回路の特性（昇圧能力は高く、降圧能力は低い）によるものである。したがって、発光停止時の制御期間に比べて、発光開始時の制御期間の方が、電圧の回復期間が短くなる。

ここで、画像データ電位の立ち上げに３００μｓの時間をかけ、画像データ電位の立ち下げに１ｍｓの時間をかけるとすれば、発光期間に対する（立ち上げ時間＋立ち下げ時間）の比は、（３００＋１０００）／８３００＝１３／８３＝１５．７％になる。この場合、発光輝度に対応した電位が印加されている期間を約８４％確保できることになるので、所望輝度で発光させる充分な発光期間の確保が可能となる。

また、画像データ電位の立ち上げに１００μｓの時間をかけ、画像データ電位の立ち下げに０．５ｍｓの時間をかけるとすれば、発光期間に対する（立ち上げ時間＋立ち下げ時間）の比は、（１００＋５００）／８３００＝６／８３＝７．２３％になる。この場合、発光輝度に対応した電位が印加されている期間を約９３％確保できることになるので、所望輝度で発光させる充分な発光期間の更なる確保が可能となる。

このように、本実施の形態にかかる画像表示装置では、所望輝度で発光させる充分な発光期間を確保しつつ、電源装置の電源容量に与える影響を小さくすることが可能となる。

また、本実施の形態にかかる画像表示装置では、一般的な画像表示装置に用いられている電源装置を使用することができるので、所望輝度で発光させる充分な発光期間を確保しつつ、電源装置の電源特性に与える影響を小さくすることが可能となる。

つぎに、実際の測定結果について説明する。

図６，７において、実線にて示される波形は第２電源線１２に印加される電圧波形（図３参照）であり、１点鎖線にて示される波形はタイミングコントローラ１の入力側（例えば発光制御用電源（ＶＤＤ）の入力端：図１参照）で測定した電流波形である。

ここで、本実施の形態にかかる制御手法を用いない場合であって、例えば、有機発光素子ＯＬＥＤを高輝度で発光させる場合には、図６（ａ）の楕円部Ｋ１で示すように、発光開始時に大きな過電流が生じており、負荷のピークが集中していることが理解できる。なお、この性質は、図６（ｂ）の楕円部Ｋ２で示すように、有機発光素子ＯＬＥＤを低輝度で発光させる場合においても生じている。

一方、本実施の形態にかかる制御手法を用いた場合であって、有機発光素子ＯＬＥＤを高輝度で発光させる場合には、図７（ａ）の楕円部Ｋ１で示すように、発光開始時に大きな過電流が生じており、負荷のピークが集中していることが理解できる。なお、この性質は、同図（ｂ）の楕円部Ｋ３、Ｋ４で示すように、有機発光素子ＯＬＥＤを高輝度および低輝度で発光させる場合の双方において、過電流が充分に抑制されていることが理解できる。

（制御手法の変形例−変形例１）
図８において、図２に示したシーケンス図との相違点は、発光期間において、発光期間の開始直後にＧＮＤレベルまで引き下げられた電位を徐々に引き上げる際に、引き上げ後の電位を高電位（ＶｄＨ）とはせず、この高電位（ＶｄＨ）よりもΔＶ１だけ低い所定電位に維持する制御を行うようにしている点にある。その結果、発光期間において維持される第１電位は、“ＶｄＨ−ΔＶ１”となる。

この図８に示す制御手法によれば、画像表示装置における表示パネルの特性のバラツキの影響を抑制することが可能となる。すなわち、引き上げ後の電位レベルを決めるΔＶ１を可変することにより、表示パネルの特性のバラツキに起因する発光特性のバラツキの影響を改善することが可能となる。なお、この制御により、画像データ電位の立ち上げ時間および立ち下げ時間の双方を短縮することができるという効果も得られる。

（制御手法の変形例−変形例２）
図９において、図２に示したシーケンス図との相違点は、発光期間の開始直後において、一旦引き下げる電位をＧＮＤよりも高い電位に制御するようしにている点および発光停止時の電位引き下げ後の電位をＧＮＤよりも高い所定電位に制御するようにしている点にある。その結果、発光期間の開始直後および発光停止時の電位は、“ΔＶ２”となる。

この図９に示す制御手法によれば、引き下げ時の電位レベルΔＶ２を可変することにより、画像データ電位の立ち上げ時間および立ち下げ時間の双方を短縮することができるという効果が得られる。なお、引き下げ時の電位レベルΔＶ２は、０＜ΔＶ２＜ＶｄＨ−Ｖｄａｔａの範囲で可変することが可能となる。

なお、上記変形例１，２では、発光期間の開始直後に引き下げられる電位レベルと発光停止時の電位引き下げ後の電位レベルを同一の電位レベルとして示しているが、これらの電位レベルが異なっていても構わない。

また、本実施の形態では、発光素子として、有機発光素子を一例として説明してきたが、有機発光素子以外の発光素子、例えば、ＬＥＤや無機ＥＬ素子を用いた画素回路への適用も可能である。

また、上述した実施形態において、駆動トランジスタＴ_ｄおよび閾値電圧検出用トランジスタＴ_ｓは、Ｎ型のタイプのトランジスタを用いて説明したが、駆動トランジスタＴ_ｄおよび閾値電圧検出用トランジスタＴ_ｓは、Ｐ型のタイプであっても構わない。次に、駆動トランジスタＴ_ｄおよび閾値電圧検出用トランジスタＴ_ｓが、Ｐ型のタイプについて説明する。なお、上述した実施形態と異なる箇所について説明する。

各薄膜トランジスタがＰ型のタイプの場合、各薄膜トランジスタをオン状態にするには、各薄膜トランジスタのゲート・ソース間の電位を閾値電圧以下に設定することになる。つまり、ゲート電位を薄膜トランジスタの閾値電圧以下となるように設定する。そのため、駆動制御部としてのタイミングコントローラ１は、発光素子の発光開始時における画像信号線１４の電位を発光素子が発光する状態の画像データ電位よりも一旦大きい電位に設定し、その後画像データ電位まで低下させる。また、タイミングコントローラ１は、発光素子の発光を停止する際に画像信号線１４の電位を画像データ電位と閾値電圧との間に位置する電位まで上昇させる。このようにして、画像信号線の電位を発光期間の発光開始時又は発光停止時にて変化させることで、発光制御用電源（ＶＤＤ）の入力端に過電流の大きさを低減することができる。

以上のように、本発明にかかる画像表示装置は、一括発光方式で駆動される画像表示装置において、電源装置の電源容量に与える影響を小さくすることができる発明として有用である。

Claims (7)

1. 発光素子および該発光素子を駆動する駆動素子をそれぞれ有する複数の画素回路と、
   前記各画素回路に対して接続される電源線と、
   前記発光素子の発光輝度に対応する画像データ電位を前記駆動素子に印加する画像信号線と、
   前記画像信号線に印加する電位の大きさおよび出力タイミングを制御するとともに、前記電源線に印加する電位の大きさおよび出力タイミングを制御し、前記各画素回路に対する発光制御を全画素回路で一斉に行なう駆動制御部と、
   を備え、
   前記駆動制御部は、発光期間開始時に、前記画像信号線の画像データ電位を基準電位となる第１電位まで引き下げ、その後、前記第１電位から一定電位となる第２電位となるまで漸次変化させることにより、前記発光素子の発光を開始させ、
   前記電源線に印加される電位は、前記発光素子の前記発光期間開始時に第３電位から第４電位に切り替えられ、
   前記画像信号線が前記第１電位から前記第２電位となるために要する時間は、前記電源線が第３電位から第４電位となるために要する時間よりも長いことを特徴とする画像表示装置。
2. 請求項１に記載の画像表示装置において、
   前記画像信号線が前記第１電位から前記第２電位となるまでの時間は、５０μｓ以上、３５０μｓ以下であることを特徴とする画像表示装置。
3. 請求項１に記載の画像表示装置において、
   前記画像信号線が前記第１電位から前記第２電位まで段階的に変化して到達することを特徴とする画像表示装置。
4. 請求項１に記載の画像表示装置において、
   前記電源線は、各画素回路に接続される第１電源線と第２電源線を有し、
   前記発光期間開始時より前記第１電源線及び前記第２電源線の両方を切り替えることを特徴とする画像表示装置。
5. 請求項１に記載の画像表示装置において、
   前記駆動制御部は、前記発光期間における発光開始時を判定し、発光開始時からの経過時間に基づいて前記画像信号線に出力する電位を調整する画像データ生成部を更に備えたことを特徴とする画像表示装置。
6. 請求項４に記載の画像表示装置において、
   前記発光素子は、有機発光ダイオードであり、
   前記第１電源線は、前記有機発光ダイオードのアノード側に接続され、且つ前記第２電源線は、前記有機発光ダイオードのカソード側に接続されることを特徴とする画像表示装置。
7. 請求項１に記載の画像表示装置において、
   前記発光素子の発光を開始させた以後、前記画像信号線の画像データの電位を前記第２電位に維持させることを特徴とする画像表示装置。

Images