JPWO2007040088A1 - 画像表示装置およびその駆動方法 - Google Patents

画像表示装置およびその駆動方法 Download PDF

Info

Publication number
JPWO2007040088A1
JPWO2007040088A1 JP2007516864A JP2007516864A JPWO2007040088A1 JP WO2007040088 A1 JPWO2007040088 A1 JP WO2007040088A1 JP 2007516864 A JP2007516864 A JP 2007516864A JP 2007516864 A JP2007516864 A JP 2007516864A JP WO2007040088 A1 JPWO2007040088 A1 JP WO2007040088A1
Authority
JP
Japan
Prior art keywords
terminal
potential
light emitting
image display
light emission
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2007516864A
Other languages
English (en)
Other versions
JP5020815B2 (ja
Inventor
薫 草深
薫 草深
親知 高杉
親知 高杉
太朗 蓮見
太朗 蓮見
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to JP2007516864A priority Critical patent/JP5020815B2/ja
Publication of JPWO2007040088A1 publication Critical patent/JPWO2007040088A1/ja
Application granted granted Critical
Publication of JP5020815B2 publication Critical patent/JP5020815B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3275—Details of drivers for data electrodes
    • G09G3/3283—Details of drivers for data electrodes in which the data driver supplies a variable data current for setting the current through, or the voltage across, the light-emitting elements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0819—Several active elements per pixel in active matrix panels used for counteracting undesired variations, e.g. feedback or autozeroing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0861—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor with additional control of the display period without amending the charge stored in a pixel memory, e.g. by means of additional select electrodes
    • G09G2300/0866—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor with additional control of the display period without amending the charge stored in a pixel memory, e.g. by means of additional select electrodes by means of changes in the pixel supply voltage
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0262—The addressing of the pixel, in a display other than an active matrix LCD, involving the control of two or more scan electrodes or two or more data electrodes, e.g. pixel voltage dependent on signals of two data electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3275—Details of drivers for data electrodes
    • G09G3/3291—Details of drivers for data electrodes in which the data driver supplies a variable data voltage for setting the current through, or the voltage across, the light-emitting elements

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Control Of El Displays (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

通電により発光する発光手段（ＯＬＥＤ）と、少なくとも第１端子、第２端子を有し、前記第１端子と前記第２端子との間に印加される電位差に基づいて前記発光手段の発光を制御するドライバ手段（Ｔｄ）と、発光手段（ＯＬＥＤ）の発光期間に、ドライバ手段（Ｔｄ）の前記第１端子もしくは前記第２端子に電圧を印加する制御手段と、を備え、前記制御手段は、ドライバ手段（Ｔｄ）の前記第１端子もしくは前記第２端子に印加される電圧が、発光手段（ＯＬＥＤ）の発光輝度が高階調レベルの場合と、発光手段（ＯＬＥＤ）の発光輝度が低階調レベルの場合とで、互いに異なるように制御する。

Description

本発明は、有機ＥＬディスプレイ装置等の画像表示装置及びその駆動方法に関するものである。
従来から、発光層に注入された正孔と電子とが再結合することによって光を生じる機能を有する電流制御型の有機ＥＬ（Ｅｌｅｃｔｒｏｌｕｍｉｎｅｓｃｅｎｃｅ）素子を用いた画像表示装置が提案されている。
この種の画像表示装置では、例えばアモルファスシリコンや多結晶シリコン等で形成された薄膜トランジスタ（Ｔｈｉｎ Ｆｉｌｍ Ｔｒａｎｓｉｓｔｏｒ：以下「ＴＦＴ」という）や有機ＥＬ素子の一つである有機発光ダイオード（Ｏｒｇａｎｉｃ Ｌｉｇｈｔ Ｅｍｉｔｔｉｎｇ Ｄｉｏｄｅ：以下「ＯＬＥＤ」という）などが各画素を構成しており、各画素に適切な電流値が設定されることにより、各画素の輝度が制御される。
例えばＯＬＥＤなどの電流駆動型発光素子と、ＯＬＥＤに流れる電流を制御する、例えばＴＦＴなどの駆動トランジスタとが直列に配置された画素を複数持つアクティブ・マトリクス型の画像表示装置では、各画素に設けられた駆動トランジスタの閾値電圧のばらつきにより、発光素子に流れる電流値が変化して輝度むらが発生する。この現象を改善するための手法として、例えば駆動トランジスタの閾値電圧を予め検出するとともに、検出した閾値電圧に基づいて発光素子に流れる電流を制御する方式を開示した文献（例えば非特許文献１）や、当該方式に基づく具体的な回路構成を開示した文献（例えば非特許文献２）などが存在している。
Ｒ．Ｍ．Ａ． Ｄａｗｓｏｎ，ｅｔ ａｌ．（１９９８）．Ｄｅｓｉｇｎ ｏｆ ａｎ Ｉｍｐｒｏｖｅｄ Ｐｉｘｅｌ ｆｏｒ ａ Ｐｏｌｙｓｉｌｉｃｏｎ Ａｃｔｉｖｅ−Ｍａｔｒｉｘ Ｏｒｇａｎｉｃ ＬＥＤ Ｄｉｓｐｌａｙ． ＳＩＤ９８ Ｄｉｇｅｓｔ， ｐｐ．１１−１４． Ｓ．Ｏｎｏ ｅｔ ａｌ．（２００３）．Ｐｉｘｅｌ Ｃｉｒｃｕｉｔ ｆｏｒ ａ−Ｓｉ ＡＭ−ＯＬＥＤ．Ｐｒｏｃｅｅｄｉｎｇｓ ｏｆ ＩＤＷ ’０３，ｐｐ．２５５−２５８．
しかしながら、検出閾値電圧に基づいて発光素子電流を制御する上記非特許文献などに開示された手法では、駆動トランジスタの閾値電圧近傍におけるオフ電流が大きく、閾値電圧を検出した上で画素信号電圧の０Ｖとして書き込みを行ったとしても、発光素子に流れる電流が十分小さくならないという現象が、発明者らによって見出された。
駆動トランジスタの閾値電圧近傍における発光素子への電流量が十分小さくならない場合には、発光素子を低階調で発光させる際に、その発光輝度が十分小さくならないといった問題点があった。また、特に黒レベルの輝度が浮いてしまうため、黒レベルの輝度に対する白レベルの輝度比であるコントラスト比が理想的な値からずれやすいといった問題点があった。
本発明は、上記に鑑みてなされたものであって、低階調レベルで発光する発光素子の発光輝度を十分に小さくすることが可能な画像表示装置およびその駆動方法を提供することを目的とする。
上述した課題を解決し、目的を達成するために、本発明は、通電により発光する発光手段と、少なくとも第１端子、第２端子を備え、前記第２端子に対する前記第１端子の電位が増大または減少するに従って前記第２端子を流れる電流の絶対値が増大する特性を有し、前記第１端子と前記第２端子との間に印加される電位差に基づいて前記発光手段の発光を制御するドライバ手段と、前記ドライバ手段の前記第２端子に対する前記第１端子の電位を前記ドライバ手段が有する閾値電圧よりも低い値または高い値に制御する制御手段と、を備えたことを特徴とする。
また本発明は、通電により発光する発光手段と、少なくとも第１端子、第２端子を備え、前記第１端子と前記第２端子との間に印加される電位差に基づいて前記発光手段の発光を制御するドライバ手段と、前記発光手段の発光期間に、前記ドライバ手段の前記第１端子もしくは前記第２端子に電圧を印加する制御手段と、を備え、前記制御手段は、前記ドライバ手段の前記第１端子もしくは前記第２端子に印加される電圧を前記発光手段の発光輝度が高階調レベルの場合と、前記発光手段の発光輝度が低階調レベルの場合とで、互いに異なるように制御することを特徴とする。
さらに本発明は、発光手段と、第１端子および第２端子を備え、前記第２端子に対する前記第１端子の電位が増大または減少するに従って前記第２端子を流れる電流の絶対値が増大する特性を有し、前記発光素子に電気的に接続されるドライバ手段と、を備えた画像表示装置の駆動方法において、前記ドライバ手段の前記第２端子に対する前記第１端子の電位を、前記ドライバ手段が有する閾値電圧よりも低い値または高い値に設定した状態で、前記発光素子を発光させる工程、を備えたことを特徴とする。
またさらに本発明は、発光手段と、第１端子および第２端子を有し、前記発光素子に電気的に接続されるドライバ手段と、を備えた画像表示装置の駆動方法において、前記ドライバ手段の前記第１端子または前記第２端子に印加される電圧を、前記発光手段の発光輝度が高階調レベルの場合と、前記発光手段の発光輝度が低階調レベルの場合とで、互いに異ならせたことを特徴とする。
本発明によれば、ドライバ手段の特性に応じて、ドライバ手段の第２端子に対する第１端子の電位をドライバ手段の閾値電圧よりも高い値、または低い値に制御することにより、低階調レベルでの発光手段の発光輝度を十分に小さくすることができる。
また本発明によれば、発光手段の発光期間においてドライバ手段の第１端子もしくは第２端子に印加される電圧を、発光手段の発光輝度が高階調レベルの場合と、発光手段の発光輝度が低階調レベルの場合とで、互いに異ならせることにより、高階調レベルでの発光輝度を高く維持しつつ、低階調レベルでの発光輝度を十分小さくすることができ、画像表示装置におけるコントラスト比が改善されるという効果が得られる。
図１は、本発明の実施の形態１を説明するための画像表示装置の１画素に対応する画素回路の構成を示す図である。 図２は、図１に示した画素回路上にトランジスタの寄生容量および有機発光素子容量を示した回路構成を示す図である。 図３は、図２に示した画素回路の一般的な動作を説明するためのシーケンス図である。 図４は、図３に示した準備期間の動作を説明する図である。 図５は、図３に示した閾値電圧検出期間の動作を説明する図である。 図６は、図３に示した書き込み期間の動作を説明する図である。 図７は、図３に示した発光期間の動作を説明する図である。 図８は、駆動トランジスタＴｄのゲート・ソース間の電位差Ｖｇｓに対する電流（Ｉｄｓ）1/2の関係（Ｖ−Ｉ1/2特性）を示す図である。 図９は、図２に示した画素回路の実施の形態１における制御手法を説明するためのシーケンス図である。 図１０は、図２に示した画素回路の実施の形態２における制御手法を説明するためのシーケンス図である。 図１１は、本発明の実施の形態３を説明するための画像表示装置の１画素に対応する画素回路の構成を示す図である。 図１２は、図１１に示した実施の形態３にかかる画素回路の制御手法を説明するためのシーケンス図である。 図１３は、電源線の電位を上昇させる制御手段の構成例を示す図である。 図１４は、電源線などに制御電位を付与するラインドライバの構成例を示す図である。
符号の説明
１０ 電源線１０
１１ Ｔｔｈ制御線１１
１２ マージ線１２
１３ 走査線１３
１４ 画像信号線１４
１５ 第１電源線
１６ 第２電源線
ＯＬＥＤ 有機発光素子
Ｔｄ 駆動トランジスタ
Ｔｔｈ 閾値電圧検出用トランジスタ
Ｔｓ，Ｔｍ，Ｔｋ スイッチングトランジスタ
Ｃｓ 閾値電圧保持容量
以下に、本発明にかかる画像表示装置の実施の形態を図面に基づいて詳細に説明する。なお、以下の実施の形態により本発明が限定されるものではない。
（実施の形態１）
図１は、本発明の実施の形態１を説明するための画像表示装置の１画素に対応する画素回路の構成を示す図である。同図に示す画素回路は、有機ＥＬ素子の一つである有機発光素子ＯＬＥＤ、駆動トランジスタＴｄ、閾値電圧検出用トランジスタＴｔｈ、閾値電圧保持容量Ｃｓを所定ラインに所定期間接続するためのスイッチングトランジスタＴｓ，Ｔｍを備えるように構成されている。
図１において、駆動トランジスタＴｄは、ゲート電極・ソース電極間に与えられる電位差に応じて有機発光素子ＯＬＥＤに流れる電流量を制御するためのものである。また閾値電圧検出用トランジスタＴｔｈは、オン状態となった時に、駆動トランジスタＴｄのゲート電極とドレイン電極とを電気的に接続し、駆動トランジスタＴｄのゲート電極・ソース電極間の電位差が駆動トランジスタＴｄの閾値電圧Ｖｔｈとなるまで駆動トランジスタＴｄのゲート電極からドレイン電極に向かって電流を流すことにより、駆動トランジスタＴｄの閾値電圧Ｖｔｈを検出する機能を有している。
有機発光素子ＯＬＥＤは、ＯＬＥＤに閾値電圧以上の電位差（アノード−カソード間電位差）が生じることにより、電流が流れ、発光する特性を有する素子である。具体的には、有機発光素子ＯＬＥＤは、Ａｌ、Ｃｕ、ＩＴＯ（Ｉｎｄｉｕｍ Ｔｉｎ Ｏｘｉｄｅ）等によって形成されたアノード層およびカソード層と、アノード層とカソード層との間にフタルシアニン、トリスアルミニウム錯体、ベンゾキノリノラト、ベリリウム錯体等の有機系の材料によって形成された発光層とを少なくとも備えた構造を有し、発光層に注入された正孔と電子とが再結合することによって光を生じる機能を有する。有機発光素子容量Ｃｏｌｅｄは、有機発光素子ＯＬＥＤの容量を等価的に表したものである。
駆動トランジスタＴｄ、閾値電圧検出用トランジスタＴｔｈ、スイッチングトランジスタＴｓおよびスイッチングトランジスタＴｍは、例えば、薄膜トランジスタである。なお、以下で参照される各図面においては、各薄膜トランジスタについてのチャネル（ｎ型またはｐ型）については、特に明示していないが、ｎ型またはｐ型のいずれを用いてもよい。
電源線１０は、駆動トランジスタＴｄおよびスイッチングトランジスタＴｍに電源を供給する。Ｔｔｈ制御線１１は、閾値電圧検出用トランジスタＴｔｈを制御するための信号を供給する。マージ線１２は、スイッチングトランジスタＴｍを制御するための信号を供給する。走査線１３は、スイッチングトランジスタＴｓを制御するための信号を供給する。画像信号線１４は、画像信号を供給する。
なお、図１では、有機発光素子ＯＬＥＤに所定電源を供給するために、高電位のグラウンド線と低電位の電源線１０との間に有機発光素子ＯＬＥＤを配するようにしているが、高電位側を電源線１０として駆動し、低電位側をグラウンド線として固定電位にしたり、両方を駆動したりしてもよい。
ところで、トランジスタには、一般的にゲート・ソース間およびゲート・ドレイン間に寄生容量が存在する。これらのうち、駆動トランジスタＴｄのゲート電位に影響を与えるのは、駆動トランジスタＴｄのゲート・ソース間容量ＣｇｓＴｄ、駆動トランジスタＴｄのゲート・ドレイン間容量ＣｇｄＴｄ、および閾値電圧検出用トランジスタＴｔｈのゲート・ソース間容量ＣｇｓＴｔｈ、閾値電圧検出用トランジスタＴｔｈのゲート・ドレイン間容量ＣｇｄＴｔｈである。なお、これらの寄生容量と、有機発光素子ＯＬＥＤが固有に有している有機発光素子容量Ｃｏｌｅｄを加えたものを図２に示す。
つぎに、本実施の形態の動作について、図３〜図７を参照して説明する。ここで、図３は、図２に示した画素回路の一般的な動作を説明するためのシーケンス図であり、図４〜図７は、４つの期間に区分された準備期間（図４）、閾値電圧検出期間（図５）、書き込み期間（図６）および発光期間（図７）の各区間の動作を説明するための図である。なお、以下に説明する動作は、制御部（図示略）の制御下で行われる。
（準備期間）
準備期間の動作については、図３および図４を参照して説明する。準備期間では、電源線１０が高電位（Ｖｐ）、マージ線１２が高電位（ＶｇＨ）、Ｔｔｈ制御線１１が低電位（ＶｇＬ）、走査線１３が低電位（ＶｇＬ）、画像信号線１４がゼロ電位とされる。これにより、図４に示すように、閾値電圧検出用トランジスタＴｔｈがオフ、スイッチングトランジスタＴｓがオフ、駆動トランジスタＴｄがオン、スイッチングトランジスタＴｍがオンとされ、電源線１０→駆動トランジスタＴｄ→有機発光素子容量Ｃｏｌｅｄという経路で電流が流れ、有機発光素子容量Ｃｏｌｅｄに電荷が蓄積される。なお、この準備期間で有機発光素子容量Ｃｏｌｅｄに電荷を蓄積する理由は、後述する閾値電圧検出期間に駆動トランジスタＴｄのドレイン・ソース間電流（以下「Ｉｄｓ」と表記）が流れなくなる状態（すなわち駆動トランジスタＴｄのゲート・ソース間電圧が閾値電圧に等しい状態）を検出する際に、有機発光素子容量Ｃｏｌｅｄを駆動トランジスタＴｄのドレイン・ソース間に流す電流の供給源として作用させるためである。
（閾値電圧検出期間）
つぎに、閾値電圧検出期間の動作について図３および図５を参照して説明する。閾値電圧検出期間では、電源線１０がゼロ電位、マージ線１２が高電位（ＶｇＨ）、Ｔｔｈ制御線１１が高電位（ＶｇＨ）、走査線１３が低電位（ＶｇＬ）、画像信号線１４がゼロ電位とされる。これにより、図５に示すように、閾値電圧検出用トランジスタＴｔｈがオンとなり、駆動トランジスタＴｄのゲートとドレインとが接続される。
また、閾値電圧保持容量Ｃｓおよび有機発光素子容量Ｃｏｌｅｄに蓄積された電荷が放電され、駆動トランジスタＴｄ→電源線１０という経路で電流が流れる。そして、駆動トランジスタＴｄのゲート−ソース間の電位差が閾値電圧Ｖｔｈに達すると、駆動トランジスタＴｄがオフとされ、駆動トランジスタＴｄの閾値電圧Ｖｔｈが検出される。
（書き込み期間）
さらに、書き込み期間の動作について図３および図６を参照して説明する。書き込み期間では、データ電位（−Ｖｄａｔａ）を閾値電圧保持容量Ｃｓに供給することにより、駆動トランジスタＴｄのゲート電位を所望電位に変化させることが行われる。具体的には、電源線１０がゼロ電位、マージ線１２が低電位（ＶｇＬ）、Ｔｔｈ制御線１１が高電位（ＶｇＨ）、走査線１３が高電位（ＶｇＨ）、画像信号線１４がデータ電位（−Ｖｄａｔａ）とされる。
これにより、図６に示したように、スイッチングトランジスタＴｓがオン、スイッチングトランジスタＴｍがオフとなり、有機発光素子容量Ｃｏｌｅｄに蓄積された電荷が放電され、有機発光素子容量Ｃｏｌｅｄ→閾値電圧検出用トランジスタＴｔｈ→閾値電圧保持容量Ｃｓという経路で電流が流れ、閾値電圧保持容量Ｃｓに電荷が蓄積される。すなわち、有機発光素子容量Ｃｏｌｅｄに蓄積された電荷は、閾値電圧保持容量Ｃｓに移動する。
ここで、駆動トランジスタＴｄのゲート電位Ｖｇは、駆動トランジスタＴｄの閾値電圧をＶｔｈとすると、閾値電圧保持容量Ｃｓの容量値をＣｓ、閾値電圧検出用トランジスタＴｔｈがオンの場合の全容量（すなわち駆動トランジスタＴｄのゲートに接続された静電容量および寄生容量）をＣａｌｌとすると、次式で表される（なお、上記仮定は、以下の式についても及ぶものとする）。
Vg＝Vth−(Cs/Call)・Vdata ・・・（１）
また、閾値電圧保持容量Ｃｓの両端の電位差ＶＣｓは、次式で表される。
VCs＝Vg−(−Vdata)＝Vth＋[(Call−Cs)/Call]・Vdata ・・・（２）
上記（２）式に示される全容量Ｃａｌｌは、閾値電圧検出用トランジスタＴｔｈの導通時の全容量であり、次式で表される。
Call＝Coled＋Cs＋CgsTth＋CgdTth＋CgsTd ・・・（３）
なお、上記（３）式に駆動トランジスタＴｄのゲート・ドレイン間容量ＣｇｄＴｄが含まれていないのは、駆動トランジスタＴｄのゲート・ドレイン間が閾値電圧検出用トランジスタＴｔｈによって接続され、駆動トランジスタＴｄ両端が略同電位となっているからである。また、閾値電圧保持容量Ｃｓと有機発光素子容量Ｃｏｌｅｄとの間には、Ｃｓ＜Ｃｏｌｅｄの関係がある。
（発光期間）
最後に、発光期間の動作について図３および図７を参照して説明する。発光期間では、電源線１０がマイナス電位（−ＶＤＤ）、マージ線１２が高電位（ＶｇＨ）、Ｔｔｈ制御線１１が低電位（ＶｇＬ）、走査線１３が低電位（ＶｇＬ）、画像信号線１４がゼロ電位とされる。
これにより、図７に示したように、駆動トランジスタＴｄがオン、閾値電圧検出用トランジスタＴｔｈがオフ、スイッチングトランジスタＴｓがオフとなり、有機発光素子ＯＬＥＤ→駆動トランジスタＴｄ→電源線１０という経路で電流が流れ、有機発光素子ＯＬＥＤが発光する。
このとき、駆動トランジスタＴｄのドレインからソースに流れる電流（すなわちＩｄｓ）は、駆動トランジスタＴｄの構造および材質から決定される定数β、駆動トランジスタＴｄのソースを基準とするゲート・ソース間の電位差Ｖｇｓ、駆動トランジスタＴｄの閾値電圧Ｖｔｈを用いて次式で表される。
Ids ＝(β/2)・(Vgs−Vth)2 ・・・（４）
いま、駆動トランジスタＴｄのゲート・ソース間の電位差Ｖｇｓと電流Ｉｄｓとの関係を考察するため画素回路の寄生容量を考慮しない場合の電位差Ｖｇｓを算出する。図７において、発光時には駆動トランジスタＴｄが導通しており、駆動トランジスタＴｄのソース電位とドレイン電位が略同電位に保持され、また駆動トランジスタＴｄのゲート電位は、書き込み電位（−Ｖｄａｔａ）が閾値電圧保持容量Ｃｓと有機発光素子容量Ｃｏｌｅｄとの間で分圧された状態となるので、電位差Ｖｇｓは次式で表せる。
Vgs＝Vth＋Coled/(Cs＋Coled)・Vdata ・・・（５）
したがって、駆動トランジスタＴｄのゲート・ソース間の電位差Ｖｇｓと電流Ｉｄｓとの関係式は、上記（４）式、（５）式を用いて次式のようになる。
Ids＝(β/2)・(Coled/(Cs＋Coled)・Vdata)2
＝a・Vdata2 ・・・（６）
（６）式によれば、電流Ｉｄｓは閾値電圧Ｖｔｈに依存せず、書き込み電位の２乗に比例することになる。
ところが、近時、Ｖｔｈ近傍において、電流Ｉｄｓの実測値が前述の計算式（式（６））から求めた値より大きいという事実を本願発明者らは見出した。
例えば、図８は、駆動トランジスタＴｄのゲート・ソース間の電位差Ｖｇｓに対する電流（Ｉｄｓ）1/2の関係（Ｖ−Ｉ1/2特性）を示す図である。同図において、実線部の波形は実測値の一例であり、破線部の波形は、前述の（６）式に従う特性を示した計算値である。同図の縦軸は（Ｉｄｓ）1/2、横軸はＶｇｓである。トランジスタの特性には、トランジスタのドレイン・ソース間電位差Ｖｄｓの変化に対してＩｄｓが略一定となる飽和領域と、Ｖｄｓの変化に対してＩｄｓが略比例して変化する線形領域と、がある。また、飽和領域においては、Ｖｇｓの変化に対して（Ｉｄｓ）1/2は直線的に変化する。図８においてはＶｇｓ＞６Ｖの領域において（Ｉｄｓ）1/2は直線的に変化しており、Ｖｇｓ＞６Ｖにおいては少なくとも飽和領域であることがわかる。なお、図８においては図示していないが、Ｖｇｓをさらに大きくすると（Ｉｄｓ）1/2の直線的な変化から外れ、線形領域となる。
また、Ｖｇｓに対する（Ｉｄｓ）1/2の変化の傾きは飽和領域において最大値が存在する。この傾きが最大となるＶ−Ｉ1/2特性曲線における接線が図８における計算値の直線であり、この直線と横軸（（Ｉｄｓ）1/2＝０）との交点が駆動トランジスタＴｄの閾値電圧Ｖｔｈである。同図に示されるように、閾値電圧Ｖｔｈ（図８の例では閾値電圧Ｖｔｈは約２Ｖである）の近傍（例えば、閾値電圧Ｖｔｈに対して±２Ｖの範囲内）において、実測値と計算値とが大きく食い違っている。このため、予め検出した閾値電圧Ｖｔｈを用いて補正した画素レベルに基づいて発光制御を行っても、閾値電圧Ｖｔｈの近傍の電流Ｉｄｓが十分小さくならないので、閾値電圧近傍の画素レベル（低階調レベル）の輝度が小さくならず、画像表示装置のコントラスト比が低下してしまうことになる。
そこで、この実施の形態では、駆動トランジスタＴｄの閾値電圧Ｖｔｈを用いて補正した画素レベルに基づいて有機発光素子の発光制御を行う場合であって、低階調時の表示制御を行うとき、発光期間において、所定の配線（例えば電源線、Ｔｔｈ制御線）の電位を、高階調時の表示を行うときに比べて変化させることで、駆動トランジスタＴｄのゲート・ソース間の電位差Ｖｇｓを低下させるようにしている。
つぎに、発光期間において、所定の配線（例えば電源線、Ｔｔｈ制御線）の電位を変化させる制御手法について説明する。
図９は、図２に示した画素回路の実施の形態１における制御手法を説明するためのシーケンス図である。図９において、図２に示したシーケンス図との相違点は、発光期間において、駆動トランジスタＴｄのドレインおよびソースへの印加電圧が低下するように、電源線１０の電位を所定量だけ上昇させている。電源線１０の電位を所定量上昇させることにより、駆動トランジスタＴｄのゲート・ソース間の印加電圧が下がるので、有機発光素子ＯＬＥＤの低階調レベルにおける輝度が減少して所望するコントラスト比を得ることができるようになる。このように電源線１０の電位を上昇させることにより、発光素子の発光輝度が特に低い階調である場合、駆動トランジスタＴｄのソースに対するゲートの電位を駆動トランジスタＴｄの閾値電圧よりも低くすることができ、黒レベルの表示を行う際に発光素子に流れる電流をより小さくすることが可能となる。
なお、本実施形態においては駆動トランジスタＴｄがｎ型の場合について説明しているが、駆動トランジスタＴｄがｐ型である場合、駆動トランジスタＴｄのソースに対するゲートの電位が小さくなるほど電流Ｉｄｓの絶対値が大きくなる。したがって、駆動トランジスタＴｄがｐ型である場合、駆動トランジスタＴｄのソースに対するゲートの電位を駆動トランジスタＴｄの閾値電圧よりも高くなるように設定することが好ましい。
つぎに、電源線１０の電位を上昇させる際の定量値について明らかにする。なお、上記に示した（５）式および（６）式は、それぞれ画素回路に寄生容量が存在しないと仮定した場合の、画像表示装置における駆動トランジスタＴｄのゲート・ソース間の電位差Ｖｇｓおよび電流Ｉｄｓについて示したものであるが、実際の画素回路には、上述のような寄生容量が存在しているため、電位差Ｖｇｓおよび電流Ｉｄｓは、閾値電圧Ｖｔｈの影響を受ける。そこで、寄生容量を考慮した場合の上記定量値を求めるため、寄生容量を考慮した場合の電位差Ｖｇｓおよび電流Ｉｄｓを（５）式および（６）式と同様に算出する。
いま、発光時の駆動トランジスタＴｄのゲート電位をＶｇとする。このとき、駆動トランジスタＴｄのソースに対するゲート電位Ｖｇｓは、次式で表される。
Vgs＝Vg＋VDD−Vtholed ・・・（７）
また、駆動トランジスタＴｄのゲートにつながる容量は、保持容量Ｃｓと３個の寄生容量ＣｇｓＴｔｈ，ＣｇｓＴｄ，ＣｇｄＴｄである。ここで、電源線１０の電位を「−ＶＤＤ」から「−ＶＤＤ＋Δｖ」に変化すると、駆動トランジスタＴｄの新たなゲート電位Ｖｇ'は、次式となる。
Vg'＝Vg＋[(Cs＋CgsTd)/(Cs＋CgsTd＋CgdTd＋CgsTth)]・Δv ・・・（８）
その結果、新たなソースに対するゲート電位Ｖｇｓ'は、次式となる。
Vgs'＝Vg'＋VDD−Δv−Vtholed
＝Vgs−[(CgdTd＋CgsTth)/(Cs＋CgsTd＋CgdTd＋CgsTth)]・Δv ・・・（９）
式（９）によれば、Δｖの一定倍だけＶｇｓより低くなることが分かり、上式に基づいて、電源線１０の電位を変化させることで、画像表示装置のコントラスト比を向上させることができる。
なお、電源線１０の電位をΔｖ上昇させる方法としては、例えば、通常、電源線１０に印加される基準電圧パルスに対して、発光期間においてΔｖに対応する補助電圧パルスを電源線１０に印加する方法等が考えられる。
また、電源線１０の電位を上昇させる制御手段としては、図１３に示すように、電源線に接続されるラインドライバ（Ｙドライバ）２０が挙げられる。このラインドライバ２０は、その内部に、例えば、図１４に示すように、駆動ＩＣ内にスイッチング素子ＳＷ１〜ＳＷ３を有している。またスイッチング素子ＳＷ１〜ＳＷ３は、それぞれＧＮＤ，Ｖｐの定電位に保持された第１電位線２１および第２電位線２２、ならびに電位が可変される第３電位線２３に接続されている。そして、スイッチング素子ＳＷ１〜ＳＷ３を制御することにより、電源線１０に接続される電位線を選択し、電源線１０に供給される電位を可変させることが可能となる。なお、第３電位線２３は、一端側が定電源−ＶＤＤに電位制御回路２４を介して接続されており、電源制御信号に基づいて電位制御回路２４が駆動することによって第３電位線２３に供給される電位が可変される。また、電位制御回路２４としては、可変抵抗回路やパルス電位印加回路等の従来周知の制御回路が採用される。なお、第３電位線２３は、定電源−ＶＤＤではなく可変電源に接続してもよい。
これまでの説明は、画像表示装置の１画素に対応する画素回路に関するものであったが、例えば、赤、緑、青の三原色画素が一つの絵素を構成する多色表示あるいは類似の多色表示にかかる画像表示装置では、最大階調（白表示）において必要な光度および電流当たりの光度は、各色の発光素子で異なるのが一般的である。このため、最小階調（黒）のＶｄａｔａを０Ｖとすると、最大階調（白）のＶｄａｔａは各色画素で異なることになる。ところが、最小階調（黒）のＶｄａｔａの振り幅が小さくなるとコントラスト比が低下してしまうことになる。そこで最大階調のＶｄａｔａを画像信号の最大電圧にそろえ、各色ごとにＶｇｓの下げ幅を変化させることにより、コントラスト比を低下させることなく良好な白表示を得ることができる。
なお、発光期間において、電源線１０の電位を上昇させる条件については、有機発光素子ＯＬＥＤの発光輝度が低階調レベルの場合と高階調レベルの場合とで異ならせることが好ましい。さらに好ましくは、電源線１０の電位の変化量（上昇量）を発光輝度が低階調レベルの場合に大きく、高階調レベルの場合に小さくすることが好ましい。なお、ここでいう低階調レベル及び高階調レベルとは、絶対的な値を示すのではなく、両者の発光輝度の大小関係をいう。例えば、良好な白表示と好ましいコントラスト比を得るために、上述の処理手法に基づいて電源線１０の電位を変化させるとき、例えば電源線１０の電位の変化量がΔＶAであるときの発光輝度Ａと、電源線１０の電位の変化量がΔＶBであるときの発光輝度Ｂとの間で、ΔＶA＞ΔＶBという関係があるならば、発光輝度Ａを低階調レベルとし、発光輝度Ｂを高階調レベルとすることができる。
なお、上記の説明は、高電位のグラウンド線と低電位の電源線との間に有機発光素子ＯＬＥＤを配するように構成された画素回路についての場合であったが、高電位の電源線と低電位のグラウンド線との間に有機発光素子ＯＬＥＤを配するように構成された画素回路においては、上記とは逆に、高電位側にある電源線の電位を所定量だけ降下させるようにすればよい。すなわち肝要な点は、駆動トランジスタＴｄのゲート・ソース間への印加電圧が低下する方向に制御すればよい。
また、高電位側と低電位側の両者を駆動するように構成された画素回路であれば、両者のいずれか一方あるいは両者を同時に制御してもよい。
以上、説明したように、この実施の形態の画像表示装置によれば、有機発光素子の発光を制御する駆動トランジスタへの印加電圧を有機発光素子の発光期間において低下させるために電源線の電位を変化させるようにしているので、低階調レベルにおける有機発光素子の発光輝度を小さくすることができる。その結果、画像表示装置におけるコントラスト比を改善することができる。
（実施の形態２）
さて、前述した実施の形態１においては、図９に示したように、発光期間において、電源線１０の電位を上昇させるようにしていたが、この実施の形態では、図１０に示すように、発光期間において、Ｔｔｈ制御線１１の電位を降下させるように制御している。
例えば、図７に示す構成において、Ｔｔｈ制御線１１は、閾値電圧検出用トランジスタＴｔｈのゲート・ソース間容量ＣｇｓＴｔｈを介して駆動トランジスタＴｄのゲートに接続されている。したがって、Ｔｔｈ制御線１１の電位を降下させた場合、駆動トランジスタＴｄのゲート電位も降下する。したがって、実施の形態１と同様に、画素回路におけるコントラスト比を改善することができる。
なお、赤、緑、青の三原色画素が一つの絵素を構成する多色表示の画像表示装置においても、実施の形態１と同様に、最大階調のＶｄａｔａを画像信号の最大電圧にそろえ、各色ごとにＶｇｓの下げ幅を変化させることにより、コントラスト比を低下させることなく良好な白表示を得ることができる。
また、発光期間において、Ｔｔｈ制御線１１の電位を降下させる条件については、有機発光素子ＯＬＥＤの発光輝度が低階調レベルの場合と高階調レベルの場合とで異ならせることが好ましい。さらに好ましくは、Ｔｔｈ制御線１１の電位の変化量（降下量）を発光輝度が低階調レベルの場合に大きく、高階調レベルの場合に小さくすることが好ましい。なお、ここでいう低階調レベル及び高階調レベルとは、絶対的な値を示すのではなく、両者の発光輝度の大小関係をいう。例えば、良好な白表示と好ましいコントラスト比を得るために、上述の処理手法に基づいてＴｔｈ制御線１１の電位を変化させるとき、例えばＴｔｈ制御線１１の電位の変化量がΔＶAであるときの発光輝度Ａと、Ｔｔｈ制御線１１の電位の変化量がΔＶBであるときの発光輝度Ｂとの間で、ΔＶA＞ΔＶBという関係があるならば、発光輝度Ａを低階調レベルとし、発光輝度Ｂを高階調レベルとすることができる。
また、Ｔｔｈ制御線１１の電位を可変させる制御手段としては、図１３に示すように、Ｔｔｈ制御線１１に接続されるラインドライバ（Ｙドライバ）２０が挙げられる。このラインドライバ２０は、その内部に、例えば、図１４に示すように、駆動ＩＣ内にスイッチング素子ＳＷ４，ＳＷ５を有している。またスイッチング素子ＳＷ４，ＳＷ５は、それぞれ電位が可変される第４電位線２６および定電位ＶｇＨに保持される第５電位線２７に接続されている。第４電位線２６の電位を可変させる方法は、第３電位線２３と同様であり、例えば図示のように定電位ＶｇＬに接続される電位制御回路２８を介して行うことができる。
さらに、高電位側または低電源側あるいは両者を駆動するかの構成の差異に伴う制御態様の差異についても実施の形態１と同様であり、駆動方式に応じて決定される方向に向けてＴｔｈ制御線１１の電位を変化させればよい。
以上、説明したように、この実施の形態の画像表示装置によれば、有機発光素子の発光を制御する駆動トランジスタへの印加電圧を有機発光素子の発光期間において低下させるためにＴｔｈ制御線の電位を変化させるようにしているので、低階調レベルにおける有機発光素子の発光輝度を小さくすることができる。その結果、画像表示装置におけるコントラスト比を改善することができる。
（実施の形態３）
前述した実施の形態２においては、図１０に示したように、発光期間において、Ｔｔｈ制御線１１の電位を降下させるようにしていたが、図１１に示すように、画像信号線１４がスイッチングトランジスタを介さずに閾値電圧保持容量Ｃｓと直接接続されている回路の場合は、同様な考え方に基づいて、図１２に示すように、発光期間において、画像信号線１４の電位を降下させてもよい。図１１の回路には、有機発光素子ＯＬＥＤの陽極に接続された第１電源線１５と、駆動トランジスタＴｄのソースに接続された第２電源線１４が有る。図１２の駆動信号では、閾値電圧保持容量Ｃｓの電荷をリセットする第１リセット期間と有機発光素子ＯＬＥＤの電荷をリセットする第２リセット期間が設けられている。
図１１に示す構成から明らかなように、画像信号線１４の電位を降下させることで、駆動トランジスタＴｄのゲート・ソース間電位差を閾値電圧保持容量Ｃｓを介して低下させることができ、実施の形態１，２と同様に、画素回路におけるコントラスト比を改善することができる。
なお、赤、緑、青の三原色画素が一つの絵素を構成する多色表示の画像表示装置においても、実施の形態１，２と同様に、最大階調のＶｄａｔａを画像信号の最大電圧にそろえ、各色ごとにＶｇｓの下げ幅を変化させることにより、コントラスト比を低下させることなく良好な白表示を得ることができる。
また、発光期間において、画像信号線１４の電位を降下させる条件については、有機発光素子ＯＬＥＤの発光輝度が低階調レベルの場合と高階調レベルの場合とで異ならせることが好ましい。さらに好ましくは、画像信号線１４の電位の変化量（降下量）を発光輝度が低階調レベルの場合に大きく、高階調レベルの場合に小さくすることが好ましい。なお、ここでいう低階調レベル及び高階調レベルとは、絶対的な値を示すのではなく、両者の発光輝度の大小関係をいう。例えば、良好な白表示と好ましいコントラスト比を得るために、上述の処理手法に基づいて画像信号線１４の電位を変化させるとき、例えば画像信号線１４の電位の変化量がΔＶAであるときの発光輝度Ａと、画像信号線１４の電位の変化量がΔＶBであるときの発光輝度Ｂとの間で、ΔＶA＞ΔＶBという関係があるならば、発光輝度Ａを低階調レベルとし、発光輝度Ｂを高階調レベルとすることができる。
また、画像信号線１４の電位を可変させる制御手段としては、図１３に示すように、画像信号線１４に接続されるデータドライバ（Ｘドライバ）３０が挙げられる。データドライバ３０に対してデータセレクタ（図示省略）を介して画像データおよび画像電位調整データが入力されると、データドライバ３０内で両データが合成され、画像信号線１４に供給される。
さらに、高電位側または低電源側あるいは両者を駆動するかの構成の差異に伴う制御態様の差異についても実施の形態１と同様であり、駆動方式に応じて決定される方向に向けて画像信号線１４の電位を変化させればよい。
以上、説明したように、この実施の形態の画像表示装置によれば、有機発光素子の発光を制御する駆動トランジスタへの印加電圧を有機発光素子の発光期間において低下させるために画像信号線の電位を変化させるようにしているので、低階調レベルにおける有機発光素子の発光輝度を小さくすることができる。その結果、画像表示装置におけるコントラスト比を改善することができる。
以上のように、本発明を説明するための画像表示装置は、発光素子に流れる電流を制御するタイプの画像表示装置に対して特に有用である。

Claims (15)

  1. 通電により発光する発光手段と、
    少なくとも第１端子、第２端子を備え、前記第２端子に対する前記第１端子の電位が増大するに従って前記第２端子を流れる電流の絶対値が増大する特性を有し、前記第１端子と前記第２端子との間に印加される電位差に基づいて前記発光手段の発光を制御するドライバ手段と、
    前記ドライバ手段の前記第２端子に対する前記第１端子の電位を前記ドライバ手段が有する閾値電圧よりも低い値に制御する制御手段と、を備えたことを特徴とする画像表示装置。
  2. 通電により発光する発光手段と、
    少なくとも第１端子、第２端子を備え、前記第２端子に対する前記第１端子の電位が減少するに従って前記第２端子を流れる電流の絶対値が増大する特性を有し、前記第１端子と前記第２端子との間に印加される電位差に基づいて前記発光手段の発光を制御するドライバ手段と、
    前記ドライバ手段の前記第２端子に対する前記第１端子の電位を前記ドライバ手段が有する閾値電圧よりも高い値に制御する制御手段と、を備えたことを特徴とする画像表示装置。
  3. 通電により発光する発光手段と、
    少なくとも第１端子、第２端子を備え、前記第１端子と前記第２端子との間に印加される電位差に基づいて前記発光手段の発光を制御するドライバ手段と、
    前記発光手段の発光期間に、前記ドライバ手段の前記第１端子もしくは前記第２端子に電圧を印加する制御手段と、を備え、
    前記制御手段は、前記ドライバ手段の前記第１端子もしくは前記第２端子に印加される電圧を前記発光手段の発光輝度が高階調レベルの場合と、前記発光手段の発光輝度が低階調レベルの場合とで、互いに異なるように制御することを特徴とする画像表示装置。
  4. 前記制御手段は、前記ドライバ手段の前記第１端子または前記第２端子に対して補助電圧パルスを印加することにより、前記発光素子の発光期間における前記ドライバ手段の電位を制御することを特徴とする請求項１〜３のいずれか一つに記載の画像表示装置。
  5. 前記制御手段の制御は、前記ドライバ手段の前記第２端子に電気的に接続される電源線の電位を変化させることによって行われることを特徴とする請求項１〜３のいずれか一つに記載の画像表示装置。
  6. 前記ドライバ手段の駆動電圧を検出する閾値電圧検出手段を更に有し、
    前記制御手段の制御は、前記閾値電圧検出手段の駆動を制御する制御線の電位を変化させることによって行われることを特徴とする請求項１〜３のいずれか一つに記載の画像表示装置。
  7. 前記制御手段の制御は、前記発光素子の発光輝度に対応する画像信号電圧を供給する画像信号線の電位を変化させることによって行われることを特徴とする請求項１〜３のいずれか一つに記載の画像表示装置。
  8. 前記ドライバ手段が薄膜トランジスタの場合、前記第１端子がゲート電極、第２端子がドレイン電極またはソース電極であることを特徴とする請求項１〜３のいずれか一つに記載の画像表示装置。
  9. 発光手段と、
    第１端子および第２端子を備え、前記第２端子に対する前記第１端子の電位が増大するに従って前記第２端子を流れる電流の絶対値が増大する特性を有し、前記発光素子に電気的に接続されるドライバ手段と、を備えた画像表示装置の駆動方法において、
    前記ドライバ手段の前記第２端子に対する前記第１端子の電位を、前記ドライバ手段が有する閾値電圧よりも低い値に設定した状態で、前記発光素子を発光させる工程、を備えたことを特徴とする画像表示装置の駆動方法。
  10. 発光手段と、
    第１端子および第２端子を備え、前記第２端子に対する前記第１端子の電位が減少するに従って前記第２端子を流れる電流の絶対値が増大する特性を有し、前記発光素子に電気的に接続されるドライバ手段と、を備えた画像表示装置の駆動方法において、
    前記ドライバ手段の前記第２端子に対する前記第１端子の電位を、前記ドライバ手段が有する閾値電圧よりも高い値に設定した状態で、前記発光素子を発光させる工程、を備えたことを特徴とする画像表示装置の駆動方法。
  11. 発光手段と、
    第１端子および第２端子を有し、前記発光素子に電気的に接続されるドライバ手段と、を備えた画像表示装置の駆動方法において、
    前記ドライバ手段の前記第１端子または前記第２端子に印加される電圧を、前記発光手段の発光輝度が高階調レベルの場合と、前記発光手段の発光輝度が低階調レベルの場合とで、互いに異ならせたことを特徴とする画像表示装置の駆動方法。
  12. 前記制御手段は、前記ドライバ手段の前記第１端子または前記第２端子に対して補助電圧パルスを印加することにより、前記発光素子の発光期間における前記ドライバ手段の電位を制御することを特徴とする請求項９〜１１のいずれか一つに記載の画像表示装置の駆動方法。
  13. 前記ドライバ手段の閾値電圧を検出する工程を更に備えたことを特徴とする請求項９〜１１のいずれか一つに記載の画像表示装置の駆動方法。
  14. 前記ドライバ手段の前記閾値電圧の検出は、前記ドライバ手段の前記第１端子及び前記第２端子を短絡することにより行われることを特徴とする請求項１３に記載の画像表示装置の駆動方法。
  15. 前記ドライバ手段が薄膜トランジスタの場合、前記第１端子がゲート電極、第２端子がドレイン電極またはソース電極であることを特徴とする請求項９〜１１のいずれか一つに記載の画像表示装置の駆動方法。
JP2007516864A 2005-09-30 2006-09-26 画像表示装置 Active JP5020815B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007516864A JP5020815B2 (ja) 2005-09-30 2006-09-26 画像表示装置

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2005287045 2005-09-30
JP2005287045 2005-09-30
PCT/JP2006/319023 WO2007040088A1 (ja) 2005-09-30 2006-09-26 画像表示装置およびその駆動方法
JP2007516864A JP5020815B2 (ja) 2005-09-30 2006-09-26 画像表示装置

Publications (2)

Publication Number Publication Date
JPWO2007040088A1 true JPWO2007040088A1 (ja) 2009-04-16
JP5020815B2 JP5020815B2 (ja) 2012-09-05

Family

ID=37906131

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007516864A Active JP5020815B2 (ja) 2005-09-30 2006-09-26 画像表示装置

Country Status (3)

Country Link
US (1) US9070324B2 (ja)
JP (1) JP5020815B2 (ja)
WO (1) WO2007040088A1 (ja)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101380525B1 (ko) 2007-06-26 2014-04-02 엘지디스플레이 주식회사 유기전계발광표시장치와 이의 구동방법
JP5214384B2 (ja) * 2008-09-26 2013-06-19 株式会社東芝 表示装置及びその駆動方法
JP5627175B2 (ja) 2008-11-28 2014-11-19 エルジー ディスプレイ カンパニー リミテッド 画像表示装置
JP5439913B2 (ja) * 2009-04-01 2014-03-12 セイコーエプソン株式会社 電気光学装置及びその駆動方法、並びに電子機器
KR101279661B1 (ko) * 2010-11-05 2013-07-05 엘지디스플레이 주식회사 입체 영상 표시장치와 그 전원 제어방법
JP6164059B2 (ja) * 2013-11-15 2017-07-19 ソニー株式会社 表示装置、電子機器、及び表示装置の駆動方法
KR20160053050A (ko) * 2014-10-30 2016-05-13 삼성디스플레이 주식회사 화소 및 이를 포함하는 유기발광표시장치
TWI571854B (zh) * 2015-12-30 2017-02-21 友達光電股份有限公司 發光二極體裝置控制方法
JP2023088444A (ja) * 2021-12-15 2023-06-27 セイコーエプソン株式会社 電気光学装置、電子機器および電気光学装置の駆動方法
CN116189590A (zh) * 2023-02-10 2023-05-30 上海天马微电子有限公司 一种显示面板及显示装置

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4092857B2 (ja) * 1999-06-17 2008-05-28 ソニー株式会社 画像表示装置
JP3870755B2 (ja) * 2001-11-02 2007-01-24 松下電器産業株式会社 アクティブマトリクス型表示装置及びその駆動方法
JP4074502B2 (ja) * 2001-12-12 2008-04-09 セイコーエプソン株式会社 表示装置用電源回路、表示装置及び電子機器
JP3922090B2 (ja) * 2002-05-17 2007-05-30 株式会社日立製作所 表示装置及び表示制御方法
JP4734529B2 (ja) * 2003-02-24 2011-07-27 奇美電子股▲ふん▼有限公司 表示装置
JP4574127B2 (ja) * 2003-03-26 2010-11-04 株式会社半導体エネルギー研究所 素子基板及び発光装置
JP2005099715A (ja) * 2003-08-29 2005-04-14 Seiko Epson Corp 電子回路の駆動方法、電子回路、電子装置、電気光学装置、電子機器および電子装置の駆動方法
JP2005208589A (ja) * 2003-12-08 2005-08-04 Toshiba Matsushita Display Technology Co Ltd Ｅｌ表示装置
JP4107240B2 (ja) * 2004-01-21 2008-06-25 セイコーエプソン株式会社 駆動回路、電気光学装置及び電気光学装置の駆動方法、並びに電子機器
JP2005234242A (ja) * 2004-02-19 2005-09-02 Toshiba Matsushita Display Technology Co Ltd Ｅｌ表示装置の駆動方法
US7268498B2 (en) * 2004-04-28 2007-09-11 Semiconductor Energy Laboratory Co., Ltd. Display device
TW200707385A (en) * 2005-07-15 2007-02-16 Seiko Epson Corp Electronic device, method of driving the same, electro-optical device, and electronic apparatus

Also Published As

Publication number Publication date
WO2007040088A1 (ja) 2007-04-12
US20080180422A1 (en) 2008-07-31
JP5020815B2 (ja) 2012-09-05
US9070324B2 (en) 2015-06-30

Similar Documents

Publication Publication Date Title
JP5538477B2 (ja) 画像表示装置およびその駆動方法
JP5020815B2 (ja) 画像表示装置
JP5080248B2 (ja) 画像表示装置
JP4737221B2 (ja) 表示装置
US9013373B2 (en) Image display device
JP5258160B2 (ja) 画像表示装置
JP4786437B2 (ja) 画像表示装置の駆動方法
US7271785B2 (en) Organic electroluminescence display panel and display apparatus using thereof
KR102079839B1 (ko) 표시 장치, 표시 장치의 구동 방법 및 전자 기기
JP5154755B2 (ja) 画像表示装置およびその駆動方法
KR100628277B1 (ko) 유기전계발광표시장치 및 이의 구동방법
US7796102B2 (en) Active matrix type display device
KR20180072905A (ko) 표시장치와 그 구동방법
US8207957B2 (en) Current controlled electroluminescent display device
JP4964527B2 (ja) 画像表示装置の駆動方法
KR20160094130A (ko) 유기 발광 다이오드 소자의 열화 센싱 장치 및 방법
KR20100035424A (ko) 유기발광다이오드 표시장치
JP5334387B2 (ja) 画像表示装置
JP5152560B2 (ja) 表示装置
JP5319094B2 (ja) 画像表示装置の駆動方法および画像表示装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090316

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110823

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20111020

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111021

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111125

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120118

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120418

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120516

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120613

R150 Certificate of patent or registration of utility model

Ref document number: 5020815

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150622

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250