JP2023088444A - 電気光学装置、電子機器および電気光学装置の駆動方法 - Google Patents

Abstract

【課題】隣り合う画素への影響を少なくして、いわゆる黒浮きを防止する。
【解決手段】走査線１２とデータ線１４とに対応して設けられた画素回路１１０は、トランジスター１２１および発光素子の一例であるＯＬＥＤ１３０を有する。補償期間において、トランジスター１２１のゲートノードおよびドレインノードを電気的に接続して、当該トランジスター１２１のゲートノードの電圧が、閾値電圧に対応する電圧になる。ゲート書込期間において、トランジスター１２１のゲートノードの電圧を、閾値電圧に対応する電圧から、ＯＬＥＤ１３０の輝度に応じた電圧に変化させ、ドレイン書込期間において、トランジスター１２１のドレインノードに、ＯＬＥＤ１３０の輝度に応じた電圧を印加する。
【選択図】図１１

Description

本発明は、電気光学装置、電子機器および電気光学装置の駆動方法に関する。

ＯＬＥＤなどの発光素子を用いた電気光学装置が知られている。ＯＬＥＤは、Organic Light Emitting Diodeの略である。電気光学装置は画素回路を含み、画素回路は、表示する画像の各画素に対応して設けられ、発光素子や、階調レベルに応じた電流を当該発光素子に供給するトランジスターなどを含む。
ところで、発光素子に電流を供給するためのトランジスターのドレインノードに容量が寄生していると、当該寄生容量に残留した電荷（リーク電流）が発光素子に流れて、わずかに発光してしまう現象が生じる。この現象は、階調レベルがゼロであってもＯＬＥＤが発光して、黒が浮いたように視認されることから黒浮きと称されることもある。
このため、発光素子に電流を供給する前に、当該トランジスターのドレインノードに残留する電荷をリセットする技術が提案されている（例えば特許文献１参照）。

特開２０１０－２４３５６０号公報

しかしながら、省スペース化および高精細化が進行すると、隣り合う画素回路同士が近接した状態になる。画素回路同士が近接した状態で、特許文献１に記載されたように黒浮き防止技術を適用すると、隣り合う画素回路における輝度に影響を与えて、表示品位を低下させてしまう、という課題がある。

本開示の一態様に係る電気光学装置は、走査線とデータ線とに対応して設けられた画素回路を含み、前記画素回路は、第１トランジスターおよび発光素子を有し、前記第１トランジスターは、当該第１トランジスターのゲートノードおよび当該第１トランジスターのソースノードの間の電圧に応じた電流を、前記発光素子に供給可能であり、前記走査線が選択される水平走査期間には、補償期間、第１期間および第２期間が順に含まれ、前記補償期間において、前記第１トランジスターのゲートノードおよび当該第１トランジスターのドレインノードを電気的に接続して、当該第１トランジスターのゲートノードを、当該第１トランジスターの閾値電圧に対応する電圧とし、前記第１期間において、前記第１トランジスターのゲートノードを、前記閾値電圧に対応する電圧から、前記発光素子の輝度に応じた電圧に変化させ、前記第２期間において、前記第１トランジスターのドレインノードに、前記発光素子の輝度に応じた電圧を印加し、前記第２期間の後の発光期間において、前記第１トランジスターに、当該第１トランジスターのゲートノードおよび当該第１トランジスターのソースノードの間の電圧に応じた電流を、前記発光素子に供給させることを特徴とする。

第１実施形態に係る電気光学装置を示す斜視図である。 電気光学装置の電気的な構成を示すブロック図である。 電気光学装置の一部を示す回路図である。 電気光学装置における画素回路を示す図である。 電気光学装置の動作を示すタイミングチャートである。 電気光学装置の動作を説明するための図である。 電気光学装置の動作を説明するための図である。 電気光学装置の動作を説明するための図である。 電気光学装置の動作を説明するための図である。 電気光学装置の動作を説明するための図である。 電気光学装置の動作を説明するための図である。 電気光学装置の動作を説明するための図である。 画素回路における寄生容量を示す図である。 隣り合う画素回路における寄生容量を示す図である。 階調レベルがゼロである場合の動作を説明するための図である。 階調レベルがゼロ以外である場合の動作を説明するための図である。 階調レベルがゼロである場合の動作を説明するための図である。 第２実施形態に係る電気光学装置の電気的な構成を示すブロック図である。 電気光学装置における画素回路を示す図である。 電気光学装置の動作を示すタイミングチャートである。 電気光学装置の動作を説明するための図である。 電気光学装置の動作を説明するための図である。 電気光学装置の動作を説明するための図である。 電気光学装置の動作を説明するための図である。 電気光学装置の動作を説明するための図である。 制御信号／Ｇel(i)の別例を示すタイミングチャートである。 電気光学装置を用いたヘッドマウントディスプレイを示す斜視図である。 ヘッドマウントディスプレイの光学構成を示す図である。 参照例に係る電気光学装置の動作を説明するための図である。

以下、本発明の実施形態に係る電気光学装置について図面を参照して説明する。なお、各図において、各部の寸法および縮尺は、実際のものと適宜に異ならせてある。また、以下に述べる実施の形態は、好適な具体例であるから、技術的に好ましい種々の限定が付されているが、本発明の範囲は、以下の説明において特に本発明を限定する旨の記載がない限り、これらの形態に限られるものではない。

＜第１実施形態＞
図１は、第１実施形態に係る電気光学装置１０を示す斜視図である。電気光学装置１０は、例えばヘッドマウントディスプレイなどにおいて画像を表示するマイクロ・ディスプレイ・パネルである。電気光学装置１０は、複数の画素回路や当該画素回路を駆動する駆動回路などを含む。当該画素回路および当該駆動回路は半導体基板に集積化される。半導体基板は、典型的にはシリコン基板であるが、他の半導体基板であってもよい。

電気光学装置１０は、表示領域１００に対応して開口する枠状のケース１９２に収納される。電気光学装置１０には、ＦＰＣ基板１９４の一端が接続される。なお、ＦＰＣとは、Flexible Printed Circuitsの略称である。ＦＰＣ基板１９４の他端には、図示省略されたホスト装置に接続される複数の端子１９６が設けられる。複数の端子１９６がホスト装置に接続されると、電気光学装置１０には、当該ホスト装置から、ＦＰＣ基板１９４を介して、映像データや同期信号などが供給される。

なお、図においてＸ方向は、電気光学装置１０における走査線の延在方向であり、表示画面でいえば横方向を示し、Ｙ方向は、データ線の延在方向であり、表示画面でいえば縦方向を示す。Ｘ方向およびＹ方向で定まる二次元平面が半導体基板の基板面である。Ｚ方向は、Ｘ方向およびＹ方向に垂直であって、画素回路に含まれる発光素子（ＯＬＥＤ）から発せられる光の出射方向を示す。

図２は、電気光学装置１０の電気的な構成を示すブロック図であり、図３は電気光学装置１０における要部の構成を示す図である。
図２に示されるように、電気光学装置１０は、制御回路２０、データ信号出力回路３０、スイッチ群４０、容量素子群５０、初期化回路６０、補助回路７０、表示領域１００および走査線駆動回路１２０を含む。

電気光学装置１０では、図３に示されるように、ｍ行の走査線１２が図においてＸ方向に沿って設けられ、（３ｑ）列のデータ線１４ｂが、Ｙ方向に沿って、かつ、各走査線１２と互いに電気的に絶縁を保つように設けられる。ｍ、ｑは、２以上の整数である。

走査線１２における行（ロウ）を区別するために、図において上から順に１、２、３、…、（ｍ－１）、ｍ行と呼ぶ。なお、走査線１２について、行を特定しないで一般的に説明するために、１以上ｍ以下の整数ｉを用いて、ｉ行目という表記することがある。
また、データ線１４ｂにおける列（カラム）を区別するために、図において左から順に１、２、３、…、（３ｑ－２）、（３ｑ－１）、（３ｑ）列と呼ぶ。なお、データ線１４ｂは、図２および図３では３列毎にグループ化される。グループを一般化して説明するために、１以上ｑ以下の整数ｊを用いると、左から数えてｊ番目のグループには、（３ｊ－２）列目、（３ｊ－１）列目および（３ｊ）列目の計３列のデータ線１４ｂが属している、ということになる。

画素回路１１０Ｒ、１１０Ｂ、１１０Ｇは、ｍ行で配列する走査線１２と、（３ｑ）列で配列するデータ線１４ｂとに対応して設けられる。
詳細には、画素回路１１０Ｒは、ｉ行目の走査線１２と（３ｊ－２）列目のデータ線１４ｂとの交差に対応して設けられる。画素回路１１０Ｂは、ｉ行目の走査線１２と（３ｊ－１）列目のデータ線１４ｂとの交差に対応して設けられる。画素回路１１０Ｇは、ｉ行目の走査線１２と（３ｊ）列目のデータ線１４ｂとの交差に対応して設けられる。

画素回路１１０Ｒは、出射される光に赤色成分を含む発光素子を含み、画素回路１１０Ｂは、出射される光に青色成分を含む発光素子を含み、画素回路１１０Ｇは、出射される光に緑色成分を含む発光素子を含む。行が同一であって互いに隣り合う画素回路１１０Ｒ、１１０Ｂ、１１０Ｇから出射する光の加法混色によって１つのカラーが表現される。
したがって、本実施形態は、カラーの１画素が縦ｍ行×横ｑ列でマトリクス配列する画像を表示することになる。

画素回路１１０Ｒ、１１０Ｂ、１１０Ｇは、カラーの１画素のうち、赤成分、青成分、緑成分を順に表現するので、厳密にいえばサブ画素回路と呼ぶべきものであるが、本説明では便宜的に画素回路と呼ぶことにする。
実施形態において、画素回路１１０Ｒ、１１０Ｂ、１１０Ｇで表現されるカラー画素の配列（ｉ行×ｑ列）と、表示すべき画像におけるカラー画素の配列とは一致する。なお、上記のように、画素回路で表現されるカラー画素の配列と表示すべき画像におけるカラー画素の配列とが一致しなくてもよい。
また、画素回路１１０Ｒ、１１０Ｂ、１１０Ｇについて色を特定しないで一般的に説明する場合には、画素回路の符号を１１０として説明する。なお、画素回路１１０Ｒ、１１０Ｂ、１１０Ｇが配列する領域が表示領域１００の一例である。

図２において、制御回路２０は、ホスト装置から出力される映像データＶidおよび同期信号Ｓyncに基づいて各部を制御する。同期信号Ｓyncに同期して供給される映像データＶidは、表示すべき画像における画素の階調レベルを、例えば赤（Ｒ）、青（Ｂ）、緑（Ｇ）毎に８ビットで指定する。また、同期信号Ｓyncには、映像データＶidの垂直走査開始を指示する垂直同期信号や、水平走査開始を指示する水平同期信号、および、映像データの１画素分のタイミングを示すドットクロック信号が含まれる。

制御回路２０は、各部を制御するために、制御信号Ｇcp、Ｇref、Ｙ_Ｃtr、／Ｇini、／Ｇorst、／Ｄrst、Ｌ_Ｃtr、Ｓel(1)～Ｓel(q)およびクロック信号Ｃlkを生成する。図２では省略されているが、制御回路２０は、制御信号Ｇcpとは論理反転の関係にある制御信号／Ｇcpと、制御信号Ｇrefとは論理反転の関係にある制御信号／Ｇrefと、Ｓel(1)～Ｓel(q)とは論理反転の関係にある制御信号／Ｓel(1)～／Ｓel(q)とを出力する。

なお、これらの制御信号は、論理信号である。これらの制御信号の符号における先頭の「／」は、当該制御信号が負論理であることを示しており、Ｌレベルでアクティブになり、Ｈレベルでノン・アクティブになる。先頭に「／」が付与されていない制御信号は、当該制御信号が正論理であることを示し、Ｌレベルでノン・アクティブになり、Ｈレベルでアクティブになる。
また、制御信号においてＬレベルは電圧ゼロの基準である０Ｖであり、Ｈレベルは例えば６．０Ｖである。
本説明において、ある地点における電圧とは、特に説明がない場合、論理信号のＬレベルである接地電位を基準にして、当該地点における電位との差をいう。説明がある場合としては、例えば後述するトランジスターの閾値電圧や、容量素子の保持電圧などがある。

ホスト装置から供給される映像データＶidで示される階調レベルと、画素回路１１０に含まれるＯＬＥＤとでは、輝度の特性が必ずしも一致しない。そこで、制御回路２０は、映像データＶidで示される階調レベルに対応した輝度でＯＬＥＤを発光させるために、映像データＶidの８ビットを、例えば１０ビットにアップコンバージョンして、映像データＶdatとして出力する。このため、１０ビットの映像データＶdatは、映像データＶidで指定される階調レベルに対応したデータになる。
なお、アップコンバージョンには、入力である映像データＶidの８ビットと、出力である映像データＶdatの１０ビットとの対応関係を予め記憶したルックアップテーブルが用いられる。

走査線駆動回路１２０は、制御信号Ｙ_Ｃtrにしたがって、ｍ行（３ｑ）列で配列する画素回路１１０を、１行を単位として駆動するための回路である。
データ信号出力回路３０は、データ線１４ｂに向けてデータ信号を出力する。詳細には、データ信号出力回路３０は、画素回路１１０で表現する画素の階調レベルに応じた電圧のデータ信号を出力する。
なお、実施形態では、データ信号出力回路３０から出力されるデータ信号の電圧振幅が圧縮されて、データ線１４ｂに供給される。したがって、圧縮後のデータ信号も、画素の階調レベルに応じた電圧となる。
また、データ信号出力回路３０は、シリアルで供給される映像データＶdatを、複数相（この例では、グループを構成するデータ線１４ｂの列数に相当する「３」相）にパラレル変換して出力する機能も有する。

データ信号出力回路３０は、シフトレジスタ３１、ラッチ回路３２、Ｄ／Ａ変換回路群３３およびアンプ群３４を含む。
シフトレジスタ３１は、クロック信号Ｃlkに同期してシリアルで供給される映像データＶdatを順次転送して、１行分、すなわち画素回路の個数でいえば（３ｑ）個分、格納する。

ラッチ回路３２は、シフトレジスタ３１に格納された（３ｑ）個分の映像データＶdatを制御信号Ｌ_Ｃtrにしたがってラッチし、ラッチした映像データＶdatを制御信号Ｌ_Ｃtrにしたがって３相にパラレル変換して出力する。

Ｄ／Ａ変換回路群３３は、３つのＤ／Ａ（Digital to Analog）変換器を含む。３つのＤ／Ａ変換器によって、ラッチ回路３２から出力される３相の映像データＶdatがアナログ信号に変換される。
アンプ群３４は３つの増幅器を含む。３つの増幅器によって、Ｄ／Ａ変換回路群３３から出力される３相のアナログ信号が増幅され、データ信号Ｖd(1)、Ｖd(2)、Ｖd(3)として出力される。
制御回路２０は、後述するようにゲート書込期間に先立つ補償期間において順次排他的にＨレベルとなる制御信号Ｓel(1)～Ｓel(q)を出力する。
なお、Ｄ／Ａ変換回路の構成として、例えば、各ビットに対応してスイッチおよび容量素子を設けて、各ビットに応じて容量素子の充放電をスイッチにより制御する構成であってもよい。また、データ信号出力回路３０の構成によっては、アンプ群３４は必ずしも備える必要はなく、例えば、Ｄ／Ａ変換回路の構成として、例えば、各ビットに対応してスイッチおよび容量素子を設けて、各ビットに応じて容量素子の充放電をスイッチにより制御する構成であれば、アンプ群３４は備えなくてもよい。

走査線駆動回路１２０は、走査線１２を１行毎に順番に走査するための走査信号を、制御信号Ｙ_Ｃtrにしたがって生成する。ここで、１、２、３、…、（ｍ－１）、ｍ行目の走査線１２に供給される走査信号が、それぞれ／Ｇwr(1)、／Ｇwr(2)、…、／Ｇwr(m-1)、／Ｇwr(m)と表記される。ｉ行目の走査線１２に供給される走査信号は、／Ｇwr(i)と表記される。
なお、走査線駆動回路１２０は、走査信号／Ｇwr(1)～／Ｇwr(m)のほかにも、当該走査信号に同期した制御信号を行毎に生成して表示領域１００に供給するが、図２および図３においては図示が省略されている。

電気光学装置１０では、データ線１４ｂに対応してデータ転送線１４ａが設けられる。
スイッチ群４０は、データ転送線１４ａ毎に設けられたトランスミッションゲート４５の集合体である。
このうち、１、４、７、…、（３ｑ－２）列のデータ転送線１４ａに対応するｑ個のトランスミッションゲート４５の入力端が共通接続される。なお、この入力端には、データ信号Ｖd(1)が画素毎に時系列で供給される。
また、２、５、８、…、（３ｑ－１）列のデータ転送線１４ａに対応するｑ個のトランスミッションゲート４５の入力端が共通接続され、当該入力端には、データ信号Ｖd(2)が画素毎に時系列で供給される。
同様に３、６、９、…、（３ｑ）列のデータ転送線１４ａに対応するｑ個のトランスミッションゲート４５の入力端が共通接続され、当該入力端には、データ信号Ｖd(3)が画素毎に時系列で供給される。
ある一の列のトランスミッションゲート４５の出力端は、当該列のデータ転送線１４ａの一端に接続される。

ｊ番目のグループに属する（３ｊ－２）、（３ｊ－１）、（３ｊ）列に対応した３つのトランスミッションゲート４５は、制御信号Ｓel(j)がＨレベルであれば（制御信号／Ｓel(j)がＬレベルであれば）オン状態になり、制御信号Ｓel(j)がＬレベルであれば（制御信号／Ｓel(j)がＨレベルであれば）オフ状態になる。
なお、図３では、紙面の制約のため、１番目のグループおよびｑ番目のグループのみ図示され、他のグループは省略されている。また、図３のトランスミッションゲート４５は、図２では、単なるスイッチとして簡略化されて表記されている。

本説明において、スイッチ、トランジスターまたはトランスミッションゲートの「オン状態」とは、スイッチの両端、トランジスターにおけるソースノード・ドレインノードの間、または、トランスミッションゲートの入力端および出力端の間が、電気的に接続されて低インピーダンス状態になることをいう。また、スイッチ、トランジスターまたはトランスミッションゲートの「オフ状態」とは、スイッチングの両端、ソースノード・ドレインノードの間、または、トランスミッションゲートの両端が電気的に非接続になって高インピーダンス状態になることをいう。
また、本説明において「電気的に接続」される、または、単に「接続」される、とは、２以上の要素間の直接的または間接的な接続または結合を意味する。

容量素子群５０は、データ転送線１４ａ毎に設けられた容量素子５１の集合体である。ここで、ある列のデータ転送線１４ａに対応する容量素子５１の一端は、当該データ転送線１４ａの一端に接続され、当該容量素子５１の他端は、一定電位、例えば電圧ゼロの基準となる電位に接地されている。

初期化回路６０は、データ線１４ｂ毎に設けられたＰチャネルＭＯＳ型のトランジスター６６、６７および６８の集合体である。なお、ＭＯＳとは、Metal-Oxide-Semiconductor field-effect transistorの略称である。
ある一の列のデータ線１４ｂに対応するトランジスター６６のゲートノードには制御信号／Ｄrstが供給され、当該トランジスター６６のソースノードには電圧Ｖelが印加され、当該トランジスター６６のドレインノードは、当該列のデータ線１４ｂに接続される。
また、ある一の列のデータ線１４ｂに対応するトランジスター６７のゲートノードには制御信号／Ｇorstが供給され、当該トランジスター６７のソースノードにはリセット電圧Ｖorstが給電線１１８を介して印加され、当該トランジスター６７のドレインノードは、当該列のデータ線１４ｂに接続される。
ある一の列のデータ線１４ｂに対応するトランジスター６８のゲートノードには制御信号／Ｇiniが供給され、当該トランジスター６８のソースノードには電圧Ｖiniが印加され、当該トランジスター６８のドレインノードは、当該列のデータ線１４ｂに接続される。

補助回路７０は、列毎に設けられたトランスミッションゲート７２、７３と、列毎に設けられた容量素子７４、７５との集合体である。
ここで、ある一の列に対応するトランスミッションゲート７２は、制御信号ＧcpがＨレベルであれば（制御信号／ＧcpがＬレベルであれば）オン状態になり、制御信号ＧcpがＬレベルであれば（制御信号／ＧcpがＨレベルであれば）オフ状態になる。
ある一の列に対応するトランスミッションゲート７２の入力端は、当該列のデータ転送線１４ａの他端に接続され、当該列に対応するトランスミッションゲート７２の出力端は、当該列に対応するトランスミッションゲート７３の出力端、当該列に対応する容量素子７４の一端、および、当該列に対応する容量素子７５の一端に接続される。

ある一の列に対応するトランスミッションゲート７３は、制御信号ＧrefがＨレベルであれば（制御信号／ＧrefがＬレベルであれば）オン状態になり、制御信号ＧrefがＬレベルであれば（制御信号／ＧrefがＨレベルであれば）オフ状態になる。
各列におけるトランスミッションゲート７３の入力端には、電圧Ｖrefが共通に印加される。
また、ある一の列に対応する容量素子７５の他端は、一定電位、例えば電圧ゼロの基準となる電位に接地されている。
ある一の列に対応する容量素子７４の他端は、当該列に対応するデータ線１４ｂの一端に接続される。

第１実施形態において、データ転送線１４ａの一端は、トランスミッションゲート４５の出力端および容量素子５１の一端に接続され、データ転送線１４ａの他端は、トランスミッションゲート７２における入力端に接続される。表示領域１００は、スイッチ群４０と補助回路７０との間に位置するので、データ転送線１４ａは、表示領域１００を通過する。
一方、トランスミッションゲート４５を介してデータ転送線１４ａに供給されたデータ信号は、トランスミッションゲート７２および容量素子７４およびデータ線１４ｂを介してデータ信号として画素回路１１０に供給される。
このため、データ信号出力回路３０から出力されるデータ信号は、データ転送線１４ａを介して、表示領域１００を挟んで反対の位置にある補助回路７０に到達し、折り返して、容量素子７４を介してデータ線１４ｂを介して画素回路１１０に供給される。

このような構成では、容量素子７４が設けられる領域とデータ信号出力回路３０とが、表示領域１００とを挟んで位置する。このため、表示領域１００を基準とした場合に、データ信号出力回路３０が設けられる領域に要素が集中しないで済む。表示領域１００は、４辺からある程度離間させる必要があり、データ信号出力回路３０が設けられない領域であっても、ある程度、辺からの距離が必要となる。データ信号出力回路３０およびその周辺の領域に要素が集中すると、当該領域に要する面積が拡大して、その分、小型化を阻害する要因となり得る。これに対して、第１実施形態のような構成では、当該領域に要する面積が縮小されるので、小型化を図ることができる。

図４は、画素回路１１０の構成を示す図である。ｍ行（３ｑ）列で配列する画素回路１１０は電気的にみれば互いに同一である。このため、画素回路１１０については、ｉ行目であって、任意の列に対応する１つの画素回路１１０で代表させて説明する。

図に示されるように、画素回路１１０は、ＰチャネルＭＯＳ型のトランジスター１２１～１２４と、ＯＬＥＤ１３０と、容量素子１４０とを含む。
また、ｉ行目の画素回路１１０には、走査信号／Ｇwr(i)のほか、制御信号／Ｇcmp(i)、／Ｇel(i)が、走査線駆動回路１２０から供給される。

ＯＬＥＤ１３０は、画素電極１３１と共通電極１３３とで発光層１３２を挟持した発光素子である。画素電極１３１はアノードとして機能し、共通電極１３３はカソードとして機能する。なお、共通電極１３３は光反射性および光透過性を有する。ＯＬＥＤ１３０において、アノードからカソードに向かって電流が流れると、アノードから注入された正孔とカソードから注入された電子とが発光層１３２で再結合して励起子が生成され、白色光が発生する。

実施形態では、発生した白色光が、例えば図示省略された反射層と半反射半透過層とで構成された光共振器にて共振し、Ｒ（赤）、Ｇ（緑）、Ｂ（青）のいずれかの色に対応して設定された共振波長で出射する。光共振器から光の出射側には当該色に対応したカラーフィルターが設けられる。したがって、ＯＬＥＤ１３０からの出射光は、光共振器およびカラーフィルターによる着色を経て、観察者に視認される。なお、光共振器は図示省略されている。また、電気光学装置１０が単に明暗のみの単色画像を表示する場合には、上記カラーフィルターが省略される。

トランジスター１２１にあっては、ゲートノードｇがトランジスター１２２のドレインノードに接続され、ソースノードｓが電圧Ｖelの給電線１１６に接続され、ドレインノードｄがトランジスター１２３のソースノードおよびトランジスター１２４のソースノードに接続される。なお、容量素子１４０にあっては、一端がトランジスター１２１のゲートノードｇに接続され、他端が一定の電圧、例えば電圧Ｖelの給電線１１６に接続される。このため、容量素子１４０は、トランジスター１２１におけるゲートノードｇの電圧を保持することになる。
なお、容量素子１４０としては、例えば、トランジスター１２１のゲートノードｇに寄生する容量を用いてもよいし、シリコン基板において互いに異なる導電層で絶縁層を挟持することによって形成される容量を用いてもよい。

ｉ行目であって任意の１列における画素回路１１０のトランジスター１２２にあっては、ゲートノードがｉ行目の走査線１２に接続され、ソースノードが当該列のデータ線１４ｂに接続される。
ｉ行目であって任意の１列における画素回路１１０のトランジスター１２３にあっては、ゲートノードに制御信号／Ｇcmp(i)が供給され、ドレインノードが当該列のデータ線１４ｂに接続される。
ｉ行目であって任意の１列における画素回路１１０のトランジスター１２４にあっては、ゲートノードに制御信号／Ｇel(i)が供給され、ドレインノードがＯＬＥＤ１３０のアノードである画素電極１３１に接続される。
なお、ＯＬＥＤ１３０のカソードとして機能する共通電極１３３は、電圧Ｖctの給電線に接続される。また、電気光学装置１０はシリコン基板に形成されるので、トランジスター１２１～１２４の基板電位については例えば電圧Ｖelに相当する電位としている。

図５は、電気光学装置１０の動作を説明するためのタイミングチャートである。
電気光学装置１０では、１フレーム（Ｖ）の期間に１、２、３、…、ｍ行目という順番で水平走査される。
なお、本説明において１フレーム（Ｖ）の期間とは、映像データＶidで指定される画像の１コマを表示するのに要する期間をいう。１フレームの期間の長さは、垂直同期期間と同じ場合、例えば同期信号Ｓyncに含まれる垂直同期信号の周波数が６０Ｈｚであれば、当該垂直同期信号の１周期分に相当する１６．７ミリ秒である。また、１行分の水平走査に要する期間が水平走査期間（Ｈ）である。なお、図５および図６において、電圧を示す縦スケールは、各信号にわたって必ずしも揃っていない。

各行における水平走査期間（Ｈ）での動作は、画素回路１１０においてほぼ共通である。また、ある水平走査期間（Ｈ）において走査される行の１～（３ｑ）列目の画素回路１１０の動作についても、ほぼ共通である。そこで以下については、ｉ行目であって（３ｊ－２）列における画素回路１１０について着目して説明する。

電気光学装置１０において、水平走査期間（Ｈ）は、時間の順で、初期化期間（Ａ１）、（Ｂ）、（Ｃ）、補償期間（Ｄ）、ゲート書込期間（Ｅ）およびドレイン書込期間（Ｆ）の６つの期間に分けられる。また、画素回路１１０の動作としては、上記６つの期間に、さらに発光期間（Ｇ）が加わる。

初期化期間（Ａ１）、（Ｂ）、（Ｃ）のうち、初期化期間（Ａ１）は、トランジスター１２１をオフ状態に設定するための期間である。初期化期間（Ｂ）は、ＯＬＥＤ１３０のアノードにおける電位をリセットするための処理であり、初期化期間（Ｃ）は、補償期間（Ｄ）の始期においてトランジスター１２１をオン状態にさせるための電圧を、ゲートノードｇに印加するための期間である。
補償期間（Ｄ）は、トランジスター１２１のゲートノードｇを、当該トランジスター１２１の閾値電圧に対応した電圧に収束させるための期間である。
ゲート書込期間（Ｅ）は、トランジスター１２１のゲートノードｇに、階調レベルに応じた電圧を書き込む期間であり、詳細には、当該トランジスター１２１のゲートノードｇを、閾値電圧に対応した電圧からＯＬＥＤ１３０に流す電流に応じた電圧分だけ変化させるための期間である。
ドレイン書込期間（Ｆ）は、ゲート書込期間においてトランジスター１２１のゲートノードｇに書き込んだ電圧を、当該トランジスター１２１のドレインノードｄに書き込む期間である。

各水平走査期間（Ｈ）において初期化期間（Ａ１）では、制御信号／Ｇiniおよび／ＧorstがＨレベルであり、制御信号／ＤrstがＬレベルであり、制御信号ＧrefがＨレベルであり、制御信号ＧcpがＬレベルである。このため、トランジスター６８がオフ状態になり、トランジスター６７がオフ状態になり、トランジスター６６がオン状態になり、トランスミッションゲート７３がオン状態になり、トランスミッションゲート７２がオフ状態になる。

また、ｉ行目が選択される水平走査期間（Ｈ）の初期化期間（Ａ１）では、走査信号／Ｇwr(i)がＬレベルであり、制御信号／Ｇcmp(i)がＨレベルであり、制御信号／Ｇel(i)がＨレベルである。このため、当該画素回路１１０においてトランジスター１２２がオン状態になり、トランジスター１２３、１２４がオフ状態になる。

したがって、初期化期間（Ａ１）では、図６に示されるように、電圧Ｖrefが、トランスミッションゲート７３を介して、容量素子７４の一端、容量素子７５の一端およびトランスミッションゲート７２の出力端に印加される。また、当該画素回路１１０では、電圧Ｖelが、トランジスター６６、データ線１４ｂおよびトランジスター１２２を順に介して、容量素子１４０の一端、および、トランジスター１２１のゲートノードｇに印加される。電圧Ｖelがゲートノードｇに印加されると、ゲートノード・ソースノード間の電圧がゼロになるので、トランジスター１２１は強制的にオフ状態になる。また、電圧Ｖelがデータ線１４ｂを介して容量素子７４の他端に印加されるので、当該容量素子７４は電圧｜Ｖel－Ｖref｜に充電される。
なお、図６において太線は、電圧の印加経路を示し、必ずしも電流が流れる方向を示してはいない。図７～図１１、図２１～図２４においても同様である。

各水平走査期間（Ｈ）において初期化期間（Ｂ）では、制御信号／ＧiniがＨレベルであり、制御信号／ＧorstがＬレベルになり、制御信号／ＤrstがＨレベルになり、制御信号ＧrefがＨレベルであり、制御信号ＧcpがＬレベルである。このため、トランジスター６８がオフ状態を維持し、トランジスター６７がオン状態に変化し、トランジスター６６がオフ状態に変化し、トランスミッションゲート７３がオン状態を維持し、トランスミッションゲート７２がオフ状態を維持する。

また、ｉ行目が選択される水平走査期間（Ｈ）の初期化期間（Ｂ）では、走査信号／Ｇwr(i)がＨレベルになり、制御信号／Ｇcmp(i)がＬレベルになり、制御信号／Ｇel(i)がＬになる。このため、当該画素回路１１０においてトランジスター１２２がオフ状態に変化し、トランジスター１２３、１２４がオン状態に変化する。

したがって、初期化期間（Ｂ）では、図７に示されるように、容量素子７４の一端、容量素子７５の一端およびトランスミッションゲート７２の出力端は、電圧Ｖrefに維持される。また、当該画素回路１１０では、リセット電圧Ｖorstが、トランジスター６７、データ線１４ｂ、トランジスター１２３および１２４を順に介して、ＯＬＥＤ１３０のアノードである画素電極１３１に印加される。ＯＬＥＤ１３０は、画素電極１３１と共通電極１３３とで発光層１３２を挟持するので、容量成分が寄生する。初期化期間（Ｂ）では、画素電極１３１へのリセット電圧Ｖorstの印加によって、当該容量成分に保持された電圧が、詳細には、発光期間（Ｇ）において当該ＯＬＥＤ１３０に流れていた電流に応じた電圧が、リセットされる。なお、リセット電圧Ｖorstは、ＯＬＥＤ１３０を非発光とさせる電圧であり、具体的には、Ｌレベルに相当するゼロボルト、もしくは当該ゼロボルトに近い電圧（０～１ボルト）である。また、リセット電圧Ｖorstがデータ線１４ｂを介して容量素子７４の他端に印加されるので、当該容量素子７４は電圧｜Ｖorst－Ｖref｜に充電される。

各水平走査期間（Ｈ）において初期化期間（Ｃ）では、制御信号／ＧiniがＬレベルになり、制御信号／ＧorstがＨレベルになり、制御信号／ＤrstがＨレベルであり、制御信号ＧrefがＨレベルであり、制御信号ＧcpがＬレベルである。このため、トランジスター６８がオン状態に変化し、トランジスター６７がオフ状態に変化し、トランジスター６６がオフ状態を維持し、トランスミッションゲート７３がオン状態を維持し、トランスミッションゲート７２がオフ状態を維持する。

また、ｉ行目が選択される水平走査期間（Ｈ）の初期化期間（Ｃ）では、走査信号／Ｇwr(i)がＬレベルになり、制御信号／Ｇcmp(i)がＨレベルになり、制御信号／Ｇel(i)がＨレベルになる。このため、当該画素回路１１０においてトランジスター１２２がオン状態に変化し、トランジスター１２３、１２４がオフ状態に変化する。

したがって、初期化期間（Ｃ）では、図８に示されるように、容量素子７４の一端、容量素子７５の一端およびトランスミッションゲート７２の出力端は、電圧Ｖrefに維持される。また、当該画素回路１１０では、電圧Ｖiniが、トランジスター６８、データ線１４ｂおよびトランジスター１２２を順に介して、容量素子１４０の一端、および、トランジスター１２１のゲートノードｇに印加される。電圧Ｖiniがデータ線１４ｂを介して容量素子７４の他端に印加されるので、当該容量素子７４は電圧｜Ｖini－Ｖref｜に充電される。

各水平走査期間（Ｈ）において補償期間（Ｄ）では、制御信号／ＧiniがＨレベルになり、制御信号／ＧorstがＨレベルであり、制御信号／ＤrstがＨレベルであり、制御信号ＧrefがＨレベルであり、制御信号ＧcpがＬレベルである。このため、トランジスター６８がオフ状態に変化し、トランジスター６７がオフ状態を維持し、トランジスター６６がオフ状態を維持し、トランスミッションゲート７３がオン状態を維持し、トランスミッションゲート７２がオフ状態を維持する。

また、ｉ行目が選択される水平走査期間（Ｈ）の補償期間（Ｄ）では、走査信号／Ｇwr(i)がＬレベルであり、制御信号／Ｇcmp(i)がＬレベルに変化し、制御信号／Ｇel(i)がＨレベルである。このため、当該画素回路１１０においてトランジスター１２２がオン状態を維持し、トランジスター１２３がオン状態に変化し、トランジスター１２４がオフ状態を維持する。

したがって、補償期間（Ｄ）では、図９に示されるように、容量素子７４の一端、容量素子７５の一端およびトランスミッションゲート７２の出力端は、電圧Ｖrefに維持される。
当該画素回路１１０では、容量素子１４０が、直前の初期化期間（Ｃ）において、トランジスター１２１のゲートノード・ソースノード間の電圧として電圧（Ｖel－Ｖini）を保持した状態となっている。
この状態において、トランジスター１２２、１２３がオン状態になると、トランジスター１２１がオン状態になり、当該トランジスター１２１ではゲートノードおよびドレインノードが接続された状態、すなわち、ダイオード接続状態になる。したがって、当該トランジスター１２１においてゲートノード・ソースノード間の電圧Ｖgsが当該トランジスター１２１の閾値電圧に近づくように収束する。ここで、閾値電圧を便宜的にＶthと表記すると、トランジスター１２１のゲートノードｇは、閾値電圧Ｖthに対応した電圧（Ｖel－Ｖth）に近づくように収束する。

なお、補償期間（Ｄ）の始期では、ダイオード接続になったトランジスター１２１においてソースノードからドレインノードに向かって電流が流れることが必要である。このため、補償期間（Ｄ）の前の初期化期間（Ｃ）においてゲートノードｇに印加される電圧Ｖiniは、
Ｖini＜Ｖel－Ｖth
という関係にある。

また、補償期間（Ｄ）では、トランジスター１２１のゲートノードｇがトランジスター１２２を介してデータ線１４ｂに接続され、トランジスター１２１のドレインノードがトランジスター１２３を介してデータ線１４ｂに接続される。このため、当該データ線１４ｂおよび容量素子７４の他端についても、電圧（Ｖel－Ｖth）に近づくように収束する。したがって、当該容量素子７４は電圧｜Ｖel－Ｖth－Ｖref｜に充電される。

補償期間（Ｄ）において制御信号Ｓel(1)～Ｓel(q)は、順次排他的にＨレベルとなる。なお、図９では省略されているが、補償期間（Ｄ）においては、制御信号／Ｓel(1)～／Ｓel(q)が、制御信号Ｓel(1)～Ｓel(q)に同期して、順次排他的にＬレベルになる。
また、データ信号出力回路３０は、制御信号Ｓel(1)～Ｓel(q)のうち、例えば制御信号Ｓel(j)がＨレベルになったときに、ｉ行目の走査線１２とｊ番目のグループに属するデータ線１４ｂとの交差に対応する３画素のデータ信号Ｖd(1)～Ｖd(3)を出力する。より詳細には、データ信号出力回路３０は、制御信号Ｓel(j)がＨレベルとなる期間において、ｉ行（３ｊ－２）列の画素に対応するデータ信号Ｖd(1)を出力し、ｉ行（３ｊ－１）列の画素に対応するデータ信号Ｖd(2)を出力し、ｉ行（３ｊ）列の画素に対応するデータ信号Ｖd(3)を出力する。
具体例としては、ｊが「２」であれば、データ信号出力回路３０は、制御信号Ｓel(2)がＨレベルとなる期間において、ｉ行目４列目の画素に対応するデータ信号Ｖd(1)を出力し、ｉ行目５列目の画素に対応するデータ信号Ｖd(2)を出力し、ｉ行目６列目の画素に対応するデータ信号Ｖd(3)を出力する。

制御信号Ｓel(1)～Ｓel(q)が順次排他的にＨレベルになると、１列目から（３ｑ）列目までに対応する容量素子５１に、それぞれの画素に対応するデータ信号の電圧が保持される。
なお、図９は、画素回路１１０が属するｊ番目のグループに対応する制御信号Ｓel(j)が補償期間（Ｄ）においてＨレベルとなって、データ信号Ｖd(1)の電圧Ｖdataが容量素子５１に保持される状態を示している。

各水平走査期間（Ｈ）においてゲート書込期間（Ｅ）では、制御信号／ＧiniがＨレベルであり、制御信号／ＧorstがＨレベルであり、制御信号／ＤrstがＨレベルであり、制御信号ＧrefがＬレベルになり、制御信号ＧcpがＨレベルになる。このため、トランジスター６８、６７、６６がオフ状態を維持し、トランスミッションゲート７３がオフ状態に変化し、トランスミッションゲート７２がオン状態に変化する。

また、ｉ行目が選択される水平走査期間（Ｈ）のゲート書込期間（Ｅ）では、走査信号／Ｇwr(i)がＬレベルであり、制御信号／Ｇcmp(i)がＨレベルに変化し、制御信号／Ｇel(i)がＨレベルである。このため、当該画素回路１１０においてトランジスター１２２がオン状態を維持し、トランジスター１２３がオフ状態に変化し、トランジスター１２４がオフ状態を維持する。

したがって、ｉ行目が選択される水平走査期間（Ｈ）のゲート書込期間（Ｅ）では、図１０に示されるように、トランスミッションゲート７３のオフ状態、および、トランスミッションゲート７２のオン状態により、容量素子７４の一端が、電圧Ｖrefから容量素子５１の一端に保持された電圧に応じて変化する。当該電圧変化は、当該容量素子７４、データ線１４ｂおよびトランジスター１２２を順に介してゲートノードｇに伝播する。当該変化後のゲートノードｇの電圧が容量素子１４０に保持される。

なお、図１０に示されるように、容量素子５１の容量をＣrefと表記し、容量素子７４の容量をＣblkと表記し、容量素子７５の容量をＣdtと表記し、容量素子１４０の容量をＣpixと表記する。また、補償期間（Ｄ）において容量素子５１の一端に保持されたデータ信号Ｖd(1)の電圧をＶdataと表記する。
補償期間（Ｄ）からゲート書込期間（Ｅ）までにおけるゲートノードｇの電圧変化分ΔＶは次式（１）で示される。

すなわち、式（１）で示されるように、ゲートノードｇは、容量素子７４の一端における電圧変化分（Ｖdata－Ｖref）に、係数Ｋaを乗じた値に変化する。なお、係数Ｋaは、「１」未満の係数であり、容量Ｃref、Ｃblk、ＣdtおよびＣpixによって定まる。換言すれば、容量Ｃref、Ｃblk、ＣdtおよびＣpixが適切な値となるように設計されて、係数Ｋaが「１」未満にされる。係数Ｋaが「１」未満であると、データ信号の電圧Ｖdataの最低値から最高値までの電圧振幅が、係数Ｋaに応じて圧縮されて、ゲートノードｇに伝播することになる。
画素回路１１０が微小化されると、トランジスター１２１のゲートノード・ソースノード間の電圧Ｖgsのごくわずかな変化に対してＯＬＥＤ１３０の流れる電流が大きく変化する場合がある。
この場合であっても、第１実施形態では、データ信号の電圧Ｖdataの電圧振幅が係数Ｋaに応じて圧縮されて、ゲートノードｇに伝播するので、ＯＬＥＤ１３０の流れる電流を精度良く制御することができる。

ゲート書込期間（Ｅ）の後、ドレイン書込期間（Ｆ）になる。ドレイン書込期間（Ｆ）では、制御信号／Ｇini、／Ｇorst、／Ｄrst、ＧrefおよびＧcpは、ゲート書込期間（Ｅ）から変化しない。このため、トランジスター６８、６７、６６がオフ状態を維持し、トランスミッションゲート７３がオフ状態を維持し、トランスミッションゲート７２がオン状態を維持する。

また、ｉ行目が選択される水平走査期間（Ｈ）のドレイン書込期間（Ｆ）では、走査信号／Ｇwr(i)がＨレベルになり、制御信号／Ｇcmp(i)がＬレベルになり、制御信号／Ｇel(i)がＨレベルである。
このため、画素回路１１０においてトランジスター１２２がオフ状態に変化し、トランジスター１２３がオン状態に変化し、トランジスター１２４がオフ状態を維持する。

したがって、ｉ行目が選択される水平走査期間（Ｈ）のドレイン書込期間（Ｆ）では、図１１に示されるように、トランジスター１２１のドレインノードｄには、容量素子７４の他端における電圧が、すなわち、先のゲート書込期間（Ｅ）におけるトランジスター１２１のゲートノードｇと同じ電圧が、データ線１４ｂおよびオン状態のトランジスター１２３を順に介して印加される。言い換えると、先のゲート書込期間（Ｅ）において、データ線１４ｂに供給されている電圧と同じ電圧がトランジスター１２３を介してトランジスター１２１のドレインノードｄに印加される。
なお、ドレイン書込期間（Ｆ）においてトランジスター１２１のドレインノードに、当該トランジスター１２１のゲートノードｇと同じ電圧が印加される点の効果については後述する。

ドレイン書込期間（Ｆ）の終了後、走査信号／Ｇwr(i)がＨレベルを維持し、制御信号／Ｇcmp(i)がＬからＨレベルになる。このため、画素回路１１０においてトランジスター１２２がオフ状態を維持し、トランジスター１２３がオフ状態に変化する。
この後、発光期間（Ｇ）になる。詳細には、本実施形態では、ｉ行目が選択される水平走査期間（Ｈ）の後に、１フレーム（Ｖ）の期間経過して、ｉ行目が再び選択される水平走査期間（Ｈ）までが、発光期間（Ｇ）であり、制御信号／Ｇel(i)がＬレベルになる。
ｉ行目の発光期間（Ｇ）では、図１２に示されるように、トランジスター１２１が、電圧Ｖgsに応じた電流Ｉelであって、トランジスター１２４におけるソース・ドレイン間の抵抗で制限を受ける電流Ｉelを、ＯＬＥＤ１３０に流す。したがって、当該ＯＬＥＤ１３０が、当該電流Ｉelに応じた輝度で発光する。

なお、図６乃至図１２では、容量素子群５０および初期化回路６０が設けられる領域が特に区別されていない。

第１実施形態では、データ信号出力回路３０から出力されるデータ信号の電圧Ｖdataの振幅を、容量素子７４を介することによって圧縮して、データ信号として画素回路１１０におけるゲートノードｇに供給する構成としている。
一方で、第１実施形態では、補償期間（Ｄ）において、トランジスター１２１の閾値電圧Ｖthを補償する構成としている。
そこで次に、補償期間（Ｄ）の有用性について説明する。なお、この有用性の説明に際し、数式が複雑化するのを避けるために、データ信号の電圧Ｖdataの圧縮比が「１」である場合、すなわち補償期間（Ｄ）後のゲート書込期間（Ｅ）においてデータ信号の電圧Ｖdataがそのままデータ線１４ｂに供給される場合を想定する。また、発光期間（Ｇ）においてトランジスター１２４におけるソースノード・ドレインノード間の抵抗が理想的にゼロである場合を想定する。
まず、発光期間（Ｇ）においてＯＬＥＤ１３０に流れる電流Ｉelは、次式（２）のように表すことができる。

なお、式（２）における係数ｋ1は、次式（３）で表される。

式（３）において、Ｗはトランジスター１２１のチャネル幅であり、Ｌはトランジスター１２１のチャネル長であり、μはキャリアの移動度であり、Ｃoxはトランジスター１２１における（ゲート）酸化膜の単位面積あたりの容量である。

データ信号の電圧Ｖdataを圧縮せず、かつ、トランジスター１２１の閾値電圧を補償しない構成において、当該トランジスター１２１のゲートノードｇに、直接、データ信号の電圧Ｖdataが印加されたときに、当該トランジスター１２１のゲートノード・ソースノード間の電圧Ｖgsは、次式（４）のように表すことができる。

このときに、ＯＬＥＤ１３０に流れる電流Ｉelは、次式（５）のように表すことができる。

式（５）に表されるように、電流Ｉelは、閾値電圧Ｖthの影響を受ける。ここで、半導体プロセスの関係で、トランジスター１２１における閾値電圧Ｖthのばらつきは、数ｍＶ～数十ｍＶの範囲となる。トランジスター１２１における閾値電圧Ｖthが数ｍＶ～数十ｍＶの範囲でばらつく場合、電流Ｉelは、隣り合う画素回路１１０同士で、最大で４０％の差が発生する虞がある。
ＯＬＥＤ１３０における電流－輝度の特性は概ね線形である。このため、閾値電圧Ｖthを補償しない構成では、２つのＯＬＥＤ１３０を同じ輝度で発光させるために、当該２つの画素回路１１０に、たとえ同じ電圧Ｖdataのデータ信号を供給しても、実際にはＯＬＥＤ１３０に流れる電流が相違する。したがって、閾値電圧Ｖthを補償しない構成では、輝度がばらついて、表示品位を大きく損なうことになる。

補償期間（Ｄ）において、トランジスター１２１におけるゲートノードｇを、電圧（Ｖel－Ｖth）に近づくように収束させた後、電圧Ｖdataに変化させた場合、当該トランジスター１２１のゲートノード・ソースノード間の電圧Ｖgsは、次式（６）のように表すことができる。

なお、式（６）における係数ｋ2は、データ信号の電圧Ｖdataを圧縮しない構成（容量素子７４を有さない構成）における容量ＣblkおよびＣpixで定まる係数である。
式（６）のように電圧Ｖgsが表される場合、ＯＬＥＤ１３０に流れる電流Ｉelは、次式（７）のように表すことができる。

式（７）では、閾値電圧Ｖthの項が除去されており、電流Ｉelは、データ信号の電圧Ｖdataによって定められる。これにより、トランジスター１２１の閾値電圧Ｖthに起因する表示品位の低下を抑えることが可能となる。
なお、実施形態では、実際には式（１）に示されるように、データ信号の電圧Ｖdataの最低値から最高値までの電圧振幅が、係数Ｋaに応じて圧縮されて、ゲートノードｇに伝播することになる。

さらに、第１実施形態では、補償期間（Ｄ）およびゲート書込期間（Ｅ）の後であって、発光期間（Ｇ）の前に、ドレイン書込期間（Ｆ）が設けられる。
トランジスター１２１のドレインノードｄは、補償期間（Ｄ）の終期において閾値電圧Ｖthに対応した電圧（Ｖel－Ｖth）に近づくように収束して、当該電圧（Ｖel－Ｖth）を寄生容量によって保持した状態になる。すなわち、トランジスター１２１のドレインノードｄには、補償期間（Ｄ）の終期において電荷が残留する。ドレイン書込期間（Ｆ）を設けないで、発光期間（Ｇ）に至ると、ドレインノードに残留する電荷によって、ＯＬＥＤ１３０にリーク電流が流れてしまう。

具体的には、ゲート書込期間（Ｅ）において、階調レベルがゼロに相当するデータ信号がトランジスター１２１のゲートノードｇに保持されても、残留する電荷によってＯＬＥＤ１３０にリーク電流が流れてわずかに発光してしまう現象（黒浮き）が発生する。

そこで、参照例として、ドレイン書込期間（Ｆ）において、トランジスター１２１のドレインノードｄに、リセット電圧Ｖorstを印加して、補償期間（Ｄ）の終期から残留する電荷をリセットする構成が考えられた。
具体的には、この参照例では、図１５または図１６において破線ｒstに示されるように、ドレイン書込期間において制御信号／Ｇcmp(i)およびＧcpをＬレベルとする。これにより、図２９に示されるように、ドレインノードｄには、オン状態のトランジスター６７、データ線１４ｂおよびオン状態のトランジスター１２３を順に介してリセット電圧Ｖorstが印加される。

しかしながら、実際の画素回路１１０では、図１３に示されるように、トランジスター１２１のゲートノード・ドレインノード間には容量Ｃgd_1が寄生し、トランジスター１２３のゲートノード・ドレインノード間には容量Ｃgd_3が寄生する。

このため、制御信号／Ｇcmp(i)がＬレベルからＨレベルに変化して、トランジスター１２３がオン状態からオフ状態に変化すると、制御信号／Ｇcmp(i)の変化方向に、当該トランジスター１２３のドレインノードｄにおける電圧が変化する、というプッシュアップと呼ばれる現象（突き抜け、フィールドスルーなどとも呼ばれる）が発生する。
トランジスター１２３のドレインノードｄは、トランジスター１２１のドレインノードに接続されている。このため、トランジスター１２３のドレインノードｄにおける電圧変化は、トランジスター１２３のドレインノードｄにおける電圧変化になる。

ここで、トランジスター１２３（１２１）のドレインノードｄにおいて、プッシュアップによる電圧変化分ΔＶdr_dは、次式（８）のように表すことができる。

なお、式（８）においてΔＶgcmpは、制御信号／Ｇcmp(i)におけるＬレベルとＨレベルとの電圧差である。

また、トランジスター１２３（１２１）のドレインノードｄにおいて電圧変化が発生すると、当該電圧変化は、寄生する容量Ｃgd_1を介してトランジスター１２１のゲートノードｇに伝播する。
トランジスター１２３（１２１）のドレインノードｄにおける電圧変化が、トランジスター１２１のゲートノードｇに及ぼす電圧変化分ΔＶdr_gは、次式（９）のように表すことができる。

なお、本実施形態では、トランジスター１２１、１２３がＰチャネル型であるので、オン状態からオフ状態に変化したときのゲートまたはドレインノードの電位変化が上昇方向になる。トランジスター１２１、１２３がＮチャネル型であれば、オン状態からオフ状態に変化したときのゲートまたはドレインノードの電位変化は低下方向になるので、プッシュダウンと呼ばれることがある。

図１３は、１つの画素回路１１０において着目した場合の図であるが、Ｘ方向で隣り合う画素回路１１０同士でも寄生容量が問題になる場合がある。例えば図１４に示されるように、画素回路１１０Ｒにおけるトランジスター１２１のゲートノードｇと、当該画素回路１１０Ｒと左で隣リ合う画素回路１１０Ｇにおけるトランジスター１２１（１２３）のドレインノードｄと、の間には容量Ｃppが寄生する。

図１５および図１６は、参照例と本実施形態とにおいて、ｉ行目であって任意列の画素回路１１０における各部の電圧変化を比較して示す図であり、破線が参照例を示し、実線が本実施形態を示す。
詳細には、図１５および図１６は、電圧Ｖdt、Ｖdr_dおよび電圧Ｖdr_gについて、ｉ行目が選択される水平走査期間（Ｈ）のうち、補償期間（Ｄ）、ゲート書込期間（Ｅ）、ドレイン書込期間（Ｆ）および発光期間（Ｇ）での電圧変化を示す図である。
なお、電圧Ｖdtは、任意列におけるデータ線１４ｂで電圧であり、電圧Ｖdr_dは、ｉ行目であって任意列の画素回路１１０におけるトランジスター１２１（１２３）のドレインノードｄにおける電圧であり、電圧Ｖdr_gは、当該画素回路１１０におけるトランジスター１２１のゲートノードｇにおける電圧である。
また、図１５は、画素回路１１０において階調レベルがゼロ（黒表示）の場合を示し、図１６は、画素回路１１０において階調レベルがゼロ以外（白表示）の場合を示す。なお、本実施形態では、発光素子１３０に対して電流を流して発光させるための階調レベルのことを白表示の一例とし、最大階調から低階調まで含まれる。

まず、階調レベルをゼロにする場合における画素回路１１０の動作について説明する。
図１５において、データ線１４ｂの電圧Ｖdtは、初期化期間（Ｃ）における電圧Ｖiniから、補償期間（Ｄ）の終期には電圧（Ｖel－Ｖth）に近づくように収束する。ゲート書込期間（Ｅ）の始期において、電圧Ｖdtは黒レベルに相当する電圧Ｖelに変化する。
トランジスター１２１のドレインノードｄにおける電圧Ｖdr_dは、補償期間（Ｄ）の終期には電圧（Ｖel－Ｖth）に近づくように収束する。この状態では、ゲートノードｇの電圧Ｖdr_gも電圧（Ｖel－Ｖth）に近づくように収束し、当該トランジスター１２１のソースノード・ドレインノード間は、オフ状態ではない。このため、補償期間（Ｄ）の終了によってトランジスター１２３がオフ状態になると、電圧Ｖdr_dは、図１５におけるＵ１で示されるように、電圧Ｖelに上昇する。
ゲート書込期間（Ｅ）の始期において、トランジスター１２１のゲートノードｇの電圧Ｖdr_gは、図１５におけるＵ２で示されるように電圧（Ｖel－Ｖth）に近づくように収束した電圧から黒レベルに相当する電圧Ｖelに変化する。この電圧変化は、容量Ｃgd_1を介してトランジスター１２１のドレインノードｄに伝播し、図１５におけるＵ３で示されるように、電圧Ｖdr_dを上昇させる。
ここまでのゲート書込期間（Ｅ）までの期間については、参照例と本実施形態とに差はない。

ドレイン書込期間（Ｆ）以降について、まず参照例について説明すると、データ線１４ｂの電圧Ｖdtは、ドレイン書込期間（Ｆ）の始期において図１５の破線で示されるように、リセット電圧Ｖorstになる。同様に、電圧Ｖdr_dは、ドレイン書込期間（Ｆ）の始期においてＤ１で示されるように、リセット電圧Ｖorstまで低下する。
電圧Ｖdr_dにおけるリセット電圧Ｖorstへの低下は、容量Ｃgd_1を介して、トランジスター１２１のゲートノードｇに伝播する。このため、当該ゲートノードｇの電圧Ｖdr_gは、ドレイン書込期間（Ｆ）において、Ｄ２で示されるように、低下する。

ドレイン書込期間（Ｆ）が終了すると、制御信号／Ｇcmp(i)がＬからＨレベルに変化するので、電圧Ｖdr_dは、図１５においてＵ４で示されるようにプッシュアップによって
電圧変化分ΔＶdr_d（式（８）参照）だけ上昇する。

電圧Ｖdr_dにおけるΔＶdr_dの電圧変化は、容量Ｃgd_1を介してトランジスター１２１のゲートノードｇに伝播する。このため、当該ゲートノードｇの電圧Ｖdr_gは、図１５においてＵ５で示されるように変化する。Ｕ５における電圧Ｖdr_gの電位変動分は、式（９）に示される通りである。
なお、ドレイン書込期間（Ｆ）の終了後に、データ線１４ｂの電圧Ｖdtは、次の水平走査期間（Ｈ）における初期化期間（Ａ１）において電圧Ｖelにセットされる。また、電圧Ｖdr_dは、発光期間（Ｇ）においてトランジスター１２１のゲートノードｇにおける電圧Ｖdr_gに応じてＯＬＥＤ１３０に供給される電流Ｉelに応じた値に、ほぼ固定される。

参照例に対して、本実施形態では、ドレイン書込期間（Ｆ）では、データ書込期間（Ｅ）と同じ電圧が、データ線１４ｂを介してトランジスター１２１のドレインノードｄに印加される。
このため、本実施形態では、ドレイン書込期間（Ｆ）では、データ線１４ｂの電圧Ｖdt、および、ドレインノードｄにおける電圧Ｖdr_dは、ともに黒レベルに相当する電圧Ｖelになる。本実施形態では、ドレイン書込期間（Ｆ）において、ドレインノードｄの電圧Ｖdr_dは、参照例と比較して高くなるので、ＯＬＥＤ１３０へのリーク電流は増加する方向（コントラストが低下する方向）に作用する。

本実施形態において、ゲート書込期間（Ｅ）からドレイン書込期間（Ｆ）にかけて電圧Ｖdr_dにおける変化は、参照例と比較して小さい。このため、ΔＶdr_dの電圧変化が、ゲートノードｇに容量Ｃgd_1を介して伝播するときの電圧変化のＤ４についても、参照例のＤ２と比較して小さくなる。
このため、本実施形態では、ドレイン書込期間（Ｆ）の終了後においてゲートノードｇの電圧Ｖdr_gの電圧が参照例と比較して高くなるので、ＯＬＥＤ１３０へのリーク電流は減少する方向に作用する。
したがって、本実施形態において、ドレインノードｄの電圧Ｖdr_dが高くなることによってＯＬＥＤ１３０へのリーク電流が増加する方向に作用することは、ゲートノードｇの電圧Ｖdr_gの電圧が高くなることによってＯＬＥＤ１３０へのリーク電流が減少する方向に作用することによって相殺される。
よって、本実施形態によれば、ＯＬＥＤ１３０のリーク電流による黒浮きを防止することができる。

次に、階調レベルをゼロ以外にする場合における画素回路１１０の動作の一例について説明する。
図１６において、データ線１４ｂの電圧Ｖdtは、初期化期間（Ｃ）における電圧Ｖiniから、補償期間（Ｄ）の終期には電圧（Ｖel－Ｖth）に近づくように収束する。ゲート書込期間（Ｅ）の始期において、電圧Ｖdtは、白レベルに相当する電圧（Ｖel－Ｖth）に近い電圧になるので、補償期間（Ｄ）から変化しない。
トランジスター１２１のドレインノードｄにおける電圧Ｖdr_dは、補償期間（Ｄ）の終期には電圧（Ｖel－Ｖth）に近づくように収束する。この状態では、ゲートノードｇの電圧Ｖdr_gも電圧（Ｖel－Ｖth）に近づくように収束し、当該トランジスター１２１のソースノード・ドレインノード間は、オフ状態ではない。このため、補償期間（Ｄ）の終了によってトランジスター１２３がオフ状態になると、電圧Ｖdr_dは、図１６におけるＵ１１で示されるように、電圧Ｖelに上昇する。
図１６のような階調レベルにする場合、ゲート書込期間（Ｅ）の始期において、データ線１４ｂの電圧Ｖdtは変化しないので、トランジスター１２１のゲートノードｇの電圧Ｖdr_gも（Ｖel－Ｖth）に近い電圧から変化しない。
ここまでのゲート書込期間（Ｅ）までの期間については、参照例と本実施形態とに差はない。

ドレイン書込期間（Ｆ）以降について、まず参照例について説明すると、データ線１４ｂの電圧Ｖdtは、ドレイン書込期間（Ｆ）において図１６の破線で示されるように、リセット電圧Ｖorstになる。同様に、電圧Ｖdr_dは、ドレイン書込期間（Ｆ）においてＤ１１で示されるように、リセット電圧Ｖorstに低下する。
電圧Ｖdr_dにおけるリセット電圧Ｖorstへの低下は、容量Ｃgd_1を介して、トランジスター１２１のゲートノードｇに伝播する。このため、当該ゲートノードｇの電圧Ｖdr_gは、ドレイン書込期間（Ｆ）において、Ｄ１２で示されるように、低下する。

ドレイン書込期間（Ｆ）が終了すると、制御信号／Ｇcmp(i)がＬからＨレベルに変化するので、電圧Ｖdr_dは、図１６においてＵ１４で示されるようにプッシュアップによって変化する。

電圧Ｖdr_dにおける電圧変化は、容量Ｃgd_1を介してトランジスター１２１のゲートノードｇに伝播する。このため、当該ゲートノードｇの電圧Ｖdr_gは、図１６においてＵ１５で示されるように変化する。
この後、発光期間（Ｇ）に至ると、ドレインノードｄの電圧Ｖdr_dは、トランジスター１２１のゲートノードｇにおける電圧Ｖdr_gに応じてＯＬＥＤ１３０に供給される電流Ｉelに応じた値に、ほぼ固定される。

参照例に対して、本実施形態では、ドレイン書込期間（Ｆ）では、データ書込期間（Ｅ）と同じ白レベルに相当する電圧（Ｖel－Ｖth）に近い電圧が、データ線１４ｂを介してトランジスター１２１のドレインノードｄに印加されるので、電圧Ｖdr_dは、図１６においてＤ１３で示されるように変化する。電圧Ｖdr_dにおける変化が、ゲートノードｇに容量Ｃgd_1を介して伝播するので、電圧Ｖdr_gは、図１６においてＤ１４で示されるように変化する。
ドレイン書込期間（Ｆ）が終了すると、制御信号／Ｇcmp(i)がＬからＨレベルに変化するので、電圧Ｖdr_dは、図１６においてＵ１６で示されるようにプッシュアップによって変化する。電圧Ｖdr_dにおける変化が、ゲートノードｇに容量Ｃgd_1を介して伝播するので、電圧Ｖdr_gは、図１６においてＵ１７で示されるように変化する。

この後、発光期間（Ｇ）に至ると、ドレインノードｄの電圧Ｖdr_dは、トランジスター１２１のゲートノードｇにおける電圧Ｖdr_gに応じてＯＬＥＤ１３０に供給される電流Ｉelに応じた値に、ほぼ固定される。

ここで留意すべき点は、参照例では、電圧Ｖdr_dは、ドレイン書込期間（Ｆ）においてリセット電圧Ｖorstにセットされた後に、制御信号／Ｇcmp(i)のＬからＨレベルに変化によってＵ１４に示されるように上昇し、さらに発光期間（Ｇ）における電流Ｉelに供給によってＵ１８に示されるように上昇する点である。
特にＵ１８における電圧Ｖdr_dの上昇は、容量Ｃpp（図１４参照）を介して、隣り合う画素回路１１０におけるトランジスター１２１のゲートノードｇに伝播して、当該ゲートノードｇの電圧を上昇させる。当該ゲートノードｇの電圧上昇は、発光期間（Ｇ）において電流Ｉelを小さくする方向に作用するので、当該隣り合う画素回路１１０におけるＯＬＥＤ１３０による発光輝度を低下させて、表示ムラの原因になる。
なお、図１５および図１６等に開示のタイミングチャートにおいて、電圧Ｖdt、電圧Ｖdr_d、電圧Ｖdr_gの値は、電圧降下等によるずれを含む。例えば、補償期間（Ｄ）の終期において、電圧Ｖdr_gの値は、電圧（Ｖel－Ｖth）となっていることが望ましいが、実際には電圧（Ｖel－Ｖth）付近の電圧となっていることがある。本実施形態では、上記内容を含んでいる。また例えば、図１６において、ゲート書込期間（Ｅ）の電圧Ｖdr_gの値は、補償期間（Ｄ）の終期における電圧から変化しない場合の一例として、電圧（Ｖel－Ｖth）としたが、補償期間（Ｄ）の終期における電圧が電圧（Ｖel－Ｖth）付近である場合は、ゲート書込期間（Ｅ）の電圧Ｖdr_gの値が電圧（Ｖel－Ｖth）付近となる。本実施形態では上記内容を含んでいる。

これに対して、本実施形態では、電圧Ｖdr_dの変化が参照例と比較して小さいので、当該電圧変化が隣り合う画素回路１１０におけるトランジスター１２１のゲートノードｇに伝播しにくくなる。
なお、階調レベルをゼロにする場合における電流Ｉelはほぼゼロであるので、発光期間（Ｇ）に移行しても、電圧Ｖdr_dは、ほとんど変化しない。このため、容量Ｃppを介して電圧変化が伝播することによる表示ムラが発生しない。換言すれば、容量Ｃppを介した電圧変化の伝播による表示ムラは、発光期間（Ｇ）における電流Ｉelが大きい場合、すなわち階調レベルが中程度以上である場合に発生する。
このように、本実施形態によれば、階調レベルが中程度以上である場合に、容量Ｃppを介して電圧変化が伝播することによる表示ムラの発生を抑えることができる。

図１７は、ドレイン書込期間（Ｆ）において、トランジスター１２１のドレインノードｄになんら電圧を印加しない別の参照例に係る構成において、画素回路１１０における各部の電圧変化を比較して示す図であり、破線が当該別の参照例を示し、実線が本実施形態を示す。また、図１７は、画素回路１１０において階調レベルがゼロ（黒表示）の場合を示す。

図１７に示されるように、ドレイン書込期間（Ｆ）において、階調レベルをゼロとする場合、ドレインノードｄの電圧Ｖdr_dは、本実施形態では、トランジスター１２１のドレインノードｄになんら電圧を印加しない別の参照例に係る構成と比較して低くなる。このため、本実施形態では、別の参照例と比較してＯＬＥＤ１３０へのリーク電流が低下する方向に作用する。
一方、ゲートノードｇの電圧Ｖdr_gは、本実施形態も別の参照例もほぼ同じである。このため、本実施形態では、別の参照例と比較して、黒浮きの発生を抑えてコントラスト比を高くすることができる。

電気光学装置１０において画素回路１１０は、制御回路２０、データ信号出力回路３０、スイッチ群４０、容量素子群５０、初期化回路６０、補助回路７０および走査線駆動回路１２０によって駆動されるので、これらの画素回路１１０の駆動回路として概念することができる。

＜第２実施形態＞
次に、第２実施形態に係る電気光学装置１０について説明する。第２実施形態が、第１実施形態と相違する点は、次の点である。具体的には、第２実施形態は、画素回路１１０の構成、表示領域１００の構成、走査信号および制御信号の波形について第１実施形態と相違する。
そこで、第２実施形態については、第１実施形態との相違点を主に説明し、第１実施形態と同一要素については、同一符号を付与して、その説明を適宜省略する。

図１８は、第２実施形態に係る電気光学装置１０の一部を示す回路図であり、図１９は、第２実施形態における画素回路１１０の構成を示す図である。
図１８に示される回路が、図３に示される第１実施形態と相違する点は、初期化回路６０において、データ線１４ｂ毎に設けられたトランジスター６６、６７を有しない点、および、給電線１１８が表示領域１００に延設されて、各画素回路１１０にリセット電圧Ｖorstが給電される点である。

第２実施形態では、トランジスター６６、６７が設けられないので、制御回路２０による制御信号／Ｄrst、／Ｇorstの供給が省略される。なお、省略された制御信号／Ｇorstは、各行において共通であったが、第２実施形態では、代わりに１～ｍ行目に対応した制御信号／Ｇorst(1)～／Ｇorst(m)が走査線駆動回路１２０により供給される。

第２実施形態における画素回路１１０の構成について図１９を参照して説明する。図１９に示される回路が、図４に示される回路と相違する点は、トランジスター１２５が設けられる点である。詳細には、トランジスター１２５は、トランジスター１２１～１２４と同様なＰチャネルＭＯＳ型である。
ｉ行目であって任意の１列における画素回路１１０において、トランジスター１２５のソースノードは、画素電極１３１およびトランジスター１２４のドレインノードに接続され、トランジスター１２５のドレインノードは、表示領域１００まで延設された給電線１１８に接続される。当該トランジスターのゲートノードには、ｉ行目に対応した制御信号／Ｇorst(i)が供給される。

図２０は、第２実施形態に係る電気光学装置１０の動作を説明するためのタイミングチャートである。
この電気光学装置１０において、水平走査期間（Ｈ）は、時間の順で、初期化期間（Ａ２）、補償期間（Ｄ）、ゲート書込期間（Ｅ）およびドレイン書込期間（Ｆ）の４つの期間に分けられる。すなわち、第２実施形態では、第１実施形態のような初期化期間（Ｂ）および（Ｃ）を有しない。また、画素回路１１０の動作としては、上記４つの期間に、さらに発光期間（Ｇ）が加わる。

初期化期間（Ａ２）は、ＯＬＥＤ１３０のアノードにおける電位をリセットするための処理と、補償期間（Ｄ）の始期においてトランジスター１２１をオン状態にさせるための電圧Ｖiniを、ゲートノードｇに印加するための処理とが並行して実行される。

各水平走査期間（Ｈ）において初期化期間（Ａ２）では、制御信号／ＧiniがＬレベルであり、制御信号ＧrefがＨレベルであり、制御信号ＧcpがＬレベルである。このため、トランジスター６８がオン状態になり、トランスミッションゲート７３がオン状態になり、トランスミッションゲート７２がオフ状態になる。

また、ｉ行目が選択される水平走査期間（Ｈ）の初期化期間（Ａ２）では、走査信号／Ｇwr(i)がＬレベルであり、制御信号／Ｇcmp(i)がＨレベルであり、制御信号／Ｇel(i)がＨレベルであり、制御信号／Ｇcmp(i)がＨレベルであり、制御信号／Ｇel(i)がＨレベルであり、制御信号／Ｇorst(i)がＬレベルである。このため、画素回路１１０においてトランジスター１２２がオン状態になり、トランジスター１２３、１２４がオフ状態になり、トランジスター１２５がオン状態になる。

したがって、初期化期間（Ａ２）では、図２１に示されるように、電圧Ｖrefが、容量素子７４の一端、容量素子７５の一端およびトランスミッションゲート７２の出力端に印加される。
当該画素回路１１０では、電圧Ｖiniが、トランジスター６８、データ線１４ｂおよびトランジスター１２２を順に介して、容量素子１４０の一端、および、トランジスター１２１のゲートノードｇに印加される。このため、トランジスター１２１のゲートノード・ソースノード間では、電圧（Ｖel－Ｖini）が保持される。
また、電圧Ｖiniがデータ線１４ｂを介して容量素子７４の他端に印加されるので、当該容量素子７４は電圧｜Ｖini－Ｖref｜に充電される。
当該画素回路１１０では、リセット電圧Ｖorstが、給電線１１８およびトランジスター１２５を順に介して、ＯＬＥＤ１３０のアノードである画素電極１３１に印加される。これにより、ＯＬＥＤ１３０の容量成分に保持された電圧が、詳細には、発光期間（Ｇ）において当該ＯＬＥＤ１３０に流れていた電流に応じた電圧が、リセットされる。

各水平走査期間（Ｈ）において補償期間（Ｄ）では、制御信号／ＧiniがＨレベルになり、制御信号ＧrefがＨレベルであり、制御信号ＧcpがＬレベルである。このため、トランジスター６８がオフ状態に変化し、トランスミッションゲート７３がオン状態を維持し、トランスミッションゲート７２がオフ状態を維持する。

また、ｉ行目が選択される水平走査期間（Ｈ）の補償期間（Ｄ）では、走査信号／Ｇwr(i)がＬレベルであり、制御信号／Ｇcmp(i)がＬレベルになり、制御信号／Ｇel(i)がＨレベルであり、制御信号／Ｇorst(i)がＬレベルである。
このため、画素回路１１０においてトランジスター１２２がオン状態を維持し、トランジスター１２３がオン状態に変化し、トランジスター１２４がオフ状態を維持し、トランジスター１２５がオン状態を維持する。

したがって、補償期間（Ｄ）では、図２２に示されるように、容量素子７４の一端、容量素子７５の一端およびトランスミッションゲート７２の出力端は、電圧Ｖrefに維持される。
当該画素回路１１０では、容量素子１４０が、初期化期間（Ａ２）においてトランジスター１２１のゲートノード・ソースノード間でおいて電圧（Ｖel－Ｖini）を保持した状態になっており、この状態において、トランジスター１２２、１２３がオン状態になると、当該トランジスター１２１は、ダイオード接続状態となる。したがって、当該トランジスター１２１のゲートノードｇは、閾値電圧Ｖthに対応した電圧（Ｖel－Ｖth）に近づくように収束する。
また、補償期間（Ｄ）では、データ線１４ｂおよび容量素子７４の他端についても、電圧（Ｖel－Ｖth）に近づくように収束するので、容量素子７４は電圧｜Ｖel－Ｖth－Ｖref｜に充電される。
なお、補償期間（Ｄ）において画素回路１１０では、トランジスター１２５がオン状態を維持するので、リセット電圧Ｖorstが画素電極１３１に印加される。

補償期間（Ｄ）において制御信号Ｓel(1)～Ｓel(q)は、順次排他的にＨレベルとなる。また、データ信号出力回路３０は、制御信号Ｓel(1)～Ｓel(q)のうち、例えば制御信号Ｓel(j)がＨレベルとなったときに、ｉ行目の走査線１２とｊ番目のグループに属するデータ線１４ｂとの交差に対応する３画素のデータ信号Ｖd(1)～Ｖd(3)を出力する。
制御信号Ｓel(1)～Ｓel(q)が順次排他的にＨレベルになると、１列目から（３ｑ）列目までに対応する容量素子５１に、それぞれの画素に対応するデータ信号の電圧が保持される。図２２は、画素回路１１０が属するｊ番目のグループに対応する制御信号Ｓel(j)が補償期間（Ｄ）においてＨレベルとなって、データ信号Ｖd(1)の電圧Ｖdataが容量素子５１に保持される状態を示している。

各水平走査期間（Ｈ）においてゲート書込期間（Ｅ）では、制御信号／ＧiniがＨレベルであり、制御信号ＧrefがＬレベルになり、制御信号ＧcpがＨレベルになる。このため、トランジスター６８がオフ状態を維持し、トランスミッションゲート７３がオフ状態に変化し、トランスミッションゲート７２がオン状態に変化する。
また、ｉ行目が選択される水平走査期間（Ｈ）のゲート書込期間（Ｅ）では、走査信号／Ｇwr(i)がＬレベルであり、制御信号／Ｇcmp(i)がＨレベルになり、制御信号／Ｇel(i)がＨレベルであり、制御信号／Ｇorst(i)がＬレベルである。
このため、画素回路１１０においてトランジスター１２２がオン状態を維持し、トランジスター１２３がオフ状態に変化し、トランジスター１２４がオフ状態を維持し、トランジスター１２５がオン状態を維持する。

したがって、ｉ行目が選択される水平走査期間（Ｈ）のゲート書込期間（Ｅ）では、図２３に示されるように、容量素子７４の一端が、電圧Ｖrefから容量素子５１の一端に保持された電圧に応じて変化する。当該電圧変化は、当該容量素子７４、データ線１４ｂおよびトランジスター１２２を順に介してゲートノードｇに伝播する。当該変化後のゲートノードｇの電圧が容量素子１４０に保持される。
なお、ゲート書込期間（Ｅ）において画素回路１１０では、トランジスター１２５がオン状態を維持するので、リセット電圧Ｖorstが画素電極１３１に印加される。

各水平走査期間（Ｈ）においてドレイン書込期間（Ｆ）では、制御信号／ＧiniがＨレベルであり、制御信号ＧrefがＬレベルであり、制御信号ＧcpがＨレベルである。このため、トランジスター６８がオフ状態を維持し、トランスミッションゲート７３がオフ状態を維持し、トランスミッションゲート７２がオン状態を維持する。
また、ｉ行目が選択される水平走査期間（Ｈ）のドレイン書込期間（Ｆ）では、走査信号／Ｇwr(i)がＨレベルに変化し、制御信号／Ｇcmp(i)がＬレベルに変化し、制御信号／Ｇel(i)がＨレベルを維持する。
このため、画素回路１１０においてトランジスター１２２がオフ状態に変化し、トランジスター１２３がオン状態に変化し、トランジスター１２４がオフ状態を維持する。

したがって、ｉ行目が選択される水平走査期間（Ｈ）のドレイン書込期間（Ｆ）では、図２４に示されるように、トランジスター１２１のドレインノードｄには、容量素子７４の他端における電圧が、すなわち、先のゲート書込期間（Ｅ）におけるトランジスター１２１のゲートノードｇと同じ電圧が、データ線１４ｂおよびオン状態のトランジスター１２３を順に介して印加される。

ドレイン書込期間（Ｆ）の終了後、発光期間（Ｇ）になる。第２実施形態においても、第１実施形態と同様に、ｉ行目の発光期間において制御信号／Ｇel(i)がＬレベルになる。このため、図２５に示されるように、トランジスター１２１は、電圧Ｖgsに応じた電流Ｉelであって、トランジスター１２４におけるソース・ドレイン間の抵抗で制限を受ける電流Ｉelを、ＯＬＥＤ１３０に流す。したがって、当該ＯＬＥＤ１３０が、当該電流Ｉelに応じた輝度で発光する。

第２実施形態によれば、第１実施形態と同様に、ドレイン書込期間（Ｆ）にてトランジスター１２１のドレインノードｄに、トランジスター１２１のゲートノードｇと同じ電圧が印加されることにより、黒浮きが抑えられるとともに、階調レベルが中程度以上である場合の表示ムラの発生を抑えることができる。

また、第２実施形態によれば、第１実施形態における初期化期間（Ｂ）および（Ｃ）が設けられないので、その分、補償期間（Ｄ）を長く確保することができる。
補償期間（Ｄ）が短いと、当該補償期間（Ｄ）の終期においてトランジスター１２１のゲートノード・ソースノードの間の電圧Ｖgsが閾値電圧に収束していない状況が発生し得る。電圧Ｖgsが閾値電圧に収束していない状況では、トランジスター１２１の閾値を正確に補償できないので、画素回路１１０毎にＯＬＥＤ１３０の輝度にバラツキが生じて表示品位の低下を招くことになる。
第２実施形態によれば、補償期間（Ｄ）を長く確保することができるので、第１実施形態と比較すると、より正確に、トランジスター１２１の閾値を補償することができる。したがたって、第２実施形態によれば、第１実施形態と比較して、表示品位の低下を、より抑えることが可能になる。

なお、第２実施形態において、ＯＬＥＤ１３０の一端である画素電極１３１にリセット電圧Ｖorstを印加する期間は、初期化期間（Ａ２）、補償期間（Ｄ）およびゲート書込期間（Ｅ）であったが、これらの期間に限られない。画素電極１３１にリセット電圧Ｖorstを印加する期間は、発光期間（Ｇ）よりも前の期間であればよいので、例えば、初期化期間（Ａ２）、補償期間（Ｄ）およびゲート書込期間（Ｅ）のうちの一部の期間でもよいし、ドレイン書込期間（Ｆ）でもよい。
ただし、例えばｉ行目が選択される水平走査期間（Ｈ）において、すみやかに画素電極１３１に保持される電荷をリセットして、ＯＬＥＤ１３０を消灯させるという観点からいえば、水平走査期間（Ａ２）を含めるのが好ましい。

＜変形例＞
以上に例示した第１実施形態および第２実施形態（以下、実施形態等という）は多様に変形され得る。実施形態に適用され得る具体的な変形の態様を以下に例示する。以下の例示から任意に選択された２以上の態様を、相互に矛盾しない範囲で併合してもよい。

＜制御信号／Ｇel(1)～／Ｇel(m)の三値化＞
実施形態等では、制御信号／Ｇel(1)～／Ｇel(m)は、ＬまたはＨレベルの二値信号であったが、図２６に示されるように、ＬおよびＨレベルの間にＭレベルを設けて、Ｍレベルになる場合を発光期間（Ｇ）となるようにしてもよい。

図２６は、ｉ行目が選択される水平走査期間（Ｈ）の後、制御信号／Ｇel(i)がＭレベルになる発光期間（Ｇ）がほぼ等間隔で４回発生し、Ｍレベルとなる期間の時間的長さもほぼ同じ長さに設定される例である。
このような制御信号／Ｇel(1)～／Ｇel(m)がＬ、ＭおよびＨレベルの三値信号である場合であっても、実施形態と同様に黒浮きの発生が抑えられる。
なお、図２６における１フレーム（Ｖ）は、ｉ行目が水平走査されてから次にｉ行目が水平走査されるまでの期間長を示すために表記され、垂直走査期間の開始から終了までを示していない。

トランジスター１２４のゲートノードにＭレベルを印加する理由は、当該トランジスター１２４を飽和領域で動作させることによって、ＯＬＥＤ１３０における電流電圧特性の経年変化に依らずに、トランジスター１２１による定電流性を維持するためである。

詳細には、電流Ｉelが流れると、ＯＬＥＤ１３０は、当該電流Ｉelに応じた輝度で発光する。実施形態等において画素回路１１０では、トランジスター１２１におけるゲートノードｇの電圧を容量素子１４０により保持することで、給電線１１６からＯＬＥＤ１３０に流れる電流Ｉelの定電流性が確保されている。

しかしながら、ＯＬＥＤ１３０では、発光時間の経過によって素子特性が変化し、一定の電流を流すために必要なアノード（画素電極１３１）の電位が次第に高くなる特性を有する。ＯＬＥＤ１３０におけるアノードの電位が高くなると、給電線１１６から共通電極１３３に至るまでの経路における電位の平衡点が変化し、トランジスター１２４のソースノード、すなわちトランジスター１２１のドレインノードの電位が上昇する。トランジスター１２１のドレインノードの電位が上昇すると、トランジスター１２１におけるソースノード・ドレインノード間の電圧も変動して、トランジスター１２１のドレインノードに流れる電流も変動するので、結果的に、ＯＬＥＤ１３０の定電流性が損なわれる。

そこで、ＯＬＥＤ１３０の素子特性の経年変化に伴う定電流性が損なわれることの対策として、トランジスター１２４を飽和領域で動作させるために、当該トランジスター１２４のゲートノードにＭレベルを印加させるのである。
トランジスター１２４を飽和領域で動作させると、ＯＬＥＤ１３０におけるアノードの電位が変化しても、その影響を直接受けるのは、トランジスター１２４になる。トランジスター１２１は、当該トランジスター１２４のドレインノードにおける電位変動の影響を受けるが、飽和領域におけるドレイン電流の変動は微小である。このため、トランジスター１２４に接続されるトランジスター１２１におけるドレイン電位の変動、ひいては電流リークによるゲート電位の変動影響が緩和される。

＜容量Ｃgd_1の付加＞
また、制御信号／ＧcmpがＬからＨレベルになることによる（トランジスター１２３がオン状態からオフ状態に変化することによる）トランジスター１２１のドレインノードｄの電圧変化分ΔＶdr_dは、上述した式（８）によって示される。式（８）において分母の容量Ｃgd_1を大きくすれば、電圧変化分ΔＶdr_dが小さくなり、プッシュアップによる影響を小さく抑えることができる。すなわち、プッシュアップが小さくなることによって電圧Ｖdr_dが低くなると、ＯＬＥＤ１３０のリーク電流が減少する方向に作用するので、黒浮きを抑えることができる。

容量Ｃgd_1を大きくするためには、寄生容量だけを用いるのではなく、例えば図１３において破線で示されるように、金属／絶縁体（誘電体）／金属等によって形成される容量素子Ｃaddを、別途、トランジスター１２１におけるゲートノードｇおよびドレインノードｄの間で設ければよい。
すなわち、一端がトランジスター１２１のゲートノードｇに電気的に接続され、他端がトランジスター１２１のドレインノードｄに電気的に接続され、一端である電極と、他端である電極とで、絶縁体を挟持する容量素子Ｃaddを設ける構成としてもよい。

なお、トランジスター１２１のゲートノードｇにおける電圧変化分ΔＶdr_gは、上述した式（９）で示される通りである。式（９）によれば、電圧変化分ΔＶdr_dが小さくなると、電圧変化分ΔＶdr_gも小さくなるようにみえるが、容量Ｃgd_1が大きくしたことが原因であるので、電圧変化分ΔＶdr_gが増加することがある。上述したように、電圧Ｖdr_gが高くなることは、ＯＬＥＤ１３０へのリーク電流が減少する方向に作用するので、黒浮きの防止することができる。

＜制御信号／Ｇcmp(1)～／Ｇcmpにおける論理振幅の狭小化＞
また、式（８）をみても判るように、制御信号／Ｇcmp(i)におけるＬレベルとＨレベルとの電圧差であるΔＶgcmpを小さくすると、トランジスター１２１のドレインノードｄの電圧変化分ΔＶdr_dが小さくなることが判る。
このため、トランジスター１２３のゲートノードに供給される制御信号／Ｇcmp(i)の論理振幅（ＨレベルとＬレベルとの差）を、例えばトランジスター１２４のゲートノードに供給される制御信号／Ｇel(i)の振幅（最高値と最低値との差）よりも小さくすることによって、電圧変化分ΔＶdr_dが小さくなり、黒浮きを抑えることができる。

＜リセット電圧Ｖorstの印加＞
第１実施形態においてドレイン書込期間（Ｆ）でトランジスター１２３がオンする際に、トランジスター６７をオンさせて、リセット電圧Ｖorstを、データ線１４ｂおよびオン状態のトランジスター１２３を順に介して、トランジスター１２１のドレインノードｄに印加する構成としてもよい。
なお、この構成において、リセット電圧Ｖorstを上述したように０～１ボルトに設定すると、黒浮きの発生を抑えられないので、リセット電圧Ｖorstについては例えば５～６ボルト程度で調整可能にしてもよい。このような構成によれば、ドレイン書込期間（Ｆ）においてドレインノードｄに印加する電圧を、表示状態を確認しながら微調整できるので、より効果的に黒浮きの発生を抑えることができる。

＜その他＞
トランジスター６６、６７、６８、１２１～１２５のチャネル型は、実施形態等に限定されない。例えば、第１実施形態におけるトランジスター６７については、Ｎチャネル型とするのが好ましい。この理由は、給電線１１８で給電されるリセット電圧ＶorstがＬレベルに近い低電圧であるためである。
トランジスター６７をＮチャネル型とした構成では、ゲートノードに正論理の制御信号Ｇorstを供給する構成にすればよい。トランジスター６７をＮチャネル型とした構成によれば、当該トランジスター６７をＰチャネル型とした構成と比較してデータ線１４ｂを短時間でリセット電圧Ｖorstにすることができる。
また、第２実施形態において画素回路１１０におけるトランジスター１２５をＮチャネル型としてもよい。トランジスター１２５をＮチャネル型とした構成では、／Ｇorst(1)～／Ｇorst(m)を論理反転した信号を、１～ｍ行目の画素回路１１０におけるトランジスター１２５のゲートノードに供給する構成とすればよい。
トランスミッションゲート４５、７２、７３は、片チャネル型のトランジスターに置き換えてもよい。
各トランジスターのソースノードおよびドレインノードは、実施形態によって適宜入れ替えてもよい。

実施形態等では、発光素子の一例としてＯＬＥＤ１３０を用いて説明したが、他の発光素子を用いてもよい。例えば発光素子として、無機ＥＬ素子であってもよいし、ＬＥＤ、ミニＬＥＤ、マイクロＬＥＤ等を用いてもよい。

＜電子機器＞
次に、実施形態等に係る電気光学装置１０を適用した電子機器について説明する。電気光学装置１０は、画素が小サイズで高精細な表示な用途に向いている。そこで、電子機器として、ヘッドマウントディスプレイを例に挙げて説明する。

図２７は、ヘッドマウントディスプレイの外観を示す図であり、図２８は、その光学的な構成を示す図である。
まず、図２７に示されるように、ヘッドマウントディスプレイ３００は、外観的には、一般的な眼鏡と同様にテンプル３１０や、ブリッジ３２０、レンズ３０１Ｌ、３０１Ｒを有する。また、ヘッドマウントディスプレイ３００は、図２８に示されるように、ブリッジ３２０近傍であってレンズ３０１Ｌ、３０１Ｒの奥側（図において下側）には、左眼用の電気光学装置１０Ｌと右眼用の電気光学装置１０Ｒとが設けられる。
電気光学装置１０Ｌの画像表示面は、図２８において左になるように配置している。これによって電気光学装置１０Ｌによる表示画像は、光学レンズ３０２Ｌを介して図において９時の方向に出射する。ハーフミラー３０３Ｌは、電気光学装置１０Ｌによる表示画像を６時の方向に反射させる一方で、１２時の方向から入射した光を透過させる。電気光学装置１０Ｒの画像表示面は、電気光学装置１０Ｌとは反対の右になるように配置している。これによって電気光学装置１０Ｒによる表示画像は、光学レンズ３０２Ｒを介して図において３時の方向に出射する。ハーフミラー３０３Ｒは、電気光学装置１０Ｒによる表示画像を６時方向に反射させる一方で、１２時の方向から入射した光を透過させる。

この構成において、ヘッドマウントディスプレイ３００の装着者は、電気光学装置１０Ｌ、１０Ｒによる表示画像を、外の様子と重ね合わせたシースルー状態で観察することができる。
また、このヘッドマウントディスプレイ３００において、視差を伴う両眼画像のうち、左眼用画像を電気光学装置１０Ｌが表示し、右眼用画像を電気光学装置１０Ｒが表示すると、装着者に、表示された画像があたかも奥行きや立体感を持つかのように知覚させることができる。

なお、電気光学装置１０を含む電子機器については、ヘッドマウントディスプレイ３００のほかにも、ビデオカメラやレンズ交換式のデジタルカメラなどにおける電子式ビューファインダー、携帯情報端末、腕時計の表示部、投写式プロジェクターのライトバルブなどにも適用可能である。

＜付記＞
以上の記載から、例えば以下のように本開示の好適な態様が把握される。なお、各態様の理解を容易にするために、以下では、図面の符号を便宜的に括弧書で併記するが、本発明を図示の態様に限定する趣旨ではない。

＜付記１＞
ひとつの態様（態様１）に係る電気光学装置（１０）は、走査線（１２）とデータ線（１４ｂ）とに対応して設けられた画素回路（１１０）を含み、画素回路（１１０）は、第１トランジスター（１２１）および発光素子（１３０）を含み、第１トランジスター（１２１）は、当該第１トランジスター（１２１）のゲートノードおよび当該第１トランジスター（１２１）のソースノードの間の電圧（Ｖgs）に応じた電流（Ｉel）を、発光素子（１３０）に供給可能であり、水平走査期間には、補償期間（Ｄ）、ゲート書込期間（Ｅ）およびドレイン書込期間（Ｆ）が順に含まれ、補償期間（Ｄ）において、第１トランジスター（１２１）のゲートノードおよび第１トランジスター（１２１）のドレインノードを電気的に接続して、当該第１トランジスター（１２１）のゲートノードの電圧を、当該第１トランジスター（１２１）の閾値電圧に対応する電圧（Ｖel－Ｖth）とし、ゲート書込期間（Ｅ）において、第１トランジスター（１２１）のゲートノードの電圧を、閾値電圧に対応する電圧（Ｖel－Ｖth）から、発光素子（１３０）の輝度に応じた電圧に変化させ、ドレイン書込期間（Ｆ）において、第１トランジスター（１２１）のドレインノードに、発光素子（１３０）の輝度に応じた電圧を印加する。

態様１によれば、補償期間（Ｄ）において第１トランジスター（１２１）におけるゲートノードおよびドレインノードの電気的な接続により、ゲートノードだけでなく、ドレインノードには、当該第１トランジスター（１２１）の閾値電圧に対応する電圧（Ｖel－Ｖth）が寄生容量等により保持される。ゲート書込期間（Ｅ）において、補償期間（Ｄ）において第１トランジスター（１２１）のゲートノードには、およびドレインノードの電気的な接続により、ゲートノードだけでなく、ドレインノードは、閾値電圧に対応する電圧（Ｖel－Ｖth）から、発光素子（１３０）の輝度に応じた電圧に変化する。ドレイン書込期間（Ｅ）において、第１トランジスター（１２１）のドレインノードには、発光素子（１３０）の輝度に応じた電圧が印加されるので、当該ドレインノードの電圧変化は小さく抑えられる。このため、当該ドレインノードの電圧変化が隣り合う画素回路に及ぼす影響が少なく抑えられ、自身の画素回路における第１トランジスターのゲートノードに及ぼす電圧変化も小さく抑えられる。このため、隣り合う画素への影響を小さくなるとともに、自身の画素における黒浮きも防止される。
なお、トランジスター１２１が第１トランジスターの一例であり、ＯＬＥＤ１３０が発光素子の一例である。

＜付記２＞
態様１の具体的な態様（態様２）に係る電気光学装置（１０）では、画素回路（１１０）は、第２トランジスター（１２２）、第３トランジスター（１２３）および第４トランジスター（１２４）を有し、第２トランジスター（１２２）は、データ線（１４ｂ）と第１トランジスター（１２１）のゲートノードとの間に設けられ、走査線（１２）の電圧に応じてオン状態またはオフ状態になり、第３トランジスター（１２３）は、データ線（１４ｂ）と第１トランジスター（１２１）のドレインノードとの間に設けられ、第４トランジスター（１２４）は、第１トランジスター（１２１）のドレインノードと発光素子（１３０）との間に設けられ、補償期間（Ｄ）において、第２トランジスター（１２２）および第３トランジスター（１２３）をオン状態とし、ゲート書込期間（Ｅ）において、第２トランジスター（１２２）をオン状態とし、第３トランジスター（１２３）をオフ状態とし、ドレイン書込期間（Ｆ）において、第２トランジスター（１２２）をオフ状態とし、第３トランジスター（１２３）をオン状態とする。

態様２では、補償期間（Ｄ）において、第３トランジスター（１２３）のオン状態によって、第１トランジスター（１２１）をダイオード接続状態になり、ゲート書込期間（Ｅ）において、第２トランジスター（１２２）のオン状態によって、第１トランジスター（１２１）のゲートノードに、発光素子（１３０）の輝度に応じた電圧が印加され、ドレイン書込期間（Ｅ）において、第１トランジスター（１２１）のドレインノードに、発光素子（１３０）の輝度に応じた電圧が印加される。このため、態様２によれば、画素回路（１１０）におけるトランジスター数が「４」で済み、構成の複雑化を避けることができる。
なお、トランジスター１２２が第２トランジスターの一例であり、トランジスター１２３が第３トランジスターの一例であり、トランジスター１２４が第４トランジスターの一例である。

＜付記３＞
態様１の具体的な態様（態様３）に係る電気光学装置（１０）では、画素回路（１１０）は、第２トランジスター（１２１）、第３トランジスター（１２３）、第４トランジスター（１２４）および第５トランジスター（１２５）を有し、第２トランジスター（１２２）は、データ線（１４ｂ）と第１トランジスター（１２１）のゲートノードとの間に設けられ、走査線（１２）の電圧に応じてオン状態またはオフ状態になり、第３トランジスター（１２３）は、データ線（１４ｂ）と第１トランジスター（１２１）のドレインノードとの間に設けられ、第４トランジスター（１２４）は、第１トランジスター（１２１）のドレインノードと発光素子（１３０）との間に設けられ、第５トランジスター（１２５）は、発光素子（１３０）の一端とリセット電圧（Ｖorst）を給電する給電線（１１８）との間に設けられ、補償期間（Ｄ）において、第２トランジスター（１２２）および第３トランジスター（１２３）をオン状態とし、ゲート書込期間（Ｅ）において、第２トランジスター（１２２）をオン状態とし、第３トランジスター（１２３）をオフ状態とし、ドレイン書込期間（Ｆ）において、第２トランジスター（１２２）をオフ状態とし、第３トランジスター（１２３）をオン状態とする。

態様３によれば、第３トランジスター（１２３）がオン状態になる補償期間（Ｄ）を長く確保することが可能である。
なお、トランジスター１２５が第５トランジスターの一例である。

＜付記４＞
態様２または３の具体的な態様（態様４）に係る電気光学装置（１０）では、画素回路（１１０）が、第１電極と第２電極とで絶縁体を挟持する容量素子（Ｃadd）を含み、第１電極が第１トランジスター（１２１）のゲートノードに電気的に接続され、第２電極が第１トランジスター（１２１）のドレインノードに電気的に接続される。
態様４によれば、第３トランジスターがオン状態からオフ状態に変化するときにおける、第１トランジスター（１２１）のドレインノードの電圧変化を小さく抑えることができる。

＜付記５＞
態様２乃至４のいずれかの具体的な態様（態様５）に係る電気光学装置（１０）では、画素回路１１０において、第３トランジスター（１２３）のゲートノードに供給される制御信号／Ｇcmp(i)の論理振幅は、第４トランジスター（１２４）のゲートノードに供給される制御信号／Ｇel(i)の振幅よりも小さい。
態様５によれば、態様４と同様に、第３トランジスターがオン状態からオフ状態に変化するときにおける、第１トランジスター（１２１）のドレインノードの電圧変化を小さく抑えることができる。

＜付記６＞
態様６に係る電子機器（３００）は、態様１乃至５のいずれかに係る電気光学装置（１０）を含む。態様６によれば、黒浮きが抑えられて、表示品位の低下を抑えることができる。

＜付記７＞
態様１に係る電気光学装置（１０）は、態様７のように、電気光学装置（１０）の駆動方法として表現可能である。すなわち、態様７に係る電気光学装置（１０）の駆動方法は、走査線（１２）とデータ線（１４ｂ）とに対応して設けられた画素回路（１１０）を含み、画素回路（１１０）は、トランジスター（１２１）および発光素子（１３０）を有し、記トランジスター（１２１）は、当該トランジスターのゲートノードおよび当該トランジスター（１２１）のソースノードの間の電圧（Ｖgs）に応じた電流（Ｉel)を、発光素子（１３０）に供給可能である電気光学装置（１０）の駆動方法であって、水平走査期間（Ｈ）には、補償期間（Ｄ）、ゲート書込期間（Ｅ）およびドレイン書込期間（Ｆ）が順に含まれ、補償期間（Ｄ）において、トランジスター（１２１）のゲートノードおよびトランジスター（１２１）のドレインノードを電気的に接続して、当該トランジスター（１２１）のゲートノードの電圧を、当該トランジスター（１２１）の閾値電圧に対応する電圧（Ｖel－Ｖth）とし、ゲート書込期間（Ｅ）において、第１トランジスター（１２１）のゲートノードの電圧を、閾値電圧に対応する電圧（Ｖel－Ｖth）から、発光素子（１３０）の輝度に応じた電圧に変化させ、ドレイン書込期間（Ｆ）において、第１トランジスター（１２１）のドレインノードに、発光素子（１３０）の輝度に応じた電圧を印加する。

１０…電気光学装置、１２…走査線、１４ａ…データ中継線、１４ｂ…データ線、１００…表示領域、１１０…画素回路、１１８…給電線、１２１…トランジスター（第１トランジスター）、１２２…トランジスター（第２トランジスター）、１２３…トランジスター（第３トランジスター）、１２４…トランジスター（第４トランジスター）、１２５…トランジスター（第５トランジスター）、１３０…ＯＬＥＤ（発光素子）、１３１…画素電極。

Claims (7)

1. 走査線とデータ線とに対応して設けられた画素回路を含み、
   前記画素回路は、第１トランジスターおよび発光素子を有し、
   前記第１トランジスターは、
   当該第１トランジスターのゲートノードおよび当該第１トランジスターのソースノードの間の電圧に応じた電流を、前記発光素子に供給可能であり、
   水平走査期間には、補償期間、第１期間および第２期間が順に含まれ、
   前記補償期間において、
   前記第１トランジスターのゲートノードおよび当該第１トランジスターのドレインノードを電気的に接続して、当該第１トランジスターのゲートノードの電圧を、当該第１トランジスターの閾値電圧に対応する電圧とし、
   前記第１期間において、
   前記第１トランジスターのゲートノードの電圧を、前記閾値電圧に対応する電圧から、前記発光素子の輝度に応じた電圧に変化させ、
   前記第２期間において、
   前記第１トランジスターのドレインノードに、前記発光素子の輝度に応じた電圧を印加する、
   ことを特徴とする電気光学装置。
   
2. 前記画素回路は、
   第２トランジスター、第３トランジスターおよび第４トランジスターを有し、
   前記第２トランジスターは、
   前記データ線と前記第１トランジスターのゲートノードとの間に設けられ、前記走査線の電圧に応じてオン状態またはオフ状態になり、
   前記第３トランジスターは、前記データ線と前記第１トランジスターのドレインノードとの間に設けられ、
   前記第４トランジスターは、前記第１トランジスターのドレインノードと前記発光素子との間に設けられ、
   前記補償期間において、
   前記第２トランジスターおよび前記第３トランジスターをオン状態とし、
   前記第１期間において、
   前記第２トランジスターをオン状態とし、前記第３トランジスターをオフ状態とし、
   前記第２期間において、
   前記第２トランジスターをオフ状態とし、前記第３トランジスターをオン状態とする、
   ことを特徴とする請求項１に記載の電気光学装置。
   
3. 前記画素回路は、
   第２トランジスター、第３トランジスター、第４トランジスターおよび第５トランジスターを有し、
   前記第２トランジスターは、
   前記データ線と前記第１トランジスターのゲートノードとの間に設けられ、前記走査線の電圧に応じてオン状態またはオフ状態になり、
   前記第３トランジスターは、前記データ線と前記第１トランジスターのドレインノードとの間に設けられ、
   前記第４トランジスターは、前記第１トランジスターのドレインノードと前記発光素子との間に設けられ、
   前記第５トランジスターは、前記発光素子の一端とリセット電圧を給電する給電線との間に設けられ、
   前記補償期間において、
   前記第２トランジスターおよび第３トランジスターをオン状態とし、
   前記第１期間において、
   前記第２トランジスターをオン状態とし、前記第３トランジスターをオフ状態とし、
   前記第２期間において、
   前記第２トランジスターをオフ状態とし、前記第３トランジスターをオン状態とする、
   ことを特徴とする請求項１に記載の電気光学装置。
   
4. 前記画素回路は、
   第１電極と第２電極とで絶縁体を挟持する容量素子を含み、
   前記第１電極が第１トランジスターのゲートノードに電気的に接続され、前記第２電極が第１トランジスターのドレインノードに電気的に接続される、
   ことを特徴とする請求項２または３のいずれか記載の電気光学装置。
   
5. 前記第３トランジスターのゲートノードに供給される制御信号の論理振幅は、
   前記第４トランジスターのゲートノードに供給される制御信号の振幅よりも小さい、
   ことを特徴とする請求項２乃至４のいずれか記載の電気光学装置。
   
6. 請求項１乃至５のいずれかに記載の電気光学装置を有する電子機器。
   
7. 走査線とデータ線とに対応して設けられた画素回路を含み、
   前記画素回路は、トランジスターおよび発光素子を有し、
   前記トランジスターは、
   当該トランジスターのゲートノードおよび当該トランジスターのソースノードの間の電圧に応じた電流を、前記発光素子に供給可能であり、
   水平走査期間には、補償期間、第１期間および第２期間が順に含まれ、
   前記補償期間において、
   前記第１トランジスターのゲートノードおよび当該第１トランジスターのドレインノードを電気的に接続して、当該第１トランジスターのゲートノードの電圧を、当該第１トランジスターの閾値電圧に対応する電圧とし、
   前記第１期間において、
   前記第１トランジスターのゲートノードの電圧を、前記閾値電圧に対応する電圧から、前記発光素子の輝度に応じた電圧に変化させ、
   前記第２期間において、
   前記第１トランジスターのドレインノードに、前記発光素子の輝度に応じた電圧を印加する、
   ことを特徴とする電気光学装置の駆動方法。

Images